WO2015132833A1 - 半導体デバイスおよび表示装置 - Google Patents

半導体デバイスおよび表示装置 Download PDF

Info

Publication number
WO2015132833A1
WO2015132833A1 PCT/JP2014/006303 JP2014006303W WO2015132833A1 WO 2015132833 A1 WO2015132833 A1 WO 2015132833A1 JP 2014006303 W JP2014006303 W JP 2014006303W WO 2015132833 A1 WO2015132833 A1 WO 2015132833A1
Authority
WO
WIPO (PCT)
Prior art keywords
operation state
circuit
semiconductor device
period
transition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2014/006303
Other languages
English (en)
French (fr)
Inventor
石井　宏明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Joled Inc
Original Assignee
Joled Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Joled Inc filed Critical Joled Inc
Priority to US15/123,087 priority Critical patent/US10460654B2/en
Priority to JP2016505946A priority patent/JP6312101B2/ja
Publication of WO2015132833A1 publication Critical patent/WO2015132833A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/12—Synchronisation between the display unit and other units, e.g. other display units, video-disc players
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0252—Improving the response speed
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/08—Details of image data interface between the display device controller and the data line driver circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/14—Use of low voltage differential signaling [LVDS] for display data communication

Definitions

  • the present invention relates to a semiconductor device and a display device that control display on a display panel.
  • a display device includes a display panel substrate having pixel circuits arranged in a matrix, a row drive circuit that drives a plurality of pixel circuits in units of columns, a column drive circuit that drives a plurality of pixel circuits in units of columns, and a TCON. Composed.
  • the TCON controls display on the display panel substrate by supplying various control signals and video signals to the row drive circuit and the column drive circuit based on the input video signal.
  • the number of display pixels, display frame rate, etc. in the display panel are increasing with the increase in size and resolution of the display panel.
  • the semiconductor device used as the TCON is required to perform high-speed transmission of several Gbps to several tens of Gbps in order to input an uncompressed video signal.
  • LVDS low voltage differential signal
  • the video signal is transmitted to TCON by LVDS.
  • JP 2002-156950 A JP-T-2004-538523
  • This disclosure is intended to provide a semiconductor device and a display device that prevent problems due to shifts in state transition timing in communication between semiconductor devices.
  • a semiconductor device that controls display on a display panel, and is transmitted in a first cycle or a second cycle different from each other, and includes a communication frame including a synchronization code and data
  • a first operating state in which the communication frame received by the receiving circuit is processed as data other than a digital video signal, and the communication frame received by the receiving circuit is processed as a digital video signal.
  • a judging circuit for the logic circuit is substantially shifts to the first operating state or the second operating state in response to the judgment result of the judging circuit.
  • FIG. 1 is a block diagram illustrating a configuration example of a display device according to an embodiment.
  • FIG. 2 is a block diagram illustrating a configuration example of the control unit in the embodiment.
  • FIG. 3 is a diagram illustrating a configuration example of a communication frame transmitted to the transmission line in the embodiment.
  • FIG. 4 is a diagram illustrating an example of a communication sequence between the microcomputer, the first semiconductor chip, and the second semiconductor chip.
  • FIG. 5 is a diagram illustrating another communication sequence example between the microcomputer, the first semiconductor chip, and the second semiconductor chip.
  • FIG. 6 is a flowchart showing the state transition of the semiconductor device on the transmission side.
  • FIG. 7 is a flowchart showing an operation example involving state transition of the semiconductor device on the receiving side.
  • FIG. 8 is a flowchart illustrating an example of processing in the first operation state of the semiconductor device on the receiving side.
  • FIG. 9 is a flowchart illustrating an example of processing in the second operation state of the semiconductor device on the receiving
  • data other than the video signal may be received as the video signal immediately after the semiconductor device on the receiving side is switched to the operation mode for receiving the video signal, and the image may be disturbed.
  • the microcomputer instructs each of the transmission-side semiconductor device and the reception-side semiconductor device to switch the operation mode
  • erroneous data is received when the operation mode is switched.
  • This can occur when there is a deviation in the instruction timing. That is, it may occur when an instruction from the microcomputer arrives first at the receiving semiconductor device and later arrives at the transmitting semiconductor device.
  • the operating frequency of the microcomputer is, for example, about several hundred MHz, which is much slower.
  • the transmission interface between the semiconductor devices has a high speed for transmitting some data during the deviation of the instruction from the microcomputer.
  • each semiconductor device transmits a synchronization establishment signal to the microcomputer.
  • the microcomputer instructs each semiconductor device to transition to an operation mode for receiving a video signal.
  • the semiconductor devices perform state transition while handshaking each other. In this way, even if each semiconductor device arrives at different timings, it is possible to synchronize the state transition timing between the two semiconductor devices.
  • the present disclosure provides a semiconductor device and a display device that prevent the influence of each state transition timing shift in communication between semiconductor devices without increasing costs.
  • FIG. 1 is a block diagram illustrating a configuration example of the display device according to the first embodiment.
  • the display device 1 shown in the figure includes a display panel substrate 20, gate drive circuits 12 a and 12 b, a source drive circuit 14, and a control unit 33.
  • the display device 1 is a flat panel display device, and is an organic EL display device, a liquid crystal display device, a plasma display device, or the like. In the following description, it is assumed that the display device 1 is an organic EL display device.
  • the display panel substrate 20 includes a plurality of pixel circuits 16 arranged in a matrix.
  • the plurality of pixel circuits 16 are formed on the display panel substrate 20 by a semiconductor process.
  • the material of the display panel substrate 20 is glass or resin (for example, acrylic).
  • the plurality of pixel circuits 16 are arranged in n rows and m columns. n and m differ depending on the size and resolution of the display screen. For example, when the pixel circuit 16 corresponding to the RGB three primary colors is adjacent in a row at a resolution called HD (High Definition), n is at least 1080 rows and m is at least 1920 ⁇ 3 columns.
  • HD High Definition
  • Each pixel circuit 16 has an organic EL element as a light emitting element, and constitutes a light emitting pixel of any of the three primary colors RGB.
  • the gate drive circuit 12 a is also called a row drive circuit, and scans the gate signal in units of rows of the pixel circuit 16.
  • the gate signal is a signal input to the gate of each switch transistor in the pixel circuit 16 and is a signal for controlling on / off of the switch transistor.
  • the gate drive circuit 12b has the same configuration as the gate drive circuit 12a.
  • the gate drive circuits 12a and 12b drive the same gate signal at the same timing from the opposite left and right sides of the display panel substrate 20. This is to suppress signal deterioration due to the wiring capacity of each signal line in a large display device. In a small display device, only one of the gate drive circuits 12a or 12b is required.
  • the source drive circuit 14 is also called a column drive circuit, and represents the brightness of pixels belonging to each column on the D (1) to D (m) signal lines based on the video signal input from the control unit 33.
  • Supply voltage That is, a voltage representing the brightness of each pixel is supplied to the D (1) to D (m) signal lines.
  • the supplied voltage is written into the pixel circuit 16 belonging to the selected row in the scanning of the gate drive circuits 12a and 12b.
  • the video signal input from the control unit 33 to the source driving circuit 14 is input as digital serial data for each of the three primary colors of RGB, for example, converted into parallel data in units of rows in the source driving circuit 14, and It is converted to analog data in units and output to the D (1) to D (m) signal lines.
  • a large display device may be provided with two source driving circuits on the upper and lower sides and output the same signal at the same timing.
  • the control unit 33 controls the operation of the entire display device 1. Specifically, the control unit 33 instructs the gate driving circuits 12a and 12b to start scanning in accordance with the vertical synchronizing signal and horizontal synchronizing signal of the video signal from the outside, and the source driving circuit 14 described above. Supply digital serial data.
  • FIG. 2 is a block diagram illustrating a configuration example of the control unit 33.
  • the control unit 33 includes a microcomputer 30, a semiconductor device 40 that is a first semiconductor chip, and a semiconductor device 50 that is a second semiconductor chip, and has a function as a TCON (Timing Controller). .
  • TCON Transmission Controller
  • the semiconductor device 50 differs depending on its own operating state.
  • a communication frame having a period is transmitted, and the semiconductor device 40 is configured to transition the operation state of the semiconductor device 40 in accordance with the period of the received communication frame.
  • the microcomputer 30 controls the operation of the semiconductor device 40 and the semiconductor device 50. Specifically, the microcomputer 30 sends a notification that instructs the semiconductor device 40 and the semiconductor device 50 to change the operation state (or operation mode).
  • the semiconductor device 40 is a semiconductor chip, and is configured, for example, as an FPGA (Field Programmable Gate Array) or an ASIC (Application Specific Integrated Circuit).
  • the semiconductor device 40 supplies various control signals to the gate drive circuits 12 a and 12 b and the source drive circuit 14 in order to control display on the display panel substrate 20.
  • the semiconductor device 40 has at least two operation states of the first and second operation states. That is, in the first operation state, the semiconductor device 40 processes a communication frame received from the semiconductor device 50 via the transmission line 60 as data other than the digital video signal. In the second operation state, the semiconductor device 40 processes a communication frame received from the semiconductor device 50 via the transmission line 60 as a digital video signal.
  • the semiconductor device 40 transitions the operation state according to the notification from the microcomputer 30 and the period of the received communication frame.
  • the semiconductor device 50 is a semiconductor chip, and is configured as, for example, an FPGA (Field Programmable Gate Array) or an ASIC (Application Specific Integrated Circuit).
  • the semiconductor device 50 has at least two operation states of the first and second operation states. That is, in the first operation state, the semiconductor device 50 transmits data other than the digital video signal to the semiconductor device 40 through the transmission line 60 as a communication frame having a period T1. In the second operation state, the semiconductor device 50 transmits a digital video signal as a communication frame having a period T2 to the semiconductor device 40 via the transmission line 60.
  • the semiconductor device 50 changes its operating state in response to a notification from the microcomputer 30.
  • the control unit 33 is configured as described above.
  • the semiconductor device 40 includes a reception circuit 42, a detection circuit 43, a measurement circuit 44, a determination circuit 45, a logic circuit 46, and a transmission line 60.
  • the receiving circuit 42 receives a communication frame transmitted from the semiconductor device 50 via the transmission line 60 at a first period T1 or a second period T2 different from each other.
  • the communication frame includes a synchronization code and data.
  • the transmission line 60 has signal line pairs 60p and 60n that can be transmitted at high speed by LVDS (Low Voltage Voltage differential).
  • the detection circuit 43 detects the synchronization code from the communication frame received by the reception circuit 42.
  • the measurement circuit 44 measures the period of the synchronization code detected in a plurality of communication frames.
  • the determination circuit 45 determines whether the measured cycle is the first cycle T1 or the second cycle T2.
  • the logic circuit 46 has a first operation state in which the communication frame received by the reception circuit 42 is processed as data other than the digital video signal, and a second operation state in which the communication frame received by the reception circuit 42 is processed as a digital video signal. And have. Further, the logic circuit 46 transitions to the first operation state or the second operation state according to the determination result of the determination circuit 45.
  • the logic circuit 46 can prevent, for example, data that is not a video signal from being processed as a video signal by using the period of the synchronization code as a condition for the transition of the operation state.
  • FIG. 3 is a diagram illustrating a configuration example of a communication frame transmitted to the transmission line 60.
  • FIG. 3A shows the communication frame 1 transmitted from the semiconductor device 50 in the first operation state to the semiconductor device 40 via the transmission line 60.
  • the communication frame 1 has a synchronization code and data (more precisely, a payload carrying data).
  • the period of the synchronization code in the plurality of communication frames 1 is the first period T1.
  • the payload of the communication frame 1 carries data other than the video signal, for example, control data or dummy data for the semiconductor device 40.
  • FIG. 3B shows the communication frame 2 transmitted from the semiconductor device 50 in the second operation state to the semiconductor device 40 through the transmission line 60.
  • the communication frame 2 has a synchronization code and data (more precisely, a payload carrying data).
  • the period of the synchronization code in the plurality of communication frames 2 is the second period T2.
  • T2 the cycle T2> T1
  • T2 and T1 need only be different
  • a video signal is carried in the payload of the communication frame 2.
  • the video signal includes, for example, data representing pixel values of any of the three primary colors of RGB, data representing a horizontal synchronization signal, data representing a vertical synchronization signal, and the like.
  • FIG. 4 is a diagram illustrating a communication sequence example between the microcomputer 30, the second semiconductor chip (that is, the semiconductor device 50), and the first semiconductor chip (that is, the semiconductor device 40).
  • the line extending downward from the microcomputer 30 represents the positive time axis.
  • the time axis is similarly expressed for lines extending downward from the semiconductor device 50, the receiving circuit 42, the determination circuit 45, and the logic circuit 46 in FIG.
  • a horizontal arrow represents a notification from the microcomputer 30 or a communication frame from the semiconductor device 50.
  • T1 or T2 added to the line extending downward from the determination circuit 45 represents the determination result of the determination circuit 45.
  • “OK” added to a line extending downward from the logic circuit 46 indicates that the communication frame is accepted and processed by the logic circuit 46, and “NG” is discarded without accepting the communication frame by the logic circuit 46. Represents.
  • the microcomputer 30 makes a notification (T40) instructing the semiconductor device 40 to make a transition from the first operation state to the second operation state, and makes a transition to the semiconductor device 50 from the first operation state to the second operation state.
  • a notification (T50) instructing this is sent is shown.
  • the semiconductor device 50 and the semiconductor device 40 are each operating in the first operation state.
  • a plurality of communication frames 1 (S40) from the semiconductor device 50 are received by the receiving circuit 42, the determination circuit 45 determines that the cycle is T1, is received by the logic circuit 46, and is normal data. It is processed.
  • the semiconductor device 50 is in the first operation state
  • the semiconductor device 40 is in the second operation state
  • the operation state is shifted.
  • a plurality of communication frames 1 (S41, S42) from the semiconductor device 50 are received by the reception circuit 42, determined by the determination circuit 45 to have a period T1, and received by the logic circuit 46. Without being destroyed.
  • the reason for discarding is that the logic circuit 46 accepts only the communication frame of the cycle T2 in the second operation state. Therefore, it is possible to prevent the logic circuit 46 from processing data that is not a video signal as a video signal during this period. That is, in such a state deviation period, it is possible to prevent a problem due to a mismatch between the operation states of the semiconductor device 50 and the semiconductor device 40.
  • both the semiconductor device 50 and the semiconductor device 40 are in the second operation state.
  • a plurality of communication frames 2 (S43 to S45) from the semiconductor device 50 are received by the receiving circuit 42, the determination circuit 45 determines that the cycle is T2, is received by the logic circuit 46, and is received as a video signal. Is processed as As a result, it is displayed on the display panel substrate 20.
  • FIG. 5 is a diagram illustrating another communication sequence example between the microcomputer 30, the first semiconductor chip (that is, the semiconductor device 50), and the second semiconductor chip (that is, the semiconductor device 40).
  • FIG. 5 is different from FIG. 4 in that the order of the notification T50 and the notification T40 from the microcomputer is reversed.
  • the semiconductor device 50 and the semiconductor device 40 are operating in the first operation state.
  • a plurality of communication frames 1 (S50) from the semiconductor device 50 are received by the receiving circuit 42, the determination circuit 45 determines that the cycle is T1, and is received by the logic circuit 46, as normal data. It is processed.
  • the semiconductor device 50 is in the second operation state, the semiconductor device 40 is in the first operation state, and the operation state is shifted.
  • a plurality of communication frames 2 (S51, S52) from the semiconductor device 50 are received by the reception circuit 42, the determination circuit 45 determines that the cycle is T2, and is received by the logic circuit 46. Without being destroyed.
  • the reason for discarding is that the logic circuit 46 accepts only the communication frame 1 of the cycle T1 in the first operation state. In this way, it is possible to prevent the logic circuit 46 from receiving and processing the video signal as data other than the video signal during this period. That is, it is possible to prevent a malfunction due to a mismatch between the operation states of the semiconductor device 50 and the semiconductor device 40.
  • both the semiconductor device 50 and the semiconductor device 40 are in the second operation state.
  • a plurality of communication frames 2 (S53 to S55) from the semiconductor device 50 are received by the receiving circuit 42, the determination circuit 45 determines that the cycle is T2, is received by the logic circuit 46, and is received as a video signal. Is processed as As a result, it is displayed on the display panel substrate 20.
  • the semiconductor device 40 discards the communication frame if the period of the communication frame does not correspond to the operation state, so that the video signal is processed as data other than the video signal, and the data other than the video signal. Can be prevented from being processed as a video signal.
  • FIG. 6 is a flowchart showing state transition of the semiconductor device 50 on the transmission side.
  • the semiconductor device 50 determines whether the notification is a state transition instruction (S61), and the notification transitions to the second operation state.
  • the second operation state S62
  • the period of the communication frame transmitted to the transmission line 60 is changed to T2 (S63).
  • the semiconductor device 50 transitions to the first operation state (S64), and changes the cycle of the communication frame transmitted to the transmission line 60 to T1 ( S65).
  • the semiconductor device 50 transitions the operation state only in accordance with the notification from the microcomputer 30.
  • FIG. 7 is a flowchart showing an operation example involving state transition of the semiconductor device 40 on the receiving side.
  • the logic circuit 46 in the semiconductor device 40 first determines whether or not a notification of state transition has been received from the microcomputer 30 (S70). When the notification is received (Yes in S70), the logic circuit 46 further determines which state the transition instruction is (S72), and when it is determined that the transition instruction is the first operation state, the logic circuit 46 Transition to the 1st operation state (S73), when it determines with the transition instruction
  • the logic circuit 46 transitions to the first operation state in which the communication frame is processed as data other than the video signal when the notification received last from the microcomputer 30 instructs the transition to the first operation state. To do. Similarly, when the notification received last indicates a transition to the second operation state, the logic circuit 46 transitions to the second operation state for processing as a communication frame and a video signal.
  • the logic circuit 46 determines whether the receiving circuit 42 has received a communication frame (S71). When it is determined that the communication frame is not received (No in S71), the logic circuit 46 returns to the process of Step S70, and when it is determined that the communication frame is received (Yes in S71), the current operation state is determined. (S75). Further, when it is determined that the current operation state is the first operation state, the logic circuit 46 performs processing of the first operation state (S76), and when it is determined that the current operation state is the second operation state. Performs processing of the second operation state (S77).
  • FIG. 8 is a flowchart showing a processing example in the first operation state of the semiconductor device 40 on the receiving side.
  • the logic circuit 46 determines the cycle of the communication frame received in step S71 by the determination circuit 45 (S80). If the determined cycle is T2 (T2 in S80), the communication frame is discarded. (S81) If the determined cycle is T1 (T1 in S80), data processing of the communication frame is performed (S82). Specifically, the received communication frame is processed as data other than the digital video signal.
  • FIG. 9 is a flowchart showing a processing example in the second operation state of the semiconductor device 40 on the receiving side.
  • the logic circuit 46 determines the cycle of the communication frame received in step S71 by the determination circuit 45 (S90), and discards the communication frame if the determined cycle is T1 (T1 in S90). (S91) If the determined cycle is T2 (T2 in S90), data processing of the communication frame is performed (S92). Specifically, the received communication frame is processed as a digital video signal.
  • the logic circuit 46 receives and processes the communication frame when the operation state instructed by the notification from the microcomputer 30 corresponds to the cycle of the communication frame from the semiconductor device 50.
  • the logic circuit 46 receives the reception circuit 42 when the notification last received from the microcomputer 30 instructs the transition to the first operation state and the determination result by the determination circuit 45 does not indicate the first cycle.
  • the communication frame received by is discarded.
  • the discarding of the communication frame corresponds to step S81 in FIG. 8, and is performed during the shift period shown in FIG.
  • the shift period in this state is a period in which a shift in the operating state between the semiconductor device 50 on the transmission side and the semiconductor device 40 on the reception side occurs.
  • the receiving-side semiconductor device 40 is formally in the first operation state during the shift period of this state, but is substantially the first in that it does not perform a meaningful process scheduled in the first operation state. Not operating.
  • the state deviation period is also a state transition period in the middle of a state transition that has not reached an operation state in which substantial processing is performed.
  • the receiving-side semiconductor device 40 is substantially in the case where the formal first operation state corresponds to the cycle T1 of the received communication frame. Therefore, the first operation state is established.
  • the process shown in FIG. 8 is a process in the formal first operation state
  • step S82 in FIG. 8 is a process in the substantial first operation state.
  • the logic circuit 46 receives the reception circuit 42.
  • the communication frame received by is discarded. This discarding of the communication frame corresponds to step S91 in FIG. 9, and is performed during the shift period shown in FIG.
  • the receiving-side semiconductor device 40 is formally in the second operation state, but substantially does not perform the meaningful processing scheduled in the second operation state. Not operating.
  • the state deviation period is a state transition period in the middle of a state transition that has not reached an operation state in which substantial processing is performed. For example, as in the case of receiving a communication frame in FIG.
  • the receiving-side semiconductor device 40 is substantially in the case where the formal second operation state corresponds to the cycle T2 of the received communication frame. Therefore, the second operation state is established.
  • the process shown in FIG. 9 is a process in the formal second operation state
  • step S92 in FIG. 9 is a process in the substantial second operation state.
  • the logic circuit 46 discards the communication frame when the operation state instructed by the notification from the microcomputer 30 does not correspond to the cycle of the communication frame from the semiconductor device 50. Thereby, the logic circuit 46 processes the video signal as data other than the video signal and processes the data other than the video signal as the video signal due to a shift in notification timing from the microcomputer 30 and a shift in state transition. This can be prevented.
  • the semiconductor device is the semiconductor device 40 that controls display on the display panel, and is transmitted in a first cycle or a second cycle that are different from each other.
  • a receiving circuit 42 that receives a communication frame including: a first operating state in which the communication frame received by the receiving circuit 42 is processed as data other than a digital video signal; and a communication frame received by the receiving circuit 42
  • a logic circuit 46 having a second operation state to be processed as a signal; a detection circuit 43 for detecting a synchronization code from a communication frame received by the reception circuit 42; and measuring a period of the synchronization code detected in a plurality of communication frames Measuring circuit 44 to determine whether the measured period is the first period or the second period
  • a determination circuit 45 a constant to the logic circuit 46 is substantially shifts to the first operating state or the second operational state in accordance with the determination result of the determination circuit 45.
  • the semiconductor device 40 receives a notification instructing the transition to the first or second operation state from the outside, and the logic circuit 46 instructs the transition to the first operation state in the last received notification,
  • the determination result by the determination circuit 45 indicates the first cycle
  • the state substantially transits to the first operation state
  • the notification received last indicates the transition to the second operation state
  • the determination circuit 45 When the determination result by indicates the second cycle, the state may be substantially shifted to the second operation state.
  • the video signal is processed as data other than the video signal and the data other than the video signal is processed as the video signal due to a difference in timing of notification from the outside and a shift in state transition between the semiconductor devices. This can be prevented.
  • the logic circuit 46 is received by the reception circuit 42 when the last received notification indicates a transition to the first operation state and the determination result by the determination circuit 45 does not indicate the first period. Received by the receiving circuit 42 when the last received notification indicates a transition to the second operation state and the determination result by the determination circuit 45 does not indicate the second cycle. The communication frame may be discarded.
  • the semiconductor device 40 includes a row driving circuit (gate driving circuit 12a) for driving a display panel having a plurality of pixels arranged in a matrix in units of pixel rows, and column driving for driving the display panel in units of pixel columns.
  • the circuit (source driver circuit 14) may be controlled.
  • the semiconductor device 40 may be an FPGA (Field Programmable Gate Array).
  • a display device includes a first semiconductor chip that is the semiconductor device 40, a second semiconductor chip (semiconductor device 50) that transmits a communication frame to the first semiconductor chip in one direction, A microcomputer 30 that outputs a notification instructing transition to the first or second operation state to the first and second semiconductor chips, a display panel having a plurality of pixels arranged in a matrix, and the first semiconductor chip And a column driving circuit 14 that drives the pixel column of the display panel controlled by the first semiconductor chip, and the second semiconductor chip has the first operation.
  • the communication frame After receiving the notification instructing the transition to the state, the communication frame is transmitted in the first cycle, and after receiving the notification instructing the transition to the second operation state, the communication frame is transmitted in the second cycle. To send.
  • the logic circuit 46 substantially enters the first operation state when the last received notification indicates a transition to the first operation state and the determination result by the determination circuit 45 indicates the first period.
  • the transition may be made to the second operation state. .
  • the transmission line 60 is a pair of differential signal lines 60p and 60n is shown, but a plurality of differential signal pairs may be used.
  • the transmission interface between the semiconductor devices 40 and 50 may be a communication method other than differential signals.
  • the semiconductor device 40 uses the notification from the microcomputer 30 and the period of the communication frame as the condition for the state transition, but only the period of the communication frame may be the condition for the state transition.
  • each of the semiconductor device 40 and the semiconductor device 50 has the first operation state and the second operation state has been described.
  • the semiconductor device 40 has three or more operation states. May be.
  • the present disclosure can be used for a semiconductor device that controls a display panel substrate of a flat panel display device such as a television receiver or an information device, and a display device using the semiconductor device.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Communication Control (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

　半導体デバイス（４０）は、互いに異なる第１の周期または第２の周期で送信され、同期コードとデータとを含む通信フレームを受信する受信回路（４２）と、受信された通信フレームをデジタル映像信号以外のデータとして処理する第１動作状態と、受信された通信フレームをデジタル映像信号として処理する第２動作状態とを有するロジック回路（４６）と、受信された通信フレームから同期コードを検出する検出回路（４３）と、検出された同期コードの周期を計測する計測回路（４４）と、計測された周期を判定する判定回路（４５）とを備え、ロジック回路（４６）は判定結果に応じて第１または第２動作状態に実質的に移行する。

Description

半導体デバイスおよび表示装置
　表示パネルの表示を制御する半導体デバイスおよび表示装置に関する。
　液晶表示装置や有機ＥＬ表示装置などのフラットパネル表示装置は、ＴＣＯＮ（Timing Controller）と呼ばれる制御回路を備えている。表示装置は、行列状に配置された画素回路を有する表示パネル基板、複数の画素回路を行単位で駆動する行駆動回路、複数の画素回路を列単位で駆動する列駆動回路、およびＴＣＯＮ等により構成される。ＴＣＯＮは、入力される映像信号に基づいて、行駆動回路および列駆動回路に各種制御信号および映像信号を供給することにより表示パネル基板の表示を制御する。
　表示パネルの大型化、高解像度化に伴って、表示パネルにおける表示画素数、表示フレームレート等が増加している。上記のＴＣＯＮとして用いられる半導体デバイスは、非圧縮の映像信号を入力するために数Ｇｂｐｓ～数１０Ｇｂｐｓの高速伝送が要求される。
　例えば、特許文献１（図３３）、に記載されているように、高速伝送に適したＬＶＤＳ（低電圧差動信号）が用いられている。また、特許文献２（図５２Ａ、図５２Ｂ）では、映像信号をＬＶＤＳによりＴＣＯＮに送信している。
特開２００２－１５６９５０号公報 特表２００４－５３８５２３号公報
　しかしながら、従来技術によれば、受信側の半導体デバイスが映像信号を受信する動作モードに切り替わった直後に映像信号以外のデータを受信してしまう可能性がある。その結果、映像信号以外のデータを映像信号として処理してしまい、例えば、当該半導体デバイスにより表示制御される表示パネルにおいて画像が乱れという不具合が生じ得る。また、映像信号以外のデータを受信する動作モードに切り替わった直後に、映像信号を映像信号以外のデータとして処理してしまうことによる不具合も生じ得る。
　本開示は、半導体デバイス間の通信においてそれぞれの状態遷移タイミングのずれによる不具合を防止する半導体デバイスおよび表示装置を提供することを目的とする。
　上記課題を解決するため本開示における半導体デバイスは、表示パネルの表示を制御する半導体デバイスであって、互いに異なる第１の周期または第２の周期で送信され、同期コードとデータとを含む通信フレームを受信する受信回路と、前記受信回路によって受信された前記通信フレームをデジタル映像信号以外のデータとして処理する第１動作状態と、前記受信回路によって受信された前記通信フレームをデジタル映像信号として処理する第２動作状態とを有するロジック回路と、前記受信回路によって受信された前記通信フレームから同期コードを検出する検出回路と、複数の前記通信フレームにおいて検出された前記同期コードの周期を計測する計測回路と、計測された周期が前記第１の周期であるか前記第２の周期であるかを判定する判定回路とを備え、前記ロジック回路は、前記判定回路の判定結果に応じて前記第１動作状態または前記第２動作状態に実質的に移行する。
　本開示によれば、半導体デバイス間の通信においてそれぞれの状態遷移タイミングのずれによる影響を防止する半導体デバイスおよび表示装置を提供する。
図１は、実施の形態における表示装置の構成例を示すブロック図である。 図２は、実施の形態における制御部の構成例を示すブロック図である。 図３は、実施の形態における伝送線に送信される通信フレームの構成例を示す図である。 図４は、マイコン、第１の半導体チップおよび第２の半導体チップの間の通信シーケンス例を示す図である。 図５は、マイコン、第１の半導体チップおよび第２の半導体チップの間の他の通信シーケンス例を示す図である。 図６は、送信側の半導体デバイスの状態遷移を示すフローチャートである。 図７は、受信側の半導体デバイスの状態遷移を伴う動作例を示すフローチャートである。 図８は、受信側の半導体デバイスの第１動作状態における処理例を示すフローチャートである。 図９は、受信側の半導体デバイスの第２動作状態における処理例を示すフローチャートである。
　（本発明の基礎となった知見）
　本発明者は、「背景技術」の欄において記載した従来の高速伝送に関し、以下の問題があることを見出した。
　上述したように、受信側の半導体デバイスが映像信号を受信する動作モードに切り替わった直後に映像信号以外のデータを映像信号として受信してしまう可能性があり、画像が乱れる可能性がある。
　このような動作モードの切り替え時に誤ったデータを受信してしまうことは、例えば、マイコンが、送信側の半導体デバイスおよび受信側の半導体デバイスのそれぞれに動作モードの切り替えを指示するシステムでは、それらの指示タイミングにずれがある場合に起こり得る。つまり、マイコンからの指示が、受信側の半導体デバイスに先に到着し、送信側の半導体デバイスに後で到着する場合に起こり得る。特に、半導体デバイス間の数Ｇｂｐｓの高速な伝送速度と比べると、マイコンの動作周波数は例えば数百ＭＨｚ程度であり格段に遅い。半導体デバイス間の伝送インターフェースは、マイコンからの指示のずれの間に多少のデータを伝送する高速さを持っている。
　この問題の対処として、半導体デバイス間でハンドシェークしながら状態遷移を行うことが考えられる。すなわち、高速伝送インターフェースを持つ半導体デバイス間通信において、各半導体デバイスが同期確立信号をマイコンに送信する。この信号を受けてマイコンは、映像信号を受信する動作モードへの遷移を各半導体デバイスに指示する。この指示を受けて各半導体デバイスは、互いにハンドシェークしながら状態遷移を行う。こうすれば、指示が異なるタイミングで各半導体デバイス到達しても、２つの半導体デバイス間で状態遷移のタイミングを合わせることが可能である。しかしながら、この対処をするには別途、半導体デバイス間にハンドシェーク用の通信線を追加する必要があり、コスト増につながるという別の問題が生じる。
　そこで、本開示は、コストを増加させることなく、半導体デバイス間の通信においてそれぞれの状態遷移タイミングのずれによる影響を防止する半導体デバイスおよび表示装置を提供する。
　（実施の形態）
　以下、適宜図面を参照しながら、実施の形態を詳細に説明する。但し、必要以上に詳細な説明は省略する場合がある。例えば、既によく知られた事項の詳細説明や実質的に同一の構成に対する重複説明を省略する場合がある。これは、以下の説明が不必要に冗長になるのを避け、当業者の理解を容易にするためである。
　なお、発明者は、当業者が本開示を十分に理解するために添付図面および以下の説明を提供するのであって、これらによって請求の範囲に記載の主題を限定することを意図するものではない。
　以下、図面を用いて、実施の形態を説明する。
　［１．表示装置の構成］
　図１は、実施の形態１における表示装置の構成例を示すブロック図である。同図の表示装置１は、表示パネル基板２０、ゲート駆動回路１２ａ、１２ｂ、ソース駆動回路１４、制御部３３を備える。表示装置１は、フラットパネル表示装置であり、有機ＥＬ表示装置、液晶表示装置、プラズマ表示装置等である。以下では、表示装置１が有機ＥＬ表示装置であるものとして説明する。
　表示パネル基板２０は、行列状に配置された複数の画素回路１６を備える。複数の画素回路１６は、半導体プロセスによって表示パネル基板２０に形成されている。表示パネル基板２０の素材は、ガラスまたは樹脂（例えばアクリル）である。
　複数の画素回路１６は、ｎ行ｍ列に配置されている。ｎ、ｍは、表示画面のサイズおよび解像度により異なる。例えば、ＨＤ（Ｈｉｇｈ　Ｄｅｆｉｎｉｔｉｏｎ）と呼ばれる解像度で、行内にＲＧＢ３原色に対応する画素回路１６が隣接する場合、ｎは少なくとも１０８０行であり、ｍは少なくとも１９２０×３列である。
　各画素回路１６は、有機ＥＬ素子を発光素子として有し、ＲＧＢ三原色の何れかの色の発光画素を構成する。
　ゲート駆動回路１２ａは、行駆動回路とも呼ばれ、画素回路１６の行単位にゲート信号を走査する。ここで、ゲート信号とは、画素回路１６内の各スイッチトランジスタのゲートに入力される信号であり、当該スイッチトランジスタのオンおよびオフを制御する信号である。
　ゲート駆動回路１２ｂも、ゲート駆動回路１２ａと同じ構成である。
　ゲート駆動回路１２ａ、１２ｂは、表示パネル基板２０の対向する左辺および右辺から同じゲート信号を同じタイミングで駆動する。これは、大型の表示装置における各信号線の配線容量による信号劣化を抑制するためである。小型の表示装置ではゲート駆動回路１２ａまたは１２ｂの１つだけでよい。
　ソース駆動回路１４は、列駆動回路とも呼ばれ、制御部３３から入力される映像信号に基づいて、Ｄ（１）～Ｄ（ｍ）信号線に、それぞれの列に属する画素の明るさを表す電圧を供給する。つまり、Ｄ（１）～Ｄ（ｍ）信号線にそれぞれの画素の明るさを表す電圧を供給する。供給された電圧は、ゲート駆動回路１２ａ、１２ｂの走査において選択された行に属する画素回路１６に書き込まれる。また、制御部３３からソース駆動回路１４に入力される映像信号は、例えば、ＲＧＢ３原色の色毎のデジタルシリアルデータとして入力され、ソース駆動回路１４内部で行単位のパラレルデータに変換され、さらに行単位のアナログデータに変換され、Ｄ（１）～Ｄ（ｍ）信号線に出力される。
　なお、ソース駆動回路１４は、図１では１つだけ図示しているが、大型の表示装置では上下に２つのソース駆動回路を備え、同じ信号を同じタイミングで出力してもよい。
　制御部３３は、表示装置１全体の動作を制御する。具体的には、外部からの映像信号の垂直同期信号、水平同期信号に従って、制御部３３は、ゲート駆動回路１２ａ、１２ｂに対して走査の開始を指示し、ソース駆動回路１４に対して上記のデジタルシリアルデータを供給する。
　［１－１．制御部の構成］
　次に、制御部３３の構成について説明する。
　図２は、制御部３３の構成例を示すブロック図である。同図の上側に示すように制御部３３は、マイコン３０、第１の半導体チップである半導体デバイス４０、第２の半導体チップである半導体デバイス５０を備え、ＴＣＯＮ（Timing Controller）としての機能を有する。
　さらに、本実施の形態では、第２の半導体チップである半導体デバイス５０から第１の半導体チップである半導体デバイス４０への一方向の通信において、半導体デバイス５０がそれ自身の動作状態に応じて異なる周期の通信フレームを送信し、半導体デバイス４０は受信した通信フレームの周期に応じて半導体デバイス４０の動作状態を遷移するように構成されている。
　マイコン３０は、半導体デバイス４０、半導体デバイス５０の動作を制御する。具体的には、マイコン３０は、半導体デバイス４０および半導体デバイス５０は、動作状態（または動作モード）の遷移を指示する通知を送る。
　半導体デバイス４０は、半導体チップであり、例えばＦＰＧＡ（Field Programmable Gate Array）またはＡＳＩＣ（Application Specific Integrated Circuit）として構成される。この半導体デバイス４０は、表示パネル基板２０の表示を制御するために、ゲート駆動回路１２ａ、１２ｂ、ソース駆動回路１４に各種の制御信号を供給する。また、半導体デバイス４０は、第１および第２動作状態の少なくとも２つの動作状態を有している。すなわち、半導体デバイス４０は、第１動作状態では、半導体デバイス５０から伝送線６０を介して受信した通信フレームをデジタル映像信号以外のデータとして処理する。また、半導体デバイス４０は、第２動作状態では、半導体デバイス５０から伝送線６０を介して受信した通信フレームをデジタル映像信号として処理する。半導体デバイス４０は、マイコン３０からの通知および受信した通信フレームの周期に応じて動作状態を遷移する。
　半導体デバイス５０は、半導体チップであり、例えばＦＰＧＡ（Field Programmable Gate Array）またはＡＳＩＣ（Application Specific Integrated Circuit）として構成される。半導体デバイス５０は、半導体デバイス５０は、第１および第２動作状態の少なくとも２つの動作状態を有している。すなわち、半導体デバイス５０は、第１動作状態では、伝送線６０を介して半導体デバイス４０にデジタル映像信号以外のデータを周期Ｔ１の通信フレームとして送信する。また、半導体デバイス５０は、第２動作状態では、伝送線６０を介して半導体デバイス４０にデジタル映像信号を周期Ｔ２の通信フレームとして送信する。半導体デバイス５０は、マイコン３０からの通知に応じて動作状態を遷移する。
　制御部３３は以上のように構成されている。
　［１－２．受信側の半導体デバイスの構成］
　図２の下側に示すように、半導体デバイス４０は、受信回路４２、検出回路４３、計測回路４４、判定回路４５、ロジック回路４６、伝送線６０を備える。
　受信回路４２は、互いに異なる第１の周期Ｔ１または第２の周期Ｔ２で半導体デバイス５０から伝送線６０を介して送信される通信フレームを受信する。ここで、通信フレームは、同期コードとデータとを含む。また、伝送線６０は、ＬＶＤＳ（Low Voltage differential signal）によって高速伝送可能な信号線対６０ｐ、６０ｎを有する。
　検出回路４３は、受信回路４２によって受信された通信フレームから同期コードを検出する。
　計測回路４４は、複数の通信フレームにおいて検出された同期コードの周期を計測する。
　判定回路４５は、計測された周期が第１の周期Ｔ１であるか第２の周期Ｔ２であるかを判定する。
　ロジック回路４６は、受信回路４２によって受信された通信フレームをデジタル映像信号以外のデータとして処理する第１動作状態と、受信回路４２によって受信された通信フレームをデジタル映像信号として処理する第２動作状態とを有する。また、ロジック回路４６は、判定回路４５の判定結果に応じて第１動作状態または第２動作状態に遷移する。
　このように、ロジック回路４６は、動作状態の遷移の条件として同期コードの周期を利用することにより、例えば、映像信号でないデータを映像信号として処理することを防止できる。
　［１－３．通信フレームの構成］
　続いて、通信フレームの構成について説明する。
　図３は、伝送線６０に送信される通信フレームの構成例を示す図である。図３の（ａ）は、第１動作状態の半導体デバイス５０から伝送線６０を介して半導体デバイス４０に送信される通信フレーム１を示す。通信フレーム１は、同期コードとデータ（より正確にはデータを載せるペイロード）とを有する。複数の通信フレーム１における同期コードの周期は、第１の周期Ｔ１である。通信フレーム１のペイロードは、映像信号以外のデータ、例えば、半導体デバイス４０への制御データやダミーデータ等が載る。
　図３の（ｂ）は、第２動作状態の半導体デバイス５０から伝送線６０を介して半導体デバイス４０に送信される通信フレーム２を示す。通信フレーム２は、同期コードとデータ（より正確にはデータを載せるペイロード）とを有する。複数の通信フレーム２における同期コードの周期は、第２の周期Ｔ２である。図３では、周期Ｔ２＞Ｔ１であるが、周期Ｔ２と周期Ｔ１は異なっていればよく、Ｔ２＜Ｔ１でもよい。通信フレーム２のペイロードには、映像信号が載る。映像信号には、例えば、ＲＧＢ三原色いずれかの色の画素値を表すデータ、水平同期信号を表すデータ、垂直同期信号を表すデータ等が含まれる。
　以上のように構成された表示装置について、以下その動作を説明する。
　［２．動作］
　図４は、マイコン３０、第２の半導体チップ（つまり半導体デバイス５０）および第１の半導体チップ（つまり半導体デバイス４０）の間の通信シーケンス例を示す図である。
　同図においてマイコン３０から下に伸びる線は、下方向が正の時間軸を表す。同図の半導体デバイス５０、受信回路４２、判定回路４５、ロジック回路４６のそれぞれから下に伸びる線についても同様に時間軸を表す。また、横方向の矢線は、マイコン３０からの通知、または、半導体デバイス５０からの通信フレームを表す。また、判定回路４５から下に伸びる線に付加されたＴ１またはＴ２は、判定回路４５の判定結果を表す。ロジック回路４６から下に伸びる線に付加された「ＯＫ」は、ロジック回路４６により通信フレームが受理され処理されることを表し、「ＮＧ」はロジック回路４６に通信フレームが受理されずに破棄されることを表す。
　図４では、マイコン３０が、半導体デバイス４０に第１動作状態から第２動作状態に遷移することを指示する通知（Ｔ４０）と、半導体デバイス５０に第１動作状態から第２動作状態に遷移することを指示する通知（Ｔ５０）を送った場合の通信シーケンス例を示している。
　通知Ｔ４０が送信されるまでの期間は、半導体デバイス５０、半導体デバイス４０はそれぞれ第１動作状態で動作している。この期間では、半導体デバイス５０からの複数の通信フレーム１（Ｓ４０）は、受信回路４２で受信され、判定回路４５で周期がＴ１であると判定され、ロジック回路４６で受理され、正常なデータとして処理される。
　通知Ｔ４０から通知Ｔ５０までの期間は、半導体デバイス５０が第１動作状態であり、半導体デバイス４０が第２動作状態になっており、動作状態がずれている。この状態のズレ期間では、半導体デバイス５０からの複数の通信フレーム１（Ｓ４１、Ｓ４２）は、受信回路４２で受信され、判定回路４５で周期がＴ１であると判定され、ロジック回路４６で受理されずに破棄される。破棄されるのは、ロジック回路４６が第２動作状態では周期Ｔ２の通信フレームしか受理しないからである。したがって、この期間に、ロジック回路４６が、映像信号でないデータを映像信号として処理することを防止することができる。つまり、このように状態のズレ期間では、半導体デバイス５０と、半導体デバイス４０との動作状態の不一致による不具合を防止することができる。
　通知Ｔ５０の後の期間は、半導体デバイス５０、半導体デバイス４０が共に第２動作状態である。この期間では、半導体デバイス５０からの複数の通信フレーム２（Ｓ４３～Ｓ４５）は、受信回路４２で受信され、判定回路４５で周期がＴ２であると判定され、ロジック回路４６で受理され、映像信号として処理される。その結果、表示パネル基板２０に表示される。
　さらに、他の通信シーケンス例について説明する。
　図５は、マイコン３０、第１の半導体チップ（つまり半導体デバイス５０）および第２の半導体チップ（つまり半導体デバイス４０）の間の他の通信シーケンス例を示す図である。図５は、図４と比べて、マイコンからの通知Ｔ５０と通知Ｔ４０の順番が逆になっている点が異なっている。
　通知Ｔ５０が送信されるまでの期間は、半導体デバイス５０、半導体デバイス４０はそれぞれ第１動作状態で動作している。この期間では、半導体デバイス５０からの複数の通信フレーム１（Ｓ５０）は、受信回路４２で受信され、判定回路４５で周期がＴ１であると判定され、ロジック回路４６で受理され、正常なデータとして処理される。
　通知Ｔ５０から通知Ｔ４０が送信されるまでの期間は、半導体デバイス５０が第２動作状態であり、半導体デバイス４０が第１動作状態になっており、動作状態がずれている。この状態のズレ期間では、半導体デバイス５０からの複数の通信フレーム２（Ｓ５１、Ｓ５２）は、受信回路４２で受信され、判定回路４５で周期がＴ２であると判定され、ロジック回路４６で受理されずに破棄される。破棄されるのは、ロジック回路４６が第１動作状態では周期Ｔ１の通信フレーム１しか受理しないからである。このように、この期間に、ロジック回路４６が、映像信号を、映像信号以外のデータとして受理し、処理することを防止することができる。つまり、半導体デバイス５０と、半導体デバイス４０との動作状態の不一致による不具合を防止することができる。
　通知Ｔ５０が送信された後の期間は、半導体デバイス５０、半導体デバイス４０が共に第２動作状態である。この期間では、半導体デバイス５０からの複数の通信フレーム２（Ｓ５３～Ｓ５５）は、受信回路４２で受信され、判定回路４５で周期がＴ２であると判定され、ロジック回路４６で受理され、映像信号として処理される。その結果、表示パネル基板２０に表示される。
　以上のように、マイコン３０からの半導体デバイス５０および半導体デバイス４０に状態遷移を指示する通知のタイミングがずれていても、言い換えれば、送信側の半導体デバイス５と受信側の半導体デバイス４０の動作状態が不一致であっても、通信フレームの周期と動作状態とが対応していなければ半導体デバイス４０は通信フレームを破棄するので、映像信号を映像信号以外のデータとして処理すること、映像信号以外のデータを映像信号として処理することを防止することができる。
　［２－１．送信側の半導体デバイスの動作］
　続いて、送信側の半導体デバイス５０の状態遷移について説明する。
　図６は、送信側の半導体デバイス５０の状態遷移を示すフローチャートである。同図のように、半導体デバイス５０は、マイコン３０からの通知を受けると（Ｓ６０）、その通知が状態遷移の指示であるかどうかを判定し（Ｓ６１）、通知が第２動作状態への遷移を指示する場合には、第２動作状態に遷移し（Ｓ６２）、伝送線６０に送信する通信フレームの周期をＴ２に変更する（Ｓ６３）。また、半導体デバイス５０は、通知が第１動作状態への遷移を指示する場合には、第１動作状態に遷移し（Ｓ６４）、伝送線６０に送信する通信フレームの周期をＴ１に変更する（Ｓ６５）。
　この状態遷移の例では、半導体デバイス５０はマイコン３０からの通知のみに従って動作状態を遷移する。
　［２－２．受信側の半導体デバイスの動作］
　次に、受信側の半導体デバイス４０の状態遷移を伴う動作例について説明する。
　図７は、受信側の半導体デバイス４０の状態遷移を伴う動作例を示すフローチャートである。同図のように、半導体デバイス４０内のロジック回路４６は、まず、マイコン３０から状態遷移の通知を受信したか否かを判定する（Ｓ７０）。当該通知を受信した場合（Ｓ７０でｙｅｓ）、さらに、ロジック回路４６は、どの状態への遷移指示であるかを判定し（Ｓ７２）、第１動作状態への遷移指示と判定した場合には第１動作状態に遷移し（Ｓ７３）、第２動作状態への遷移指示と判定した場合には第２動作状態に遷移する（Ｓ７４）。
　この状態遷移の例では、ロジック回路４６は、マイコン３０から最後に受信した通知が第１動作状態への遷移を指示するとき、通信フレームを映像信号以外のデータとして処理する第１動作状態に遷移する。同様に、ロジック回路４６は、最後に受信した通知が第２動作状態への遷移を指示するとき、通信フレームと映像信号として処理する第２動作状態に遷移する。
　また、上記ステップＳ７０でｎｏの場合、ロジック回路４６は、受信回路４２において通信フレームを受信したか否かを判定する（Ｓ７１）。ロジック回路４６は、通信フレームを受信していないと判定した場合は（Ｓ７１でｎｏ）ステップＳ７０の処理に戻り、通信フレームを受信したと判定した場合は（Ｓ７１でｙｅｓ）現在の動作状態を判定する（Ｓ７５）。さらに、ロジック回路４６は、現在の動作状態が第１動作状態であると判定した場合は第１動作状態の処理を行い（Ｓ７６）、現在の動作状態が第２動作状態であると判定した場合は第２動作状態の処理を行う（Ｓ７７）。
　つづいて、ステップＳ７６の第１動作状態の処理、ステップＳ７７の第２動作状態の処理についてそれぞれ説明する。
　図８は、受信側の半導体デバイス４０の第１動作状態における処理例を示すフローチャートである。同図のようにロジック回路４６は、ステップＳ７１において受信した通信フレームについて判定回路４５でその周期を判定し（Ｓ８０）、判定した周期がＴ２であれば（Ｓ８０でＴ２）当該通信フレームを破棄し（Ｓ８１）、判定した周期がＴ１であれば（Ｓ８０でＴ１）当該通信フレームのデータ処理をする（Ｓ８２）、具体的には受信した通信フレームをデジタル映像信号以外のデータとして処理する。
　図９は、受信側の半導体デバイス４０の第２動作状態における処理例を示すフローチャートである。同図のようにロジック回路４６は、ステップＳ７１において受信した通信フレームについて判定回路４５でその周期を判定し（Ｓ９０）、判定した周期がＴ１であれば（Ｓ９０でＴ１）当該通信フレームを破棄し（Ｓ９１）、判定した周期がＴ２であれば（Ｓ９０でＴ２）当該通信フレームのデータ処理をする（Ｓ９２）、具体的には受信した通信フレームをデジタル映像信号として処理する。
　このように、ロジック回路４６は、マイコン３０からの通知が指示する動作状態と、半導体デバイス５０からの通信フレームの周期とが対応している場合には、通信フレームを受理し処理する。
　また、ロジック回路４６は、マイコン３０から最後に受信した通知が第１動作状態への遷移を指示し、かつ、判定回路４５による判定結果が前記第１の周期を示していないとき、受信回路４２によって受信された通信フレームを破棄する。この通信フレームの破棄は、図８ではステップＳ８１に該当し、図５に示した状態のズレ期間においてなされる。この状態のズレ期間は、上述したように、送信側の半導体デバイス５０と受信側の半導体デバイス４０との間の動作状態のズレが起きている期間である。この状態のズレ期間において受信側の半導体デバイス４０は、形式的には第１動作状態であるが、第１動作状態で予定された意味のある処理を行っていない点で実質的には第１動作状態ではない。この観点から、状態のズレ期間は、実質的な処理を行う動作状態に至っていない状態遷移の途上にある状態遷移期間でもある。例えば、図５の通信フレームの受信（Ｓ５０）のように、受信側の半導体デバイス４０は、形式的な第１動作状態と、受信した通信フレームの周期Ｔ１とが対応している場合に、実質的にも第１の動作状態になっている。この意味で、図８に示した処理は形式的な第１の動作状態における処理であり、図８のステップＳ８２は実質的な第１動作状態における処理である。
　同様に、ロジック回路４６は、マイコン３０から最後に受信した通知が第２動作状態への遷移を指示し、かつ、判定回路４５による判定結果が第２の周期を示していないとき、受信回路４２によって受信された通信フレームを破棄する。この通信フレームの破棄は、図９ではステップＳ９１に該当し、図４に示した状態のズレ期間においてなされる。この状態のズレ期間において受信側の半導体デバイス４０は、形式的には第２動作状態であるが、第２動作状態で予定された意味のある処理を行っていない点で実質的には第２動作状態ではない。この観点から、状態のズレ期間は、実質的な処理を行う動作状態に至っていない状態遷移の途上にある状態遷移期間である。例えば、図４の通信フレームの受信（Ｓ４３）のように、受信側の半導体デバイス４０は、形式的な第２動作状態と、受信した通信フレームの周期Ｔ２とが対応している場合に、実質的にも第２の動作状態になっている。この意味で、図９に示した処理は形式的な第２の動作状態における処理であり、図９のステップＳ９２は実質的な第２動作状態における処理である。
　このように、ロジック回路４６は、マイコン３０からの通知が指示する動作状態と、半導体デバイス５０からの通信フレームの周期とが対応していない場合には、通信フレームを破棄する。これにより、ロジック回路４６は、マイコン３０からの通知タイミングのずれ、状態遷移のずれに起因して、映像信号を映像信号以外のデータとして処理すること、映像信号以外のデータを映像信号として処理することを防止することができる。
　以上説明してきたように、本開示の一態様における半導体デバイスは、表示パネルの表示を制御する半導体デバイス４０であって、互いに異なる第１の周期または第２の周期で送信され、同期コードとデータとを含む通信フレームを受信する受信回路４２と、受信回路４２によって受信された通信フレームをデジタル映像信号以外のデータとして処理する第１動作状態と、受信回路４２によって受信された通信フレームをデジタル映像信号として処理する第２動作状態とを有するロジック回路４６と、受信回路４２によって受信された通信フレームから同期コードを検出する検出回路４３と、複数の通信フレームにおいて検出された同期コードの周期を計測する計測回路４４と、計測された周期が第１の周期であるか第２の周期であるかを判定する判定回路４５とを備え、ロジック回路４６は、判定回路４５の判定結果に応じて第１動作状態または第２動作状態に実質的に移行する。
　この構成によれば、受信した通信フレームに含まれる同期コードが第１の周期であるか第２の周期であるかに応じて、状態遷移するので、第１動作状態で第２の周期の通信フレームを処理するという誤動作を防止し、第２動作状態で第１の周期の通信フレームを処理するという誤動作を防止することができる。
　ここで、半導体デバイス４０は、第１または第２動作状態への遷移を指示する通知を外部から受信し、ロジック回路４６は、最後に受信した通知が第１動作状態への遷移を指示し、かつ、判定回路４５による判定結果が第１の周期を示すとき、第１動作状態に実質的に遷移し、最後に受信した通知が第２動作状態への遷移を指示し、かつ、判定回路４５による判定結果が第２の周期を示すとき、第２動作状態に実質的に遷移してもよい。
　この構成によれば、外部からの通知と、通信フレームの周期との両方を条件とする場合でも、上記の誤動作を防止することができる。言い換えれば、外部からの通知のタイミングのずれ、半導体デバイス間での状態遷移のずれに起因して、映像信号を映像信号以外のデータとして処理すること、映像信号以外のデータを映像信号として処理することを防止することができる。
　ここで、ロジック回路４６は、最後に受信した通知が第１動作状態への遷移を指示し、かつ、判定回路４５による判定結果が第１の周期を示していないとき、受信回路４２によって受信された通信フレームを破棄し、最後に受信した通知が第２動作状態への遷移を指示し、かつ、判定回路４５による判定結果が第２の周期を示していないとき、受信回路４２によって受信された通信フレームを破棄してもよい。
　ここで、半導体デバイス４０は、行列状に配置された複数の画素を有する表示パネルを画素行単位に駆動する行駆動回路（ゲート駆動回路１２ａ）と、表示パネルを画素列単位に駆動する列駆動回路（ソース駆動回路１４）とを制御してもよい。
　ここで、半導体デバイス４０はＦＰＧＡ（Field Programmable Gate Array）であってもよい。
　また、本開示の一態様における表示装置は、半導体デバイス４０である第１の半導体チップと、通信フレームを第１の半導体チップに一方向に送信する第２の半導体チップ（半導体デバイス５０）と、第１または第２動作状態への遷移を指示する通知を第１および第２の半導体チップに出力するマイコン３０と、行列状に配置された複数の画素を有する表示パネルと、第１の半導体チップにより制御され表示パネルの画素行を駆動する行駆動回路１２ａと、第１の半導体チップにより制御され表示パネルの画素列を駆動する列駆動回路１４とを備え、第２半導体チップは、第１動作状態への遷移を指示する通知を受けた後、通信フレームを第１の周期で送信し、第２動作状態への遷移を指示する通知を受けた後、通信フレームを第２の周期で送信する。
　この構成によれば、受信した通信フレームに含まれる同期コードが第１の周期であるか第２の周期であるかに応じて、状態遷移するので、第１動作状態で第２の周期の通信フレームを処理するという誤動作を防止し、第２動作状態で第１の周期の通信フレームを処理するという誤動作を防止することができる。
　ここで、ロジック回路４６は、最後に受信した通知が第１動作状態への遷移を指示し、かつ、判定回路４５による判定結果が第１の周期を示すとき、第１動作状態に実質的に遷移し、最後に受信した通知が第２動作状態への遷移を指示し、かつ、判定回路４５による判定結果が第２の周期を示すとき、第２動作状態に実質的に遷移してもよい。
　この構成によれば、外部からの通知と、通信フレームの周期との両方を条件とする場合でも、上記の誤動作を防止することができる。
　（変形例）
　以上、半導体デバイス、それを用いた表示装置について、実施の形態に基づいて説明したが、本開示は、この実施の形態に限定されるものではない。本開示の趣旨を逸脱しない限り、当業者が思いつく各種変形を本実施の形態に施したものや、異なる実施の形態における構成要素を組み合わせて構築される形態も、一つまたは複数の態様の範囲内に含まれても良い。
　したがって、添付図面および詳細な説明に記載された構成要素の中には、課題解決のために必須な構成要素だけでなく、上記技術を例示するために、課題解決のためには必須でない構成要素も含まれ得る。そのため、それらの必須ではない構成要素が添付図面や詳細な説明に記載されていることをもって、直ちに、それらの必須ではない構成要素が必須であるとの認定をするべきではない。
　また、上述の実施の形態は、本開示における技術を例示するためのものであるから、請求の範囲またはその均等の範囲において種々の変更、置き換え、付加、省略などを行うことができる。
　例えば、以下のような構成とすることができる。
　（１）実施の形態では、伝送線６０が１対の差動信号線６０ｐ、６０ｎである例を示したが、複数の差動信号対であってもよい。
　（２）半導体デバイス４０、５０間の伝送インターフェースは、差動信号以外の通信方式でもよい。
　（３）実施の形態では、半導体デバイス５０から半導体デバイス４０への一方向通信の例を説明したが、双方向であってもよい。
　（４）実施の形態では、半導体デバイス４０が、マイコン３０からの通知と、通信フレームの周期の２つを状態遷移の条件としているが、通信フレームの周期だけを状態遷移の条件としてもよい。
　（５）実施の形態では、半導体デバイス４０、半導体デバイス５０のそれぞれが第１動作状態と、第２動作状態とを有している例を説明したが、３つ以上の動作状態を有していてもよい。また、３つ以上の動作状態のうち少なくとも２つの動作状態において互いに異なる周期の通信フレームを用いる構成としてもよい。
　本開示は、テレビ受像機、情報機器などのフラットパネル表示装置の表示パネル基板を制御する半導体デバイス、およびそれを用いた表示装置に利用できる。
　１　表示装置
１２ａ、１２ｂ　ゲート駆動回路
１４　ソース駆動回路
１６　画素回路
２０　表示パネル基板
３０　マイコン
３３　制御部
３５　バス
４０、５０　半導体デバイス
４２　受信回路
４３　検出回路
４４　計測回路
４５　判定回路
４６　ロジック回路
６０　伝送線

Claims (7)

  1. 　表示パネルの表示を制御する半導体デバイスであって、
    　互いに異なる第１の周期または第２の周期で送信され、同期コードとデータとを含む通信フレームを受信する受信回路と、
    　前記受信回路によって受信された前記通信フレームをデジタル映像信号以外のデータとして処理する第１動作状態と、前記受信回路によって受信された前記通信フレームをデジタル映像信号として処理する第２動作状態とを有するロジック回路と、
    　前記受信回路によって受信された前記通信フレームから同期コードを検出する検出回路と、
    　複数の前記通信フレームにおいて検出された前記同期コードの周期を計測する計測回路と、
    　計測された周期が前記第１の周期であるか前記第２の周期であるかを判定する判定回路とを備え、
    　前記ロジック回路は、前記判定回路の判定結果に応じて前記第１動作状態または前記第２動作状態に実質的に移行する
    半導体デバイス。
  2. 　前記半導体デバイスは、前記第１または前記第２動作状態への遷移を指示する通知を外部から受信し、
    　前記ロジック回路は、
    　最後に受信した前記通知が前記第１動作状態への遷移を指示し、かつ、前記判定回路による判定結果が前記第１の周期を示すとき、前記第１動作状態に実質的に遷移し、
    　最後に受信した前記通知が前記第２動作状態への遷移を指示し、かつ、前記判定回路による判定結果が前記第２の周期を示すとき、前記第２動作状態に実質的に遷移する
    請求項１に記載の半導体デバイス。
  3. 　前記ロジック回路は、
    　最後に受信した前記通知が前記第１動作状態への遷移を指示し、かつ、前記判定回路による判定結果が前記第１の周期を示していないとき、前記受信回路によって受信された通信フレームを破棄し、
    　最後に受信した前記通知が前記第２動作状態への遷移を指示し、かつ、前記判定回路による判定結果が前記第２の周期を示していないとき、前記受信回路によって受信された通信フレームを破棄する
    請求項１または２に記載の半導体デバイス。
  4. 　前記半導体デバイスは、
    　行列状に配置された複数の画素を有する前記表示パネルを画素行単位に駆動する行駆動回路と、前記表示パネルを画素列単位に駆動する列駆動回路とを制御する
    請求項１～３の何れか１項に記載の半導体デバイス。
  5. 　前記半導体デバイスはＦＰＧＡ（Field Programmable Gate Array）である
    請求項１～４の何れか１項に記載の半導体デバイス。
  6. 　請求項１に記載の半導体デバイスである第１の半導体チップと、
    　前記通信フレームを前記第１の半導体チップに一方向に送信する第２の半導体チップと、
    　前記第１または前記第２動作状態への遷移を指示する通知を前記第１および前記第２の半導体チップに出力するマイコンと、
    　行列状に配置された複数の画素を有する表示パネルと、
    　前記第１の半導体チップにより制御され前記表示パネルの画素行を駆動する行駆動回路と、
    　前記第１の半導体チップにより制御され前記表示パネルの画素列を駆動する列駆動回路と
    　を備え、
    　前記第２半導体チップは、前記第１動作状態への遷移を指示する前記通知を受けた後、前記通信フレームを前記第１の周期で送信し、前記第２動作状態への遷移を指示する前記通知を受けた後、前記通信フレームを前記第２の周期で送信する
    表示装置。
  7. 　前記ロジック回路は、
    　最後に受信した前記通知が前記第１動作状態への遷移を指示し、かつ、前記判定回路による判定結果が前記第１の周期を示すとき、前記第１動作状態に実質的に遷移し、
    　最後に受信した前記通知が前記第２動作状態への遷移を指示し、かつ、前記判定回路による判定結果が前記第２の周期を示すとき、前記第２動作状態に実質的に遷移する
    請求項６に記載の表示装置。
PCT/JP2014/006303 2014-03-06 2014-12-17 半導体デバイスおよび表示装置 Ceased WO2015132833A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US15/123,087 US10460654B2 (en) 2014-03-06 2014-12-17 Semiconductor device and display apparatus
JP2016505946A JP6312101B2 (ja) 2014-03-06 2014-12-17 半導体デバイスおよび表示装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014-044322 2014-03-06
JP2014044322 2014-03-06

Publications (1)

Publication Number Publication Date
WO2015132833A1 true WO2015132833A1 (ja) 2015-09-11

Family

ID=54054678

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2014/006303 Ceased WO2015132833A1 (ja) 2014-03-06 2014-12-17 半導体デバイスおよび表示装置

Country Status (3)

Country Link
US (1) US10460654B2 (ja)
JP (1) JP6312101B2 (ja)
WO (1) WO2015132833A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109509422B (zh) * 2018-12-27 2021-08-24 惠科股份有限公司 显示面板驱动电路及显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006235151A (ja) * 2005-02-24 2006-09-07 Fujitsu Hitachi Plasma Display Ltd 表示パネルの表示制御装置及びそれを有する表示装置
JP2008076989A (ja) * 2006-09-25 2008-04-03 Matsushita Electric Ind Co Ltd 表示装置、携帯電話装置、情報端末装置、および表示方法
JP2009042659A (ja) * 2007-08-10 2009-02-26 Toshiba Matsushita Display Technology Co Ltd 液晶表示装置
JP2011221487A (ja) * 2010-04-05 2011-11-04 Silicon Works Co Ltd クロック信号がエンベッディングされた単一レベルのデータ伝送を利用したディスプレイ駆動システム

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3722169C2 (de) * 1987-07-04 1997-06-05 Thomson Brandt Gmbh Verfahren und Vorrichtung zur Durchführung des Verfahrens zur Anpassung eines Mehrbetriebsarten-Monitors an einen Personal Computer
US5926174A (en) * 1995-05-29 1999-07-20 Canon Kabushiki Kaisha Display apparatus capable of image display for video signals of plural kinds
JPH09218670A (ja) * 1996-02-14 1997-08-19 Fujitsu Ltd 表示モード判別機能付き表示装置および表示モード判別方法
JP3971892B2 (ja) 2000-09-08 2007-09-05 株式会社日立製作所 液晶表示装置
US7221381B2 (en) 2001-05-09 2007-05-22 Clairvoyante, Inc Methods and systems for sub-pixel rendering with gamma adjustment
KR100720652B1 (ko) * 2005-09-08 2007-05-21 삼성전자주식회사 디스플레이 구동 회로
TWI397055B (zh) * 2007-05-28 2013-05-21 Realtek Semiconductor Corp 模式偵測電路與方法
US9112520B2 (en) * 2010-08-12 2015-08-18 Mediatek Inc. Transmission interface and system using the same
US8648739B2 (en) * 2010-08-12 2014-02-11 Mediatek Inc. Transmission interface and system using the same
US8941592B2 (en) * 2010-09-24 2015-01-27 Intel Corporation Techniques to control display activity
DE102012107954B4 (de) * 2011-09-02 2025-12-18 Samsung Electronics Co. Ltd. Anzeigetreiber, Betriebsverfahren davon, Host zur Steuerung des Anzeigetreibers und System mit dem Anzeigetreiber und dem Host
US9818375B2 (en) * 2012-09-28 2017-11-14 Sharp Kabushiki Kaisha Liquid-crystal display device and drive method thereof
KR102009885B1 (ko) * 2012-10-30 2019-08-12 엘지디스플레이 주식회사 표시장치 및 이의 구동방법
WO2014103918A1 (ja) * 2012-12-28 2014-07-03 シャープ株式会社 液晶表示装置およびその駆動方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006235151A (ja) * 2005-02-24 2006-09-07 Fujitsu Hitachi Plasma Display Ltd 表示パネルの表示制御装置及びそれを有する表示装置
JP2008076989A (ja) * 2006-09-25 2008-04-03 Matsushita Electric Ind Co Ltd 表示装置、携帯電話装置、情報端末装置、および表示方法
JP2009042659A (ja) * 2007-08-10 2009-02-26 Toshiba Matsushita Display Technology Co Ltd 液晶表示装置
JP2011221487A (ja) * 2010-04-05 2011-11-04 Silicon Works Co Ltd クロック信号がエンベッディングされた単一レベルのデータ伝送を利用したディスプレイ駆動システム

Also Published As

Publication number Publication date
US10460654B2 (en) 2019-10-29
JP6312101B2 (ja) 2018-04-18
US20170076662A1 (en) 2017-03-16
JPWO2015132833A1 (ja) 2017-03-30

Similar Documents

Publication Publication Date Title
JP5766403B2 (ja) 液晶ディスプレーの駆動回路および駆動方法
US11120724B2 (en) Display device and driving method thereof
KR102043532B1 (ko) 액정 패널의 구동 회로 및 액정 디스플레이 장치
CN105282471B (zh) 多画面显示装置
KR102219091B1 (ko) 표시장치
US10388209B2 (en) Interface circuit
US10008140B2 (en) Bright dot detection method and display panel
US9805682B2 (en) Scanning driving circuits and the liquid crystal devices with the same
CN104793827A (zh) 一种阵列基板和自电容式触控显示装置
US9165532B2 (en) Display device
US12494156B2 (en) Data receiving device, data receiving method, and data communication system
CN114267293A (zh) 显示装置及其显示方法
US9349339B2 (en) Pre-charging apparatus of source driving circuit and operating method thereof
JP6312101B2 (ja) 半導体デバイスおよび表示装置
JP6465583B2 (ja) タイミングコントローラおよびそれを用いたディスプレイ装置
JP6286142B2 (ja) 表示装置、及びソースドライバ
KR102439570B1 (ko) 표시장치 및 그 구동방법
US9437151B2 (en) Scan driving circuit and display panel
JP6999053B2 (ja) インタフェース回路
KR100726987B1 (ko) 소형-저전압 차동 신호 수신칩
US9343037B2 (en) Data transmission method and display device
WO2013051223A1 (ja) 画像データ信号出力装置、画像データ信号入力装置、および画像表示装置
JP2025058637A (ja) 表示装置及びソースドライバ
JP2015082719A (ja) 映像信号処理装置
KR20100120411A (ko) 유기전계발광표시장치 및 그의 구동방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14884462

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2016505946

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 15123087

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 14884462

Country of ref document: EP

Kind code of ref document: A1