WO2015117946A1 - Optoelektronisches bauelement und verfahren zu seiner herstellung - Google Patents

Optoelektronisches bauelement und verfahren zu seiner herstellung Download PDF

Info

Publication number
WO2015117946A1
WO2015117946A1 PCT/EP2015/052173 EP2015052173W WO2015117946A1 WO 2015117946 A1 WO2015117946 A1 WO 2015117946A1 EP 2015052173 W EP2015052173 W EP 2015052173W WO 2015117946 A1 WO2015117946 A1 WO 2015117946A1
Authority
WO
WIPO (PCT)
Prior art keywords
lead frame
housing
chip
frame portion
optoelectronic component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/EP2015/052173
Other languages
English (en)
French (fr)
Inventor
Christian GATZHAMMER
Martin Brandl
Tobias Gebuhr
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Priority to CN201580007495.3A priority Critical patent/CN105940507A/zh
Priority to US15/116,846 priority patent/US20170084805A1/en
Publication of WO2015117946A1 publication Critical patent/WO2015117946A1/de
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/857—Interconnections, e.g. lead-frames, bond wires or solder balls
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/8506—Containers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/036—Manufacture or treatment of packages
    • H10H20/0364—Manufacture or treatment of packages of interconnections

Definitions

  • the present invention relates to an optoelectronic component according to patent claim 1 and to a method for producing an optoelectronic component according to patent claim 13.
  • the dependent claims specify various developments.
  • An optoelectronic component comprises an optoelectronic ⁇ African semiconductor chip having a first electrical contact and a second electrical contact, a first conductor frame portion having a first chip contact surface and the first chip contact surface opposite first Lötkon ⁇ tact surface, and a second lead frame portion, a second Chip contact surface and one of the second chip ⁇ contact surface opposite second solder pad has up.
  • the first electrical contact is electrically conductively connected to the first chip contact surface.
  • the second elekt ⁇ generic contact is electrically conductively connected to the second chip ⁇ contact surface.
  • the first lead frame portion and the second lead frame portion are so embedded in a housing that at least parts of the first solder pad and the second solder pad on an underside of Ge ⁇ reheatuses are accessible.
  • a ⁇ lectric element is arranged between the first lead frame section and the second lead frame section.
  • a surface of the dielectric element is exposed.
  • the surface of the dielectric member at the bottom of the housing of this optoelectronic ⁇ rule device separates the first solder pad spaced from the second solder pad of the optoelectronic component, thereby providing a confluence of solder and an emerging from short circuit between the solder pads of the optoelectronic component during assembly of the optoelectronic Component can be prevented.
  • the first die pad surface and the second surface Chipkon ⁇ clock have a spacing of less than 200 ym.
  • the optoelectronic semiconductor chip of this optoelectronic component can advantageously be formed with very small dimensions.
  • a further advantage of the small distance between the first die pad surface and the second ChipANDflä ⁇ che is that the chip contact pads of the lead frame portions of the optoelectronic component tor as a reflector can serve electromagnetic radiation for light emitted by the optoelectronic semiconductor chip in the direction of chip contact areas of the lead frame portions.
  • the exposed on the underside of the housing top ⁇ surface of the dielectric member to an edge length of at least ⁇ least 200 ym.
  • this ensures that also the first solder contact area and the second one
  • Solder contact surface of the optoelectronic device have a Ab ⁇ stand of at least 200 ym from each other. Characterized coalescence of solder and a formation of a short circuit between the first solder pad and the second solder pad of the optoelectronic component can be advantageous ⁇ way legally prevented during assembly of the optoelectronic component.
  • the first solder pad and the second clock Lötkon ⁇ surface flush with the underside of the housing are characterized as SMD component for surface mounting examples For example, for surface mounting by reflow soldering.
  • the one exposed at the bottom of the housing closes
  • the exposed surface of the ⁇ lectric element thereby particularly effective flow of solder between the first solder pad and the second solder contact surface of the optoelectronic device prevent.
  • the dielectric member is optically substantially trans ⁇ parent.
  • the dielectric element has a first section oriented parallel to the underside of the housing, a third section oriented parallel to the first chip contact area, and a second section connecting the first section to the third section.
  • the first section has the surface exposed at the bottom of the housing.
  • the third section is arranged between the first chip contact area and the second chip contact area. Advanta- geous legally enables this embodiment of the dielektri ⁇ rule element to form a spacing between the first solder contact ⁇ surface and the second solder pad of the optoelectronic ⁇ rule component is greater than a distance be- see the first chip contact surface and the second chip contact surface.
  • the second section is ori ⁇ knitt perpendicular to the first section.
  • the first portion and the third portion extending, starting from the second portion in opposite ⁇ set spatial directions.
  • the first section may extend in the direction of the second leadframe section while the third section extends in the direction of the first leadframe section.
  • the housing has a cavity on an upper side opposite the underside. In this case, at least parts of the first chip contact area and the second chip contact area in the cavity are accessible.
  • the optoelectronic semiconductor chip is arranged in the cavity.
  • Cavity serve as a reflector for emitted by the optoelectronic semiconductor chip of the optoelectronic component electromagnetic radiation.
  • a large part of the light emitted by the optoelectronic semiconductor chip electromagnetic radiation by the optoelectronic component in a desired direction in space is vorteilhaf ⁇ ingly radiated.
  • a potting material is arranged in the cavity.
  • the Ver ⁇ cast material can be used advantageously a protection of the opto-electronic ⁇ semiconductor chips from damage by external mechanical effects.
  • the potting material may also comprise embedded converter particles for converting a wavelength of an electromagnetic radiation emitted by the optoelectronic semiconductor chip or other embedded particles.
  • the first electrical contact and the second electrical contact are arranged on a common surface of the optoelectronic semiconductor chip.
  • the optoelectronic semiconductor chip can thereby be electrically connected to theêtrahmenabschnit ⁇ th of the optoelectronic device without the use of bonding wires.
  • the optoelectronic semiconductor chip is formed as volumenemittie ⁇ render sapphire flip.
  • the optoelectronic semiconductor chip can thereby have particularly compact dimensions.
  • a method of manufacturing an optoelectronic device comprises the steps of providing a first lead frame portion having a first solder pad and a second lead frame portion having a second solder contact ⁇ surface, for placing a dielectric member between the first lead frame portion and the second lead frame portion, and for embedding the firstêtrahmenab ⁇ cut and the second leadframe portion in a housin ⁇ se such that at least parts of the first solder pad and the second solder pad on a bottom of the housing remain accessible and a surface of the dielectric ⁇ element at the bottom of the housing exposed.
  • the method comprises a further step of disposing an optoelectronic semiconductor chip in a cavity on one of the bottom against ⁇ opposite upper side of the housing.
  • an optoelectronic semiconductor chip with small outer dimensions can be used, the electrical contacts of which are arranged close to one another.
  • the dielectric element is arranged between the first leadframe section and the second leadframe section by means of a
  • 1 is a sectional side view of a optoelektroni ⁇ rule component.
  • Fig. 2 is a sectional side view of the optoelectronic device after mounting on a circuit board.
  • Fig. 1 is a schematic sectional side view of egg nes optoelectronic component 10.
  • the optoelectronic component 10 is provided for electromagnetic Strah ⁇ development, to for example, emit visible light.
  • the optoelectronic component 10 may, for example, a Be light-emitting diode device (LED device).
  • the optoelekt ⁇ tronic component 10 can also referred to as package ⁇ to.
  • the optoelectronic component 10 has an optoelectronic ⁇ African semiconductor chip 100.
  • the optoelectronic half ⁇ conductor chip 100 may be formed for example as a light-emitting diode chip (LED chip).
  • the optoelectronic semiconductor chip 100 is preferably designed as a flip chip, for example as a volume-emitting sapphire flip-chip or as a surface-emitting flip chip.
  • the optoelectronic semiconductor chip 100 has an TERMS ⁇ onsseite 101 and the emission side 101 entitledeau- de Contact 102nd At the contact side 102 of the opto ⁇ electronic semiconductor chip 100, a first electrical contact 110 and a second electrical contact 120 of the optoelectronic semiconductor chip 100 are arranged. Via the electrical contacts 110, 120, an electrical voltage can be applied to the optoelectronic semiconductor chip 100 in order to cause the optoelectronic semiconductor chip 100 to emit electromagnetic radiation.
  • the first electrical contact 110 may be formed, for example, as an anode.
  • the second electrical contact 120 may be formed, for example, as a cathode. But it may also be the first electrical contact 110 as a cathode and the second electrical contact 120 may be formed as an anode.
  • Electromagnetic radiation generated by the optoelectronic semiconductor chip 100 is emitted on the emission side 101 of the optoelectronic semiconductor chip 100. If the optoelectronic semiconductor chip 100 is formed as volumenemittie ⁇ render semiconductor chip, so electromagnetic ⁇ diagram radiation during operation of the optoelectronic semiconductor chip 100 is radiated also on other surfaces of the opto-electro ⁇ African semiconductor chips 100th
  • the optoelectronic component 10 has a first Lei ⁇ terrahmenabêt 200 and a secondêtrahmenab ⁇ cut to 300, which can be referred to as a leadframe sections.
  • the first lead frame portion 200 and the second lead frame portion 300 each have one
  • the first conductor frame portion 200 and the second lead frame ⁇ section 300 may have been formed during the manufacture of the opto-electro ⁇ African component 10 from portions of a common lead frame (lead frame).
  • the first lead frame portion 200 and the second lead frame portion 300 are spaced apart and electrically insulated from each other.
  • the optoelectronic component 10 has a housing 400.
  • the housing 400 has an electrically insulating housing ⁇ sematerial, preferably a plastic.
  • the housing material of the housing 400 may comprise an epoxy resin ⁇ .
  • the housing 400 is preferably produced by a molding process (molding process), for example by a molding process
  • the housing 400 may be manufactured in a component assembly with a plurality of other similar housing 400 and then separated by separating from the other housings 400.
  • the first conductor frame portion 200 and the secondêtrah ⁇ menabites 300 are each at least partially embedded in the Ma ⁇ TERIAL the housing 400th
  • the first leadframe section 200 and the second leadframe section 300 are already preferred during the manufacture of the housing
  • the lead frame portions 200, 300 are embedded as part of a lead frame to ⁇ sammen passden into a plurality of enclosures 400 comprising composite components, which is subsequently divided.
  • the first conductor frame portion 200 includes a first clock Chipkon ⁇ surface 210 and one of the first chip contact surface 210 overall lying opposite first solder contact surface 220.
  • the second lead frame portion 300 has a second chip contact surface 310 and a second chip contact surface 310 respectivelylie ⁇ constricting second solder pad 320 on.
  • the first solder pad 220 of the first Porterrahmenab ⁇ section 200 and the second solder pad 320 of the second lead frame portion 300 are at least partially not covered by the material of the housing 400, but are at least partially exposed on a bottom 402 of the housing 400.
  • the first solder pad 220 and the two ⁇ te solder pad 320 on the bottom 402 of the housing 400 are laterally juxtaposed.
  • the first solder pad 220 and the second solder pad 320 include substantially flush with the bottom 402 of the Gezzau ⁇ ses 400th
  • the first solder contact surface 220 and the second solder contact surface 320 form electrical connection surfaces of the optoelectronic component 10 and are intended to be electrically contacted during a mounting of the optoelectronic component 10.
  • the optoelectronic component ⁇ construction 10 may be provided, for example, as an SMD component for surface mounting.
  • An electrical contacting of the solder pads 220, 320 of the optoelectronic component 10 during assembly of the optoelectronic component 10 can be effected for example by Wiederaufschmelzlö ⁇ th (reflow soldering).
  • the housing 400 On a bottom 402 opposite the top 401 of the housing 400, the housing 400 has a cavity 410 on.
  • the cavity 410 is formed as a depression on the upper side 401 of the
  • Housing 400 formed. Parts of the first chip contact surface 210 of the first Porterrahmenab ⁇ section 200 and the second chip contact surface 310 of the two ⁇ th lead frame section 300 are accessible and not covered by the material of the housing 400 at the bottom of the cavity 410.
  • the optoelectronic semiconductor chip 100 is disposed above the first die pad 210 and the second die pad 310.
  • the contact side 102 of the optoelectronic semiconductor chip 100 to chip contact ⁇ surfaces 210, 310 faces.
  • the first electrical contact 110 on the contact side 102 of the optoelectronic semiconductor chip 100 is electrically connected to the first chip contact ⁇ surface 210 of the first lead frame portion 200th
  • the second electrical contact 120 on the contact side 102 of the optoelectronic semiconductor chip 100 is electrically conductive with the second chip contact surface 310 of the second
  • Lead frame section 300 connected. Electrically conduct ⁇ the connections between the electrical contacts 110, 120 of the optoelectronic semiconductor chip 100 and the chip pads 210, 310 of the lead frame portions 200, 300 gron- NEN be formed for example as solder joints.
  • a potting material 420 is arranged in the cavity 410 of the housing 400 of the optoelectronic component 10.
  • the optoelectronic semiconductor chip 100 is embedded in the potting material 420.
  • the potting material 420 is preferably substantially transparent to electromagnetic radiation emitted by the optoelectronic semiconductor chip 100.
  • the molding material 420 may have for example a silicone on ⁇ .
  • the potting material 420 may serve to protect the opto-electronic semiconductor chip 100 from being damaged by external mechanical effects.
  • the Vergussma ⁇ material 420 may also have embedded converter particles ⁇ , which are intended to convert a wavelength of an emitted by the optoelectronic semiconductor chip 100 electromagnetic radiation.
  • embedded in the potting material 420 converter particles may be adapted to convert light emitted by the optoelectronic semiconductor chip 100 electromagnetic Strah ⁇ lung with a wavelength in the blue or ultraviolet spectral range in white light.
  • Potting material 420 of embedded wavelength-converting particles may comprise, for example, an organic phosphor, an inorganic phosphor or quantum dots.
  • scattering particles which serve to scatter electromagnetic radiation emitted by the optoelectronic semiconductor chip 100 can also be embedded in the potting material 420.
  • Al ⁇ lerdings can embedded in the potting material 420 particles or the potting material 420 dispensed with.
  • a dielectric member 500 is disposed between the first lead frame portion 200 and the second lead frame portion 300.
  • the dielectric member 500 is also embedded in the material of the housing 400.
  • the dielectric element 500 comprises a dielectric material.
  • the dielectric element 500 is optically substantially transparent to the optoelectronic semiconductor chip
  • the dielectric member 500 is preferably before the embedding of the first lead frame portion 200 and the two ⁇ th lead frame portion 300 disposed between the first lead frame portion 200 and the second lead frame portion 300th
  • the dielectric member 500 may be disposed between the first lead frame portion 200 and the second lead frame portion 300 by a molding method (molding method).
  • the Lei ⁇ terrahmenabête 200, 300 and the dielectric member 500 are jointly embedded in the material of the housing 400th A surface 511 of the dielectric member 500 is exposed at the bottom 402 of the housing 400.
  • the exposed on the lower side 402 of the housing 400 ⁇ surface 511 of the dielectric member 500 is between the first solder pad 220 and the second solder pad 320 angeord- net.
  • the surface 511 of the dielectric member 500 terminates substantially flush with the first solder pad 220 and the second solder pad 320.
  • the first solder contact area 220 and the second solder contact area 320 have a spacing which is at least as great as the edge length 512 of the surface 511 of the dielectric element 500.
  • the edge length 512 preferably amounts to at least 200 ⁇ m.
  • the first solder pad 220 and the second clock Lötkon ⁇ surface 320 of the optoelectronic component 10 have a distance of at least 200 ym from each other. This advantageously prevents solder from flowing together during a mounting of the optoelectronic component 10 between the solder contact surfaces 220, 320 of the optoelectronic component 10 and causing a short circuit.
  • At the bottom of the cavity 410 between the first chip contact surface 210 and the second chip contact surface 310 has a white ⁇ tere surface of the dielectric member 500 is exposed and includes preferably substantially flush with the first chip contact surface 210 and the second die pad surface 310 from.
  • the exposed at the bottom of the cavity 410 surface of the dielectric member 500 is between the first chip contact surface 210 and the second die pad surface 310 angeord ⁇ net.
  • the first chip contact surface 210 of the first lead frame section 200 and the second chip contact surface 310 of the second lead frame section 300 have a distance 250 from each other.
  • the free ⁇ lying on the base of the cavity 410 surface of the dielectric member 500 in United ⁇ connection direction between the first chip contact surface 210 and the second chip contact surface 310 has an edge length which substantially corresponds to the distance 250th
  • ⁇ transmits the distance 250 between the first chip contact surface 210 and the second die pad surface 310 is less than 200 ym.
  • the first electrical contact 110 and the second electrical contact 120 at the contact side 102 of the optoelectronic semiconductor chip 100 may have a distance of less than 200 ym from one another. This makes it possible to form the entire optoelectronic semiconductor chip 100 with an edge length of less than 200 ym.
  • the dielectric element 500 includes a first portion 510, a second portion 520 and a third portion 530.
  • the first portion 510 of the dielectric member 500 is oriented parallel to the bottom 402 of the housing 400 and has the fingerlie ⁇ constricting at the bottom 402 of the housing 400 Surface 511 on.
  • menabmale 300 in the second solder pad 320 perpendicular ⁇ right direction is thinned, so that one of the second chip contact ⁇ surface 310 of the second lead frame portion 300 opposite ⁇ lying back of the second lead frame portion 300 in the area the first portion 510 of the dielectric member 500 opposite the second solder pad 320 of the second
  • Lead frame section 300 is set back. From the first ⁇ section 510 of the dielectric member 500 extends in this area of the second lead frame portion 300 along the back of the second recessed section autismrahmenab- 300th
  • the third section 530 of the dielectric element 500 is oriented parallel to the first chip contact surface 210 of the first conductor ⁇ frame section 200 and has the bottom of the cavity 410 of the housing 400 exposed surface of the ⁇ lectric element 500 on.
  • the area of the third portion 530 of the dielectric member 500 of the first lead frame portion 200 relative to the remaining portions of the first lead frame portion 200 is thinned, so that the first solder pad 220 of the firstêtrahmenab ⁇ section 200 opposite front side of the first conductor ⁇ frame portion 200 in the area of the third portion 530 of the dielectric element 500 with respect to the first chip capacitor the contact surface 210 of the first lead frame section 200 is back ⁇ offset.
  • the third portion 530 of the dielectric member 500 extends in this area along the recessed front side of the first lead frame portion 200.
  • the second portion 520 of the dielectric member 500 ver ⁇ binds the first portion 510 to the third portion 530 of the dielectric member 500.
  • the second portion 520 of the dielectric member 500 is perpendicular to the first
  • the first section 510 and the third section 530 of the dielectric element 500 extend from the second section 520 of the dielectric element 500 in mutually opposite spatial directions.
  • the dielectric Ele ⁇ ment 500 thus formed approximately z-shaped.
  • the dielectric element 500 could also be designed differently.
  • the third section 530 of the ⁇ lectric element 500 could be omitted.
  • the surfaces of the first lead frame portion 200 and the second lead frame portion 300, in particular the Chipkon ⁇ clock surfaces 210, 310 may have a high reflectivity for light emitted by the optoelectronic semiconductor chip 100 of the optoelectronic component 10 of electromagnetic radiation.
  • the surfaces of the leadframe sections 200, 300 may be silver plated. This reflected 300 by the optoelectronic semiconductor chip 100 toward the bottom 402 of the housing 400 emitted electromagnetic ⁇ magnetic radiation at the surfaces of the lead frame portions 200, whereby it can be subsequently coupled to the top 401 of the housing 400th As a result, light losses within the optoelectronic component 10 are avoided.
  • FIG. 2 shows a schematic sectional side view of the optoelectronic component 10 after mounting of the optoelectronic component 10 on an upper side of a printed circuit board 600.
  • the printed circuit board 600 can also be referred to as a printed circuit board or as a PCB.
  • the printed circuit board 600 can serve as a carrier for further electronic components and circuits, which are not shown in the schematic representation of FIG.
  • the first solder pad 610 and the second clock Lötkon ⁇ surface 620 may be connected via lines not shown with other circuit parts.
  • the first solder contact surface 610 and the second solder contact surface 620 have a spacing 630 from one another.
  • the distance 630 preferably corresponds approximately to the distance between the first LötWalletflä ⁇ surface 220 and the second solder pad 320 of the optoelectronic component 10, and thus also about the edge length
  • the distance 630 between the solder pads 610, 620 is preferably at least 200 ym to a flow of solder between the first solder pad 610 and the second solder pad 620 reliably prevent.
  • the optoelectronic component 10 is arranged on the upper side of the printed circuit board 600.
  • the lower side 402 of the housing 400 of the optoelectronic component 10 faces the upper side of the printed circuit board 600.
  • the first solder contact surface 220 of the first leadframe section 200 is electrically connected lei ⁇ tend with the first solder contact surface 610 of the circuit board 600.
  • the second solder pad 320 of the second Lei ⁇ terrahmenabitess 300 of the optoelectronic component 10 is electrically conductively connected to the second solder pad 620 of the printed circuit board 600th
  • the solder pads 220, 320 of the optoelectronic component 10 can ⁇ example, by reflow soldering (reflow soldering) or by any other method of surface mounting with the Lötkon ⁇ clock surfaces 610, 620 have been connected to the circuit board 600th
  • solder due to the distance 630 between the solder contact surfaces 610, 620 of the printed circuit board 600 and the spacing of the first solder contact surface 220 and the second solder contact surface 320 of the optoelectronic component 10, solder merges between the first solder contact surfaces 220, 610 and the second solder contact surfaces 320 , 620 and a resulting short circuit prevented.

Landscapes

  • Led Device Packages (AREA)

Abstract

Ein optoelektronisches Bauelement (10) umfasst einen optoelektronischen Halbleiterchip (100) mit einem ersten elektrischen Kontakt und einem zweiten elektrischen Kontakt, einen ersten Leiterrahmenabschnitt (200), der eine erste Chipkontaktfläche (210) und eine der ersten Chipkontaktfläche gegenüberliegende erste Lötkontaktfläche (220) aufweist, und einen zweiten Leiterrahmenabschnitt (300), der eine zweite Chipkontaktfläche (310) und eine der zweiten Chipkontaktfläche gegenüberliegende zweite Lötkontaktfläche (320) aufweist. Der erste elektrische Kontakt ist elektrisch leitend mit der ersten Chipkontaktfläche verbunden. Der zweite elektrische Kontakt ist elektrisch leitend mit der zweiten Chipkontaktfläche verbunden. Der erste Leiterrahmenabschnitt und der zweite Leiterrahmenabschnitt sind derart in ein Gehäuse eingebettet, dass zumindest Teile der ersten Lötkontaktfläche und der zweiten Lötkontaktfläche an einer Unterseite des Gehäuses zugänglich sind. Zwischen dem ersten Leiterrahmenabschnitt und dem zweiten Leiterrahmenabschnitt ist ein dielektrisches Element (500) angeordnet. An der Unterseite des Gehäuses liegt eine Oberfläche des dielektrischen Elements frei.

Description

Beschreibung
Optoelektronisches Bauelement und Verfahren zu seiner Her¬ stellung
Die vorliegende Erfindung betrifft ein optoelektronisches Bauelement gemäß Patentanspruch 1 sowie ein Verfahren zum Herstellen eines optoelektronischen Bauelements gemäß Patentanspruch 13.
Diese Patentanmeldung beansprucht die Priorität der deutschen Patentannmeldung 10 2014 101 557.6, deren Offenbarungsgehalt hiermit durch Rückbezug aufgenommen wird. Es ist bekannt, dass bei für eine Oberflächenmontage vorgese¬ henen elektronischen und optoelektronischen Bauelementen ( SMD-Bauelementen) einander benachbarte Lötkontaktflächen einen Mindestabstand von 200 ym nicht unterschreiten sollten. Andernfalls kann es während einer Lötmontage des Bauelements zu einem Zusammenfließen von Lot und dadurch zu einem
elektrischen Kurzschluss zwischen den elektrischen Kontaktflächen kommen. Weiter ist es bekannt, elektrische Kontakt¬ flächen von SMD-Bauelementen durch in ein Kunststoffgehäuse eingebettete Leiterrahmenabschnitte zu bilden. Elektronische und optoelektronische Halbleiterchips solcher Bauelemente können derart auf den Leiterrahmenabschnitten angeordnet werden, dass elektrische Kontaktflächen der Halbleiterchips un¬ mittelbar mit den Leiterrahmenabschnitten verbunden sind. Da der erforderliche Mindestabstand zwischen den Lötkontaktflä- chen im Stand der Technik einen Mindestabstand zwischen den Leiterrahmenabschnitten festlegt, ergibt sich hieraus auch eine Mindestgröße des Halbleiterchips, die einer weiteren Mi¬ niaturisierung im Wege steht. Eine Aufgabe der vorliegenden Erfindung besteht darin, ein optoelektronisches Bauelement bereitzustellen. Diese Aufgabe wird durch ein optoelektronisches Bauelement mit den Merkma¬ len des Anspruchs 1 gelöst. Eine weitere Aufgabe der vorlie- genden Erfindung besteht darin, ein Verfahren zum Herstellen eines optoelektronischen Bauelements anzugeben. Diese Aufgabe wird durch ein Verfahren mit den Merkmalen des Anspruchs 13 gelöst. In den abhängigen Ansprüchen sind verschiedene Wei- terbildungen angegeben.
Ein optoelektronisches Bauelement umfasst einen optoelektro¬ nischen Halbleiterchip mit einem ersten elektrischen Kontakt und einem zweiten elektrischen Kontakt, einen ersten Leiter- rahmenabschnitt, der eine erste Chipkontaktfläche und eine der ersten Chipkontaktfläche gegenüberliegende erste Lötkon¬ taktfläche aufweist, und einen zweiten Leiterrahmenabschnitt, der eine zweite Chipkontaktfläche und eine der zweiten Chip¬ kontaktfläche gegenüberliegende zweite Lötkontaktfläche auf- weist. Der erste elektrische Kontakt ist elektrisch leitend mit der ersten Chipkontaktfläche verbunden. Der zweite elekt¬ rische Kontakt ist elektrisch leitend mit der zweiten Chip¬ kontaktfläche verbunden. Der erste Leiterrahmenabschnitt und der zweite Leiterrahmenabschnitt sind derart in ein Gehäuse eingebettet, dass zumindest Teile der ersten Lötkontaktfläche und der zweiten Lötkontaktfläche an einer Unterseite des Ge¬ häuses zugänglich sind. Zwischen dem ersten Leiterrahmenabschnitt und dem zweiten Leiterrahmenabschnitt ist ein die¬ lektrisches Element angeordnet. An der Unterseite des Gehäu- ses liegt eine Oberfläche des dielektrischen Elements frei. Vorteilhafterweise trennt die Oberfläche des dielektrischen Elements an der Unterseite des Gehäuses dieses optoelektroni¬ schen Bauelements die erste Lötkontaktfläche räumlich von der zweiten Lötkontaktfläche des optoelektronischen Bauelements, wodurch ein Zusammenfließen von Lot und ein daraus entstehender Kurzschluss zwischen den Lötkontaktflächen des optoelektronischen Bauelements bei einer Montage des optoelektronischen Bauelements verhindert werden kann. In einer Ausführungsform des optoelektronischen Bauelements weisen die erste Chipkontaktfläche und die zweite Chipkon¬ taktfläche einen Abstand von weniger als 200 ym auf. Dies er¬ möglicht es, dass auch der erste elektrische Kontakt und der zweite elektrische Kontakt des optoelektronischen Halbleiterchips des optoelektronischen Bauelements einen Abstand von weniger als 200 ym aufweisen. Dadurch kann der optoelektronische Halbleiterchip dieses optoelektronischen Bauelements vorteilhafterweise mit sehr geringen Abmessungen ausgebildet werden. Ein weiterer Vorteil des geringen Abstands zwischen der ersten Chipkontaktfläche und der zweiten Chipkontaktflä¬ che besteht darin, dass die Chipkontaktflächen der Leiterrahmenabschnitte des optoelektronischen Bauelements als Reflek- tor für durch den optoelektronischen Halbleiterchip in Richtung der Chipkontaktflächen der Leiterrahmenabschnitte emittierte elektromagnetische Strahlung dienen können. Durch den geringen Abstand von weniger als 200 ym zwischen den Chipkontaktflächen der Leiterrahmenabschnitte gelangt nur ein gerin- ger Teil dieser elektromagnetischen Strahlung zwischen die erste Chipkontaktfläche und die zweite Chipkontaktfläche, wodurch ein hoher Anteil der elektromagnetischen Strahlung reflektiert wird. Dadurch kann das optoelektronische Bauele¬ ment vorteilhafterweise geringe Lichtverluste aufweisen.
In einer Ausführungsform des optoelektronischen Bauelements weist die an der Unterseite des Gehäuses freiliegende Ober¬ fläche des dielektrischen Elements eine Kantenlänge von min¬ destens 200 ym auf. Vorteilhafterweise wird dadurch sicherge- stellt, dass auch die erste Lötkontaktfläche und die zweite
Lötkontaktfläche des optoelektronischen Bauelements einen Ab¬ stand von mindestens 200 ym voneinander aufweisen. Dadurch können ein Zusammenfließen von Lot und eine Entstehung eines Kurzschlusses zwischen der ersten Lötkontaktfläche und der zweiten Lötkontaktfläche des optoelektronischen Bauelements bei einer Montage des optoelektronischen Bauelements vorteil¬ hafterweise verhindert werden.
In einer Ausführungsform des optoelektronischen Bauelements schließen die erste Lötkontaktfläche und die zweite Lötkon¬ taktfläche bündig mit der Unterseite des Gehäuses ab. Vor¬ teilhafterweise eignet sich das optoelektronische Bauelement dadurch als SMD-Bauelement für eine Oberflächenmontage, bei- spielsweise für eine Oberflächenmontage durch Wiederauf- schmelzlöten (Reflow-Löten) .
In einer Ausführungsform des optoelektronischen Bauelements schließt die an der Unterseite des Gehäuses freiliegende
Oberfläche des dielektrischen Elements bündig mit der ersten Lötkontaktfläche und der zweiten Lötkontaktfläche ab. Vor¬ teilhafterweise kann die freiliegende Oberfläche des die¬ lektrischen Elements dadurch besonders wirksam ein Zusammen- fließen von Lot zwischen der ersten Lötkontaktfläche und der zweiten Lötkontaktfläche des optoelektronischen Bauelements verhindern .
In einer Ausführungsform des optoelektronischen Bauelements ist das dielektrische Element optisch im Wesentlichen trans¬ parent. Vorteilhafterweise findet dadurch keine Absorption von durch den optoelektronischen Halbleiterchip des optoelektronischen Bauelements emittierter elektromagnetischer Strahlung in dem dielektrischen Element statt. In das die- lektrische Element gelangte elektromagnetische Strahlung kann an einem der Leiterrahmenabschnitte des optoelektronischen Bauelements reflektiert und dadurch einer Nutzung zugänglich gemacht werden. Dadurch kann das optoelektronische Bauelement vorteilhafterweise einen hohen Wirkungsgrad aufweisen.
In einer Ausführungsform des optoelektronischen Bauelements weist das dielektrische Element einen parallel zur Unterseite des Gehäuses orientierten ersten Abschnitt, einen parallel zur ersten Chipkontaktfläche orientierten dritten Abschnitt und einen den ersten Abschnitt mit dem dritten Abschnitt verbindenden zweiten Abschnitt auf. Der erste Abschnitt weist die an der Unterseite des Gehäuses freiliegende Oberfläche auf. Der dritte Abschnitt ist zwischen der ersten Chipkontaktfläche und der zweiten Chipkontaktfläche angeordnet. Vor- teilhafterweise ermöglicht es diese Ausbildung des dielektri¬ schen Elements, einen Abstand zwischen der ersten Lötkontakt¬ fläche und der zweiten Lötkontaktfläche des optoelektroni¬ schen Bauelements größer auszubilden als einen Abstand zwi- sehen der ersten Chipkontaktfläche und der zweiten Chipkontaktfläche .
In einer Ausführungsform des optoelektronischen Bauelements ist der zweite Abschnitt senkrecht zum ersten Abschnitt ori¬ entiert. Dabei erstrecken sich der erste Abschnitt und der dritte Abschnitt ausgehend vom zweiten Abschnitt in entgegen¬ gesetzte Raumrichtungen. Beispielsweise kann sich der erste Abschnitt in Richtung des zweiten Leiterrahmenabschnitts er- strecken, während sich der dritte Abschnitt in Richtung des ersten Leiterrahmenabschnitts erstreckt. Dadurch ergibt sich vorteilhafterweise ein angenährt z-förmiger Querschnitt des dielektrischen Elements, der es ermöglich, den ersten Leiterrahmenabschnitt und den zweiten Leiterrahmenabschnitt des optoelektronischen Bauelements besonders nahe aneinander anzuordnen, ohne dass sich daraus ein übermäßig geringer Ab¬ stand zwischen der ersten Lötkontaktfläche und der zweiten Lötkontaktfläche ergibt. In einer Ausführungsform des optoelektronischen Bauelements weist das Gehäuse an einer der Unterseite gegenüberliegenden Oberseite eine Kavität auf. Dabei sind zumindest Teile der ersten Chipkontaktfläche und der zweiten Chipkontaktfläche in der Kavität zugänglich. Der optoelektronische Halbleiterchip ist in der Kavität angeordnet. Vorteilhafterweise kann die
Kavität als Reflektor für durch den optoelektronischen Halbleiterchip des optoelektronischen Bauelements emittierte elektromagnetische Strahlung dienen. Dadurch wird vorteilhaf¬ terweise ein großer Teil der durch den optoelektronischen Halbleiterchip emittierten elektromagnetischen Strahlung durch das optoelektronische Bauelement in eine gewünschte Raumrichtung abgestrahlt.
In einer Ausführungsform des optoelektronischen Bauelements ist in der Kavität ein Vergussmaterial angeordnet. Das Ver¬ gussmaterial kann vorteilhafterweise einem Schutz des opto¬ elektronischen Halbleiterchips vor einer Beschädigung durch äußere mechanische Einwirkungen dienen. Das Vergussmaterial kann auch eingebettete Konverterpartikel zur Konvertierung einer Wellenlänge einer durch den optoelektronischen Halbleiterchip emittierten elektromagnetischen Strahlung oder andere eingebettete Partikel aufweisen.
In einer Ausführungsform des optoelektronischen Bauelements sind der erste elektrische Kontakt und der zweite elektrische Kontakt auf einer gemeinsamen Oberfläche des optoelektronischen Halbleiterchips angeordnet. Vorteilhafterweise kann der optoelektronische Halbleiterchip dadurch ohne Verwendung von Bonddrähten elektrisch leitend mit den Leiterrahmenabschnit¬ ten des optoelektronischen Bauelements verbunden werden.
In einer Ausführungsform des optoelektronischen Bauelements ist der optoelektronische Halbleiterchip als volumenemittie¬ render Saphir-Flipchip ausgebildet. Vorteilhafterweise kann der optoelektronische Halbleiterchip dadurch besonders kompakte Abmessungen aufweisen. Ein Verfahren zum Herstellen eines optoelektronischen Bauelements umfasst Schritte zum Bereitstellen eines ersten Leiterrahmenabschnitts mit einer ersten Lötkontaktfläche und eines zweiten Leiterrahmenabschnitts mit einer zweiten Lötkontakt¬ fläche, zum Anordnen eines dielektrischen Elements zwischen dem ersten Leiterrahmenabschnitt und dem zweiten Leiterrahmenabschnitt, und zum Einbetten des ersten Leiterrahmenab¬ schnitts und des zweiten Leiterrahmenabschnitts in ein Gehäu¬ se derart, dass zumindest Teile der ersten Lötkontaktfläche und der zweiten Lötkontaktfläche an einer Unterseite des Ge- häuses zugänglich bleiben und eine Oberfläche des dielektri¬ schen Elements an der Unterseite des Gehäuses freiliegt. Vor¬ teilhafterweise bewirkt die an der Unterseite des Gehäuses freiliegende Oberfläche des dielektrischen Elements bei dem durch dieses Verfahren erhältlichen optoelektronischen Bau- element eine räumliche Trennung der ersten Lötkontaktfläche von der zweiten Lötkontaktfläche des optoelektronischen Bauelements, durch die ein Zusammenfließen von Lot und ein sich daraus ergebender Kurzschluss zwischen der ersten Lötkontakt- fläche und der zweiten Lötkontaktfläche während einer Montage des durch das Verfahren erhältlichen optoelektronischen Bauelements verhindert werden können. In einer Ausführungsform des Verfahrens umfasst dieses einen weiteren Schritt zum Anordnen eines optoelektronischen Halbleiterchips in einer Kavität an einer der Unterseite gegen¬ überliegenden Oberseite des Gehäuses. Vorteilhafterweise kann dabei ein optoelektronischer Halbleiterchip mit geringen äu- ßeren Abmessungen verwendet werden, dessen elektrische Kontakte nahe beieinander angeordnet sind.
In einer Ausführungsform des Verfahrens erfolgt das Anordnen des dielektrischen Elements zwischen dem ersten Leiterrahmen- abschnitt und dem zweiten Leiterrahmenabschnitt durch ein
Formverfahren. Dadurch ist das Verfahren vorteilhafterweise einfach und kostengünstig durchführbar und eignet sich für eine Massenproduktion. Die oben beschriebenen Eigenschaften, Merkmale und Vorteile dieser Erfindung sowie die Art und Weise, wie diese erreicht werden, werden klarer und deutlicher verständlich im Zusammenhang mit der folgenden Beschreibung der Ausführungsbeispiele, die im Zusammenhang mit den Zeichnungen näher erläu- tert werden. Dabei zeigen in jeweils schematisierter Darstellung
Fig. 1 eine geschnittene Seitenansicht eines optoelektroni¬ schen Bauelements; und
Fig. 2 eine geschnittene Seitenansicht des optoelektronischen Bauelements nach einer Montage auf einer Leiterplatte.
Fig. 1 zeigt eine schematische geschnittene Seitenansicht ei- nes optoelektronischen Bauelements 10. Das optoelektronische Bauelement 10 ist dazu vorgesehen, elektromagnetische Strah¬ lung, beispielsweise sichtbares Licht, zu emittieren. Das optoelektronische Bauelement 10 kann beispielsweise ein Leuchtdioden-Bauelement (LED-Bauelement) sein. Das optoelekt¬ ronische Bauelement 10 kann auch als Package bezeichnet wer¬ den . Das optoelektronische Bauelement 10 weist einen optoelektro¬ nischen Halbleiterchip 100 auf. Der optoelektronische Halb¬ leiterchip 100 kann beispielsweise als Leuchtdiodenchip (LED- Chip) ausgebildet sein. Der optoelektronische Halbleiterchip 100 ist bevorzugt als Flipchip ausgebildet, beispielsweise als volumenemittierender Saphir-Flipchip oder als oberflächenemittierender Flipchip.
Der optoelektronische Halbleiterchip 100 weist eine Emissi¬ onsseite 101 und eine der Emissionsseite 101 gegenüberliegen- de Kontaktseite 102 auf. An der Kontaktseite 102 des opto¬ elektronischen Halbleiterchips 100 sind ein erster elektrischer Kontakt 110 und ein zweiter elektrischer Kontakt 120 des optoelektronischen Halbleiterchips 100 angeordnet. Über die elektrischen Kontakte 110, 120 kann eine elektrische Spannung an den optoelektronischen Halbleiterchip 100 angelegt werden, um den optoelektronischen Halbleiterchip 100 zur Emission elektromagnetischer Strahlung zu veranlassen. Der erste elektrische Kontakt 110 kann beispielsweise als Anode ausgebildet sein. Der zweite elektrische Kontakt 120 kann beispielsweise als Kathode ausgebildet sein. Es kann aber auch der erste elektrische Kontakt 110 als Kathode und der zweite elektrische Kontakt 120 als Anode ausgebildet sein.
Durch den optoelektronischen Halbleiterchip 100 erzeugte elektromagnetische Strahlung wird an der Emissionsseite 101 des optoelektronischen Halbleiterchips 100 abgestrahlt. Falls der optoelektronische Halbleiterchip 100 als volumenemittie¬ render Halbleiterchip ausgebildet ist, so wird elektromagne¬ tische Strahlung im Betrieb des optoelektronischen Halb- leiterchips 100 auch an anderen Oberflächen des optoelektro¬ nischen Halbleiterchips 100 abgestrahlt. Das optoelektronische Bauelement 10 weist einen ersten Lei¬ terrahmenabschnitt 200 und einen zweiten Leiterrahmenab¬ schnitt 300 auf, die auch als Leadframe-Abschnitte bezeichnet werden können. Der erste Leiterrahmenabschnitt 200 und der zweite Leiterrahmenabschnitt 300 weisen jeweils ein
elektrisch leitendes Material auf, bevorzugt ein Metall. Der erste Leiterrahmenabschnitt 200 und der zweite Leiterrahmen¬ abschnitt 300 können während der Herstellung des optoelektro¬ nischen Bauelements 10 aus Abschnitten eines gemeinsamen Lei- terrahmen (Leadframe) gebildet worden sein. Der erste Leiterrahmenabschnitt 200 und der zweite Leiterrahmenabschnitt 300 sind voneinander beabstandet und elektrisch gegeneinander isoliert . Das optoelektronische Bauelement 10 weist ein Gehäuse 400 auf. Das Gehäuse 400 weist ein elektrisch isolierendes Gehäu¬ sematerial auf, bevorzugt einen Kunststoff. Beispielsweise kann das Gehäusematerial des Gehäuses 400 ein Epoxidharz auf¬ weisen. Das Gehäuse 400 wird bevorzugt durch ein Formverfah- ren (Moldverfahren) hergestellt, beispielsweise durch ein
Spritzgussverfahren (Injection Molding). Das Gehäuse 400 kann in einem Bauteilverbund mit einer Vielzahl weiterer gleichartiger Gehäuse 400 hergestellt und anschließend durch Trennen von den weiteren Gehäusen 400 vereinzelt werden.
Der erste Leiterrahmenabschnitt 200 und der zweite Leiterrah¬ menabschnitt 300 sind jeweils zumindest teilweise in das Ma¬ terial des Gehäuses 400 eingebettet. Bevorzugt werden der erste Leiterrahmenabschnitt 200 und der zweite Leiterrahmen- abschnitt 300 bereits während der Herstellung des Gehäuses
400 in das Material des Gehäuses 400 eingebettet. Dabei kön¬ nen die Leiterrahmenabschnitte 200, 300 als Teile eines zu¬ sammenhängenden Leiterrahmens in einen eine Mehrzahl von Gehäusen 400 umfassenden Bauteileverbund eingebettet werden, der anschließend zerteilt wird.
Der erste Leiterrahmenabschnitt 200 weist eine erste Chipkon¬ taktfläche 210 und eine der ersten Chipkontaktfläche 210 ge- genüberliegende erste Lötkontaktfläche 220 auf. Der zweite Leiterrahmenabschnitt 300 weist eine zweite Chipkontaktfläche 310 und eine der zweiten Chipkontaktfläche 310 gegenüberlie¬ gende zweite Lötkontaktfläche 320 auf.
Die erste Lötkontaktfläche 220 des ersten Leiterrahmenab¬ schnitts 200 und die zweite Lötkontaktfläche 320 des zweiten Leiterrahmenabschnitts 300 sind zumindest teilweise nicht durch das Material des Gehäuses 400 bedeckt, sondern liegen zumindest teilweise an einer Unterseite 402 des Gehäuses 400 frei. Dabei sind die erste Lötkontaktfläche 220 und die zwei¬ te Lötkontaktfläche 320 an der Unterseite 402 des Gehäuses 400 lateral nebeneinander angeordnet. Bevorzugt schließen die erste Lötkontaktfläche 220 und die zweite Lötkontaktfläche 320 im Wesentlichen bündig mit der Unterseite 402 des Gehäu¬ ses 400 ab. Die erste Lötkontaktfläche 220 und die zweite Lötkontaktfläche 320 bilden elektrische Anschlussflächen des optoelektronischen Bauelements 10 und sind dazu vorgesehen, bei einer Montage des optoelektronischen Bauelements 10 elektrisch kontaktiert zu werden. Das optoelektronische Bau¬ element 10 kann beispielsweise als SMD-Bauelement für eine Oberflächenmontage vorgesehen sein. Eine elektrische Kontak- tierung der Lötkontaktflächen 220, 320 des optoelektronischen Bauelements 10 während einer Montage des optoelektronischen Bauelements 10 kann beispielsweise durch Wiederaufschmelzlö¬ ten (Reflow-Löten) erfolgen.
An einer der Unterseite 402 gegenüberliegenden Oberseite 401 des Gehäuses 400 weist das Gehäuse 400 eine Kavität 410 auf. Die Kavität 410 ist als Vertiefung an der Oberseite 401 des
Gehäuses 400 ausgebildet. Am Grund der Kavität 410 sind Teile der ersten Chipkontaktfläche 210 des ersten Leiterrahmenab¬ schnitts 200 und der zweiten Chipkontaktfläche 310 des zwei¬ ten Leiterrahmenabschnitts 300 zugänglich und nicht durch das Material des Gehäuses 400 bedeckt.
In der Kavität 410 des Gehäuses 400 des optoelektronischen Bauelements 10 ist der optoelektronische Halbleiterchip 100 über der ersten Chipkontaktfläche 210 und der zweiten Chipkontaktfläche 310 angeordnet. Dabei ist die Kontaktseite 102 des optoelektronischen Halbleiterchips 100 den Chipkontakt¬ flächen 210, 310 zugewandt. Der erste elektrische Kontakt 110 an der Kontaktseite 102 des optoelektronischen Halbleiterchips 100 ist elektrisch leitend mit der ersten Chipkontakt¬ fläche 210 des ersten Leiterrahmenabschnitts 200 verbunden. Der zweite elektrische Kontakt 120 an der Kontaktseite 102 des optoelektronischen Halbleiterchips 100 ist elektrisch leitend mit der zweiten Chipkontaktfläche 310 des zweiten
Leiterrahmenabschnitts 300 verbunden. Die elektrisch leiten¬ den Verbindungen zwischen den elektrischen Kontakten 110, 120 des optoelektronischen Halbleiterchips 100 und den Chipkontaktflächen 210, 310 der Leiterrahmenabschnitte 200, 300 kön- nen beispielsweise als Lötverbindungen ausgebildet sein.
In der Kavität 410 des Gehäuses 400 des optoelektronischen Bauelements 10 ist ein Vergussmaterial 420 angeordnet. Der optoelektronische Halbleiterchip 100 ist in das Vergussmate- rial 420 eingebettet. Das Vergussmaterial 420 ist bevorzugt im Wesentlichen transparent für durch den optoelektronischen Halbleiterchip 100 emittierte elektromagnetische Strahlung. Das Vergussmaterial 420 kann beispielsweise ein Silikon auf¬ weisen. Das Vergussmaterial 420 kann einem Schutz des opto- elektronischen Halbleiterchips 100 vor einer Beschädigung durch äußere mechanische Einwirkungen dienen. Das Vergussma¬ terial 420 kann außerdem eingebettete Konverterpartikel auf¬ weisen, die dazu vorgesehen sind, eine Wellenlänge einer durch den optoelektronischen Halbleiterchip 100 emittierten elektromagnetischen Strahlung zu konvertieren. Beispielsweise können die in das Vergussmaterial 420 eingebetteten Konverterpartikel dazu ausgebildet sein, durch den optoelektronischen Halbleiterchip 100 emittierte elektromagnetische Strah¬ lung mit einer Wellenlänge aus dem blauen oder ultravioletten Spektralbereich in weißes Licht zu konvertieren. Die in das
Vergussmaterial 420 eingebetteten wellenlängenkonvertierenden Partikel können beispielsweise einen organischen Leuchtstoff, einen anorganischen Leuchtstoff oder Quantenpunkte umfassen. Zusätzlich oder alternativ zu in das Vergussmaterial 420 eingebetteten wellenlängenkonvertierenden Partikeln können in das Vergussmaterial 420 auch Streupartikel eingebettet sein, die dazu dienen, durch den optoelektronischen Halbleiterchip 100 emittierte elektromagnetische Strahlung zu streuen. Al¬ lerdings können die in das Vergussmaterial 420 eingebetteten Partikel oder auch das Vergussmaterial 420 entfallen.
Zwischen dem ersten Leiterrahmenabschnitt 200 und dem zweiten Leiterrahmenabschnitt 300 ist ein dielektrisches Element 500 angeordnet. Das dielektrische Element 500 ist ebenfalls in das Material des Gehäuses 400 eingebettet. Das dielektrische Element 500 weist ein dielektrisches Material auf. Bevorzugt ist das dielektrische Element 500 optisch im Wesentlichen transparent für durch den optoelektronischen Halbleiterchip
100 des optoelektronischen Bauelements 10 emittierte elektro¬ magnetische Strahlung.
Das dielektrische Element 500 wird bevorzugt bereits vor dem Einbetten des ersten Leiterrahmenabschnitts 200 und des zwei¬ ten Leiterrahmenabschnitts 300 zwischen dem ersten Leiterrahmenabschnitt 200 und dem zweiten Leiterrahmenabschnitt 300 angeordnet. Beispielsweise kann das dielektrische Element 500 durch ein Formverfahren (Moldverfahren) zwischen dem ersten Leiterrahmenabschnitt 200 und dem zweiten Leiterrahmenab¬ schnitt 300 angeordnet werden. Anschließend werden die Lei¬ terrahmenabschnitte 200, 300 und das dielektrische Element 500 gemeinsam in das Material des Gehäuses 400 eingebettet. Eine Oberfläche 511 des dielektrischen Elements 500 liegt an der Unterseite 402 des Gehäuses 400 frei. Die an der Unter¬ seite 402 des Gehäuses 400 freiliegende Oberfläche 511 des dielektrischen Elements 500 ist zwischen der ersten Lötkontaktfläche 220 und der zweiten Lötkontaktfläche 320 angeord- net. Bevorzugt schließt die Oberfläche 511 des dielektrischen Elements 500 im Wesentlichen bündig mit der ersten Lötkontaktfläche 220 und der zweiten Lötkontaktfläche 320 ab. In Verbindungsrichtung zwischen der ersten Lötkontaktfläche 220 des ersten Leiterrahmenabschnitts 200 und der zweiten Lötkontaktfläche 320 des zweiten Leiterrahmenabschnitts 300 weist die an der Unterseite 402 des Gehäuses 400 freiliegende Oberfläche 511 des dielektrischen Elements 500 eine Kanten¬ länge 512 auf. Dadurch weisen die erste Lötkontaktfläche 220 und die zweite Lötkontaktfläche 320 einen Abstand voneinander auf, der mindestens so groß ist wie die Kantenlänge 512 der Oberfläche 511 des dielektrischen Elements 500. Bevorzugt be- trägt die Kantenlänge 512 mindestens 200 ym. Somit weisen auch die erste Lötkontaktfläche 220 und die zweite Lötkon¬ taktfläche 320 des optoelektronischen Bauelements 10 einen Abstand von mindestens 200 ym voneinander auf. Dadurch wird vorteilhafterweise verhindert, dass Lot während einer Montage des optoelektronischen Bauelements 10 zwischen den Lötkontaktflächen 220, 320 des optoelektronischen Bauelements 10 zusammenfließt und einen Kurzschluss verursacht.
Am Grund der Kavität 410 zwischen der ersten Chipkontaktflä- che 210 und der zweiten Chipkontaktfläche 310 liegt eine wei¬ tere Oberfläche des dielektrischen Elements 500 frei und schließt bevorzugt im Wesentlichen bündig mit der ersten Chipkontaktfläche 210 und der zweiten Chipkontaktfläche 310 ab. Die am Grund der Kavität 410 freiliegende Oberfläche des dielektrischen Elements 500 ist zwischen der ersten Chipkontaktfläche 210 und der zweiten Chipkontaktfläche 310 angeord¬ net .
Die erste Chipkontaktfläche 210 des ersten Leiterrahmenab- Schnitts 200 und die zweite Chipkontaktfläche 310 des zweiten Leiterrahmenabschnitts 300 weisen voneinander einen Abstand 250 auf. Bevorzugt weist die am Grund der Kavität 410 frei¬ liegende Oberfläche des dielektrischen Elements 500 in Ver¬ bindungsrichtung zwischen der ersten Chipkontaktfläche 210 und der zweiten Chipkontaktfläche 310 eine Kantenlänge auf, die im Wesentlichen dem Abstand 250 entspricht. Bevorzugt be¬ trägt der Abstand 250 zwischen der ersten Chipkontaktfläche 210 und der zweiten Chipkontaktfläche 310 weniger als 200 ym. Dann können auch der erste elektrische Kontakt 110 und der zweite elektrische Kontakt 120 an der Kontaktseite 102 des optoelektronischen Halbleiterchips 100 einen Abstand von we¬ niger als 200 ym voneinander aufweisen. Dies ermöglicht es, den gesamten optoelektronischen Halbleiterchip 100 mit einer Kantenlänge von weniger als 200 ym auszubilden.
Das dielektrische Element 500 umfasst einen ersten Abschnitt 510, einen zweiten Abschnitt 520 und einen dritten Abschnitt 530. Der erste Abschnitt 510 des dielektrischen Elements 500 ist parallel zur Unterseite 402 des Gehäuses 400 orientiert und weist die an der Unterseite 402 des Gehäuses 400 freilie¬ gende Oberfläche 511 auf. Im Bereich des ersten Abschnitts 510 des dielektrischen Elements 500 ist der zweite Leiterrah- menabschnitt 300 in zur zweiten Lötkontaktfläche 320 senk¬ rechte Richtung gedünnt, sodass eine der zweiten Chipkontakt¬ fläche 310 des zweiten Leiterrahmenabschnitts 300 gegenüber¬ liegende Rückseite des zweiten Leiterrahmenabschnitts 300 im Bereich des ersten Abschnitts 510 des dielektrischen Elements 500 gegenüber der zweiten Lötkontaktfläche 320 des zweiten
Leiterrahmenabschnitts 300 zurückversetzt ist. Der erste Ab¬ schnitt 510 des dielektrischen Elements 500 erstreckt sich in diesem Bereich des zweiten Leiterrahmenabschnitts 300 entlang der zurückversetzten Rückseite des zweiten Leiterrahmenab- Schnitts 300.
Der dritte Abschnitt 530 des dielektrischen Elements 500 ist parallel zur ersten Chipkontaktfläche 210 des ersten Leiter¬ rahmenabschnitts 200 orientiert und weist die am Grund der Kavität 410 des Gehäuses 400 freiliegende Oberfläche des die¬ lektrischen Elements 500 auf. Im Bereich des dritten Abschnitts 530 des dielektrischen Elements 500 ist der erste Leiterrahmenabschnitt 200 gegenüber den übrigen Abschnitten des ersten Leiterrahmenabschnitts 200 gedünnt, sodass eine der ersten Lötkontaktfläche 220 des ersten Leiterrahmenab¬ schnitts 200 gegenüberliegende Vorderseite des ersten Leiter¬ rahmenabschnitts 200 im Bereich des dritten Abschnitts 530 des dielektrischen Elements 500 gegenüber der ersten Chipkon- taktfläche 210 des ersten Leiterrahmenabschnitts 200 zurück¬ versetzt ist. Der dritte Abschnitt 530 des dielektrischen Elements 500 erstreckt sich in diesem Bereich entlang der zurückversetzten Vorderseite des ersten Leiterrahmenabschnitts 200.
Der zweite Abschnitt 520 des dielektrischen Elements 500 ver¬ bindet den ersten Abschnitt 510 mit dem dritten Abschnitt 530 des dielektrischen Elements 500. Der zweite Abschnitt 520 des dielektrischen Elements 500 ist dabei senkrecht zum ersten
Abschnitt 510 und senkrecht zum dritten Abschnitt 530 orien¬ tiert. Der erste Abschnitt 510 und der dritte Abschnitt 530 des dielektrischen Elements 500 erstrecken sich ausgehend vom zweiten Abschnitt 520 des dielektrischen Elements 500 in ei- nander entgegengesetzte Raumrichtungen. In einem zur Unterseite 402 des Gehäuses 400 senkrechten und durch den ersten Leiterrahmenabschnitt 200 und den zweiten Leiterrahmenab¬ schnitt 300 verlaufenden Schnitt ist das dielektrische Ele¬ ment 500 damit angenähert z-förmig ausgebildet. Allerdings könnte das dielektrische Element 500 auch anders ausgebildet sein. Insbesondere könnte der dritte Abschnitt 530 des die¬ lektrischen Elements 500 entfallen.
Die Oberflächen des ersten Leiterrahmenabschnitts 200 und des zweiten Leiterrahmenabschnitts 300, insbesondere die Chipkon¬ taktflächen 210, 310, können eine hohe Reflektivität für durch den optoelektronischen Halbleiterchip 100 des optoelektronischen Bauelements 10 emittierte elektromagnetische Strahlung aufweisen. Beispielsweise können die Oberflächen der Leiterrahmenabschnitte 200, 300 versilbert sein. Dadurch wird durch den optoelektronischen Halbleiterchip 100 in Richtung der Unterseite 402 des Gehäuses 400 emittierte elektro¬ magnetische Strahlung an den Oberflächen der Leiterrahmenabschnitte 200, 300 reflektiert, wodurch diese anschließend an der Oberseite 401 des Gehäuses 400 ausgekoppelt werden kann. Dadurch werden Lichtverluste innerhalb des optoelektronischen Bauelements 10 vermieden. Im Bereich des dritten Abschnitts 530 des dielektrischen Elements 500 auf das dielektrische Element 500 treffende elektromagnetische Strahlung kann das transparente dielektrische Element 500 durchdringen und wird anschließend an der zurückversetzten Vorderseite des ersten Leiterrahmenabschnitts 200 reflektiert, wodurch auch diese Strahlungsanteile anschließend an der Oberseite 401 des Ge¬ häuses 400 aus dem optoelektronischen Bauelement 10 ausgekop¬ pelt werden können. Wegen des nur sehr geringen Abstands zwischen dem ersten Leiterrahmenabschnitt 200 und dem zweiten Leiterrahmenabschnitt 300 können Lichtverluste bei dem opto- elektronischen Bauelement 10 sehr gering gehalten werden.
Fig. 2 zeigt eine schematische geschnittene Seitenansicht des optoelektronischen Bauelements 10 nach einer Montage des optoelektronischen Bauelements 10 auf einer Oberseite einer Leiterplatte 600. Die Leiterplatte 600 kann auch als Platine oder als PCB bezeichnet werden. Die Leiterplatte 600 kann als Träger für weitere elektronische Bauelemente und Schaltungen dienen, die in der schematischen Darstellung der Fig. 2 nicht gezeigt sind.
An der Oberfläche der Leiterplatte 600 sind eine erste Löt¬ kontaktfläche 610 und eine zweite Lötkontaktfläche 620 ange¬ ordnet. Die erste Lötkontaktfläche 610 und die zweite Lötkon¬ taktfläche 620 können über nicht dargestellte Leitungen mit weiteren Schaltungsteilen verbunden sein. Die erste Lötkontaktfläche 610 und die zweite Lötkontaktfläche 620 weisen voneinander einen Abstand 630 auf. Der Abstand 630 entspricht bevorzugt etwa dem Abstand zwischen der ersten Lötkontaktflä¬ che 220 und der zweiten Lötkontaktfläche 320 des optoelektro- nischen Bauelements 10 und damit auch etwa der Kantenlänge
512 der an der Unterseite 402 des Gehäuses 400 des optoelekt¬ ronischen Bauelements 10 freiliegenden Oberfläche 511 des dielektrischen Elements 500. Insbesondere beträgt der Abstand 630 zwischen den Lötkontaktflächen 610, 620 bevorzugt mindes- tens 200 ym, um ein Zusammenfließen von Lot zwischen der ersten Lötkontaktfläche 610 und der zweiten Lötkontaktfläche 620 zuverlässig zu verhindern. Das optoelektronische Bauelement 10 ist an der Oberseite der Leiterplatte 600 angeordnet. Die Unterseite 402 des Gehäuses 400 des optoelektronischen Bauelements 10 ist der Oberseite der Leiterplatte 600 zugewandt. Die erste Lötkontaktfläche 220 des ersten Leiterrahmenabschnitts 200 ist elektrisch lei¬ tend mit der ersten Lötkontaktfläche 610 der Leiterplatte 600 verbunden. Die zweite Lötkontaktfläche 320 des zweiten Lei¬ terrahmenabschnitts 300 des optoelektronischen Bauelements 10 ist elektrisch leitend mit der zweiten Lötkontaktfläche 620 der Leiterplatte 600 verbunden. Die Lötkontaktflächen 220, 320 des optoelektronischen Bauelements 10 können beispiels¬ weise durch Wiederaufschmelzlöten (Reflow-Löten) oder durch ein anderes Verfahren zur Oberflächenmontage mit den Lötkon¬ taktflächen 610, 620 der Leiterplatte 600 verbunden worden sein. Dabei wurde durch den Abstand 630 zwischen den Lötkontaktflächen 610, 620 der Leiterplatte 600 und durch die Beab- standung der ersten Lötkontaktfläche 220 und der zweiten Lötkontaktfläche 320 des optoelektronischen Bauelements 10 ein Zusammenfließen von Lot zwischen den ersten Lötkontaktflächen 220, 610 und den zweiten Lötkontaktflächen 320, 620 und ein dadurch entstehender Kurzschluss verhindert.
Die Erfindung wurde anhand der bevorzugten Ausführungsbei¬ spiele näher illustriert und beschrieben. Dennoch ist die Er- findung nicht auf die offenbarten Beispiele eingeschränkt.
Vielmehr können hieraus andere Variationen vom Fachmann abgeleitet werden, ohne den Schutzumfang der Erfindung zu verlassen .
Bezugs zeichenliste
10 optoelektronisches Bauelement
100 optoelektronischer Halbleiterchip
101 Emissionsseite
102 Kontaktseite
110 erster elektrischer Kontakt
120 zweiter elektrischer Kontakt
200 erster Leiterrahmenabschnitt
210 erste Chipkontaktfläche
220 erste Lötkontaktfläche
250 Abstand
300 zweiter Leiterrahmenabschnitt
310 zweite Chipkontaktfläche
320 zweite Lötkontaktfläche
400 Gehäuse
401 Oberseite
402 Unterseite
410 Kavität
420 Vergussmaterial
500 dielektrisches Element
510 erster Abschnitt
511 Oberfläche
512 Kantenlänge
520 zweiter Abschnitt
530 dritter Abschnitt
600 Leiterplatte
610 erste Lötkontaktfläche
620 zweite Lötkontaktfläche
630 Abstand

Claims

Optoelektronisches Bauelement (10)
mit einem optoelektronischen Halbleiterchip (100) mit einem ersten elektrischen Kontakt (110) und einem zweiten elektrischen Kontakt (120),
einem ersten Leiterrahmenabschnitt (200), der eine erste Chipkontaktfläche (210) und eine der ersten Chipkontakt¬ fläche (210) gegenüberliegende erste Lötkontaktfläche (220) aufweist,
und einem zweiten Leiterrahmenabschnitt (300), der eine zweite Chipkontaktfläche (310) und eine der zweiten Chip¬ kontaktfläche (310) gegenüberliegende zweite Lötkontakt¬ fläche aufweist (320),
wobei der erste elektrische Kontakt (110) elektrisch lei¬ tend mit der ersten Chipkontaktfläche (210) und der zwei¬ te elektrische Kontakt (120) elektrisch leitend mit der zweiten Chipkontaktfläche (310) verbunden ist,
wobei der erste Leiterrahmenabschnitt (200) und der zwei¬ te Leiterrahmenabschnitt (300) derart in ein Gehäuse
(400) eingebettet sind, dass zumindest Teile der ersten Lötkontaktfläche (220) und der zweiten Lötkontaktfläche
(320) an einer Unterseite (402) des Gehäuses (400) zu¬ gänglich sind,
wobei zwischen dem ersten Leiterrahmenabschnitt (200) und dem zweiten Leiterrahmenabschnitt (300) ein dielektri¬ sches Element (500) angeordnet ist,
wobei an der Unterseite (402) des Gehäuses (400) eine Oberfläche (511) des dielektrischen Elements (500) frei¬ liegt .
Optoelektronisches Bauelement (10) gemäß Anspruch 1, wobei die erste Chipkontaktfläche (210) und die zweite Chipkontaktfläche (310) einen Abstand (250) von weniger als 200 ym aufweisen.
Optoelektronisches Bauelement (10) gemäß einem der vor¬ hergehenden Ansprüche, wobei die an der Unterseite (402) des Gehäuses (400) freiliegende Oberfläche (511) des dielektrischen Elements (500) eine Kantenlänge (512) von mindestens 200 ym auf¬ weist.
Optoelektronisches Bauelement (10) gemäß einem der vor¬ hergehenden Ansprüche,
wobei die erste Lötkontaktfläche (220) und die zweite Lötkontaktfläche (320) bündig mit der Unterseite (402) des Gehäuses (400) abschließen.
Optoelektronisches Bauelement (10) gemäß einem der vor¬ hergehenden Ansprüche,
wobei die an der Unterseite (402) des Gehäuses (400) freiliegende Oberfläche (511) des dielektrischen Elements (500) bündig mit der ersten Lötkontaktfläche (220) und der zweiten Lötkontaktfläche (320) abschließt.
Optoelektronisches Bauelement (10) gemäß einem der vor¬ hergehenden Ansprüche,
wobei das dielektrische Element (500) optisch im Wesent¬ lichen transparent ist.
Optoelektronisches Bauelement (10) gemäß einem der vor¬ hergehenden Ansprüche,
wobei das dielektrische Element (500) einen parallel zur Unterseite (402) des Gehäuses (400) orientierten ersten Abschnitt (510), einen parallel zur ersten Chipkontakt¬ fläche (210) orientierten dritten Abschnitt (530) und ei¬ nen den ersten Abschnitt (510) mit dem dritten Abschnitt
(530) verbindenden zweiten Abschnitt (520) aufweist, wobei der erste Abschnitt (510) die an der Unterseite
(402) des Gehäuses (400) freiliegende Oberfläche (511) aufweist,
wobei der dritte Abschnitt (530) zwischen der ersten Chipkontaktfläche (210) und der zweiten Chipkontaktfläche (310) angeordnet ist.
8. Optoelektronisches Bauelement (10) gemäß Anspruch 7, wobei der zweite Abschnitt (520) senkrecht zum ersten Ab¬ schnitt (510) orientiert ist,
wobei sich der erste Abschnitt (510) und der dritte Ab- schnitt (530) ausgehend vom zweiten Abschnitt (520) in entgegengesetzte Raumrichtungen erstrecken.
9. Optoelektronisches Bauelement (10) gemäß einem der vor¬ hergehenden Ansprüche,
wobei das Gehäuse (400) an einer der Unterseite (402) ge¬ genüberliegenden Oberseite (401) eine Kavität (410) auf¬ weist,
wobei zumindest Teile der ersten Chipkontaktfläche (210) und der zweiten Chipkontaktfläche (310) in der Kavität (410) zugänglich sind,
wobei der optoelektronische Halbleiterchip (100) in der Kavität (410) angeordnet ist.
10. Optoelektronisches Bauelement (10) gemäß Anspruch 9,
wobei in der Kavität (410) ein Vergussmaterial (420) an¬ geordnet ist.
11. Optoelektronisches Bauelement (10) gemäß einem der vor¬ hergehenden Ansprüche,
wobei der erste elektrische Kontakt (110) und der zweite elektrische Kontakt (120) auf einer gemeinsamen Oberflä¬ che (102) des optoelektronischen Halbleiterchips (100) angeordnete sind. 12. Optoelektronisches Bauelement (10) gemäß Anspruch 11, wobei der optoelektronische Halbleiterchip (100) als vo¬ lumenemittierender Saphir-Flipchip ausgebildet ist.
13. Verfahren zum Herstellen eines optoelektronischen Bauele- ments (10)
mit den folgenden Schritten:
- Bereitstellen eines ersten Leiterrahmenabschnitts (200) mit einer ersten Lötkontaktfläche (220) und eines zweiten Leiterrahmenabschnitts (300) mit einer zweiten Lötkon¬ taktfläche (320);
- Anordnen eines dielektrischen Elements (500) zwischen dem ersten Leiterrahmenabschnitt (200) und dem zweiten Leiterrahmenabschnitt (300);
- Einbetten des ersten Leiterrahmenabschnitts (200) und des zweiten Leiterrahmenabschnitts (300) in ein Gehäuse (400) derart, dass zumindest Teile der ersten Lötkontakt¬ fläche (220) und der zweiten Lötkontaktfläche (320) an einer Unterseite (402) des Gehäuses (400) zugänglich bleiben und eine Oberfläche (511) des dielektrischen Ele¬ ments (500) an der Unterseite (402) des Gehäuses (400) freiliegt .
14. Verfahren gemäß Anspruch 13,
wobei das Verfahren den folgenden weiteren Schritt um- fasst :
- Anordnen eines optoelektronischen Halbleiterchips (100) in einer Kavität (410) an einer der Unterseite (402) ge¬ genüberliegenden Oberseite (401) des Gehäuses (400).
15. Verfahren gemäß einem der Ansprüche 13 und 14,
wobei das Anordnen des dielektrischen Elements (500) zwischen dem ersten Leiterrahmenabschnitt (200) und dem zweiten Leiterrahmenabschnitt (300) durch ein Formverfah¬ ren erfolgt.
PCT/EP2015/052173 2014-02-07 2015-02-03 Optoelektronisches bauelement und verfahren zu seiner herstellung Ceased WO2015117946A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201580007495.3A CN105940507A (zh) 2014-02-07 2015-02-03 光电组件以及用于生产所述光电组件的方法
US15/116,846 US20170084805A1 (en) 2014-02-07 2015-02-03 Optoelectronic component and method of producing same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102014101557.6A DE102014101557A1 (de) 2014-02-07 2014-02-07 Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
DE102014101557.6 2014-02-07

Publications (1)

Publication Number Publication Date
WO2015117946A1 true WO2015117946A1 (de) 2015-08-13

Family

ID=52440691

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2015/052173 Ceased WO2015117946A1 (de) 2014-02-07 2015-02-03 Optoelektronisches bauelement und verfahren zu seiner herstellung

Country Status (4)

Country Link
US (1) US20170084805A1 (de)
CN (1) CN105940507A (de)
DE (1) DE102014101557A1 (de)
WO (1) WO2015117946A1 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108735879A (zh) * 2018-07-26 2018-11-02 易美芯光（北京）科技有限公司 一种含有量子点的smd封装结构
CN118286588A (zh) * 2024-05-07 2024-07-05 上海美生医疗器械有限公司 具有包覆外壳的ttf电极片及ttf电极阵列

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040159850A1 (en) * 2003-02-18 2004-08-19 Sharp Kabushiki Kaisha Semiconductor light-emitting device, manufacturing method thereof, and electronic image pickup device
US20050199884A1 (en) * 2004-03-15 2005-09-15 Samsung Electro-Mechanics Co., Ltd. High power LED package
US20130001632A1 (en) * 2011-06-29 2013-01-03 Hitachi Cable, Ltd. Light-emitting element mounting substrate, led package and method of manufacturing the led package
US20130015479A1 (en) * 2011-07-15 2013-01-17 Advanced Optoelectronic Technology, Inc. Light emitting diode package and method of manufacturing the same
US20130119426A1 (en) * 2010-07-23 2013-05-16 Sharp Kabushiki Kaisha Light-emitting device and manufacturing method therefor
EP2657967A2 (de) * 2012-04-27 2013-10-30 Kabushiki Kaisha Toshiba Lichtemittierendes Modul

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
MY145695A (en) * 2001-01-24 2012-03-30 Nichia Corp Light emitting diode, optical semiconductor device, epoxy resin composition suited for optical semiconductor device, and method for manufacturing the same
JP4675906B2 (ja) * 2004-10-27 2011-04-27 京セラ株式会社 発光素子搭載用基板、発光素子収納用パッケージ、発光装置および照明装置
CN101420007B (zh) * 2008-10-23 2010-12-29 旭丽电子(广州)有限公司 一种led晶片的封装结构和封装方法
KR101064090B1 (ko) * 2009-11-17 2011-09-08 엘지이노텍 주식회사 발광소자 패키지
JP2012019062A (ja) * 2010-07-08 2012-01-26 Shin Etsu Chem Co Ltd 発光半導体装置、実装基板及びそれらの製造方法
DE102010027253B4 (de) * 2010-07-15 2022-05-12 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches Halbleiterbauteil
KR101114197B1 (ko) * 2010-08-09 2012-02-22 엘지이노텍 주식회사 발광 소자 및 이를 구비한 조명 시스템
JP2012080026A (ja) * 2010-10-06 2012-04-19 Toshiba Corp Ｌｅｄパッケージ
US8901578B2 (en) * 2011-05-10 2014-12-02 Rohm Co., Ltd. LED module having LED chips as light source
JP5985846B2 (ja) * 2011-06-29 2016-09-06 Ｆｌｅｘｃｅｅｄ株式会社 発光素子搭載用基板及びｌｅｄパッケージ
JP2013033909A (ja) * 2011-06-29 2013-02-14 Hitachi Cable Ltd 発光素子搭載用基板及びｌｅｄパッケージ
KR101905535B1 (ko) * 2011-11-16 2018-10-10 엘지이노텍 주식회사 발광 소자 패키지 및 이를 구비한 조명 장치
CN103367619B (zh) * 2012-03-30 2015-12-02 光宝电子(广州)有限公司 金属支架结构及发光二极管结构
KR102033928B1 (ko) * 2012-09-13 2019-10-18 엘지이노텍 주식회사 발광 소자 및 조명 시스템
CN103972372A (zh) * 2013-01-29 2014-08-06 展晶科技(深圳)有限公司 发光二极管封装结构
KR101974354B1 (ko) * 2013-02-14 2019-05-02 삼성전자주식회사 발광소자 패키지 및 그 제조 방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040159850A1 (en) * 2003-02-18 2004-08-19 Sharp Kabushiki Kaisha Semiconductor light-emitting device, manufacturing method thereof, and electronic image pickup device
US20050199884A1 (en) * 2004-03-15 2005-09-15 Samsung Electro-Mechanics Co., Ltd. High power LED package
US20130119426A1 (en) * 2010-07-23 2013-05-16 Sharp Kabushiki Kaisha Light-emitting device and manufacturing method therefor
US20130001632A1 (en) * 2011-06-29 2013-01-03 Hitachi Cable, Ltd. Light-emitting element mounting substrate, led package and method of manufacturing the led package
US20130015479A1 (en) * 2011-07-15 2013-01-17 Advanced Optoelectronic Technology, Inc. Light emitting diode package and method of manufacturing the same
EP2657967A2 (de) * 2012-04-27 2013-10-30 Kabushiki Kaisha Toshiba Lichtemittierendes Modul

Also Published As

Publication number Publication date
CN105940507A (zh) 2016-09-14
US20170084805A1 (en) 2017-03-23
DE102014101557A1 (de) 2015-08-13

Similar Documents

Publication Publication Date Title
EP1004145B1 (de) Optoelektronisches bauelement
EP2345074B1 (de) Trägerkörper für ein halbleiterbauelement, halbleiterbauelement und verfahren zur herstellung eines trägerkörpers
EP2583318B1 (de) Herstellung eines oberflächenmontierbaren optoelektronischen bauelements
DE102011116534B4 (de) Strahlungsemittierendes Bauelement
DE102016119002A1 (de) Optoelektronisches bauelement und verfahren zum herstellen eines optoelektronischen bauelements
WO2009132618A1 (de) Oberflächenmontierbares leuchtdioden-modul und verfahren zur herstellung eines oberflächenmontierbaren leuchtdioden-moduls
WO2015018843A1 (de) Optoelektronisches bauelement und verfahren zu seiner herstellung
WO2016202917A1 (de) Verfahren zum herstellen eines optoelektronischen bauelements und optoelektronisches bauelement
WO2017144451A1 (de) Halbleiterbauelement und verfahren zur herstellung eines halbleiterbauelements
DE102010024862A1 (de) Optoelektronisches Halbleiterbauelement
WO2019002098A1 (de) Optoelektronisches halbleiterbauteil und anordnung mit einem optoelektronischen halbleiterbauteil
WO2015132380A1 (de) Optoelektronisches bauelement und verfahren zu seiner herstellung
DE102013207111B4 (de) Optoelektronisches Bauelement
DE102008049069B4 (de) Optoelektronisches Modul mit einem Trägersubstrat, zumindest einem strahlungsemittierenden Halbleiterbauelement und mindestens einem elektrischen Bauelement und Verfahren zu dessen Herstellung
DE102014101557A1 (de) Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
WO2017050617A1 (de) Halbleiterbauelement und verfahren zur herstellung eines halbleiterbauelements
WO2015117947A1 (de) Optoelektronisches bauelement und verfahren zu seiner herstellung
DE102010054591B4 (de) Gehäuse und Verfahren zur Herstellung eines Gehäuses für ein optoelektronisches Bauelement
WO2016071308A1 (de) Optoelektronisches bauelement und verfahren zu seiner herstellung
WO2015039808A1 (de) Optoelektronisches, licht-emittierendes bauteil und leiterrahmenverbund
DE102004047061A1 (de) Gehäuse für mindestens einen optoelektronischen Halbleiterchip, Verfahren zum Herstellen einer von Vielzahl Gehäusen, optoelektronisches Bauelement und Verfahren zum Herstellen eines optoelektronischen Bauelements
DE102024110634A1 (de) Optoelektronisches halbleiterbauelement und verfahren zur herstellung zumindest eines optoelektronischen halbleiterbauelements
DE102024100710A1 (de) Optoelektronisches bauteil und verfahren zur herstellung eines optoelektronischen bauteils
DE102011011861A1 (de) Halbleiterchipgehäuseanordnung und Herstellungsverfahren
WO2016156483A1 (de) Optoelektronisches bauelement

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15701997

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 15116846

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 15701997

Country of ref document: EP

Kind code of ref document: A1