WO2015091218A1 - Verfahren zur herstellung einer leiterplatte mit eingebettetem draht - Google Patents

Verfahren zur herstellung einer leiterplatte mit eingebettetem draht Download PDF

Info

Publication number
WO2015091218A1
WO2015091218A1 PCT/EP2014/077435 EP2014077435W WO2015091218A1 WO 2015091218 A1 WO2015091218 A1 WO 2015091218A1 EP 2014077435 W EP2014077435 W EP 2014077435W WO 2015091218 A1 WO2015091218 A1 WO 2015091218A1
Authority
WO
WIPO (PCT)
Prior art keywords
circuit board
resistance wire
resistance
printed circuit
copper foil
Prior art date
Application number
PCT/EP2014/077435
Other languages
English (en)
French (fr)
Inventor
Hubert Trageser
Bernhard Schuch
Karin Beart
Original Assignee
Conti Temic Microelectronic Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Conti Temic Microelectronic Gmbh filed Critical Conti Temic Microelectronic Gmbh
Publication of WO2015091218A1 publication Critical patent/WO2015091218A1/de

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/103—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by bonding or embedding conductive wires or strips
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0263—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board
    • H05K1/0265—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board characterized by the lay-out of or details of the printed conductors, e.g. reinforced conductors, redundant conductors, conductors having different cross-sections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H05K1/0268—Marks, test patterns or identification means for electrical inspection or testing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/167—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed resistors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10287—Metal wires as connectors or conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/0495—Cold welding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/022—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern

Definitions

  • the invention relates to a method for manufacturing a circuit board having a printed circuit board layer, which has a designed as Wi ⁇ derstandsdraht electrical resistance.
  • shunt resistors for example in the range of about 0.001 ohms to 0.1 ohms are offered as finished products with or without housing and soldered or glued to the surface of a printed circuit board.
  • copper wires or profiles are welded to increase the current carrying capacity on printed circuit boards of printed circuit boards. These copper profiles are located after laminating multilayer printed circuit boards, for example, inside the printed circuit boards.
  • WO 2008/055672 A1 discloses a wire-printed circuit board with a conductive film and at least one conductor wire, which is electrically or thermally conductively connected to at least one provided for forming a connection area region of the conductive film.
  • the lead wire is, for example, completely embedded in a stabilizing element of the printed circuit board connected to the conductive foil.
  • the object of the invention is to specify an improved method for producing a printed circuit board with a printed circuit board layer which has an electrical resistance designed as a resistance wire.
  • the resistance wire is welded to one side of a copper foil provided with the resistance wire side of the copper foil is placed on a substrate of the circuit board layer on ⁇ and the copper foil is etched away at least in a region defining a foil-free resistance region, in which a section of the resistance wire runs.
  • resistance wire is introduced as an electrical resistance on the back of a copper foil in a Lei ⁇ terplatte.
  • the invention further enables a very cost-effective production of resistors of a printed circuit board in comparison to gluing or soldering prefabricated components, since in particular commercial resistance wire can be used by a roll, while for example Leitklebever ⁇ connections for conventional shunts often suitable An ⁇ final metallizations, eg gold or silver-palladium, which can lead to relatively high costs.
  • An embodiment of the invention provides that during the etching away of copper foil conductor tracks of the resistance wire on ⁇ facing circuit board layer are generated such that the Resistance wire via a foil-free resistance region electrically conductively connects at least two of these interconnects.
  • the copper foil is thus at the same time for applying the
  • Resistance wire and used for the production of printed conductors which are in particular connected to each other via resistance wire.
  • the welding of the resistance wire to the copper foil results in a very robust mechanical connection to the conductor track. In contrast to soldered or glued components, this connection is reliable even at high currents and temperatures. In addition, this connection technique generally results in lower contact resistance, so that higher currents can be passed through these components or less heat loss is generated.
  • a further embodiment of the invention provides that the printed circuit board layer comprising the resistance wire and at least one further printed circuit board layer are assembled in a stack and then at least one via opening is drilled through at least one further printed circuit board layer to a contact location of the surface of the resistance wire and filled with an electrically conductive material ,
  • Multilayer printed circuit boards introduced and made contactable by so-called vias. This improves, among other things, the cooling of the printed circuit board at high currents, which generate heat loss in resistors. Namely, if these resistors are on the circuit board surface, then this heat must be dissipated for cooling by the circuit board to a heat sink. On the other hand, if the resistances are inside the printed circuit board, then the way to the heat sink and / or the number of thermal transitions can be reduced, which is less
  • the introduction of resistance wire in the interior of Lei ⁇ terplatte also advantageously increases the protection of the resist ⁇ states, because the introduction of a resistance wire in the circuit board, the resistor is protected against external mechanical and chemical influences.
  • a further embodiment of the aforementioned embodiment of the invention provides that in each case a via opening is drilled and filled with an electrically conductive material for two contact locations of the surface of the resistance wire located in the same foil-free resistance area.
  • vias can be positioned very accurately (eg To ⁇ tolerances of approximately 20 ⁇ to 30 ⁇ ), besides, also the value of the electrical resistance of the resistance wire between the contact locations can be very accurately and independently of the execution and the positions of the weld points between the Resistance wire and the tracks are set, since this resistance depends on the distance between the contact locations.
  • This enables accurate determination of a measured current through the reflection ⁇ stand wire by a is tapped between the contact locations on the resistance wire measuring voltage over the connected to the resistance wire vias are determined from the means of the electrical resistance of the resistance wire between the contact locations of the measuring current through the resistor wire can.
  • At least one via opening is drilled to a contact location of the surface of the resistance wire by means of laser drilling.
  • laser drilling allows a very precise positioning and execution of the holes.
  • at least one via opening is preferably filled to a contact location of the surface of the resistance wire by means of galvanic copper deposition. This advantageously enables a reliable filling of via openings with electrically conductive material.
  • a further embodiment of the invention provides that the resistance wire is welded to the Kup ⁇ ferfolie means of resistance welding. This allows a simple and inexpensive welding of resistance wire with the copper foil.
  • a further embodiment of the invention provides that a resistance wire made of a copper-containing alloy is used, in particular a resistance wire of an alloy containing copper, manganese and nickel. This allows the use of suitable commercial alloys with low temperature drift.
  • a substrate made of a glass fiber ⁇ reinforced plastic is also used. As a result, proven and inexpensive substrates of printed circuit boards are used.
  • FIG. 1 shows schematically a first embodiment of a
  • FIG. 2 shows schematically a second embodiment of a
  • FIG. 1 shows schematically a first embodiment of a printed circuit board 1 in a sectional view.
  • the circuit board 1 is multi-layered, ie formed as a so-called multilayer printed circuit board and has three circuit board layers 2, 3, 4, which are stacked arranged one above the other.
  • Each printed ⁇ tenlage 2, 3, 4 includes a substrate 7 and at least one disposed on the substrate 7 conductor.
  • a top Lei ⁇ terplattenlage 2 also includes resistance wires 9, wherein Figure 1 shows two resistance wires 9, one of which is shown in cross section and the other in longitudinal section.
  • a resistance wire 9 is shown with a circular cross section at ⁇ way of example.
  • the invention is not limited to resistance wires 9 having circular cross sections, but also includes resistance wires 9 with others
  • the resistance wires 9 each connect at least two conductor tracks 8 to one another in an electrically conductive manner.
  • the outer surfaces of the printed circuit board 1 are each coated with a Lötstopplack für 11.
  • the substrates 7 of the printed circuit board layers 2, 3, 4 each consist of a glass-fiber-reinforced plastic, for example a fiberglass mat impregnated with epoxy resin.
  • the conductor tracks 8 of each printed circuit board layer 2, 3, 4 are each made of a copper foil, which is applied to the respective substrate 7 and from which thereafter the conductor tracks 8 are worked out in a known manner by etching.
  • the resistance wires 9 are on one side of those
  • the abutment ⁇ was wires 9 are welded to the copper foil before said copper foil is applied to the substrate 7 on the top printed circuit board layer. 2
  • the welding of the resistance wires 9 on the copper foil is carried out by known automated methods, for example by means of resistance welding.
  • the side of the copper foil provided with the resistance wires 9 is applied to the substrate 7 of the uppermost printed circuit board layer 2.
  • the copper foil is applied prior to curing the Expoxidharzes on the substrate 7, so that the copper foil connects cohesively with the substrate.
  • the printed conductors 8 of the uppermost printed circuit board layer 2 are etched from this copper foil. During the etching of the conductor tracks 8, copper foil is etched away, in particular in regions of sections of the resistance wires 9 extending between two conductor tracks 8. These ranges define non-foil cons ⁇ standing areas on the top printed circuit board layer. 2
  • the PCB layers 2, 3, 4 are joined in a known manner by pressing and subsequent curing. From ⁇ closing the outer surfaces of the printed circuit board 1 are each coated with a solder resist. 11
  • resistance wires 9 made of commercially available copper alloys with low temperature drift, which are used to build wound resistors used, for example, resistance wires 9 of a copper, manganese and nickel ent ⁇ holding alloy. Such alloys are available as wire on reel with different cross sections.
  • the electrical resistance of a resistance wire 9 results from the product of its length and its electrical resistivity divided by its cross-sectional area.
  • FIG. 2 shows schematically a second embodiment of a circuit board 1 in a sectional view.
  • the printed circuit board 1 of this embodiment is also multi-layered and has five stacked stacked printed circuit board layers 2 to 6, each having a substrate 7 and we ⁇ least one arranged on the substrate 7 conductor 8.
  • the substrates 7 and printed conductors 8 are formed as in the first embodiment described above.
  • a second uppermost circuit board layer 2 has a resistance wire 9, which connects two interconnects 8 in an electrically conductive manner via a foil-free resistance region.
  • the conductor tracks 8 and the resistance wire 9 are produced analogously to the first exemplary embodiment described above.
  • the uppermost printed circuit board layer 5 of this embodiment has two so-called microvias 13, 14, which are guided through the substrate 7 of the uppermost printed circuit board layer 5 to a respective contact location 15 of the surface of the resistance wire 9, wherein the two contact locations 15 at a distance d from each other in the foil-free resistance area.
  • These microvias 13 are produced after joining the uppermost printed circuit board layer 5 and the second uppermost printed circuit board layer 2 by forming via openings for the
  • Microvias 13 are drilled through the top PCB layer 5 to the contact points 15 of the surface of the resistance wire 9 and then filled with an electrically conductive material.
  • the via openings are drilled, for example, by means of laser drilling and filled by means of galvanic copper deposition.
  • the electrical resistance of the resistance wire 9 between the two contact locations 15 results from the product of the distance d of the contact locations 15 and the electrical resistivity of the resistance wire 9 divided by the
  • Microvias 13 can be positioned very accurately by laser drilling (eg with tolerances of about 20 ⁇ to 30 ⁇ ), while also the value of the electrical resistance of the resistance ⁇ wire 9 between the contact points 15 very precise and independent of the design and the positions the welds between the resistance wire 9 and the conductor tracks 8 are set. From the measuring voltage and the electrical resistance between the contact points 15, therefore, a measuring current through the resistance wire 9 can be determined very accurately.
  • a further microvia 14 is in each case produced by the uppermost printed circuit board layer 5 from a printed conductor 8 of the uppermost printed circuit board layer 5 to one of the conductor track 8 of the second uppermost printed circuit board layer 2 connected to the resistance wire 9.

Abstract

Die Erfindung betrifft ein Verfahren zur Herstellung einer Leiterplatte (1) mit einer Leiterplattenlage (2 bis 6), die einen als Widerstandsdraht (9) ausgebildeten elektrischen Widerstand aufweist. Dabei wird der Widerstandsdraht (9) auf eine Seite einer Kupferfolie geschweißt, die mit dem Widerstandsdraht (9) versehene Seite der Kupferfolie wird auf ein Substrat (7) der Leiterplattenlage (2 bis 6) aufgebracht, und die Kupferfolie wird wenigstens in einem einen folienfreien Widerstandsbereich definierenden Bereich, in dem ein Abschnitt des Widerstandsdrahtes (9) verläuft, weggeätzt.

Description

Beschreibung
VERFAHREN ZUR HERSTELLUNG EINER LEITERPLATTE MIT EINGEBETTETEM DRAHT Die Erfindung betrifft ein Verfahren zur Herstellung einer Leiterplatte mit einer Leiterplattenlage, die einen als Wi¬ derstandsdraht ausgebildeten elektrischen Widerstand aufweist.
Niederohmige elektrische Widerstände für Leiterplatten zur Strommessung, so genannte Shuntwiderstände, beispielsweise im Bereich von ca. 0,001 Ohm bis 0,1 Ohm, werden als fertige Produkte mit oder ohne Gehäuse angeboten und auf die Oberfläche einer Leiterplatte gelötet oder geklebt. Es sind ferner Verfahren bekannt, bei denen Kupferdrähte bzw. -profile zur Erhöhung der Stromtragfähigkeit auf Leiterbahnen von Leiterplatten geschweißt werden. Diese Kupferprofile befinden sich nach dem Laminieren von Multilayer-Leiterplatten beispielsweise im Inneren der Leiterplatten. WO 2008/055672 AI offenbart eine drahtbeschriebene Leiterplatte mit einer leitfähigen Folie und zumindest einem Leitungsdraht, welcher mit wenigstens einem zur Ausbildung einer Anschlussstelle vorgesehenen Bereich der leitfähigen Folie elektrisch oder thermisch leitend verbunden ist. Der Leitungsdraht ist dabei beispielsweise vollständig in ein mit der leitfähigen Folie verbundenes Stabilisierungselement der Leiterplatte eingebettet.
Der Erfindung liegt die Aufgabe zu Grunde, ein verbessertes Verfahren zur Herstellung einer Leiterplatte mit einer Leiterplattenlage, die einen als Widerstandsdraht ausgebildeten elektrischen Widerstand aufweist, anzugeben.
Die Aufgabe wird erfindungsgemäß durch die Merkmale des Anspruchs 1 gelöst. Vorteilhafte Ausgestaltungen der Erfindung sind Gegenstand der Unteransprüche . Bei dem erfindungsgemäßen Verfahren zur Herstellung einer Leiterplatte mit einer Leiterplattenlage, die einen als Wi¬ derstandsdraht ausgebildeten elektrischen Widerstand aufweist, wird der Widerstandsdraht auf eine Seite einer Kupferfolie geschweißt, die mit dem Widerstandsdraht versehene Seite der Kupferfolie wird auf ein Substrat der Leiterplattenlage auf¬ gebracht, und die Kupferfolie wird wenigstens in einem einen folienfreien Widerstandsbereich definierenden Bereich, in dem ein Abschnitt des Widerstandsdrahtes verläuft, weggeätzt.
Erfindungsgemäß wird also Widerstandsdraht als elektrischer Widerstand über die Rückseite einer Kupferfolie in eine Lei¬ terplatte eingebracht. Gegenüber handelsüblichen
Shuntwiderständen wird dadurch vorteilhaft Bauraum auf der Leiterplattenoberfläche eingespart, denn bei handelsüblichen Shuntwiderständen handelt es sich in der Regel um relativ großflächige Bauteile, die auf der Oberfläche der Leiterplatte viel Fläche beanspruchen. Die Größe einer Leiterplatte ist aber oft beispielsweise durch das zur Verfügung stehende Gehäuse begrenzt. Durch den Einbau von Widerstandsdraht, insbesondere in das Leiterplatteninnere, wird somit gegenüber der Verwendung herkömmlicher Shuntwiderstände Platz frei für weitere Bauteile, d.h. bei gegebenem Bauraum kann die Funktionalität der Schaltung auf der Leiterplatte erhöht werden, bzw. das Volumen der Schaltung kann verringert werden.
Die Erfindung ermöglicht ferner eine sehr kostengünstige Herstellung von Widerständen einer Leiterplatte im Vergleich zum Aufkleben oder Löten vorkonfektionierter Bauteile, da insbe- sondere handelsüblicher Widerstandsdraht von einer Rolle verwendet werden kann, während beispielsweise Leitklebever¬ bindungen für herkömmliche Shuntwiderstände oft passende An¬ schlussmetallisierungen, z.B. Gold oder Silber-Palladium, erfordern, die zu relativ hohen Kosten führen können.
Eine Ausgestaltung der Erfindung sieht vor, dass bei dem Wegätzen von Kupferfolie Leiterbahnen der den Widerstandsdraht auf¬ weisenden Leiterplattenlage derart erzeugt werden, dass der Widerstandsdraht über einen folienfreien Widerstandsbereich wenigstens zwei dieser Leiterbahnen elektrisch leitfähig verbindet . Die Kupferfolie wird also gleichzeitig zum Aufbringen des
Widerstandsdrahtes und zur Erzeugung von Leiterbahnen verwendet, die insbesondere miteinander über Widerstandsdraht verbunden sind. Durch das Aufschweißen des Widerstandsdrahts auf die Kupferfolie ergibt sich dabei eine sehr robuste mechanische Verbindung zur Leiterbahn. Diese Verbindung ist im Unterschied zu aufgelöteten oder geklebten Bauteilen auch bei hohen Strömen und Temperaturen zuverlässig. Außerdem ergibt diese Verbindungstechnik im Allgemeinen geringere Übergangswiderstände, so dass höhere Ströme über diese Bauteile geleitet werden können bzw. weniger Verlustwärme erzeugt wird.
Eine weitere Ausgestaltung der Erfindung sieht vor, dass die den Widerstandsdraht aufweisende Leiterplattenlage und wenigstens eine weitere Leiterplattenlage stapelartig zusammengefügt werden und danach wenigstens eine Viaöffnung durch wenigstens eine weitere Leiterplattenlage hindurch bis zu einem Kontaktort der Oberfläche des Widerstandsdrahtes gebohrt und mit einem elektrisch leitfähigen Material gefüllt wird. Dadurch wird insbesondere Widerstandsdraht in innere Lagen mehrlagiger Leiterplatten, so genannter
Multilayer-Leiterplatten, eingebracht und durch so genannte Vias kontaktierbar gemacht. Dies verbessert unter anderem die Kühlung der Leiterplatte bei hohen Strömen, die an Widerständen Ver- lustwärme erzeugen. Befinden sich diese Widerstände nämlich auf der Leiterplattenoberfläche, dann muss diese Wärme zur Kühlung durch die Leiterplatte zu einer Wärmesenke abgeleitet werden. Befinden sich die Widerstände dagegen im Innern der Leiterplatte, dann können der Weg zur Wärmesenke und/oder die Anzahl der thermischen Übergänge reduziert werden, was eine geringere
Erwärmung der Baugruppe und damit höhere Ströme oder den Einsatz bei höheren Umgebungstemperaturen ermöglicht. Das Einbringen von Widerstandsdraht in das Innere der Lei¬ terplatte erhöht außerdem vorteilhaft den Schutz der Wider¬ stände, denn durch das Einbringen eines Widerstandsdrahts in die Leiterplatte wird der Widerstand vor äußeren mechanischen und chemischen Einflüssen geschützt. Überdies werden auch die Schweißstellen, über der der Widerstandsdraht mit den Leiterbahnen verbunden ist, geschützt. Bei aufgeklebten oder gelöteten Bauteilen auf der Leiterplattenoberfläche sind gerade diese Verbindungsstellen oft Schwachpunkte, die durch chemische oder mechanische Einflüsse beschädigt werden können.
Eine Weitergestaltung der vorgenannten Ausgestaltung der Erfindung sieht vor, dass zu zwei in demselben folienfreien Widerstandsbereich gelegenen Kontaktorten der Oberfläche des Widerstandsdrahtes jeweils eine Viaöffnung gebohrt und mit einem elektrisch leitfähigen Material gefüllt wird.
Da Vias sehr genau positioniert werden können (z.B. mit To¬ leranzen von ca. 20 μιη bis 30 μιη) , kann dabei auch der Wert des elektrischen Widerstands des Widerstandsdrahtes zwischen den Kontaktorten sehr präzise und unabhängig von der Ausführung und den Positionen der Schweißstellen zwischen dem Widerstandsdraht und den Leiterbahnen eingestellt werden, da dieser Widerstand von dem Abstand zwischen den Kontaktorten abhängt. Dies ermöglicht eine genaue Bestimmung eines Messstroms durch den Wider¬ standsdraht, indem über die mit dem Widerstandsdraht verbundenen Vias eine zwischen den Kontaktorten am Widerstandsdraht anliegende Messspannung abgegriffen wird, aus der mittels des elektrischen Widerstands des Widerstandsdrahtes zwischen den Kontaktorten der Messstrom durch den Widerstandsdraht ermittelt werden kann.
Vorzugsweise wird dabei wenigstens eine Viaöffnung zu einem Kontaktort der Oberfläche des Widerstandsdrahtes mittels La- serbohren gebohrt. Dies ist vorteilhaft, da Laserbohren eine besonders präzise Positionierung und Ausführung der Bohrungen ermöglicht . Ferner wird vorzugsweise wenigstens eine Viaöffnung zu einem Kontaktort der Oberfläche des Widerstandsdrahtes mittels galvanischer Kupferabscheidung gefüllt. Dies ermöglicht vorteilhaft eine zuverlässige Füllung von Viaöffnungen mit elektrisch leitfähigem Material.
Eine weitere Ausgestaltung der Erfindung sieht vor, dass der Widerstandsdraht mittels Widerstandsschweißen auf die Kup¬ ferfolie geschweißt wird. Dies ermöglicht eine einfache und kostengünstige Verschweißung von Widerstandsdraht mit der Kupferfolie .
Eine weitere Ausgestaltung der Erfindung sieht vor, dass ein Widerstandsdraht aus einer Kupfer enthaltenden Legierung verwendet wird, insbesondere ein Widerstandsdraht aus einer Kupfer, Mangan und Nickel enthaltenden Legierung. Dies ermöglicht die Verwendung geeigneter handelsüblicher Legierungen mit geringer Temperaturdrift. Vorzugsweise wird ferner ein Substrat aus einem glasfaser¬ verstärkten Kunststoff verwendet. Dadurch werden bewährte und kostengünstige Substrate von Leiterplatten verwendet.
Ausführungsbeispiele der Erfindung werden im Folgenden anhand von Zeichnungen näher erläutert.
Darin zeigen:
Figur 1 schematisch ein erstes Ausführungsbeispiel einer
Leiterplatte in einer Schnittdarstellung, und
Figur 2 schematisch ein zweites Ausführungsbeispiel einer
Leiterplatte in einer Schnittdarstellung. Einander entsprechende Teile sind in den Figuren mit den gleichen Bezugszeichen versehen. Figur 1 zeigt schematisch ein erstes Ausführungsbeispiel einer Leiterplatte 1 in einer Schnittdarstellung. Die Leiterplatte 1 ist mehrlagig, d.h. als so genannte Multilayer-Leiterplatte ausgebildet und weist drei Leiterplattenlagen 2, 3, 4 auf, die stapelartig übereinander angeordnet sind. Jede Leiterplat¬ tenlage 2, 3, 4 weist ein Substrat 7 und wenigstens eine auf dem Substrat 7 angeordnete Leiterbahn 8 auf. Eine oberste Lei¬ terplattenlage 2 weist außerdem Widerstandsdrähte 9 auf, wobei Figur 1 zwei Widerstandsdrähte 9 zeigt, von denen einer im Querschnitt und der andere im Längsschnitt dargestellt ist. Im in Figur 1 dargestellten Ausführungsbeispiel ist dabei bei¬ spielhaft ein Widerstandsdraht 9 mit einem kreisförmigen Querschnitt dargestellt. Die Erfindung ist jedoch nicht auf Widerstandsdrähte 9 mit kreisförmigen Querschnitten beschränkt, sondern schließt auch Widerstandsdrähte 9 mit anderen
Querschnittsformen ein. Die Widerstandsdrähte 9 verbinden jeweils wenigstens zwei Leiterbahnen 8 elektrisch leitfähig miteinander. Die Außenoberflächen der Leiterplatte 1 sind jeweils mit einer Lötstopplackschicht 11 beschichtet.
Die Substrate 7 der Leiterplattenlagen 2, 3, 4 bestehen jeweils aus einem glasfaserverstärkten Kunststoff, beispielsweise aus einer mit Expoxidharz getränkten Glasfasermatte. Die Leiterbahnen 8 jeder Leiterplattenlage 2, 3, 4 werden jeweils aus einer Kupferfolie hergestellt, die auf das jeweilige Substrat 7 aufgebracht wird und aus der danach die Leiterbahnen 8 in bekannter Weise durch Ätzen herausgearbeitet werden. Die Widerstandsdrähte 9 werden auf eine Seite derjenigen
Kupferfolie geschweißt, aus der die Leiterbahnen 8 der obersten Leiterplattenlage 2 geätzt werden. Dabei werden die Wider¬ standsdrähte 9 auf die Kupferfolie geschweißt, bevor die Kupferfolie auf das Substrat 7 der obersten Leiterplattenlage 2 aufgebracht wird. Das Aufschweißen der Widerstandsdrähte 9 auf die Kupferfolie erfolgt mit bekannten automatisierten Verfahren, z.B. mittels Widerstandsschweißen. Die mit den Widerstandsdrähten 9 versehene Seite der Kupferfolie wird auf das Substrat 7 der obersten Leiterplattenlage 2 aufgebracht. Im Fall, dass das Substrat 7 der obersten Lei¬ terplattenlage 2 beispielsweise aus einer mit Expoxidharz getränkten Glasfasermatte besteht, wird die Kupferfolie vor dem Aushärten des Expoxidharzes auf das Substrat 7 aufgebracht, damit sich die Kupferfolie Stoffschlüssig mit dem Substrat 7 verbindet . Nach dem Aufbringen der mit den Widerstandsdrähten 9 versehenen Kupferfolie auf das Substrat 7 der obersten Leiterplattenlage 2 werden die Leiterbahnen 8 der obersten Leiterplattenlage 2 aus dieser Kupferfolie geätzt. Bei dem Ätzen der Leiterbahnen 8 wird Kupferfolie insbesondere in Bereichen von zwischen zwei Lei- terbahnen 8 verlaufenden Abschnitten der Widerstandsdrähte 9 weggeätzt. Diese Bereiche definieren folienfreie Wider¬ standsbereiche der obersten Leiterplattenlage 2.
Die Leiterplattenlagen 2, 3, 4 werden in bekannter Weise durch Verpressen und anschließendes Aushärten zusammengefügt. Ab¬ schließend werden die Außenoberflächen der Leiterplatte 1 jeweils mit einer Lötstopplackschicht 11 beschichtet.
Vorzugsweise werden Widerstandsdrähte 9 aus handelsüblichen Kupferlegierungen mit geringer Temperaturdrift, die zum Aufbau von gewickelten Widerständen dienen, verwendet, beispielsweise Widerstandsdrähte 9 aus einer Kupfer, Mangan und Nickel ent¬ haltenden Legierung. Derartige Legierungen sind als Draht auf Rolle mit unterschiedlichen Querschnitten erhältlich. Der elektrische Widerstand eines Widerstandsdrahtes 9 ergibt sich aus dem Produkt seiner Länge und seines spezifischen elektrischen Widerstands dividiert durch seinen Querschnittsflächeninhalt. Durch eine entsprechende Wahl der Länge und des
Querschnittsflächeninhalts eines Widerstandsdrahtes 9 sowie des spezifischen elektrischen Widerstands der Legierung, aus der er gefertigt ist, wird daher ein gewünschter elektrischer Widerstand eines Widerstandsdrahtes 9 realisiert. Figur 2 zeigt schematisch ein zweites Ausführungsbeispiel einer Leiterplatte 1 in einer Schnittdarstellung. Die Leiterplatte 1 dieses Ausführungsbeispiels ist ebenfalls mehrlagig ausgebildet und weist fünf stapelartig übereinander angeordnete Leiter- plattenlagen 2 bis 6 auf, die jeweils ein Substrat 7 und we¬ nigstens eine auf dem Substrat 7 angeordnete Leiterbahn 8 aufweisen. Die Substrate 7 und Leiterbahnen 8 sind wie in dem oben beschriebenen ersten Ausführungsbeispiel ausgebildet. Eine zweitoberste Leiterplattenlage 2 weist einen Widerstandsdraht 9 auf, der zwei Leiterbahnen 8 elektrisch leitfähig über einen folienfreien Widerstandsbereich miteinander verbindet. Die Leiterbahnen 8 und der Widerstandsdraht 9 werden analog zu dem oben beschriebenen ersten Ausführungsbeispiel hergestellt. Die oberste Leiterplattenlage 5 dieses Ausführungsbeispiels weist zwei so genannte Microvias 13, 14 auf, die durch das Substrat 7 der obersten Leiterplattenlage 5 hindurch zu jeweils einem Kontaktort 15 der Oberfläche des Widerstandsdrahtes 9 geführt sind, wobei sich die beiden Kontaktorte 15 in einem Abstand d voneinander in dem folienfreien Widerstandsbereich befinden. Diese Microvias 13 werden nach dem Zusammenfügen der obersten Leiterplattenlage 5 und der zweitobersten Leiterplattenlage 2 hergestellt, indem Viaöffnungen für die
Microvias 13 durch die oberste Leiterplattenlage 5 bis zu den Kontaktorten 15 der Oberfläche des Widerstandsdrahtes 9 gebohrt und anschließend mit einem elektrisch leitfähigen Material gefüllt werden. Dabei werden die Viaöffnungen beispielsweise mittels Laserbohren gebohrt und mittels galvanischer Kupfer- abscheidung gefüllt.
Über die mit dem Widerstandsdraht 9 verbundenen Microvias 13 wird vorzugsweise eine zwischen den Kontaktorten 15 am Widerstandsdraht 9 anliegende Messspannung abgegriffen. Der elektrische Widerstand des Widerstandsdrahtes 9 zwischen den beiden Kontaktorten 15 ergibt sich aus dem Produkt des Abstands d der Kontaktorte 15 und dem spezifischen elektrischen Widerstand des Widerstandsdrahtes 9 dividiert durch den
Querschnittsflächeninhalt des Widerstandsdrahtes 9. Da Microvias 13 durch Laserbohren sehr genau positioniert werden können (z.B. mit Toleranzen von ca. 20 μιη bis 30 μιη) , kann dabei auch der Wert des elektrischen Widerstands des Widerstands¬ drahtes 9 zwischen den Kontaktorten 15 sehr präzise und unabhängig von der Ausführung und den Positionen der Schweißstellen zwischen dem Widerstandsdraht 9 und den Leiterbahnen 8 eingestellt werden. Aus der Messspannung und dem elektrischen Widerstand zwischen den Kontaktorten 15 kann daher auch ein Messstrom durch den Widerstandsdraht 9 sehr genau bestimmt werden .
Zur Stromzuführung zu dem Widerstandsdraht 9 wird jeweils ein weiteres Microvia 14 durch die oberste Leiterplattenlage 5 von einer Leiterbahn 8 der obersten Leiterplattenlage 5 bis zu einer der mit dem Widerstandsdraht 9 verbundenen Leiterbahn 8 der zweitobersten Leiterplattenlage 2 hergestellt.
1
Bezugs zeichenliste
1 Leiterplatte
2 bis 6 Leiterplattenlage
7 Substrat
8 Leiterbahn
9 Widerstandsdraht
11 Lötstopplackschicht
13, 14 Microvia
15 Kontaktort
d Abstand

Claims

Patentansprüche
1. Verfahren zur Herstellung einer Leiterplatte (1) mit einer Leiterplattenlage (2 bis 6) , die einen als Widerstands- draht (9) ausgebildeten elektrischen Widerstand aufweist, wobei
- der Widerstandsdraht (9) auf eine Seite einer Kupferfolie geschweißt wird,
- die mit dem Widerstandsdraht (9) versehene Seite der Kupferfolie auf ein Substrat (7) der Leiterplattenlage (2 bis
6) aufgebracht wird,
- und die Kupferfolie wenigstens in einem einen folienfreien Widerstandsbereich definierenden Bereich, in dem ein Abschnitt des Widerstandsdrahtes (9) verläuft, weggeätzt wird.
2. Verfahren nach Anspruch 1,
dadurch gekennzeichnet, dass bei dem Wegätzen von Kupferfolie Leiterbahnen (8) der den Widerstandsdraht (9) aufweisenden Leiterplattenlage (2 bis 6) derart erzeugt werden, dass der Widerstandsdraht (9) über einen folienfreien Widerstands¬ bereich wenigstens zwei dieser Leiterbahnen (8) elektrisch leitfähig verbindet.
3. Verfahren nach Anspruch 1 oder 2,
dadurch gekennzeichnet, dass die den Widerstandsdraht (9) aufweisende Leiterplattenlage (2 bis 6) und wenigstens eine weitere Leiterplattenlage (2 bis 6) stapelartig zusammen¬ gefügt werden und danach wenigstens eine Viaöffnung durch wenigstens eine weitere Leiterplattenlage (2 bis 6) hindurch bis zu einem Kontaktort (15) der Oberfläche des Wider¬ standsdrahtes (9) gebohrt und mit einem elektrisch leitfä¬ higen Material gefüllt wird. Verfahren nach Anspruch 3,
dadurch gekennzeichnet, dass zu zwei in demselben folienfreien Widerstandsbereich gelegenen Kontaktorten (15) der Oberfläche des Widerstandsdrahtes (9) jeweils eine Viaöffnung gebohrt und mit einem elektrisch leitfähigen Material gefüllt wird .
Verfahren nach Anspruch 3 oder 4,
dadurch gekennzeichnet, dass wenigstens eine Viaöffnung zu einem Kontaktort (15) der Oberfläche des Widerstandsdrah¬ tes (9) mittels Laserbohren gebohrt wird.
Verfahren nach einem der Ansprüche 3 bis 5,
dadurch gekennzeichnet, dass wenigstens eine Viaöffnung zu einem Kontaktort (15) der Oberfläche des Widerstandsdrah¬ tes (9) mittels galvanischer Kupferabscheidung gefüllt wird.
Verfahren nach einem der vorhergehenden Ansprüche,
dadurch gekennzeichnet , dass der Widerstandsdraht (9) mittels
Widerstandsschweißen auf die Kupferfolie geschweißt wird.
Verfahren nach einem der vorhergehenden Ansprüche,
dadurch gekennzeichnet, dass ein Widerstandsdraht (9) aus einer Kupfer enthaltenden Legierung verwendet wird.
Verfahren nach einem der vorhergehenden Ansprüche,
dadurch gekennzeichnet, dass ein Widerstandsdraht (9) aus einer Kupfer, Mangan und Nickel enthaltenden Legierung verwendet wird.
Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass ein Substrat (7) aus einem glasfaserverstärkten Kunststoff verwendet wird.
PCT/EP2014/077435 2013-12-19 2014-12-11 Verfahren zur herstellung einer leiterplatte mit eingebettetem draht WO2015091218A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102013226549.2 2013-12-19
DE102013226549.2A DE102013226549B4 (de) 2013-12-19 2013-12-19 Verfahren zur Herstellung einer Leiterplatte

Publications (1)

Publication Number Publication Date
WO2015091218A1 true WO2015091218A1 (de) 2015-06-25

Family

ID=52023517

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2014/077435 WO2015091218A1 (de) 2013-12-19 2014-12-11 Verfahren zur herstellung einer leiterplatte mit eingebettetem draht

Country Status (2)

Country Link
DE (1) DE102013226549B4 (de)
WO (1) WO2015091218A1 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016070978A1 (de) * 2014-11-04 2016-05-12 Häusermann GmbH Leiterplatte mit mindestens einem vierpolstrom-messelement
CN109819582A (zh) * 2017-11-22 2019-05-28 奇酷互联网络科技（深圳）有限公司 电路板、电量监测电路、电路板制作方法及电子设备
CN113079621A (zh) * 2021-03-29 2021-07-06 生益电子股份有限公司 Pcb制作方法、pcb及导电介质的漏放检测方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040207989A1 (en) * 2003-04-18 2004-10-21 International Business Machines Corporation System and method for improving power distribution current measurement on printed circuit boards
DE102006052706A1 (de) * 2006-11-08 2008-05-15 Jumatech Gmbh Drahtbeschriebene Leiterplatte
WO2008058673A2 (de) * 2006-11-13 2008-05-22 Häusermann GmbH Leiterplatte mit additiven und integrierten und mittels ultraschall kontaktierten kupferelementen und herstellverfahren und anwendung

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0009992A1 (de) 1978-10-10 1980-04-16 Bakelite Uk Limited Gegenstände aus Widerstandsfolien und ihre Verwendung
DE102006004322A1 (de) 2006-01-31 2007-08-16 Häusermann GmbH Leiterplatte mit zusätzlichen funktionalen Elementen sowie Herstellverfahren und Anwendung
DE102012216926A1 (de) 2012-09-20 2014-03-20 Jumatech Gmbh Verfahren zur Herstellung eines Leiterplattenelements sowie Leiterplattenelement

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040207989A1 (en) * 2003-04-18 2004-10-21 International Business Machines Corporation System and method for improving power distribution current measurement on printed circuit boards
DE102006052706A1 (de) * 2006-11-08 2008-05-15 Jumatech Gmbh Drahtbeschriebene Leiterplatte
WO2008058673A2 (de) * 2006-11-13 2008-05-22 Häusermann GmbH Leiterplatte mit additiven und integrierten und mittels ultraschall kontaktierten kupferelementen und herstellverfahren und anwendung

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016070978A1 (de) * 2014-11-04 2016-05-12 Häusermann GmbH Leiterplatte mit mindestens einem vierpolstrom-messelement
CN109819582A (zh) * 2017-11-22 2019-05-28 奇酷互联网络科技（深圳）有限公司 电路板、电量监测电路、电路板制作方法及电子设备
CN113079621A (zh) * 2021-03-29 2021-07-06 生益电子股份有限公司 Pcb制作方法、pcb及导电介质的漏放检测方法

Also Published As

Publication number Publication date
DE102013226549B4 (de) 2022-03-31
DE102013226549A1 (de) 2015-06-25

Similar Documents

Publication Publication Date Title
EP0473875B1 (de) Verfahren zum Herstellen einer HF-Magnetspulenanordnung in Chip-Bauweise
DE10300530B4 (de) Leiterplatte mit einem eingebauten Kondensator und Herstellungsverfahren der Leiterplatte
DE3545989C2 (de)
DE19615395A1 (de) Elektrostatische Schutzvorrichtung und Verfahren zu ihrer Herstellung
EP3069582B1 (de) Leiterplatte mit wenigstens einem eingebetteten präzisionswiderstand
DE69429293T2 (de) Autoglasscheibe mit einer gedruckten Leiterstruktur
EP0538280A1 (de) Schalteranordnung mit regelbarem widerstand.
DE4320316C1 (de) Leiterplatte, Mehrlagenleiterplatte-Innenlage und Mehrlagenleiterplatte sowie Verfahren zur Herstellung derselben
DE102013226549B4 (de) Verfahren zur Herstellung einer Leiterplatte
EP1842393A1 (de) Leiterplatte oder platine mit heizdraht
DE102007040876A1 (de) Mehrschicht-Leiterplatte
DE102016224943A1 (de) Trägersubstrat, Elektronikmodul und Verfahren zum Ausbilden eines Trägersubstrates
DE19743737A1 (de) Dickschichtleiterplatte und Verfahren zur Bildung einer Drahtbondelektrode darauf
WO2012004106A1 (de) Elektrisch leitende verbindung zwischen zwei kontaktflächen
EP2092811B1 (de) Drahtbeschriebene leiterplatte
WO2016030379A1 (de) Verfahren zum herstellen eines schaltungsträgers und schaltungsträger für elektronische bauelemente
WO2018220044A1 (de) Elektrische komponente und verfahren zu deren herstellung
AT511758B1 (de) Verfahren zum Herstellen eines Halbzeuges für eine ein- oder mehrlagige Leiterplatte und Halbzeug
DE19512272C2 (de) Verfahren zur Herstellung einer mehrschichtigen Leiterplatte für ein Chassis eines unterhaltungselektronischen Gerätes und Leiterplatte hergestellt nach diesem Verfahren
WO2016055277A1 (de) Vorrichtung und verfahren zur strommessung in einer leiterbahn einer leiterplatte
DE102014210889B4 (de) Verfahren zur Herstellung einer mehrlagigen Leiterplatte
WO2019121912A1 (de) Verfahren zum herstellen einer wärmeleitenden verbindung zwischen einem leistungsbauteil und einer metallischen schicht eines schaltungsträgers
DE102012002945B4 (de) Multifunktionelle Mehrlagenleiterplatten mit einer elektrisch leitfähigen Hochstrom-Leitstruktur und Verfahren zur Herstellung
DE19924080A1 (de) Grundplatte mit darauf angebrachter Leiterplatte
DE2360694C3 (de) Schaltkreisplatine und Verfahren zu ihrer Herstellung

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14811877

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 14811877

Country of ref document: EP

Kind code of ref document: A1