DE102013226549A1 - Verfahren zur Herstellung einer Leiterplatte - Google Patents
Verfahren zur Herstellung einer Leiterplatte Download PDFInfo
- Publication number
- DE102013226549A1 DE102013226549A1 DE102013226549.2A DE102013226549A DE102013226549A1 DE 102013226549 A1 DE102013226549 A1 DE 102013226549A1 DE 102013226549 A DE102013226549 A DE 102013226549A DE 102013226549 A1 DE102013226549 A1 DE 102013226549A1
- Authority
- DE
- Germany
- Prior art keywords
- resistance wire
- resistance
- circuit board
- printed circuit
- copper foil
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/103—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by bonding or embedding conductive wires or strips
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0263—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board
- H05K1/0265—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board characterized by the lay-out of or details of the printed conductors, e.g. reinforced conductors, redundant conductors, conductors having different cross-sections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0266—Marks, test patterns or identification means
- H05K1/0268—Marks, test patterns or identification means for electrical inspection or testing
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
- H05K1/167—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed resistors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0335—Layered conductors or foils
- H05K2201/0355—Metal foils
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10227—Other objects, e.g. metallic pieces
- H05K2201/10287—Metal wires as connectors or conductors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/04—Soldering or other types of metallurgic bonding
- H05K2203/0495—Cold welding
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/022—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
Die Erfindung betrifft ein Verfahren zur Herstellung einer Leiterplatte (1) mit einer Leiterplattenlage (2 bis 6), die einen als Widerstandsdraht (9) ausgebildeten elektrischen Widerstand aufweist. Dabei wird der Widerstandsdraht (9) auf eine Seite einer Kupferfolie geschweißt, die mit dem Widerstandsdraht (9) versehene Seite der Kupferfolie wird auf ein Substrat (7) der Leiterplattenlage (2 bis 6) aufgebracht, und die Kupferfolie wird wenigstens in einem einen folienfreien Widerstandsbereich definierenden Bereich, in dem ein Abschnitt des Widerstandsdrahtes (9) verläuft, weggeätzt.
Description
- Die Erfindung betrifft ein Verfahren zur Herstellung einer Leiterplatte mit einer Leiterplattenlage, die einen als Widerstandsdraht ausgebildeten elektrischen Widerstand aufweist.
- Niederohmige elektrische Widerstände für Leiterplatten zur Strommessung, so genannte Shuntwiderstände, beispielsweise im Bereich von ca. 0,001 Ohm bis 0,1 Ohm, werden als fertige Produkte mit oder ohne Gehäuse angeboten und auf die Oberfläche einer Leiterplatte gelötet oder geklebt. Es sind ferner Verfahren bekannt, bei denen Kupferdrähte bzw. -profile zur Erhöhung der Stromtragfähigkeit auf Leiterbahnen von Leiterplatten geschweißt werden. Diese Kupferprofile befinden sich nach dem Laminieren von Multilayer-Leiterplatten beispielsweise im Inneren der Leiterplatten.
WO 2008/055672 A1 offenbart eine drahtbeschriebene Leiterplatte mit einer leitfähigen Folie und zumindest einem Leitungsdraht, welcher mit wenigstens einem zur Ausbildung einer Anschlussstelle vorgesehenen Bereich der leitfähigen Folie elektrisch oder thermisch leitend verbunden ist. Der Leitungsdraht ist dabei beispielsweise vollständig in ein mit der leitfähigen Folie verbundenes Stabilisierungselement der Leiterplatte eingebettet. - Der Erfindung liegt die Aufgabe zu Grunde, ein verbessertes Verfahren zur Herstellung einer Leiterplatte mit einer Leiterplattenlage, die einen als Widerstandsdraht ausgebildeten elektrischen Widerstand aufweist, anzugeben.
- Die Aufgabe wird erfindungsgemäß durch die Merkmale des Anspruchs 1 gelöst.
- Vorteilhafte Ausgestaltungen der Erfindung sind Gegenstand der Unteransprüche.
- Bei dem erfindungsgemäßen Verfahren zur Herstellung einer Leiterplatte mit einer Leiterplattenlage, die einen als Widerstandsdraht ausgebildeten elektrischen Widerstand aufweist, wird der Widerstandsdraht auf eine Seite einer Kupferfolie geschweißt, die mit dem Widerstandsdraht versehene Seite der Kupferfolie wird auf ein Substrat der Leiterplattenlage aufgebracht, und die Kupferfolie wird wenigstens in einem einen folienfreien Widerstandsbereich definierenden Bereich, in dem ein Abschnitt des Widerstandsdrahtes verläuft, weggeätzt.
- Erfindungsgemäß wird also Widerstandsdraht als elektrischer Widerstand über die Rückseite einer Kupferfolie in eine Leiterplatte eingebracht. Gegenüber handelsüblichen Shuntwiderständen wird dadurch vorteilhaft Bauraum auf der Leiterplattenoberfläche eingespart, denn bei handelsüblichen Shuntwiderständen handelt es sich in der Regel um relativ großflächige Bauteile, die auf der Oberfläche der Leiterplatte viel Fläche beanspruchen. Die Größe einer Leiterplatte ist aber oft beispielsweise durch das zur Verfügung stehende Gehäuse begrenzt. Durch den Einbau von Widerstandsdraht, insbesondere in das Leiterplatteninnere, wird somit gegenüber der Verwendung herkömmlicher Shuntwiderstände Platz frei für weitere Bauteile, d.h. bei gegebenem Bauraum kann die Funktionalität der Schaltung auf der Leiterplatte erhöht werden, bzw. das Volumen der Schaltung kann verringert werden.
- Die Erfindung ermöglicht ferner eine sehr kostengünstige Herstellung von Widerständen einer Leiterplatte im Vergleich zum Aufkleben oder Löten vorkonfektionierter Bauteile, da insbesondere handelsüblicher Widerstandsdraht von einer Rolle verwendet werden kann, während beispielsweise Leitklebeverbindungen für herkömmliche Shuntwiderstände oft passende Anschlussmetallisierungen, z.B. Gold oder Silber-Palladium, erfordern, die zu relativ hohen Kosten führen können.
- Eine Ausgestaltung der Erfindung sieht vor, dass bei dem Wegätzen von Kupferfolie Leiterbahnen der den Widerstandsdraht aufweisenden Leiterplattenlage derart erzeugt werden, dass der Widerstandsdraht über einen folienfreien Widerstandsbereich wenigstens zwei dieser Leiterbahnen elektrisch leitfähig verbindet.
- Die Kupferfolie wird also gleichzeitig zum Aufbringen des Widerstandsdrahtes und zur Erzeugung von Leiterbahnen verwendet, die insbesondere miteinander über Widerstandsdraht verbunden sind. Durch das Aufschweißen des Widerstandsdrahts auf die Kupferfolie ergibt sich dabei eine sehr robuste mechanische Verbindung zur Leiterbahn. Diese Verbindung ist im Unterschied zu aufgelöteten oder geklebten Bauteilen auch bei hohen Strömen und Temperaturen zuverlässig. Außerdem ergibt diese Verbindungstechnik im Allgemeinen geringere Übergangswiderstände, so dass höhere Ströme über diese Bauteile geleitet werden können bzw. weniger Verlustwärme erzeugt wird.
- Eine weitere Ausgestaltung der Erfindung sieht vor, dass die den Widerstandsdraht aufweisende Leiterplattenlage und wenigstens eine weitere Leiterplattenlage stapelartig zusammengefügt werden und danach wenigstens eine Viaöffnung durch wenigstens eine weitere Leiterplattenlage hindurch bis zu einem Kontaktort der Oberfläche des Widerstandsdrahtes gebohrt und mit einem elektrisch leitfähigen Material gefüllt wird.
- Dadurch wird insbesondere Widerstandsdraht in innere Lagen mehrlagiger Leiterplatten, so genannter Multilayer-Leiterplatten, eingebracht und durch so genannte Vias kontaktierbar gemacht. Dies verbessert unter anderem die Kühlung der Leiterplatte bei hohen Strömen, die an Widerständen Verlustwärme erzeugen. Befinden sich diese Widerstände nämlich auf der Leiterplattenoberfläche, dann muss diese Wärme zur Kühlung durch die Leiterplatte zu einer Wärmesenke abgeleitet werden. Befinden sich die Widerstände dagegen im Innern der Leiterplatte, dann können der Weg zur Wärmesenke und/oder die Anzahl der thermischen Übergänge reduziert werden, was eine geringere Erwärmung der Baugruppe und damit höhere Ströme oder den Einsatz bei höheren Umgebungstemperaturen ermöglicht.
- Das Einbringen von Widerstandsdraht in das Innere der Leiterplatte erhöht außerdem vorteilhaft den Schutz der Widerstände, denn durch das Einbringen eines Widerstandsdrahts in die Leiterplatte wird der Widerstand vor äußeren mechanischen und chemischen Einflüssen geschützt. Überdies werden auch die Schweißstellen, über der der Widerstandsdraht mit den Leiterbahnen verbunden ist, geschützt. Bei aufgeklebten oder gelöteten Bauteilen auf der Leiterplattenoberfläche sind gerade diese Verbindungsstellen oft Schwachpunkte, die durch chemische oder mechanische Einflüsse beschädigt werden können.
- Eine Weitergestaltung der vorgenannten Ausgestaltung der Erfindung sieht vor, dass zu zwei in demselben folienfreien Widerstandsbereich gelegenen Kontaktorten der Oberfläche des Widerstandsdrahtes jeweils eine Viaöffnung gebohrt und mit einem elektrisch leitfähigen Material gefüllt wird.
- Da Vias sehr genau positioniert werden können (z.B. mit Toleranzen von ca. 20 μm bis 30 μm), kann dabei auch der Wert des elektrischen Widerstands des Widerstandsdrahtes zwischen den Kontaktorten sehr präzise und unabhängig von der Ausführung und den Positionen der Schweißstellen zwischen dem Widerstandsdraht und den Leiterbahnen eingestellt werden, da dieser Widerstand von dem Abstand zwischen den Kontaktorten abhängt. Dies ermöglicht eine genaue Bestimmung eines Messstroms durch den Widerstandsdraht, indem über die mit dem Widerstandsdraht verbundenen Vias eine zwischen den Kontaktorten am Widerstandsdraht anliegende Messspannung abgegriffen wird, aus der mittels des elektrischen Widerstands des Widerstandsdrahtes zwischen den Kontaktorten der Messstrom durch den Widerstandsdraht ermittelt werden kann.
- Vorzugsweise wird dabei wenigstens eine Viaöffnung zu einem Kontaktort der Oberfläche des Widerstandsdrahtes mittels Laserbohren gebohrt. Dies ist vorteilhaft, da Laserbohren eine besonders präzise Positionierung und Ausführung der Bohrungen ermöglicht.
- Ferner wird vorzugsweise wenigstens eine Viaöffnung zu einem Kontaktort der Oberfläche des Widerstandsdrahtes mittels galvanischer Kupferabscheidung gefüllt. Dies ermöglicht vorteilhaft eine zuverlässige Füllung von Viaöffnungen mit elektrisch leitfähigem Material.
- Eine weitere Ausgestaltung der Erfindung sieht vor, dass der Widerstandsdraht mittels Widerstandsschweißen auf die Kupferfolie geschweißt wird. Dies ermöglicht eine einfache und kostengünstige Verschweißung von Widerstandsdraht mit der Kupferfolie.
- Eine weitere Ausgestaltung der Erfindung sieht vor, dass ein Widerstandsdraht aus einer Kupfer enthaltenden Legierung verwendet wird, insbesondere ein Widerstandsdraht aus einer Kupfer, Mangan und Nickel enthaltenden Legierung. Dies ermöglicht die Verwendung geeigneter handelsüblicher Legierungen mit geringer Temperaturdrift.
- Vorzugsweise wird ferner ein Substrat aus einem glasfaserverstärkten Kunststoff verwendet. Dadurch werden bewährte und kostengünstige Substrate von Leiterplatten verwendet.
- Ausführungsbeispiele der Erfindung werden im Folgenden anhand von Zeichnungen näher erläutert.
- Darin zeigen:
-
1 schematisch ein erstes Ausführungsbeispiel einer Leiterplatte in einer Schnittdarstellung, und -
2 schematisch ein zweites Ausführungsbeispiel einer Leiterplatte in einer Schnittdarstellung. - Einander entsprechende Teile sind in den Figuren mit den gleichen Bezugszeichen versehen.
-
1 zeigt schematisch ein erstes Ausführungsbeispiel einer Leiterplatte1 in einer Schnittdarstellung. Die Leiterplatte1 ist mehrlagig, d.h. als so genannte Multilayer-Leiterplatte ausgebildet und weist drei Leiterplattenlagen2 ,3 ,4 auf, die stapelartig übereinander angeordnet sind. Jede Leiterplattenlage2 ,3 ,4 weist ein Substrat7 und wenigstens eine auf dem Substrat7 angeordnete Leiterbahn8 auf. Eine oberste Leiterplattenlage2 weist außerdem Widerstandsdrähte9 auf, wobei1 zwei Widerstandsdrähte9 zeigt, von denen einer im Querschnitt und der andere im Längsschnitt dargestellt ist. Im in1 dargestellten Ausführungsbeispiel ist dabei beispielhaft ein Widerstandsdraht9 mit einem kreisförmigen Querschnitt dargestellt. Die Erfindung ist jedoch nicht auf Widerstandsdrähte9 mit kreisförmigen Querschnitten beschränkt, sondern schließt auch Widerstandsdrähte9 mit anderen Querschnittsformen ein. Die Widerstandsdrähte9 verbinden jeweils wenigstens zwei Leiterbahnen8 elektrisch leitfähig miteinander. Die Außenoberflächen der Leiterplatte1 sind jeweils mit einer Lötstopplackschicht11 beschichtet. - Die Substrate
7 der Leiterplattenlagen2 ,3 ,4 bestehen jeweils aus einem glasfaserverstärkten Kunststoff, beispielsweise aus einer mit Expoxidharz getränkten Glasfasermatte. - Die Leiterbahnen
8 jeder Leiterplattenlage2 ,3 ,4 werden jeweils aus einer Kupferfolie hergestellt, die auf das jeweilige Substrat7 aufgebracht wird und aus der danach die Leiterbahnen8 in bekannter Weise durch Ätzen herausgearbeitet werden. - Die Widerstandsdrähte
9 werden auf eine Seite derjenigen Kupferfolie geschweißt, aus der die Leiterbahnen8 der obersten Leiterplattenlage2 geätzt werden. Dabei werden die Widerstandsdrähte9 auf die Kupferfolie geschweißt, bevor die Kupferfolie auf das Substrat7 der obersten Leiterplattenlage2 aufgebracht wird. Das Aufschweißen der Widerstandsdrähte9 auf die Kupferfolie erfolgt mit bekannten automatisierten Verfahren, z.B. mittels Widerstandsschweißen. - Die mit den Widerstandsdrähten
9 versehene Seite der Kupferfolie wird auf das Substrat7 der obersten Leiterplattenlage2 aufgebracht. Im Fall, dass das Substrat7 der obersten Leiterplattenlage2 beispielsweise aus einer mit Expoxidharz getränkten Glasfasermatte besteht, wird die Kupferfolie vor dem Aushärten des Expoxidharzes auf das Substrat7 aufgebracht, damit sich die Kupferfolie stoffschlüssig mit dem Substrat7 verbindet. - Nach dem Aufbringen der mit den Widerstandsdrähten
9 versehenen Kupferfolie auf das Substrat7 der obersten Leiterplattenlage2 werden die Leiterbahnen8 der obersten Leiterplattenlage2 aus dieser Kupferfolie geätzt. Bei dem Ätzen der Leiterbahnen8 wird Kupferfolie insbesondere in Bereichen von zwischen zwei Leiterbahnen8 verlaufenden Abschnitten der Widerstandsdrähte9 weggeätzt. Diese Bereiche definieren folienfreie Widerstandsbereiche der obersten Leiterplattenlage2 . - Die Leiterplattenlagen
2 ,3 ,4 werden in bekannter Weise durch Verpressen und anschließendes Aushärten zusammengefügt. Abschließend werden die Außenoberflächen der Leiterplatte1 jeweils mit einer Lötstopplackschicht11 beschichtet. - Vorzugsweise werden Widerstandsdrähte
9 aus handelsüblichen Kupferlegierungen mit geringer Temperaturdrift, die zum Aufbau von gewickelten Widerständen dienen, verwendet, beispielsweise Widerstandsdrähte9 aus einer Kupfer, Mangan und Nickel enthaltenden Legierung. Derartige Legierungen sind als Draht auf Rolle mit unterschiedlichen Querschnitten erhältlich. Der elektrische Widerstand eines Widerstandsdrahtes9 ergibt sich aus dem Produkt seiner Länge und seines spezifischen elektrischen Widerstands dividiert durch seinen Querschnittsflächeninhalt. Durch eine entsprechende Wahl der Länge und des Querschnittsflächeninhalts eines Widerstandsdrahtes9 sowie des spezifischen elektrischen Widerstands der Legierung, aus der er gefertigt ist, wird daher ein gewünschter elektrischer Widerstand eines Widerstandsdrahtes9 realisiert. -
2 zeigt schematisch ein zweites Ausführungsbeispiel einer Leiterplatte1 in einer Schnittdarstellung. Die Leiterplatte1 dieses Ausführungsbeispiels ist ebenfalls mehrlagig ausgebildet und weist fünf stapelartig übereinander angeordnete Leiterplattenlagen2 bis6 auf, die jeweils ein Substrat7 und wenigstens eine auf dem Substrat7 angeordnete Leiterbahn8 aufweisen. Die Substrate7 und Leiterbahnen8 sind wie in dem oben beschriebenen ersten Ausführungsbeispiel ausgebildet. Eine zweitoberste Leiterplattenlage2 weist einen Widerstandsdraht9 auf, der zwei Leiterbahnen8 elektrisch leitfähig über einen folienfreien Widerstandsbereich miteinander verbindet. Die Leiterbahnen8 und der Widerstandsdraht9 werden analog zu dem oben beschriebenen ersten Ausführungsbeispiel hergestellt. - Die oberste Leiterplattenlage
5 dieses Ausführungsbeispiels weist zwei so genannte Microvias13 ,14 auf, die durch das Substrat7 der obersten Leiterplattenlage5 hindurch zu jeweils einem Kontaktort15 der Oberfläche des Widerstandsdrahtes9 geführt sind, wobei sich die beiden Kontaktorte15 in einem Abstand d voneinander in dem folienfreien Widerstandsbereich befinden. Diese Microvias13 werden nach dem Zusammenfügen der obersten Leiterplattenlage5 und der zweitobersten Leiterplattenlage2 hergestellt, indem Viaöffnungen für die Microvias13 durch die oberste Leiterplattenlage5 bis zu den Kontaktorten15 der Oberfläche des Widerstandsdrahtes9 gebohrt und anschließend mit einem elektrisch leitfähigen Material gefüllt werden. Dabei werden die Viaöffnungen beispielsweise mittels Laserbohren gebohrt und mittels galvanischer Kupferabscheidung gefüllt. - Über die mit dem Widerstandsdraht
9 verbundenen Microvias13 wird vorzugsweise eine zwischen den Kontaktorten15 am Widerstandsdraht9 anliegende Messspannung abgegriffen. Der elektrische Widerstand des Widerstandsdrahtes9 zwischen den beiden Kontaktorten15 ergibt sich aus dem Produkt des Abstands d der Kontaktorte15 und dem spezifischen elektrischen Widerstand des Widerstandsdrahtes9 dividiert durch den Querschnittsflächeninhalt des Widerstandsdrahtes9 . Da Microvias13 durch Laserbohren sehr genau positioniert werden können (z.B. mit Toleranzen von ca. 20 μm bis 30 μm), kann dabei auch der Wert des elektrischen Widerstands des Widerstandsdrahtes9 zwischen den Kontaktorten15 sehr präzise und unabhängig von der Ausführung und den Positionen der Schweißstellen zwischen dem Widerstandsdraht9 und den Leiterbahnen8 eingestellt werden. Aus der Messspannung und dem elektrischen Widerstand zwischen den Kontaktorten15 kann daher auch ein Messstrom durch den Widerstandsdraht9 sehr genau bestimmt werden. - Zur Stromzuführung zu dem Widerstandsdraht
9 wird jeweils ein weiteres Microvia14 durch die oberste Leiterplattenlage5 von einer Leiterbahn8 der obersten Leiterplattenlage5 bis zu einer der mit dem Widerstandsdraht9 verbundenen Leiterbahn8 der zweitobersten Leiterplattenlage2 hergestellt. - Bezugszeichenliste
-
- 1
- Leiterplatte
- 2 bis 6
- Leiterplattenlage
- 7
- Substrat
- 8
- Leiterbahn
- 9
- Widerstandsdraht
- 11
- Lötstopplackschicht
- 13, 14
- Microvia
- 15
- Kontaktort
- d
- Abstand
- ZITATE ENTHALTEN IN DER BESCHREIBUNG
- Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
- Zitierte Patentliteratur
-
- WO 2008055672 A1 [0002]
Claims (10)
- Verfahren zur Herstellung einer Leiterplatte (
1 ) mit einer Leiterplattenlage (2 bis6 ), die einen als Widerstandsdraht (9 ) ausgebildeten elektrischen Widerstand aufweist, wobei – der Widerstandsdraht (9 ) auf eine Seite einer Kupferfolie geschweißt wird, – die mit dem Widerstandsdraht (9 ) versehene Seite der Kupferfolie auf ein Substrat (7 ) der Leiterplattenlage (2 bis6 ) aufgebracht wird, – und die Kupferfolie wenigstens in einem einen folienfreien Widerstandsbereich definierenden Bereich, in dem ein Abschnitt des Widerstandsdrahtes (9 ) verläuft, weggeätzt wird. - Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass bei dem Wegätzen von Kupferfolie Leiterbahnen (
8 ) der den Widerstandsdraht (9 ) aufweisenden Leiterplattenlage (2 bis6 ) derart erzeugt werden, dass der Widerstandsdraht (9 ) über einen folienfreien Widerstandsbereich wenigstens zwei dieser Leiterbahnen (8 ) elektrisch leitfähig verbindet. - Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die den Widerstandsdraht (
9 ) aufweisende Leiterplattenlage (2 bis6 ) und wenigstens eine weitere Leiterplattenlage (2 bis6 ) stapelartig zusammengefügt werden und danach wenigstens eine Viaöffnung durch wenigstens eine weitere Leiterplattenlage (2 bis6 ) hindurch bis zu einem Kontaktort (15 ) der Oberfläche des Widerstandsdrahtes (9 ) gebohrt und mit einem elektrisch leitfähigen Material gefüllt wird. - Verfahren nach Anspruch 3, dadurch gekennzeichnet, dass zu zwei in demselben folienfreien Widerstandsbereich gelegenen Kontaktorten (
15 ) der Oberfläche des Widerstandsdrahtes (9 ) jeweils eine Viaöffnung gebohrt und mit einem elektrisch leitfähigen Material gefüllt wird. - Verfahren nach Anspruch 3 oder 4, dadurch gekennzeichnet, dass wenigstens eine Viaöffnung zu einem Kontaktort (
15 ) der Oberfläche des Widerstandsdrahtes (9 ) mittels Laserbohren gebohrt wird. - Verfahren nach einem der Ansprüche 3 bis 5, dadurch gekennzeichnet, dass wenigstens eine Viaöffnung zu einem Kontaktort (
15 ) der Oberfläche des Widerstandsdrahtes (9 ) mittels galvanischer Kupferabscheidung gefüllt wird. - Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der Widerstandsdraht (
9 ) mittels Widerstandsschweißen auf die Kupferfolie geschweißt wird. - Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass ein Widerstandsdraht (
9 ) aus einer Kupfer enthaltenden Legierung verwendet wird. - Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass ein Widerstandsdraht (
9 ) aus einer Kupfer, Mangan und Nickel enthaltenden Legierung verwendet wird. - Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass ein Substrat (
7 ) aus einem glasfaserverstärkten Kunststoff verwendet wird.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102013226549.2A DE102013226549B4 (de) | 2013-12-19 | 2013-12-19 | Verfahren zur Herstellung einer Leiterplatte |
PCT/EP2014/077435 WO2015091218A1 (de) | 2013-12-19 | 2014-12-11 | Verfahren zur herstellung einer leiterplatte mit eingebettetem draht |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102013226549.2A DE102013226549B4 (de) | 2013-12-19 | 2013-12-19 | Verfahren zur Herstellung einer Leiterplatte |
Publications (2)
Publication Number | Publication Date |
---|---|
DE102013226549A1 true DE102013226549A1 (de) | 2015-06-25 |
DE102013226549B4 DE102013226549B4 (de) | 2022-03-31 |
Family
ID=52023517
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102013226549.2A Active DE102013226549B4 (de) | 2013-12-19 | 2013-12-19 | Verfahren zur Herstellung einer Leiterplatte |
Country Status (2)
Country | Link |
---|---|
DE (1) | DE102013226549B4 (de) |
WO (1) | WO2015091218A1 (de) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110446337A (zh) * | 2018-05-05 | 2019-11-12 | 铜陵国展电子有限公司 | 一种电阻线贴到双面电路板背面的led灯带及其制作方法 |
CN110446341A (zh) * | 2018-05-05 | 2019-11-12 | 铜陵国展电子有限公司 | 一种电阻线贴到双面电路板背面的线路板及其制作方法 |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102014016248B4 (de) * | 2014-11-04 | 2022-03-03 | Ksg Austria Gmbh | Leiterplatte mit mindestens einem Vierpolstrom-Messelement |
CN109819582A (zh) * | 2017-11-22 | 2019-05-28 | 奇酷互联网络科技(深圳)有限公司 | 电路板、电量监测电路、电路板制作方法及电子设备 |
CN113079621B (zh) * | 2021-03-29 | 2022-06-14 | 生益电子股份有限公司 | Pcb制作方法、pcb及导电介质的漏放检测方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0009992A1 (de) * | 1978-10-10 | 1980-04-16 | Bakelite Uk Limited | Gegenstände aus Widerstandsfolien und ihre Verwendung |
DE102006004322A1 (de) * | 2006-01-31 | 2007-08-16 | Häusermann GmbH | Leiterplatte mit zusätzlichen funktionalen Elementen sowie Herstellverfahren und Anwendung |
WO2008055672A1 (de) | 2006-11-08 | 2008-05-15 | Jumatech Gmbh | Drahtbeschriebene leiterplatte |
DE102012216926A1 (de) * | 2012-09-20 | 2014-03-20 | Jumatech Gmbh | Verfahren zur Herstellung eines Leiterplattenelements sowie Leiterplattenelement |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7391620B2 (en) * | 2003-04-18 | 2008-06-24 | International Business Machines Corporation | System for improving power distribution current measurement on printed circuit boards |
DE102006053697A1 (de) | 2006-11-13 | 2008-05-29 | Häusermann GmbH | Leiterplatte mit additiven und integrierten und mittels Ultraschall kontaktierten Kupferelementen und Herstellverfahren und Anwendung |
-
2013
- 2013-12-19 DE DE102013226549.2A patent/DE102013226549B4/de active Active
-
2014
- 2014-12-11 WO PCT/EP2014/077435 patent/WO2015091218A1/de active Application Filing
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0009992A1 (de) * | 1978-10-10 | 1980-04-16 | Bakelite Uk Limited | Gegenstände aus Widerstandsfolien und ihre Verwendung |
DE102006004322A1 (de) * | 2006-01-31 | 2007-08-16 | Häusermann GmbH | Leiterplatte mit zusätzlichen funktionalen Elementen sowie Herstellverfahren und Anwendung |
WO2008055672A1 (de) | 2006-11-08 | 2008-05-15 | Jumatech Gmbh | Drahtbeschriebene leiterplatte |
DE102012216926A1 (de) * | 2012-09-20 | 2014-03-20 | Jumatech Gmbh | Verfahren zur Herstellung eines Leiterplattenelements sowie Leiterplattenelement |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110446337A (zh) * | 2018-05-05 | 2019-11-12 | 铜陵国展电子有限公司 | 一种电阻线贴到双面电路板背面的led灯带及其制作方法 |
CN110446341A (zh) * | 2018-05-05 | 2019-11-12 | 铜陵国展电子有限公司 | 一种电阻线贴到双面电路板背面的线路板及其制作方法 |
Also Published As
Publication number | Publication date |
---|---|
DE102013226549B4 (de) | 2022-03-31 |
WO2015091218A1 (de) | 2015-06-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102013226549B4 (de) | Verfahren zur Herstellung einer Leiterplatte | |
DE3412492A1 (de) | Elektrischer kondensator als chip-bauelement | |
DE19615395A1 (de) | Elektrostatische Schutzvorrichtung und Verfahren zu ihrer Herstellung | |
EP3069582B1 (de) | Leiterplatte mit wenigstens einem eingebetteten präzisionswiderstand | |
DE69429293T2 (de) | Autoglasscheibe mit einer gedruckten Leiterstruktur | |
EP3189527B1 (de) | Elektrisches bauelement, bauelementanordnung und verfahren zur herstellung eines elektrischen bauelements sowie einer bauelementanordnung | |
DE102017102219A1 (de) | Planardynamischer Wandler | |
WO2014202282A1 (de) | Leiterplatte | |
EP2710864A1 (de) | Schaltungsträger | |
DE10108168C1 (de) | Verfahren zur Herstellung einer Multiwire-Leiterplatte | |
DE102016121856A1 (de) | Stator | |
WO2016030379A1 (de) | Verfahren zum herstellen eines schaltungsträgers und schaltungsträger für elektronische bauelemente | |
DE102010030966A1 (de) | Elektrisch leitende Verbindung zwischen zwei Kontaktflächen | |
DE102009033650A1 (de) | Verfahren und Verbindung eines elektronischen Bauteils mit einer Leiterplatte | |
WO2018220044A1 (de) | Elektrische komponente und verfahren zu deren herstellung | |
EP2092811B1 (de) | Drahtbeschriebene leiterplatte | |
AT511758B1 (de) | Verfahren zum Herstellen eines Halbzeuges für eine ein- oder mehrlagige Leiterplatte und Halbzeug | |
DE102005032804B4 (de) | Mehrschichtstruktur zum Aufnehmen einer elektronischen Schaltung | |
WO2016055277A1 (de) | Vorrichtung und verfahren zur strommessung in einer leiterbahn einer leiterplatte | |
DE102014210889B4 (de) | Verfahren zur Herstellung einer mehrlagigen Leiterplatte | |
DE102013226294A1 (de) | Widerstandsbauelement, dessen Herstellung und Verwendung | |
EP1375128A2 (de) | Verfahren zur Herstellung eines flächenhaften Metall-Kunststoff-Folienverbundes sowie danach hergestelltes Substrat | |
EP2868168B1 (de) | Leiterplatte, steuergerät, einrichtung mit einer vom steuergerät steuerbaren vorrichtung und kraftfahrzeug damit sowie verfahren zum herstellen der leiterplatte, des steuergeräts und der einrichtung | |
WO2019121912A1 (de) | Verfahren zum herstellen einer wärmeleitenden verbindung zwischen einem leistungsbauteil und einer metallischen schicht eines schaltungsträgers | |
DE102019132852A1 (de) | Verfahren zum Herstellen eines Leiterstrukturelements und Leiterstrukturelement |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R163 | Identified publications notified | ||
R012 | Request for examination validly filed | ||
R081 | Change of applicant/patentee |
Owner name: VITESCO TECHNOLOGIES GERMANY GMBH, DE Free format text: FORMER OWNER: CONTI TEMIC MICROELECTRONIC GMBH, 90411 NUERNBERG, DE |
|
R016 | Response to examination communication | ||
R081 | Change of applicant/patentee |
Owner name: VITESCO TECHNOLOGIES GERMANY GMBH, DE Free format text: FORMER OWNER: VITESCO TECHNOLOGIES GERMANY GMBH, 30165 HANNOVER, DE |
|
R018 | Grant decision by examination section/examining division | ||
R084 | Declaration of willingness to licence | ||
R020 | Patent grant now final |