WO2015072402A1 - 液晶表示装置およびその駆動方法 - Google Patents

液晶表示装置およびその駆動方法 Download PDF

Info

Publication number
WO2015072402A1
WO2015072402A1 PCT/JP2014/079549 JP2014079549W WO2015072402A1 WO 2015072402 A1 WO2015072402 A1 WO 2015072402A1 JP 2014079549 W JP2014079549 W JP 2014079549W WO 2015072402 A1 WO2015072402 A1 WO 2015072402A1
Authority
WO
WIPO (PCT)
Prior art keywords
liquid crystal
voltage
display device
unit
crystal display
Prior art date
Application number
PCT/JP2014/079549
Other languages
English (en)
French (fr)
Inventor
健太郎 植村
則夫 大村
達彦 須山
Original Assignee
シャープ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シャープ株式会社 filed Critical シャープ株式会社
Priority to US15/036,531 priority Critical patent/US9953594B2/en
Priority to JP2015547740A priority patent/JP6293167B2/ja
Priority to CN201480061952.2A priority patent/CN105765647B/zh
Publication of WO2015072402A1 publication Critical patent/WO2015072402A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/3406—Control of illumination source
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0245—Clearing or presetting the whole screen independently of waveforms, e.g. on power-on
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/065—Waveforms comprising zero voltage phase or pause
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • G09G2320/0214—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display with crosstalk due to leakage current of pixel switch in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G09G2330/022—Power management, e.g. power saving in absence of operation, e.g. no data being entered during a predetermined time
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers

Definitions

  • the present invention relates to a liquid crystal display device and a driving method thereof, and more particularly, to a liquid crystal display device and a driving method thereof for suppressing afterimages and flickers generated when a power supply is turned on.
  • a plurality of pixel forming portions are formed in a matrix.
  • Each pixel formation portion is provided with a thin film transistor (Thin Transistor: hereinafter referred to as “TFT”) operating as a switching element and a pixel capacitor connected to the data signal line through the TFT.
  • TFT Thin Transistor
  • a data signal for displaying an image is written as a data voltage in a pixel capacitor in the pixel formation portion.
  • This data voltage is applied to the liquid crystal layer of the pixel forming portion, and the orientation direction of the liquid crystal molecules is changed in a direction corresponding to the data voltage value.
  • the liquid crystal display device displays an image on the display unit by controlling the light transmittance of the liquid crystal layer for each pixel forming unit.
  • the TFTs of each pixel forming unit are also turned off.
  • the data voltage held in the pixel capacitance in the pixel formation portion is held thereafter after maintaining the value. That is, even after the power is turned off, the accumulated charge corresponding to the data voltage remains in the pixel capacitor.
  • the pause driving means that the scanning signal line is scanned to refresh the display image (also referred to as “refresh period”) and all the scanning signal lines are reduced in order to reduce the power consumption of the liquid crystal display device.
  • This is a driving method in which a pause period (also referred to as a “non-refresh period”) in which refresh is paused in a non-scanning state is alternately provided.
  • Japanese Patent Application Laid-Open No. 2011-85680 discloses a configuration in which the potential of the scanning signal line is controlled so that the off resistance of the TFT is lowered before the power is turned off in the off sequence operation. According to this configuration, the voltage held in the pixel formation portion is quickly cleared, so that accumulated charges hardly remain in the pixel formation portion when the power is turned off.
  • an object of the present invention is to provide a liquid crystal display device that does not cause a problem such as occurrence of flicker even when performing pause driving, and a driving method thereof.
  • 1st aspect of this invention is a liquid crystal display device which displays the image which the said input image data represents on the said display part by applying the voltage according to input image data to the liquid crystal layer of a display part,
  • a driving unit for applying a voltage corresponding to the input image data to the liquid crystal layer;
  • a display control unit configured to generate an alternating voltage when an off signal for stopping at least a part of functions of the liquid crystal display device is input and to control the driving unit so as to apply the alternating voltage to the liquid crystal layer; .
  • the display unit includes a plurality of pixel formation units configured to hold a voltage to be applied to the liquid crystal layer as a data voltage,
  • the display control unit A polarity bias calculation unit for obtaining a polarity bias value of a voltage applied to the liquid crystal layer;
  • an AC voltage generator that generates the AC voltage;
  • a balance control unit that controls the driving unit so that the operation of the driving unit differs before and after the input time of the off signal, When the polarity bias value at the input time point of the off signal obtained by the polarity bias calculation unit is greater than “0” after the input time point of the off signal, the balance control unit is The drive unit is controlled to apply the generated AC voltage to each of the plurality of pixel formation units.
  • the frame period is either a refresh period in which data voltages are written to the plurality of pixel formation units or a pause period in which writing of data voltages to the plurality of pixel formation units is suspended.
  • a REF / NREF discriminator for determining whether The polarity bias calculation unit holds the polarity bias value obtained based on the determination result by the REF / NREF determination unit, and outputs the polarity bias value at the input time of the off signal to the balance control unit.
  • the balance control unit includes a refresh period in which a data voltage is written to the plurality of pixel formation units and a plurality of pixel formation units before the time when the off signal is input, based on a determination result by the REF / NREF determination unit.
  • the drive unit is controlled such that a pause period in which data voltage writing is paused alternately appears.
  • a plurality of data signal lines and a plurality of scanning signal lines which are formed in the display unit and connect the pixel forming unit and the driving unit;
  • the balance control unit activates the plurality of scanning signal lines one by one or a plurality of lines in order and controls the driving unit to apply the AC voltage to the plurality of data signal lines. It is characterized by.
  • a sixth aspect of the present invention is the fifth aspect of the present invention, A backlight unit provided on the back side of the display unit, for irradiating backlight light toward the display unit;
  • the balance control unit controls the backlight unit to turn off the power of the backlight unit when the AC voltage is applied to the pixel forming unit.
  • a data signal line and a scanning signal line which are formed in the display unit and connect the pixel forming unit and the driving unit; After the AC voltage is applied to the pixel formation unit, the scanning signal lines are sequentially activated in order to discharge the data voltage held in the pixel formation unit, and the potential of the data signal line is set to a reference potential.
  • the drive unit is controlled as described above.
  • the off signal is a display off command for stopping the function of the display unit of the liquid crystal display device,
  • the liquid crystal display device shifts to a display-off period after the data voltage written in the pixel formation portion is discharged.
  • the off signal is a sleep-in command for shifting the liquid crystal display device to a sleep period,
  • the balance control unit drives the power supply circuit to stop the supply of the power supply voltage after discharging the data voltage written in the pixel forming unit when a sleep-in command is input.
  • the pixel forming unit includes: A pixel capacity for holding the data voltage; A switching element having a control terminal connected to the scanning signal line, a first conduction terminal connected to the data signal line, and a second conduction terminal connected to the pixel capacitor;
  • the switching element includes a thin film transistor in which a channel layer is formed of an oxide semiconductor.
  • An eleventh aspect of the present invention is the tenth aspect of the present invention,
  • the oxide semiconductor contains indium gallium zinc oxide as a main component.
  • the polarity of the AC voltage is inverted a plurality of times within one frame period.
  • the waveform of the AC voltage is a rectangular wave.
  • the amplitude of the AC voltage is a voltage equal to or higher than a voltage value corresponding to the maximum luminance among the luminances of the image represented by the input image data.
  • a fifteenth aspect of the present invention is a driving method of a liquid crystal display device that displays an image represented by the input image data on the display unit by applying a voltage corresponding to the input image data to the liquid crystal layer of the display unit.
  • a driving step for applying a voltage according to the input image data to the liquid crystal layer When an off signal instructing to stop at least a part of the functions of the liquid crystal display device is input, in order to reduce a bias in polarity due to a voltage applied to the liquid crystal layer by the time when the off signal is input, A polarity bias reducing step of applying an AC voltage to the liquid crystal layer.
  • the drive unit when an off signal for stopping at least some of the functions of the liquid crystal display device is input, the drive unit is controlled to generate an alternating voltage and apply it to the liquid crystal layer. .
  • the bias of the polarity of the voltage applied to the liquid crystal layer is reduced, so that charge accumulation due to the uneven distribution of impurity ions in the liquid crystal layer is eliminated or It is suppressed.
  • the AC voltage generated by the AC voltage generation unit is applied to each of the plurality of pixel formation units.
  • the drive unit is controlled.
  • the REF / NREF determination unit included in the display control unit determines whether it is a refresh period or a pause period for each frame period.
  • the polarity bias calculation unit holds the polarity bias value obtained based on the determination result, and outputs the polarity bias value at the time of input of the off signal to the balance control unit.
  • the balance control unit can reliably determine whether or not there is a polarity bias at the time of input of the off signal, and if there is a polarity bias, it can reduce the polarity bias by applying an AC voltage. .
  • the balance control unit controls the drive unit so that the pause drive in which the refresh period and the pause period appear alternately is performed. If the drive is paused, the polarity bias value increases, and impurity ions tend to be unevenly distributed in the liquid crystal layer. Therefore, when an off signal is input, the drive unit generates an alternating voltage and applies it to the liquid crystal layer in order to reduce the bias in the polarity of the voltage applied to the liquid crystal layer by the time when the off signal is input. To control. This eliminates or suppresses charge accumulation due to the uneven distribution of impurity ions in the liquid crystal layer, so that occurrence of flicker and the like can be suppressed when the liquid crystal display device is subsequently returned from the stopped state.
  • the scanning signal lines may be sequentially activated to apply the alternating voltage to the data signal lines, or A plurality of scanning signal lines may be sequentially activated to apply an AC voltage to the data signal lines.
  • an alternating voltage can be sequentially applied to the pixel formation portion connected to the active scanning signal line.
  • the greater the number of scanning signal lines the more AC voltage can be applied to all the pixel forming portions in a shorter time accordingly.
  • the power of the backlight unit when an AC voltage is applied to the pixel forming portion, the power of the backlight unit is turned off so that the backlight is not irradiated on the display portion. Thereby, it is possible to prevent erroneous recognition that an image is displayed on the display unit when an AC voltage is applied.
  • the scanning signal lines are sequentially activated to be held in the pixel forming portion.
  • the data voltage can be discharged to the data signal line at the reference potential.
  • the off signal is a display off command for stopping the function of the display unit.
  • the display off command is input, the data voltage held in the pixel forming unit is After being discharged, the display unit stops its function. In this way, not only is charge accumulation due to the uneven distribution of impurity ions in the liquid crystal layer eliminated or suppressed, but also after the data voltage is discharged, the liquid crystal display device shifts to the display off period. Accordingly, it is possible to suppress the occurrence of flicker when the liquid crystal display device is subsequently returned from the stopped state.
  • the ninth aspect of the present invention if a sleep-in command is input as an off signal, charge accumulation due to uneven distribution of impurity ions in the liquid crystal layer is eliminated or suppressed, and after the data voltage is discharged, The power supply circuit is turned off and the sleep period starts. In this manner, the accumulation of charges due to the uneven distribution of impurity ions in the liquid crystal layer is eliminated or suppressed, and after the data voltage is discharged, the supply of the power supply voltage is further stopped and the sleep period starts. Thereby, the power consumption of a liquid crystal display device can be reduced.
  • a thin film transistor in which a channel layer is formed of an oxide semiconductor is used as a switching element of each pixel formation portion in an active matrix liquid crystal display device.
  • the off-leakage current of the thin film transistor is greatly reduced, and the voltage written in the pixel capacitance of each pixel formation portion is held for a longer period.
  • by applying an AC voltage it is possible to reduce the bias in the polarity of the voltage applied to the liquid crystal layer by controlling the driving unit after the OFF signal is input. Therefore, when performing rest driving, it is possible to significantly reduce power consumption for image display while suppressing the occurrence of flicker and the like.
  • the eleventh aspect of the present invention by using indium gallium zinc oxide as the oxide semiconductor for forming the channel layer of the thin film transistor included in the pixel formation portion, the effect of the tenth aspect of the present invention can be reliably obtained. it can.
  • the polarity of the AC voltage is inverted a plurality of times in one frame period, the accumulation of charges due to the uneven distribution of impurity ions in the liquid crystal layer can be more reliably eliminated.
  • the waveform of the AC voltage is a rectangular wave, it can be efficiently generated using a circuit built in the liquid crystal display device.
  • the amplitude of the AC voltage is set to a voltage larger than the voltage value corresponding to the maximum luminance of the image displayed on the display unit based on the input image data, thereby allowing the liquid crystal layer to Accumulation of charges due to uneven distribution of impurity ions can be more reliably eliminated or suppressed.
  • FIG. 6 is a timing chart for explaining an example of pause driving in a liquid crystal display device. It is a figure for demonstrating the bias
  • FIG. 1 is a block diagram illustrating a configuration of a liquid crystal display device according to a first embodiment of the present invention. It is a figure which shows the procedure for eliminating the bias
  • FIG. 5 is a diagram illustrating an operation for eliminating a bias in polarity by applying an AC voltage during the AC refresh period shown in FIG. 4. More specifically, (A) is a diagram showing the polarity bias until a sleep-in command is input, and (B) is a diagram showing the elimination of the polarity bias during the AC refresh period.
  • FIG. 5 is a diagram showing a waveform of an AC voltage applied to a data signal line during the AC refresh period shown in FIG. 4.
  • (A) is a schematic diagram which shows the bias of the accumulation charge before applying an alternating voltage
  • (B) is It is a schematic diagram which shows the bias
  • a frame period for writing a voltage of a data signal representing an image to be displayed as a data voltage to the pixel formation portion is referred to as a “refresh frame period”, and writing of the data voltage
  • the frame period for pausing is called “pause frame period”.
  • “one frame period” is a period for refreshing one screen (rewriting or writing data voltage)
  • the length of “one frame period” is a general display with a refresh rate of 60 Hz.
  • the length of one frame period in the apparatus is 16.67 ms, the present invention is not limited to this.
  • FIG. 1 is a timing chart for explaining an example of pause driving in a liquid crystal display device.
  • the writing of the data voltage for one screen is performed in one frame period, and the writing of the data voltage is suspended for the subsequent 59 frame periods. That is, the display unit of the liquid crystal display device is driven so that one refresh frame period and 59 pause frame periods appear alternately. Therefore, the refresh rate is 1 Hz, and the refresh cycle is 1 second.
  • the polarity of the data voltage to be written to the pixel formation unit is inverted every refresh frame period.
  • the voltage polarity A indicates the polarity of the data voltage (that is, the voltage held in the pixel capacitance in the pixel formation portion) written in one pixel formation portion
  • the voltage polarity B indicates the other pixel.
  • a data voltage having a polarity different from the data voltage polarity written to the one pixel formation portion in the same frame period written in the formation portion is shown. As can be seen from the voltage polarities A and B shown in FIG.
  • the polarity of the data voltage held in the pixel capacitance in each pixel forming unit is inverted every second, so that the liquid crystal layer corresponding to the data voltage is applied to the liquid crystal layer.
  • the polarity of the applied voltage is also reversed every second.
  • the liquid crystal display device displays an image by applying a voltage to the liquid crystal layer and controlling the light transmittance of the liquid crystal layer.
  • a DC component is included in the voltage applied to the liquid crystal layer, charge accumulation due to the uneven distribution of impurity ions in the liquid crystal layer (hereinafter, simply referred to as “charge bias”) occurs, and as a result, flicker, afterimage, etc. Display failure occurs. Therefore, AC driving is performed in the liquid crystal display device.
  • the polarity of the voltage applied to the liquid crystal layer is inverted every predetermined period (typically every one frame period) like the voltage polarities A and B shown in FIG.
  • the temporal average value (or integral value) of the voltage applied to can be made substantially “0”.
  • the temporal average value of the voltage applied to the liquid crystal layer does not become “0”, and the charge may be biased.
  • the temporal integration value of the voltage applied to the liquid crystal layer becomes “0”.
  • the operation is stopped in a state where the charge is biased.
  • the bias in charge at this time is only due to the application of one frame of positive or negative voltage for one frame period (16.67 ms), so it was not recognized as the cause of display failure such as the occurrence of flicker. .
  • the liquid crystal display device that performs the pause driving as shown in FIG. 1 has a very long inversion period of 1 second, so that the power is often turned off and the operation is stopped in a state where the bias of charge is large.
  • the charge bias when the power supply is turned off will be described.
  • FIG. 2 is a diagram for explaining the polarity bias when the power of the liquid crystal display device that performs pause driving is turned off.
  • the “polarity bias” is the sum of the time during which the positive data voltage is held in the same pixel formation portion and the total time during which the negative data voltage is held in the same pixel formation portion. The difference is expressed below, and in the following, it is expressed in units of one frame period, but is not limited to this.
  • This bias in polarity is represented by the difference between the sum of frame periods in which a positive voltage is applied to the same position in the liquid crystal layer and the sum of frame periods in which a negative voltage is applied. "There is no bias in polarity.
  • the “charge bias” corresponds to this “polarity bias”, and both represent the same state. In the example shown in FIG. 2, it is assumed that there is no bias in polarity when the power is turned on.
  • the change in the polarity bias is shown by a solid line in the left graph in FIG. 2A, and the polarity pattern is shown in the schematic diagram on the right side in FIG.
  • the first one frame period becomes a refresh period
  • the subsequent 59 frame periods become a rest period.
  • the data voltage written in each pixel formation portion in the immediately preceding refresh period is held almost as it is.
  • the polarity pattern shown in FIG. 2 is shown with the number of pixels in the vertical direction being 5 and the number of pixels in the horizontal direction being 6 for convenience of explanation.
  • This polarity pattern is premised on a dot inversion driving method, but may be a line inversion driving method, a column inversion driving method, or the like.
  • the polarity of the retained data voltage is reversed.
  • the subsequent 59 frame period is a pause period, and the data voltage written in each pixel formation portion in the immediately preceding refresh period is held in the 59 frame period. Therefore, as shown in FIG.
  • the operation of the liquid crystal display device is stopped in a state where the polarity is largely biased.
  • Such problems such as the occurrence of flicker are caused by the accumulation of charges due to the uneven distribution of impurity ions in the liquid crystal layer.
  • the accumulation of charges is caused by the bias of the polarity of the voltage applied to the liquid crystal layer (hereinafter simply referred to as “polarity”). It is thought to be caused by "bias”.
  • polarity the bias of the polarity of the voltage applied to the liquid crystal layer
  • FIG. 3 is a block diagram showing a configuration of the liquid crystal display device 100 according to the first embodiment of the present invention.
  • the liquid crystal display device 100 includes a display control unit 200, a drive unit 300, a power supply circuit 400, a display unit 500, and a backlight unit 600.
  • the driving unit 300 includes a source driver 310 as a data signal line driving circuit and a gate driver 320 as a scanning signal line driving circuit. Both or one of the source driver 310 and the gate driver 320 may be integrally formed on the liquid crystal panel constituting the display unit 500.
  • a host 90 mainly composed of a CPU (Central Processing Unit) is provided outside the liquid crystal display device 100. As will be described later, the host 90 gives commands such as data DAT including input image data and a sleep-in command Sslp to the liquid crystal display device 100.
  • CPU Central Processing Unit
  • the display unit 500 is arranged in a matrix corresponding to the plurality of data signal lines SL, the plurality of scanning signal lines GL, the plurality of data signal lines SL, and the plurality of scanning signal lines GL.
  • a plurality of pixel forming portions 10 are formed. In FIG. 3, for convenience, one pixel forming portion 10 and one data signal line SL and one scanning signal line GL corresponding thereto are shown.
  • Each pixel forming unit 10 includes a thin film transistor (TFT) 11 operating as a switching element having a gate terminal connected to a corresponding scanning signal line GL and a source terminal connected to a corresponding data signal line SL, and a drain of the TFT 11
  • TFT thin film transistor
  • the pixel electrode 12 connected to the terminal, the common electrode 13 provided in common to the plurality of pixel forming portions 10, and the pixel electrode 12 and the common electrode 13 are sandwiched between the plurality of pixel forming portions.
  • a liquid crystal layer provided in common in the portion 10.
  • the liquid crystal capacitance formed by the pixel electrode 12 and the common electrode 13 constitutes a pixel capacitance Cp.
  • an auxiliary capacitor is provided in parallel with the liquid crystal capacitor in order to securely hold the voltage in the pixel capacitor Cp, and therefore the pixel capacitor Cp is actually constituted by a liquid crystal capacitor and an auxiliary capacitor.
  • a TFT using an oxide semiconductor for the channel layer is used as the TFT 11. More specifically, the channel layer of the TFT 11 is formed of an oxide semiconductor containing InGaZnOx (indium gallium zinc oxide) made of indium (In), gallium (Ga), zinc (Zn), and oxygen (O). .
  • InGaZnOx indium gallium zinc oxide
  • a TFT using InGaZnOx for the channel layer has a much smaller off-leakage current than a silicon-based TFT using polycrystalline silicon, amorphous silicon or the like for the channel layer. For this reason, the voltage written in the pixel capacitor Cp can be held for a longer period while maintaining the voltage value.
  • oxide semiconductors other than InGaZnO for example, indium, gallium, zinc, copper (Cu), silicon (Si), tin (Sn), aluminum (Al), calcium (Ca), germanium (Ge), and lead ( A similar effect can be obtained even when an oxide semiconductor containing at least one of Pb) is used for the channel layer.
  • oxide semiconductors other than InGaZnO, for example, indium, gallium, zinc, copper (Cu), silicon (Si), tin (Sn), aluminum (Al), calcium (Ca), germanium (Ge), and lead ( A similar effect can be obtained even when an oxide semiconductor containing at least one of Pb) is used for the channel layer.
  • the use of an oxide semiconductor as the channel layer of the TFT 11 is merely an example. Instead, a silicon-based semiconductor such as polycrystalline silicon or amorphous silicon may be used.
  • the display control unit 200 is typically realized as an IC (Integrated Circuit).
  • the display control unit 200 receives data DAT including input image data representing an image to be displayed from the host 90, and in response thereto, a source driver control signal Ssc, a gate driver control signal Sgc, a common voltage signal Scv, and the like. Is generated and output.
  • the source driver control signal Ssc is supplied to the source driver 310
  • the gate driver control signal Sgc is supplied to the gate driver 320
  • the common voltage signal Scv is supplied to the power supply circuit 400.
  • the power supply circuit 400 generates a common voltage based on the common voltage signal Scv and supplies the common voltage to the common electrode 13 of the display unit 500.
  • the display control unit 200 receives a sleep-in command Sslp that turns off the power of the liquid crystal display device 100 and shifts to the sleep period from the host 90, and the sleep-in command Sslp is further transmitted via the display control unit 200.
  • the source driver 310 and the gate driver 320 are also provided.
  • the sleep-in command Sslp and the display-off command Sdof described later may be referred to as “off signal”.
  • shifting to a sleep period and a display-off period, which will be described later may be referred to as “at least part of the function is stopped”.
  • the power supply circuit 400 also supplies a power supply voltage to each circuit such as the balance control circuit 24 included in the display control unit 200, the source driver 310 and the gate driver 320, the backlight unit 600, and the like.
  • the source driver 310 generates and outputs a data signal to be applied to each data signal line SL in accordance with the source driver control signal Ssc.
  • the source driver control signal Ssc includes, for example, a digital video signal representing an image to be displayed, a source start pulse signal, a source clock signal, a latch strobe signal, and a polarity switching control signal.
  • the source driver 310 operates a shift register, a sampling latch circuit, and the like (not shown) therein, and converts a digital signal obtained based on the input image data to a DA conversion (not shown).
  • the data signal is generated by converting the analog signal into a circuit.
  • the gate driver 320 repeats the application of the active scanning signal to each scanning signal line GL in a predetermined cycle in accordance with the gate driver control signal Sgc.
  • the gate driver control signal Sgc includes, for example, a gate clock signal and a gate start pulse signal.
  • the gate driver 320 generates the scanning signal by operating an internal shift register (not shown) in accordance with the gate clock signal and the gate start pulse signal.
  • the power supply circuit 400 supplies a power supply voltage necessary for operating the source driver 310, the gate driver 320, the display control unit 200, the backlight unit 600, and the like.
  • the backlight unit 600 provided on the back side of the display unit 500 irradiates the display unit 500 with backlight light from the back side.
  • the backlight unit 600 may be controlled by the display control unit 200, or may be controlled by other methods. Further, when the liquid crystal panel is of a reflective type, the backlight unit 600 is not necessary.
  • the data signal is applied to each data signal line SL, the scanning signal is applied to each scanning signal line GL, and the backlight unit 600 is driven, whereby the data DAT transmitted from the host 90 is added.
  • An image represented by the included input image data is displayed on the display unit 500 of the liquid crystal panel.
  • the display control unit 200 includes a REF / NREF determination circuit 21, a polarity deviation calculation circuit 22, and a balance control circuit 24, and the balance control circuit 24 further includes an AC voltage generation circuit 25.
  • the data DAT received from the host 90 is given to the REF / NREF discriminating circuit 21 and the balance control circuit 24, and the sleep-in command Sslp is given to the balance control circuit 24, the source driver 310, and the gate driver 320.
  • the REF / NREF determination circuit 21 determines a refresh period (REF period) or a pause period (NREF period) for each frame period based on the data DAT received from the host 90, and a REF / NREF signal indicating the determination result. Is generated and provided to the polarity deviation calculation circuit 22. The REF / NREF signal is also given to the balance control circuit 24 via the polarity deviation calculation circuit 22. For example, when the image represented by the input image data included in the data DAT received from the host 90 has changed from the image to be displayed in the previous frame period, the next frame period is determined as the refresh period.
  • a refresh frame period is inserted every predetermined period.
  • the REF / NREF signal is generated. For example, when the pause period continues for 59 frame periods, the REF / NREF signal is generated to set the next frame period as the refresh period. Thereby, the refresh period is inserted once per second.
  • each frame period should be a refresh period or a pause period.
  • any one of the following methods (1) to (5) may be used, or a method selected from these methods may be used in combination.
  • a dedicated signal indicating whether the frame period is a refresh period or a pause period is received from the host 90 for each frame period.
  • the host 90 writes data indicating whether the frame period is a refresh period or a pause period in a specific register provided in the display control unit 200.
  • the frame period in which the data DAT received from the host 90 includes the input image data is determined to be a refresh period, and the frame period in which the input image data is not included is determined to be a pause period. .
  • the frame period is refreshed or paused for each frame period so that refreshing is performed periodically (every predetermined time). Determine if it is a period.
  • the polarity deviation calculation circuit 22 has a register 23 for storing a value indicating the degree of polarity deviation at the present time.
  • the register 23 is referred to as a “polarity counter 23”
  • a value indicating the degree of polarity bias stored in the polarity bias counter 23 is represented by a symbol “Nb”.
  • the polarity deviation calculation circuit 22 sets this polarity deviation count value Nb to “0” in the initial state, and after the power is turned on, increments by “1” at the end of the first refresh frame period (value Nb is changed to Nb). After that, it is incremented by “1” every time one pause frame period ends until the next refresh frame period appears. That is, the polarity deviation count value Nb is counted up every frame period. In the present embodiment, it is assumed that there is no polarity bias when the power is turned on.
  • the polarity deviation calculation circuit 22 decrements by “1” (decreases the value Nb by “1”) when the next refresh frame period ends, and then the next refresh frame period appears. Until the end of one pause frame period, "1" is decremented. That is, the polarity deviation count value Nb is counted down every frame period. Thereafter, every time the refresh frame period appears, the polarity bias calculation circuit 22 alternately switches between an operation for counting up the polarity bias count value Nb and an operation for counting down. As a result, when an odd number of refreshes have been performed from the time of power-on to the present time, the polarity bias count value Nb is incremented by “1” every time one frame period ends after the present time. When an even number of refreshes are performed from the time of power-on to the present time, the polarity deviation count value Nb is decremented by “1” every time one frame period ends.
  • the polarity bias counter 23 holds the data voltage having the same polarity as the data voltage written in the pixel formation unit 10 immediately after the power of the liquid crystal display device 100 is turned on.
  • the first frame number which is the number of frame periods, and the frame period in which a data voltage having a polarity different from the polarity of the data voltage written in the pixel forming unit 10 immediately after the ON time point is held in the pixel forming unit.
  • the difference from the second frame number, which is a number is held as a polarity deviation count value Nb indicating the degree of polarity deviation of the voltage applied to the liquid crystal layer.
  • the polarity deviation count value Nb is read by the balance control circuit 24 when the sleep-in command Sslp is input to the balance control circuit 24.
  • the balance control circuit 24 is based on the data DAT received from the host 90 and the REF / NREF signal until the sleep-in command Sslp instructing the transition to the sleep mode is input from the host 90 after the power is turned on.
  • the source driver 310 and the gate driver 320 are controlled. Thereby, the display unit 500 is driven by the source driver 310 and the gate driver 320 so as to display an image represented by the input image data included in the data DAT. As described above, the liquid crystal display device 100 of the present embodiment is driven to be idle.
  • refresh is performed to rewrite the data voltage held in each pixel forming unit 10 based on the input image data so that the polarity is inverted, and pauses.
  • all the scanning signal lines GL are set in a non-selected state, and refresh is suspended.
  • the refresh is performed every predetermined period (hereinafter referred to as this refresh). Is referred to as “periodic refresh”), the driving shown in FIG. 1 is performed.
  • FIG. 4 is a diagram showing a procedure for eliminating the charge bias in the liquid crystal display device 100 of the present embodiment.
  • a sleep-in command (SLEEPIN Command: hereinafter abbreviated as “Sslp”) is input from the host 90 during a frame period (image display period) in which an image is displayed on the display unit 500 of the liquid crystal display device 100. Then, the liquid crystal display device 100 stops displaying an image in the next frame period, and shifts to an AC refresh period.
  • the balance control circuit 24 eliminates the accumulation of charges due to the uneven distribution of impurity ions at the end of the image display period, so that the polarity bias count value Nb becomes substantially “0”. And controls the operation of the gate driver 320. Specifically, each of the scanning signal lines GL is sequentially activated one by one in a state where an AC voltage Vac described later is continuously applied to the data signal line SL. As a result, the TFT 11 of the pixel formation unit 10 connected to the active scanning signal line GL is turned on, and the AC voltage Vac is applied to the liquid crystal layer. As a result, the distribution of positive and negative impurity ions attached to the liquid crystal molecules becomes uniform, and charge accumulation in the pixel forming portion 10 is eliminated.
  • the polarity bias is substantially“ 0 ”
  • the polarity bias is substantially“ 0 ”
  • the AC voltage Vac is generated by the AC voltage generation circuit 25 when the sleep-in command Sslp is input from the host 90 and the AC refresh period starts.
  • the AC refresh period is normally one frame period, but may be two frame periods or more as long as the polarity deviation count value Nb is large.
  • the sleep-in sequence is started.
  • black scanning is first performed.
  • the black scan is a scan performed to discharge the data voltage held in the pixel capacitor Cp of the pixel forming unit 10 when the sleep-in command Sslp is input from the host 90.
  • the balance control circuit 24 controls the source driver 310 and the gate driver 320 so that the data voltage held in the pixel capacitor Cp is discharged.
  • the gate driver 320 is controlled so that one scanning signal line GL is provided.
  • the TFTs 11 are activated in turn to turn on the TFTs 11.
  • the data voltage held in the pixel capacitor Cp is discharged to the data signal line SL via the TFT 11.
  • the screen of the display unit 500 becomes black and no image is displayed.
  • the black scan time is normally one frame period, but a longer frame period may be used in order to discharge the data voltage more completely.
  • the off sequence starts.
  • the balance control circuit 24 turns off the power supply circuit 400 and stops the supply of the power supply voltage to each circuit such as the source driver 310 and the gate driver 320. Thereby, each circuit stops its operation, and the liquid crystal display device 100 shifts to a sleep period.
  • the count value Nb of the polarity deviation counter 23 is initialized to “0”.
  • FIG. 5 is a diagram illustrating an operation for eliminating the bias in polarity by applying the AC voltage Vac during the AC refresh period. As in the case shown in FIG. 1, the operation shown in FIG. 5 is performed once per second without insertion of forced refresh, and each time the periodic refresh is performed, each pixel forming unit 10 is operated. The polarity of the held data voltage is inverted. 5 is the same as the view described in FIG.
  • FIG. 5 (A) is a diagram showing the bias in polarity until the sleep-in command Sslp is input.
  • the count value Nb of the polarity deviation counter 23 changes as shown by a dotted line in FIG.
  • FIG. 5B is a diagram illustrating the elimination of the polarity bias in the AC refresh period.
  • the AC voltage Vac is applied to the pixel capacitor Cp of the pixel formation unit 10.
  • the liquid crystal molecules to which the impurity ions are attached are distributed uniformly, and the accumulation of charges due to the uneven distribution of the impurity ions is eliminated.
  • the AC refresh period ends and the next sleep-in sequence is started.
  • the sleep-in command Sslp is input when the polarity bias count value Nb is incremented by 1 has been described.
  • the polarity bias count value Nb is decremented by one
  • the sleep-in command Sslp is input, similarly, the AC refresh period is started, and the pixel capacitance Cp of the pixel forming unit 10 is switched to AC.
  • the voltage Vac By applying the voltage Vac, the polarity deviation can be eliminated.
  • the polarity bias can be eliminated by applying the AC voltage Vac in the same manner regardless of the traveling direction of the polarity bias.
  • the refresh is only the regular refresh. However, the same applies when not only the regular refresh but also the forced refresh is included.
  • FIG. 6 is a diagram showing a waveform of the AC voltage Vac applied to the data signal line SL during the AC refresh period.
  • the waveform of the AC voltage Vac applied during the AC refresh period is preferably a rectangular wave. This is because the rectangular wave AC voltage Vac can be efficiently generated using a circuit built in the liquid crystal display device, but the same effect can be obtained by applying a sine wave AC voltage. Obtainable.
  • the frequency of the AC voltage Vac to be applied is about 5 to 15 times the frequency. Specifically, 300 to 900 Hz is preferable. Further, it is more preferably about 8 to 10 times, specifically 500 to 600 Hz. In this way, by inverting the polarity of the AC voltage Vac a plurality of times in one frame period, it is possible to more reliably eliminate charge accumulation due to uneven distribution of impurity ions in the liquid crystal layer.
  • the period during which the AC voltage Vac is applied is normally one frame period, but may be two frame periods or more as described above.
  • the AC voltage Vac is applied until the polarity bias count value Nb becomes “0”.
  • the polarity bias count value Nb is a value sufficiently close to “0” (the charge bias is negligible).
  • the application of the AC voltage Vac may be stopped.
  • the amplitude of the AC voltage Vac is preferably set to a voltage larger than a voltage value corresponding to the maximum luminance of the image displayed on the display unit based on the input image data.
  • a typical amplitude of the AC voltage Vac is, for example, ⁇ 5V.
  • FIG. 7 is a schematic diagram showing the bias of accumulated charge due to the uneven distribution of impurity ions in the pixel forming portion 10, and more specifically, FIG. 7A is a schematic diagram showing the bias of accumulated charge before application of the AC voltage Vac.
  • FIG. 7B is a schematic diagram showing the bias of accumulated charge after application of the AC voltage Vac.
  • FIG. 7A before application of the AC voltage Vac in the AC refresh period, the liquid crystal molecules 15a to which the positive impurity ions are attached and the liquid crystal molecules 15b to which the negative impurity ions are attached respectively 10 are gathered and distributed.
  • the balance control circuit 24 controls the source driver 310 and the gate driver 320 so that the AC voltage Vac generated by the AC voltage generation circuit 25 is applied to each pixel forming unit 10.
  • the liquid crystal display device 100 shifts to a sleep period. Thereby, the power consumption of the liquid crystal display device 100 is reduced.
  • FIG. 8 is a diagram showing the relationship between the scanning signal lines GL and the data signal lines SL of the liquid crystal display device according to the second embodiment of the present invention and the respective applied voltages.
  • the configuration of the liquid crystal display device according to the present embodiment is the same as the configuration of the liquid crystal display device according to the first embodiment, and a description thereof will be omitted.
  • the scanning signal lines GL are sequentially activated one by one, and the TFTs 11 connected to the scanning signal lines GL are connected.
  • the AC voltage Vac is applied to the data signal line SL.
  • the AC voltage Vac was applied to the pixel capacitor Cp connected to the data signal line SL through the on-state TFT.
  • the number of scanning signal lines GL formed in the pixel forming unit 10 is n (n is an integer satisfying 1 ⁇ n).
  • the number of scanning signal lines GL that are activated collectively is not limited to three or n, and may be activated collectively k (k is an integer that satisfies 2 ⁇ k ⁇ n). .
  • the AC refresh period can be shortened as compared with the case where the scanning signal lines GL are activated one by one. As a result, it is possible to shorten the time from when the sleep-in command Sslp is input until the sleep period is started.
  • FIG. 9 is a diagram illustrating a procedure for eliminating the charge bias when an image is not displayed on the display unit 500 in the liquid crystal display device according to the third embodiment of the present embodiment.
  • the configuration of the liquid crystal display device according to the present embodiment is the same as the configuration of the liquid crystal display device according to the first embodiment, and a description thereof will be omitted.
  • a display-off command (hereinafter, “Sdof”) is input from the host 90 during a frame period (image display period) in which an image is displayed on the display unit 500 of the liquid crystal display device. Then, as in the case where the sleep-in command Sslp is input in the first embodiment, the liquid crystal display device stops image display in the next frame period and shifts to the AC refresh period.
  • the balance control circuit 24 controls the operations of the source driver 310 and the gate driver 320 so that the polarity bias at the end of the image display period is eliminated and the charge accumulation is substantially eliminated. . Since the specific operation in the AC refresh period is the same as the operation in the AC refresh period described in the first embodiment, the description thereof is omitted.
  • the display off sequence is started.
  • a display off scan (hereinafter abbreviated as “off scan”) is first performed.
  • the off scan is a scan performed to discharge the data voltage held in the pixel capacitor Cp of the pixel forming unit 10 to the data signal line SL when the display off command Sdof is input from the host 90. For this reason, the off scan is substantially the same scan as the black scan described in the first embodiment, but the description thereof is omitted.
  • the power supply circuit 400 is stopped in order to stop the supply of the power supply voltage to each circuit after the end of the black scan.
  • the display off sequence does not stop the operation of each circuit, so there is nothing equivalent to the off sequence shown in FIG. For this reason, when the off scan ends, the liquid crystal display device immediately shifts to the display off period.
  • the count value Nb of the polarity deviation counter 23 is initialized to “0” at the end of the off-scan.
  • the AC refresh period and the off-scan period are usually one frame period, but may be two frame periods or more as long as the polarity deviation count value Nb is large.
  • the AC refresh period starts and the pixel capacitance Cp of each pixel forming unit 10 is changed.
  • An AC voltage Vac is applied to.
  • charge accumulation due to the uneven distribution of impurity ions is eliminated, so that when the display off period ends and an image is displayed again on the display unit 500, an afterimage due to liquid crystal burn-in occurs or the optimum common voltage is reduced. It is possible to prevent the problem of flickering due to deviation.
  • the present invention is applied to a liquid crystal display device capable of performing rest driving, and is used particularly for suppressing the occurrence of flicker and improving display quality.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)

Abstract

休止駆動を行う場合であってもフリッカー発生等の問題が生じない液晶表示装置およびその駆動方法を提供する。 液晶表示装置にスリープインコマンドが入力されると、当該コマンドの入力時点までに液晶層に印加された電圧による極性の偏りに起因して偏在した不純物イオンによる電荷の蓄積を解消するために、交流電圧を生成して液晶層に印加するようにソースドライバおよびゲートドライバを制御する。これにより、液晶表示装置は、偏在した不純物イオンによる電荷の蓄積が解消された状態でスリープ期間に移行する。このため、スリープ期間から復帰したときに、液晶の焼き付きによる残像が生じたり最適共通電圧のずれによるフリッカーが生じたりすることがなくなる。

Description

液晶表示装置およびその駆動方法
　本発明は、液晶表示装置およびその駆動方法に関し、特に、電源をオンしたときに発生する残像やフリッカーを抑制する液晶表示装置およびその駆動方法に関する。
　アクティブマトリクス型液晶表示装置の表示部には、複数の画素形成部がマトリクス状に形成されている。各画素形成部には、スイッチング素子として動作する薄膜トランジスタ（Thin Film Transistor：以下「ＴＦＴ」という）と、当該ＴＦＴを介してデータ信号線に接続された画素容量とが設けられている。このＴＦＴをオン／オフすることにより、画像を表示するためのデータ信号が画素形成部内の画素容量にデータ電圧として書き込まれる。このデータ電圧は画素形成部の液晶層に印加され、液晶分子の配向方向をデータ電圧値に応じた方向に変化させる。このようにして液晶表示装置は、画素形成部毎に液晶層の光透過率を制御して表示部に画像を表示する。
　しかし、上記のような液晶表示装置において、画像が表示部に表示されているときに電源がオフされれば、各画素形成部のＴＦＴもオフ状態になる。このとき画素形成部内の画素容量に保持されていたデータ電圧はその値を維持した状態でその後も保持される。すなわち、電源をオフした後も、データ電圧に相当する蓄積電荷が画素容量に残存する。このため、画素形成部におけるＴＦＴのオフリーク電流（オフ状態のときにＴＦＴに流れる電流）が小さい場合（例えば酸化インジウムガリウム亜鉛等の酸化物半導体をチャネル層に用いたＴＦＴの場合）には、直流電圧が印加され続けることにより、その後に電源をオンしたときに液晶の焼き付きによる残像が生じたり最適共通電圧のずれによるフリッカーが生じたりするという問題（以下「フリッカー発生等の問題」という）が発生する。
　特に、このようなフリッカー発生等の問題は、オフリーク電流が小さいＴＦＴを使用する「休止駆動」において生じやすい。ここで休止駆動とは、液晶表示装置の消費電力を低減するために、走査信号線を走査して表示画像のリフレッシュを行う走査期間（「リフレッシュ期間」ともいう）と、全ての走査信号線を非走査状態にしてリフレッシュを休止する休止期間（「非リフレッシュ期間」ともいう）とを交互に設ける駆動方法である。
　これに対し、オフシーケンス動作において電源をオフする前に、ＴＦＴのオフ抵抗が低下するように走査信号線の電位を制御する構成が日本の特開２０１１－８５６８０号公報に記載されている。この構成によれば、画素形成部に保持されている電圧は速やかにクリアされるので、電源をオフしたときに画素形成部に蓄積電荷が残存しにくくなる。
日本の特開２０１１－８５６８０号公報
　しかしながら、本願発明者は、休止駆動を行う液晶表示装置では、電源オフ後に、画素容量に保持されているデータ電圧（画素容量に蓄積された電荷）を放電させるべく日本の特開２０１１－８５６８０号公報に記載の構成を採用しても、液晶層内の不純物イオンの偏在による電荷の蓄積に起因するフリッカー発生等の問題が解消されないことを見出した。
　そこで本発明は、休止駆動を行う場合であってもフリッカー発生等の問題が生じない液晶表示装置およびその駆動方法を提供することを目的とする。
　本発明の第１の局面は、入力画像データに応じた電圧を表示部の液晶層に印加することにより前記入力画像データの表す画像を前記表示部に表示する液晶表示装置であって、
　前記入力画像データに応じた電圧を前記液晶層に印加するための駆動部と、
　前記液晶表示装置の少なくとも一部の機能の停止させるオフ信号が入力されると交流電圧を生成し、前記交流電圧を前記液晶層に印加するように前記駆動部を制御する表示制御部とを備える。
　本発明の第２の局面は、本発明の第１の局面において、
　前記表示部は、前記液晶層に印加すべき電圧をデータ電圧として保持するように構成された複数の画素形成部を含み、
　前記表示制御部は、
　　前記液晶層に印加された電圧の極性偏り値を求める極性偏り算出部と、
　　前記オフ信号が入力されると、前記交流電圧を生成する交流電圧生成部と、
　　前記オフ信号の入力時点以前と入力時点以後とで前記駆動部の動作が異なるように前記駆動部を制御するバランス制御部とを含み、
　前記バランス制御部は、前記オフ信号の入力時点以後において、前記極性偏り算出部により求められた前記オフ信号の入力時点における前記極性偏り値が“０”よりも大きいとき、前記交流電圧生成部で生成された前記交流電圧を前記複数の画素形成部にそれぞれ印加するように前記駆動部を制御することを特徴とする。
　本発明の第３の局面は、本発明の第２の局面において、
　前記表示制御部は、各フレーム期間につき当該フレーム期間が前記複数の画素形成部にデータ電圧を書き込むリフレッシュ期間または前記複数の画素形成部へのデータ電圧の書込を休止する休止期間のいずれであるかを判定するＲＥＦ／ＮＲＥＦ判別部を更に含み、
　前記極性偏り算出部は、前記ＲＥＦ／ＮＲＥＦ判別部による判定結果に基づいて求めた前記極性偏り値を保持し、前記オフ信号の入力時点における前記極性偏り値を前記バランス制御部に出力することを特徴とする。
　本発明の第４の局面は、本発明の第３の局面において、
　前記バランス制御部は、前記オフ信号の入力時点以前においては、前記ＲＥＦ／ＮＲＥＦ判別部による判定結果に基づき、前記複数の画素形成部にデータ電圧を書き込むリフレッシュ期間と前記複数の画素形成部へのデータ電圧の書込を休止する休止期間とが交互に現れるように前記駆動部を制御することを特徴とする。
　本発明の第５の局面は、本発明の第２の局面において、
　前記表示部に形成され、前記画素形成部と前記駆動部とを接続する複数本のデータ信号線および複数本の走査信号線を更に備え、
　前記バランス制御部は、前記複数本の走査信号線を１本または複数本ずつまとめて順にアクティブにすると共に、前記複数本のデータ信号線に前記交流電圧を印加するように駆動部を制御することを特徴とする。
　本発明の第６の局面は、本発明の第５の局面において、
　前記表示部の背面側に設けられ、前記表示部に向けてバックライト光を照射するためのバックライトユニットを更に備え、
　前記バランス制御部は、前記画素形成部に前記交流電圧が印加されているときに、前記バックライトユニットの電源をオフするように前記バックライトユニットを制御することを特徴とする。
　本発明の第７の局面は、本発明の第２の局面において、
　前記表示部に形成され、前記画素形成部と前記駆動部とを接続するデータ信号線および走査信号線を更に備え、
　前記交流電圧を前記画素形成部に印加した後に、前記画素形成部に保持されている前記データ電圧を放電させために、前記走査信号線を順にアクティブにし、前記データ信号線の電位を基準電位になるように前記駆動部を制御することを特徴とする。
　本発明の第８の局面は、本発明の第７の局面において、
　前記オフ信号は、前記液晶表示装置を前記表示部の機能を停止させるためのディスプレイオフコマンドであり、
　前記液晶表示装置は、前記画素形成部に書き込まれたデータ電圧が放電された後にディスプレイオフ期間に移行することを特徴とする。
　本発明の第９の局面は、本発明の第７の局面において、
　電源電圧を供給する電源回路を更に備え、
　前記オフ信号は、前記液晶表示装置をスリープ期間に移行させるためのスリープインコマンドであり、
　前記バランス制御部は、スリープインコマンドが入力されれば、前記画素形成部に書き込まれたデータ電圧を放電させた後に、前記電源電圧の供給を停止するように前記電源回路を駆動することを特徴とする。
　本発明の第１０の局面は、本発明の第２の局面において、
　前記画素形成部と前記駆動部とを接続する、前記表示部に形成されたデータ信号線および走査信号線を更に備え、
　前記画素形成部は、
　　前記データ電圧を保持するための画素容量と、
　　前記走査信号線に制御端子が接続され、前記データ信号線に第１導通端子が接続され、前記画素容量に第２導通端子が接続されたスイッチング素子とを含み、
　前記スイッチング素子は、酸化物半導体によりチャネル層が形成された薄膜トランジスタを含むことを特徴とする。
　本発明の第１１の局面は、本発明の第１０の局面において、
　前記酸化物半導体は、酸化インジウムガリウム亜鉛を主成分とすることを特徴とする。
　本発明の第１２の局面は、本発明の第１の局面において、
　前記交流電圧は、１フレーム期間内に極性が複数回反転することを特徴とする。
　本発明の第１３の局面は、本発明の第１の局面において、
　前記交流電圧の波形は矩形波であることを特徴とする。
　本発明の第１４の局面は、本発明の第１の局面において、
　前記交流電圧の振幅は、前記入力画像データの表す画像の輝度のうち最大輝度に対応する電圧値以上の電圧であることを特徴とする。
　本発明の第１５の局面は、入力画像データに応じた電圧を表示部の液晶層に印加することにより前記入力画像データの表す画像を前記表示部に表示する液晶表示装置の駆動方法であって、
　前記入力画像データに応じた電圧を前記液晶層に印加するための駆動ステップと、
　前記液晶表示装置の少なくとも一部の機能の停止を指示するオフ信号が入力されると、前記オフ信号の入力時点までに前記液晶層に印加された電圧による極性の偏りを低減するために、前記液晶層に交流電圧を印加する極性偏り低減ステップとを備える。
　本発明の第１の局面によれば、液晶表示装置の少なくとも一部の機能を停止させるオフ信号が入力されると、交流電圧を生成して液晶層に印加するように駆動部が制御される。これにより、液晶表示装置の少なくとも一部の機能が停止された時点において、液晶層への印加電圧の極性の偏りが低減されるので、液晶層内の不純物イオンの偏在による電荷の蓄積が解消または抑制される。その結果、その後に液晶表示装置を停止状態から復帰させたときにフリッカーの発生等を抑えることができる。
　本発明の第２の局面によれば、オフ信号の入力時点における極性偏り値が“０”よりも大きいとき、交流電圧生成部で生成された交流電圧を複数の画素形成部にそれぞれ印加されるように駆動部が制御される。これにより、オフ信号の入力時点における極性偏り値が“０”よりも大きければ、上記第１の発明の効果と同様の効果が得られる。
　本発明の第３の局面によれば、表示制御部に含まれているＲＥＦ／ＮＲＥＦ判別部は、フレーム期間毎にリフレッシュ期間または休止期間のいずれであるかを判定する。極性偏り算出部はその判定結果に基づいて求めた極性偏り値を保持し、オフ信号の入力時点における極性偏り値をバランス制御部に出力する。これにより、バランス制御部は、オフ信号の入力時点における極性の偏りの有無を確実に判断し、極性の偏りがある場合には、交流電圧を印加することによって極性の偏りを低減することができる。その結果、液晶表示装置の少なくとも一部の機能が停止された時点において、液晶層内の不純物イオンの偏在による電荷の蓄積が解消または抑制される。その結果、その後に液晶表示装置を停止状態から復帰させたときにフリッカーの発生等を抑えることができる。
　本発明の第４の局面によれば、オフ信号の入力時点以前においては、バランス制御部は、リフレッシュ期間と休止期間が交互に現れる休止駆動が行われるように駆動部を制御する。休止駆動を行えば極性偏り値が大きくなるので、液晶層内に不純物イオンが偏在しやすくなる。そこで、オフ信号が入力されると、当該オフ信号の入力時点までに液晶層に印加された電圧の極性の偏りを低減するために、交流電圧を生成して液晶層に印加するように駆動部を制御する。これにより、液晶層内の不純物イオンの偏在による電荷の蓄積が解消または抑制されるので、その後に液晶表示装置を停止状態から復帰させたときにフリッカーの発生等を抑えることができる。
　本発明の第５の局面によれば、各画素形成部に交流電圧を印加する際に、走査信号線を１本ずつ順にアクティブにしてデータ信号線に交流電圧を印加しても良く、または、走査信号線を複数本ずつ順にアクティブにしてデータ信号線に交流電圧を印加しても良い。いずれの場合にもアクティブな走査信号線に接続された画素形成部に順に交流電圧を印加することができる。特に、走査信号線を複数本ずつ順にアクティブにする場合には、その本数が多ければ多いほど、それに応じてより短時間で全ての画素形成部に交流電圧を印加することができる。
　本発明の第６の局面によれば、画素形成部に交流電圧を印加しているときには、バックライト光が表示部に照射されないように、バックライトユニットの電源をオフする。これにより、交流電圧を印加しているときに、表示部に画像が表示されていると誤って認識されることを防止できる。
　本発明の第７の局面によれば、交流電圧を画素形成部に印加することによって極性の偏りを解消または低減した後に、走査信号線を順にアクティブにすることによって、画素形成部に保持されているデータ電圧を基準電位になっているデータ信号線に放電させることができる。これにより、液晶表示装置の少なくとも一部の機能が停止された時点以後も、液晶層内の不純物イオンの偏在による電荷の蓄積が解消されるだけでなく、データ電圧も画素形成部に保持され続けることがなくなる。その結果、その後に液晶表示装置を停止状態から復帰させたときにフリッカーの発生等を抑えることができる。
　本発明の第８の局面によれば、オフ信号は、表示部の機能を停止させるためのディスプレイオフコマンドであり、ディスプレイオフコマンドが入力されれば、画素形成部に保持されているデータ電圧が放電された後に、表示部はその機能を停止する。このように、液晶層内の不純物イオンの偏在による電荷の蓄積が解消または抑制されるだけでなく、更にデータ電圧も放電された後に、液晶表示装置はディスプレイオフ期間に移行する。これにより、その後に液晶表示装置を停止状態から復帰させたときにフリッカーの発生等を抑えることができる。
　本発明の第９の局面によれば、オフ信号としてスリープインコマンドが入力されれば、液晶層内の不純物イオンの偏在による電荷の蓄積が解消または抑制され、更にデータ電圧が放電された後に、電源回路がオフされてスリープ期間に移行する。このように、液晶層内の不純物イオンの偏在による電荷の蓄積が解消または抑制され、データ電圧が放電された後に、更に電源電圧の供給も停止された状態でスリープ期間に移行する。これにより、液晶表示装置の消費電力を低減することができる。
　本発明の第１０の局面によれば、アクティブマトリクス型の液晶表示装置における各画素形成部のスイッチング素子として、酸化物半導体によりチャネル層が形成された薄膜トランジスタが使用される。これにより、薄膜トランジスタのオフリーク電流が大幅に低減され、各画素形成部の画素容量に書き込まれた電圧はより長期間保持される。また、交流電圧を印加することによって、オフ信号の入力時点以後の駆動部の制御によって液晶層への印加電圧の極性の偏りを低減することができる。したがって、休止駆動を行う場合には、フリッカーの発生等を抑制しつつ、画像表示のための消費電力を大幅に低減することができる。
　本発明の第１１の局面によれば、画素形成部に含まれる薄膜トランジスタのチャネル層を形成する酸化物半導体として酸化インジウムガリウム亜鉛を用いることにより、上記第１０の発明の効果を確実に得ることができる。
　本発明の第１２の局面によれば、交流電圧の極性を１フレーム期間に複数回反転させるので、液晶層内の不純物イオンの偏在による電荷の蓄積をより確実に解消することができる。
　本発明の第１３の局面によれば、交流電圧の波形は矩形波であるので、液晶表示装置に内蔵される回路を利用して効率的に生成することができる。
　本発明の第１４の局面によれば、交流電圧の振幅を、入力画像データに基づいて表示部に表示される画像の最大輝度に対応する電圧値よりも大きな電圧にすることにより、液晶層内の不純物イオンの偏在による電荷の蓄積をより確実に解消または抑制することができる。
　本発明の第１５の局面によれば、上記第１の発明の効果と同様の効果を得ることができる。
液晶表示装置における休止駆動の一例を説明するためのタイミングチャートである。 休止駆動を行う液晶表示装置の電源オフ時における極性の偏りを説明するための図である。より詳しくは、（Ａ）は電源がオンされてから１秒が経過するまでの期間すなわちｔ＝０～１の期間における極性の偏りの変化と当該液晶表示装置の表示部における極性パターンとを示す図であり、（Ｂ）はｔ＝１～２の期間における極性の偏りの変化と極性パターンとを示す図であり、（Ｃ）は、ｔ＝２～３の期間における極性の偏りの変化と極性パターンとを示す図である。 本発明の第１の実施形態に係る液晶表示装置の構成を示すブロック図である。 本実施形態の液晶表示装置において電荷の偏りを解消するための手順を示す図である。 図４に示す交流リフレッシュ期間において交流電圧を印加することにより極性の偏りを解消する動作を示す図である。より詳しくは、（Ａ）はスリープインコマンドが入力されるまでの極性の偏りを示す図であり、（Ｂ）は交流リフレッシュ期間における極性の偏りの解消を示す図である。 図４に示す交流リフレッシュ期間にデータ信号線に印加する交流電圧の波形を示す図である。 画素形成部における不純物イオンの偏在による蓄積電荷の偏りを示す模式図であり、より詳しくは、（Ａ）は交流電圧を印加する前の蓄積電荷の偏りを示す模式図であり、（Ｂ）は交流電圧を印加した後の蓄積電荷の偏りを示す模式図である。 本発明の第２の実施形態に係る液晶表示装置の走査信号線およびデータ信号線とそれぞれの印加電圧との関係を示す図である。 本実施形態の第３の実施形態に係る液晶表示装置において表示部に画像が表示されないようにする際に、電荷の偏りを解消するための手順を示す図である。
　以下では、休止駆動を行う液晶表示装置を中心に本発明の各実施形態を説明するが、本発明は休止駆動を行わない液晶表示装置にも適用可能である。また、休止駆動を行う液晶表示装置の説明において、表示すべき画像を表すデータ信号の電圧をデータ電圧として画素形成部に書き込むためのフレーム期間を「リフレッシュフレーム期間」といい、データ電圧の書込を休止するフレーム期間を「休止フレーム期間」という。なお、「１フレーム期間」とは１画面分のリフレッシュ（データ電圧の書換または書込）のための期間であり、「１フレーム期間」の長さは、リフレッシュレートが６０Ｈｚである一般的な表示装置における１フレーム期間の長さである１６．６７ｍｓとするが、本発明はこれに限定されない。
＜０．基礎検討＞
　本発明の実施形態を説明する前に、上記課題を解決すべく本願発明者によりなされた基礎検討について説明する。
　図１は、液晶表示装置における休止駆動の一例を説明するためのタイミングチャートである。この例では、１フレーム期間で１画面分のデータ電圧の書込が行われ、その後の５９フレーム期間はデータ電圧の書込が休止される。すなわち、１個のリフレッシュフレーム期間と５９個の休止フレーム期間とが交互に現れるように液晶表示装置の表示部が駆動される。したがって、リフレッシュレートは１Ｈｚであり、リフレッシュ周期は１秒である。
　また、この例では、リフレッシュフレーム期間毎に画素形成部に書き込むべきデータ電圧の極性が反転される。図１において、電圧極性Ａは、１つの画素形成部に書き込まれたデータ電圧（すなわち当該画素形成部内の画素容量に保持される電圧）の極性を示しており、電圧極性Ｂは、他の画素形成部に書き込まれた、同一フレーム期間において当該１つの画素形成部に書き込まれるデータ電圧極性とは異なる極性のデータ電圧を示している。図１に示される電圧極性ＡおよびＢからわかるように、各画素形成部内の画素容量に保持されるデータ電圧の極性は１秒毎に反転されるので、当該データ電圧に相当する液晶層への印加電圧の極性も１秒毎に反転される。これにより、液晶層に印加されるデータ電圧の極性の反転周期（以下、単に「反転周期」という）は、休止駆動を行わない通常の液晶表示装置における反転周期（１フレーム期間＝１６．６７ｍｓ）に比べて非常に長い。
　液晶表示装置は液晶層に電圧を印加して、液晶層の光透過率を制御することで画像を表示する。この液晶層への印加電圧に直流成分が含まれると、当該液晶層内の不純物イオンの偏在による電荷の蓄積（以下、単に「電荷の偏り」という）が生じ、その結果、フリッカーや残像等の表示不良が発生する。このため、液晶表示装置では交流駆動が行われる。交流駆動を行えば、図１に示される電圧極性ＡおよびＢのように、液晶層への印加電圧の極性を所定期間毎（典型的には１フレーム期間毎）に反転することにより当該液晶層への印加電圧の時間的平均値（または積分値）を実質的に“０”にすることができる。
　しかし、液晶表示装置の電源がオフされるタイミングによっては液晶層への印加電圧の時間的平均値が“０”とならず電荷の偏りが生じることがある。例えば反転周期が１フレーム期間の液晶表示装置では、電源がオンされてから奇数フレーム期間が経過した時点で電源がオフされると液晶層への印加電圧の時間的積分値が“０”にならず、電荷の偏りが生じた状態で動作が停止する。このときの電荷の偏りは、正負のうち一方の極性の電圧の１フレーム期間（１６．６７ｍｓ）の印加によるものに過ぎないので、フリッカー発生等の表示不良の原因として認識されることはなかった。
　これに対し、図１に示すような休止駆動を行う液晶表示装置は、反転周期が１秒と非常に長いので、電荷の偏りが大きい状態で電源がオフされ、動作を停止することが多い。そこで、図２を参照して電源をオフしたときの電荷の偏りを説明する。なお以下では、電源がオンされた時点を「ｔ＝０」で、電源がオンされてからｎ秒経過した時点を「ｔ＝ｎ」でそれぞれ示し、時点ｔ＝ｎ１から時点ｔ＝ｎ２までの期間を「ｔ＝ｎ１～ｎ２」で示すものとする。
　図２は、休止駆動を行う液晶表示装置の電源オフ時における極性の偏りを説明するための図である。ここで、「極性の偏り」とは、同一画素形成部に正極性のデータ電圧が保持される時間の総和と、当該同一画素形成部に負極性のデータ電圧が保持される時間の総和との差をいい、以下では１フレーム期間を単位として表現するが、これに限定されない。この極性の偏りは、液晶層における同一位置に対し正極性の電圧が印加されるフレーム期間の総和と負極性の電圧が印加されるフレーム期間の総和との差によって表され、この差が“０”であれば極性の偏りはないと言える。上記の「電荷の偏り」はこの「極性の偏り」に対応し、両者は同じ状態を表している。なお、図２に示す例では、電源がオンされた時点において極性の偏りはないとしている。
　図２（Ａ）は、電源がオンされてから１秒が経過するまでの期間すなわちｔ＝０～１の期間における極性の偏りの変化と当該液晶表示装置の表示部における極性パターンとを示している。極性の偏りの変化は図２（Ａ）における左側のグラフで実線にて示されており、極性パターンは図２（Ａ）における右側の模式図で示されている。この液晶表示装置では、図１を参照して説明したように、電源がオンされると、最初の１フレーム期間はリフレッシュ期間となり、その後の５９フレーム期間は休止期間となる。当該５９フレーム期間では、その直前のリフレッシュ期間で各画素形成部に書き込まれたデータ電圧がほぼそのまま保持される。したがって、図２（Ａ）に示すように、ｔ＝０～１の期間では、極性の偏りが単調（直線的）に増大する。なお、図２に示される極性パターンは、説明の便宜上、垂直方向の画素数を５とし水平方向の画素数を６として示されている。また、この極性パターンは、ドット反転駆動方式を前提としているが、ライン反転駆動方式やカラム反転駆動方式等であっても良い。
　図２（Ｂ）は、ｔ＝１～２の期間における極性の偏りの変化と極性パターンとを示している。時点ｔ＝１（電源オン後１秒が経過した時点）の後の最初の１フレーム期間はリフレッシュ期間となり、このリフレッシュ期間におけるデータ電圧の書込により液晶層への印加電圧（各画素形成部に保持されるデータ電圧）の極性が反転される。図１を参照して説明したように、その後の５９フレーム期間は休止期間となり、当該５９フレーム期間では、その直前のリフレッシュ期間で各画素形成部に書き込まれたデータ電圧が保持される。したがって、図２（Ｂ）に示すように、ｔ＝１～２の期間では極性の偏りが単調（直線的）に減少し、ｔ＝２の時点で極性の偏りが解消される。すなわち、ｔ＝２の時点までに液晶層に正極性電圧が印加された時間の総和と負極性電圧が印加された時間の総和とが同じとなる。これは、ｔ＝０～１の期間に生じる極性の偏りがｔ＝１～２の期間に生じる極性の偏りによって相殺されたことを意味する。
　図２（Ｃ）は、ｔ＝２～３の期間における極性の偏りの変化と極性パターンとを示している。時点ｔ＝２の後の最初の１フレーム期間はリフレッシュ期間となり、このリフレッシュ期間における各画素形成部へのデータ電圧の書込により液晶層への印加電圧の極性が反転される。その後の５９フレーム期間は、図１を参照して説明したように休止期間となる。したがって、図２（Ｃ）に示すように、ｔ＝２～３の期間では極性の偏りが単調（直線的に）に増大する。ここで、時点ｔ＝３で電源がオフされたとすると、極性の偏りが大きい状態で液晶表示装置の動作が停止する。このため、当該液晶表示装置では、次に電源がオンされるまで、液晶層内の不純物イオンの偏在による大きな電荷が蓄積したままの状態すなわち電荷の偏り度合いが大きい状態となる。その結果、その後に電源をオンしたときに上記フリッカー発生等の問題が生じる。
　このようなフリッカー発生等の問題は、液晶層内の不純物イオンの偏在による電荷の蓄積に起因するものであり、電荷の蓄積は液晶層への印加電圧の極性の偏り（以下、単に「極性の偏り」ともいう）によって生じると考えられる。このような不純物イオンの偏在による電荷の蓄積に起因するフリッカー発生等の問題は、画素容量における蓄積電荷を放電させるための従来のオフシーケンスを実行しても解消することはできない。
　そこで、上記基礎検討に基づき極性の偏りに起因するフリッカー発生等の問題を解決すべくなされた本発明の実施形態について以下に説明する。
＜１．第１の実施形態＞
＜１．１　全体構成および動作概要＞
　図３は、本発明の第１の実施形態に係る液晶表示装置１００の構成を示すブロック図である。この液晶表示装置１００は、表示制御部２００、駆動部３００、電源回路４００、表示部５００、およびバックライトユニット６００を備えている。駆動部３００は、データ信号線駆動回路としてのソースドライバ３１０と走査信号線駆動回路としてのゲートドライバ３２０とを含んでいる。表示部５００を構成する液晶パネルには、ソースドライバ３１０およびゲートドライバ３２０の双方または一方が一体的に形成されていても良い。液晶表示装置１００の外部には、主としてＣＰＵ（Central Processing Unit）により構成されるホスト９０が設けられている。ホスト９０は、後述のように、入力画像データを含むデータＤＡＴ、およびスリープインコマンドＳｓｌｐ等のコマンドを液晶表示装置１００に与える。
　表示部５００には、複数本のデータ信号線ＳＬと、複数本の走査信号線ＧＬと、当該複数本のデータ信号線ＳＬおよび当該複数本の走査信号線ＧＬに対応してマトリクス状に配置された複数個の画素形成部１０とが形成されている。図３では、便宜上、１個の画素形成部１０と、それに対応する１本のデータ信号線ＳＬおよび１本の走査信号線ＧＬとを示している。各画素形成部１０は、対応する走査信号線ＧＬにゲート端子が接続されると共に対応するデータ信号線ＳＬにソース端子が接続されたスイッチング素子として動作する薄膜トランジスタ（ＴＦＴ）１１と、当該ＴＦＴ１１のドレイン端子に接続された画素電極１２と、上記複数個の画素形成部１０に共通的に設けられた共通電極１３と、画素電極１２と共通電極１３との間に挟持され、上記複数個の画素形成部１０に共通的に設けられた液晶層とを有している。また、画素電極１２および共通電極１３により形成される液晶容量は画素容量Ｃｐを構成する。なお、典型的には、画素容量Ｃｐに電圧を確実に保持すべく液晶容量に並列に補助容量が設けられるので、実際には画素容量Ｃｐは液晶容量および補助容量により構成される。
　本実施形態ではＴＦＴ１１として、例えば酸化物半導体をチャネル層に用いたＴＦＴが用いられる。より詳細には、ＴＦＴ１１のチャネル層は、インジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）、および酸素（Ｏ）からなるＩｎＧａＺｎＯｘ（酸化インジウムガリウム亜鉛）を含む酸化物半導体により形成されている。以下では、ＩｎＧａＺｎＯｘをチャネル層に用いたＴＦＴは、多結晶シリコンやアモルファスシリコン等をチャネル層に用いたシリコン系のＴＦＴに比べてオフリーク電流がはるかに小さい。このため、画素容量Ｃｐに書き込んだ電圧をその電圧値を維持した状態でより長い期間保持することができる。なお、ＩｎＧａＺｎＯ以外の酸化物半導体として、例えばインジウム、ガリウム、亜鉛、銅（Ｃｕ）、シリコン（Ｓｉ）、錫（Ｓｎ）、アルミニウム（Ａｌ）、カルシウム（Ｃａ）、ゲルマニウム（Ｇｅ）、および鉛（Ｐｂ）のうち少なくとも１つを含んだ酸化物半導体をチャネル層に用いた場合でも同様の効果が得られる。また、ＴＦＴ１１のチャネル層として酸化物半導体を用いるのは一例であり、これに代えて、多結晶シリコンまたはアモルファスシリコン等のシリコン系の半導体を用いても良い。
　表示制御部２００は、典型的にはＩＣ（Integrated Circuit）として実現される。表示制御部２００は、表示すべき画像を表す入力画像データを含むデータＤＡＴをホスト９０から受信し、これに応じてソースドライバ用制御信号Ｓｓｃ、ゲートドライバ用制御信号Ｓｇｃ、および共通電圧信号Ｓｃｖ等を生成し出力する。ソースドライバ用制御信号Ｓｓｃはソースドライバ３１０に与えられ、ゲートドライバ用制御信号Ｓｇｃはゲートドライバ３２０に与えられ、共通電圧信号Ｓｃｖは電源回路４００に与えられる。電源回路４００は、共通電圧信号Ｓｃｖに基づいて共通電圧を生成して、表示部５００の共通電極１３に与える。また、表示制御部２００には、液晶表示装置１００の電源をオフしてスリープ期間に移行させるスリープインコマンドＳｓｌｐがホスト９０から入力され、更に当該スリープインコマンドＳｓｌｐは、表示制御部２００を介してソースドライバ３１０およびゲートドライバ３２０にも与えられる。なお、本明細書では、スリープインコマンドＳｓｌｐ、および、後述のディスプレイオフコマンドＳｄｏｆを「オフ信号」という場合がある。また、スリープ期間および後述のディスプレイオフ期間に移行することを「少なくとも機能の一部を停止する」という場合がある。また、電源回路４００は、表示制御部２００に含まれるバランス制御回路２４等の各回路、ソースドライバ３１０およびゲートドライバ３２０、バックライトユニット６００等にも電源電圧を供給する。
　ソースドライバ３１０は、ソースドライバ用制御信号Ｓｓｃに応じて、各データ信号線ＳＬに与えるべきデータ信号を生成して出力する。ソースドライバ用制御信号Ｓｓｃには、例えば表示すべき画像を表すデジタル映像信号、ソーススタートパルス信号、ソースクロック信号、ラッチストローブ信号、および、極性切替制御信号等が含まれる。ソースドライバ３１０は、このようなソースドライバ用制御信号Ｓｓｃに応じて、その内部の図示しないシフトレジスタおよびサンプリングラッチ回路等を動作させ、入力画像データに基づいて得られたデジタル信号を図示しないＤＡ変換回路でアナログ信号に変換することにより上記データ信号を生成する。
　ゲートドライバ３２０は、ゲートドライバ用制御信号Ｓｇｃに応じて、アクティブな走査信号の各走査信号線ＧＬへの印加を所定周期で繰り返す。ゲートドライバ用制御信号Ｓｇｃには、例えばゲートクロック信号およびゲートスタートパルス信号が含まれる。ゲートドライバ３２０は、ゲートクロック信号およびゲートスタートパルス信号に応じて、その内部の図示しないシフトレジスタ等を動作させることにより上記走査信号を生成する。
　電源回路４００は、ソースドライバ３１０、ゲートドライバ３２０、表示制御部２００、バックライトユニット６００等を動作させるために必要な電源電圧を供給する。表示部５００の背面側に設けられたバックライトユニット６００は、その背面側から表示部５００にバックライト光を照射する。なお、バックライトユニット６００は、表示制御部２００により制御されるものであっても良いし、その他の方法により制御されるものであっても良い。また、液晶パネルが反射型である場合には、バックライトユニット６００は不要である。
　以上のようにして、各データ信号線ＳＬにデータ信号が印加され、各走査信号線ＧＬに走査信号が印加され、バックライトユニット６００が駆動されることにより、ホスト９０から送信されたデータＤＡＴに含まれる入力画像データの表す画像が液晶パネルの表示部５００に表示される。
＜１．２　表示制御回路の構成＞
　図３に示すように、表示制御部２００は、ＲＥＦ／ＮＲＥＦ判別回路２１、極性偏り算出回路２２、およびバランス制御回路２４を含んでおり、更にバランス制御回路２４は交流電圧生成回路２５を含んでいる。ホスト９０から受信したデータＤＡＴはＲＥＦ／ＮＲＥＦ判別回路２１およびバランス制御回路２４に与えられ、スリープインコマンドＳｓｌｐは、バランス制御回路２４、ソースドライバ３１０およびゲートドライバ３２０に与えられる。
　ＲＥＦ／ＮＲＥＦ判別回路２１は、ホスト９０から受信するデータＤＡＴに基づいて、フレーム期間毎にリフレッシュ期間（ＲＥＦ期間）か休止期間（ＮＲＥＦ期間）かを判定し、その判定結果を示すＲＥＦ／ＮＲＥＦ信号を生成し、極性偏り算出回路２２に与える。また、このＲＥＦ／ＮＲＥＦ信号は、極性偏り算出回路２２を介してバランス制御回路２４にも与えられる。例えば、ホスト９０から受信したデータＤＡＴに含まれる入力画像データの表す画像が１つ前のフレーム期間において表示すべき画像から変化している場合には次のフレーム期間をリフレッシュ期間と判定する。また、入力画像データの表す画像（以下「入力画像」ともいう）が変化しない期間や新たな入力画像データをホスト９０から受信しない期間が続いても、所定期間毎にリフレッシュフレーム期間が挿入されるようにＲＥＦ／ＮＲＥＦ信号が生成される。例えば、休止期間が５９フレーム期間連続した場合にはその次のフレーム期間をリフレッシュ期間とするために、ＲＥＦ／ＮＲＥＦ信号が生成される。これにより、リフレッシュ期間が１秒に１回挿入される。
　各フレーム期間につきリフレッシュ期間とすべきか休止期間とすべきかを判定するための方法として、以下のような方法が考えられる。本実施形態では、下記（１）～（５）の方法のいずれかを使用したり、それらの方法のうち選択された方法を組み合わせて使用したりしても良い。
（１）ホスト９０から受信するデータＤＡＴに含まれる入力画像データに基づいて、フレーム毎に、１つ前のフレームと比較して画像が変化しているか否かを判定し、その判定結果に応じて次のフレーム期間がリフレッシュ期間か休止期間かを判定する。
（２）ホスト９０から受信するデータＤＡＴに含まれる入力画像データを用いてフレーム毎に所定の演算処理を行い、各フレームについての演算結果をその１つ前のフレームについての演算結果と比較して画像が変化しているか否かを判定し、その判定結果に応じて次のフレームがリフレッシュ期間か休止期間かを判定する。ここでの所定演算としては、１フレームにおける画素値の総和の算出やチェックサムの算出等が考えられる。
（３）各フレーム期間につき当該フレーム期間がリフレッシュ期間か休止期間かを示す専用の信号をホスト９０から受け取る。
（４）各フレーム期間につき当該フレーム期間がリフレッシュ期間か休止期間かを示すデータをホスト９０が表示制御部２００内に設けられた特定のレジスタに書き込む。
（５）ホスト９０から受信するデータＤＡＴに入力画像のデータが含まれているフレーム期間はリフレッシュ期間であると判定し、入力画像のデータが含まれていないフレーム期間は休止期間であると判定する。
（６）ホスト９０から受信するデータＤＡＴに入力画像のデータが含まれていない場合において、定期的（所定時間毎）にリフレッシュが行われるように、各フレーム期間につき当該フレーム期間がリフレッシュ期間か休止期間かを判定する。
　極性偏り算出回路２２は、現時点における極性偏りの度合いを示す値を格納するためのレジスタ２３を有している。以下では、このレジスタ２３を「極性偏りカウンタ２３」といい、この極性偏りカウンタ２３に格納された極性偏り度合いを示す値を記号“Ｎｂ”と表す。極性偏り算出回路２２は、この極性偏りカウント値Ｎｂを初期状態において“０”に設定し、電源がオンされた後、最初のリフレッシュフレーム期間の終了時点で“１”だけインクリメントし（値Ｎｂを“１”だけ増大させ）、その後は、次のリフレッシュフレーム期間が現れるまで、１つの休止フレーム期間が終了する毎に“１”ずつインクリメントする。すなわち、１フレーム期間毎に極性偏りカウント値Ｎｂをカウントアップさせる。なお、本実施形態では、電源がオンされた時点において極性の偏りはないとする。
　本実施形態では、極性偏り算出回路２２は、次のリフレッシュフレーム期間が終了した時点で“１”だけデクリメントし（値Ｎｂを“１”だけ減少させ）、その後は、次のリフレッシュフレーム期間が現れるまで、１つの休止フレーム期間が終了する毎に“１”ずつデクリメントする。すなわち、１フレーム期間毎に極性偏りカウント値Ｎｂをカウントダウンさせる。以降、極性偏り算出回路２２は、リフレッシュフレーム期間が現れる毎に、極性偏りカウント値Ｎｂをカウントアップさせる動作とカウントダウンさせる動作とを交互に切り替える。その結果、電源オンの時点から現時点までに奇数回のリフレッシュが行われている場合には、現時点以降において、１つのフレーム期間が終了する毎に極性偏りカウント値Ｎｂが“１”ずつインクリメントされ、電源オンの時点から現時点までに偶数回のリフレッシュが行われている場合には、１つのフレーム期間が終了する毎に極性偏りカウント値Ｎｂが“１”ずつデクリメントされる。
　このようにして極性偏りカウンタ２３には、液晶表示装置１００の電源のオン時点の直後に画素形成部１０に書き込まれたデータ電圧の極性と同じ極性のデータ電圧が当該画素形成部に保持されているフレーム期間の数である第１フレーム数と、当該オン時点の直後に画素形成部１０に書き込まれたデータ電圧の極性と異なる極性のデータ電圧が当該画素形成部に保持されているフレーム期間の数である第２フレーム数との差が、液晶層への印加電圧の極性の偏り度合いを示す極性偏りカウント値Ｎｂとして保持されている。この極性偏りカウント値Ｎｂは、スリープインコマンドＳｓｌｐがバランス制御回路２４に入力されたとき、バランス制御回路２４によって読み出される。
　バランス制御回路２４は、電源がオンされた後、ホスト９０からスリープモードへの移行を指示するスリープインコマンドＳｓｌｐが入力されるまでは、ホスト９０から受信したデータＤＡＴおよび上記ＲＥＦ／ＮＲＥＦ信号に基づきソースドライバ３１０およびゲートドライバ３２０を制御する。これにより、表示部５００は、当該データＤＡＴに含まれる入力画像データの表す画像を表示するように、ソースドライバ３１０およびゲートドライバ３２０によって駆動される。既述のように、本実施形態の液晶表示装置１００は休止駆動されている。このため、上記ＲＥＦ／ＮＲＥＦ信号に基づいて、リフレッシュフレーム期間では、入力画像データに基づき各画素形成部１０に保持されているデータ電圧をその極性が反転されるように書き換えるリフレッシュが行われ、休止フレーム期間では、全ての走査信号線ＧＬを非選択状態にしてリフレッシュが休止される。この休止期間において、ホスト９０から受信した新たな入力画像データに基づく強制的なリフレッシュ（以下「強制リフレッシュ」という）が行われない場合には、所定期間毎にリフレッシュが行われ（以下、このリフレッシュを「定期リフレッシュ」という）、図１に示したような駆動が行われる。
＜１．３　極性の偏りを解消するための動作＞
　図４は、本実施形態の液晶表示装置１００において電荷の偏りを解消するための手順を示す図である。図４に示すように、液晶表示装置１００の表示部５００に画像が表示されているフレーム期間（画像表示期間）に、ホスト９０からスリープインコマンド（SLEEPIN Command：以下「Ｓｓｌｐ」と略す）が入力されると、液晶表示装置１００は次のフレーム期間において画像の表示を中止し、交流リフレッシュ期間に移行する。
　交流リフレッシュ期間では、バランス制御回路２４は、画像表示期間の終了時における不純物イオンの偏在による電荷の蓄積が解消されて極性偏りカウント値Ｎｂが実質的に“０”になるように、ソースドライバ３１０およびゲートドライバ３２０の動作を制御する。具体的には、データ信号線ＳＬに後述する交流電圧Ｖａｃを印加し続けた状態で、各走査信号線ＧＬを１本ずつ順にアクティブにする。これにより、アクティブな走査信号線ＧＬに接続された画素形成部１０のＴＦＴ１１がオン状態になり、液晶層に交流電圧Ｖａｃが印加される。その結果、液晶分子に付着した正および負の不純物イオンの分布が均一になり、当該画素形成部１０における電荷の蓄積が解消される。ここで、「極性の偏りが実質的に“０”になる」とは、交流電圧Ｖａｃを印加してもＲＥＦ／ＮＲＥＦ信号は入力されないので、極性偏りカウンタ２３のカウント値Ｎｂは小さくならないが、極性の偏りがなくなることをいう。なお、交流電圧Ｖａｃは、ホスト９０からスリープインコマンドＳｓｌｐが入力され交流リフレッシュ期間に移行したときに、交流電圧生成回路２５により生成される。また、交流リフレッシュ期間は、通常１フレーム期間であるが、極性の偏りカウント値Ｎｂが大きければ、２フレーム期間またはそれ以上のフレーム期間としても良い。
　また、交流電圧Ｖａｃを印加することによって、表示部５００に画像が表示されていると誤認される場合がある。そこで、このような誤認を避けるために、交流電圧Ｖａｃが印加されている期間にはバックライトユニット６００の電源をオフにして、バックライト光を照射しないようにしておくことが好ましい。
　交流電圧Ｖａｃを印加することによって極性の偏りを解消する交流リフレッシュ期間が終了すれば、スリープインシーケンスが開始される。スリープインシーケンスでは、まずブラックスキャンが行われる。ブラックスキャンは、スリープインコマンドＳｓｌｐがホスト９０から入力された時点において画素形成部１０の画素容量Ｃｐに保持されていたデータ電圧を放電させるために行うスキャンである。この場合、バランス制御回路２４は、画素容量Ｃｐに保持されているデータ電圧が放電されるように、ソースドライバ３１０およびゲートドライバ３２０を制御する。具体的には、ソースドライバ３１０を制御して各データ信号線ＳＬに０Ｖの電圧（基準電位ともいう）を印加し続けた状態で、ゲートドライバ３２０を制御して、走査信号線ＧＬを１本ずつ順にアクティブにし、ＴＦＴ１１をオン状態にする。これにより、画素容量Ｃｐに保持されていたデータ電圧はＴＦＴ１１を介してデータ信号線ＳＬに放電される。このとき、画素形成部１０に保持されていた画像電圧は放電されるので、表示部５００の画面は黒くなり、画像は表示されない。なお、ブラックスキャンの時間は通常１フレーム期間であるが、データ電圧をより完全に放電させるためにそれ以上のフレーム期間としても良い。
　ブラックスキャンが終了すると、オフシーケンスが開始される。オフシーケンスでは、バランス制御回路２４は電源回路４００をオフして、ソースドライバ３１０、ゲートドライバ３２０等の各回路への電源電圧の供給を停止する。これにより、各回路はその動作を停止し、液晶表示装置１００はスリープ期間に移行する。なお、極性偏り算出回路２２の動作を停止させる際に、極性偏りカウンタ２３のカウント値Ｎｂは初期化されて“０”になる。
　図５は、交流リフレッシュ期間において交流電圧Ｖａｃを印加することにより極性の偏りを解消する動作を示す図である。図５に示す動作は、図１に示す場合と同様に、強制リフレッシュが挿入されることなく１秒間に１回の定期リフレッシュが行われ、定期リフレッシュが行われる毎に、各画素形成部１０に保持されているデータ電圧の極性が反転される。なお、図５の見方は、図２において説明した見方と同じである。
　図５（Ａ）は、スリープインコマンドＳｓｌｐが入力されるまでの極性の偏りを示す図である。極性偏りカウンタ２３のカウント値Ｎｂは、図５（Ａ）において点線で示すように変化している。このとき、ｔ＝２～３の期間のある時点（スリープ期間移行指示時点）ｔａで、ホスト９０からスリープインコマンドＳｓｌｐが入力される。
　このスリープ期間移行指示時点ｔａでは、上記極性偏りカウント値Ｎｂは大きな値になっている。このため、極性の偏りが生じていると判定され、次のフレーム期間で交流リフレッシュ期間が開始される。図５（Ｂ）は、交流リフレッシュ期間における極性の偏りの解消を示す図である。図５（Ｂ）に示すように、交流リフレッシュ期間では、画素形成部１０の画素容量Ｃｐに交流電圧Ｖａｃが印加される。これにより、不純物イオンが付着した液晶分子は均一に分布するようになり、不純物イオンの偏在による電荷の蓄積が解消される。このような電荷の蓄積が解消されれば、交流リフレッシュ期間が終了し、次のスリープインシーケンスが開始される。
　なお、上記説明では、極性の偏りカウント値Ｎｂを１ずつインクリメントしているときに、スリープインコマンドＳｓｌｐが入力された場合について説明した。しかし、極性の偏りカウント値Ｎｂを１ずつデクリメントしているときに、スリープインコマンドＳｓｌｐが入力された場合にも同様にして、交流リフレッシュ期間に移行し、画素形成部１０の画素容量Ｃｐに交流電圧Ｖａｃを印加することにより、極性の偏りを解消することができる。このように、本実施形態では、極性の偏りの進行方向によらず同じ方法で交流電圧Ｖａｃを印加することにより、極性の偏りを解消することができる。また、上記説明では、リフレッシュは定期リフレッシュのみであるとしたが、定期リフレッシュだけでなく強制リフレッシュが含まれている場合も同様である。
　図６は、交流リフレッシュ期間にデータ信号線ＳＬに印加する交流電圧Ｖａｃの波形を示す図である。図６に示すように、交流リフレッシュ期間に印加する交流電圧Ｖａｃの波形は矩形波が好ましい。これは、矩形波の交流電圧Ｖａｃは、液晶表示装置に内蔵される回路を利用して効率的に生成することができるからであるが、サイン波の交流電圧を印加しても同様の効果を得ることができる。
　また、休止駆動におけるリフレッシュフレーム期間および休止フレーム期間の周波数が例えば６０Ｈｚ（１フレーム期間が１６．７ｍｓ）の場合には、印加すべき交流電圧Ｖａｃの周波数としては、その５倍～１５倍程度、具体的には３００～９００Ｈｚが好ましい。更に、その８倍～１０倍程度、具体的には５００～６００Ｈｚがより好ましい。このように、交流電圧Ｖａｃの極性を１フレーム期間に複数回反転させることにより、液晶層内の不純物イオンの偏在による電荷の蓄積をより確実に解消することができる。なお、交流電圧Ｖａｃを印加する期間は、通常は１フレーム期間であるが、上記説明のように２フレーム期間以上であっても良い。
　なお、上記説明では、極性偏りカウント値Ｎｂが“０”になるまで交流電圧Ｖａｃを印加するとしたが、極性偏りカウント値Ｎｂが“０”に十分に近い値（電荷の偏りが無視できる程度となる値）となった時点で、上記極性偏りカウント値Ｎｂは実質的に“０”であるとして交流電圧Ｖａｃの印加を中止しても良い。
　また、交流電圧Ｖａｃの振幅は、入力画像データに基づいて表示部に表示される画像の最大輝度に対応する電圧値よりも大きな電圧にすることが好ましい。このような振幅の大きな交流電圧Ｖａｃを印加することにより、液晶層内の不純物イオンの偏在による電荷の蓄積をより確実に解消または抑制することができる。なお、交流電圧Ｖａｃの典型的な振幅は例えば±５Ｖである。
　次に、交流電圧Ｖａｃを印加することによって、不純物イオンの偏在による電荷の蓄積が解消される様子を説明する。図７は、画素形成部１０における不純物イオンの偏在による蓄積電荷の偏りを示す模式図であり、より詳しくは、図７（Ａ）は交流電圧Ｖａｃを印加する前の蓄積電荷の偏りを示す模式図であり、図７（Ｂ）は交流電圧Ｖａｃを印加した後の蓄積電荷の偏りを示す模式図である。図７（Ａ）に示すように、交流リフレッシュ期間における交流電圧Ｖａｃの印加前には、プラスの不純物イオンが付着した液晶分子１５ａとマイナスの不純物イオンが付着した液晶分子１５ｂは、それぞれ画素形成部１０内で集まって分布している。この状態でスリープ期間に移行すれば、移行後も偏在した不純物イオンによる直流電圧が液晶分子に印加されているので、液晶表示装置の電源を再度オンしたときに上記フリッカー発生等の問題が生じる。そこで、図７（Ｂ）に示すように、交流電圧Ｖａｃを印加すれば、プラスの不純物イオンが付着した液晶分子１５ａと、マイナスの不純物イオンが付着した液晶分子１５ｂが交流電圧Ｖａｃによって移動し均等に分布するようになる。その結果、画素形成部１０内における電荷の蓄積が解消される。この状態でスリープ期間に移行しても、不純物イオンによる直流電圧が液晶分子に印加されなくなるので、液晶表示装置の電源を再度オンしたときにフリッカー発生等の問題が生じることはなくなる。
＜１．４　効果＞
　上記第１の実施形態によれば、スリープ期間への移行を指示するスリープインコマンドＳｓｌｐが液晶表示装置１００に入力された時点における極性の偏りを示す極性偏りカウント値Ｎｂが“０”ではない場合、バランス制御回路２４は、交流電圧生成回路２５で生成された交流電圧Ｖａｃが各画素形成部１０に印加されるようにソースドライバ３１０およびゲートドライバ３２０を制御する。これにより、液晶表示装置１００がスリープ期間に移行した時点において、液晶層内の不純物イオンの偏在による電荷の蓄積が解消される。
　また、交流電圧Ｖａｃを画素形成部１０に印加することによって、液晶層内の不純物イオンの偏在による電荷の蓄積が解消された後に、ブラックスキャンを行うことにより、画素形成部１０に保持されているデータ電圧を放電させる。このように、交流電圧Ｖａｃを印加し、更にブラックスキャンを行うことにより、液晶表示装置１００がスリープ期間に移行した時点において、液晶層に印加される直流電圧がなくなるので、液晶表示装置１００がスリープ期間から復帰して再び画像を表示するようになったときに、液晶の焼き付きによる残像が生じたり最適共通電圧のずれによるフリッカーが生じたりするという問題が生じなくなる。
　更に、画素形成部１０に保持されているデータ電圧が放電された後に、電源回路４００をオフされれば、液晶表示装置１００はスリープ期間に移行する。これにより、液晶表示装置１００の消費電力が低減される。
＜１．５　第１の実施形態の変形例＞
　上記第１の実施形態では、各画素形成部１０内のスイッチング素子として、チャネル層がＩｎＧａＺｎＯｘからなるＴＦＴを使用しているので、オフリーク電流が極めて小さい。しかし、当該スイッチング素子として、チャネル層が多結晶シリコンやアモルファスシリコン等のシリコン系半導体からなるＴＦＴを使用する場合には、ＴＦＴのオフリーク電流が大きいので、ブラックスキャンを省略し、交流リフレッシュ期間が終了すれば、直ちにオフシーケンスに移行することも可能である。
＜２．第２の実施形態＞
　図８は、本発明の第２の実施形態に係る液晶表示装置の走査信号線ＧＬおよびデータ信号線ＳＬとそれぞれの印加電圧との関係を示す図である。なお、本実施形態に係る液晶表示装置の構成は、上記第１の実施形態に係る液晶表示装置の構成と同じであるので、その説明を省略する。
　第１の実施形態では、交流リフレッシュ期間において、各画素形成部１０に交流電圧Ｖａｃを印加するために、走査信号線ＧＬを１本ずつ順にアクティブにして、走査信号線ＧＬに接続されたＴＦＴ１１を順にオン状態にし、データ信号線ＳＬに交流電圧Ｖａｃを印加する。これにより、交流電圧Ｖａｃは、オン状態のＴＦＴを介してデータ信号線ＳＬに接続された画素容量Ｃｐに印加された。なお、以下の説明では、画素形成部１０に形成されている走査信号線ＧＬの本数をｎ本（ｎは１≦ｎを満たす整数）とする。
　しかし、本実施形態では、図８に示すように、走査信号線ＧＬを例えば３本ずつまとめて順にアクティブにし、これら３本のアクティブな走査信号線ＧＬに接続された画素形成部１０毎に、それらの画素容量Ｃｐに交流電圧Ｖａｃを一度に印加しても良い。また、ｎ本の走査信号線ＧＬを同時にアクティブにすることによって、全ての画素形成部１０に交流電圧Ｖａｃを印加しても良い。このように、まとめてアクティブにする走査信号線ＧＬの本数は、３本ずつまたはｎ本に限定されず、ｋ（ｋは２≦ｋ≦ｎを満たす整数）本ずつまとめてアクティブにしても良い。
　この場合、同時にアクティブにする走査信号線ＧＬの本数が多ければ多いほど、１本ずつ順にアクティブにする場合に比べて、交流リフレッシュ期間を短縮することができる。その結果、スリープインコマンドＳｓｌｐが入力されてからスリープ期間に移行するまでの時間を短縮することができる。
＜３．第３の実施形態＞
　図９は、本実施形態の第３の実施形態に係る液晶表示装置において表示部５００に画像が表示されないようにする際に、電荷の偏りを解消するための手順を示す図である。なお、本実施形態に係る液晶表示装置の構成は、上記第１の実施形態に係る液晶表示装置の構成と同じであるので、その説明を省略する。
　図９に示すように、液晶表示装置の表示部５００に画像が表示されているフレーム期間（画像表示期間）に、ホスト９０からディスプレイオフコマンド（Display off Command：以下「Ｓｄｏｆ」と略す）が入力されると、第１の実施形態においてスリープインコマンドＳｓｌｐが入力された場合と同様に、液晶表示装置は次のフレーム期間において画像表示を中止し、交流リフレッシュ期間に移行する。
　交流リフレッシュ期間では、バランス制御回路２４は、画像表示期間の終了時における極性の偏りが解消されて電荷の蓄積が実質的に解消されるように、ソースドライバ３１０およびゲートドライバ３２０の動作を制御する。交流リフレッシュ期間における具体的な動作は、第１の実施形態で説明した交流リフレッシュ期間の動作と同じであるので、その説明を省略する。
　交流リフレッシュ期間において交流電圧Ｖａｃを印加することにより不純物イオンの偏在による電荷の蓄積が解消されれば、ディスプレイオフシーケンスが開始される。ディスプレイオフシーケンスでは、まずディスプレイオフスキャン（以下「オフスキャン」と略す）が行われる。オフスキャンは、ディスプレイオフコマンドＳｄｏｆがホスト９０から入力された時点における画素形成部１０の画素容量Ｃｐに保持されていたデータ電圧をデータ信号線ＳＬに放電させるために行うスキャンである。このため、オフスキャンは、第１の実施形態において説明したブラックスキャンと名称は異なるが実質的に同じスキャンであるので、その説明を省略する。
　なお、第１の実施形態では、ブラックスキャンの終了後に、各回路への電源電圧の供給を停止するために、電源回路４００を停止させた。しかし、ディスプレイオフシーケンスでは、第１の実施形態の場合と異なり、各回路の動作を停止させないので、図４に示すオフシーケンスに相当するものはない。このため、オフスキャンが終了すれば、液晶表示装置は直ちにディスプレイオフ期間に移行する。また、本実施形態では、オフスキャンの終了時に、極性偏りカウンタ２３のカウント値Ｎｂは初期化されて“０”になる。また、交流リフレッシュ期間およびオフスキャンの期間は、通常１フレーム期間ずつであるが、極性の偏りカウント値Ｎｂが大きければ、２フレーム期間またはそれ以上のフレーム期間としても良い。
　このように、本実施形態に係る液晶表示装置では、ディスプレイオフコマンドＳｄｏｆが入力されれば、ディスプレイオフシーケンスが開始される前に、交流リフレッシュ期間に移行し、各画素形成部１０の画素容量Ｃｐに交流電圧Ｖａｃが印加される。これにより、不純物イオンの偏在による電荷の蓄積が解消されるので、ディスプレイオフ期間が終了して、再び画像が表示部５００に表示されたときに、液晶の焼き付きによる残像が生じたり最適共通電圧のずれによるフリッカーが生じたりするという問題が生じないようにすることができる。
　本発明は、休止駆動を行うことが可能な液晶表示装置に適用され、特にフリッカーの発生を抑制し、表示品位の向上を図るために使用される。
　１０　…画素形成部
　１１　…薄膜トランジスタ（ＴＦＴ）
　１２　…画素電極
　１３　…共通電極
　２１　…ＲＥＦ／ＮＲＥＦ判別回路
　２２　…極性偏り算出回路
　２３　…直前リフレッシュ極性偏りカウンタ
　２４　…バランス制御回路
　２５　…交流電圧生成回路
　１００…液晶表示装置
　２００…表示制御部
　３００…駆動部
　３１０…ソースドライバ
　３２０…ゲートドライバ
　４００…電源回路
　５００…表示部
　６００…バックライトユニット
　Ｃｐ　…画素容量
　Ｓｓｌｐ…スリープインコマンド（オフ信号）
　Ｓｄｏｆ…ディスプレイオフコマンド（オフ信号）

Claims (15)

  1. 　入力画像データに応じた電圧を表示部の液晶層に印加することにより前記入力画像データの表す画像を前記表示部に表示する液晶表示装置であって、
    　前記入力画像データに応じた電圧を前記液晶層に印加するための駆動部と、
    　前記液晶表示装置の少なくとも一部の機能の停止させるオフ信号が入力されると交流電圧を生成し、前記交流電圧を前記液晶層に印加するように前記駆動部を制御する表示制御部とを備える、液晶表示装置。
  2. 　前記表示部は、前記液晶層に印加すべき電圧をデータ電圧として保持するように構成された複数の画素形成部を含み、
    　前記表示制御部は、
    　　前記液晶層に印加された電圧の極性偏り値を求める極性偏り算出部と、
    　　前記オフ信号が入力されると、前記交流電圧を生成する交流電圧生成部と、
    　　前記オフ信号の入力時点以前と入力時点以後とで前記駆動部の動作が異なるように前記駆動部を制御するバランス制御部とを含み、
    　前記バランス制御部は、前記オフ信号の入力時点以後において、前記極性偏り算出部により求められた前記オフ信号の入力時点における前記極性偏り値が“０”よりも大きいとき、前記交流電圧生成部で生成された前記交流電圧を前記複数の画素形成部にそれぞれ印加するように前記駆動部を制御することを特徴とする、請求項１に記載の液晶表示装置。
  3. 　前記表示制御部は、各フレーム期間につき当該フレーム期間が前記複数の画素形成部にデータ電圧を書き込むリフレッシュ期間または前記複数の画素形成部へのデータ電圧の書込を休止する休止期間のいずれであるかを判定するＲＥＦ／ＮＲＥＦ判別部を更に含み、
    　前記極性偏り算出部は、前記ＲＥＦ／ＮＲＥＦ判別部による判定結果に基づいて求めた前記極性偏り値を保持し、前記オフ信号の入力時点における前記極性偏り値を前記バランス制御部に出力することを特徴とする、請求項２に記載の液晶表示装置。
  4. 　前記バランス制御部は、前記オフ信号の入力時点以前においては、前記ＲＥＦ／ＮＲＥＦ判別部による判定結果に基づき、前記複数の画素形成部にデータ電圧を書き込むリフレッシュ期間と前記複数の画素形成部へのデータ電圧の書込を休止する休止期間とが交互に現れるように前記駆動部を制御することを特徴とする、請求項３に記載の液晶表示装置。
  5. 　前記表示部に形成され、前記画素形成部と前記駆動部とを接続する複数本のデータ信号線および複数本の走査信号線を更に備え、
    　前記バランス制御部は、前記複数本の走査信号線を１本または複数本ずつまとめて順にアクティブにすると共に、前記複数本のデータ信号線に前記交流電圧を印加するように駆動部を制御することを特徴とする、請求項２に記載の液晶表示装置。
  6. 　前記表示部の背面側に設けられ、前記表示部に向けてバックライト光を照射するためのバックライトユニットを更に備え、
    　前記バランス制御部は、前記画素形成部に前記交流電圧が印加されているときに、前記バックライトユニットの電源をオフするように前記バックライトユニットを制御することを特徴とする、請求項５に記載の液晶表示装置。
  7. 　前記表示部に形成され、前記画素形成部と前記駆動部とを接続するデータ信号線および走査信号線を更に備え、
    　前記交流電圧を前記画素形成部に印加した後に、前記画素形成部に保持されている前記データ電圧を放電させために、前記走査信号線を順にアクティブにし、前記データ信号線の電位を基準電位になるように前記駆動部を制御することを特徴とする、請求項２に記載の液晶表示装置。
  8. 　前記オフ信号は、前記液晶表示装置を前記表示部の機能を停止させるためのディスプレイオフコマンドであり、
    　前記液晶表示装置は、前記画素形成部に書き込まれたデータ電圧が放電された後にディスプレイオフ期間に移行することを特徴とする、請求項７に記載の液晶表示装置。
  9. 　電源電圧を供給する電源回路を更に備え、
    　前記オフ信号は、前記液晶表示装置をスリープ期間に移行させるためのスリープインコマンドであり、
    　前記バランス制御部は、スリープインコマンドが入力されれば、前記画素形成部に書き込まれたデータ電圧を放電させた後に、前記電源電圧の供給を停止するように前記電源回路を駆動することを特徴とする、請求項７に記載の液晶表示装置。
  10. 　前記画素形成部と前記駆動部とを接続する、前記表示部に形成されたデータ信号線および走査信号線を更に備え、
    　前記画素形成部は、
    　　前記データ電圧を保持するための画素容量と、
    　　前記走査信号線に制御端子が接続され、前記データ信号線に第１導通端子が接続され、前記画素容量に第２導通端子が接続されたスイッチング素子とを含み、
    　前記スイッチング素子は、酸化物半導体によりチャネル層が形成された薄膜トランジスタを含むことを特徴とする、請求項２に記載の液晶表示装置。
  11. 　前記酸化物半導体は、酸化インジウムガリウム亜鉛を含むことを特徴とする、請求項１０に記載の液晶表示装置。
  12. 　前記交流電圧は、１フレーム期間内に極性が複数回反転することを特徴とする、請求項１に記載の液晶表示装置。
  13. 　前記交流電圧の波形は矩形波であることを特徴とする、請求項１に記載の液晶表示装置。
  14. 　前記交流電圧の振幅は、前記入力画像データの表す画像の輝度のうち最大輝度に対応する電圧値以上の電圧であることを特徴とする、請求項１に記載の液晶表示装置。
  15. 　入力画像データに応じた電圧を表示部の液晶層に印加することにより前記入力画像データの表す画像を前記表示部に表示する液晶表示装置の駆動方法であって、
    　前記入力画像データに応じた電圧を前記液晶層に印加するための駆動ステップと、
    　前記液晶表示装置の少なくとも一部の機能の停止を指示するオフ信号が入力されると、前記オフ信号の入力時点までに前記液晶層に印加された電圧による極性の偏りを低減するために、前記液晶層に交流電圧を印加する極性偏り低減ステップとを備える、液晶表示装置の駆動方法。
PCT/JP2014/079549 2013-11-15 2014-11-07 液晶表示装置およびその駆動方法 WO2015072402A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US15/036,531 US9953594B2 (en) 2013-11-15 2014-11-07 Liquid crystal display device and method for driving same
JP2015547740A JP6293167B2 (ja) 2013-11-15 2014-11-07 液晶表示装置およびその駆動方法
CN201480061952.2A CN105765647B (zh) 2013-11-15 2014-11-07 液晶显示装置及其驱动方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013236990 2013-11-15
JP2013-236990 2013-11-15

Publications (1)

Publication Number Publication Date
WO2015072402A1 true WO2015072402A1 (ja) 2015-05-21

Family

ID=53057336

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2014/079549 WO2015072402A1 (ja) 2013-11-15 2014-11-07 液晶表示装置およびその駆動方法

Country Status (4)

Country Link
US (1) US9953594B2 (ja)
JP (1) JP6293167B2 (ja)
CN (1) CN105765647B (ja)
WO (1) WO2015072402A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107154241A (zh) * 2016-03-03 2017-09-12 三星显示有限公司 显示设备
CN108172179A (zh) * 2017-12-14 2018-06-15 昆山龙腾光电有限公司 电源管理电路

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9626920B2 (en) * 2012-11-20 2017-04-18 Sharp Kabushiki Kaisha Liquid crystal display device and method for driving same
JP2018040963A (ja) * 2016-09-08 2018-03-15 ラピスセミコンダクタ株式会社 表示ドライバ及び表示装置
CN107731181A (zh) * 2017-09-27 2018-02-23 京东方科技集团股份有限公司 一种显示控制方法和显示装置
JP2019184638A (ja) * 2018-04-02 2019-10-24 シャープ株式会社 液晶表示装置および電子機器
CN111161686A (zh) * 2018-11-08 2020-05-15 南京瀚宇彩欣科技有限责任公司 电子系统及其驱动方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002023136A (ja) * 2000-06-30 2002-01-23 Sony Corp 液晶表示素子の駆動方法
WO2004063801A1 (ja) * 2003-01-08 2004-07-29 Toshiba Matsushita Display Technology Co., Ltd. 液晶表示装置
WO2014103914A1 (ja) * 2012-12-28 2014-07-03 シャープ株式会社 液晶表示装置およびその駆動方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3460651B2 (ja) * 1999-12-10 2003-10-27 松下電器産業株式会社 液晶駆動装置
JP2001188518A (ja) * 1999-12-28 2001-07-10 Casio Comput Co Ltd 電源装置
ITTO20010730A1 (it) * 2001-07-24 2003-01-24 Campagnolo Srl Trasduttore di grandezze angolari.
EP1345197A1 (en) * 2002-03-11 2003-09-17 Dialog Semiconductor GmbH LCD module identification
CN100399121C (zh) 2003-01-08 2008-07-02 东芝松下显示技术有限公司 液晶显示装置
US8102356B2 (en) * 2006-08-24 2012-01-24 Lg Display Co., Ltd. Apparatus and method of driving flat panel display device
JP2011085680A (ja) 2009-10-14 2011-04-28 Epson Imaging Devices Corp 液晶表示装置、走査線駆動回路および電子機器
US9865206B2 (en) * 2013-03-08 2018-01-09 Sharp Kabushiki Kaisha Liquid crystal display device including display control circuitry configured to store a polarity bias value

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002023136A (ja) * 2000-06-30 2002-01-23 Sony Corp 液晶表示素子の駆動方法
WO2004063801A1 (ja) * 2003-01-08 2004-07-29 Toshiba Matsushita Display Technology Co., Ltd. 液晶表示装置
WO2014103914A1 (ja) * 2012-12-28 2014-07-03 シャープ株式会社 液晶表示装置およびその駆動方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107154241A (zh) * 2016-03-03 2017-09-12 三星显示有限公司 显示设备
CN108172179A (zh) * 2017-12-14 2018-06-15 昆山龙腾光电有限公司 电源管理电路
CN108172179B (zh) * 2017-12-14 2020-08-11 昆山龙腾光电股份有限公司 电源管理电路

Also Published As

Publication number Publication date
US20160293126A1 (en) 2016-10-06
US9953594B2 (en) 2018-04-24
JP6293167B2 (ja) 2018-03-14
CN105765647B (zh) 2018-04-13
JPWO2015072402A1 (ja) 2017-03-16
CN105765647A (zh) 2016-07-13

Similar Documents

Publication Publication Date Title
JP6293167B2 (ja) 液晶表示装置およびその駆動方法
JP5885760B2 (ja) 表示装置およびその駆動方法
US9812081B2 (en) Liquid-crystal display device and method for driving same
JP6067097B2 (ja) 液晶表示装置
US9311872B2 (en) Display device with timing controller
JP6169189B2 (ja) 液晶表示装置およびその駆動方法
US9818375B2 (en) Liquid-crystal display device and drive method thereof
JP5378613B1 (ja) 表示装置および表示方法
JP6153530B2 (ja) 液晶表示装置およびその駆動方法
US9412317B2 (en) Display device and method of driving the same
WO2014080810A1 (ja) 液晶表示装置およびその駆動方法
WO2013154039A1 (ja) 液晶表示装置およびその駆動方法
US9530384B2 (en) Display device that compensates for changes in driving frequency and drive method thereof
JP2014228561A (ja) 液晶表示装置、液晶表示装置の制御方法、液晶表示装置の制御プログラムおよびその記録媒体
WO2014080811A1 (ja) 液晶表示装置およびその駆動方法
WO2013121957A1 (ja) 表示パネルの駆動装置、それを備える表示装置、および表示パネルの駆動方法
US9412324B2 (en) Drive device and display device
WO2013024776A1 (ja) 表示装置およびその駆動方法
US9626920B2 (en) Liquid crystal display device and method for driving same
JP5972914B2 (ja) 液晶表示装置、液晶表示装置の駆動方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14862057

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2015547740

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 15036531

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 14862057

Country of ref document: EP

Kind code of ref document: A1