WO2015064021A1 - データリフレッシュ装置 - Google Patents

データリフレッシュ装置 Download PDF

Info

Publication number
WO2015064021A1
WO2015064021A1 PCT/JP2014/005137 JP2014005137W WO2015064021A1 WO 2015064021 A1 WO2015064021 A1 WO 2015064021A1 JP 2014005137 W JP2014005137 W JP 2014005137W WO 2015064021 A1 WO2015064021 A1 WO 2015064021A1
Authority
WO
WIPO (PCT)
Prior art keywords
vehicle
refresh
data
refresh control
error
Prior art date
Application number
PCT/JP2014/005137
Other languages
English (en)
French (fr)
Inventor
広昭 水谷
Original Assignee
株式会社デンソー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社デンソー filed Critical 株式会社デンソー
Priority to US15/032,267 priority Critical patent/US9983809B2/en
Publication of WO2015064021A1 publication Critical patent/WO2015064021A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
    • G06F11/106—Correcting systematically all correctable errors, i.e. scrubbing
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01C—MEASURING DISTANCES, LEVELS OR BEARINGS; SURVEYING; NAVIGATION; GYROSCOPIC INSTRUMENTS; PHOTOGRAMMETRY OR VIDEOGRAMMETRY
    • G01C21/00—Navigation; Navigational instruments not provided for in groups G01C1/00 - G01C19/00
    • G01C21/26—Navigation; Navigational instruments not provided for in groups G01C1/00 - G01C19/00 specially adapted for navigation in a road network
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1044—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices with specific ECC/EDC distribution
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0632—Configuration or reconfiguration of storage systems by initialisation or re-initialisation of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]

Definitions

  • the present invention relates to a data refresh device that performs refresh control on a storage device that includes a NAND flash memory and constitutes an in-vehicle device.
  • NAND-type flash memory stores data by storing electric charge in the floating gate of a cell.
  • the electric charge stored in the floating gate of each cell in the NAND flash memory is lost over time, which causes an error in data.
  • the time until an error occurs in data due to loss of charge is called data retention time.
  • a storage device including a NAND flash memory detects an error and performs refresh control for correcting the error (for example, Patent Document 1).
  • the inventor of the present application has found the following regarding the storage device.
  • a storage device including the NAND flash memory is used in an in-vehicle device such as an in-vehicle navigation device.
  • the data retention time of the NAND flash memory has temperature dependence, and the data retention time becomes shorter as the temperature increases.
  • In-vehicle devices are often exposed to a temperature of about 80 ° C., and a storage device mounted on the in-vehicle devices has a shorter data retention time than a storage device used at room temperature (about 30 ° C.).
  • a storage device used for in-vehicle equipment has a higher error rate than a storage device used at room temperature.
  • a storage device that is soldered to the circuit board after data is written is used for consolidation and simplification of the mounting process.
  • the storage device In the soldering process (reflow process), the storage device is exposed to a temperature of about 250 ° C., so that the data retention time is further shortened. That is, the error rate rapidly increases with the soldering process.
  • the present disclosure has been made to solve the above-described problem, and an object of the present disclosure is to provide a data refresh device that performs refresh control on a NAND flash memory while suppressing an increase in manufacturing process. To do.
  • a data refresh device detects and detects errors for all data stored in the flash memory as a refresh control for a storage device including a NAND flash memory and constituting an in-vehicle device. Correct the error.
  • the data refresh device includes: a first refresh unit that performs the refresh control when a predetermined period has elapsed; and the refresh control when the vehicle is in a predetermined use state after the vehicle-mounted device is assembled to the vehicle.
  • a second refresh unit that implements.
  • the storage device is soldered to a circuit board after data is written in the manufacturing process of the in-vehicle device.
  • An error occurring in the NAND flash memory can be attributed to an increase in the error rate over time and an increase in the error rate associated with soldering the storage device. Therefore, in order to suppress an increase in the error rate over time, the first refresh unit performs refresh control, and in order to suppress an increase in the error rate due to soldering in the NAND flash memory, Refresh control is performed by the refresh unit.
  • the refresh control by the second refresh unit can be performed without providing a special work process for the refresh control in the manufacturing process.
  • the refresh control after the storage device is soldered to the circuit board may be performed after the start of use of the vehicle, and it can be avoided that the process is prolonged due to the refresh control in the manufacturing process. Therefore, it is possible to suitably perform the refresh control while suppressing an increase in the manufacturing process of the in-vehicle device.
  • FIG. 1 is a diagram showing a configuration of an in-vehicle device.
  • FIG. 2 is a flowchart showing the first refresh process.
  • FIG. 3 is a flowchart showing the second refresh process.
  • FIG. 4 is a flowchart showing the refresh control process.
  • FIG. 1 shows the configuration of an in-vehicle device 10 according to the present embodiment.
  • the in-vehicle device 10 is an in-vehicle navigation device that is mounted on the vehicle 30 and used.
  • the in-vehicle device 10 includes a CPU 12, a storage device 13, a RAM 14 (Random Access Memory), a GPS element 15 (Global Positioning System), a signal input unit 16, and a power supply unit 17, which are mounted on the circuit board 11. It is composed of that.
  • the in-vehicle device 10 includes a display 20.
  • the CPU 12 corresponds to the data refresh device of the present disclosure.
  • the GPS element 15 receives a GPS signal transmitted from a GPS satellite, thereby calculating the position on the earth of the in-vehicle device 10 and thus the vehicle 30 in which the in-vehicle device 10 is mounted, and uses the calculated position as a positioning signal to the CPU 12. Notify them.
  • the signal input unit 16 is connected to an ECU 31 (Electronic Control Unit) provided in the vehicle 30.
  • An ACC-ON signal that is a signal indicating that power is supplied to the in-vehicle device 10 and a vehicle speed signal that is a signal indicating the traveling speed of the vehicle 30 are sent from the ECU 31 via the signal input unit 16. Are input to the CPU 12.
  • CPU 12 is a general microprocessor.
  • the CPU 12 reads the program data and map data stored in the storage device 13 and executes them on the RAM 14, the in-vehicle device 10 operates as an in-vehicle navigation device. Further, the CPU 12 uses the positioning signal input from the GPS element 15 and the vehicle speed signal input from the signal input unit 16 when executing the program data.
  • the power supply unit 17 is supplied with power by being connected to the power supply device 32 of the vehicle 30, performs voltage conversion on the supplied power, and each element 12 to 15 mounted on the circuit board 11 and the display 20. Power supply. The connection between the power supply unit 17 and each of the elements 12 to 15 and the display 20 is not shown.
  • an e ⁇ MMC embedded MultiMediaCard
  • the e ⁇ MMC includes a storage unit 131 configured by a NAND flash memory and a controller unit 132 that performs write control and read control on the storage unit 131.
  • the storage unit 131 corresponds to the NAND flash memory of the present disclosure.
  • operation program data and map data used for the in-vehicle device 10 to operate as an in-vehicle navigation device are written.
  • the data stored in the storage unit 131 is provided with redundant bits for error correction in addition to the actual data.
  • the controller unit 132 has an ECC (Error Check and Correction) function for performing error detection and error correction based on the redundant bits for error correction.
  • the controller unit 132 performs data write control and read control on the storage unit 131 in accordance with an MMC (MultiMediaCard) format command issued from the CPU 12.
  • MMC MultiMediaCard
  • the controller unit 132 performs error detection and error correction on the data to be read using the ECC function.
  • the storage device 13 is enclosed in a BGA (Ball Grid Array) package. After the data is written, the storage device 13 is fixed to the circuit board 11 constituting the in-vehicle device 10 by a reflow process. Specifically, in the reflow process, the storage device 13 is placed on the circuit board 11 using a chip mounter. Next, the circuit board 11 and the storage device 13 are preheated in a reflow furnace (about 2 minutes, about 150 ° C.). Next, the solder of the BGA package included in the storage device 13 is melted by raising the temperature of the reflow furnace, and the storage device 13 is fixed to the circuit board 11 (about 1 minute, about 250 ° C.).
  • BGA All Grid Array
  • the NAND flash memory performs data writing by injecting electric charge into a floating gate insulated by an insulating layer.
  • the charge injected into the floating gate is lost over time due to the tunnel effect, and an error occurs in the data when the charge is lost by a predetermined amount or more. This error can occur for all data stored in the storage unit 131.
  • Data error detection and error correction performed by the ECC function of the controller unit 132 when data is read from the storage unit 131 are performed only on data to be read. That is, error detection and error correction are not performed collectively for all data stored in the storage unit 131. For this reason, the occurrence of errors can be suppressed for data with a high read frequency, while the occurrence of errors cannot be suppressed for data with a low read frequency.
  • the CPU 12 as the data refresh device of the present embodiment performs refresh control for performing error detection and error correction for all data stored in the storage unit 131.
  • the CPU 12 reads the data written in the storage unit 131 onto the RAM 14.
  • error detection and error correction are performed by the ECC function of the controller unit 132 for each data to be read.
  • the CPU 12 writes the data after error detection and error correction temporarily stored in the RAM 14 back to the storage device 13. The data reading, error detection and error correction, and data writing back are performed for all data written in the storage unit 131.
  • the first refresh process and the second refresh process are performed under different refresh control execution conditions.
  • the first refresh process and the second refresh process will be described.
  • program data for performing the first refresh process and the second refresh process is stored in the storage unit 131 and read out to the RAM 14 by the CPU 12 and executed.
  • the first refresh process refresh control is performed every time the execution cycle X elapses.
  • the amount of charge lost from the floating gate of the NAND flash memory increases as the temperature of the NAND flash memory increases. That is, as the temperature of the storage device 13 increases, the error occurrence rate of the data stored in the storage unit 131 increases. For this reason, in the storage device 13 used in the in-vehicle device 10 used in the in-vehicle environment (up to about 80 ° C.) compared to the storage device used in the device used at room temperature (up to about 30 ° C.). Data error rate is high. Therefore, as the first refresh process, refresh control is performed on the storage device 13 on the condition that the execution period X corresponding to the in-vehicle environment elapses. Specifically, the CPU 12 has a timer T indicating the time elapsed since the previous refresh control was performed inside, and determines the progress of the execution cycle X related to the refresh control based on the value of the timer T.
  • the refresh control is performed on condition that the in-vehicle device 10 is assembled in the vehicle 30 and the continuous power supply from the power supply device 32 of the vehicle 30 is started.
  • the storage device 13 is exposed to a high temperature (up to 250 ° C.). Since the data has already been written in the storage device 13 before the reflow process, the error occurrence rate in the written data increases rapidly by performing the reflow process. Therefore, as a second refresh process, after the reflow process is performed, the in-vehicle device 10 is shipped, assembled in the vehicle 30, and the continuous power supply from the power supply device 32 of the vehicle 30 is started. Then, refresh control is performed on the storage device 13. Specifically, refresh control is performed when it is determined that the vehicle 30 is in the traveling state.
  • the first refresh process will be described with reference to the flowchart of FIG. This process is performed by the CPU 12 at a predetermined cycle.
  • step S01 it is determined whether or not the timer T indicating the time elapsed since the previous refresh control is performed is equal to or greater than X (for example, 1 year), which is the refresh control execution cycle by the first refresh process. .
  • the initial value of the timer T is 0. If the timer T is equal to or greater than X (S01: YES), in step S02, the refresh flag is set to ON in order to perform the refresh control, and the process ends. If the timer T is less than X (S01: NO), the process is terminated.
  • the second refresh process will be described with reference to the flowchart of FIG. This process is performed by the CPU 12 at a predetermined cycle.
  • step S11 it is determined whether the executed flag indicating that the refresh flag has already been turned on by the second refresh process is on or off. Note that the initial value of the executed flag is OFF. If the executed flag is turned on (S11: NO), the process is terminated because the refresh flag has already been turned on by the second refresh process.
  • step S12 If the executed flag is off (S11: YES), it is determined in step S12 whether or not the vehicle 30 is in a running state based on a positioning signal input from the GPS element 15 to the CPU 12. . When it is determined that the vehicle 30 is not in the traveling state (S12: NO), the process is terminated. When it is determined that the vehicle 30 is in the traveling state (S12: YES), in step S13, the refresh flag is set to ON in order to perform the refresh control. Thereafter, in step S14, the executed flag is set to ON, and the process ends.
  • the in-vehicle device 10 is mounted on the vehicle 30 and it is determined that continuous power supply from the power supply device 32 of the vehicle 30 to the in-vehicle device 10 is started. Then, refresh control is performed.
  • the refresh control by the first refresh unit is performed every time the execution cycle X elapses, but the refresh control by the second refresh unit is performed only once.
  • FIG. 4 is a flowchart showing the refresh control process.
  • the program related to this processing is periodically executed by the CPU 12 when power is supplied to the in-vehicle device 10.
  • step S21 it is determined whether or not the refresh flag is turned on. If it is determined that the refresh flag is off (S21: NO), the process is terminated. If it is determined that the refresh flag is on (S21: YES), in step S22, it is determined whether or not error detection and error correction have been completed for all data stored in the storage device 13.
  • step S23 If there is data that has not been subjected to error detection and error correction (S22: NO), data that has not been subjected to error detection and error correction is read from the storage device 13 onto the RAM 14 in step S23. At the time of this reading, the function of the controller unit 132 performs error detection and error correction on the read data. Then, the data subjected to error detection and error correction is written back from the RAM 14 to the storage device 13. That is, the data reading and writing back processing in step S23 is performed until error detection and error correction are completed for all data stored in the storage device 13.
  • step S24 If it is determined that error detection and error correction have been completed for all data stored in the storage device 13 (S22: YES), the refresh flag is set to OFF in step S24, and a timer T is set in step S25. Is initialized to 0, and the process ends.
  • the refresh control process when the refresh flag is turned on, error detection and error correction are started for each data stored in the storage device 13. If the refresh flag is turned on, error detection and error correction are performed until error detection and error correction are completed for all data. If the power supply to the in-vehicle device 10 is stopped in a state where the refresh flag is turned on, and then the power supply is restarted, error detection and error correction for each data continues from the state before the power supply is stopped. Is implemented.
  • the errors that occur in the NAND flash memory (storage unit 131) are considered to be due to an increase in the error rate over time and to an increase in the error rate that accompanies the soldering of the storage device 13 to the circuit board 11. It is done. Therefore, in order to suppress an increase in error rate over time, refresh control is performed by the first refresh process, and in order to suppress an increase in error rate due to soldering, refresh control is performed by the second refresh process. To implement.
  • the vehicle-mounted device 10 can be used as the vehicle 30 after being assembled to the vehicle 30, continuous power supply from the power supply device 32 of the vehicle 30 to the vehicle-mounted device 10 is started. I can say that. That is, if it can be used as the vehicle 30, even if it takes a long time for refresh control to detect and correct errors for all data stored in the storage unit 131, it is easy to secure the time. It becomes. Therefore, the refresh control can be performed without providing a special work process for the refresh control in the manufacturing process. In this case, the refresh control after the storage device 13 is soldered to the circuit board 11 may be performed after the use of the vehicle 30 is started, and it is possible to avoid prolonging the process for the refresh control in the manufacturing process. Therefore, it is possible to suitably perform the refresh control while suppressing an increase in the manufacturing process of the in-vehicle device 10.
  • the refresh flag When the refresh flag is turned on, the remaining data until the error detection and error correction for all the data stored in the storage unit 131 is completed within the period when power is supplied to the in-vehicle device 10. Error detection and error correction are performed. When the error detection and error correction for all data is completed, the refresh flag is turned off. By performing refresh control using the refresh flag in this way, it is possible to know whether or not error detection and error correction have been performed for all data, and error detection and error correction for all data can be reliably performed with a single refresh control. It becomes possible to carry out.
  • the on-vehicle device 10 is assembled to the vehicle 30 and the continuous power supply from the power supply device 32 of the vehicle 30 to the on-vehicle device 10 is started. It is done. Accordingly, it is possible to determine whether or not the vehicle 30 is in the running state, and perform the refresh control when it is determined that the vehicle 30 is in the running state, so that the refresh control can be performed at a suitable timing. Become.
  • the in-vehicle device 10 is an in-vehicle navigation device
  • the in-vehicle device 10 is an in-vehicle navigation device, but this may be changed. Specifically, an in-vehicle device 10a (not shown) in which the GPS element 15 is omitted from the configuration shown in FIG. 1 may be used. In this case, in step S12 of the second refresh process shown in FIG. 3, it may be determined whether or not the vehicle is running based on the vehicle speed signal. Even in the case of the in-vehicle device 10a that does not include the GPS element 15, when a vehicle speed signal is input to the in-vehicle device 10a, it is determined whether or not the vehicle 30 is in a traveling state based on the vehicle speed signal. it can.
  • the in-vehicle device 10 is an in-vehicle navigation device, it may be determined whether or not the vehicle 30 is in a traveling state based on the vehicle speed signal.
  • the in-vehicle device 10a is, for example, a drive recorder.
  • the second refresh process may be performed as long as the in-vehicle device 10 is assembled in the vehicle 30 and the refresh control is performed on condition that the vehicle 30 is in a predetermined use state.
  • the refresh control may be performed based on the input of the ACC-ON signal to the in-vehicle device 10.
  • the CPU 12 executes the program data stored in the storage device 13 to perform the first refresh process and the second refresh process.
  • the controller unit 132 may perform the first refresh process and the second refresh process.
  • the controller unit 132 performs error detection and error correction on the data to be read, but this may be changed. For example, after the CPU 12 reads data from the storage unit 131 onto the RAM 14, the CPU 12 may perform error detection and error correction on the data read out on the RAM 14.
  • the storage device 13 is a BGA package, but this may be changed.
  • SOP Small Outline Package
  • storage device 13 should just be fixed to the circuit board 11 by soldering.
  • e • MMC is used as the storage device 13, but instead of this, a storage device (for example, SmartNAND (registered trademark)) including another NAND flash memory as a storage unit may be used.
  • a storage device for example, SmartNAND (registered trademark)
  • storage device 13 was set as the structure provided with the memory
  • the data stored in the storage unit 131 is read and the data is sequentially written back.
  • this may be changed. That is, all the data stored in the storage unit 131 may be once read on the RAM 14 and then all the read data may be written back from the RAM 14 to the storage unit 131 at once.
  • a data refresh device detects and detects errors for all data stored in the flash memory as a refresh control for a storage device that includes a NAND flash memory and configures an in-vehicle device.
  • a data refresh device for correcting errors wherein the storage device is soldered to a circuit board after data is written in a manufacturing process, provided that a predetermined period of time elapses.
  • An error occurring in the NAND flash memory can be attributed to an increase in the error rate over time and an increase in the error rate associated with soldering the storage device. Therefore, in order to suppress an increase in the error rate over time, the first refresh unit performs refresh control, and in order to suppress an increase in the error rate due to soldering in the NAND flash memory, Refresh control is performed by the refresh unit.
  • the vehicle-mounted device can be used as a vehicle after being assembled to the vehicle, it can be said that continuous power supply from the vehicle power supply device to the vehicle-mounted device has started.
  • the refresh control by the second refresh unit can be performed without providing a special work process for the refresh control in the manufacturing process.
  • the refresh control after the storage device is soldered to the circuit board may be performed after the start of use of the vehicle, and it can be avoided that the process is prolonged due to the refresh control in the manufacturing process. Therefore, it is possible to suitably perform the refresh control while suppressing an increase in the manufacturing process of the in-vehicle device.

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Remote Sensing (AREA)
  • Human Computer Interaction (AREA)
  • Quality & Reliability (AREA)
  • Automation & Control Theory (AREA)
  • Computer Security & Cryptography (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)

Abstract

　データリフレッシュ装置（１２，１３２）は、ＮＡＮＤ型フラッシュメモリ（１３１）を備え車載機器（１０）を構成する記憶装置（１３）に対し、リフレッシュ制御として、全データについてエラーの検出及び検出されたエラーの訂正を行う。データリフレッシュ装置（１２，１３２）は、前記リフレッシュ制御を実施する第１リフレッシュ部（Ｓ０１、Ｓ０２）と、前記リフレッシュ制御を実施する第２リフレッシュ部（Ｓ１１～Ｓ１４）と、を備える。前記記憶装置（１３）は、前記車載機器（１０）の製造工程において、データが書き込まれた後に回路基板（１１）にはんだ付けされる。

Description

データリフレッシュ装置 関連出願の相互参照
　本出願は、２０１３年１０月２９日に出願された日本国特許出願２０１３－２２４３１３号に基づくものであり、ここにその記載内容を参照により援用する。
　ＮＡＮＤ型フラッシュメモリを備え車載機器を構成する記憶装置に対し、リフレッシュ制御を行うデータリフレッシュ装置に関する。
　ＮＡＮＤ型フラッシュメモリは、セルの浮遊ゲートに電荷を蓄えてデータを保存する。ＮＡＮＤ型フラッシュメモリ中の各セルの浮遊ゲートに蓄えられた電荷は時間の経過とともに失われ、これによりデータにエラーが生じる。電荷が失われることでデータにエラーが生じるまでの時間のことをデータリテンション時間と呼ぶ。
　データリテンション時間の経過に伴うエラーなどを訂正すべく、ＮＡＮＤ型フラッシュメモリを備える記憶装置では、エラーを検出し、そのエラーを訂正するリフレッシュ制御が行われている（例えば、特許文献１）。
日本国公開特許公報２０１２－２３８２５９号
　本願発明者は、記憶装置に関して以下を見出した。
　上記ＮＡＮＤ型フラッシュメモリを備える記憶装置が車載ナビゲーション装置などの車載機器に用いられている。ＮＡＮＤ型フラッシュメモリのデータリテンション時間は温度依存性を有し、温度が高いほどデータリテンション時間は短くなる。車載機器は８０℃程度の温度に晒されることが多く、車載機器に搭載された記憶装置は、室温（３０℃程度）で用いられる記憶装置に比べてデータリテンション時間が短くなる。即ち、車載機器に用いられる記憶装置は、室温で用いられる記憶装置に比べて、エラー発生率が高い。
　また、集約性及び実装工程の簡易化のため、データが書き込まれた後に、回路基板に対してはんだ付けされる記憶装置が用いられている。はんだ付け工程（リフロー工程）において、記憶装置は２５０℃程度の温度に晒されるため、データリテンション時間が更に短くなる。即ち、はんだ付け工程に伴いエラー発生率が急激に増加する。
　車載機器の製造工程において、はんだ付け工程に伴うエラー発生率の上昇を抑制すべく、はんだ付け工程の後にリフレッシュ制御を行うことも考えられる。しかしながら、リフレッシュ制御を実施するためには、フラッシュメモリから全データを読み出し、読み出しに係るデータのエラー検出及びエラー訂正を行った後、エラー検出及びエラー訂正を行ったデータの書き戻しを行うため、長い時間を要する。このため、製造工程において、はんだ付け工程の後にリフレッシュ制御を行うと、製造工程に要する時間が長くなるおそれが生じる。
　本開示は、上記課題を解決するためになされたものであり、製造工程が長くなることを抑制しつつ、ＮＡＮＤ型フラッシュメモリに対してリフレッシュ制御を実施するデータリフレッシュ装置を提供することを目的とする。
　本開示の一態様に係るデータリフレッシュ装置は、ＮＡＮＤ型フラッシュメモリを備え車載機器を構成する記憶装置に対し、リフレッシュ制御として、前記フラッシュメモリに記憶されている全データを対象にエラーの検出及び検出されたエラーの訂正を行う。データリフレッシュ装置は、所定の期間が経過した場合、前記リフレッシュ制御を実施する第１リフレッシュ部と、車両への前記車載機器の組み付け後において前記車両が所定の使用状態になった場合、前記リフレッシュ制御を実施する第２リフレッシュ部と、を備える。前記記憶装置は、前記車載機器の製造工程において、データが書き込まれた後に回路基板にはんだ付けされる。
　ＮＡＮＤ型フラッシュメモリにおいて生じるエラーは、経年的なエラー発生率の上昇によるものと、記憶装置をはんだ付けすることに伴うエラー発生率の上昇によるものとが考えられる。そこで、経年的なエラー発生率の上昇を抑制するために、第１リフレッシュ部によりリフレッシュ制御を実施するとともに、ＮＡＮＤ型フラッシュメモリにおけるはんだ付けに伴うエラー発生率の上昇を抑制するために、第２リフレッシュ部によりリフレッシュ制御を実施する。
　車載機器が車両に組み付けられた後で車両としての使用が可能となっていれば、その車両の電源装置から車載機器への継続的な電力供給が開始されていると言える。つまり、車両としての使用が可能となっていれば、ＮＡＮＤ型フラッシュメモリに記憶されている全データについてエラーの検出及び訂正を行うリフレッシュ制御に長い時間を要するにしても、その時間の確保が容易となる。したがって、リフレッシュ制御のための特別な作業工程を製造工程において設けなくても第２リフレッシュ部によるリフレッシュ制御を実施できる。この場合、記憶装置が回路基板にはんだ付けされた後のリフレッシュ制御は、車両の使用開始後に実施すればよく、製造工程においてリフレッシュ制御のために工程が長引くことを回避できる。よって、車載機器の製造工程が長くなることを抑制しつつ、リフレッシュ制御を好適に実施することが可能になる。
　本開示についての上記および他の目的、特徴や利点は、添付の図面を参照した下記の詳細な説明から、より明確になる。添付図面において
図１は、車載機器の構成を示す図であり、 図２は、第１リフレッシュ処理を示すフローチャートであり、 図３は、第２リフレッシュ処理を示すフローチャートであり、 図４は、リフレッシュ制御処理を示すフローチャートである。
　図１に本実施形態に係る車載機器１０の構成を示す。車載機器１０は、車載ナビゲーション装置であって、車両３０に搭載されて用いられるものである。
　車載機器１０は、ＣＰＵ１２、記憶装置１３、ＲＡＭ１４（Ｒａｎｄｏｍ　Ａｃｃｅｓｓ　Ｍｅｍｏｒｙ）、ＧＰＳ素子１５（Ｇｌｏｂａｌ　Ｐｏｓｉｔｉｏｎｉｎｇ　Ｓｙｓｔｅｍ）、信号入力部１６、及び、電源部１７を備え、それらが回路基板１１上に実装されることで構成されている。また、車載機器１０は、ディスプレイ２０を備える。ＣＰＵ１２は、本開示のデータリフレッシュ装置に相当する。
　ＧＰＳ素子１５は、ＧＰＳ衛星から送信されるＧＰＳ信号を受信することで、車載機器１０ひいては車載機器１０が搭載された車両３０の地球上の位置を算出し、算出した位置を測位信号としてＣＰＵ１２に対して通知する。
　信号入力部１６は、車両３０に設けられているＥＣＵ３１（Ｅｌｅｃｔｒｏｎｉｃ　Ｃｏｎｔｒｏｌ　Ｕｎｉｔ）と接続される。そして、車載機器１０に対して電力供給が行われていることを示す信号であるＡＣＣ－ＯＮ信号、及び、車両３０の走行速度を示す信号である車速信号が、ＥＣＵ３１から信号入力部１６を介してＣＰＵ１２へ入力される。
　ＣＰＵ１２は、一般的なマイクロプロセッサである。ＣＰＵ１２が記憶装置１３に記憶されたプログラムデータ及び地図データを読み出し、ＲＡＭ１４上で実行することで、車載機器１０が車載ナビゲーション装置として動作する。また、ＣＰＵ１２は、プログラムデータを実行するに際し、ＧＰＳ素子１５から入力される測位信号及び信号入力部１６から入力される車速信号を用いる。
　電源部１７は、車両３０の電源装置３２と接続されることで電力を供給され、その供給された電力について電圧変換を行い、回路基板１１上に実装されている各素子１２～１５及びディスプレイ２０に対して電力供給を行う。なお、電源部１７と各素子１２～１５及びディスプレイ２０との接続は図示を省略している。
　本実施形態では、記憶装置１３として、ｅ・ＭＭＣ（ｅｍｂｅｄｄｅｄ　ＭｕｌｔｉＭｅｄｉａＣａｒｄ）（登録商標）を用いている。ｅ・ＭＭＣ（e．ＭＭＣとも呼ぶ）は、ＮＡＮＤ型フラッシュメモリから構成される記憶部１３１と、記憶部１３１に対して書き込み制御及び読み出し制御を行うコントローラ部１３２を内蔵するものである。記憶部１３１は、本開示のＮＡＮＤ型フラッシュメモリに相当する。
　記憶部１３１には、車載機器１０が車載ナビゲーション装置として動作するために用いられる動作用プログラムデータ及び地図データが書き込まれている。また、記憶部１３１に記憶されるデータには、実データに加えて、誤り訂正用の冗長ビットが付与されている。コントローラ部１３２は、この誤り訂正用の冗長ビットに基づいて、エラー検出及びエラー訂正を行うＥＣＣ（Ｅｒｒｏｒ　Ｃｈｅｃｋ　ａｎｄ　Ｃｏｒｒｅｃｔｉｏｎ）機能を有する。
　コントローラ部１３２は、ＣＰＵ１２から発行されるＭＭＣ（ＭｕｌｔｉＭｅｄｉａＣａｒｄ）形式のコマンドに応じて、記憶部１３１に対してデータの書き込み制御及び読み出し制御を行う。コントローラ部１３２は、ＣＰＵのデータ読み出しコマンドに応じてデータを読み出す際、その読み出しの対象とされるデータについて、上記ＥＣＣ機能を用いてエラー検出及びエラー訂正を行う。
　また、記憶装置１３は、ＢＧＡ（Ｂａｌｌ　Ｇｒｉｄ　Ａｒｒａｙ）パッケージに封入されている。記憶装置１３は、データが書き込まれた後に、リフロー工程によって車載機器１０を構成する回路基板１１に対して固定される。具体的に、リフロー工程では、チップマウンターを用いて回路基板１１に対して記憶装置１３を載置する。次に、リフロー炉の中で回路基板１１及び記憶装置１３を予熱する（約２分間、１５０℃程度）。次に、リフロー炉を高温にすることで、記憶装置１３の備えるＢＧＡパッケージのはんだを溶かし、記憶装置１３を回路基板１１に固定する（約１分間、２５０℃程度）。
　ここで、ＮＡＮＤ型フラッシュメモリは、絶縁層によって絶縁された浮遊ゲートに電荷を注入することで、データの書き込みを行うものである。浮遊ゲートに注入された電荷は、トンネル効果によって時間の経過とともに失われ、電荷が所定量以上失われることでデータにエラーが発生する。このエラーは、記憶部１３１に記憶されている全データについて生じうるものである。
　記憶部１３１からデータを読み出す際にコントローラ部１３２のＥＣＣ機能によって行われるデータのエラー検出及びエラー訂正は、読み出しの対象とされるデータに対してのみ行われるものである。つまり、記憶部１３１に記憶されている全データについてまとめてエラー検出及びエラー訂正が行われるものではない。このため、読み出し頻度が高いデータについてエラーの発生を抑制できる一方、読み出し頻度が低いデータについてエラーの発生を抑制できない。
　そこで、本実施形態のデータリフレッシュ装置としてのＣＰＵ１２は、記憶部１３１に記憶された全データについてエラー検出及びエラー訂正を行うリフレッシュ制御を行う。リフレッシュ制御では、ＣＰＵ１２が記憶部１３１に書き込まれているデータをＲＡＭ１４上に読み出す。この読み出しの際、読み出しの対象とされたデータそれぞれについてコントローラ部１３２のＥＣＣ機能によってエラー検出及びエラー訂正が行われる。そして、ＲＡＭ１４上に一時的に記憶されたエラー検出及びエラー訂正後のデータを、ＣＰＵ１２が記憶装置１３に書き戻す。このデータの読み出し、エラー検出及びエラー訂正、及び、データの書き戻しを、記憶部１３１に書き込まれている全データについて実施する。
　本実施形態では、リフレッシュ制御の実施条件が異なる第１リフレッシュ処理と第２リフレッシュ処理とを行う。以下、第１リフレッシュ処理及び第２リフレッシュ処理についてそれぞれ説明する。なお、第１リフレッシュ処理及び第２リフレッシュ処理を実施するためのプログラムデータは、記憶部１３１に記憶されておりＣＰＵ１２によってＲＡＭ１４に読み出された上で実行される。
　第１リフレッシュ処理では、実施周期Ｘが経過する毎にリフレッシュ制御が実施される。ＮＡＮＤ型フラッシュメモリの浮遊ゲートから失われる電荷量は、ＮＡＮＤ型フラッシュメモリの温度が上昇するほど多くなる。つまり、記憶装置１３の温度が上昇するほど、記憶部１３１に記憶されているデータのエラー発生率が増加する。このため、室温（最高３０℃程度）で使用される機器に用いられている記憶装置に比べて、車載環境（最高８０℃程度）で使用される車載機器１０に用いられている記憶装置１３におけるデータのエラー発生率は高くなる。そこで、第１リフレッシュ処理として、車載環境に応じた実施周期Ｘが経過することを条件として、記憶装置１３に対してリフレッシュ制御を実施する。具体的には、ＣＰＵ１２は内部に前回リフレッシュ制御を実施してから経過した時間を示すタイマーＴを有し、そのタイマーＴの値に基づいてリフレッシュ制御に係る実施周期Ｘの経過を判定する。
　第２リフレッシュ処理では、車載機器１０が車両３０に組み付けられ、車両３０の電源装置３２から継続的な電力供給が開始されたことを条件として、リフレッシュ制御が実施される。リフロー工程において、記憶装置１３は高温（最高２５０℃）に晒される。記憶装置１３には、リフロー工程の前にデータが既に書き込まれているため、リフロー工程を実施することで、書き込み済みのデータにおけるエラー発生率が急激に増加する。そこで、第２リフレッシュ処理として、リフロー工程が行われた後、車載機器１０が製品出荷され、車両３０に組み付けられ、車両３０の電源装置３２から継続的な電力供給が開始されたことを条件として、記憶装置１３に対してリフレッシュ制御を実施する。具体的には、車両３０が走行状態になっていると判定された場合に、リフレッシュ制御を実施する。
　図２のフローチャートを用いて、第１リフレッシュ処理を説明する。この処理は、ＣＰＵ１２によって所定周期で実施される。
　ステップＳ０１において、前回のリフレッシュ制御を実施してから経過した時間を示すタイマーＴが、第１リフレッシュ処理によるリフレッシュ制御の実施周期であるＸ（例えば、１年）以上であるか否かを判定する。なお、このタイマーＴの初期値は０である。タイマーＴがＸ以上の場合（Ｓ０１：ＹＥＳ）、ステップＳ０２において、リフレッシュ制御を実施するためにリフレッシュフラグをオンに設定して処理を終了する。タイマーＴがＸ未満の場合（Ｓ０１：ＮＯ）、処理を終了する。
　図３のフローチャートを用いて、第２リフレッシュ処理を説明する。この処理は、ＣＰＵ１２によって所定周期で実施される。
　ステップＳ１１において、第２リフレッシュ処理によってリフレッシュフラグが既にオンとされていることを示す実施済みフラグがオンかオフかを判定する。なお、実施済みフラグの初期値はオフである。実施済みフラグがオンとされていた場合（Ｓ１１：ＮＯ）、第２リフレッシュ処理によってリフレッシュフラグが既にオンとされているため、処理を終了する。
　実施済みフラグがオフとされていた場合（Ｓ１１：ＹＥＳ）、ステップＳ１２において、ＧＰＳ素子１５からＣＰＵ１２に対して入力される測位信号に基づいて、車両３０が走行状態であるか否かを判定する。車両３０が走行状態でないと判定される場合（Ｓ１２：ＮＯ）、処理を終了する。車両３０が走行状態であると判定される場合（Ｓ１２：ＹＥＳ）、ステップＳ１３において、リフレッシュ制御を実施するためにリフレッシュフラグをオンに設定する。その後、ステップＳ１４において、実施済みフラグをオンに設定して処理を終了する。
　つまり、車両３０が走行状態であると判定されると、車載機器１０が車両３０に搭載され、その車両３０の電源装置３２から車載機器１０への継続的な電力供給が開始されていると判定し、リフレッシュ制御を実施する。また、第１リフレッシュ部によるリフレッシュ制御は実施周期Ｘが経過する毎に実施されるが、第２リフレッシュ部によるリフレッシュ制御は１回だけ実施される。
　図４に、リフレッシュ制御処理を表すフローチャートを示す。この処理に係るプログラムは、車載機器１０に対して電力供給が実施されている場合に、ＣＰＵ１２によって周期的に実施される。
　ステップＳ２１において、リフレッシュフラグがオンにされているか否かを判定する。リフレッシュフラグがオフであると判定されると（Ｓ２１：ＮＯ）、処理を終了する。リフレッシュフラグがオンであると判定されると（Ｓ２１：ＹＥＳ）、ステップＳ２２において、記憶装置１３に記憶されている全データについてエラー検出及びエラー訂正が完了しているか否かを判定する。
　エラー検出及びエラー訂正が行われていないデータが存在する場合（Ｓ２２：ＮＯ）、ステップＳ２３において、エラー検出及びエラー訂正が実施されていないデータを記憶装置１３からＲＡＭ１４上に読み出す。この読み出しの際に、コントローラ部１３２の機能により、その読み出しとされるデータについてエラー検出及びエラー訂正が実施される。そして、エラー検出及びエラー訂正が実施されたデータをＲＡＭ１４上から記憶装置１３に書き戻す。つまり、記憶装置１３に記憶されている全データについてエラー検出及びエラー訂正が完了するまで、ステップＳ２３におけるデータの読み出し及び書き戻し処理が実施される。
　記憶装置１３に記憶されている全データについてエラー検出及びエラー訂正が完了していると判定されると（Ｓ２２：ＹＥＳ）、ステップＳ２４において、リフレッシュフラグをオフに設定し、ステップＳ２５において、タイマーＴの値を０に初期化して処理を終了する。
　上記リフレッシュ制御処理によれば、リフレッシュフラグがオンにされると、記憶装置１３に記憶されている各データについてエラー検出及びエラー訂正が開始される。また、リフレッシュフラグがオンとされていると、全データについてエラー検出及びエラー訂正が完了するまでエラー検出及びエラー訂正が実施される。仮にリフレッシュフラグがオンにされた状態で、車載機器１０に対する電力供給が停止され、その後、電力供給が再開された場合、電力供給が停止される前の状態から引き続き各データについてエラー検出及びエラー訂正が実施される。
　ＮＡＮＤ型フラッシュメモリ（記憶部１３１）において生じるエラーは、経年的なエラー発生率の上昇によるものと、記憶装置１３を回路基板１１にはんだ付けすることに伴うエラー発生率の上昇によるものとが考えられる。そこで、経年的なエラー発生率の上昇を抑制するために、第１リフレッシュ処理によりリフレッシュ制御を実施するとともに、はんだ付けに伴うエラー発生率の上昇を抑制するために、第２リフレッシュ処理によりリフレッシュ制御を実施する。
　ここで、車載機器１０が車両３０に組み付けられた後で車両３０としての使用が可能となっていれば、その車両３０の電源装置３２から車載機器１０への継続的な電力供給が開始されていると言える。つまり、車両３０としての使用が可能となっていれば、記憶部１３１に記憶されている全データについてエラーの検出及び訂正を行うリフレッシュ制御に長い時間を要するにしても、その時間の確保が容易となる。したがって、リフレッシュ制御のための特別な作業工程を製造工程において設けなくてもリフレッシュ制御を実施できる。この場合、記憶装置１３が回路基板１１にはんだ付けされた後のリフレッシュ制御は、車両３０の使用開始後に実施すればよく、製造工程においてリフレッシュ制御のために工程が長引くことを回避できる。よって、車載機器１０の製造工程が長くなることを抑制しつつ、リフレッシュ制御を好適に実施することが可能になる。
　リフレッシュフラグがオンとされていると、車載機器１０に電力が供給されている期間内で、記憶部１３１に記憶されている全データについてのエラー検出及びエラー訂正が完了するまで、残りのデータについてエラー検出及びエラー訂正が実施される。そして、全データについてのエラー検出及びエラー訂正が完了するとリフレッシュフラグをオフにする。このようにリフレッシュフラグを用いてリフレッシュ制御を実施することで、全データについてエラー検出及びエラー訂正が実施されたか否かが分かり、１回のリフレッシュ制御で確実に全データのエラー検出及びエラー訂正を実施することが可能になる。
　車両３０が走行状態になっている状況下では、車載機器１０が車両３０に組み付けられた上で、車両３０の電源装置３２から車載機器１０への継続的な電力供給が開始されていると考えられる。そこで、車両３０が走行状態になっているか否かを判定し、車両３０が走行状態であると判定された場合にリフレッシュ制御を実施することで、好適なタイミングでリフレッシュ制御を行うことが可能になる。
　具体的には、車載機器１０が車載ナビゲーション装置である場合には、車載ナビゲーション装置によって算出される車両の位置に基づいて、車両３０が走行状態になっているか否かを判定することができる。
　（その他の実施形態）
　・上記実施形態では、車載機器１０が車載ナビゲーション装置であるとしたが、これを変更してもよい。具体的には、図１に示す構成からＧＰＳ素子１５を省略した車載機器１０ａ（図示略）を用いてもよい。この場合、図３に示す第２リフレッシュ処理のステップＳ１２において、車速信号に基づいて車両走行状態であるか否かの判定を行うとよい。ＧＰＳ素子１５を備えない車載機器１０ａであっても、車載機器１０ａに車速信号が入力される場合には、その車速信号に基づいて、車両３０が走行状態であるか否かを判定することができる。また、車載機器１０が車載ナビゲーション装置である場合であっても、車速信号に基づいて、車両３０が走行状態であるか否かを判定してもよい。なお、車載機器１０ａは、例えば、ドライブレコーダーである。
　・第２リフレッシュ処理は、車載機器１０が車両３０に組み付けられ、その車両３０が所定の使用状態となったことを条件としてリフレッシュ制御を実施するものであればよい。例えば、車載機器１０にＡＣＣ－ＯＮ信号が入力されたことに基づいて、リフレッシュ制御を行うものであってもよい。
　・上記実施形態では、ＣＰＵ１２が記憶装置１３に記憶されたプログラムデータを実行することで、第１リフレッシュ処理及び第２リフレッシュ処理を実施する構成とした。これに代えて、コントローラ部１３２が第１リフレッシュ処理及び第２リフレッシュ処理を実施する構成としてもよい。
　・リフレッシュ制御において、ＣＰＵ１２が記憶部１３１からデータを読み出す際、その読み出しの対象となるデータについてコントローラ部１３２がエラー検出及びエラー訂正を行う構成としたが、これを変更してもよい。例えば、ＣＰＵ１２が記憶部１３１からＲＡＭ１４上にデータを読み出した後、ＲＡＭ１４上に読み出されたデータについてＣＰＵ１２がエラー検出及びエラー訂正を行う構成としてもよい。
　・上記実施形態では、記憶装置１３は、ＢＧＡパッケージとしたが、これを変更してもよい。例えば、ＳＯＰ（Ｓｍａｌｌ　Ｏｕｔｌｉｎｅ　Ｐａｃｋａｇｅ）でもよい。つまり、記憶装置１３は、はんだ付けによって回路基板１１に固定されるものであればよい。
　・上記実施形態では、記憶装置１３としてｅ・ＭＭＣを用いたが、これに代えて、他のＮＡＮＤ型フラッシュメモリを記憶部として備える記憶装置（例えば、ＳｍａｒｔＮＡＮＤ（登録商標））を用いてもよい。また、記憶装置１３は、記憶部１３１とコントローラ部１３２とを備える構成としたが、これを変更し、記憶部のみを備える記憶装置を用いてもよい。
　・上記実施形態では、リフレッシュ制御において、記憶部１３１に記憶されたデータを読み出し、そのデータを逐次書き戻す構成としたがこれを変更してもよい。つまり、記憶部１３１に記憶された全データを一旦ＲＡＭ１４上に全て読み出し、その後、読み出した全データを一気にＲＡＭ１４から記憶部１３１に書き戻す構成としてもよい。
　本開示の一例に係るデータリフレッシュ装置は、ＮＡＮＤ型フラッシュメモリを備え車載機器を構成する記憶装置に対し、リフレッシュ制御として、前記フラッシュメモリに記憶されている全データを対象にエラーの検出及び検出されたエラーの訂正を行うデータリフレッシュ装置であって、前記記憶装置は、製造工程において、データが書き込まれた後に回路基板にはんだ付けされるものであって、所定の期間が経過することを条件に、前記リフレッシュ制御を実施する第１リフレッシュ部と、車両への前記車載機器の組み付け後において前記車両が所定の使用状態になったことを条件に、前記リフレッシュ制御を実施する第２リフレッシュ部と、を備える。
　ＮＡＮＤ型フラッシュメモリにおいて生じるエラーは、経年的なエラー発生率の上昇によるものと、記憶装置をはんだ付けすることに伴うエラー発生率の上昇によるものとが考えられる。そこで、経年的なエラー発生率の上昇を抑制するために、第１リフレッシュ部によりリフレッシュ制御を実施するとともに、ＮＡＮＤ型フラッシュメモリにおけるはんだ付けに伴うエラー発生率の上昇を抑制するために、第２リフレッシュ部によりリフレッシュ制御を実施する。
　ここで、車載機器が車両に組み付けられた後で車両としての使用が可能となっていれば、その車両の電源装置から車載機器への継続的な電力供給が開始されていると言える。つまり、車両としての使用が可能となっていれば、ＮＡＮＤ型フラッシュメモリに記憶されている全データについてエラーの検出及び訂正を行うリフレッシュ制御に長い時間を要するにしても、その時間の確保が容易となる。したがって、リフレッシュ制御のための特別な作業工程を製造工程において設けなくても第２リフレッシュ部によるリフレッシュ制御を実施できる。この場合、記憶装置が回路基板にはんだ付けされた後のリフレッシュ制御は、車両の使用開始後に実施すればよく、製造工程においてリフレッシュ制御のために工程が長引くことを回避できる。よって、車載機器の製造工程が長くなることを抑制しつつ、リフレッシュ制御を好適に実施することが可能になる。
　以上、本開示の実施形態、構成、態様を例示したが、本開示に係わる実施形態、構成、態様は、上述した各実施形態、各構成、各態様に限定されるものではない。例えば、異なる実施形態、構成、態様にそれぞれ開示された技術的部を適宜組み合わせて得られる実施形態、構成、態様についても本開示に係わる実施形態、構成、態様の範囲に含まれる。

 

Claims (5)

  1. 　ＮＡＮＤ型フラッシュメモリ（１３１）を備え車載機器（１０）を構成する記憶装置（１３）に対し、リフレッシュ制御として、前記フラッシュメモリに記憶されている全データを対象にエラーの検出及び検出されたエラーの訂正を行うデータリフレッシュ装置（１２，１３２）であって、
    　所定の期間が経過した場合、前記リフレッシュ制御を実施する第１リフレッシュ部（Ｓ０１、Ｓ０２）と、
    　車両（３０）への前記車載機器（１０）の組み付け後において前記車両（３０）が所定の使用状態になった場合、前記リフレッシュ制御を実施する第２リフレッシュ部（Ｓ１１～Ｓ１４）と、を備え、
    　前記記憶装置（１３）は、前記車載機器（１０）の製造工程において、データが書き込まれた後に回路基板（１１）にはんだ付けされるデータリフレッシュ装置。
  2. 　前記第２リフレッシュ部（Ｓ１１～Ｓ１４）は、前記車両（３０）への前記車載機器（１０）の組み付け後において前記車両（３０）が所定の使用状態になった場合、前記リフレッシュ制御を開始し、
    　前記リフレッシュ制御の開始後において、前記車載機器（１０）に電力が供給されている期間内で前記全データについてエラーの検出及び検出されたエラーの訂正が終了していなければ、次に前記車載機器（１０）に電力が供給される場合に、残りのデータについてエラーの検出及び検出されたエラーを訂正する請求項１に記載のデータリフレッシュ装置。
  3. 　前記第２リフレッシュ部は、前記車両（３０）が走行状態になっているか否かを判定する走行判定部を備え、
    　前記第２リフレッシュ部は、前記走行判定部によって前記車両（３０）が走行状態になっていると判定された場合に、前記車両（３０）が前記所定の使用状態になっているとして、前記リフレッシュ制御を実施する請求項１又は２に記載のデータリフレッシュ装置。
  4. 　前記車載機器（１０）は、車載ナビゲーション装置であって、
    　前記走行判定部は、前記車載ナビゲーション装置によって算出される前記車両（３０）の位置に基づいて、前記車両（３０）が走行状態になっているか否かを判定する請求項３に記載のデータリフレッシュ装置。
  5. 　前記走行判定部は、前記車載機器（１０）に入力され、前記車両（３０）が走行状態にあることを示す車速信号に基づいて、前記車両（３０）が走行状態になっているか否かを判定する請求項３に記載のデータリフレッシュ装置。
     

     
PCT/JP2014/005137 2013-10-29 2014-10-09 データリフレッシュ装置 WO2015064021A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US15/032,267 US9983809B2 (en) 2013-10-29 2014-10-09 Data-refresh apparatus

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013-224313 2013-10-29
JP2013224313A JP6011512B2 (ja) 2013-10-29 2013-10-29 データリフレッシュ装置

Publications (1)

Publication Number Publication Date
WO2015064021A1 true WO2015064021A1 (ja) 2015-05-07

Family

ID=53003655

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2014/005137 WO2015064021A1 (ja) 2013-10-29 2014-10-09 データリフレッシュ装置

Country Status (3)

Country Link
US (1) US9983809B2 (ja)
JP (1) JP6011512B2 (ja)
WO (1) WO2015064021A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3480698A4 (en) * 2016-06-28 2020-03-04 Nippon Seiki Co., Ltd. DISPLAY DEVICE FOR VEHICLE

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10199115B2 (en) * 2016-06-20 2019-02-05 Qualcomm Incorporated Managing refresh for flash memory

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01277949A (ja) * 1988-04-28 1989-11-08 Fanuc Ltd メモリ試験方式
JP2012514265A (ja) * 2008-12-30 2012-06-21 ヌモニクス ベー． フェー． 不揮発性メモリのための温度警報および低レートリフレッシュ
JP2013179808A (ja) * 2012-02-29 2013-09-09 Denso Corp 制御装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5657332A (en) * 1992-05-20 1997-08-12 Sandisk Corporation Soft errors handling in EEPROM devices
JPH09204367A (ja) 1996-01-25 1997-08-05 Mitsubishi Electric Corp フラッシュディスクカードにおけるフラッシュメモリデータのリフレッシュ方法
JP3444295B2 (ja) 2001-11-16 2003-09-08 株式会社デンソー 車載エンジンの電子制御装置
JP2004087028A (ja) * 2002-08-28 2004-03-18 Toshiba Corp ディスクドライブ及びデータ再生方法
JP4133166B2 (ja) * 2002-09-25 2008-08-13 株式会社ルネサステクノロジ 不揮発性半導体記憶装置
US7596738B2 (en) * 2004-11-17 2009-09-29 Sun Microsystems, Inc. Method and apparatus for classifying memory errors
US9171585B2 (en) * 2005-06-24 2015-10-27 Google Inc. Configurable memory circuit system and method
US7474560B2 (en) * 2006-08-21 2009-01-06 Micron Technology, Inc. Non-volatile memory with both single and multiple level cells
JP2012238259A (ja) 2011-05-13 2012-12-06 Sony Corp 制御装置、記憶装置、制御方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01277949A (ja) * 1988-04-28 1989-11-08 Fanuc Ltd メモリ試験方式
JP2012514265A (ja) * 2008-12-30 2012-06-21 ヌモニクス ベー． フェー． 不揮発性メモリのための温度警報および低レートリフレッシュ
JP2013179808A (ja) * 2012-02-29 2013-09-09 Denso Corp 制御装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3480698A4 (en) * 2016-06-28 2020-03-04 Nippon Seiki Co., Ltd. DISPLAY DEVICE FOR VEHICLE

Also Published As

Publication number Publication date
JP6011512B2 (ja) 2016-10-19
US20160253113A1 (en) 2016-09-01
JP2015087849A (ja) 2015-05-07
US9983809B2 (en) 2018-05-29

Similar Documents

Publication Publication Date Title
US8176387B2 (en) Error detection control system
EP3377974B1 (en) Separate link and array error correction in a memory system
TWI715926B (zh) 在一儲存備份記憶體封裝中之韌體更新
KR101969008B1 (ko) 영구 메모리에서의 에러 처리 기술
US20160378592A1 (en) Cache memory and processor system
WO2014091666A1 (ja) 車載電子制御装置
TWI578160B (zh) Memory system
US20180247699A1 (en) Post package repair for mapping to a memory failure pattern
JP2006004079A (ja) 記憶装置
US10319462B2 (en) Semiconductor device and semiconductor system
CN111459557B (zh) 一种缩短服务器开机时间的方法及系统
WO2018040969A1 (zh) 一种提高 nand flash 可靠性的方法及装置
WO2015064021A1 (ja) データリフレッシュ装置
JP2009217701A (ja) 記憶保持装置及び記憶保持システム
US20230197134A1 (en) Magnetic storage device and control method of magnetic storage device
JP4950214B2 (ja) データ記憶装置における停電を検出する方法、およびデータ記憶装置を復旧する方法
CN106611619B (zh) 数据储存装置以及快闪存储器的检测方法
JP2015087849A5 (ja)
CN110838314A (zh) 一种存储数据的加固方法及装置
JP2006092163A (ja) 記憶装置
CN110554928A (zh) 一种非易失性半导体存储器参数上电读取方法及装置
US20230229349A1 (en) Storage device and a vehicle including the storage device
JP2013016228A (ja) 半導体装置
JP2005071124A (ja) 不揮発メモリシステム
JP2013054409A (ja) 情報記憶装置および情報記憶方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14857182

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 15032267

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 14857182

Country of ref document: EP

Kind code of ref document: A1