WO2015014106A1 - 一种nand闪存存储设备及其带外数据读取方法 - Google Patents

一种nand闪存存储设备及其带外数据读取方法 Download PDF

Info

Publication number
WO2015014106A1
WO2015014106A1 PCT/CN2014/070692 CN2014070692W WO2015014106A1 WO 2015014106 A1 WO2015014106 A1 WO 2015014106A1 CN 2014070692 W CN2014070692 W CN 2014070692W WO 2015014106 A1 WO2015014106 A1 WO 2015014106A1
Authority
WO
WIPO (PCT)
Prior art keywords
nand flash
band data
data
flash memory
unit
Prior art date
Application number
PCT/CN2014/070692
Other languages
English (en)
French (fr)
Inventor
楚一兵
Original Assignee
深圳市瑞耐斯技术有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 深圳市瑞耐斯技术有限公司 filed Critical 深圳市瑞耐斯技术有限公司
Publication of WO2015014106A1 publication Critical patent/WO2015014106A1/zh

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0409—Online test
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0411—Online error correction

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Read Only Memory (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本发明适用于NAND闪存存储设备技术领域，提供了一种NAND闪存存储设备，该NAND闪存存储设备包括若干NAND闪存通道，所述NAND闪存通道包括若干个NAND闪存，所述NAND闪存中具有至少一个数据存储单元和一带外数据存储单元，所述至少一个数据存储单元各自对应有错误检测/错误纠正单元，所述错误检测/错误纠正单元用于对数据和带外数据进行编码，所述带外数据存储单元对应有一校验单元，用于在带外数据读出时对带外数据进行校验。本发明所述的NAND闪存存储设备采用循环冗余校验快速对NAND闪存进行扫描，构建逻辑块地址到物理块地址映射表的方法可以缩短传输时间，提高存储效率。

Description

一种NAND闪存存储设备及其带外数据读取方法 技术领域
本发明属于NAND闪存存储设备技术领域，尤其涉及一种NAND闪存存储设备及其带外数据读取方法。
 背景技术
NAND闪存具备非挥发性，可靠性高，功耗低，尺寸小等优点，并且随着技术的进步，存储密度越来越高，单位存储容量的成本也在不断下降，基于以上的优点使得NAND闪存的存储设备得到越来越广泛的应用。现在NAND闪存大量应用于存储卡、USB闪存驱动器、移动影音播放设备、智能手机等。
一个NAND闪存在结构上可以分为1024或者2048或者其它数目的块，每个块可以分为64或者128或者其它数目的页，每个页的大小可以是2K或者4K或者其它数目的字节。
NAND闪存的基本操作可以分为块擦除、页写入和页读取。在进行页写入操作的时候，该页所在块要先进行擦除操作。NAND闪存具备一定的擦除/写入寿命，也就是说在擦除一定次数之后，这个块就会损坏，所擦除的频率越高，损坏就会越快。
由于NAND闪存物理结构的特点，在读写过程中会出现某些比特的反转，就是读出的数据与实际写入的数据不同。为了保证数据的完整性需要对数据做错误检测/错误纠正（Error Correcting Code，ECC）处理。在数据写入的时候在数据中添加一段按照某种算法算出的错误检测/错误纠正编码，在数据读出的时候再按照特定的算法对数据和错误检测/错误纠正编码进行检查和纠错。同时在NAND闪存中还需要一个额外数据，我们称为带外数据（Out of Band，OOB）。带外数据通常用来表明该NAND闪存页存储数据的类型、该NAND闪存页所在的块的擦除次数、该NAND闪存页所对应的逻辑块地址（Logical Block Address，LBA）等。前面所说的页大小为2K、4K字节实际上只是表明数据区的大小，页当中还包括一定的错误检测/错误纠正编码和带外数据区域。比如2K字节的页实际大小可能为2048+128字节，128字节用来存储错误检测/错误纠正编码和带外数据。进行错误检测/错误纠正的数据大小可以是512或者1K字节，或者其它大小也可以。一般采用错误检测/错误纠正编码和带外数据的存储形式如图1A、图1B所示。
在图1A当中带外数据和最后一个数据一起做错误检测/错误纠正，其中101表示数据单元、102表示错误检测/错误纠正单元、103表示带外数据单元。实际上也可以将带外数据分散到多个数据区。
在NAND闪存存储设备中，有一些特定的操作不需要读取NAND闪存中的数据区，只需要带外数据就够了。比如NAND闪存存储设备刚刚上电，需要重新构建逻辑块地址到物理块地址的映射表的时候。
根据前面的分析，当NAND闪存存储设备读取操作只需要带外数据的时候，读取操作仍然需要将整个数据页读出，至少也要将带外数据所在的错误检测/错误纠正单元读出（需要NAND闪存控制器支持部分页读取操作）。NAND闪存的读取是串行操作，整页数据的读出所需要的时间相当可观。以一个4K字节的页，采用较快的同步66兆赫兹接口为例，将数据从NAND闪存的存储单元搬到NAND闪存的缓存中需要约25微秒（不同NAND闪存各不相同），将数据从NAND闪存的缓存中读出需要约31微秒的时间。如图2所示，假定一个NAND闪存通道中有4个NAND闪存201，从每个NAND闪存201中读出一个整页数据所需要的时间为25+31×4微秒，但在这么久的时间内读出的数据中有效的只有带外数据。
因此，现有技术存在缺陷，需要改进。
 技术问题
本发明所要解决的技术问题在于提供一种NAND闪存存储设备及其带外数据读取方法，旨在缩短NAND闪存存储设备的传输时间和重建表的时间。
 技术解决方案
本发明是这样实现的，一种NAND闪存存储设备，该NAND闪存存储设备包括若干NAND闪存通道，所述NAND闪存通道包括若干个NAND闪存，所述NAND闪存中具有至少一个数据存储单元和一带外数据存储单元，所述至少一个数据存储单元各自对应有错误检测/错误纠正单元，所述错误检测/错误纠正单元用于对数据和带外数据进行编码，所述带外数据存储单元对应有一校验单元，用于在带外数据读出时对带外数据进行校验。
进一步地，所述校验单元为循环冗余校验单元，所述循环冗余校验单元用于对带外数据进行编码。
进一步地，所述NAND闪存通道中有四个所述NAND闪存。
进一步地，所述循环冗余校验单元中的数据长度为1、2或4字节。
本发明还提供一种NAND闪存存储设备的带外数据读取方法，包括以下步骤：
步骤1：NAND闪存存储设备设置若干NAND闪存通道，所述每一NAND闪存通道内设置若干NAND闪存；
步骤2：所述NAND闪存中设置有若干数据单元、若干错误检测/错误纠正单元、校验单元和带外数据存储单元，所述错误检测/错误纠正单元用于对数据和带外数据进行编码；
步骤3：所述数据单元中的数据和所述带外数据单元中的带外数据在所述错误检测/错误纠正单元中进行检错；
步骤4：所述带外数据单元中的带外数据单独在所述校验单元中进行检错。
进一步地，所述校验单元为循环冗余校验单元，所述循环冗余校验单元用于对带外数据进行编码。
进一步地，所述步骤4中包括：
步骤41：读取带外数据和循环冗余校验编码；
步骤42：根据所述带外数据和循环冗余校验编码进行校验判断；
步骤43：当校验结果有错误时，进行整个数据页的读取，再进行错误检测/错误纠正；当校验结果无错误时，继续读取下一个带外数据。
 有益效果
本发明与现有技术相比，有益效果在于：不仅可以同时读出数据和带外数据，能杜绝读写过程中出现的比特的反转的情况，还能有效地缩短传输时间。使NAND闪存存储设备的读取效率得到很大地提高。
 附图说明
图1A是现有技术提供的采用错误检测/错误纠正编码和带外数据的存储形式图；
图1B是现有技术提供的采用错误检测/错误纠正编码和带外数据的另一种存储形式图；
图2是现有技术提供的一个NAND闪存通道中四个NAND闪存的示意图；
图3A是本发明实施例提供的NAND闪存存储设备存储格式的示意图；
图3B是本发明另一实施例提供的NAND闪存存储设备存储格式的示意图；
图4是本发明实施例提供的只读带外数据时的流程图；
图5是本发明实施例提供的一个NAND闪存通道具有四个NAND闪存的示意图；
图6是本发明实施例提供的NAND闪存控制器的结构图。
 本发明的实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
本发明采用循环冗余校验和传统的错误检测/错误纠正算法：数据和带外数据采用错误检测/错误纠正算法，同时带外数据单独采用循环冗余校验（Cyclic Redundancy Check，CRC）算法来检错。在只需要读取带外数据的时候，首先读取带外数据和CRC编码进行检错，如果有错误就进行整个数据页的读取，进行错误检测/错误纠正。如果没有错误就继续读取下一个带外数据。
如图3A、图3B所示，一种NAND闪存存储设备，该NAND闪存存储设备包括若干NAND闪存通道，所述NAND闪存通道包括若干个NAND闪存201，所述NAND闪存201中具有至少一个数据存储单元101和一带外数据存储单元103，所述至少一个数据存储单元101各自对应有错误检测/错误纠正单元102，所述错误检测/错误纠正单元102用于对数据和带外数据进行编码，所述带外数据存储单元103对应有一校验单元，用于在带外数据读出时对带外数据进行校验。
与上述实施例相结合，所述校验单元为循环冗余校验单元301，所述循环冗余校验单元301用于对带外数据进行编码。所述数据存储单元101和所述错误检测/错误纠正单元102相邻排列，所述带外数据存储单元103位于最后一个数据存储单元101的后面，所述循环冗余校验单元301位于所述NAND闪存存储设备的末端。采用该设置方案可以方便错误检测/错误纠正单元102对数据存储单元101中的数据进行检错及纠正。
与上述实施例相结合，另一实施例为，所述若干数据存储单元101相邻排列，所述带外数据存储单元103位于所述数据存储单元101的后面，所述错误检测/错误纠正单元102紧挨着所述带外数据存储单元103依次排列，所述循环冗余校验单元301位于所述NAND闪存存储设备的末端。所述循环冗余校验单元301可以单独对所述带外数据存储单元103进行校验。
一般带外数据长度在几个到几十个字节，对带外数据进行CRC编码可以采用CRC-8，CRC-16，CRC-32等算法，CRC编码的数据长度为1，2，4个字节。带外数据和CRC编码的长度相比真正的数据和错误检测/错误纠正编码来说小很多，所以传输时间大为缩短。如图5所示，一个NAND闪存通道中有四个所述NAND闪存存储设备201。同理，一个NAND闪存通道中也可以有5个、6个、7个或更多的所述NAND闪存存储设备。当一个通道中NAND闪存的数目更多时，效果更加明显。
当增加专门针对带外数据的循环冗余校验之后，NAND闪存控制器可以实现快速对所有NAND闪存的扫描，从而快速重建逻辑块地址到物理块地址的映射表。在具体的实现当中，NAND闪存控制器的结构如图6所示。
控制器中同时具备一个错误检测/错误纠正(ECC)单元102，另外有一个循环冗余校验单元301（CRC-16）。在写入操作时，错误检测/错误纠正单元102负责对数据和带外数据进行编码，循环冗余校验单元301对带外数据进行编码。在正常的数据读取操作中，只有错误检测/错误纠正单元102工作，CRC单元不工作。在带外数据只读操作中只有CRC单元工作。
在我们实现的NAND闪存存储设备中，有四个NAND闪存通道，每个通道有8个NAND闪存201，每个通道各自有一个闪存控制器。通过实际比对，NAND闪存为单阶存储单元（Single-level cell, SLC）时采用本发明中的方法，重建表所需要的时间仅为传统方法的13%。当NAND闪存为多阶存储单元（Multi-level cell, MLC）时，重建表所需要的时间为传统方法的25%。上面提到的闪存控制器采用90nm工艺实现，NAND闪存页大小为4K字节，25nm工艺制作，CRC-16采用CCITT，多项式为x16+x12+x5+1。
与上述各实施例相结合，结合图3A、图3B、图4所示，一种NAND闪存存储设备的带外数据读取方法，包括以下步骤：
步骤1：NAND闪存存储设备设置若干NAND闪存通道，所述每一NAND闪存通道内设置若干NAND闪存201；
步骤2：所述NAND闪存201中设置有若干数据单元101、若干错误检测/错误纠正单元102、校验单元和带外数据存储单元103，所述错误检测/错误纠正单元102用于对数据和带外数据进行编码；
步骤3：所述数据单元101中的数据和所述带外数据单元103中的带外数据在所述错误检测/错误纠正单元102中进行检错；
步骤4：所述带外数据单元103中的带外数据单独在所述校验单元中进行检错。
本发明所述的NANDA闪存存储设备不仅可以采用传统的错误检测/错误纠正算法，同时也可以采用循环冗余校验算法。采用循环冗余校验机制之后，只读带外数据的方法为：
步骤41：读取带外数据和循环冗余校验编码；
步骤42：根据所述带外数据和循环冗余校验编码进行校验判断；
步骤43：当校验结果有错误时，进行整个数据页的读取，再进行错误检测/错误纠正；当校验结果无错误时，继续读取下一个带外数据。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (7)

  1. 一种NAND闪存存储设备，其特征在于，该NAND闪存存储设备包括若干NAND闪存通道，所述NAND闪存通道包括若干个NAND闪存，所述NAND闪存中具有至少一个数据存储单元和一带外数据存储单元，所述至少一个数据存储单元各自对应有错误检测/错误纠正单元，所述错误检测/错误纠正单元用于对数据和带外数据进行编码，所述带外数据存储单元对应有一校验单元，用于在带外数据读出时对带外数据进行校验。
  2. 根据权利要求1所述的NAND闪存存储设备，其特征在于，所述校验单元为循环冗余校验单元，所述循环冗余校验单元用于对带外数据进行编码。
  3. 根据权利要求1所述的NAND闪存存储设备，其特征在于，所述NAND闪存通道中有四个所述NAND闪存。
  4. 根据权利要求2所述的NAND闪存存储设备，其特征在于，所述循环冗余校验单元中的数据长度为1、2或4字节。
  5. 一种NAND闪存存储设备的带外数据读取方法，其特征在于，包括以下步骤：
    步骤1：NAND闪存存储设备设置若干NAND闪存通道，所述每一NAND闪存通道内设置若干NAND闪存；
    步骤2：所述NAND闪存中设置有若干数据单元、若干错误检测/错误纠正单元、校验单元和带外数据存储单元，所述错误检测/错误纠正单元用于对数据和带外数据进行编码；
    步骤3：所述数据单元中的数据和所述带外数据单元中的带外数据在所述错误检测/错误纠正单元中进行检错；
    步骤4：所述带外数据单元中的带外数据单独在所述校验单元中进行检错。
  6. 根据权利要求5所述的NAND闪存存储设备的带外数据读取方法，其特征在于，所述校验单元为循环冗余校验单元，所述循环冗余校验单元用于对带外数据进行编码。
  7. 根据权利要求6所述的NAND闪存存储设备的带外数据读取方法，其特征在于，所述步骤4中包括：
    步骤41：读取带外数据和循环冗余校验编码；
    步骤42：根据所述带外数据和循环冗余校验编码进行校验判断；
    步骤43：当校验结果有错误时，进行整个数据页的读取，再进行错误检测/错误纠正；当校验结果无错误时，继续读取下一个带外数据。
PCT/CN2014/070692 2013-07-27 2014-01-16 一种nand闪存存储设备及其带外数据读取方法 WO2015014106A1 (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN2013103209090A CN103353855A (zh) 2013-07-27 2013-07-27 一种nand闪存存储设备及其带外数据读取方法
CN201310320909.0 2013-07-27

Publications (1)

Publication Number Publication Date
WO2015014106A1 true WO2015014106A1 (zh) 2015-02-05

Family

ID=49310229

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2014/070692 WO2015014106A1 (zh) 2013-07-27 2014-01-16 一种nand闪存存储设备及其带外数据读取方法

Country Status (2)

Country Link
CN (1) CN103353855A (zh)
WO (1) WO2015014106A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10379949B2 (en) 2017-09-29 2019-08-13 Apple Inc. Techniques for managing parity information for data stored on a storage device

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103353855A (zh) * 2013-07-27 2013-10-16 深圳市瑞耐斯技术有限公司 一种nand闪存存储设备及其带外数据读取方法
CN104467871B (zh) * 2014-11-17 2018-03-27 哈尔滨工业大学 提高NAND Flash存储可靠性的数据存储方法
CN109165115B (zh) * 2018-06-26 2021-11-09 北京中电华大电子设计有限责任公司 一种增强flash存储器可靠性的方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070233752A1 (en) * 2006-03-30 2007-10-04 Kiran Bangalore Method and apparatus to reclaim nonvolatile memory space
CN102609282A (zh) * 2012-01-19 2012-07-25 苏州希图视鼎微电子有限公司 Nand闪存的固化代码的执行方法
CN102609331A (zh) * 2012-01-19 2012-07-25 苏州希图视鼎微电子有限公司 Nand闪存的装载代码的文件格式
CN102955742A (zh) * 2012-10-31 2013-03-06 浪潮集团有限公司 一种系统上电后固态硬盘地址映射表的快速重建方法
CN103218274A (zh) * 2013-03-15 2013-07-24 华为技术有限公司 一种预防故障累加的方法和固态硬盘
CN103353855A (zh) * 2013-07-27 2013-10-16 深圳市瑞耐斯技术有限公司 一种nand闪存存储设备及其带外数据读取方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070299999A1 (en) * 2006-06-21 2007-12-27 Vicky Duerk Link protocol control for serial protocols
CN102176325B (zh) * 2011-02-28 2015-04-01 浪潮电子信息产业股份有限公司 一种用于固态硬盘的闪存控制器
CN202134002U (zh) * 2011-06-16 2012-02-01 浪潮电子信息产业股份有限公司 一种多通道ssd控制器

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070233752A1 (en) * 2006-03-30 2007-10-04 Kiran Bangalore Method and apparatus to reclaim nonvolatile memory space
CN102609282A (zh) * 2012-01-19 2012-07-25 苏州希图视鼎微电子有限公司 Nand闪存的固化代码的执行方法
CN102609331A (zh) * 2012-01-19 2012-07-25 苏州希图视鼎微电子有限公司 Nand闪存的装载代码的文件格式
CN102955742A (zh) * 2012-10-31 2013-03-06 浪潮集团有限公司 一种系统上电后固态硬盘地址映射表的快速重建方法
CN103218274A (zh) * 2013-03-15 2013-07-24 华为技术有限公司 一种预防故障累加的方法和固态硬盘
CN103353855A (zh) * 2013-07-27 2013-10-16 深圳市瑞耐斯技术有限公司 一种nand闪存存储设备及其带外数据读取方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10379949B2 (en) 2017-09-29 2019-08-13 Apple Inc. Techniques for managing parity information for data stored on a storage device

Also Published As

Publication number Publication date
CN103353855A (zh) 2013-10-16

Similar Documents

Publication Publication Date Title
TWI521528B (zh) 記憶體儲存裝置、其記憶體控制器與資料處理方法
TWI479491B (zh) 記憶體控制方法、記憶體控制器與記憶體儲存裝置
US10062418B2 (en) Data programming method and memory storage device
US20080148126A1 (en) Method, system, and apparatus for ECC protection of small data structures
TWI527040B (zh) 資料寫入方法、記憶體儲存裝置與記憶體控制器
WO2015014106A1 (zh) 一种nand闪存存储设备及其带外数据读取方法
WO2008083557A1 (fr) Procédé de correction d'erreur de codage pour secteurs multiples
TW202009942A (zh) 資料存取方法、記憶體控制電路單元與記憶體儲存裝置
US9430327B2 (en) Data access method, memory control circuit unit and memory storage apparatus
TWI802324B (zh) 異常斷電恢復方法、記憶體控制電路單元以及記憶體儲存裝置
CN103631670A (zh) 存储器储存装置、存储器控制器与数据处理方法
JP2013191169A (ja) ホスト機器、メモリコントローラ、及びメモリ装置
US10872667B2 (en) Decoding method, memory controlling circuit unit and memory storage device
CN106843744A (zh) 数据程序化方法与内存储存装置
CN104182293A (zh) 数据写入方法、存储器存储装置与存储器控制器
TWI732642B (zh) 資料寫入方法、記憶體控制電路單元以及記憶體儲存裝置
TW201303881A (zh) 資料處理方法、記憶體控制器及記憶體儲存裝置
WO2021252016A1 (en) Qlc programming method with staging of fine data
US10713160B1 (en) Data writing method, memory control circuit unit and memory storage device
CN104252600A (zh) 数据保护方法、存储器控制器与存储器储存装置
TWI798017B (zh) 編碼控制方法、記憶體儲存裝置及記憶體控制電路單元
TWI819876B (zh) 資料儲存方法、記憶體儲存裝置及記憶體控制電路單元
US11604586B2 (en) Data protection method, with disk array tags, memory storage device and memory control circuit unit
TWI751904B (zh) 編碼控制方法、記憶體儲存裝置及記憶體控制電路單元
CN111324478B (zh) 解码方法、存储器控制电路单元以及存储器存储装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14832184

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 14832184

Country of ref document: EP

Kind code of ref document: A1