TW201303881A - 資料處理方法、記憶體控制器及記憶體儲存裝置 - Google Patents

Abstract

一種資料處理方法，其包括如下步驟。壓縮一資料並取得一壓縮資料。取得對應壓縮資料之壓縮資訊。分別為壓縮資訊及壓縮資料產生錯誤校正碼。分別將壓縮資訊、壓縮資料及錯誤校正碼寫入至可複寫式非揮發性記憶體模組中。分別讀取可複寫式非揮發性記憶體模組中的壓縮資訊、壓縮資料及錯誤校正碼。根據對應壓縮資訊的錯誤校正碼，對壓縮資訊執行錯誤校正程序，以取得所讀取之壓縮資訊在寫入時所對應的儲存狀態。根據壓縮資訊的儲存狀態以及壓縮資料的錯誤校正碼，對壓縮資料執行錯誤校正程序，以取得所讀取之壓縮資料在寫入時所對應的儲存狀態。

Description

資料處理方法、記憶體控制器及記憶體儲存裝置

本發明是有關於一種資料處理方法，且特別是有關於一種記憶體控制器及記憶體儲存裝置的資料處理方法。

在記憶體儲存裝置的設計上一般都會使用錯誤檢查與校正電路來驗證記憶體儲存裝置中所儲存的資料是否正確。具體來說，當與記憶體儲存裝置連接的主機系統傳送欲寫入的資料至記憶體儲存裝置時，記憶體儲存裝置中的錯誤檢查與校正電路會對應的產生一錯誤校正碼(Error Correcting Code)並且記憶體儲存裝置中的記憶體管理電路會將欲寫入的資料與所產生的錯誤校正碼寫入至記憶體儲存裝置的可複寫式非揮發性記憶體模組中。之後，當主機系統欲從記憶體儲存裝置中讀取此資料時，記憶體管理電路會從可複寫式非揮發性記憶體模組中讀取此資料及對應的錯誤校正碼並且由錯誤檢查與校正電路依據此資料及對應的錯誤校正碼執行一錯誤校正程序以確保資料的正確性。

然而，在執行錯誤校正程序時，無論是編碼或解碼步驟，錯誤檢查與校正電路都是需要清楚知道所要保護的資料長度為何，如此才能計算出正確的特徵碼，以檢查出正確的錯誤位置。因此，如果所要保護的資料經過壓縮，其資料長度將變的不固定，在解碼時將會造成錯誤檢查與校正電路無法正確地執行錯誤校正程序。因此，如何在解碼壓縮資料時讓錯誤檢查與校正電路正確地執行錯誤校正程序以提升資料的正確性，是此領域技術人員所致力的目標。

本發明提供一種資料處理方法，其根據被壓縮的資料之壓縮資訊，對被壓縮的資料執行錯誤校正程序，以確保錯誤校正程序能夠有效地被執行。

本發明提供一種記憶體控制器，其根據被壓縮的資料之壓縮資訊，對被壓縮的資料執行錯誤校正程序，以確保錯誤校正程序能夠有效地被執行。

本發明提供一種記憶體儲存裝置，其錯誤校正程序係根據被壓縮的資料之壓縮資訊來執行，以確保錯誤校正程序的正確性。

本發明提供一種資料處理方法，用於一可複寫式非揮發性記憶體模組。資料處理方法包括如下步驟。壓縮至少一資料並取得至少一壓縮資料。取得對應壓縮資料之至少一壓縮資訊。分別為壓縮資訊及壓縮資料產生不同的錯誤校正碼(Error Correction Code，ECC)。分別將壓縮資訊、壓縮資料及錯誤校正碼寫入至可複寫式非揮發性記憶體模組中。

在本發明一實施例中，上述之資料處理方法更包括如下步驟。分別讀取可複寫式非揮發性記憶體模組中的壓縮資訊、壓縮資料及錯誤校正碼。根據對應壓縮資訊的錯誤校正碼，對壓縮資訊執行一第一錯誤校正程序，以取得所讀取之壓縮資訊在寫入時所對應的儲存狀態。根據壓縮資訊在寫入時所對應的儲存狀態以及對應壓縮資料的錯誤校正碼，對壓縮資料執行一第二錯誤校正程序，以取得所讀取之壓縮資料在寫入時所對應的儲存狀態。對執行完第二錯誤校正程序的壓縮資料進行一資料解壓縮程序，以取得未壓縮前的資料。

在本發明一實施例中，上述之壓縮資料並取得壓縮資料的步驟包括從一主機系統接收資料，並對資料進行一資料資料壓縮程序，以取得壓縮資料。

在本發明一實施例中，上述之可複寫式非揮發性記憶體模組包括多個實體區塊，每一實體區塊包括多個實體頁面，每一實體頁面包括多個檔頭區及多個錯誤校正碼框(ECC frame)。錯誤校正碼框係配置在檔頭區之後。將壓縮資訊、壓縮資料及錯誤校正碼寫入至可複寫式非揮發性記憶體模組中的步驟包括將壓縮資訊及對應壓縮資訊的錯誤校正碼寫入至檔頭區。

在本發明一實施例中，上述之將壓縮資訊、壓縮資料及錯誤校正碼寫入至可複寫式非揮發性記憶體模組中的步驟更包括將壓縮資料及對應壓縮資料的錯誤校正碼寫入至錯誤校正碼框中。

本發明提供一種記憶體控制器，包括一主機系統介面、一主機系統介面、一記憶體介面、一壓縮暨解壓縮模組、一錯誤檢查與校正電路以及一記憶體管理電路。主機系統介面耦接一主機系統。記憶體介面耦接一可複寫式非揮發性記憶體模組。壓縮暨解壓縮模組耦接至一記憶體管理電路，壓縮至少一資料並取得至少一壓縮資料以及對應壓縮資料之至少一壓縮資訊。錯誤檢查與校正電路耦接至記憶體管理電路，分別為壓縮資訊及壓縮資料產生對應的錯誤校正碼(Error Correction Code，ECC)。記憶體管理電路耦接至主機系統介面與記憶體介面。記憶體管理電路將壓縮資訊、壓縮資料及對應壓縮資訊及壓縮資料的錯誤校正碼一同寫入至可複寫式非揮發性記憶體模組中。

在本發明一實施例中，上述之記憶體管理電路分別讀取可複寫式非揮發性記憶體模組中的壓縮資訊、壓縮資料及對應壓縮資訊及壓縮資料的錯誤校正碼。錯誤檢查與校正電路根據對應壓縮資訊的錯誤校正碼，對壓縮資訊執行一第一錯誤校正程序，以取得所讀取之壓縮資訊在寫入時所對應的儲存狀態。錯誤檢查與校正電路根據壓縮資訊在寫入時所對應的儲存狀態以及對應壓縮資料的錯誤校正碼，對壓縮資料執行一第二錯誤校正程序，以取得所讀取之壓縮資料在寫入時所對應的儲存狀態。壓縮暨解壓縮模組對執行完第二錯誤校正程序的壓縮資料進行一資料解壓縮程序，以取得未壓縮前的資料。

在本發明一實施例中，上述之錯誤檢查與校正電路包括一第一錯誤檢查與校正模組以及一第二錯誤檢查與校正模組。第一錯誤檢查與校正模組耦接至記憶體管理電路，根據對應壓縮資訊的錯誤校正碼，對壓縮資訊執行第一錯誤校正程序，以取得所讀取之壓縮資訊在寫入時所對應的儲存狀態。第二錯誤檢查與校正模組耦接至記憶體管理電路，根據壓縮資訊在寫入時所對應的儲存狀態以及對應壓縮資料的錯誤校正碼，對壓縮資料執行第二錯誤校正程序，以取得所讀取之壓縮資料在寫入時所對應的儲存狀態。

在本發明一實施例中，上述之可複寫式非揮發性記憶體模組包括多個實體區塊。每一實體區塊包括多個實體頁面，每一實體頁面包括多個檔頭區及多個錯誤校正碼框(ECC frame)。錯誤校正碼框係配置在檔頭區之後，記憶體管理電路係將壓縮資訊及對應壓縮資訊的錯誤校正碼寫入至檔頭區。

在本發明一實施例中，上述之記憶體管理電路將壓縮資料及對應壓縮資料的錯誤校正碼寫入至錯誤校正碼框中。

本發明提供一種記憶體儲存裝置，包括一連接器、一可複寫式非揮發性記憶體模組以及一記憶體控制器。連接器耦接一主機系統。記憶體控制器耦接至連接器與可複寫式非揮發性記憶體模組。記憶體控制器壓縮至少一資料並取得至少一壓縮資料以及對應壓縮資料之至少一壓縮資訊，分別為壓縮資訊及壓縮資料產生對應的錯誤校正碼。記憶體控制器將壓縮資訊、壓縮資料及對應壓縮資訊及壓縮資料的錯誤校正碼一同寫入至可複寫式非揮發性記憶體模組中。

在本發明一實施例中，上述之記憶體控制器分別讀取可複寫式非揮發性記憶體模組中的壓縮資訊、壓縮資料及對應壓縮資訊及壓縮資料的錯誤校正碼。記憶體控制器根據對應壓縮資訊的錯誤校正碼，對壓縮資訊執行一第一錯誤校正程序，以取得所讀取之壓縮資訊在寫入時所對應的儲存狀態。記憶體控制器根據壓縮資訊在寫入時所對應的儲存狀態以及對應壓縮資料的錯誤校正碼，對壓縮資料執行一第二錯誤校正程序，以取得所讀取之壓縮資料在寫入時所對應的儲存狀態。記憶體控制器對執行完第二錯誤校正程序的壓縮資料進行一資料解壓縮程序，以取得未壓縮前的資料。

在本發明一實施例中，上述之可複寫式非揮發性記憶體模組包括多個實體區塊。每一實體區塊包括多個實體頁面，每一實體頁面包括多個檔頭區及多個錯誤校正碼框(ECC frame)。錯誤校正碼框係配置在檔頭區之後。記憶體控制器係將壓縮資訊及對應壓縮資訊的錯誤校正碼寫入至檔頭區。

在本發明一實施例中，上述之記憶體控制器將壓縮資料及對應壓縮資料的錯誤校正碼寫入至錯誤校正碼框中。

在本發明一實施例中，上述之在每一實體頁面中，檔頭區係全部配置在錯誤校正碼框之前，且檔頭區更包括儲存有一韌體資訊。

在本發明一實施例中，上述之壓縮資訊包括壓縮資料之資料長度資訊。

為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

有鑒於習知的錯誤校正程序之限制，本發明之範例實施例提出一個資料處理方法，其應用於具有不同於習知的資料格式之記憶體儲存裝置。此方法係在可複寫式非揮發性記憶體模組的每一實體頁面的起始位址處放置對應資料位元區的檔頭資料(header)。各該檔頭資料係儲存對應各資料的壓縮資訊，而該等壓縮資訊亦擁有自身的錯誤校正保護，可獨立地被解碼。因此，當記憶體控制器在讀取資料前可先將壓縮資訊讀出，接著再根據該等壓縮資訊來對所欲讀取的資料進行錯誤校正程序，以確保該錯誤校正程序能夠有效地被執行。此外，由於該等壓縮資訊亦有錯誤校正之保護，因此其正確性亦無庸置疑。為更清楚地瞭解本發明，以下將配合圖式，以至少一範例實施例來作詳細說明。

圖1A是根據本發明實施例繪示使用可複寫式非揮發性記憶體儲存裝置的主機系統。

請參照圖1A，主機系統1000一般包括電腦1100與輸入/輸出(input/output,I/O)裝置1106。電腦1100包括微處理器1102、隨機存取記憶體(random access memory,RAM)1104、系統匯流排1108以及資料傳輸介面1110。輸入/輸出裝置1106包括如圖2B的滑鼠1202、鍵盤1204、顯示器1206與印表機1208。必須瞭解的是，圖2B所示的裝置非限制輸入/輸出裝置1106，輸入/輸出裝置1106可更包括其他裝置。

在本發明實施例中可複寫式非揮發性記憶體儲存裝置100是透過資料傳輸介面1110與主機系統1000的其他元件耦接。藉由微處理器1102、隨機存取記憶體1104與輸入/輸出裝置1106的處理可將資料寫入至可複寫式非揮發性記憶體儲存裝置100或從可複寫式非揮發性記憶體儲存裝置100中讀取資料。例如，可複寫式非揮發性記憶體儲存裝置100可以是如圖1B所示的隨身碟1212、記憶卡1214或固態硬碟(Solid State Drive,SSD)1216。

一般而言，主機1000可實質地為可儲存資料的任意系統。雖然在本範例實施例中，主機系統1000是以電腦系統來作說明，然而，在本發明另一範例實施例中主機系統1000可以是數位相機、攝影機、通信裝置、音訊播放器或視訊播放器等系統。例如，在主機系統為數位相機(攝影機)1310時，可複寫式非揮發性記憶體儲存裝置則為其所使用的SD卡1312、MMC卡1314、記憶棒(memory stick)1316、CF卡1318或嵌入式儲存裝置1320(如圖1C所示)。嵌入式儲存裝置1320包括嵌入式多媒體卡(Embedded MMC,eMMC)。值得一提的是，嵌入式多媒體卡是直接耦接於主機系統的基板上。

圖2是繪示圖1A所示的記憶體儲存裝置的概要方塊圖。

請參照圖2，記憶體儲存裝置100包括連接器102、記憶體控制器104與可複寫式非揮發性記憶體模組106。在本範例實施例中，連接器102是相容於序列先進附件(Serial Advanced Technology Attachment,SATA)標準。然而，必須瞭解的是，本發明不限於此，連接器102亦可以是符合電氣和電子工程師協會(Institute of Electrical and Electronic Engineers,IEEE) 1394標準、平行先進附件(Parallel Advanced Technology Attachment，PATA)標準、高速周邊零件連接介面(Peripheral Component Interconnect Express,PCI Express)標準、通用序列匯流排(Universal Serial Bus,USB)標準、安全數位(Secure Digital,SD)介面標準、記憶棒(Memory Stick,MS)介面標準、多媒體儲存卡(Multi Media Card,MMC)介面標準、小型可複寫式非揮發性(Compact Flash,CF)介面標準、整合式驅動電子介面(Integrated Device Electronics,IDE)標準或其他適合的標準。

記憶體控制器104用以執行以硬體型式或韌體型式實作的多個邏輯閘或控制指令，並且根據主機系統1000的指令在可複寫式非揮發性記憶體模組106中進行資料的寫入、讀取與抹除等運作。

可複寫式非揮發性記憶體模組106是耦接至記憶體控制器104，並且用以儲存主機系統1000所寫入之資料。在本範例實施例中，可複寫式非揮發性記憶體模組106為多階記憶胞(Multi Level Cell,MLC)NAND快閃記憶體模組。然而，本發明不限於此，可複寫式非揮發性記憶體模組106亦可是單階記憶胞(Single Level Cell,SLC)NAND快閃記憶體模組、其他可複寫式非揮發性記憶體模組或其他具有相同特性的記憶體模組。

圖3是根據本發明範例實施例所繪示之記憶體控制器的概要方塊圖。

請參照圖3，記憶體控制器104包括記憶體管理電路202、主機系統介面204與記憶體介面206。

記憶體管理電路202用以控制記憶體控制器104的整體運作。具體來說，記憶體管理電路202具有多個控制指令，並且在記憶體儲存裝置100運作時，此些控制指令會被執行以進行資料的寫入、讀取與抹除等運作。

在本範例實施例中，記憶體管理電路202的控制指令是以韌體型式來實作。例如，記憶體管理電路202具有微處理器單元(未繪示)與唯讀記憶體(未繪示)，並且此些控制指令是被燒錄至此唯讀記憶體中。當記憶體儲存裝置100運作時，此些控制指令會由微處理器單元來執行以進行資料的寫入、讀取與抹除等運作。

在本發明另一範例實施例中，記憶體管理電路202的控制指令亦可以程式碼型式儲存於可複寫式非揮發性記憶體模組106的特定區域(例如，記憶體模組中專用於存放系統資料的系統區)中。此外，記憶體管理電路202具有微處理器單元(未繪示)、唯讀記憶體(未繪示)及隨機存取記憶體(未繪示)。特別是，此唯讀記憶體具有驅動碼段，並且當記憶體控制器104被致能時，微處理器單元會先執行此驅動碼段來將儲存於可複寫式非揮發性記憶體模組106中之控制指令載入至記憶體管理電路202的隨機存取記憶體中。之後，微處理器單元會運轉此些控制指令以進行資料的寫入、讀取與抹除等運作。此外，在本發明另一範例實施例中，記憶體管理電路202的控制指令亦可以一硬體型式來實作。

主機系統介面204是耦接至記憶體管理電路202並且用以接收與識別主機系統1000所傳送的指令與資料。也就是說，主機系統1000所傳送的指令與資料會透過主機系統介面204來傳送至記憶體管理電路202。在本範例實施例中，主機系統介面204是相容於SATA標準。然而，必須瞭解的是本發明不限於此，主機系統介面204亦可以是相容於PATA標準、IEEE 1394標準、PCI Express標準、USB標準、SD標準、MS標準、MMC標準、CF標準、IDE標準或其他適合的資料傳輸標準。

記憶體介面206是耦接至記憶體管理電路202並且用以存取可複寫式非揮發性記憶體模組106。也就是說，欲寫入至可複寫式非揮發性記憶體模組106的資料會經由記憶體介面206轉換為可複寫式非揮發性記憶體模組106所能接受的格式。

在本發明一範例實施例中，記憶體控制器104還包括一儲存單元252。儲存單元252是耦接至記憶體管理電路202可用以暫存來自於主機系統1000的資料與指令或來自於可複寫式非揮發性記憶體模組106的資料。

在本發明一範例實施例中，記憶體控制器104還包括電源管理電路254。電源管理電路254是耦接至記憶體管理電路202並且用以控制記憶體儲存裝置100的電源。

在本發明一範例實施例中，記憶體控制器104還包括壓縮暨解壓縮模組404，用以對來自於主機系統1000的資料或來自於可複寫式非揮發性記憶體模組106的資料進行壓縮或解壓縮。在本實施例中，壓縮暨解壓縮模組404例如是獨立配置於記憶體控制器104內的一硬體電路。在另一實施例中，壓縮暨解壓縮模組404亦可以韌體的形式配置於記憶體管理電路202內。

在本發明一範例實施例中，記憶體控制器104還包括錯誤檢查與校正電路256。錯誤檢查與校正電路256是耦接至記憶體管理電路202並且用以執行錯誤校正程序以確保資料的正確性。具體來說，當記憶體管理電路202從主機系統1000中接收到寫入指令時，錯誤檢查與校正電路256會為對應此寫入指令的資料產生對應的錯誤校正碼(Error Checking and Correcting Code,ECC Code)，並且記憶體管理電路202會將對應此寫入指令的資料與對應的錯誤校正碼寫入至可複寫式非揮發性記憶體模組106中。之後，當記憶體管理電路202從可複寫式非揮發性記憶體模組106中讀取資料時會同時讀取此資料對應的錯誤校正碼，並且錯誤檢查與校正電路256會依據此錯誤校正碼對所讀取的資料執行錯誤校正程序。

在本範例實施例中，錯誤檢查與校正電路256包括第一錯誤檢查與校正模組406a及第二錯誤檢查與校正模組406b。第一錯誤檢查與校正模組406a用以執行一第一錯誤校正程序以確保壓縮暨解壓縮模組404所提供的壓縮資訊的正確性。第二錯誤檢查與校正模組406b用以執行一第二錯誤校正程序以確保來自於壓縮暨解壓縮模組404的資料或來自於可複寫式非揮發性記憶體模組106的資料之正確性。

可複寫式非揮發性記憶體模組106是耦接至記憶體控制器104，並且用以儲存主機系統1000所寫入之資料。可複寫式非揮發性記憶體模組106具有實體區塊。例如，實體區塊可屬於同一個記憶體晶粒(die)或者屬於不同的記憶體晶粒。每一實體區塊分別具有複數個實體頁面，並且每一實體頁面具有至少一實體扇區，其中屬於同一個實體區塊之實體頁面可被獨立地寫入且被同時地抹除。例如，每一實體區塊是由128個實體頁面所組成，並且每一實體頁面具有8個實體扇區(sector)。也就是說，在每一實體扇區為512位元組(byte)的例子中，每一實體頁面的容量為4千位元組(Kilobyte,K)。然而，必須瞭解的是，本發明不限於此，每一實體區塊是可由64個實體頁面、256個實體頁面或其他任意個實體頁面所組成。

更詳細來說，實體區塊為抹除之最小單位。亦即，每一實體區塊含有最小數目之一併被抹除之記憶胞。實體頁面為程式化的最小單元。即，實體頁面為寫入資料的最小單元。然而，必須瞭解的是，在本發明另一範例實施例中，寫入資料的最小單位亦可以是實體扇區或其他大小。每一實體頁面通常包括資料位元區與冗餘位元區。資料位元區用以儲存使用者的資料，而冗餘位元區用以儲存系統的資料(例如，錯誤檢查與校正碼)。

值得說明的是，在本發明之一範例實施例中，可複寫式非揮發性記憶體模組106的每一實體頁面的資料位元區前配置有對應的檔頭區，其實體區塊的實際位置並未更動，而是邏輯上對可複寫式非揮發性記憶體模組106的實體區塊進行操作。也就是說，當記憶體控制器104在讀取資料前係先將儲存於檔頭區的壓縮資訊讀出，並進行第一錯誤校正程序，接著再根據該等壓縮資訊來對各資料位元區的資料進行第二錯誤校正程序。藉此，可確保第二錯誤校正程序能夠有效地被執行。各該檔頭區除了儲存對應各資料的壓縮資訊，更具有壓縮資訊自身的錯誤校正碼保護，可獨立地被解碼。

圖4是根據本發明範例實施例所繪示之單一筆資料在寫入可複寫式非揮發性記憶體模組106時的壓縮暨編碼示意圖。

請參照圖3至圖4，在本實施例中，當記憶體控制器104從主機系統1000的接收資料後，壓縮暨解壓縮模組404首先會對來自於主機系統1000的資料進行資料壓縮程序，以取得被壓縮的資料。接著，壓縮暨解壓縮模組404會將對應壓縮資料之壓縮資訊，諸如資料長度等資訊，提供至第一錯誤檢查與校正模組406a。

具體來說，當記憶體控制器104欲將資料寫入可複寫式非揮發性記憶體模組106時，第一錯誤檢查與校正模組406a會針對壓縮資訊產生對應的錯誤校正碼，並將壓縮資訊及其對應的錯誤校正碼經由記憶體介面206寫入至可複寫式非揮發性記憶體模組106。於此同時，第二錯誤檢查與校正模組406b會針對來自於壓縮暨解壓縮模組404的資料產生對應的錯誤校正碼，並將被壓縮的資料及其對應的錯誤校正碼經由記憶體介面206寫入至可複寫式非揮發性記憶體模組106。

進一步而言，在欲將資料寫入至可複寫式非揮發性記憶體模組106時，記憶體控制器104會從主機系統1000接收所欲寫入的資料DATA，並藉由壓縮暨解壓縮模組404對資料DATA進行一資料壓縮程序，以取得被壓縮後的資料C_DATA及其壓縮資訊。應注意的是，在本實施例中，由於壓縮資訊的資料量較小，因此壓縮暨解壓縮模組404無須對資料C_DATA之壓縮資訊進行資料壓縮程序，但本發明並不加以限制，設計者可依據實際需求來決定壓縮或不壓縮該壓縮資訊。

接著，在取得資料C_DATA之壓縮資訊後，記憶體管理電路202會分別將資料C_DATA及其壓縮資訊傳遞至第二錯誤檢查與校正模組406b及第一錯誤檢查與校正模組406a。之後，第一錯誤檢查與校正模組406a為壓縮資訊產生錯誤校正碼H_ECC，同時，第二錯誤檢查與校正模組406b對被壓縮的資料C_DATA執行一ECC編碼程序，以產生錯誤校正碼ECC並將壓縮資訊、錯誤校正碼H_ECC、被壓縮的資料C_DATA以及對應被壓縮的資料C_DATA的錯誤校正碼ECC一同寫入至可複寫式非揮發性記憶體模組106中。惟應注意者係，本實施例之第一錯誤檢查與校正模組406a及第二錯誤檢查與校正模組406b之作動次序原則上並無時間先後之關聯，兩者可獨立操作，不互相影響。

因此，本實施例之資料在經過壓縮後會產生壓縮完的資料，以及壓縮完的資料長度。在圖4中，資料C_DATA是經過壓縮的資料，所以其資料長度的資訊將與資料C_DATA個別經過ECC的編碼後就可以寫入可複寫式非揮發性記憶體模組106。如此一來，錯誤校正碼ECC就只需保護資料量較短的資料C_DATA而不是未經壓縮的資料DATA，因而可以提升錯誤校正碼ECC本身的保護能力。

此外，上述之資料寫入方法可簡結如下。圖6係根據本發明範例實施例所繪示之資料寫入可複寫式非揮發性記憶體模組106時的步驟流程圖。

請參照圖5。首先，在步驟S500中，從主機系統1000接收所欲寫入的資料DATA，並對其進行資料壓縮程序，以取得被壓縮的資料C_DATA。接著，在步驟S502中，取得被壓縮的資料C_DATA之壓縮資訊。之後，在步驟S504中，分別為被壓縮的資料C_DATA及其壓縮資訊產生不同的錯誤校正碼ECC及H_ECC。繼之，在步驟S506中，一同將壓縮資訊、被壓縮的資料C_DATA及錯誤校正碼ECC及H_ECC寫入至可複寫式非揮發性記憶體模組106中。

本發明之實施例的資料寫入方法可以由圖3至圖4的實施例之敘述中獲致足夠的教示、建議與實施說明，因此不再贅述。

圖6是根據本發明範例實施例所繪示之單一筆資料從可複寫式非揮發性記憶體模組106中讀出時的解壓縮暨解碼示意圖。

請參照圖3及圖6，當記憶體控制器104欲從可複寫式非揮發性記憶體模組106中讀取資料時，第一錯誤檢查與校正模組406a會根據壓縮資訊的錯誤校正碼，對其執行一第一錯誤校正程序，以取得所讀取之壓縮資訊在寫入時所對應的儲存狀態。於此同時，第二錯誤檢查與校正模組406b會根據壓縮資訊在寫入時所對應的儲存狀態以及被壓縮的資料的錯誤校正碼，對被壓縮的資料執行一第二錯誤校正程序，以取得所讀取之被壓縮的資料在寫入時所對應的儲存狀態。

進一步而言，在欲從可複寫式非揮發性記憶體模組106讀取資料時，記憶體管理電路202會分別讀取可複寫式非揮發性記憶體模組中的壓縮資訊、被壓縮的資料C_DATA及錯誤校正碼ECC及H_ECC。接著，在讀取壓縮資訊、被壓縮的資料C_DATA及錯誤校正碼ECC及H_ECC後，記憶體管理電路202會分別將壓縮資訊及錯誤校正碼H_ECC傳遞至第一錯誤檢查與校正模組406a，以及將被壓縮的資料C_DATA及錯誤校正碼ECC傳遞至第二錯誤檢查與校正模組406b。之後，第一錯誤檢查與校正模組406a根據壓縮資訊的錯誤校正碼H_ECC，對該壓縮資訊執行錯誤校正程序，諸如錯誤校正碼H_ECC之解碼程序等，以取得所讀取之壓縮資訊在寫入時所對應的儲存狀態。同時，第二錯誤檢查與校正模組406b根據壓縮資訊在寫入時所對應的儲存狀態以及被壓縮的資料的錯誤校正碼ECC，對被壓縮的資料C_DATA執行錯誤校正程序，諸如錯誤校正碼ECC之解碼程序等，以取得所讀取之被壓縮的資料在寫入時所對應的儲存狀態。繼之，壓縮暨解壓縮模組404再對經錯誤校正之被壓縮的資料C_DATA執行資料解壓縮程序，以取得未壓縮前的資料DATA。

在本實施例中，由於壓縮資訊的資料量較小，因此可以較快地被解碼並更正，以得到正確的壓縮資訊。在有了壓縮資訊之後，被壓縮的資料C_DATA的錯誤校正程序就可以正確地被執行，進而得到正確的被壓縮資料C_DATA，以及未壓縮前的資料DATA。

另一方面，在本實施例中，錯誤檢查與校正電路256係包括第一錯誤檢查與校正模組406a及第二錯誤檢查與校正模組406b，兩者分別用以產生壓縮資訊及被壓縮資料C_DATA的錯誤校正碼，以及執行第一錯誤校正程序及第二錯誤校正程序，惟本發明並不限於此。在另一實施例中，錯誤檢查與校正電路256亦可僅使用單一錯誤檢查與校正電路來產生壓縮資訊及被壓縮資料C_DATA的錯誤校正碼，以及執行第一錯誤校正程序及第二錯誤校正程序。

此外，上述之資料讀取方法可簡結如下。圖7係根據本發明範例實施例所繪示之從可複寫式非揮發性記憶體模組106讀取資料時的步驟流程圖。

請參照圖7。首先，在步驟S700中，分別從可複寫式非揮發性記憶體模組106讀取壓縮資訊、被壓縮的資料C_DATA及錯誤校正碼ECC及H_ECC。接著，在步驟S702中，根據壓縮資訊的錯誤校正碼H_ECC，對該壓縮資訊執行錯誤校正程序，以取得所讀取之壓縮資訊在寫入時所對應的儲存狀態。之後，在步驟S704中，根據壓縮資訊在寫入時所對應的儲存狀態以及被壓縮的資料的錯誤校正碼ECC，對被壓縮的資料C_DATA執行錯誤校正程序，以取得所讀取之被壓縮的資料在寫入時所對應的儲存狀態。繼之，在步驟S706中，對經錯誤校正之被壓縮的資料C_DATA執行資料解壓縮程序，以取得未壓縮前的資料DATA。

本發明之實施例的資料寫入方法可以由圖3及圖6的實施例之敘述中獲致足夠的教示、建議與實施說明，因此不再贅述。

圖8根據本發明範例實施例所繪示之可複寫式非揮發性記憶體模組106的資料格式示意圖。圖8所繪示者即實體頁面的資料格式示意圖。本實施例之各實體頁面在邏輯概念上可包括多個檔頭區H(header area)及多個錯誤校正碼框(ECC frame)。並且，在本實施例之各實體頁面中，其各檔頭區H係對應地配置在各錯誤校正碼框之前，如圖8所示。各檔頭區H所儲存的資料包括其所對應的被壓縮資料C_DATA之壓縮資訊，以及該壓縮資訊的錯誤校正碼H_ECC。而各錯誤校正碼框所對應的資料包括被壓縮資料C_DATA及其所對應的錯誤校正碼ECC。

因此，本實施例之記憶體管理電路202例如係將壓縮資訊及對應壓縮資訊的錯誤校正碼H_ECC寫入至檔頭區H，並將被壓縮的資料C_DATA及其錯誤校正碼ECC形成錯誤校正碼框寫入至各檔頭區H之後。換句話說，圖5的步驟S506可更包括將壓縮資訊及其錯誤校正碼H_ECC寫入至檔頭區H，以及將被壓縮的資料C_DATA及其錯誤校正碼ECC形成錯誤校正碼框寫入至各檔頭區H之後等兩步驟。

應注意的是，上述之「前」、「後」方向係參照圖8說明時的參考，並不用以限定本發明之資料格式。另外，本發明之資料格式亦不限定於將各檔頭區對應地配置在各錯誤校正碼框之前。各檔頭區亦可集中配置於其頁面的起始位置。

圖9根據本發明另一範例實施例所繪示之可複寫式非揮發性記憶體模組106的資料格式示意圖。請參照圖9，本實施例之資料格式的配置方式係將各檔頭區H集中在一起，而配置於在此實體頁面的最前頭(即實體頁面的起始位址)。並且，本實施例之各檔頭區H所儲存的資料除了包括其所對應的被壓縮資料C_DATA之壓縮資訊，以及該壓縮資訊的錯誤校正碼H_ECC之外，至少更包括各冗餘位元區R的韌體相關資訊。此種配置方式的其中之一優點在於所有儲存在各檔頭區H的資料可以被單獨地讀取出來解碼。當韌體只需要冗餘位元區R的資訊時，就可以單獨將其讀出來解碼，而且因為其資料量較小，所以錯誤校正的解碼時間也會相對較短，相較於習知的資料格式，本發明之韌體可以更快得到正確的冗餘位元區R之相關資訊。

圖10係根據本發明範例實施例所繪示之資料處理方法的步驟流程圖。

請參照圖10。首先，在步驟S1000中，從主機系統1000接收所欲寫入的資料DATA，並對其進行資料壓縮程序，以取得被壓縮的資料C_DATA。接著，在步驟S1002中，取得被壓縮的資料C_DATA之壓縮資訊。之後，在步驟S1004中，分別為被壓縮的資料C_DATA及其壓縮資訊產生不同的錯誤校正碼ECC及H_ECC。繼之，在步驟S1006中，一同將壓縮資訊、被壓縮的資料C_DATA及錯誤校正碼ECC及H_ECC寫入至可複寫式非揮發性記憶體模組106中。換句話說，圖10的步驟S1006可更包括將壓縮資訊及其錯誤校正碼H_ECC寫入至檔頭區H，以及將被壓縮的資料C_DATA及其錯誤校正碼ECC所形成之錯誤校正碼框寫入至各檔頭區H之後等兩步驟。

接著，在步驟S1008中，分別從可複寫式非揮發性記憶體模組106讀取壓縮資訊、被壓縮的資料C_DATA及錯誤校正碼ECC及H_ECC。之後，在步驟S1010中，根據壓縮資訊的錯誤校正碼H_ECC，對該壓縮資訊執行錯誤校正程序，以取得所讀取之壓縮資訊在寫入時所對應的儲存狀態。繼之，在步驟S1012中，根據壓縮資訊在寫入時所對應的儲存狀態以及被壓縮的資料的錯誤校正碼ECC，對被壓縮的資料C_DATA執行錯誤校正程序，以取得所讀取之被壓縮的資料在寫入時所對應的儲存狀態。接著，在步驟S1014中，對經錯誤校正之被壓縮的資料C_DATA執行資料解壓縮程序，以取得未壓縮前的資料DATA。

本發明之實施例的資料處理方法可以由圖1A至圖9的實施例之敘述中獲致足夠的教示、建議與實施說明，因此不再贅述。

綜上所述，在本發明之範例實施例中，資料處理方法係應用於具有不同於習知的資料格式之記憶體儲存裝置。當記憶體控制器在讀取資料前可先將壓縮資訊讀出，再根據該等壓縮資訊來對所欲讀取的資料進行錯誤校正程序，以確保該錯誤校正程序能夠有效地被執行。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。

1000．．．主機系統

1100．．．電腦

1102．．．微處理器

1104．．．隨機存取記憶體

1106．．．輸入/輸出裝置

1108．．．系統匯流排

1110．．．資料傳輸介面

1202．．．滑鼠

1204．．．鍵盤

1206．．．顯示器

1208．．．印表機

1212．．．隨身碟

1214．．．記憶卡

1216．．．固態硬碟

1310．．．數位相機

1312．．．SD卡

1314．．．MMC卡

1316．．．記憶棒

1318．．．CF卡

1320．．．嵌入式儲存裝置

100．．．記憶體儲存裝置

102．．．連接器

104．．．記憶體控制器

106．．．可複寫式非揮發性記憶體模組

202．．．記憶體管理電路

204．．．主機系統介面

206．．．記憶體介面

252．．．儲存單元

254．．．電源管理電路

256．．．錯誤檢查與校正電路

404．．．壓縮暨解壓縮模組

406a．．．第一錯誤檢查與校正模組

406b．．．第二錯誤檢查與校正模組

S500、S502、S504、S506．．．資料寫入方法的步驟

S700、S702、S704、S706．．．資料讀取方法的步驟

S1000、S1002、S1004、S1006、S1008、S1010、S1012、S1014．．．資料處理方法的步驟

C_DATA．．．被壓縮的資料

ECC．．．被壓縮的資料之錯誤校正碼

H_ECC．．．壓縮資訊之錯誤校正碼

DATA．．．未壓縮前的資料

H．．．檔頭區

圖1A是根據本發明實施例繪示使用可複寫式非揮發性記憶體儲存裝置的主機系統。

圖1B是根據本發明範例實施例所繪示的電腦、輸入/輸出裝置與記憶體儲存裝置的示意圖。

圖1C是根據本發明另一範例實施例所繪示的主機系統與記憶體儲存裝置的示意圖。

圖2是繪示圖1A所示的記憶體儲存裝置的概要方塊圖。

圖3是根據本發明範例實施例所繪示之記憶體控制器的概要方塊圖。

圖4是根據本發明範例實施例所繪示之單一筆資料在寫入可複寫式非揮發性記憶體模組106時的壓縮暨編碼示意圖。

圖5係根據本發明範例實施例所繪示之資料寫入可複寫式非揮發性記憶體模組106時的步驟流程圖。

圖6是根據本發明範例實施例所繪示之單一筆資料從可複寫式非揮發性記憶體模組106中讀出時的解壓縮暨解碼示意圖。

圖7係根據本發明範例實施例所繪示之從可複寫式非揮發性記憶體模組106讀取資料時的步驟流程圖。

圖8根據本發明範例實施例所繪示之可複寫式非揮發性記憶體模組106的資料格式示意圖。

圖9根據本發明另一範例實施例所繪示之可複寫式非揮發性記憶體模組106的資料格式示意圖。

圖10係根據本發明範例實施例所繪示之資料處理方法的步驟流程圖。

S1000、S1002、S1004、S1006、S1008、S1010、S1012、S1014．．．資料處理方法的步驟

Claims (20)

1. 一種資料處理方法，用於一可複寫式非揮發性記憶體模組，該資料處理方法包括：壓縮至少一資料並取得至少一壓縮資料；取得對應該至少一壓縮資料之至少一壓縮資訊；分別為該至少一壓縮資訊及該至少一壓縮資料產生不同的錯誤校正碼(Error Correction Code，ECC)；以及分別將該至少一壓縮資訊、該至少一壓縮資料及該些錯誤校正碼寫入至該可複寫式非揮發性記憶體模組中。
2. 如申請專利範圍第1項所述之資料處理方法，更包括：分別讀取該可複寫式非揮發性記憶體模組中的該至少一壓縮資訊、該至少一壓縮資料及該些錯誤校正碼；根據對應該至少一壓縮資訊的錯誤校正碼，對該至少一壓縮資訊執行一第一錯誤校正程序，以取得所讀取之該至少一壓縮資訊在寫入時所對應的儲存狀態；根據該至少一壓縮資訊在寫入時所對應的儲存狀態以及對應該至少一壓縮資料的錯誤校正碼，對該至少一壓縮資料執行一第二錯誤校正程序，以取得所讀取之該至少一壓縮資料在寫入時所對應的儲存狀態；以及對執行完該第二錯誤校正程序的該至少一壓縮資料進行一資料解壓縮程序，以取得未壓縮前的該至少一資料。
3. 如申請專利範圍第1項所述之資料處理方法，其中壓縮該至少一資料並取得該至少一壓縮資料的該步驟包括：從一主機系統接收該至少一資料，並對該至少一資料進行一資料資料壓縮程序，以取得該至少一壓縮資料。
4. 如申請專利範圍第1項所述之資料處理方法，其中該可複寫式非揮發性記憶體模組包括多個實體區塊，每一該些實體區塊包括多個實體頁面，每一該些實體頁面包括多個檔頭區及多個錯誤校正碼框(ECC frame)，其中該些錯誤校正碼框係配置在該些檔頭區之後，將該至少一壓縮資訊、該至少一壓縮資料及該些錯誤校正碼寫入至該可複寫式非揮發性記憶體模組中的該步驟包括：將該至少一壓縮資訊及對應該至少一壓縮資訊的錯誤校正碼寫入至該些檔頭區。
5. 如申請專利範圍第4項所述之資料處理方法，其中將壓縮資訊、壓縮資料及錯誤校正碼寫入至可複寫式非揮發性記憶體模組中的該步驟更包括：將該至少一壓縮資料及對應該至少一壓縮資料的錯誤校正碼寫入至該些錯誤校正碼框中。
6. 如申請專利範圍第4項所述之資料處理方法，其中在每一該些實體頁面中，該些檔頭區係全部配置在該些錯誤校正碼框之前，且該些檔頭區更包括儲存有一韌體資訊。
7. 如申請專利範圍第1項所述之資料處理方法，其中該些壓縮資訊包括該至少一壓縮資料之資料長度資訊。
8. 一種記憶體控制器，包括：一主機系統介面，耦接一主機系統；一記憶體介面，耦接一可複寫式非揮發性記憶體模組；一壓縮暨解壓縮模組，耦接至一記憶體管理電路，壓縮至少一資料並取得至少一壓縮資料以及對應該至少一壓縮資料之至少一壓縮資訊；一錯誤檢查與校正電路，耦接至該記憶體管理電路，分別為該至少一壓縮資訊及該至少一壓縮資料產生對應的錯誤校正碼(Error Correction Code，ECC)；以及該記憶體管理電路，耦接至該主機系統介面與該記憶體介面，該記憶體管理電路將該至少一壓縮資訊、該至少一壓縮資料及對應該至少一壓縮資訊及該至少一壓縮資料的錯誤校正碼一同寫入至該可複寫式非揮發性記憶體模組中。
9. 如申請專利範圍第8項所述之記憶體控制器，其中該記憶體管理電路分別讀取該可複寫式非揮發性記憶體模組中的該至少一壓縮資訊、該至少一壓縮資料及對應該至少一壓縮資訊及該至少一壓縮資料的錯誤校正碼；該錯誤檢查與校正電路根據對應該至少一壓縮資訊的錯誤校正碼，對該至少一壓縮資訊執行一第一錯誤校正程序，以取得所讀取之該至少一壓縮資訊在寫入時所對應的儲存狀態，以及該錯誤檢查與校正電路根據該至少一壓縮資訊在寫入時所對應的儲存狀態以及對應該至少一壓縮資料的該些錯誤校正碼，對該至少一壓縮資料執行一第二錯誤校正程序，以取得所讀取之該至少一壓縮資料在寫入時所對應的儲存狀態；以及該壓縮暨解壓縮模組對執行完該第二錯誤校正程序的該至少一壓縮資料進行一資料解壓縮程序，以取得未壓縮前的該至少一資料。
10. 如申請專利範圍第9項所述之記憶體控制器，其中該錯誤檢查與校正電路包括；一第一錯誤檢查與校正模組，耦接至該記憶體管理電路，根據對應該至少一壓縮資訊的該些錯誤校正碼，對該至少一壓縮資訊執行該第一錯誤校正程序，以取得所讀取之該至少一壓縮資訊在寫入時所對應的儲存狀態；以及一第二錯誤檢查與校正模組，耦接至該記憶體管理電路，根據該至少一壓縮資訊在寫入時所對應的儲存狀態以及對應該至少一壓縮資料的該些錯誤校正碼，對該至少一壓縮資料執行該第二錯誤校正程序，以取得所讀取之該至少一壓縮資料在寫入時所對應的儲存狀態。
11. 如申請專利範圍第8項所述之記憶體控制器，其中該可複寫式非揮發性記憶體模組包括多個實體區塊，每一該些實體區塊包括多個實體頁面，每一該些實體頁面包括多個檔頭區及多個錯誤校正碼框(ECC frame)，其中該些錯誤校正碼框係配置在該些檔頭區之後，該記憶體管理電路係將該至少一壓縮資訊及對應該至少一壓縮資訊的錯誤校正碼寫入至該些檔頭區。
12. 如申請專利範圍第11項所述之記憶體控制器，其中該記憶體管理電路將該至少一壓縮資料及對應該至少一壓縮資料的錯誤校正碼寫入至該些錯誤校正碼框中。
13. 如申請專利範圍第11項所述之記憶體控制器，其中在每一該些實體頁面中，該些檔頭區係全部配置在該些錯誤校正碼框之前，且該些檔頭區更包括儲存有一韌體資訊。
14. 如申請專利範圍第8項所述之記憶體控制器，其中該至少一壓縮資訊包括該至少一壓縮資料之資料長度資訊。
15. 一種記憶體儲存裝置，包括：一連接器，耦接一主機系統；一可複寫式非揮發性記憶體模組；以及一記憶體控制器，耦接至該連接器與該可複寫式非揮發性記憶體模組，該記憶體控制器壓縮至少一資料並取得至少一壓縮資料以及對應該至少一壓縮資料之至少一壓縮資訊；分別為該至少一壓縮資訊及該至少一壓縮資料產生對應的錯誤校正碼；將該至少一壓縮資訊、該至少一壓縮資料及對應該至少一壓縮資訊及該至少一壓縮資料的錯誤校正碼一同寫入至該可複寫式非揮發性記憶體模組中。
16. 如申請專利範圍第15項所述之記憶體儲存裝置，其中該記憶體控制器分別讀取該可複寫式非揮發性記憶體模組中的該至少一壓縮資訊、該至少一壓縮資料及對應該至少一壓縮資訊及該至少一壓縮資料的錯誤校正碼；該記憶體控制器根據對應該至少一壓縮資訊的錯誤校正碼，對該至少一壓縮資訊執行一第一錯誤校正程序，以取得所讀取之該至少一壓縮資訊在寫入時所對應的儲存狀態；該記憶體控制器根據該至少一壓縮資訊在寫入時所對應的儲存狀態以及對應該至少一壓縮資料的錯誤校正碼，對該至少一壓縮資料執行一第二錯誤校正程序，以取得所讀取之該至少一壓縮資料在寫入時所對應的儲存狀態；以及該記憶體控制器對執行完該第二錯誤校正程序的該至少一壓縮資料進行一資料解壓縮程序，以取得未壓縮前的該至少一資料。
17. 如申請專利範圍第15項所述之記憶體儲存裝置，其中該可複寫式非揮發性記憶體模組包括多個實體區塊，每一該些實體區塊包括多個實體頁面，每一該些實體頁面包括多個檔頭區及多個錯誤校正碼框(ECC frame)，其中該些錯誤校正碼框係配置在該些檔頭區之後，該記憶體控制器係將該至少一壓縮資訊及對應該至少一壓縮資訊的錯誤校正碼寫入至該些檔頭區。
18. 如申請專利範圍第17項所述之記憶體儲存裝置，其中該記憶體控制器將該至少一壓縮資料及對應該至少一壓縮資料的錯誤校正碼寫入至該些錯誤校正碼框中。
19. 如申請專利範圍第17項所述之記憶體儲存裝置，其中在每一該些實體頁面中，該些檔頭區係全部配置在該些錯誤校正碼框之前，且該些檔頭區更包括儲存有一韌體資訊。
20. 如申請專利範圍第15項所述之記憶體儲存裝置，其中該至少一壓縮資訊包括該至少一壓縮資料之資料長度資訊。