WO2015002028A1 - ファブリペロー干渉フィルタ - Google Patents

ファブリペロー干渉フィルタ Download PDF

Info

Publication number
WO2015002028A1
WO2015002028A1 PCT/JP2014/066693 JP2014066693W WO2015002028A1 WO 2015002028 A1 WO2015002028 A1 WO 2015002028A1 JP 2014066693 W JP2014066693 W JP 2014066693W WO 2015002028 A1 WO2015002028 A1 WO 2015002028A1
Authority
WO
WIPO (PCT)
Prior art keywords
electrode
mirror
fabry
interference filter
perot interference
Prior art date
Application number
PCT/JP2014/066693
Other languages
English (en)
French (fr)
Inventor
柴山　勝己
笠原　隆
真樹 廣瀬
敏光 川合
Original Assignee
浜松ホトニクス株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 浜松ホトニクス株式会社 filed Critical 浜松ホトニクス株式会社
Publication of WO2015002028A1 publication Critical patent/WO2015002028A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J3/00—Spectrometry; Spectrophotometry; Monochromators; Measuring colours
    • G01J3/12—Generating the spectrum; Monochromators
    • G01J3/26—Generating the spectrum; Monochromators using multiple reflection, e.g. Fabry-Perot interferometer, variable interference filters
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J3/00—Spectrometry; Spectrophotometry; Monochromators; Measuring colours
    • G01J3/02—Details
    • G01J3/0256—Compact construction
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J5/00—Radiation pyrometry, e.g. infrared or optical thermometry
    • G01J5/02—Constructional details
    • G01J5/0225—Shape of the cavity itself or of elements contained in or suspended over the cavity
    • G01J5/0235—Spacers, e.g. for avoidance of stiction
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J5/00—Radiation pyrometry, e.g. infrared or optical thermometry
    • G01J5/02—Constructional details
    • G01J5/0225—Shape of the cavity itself or of elements contained in or suspended over the cavity
    • G01J5/024—Special manufacturing steps or sacrificial layers or layer structures
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J5/00—Radiation pyrometry, e.g. infrared or optical thermometry
    • G01J5/02—Constructional details
    • G01J5/08—Optical arrangements
    • G01J5/0801—Means for wavelength selection or discrimination
    • G01J5/0802—Optical filters
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B5/00—Optical elements other than lenses
    • G02B5/20—Filters
    • G02B5/28—Interference filters
    • G02B5/285—Interference filters comprising deposited thin solid films

Definitions

  • the present invention relates to a Fabry-Perot interference filter.
  • Patent Document 1 discloses a first mirror, a second mirror that faces the first mirror through a gap, and a first mirror that is formed on the first mirror so as to surround the light transmission region.
  • a Fabry-Perot interference filter when a voltage is applied between the first electrode and the third electrode, an electrostatic force corresponding to the voltage is generated between the two electrodes. And the second mirror can be adjusted. Since the wavelength of light transmitted through the Fabry-Perot interference filter depends on the distance between both mirrors in the transmission region, the wavelength of the transmitted light can be adjusted by adjusting the voltage applied between the first electrode and the third electrode. Can be appropriately selected. At this time, since the second electrode has the same potential as the electrically connected third electrode, it functions as a compensation electrode for keeping the first mirror and the second mirror flat in the light transmission region.
  • the first electrode and the second electrode are arranged in the same layer of the first mirror, and the wiring for electrically connecting the second electrode and the third electrode Is extracted from the second electrode to the other layer, and is extracted to the outside of the first electrode in the other layer.
  • an object of the present invention is to provide a Fabry-Perot interference filter that can simplify the manufacturing process and suppress the occurrence of poor connection of wiring.
  • a Fabry-Perot interference filter includes a first mirror, a second mirror facing the first mirror through a gap, and a first electrode formed on the first mirror so as to surround the light transmission region.
  • a second electrode formed on the first mirror so as to include a light transmission region and located inside the first electrode, and formed on the second mirror so as to face the first electrode and the second electrode.
  • a third electrode connected to the same potential as the electrode; and a wiring connecting the second electrode and the third electrode to the same potential.
  • the first mirror and the second mirror face each other. When viewed from the opposite direction, a first cutout is provided from the inside to the outside of the first electrode, and the wiring extends through the first cutout from the second electrode to the outside of the first electrode.
  • the wiring portion extends from the second electrode located inside the first electrode to the outside of the first electrode through the first notch provided in the first electrode. And a 2nd electrode and a 3rd electrode are electrically connected by the wiring which has this wiring part. Therefore, it is not necessary to draw the wiring from the inside of the first electrode to the outside of the first electrode on a plane different from the plane on which the first electrode and the second electrode are arranged. Therefore, according to this Fabry-Perot interference filter, it is possible to simplify the manufacturing process and suppress the occurrence of poor connection of wiring.
  • the third electrode may be provided with a second notch so as to overlap with the wiring part when viewed from the opposite direction.
  • the electrostatic force that acts on the third electrode is another position at the position facing the wiring portion. Non-uniformity is prevented compared to the position. Therefore, the flatness of the first mirror and the second mirror can be improved, and thereby the transmission characteristics with respect to the wavelength of the Fabry-Perot interference filter can be made sharper.
  • the Fabry-Perot interference filter of one aspect of the present invention further includes a substrate that supports the first mirror and the second mirror, the first mirror is disposed on one side of the substrate, and the second mirror has an air gap. It may be arranged on one side of the first mirror.
  • the first mirror is fixed to the substrate and the second mirror is driven.
  • the second mirror since the first electrode and the second electrode are formed on the first mirror, whereas the third electrode is formed on the second mirror, the second mirror has the first mirror.
  • non-uniform stress is less likely to occur. Therefore, according to this configuration, the second mirror, which is less likely to cause non-uniform stress, is driven, and the distance between the first mirror and the second mirror can be suitably adjusted.
  • each of the first mirror and the second mirror has a polysilicon layer and a silicon nitride layer, and the first electrode, the second electrode, and the third electrode are
  • the polysilicon layer may be a region where impurities are doped. For example, even when a gap between the first mirror and the second mirror is formed by etching a sacrificial layer made of silicon oxide, according to this configuration, the first mirror and the first mirror and the second mirror are etched by etching the sacrificial layer. It is possible to prevent the second mirror from being etched and deteriorated at the same time. In addition, since the optical properties of the polysilicon layer hardly change depending on whether or not impurities are doped, it is possible to suppress the electrode from interfering with the function of the mirror.
  • the polysilicon layer may be formed by polycrystallizing amorphous silicon by annealing. According to this configuration, the stress of the first mirror and the second mirror can be easily adjusted.
  • Fabry-Perot interference filter capable of simplifying the manufacturing process and suppressing the occurrence of poor connection of wiring.
  • FIG. 2 is a cross-sectional view of a Fabry-Perot interference filter along the line II-II in FIG. 1.
  • FIG. 3 is a cross-sectional view of a Fabry-Perot interference filter along the line III-III in FIG. 1. It is a top view of the polysilicon layer in which the 1st electrode and the 2nd electrode were formed. It is a top view of the polysilicon layer in which the 3rd electrode was formed. It is a top view which overlaps and shows the 1st electrode, the 2nd electrode, and the 3rd electrode. It is sectional drawing of the Fabry-Perot interference filter of a modification.
  • the spectroscopic sensor 1 includes a wiring board 2, a photodetector 3, a plurality of spacers 4, and a Fabry-Perot interference filter 10A.
  • the wiring board 2 is provided with a mounting portion 2a on which the photodetector 3 is mounted and a plurality of electrode pads 2b.
  • One of the electrode pads 2b is electrically connected to the mounting portion 2a.
  • the other ones of the electrode pads 2b are electrically connected to a thermistor or the like disposed on the wiring board 2, and are used to electrically connect these thermistors and the like to the outside of the spectroscopic sensor 1.
  • the photodetector 3 is, for example, an infrared detector, and more specifically, a quantum sensor using InGaAs or the like, or a thermal sensor using a thermopile or a bolometer.
  • the plurality of spacers 4 are fixed on the wiring board 2, and the Fabry-Perot interference filter 10 ⁇ / b> A is fixed on the plurality of spacers 4.
  • the plurality of spacers 4 and the Fabry-Perot interference filter 10A are each fixed by a flexible resin material.
  • the resin material is preferably selected from those cured at room temperature or cured at low temperature.
  • the plurality of spacers 4 are formed of a substrate 14 constituting the Fabry-Perot interference filter 10A, such as quartz or silicon, in order to alleviate a difference in thermal expansion coefficient between the Fabry-Perot interference filter 10A and a portion in particular in contact with the plurality of spacers 4. It is desirable to form with a material with a similar thermal expansion coefficient or a material with a smaller thermal expansion coefficient than that of the substrate 14.
  • a configuration in which a portion to be the spacer 4 is integrally formed on the surface of the wiring substrate 2 may be employed.
  • the photodetector 3 is opposed to the light transmission region 11 of the Fabry-Perot interference filter 10A between the wiring board 2 and the Fabry-Perot interference filter 10A, and detects light transmitted through the Fabry-Perot interference filter 10A.
  • a temperature sensor such as a thermistor may be installed on the wiring board 2.
  • the wiring board 2, the photodetector 3, the plurality of spacers 4, and the Fabry-Perot interference filter 10 ⁇ / b> A have the wiring board 2 fixed on the stem and the light transmission region 11 of the Fabry-Perot interference filter 10 ⁇ / b> A is a cap light. It is accommodated in the CAN package in a state facing the transmission window.
  • the electrode pad 2b of the wiring substrate 2 and the terminals 12, 13a, 13b of the Fabry-Perot interference filter 10A are electrically connected to each of a plurality of lead pins that penetrate the stem by wire bonding.
  • Input / output of an electrical signal to / from the photodetector 3 is performed via the lead pin, the electrode pad 2b, and the mounting portion 2a.
  • the voltage is applied to the Fabry-Perot interference filter 10A through the lead pins and the terminals 12, 13a and 13b.
  • a spectroscopic spectrum can be obtained by detecting the light transmitted through the Fabry-Perot interference filter 10 ⁇ / b> A with the photodetector 3 while changing the voltage applied to the Fabry-Perot interference filter 10 ⁇ / b> A.
  • the Fabry-Perot interference filter 10 ⁇ / b> A includes a substrate 14. An insulating layer 15, a first stacked body 30, a sacrificial layer 16, and a second stacked body 40 are stacked in this order on the light incident surface 14a of the substrate 14. A gap (air gap) S is formed by the frame-shaped sacrificial layer 16 between the first stacked body 30 and the second stacked body 40.
  • measurement light is incident on the second stacked body 40 from the opposite side of the substrate 14, and light having a predetermined wavelength is transmitted through a light that is defined at the center of the Fabry-Perot interference filter 10A.
  • the region 11 is transmitted.
  • the substrate 14 is made of, for example, silicon or glass, and the insulating layer 15 and the sacrificial layer 16 are made of, for example, silicon oxide.
  • the thickness of the sacrificial layer 16 is, for example, 200 nm to 10 ⁇ m.
  • the thickness of the sacrificial layer 16 is preferably an integral multiple of 1/2 of the central transmission wavelength (that is, the wavelength that is the center of the variable range of wavelengths transmitted by the Fabry-Perot interference filter 10A).
  • the part corresponding to the light transmission region 11 in the first stacked body 30 functions as the first mirror 31.
  • the first stacked body 30 is configured by alternately stacking a plurality of polysilicon layers 32 and a plurality of silicon nitride layers 33 one by one.
  • the polysilicon layer 32a, the silicon nitride layer 33a, the polysilicon layer 32b, the silicon nitride layer 33b, and the polysilicon layer 32c are stacked on the insulating layer 15 in this order.
  • the polysilicon layer 32 is obtained by polycrystallizing amorphous silicon by annealing.
  • the first mirror 31 includes the polysilicon layer 32 and the silicon nitride layer 33.
  • each layer 32, 33 is, for example, 50 nm to 2 ⁇ m.
  • the thickness of the polysilicon layer 32 is, for example, 130 nm
  • the thickness of the silicon nitride layer 33 is, for example, 200 nm.
  • the optical thickness of each of the polysilicon layer 32 and the silicon nitride layer 33 constituting the first mirror 31 is preferably an integral multiple of 1/4 of the center transmission wavelength (center wavelength of the variable wavelength range).
  • the polysilicon layer 32 may be formed by directly forming polysilicon.
  • the portion of the second stacked body 40 corresponding to the light transmission region 11 functions as the second mirror 41 that faces the first mirror 31 with the gap S therebetween.
  • the second stacked body 40 is configured by alternately stacking a plurality of polysilicon layers 42 and a plurality of silicon nitride layers 43 one by one.
  • the polysilicon layer 42a, the silicon nitride layer 43a, the polysilicon layer 42b, the silicon nitride layer 43b, and the polysilicon layer 42c are stacked on the sacrificial layer 16 in this order.
  • the polysilicon layer 42 is obtained by polycrystallizing amorphous silicon by annealing.
  • the second mirror 41 includes the polysilicon layer 42 and the silicon nitride layer 43.
  • the thickness of each layer 42, 43 is, for example, 50 nm to 2 ⁇ m.
  • the polysilicon layer 42 has a thickness of, for example, 130 nm
  • the silicon nitride layer 43 has a thickness of, for example, 200 nm.
  • the optical thickness of each of the polysilicon layer 42 and the silicon nitride layer 43 constituting the second mirror 41 is preferably an integral multiple of 1/4 of the center transmission wavelength (center wavelength of the variable wavelength range).
  • the polysilicon layer 42 may be formed by directly forming polysilicon.
  • gap S is distributed uniformly.
  • the through hole 40b is formed to such an extent that the function of the second mirror 41 is not substantially affected.
  • the diameter of the through hole 40b is, for example, 100 nm to 5 ⁇ m, and the opening area of the through hole 40b occupies 0.01 to 10% of the area of the second mirror 41, for example.
  • the first mirror 31 and the second mirror 41 are supported by the substrate 14.
  • the first mirror 31 is disposed on the light incident side (one side) of the substrate 14, and the second mirror 41 is disposed on the light incident side (one side) of the first mirror 31 via the gap S. Is arranged.
  • the first electrode 17 is formed on the first mirror 31 so as to surround the light transmission region 11. More specifically, the first electrode 17 is formed by doping the polysilicon layer 32c with impurities to reduce the resistance. That is, the first electrode 17 is a region where the polysilicon layer 32 c is doped with impurities, and is exposed to the gap S. In addition, it is preferable that the inner edge portion of the first electrode 17 does not overlap the outer edge portion of the light transmission region 11.
  • the second mirror 18 is formed on the first mirror 31 so as to include the light transmission region 11 and to be located inside the first electrode 17. More specifically, the second electrode 18 is formed by doping the polysilicon layer 32c with impurities to reduce the resistance. That is, the second electrode 18 is a region where the polysilicon layer 32 c is doped with impurities, and is exposed to the gap S. In the polysilicon layer 32 c, it is preferable that the entire light transmission region 11 is included in the second electrode 18.
  • the first electrode 17 and the second electrode 18 are arranged on the same plane.
  • a third electrode 19 is formed on the second mirror 41 so as to face the first electrode 17 and the second electrode 18. More specifically, the third electrode 19 is formed by doping the polysilicon layer 42a with impurities to reduce the resistance. That is, the third electrode 19 is a region where the polysilicon layer 42a is doped with impurities, and is exposed to the gap S.
  • the terminal 12 for applying a voltage to the Fabry-Perot interference filter 10A is provided apart from the light transmission region 11.
  • the terminal 12 is disposed in a through hole extending from the surface 40a of the second stacked body 40 (that is, the surface of the polysilicon layer 42c of the second stacked body 40) to the polysilicon layer 32c of the first stacked body 30;
  • the first electrode 17 is electrically connected.
  • the terminal 12 is connected to the end 21 a of the wiring 21 that extends from the first electrode 17 along the direction perpendicular to the facing direction D and directly below the terminal 12.
  • the first electrode 17 is electrically connected.
  • the wiring 21 is formed integrally with the first electrode 17 by doping the polysilicon layer 32c with impurities to reduce the resistance.
  • the terminal 13a for applying a voltage to the Fabry-Perot interference filter 10A is provided so as to face the terminal 12 with the light transmission region 11 interposed therebetween.
  • the terminal 13 a is disposed in a through hole extending from the surface 40 a of the second stacked body 40 to the polysilicon layer 32 c of the first stacked body 30, and is electrically connected to the second electrode 18.
  • the terminal 13 a is connected to the end 22 a of the wiring 22 that extends from the second electrode 18 directly below the terminal 13 a along a direction perpendicular to the facing direction D.
  • the second electrode 18 is electrically connected.
  • the wiring 22 is formed integrally with the second electrode 18 by doping the polysilicon layer 32c with an impurity to reduce the resistance.
  • the terminal 13b for applying a voltage to the Fabry-Perot interference filter 10A is provided apart from the light transmission region 11 and away from a straight line connecting the terminal 12 and the terminal 13a. ing.
  • the terminal 13 b is disposed in a through hole extending from the surface 40 a of the second stacked body 40 to the polysilicon layer 42 a of the second stacked body 40, and is electrically connected to the third electrode 19.
  • the terminal 13 b is connected to the end 23 a of the wiring 23 that extends from the third electrode 19 along the direction perpendicular to the facing direction D and directly below the terminal 13 b.
  • the third electrode 19 is electrically connected.
  • the wiring 23 is formed integrally with the third electrode 19 by doping the polysilicon layer 42a with impurities to reduce the resistance.
  • the first electrode 17 is provided with a first notch 17 a that extends from the inside to the outside of the first electrode when viewed from the facing direction D.
  • the wiring 22 has a wiring part 22b extending from the second electrode 18 to the outside of the first electrode 17 through the first cutout part 17a.
  • FIG. 6 is a view of the polysilicon layer 32c and the polysilicon layer 42a as viewed from the facing direction D.
  • FIG. 6 the second cutout portion 19 a overlaps the wiring portion 22 b when viewed from the facing direction D.
  • the terminal 13a and the terminal 13b are electrically connected by a wiring (not shown) inside or outside the Fabry-Perot interference filter 10A. Accordingly, the second electrode 18 and the third electrode 19 are electrically connected via the wiring 22, the terminal 13a, the terminal 13b, and the wiring 23, and the terminal 13a and the terminal 13b are at the same potential. .
  • the wiring 22 functions as a wiring for electrically connecting the second electrode 18 and the third electrode 19.
  • the second electrode 18, the wiring 22, and the surface 30 a of the first stacked body 30 (that is, the surface of the polysilicon layer 32 c of the first stacked body 30)
  • a trench 24 extending so as to surround the end 22 a of the wiring 22 is provided.
  • the bottom surface of the trench 24 reaches the silicon nitride layer 33 b of the first stacked body 30.
  • the trench 24 electrically insulates the second electrode 18 and the wiring 22 from the first electrode 17.
  • the region in the trench 24 may be an insulating material or a void. In the present embodiment, the region in the trench 24 is silicon oxide.
  • the width of the trench 24 is, for example, about 0.5 to 50 ⁇ m. Further, a plurality of trenches 24 (for example, double or triple) may be formed around the second electrode 18, the wiring 22, and the end 22 a of the wiring 22.
  • a trench 25 extending in an annular shape so as to surround the terminal 12 is provided in the surface 40a of the second stacked body 40 (that is, the surface of the polysilicon layer 42c of the second stacked body 40).
  • the bottom surface of the trench 25 reaches the sacrificial layer 16.
  • the trench 25 electrically insulates the terminal 12 and the third electrode 19.
  • the region in the trench 25 may be an insulating material or a gap.
  • the region in the trench 25 is a void.
  • the width of the trench 25 is, for example, about 0.5 to 50 ⁇ m. Further, a plurality of trenches 25 (for example, double or triple) may be formed around the terminal 12.
  • an antireflection layer 51, a third laminate 52, an intermediate layer 53, and a fourth laminate 54 are laminated in this order on the surface 14b on the light emitting side of the substrate 14. Yes.
  • the antireflection layer 51 and the intermediate layer 53 have the same configuration as that of the insulating layer 15 and the sacrificial layer 16, respectively.
  • the third stacked body 52 and the fourth stacked body 54 have a stacked structure that is symmetrical to the first stacked body 30 and the second stacked body 40, respectively, with respect to the substrate 14.
  • the antireflection layer 51, the third stacked body 52, the intermediate layer 53, and the fourth stacked body 54 constitute a stress adjusting layer 50.
  • the stress adjustment layer 50 is disposed on the light emission side (the other side) of the substrate 14 and has a function of suppressing warpage of the substrate 14.
  • An opening 50 a is provided in the stress adjustment layer 50 so as to include the light transmission region 11.
  • a light shielding layer 29 is formed on the light emitting surface 50 b of the stress adjustment layer 50.
  • the light shielding layer 29 is made of, for example, aluminum and has a function of shielding measurement light.
  • the second mirror 41 is driven so as to be attracted to the first mirror 31 fixed to the substrate 14, and the distance between the first mirror 31 and the second mirror 41 is adjusted. Since the wavelength of the light transmitted through the Fabry-Perot interference filter 10A depends on the distance between the first mirror 31 and the second mirror 41 in the light transmission region 11, it is applied between the first electrode 17 and the third electrode 19. By adjusting the voltage, the wavelength of transmitted light can be appropriately selected. At this time, since the second electrode 18 has the same potential as the electrically connected third electrode 19, the second electrode 18 functions as a compensation electrode for keeping the first mirror 31 and the second mirror 41 flat in the light transmission region 11. To do.
  • the second electrode 18 located inside the first electrode 17 passes through the first notch 17 a provided in the first electrode 17 and the first electrode 17.
  • the wiring part 22b extends to the outside.
  • the 2nd electrode 18 and the 3rd electrode 19 are electrically connected by the wiring 22 which has this wiring part 22b. Therefore, it is not necessary to draw the wiring from the inside of the first electrode 17 to the outside of the first electrode 17 on a plane different from the plane on which the first electrode 17 and the second electrode 18 are arranged. Therefore, according to the Fabry-Perot interference filter 10A, it is possible to simplify the manufacturing process and suppress the occurrence of poor connection of wiring.
  • the third electrode 19 is provided with a second notch portion 19a so as to overlap the wiring portion 22b when viewed from the facing direction D. This prevents the electrostatic force acting on the third electrode 19 from becoming non-uniform compared to other positions at the position facing the wiring portion 22b. Therefore, the flatness of the first mirror 31 and the second mirror 41 can be improved, and thereby the transmission characteristics with respect to the wavelength of the Fabry-Perot interference filter 10A can be made sharper.
  • the first mirror 31 is disposed on the light incident side (one side) of the substrate 14, and the second mirror 41 is disposed on the light incident side of the first mirror 31 via the gap S. Is arranged. That is, the first mirror 31 is fixed to the substrate 14 and the second mirror 41 is driven.
  • the first mirror 31 has two electrodes, the first electrode 17 and the second electrode 18, formed by impurity doping, whereas the second mirror 41 has only the third electrode 19 formed by impurity doping. Has been.
  • non-uniform stress is likely to occur in the surface depending on the presence or absence of impurity doping, so that the first mirror 31 on which more complicated impurity doping is performed has non-uniform stress compared to the second mirror 41. It is likely to occur.
  • the first mirror 31 that is likely to generate uneven stress is fixed to the substrate 14 and the second mirror 41 that is unlikely to generate uneven stress is driven. Is less likely to be affected by non-uniform stress, and the distance between the first mirror 31 and the second mirror 41 can be suitably adjusted.
  • the Fabry-Perot interference filter 10 ⁇ / b> A is further provided with a stress adjustment layer 50 that is disposed on the light emitting side (the other side) of the substrate 14 and suppresses the warpage of the substrate 14.
  • the stress adjustment layer 50 includes an antireflection layer 51, a third stacked body 52, an intermediate layer 53, and a fourth stacked body 54, and includes the insulating layer 15 disposed on the light incident side (one side) of the substrate 14, and the first layer.
  • the layer 30, the sacrificial layer 16, and the second layered body 40 have the same layer structure as possible, such as film thickness and composition.
  • the stress adjustment layer 50 can suppress the warpage of the substrate 14 due to the mismatch of the layer configuration such as the film thickness and the composition, and can suitably adjust the distance between the first mirror 31 and the second mirror 41. it can.
  • the stress adjustment layer 50 is formed at the same time as the layer disposed on the light incident side (one side) of the substrate 14 is formed.
  • the first electrode 17, the second electrode 18, and the third electrode 19 are all part of the polysilicon layer 32 that forms part of the first mirror 31 or the part of the second mirror 41.
  • the polysilicon layer 42 is formed by doping impurities. Since the optical properties of the polysilicon layer hardly change depending on whether impurities are doped or not, the first mirror 31 and the second mirror 41 can have the functions of these electrodes while maintaining the function as a mirror. .
  • each of the polysilicon layers 32 and 42 (particularly, the polysilicon layer 42 constituting the second stacked body 40) is obtained by polycrystallizing amorphous silicon by annealing.
  • the silicon nitride layer 43 of the second stacked body 40 is reduced in stress (tensile stress is reduced).
  • the second mirror 41 driven by voltage preferably has a slight tensile stress. According to this configuration, it is easy to adjust the stress generated in the second mirror 41 during manufacturing, and the second mirror 41 is driven by the driving. 41 can be prevented from being damaged.
  • the insulating layer 15 is formed on the surface 14 a of the substrate 14, and the antireflection layer 51 is formed on the surface 14 b of the substrate 14.
  • the polysilicon layer 32a, the silicon nitride layer 33a, the polysilicon layer 32b, the silicon nitride layer 33b, and the polysilicon layer 32c forming a part of the first stacked body 30 are stacked on the insulating layer 15 in this order.
  • the third stacked body 52 is formed on the antireflection layer 51 in the same manner.
  • the resistance of the formed polysilicon layer 32c is partially lowered by impurity doping to form the first electrode 17, the second electrode 18, the wiring 21, and the wiring 22, as shown in FIGS.
  • the trench 24 is formed by etching.
  • the sacrificial layer 16 is formed on the first stacked body 30, and the intermediate layer 53 is formed on the third stacked body 52.
  • a polysilicon layer 42 a forming a part of the second stacked body 40 is formed on the sacrificial layer 16.
  • a part of the fourth laminate 54 is formed on the light emitting side of the substrate 14 in the same manner.
  • the resistance of the formed polysilicon layer 42a is partially reduced by impurity doping, and the third electrode 19 and each wiring 23 are formed as shown in FIGS.
  • the silicon nitride layer 43a, the polysilicon layer 42b, the silicon nitride layer 43b, and the polysilicon layer 42c that form the remaining part of the second stacked body 40 are stacked in this order on the polysilicon layer 42a, and the second stacked body is formed. 40 is formed.
  • the fourth laminate 54 is formed on the light emitting side of the substrate 14 in the same manner.
  • the stress adjustment layer 50 is configured by the antireflection layer 51, the third stacked body 52, the intermediate layer 53, and the fourth stacked body 54.
  • the second stacked body 40 is partially etched so that the surface of the second stacked body 40 (ie, the surface of the polysilicon layer 42c of the second stacked body 40) to the polysilicon layer of the first stacked body 30 A through hole reaching 32c is formed, and the end 21a of the wiring 21 and the end 22a of the wiring 22 are exposed.
  • the second stacked body 40 is partially etched to form a through hole from the surface 40a of the second stacked body 40 to the polysilicon layer 42a of the second stacked body 40, and the end 23a of the wiring 23 is Expose.
  • the conductive layer which consists of aluminum is formed in the said through-hole, and terminal 12, 13a, 13b is formed.
  • a plurality of through holes 40b extending from the surface 40a of the second stacked body to the sacrificial layer 16 are formed in the portion corresponding to the gap S in the second stacked body 40. Further, the trench 25 is formed simultaneously with the formation of the through hole 40b. Subsequently, the light shielding layer 29 is formed on the light emitting side surface 50b of the stress adjustment layer 50, and the portion corresponding to the light transmission region 11 of the stress adjustment layer 50 is removed by etching, thereby forming the opening 50a.
  • the antireflection layer 51 may be left on the bottom surface of the opening 50a, that is, the surface 14b on the light emitting side of the substrate 14, or the antireflection layer 51 may be removed from the bottom surface of the opening 50a.
  • another layer may be formed as an antireflection layer.
  • a protective film for example, an oxidation film
  • Aluminum aluminum
  • the sacrificial layer 16 is removed by vapor-phase etching with a hydrofluoric acid gas through the through hole 40b. Subsequently, it is made into chips by dicing. Stealth dicing is preferable because the membrane-like second mirror 41 is hardly damaged.
  • Each layer is formed by thermal oxidation, TEOS-CVD, or low pressure CVD. It can also be performed by plasma CVD, sputtering, vapor deposition, ion rating, or the like. Further, by forming each layer on both surfaces of the substrate 14 at the same time, the stress balance is maintained, and the warpage of the substrate 14 and the damage of the second mirror 41 are less likely to occur. However, film formation on the light emission side of the substrate 14 is not essential, and in the case of film formation by low temperature film formation or stress adjustment, only the light incident side structure may be used. Each polysilicon layer is formed by polycrystallizing amorphous silicon by annealing.
  • the gap S between the first mirror 31 and the second mirror 41 is formed by performing vapor phase etching of the sacrificial layer 16 made of silicon oxide with hydrofluoric acid gas through the through hole 40b.
  • the first mirror 31 and the second mirror 41 are composed of the polysilicon layers 32 and 42 and the silicon nitride layers 33 and 43, the first mirror 31 and the second mirror are etched by etching the sacrificial layer 16. 41 is simultaneously etched and does not deteriorate. Therefore, a measure for preventing deterioration of the first mirror 31 and the second mirror 41 is unnecessary, and mass production is easy.
  • the Fabry-Perot interference filter 10B has the above-described Fabry-Perot interference filter described above in that a trench 24B whose bottom surface reaches the surface of the polysilicon layer 32b is provided instead of the trench 24. Mainly different from 10A.
  • the present invention is not limited to the above embodiments.
  • the material, shape, and dimensions are examples, and for example, the material of the substrate included in the Fabry-Perot interference filter may be any material that is transmissive to the measurement light.
  • the number of layers of the polysilicon layer 32 and the silicon nitride layer 33 constituting the first stacked body 30 and the number of layers of the polysilicon layer 42 and the silicon nitride layer 43 constituting the second stacked body 40 are as described in the above embodiment.
  • the present invention is not limited to the above, and can be appropriately changed according to the wavelength resolution and application range of the light transmitted by the Fabry-Perot interference filter.
  • the light transmission region 11 is narrower than the opening 50a, but the present invention is not limited to such a form.
  • the opening 50 a may define the light transmission region 11.
  • Fabry-Perot interference filter capable of simplifying the manufacturing process and suppressing the occurrence of poor connection of wiring.

Landscapes

  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Light Control Or Optical Switches (AREA)

Abstract

　ファブリペロー干渉フィルタ（１０Ａ）は、第１ミラー（３１）と、空隙（Ｓ）を介して第１ミラー（３１）と対向する第２ミラー（４１）と、光透過領域（１１）を囲むように第１ミラー（３１）に形成された第１電極（１７）と、光透過領域（１１）を含み且つ第１電極（１７）の内側に位置するように第１ミラー３１に形成された第２電極（１８）と、第１電極（１７）及び第２電極（１８）と対向するように第２ミラー（４１）に形成され、第２電極（１８）と同電位に接続された第３電極（１９）と、第２電極（１８）と第３電極（１９）とを同電位に接続する配線（２２）と、を備え、第１電極（１７）には、第１電極（１７）の内側から外側に至る第１切欠部（１７ａ）が設けられ、配線（２２）は、第１切欠部（１７ａ）を通り第２電極（１８）から第１電極（１７）の外側に延びる配線部（２２ｂ）を有する。

Description

ファブリペロー干渉フィルタ
　本発明は、ファブリペロー干渉フィルタに関する。
　従来のファブリペロー干渉フィルタとして、例えば特許文献１には、第１ミラーと、空隙を介して第１ミラーと対向する第２ミラーと、光透過領域を囲むように第１ミラーに形成された第１電極と、光透過領域を含むように第１ミラーに形成された第２電極と、第１電極及び第２電極と対向するように第２ミラーに形成され、第２電極と電気的に接続された第３電極と、を備えるものが記載されている。
　このようなファブリペロー干渉フィルタにおいては、第１電極と第３電極との間に電圧が印加されると、当該電圧に応じた静電気力が両電極間に発生するため、それによって、第１ミラーと第２ミラーとの距離を調整することができる。ファブリペロー干渉フィルタを透過する光の波長は、透過領域における両ミラー間の距離に依存するため、第１電極と第３電極との間に印加する電圧を調整することで、透過する光の波長を適宜選択することができる。このとき、第２電極は、電気的に接続された第３電極と同電位となるため、光透過領域において第１ミラー及び第２ミラーを平坦に保つための補償電極として機能する。
特開平７－２８６８０９号公報
　特許文献１記載のファブリペロー干渉フィルタでは、第１電極と第２電極とが第１ミラーの同一層内に配置されており、第２電極と第３電極とを電気的に接続するための配線が、第２電極から他の層に引き出され、当該他の層において第１電極の外側に引き出されている。
　しかしながら、このように配線を他の層に引き出す構成を採用した場合、配線を形成する工程が複雑となり（すなわち、ファブリペロー干渉フィルタの製造工程が複雑となり）、また、配線において接続不良が発生しやすくなるおそれがある。
　そこで、本発明は、製造工程の簡易化及び配線の接続不良の発生の抑制を図ることができるファブリペロー干渉フィルタを提供することを目的とする。
　本発明の一側面のファブリペロー干渉フィルタは、第１ミラーと、空隙を介して第１ミラーと対向する第２ミラーと、光透過領域を囲むように第１ミラーに形成された第１電極と、光透過領域を含み且つ第１電極の内側に位置するように第１ミラーに形成された第２電極と、第１電極及び第２電極と対向するように第２ミラーに形成され、第２電極と同電位に接続された第３電極と、第２電極と第３電極とを同電位に接続する配線と、を備え、第１電極には、第１ミラーと第２ミラーとが対向する対向方向から見た場合に第１電極の内側から外側に至る第１切欠部が設けられており、配線は、第１切欠部を通って第２電極から第１電極の外側に延びる配線部を有する。
　このファブリペロー干渉フィルタでは、第１電極の内側に位置する第２電極から、第１電極に設けられた第１切欠部を通って第１電極の外側に配線部が延びている。そして、この配線部を有する配線により第２電極と第３電極とが電気的に接続される。したがって、第１電極の内側から第１電極の外側への配線を、第１電極及び第２電極が配置された平面と異なる平面に引き出す必要がない。よって、このファブリペロー干渉フィルタによれば、製造工程の簡易化及び配線の接続不良の発生の抑制を図ることができる。
　本発明の一側面のファブリペロー干渉フィルタでは、第３電極には、対向方向から見た場合に配線部と重なるように第２切欠部が設けられていてもよい。この構成によれば、配線部と第２切欠部とが対向方向から見た場合に重なるように設けられていることから、第３電極に働く静電気力が、配線部に対向する位置において他の位置と比較して不均一になることが防止される。そのため、第１ミラー及び第２ミラーの平坦性を高め、これにより、ファブリペロー干渉フィルタの波長に対する透過特性をよりシャープにすることができる。
　本発明の一側面のファブリペロー干渉フィルタは、第１ミラー及び第２ミラーを支持する基板を更に備え、第１ミラーは、基板の一方の側に配置されており、第２ミラーは、空隙を介して第１ミラーの一方の側に配置されていてもよい。この構成では、第１ミラーが基板に固定され、第２ミラーが駆動させられることになる。ここで、第１ミラーには第１電極及び第２電極が形成されているのに対し、第２ミラーには第３電極が形成されていることから、第２ミラーには、第１ミラーに比べ、不均一な応力が生じ難くなっている。したがって、この構成によれば、不均一な応力が生じ難くなっている第２ミラーが駆動させられるので、第１ミラーと第２ミラーとの距離を好適に調整することができる。
　本発明の一側面のファブリペロー干渉フィルタでは、第１ミラー及び第２ミラーのそれぞれは、ポリシリコン層と、窒化シリコン層と、を有し、第１電極、第２電極及び第３電極は、ポリシリコン層に不純物がドープされた領域であってもよい。例えば、酸化シリコンからなる犠牲層をエッチングすることで、第１ミラーと第２ミラーとの間の空隙を形成する場合であっても、この構成によれば、犠牲層のエッチングによって第１ミラー及び第２ミラーが同時にエッチングされ劣化するのを防止することができる。しかも、ポリシリコン層の光学的性質は、不純物のドープの有無でほとんど変わらないので、電極がミラーの機能を阻害するのを抑制することができる。
　本発明の一側面のファブリペロー干渉フィルタでは、ポリシリコン層は、アモルファスシリコンがアニールによって多結晶化されたものであってもよい。この構成によれば、第１ミラー及び第２ミラーの応力の調整が容易となる。
　本発明によれば、製造工程の簡易化及び配線の接続不良の発生の抑制を図ることができるファブリペロー干渉フィルタを提供することが可能となる。
本発明の実施形態のファブリペロー干渉フィルタが適用された分光センサの分解斜視図である。 図１のII－II線に沿ってのファブリペロー干渉フィルタの断面図である。 図１のIII－III線に沿ってのファブリペロー干渉フィルタの断面図である。 第１電極及び第２電極が形成されたポリシリコン層の平面図である。 第３電極が形成されたポリシリコン層の平面図である。 第１電極、第２電極及び第３電極を重ねて示す平面図である。 変形例のファブリペロー干渉フィルタの断面図である。
　以下、本発明の好適な実施形態について、図面を参照して詳細に説明する。なお、各図において同一又は相当部分には同一符号を付し、重複する説明を省略する。
［第１実施形態］
［分光センサ］
　図１に示されるように、分光センサ１は、配線基板２と、光検出器３と、複数のスペーサ４と、ファブリペロー干渉フィルタ１０Ａと、を備えている。配線基板２には、光検出器３が実装される実装部２ａ、及び、複数の電極パッド２ｂが設けられている。電極パッド２ｂのうちの１つは、実装部２ａと電気的に接続されている。電極パッド２ｂのうちの他のものは、配線基板２上に配置されるサーミスタ等と電気的に接続されており、これらのサーミスタ等を分光センサ１の外部と電気的に接続するために用いられる。光検出器３は、例えば、赤外線検出器であって、より具体的には、ＩｎＧａＡｓ等が用いられた量子型センサ、又は、サーモパイル若しくはボロメータ等が用いられた熱型センサである。
　複数のスペーサ４は、配線基板２上に固定されており、ファブリペロー干渉フィルタ１０Ａは、複数のスペーサ４上に固定されている。このとき、ファブリペロー干渉フィルタ１０Ａへの熱ストレスの影響を抑制するために、複数のスペーサ４及びファブリペロー干渉フィルタ１０Ａは、それぞれ可撓性を有する樹脂材料によって固定されることが望ましい。更に、当該樹脂材料は、室温硬化又は低温硬化のものから選択されることが望ましい。また、複数のスペーサ４は、ファブリペロー干渉フィルタ１０Ａにおいて特に複数のスペーサ４と接する部分との熱膨張係数差を緩和するために、石英又はシリコン等、ファブリペロー干渉フィルタ１０Ａを構成する基板１４と熱膨張係数が同等の材料、或いは、当該基板１４よりも熱膨張係数の小さい材料で形成されることが望ましい。なお、上述のように配線基板２とスペーサ４とを別体として形成する構成に代えて、配線基板２の表面上にスペーサ４となる部分を一体形成した構成としてもよい。光検出器３は、配線基板２とファブリペロー干渉フィルタ１０Ａとの間においてファブリペロー干渉フィルタ１０Ａの光透過領域１１と対向しており、ファブリペロー干渉フィルタ１０Ａを透過した光を検出する。なお、サーミスタ等の温度センサを配線基板２上に設置してもよい。
　図示はしないが、配線基板２、光検出器３、複数のスペーサ４及びファブリペロー干渉フィルタ１０Ａは、配線基板２がステム上に固定され且つファブリペロー干渉フィルタ１０Ａの光透過領域１１がキャップの光透過窓に対向した状態で、ＣＡＮパッケージ内に収容されている。配線基板２の電極パッド２ｂ及びファブリペロー干渉フィルタ１０Ａの端子１２，１３ａ，１３ｂは、ステムを貫通する複数のリードピンのそれぞれとワイヤボンディングによって電気的に接続されている。光検出器３に対する電気信号の入出力等は、リードピン、電極パッド２ｂ及び実装部２ａを介して行われる。ファブリペロー干渉フィルタ１０Ａへの電圧の印加は、リードピン及び端子１２，１３ａ，１３ｂを介して行われる。
　以上のように構成された分光センサ１では、測定光が入射すると、ファブリペロー干渉フィルタ１０Ａに印加している電圧に応じて、所定の波長を有する光がファブリペロー干渉フィルタ１０Ａを透過する。そして、ファブリペロー干渉フィルタ１０Ａを透過した光は、光検出器３で検出される。分光センサ１では、ファブリペロー干渉フィルタ１０Ａに印加する電圧を変化させながら、ファブリペロー干渉フィルタ１０Ａを透過した光を光検出器３で検出することで、分光スペクトルを得ることができる。
［ファブリペロー干渉フィルタ］
　図２及び図３に示されるように、ファブリペロー干渉フィルタ１０Ａは、基板１４を備えている。基板１４の光入射側の表面１４ａには、絶縁層１５、第１積層体３０、犠牲層１６及び第２積層体４０がこの順序で積層されている。第１積層体３０と第２積層体４０との間には、枠状の犠牲層１６によって空隙（エアギャップ）Ｓが形成されている。ファブリペロー干渉フィルタ１０Ａにおいては、第２積層体４０に対して基板１４の反対側から測定光が入射し、所定の波長を有する光が、ファブリペロー干渉フィルタ１０Ａの中央部に画定された光透過領域１１を透過する。なお、基板１４は、例えばシリコン、ガラス等からなり、絶縁層１５及び犠牲層１６は、例えば酸化シリコンからなる。犠牲層１６の厚さは、例えば２００ｎｍ～１０μｍである。犠牲層１６の厚さは、中心透過波長（すなわち、ファブリペロー干渉フィルタ１０Ａが透過させる波長の可変範囲の中央である波長）の１／２の整数倍であることが好ましい。
　第１積層体３０のうち光透過領域１１に対応する部分は、第１ミラー３１として機能する。第１積層体３０は、複数のポリシリコン層３２と複数の窒化シリコン層３３とが一層ずつ交互に積層されることで構成されている。本実施形態では、ポリシリコン層３２ａ、窒化シリコン層３３ａ、ポリシリコン層３２ｂ、窒化シリコン層３３ｂ及びポリシリコン層３２ｃが、絶縁層１５上にこの順序で積層されている。ポリシリコン層３２は、アモルファスシリコンがアニールによって多結晶化されたものである。このように、第１ミラー３１は、ポリシリコン層３２と、窒化シリコン層３３と、を有している。各層３２，３３の厚さは、例えば５０ｎｍ～２μｍである。本実施形態では、ポリシリコン層３２の厚さは、例えば１３０ｎｍであり、窒化シリコン層３３の厚さは、例えば２００ｎｍである。なお、第１ミラー３１を構成するポリシリコン層３２及び窒化シリコン層３３それぞれの光学厚さは、中心透過波長（可変波長範囲の中心波長）の１／４の整数倍であることが好ましい。また、ポリシリコン層３２は、ポリシリコンが直接成膜されことで形成されてもよい。
　第２積層体４０のうち光透過領域１１に対応する部分は、空隙Ｓを介して第１ミラー３１と対向する第２ミラー４１として機能する。第２積層体４０は、第１積層体３０と同様に、複数のポリシリコン層４２と複数の窒化シリコン層４３とが一層ずつ交互に積層されることで構成されている。本実施形態では、ポリシリコン層４２ａ、窒化シリコン層４３ａ、ポリシリコン層４２ｂ、窒化シリコン層４３ｂ及びポリシリコン層４２ｃが、犠牲層１６上にこの順序で積層されている。ポリシリコン層４２は、アモルファスシリコンがアニールによって多結晶化されたものである。このように、第２ミラー４１は、ポリシリコン層４２と、窒化シリコン層４３と、を有している。各層４２，４３の厚さは、例えば５０ｎｍ～２μｍである。本実施形態では、ポリシリコン層４２の厚さは、例えば１３０ｎｍであり、窒化シリコン層４３の厚さは、例えば２００ｎｍである。なお、第２ミラー４１を構成するポリシリコン層４２及び窒化シリコン層４３それぞれの光学厚さは、中心透過波長（可変波長範囲の中心波長）の１／４の整数倍であることが好ましい。また、ポリシリコン層４２は、ポリシリコンが直接成膜されることで形成されてもよい。
　なお、第２積層体４０において空隙Ｓに対応する部分には、第２積層体４０の表面４０ａから空隙Ｓに至る複数の貫通孔４０ｂが均一に分布している。貫通孔４０ｂは、第２ミラー４１の機能に実質的に影響を与えない程度に形成されている。貫通孔４０ｂの直径は、例えば１００ｎｍ～５μｍであり、貫通孔４０ｂの開口面積は、例えば第２ミラー４１の面積の０．０１～１０％を占める。
　ファブリペロー干渉フィルタ１０Ａにおいては、第１ミラー３１及び第２ミラー４１は、基板１４に支持されている。そして、第１ミラー３１は、基板１４の光入射側（一方の側）に配置されており、第２ミラー４１は、空隙Ｓを介して第１ミラー３１の光入射側（一方の側）に配置されている。
　図２、図３及び図４に示されるように、第１ミラー３１には、光透過領域１１を囲むように第１電極１７が形成されている。より具体的には、第１電極１７は、ポリシリコン層３２ｃに不純物をドープして低抵抗化することで形成されている。すなわち、第１電極１７は、ポリシリコン層３２ｃに不純物がドープされた領域であり、空隙Ｓに露出している。なお、第１電極１７の内縁部は、光透過領域１１の外縁部に重なっていないことが好ましい。
　第１ミラー３１には、光透過領域１１を含み且つ第１電極１７の内側に位置するように第２電極１８が形成されている。より具体的には、第２電極１８は、ポリシリコン層３２ｃに不純物をドープして低抵抗化することで形成されている。すなわち、第２電極１８は、ポリシリコン層３２ｃに不純物がドープされた領域であり、空隙Ｓに露出している。なお、ポリシリコン層３２ｃにおいて、光透過領域１１の全体が第２電極１８に含まれていることが好ましい。
　このように、ファブリペロー干渉フィルタ１０Ａにおいては、第１電極１７と第２電極１８とは、同一平面上に配置されている。
　図２、図３及び図５に示されるように、第２ミラー４１には、第１電極１７及び第２電極１８と対向するように第３電極１９が形成されている。より具体的には、第３電極１９は、ポリシリコン層４２ａに不純物をドープして低抵抗化することで形成されている。すなわち、第３電極１９は、ポリシリコン層４２ａに不純物がドープされた領域であり、空隙Ｓに露出している。
　図１及び図２に示されるように、ファブリペロー干渉フィルタ１０Ａに電圧を印加するための端子１２は、光透過領域１１から離間して設けられている。端子１２は、第２積層体４０の表面４０ａ（すなわち、第２積層体４０のポリシリコン層４２ｃの表面）から第１積層体３０のポリシリコン層３２ｃに至る貫通孔内に配置されており、第１電極１７と電気的に接続されている。
　より具体的には、図４に示されるように、端子１２は、第１電極１７から対向方向Ｄに垂直な方向に沿って端子１２の直下に延在する配線２１の端部２１ａと接続されることで、第１電極１７と電気的に接続されている。配線２１は、ポリシリコン層３２ｃに不純物をドープして低抵抗化することで、第１電極１７と一体的に形成されている。
　図１及び図２に示されるように、ファブリペロー干渉フィルタ１０Ａに電圧を印加するための端子１３ａは、光透過領域１１を挟んで端子１２と対向するように設けられている。端子１３ａは、第２積層体４０の表面４０ａから第１積層体３０のポリシリコン層３２ｃに至る貫通孔内に配置されており、第２電極１８と電気的に接続されている。
　より具体的には、図４に示されるように、端子１３ａは、第２電極１８から対向方向Ｄに垂直な方向に沿って端子１３ａの直下に延在する配線２２の端部２２ａと接続されることで、第２電極１８と電気的に接続されている。配線２２は、ポリシリコン層３２ｃに不純物をドープして低抵抗化することで、第２電極１８と一体的に形成されている。
　図１及び図３に示されるように、ファブリペロー干渉フィルタ１０Ａに電圧を印加するための端子１３ｂは、光透過領域１１から離間し且つ端子１２と端子１３ａとを結ぶ直線から離間して設けられている。端子１３ｂは、第２積層体４０の表面４０ａから第２積層体４０のポリシリコン層４２ａに至る貫通孔内に配置されており、第３電極１９と電気的に接続されている。
　より具体的には、図５に示されるように、端子１３ｂは、第３電極１９から対向方向Ｄに垂直な方向に沿って端子１３ｂの直下に延在する配線２３の端部２３ａと接続されることで、第３電極１９と電気的に接続されている。配線２３は、ポリシリコン層４２ａに不純物をドープして低抵抗化することで、第３電極１９と一体的に形成されている。
　図４に示されるように、第１電極１７には、対向方向Ｄから見た場合に第１電極の内側から外側に至る第１切欠部１７ａが設けられている。配線２２は、第１切欠部１７ａを通って第２電極１８から第１電極１７の外側に延びる配線部２２ｂを有している。
　図５に示されるように、第３電極１９には、第２切欠部１９ａが設けられている。図６は、ポリシリコン層３２ｃ及びポリシリコン層４２ａを対向方向Ｄから見た図である。この図６に示されるように、第２切欠部１９ａは、対向方向Ｄから見た場合に配線部２２ｂと重なっている。
　端子１３ａと端子１３ｂとは、ファブリペロー干渉フィルタ１０Ａの内部又は外部の不図示の配線によって電気的に接続されている。これにより、第２電極１８と第３電極１９とは、配線２２、端子１３ａ，端子１３ｂ，配線２３を介して電気的に接続されており、端子１３ａと端子１３ｂとは同電位とされている。このように、配線２２は、第２電極１８と第３電極１９とを電気的に接続するための配線として機能する。
　図２、図３及び図４に示されるように、第１積層体３０の表面３０ａ（すなわち、第１積層体３０のポリシリコン層３２ｃの表面）には、第２電極１８、配線２２、及び配線２２の端部２２ａを囲むように延在するトレンチ２４が設けられている。トレンチ２４の底面は、第１積層体３０の窒化シリコン層３３ｂに達している。トレンチ２４は、第２電極１８及び配線２２を、第１電極１７から電気的に絶縁している。トレンチ２４内の領域は、絶縁材料であっても、空隙であってもよい。本実施形態では、トレンチ２４内の領域は酸化シリコンである。トレンチ２４の幅は、例えば０．５～５０μｍ程度である。また、第２電極１８、配線２２、及び配線２２の端部２２ａの周りに、トレンチ２４を複数重（例えば、二重、三重）に形成してもよい。
　第２積層体４０の表面４０ａ（すなわち、第２積層体４０のポリシリコン層４２ｃの表面）には、端子１２を囲むように環状に延在するトレンチ２５が設けられる。トレンチ２５の底面は、犠牲層１６に達している。トレンチ２５は、端子１２と第３電極１９とを電気的に絶縁している。トレンチ２５内の領域は、絶縁材料であっても、空隙であってもよい。本実施形態では、トレンチ２５内の領域は空隙である。トレンチ２５の幅は、例えば０．５～５０μｍ程度である。また、端子１２の周りに、トレンチ２５を複数重（例えば、二重、三重）に形成してもよい。
　図２及び図３に示されるように、基板１４の光出射側の表面１４ｂには、反射防止層５１、第３積層体５２、中間層５３及び第４積層体５４がこの順序で積層されている。反射防止層５１及び中間層５３は、それぞれ、絶縁層１５及び犠牲層１６と同様の構成を有している。第３積層体５２及び第４積層体５４は、それぞれ、基板１４を基準として第１積層体３０及び第２積層体４０と対称の積層構造を有している。これらの反射防止層５１、第３積層体５２、中間層５３及び第４積層体５４によって、応力調整層５０が構成されている。応力調整層５０は、基板１４の光出射側（他方の側）に配置されており、基板１４の反りを抑制する機能を有している。応力調整層５０には、光透過領域１１を含むように開口５０ａが設けられている。応力調整層５０の光出射側の表面５０ｂには、遮光層２９が形成されている。遮光層２９は、例えばアルミニウム等からなり、測定光を遮光する機能を有している。
　以上のように構成されたファブリペロー干渉フィルタ１０Ａにおいては、端子１２，１３ａ，１３ｂを介して第１電極１７と第３電極１９との間に電圧が印加されると、当該電圧に応じた静電気力が両電極１７，１９間に発生する。それによって、第２ミラー４１は、基板１４に固定された第１ミラー３１側に引き付けられるように駆動され、第１ミラー３１と第２ミラー４１との距離が調整される。ファブリペロー干渉フィルタ１０Ａを透過する光の波長は、光透過領域１１における第１ミラー３１と第２ミラー４１との距離に依存するため、第１電極１７と第３電極１９との間に印加する電圧を調整することで、透過する光の波長を適宜選択することができる。このとき、第２電極１８は、電気的に接続された第３電極１９と同電位となるため、光透過領域１１において第１ミラー３１及び第２ミラー４１を平坦に保つための補償電極として機能する。
　以上、説明したように、ファブリペロー干渉フィルタ１０Ａでは、第１電極１７の内側に位置する第２電極１８から、第１電極１７に設けられた第１切欠部１７ａを通って第１電極１７の外側に配線部２２ｂが延びている。そして、この配線部２２ｂを有する配線２２により第２電極１８と第３電極１９とが電気的に接続されている。したがって、第１電極１７の内側から第１電極１７の外側への配線を、第１電極１７及び第２電極１８が配置された平面と異なる平面に引き出す必要がない。よって、このファブリペロー干渉フィルタ１０Ａによれば、製造工程の簡易化及び配線の接続不良の発生の抑制を図ることができる。
　また、第３電極１９には、対向方向Ｄから見た場合に配線部２２ｂと重なるように第２切欠部１９ａが設けられている。これにより、第３電極１９に働く静電気力が、配線部２２ｂに対向する位置において他の位置と比較して不均一になることが防止される。そのため、第１ミラー３１及び第２ミラー４１の平坦性を高め、これにより、ファブリペロー干渉フィルタ１０Ａの波長に対する透過特性をよりシャープにすることができる。
　また、ファブリペロー干渉フィルタ１０Ａでは、第１ミラー３１が基板１４の光入射側（一方の側）に配置されており、第２ミラー４１は、空隙Ｓを介して第１ミラー３１の光入射側に配置されている。すなわち、第１ミラー３１が基板１４に固定され、第２ミラー４１が駆動される。ここで、第１ミラー３１には第１電極１７及び第２電極１８の２つの電極が不純物ドープによって形成されているのに対し、第２ミラー４１には第３電極１９のみが不純物ドープによって形成されている。一般に、不純物ドープの有無によって、応力の不均一が面内で生じ易くなるため、より複雑な不純物ドープが行われている第１ミラー３１には、第２ミラー４１に比べ、不均一な応力が生じ易い。ファブリペロー干渉フィルタ１０Ａによれば、不均一な応力が生じ易い第１ミラー３１を基板１４に固定させると共に、不均一な応力が生じ難い第２ミラー４１を駆動させるので、第２ミラー４１の駆動が不均一な応力に影響される可能性が低く、第１ミラー３１と第２ミラー４１との距離を好適に調整することができる。
　また、ファブリペロー干渉フィルタ１０Ａは、基板１４の光出射側（他方の側）に配置され、基板１４の反りを抑制する応力調整層５０を更に備えている。応力調整層５０は、反射防止層５１、第３積層体５２、中間層５３及び第４積層体５４からなり、基板１４の光入射側（一方の側）に配置される絶縁層１５、第１積層体３０、犠牲層１６及び第２積層体４０と膜厚や組成等の層構成をなるべく同じにした層である。応力調整層５０は、これによって、膜厚や組成等の層構成の不一致による基板１４の反りを抑制することができ、第１ミラー３１と第２ミラー４１との距離を好適に調整することができる。なお、応力調整層５０は、基板１４の光入射側（一方の側）に配置される層を形成する際に、同時に形成される。
　また、ファブリペロー干渉フィルタ１０Ａでは、第１電極１７、第２電極１８及び第３電極１９はいずれも、第１ミラー３１の一部をなすポリシリコン層３２又は第２ミラー４１の一部をなすポリシリコン層４２に不純物をドープして形成されている。ポリシリコン層の光学的性質は、不純物のドープの有無でほとんど変わらないので、第１ミラー３１及び第２ミラー４１は、ミラーとしての機能を保持しつつ、これらの電極の機能を併せ持つことができる。
　また、ファブリペロー干渉フィルタ１０Ａでは、各ポリシリコン層３２、４２（特に第２積層体４０を構成するポリシリコン層４２）は、アモルファスシリコンがアニールによって多結晶化されたものである。また、第２積層体４０の窒化シリコン層４３は低応力化しておく（引張応力を弱くしておく）ことが好ましい。特に、電圧によって駆動される第２ミラー４１は、わずかに引張り応力を有することが好ましく、この構成によれば、製造時において第２ミラー４１に生じる応力を調整し易くなり、駆動によって第２ミラー４１が損傷するのを抑制することができる。
［ファブリペロー干渉フィルタの製造方法］
　次に、ファブリペロー干渉フィルタ１０Ａの製造方法の一例について説明する。まず、基板１４の表面１４ａ上に、絶縁層１５を形成し、基板１４の表面１４ｂ上に、反射防止層５１を形成する。続いて、絶縁層１５上に、第１積層体３０の一部をなすポリシリコン層３２ａ、窒化シリコン層３３ａ、ポリシリコン層３２ｂ、窒化シリコン層３３ｂ及びポリシリコン層３２ｃをこの順序で積層する。一方、これと同時に、反射防止層５１上にも同様にして、第３積層体５２を形成する。続いて、形成したポリシリコン層３２ｃを不純物ドープによって部分的に低抵抗化し、図２及び図４に示されるように、第１電極１７、第２電極１８、配線２１及び配線２２を形成すると共に、エッチングによってトレンチ２４を形成する。
　続いて、第１積層体３０上に犠牲層１６を形成し、第３積層体５２上に中間層５３を形成する。続いて、犠牲層１６上に第２積層体４０の一部をなすポリシリコン層４２ａを形成する。一方、これと同時に、基板１４の光出射側にも同様にして、第４積層体５４の一部を形成する。続いて、形成したポリシリコン層４２ａを不純物ドープによって部分的に低抵抗化し、図２及び図５に示されるように、第３電極１９及び各配線２３を形成する。続いて、ポリシリコン層４２ａ上に第２積層体４０の残りの部分をなす窒化シリコン層４３ａ、ポリシリコン層４２ｂ、窒化シリコン層４３ｂ及びポリシリコン層４２ｃをこの順序で積層し、第２積層体４０を形成する。一方、これと同時に、基板１４の光出射側にも同様にして、第４積層体５４を形成する。基板１４の光出射側には、反射防止層５１、第３積層体５２、中間層５３及び第４積層体５４によって、応力調整層５０が構成される。
　続いて、第２積層体４０を部分的にエッチングして、第２積層体４０の表面４０ａ（すなわち、第２積層体４０のポリシリコン層４２ｃの表面）から第１積層体３０のポリシリコン層３２ｃに至る貫通孔を形成し、配線２１の端部２１ａ及び配線２２の端部２２ａを露出させる。同様に、第２積層体４０を部分的にエッチングして、第２積層体４０の表面４０ａから第２積層体４０のポリシリコン層４２ａに至る貫通孔を形成し、配線２３の端部２３ａを露出させる。そして、当該貫通孔にアルミニウムからなる導電層を形成し、端子１２，１３ａ，１３ｂを形成する。
　続いて、第２積層体４０において空隙Ｓに対応する部分に、第２積層体の表面４０ａから犠牲層１６に至る複数の貫通孔４０ｂを形成する。また、貫通孔４０ｂを形成すると同時にトレンチ２５を形成する。続いて、応力調整層５０の光出射側の表面５０ｂに遮光層２９を形成し、応力調整層５０の光透過領域１１に対応する部分をエッチングによって除去することで、開口５０ａを形成する。なお、開口５０ａの底面、すなわち、基板１４の光出射側の表面１４ｂに反射防止層５１を残してもよいし、開口５０ａの底面から反射防止層５１を除去してもよいし、開口５０ａを形成した後に別の層を形成して反射防止層としてもよい。また、開口５０ａを形成した後に、基板１４の光出射側の表面１４ｂに反射防止層５１を残した状態で、フッ酸ガスに対して耐性があり且つ光学的に影響し難い保護膜（例えば酸化アルミニウム）を形成してもよい。続いて、フッ酸ガスによって、貫通孔４０ｂを介して気相エッチングし、犠牲層１６を除去する。続いてダイシングによってチップ化する。ステルスダイシングによるとメンブレン状の第２ミラー４１が損傷しにくくなるため、好適である。
　各層の形成は、熱酸化、ＴＥＯＳ－ＣＶＤ、あるいは減圧ＣＶＤによって行われる。プラズマＣＶＤ、スパッタ、蒸着及びイオンレーティング等によっても行うことができる。また、各層の形成を基板１４の両面に対して同時に行うことによって、応力バランスが保たれ、基板１４の反りや第２ミラー４１の損傷が生じにくくなる。しかし、基板１４の光出射側の成膜は必須ではなく、低温成膜やストレス調整による成膜の場合には、光入射側のみの構成でもよい。なお、各ポリシリコン層は、アモルファスシリコンをアニールによって多結晶化させて形成する。
　ファブリペロー干渉フィルタ１０Ａでは、第１ミラー３１と第２ミラー４１との間の空隙Ｓは、酸化シリコンからなる犠牲層１６をフッ酸ガスによって、貫通孔４０ｂを介して気相エッチングすることで形成されるが、第１ミラー３１及び第２ミラー４１を、ポリシリコン層３２、４２と窒化シリコン層３３、４３とで構成したことによって、犠牲層１６のエッチングによって、第１ミラー３１及び第２ミラー４１が同時にエッチングされて、劣化することがない。そのため、第１ミラー３１及び第２ミラー４１の劣化防止策が不要であり、量産し易くなる。
［第２実施形態］
　図７に示されるように、ファブリペロー干渉フィルタ１０Ｂは、トレンチ２４に代えて、その底面がポリシリコン層３２ｂの表面に達しているトレンチ２４Ｂが設けられている点で、上述したファブリペロー干渉フィルタ１０Ａと主に相違している。
　ところで、窒化シリコンとフッ酸ガスとが反応し、残渣が発生することが知られている（B.DU　BOIS,HF　ETCHING　OF　SI-OXIDES　AND　SI-NITRIDES　FOR　SURFACE　MICROMACHINING,　Sensor　Technology　2001,　Proceedings　of　the　Sensor　Technology　Conference　2001,　held　in　Enschede,　The　Netherlands,　14-15　May,　2001,　pp131-136）。ファブリペロー干渉フィルタ１０Ｂによれば、トレンチ２４Ｂの底面が犠牲層１６をフッ酸ガスによってエッチングする際、第１ミラー３１においては窒化シリコン層が露出する部分がないため、第２ミラー４１の駆動に干渉してその駆動を阻害する残渣の発生を抑制することができる。
　以上、本発明の好適な実施形態について説明したが、本発明は、上記実施形態に限定されるものではない。材料、形状、寸法は一例であって、例えば、ファブリペロー干渉フィルタの備える基板の材料は、測定光に対して透過性を有する材料であればよい。
　また、第１積層体３０を構成するポリシリコン層３２及び窒化シリコン層３３の層数、並びに第２積層体４０を構成するポリシリコン層４２及び窒化シリコン層４３の層数は、上述の実施形態に示されるものには限定されず、ファブリペロー干渉フィルタが透過させる光の波長の分解能及び適用範囲に応じて適宜変更可能である。
　また、図２及び図３に示されるように、上記実施形態では、光透過領域１１は開口５０ａより狭い範囲であったが、本発明は、このような形態には限定されない。例えば、開口５０ａより幅の広い光を入射光として導入する場合に、開口５０ａが光透過領域１１を画定するようにしてもよい。
　本発明によれば、製造工程の簡易化及び配線の接続不良の発生の抑制を図ることができるファブリペロー干渉フィルタを提供することが可能となる。
　１０Ａ，１０Ｂ…ファブリペロー干渉フィルタ、１１…光透過領域、１６…犠牲層、１７…第１電極、１７ａ…第１切欠部、１８…第２電極、１９…第３電極、１９ａ…第２切欠部、２２…配線、２２ｂ…配線部、３０…第１積層体、３１…第１ミラー、３２，３２ａ，３２ｂ，３２ｃ，４２，４２ａ，４２ｂ，４２ｃ…ポリシリコン層、３３，３３ａ，３３ｂ，４３，４３ａ，４３ｂ…窒化シリコン層、４０…第２積層体、４１…第２ミラー、５０…応力調整層、Ｄ…対向方向、Ｓ…空隙。

Claims (5)

  1. 　第１ミラーと、
    　空隙を介して前記第１ミラーと対向する第２ミラーと、
    　光透過領域を囲むように前記第１ミラーに形成された第１電極と、
    　前記光透過領域を含み且つ前記第１電極の内側に位置するように前記第１ミラーに形成された第２電極と、
    　前記第１電極及び前記第２電極と対向するように前記第２ミラーに形成され、前記第２電極と同電位に接続された第３電極と、
    　前記第２電極と前記第３電極とを同電位に接続する配線と、を備え、
    　前記第１電極には、前記第１ミラーと前記第２ミラーとが対向する対向方向から見た場合に前記第１電極の内側から外側に至る第１切欠部が設けられており、
    　前記配線は、前記第１切欠部を通って前記第２電極から前記第１電極の外側に延びる配線部を有する、ファブリペロー干渉フィルタ。
  2. 　前記第３電極には、前記対向方向から見た場合に前記配線部と重なるように第２切欠部が設けられている、請求項１記載のファブリペロー干渉フィルタ。
  3. 　前記第１ミラー及び前記第２ミラーを支持する基板を更に備え、
    　前記第１ミラーは、前記基板の一方の側に配置されており、
    　前記第２ミラーは、前記空隙を介して前記第１ミラーの前記一方の側に配置されている、請求項１又は２記載のファブリペロー干渉フィルタ。
  4. 　前記第１ミラー及び前記第２ミラーのそれぞれは、ポリシリコン層と、窒化シリコン層と、を有し、
    　前記第１電極、前記第２電極及び前記第３電極は、前記ポリシリコン層に不純物がドープされた領域である、請求項１～３のいずれか一項記載のファブリペロー干渉フィルタ。
  5. 　前記ポリシリコン層は、アモルファスシリコンがアニールによって多結晶化されたものである、請求項４記載のファブリペロー干渉フィルタ。
PCT/JP2014/066693 2013-07-02 2014-06-24 ファブリペロー干渉フィルタ WO2015002028A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013-138870 2013-07-02
JP2013138870A JP6211315B2 (ja) 2013-07-02 2013-07-02 ファブリペロー干渉フィルタ

Publications (1)

Publication Number Publication Date
WO2015002028A1 true WO2015002028A1 (ja) 2015-01-08

Family

ID=52143607

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2014/066693 WO2015002028A1 (ja) 2013-07-02 2014-06-24 ファブリペロー干渉フィルタ

Country Status (2)

Country Link
JP (1) JP6211315B2 (ja)
WO (1) WO2015002028A1 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105992964A (zh) * 2014-02-13 2016-10-05 浜松光子学株式会社 法布里-珀罗干涉滤光器
DE102018220272A1 (de) 2018-11-26 2020-05-28 Robert Bosch Gmbh Interferometereinrichtung und Verfahren zur Herstellung einer Interferometereinrichtung
WO2020207897A1 (de) 2019-04-11 2020-10-15 Robert Bosch Gmbh Kondensatorvorrichtung für einen optischen filter
US10900834B2 (en) 2016-05-27 2021-01-26 Hamamatsu Photonics K.K. Fabry-Perot interference filter having layer with thinned edge portion and production method for Fabry-Perot interference filter
US11041755B2 (en) * 2016-05-27 2021-06-22 Hamamatsu Photonics K.K. Production method for Fabry-Perot interference filter
CN114502929A (zh) * 2019-10-09 2022-05-13 浜松光子学株式会社 光检测装置

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6770840B2 (ja) * 2016-07-11 2020-10-21 浜松ホトニクス株式会社 ファブリペロー干渉フィルタ及び光検出装置
JP6770356B2 (ja) * 2016-07-11 2020-10-14 浜松ホトニクス株式会社 ファブリペロー干渉フィルタ及び光検出装置
US11054560B2 (en) * 2016-07-11 2021-07-06 Hamamatsu Photonics K.K Fabry-Perot interference filter and light-detecting device
CN109477958A (zh) 2016-08-24 2019-03-15 浜松光子学株式会社 法布里-珀罗干涉滤光器
EP3640703A4 (en) * 2017-06-13 2021-03-31 Hamamatsu Photonics K.K. OPTICAL FILTER SYSTEM
JP7202160B2 (ja) * 2018-12-05 2023-01-11 浜松ホトニクス株式会社 光学フィルタ装置、及び光学フィルタ装置の制御方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07286809A (ja) * 1994-02-17 1995-10-31 Vaisala Oy 光学材料分析に用いる表面ミクロ機械加工技術によって製造される電気同調可能型ファブリ・ペロ干渉計
JP2012198268A (ja) * 2011-03-18 2012-10-18 Seiko Epson Corp 光フィルター及び光フィルターモジュール並びに分析機器及び光機器
JP2013029641A (ja) * 2011-07-28 2013-02-07 Seiko Epson Corp 波長可変干渉フィルター、光フィルターモジュール、および光分析装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5834418B2 (ja) * 2011-02-04 2015-12-24 セイコーエプソン株式会社 光フィルター、光フィルターモジュール、分析機器及び光機器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07286809A (ja) * 1994-02-17 1995-10-31 Vaisala Oy 光学材料分析に用いる表面ミクロ機械加工技術によって製造される電気同調可能型ファブリ・ペロ干渉計
JP2012198268A (ja) * 2011-03-18 2012-10-18 Seiko Epson Corp 光フィルター及び光フィルターモジュール並びに分析機器及び光機器
JP2013029641A (ja) * 2011-07-28 2013-02-07 Seiko Epson Corp 波長可変干渉フィルター、光フィルターモジュール、および光分析装置

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105992964A (zh) * 2014-02-13 2016-10-05 浜松光子学株式会社 法布里-珀罗干涉滤光器
CN105992964B (zh) * 2014-02-13 2019-01-18 浜松光子学株式会社 法布里-珀罗干涉滤光器
US10591715B2 (en) 2014-02-13 2020-03-17 Hamamatsu Photonics K.K. Fabry-Perot interference filter
US10900834B2 (en) 2016-05-27 2021-01-26 Hamamatsu Photonics K.K. Fabry-Perot interference filter having layer with thinned edge portion and production method for Fabry-Perot interference filter
US10908022B2 (en) 2016-05-27 2021-02-02 Hamamatsu Photonics K.K. Production method for fabry-perot interference filter
US11041755B2 (en) * 2016-05-27 2021-06-22 Hamamatsu Photonics K.K. Production method for Fabry-Perot interference filter
DE102018220272A1 (de) 2018-11-26 2020-05-28 Robert Bosch Gmbh Interferometereinrichtung und Verfahren zur Herstellung einer Interferometereinrichtung
WO2020108975A1 (de) 2018-11-26 2020-06-04 Robert Bosch Gmbh Interferometereinrichtung und verfahren zur herstellung einer interferometereinrichtung
WO2020207897A1 (de) 2019-04-11 2020-10-15 Robert Bosch Gmbh Kondensatorvorrichtung für einen optischen filter
CN114502929A (zh) * 2019-10-09 2022-05-13 浜松光子学株式会社 光检测装置
US11796391B2 (en) 2019-10-09 2023-10-24 Hamamatsu Photonics K.K. Light detection device
CN114502929B (zh) * 2019-10-09 2024-04-26 浜松光子学株式会社 光检测装置

Also Published As

Publication number Publication date
JP2015011312A (ja) 2015-01-19
JP6211315B2 (ja) 2017-10-11

Similar Documents

Publication Publication Date Title
JP6211833B2 (ja) ファブリペロー干渉フィルタ
JP6211315B2 (ja) ファブリペロー干渉フィルタ
JP6356427B2 (ja) ファブリペロー干渉フィルタ
US11835388B2 (en) Light detection device
JP5685257B2 (ja) マイクロメカニカル可変同調型ファブリー・ペロー干渉計及びその製造方法
JP6770840B2 (ja) ファブリペロー干渉フィルタ及び光検出装置
US10724902B2 (en) Fabry-Perot interference filter
US11054560B2 (en) Fabry-Perot interference filter and light-detecting device
JP6710721B2 (ja) ファブリペロー干渉フィルタ
WO2020116006A1 (ja) 光学フィルタ装置、及び光学フィルタ装置の制御方法
JP6526771B1 (ja) ウェハ
JP6770356B2 (ja) ファブリペロー干渉フィルタ及び光検出装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14819907

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 14819907

Country of ref document: EP

Kind code of ref document: A1