전술한, 그리고 추가적인 본 발명의 양상들은 첨부된 도면을 참조하여 설명되는 바람직한 실시예들을 통하여 더욱 명백해질 것이다. 이하에서는 본 발명을 이러한 실시예를 통해 당업자가 용이하게 이해하고 재현할 수 있도록 상세히 설명하기로 한다.
도 3은 본 발명의 일 실시예에 따른 MOSFET 턴 오프 제어 방식이 개선된 능동 다이오드 회로도이며, 도 4는 도 3에 도시된 off-control 회로 예시도이다.
도 3에 도시된 바와 같이, 능동 다이오드는 M1의 기생 다이오드인 D1의 양단 전압을 비교하는 비교기(100) 및 비교기(100)의 비교 결과에 따라 M1의 게이트 단자를 제어하는 게이트 드라이버(200)를 포함한다. 나아가 본 발명의 일 양상에 따라 능동 다이오드는 오프 시점 제어부(300)를 포함한다. 이 오프 시점 제어부(300)는 VKA 전압이 양이 되는 시점에 M1이 turn-off 되도록 제어한다. 일 실시예에 있어서, 오프 시점 제어부(300)는 비교기(100)의 출력 신호와 게이트 드라이버(200)의 게이트 구동 신호에 따라 M1의 turn-off 시점을 조절할 수 있다.
도 3에 도시된 바와 같이, 오프 시점 제어부(300)는 오프 제어부(310)와 논리 회로부(320)를 포함할 수 있다. 오프 제어부(310)는 비교기(100)로부터 출력 신호를 입력받아 출력하되, 비교기(100)의 출력 신호에 대한 반전 신호와 게이트 드라이버(200)의 게이트 구동 신호에 대한 반전 신호를 고려하여 출력의 지연 정도를 결정하고 그 결정된 지연 정도만큼 지연시켜 출력한다. 논리 회로부(320)는 오프 제어부(310)로부터 지연 출력 신호를 입력받게 되면 게이트 드라이버(200)를 오프 시키는 역할을 한다. 도 3에 도시된 바와 같이, 논리 회로부(320)는 SR 래치(latch)일 수 있다.
도 4에 도시된 바와 같이, 오프 제어부(310)는 가변 지연부(311) 및 카운트부(312)를 포함할 수 있다. 가변 지연부(311)는 비교기(100)로부터 출력 신호를 입력받아 출력하되, 기본 지연 값과 가변 적용되는 추가 지연 값에 따라 결정되는 지연 정도만큼 지연시켜 출력한다. 카운트부(312)는 비교기(100)의 출력 신호를 반전한 신호와 게이트 드라이버(200)의 게이트 구동 신호를 반전한 신호를 입력받아 추가 지연 값을 카운트한다. 도 4에 도시된 바와 같이, 카운트부(312)는 비교기(100)의 출력 신호를 반전한 신호와 게이트 드라이버(200)의 게이트 구동 신호를 반전한 신호를 입력받는 D 플립플롭(D-flipflop)(312-1) 및 D 플립플롭(312-1)의 출력에 따라 추가 지연 값을 업(up) 혹은 다운(down)하는 업/다운 카운터(UP/DOWN counter)(312-2)를 포함할 수 있다.
이하, 도 3 및 도 4를 참조하여 능동 다이오드의 MOSFET turn-off 제어 동작에 대해 상세히 설명한다. 비교기(100)는 VKA 전압을 감지하여 양인지 아니면 음인지를 판단한다. VKA가 (-)인 경우 VKA_NEG는 high가 되며, VKA_NEG가 SR 래치(320)의 S(set) 입력이 되므로 SR 래치(320)의 출력 또한 high가 된다. 따라서 게이트 드라이버(200)의 입력 신호 IN이 high가 되고, M1은 turn-on 된다. 오프 제어부(310)는 off-control 회로로서, 게이트 구동 신호 VG와 VKA_NEG를 반전한 신호를 이용하여 TOFF 신호를 발생시킨다. TOFF 신호는 SR 래치(320)의 R(reset) 입력이 되며, 이에 따라 SR 래치(320)의 출력이 low가 된다. 따라서 게이트 드라이버(200)의 입력 신호 IN이 low가 되고 M1은 turn-off 된다. 이 같은 turn-off 방식에서 오프 제어부(310)는 최적의 off-time을 발생시킨다.
off-control 회로에서는 VKA_NEG 신호를 가변 지연부(311)를 통과시켜 TOFF 신호를 발생시킨다. 가변 지연부(311)는 기본적으로 Td0의 지연을 가지며, 지연(DELAY) 입력 신호에 따라 추가적인 지연 Td(DELAY)를 발생시킨다. Td0는 VKA 신호 주기의 절반보다는 작은 값이 된다. TOFF가 low에서 high로 바뀌는 시점에서 도 3의 SR 래치(320)가 reset 되어 M1이 turn-off 된다. 도 4의 off-control 회로는 게이트 드라이버(200)의 출력 신호인 VG를 반전하여 발생시킨 신호 VGB의 상승 에지(rising edge)가 발생하는 시점과 VKA_POS의 상승 에지가 발생하는 시점을 비교한다. 이때 VKA_POS가 low에서 high로 바뀌는 지점에서 VG 신호가 low가 된다면 완벽하게 제어가 이루어지는 것이므로, VKA_POS의 상승 에지가 제어의 기준이자 목표가 된다.
VAK_POS가 high 되는 시점이 VKA 전압이 (+)가 되는 시점이므로, 게이트 드라이버(200)의 출력 신호 VG가 low 레벨이 되는 시점이 VKA_POS가 high 되는 시점보다 느리다면 게이트 드라이버(200)의 off 시점을 당겨야 하고 반대의 경우는 늘려야 한다. 도 4에서 D 플립플롭(312-1)은 VGB와 VKA_POS의 위상을 비교하는데, VKA_POS가 high로 바뀌는 시점에서 VGB가 high 즉, M1이 이미 off 된 상태라면 출력 Q가 high가 되어 업/다운 카운터(312-2)의 값을 증가시키게 되고 반대의 경우는 감소시키게 된다. 가변 지연부(311)는 업/다운 카운터(312-2)의 출력(DELAY)에 의해 지연시간을 바꾸게 되는데, DELAY 값이 크면 클수록 지연시간이 증가하므로 M1이 turn-off 되는 시점이 시간상 늦춰지게 된다. 가변 지연부(311)의 DELAY 입력에 의해 발생하는 지연은 수학식 1과 같이 표현할 수 있다.
결론적으로, Td는 M1의 off 시점을 결정하므로 게이트 드라이버(200)의 출력 펄스 폭(pulse width)을 결정한다고 볼 수 있다.
도 5는 본 발명의 일 실시예에 따른 off-control 회로의 동작 타이밍 다이어그램(timing diagram)을 나타낸 도면이다.
VKA 전압이 0V 이하가 되면 VKA_NEG는 high가 된다. VKA_POS는 VKA_NEG의 반전된 형태로 발생한다. 동작 위주로 설명하기 위해, 도 5에서는 비교기(100)와 게이트 드라이버(200)의 지연을 고려하지 않는다. 초기에는 업/다운 카운터(312-2)가 reset 되어 있다고 가정한다. 따라서 출력 DELAY는 0이다. DELAY가 0이라 하더라도 가변 지연부(311)는 초기 지연 Td0을 가지므로 VAK_NEG가 Td0 지연된 TOFF 신호가 발생한다. 이때 Td0는 VG가 low가 되는 시점이 VKA_POS가 high가 되는 시점보다 앞서 있으므로, D 플립플롭(312-1)의 출력은 high가 되고 업/다운 카운터(312-2)의 출력은 VKA_POS의 반전된 신호의 상승 에지에서 +1 증가하게 된다. 3번째 사이클(cycle)까지는 여전히 D 플립플롭(312-1)의 출력은 high가 되지만, 4번째 사이클에서는 가변 지연부(311)의 지연이 VKA_POS가 high가 되는 시점보다 늦어지므로 업/다운 카운터(312-2)의 출력은 -1 감소한다.
이후에는 업/다운 카운터(312-2)의 +/-이 반복되며 정상 상태(steady state)로 진입한다. 도 5에서는 다소 과장되어 있으나, DELAY에 의해 증감하는 지연 성분 ΔTd가 매우 작은 값이라면 정상 상태에서 TOFF 시점은 거의 일정하게 제어된다. 따라서 최적의 상태에서 M1이 off 될 수 있게 된다. 설명을 용이하게 하기 위해 비교기(100)와 게이트 드라이버(200)의 지연 td1과 td2를 0으로 가정하였으나, td1과 td2가 있다 하더라도 위상이 비교되는 VGB 신호는 td1과 td2가 반영되어 발생된 신호이므로 td1과 td2가 보상되어 TOFF가 발생된다. 이상의 동작에서 VKA의 주파수가 매우 급격히 변한다면 이와 같이 제어를 하는데 무리가 있을 수 있으나, VKA의 주파수가 거의 일정한 application에서는 위의 동작에 따라 정확한 시점에서 능동 다이오드를 off 시킬 수 있다.
한편, 실제의 회로에서는 VKA_POS 신호를 발생시키는데 지연이 발생할 수 있다. 이 지연 보상을 위해, 도 6에 도시된 바와 같이, 오프 제어부(310)는 지연부(313)를 더 포함할 수 있다. 지연부(313)는 VGB 신호에 Tdx 만큼의 지연을 더하여 입력하는 역할을 한다. 이렇게 함으로써 비교기(100)와 logic 회로에 의해 발생되는 VKA_POS의 지연을 보상할 수 있다.
정리하면, 본 발명의 일 실시예에 따른 능동 다이오드는 다이오드의 양단 전압 VKA를 감지하여 off가 될 시점을 찾아내고, 능동 다이오드를 턴 온 시키는 신호를 지연시켜 능동 다이오드의 off 신호를 발생시킨다. 그리고 제안하는 제어기를 통해 지연을 발생시키는 가변 지연 회로를 제어하는데, 비교기, 게이트 드라이버, 로직 회로에서 발생되는 지연을 보상하도록 하여 최적의 동작이 되도록 한다.
도 7 및 도 8은 본 발명의 일 실시예에 따른 off-control 회로에 대한 모의 실험 결과도로서, 도 7은 제어가 완료되지 않은 상태를 나타내며, 도 8은 제어가 완료된 상태를 나타낸다.
도 7에서 확인되듯이, 아직 제어가 완벽히 되지 않아서 업/다운 카운터(312-2)의 입력 UPDN이 H이다. 그리고 제어가 완료되어 정상 상태에 진입하면 도 8에 예시된 바와 같이 업/다운을 반복하여 delay가 제어되고, gate drive 신호(VG)는 비교기(100)와 게이트 드라이버(200) 및 logic 회로의 지연이 보상되어 발생이 된다.
도 9는 본 발명의 일 실시예에 따른 MOSFET 턴 오프 제어 방식이 개선된 능동 다이오드를 이용한 능동 정류기 회로도이며, 도 10은 도 9에 도시된 능동 정류기의 VRECT, VAC+, VAC- 파형을 나타낸 도면이다.
앞서 설명한 능동 다이오드를 이용하여 도 9와 같이 능동 정류기(active rectifier)를 구현할 수 있다. 일반적인 다이오드를 이용한 정류기의 경우, 다이오드의 흐르는 전류가 IB일 때 다이오드의 turn-on voltage drop, VBE에 의해 IB*VBE 만큼의 전력 소모가 발생한다. VBE는 다이오드 종류에 따라 달라지는데, schottky varier diode의 경우는 0.3V 정도가 되고, P/N junction diode의 경우는 0.6V 정도가 된다. 능동 다이오드를 사용하게 되면 MOSFET을 이용하여 turn-on 시키므로, 능동 다이오드의 양단 전압은 MOFRET의 turn-on 저항 Rdson에 의해 결정되는바 IB*Rdson이 된다. 일반적으로 MOSFET의 크기를 크게 할 경우 IB*Rdson < VBE를 만족시킬 수 있으므로, 일반 다이오드를 이용한 정류기에 비해 전력 소모를 개선할 수 있다. 도 8에서는 네 개의 능동 다이오드들(AD1, AD2, AD3, AD4)을 이용하여 능동 정류기를 구현하였고, 정류기 입력에 정현파로 변화하는 전류원 Iin을 연결하였다. Iin은 능동 다이오드를 turn-on 시켜서 도 9와 같이 평활된 VRECT 전압을 만들어낸다. Iin이 정현파로 변화하는 신호이므로, VAC+ 전압과 VAC- 전압은 도 9와 같이 변화하게 된다.
이상에 따른 능동 다이오드는 off-control 회로를 통해 입력 전류가 CRECT로 효율적으로 전달되도록 능동 다이오드의 turn-on duration을 결정한다. 단, 업/다운 카운터(312-2)에 의해 정상 상태에 진입하는 시간이 필요하다. 만약 VRECT에 연결되는 부하가 변하거나 Iin의 전류 크기와 주파수가 다소 변하는 경우, 능동 다이오드는 정상 상태에 진입하는데 걸리는 시간 때문에 빠른 동적 특성(dynamic characteristic)을 만족할 수 없다. 따라서, 온 지속 예측(On-duration Estimation, ODE)을 통해 이러한 문제를 해결한다.
도 11은 본 발명의 일 실시예에 따른 온 지속 예측 회로의 동작 파형을 나타낸 도면이며, 도 12는 본 발명의 일 실시예에 따른 온 지속 예측부를 부가한 off-control 회로 예시도이다.
도 11에 도시된 바와 같이 VAC+, VAC-가 동작하고 있을 때, 능동 정류기의 AD1을 대상으로 동작을 설명한다. AD2 ~ AD4도 동일한 동작을 한다. AC+와 GND 전압으로부터 다이오드 VKA 전압이 (+)인 것을 알려주는 VKA_POS 신호를 발생시킨다. 또한 이 VKA_POS 신호를 이용하여 제1신호(A 신호)와 제2신호(B 신호)를 발생시킨다. 도 11을 통해 확인되듯이, A 신호는 VKA_POS의 한 주기마다 펄스 레벨이 바뀌며, B 신호는 VKA_POS 신호의 하강 에지(falling edge)에 맞춰 펄스 레벨이 바뀐다. VKA_POS가 L 즉, VAC+ 전압이 낮아서 AD1이 동작해야 함을 의미하는 시점에서 A와 B가 모두 H이면 INT 신호를 발생한다. 제1기준 신호인 INT1은 VKA_POS가 L인 구간 동안 커패시터를 일정한 전류로 충전하여 발생시킨 신호이다. 따라서 INT1 전압은 수학식 2와 같이 결정된다.
여기서 I는 커패시터를 충전하는 전류이고, C는 커패시턴스, 그리고 TON은 VKA_POS=L인 구간이다. 따라서 INT1 피크 전압은 능동 다이오드의 on-time에 비례하여 발생된다. 이 전압은 다음 VKA_POS가 L이 되는 시점까지 값을 유지한다. 따라서 다음 VKA_POS=L인 구간에도 on-time을 측정하기 위해 별도의 커패시터를 이용하여 제2기준 신호인 INT2를 발생시킨다.
On-time을 예측하기 위해 이미 발생된 INT1 신호와 비교하기 위한 VRAMP 신호(비교 대상 신호)를 발생시킨다. VRAMP는 INT1이 증가하는 속도보다 다소 빠르게 설정하였다. 따라서, 도 11에 도시된 바와 같이, VRAMP는 INT1과 INT2보다 빠르게 상승하게 된다. 첫 번째 결정된 INT1 전압과 VRAMP 전압을 비교하면, 대략적인 on-time을 예측할 수 있다. VKA_POS는 L이고 VRAMP가 INT1 또는 INT2보다 작은 구간 동안 능동 다이오드를 turn-on 하는 신호를 발생시킨다. 이와 같은 과정을 통해서 이전에 발생된 VKA_POS 신호로부터 대략의 on-time을 유추하여 on-time을 대략적으로 결정하는 estimated turn-on time(ETOT)를 발생시킬 수 있다.
단, ETOT는 예측된 시간이고 정확한 off 시점을 의미하지는 않으므로 완벽한 off 시점을 결정해야 할 필요가 있다. 이를 위해, 본 발명의 일 실시예에 따른 오프 제어부(310)는 도 6의 off-control 회로를 수정하여 도 12와 같은 온 지속 예측부(314)를 갖는 off-control 회로로 이루어질 수 있다. 온 지속 예측부(314)는 이전 VKA_POS가 L인 구간의 70 ~ 80% 정도 되는 on-time을 예측하고 ETOT를 발생시킨다. 이 ETOT 신호를 가변 지연부(311)를 이용하여 최종적으로 미세 조정(fine tune)하여 정확한 on-time을 결정하게 된다.
도 13은 도 12에 도시된 온 지속 예측부의 회로 예시도이다.
도 13은 ODE 회로를 예시하고 있다. VKA_POS=L이고 A=H이며 B=H이면, M4와 M3이 on 되어 전류 I는 제1커패시터(C1)를 충전하여 INT1 전압을 발생한다. A=B=H인 조건이 되지 않으면 M3와 M4가 off 되므로, INT1은 더 이상 증가하지 않게 된다. C1은 A=H, B=L이면 reset되어 그라운드 전위가 된다. VKA_POS=L이고 A=L이며 B=L이면, M7과 M8이 on 되어 전류 I는 제2커패시터(C2)를 충전하여 INT2 전압을 발생한다. A=B=L 조건이 되지 않으면 M7과 M8이 off 되므로, INT2는 더 이상 증가하지 않게 된다. VKA_POS=L이면 M9가 on 되어 제3커패시터(C3)를 전류 I로 충전하여 VRAMP 신호가 발생된다. 이때 C3는 C1과 C2에 비해 0.7배 정도로 설정하였으므로, VRAMP는 INT1 또는 INT2에 비해 1/0.7배 빠르게 증가하게 된다. M14 ~ M19는 비교기 회로로서, INT1 또는 INT2와 VRAMP를 비교하여 VRAMP가 더 크게 되면 ETOT=H가 되도록 한다. 비교기의 M14와 M15는 두 개의 게이트 입력 신호 중 최대 신호를 검출하는 회로이다. INT1과 INT2는 M11과 M12로 구성된 버퍼회로를 통해 M14와 M15의 게이트에 인가된다. 버퍼회로는 이득이 거의 1이므로, INT1과 INT2의 크기 정보는 변화하지 않은 상태로 M14와 M15에 인가되게 된다. 이 중에서 큰 신호만 VRAMP와 비교되므로, 도 11과 같이 첫 번째 ETOT는 INT1과 VRAMP가 비교된 결과가 되며 다음 ETOT는 INT2와 VRAMP가 비교된 결과가 된다. 이후, 이와 같은 비교 동작이 반복하며, 이에 따라 ETOT가 발생된다. VKA_POS=H가 되면 M10이 on 되어 C3가 방전되고 다시 VRAMP 신호를 발생할 수 있도록 준비하게 된다.
도 14는 본 발명의 일 실시예에 따른 온 지속 예측에 필요한 신호를 발생시키기 위한 타이밍 발생기 회로도이다.
도 14에 도시된 타이밍 발생기는 VKA_POS와 D-flipflop DFF1을 이용하여 A와 반전된 !A를 발생시킨다. 첫 번째 A가 발생하기 전까지 B 신호가 발생되는 것을 방지하기 위해 DFF2가 첫 번째 A가 발생하기 전까지 DFF3을 reset하도록 되어 있다. 그리고 RESET 신호는 초기에 DFF1과 DFF2 및 DFF3 모두를 reset하기 위한 신호이고, 초기에 한번 발생이 된다.
도 15는 본 발명의 일 실시예에 따른 능동 정류기를 DC-DC 컨버터와 결합한 회로 예시도이며, 도 16은 도 15에 도시된 회로에 대한 모의 실험 결과를 나타낸 도면이다.
도 15에 도시된 바와 같이, 본 발명의 일 실시예에 따른 능동 정류기를 DC-DC 컨버터와 연결하고, 부하가 소모하는 전력이 100mW에서 5W로 증가하는 상황을 모의 실험하였다. 도 16을 통해 확인되는 바와 같이, 부하가 증가하면서 VRECT 전압이 감소하고 있으며, VAC+ 파형을 보면 그라운드 이하로 되는 부분이 달라지고 있음을 알 수 있다. 그리고 ODE 회로에 의해 INT1과 INT2가 발생되고 있고, 부하가 변동됨에 따라 그 피크치도 달라지고 있음을 알 수 있다. INT1과 INT2로부터 ETOT가 발생되고, 대략적인 능동 다이오드 on 시점을 결정한다. 이후, 업/다운 카운터(312-2)에 의한 제어 loop에 의해 정교한 delay가 제어되고 완전한 on-time(혹은 MOSFET off-time)을 결정한다. 이상에서와 같이, 본 발명의 일 실시예에 따른 능동 다이오드 turn-off 제어 회로를 통해 효율을 극대화할 수 있도록 능동 정류기를 제어할 수 있게 된다.
이제까지 본 발명에 대하여 그 바람직한 실시예들을 중심으로 살펴보았다. 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 본 발명이 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 변형된 형태로 구현될 수 있음을 이해할 수 있을 것이다. 그러므로 개시된 실시예들은 한정적인 관점이 아니라 설명적인 관점에서 고려되어야 한다. 본 발명의 범위는 전술한 설명이 아니라 특허청구범위에 나타나 있으며, 그와 동등한 범위 내에 있는 모든 차이점은 본 발명에 포함된 것으로 해석되어야 할 것이다.