WO2014103598A1 - 電子機器 - Google Patents

電子機器 Download PDF

Info

Publication number
WO2014103598A1
WO2014103598A1 PCT/JP2013/081893 JP2013081893W WO2014103598A1 WO 2014103598 A1 WO2014103598 A1 WO 2014103598A1 JP 2013081893 W JP2013081893 W JP 2013081893W WO 2014103598 A1 WO2014103598 A1 WO 2014103598A1
Authority
WO
WIPO (PCT)
Prior art keywords
load
voltage
unit
group
load unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2013/081893
Other languages
English (en)
French (fr)
Inventor
祐太 井川
隅谷　憲
剛史 小野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to CN201380062962.3A priority Critical patent/CN104823526B/zh
Priority to US14/758,086 priority patent/US9970994B2/en
Priority to JP2014554262A priority patent/JP5961284B2/ja
Publication of WO2014103598A1 publication Critical patent/WO2014103598A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/44—Testing lamps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B45/00—Circuit arrangements for operating light-emitting diodes [LED]
    • H05B45/30—Driver circuits
    • H05B45/37—Converter circuits
    • H05B45/3725—Switched mode power supply [SMPS]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B45/00—Circuit arrangements for operating light-emitting diodes [LED]
    • H05B45/40—Details of LED load circuits
    • H05B45/44—Details of LED load circuits with an active control inside an LED matrix
    • H05B45/46—Details of LED load circuits with an active control inside an LED matrix having LEDs disposed in parallel lines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B45/00—Circuit arrangements for operating light-emitting diodes [LED]
    • H05B45/50—Circuit arrangements for operating light-emitting diodes [LED] responsive to malfunctions or undesirable behaviour of LEDs; responsive to LED life; Protective circuits
    • H05B45/58—Circuit arrangements for operating light-emitting diodes [LED] responsive to malfunctions or undesirable behaviour of LEDs; responsive to LED life; Protective circuits involving end of life detection of LEDs
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G01R31/2632—Circuits therefor for testing diodes
    • G01R31/2635—Testing light-emitting diodes, laser diodes or photodiodes

Definitions

  • the present invention relates to an electronic device including a plurality of elements such as light emitting diodes (hereinafter referred to as LEDs).
  • LEDs light emitting diodes
  • Patent Document 1 proposes an illumination device including a circuit for detecting an abnormality of an LED.
  • FIG. 10 is a block diagram showing a conventional lighting device.
  • the lighting device 100 includes X LED arrays 1011 to 101X (X is a natural number of 2 or more) formed by connecting a plurality of LEDs 200 in series, a power source 102 that supplies power to the LEDs 200, A reference voltage generation unit 103 that divides the power supply voltage 102 to generate a reference voltage, and X resistors that are connected in series to the LED strings 1011 to 101X and generate detection voltages according to the currents flowing through the LED strings 1011 to 101X Devices 1041 to 104X, and X comparison units 1051 to 105X that compare the detection voltage and the reference voltage for each of the LED arrays 1011 to 101X and output an output signal COUT.
  • X is a natural number of 2 or more
  • the comparison units 1051 to 105X corresponding to the LED arrays 1011 to 101X in which an abnormality has occurred include the LED array 1011.
  • An output signal COUT indicating that there is an abnormality in .about.101X is output.
  • the same number of comparison units 1051 to 105X as the LED rows 1011 to 101X are required, so that the circuit scale is remarkably increased and the cost is increased.
  • an object of the present invention is to provide an electronic device capable of detecting an element abnormality with a simple configuration.
  • the present invention provides a first element array group in which at least one element array in which at least one element is connected in series is connected in parallel, and at least one element array in parallel connection.
  • a first current that is a sum of currents flowing through the element rows that constitute the first element row group, and a current that flows through the element rows that constitute the second element row group.
  • An abnormality detection unit that detects an abnormality of the element array that constitutes at least one of the first element array group and the second element array group based on whether a second current satisfies a predetermined relationship. And providing an electronic device.
  • the abnormality detection unit includes a first load unit that has one end connected to the first element array group and outputs a first voltage that is a voltage corresponding to the first current from the one end. And a second load portion that is connected to the second element array group and outputs a second voltage that is a voltage corresponding to the second current from the one end, and the magnitude of the first voltage and the second voltage.
  • a comparison unit that detects an abnormality of the element row belonging to at least one of the first element row group and the second element row group by comparing, and the other end of the first load portion;
  • the other end of the second load unit is connected, and the ratio of the resistance value of the first load unit and the resistance value of the second load unit is the parallel number of the element rows forming the second element row group. It is preferable that the ratio is in parallel with the number of parallel elements arranged in the first element array group.
  • each of the first load unit and the second load unit includes at least one resistor connected in parallel, and the number of the resistors in parallel forming the first load unit.
  • the parallel number of the resistors forming the second load unit is calculated by: a parallel number of the element arrays forming the first element array group and a parallel number of the element arrays forming the second element array group You may make it become ratio.
  • each of the first load unit and the second load unit includes at least one transistor in which the one end is the first electrode and the other end is the second electrode connected in parallel.
  • the control electrodes of the transistors constituting the first load part and the second load part are connected to each other, and the control electrode of the at least one transistor constituting the first load part and the first
  • the ratio of the parallel number of the transistors forming the first load unit and the parallel number of the transistors forming the second load unit, to which the electrode is connected, is the parallel number of the element columns forming the first element column group And the parallel number of the element rows forming the second element row group.
  • the transistor may be an NPN bipolar transistor in which the first electrode is a collector, the second electrode is an emitter, and the control electrode is a base.
  • the electronic device having the above characteristics may further include an offset load unit connected in parallel to at least one of the first load unit and the second load unit.
  • each of the element arrays constituting the first element array group and the second element array group has an equal current-voltage characteristic
  • the abnormality detection unit includes the first current array.
  • the second current exceeds a predetermined degree from the ratio of the parallel number of the element rows forming the first element row group and the parallel number of the element rows forming the second element row group. It is preferable to detect an abnormality in the element row that constitutes at least one of the first element row group and the second element row group when there is a divergence.
  • the illumination device having the above characteristics, it is possible to detect an abnormality in the element array only by including an abnormality detection unit that detects that the relationship between the first current and the second current is abnormal. Therefore, it is possible to detect an abnormality in the element array with a simple configuration without providing a device for detecting an abnormality in each element array.
  • the block diagram shown about the example of a whole structure of the illuminating device which concerns on embodiment of this invention.
  • the block diagram shown about the structural example of the abnormality detection part shown in FIG. The circuit diagram shown about the 1st example of the concrete circuit structure of the 1st load part shown in FIG. 2, and a 2nd load part.
  • the circuit diagram shown about the 2nd example of the concrete circuit structure of the comparison part shown in FIG. The circuit diagram shown about the 1st another example of the concrete circuit structure of the abnormality detection part shown in FIG.
  • the circuit diagram shown about the 2nd example of a concrete circuit structure of the abnormality detection part shown in FIG. The block diagram shown about another example of the alignment method of LED.
  • a lighting device capable of detecting an LED abnormality will be described as an example.
  • the illumination device described below is only one embodiment of the electronic apparatus according to the present invention.
  • FIG. 1 is a block diagram showing an example of the overall configuration of a lighting apparatus according to an embodiment of the present invention.
  • the lighting device 1 includes a first LED element array group 21 (first element array group), a second LED element array group 22 (second element array group), a power supply unit 3, and an abnormality detection unit. 4 and a drive control unit 5.
  • the first LED element array group 21 is composed of m LED element arrays 211 to 21m (element arrays) (m is a natural number).
  • the second LED element array group 22 includes n LED element arrays 221 to 22n (n is a natural number).
  • the LED element rows 211 to 21m and 221 to 22n are composed of at least one LED 20 (element) connected in series.
  • the power supply unit 3 supplies power (for example, DC power or PWM-controlled pulse power) to the LED element arrays 211 to 21m and 221 to 22n.
  • power for example, DC power or PWM-controlled pulse power
  • the abnormality detection unit 4 flows through the first current I 21 which is the sum of the currents flowing through the LED element arrays 211 to 21m forming the first LED element array group 21 and the LED element arrays 221 to 22n forming the second LED element array group 22. Based on whether or not the second current I 22 that is the sum of the currents satisfies a predetermined relationship, the LED element rows 211 to 211 that form at least one of the first LED element row group 21 and the second LED element row group 22. Abnormalities 21m and 221 to 22n are detected. Then, the abnormality detection unit 4 outputs an output signal S indicating whether there is an abnormality in the LED element arrays 211 to 21m and 221 to 22n to the drive control unit 5. Details of the abnormality detection unit 4 will be described later.
  • the drive control unit 5 When the drive control unit 5 obtains the output signal S output from the abnormality detection unit 4 and confirms that there is no abnormality in the LED element arrays 211 to 21m and 221 to 22n, the drive control unit 5 performs normal operation with respect to the power supply unit 3. For example, the control signal D is output to instruct to perform (for example, continuous power supply to the LED element arrays 211 to 21m and 221 to 22n).
  • a control signal D is output for instructing to perform a time operation (for example, stopping the power supply to the LED element arrays 211 to 21m and 221 to 22n).
  • Each of the LED element arrays 211 to 21m and 221 to 22n preferably has the same electrical characteristics. Specifically, for example, the ranks (in particular, forward voltage) of the LEDs 20 forming the LED element arrays 211 to 21m and 221 to 22n so that the current-voltage characteristics of the LED element arrays 211 to 21m and 221 to 22n are equal. It is preferable that (rank for) is selected. Since it is sufficient that the electrical characteristics are equal in units of LED element arrays, it is not necessary to equalize the ranks of all the LEDs 20 constituting the LED element arrays 211 to 21m and 221 to 22n, and they are different in one LED element array. Rank LEDs 20 may be mixed.
  • the illumination device 1 includes only the abnormality detection unit 4 that detects that the relationship between the first current I 21 and the second current I 22 is abnormal, and the LED Abnormalities in the element arrays 211 to 21m and 221 to 22n can be detected. Therefore, it is possible to detect the abnormality of the LED element arrays 211 to 21m and 221 to 22n with a simple configuration without providing a device for detecting the abnormality of the individual LED element arrays 211 to 21m and 221 to 22n. Become.
  • the drive control unit 5 is illustrated as controlling the operation of the power supply unit 3 by outputting the control signal D to the power supply unit 3.
  • 3 may be a simple device such as a switch for controlling whether or not the operation is permitted.
  • the drive control unit 5 may be interpreted as a part of the power supply unit 3 and the output signal S output from the abnormality detection unit 4 may be directly input to the power supply unit 3.
  • FIG. 2 is a block diagram illustrating a configuration example of the abnormality detection unit in FIG. 1 .
  • the abnormality detection unit 4 includes a first load unit 41, a second load unit 42, and a comparison unit 43.
  • the first load portion 41 has one end connected to the first element array group 21, the first voltage V 21 corresponding to the first current I 21 from the one end is obtained.
  • the second load unit 42 has one end connected to the second element array group 22, the second voltage V 22 corresponding to the second current I 22 from the one end is obtained.
  • the other ends of the first load unit 41 and the second load unit 42 are connected and further connected to the power supply unit 3.
  • the ratio between the resistance value of the first load unit 41 and the resistance value of the second load unit 42 is n: m (that is, the parallel number of the LED element arrays 221 to 22n of the second element array group 22 and the first element array group). The ratio of the 21 LED element rows 211 to 21m in parallel).
  • the LED element arrays 211 to 21m and 221 to 22n have the same current-voltage characteristics, and thus have the same resistance value. Therefore, if there is no abnormality in each of the LED element arrays 211 to 21m and 221 to 22n (hereinafter, this state is referred to as “normal state”), the current flowing through each of the LED element arrays 211 to 21m and 221 to 22n. Are equal, and the ratio of the first current I 21 and the second current I 22 is m: n.
  • the ratio between the first current I 21 and the second current I 22 is m: n
  • the ratio between the resistance value of the first load unit 41 and the resistance value of the second load unit 42 is n: n. Therefore, the first voltage V 21 and the second voltage V 22 are equal.
  • the first current I 21 becomes larger than the normal state
  • the second current I 22 becomes smaller than the normal state.
  • any one of the LED element arrays 211 ⁇ 21m of the first element array group 21 is made to open by the disconnection or the like is smaller than the first current I 21 is a normal state, the 2 The current I 22 becomes larger than the normal state.
  • the first voltage V 21 becomes larger than the second voltage V 22 .
  • the first voltage V 21 becomes smaller than the second voltage V 22 . That is, in the abnormal state, the first voltage V 21 and the second voltage V 22 are different.
  • comparing unit 43 and a magnitude comparison of the first voltage V 21 and the second voltage V 22, since the first voltage V 21 and the second voltage V 22 detects different, detecting the abnormal state .
  • the abnormality detection unit 4 the magnitude comparison of the first voltage V 21 and the second voltage V 22 (in particular, detects that the first voltage V 21 and the second voltage V 22 is different) alone, An abnormal state can be detected. Therefore, the configuration of the abnormality detection unit 4 can be simplified.
  • the first load portion 41A and the second load portion 42A are each composed of at least one resistor R1, R2 connected in parallel.
  • the ratio of the parallel number of resistors R1 forming the first load part 41A and the parallel number of resistors R2 forming the second load part 42A is m: n.
  • FIG. 3 illustrates a case where the first load portion 41A is composed of one resistor R1, and the second load portion 42A is composed of three resistors R2.
  • Resistors R1 and R2 have the same electrical characteristics (particularly resistance values).
  • One end of the resistor R1 (one end of the first load portion 41A) is connected to the first LED element array group 21.
  • One end of the resistor R2 (one end of the second load portion 42A) is connected to the second LED element array group 22.
  • the other ends of the resistors R1 and R2 (the other ends of the first load portion 41A and the second load portion 42A) are connected and further connected to the power supply portion 3.
  • the ratio of the resistance value of the first load unit 41A and the resistance value of the second load unit 42A is n: m as described above. Can be. Therefore, the first load portion 41A and the second load portion 42A can be realized by an extremely simple circuit called a parallel connection circuit of the resistors R1 and R2.
  • FIG. 4 is a circuit diagram illustrating a second example of a specific circuit configuration of the first load unit and the second load unit illustrated in FIG. 2.
  • each of the first load portion 41B and the second load portion 42B is formed by connecting at least one transistor (for example, NPN-type bipolar transistor) T1 and T2 in parallel.
  • the ratio of the parallel number of the transistors T1 forming the first load part 41B and the parallel number of the transistors T2 forming the second load part 42B is m: n.
  • FIG. 4 illustrates a case where the first load unit 41B is composed of one transistor T1 and the second load unit 42B is composed of three transistors T2.
  • the transistors T1 and T2 have the same electrical characteristics (particularly, on-resistance).
  • the collector of the transistor T1 (one end of the first load portion 41B) is connected to the first LED element array group 21.
  • the collector of the transistor T2 (one end of the second load portion 42B) is connected to the second LED element array group 22.
  • the emitters of the transistors T1 and T2 (the other ends of the first load part 41B and the second load part 42B) are connected and further connected to the power supply part 3.
  • the bases of the transistors T1 and T2 are connected to each other, and the base and collector of the transistor T1 are connected.
  • the bases of the transistors T1 and T2 need to be connected to each other. However, the base and the collector of the transistor T1 need only be connected to at least one of the transistors T1. .
  • the ratio of the resistance value of the first load unit 41B to the resistance value of the second load unit 42B is set to n: m as described above. Can be.
  • the first load part 41B and the second load part 42B are current mirror circuits based on the current flowing through the transistor T1 having the base and the collector connected. Therefore, in the normal state, the ratio of the first current I 21 and the second current I 22 can be made close to m: n with high accuracy. In addition, it is possible to stably supply the same current to the LED element arrays 211 to 21m and 221 to 22n constituting the first LED element array group 21 and the second LED element array group 22, respectively. Furthermore, the first voltage V 21 and the second voltage V 22 can be made equal with high accuracy.
  • the first load portion 41B and the second load portion 42B as described above operates as a current mirror circuit, the first current I 21 and the second current I 22 m: before returning to n is It does n’t come. Therefore, the ratio between the first current I 21 and the second current I 22 deviates from m: n, and the first voltage V 21 and the second voltage V 22 are different. Therefore, even when the first load unit 41B and the second load unit 42B of this example are provided, the comparison unit 43 can detect an abnormal state.
  • transistors T1 and T2 are not limited to the bipolar transistors as described above, and may be other types of transistors such as MOS (Metal Oxide Semiconductor) transistors.
  • MOS Metal Oxide Semiconductor
  • FIG. 5 is a circuit diagram illustrating a first example of a specific circuit configuration of the comparison unit illustrated in FIG. 2.
  • the comparison unit 43a includes a comparator C1 and resistors R11 and R12.
  • Resistor R11 has one end connected to one end of first load section 41 and the other end connected to the non-inverting input terminal (+) of comparator C1.
  • the resistor R12 has one end connected to the other end of the resistor R11 and the other end connected to the output terminal of the comparator C1.
  • the inverting input terminal ( ⁇ ) of the comparator C 1 is connected to one end of the second load unit 42.
  • the comparison unit 43a includes one hysteresis comparator (C1, R11, R12).
  • the output signal S of the comparison unit 43a is a signal output from the comparator C1, and the signal is low when in a normal state, and is high when in an abnormal state.
  • the comparator C1 when the first voltage V 21 and the second voltage V 22 is equal (i.e., normal condition), the comparator C1 outputs a low signal.
  • the first voltage V 21 is, if the second voltage V 22 becomes larger than the voltage value obtained by adding a predetermined value (hysteresis) (i.e., an abnormal state), the comparator C1 outputs a high signal.
  • comparing unit 43a of the present embodiment can first voltage V 21 and the second voltage V 22 detects the different outputs an output signal S indicating that the abnormal state (high).
  • the comparison section 43a of the present embodiment although it is possible to detect the abnormal state when the first voltage V 21 is greater than the second voltage V 22, second voltage V 22 is than the first voltage V 21 An abnormal condition when it becomes large cannot be detected.
  • the comparison unit 43a of the present example can detect an abnormal state when at least one of the LED element arrays 221 to 22n constituting the second LED element array group 22 is open due to disconnection or the like, It is not possible to detect an abnormal state when at least one of the LED element arrays 211 to 21m forming the first LED element array group 21 is open due to disconnection or the like.
  • the comparison unit 43a tries to detect, for example, an abnormal state when the LED element array is opened, the parallel number m of the LED element arrays 211 to 21m forming the first LED element array group 21 is made as small as possible.
  • FIG. 6 is a circuit diagram illustrating a second example of a specific circuit configuration of the comparison unit illustrated in FIG. 2.
  • the comparison unit 43b includes comparators C1 and C2, resistors R11, R12, R21, and R22, and an OR circuit G.
  • Resistor R11 has one end connected to one end of first load section 41 and the other end connected to the non-inverting input terminal (+) of comparator C1.
  • the resistor R12 has one end connected to the other end of the resistor R11 and the other end connected to the output terminal of the comparator C1.
  • the inverting input terminal ( ⁇ ) of the comparator C 1 is connected to one end of the second load unit 42.
  • the resistor R21 has one end connected to one end of the second load unit 42 and the other end connected to the non-inverting input terminal (+) of the comparator C2.
  • One end of the resistor R22 is connected to the other end of the resistor R21, and the other end is connected to the output terminal of the comparator C2.
  • the inverting input terminal ( ⁇ ) of the comparator C 2 is connected to one end of the first load unit 41.
  • the OR circuit G outputs a logical sum of signals output from the two comparators C1 and C2.
  • the comparison unit 43a includes the first hysteresis comparator (C1, R11, R12) and the second hysteresis comparator (C2, R21) whose inputs are opposite to the first hysteresis comparator (C1, R11, R12). , R22) and an OR circuit G that outputs a logical sum of signals output from the first and second hysteresis comparators (C1, R11, R12), (C2, R21, R22).
  • the output signal S of the comparison unit 43b is a signal output from the OR circuit G. The signal is low when in a normal state, and is high when in an abnormal state.
  • the comparator C1 and the comparator C2 outputs a low signal together.
  • the OR circuit G outputs a low signal.
  • the first voltage V 21 is, if the second voltage V 22 becomes larger than the voltage value obtained by adding a predetermined value (hysteresis) (abnormal state), the comparator C1 outputs a high signal, the comparator C2 is low Output a signal. In this case, the OR circuit G outputs a high signal.
  • the second voltage V 22 is, if larger than the voltage value obtained by adding a predetermined value (hysteresis) to a first voltage V 21 (abnormal state), the comparator C1 outputs a low signal, the comparator C2 is high Output a signal. In this case, the OR circuit G outputs a high signal.
  • the comparison unit 43b of the present embodiment although the structure than the comparison section 43a of the first example described above (see FIG. 5) is complicated, the first voltage V 21 is greater than the second voltage V 22 and the abnormal state in the abnormal state when the second voltage V 22 is greater than the first voltage V 21, it is possible to detect both. That is, the comparison unit 43b of this example detects an abnormality in both the LED element arrays 211 to 21m forming the first LED element array group 21 and the LED element arrays 221 to 22n forming the second LED element array group 22. Is possible.
  • the comparison unit 43a described above, 43b is only an example, devices capable of a magnitude comparison of the first voltage V 21 and the second voltage V 22 (in particular, the first voltage V 21 and the second voltage V 22 is Any device can be applied to the comparison unit 43 as long as the device can detect a difference.
  • the comparison unit 43 is required to output different output signals S depending on whether the first voltage V 21 and the second voltage V 22 are the same or different.
  • one of the first voltage V 21 and the second voltage V 22 may be slightly larger than the other even under normal conditions due to the influence of manufacturing variations and noise.
  • the comparing unit 43a using a hysteresis comparator, if 43 b, ignoring the slight difference of the first voltage V 21 and the second voltage V 22 as described above
  • an output signal S (low) indicating a normal state can be output.
  • FIG. 7 is a circuit diagram showing a first example of a specific circuit configuration of the abnormality detection unit.
  • FIG. 8 is a circuit diagram illustrating a second example of the specific circuit configuration of the abnormality detection unit.
  • the 1st another example of the abnormality detection part shown in FIG. 7 is provided with 41 A of 1st load parts and 42 A of 2nd load parts which were shown in FIG.
  • the second example of the abnormality detection unit shown in FIG. 8 includes the first load unit 41B and the second load unit 42B shown in FIG.
  • the first abnormality detection unit 4 includes an offset load unit 61A and an offset load unit 62A.
  • the abnormality detection unit 4 of the second different example shown in FIG. 8 includes an offset load unit 61B and an offset load unit 62B.
  • Various elements having electrical resistance can be applied as the offset load portions 61A, 62A, 61B, 62B.
  • the offset load units 61A, 62A, 61B, and 62B are formed of resistors will be exemplified.
  • the offset load unit 61A is connected in parallel to the first load unit 41A. Specifically, one end of the offset load unit 61A is connected to one end of the resistor R1, and the other end of the offset load unit 61A is connected to the other end of the resistor R1. Similarly, the offset load unit 62A is connected in parallel to the second load unit 42A. Specifically, one end of the offset load unit 62A is connected to one end of the resistor R2, and the other end of the offset load unit 62A is connected to the other end of the resistor R2.
  • the offset load unit 61B is connected in parallel to the first load unit 41B. Specifically, one end of the offset load unit 61B is connected to the collector of the transistor T1, and the other end of the offset load unit 61B is connected to the emitter of the transistor T1. Similarly, the offset load unit 62B is connected in parallel to the second load unit 42B. Specifically, one end of the offset load unit 62B is connected to the collector of the transistor T2, and the other end of the offset load unit 62B is connected to the emitter of the transistor T2.
  • one of the first voltage V 21 ′ and the second voltage V 22 ′ in the normal state is set to be larger than the other.
  • the size relationship is fixed.
  • the comparison unit 43 detects the abnormal state when the magnitude relationship between the first voltage V 21 ′ and the second voltage V 22 ′ is opposite to the magnitude relationship in the normal state.
  • the comparison unit 43 can reliably detect the abnormal state by simply comparing the magnitudes of the first voltage V 21 ′ and the second voltage V 22 ′.
  • the LED element rows 211 to 21m and 221 to 22n are connected in parallel, but the arrangement method is arbitrary and is not limited to the arrangement method shown in FIG.
  • the LED element rows 211 to 21m and 221 to 22n composed of LEDs 20 arranged in a straight line along the first direction (vertical direction in the figure) are arranged in the second direction perpendicular to the first direction.
  • the LEDs 20 are arranged in a planar shape by arranging them in the left-right direction in the figure is illustrated, other LED 20 alignment methods may be adopted.
  • FIG. 9 is a block diagram showing another example of the LED alignment method.
  • the LED element rows 211 to 21m and 221 to 22n composed of the LEDs 20 arranged linearly along the first direction (vertical direction in the figure) are further arranged along the first direction.
  • the LEDs 20 are arranged in a straight line.
  • the abnormality detection unit 4 can detect abnormalities in the LED element arrays 211 to 21m and 221 to 22n.
  • the LED 20 is arranged in a plane by arranging the LED element rows 211 to 21m and 221 to 22n arranged as shown in FIG. 9 in a second direction (left and right direction in the figure) perpendicular to the first direction. Also good.
  • the “number” of resistors R1 and R2 and transistors T1 and T2 having similar characteristics.
  • the first load unit 41 and the second load unit 42 are not limited to circuits in which the “number” of elements is adjusted.
  • the first load unit 41 and the second load unit 42 may be any one as long as the ratio between the resistance value of the first load unit 41 and the resistance value of the second load unit 42 is n: m. It may be something like this.
  • the first load unit 41 and the second load unit 42 may be those in which the “characteristics” (for example, the size of the element) of the elements such as resistors and transistors forming the respective elements are adjusted.
  • the first load unit 41 and the second load unit 42 are circuits in which the “number” of elements having similar characteristics is adjusted as shown in FIGS. 3 and 4, the first load unit 41 and the second load unit 42 are simple and accurate. Since the resistance value of the load part 41 and the 2nd load part 42 can be adjusted, it is preferable.
  • the lighting device 1 capable of detecting an abnormality in the LED element arrays 211 to 21m and 221 to 22n connected in parallel has been described as an example. If it is an electronic device provided with a row
  • the electronic apparatus (illumination device 1) according to the embodiment of the present invention can be grasped as follows, for example.
  • the electronic device 1 includes at least one element row 211 to 21m in which at least one element 20 is connected in series, a first element row group 21 in which at least one element row is connected in parallel, and the element rows 221 to 22n.
  • a second element array group 22 connected in parallel, a first current I 21 which is the sum of currents flowing through the element arrays 211 to 21m forming the first element array group 21, and the second element array group 22 And the second current I 22 , which is the sum of the currents flowing through the element rows 221 to 22n, satisfying a predetermined relationship, the first element row group 21 and the second element row group 22 And an abnormality detection unit 4 for detecting an abnormality in the element rows 211 to 21m and 221 to 22n, which constitute at least one of them.
  • the electronic device 1 includes only the abnormality detection unit 4 that detects that the relationship between the first current I 21 and the second current I 22 is abnormal, and the abnormality of the LED element arrays 211 to 21m and 221 to 22n. Can be detected.
  • the abnormality detection unit 4 is connected to the first element array group 21 at one end, and receives the first voltage V 21 that is a voltage corresponding to the first current I 21 from the one end.
  • the ratio of the value and the resistance value of the second load unit 42 is Becomes the ratio of the parallel number m of the element rows 211 ⁇ 21m, 221 ⁇ 22n constituting the element array 221 wherein the parallel number n of ⁇ 22n first element array group 21 constituting the element array group 22.
  • the abnormality detection unit 4 the magnitude comparison of the first voltage V 21 and the second voltage V 22 (in particular, detects that the first voltage V 21 and the second voltage V 22 are different) only Thus, it is possible to detect an abnormal state. Therefore, the configuration of the abnormality detection unit 4 can be simplified.
  • each of the first load part 41A and the second load part 42A is formed by connecting at least one resistor R1, R2 in parallel, and forms the first load part 41A.
  • the ratio of the parallel number of the resistor R1 and the parallel number of the resistor R2 forming the second load section 42A is equal to the parallel number m of the element rows 211 to 21m forming the first element row group 21 and the first number. This is a ratio to the parallel number n of the element rows 221 to 22n forming the two-element row group 22.
  • the first load portion 41A and the second load portion 42A can be realized by an extremely simple circuit called a parallel connection circuit of resistors R1 and R2.
  • each of the first load portion 41B and the second load portion 42B includes at least one transistor T1, T2 in which the one end is the first electrode and the other end is the second electrode.
  • the control electrodes of the transistors T1 and T2 constituting the first load portion 41B and the second load portion 42B are connected to each other and at least one constituting the first load portion 41B.
  • the control electrode and the first electrode of the two transistors T1 are connected, and the ratio of the parallel number of the transistors T1 forming the first load part 41B and the parallel number of the transistors T2 forming the second load part 42B
  • the number m of the element arrays 211 to 21m forming the first element array group 21 and the element arrays 221 to 22n forming the second element array group 22 are the same. It becomes the ratio of the number of parallel n.
  • the first load unit 41B and the second load unit 42B are current mirror circuits based on the current flowing through the transistor T1 to which the control electrode and the first electrode are connected. Therefore, in the normal state, the ratio of the first current I 21 and the second current I 22 can be made close to m: n with high accuracy, and each of the first LED element array group 21 and the second LED element array group 22 is obtained. Thus, it is possible to stably supply the same current to the LED element arrays 211 to 21m and 221 to 22n. Furthermore, the first voltage V 21 and the second voltage V 22 can be made equal with high accuracy.
  • the first load portion 41B and the second load portion 42B is operated as a current mirror circuit, the first current I 21 and the second current I 22 m: does not lead to up back to n. Therefore, the ratio between the first current I 21 and the second current I 22 deviates from m: n, and the first voltage V 21 and the second voltage V 22 are different. Therefore, the comparison unit 43 can detect an abnormal state.
  • the transistor is an NPN bipolar transistor in which the first electrode is a collector, the second electrode is an emitter, and the control electrode is a base.
  • offset load portions 61A, 62A, 61B, and 62B connected in parallel to at least one of the first load portions 41A and 41B and the second load portions 42A and 42B. Is further provided.
  • the comparison unit 43 detects that the magnitude relationship between the first voltage V 21 ′ and the second voltage V 22 ′ has been reversed using a device that performs a simple magnitude comparison, such as a comparator, so that the normal state It is possible to detect that an abnormal state has occurred.
  • the element arrays 211 to 21m and 221 to 22n constituting the first element array group 21 and the second element array group 22 have the same current-voltage characteristics
  • the abnormality detection unit 4 is configured such that the ratio of the first current I 21 and the second current I 22 is such that the parallel number m of the element rows 211 to 21m forming the first element row group 21 and the second element row group.
  • the element array 221 to 22n forming the number 22 is separated from the parallel number n by more than a predetermined degree, at least one of the first element array group 21 and the second element array group 22 is Abnormalities in the element rows 211 to 21m and 221 to 22n are detected.
  • a state in which no current flows uniformly in all the element arrays 211 to 21m and 221 to 22n, that is, the ratio of the first current I 21 and the second current I 22 is a predetermined value from m: n.
  • a state that deviates beyond a certain level (for example, a size corresponding to the above-described hysteresis) can be detected as an abnormal state.
  • the present invention can be used for an electronic device including a plurality of elements such as LEDs.
  • Illumination device 20 LED (element) 21: 1st LED element row group (1st element row group) 211 to 21m: LED element array (element array) 22: 2nd LED element row group (2nd element row group) 221 to 22n: LED element row (element row) 3: Power supply unit 4: Abnormality detection unit 41, 41A, 41B: First load unit 42, 42A, 42B: Second load unit 43, 43a, 43b: Comparison unit 5: Drive control unit 61A, 61B, 62A, 62B: offset load unit I 21: first current I 22: second current V 21: the first voltage V 22: second voltage R1, R2, R11, R12, R21, R22: resistors T1, T2: the transistors C1, C2: Comparator G: OR circuit S: Output signal D: Control signal

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Circuit Arrangement For Electric Light Sources In General (AREA)
  • Led Devices (AREA)
  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)

Abstract

　簡易な構成で素子の異常を検出することが可能な電子機器を提供する。電子機器１は、少なくとも１つの素子が直列接続されて成る素子列２１１～２１ｍが少なくとも１つ並列接続されて成る第１素子列群２１と、素子列２２１～２２ｎが少なくとも１つ並列接続されて成る第２素子列群２２と、第１素子列群２１を成す素子列２１１～２１ｍを流れる電流の合計である第１電流Ｉ２１と、第２素子列群２２を成す素子列２２１～２２ｎを流れる電流の合計である第２電流Ｉ２２と、が所定の関係を満たすか否かに基づいて、第１素子列群２１及び第２素子列群２２の少なくともいずれか一方を成す素子列２１１～２１ｍ，２２１～２２ｎの異常を検出する異常検出部４と、を備える。

Description

電子機器
　本発明は、例えば発光ダイオード（以下、ＬＥＤとする）などの素子を複数備えた電子機器に関する。
　従来、複数の素子を備えた電子機器において、当該素子の異常を検出することが可能な電子機器が、種々提案されている。具体的に例えば、特許文献１では、ＬＥＤの異常を検出するための回路を備えた照明装置が提案されている。
　この特許文献１で提案されている照明装置について、図面を参照して説明する。図１０は、従来の照明装置について示すブロック図である。
　図１０に示すように、照明装置１００は、複数のＬＥＤ２００を直列接続して成るＸ本（Ｘは２以上の自然数）のＬＥＤ列１０１１～１０１Ｘと、ＬＥＤ２００に電力を供給する電源１０２と、電源１０２の電源電圧を分圧してリファレンス電圧を生成するリファレンス電圧生成部１０３と、ＬＥＤ列１０１１～１０１Ｘに直列接続されてＬＥＤ列１０１１～１０１Ｘを流れる電流に応じた検出電圧を生成するＸ個の抵抗器１０４１～１０４Ｘと、検出電圧とリファレンス電圧とをＬＥＤ列１０１１～１０１Ｘ毎に比較して出力信号ＣＯＵＴを出力するＸ個の比較部１０５１～１０５Ｘと、を備える。
　この照明装置１００では、ＬＥＤ列１０１１～１０１Ｘのいずれかにおいて、ＬＥＤや配線等に異常が生じた場合、異常が生じたＬＥＤ列１０１１～１０１Ｘに対応する比較部１０５１～１０５Ｘが、当該ＬＥＤ列１０１１～１０１Ｘに異常があることを示す出力信号ＣＯＵＴを出力する。
特開２０１０－１２３２７３号公報
　しかしながら、上記の照明装置１００では、ＬＥＤ列１０１１～１０１Ｘと同数の比較部１０５１～１０５Ｘが必要になるため、回路規模が著しく増大するとともに、コストが高くなる。
　そこで、本発明は、簡易な構成で素子の異常を検出することが可能な電子機器を提供することを目的とする。
　上記目的を達成するため、本発明は、少なくとも１つの素子が直列接続されて成る素子列が、少なくとも１つ並列接続されて成る第１素子列群と、前記素子列が、少なくとも１つ並列接続されて成る第２素子列群と、前記第１素子列群を成す前記素子列を流れる電流の合計である第１電流と、前記第２素子列群を成す前記素子列を流れる電流の合計である第２電流と、が所定の関係を満たすか否かに基づいて、前記第１素子列群及び前記第２素子列群の少なくともいずれか一方を成す前記素子列の異常を検出する異常検出部と、を備えることを特徴とする電子機器を提供する。
　さらに、上記特徴の電子機器において、前記異常検出部が、一端が前記第１素子列群に接続され、前記第１電流に応じた電圧である第１電圧を当該一端から出力する第１負荷部と、一端が前記第２素子列群に接続され、前記第２電流に応じた電圧である第２電圧を当該一端から出力する第２負荷部と、前記第１電圧及び前記第２電圧の大小比較をすることで、前記第１素子列群及び前記第２素子列群の少なくともいずれか一方に属する前記素子列の異常を検出する比較部と、を備え、前記第１負荷部の他端と前記第２負荷部の他端とが接続され、前記第１負荷部の抵抗値と前記第２負荷部の抵抗値との比が、前記第２素子列群を成す前記素子列の並列数と前記第１素子列群を成す前記素子列の並列数との比になると、好ましい。
　さらに、上記特徴の電子機器において、前記第１負荷部及び前記第２負荷部のそれぞれが、抵抗器を少なくとも１つ並列接続したものから成り、前記第１負荷部を成す前記抵抗器の並列数と前記第２負荷部を成す前記抵抗器の並列数との比が、前記第１素子列群を成す前記素子列の並列数と前記第２素子列群を成す前記素子列の並列数との比になるようにしてもよい。
　さらに、上記特徴の電子機器において、前記第１負荷部及び前記第２負荷部のそれぞれが、前記一端が第１電極となり前記他端が第２電極となるトランジスタを少なくとも１つ並列接続したものから成り、前記第１負荷部及び前記第２負荷部のそれぞれを成す前記トランジスタの制御電極が相互に接続されるとともに、前記第１負荷部を成す少なくとも１つの前記トランジスタの前記制御電極と前記第１電極とが接続され、前記第１負荷部を成す前記トランジスタの並列数と前記第２負荷部を成す前記トランジスタの並列数との比が、前記第１素子列群を成す前記素子列の並列数と前記第２素子列群を成す前記素子列の並列数との比になるようにしてもよい。
　さらに、上記特徴の電子機器において、前記トランジスタが、前記第１電極がコレクタ、前記第２電極がエミッタ、前記制御電極がベースとなるＮＰＮ型のバイポーラトランジスタであってもよい。
　さらに、上記特徴の電子機器において、前記第１負荷部及び前記第２負荷部の少なくともいずれか一方に対して並列的に接続されるオフセット負荷部を、さらに備えてもよい。
　さらに、上記特徴の電子機器において、前記第１素子列群及び前記第２素子列群を成すそれぞれの前記素子列は、電流電圧特性が等しいものであり、前記異常検出部は、前記第１電流と前記第２電流との比が、前記第１素子列群を成す前記素子列の並列数と前記第２素子列群を成す前記素子列の並列数との比から、所定の程度を超えて乖離した場合に、前記第１素子列群及び前記第２素子列群の少なくともいずれか一方を成す前記素子列の異常を検出すると、好ましい。
　上記特徴の照明装置によれば、第１電流と第２電流との関係が異常になったことを検出する異常検出部を備えるのみで、素子列の異常を検出することが可能である。そのため、個々の素子列の異常を検出するための装置を備えることなく、簡易な構成で素子列の異常を検出することが可能になる。
本発明の実施形態に係る照明装置の全体的な構成例について示すブロック図。 図１に示す異常検出部の構成例について示すブロック図。 図２に示す第１負荷部及び第２負荷部の具体的な回路構成の第１例について示す回路図。 図２に示す第１負荷部及び第２負荷部の具体的な回路構成の第２例について示す回路図。 図２に示す比較部の具体的な回路構成の第１例について示す回路図。 図２に示す比較部の具体的な回路構成の第２例について示す回路図。 図２に示す異常検出部の具体的な回路構成の第１別例について示す回路図。 図２に示す異常検出部の具体的な回路構成の第２別例について示す回路図。 ＬＥＤの整列方法の別例について示すブロック図。 従来の照明装置について示すブロック図。
　以下、本発明の実施形態に係る電子機器として、ＬＥＤの異常を検出可能な照明装置を例示して説明する。ただし、以下において説明する照明装置は、本発明に係る電子機器の１つの実施形態に過ぎないものである。
＜照明装置の全体構成例＞
　最初に、本発明の実施形態に係る照明装置の全体的な構成例について、図面を参照して説明する。図１は、本発明の実施形態に係る照明装置の全体的な構成例について示すブロック図である。
　図１に示すように、照明装置１は、第１ＬＥＤ素子列群２１（第１素子列群）と、第２ＬＥＤ素子列群２２（第２素子列群）と、電源部３と、異常検出部４と、駆動制御部５と、を備える。
　第１ＬＥＤ素子列群２１は、ｍ列のＬＥＤ素子列２１１～２１ｍ（素子列）から成る（ｍは自然数）。第２ＬＥＤ素子列群２２は、ｎ列のＬＥＤ素子列２２１～２２ｎから成る（ｎは自然数）。ＬＥＤ素子列２１１～２１ｍ，２２１～２２ｎは、直列接続された少なくとも１つのＬＥＤ２０（素子）から成る。
　電源部３は、ＬＥＤ素子列２１１～２１ｍ，２２１～２２ｎに対して電力（例えば、直流電力やＰＷＭ制御されたパルス電力）を供給する。
　異常検出部４は、第１ＬＥＤ素子列群２１を成すＬＥＤ素子列２１１～２１ｍを流れる電流の合計である第１電流Ｉ２１と、第２ＬＥＤ素子列群２２を成すＬＥＤ素子列２２１～２２ｎを流れる電流の合計である第２電流Ｉ２２と、が所定の関係を満たすか否かに基づいて、第１ＬＥＤ素子列群２１及び第２ＬＥＤ素子列群２２の少なくともいずれか一方を成すＬＥＤ素子列２１１～２１ｍ，２２１～２２ｎの異常を検出する。そして、異常検出部４は、ＬＥＤ素子列２１１～２１ｍ，２２１～２２ｎにおける異常の有無を示す出力信号Ｓを、駆動制御部５に対して出力する。なお、異常検出部４の詳細については、後述する。
　駆動制御部５は、異常検出部４が出力する出力信号Ｓを取得して、ＬＥＤ素子列２１１～２１ｍ，２２１～２２ｎに異常がないことを確認すると、電源部３に対して、通常時動作（例えば、ＬＥＤ素子列２１１～２１ｍ，２２１～２２ｎに対する継続的な電力供給）を行う旨を指示する制御信号Ｄを出力する。一方、駆動制御部５は、異常検出部４が出力する出力信号Ｓを取得して、ＬＥＤ素子列２１１～２１ｍ，２２１～２２ｎに異常があることを確認すると、電源部３に対して、異常時動作（例えば、ＬＥＤ素子列２１１～２１ｍ，２２１～２２ｎに対する電力供給の停止）を行う旨を指示する制御信号Ｄを出力する。
　ＬＥＤ素子列２１１～２１ｍ，２２１～２２ｎのそれぞれは、電気的特性が等しいものであると、好ましい。具体的に例えば、ＬＥＤ素子列２１１～２１ｍ，２２１～２２ｎのそれぞれの電流電圧特性が等しくなるように、ＬＥＤ素子列２１１～２１ｍ，２２１～２２ｎのそれぞれを成すＬＥＤ２０のランク（特に、順方向電圧に関するランク）が選択されていると、好ましい。なお、ＬＥＤ素子列の単位で電気的特性が等しければよいため、ＬＥＤ素子列２１１～２１ｍ，２２１～２２ｎを成す全てのＬＥＤ２０のランクを等しくする必要はなく、１つのＬＥＤ素子列の中で異なるランクのＬＥＤ２０が混在していてもよい。
　以上のように、本発明の実施形態に係る照明装置１では、第１電流Ｉ２１と第２電流Ｉ２２との関係が異常になったことを検出する異常検出部４を備えるのみで、ＬＥＤ素子列２１１～２１ｍ，２２１～２２ｎの異常を検出することが可能である。そのため、個々のＬＥＤ素子列２１１～２１ｍ，２２１～２２ｎの異常を検出するための装置を備えることなく、簡易な構成でＬＥＤ素子列２１１～２１ｍ，２２１～２２ｎの異常を検出することが可能になる。
　なお、図１では、駆動制御部５が、電源部３に対して制御信号Ｄを出力することで電源部３の動作を制御するものとして例示しているが、駆動制御部５は、電源部３の動作の許否を制御するスイッチ等の単純な装置から成る場合もある。この場合、駆動制御部５を電源部３の一部と解釈して、異常検出部４が出力する出力信号Ｓが、電源部３に対して直接的に入力される構成としてもよい。
＜異常検出部の構成例＞
　次に、図１の異常検出部の構成例について、図面を参照して説明する。図２は、図１の異常検出部の構成例について示すブロック図である。
　図２に示すように、異常検出部４は、第１負荷部４１と、第２負荷部４２と、比較部４３と、を備える。
　第１負荷部４１は、一端が第１素子列群２１に接続され、当該一端から第１電流Ｉ２１に応じた第１電圧Ｖ２１が得られる。また、第２負荷部４２は、一端が第２素子列群２２に接続され、当該一端から第２電流Ｉ２２に応じた第２電圧Ｖ２２が得られる。また、第１負荷部４１及び第２負荷部４２の他端は接続され、さらに電源部３に接続される。
　第１負荷部４１の抵抗値と第２負荷部４２の抵抗値との比は、ｎ：ｍ（即ち、第２素子列群２２のＬＥＤ素子列２２１～２２ｎの並列数と第１素子列群２１のＬＥＤ素子列２１１～２１ｍの並列数との比）である。
　上述のように、ＬＥＤ素子列２１１～２１ｍ，２２１～２２ｎは、電流電圧特性がそれぞれ等しいことから、抵抗値がそれぞれ等しくなる。そのため、ＬＥＤ素子列２１１～２１ｍ，２２１～２２ｎのそれぞれに異常がない状態（以下、この状態を「正常状態」という）であれば、ＬＥＤ素子列２１１～２１ｍ，２２１～２２ｎのそれぞれを流れる電流は等しくなり、第１電流Ｉ２１と第２電流Ｉ２２との比がｍ：ｎになる。
　したがって、正常状態では、第１電流Ｉ２１と第２電流Ｉ２２との比がｍ：ｎになり、第１負荷部４１の抵抗値と第２負荷部４２の抵抗値との比がｎ：ｍであるため、第１電圧Ｖ２１及び第２電圧Ｖ２２が等しくなる。
　これに対して、ＬＥＤ素子列２１１～２１ｍ，２２１～２２ｎの少なくとも１つに断線やショート等の異常がある状態（以下、この状態を「異常状態」という）では、第１電流Ｉ２１と第２電流Ｉ２２との比がｍ：ｎから乖離する。
　具体的に例えば、第２素子列群２２のＬＥＤ素子列２２１～２２ｎのいずれか１つが断線等によってオープンになる場合、当該ＬＥＤ素子列には電流が流れなくなり、その代わりに他のＬＥＤ素子列の電流量が上昇する。その結果、第１電流Ｉ２１が正常状態よりも大きくなり、第２電流Ｉ２２が正常状態よりも小さくなる。また、この例とは逆に、第１素子列群２１のＬＥＤ素子列２１１～２１ｍのいずれか１つが断線等によってオープンになる場合は、第１電流Ｉ２１が正常状態よりも小さくなり、第２電流Ｉ２２が正常状態よりも大きくなる。
　したがって、異常状態では、第１電流Ｉ２１が正常状態よりも大きくなるとともに第２電流Ｉ２２が正常状態よりも小さくなる場合は、第１電圧Ｖ２１が第２電圧Ｖ２２よりも大きくなる。同様に、第１電流Ｉ２１が正常状態よりも小さくなるとともに第２電流Ｉ２２が正常状態よりも大きくなる場合は、第１電圧Ｖ２１が第２電圧Ｖ２２よりも小さくなる。即ち、異常状態では、第１電圧Ｖ２１及び第２電圧Ｖ２２が異なる。
　そこで、比較部４３は、第１電圧Ｖ２１及び第２電圧Ｖ２２の大小比較をして、第１電圧Ｖ２１及び第２電圧Ｖ２２が異なることを検出することで、異常状態を検出する。
　このように、異常検出部４は、第１電圧Ｖ２１及び第２電圧Ｖ２２の大小比較をする（特に、第１電圧Ｖ２１及び第２電圧Ｖ２２が異なることを検出する）のみで、異常状態を検出することが可能である。そのため、異常検出部４の構成を、簡素化することが可能となる。
＜異常検出部の具体的な回路構成例＞
　次に、図２に示した異常検出部４の具体的な回路構成例について、図面を参照して説明する。
［第１負荷部及び第２負荷部：第１例］
　まず、図２に示した第１負荷部４１及び第２負荷部４２の具体的な回路構成の第１例について、図面を参照して説明する。図３は、図２に示す第１負荷部及び第２負荷部の具体的な回路構成の第１例について示す回路図である。なお、図示の簡略化のため、図３では、ｍ＝１かつｎ＝３の場合を例示している。
　図３に示すように、第１負荷部４１Ａ及び第２負荷部４２Ａは、それぞれ少なくとも１つの抵抗器Ｒ１，Ｒ２を並列接続したものから成る。特に、第１負荷部４１Ａを成す抵抗器Ｒ１の並列数と第２負荷部４２Ａを成す抵抗器Ｒ２の並列数との比が、ｍ：ｎになる。なお、図３では、第１負荷部４１Ａが１個の抵抗器Ｒ１から成り、第２負荷部４２Ａが３個の抵抗器Ｒ２から成る場合を例示している。また、抵抗器Ｒ１，Ｒ２は、電気的特性（特に、抵抗値）が等しいものである。
　抵抗器Ｒ１の一端（第１負荷部４１Ａの一端）は、第１ＬＥＤ素子列群２１に接続される。抵抗器Ｒ２の一端（第２負荷部４２Ａの一端）は、第２ＬＥＤ素子列群２２に接続される。また、抵抗器Ｒ１，Ｒ２のそれぞれの他端（第１負荷部４１Ａ及び第２負荷部４２Ａのそれぞれの他端）は接続され、さらに電源部３に接続される。
　本例のように、第１負荷部４１Ａ及び第２負荷部４２Ａを構成すると、第１負荷部４１Ａの抵抗値と第２負荷部４２Ａの抵抗値との比を、上述のようにｎ：ｍにすることができる。したがって、第１負荷部４１Ａ及び第２負荷部４２Ａを、抵抗器Ｒ１，Ｒ２の並列接続回路という極めて簡素な回路で実現することができる。
［第１負荷部及び第２負荷部：第２例］
　また、図２に示した第１負荷部４１及び第２負荷部４２の具体的な回路構成の第２例について、図面を参照して説明する。図４は、図２に示す第１負荷部及び第２負荷部の具体的な回路構成の第２例について示す回路図である。なお、図示の簡略化のため、図４では、ｍ＝１かつｎ＝３の場合を例示している。
　図４に示すように、第１負荷部４１Ｂ及び第２負荷部４２Ｂは、それぞれ少なくとも１つのトランジスタ（例えば、ＮＰＮ型のバイポーラトランジスタ）Ｔ１，Ｔ２を並列接続したものから成る。特に、第１負荷部４１Ｂを成すトランジスタＴ１の並列数と第２負荷部４２Ｂを成すトランジスタＴ２の並列数との比が、ｍ：ｎになる。なお、図４では、第１負荷部４１Ｂが１個のトランジスタＴ１から成り、第２負荷部４２Ｂが３個のトランジスタＴ２から成る場合を例示している。なお、トランジスタＴ１，Ｔ２は、電気的特性（特に、オン抵抗）が等しいものである。
　トランジスタＴ１のコレクタ（第１負荷部４１Ｂの一端）は、第１ＬＥＤ素子列群２１に接続される。トランジスタＴ２のコレクタ（第２負荷部４２Ｂの一端）は、第２ＬＥＤ素子列群２２に接続される。また、トランジスタＴ１，Ｔ２のそれぞれのエミッタ（第１負荷部４１Ｂ及び第２負荷部４２Ｂのそれぞれの他端）は接続され、さらに電源部３に接続される。また、トランジスタＴ１，Ｔ２のベースは相互に接続されており、トランジスタＴ１のベースとコレクタとが接続されている。なお、トランジスタＴ１が複数存在する場合、トランジスタＴ１，Ｔ２のベースは相互に接続されている必要があるが、トランジスタＴ１のベースとコレクタとは、トランジスタＴ１の少なくとも１つにおいて接続されていればよい。
　本例のように、第１負荷部４１Ｂ及び第２負荷部４２Ｂを構成すると、第１負荷部４１Ｂの抵抗値と第２負荷部４２Ｂの抵抗値との比を、上述のようにｎ：ｍにすることができる。
　このとき、第１負荷部４１Ｂ及び第２負荷部４２Ｂは、ベースとコレクタとが接続されたトランジスタＴ１を流れる電流を基準としたカレントミラー回路となる。したがって、正常状態において、第１電流Ｉ２１と第２電流Ｉ２２との比を、精度良くｍ：ｎに近づけることが可能になる。また、第１ＬＥＤ素子列群２１及び第２ＬＥＤ素子列群２２のそれぞれを成すＬＥＤ素子列２１１～２１ｍ，２２１～２２ｎに、安定的に等しい電流を流すことが可能になる。さらに、第１電圧Ｖ２１及び第２電圧Ｖ２２を、精度良く等しくすることが可能になる。
　一方、異常状態では、上述のように第１負荷部４１Ｂ及び第２負荷部４２Ｂがカレントミラー回路として動作するが、第１電流Ｉ２１及び第２電流Ｉ２２をｍ：ｎに戻すまでには至らない。そのため、第１電流Ｉ２１と第２電流Ｉ２２との比がｍ：ｎから乖離して、第１電圧Ｖ２１及び第２電圧Ｖ２２が異なる。したがって、本例の第１負荷部４１Ｂ及び第２負荷部４２Ｂを備える場合も、比較部４３は、異常状態を検出することが可能である。
　なお、トランジスタＴ１，Ｔ２は、上述のようなバイポーラトランジスタに限られるものではなく、例えばＭＯＳ（Metal Oxide Semiconductor）トランジスタなどの他の種類のトランジスタであってもよい。
［比較部：第１例］
　次に、図２に示した比較部４３の具体的な回路構成の第１例について、図面を参照して説明する。図５は、図２に示す比較部の具体的な回路構成の第１例について示す回路図である。
　図５に示すように、比較部４３ａは、コンパレータＣ１と、抵抗器Ｒ１１，Ｒ１２と、を備える。
　抵抗器Ｒ１１は、一端が第１負荷部４１の一端に接続され、他端がコンパレータＣ１の非反転入力端子（＋）に接続される。抵抗器Ｒ１２は、一端が抵抗器Ｒ１１の他端に接続され、他端がコンパレータＣ１の出力端子に接続される。コンパレータＣ１の反転入力端子（－）は、第２負荷部４２の一端に接続される。
　即ち、比較部４３ａは、１つのヒステリシスコンパレータ（Ｃ１，Ｒ１１，Ｒ１２）から成る。また、比較部４３ａの出力信号Ｓは、コンパレータＣ１が出力する信号であり、正常状態であれば当該信号がローになり、異常状態であれば当該信号がハイになる。
　具体的に例えば、第１電圧Ｖ２１及び第２電圧Ｖ２２が等しい場合（即ち、正常状態）、コンパレータＣ１がローの信号を出力する。一方、第１電圧Ｖ２１が、第２電圧Ｖ２２に所定値（ヒステリシス）を加えた電圧値よりも大きくなる場合（即ち、異常状態）、コンパレータＣ１がハイの信号を出力する。
　このように、本例の比較部４３ａは、第１電圧Ｖ２１及び第２電圧Ｖ２２が異なることを検出して、異常状態であること示す出力信号Ｓ（ハイ）を出力することができる。
　ただし、本例の比較部４３ａは、第１電圧Ｖ２１が第２電圧Ｖ２２よりも大きくなる場合の異常状態を検出することはできるが、第２電圧Ｖ２２が第１電圧Ｖ２１よりも大きくなる場合の異常状態を検出することはできない。具体的に例えば、本例の比較部４３ａは、第２ＬＥＤ素子列群２２を成すＬＥＤ素子列２２１～２２ｎの少なくとも１つが断線等してオープンになる場合の異常状態を検出することはできるが、第１ＬＥＤ素子列群２１を成すＬＥＤ素子列２１１～２１ｍの少なくとも１つが断線等してオープンになる場合の異常状態を検出することはできない。
　そこで、比較部４３ａによって、例えばＬＥＤ素子列がオープンになる場合の異常状態を検出しようとするときは、第１ＬＥＤ素子列群２１を成すＬＥＤ素子列２１１～２１ｍの並列数ｍを可能な限り小さくして、第２ＬＥＤ素子列群２２を成すＬＥＤ素子列２２１～２２ｎの並列数ｎを可能な限り大きくすると、異常を検出する対象のＬＥＤ素子列２２１～２２ｎを多くすることができるため、好ましい。
［比較部：第２例］
　次に、図２に示した比較部４３の具体的な回路構成の第２例について、図面を参照して説明する。図６は、図２に示す比較部の具体的な回路構成の第２例について示す回路図である。
　図６に示すように、比較部４３ｂは、コンパレータＣ１，Ｃ２と、抵抗器Ｒ１１，Ｒ１２，Ｒ２１，Ｒ２２と、ＯＲ回路Ｇと、を備える。
　抵抗器Ｒ１１は、一端が第１負荷部４１の一端に接続され、他端がコンパレータＣ１の非反転入力端子（＋）に接続される。抵抗器Ｒ１２は、一端が抵抗器Ｒ１１の他端に接続され、他端がコンパレータＣ１の出力端子に接続される。コンパレータＣ１の反転入力端子（－）は、第２負荷部４２の一端に接続される。また、抵抗器Ｒ２１は、一端が第２負荷部４２の一端に接続され、他端がコンパレータＣ２の非反転入力端子（＋）に接続される。抵抗器Ｒ２２は、一端が抵抗器Ｒ２１の他端に接続され、他端がコンパレータＣ２の出力端子に接続される。コンパレータＣ２の反転入力端子（－）は、第１負荷部４１の一端に接続される。また、ＯＲ回路Ｇは、２つのコンパレータＣ１，Ｃ２が出力する信号の論理和を出力する。
　即ち、比較部４３ａは、第１のヒステリシスコンパレータ（Ｃ１，Ｒ１１，Ｒ１２）と、当該第１のヒステリシスコンパレータ（Ｃ１，Ｒ１１，Ｒ１２）とは入力が逆になる第２のヒステリシスコンパレータ（Ｃ２，Ｒ２１，Ｒ２２）と、第１及び第２のヒステリシスコンパレータ（Ｃ１，Ｒ１１，Ｒ１２），（Ｃ２，Ｒ２１，Ｒ２２）のそれぞれが出力する信号の論理和を出力するＯＲ回路Ｇと、から成る。また、比較部４３ｂの出力信号Ｓは、ＯＲ回路Ｇが出力する信号であり、正常状態であれば当該信号がローになり、異常状態であれば当該信号がハイになる。
　具体的に例えば、第１電圧Ｖ２１及び第２電圧Ｖ２２が等しい場合（正常状態）、コンパレータＣ１及びコンパレータＣ２が共にローの信号を出力する。この場合、ＯＲ回路Ｇはローの信号を出力する。
　一方、第１電圧Ｖ２１が、第２電圧Ｖ２２に所定値（ヒステリシス）を加えた電圧値よりも大きくなる場合（異常状態）、コンパレータＣ１がハイの信号を出力し、コンパレータＣ２がローの信号を出力する。この場合、ＯＲ回路Ｇは、ハイの信号を出力する。また、第２電圧Ｖ２２が、第１電圧Ｖ２１に所定値（ヒステリシス）を加えた電圧値よりも大きくなる場合（異常状態）、コンパレータＣ１がローの信号を出力し、コンパレータＣ２がハイの信号を出力する。この場合、ＯＲ回路Ｇはハイの信号を出力する。
　このように、本例の比較部４３ｂは、上述した第１例の比較部４３ａ（図５参照）よりも構造が複雑になるが、第１電圧Ｖ２１が第２電圧Ｖ２２よりも大きくなる場合の異常状態と、第２電圧Ｖ２２が第１電圧Ｖ２１よりも大きくなる場合の異常状態と、の双方を検出することができる。即ち、本例の比較部４３ｂは、第１ＬＥＤ素子列群２１を成すＬＥＤ素子列２１１～２１ｍと、第２ＬＥＤ素子列群２２を成すＬＥＤ素子列２２１～２２ｎと、の双方の異常を検出することが可能である。
　なお、上述した比較部４３ａ，４３ｂは一例に過ぎず、第１電圧Ｖ２１及び第２電圧Ｖ２２の大小比較をすることができる装置（特に、第１電圧Ｖ２１及び第２電圧Ｖ２２が異なることを検出することができる装置）であれば、どのような装置であっても、比較部４３に適用することができる。
＜変形等＞
　［１］　上述のように、比較部４３には、第１電圧Ｖ２１及び第２電圧Ｖ２２が等しい場合と異なる場合とにおいて、それぞれ異なる出力信号Ｓを出力することが求められる。ただし、製造時のばらつきやノイズ等の影響によって、正常状態であっても、第１電圧Ｖ２１及び第２電圧Ｖ２２の一方が他方よりも僅かに大きくなることがあり得る。
　この点、図５及び図６に示したような、ヒステリシスコンパレータを用いた比較部４３ａ，４３ｂであれば、上記のような第１電圧Ｖ２１及び第２電圧Ｖ２２の僅かな差異を無視して、正常状態を示す出力信号Ｓ（ロー）を出力することができる。
　これに対して、比較部４３に入力する第１電圧Ｖ２１及び第２電圧Ｖ２２を調整することによって、比較部４３における異常状態の誤認識を防止することも可能である。以下、この場合における照明装置１の構成例について、図面を参照して説明する。
　図７は、異常検出部の具体的な回路構成の第１別例について示す回路図である。また、図８は、異常検出部の具体的な回路構成の第２別例について示す回路図である。なお、図７に示す異常検出部の第１別例は、図３に示した第１負荷部４１Ａ及び第２負荷部４２Ａを備えるものである。また、図８に示す異常検出部の第２別例は、図４に示した第１負荷部４１Ｂ及び第２負荷部４２Ｂを備えるものである。
　図７に示すように、第１別例の異常検出部４は、オフセット負荷部６１Ａと、オフセット負荷部６２Ａと、を備える。同様に、図８に示す第２別例の異常検出部４は、オフセット負荷部６１Ｂと、オフセット負荷部６２Ｂと、を備える。なお、オフセット負荷部６１Ａ，６２Ａ，６１Ｂ，６２Ｂとして、電気抵抗を有する様々な素子を適用することができる。ただし、以下では説明の具体化のため、オフセット負荷部６１Ａ，６２Ａ，６１Ｂ，６２Ｂが、抵抗器から成る場合について例示する。
　図７に示すように、オフセット負荷部６１Ａは、第１負荷部４１Ａに対して並列的に接続される。具体的に、オフセット負荷部６１Ａの一端が、抵抗器Ｒ１の一端に接続され、オフセット負荷部６１Ａの他端が、抵抗器Ｒ１の他端に接続される。同様に、オフセット負荷部６２Ａは、第２負荷部４２Ａに対して並列的に接続される。具体的に、オフセット負荷部６２Ａの一端が、抵抗器Ｒ２の一端に接続され、オフセット負荷部６２Ａの他端が、抵抗器Ｒ２の他端に接続される。
　また、図８に示すように、オフセット負荷部６１Ｂは、第１負荷部４１Ｂに対して並列的に接続される。具体的に、オフセット負荷部６１Ｂの一端が、トランジスタＴ１のコレクタに接続され、オフセット負荷部６１Ｂの他端が、トランジスタＴ１のエミッタに接続される。同様に、オフセット負荷部６２Ｂは、第２負荷部４２Ｂに対して並列的に接続される。具体的に、オフセット負荷部６２Ｂの一端が、トランジスタＴ２のコレクタに接続され、オフセット負荷部６２Ｂの他端が、トランジスタＴ２のエミッタに接続される。
　上記のオフセット負荷部６１Ａ，６２Ａ，６１Ｂ，６２Ｂの抵抗値を適宜選択することで、正常状態における第１電圧Ｖ２１’及び第２電圧Ｖ２２’のいずれか一方が、他方よりも大きくなるように、大小関係を固定する。この場合、比較部４３は、第１電圧Ｖ２１’及び第２電圧Ｖ２２’の大小関係が、正常状態における大小関係とは反対になる場合に、異常状態であることを検出する。
　このように、オフセット負荷部６１Ａ，６２Ａ，６１Ｂ，６２Ｂを設けると、異常状態における第１電圧Ｖ２１’及び第２電圧Ｖ２２’の大小関係が固定される。そのため、比較部４３が、第１電圧Ｖ２１’及び第２電圧Ｖ２２’の大小を単純に比較するだけで、異常状態を確実に検出することが可能になる。
　なお、図７及び図８に示す例では、オフセット負荷部６１Ａ，６２Ａ，６１Ｂ，６２Ｂを、第１負荷部４１Ａ，４１Ｂ側及び第２負荷部４２Ａ，４２Ｂ側の双方に設ける場合について例示しているが、第１負荷部４１Ａ，４１Ｂ側及び第２負荷部４２Ａ，４２Ｂ側の一方にのみ設けてもよい。
　［２］　照明装置１において、ＬＥＤ素子列２１１～２１ｍ，２２１～２２ｎは並列接続されるが、その配置方法は任意であり、図１などに示した配置方法に限定されるものではない。例えば、図１では、第１方向（図中上下方向）に沿って直線状に並べられたＬＥＤ２０から成るＬＥＤ素子列２１１～２１ｍ，２２１～２２ｎを、第１方向に対して垂直な第２方向（図中左右方向）に並べることで、ＬＥＤ２０を面状に配置する場合について例示しているが、これ以外のＬＥＤ２０の整列方法を採用してもよい。
　図１とは異なるＬＥＤ２０の整列方法の一例について、図面を参照して説明する。図９は、ＬＥＤの整列方法の別例について示すブロック図である。
　図９に示す例は、第１方向（図中上下方向）に沿って直線状に並べられたＬＥＤ２０から成るＬＥＤ素子列２１１～２１ｍ，２２１～２２ｎを、さらに第１方向に沿って並べることで、ＬＥＤ２０を直線状に配置したものである。
　ＬＥＤ２０を図９に示すように配置しても、ＬＥＤ素子列２１１～２１ｍ，２２１～２２ｎが並列接続されていることには変わりがない。そのため、上述のように、異常検出部４によって、ＬＥＤ素子列２１１～２１ｍ，２２１～２２ｎの異常を検出することができる。
　なお、図９に示すように並べたＬＥＤ素子列２１１～２１ｍ，２２１～２２ｎを、第１方向に対して垂直な第２方向（図中左右方向）に並べることで、ＬＥＤ２０を面状に並べてもよい。
　［３］　図３及び図４では、図２に示す第１負荷部４１及び第２負荷部４２の具体例として、同様の特性を有した抵抗器Ｒ１，Ｒ２及びトランジスタＴ１，Ｔ２の「数」を調整した回路を挙げているが、第１負荷部４１及び第２負荷部４２は、このような素子の「数」を調整した回路に限定されるものではない。上述のように、第１負荷部４１及び第２負荷部４２は、第１負荷部４１の抵抗値と第２負荷部４２の抵抗値との比がｎ：ｍになるものであれば、どのようなものであってもよい。
　具体的に例えば、第１負荷部４１及び第２負荷部４２は、それぞれを成す抵抗器やトランジスタなどの素子自体の「特性」（例えば、素子のサイズ）が調整されたものであってもよい。ただし、第１負荷部４１及び第２負荷部４２を、図３及び図４に示したような、同様の特性を有した素子の「数」を調整した回路とすると、簡易かつ精度良く第１負荷部４１及び第２負荷部４２の抵抗値を調整することができるため、好ましい。
　［４］　本発明の１つの実施形態として、並列接続されたＬＥＤ素子列２１１～２１ｍ，２２１～２２ｎの異常を検出可能な照明装置１を例示して説明したが、並列接続される素子または素子列を備える電子機器であれば、ＬＥＤ以外の素子（例えば、抵抗器など）を備える電子機器に対しても、本発明を適用することができる。
＜まとめ＞
　本発明の実施形態に係る電子機器（照明装置１）は、例えば以下のように把握され得る。
　電子機器１は、少なくとも１つの素子２０が直列接続されて成る素子列２１１～２１ｍが、少なくとも１つ並列接続されて成る第１素子列群２１と、前記素子列２２１～２２ｎが、少なくとも１つ並列接続されて成る第２素子列群２２と、前記第１素子列群２１を成す前記素子列２１１～２１ｍを流れる電流の合計である第１電流Ｉ２１と、前記第２素子列群２２を成す前記素子列２２１～２２ｎを流れる電流の合計である第２電流Ｉ２２と、が所定の関係を満たすか否かに基づいて、前記第１素子列群２１及び前記第２素子列群２２の少なくともいずれか一方を成す前記素子列２１１～２１ｍ，２２１～２２ｎの異常を検出する異常検出部４と、を備える。
　この電子機器１では、第１電流Ｉ２１と第２電流Ｉ２２との関係が異常になったことを検出する異常検出部４を備えるのみで、ＬＥＤ素子列２１１～２１ｍ，２２１～２２ｎの異常を検出することができる。
　さらに、上記の電子機器１において、前記異常検出部４が、一端が前記第１素子列群２１に接続され、前記第１電流Ｉ２１に応じた電圧である第１電圧Ｖ２１を当該一端から出力する第１負荷部４１と、一端が前記第２素子列群２２に接続され、前記第２電流Ｉ２２に応じた電圧である第２電圧Ｖ２２を当該一端から出力する第２負荷部４２と、前記第１電圧Ｖ２１及び前記第２電圧Ｖ２２の大小比較をすることで、前記第１素子列群２１及び前記第２素子列群２２の少なくともいずれか一方に属する前記素子列２１１～２１ｍ，２２１～２２ｎの異常を検出する比較部４３と、を備え、前記第１負荷部４１の他端と前記第２負荷部４２の他端とが接続され、前記第１負荷部４１の抵抗値と前記第２負荷部４２の抵抗値との比が、前記第２素子列群２２を成す前記素子列２２１～２２ｎの並列数ｎと前記第１素子列群２１を成す前記素子列２１１～２１ｍ，２２１～２２ｎの並列数ｍとの比になる。
　この電子機器１では、異常検出部４が、第１電圧Ｖ２１及び第２電圧Ｖ２２の大小比較をする（特に、第１電圧Ｖ２１及び第２電圧Ｖ２２が異なることを検出する）のみで、異常状態を検出することが可能である。そのため、異常検出部４の構成を、簡素化することが可能となる。
　さらに、上記の電子機器１において、前記第１負荷部４１Ａ及び前記第２負荷部４２Ａのそれぞれが、抵抗器Ｒ１，Ｒ２を少なくとも１つ並列接続したものから成り、前記第１負荷部４１Ａを成す前記抵抗器Ｒ１の並列数と前記第２負荷部４２Ａを成す前記抵抗器Ｒ２の並列数との比が、前記第１素子列群２１を成す前記素子列２１１～２１ｍの並列数ｍと前記第２素子列群２２を成す前記素子列２２１～２２ｎの並列数ｎとの比になる。
　この電子機器１では、第１負荷部４１Ａ及び第２負荷部４２Ａを、抵抗器Ｒ１，Ｒ２の並列接続回路という極めて簡素な回路で実現することができる。
　さらに、上記の電子機器１において、前記第１負荷部４１Ｂ及び前記第２負荷部４２Ｂのそれぞれが、前記一端が第１電極となり前記他端が第２電極となるトランジスタＴ１，Ｔ２を少なくとも１つ並列接続したものから成り、前記第１負荷部４１Ｂ及び前記第２負荷部４２Ｂのそれぞれを成す前記トランジスタＴ１，Ｔ２の制御電極が相互に接続されるとともに、前記第１負荷部４１Ｂを成す少なくとも１つの前記トランジスタＴ１の前記制御電極と前記第１電極とが接続され、前記第１負荷部４１Ｂを成す前記トランジスタＴ１の並列数と前記第２負荷部４２Ｂを成す前記トランジスタＴ２の並列数との比が、前記第１素子列群２１を成す前記素子列２１１～２１ｍの並列数ｍと前記第２素子列群２２を成す前記素子列２２１～２２ｎの並列数ｎとの比になる。
　この電子機器１では、第１負荷部４１Ｂ及び第２負荷部４２Ｂは、制御電極と第１電極とが接続されているトランジスタＴ１を流れる電流を基準としたカレントミラー回路となる。したがって、正常状態において、第１電流Ｉ２１と第２電流Ｉ２２との比を、精度良くｍ：ｎに近づけることが可能になり、第１ＬＥＤ素子列群２１及び第２ＬＥＤ素子列群２２のそれぞれを成すＬＥＤ素子列２１１～２１ｍ，２２１～２２ｎに、安定的に等しい電流を流すことが可能になる。さらに、第１電圧Ｖ２１及び第２電圧Ｖ２２を、精度良く等しくすることが可能になる。
　一方、異常状態では、第１負荷部４１Ｂ及び第２負荷部４２Ｂがカレントミラー回路として動作するが、第１電流Ｉ２１及び第２電流Ｉ２２をｍ：ｎに戻すまでには至らない。そのため、第１電流Ｉ２１と第２電流Ｉ２２との比がｍ：ｎから乖離して、第１電圧Ｖ２１及び第２電圧Ｖ２２が異なる。したがって、比較部４３は、異常状態を検出することが可能である。
　なお、上記の電子機器１において、前記トランジスタが、前記第１電極がコレクタ、前記第２電極がエミッタ、前記制御電極がベースとなるＮＰＮ型のバイポーラトランジスタである。
　さらに、上記の電子機器１において、前記第１負荷部４１Ａ，４１Ｂ及び前記第２負荷部４２Ａ，４２Ｂの少なくともいずれか一方に対して並列的に接続されるオフセット負荷部６１Ａ，６２Ａ，６１Ｂ，６２Ｂを、さらに備える。
　この電子機器１では、オフセット負荷部６１Ａ，６２Ａ，６１Ｂ，６２Ｂの抵抗値を適宜調整することによって、正常状態における第１電圧Ｖ２１’及び第２電圧Ｖ２２’のいずれか一方が、他方に対して僅かに大きくなるように、設定することができる。この場合、比較部４３は、第１電圧Ｖ２１’及び第２電圧Ｖ２２’の大小関係が反転したことを、コンパレータ等の単純な大小比較を行う装置を用いて検出することによって、正常状態から異常状態になったことを検出することができる。
　さらに、上記の電子機器１において、前記第１素子列群２１及び前記第２素子列群２２を成すそれぞれの前記素子列２１１～２１ｍ，２２１～２２ｎは、電流電圧特性が等しいものであり、前記異常検出部４は、前記第１電流Ｉ２１と前記第２電流Ｉ２２との比が、前記第１素子列群２１を成す前記素子列２１１～２１ｍの並列数ｍと前記第２素子列群２２を成す前記素子列２２１～２２ｎの並列数ｎとの比から、所定の程度を超えて乖離した場合に、前記第１素子列群２１及び前記第２素子列群２２の少なくともいずれか一方を成す前記素子列２１１～２１ｍ，２２１～２２ｎの異常を検出する。
　この電子機器１では、全ての素子列２１１～２１ｍ，２２１～２２ｎに均等に電流が流れていない状態、即ち、第１電流Ｉ２１と第２電流Ｉ２２との比がｍ：ｎから所定の程度（例えば、上述したヒステリシスに相当する大きさ）を超えて乖離している状態を、異常状態として検出することができる。
　本発明は、例えばＬＥＤなどの素子を複数備えた電子機器に、利用することができる。
　１　：　照明装置
　２０　：　ＬＥＤ（素子）
　２１　：　第１ＬＥＤ素子列群（第１素子列群）
　２１１～２１ｍ　：　ＬＥＤ素子列（素子列）
　２２　：　第２ＬＥＤ素子列群（第２素子列群）
　２２１～２２ｎ　：　ＬＥＤ素子列（素子列）
　３　：　電源部
　４　：　異常検出部
　４１，４１Ａ，４１Ｂ　：　第１負荷部
　４２，４２Ａ，４２Ｂ　：　第２負荷部
　４３，４３ａ，４３ｂ　：　比較部
　５　：　駆動制御部
　６１Ａ，６１Ｂ，６２Ａ，６２Ｂ　：　オフセット負荷部
　Ｉ２１　：　第１電流
　Ｉ２２　：　第２電流
　Ｖ２１　：　第１電圧
　Ｖ２２　：　第２電圧
　Ｒ１，Ｒ２，Ｒ１１，Ｒ１２，Ｒ２１，Ｒ２２　：　抵抗器
　Ｔ１，Ｔ２　：　トランジスタ
　Ｃ１，Ｃ２　：　コンパレータ
　Ｇ　：　ＯＲ回路
　Ｓ　：　出力信号
　Ｄ　：　制御信号

Claims (7)

  1. 　少なくとも１つの素子が直列接続されて成る素子列が、少なくとも１つ並列接続されて成る第１素子列群と、
    　前記素子列が、少なくとも１つ並列接続されて成る第２素子列群と、
    　前記第１素子列群を成す前記素子列を流れる電流の合計である第１電流と、前記第２素子列群を成す前記素子列を流れる電流の合計である第２電流と、が所定の関係を満たすか否かに基づいて、前記第１素子列群及び前記第２素子列群の少なくともいずれか一方を成す前記素子列の異常を検出する異常検出部と、
    　を備えることを特徴とする電子機器。
  2. 　前記異常検出部が、
    　一端が前記第１素子列群に接続され、前記第１電流に応じた電圧である第１電圧を当該一端から出力する第１負荷部と、
    　一端が前記第２素子列群に接続され、前記第２電流に応じた電圧である第２電圧を当該一端から出力する第２負荷部と、
    　前記第１電圧及び前記第２電圧の大小比較をすることで、前記第１素子列群及び前記第２素子列群の少なくともいずれか一方に属する前記素子列の異常を検出する比較部と、を備え、
    　前記第１負荷部の他端と前記第２負荷部の他端とが接続され、
    　前記第１負荷部の抵抗値と前記第２負荷部の抵抗値との比が、前記第２素子列群を成す前記素子列の並列数と前記第１素子列群を成す前記素子列の並列数との比になることを特徴とする請求項１に記載の電子機器。
  3. 　前記第１負荷部及び前記第２負荷部のそれぞれが、抵抗器を少なくとも１つ並列接続したものから成り、
    　前記第１負荷部を成す前記抵抗器の並列数と前記第２負荷部を成す前記抵抗器の並列数との比が、前記第１素子列群を成す前記素子列の並列数と前記第２素子列群を成す前記素子列の並列数との比になることを特徴とする請求項２に記載の電子機器。
  4. 　前記第１負荷部及び前記第２負荷部のそれぞれが、前記一端が第１電極となり前記他端が第２電極となるトランジスタを少なくとも１つ並列接続したものから成り、
    　前記第１負荷部及び前記第２負荷部のそれぞれを成す前記トランジスタの制御電極が相互に接続されるとともに、前記第１負荷部を成す少なくとも１つの前記トランジスタの前記制御電極と前記第１電極とが接続され、
    　前記第１負荷部を成す前記トランジスタの並列数と前記第２負荷部を成す前記トランジスタの並列数との比が、前記第１素子列群を成す前記素子列の並列数と前記第２素子列群を成す前記素子列の並列数との比になることを特徴とする請求項２に記載の電子機器。
  5. 　前記トランジスタが、前記第１電極がコレクタ、前記第２電極がエミッタ、前記制御電極がベースとなるＮＰＮ型のバイポーラトランジスタであることを特徴とする請求項４に記載の電子機器。
  6. 　前記第１負荷部及び前記第２負荷部の少なくともいずれか一方に対して並列的に接続されるオフセット負荷部を、
    　さらに備えることを特徴とする請求項２～５のいずれか１項に記載の電子機器。
  7. 　前記第１素子列群及び前記第２素子列群を成すそれぞれの前記素子列は、電流電圧特性が等しいものであり、
    　前記異常検出部は、前記第１電流と前記第２電流との比が、前記第１素子列群を成す前記素子列の並列数と前記第２素子列群を成す前記素子列の並列数との比から、所定の程度を超えて乖離した場合に、前記第１素子列群及び前記第２素子列群の少なくともいずれか一方を成す前記素子列の異常を検出することを特徴とする請求項１～６のいずれか１項に記載の電子機器。
PCT/JP2013/081893 2012-12-27 2013-11-27 電子機器 Ceased WO2014103598A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201380062962.3A CN104823526B (zh) 2012-12-27 2013-11-27 电子设备
US14/758,086 US9970994B2 (en) 2012-12-27 2013-11-27 Electronic device
JP2014554262A JP5961284B2 (ja) 2012-12-27 2013-11-27 電子機器

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012283899 2012-12-27
JP2012-283899 2012-12-27

Publications (1)

Publication Number Publication Date
WO2014103598A1 true WO2014103598A1 (ja) 2014-07-03

Family

ID=51020692

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2013/081893 Ceased WO2014103598A1 (ja) 2012-12-27 2013-11-27 電子機器

Country Status (4)

Country Link
US (1) US9970994B2 (ja)
JP (1) JP5961284B2 (ja)
CN (1) CN104823526B (ja)
WO (1) WO2014103598A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160034792A (ko) 2014-09-22 2016-03-30 도시바 라이텍쿠 가부시키가이샤 광원장치

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104062532B (zh) 2013-03-18 2017-03-22 戴泺格集成电路（天津）有限公司 检测led串中led短路或led串之间匹配性的方法和系统
JP2016212514A (ja) * 2015-04-30 2016-12-15 富士通株式会社 電源制御装置およびストレージ装置
US9989574B2 (en) * 2015-05-27 2018-06-05 Infineon Technologies Ag System and method for short-circuit detection in load chains
CN108780981B (zh) * 2016-03-09 2020-06-23 株式会社岛津制作所 半导体发光装置
TWI654903B (zh) * 2017-12-21 2019-03-21 友達光電股份有限公司 發光二極體的驅動裝置及其驅動方法
US10849203B2 (en) * 2018-01-02 2020-11-24 Texas Instruments Incorporated Multi-string LED current balancing circuit with fault detection
CN111065187B (zh) * 2018-10-17 2022-04-26 戴洛格半导体（英国）有限公司 电流调节器
CN112269139A (zh) * 2020-10-14 2021-01-26 无锡友达电子有限公司 一种多路led灯故障检测装置
DE102021203550A1 (de) 2021-04-09 2022-10-13 Siemens Aktiengesellschaft Beleuchtungsvorrichtung, Notausschalter und Betriebsverfahren
DE102023119778A1 (de) * 2023-07-26 2025-01-30 Ams-Osram International Gmbh Halbleiterlichtquelle und messverfahren

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07321624A (ja) * 1994-05-26 1995-12-08 Toshiba Corp 自己消弧型半導体素子のゲート回路
JP2003317978A (ja) * 2002-04-19 2003-11-07 Stanley Electric Co Ltd 車載用ｌｅｄ灯具の点灯回路

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US374850A (en) * 1887-12-13 Method of testing electkic lamp globes
US2746011A (en) * 1952-05-21 1956-05-15 Gen Electric Lamp testing device
US20050062481A1 (en) * 2003-09-19 2005-03-24 Thomas Vaughn Wayside LED signal for railroad and transit applications
US6972570B2 (en) * 2004-02-11 2005-12-06 Schriefer Jay R Quick-connect ballast testing and monitoring method and apparatus
JP2008108564A (ja) * 2006-10-25 2008-05-08 Matsushita Electric Works Ltd Ｌｅｄ点灯回路およびそれを用いる照明器具
EP2099262A1 (en) * 2007-02-26 2009-09-09 Sharp Kabushiki Kaisha Lamp malfunction detecting device and inverter equipped with the same, back lighting device and display device
EP1965609A3 (en) * 2007-02-27 2011-06-15 Lumination, LLC LED chain failure detection
JP5024789B2 (ja) * 2007-07-06 2012-09-12 Ｎｌｔテクノロジー株式会社 発光制御回路、発光制御方法、面照明装置及び該面照明装置を備えた液晶表示装置
US8087798B2 (en) * 2007-11-09 2012-01-03 Lighting Science Group Corporation Light source with optimized electrical, optical, and economical performance
WO2010022350A2 (en) * 2008-08-21 2010-02-25 Asic Advantage Inc. Light emitting diode fault monitoring
JP2010123273A (ja) 2008-11-17 2010-06-03 Ccs Inc Ｌｅｄ照明装置
US8860427B2 (en) * 2009-04-20 2014-10-14 Infineon Technologies Ag Failure detection for series of electrical loads
EP2487998A1 (en) * 2011-02-09 2012-08-15 National Semiconductor Corporation Technique for identifying at least one faulty light emitting diode in a string of light emitting diodes
EP2487999A1 (en) * 2011-02-09 2012-08-15 National Semiconductor Corporation Technique for identifying at least one faulty light emitting diode in multiple strings of light emitting diodes
JP5942314B2 (ja) * 2011-02-22 2016-06-29 パナソニックＩｐマネジメント株式会社 点灯装置および、これを用いた照明器具

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07321624A (ja) * 1994-05-26 1995-12-08 Toshiba Corp 自己消弧型半導体素子のゲート回路
JP2003317978A (ja) * 2002-04-19 2003-11-07 Stanley Electric Co Ltd 車載用ｌｅｄ灯具の点灯回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160034792A (ko) 2014-09-22 2016-03-30 도시바 라이텍쿠 가부시키가이샤 광원장치

Also Published As

Publication number Publication date
JPWO2014103598A1 (ja) 2017-01-12
CN104823526A (zh) 2015-08-05
CN104823526B (zh) 2016-08-24
US20150355289A1 (en) 2015-12-10
US9970994B2 (en) 2018-05-15
JP5961284B2 (ja) 2016-08-02

Similar Documents

Publication Publication Date Title
JP5961284B2 (ja) 電子機器
US8247993B2 (en) Apparatus for driving multi-light emitting devices
US8829884B2 (en) Current balancing circuit and method
KR102113388B1 (ko) Led 고장 검출 장치
US10085333B1 (en) LED failure detecting device
US9107262B2 (en) Illumination apparatus including semiconductor light emitting diodes
WO2019235027A1 (ja) 組電池監視システム
CN103348775A (zh) 识别led串中的故障的方法
JP2011171547A (ja) 発光ダイオードの故障検出回路
EP2923530B1 (en) Current mirror circuit and method
US8896319B2 (en) Light emitting device control circuit and short detection circuit thereof
US20150097573A1 (en) Load apparatus for testing
JP5426255B2 (ja) 光源制御回路、光源制御方法、光源装置
CN109845403B (zh) 特别是用于车辆的led照明装置
US9360949B2 (en) Human interface device
KR102548753B1 (ko) Led 스트링들의 전류 밸런싱을 위한 led 구동 회로
US20060082541A1 (en) Input detection device and related method
JP5976565B2 (ja) 電子部品検査装置
US11920990B2 (en) In-vehicle temperature detection circuit
CN102647824A (zh) Led驱动电路的输出电流分段补偿电路
Choi Adaptive current-mirror LED driver employing super-diode configuration
JP2015125802A (ja) 照明装置
JP5947031B2 (ja) 順方向電圧測定装置
JP2013021135A (ja) 発光素子駆動回路および発光素子異常検出方法
CN101425248A (zh) 面板与主机板间之双线接口

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13867668

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2014554262

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 14758086

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 13867668

Country of ref document: EP

Kind code of ref document: A1