WO2014095172A2 - Verfahren und vorrichtung zur hysterese-regelung der ausgangsspannung eines gleichspannungswandlers - Google Patents

Verfahren und vorrichtung zur hysterese-regelung der ausgangsspannung eines gleichspannungswandlers Download PDF

Info

Publication number
WO2014095172A2
WO2014095172A2 PCT/EP2013/073784 EP2013073784W WO2014095172A2 WO 2014095172 A2 WO2014095172 A2 WO 2014095172A2 EP 2013073784 W EP2013073784 W EP 2013073784W WO 2014095172 A2 WO2014095172 A2 WO 2014095172A2
Authority
WO
WIPO (PCT)
Prior art keywords
limit value
capacitor
output current
upper limit
lower limit
Prior art date
Application number
PCT/EP2013/073784
Other languages
English (en)
French (fr)
Other versions
WO2014095172A3 (de
Inventor
Christian STÖGER
Original Assignee
Continental Automotive Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Continental Automotive Gmbh filed Critical Continental Automotive Gmbh
Priority to CN201380066240.5A priority Critical patent/CN104871420B/zh
Priority to US14/652,889 priority patent/US10243458B2/en
Publication of WO2014095172A2 publication Critical patent/WO2014095172A2/de
Publication of WO2014095172A3 publication Critical patent/WO2014095172A3/de

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B45/00—Circuit arrangements for operating light-emitting diodes [LED]
    • H05B45/30—Driver circuits
    • H05B45/37—Converter circuits
    • H05B45/3725—Switched mode power supply [SMPS]
    • H05B45/38—Switched mode power supply [SMPS] using boost topology
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/40—Testing power supplies
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/1563—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators without using an external clock
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B45/00—Circuit arrangements for operating light-emitting diodes [LED]
    • H05B45/30—Driver circuits
    • H05B45/37—Converter circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B45/00—Circuit arrangements for operating light-emitting diodes [LED]
    • H05B45/30—Driver circuits
    • H05B45/37—Converter circuits
    • H05B45/3725—Switched mode power supply [SMPS]
    • H05B45/375—Switched mode power supply [SMPS] using buck topology

Definitions

  • the invention relates to a method and a device for hysteresis control of the output voltage of a DC-DC converter within a defined by a lower limit and an upper limit hysteresis, wherein a switch of the DC-DC converter when leaving the
  • Hysteresis range is switched.
  • a regulation is indispensable to adapt the output voltage of the converter to the changing load resistance can.
  • Typical current regulators e.g.
  • PI controllers can compensate for slow effects such as temperature or age-dependent effects, and sometimes slowly fluctuating input voltages, they can not handle fast-changing loads, such as LED groups, because of the slow response of the integrating loop and generate over- or undercurrents, which may, for example, lead to a flickering light.
  • a disadvantage of such a regulation is that the switching time not only depends on the output voltage but also on the current and other parameters, such as comparator delays, the gate voltage of the FET device. Switch of the transducer, the magnitude of the gate driver, etc. For this reason, it is almost always over- and under ⁇ shortfalls in the output voltage, the amplitude of the over- and undershoots of the switching time point and from the rise or fall of the current depends. However, both the rise and fall of the current depend on the difference between the input and output voltages, both of which vary. A deviation of the mean current from the default value is therefore almost inevitable. It is an object of the invention to propose an economical solution for a control, which allows a compensation of all voltage and time-dependent effects.
  • the invention is also intended to operate a wide output current range and to provide flexible, possibly highly fluctuating output voltages. It would further be desirable for the influence of variations in the input voltage and changing supply levels at the input to be as low as possible. Apart from that, the input current should not rise or fall too fast, so as not to disturb any upstream transducers. Finally, it should be a largely given temperature and Old ⁇ approximate influences unimpaired operation.
  • the inventive method of the initially mentioned type solves this problem by at least one limit value for the compensation of switching delays is changed.
  • at least one compensation circuit for changing a limit value is connected to the switching means in a corresponding manner to achieve the stated object.
  • a hysteresis range Minor change of a limit value corresponds to a ten ⁇ denziell earlier switching time, relative to the predecessor.
  • an increase in the hysteresis range generally leads to a lower switching frequency.
  • a compensation circuit for lowering the lower limit value and a compensation circuit for raising the upper limit value can be provided.
  • Voltage- a particularly fast compensation and zeitab ⁇ -dependent effects can be achieved if cut when leaving the hysteresis range, the lower limit corresponding to the amount exceeding the upper limit value and / or the upper limit value is raised according to the extent of falling below the lower limit value.
  • the extent of exceeding or undershooting in a memory element, in particular in a respectively associated capacitor can be recorded.
  • the retained value can be accessed at a later date as needed, and this For example, be subtracted from a default limit. In this case, erasing the memory element does not result in the loss of all limits, but only clears the change held in the memory element.
  • the respective compensation circuit ⁇ a having the lower limit value or upper limit value associated with said registering circuit.
  • each registration circuit having a capacitor and a diode connected in series with the capacitor.
  • the diode determines on the one hand the sign of the charging process, i. whether the capacitor is charged when exceeding or falling below the respective limit and also ensures that the capacitor retains its charge after the switching operation of the converter.
  • each registration circuit has a compensation amplifier for converting the voltage applied to the capacitor into a current, wherein a discharge of the capacitor is substantially avoided.
  • the memory element has been found to be advantageous if it is periodically, preferably at re ⁇ entry of the output voltage in the hysteresis, reset.
  • resonance effects ie, a build-up of the limit value changes to ever larger amplitudes, can be prevented.
  • the time for resetting may not be before the actual switching time, since as long as an opposite (the other side) associated memory element can be updated according to the overshoot or undershoot.
  • the re-entry into the hysteresis area is an easily recognizable point in time, which in any case lies after the switching time and before any escape from the hysteresis area on the respectively opposite side.
  • the corresponding function can be achieved by the registration circuit for discharging the capacitor having a reset switch.
  • the reset switch is connected in parallel to the capacitor, so that a closed reset switch brings the charge of the capacitor and thus the voltage across the capacitor to zero.
  • a short time window is already sufficient relative to the period of the converter, since the discharge occurs almost immediately.
  • the reset switch In order for the registration circuit to be able to retain charge again later, the reset switch must be reopened after discharge of the respective capacitor. For this reason, it is favorable if the reset switch of the lower limit associated registration circuit is connected via a pulse generator with a switching means for signaling an exceeding of the upper limit and the reset switch of the upper limit associated registration circuit via a pulse generator with a switching means for signaling a shortfall the lower limit is connected.
  • the duration of the pulses generated by the pulse generators must be sufficient to achieve a complete discharge of the capacitors, but may not be so long that the respective reset switch may not be timely, i. before the next exit from the hysteresis area, reopened.
  • the Pulsge ⁇ generators may be respectively set to during the reentry of the output voltage in the hysteresis range to each conces- associated reset switch, preferably after a certain delay, temporarily, preferably for about 10 ns, close.
  • a lowest ⁇ stand capacitor is charged via a diode according to the difference between the output voltage and the lower limit
  • the low-pass capacitor retains its charge after the switching operation and during the subsequent increase of the output voltage due to the diode and the upper limit accordingly remains offset;
  • a maximum ⁇ stand capacitor is charged via a diode according to the difference between the upper limit and the output voltage
  • the peak-state capacitor retains its charge after the switching operation and during the subsequent fall of the output voltage due to the diode and the lower limit accordingly remains offset;
  • the low-level capacitor and the highest-level capacitor each correspond to a memory element. If the memory elements are to be reset periodically, as explained above, an intermediate step may be used in the described method. be pushed, being
  • el causes a de ⁇ charge of the peak capacitor when resetting the underflow signal and the lower limit is raised to the original value; or jl) causes a discharge of the low-level capacitor when resetting the excess signal and the upper limit is lowered to the original value.
  • a simple and economical realization of the present device is that a medium current sink a
  • Presets reference value and the limits are preferably predetermined by two substantially identical half-wave sources
  • the middle current sink is connected directly to the measuring means and the measured output voltage refers to the reference value and wherein the half-wave sources via voltage divider resistors with the measuring means and Mit ⁇ telstromsenke are connected, so that applied to the voltage ⁇ divider resistors adjacent nodes comparison voltages for detecting an exit of the output voltage from the hysteresis region.
  • the medium current sink for example, take about one-thousandth of the output current ⁇ .
  • the measuring means would in this case be configured to deliver a current scaled relative to the output current.
  • the two half-wave sources define the
  • Limit values relative to the middle point or reference value defined by the middle current sink and thus the original hysteresis range They should be fine-tuned, as an error in the tuning would result in a shift in the average output current value achieved.
  • the measuring means and switching means including the compensation circuits and any components connected therebetween are accommodated in an integrated circuit, preferably a shunt resistor for current measurement on the DC voltage converter and / or a switch, in particular a FET, for Switching on / off a voltage on a wall ler inductance are also integrated.
  • an integrated circuit preferably a shunt resistor for current measurement on the DC voltage converter and / or a switch, in particular a FET, for Switching on / off a voltage on a wall ler inductance are also integrated.
  • FIG. 1 shows a schematic block diagram of a DC voltage transformer chain for supplying an LED group.
  • FIG. 2 is a diagram of the current waveform in a HystE ⁇ rese-regulator according to the prior art.
  • FIG. 3 shows a detail from FIG. 2, according to the region III in FIG. 2;
  • Figure 4 is a diagram of a voltage curve and the ge ⁇ ner striving signals at a control according to the vorlie ⁇ constricting process.
  • FIG. 5 shows a schematic block diagram of a preferred device for carrying out the method illustrated in FIG. 4.
  • Fig. 1 shows the basic structure of a typical application scenario of the method and the device according to the invention. It is a chain 1 of
  • the DC converters 2, 3 with an up-converter (Boost converter) 2 and a buck converter 3.
  • the up-converter 2 is connected to a (on-board) mains voltage 4, which it converts to a higher Supply voltage 5 converts.
  • the buck converter 3 or, in general, a plurality of buck converters are connected to the supply voltage 5 provided and generate a predetermined output current 6 therefrom.
  • the output voltage of the buck converter 3 is therefore regulated in such a way that it depends on the connected load resistance (FIG. not shown) the pre-de-defined output current ⁇ 6 causes.
  • the DC-DC converter 2, 3 have - in a known per se and therefore not shown in detail or described manner - a in Substantially periodically operating switch (see switch 7 in Fig.
  • the desired output voltage or the desired output current 6 of the buck converter 3 is achieved by appropriate adjustment or regulation of the charging and discharging cycles of the energy store.
  • a curve 8 of the output current 6 of a corresponding, known in the prior art hysteresis regulator is shown in Fig. 2.
  • the abscissa t is a time axis, wherein the scaling is selected so that about two full charge / discharge cycles of the energy storage can be seen.
  • the ordinate represents the output current I 6 of the regulated converter 3 is applied, wherein the two horizontal dashed lines of the mark 9, 10 a lower limit and an upper limit value 9 10 From ⁇ transient current. 6
  • the range between the two limit values 9, 10 is the hyteresis range 11.
  • the predetermined value of the output current 6 should normally be in the middle of the hysteresis range 11 between the two limit values 9, 10.
  • the current path 8 shown begins 6 exceeds the upper limit 10 with a loading section 12. As soon as the output current, the charging portion is terminated 12 and it starts a discharge section 13. This occurs due to a Wegver ⁇ delay At (see. Fig. 3) often exceeding the upper limit 10. the same applies for the defect rate is below the lower limit 9. here, once the output current 6 reaches the lower limit 9, the Entla ⁇ deabterrorism completed 13 and a new loading section 14 started.
  • the mean value of the output current 6 over one or more cycles should correspond to the predetermined value. This goal can only be achieved if the overshoots and undershoots of the two limit values 10, 9 would be identical in one cycle. However, this is not the case in practice since, for example, fluctuations in the supply voltage 5 and the load resistance contribute to constantly changing and rapidly changing conditions.
  • the transition from the second loading section 14 to the second unloading section 15 is shown in FIG. 2 by the rectangular area III marked and shown in Fig. 3 in detail.
  • the graph axes t, I are therefore identical to FIG. 2.
  • the horizontal dashed line represents the upper limit 10 of the From ⁇ transient current 6.
  • Output current 6 a value which is a difference ⁇ above the upper limit value 10.
  • the amount ⁇ of the excess must first be discharged before the output current 6 is again within, i. in this case below, the upper limit is 10.
  • the pitches of the loading section 14 and the discharge section 15 are generally different.
  • a constant switching delay ⁇ t thus leads to different current differences ⁇ , the greater the difference ⁇ , the greater the slope of the delayed section 14, 15 (this of course also applies with a negative sign, ie in the region of the lower limit value 9).
  • this effect also contributes to the variations in the difference ⁇ .
  • slower changes for example due to be temperature influences Old ⁇ approximately phenomena, considered or. Without additional control or compensation, the mean value of the current 6 generated by the down converter 3 often deviates greatly from the predetermined value under the enumerated influences.
  • the limit values 19, 20 change here as a function of the time t.
  • the lower and upper limit values 19, 20 rep ⁇ presenting dotted lines have a varying generally stepped course, wherein the lower limit 19 periodically returns to a lower base value 21 and the upper limit value 20 periodically returns to an upper base value 22.
  • the limit values 19, 20 are changed according to the present method: as soon as the output current 6 reaches the upper limit value 20, the lower limit value 19 begins to decrease symmetrically with the further increasing output current 6, corresponding to the extent of the overshoot.
  • the lower limit value 19 correspondingly reaches a minimum 25. At this minimum 25, the lower limit value 19 remains even when the output current 6 already drops again.
  • the output current 6 then decreases until it reaches the (modified) lower limit value 19, ie the value of the minimum 25.
  • the upper limit value 20 is raised symmetrically with the curve 17 of the decreasing output current 6-analogously to the change of the lower limit value 19.
  • the output current 6 reaches a minimum 26 when the discharge section 27 is terminated and the subsequent charging section 28 begins.
  • the upper limit value of 20 at this time he ⁇ handed Maximum 29 is held firmly ⁇ during the charging portion 28th
  • the lower limit value 19 is reset to the lower base value 21.
  • the bottom line 34 is an underflow signal S ("Set”)
  • the middle line 35 is an overrun signal R (“Reset”)
  • the top line 36 is a control signal Q.
  • the control signal Q is applied to the switch 7 (see FIG Down converter 3 (see Fig. 1) applied, but a delay between a change of the control signal Q and the switching of the switch 7 is to be considered.
  • All three signals Q, R, S are binary and therefore assume only the value 0 or 1 or "off” or “on”.
  • "setting” a signal means that it takes the value 1 / on and “resetting” a signal that it takes the value 0 / off.
  • the output current 6 is smaller than the lower limit value 19 and therefore the Unterschrei ⁇ tion signal S set and the excess signal R reset.
  • set underflow signal S ver ⁇ go always causes the control signal Q is set.
  • the underflow signal S is reset.
  • the resetting of the underflow signal S or the overflow signal R has no direct influence on the control signal Q, which therefore maintains its state (on). Therefore, the switch 7 of the buck converter 3 remains closed, the output current 6 continues to increase, and the overflow signal R remains reset.
  • the excess signal R is set and, as a result of the process, the control signal Q is reset.
  • Resetting the limits 19, 20 to the respective Base values 21, 22 are also related to the described signals S, R:
  • the undershoot signal S When the undershoot signal S is reset, the raising of the lower limit value 19 to the lower base value 21 is initiated, this change being triggered only with a delay.
  • the (optional) delay is to ensure that the lower limit value 19 is not immediately lifted when About ⁇ below the lower (downwardly changed) limit value 19, and the underflow signal S will be triggered again due to the thus lower than the lower limit value 19 output current.
  • the upper limit 20 (changed upwards) is lowered to the upper basic value 22 as soon as or shortly after the excess signal R is reset.
  • a device 37 set up for carrying out the present method is shown in FIG. 5 on the basis of a schematic block diagram.
  • a switch 7 of a down-converter 3 see FIG. 1
  • a shunt resistor 18 connected on the output side to the down converter 3 are indicated schematically.
  • the switch 7 is preferably a semiconductor switch, in particular a FET. Both the switch 7 and the shunt resistor 18 are here outside of an indicated with a border integrated circuit 38. However, it would also be conceivable to include the switch 7 and / or the shunt resistor 18 to simplify assembly in the integrated circuit 38.
  • a measuring amplifier 39 is connected to the shunt resistor 18 belonging to a load circuit (not shown).
  • the measuring amplifier 39 measures the voltage drop across the shunt Resistor 18 and thus indirectly to the - flowing through the shunt resistor 18 - load or output current 6 of the down converter 3.
  • the measuring amplifier 39 outputs a current Ii, which is proportional to the voltage drop across the shunt resistor 18 and thus proportional to the output current 6 is.
  • the shunt resistor 18 and the measuring amplifier 39 may be selected so that at an output current 6 of 1 A, the amplifier 39 outputs a current Ii of 1 mA.
  • a middle current sink 40 is connected to the output of the measuring amplifier 39.
  • the means current sink 40 takes -sver ⁇ understandable, taking into account the scaling and the proportionality factor between the output current 6 and the output of the measuring amplifier 39 current Ii - a proportion Iavg of the emitted by the measuring amplifier 39 current Ii, which corresponds to the predefined or desired average output current corresponds.
  • the remaining current (Ii - Iavg) flows through a network 41 of amplifier resistors 42, 43, 44, which connects the output of the measuring amplifier 39 and the middle current sink 40 with two half-vibration sources 45, 46 and -senken.
  • the amplifier resistors 42, 43, 44 convert the current generated by the current sources 40, 45, 46 and amplifiers 39, 47, 48 and. removed current into voltages.
  • the half-wave sources 45, 46 are therefore current sources or sinks, which ensure that the voltage applied to the respectively associated amplifier resistors 43, 44, the relative position of the measured output ⁇ current 6 to the respective (lower or upper) limit value 19, 20th (see Fig. 4).
  • Two comparators 49, 50 monitor the voltage between the input 51 of the resistor network 41 (input voltage, hereinafter also referred to as 51 for simplicity) and each one of the two outputs 52, 53 (lower output voltage and upper output voltage, respectively) also referred to as 52 and 53, respectively).
  • the comparators 49, 50 are connected with the opposite sign to the resistor network 41, ie, the input 51 of the resistor network 41 is located at the upper comparator 50 at the positive input and at the lower comparator 49 at the negative input.
  • the comparators 49, 50 a signal S, R at its output.
  • the outputs of the comparators 49, 50 are connected to an RS flip-flop switch 54, wherein the signal of the upper comparator 50 is the overflow signal R and the signal of the lower comparator 49 is the undershoot signal S.
  • the two signals R, S control the occurring at the output of the RS flip-flop switch 54 control signal Q in the manner described in connection with Fig. 4:
  • the output of the RS flip-flop switch 54 is connected to a gate driver 55 which converts the control signal Q into a voltage suitable for driving the converter switch 7.
  • the present device 37 thus determines, based on the control signal Q, the switching times between the charging sections 23, 28 and the discharge cut-outs 27, 32 (see Fig. 4) of the controlled DC-DC converter 3 or its energy store (eg its inductance).
  • a compensation circuit 56, 57 is connected to the inputs of the upper comparator 50 and those of the lower comparator 49, respectively.
  • the compensation circuits 56, 57 each comprise a registering circuit 58, 59 and a compensation amplifier 47, 48.
  • the registering circuits 58, 59 each have a diode 60, 61 and a storage element in the form of a capacitor ⁇ or 63, wherein the diode 60 , 61 is directed in both cases in the direction from the positive input of the comparator 49, 50 to the negative input.
  • the capacitor 62, 63 can thus each be charged only if the output signal of the respective comparator 49, 50 is set.
  • the comparators 49, 50 - as mentioned above - are working with the opposite sign advantages, the same also applies to the registration obligations scarf ⁇ 58, 59 and their diodes 60, 61st
  • the capacitor 51 of the lower register 58 is charged when the input voltage 51 becomes low the lower output voltage 52 decreases, respectively, the capacitor or peak capacitor 63 of the upper registering circuit 59 is charged when the input voltage 51 rises above the upper output voltage 53.
  • the registration circuits 58, 59 thus operate as peak rectifiers, each registering the maximum of the voltage reached in the diode direction based on the charge of the capacitor 62, 63. Exactly in each case the voltage peak minus the forward voltage of each of the capacitor 62, 63 upstream diode 60, 61 registered.
  • the registering circuits 58, 59 in addition, arranged such that the capacitors 62, 63, at least the upper capacitor 63 are not charged during the startup of the device, ie, during approximately the first half of the first charging section.
  • a compensation amplifier 47, 48 Connected to the capacitors 62, 63 of the registering circuits 58, 59 is in each case a compensation amplifier 47, 48, which generates a compensation current as a function of the voltage applied to the associated capacitor 62, 63.
  • the outputs of the compensation amplifiers 47, 48 are cross-connected to the opposite outputs 53, 52 of the resistor network 41.
  • the upper compensation amplifier 48 connected to the capacitor 63 of the upper registering circuit 59 generates a compensation current which lowers the lower output voltage 52 in proportion to the charge of the capacitor 63; the lower compensation amplifier 47 connected to the capacitor 62 of the lower register circuit 58 generates a compensation current which boosts the upper output voltage 53 in proportion to the charge of the capacitor 62.
  • the compensation amplifiers 47, 48 are set up such that the compensation currents are scaled in coordination with the measuring amplifier 39 and the half-vibration sources 45, 46.
  • a current corresponding to half the oscillation amplitude flows through the lower amplifier resistor 43 plus a compensation current generated by the upper compensation amplifier 48.
  • the two registering circuits 58, 59 each have a reset switch 65, 66.
  • the reset switches 65, 66 are - like the Kompen ⁇ tion amplifier 47, 48 - connected on both sides with the respective capacitor 62, 63, so that a closed reset switch 65, 66 discharges the associated capacitor 62, 63.
  • the control inputs of the reset switches 65, 66 are each connected to a pulse generator 67, 68, the reset switch 66 of the upper compensation circuit 57 having a lower pulse generator 67 and the reset switch 65 of the lower compensation circuit 56 having an upper pulse generator 68 (the connections are with the same letter A, B) is connected.
  • the pulse generators 67, 68 are part of the lower and upper compensation circuits 56, 57, respectively, connected to the output of the associated comparator 49, 50 and configured to provide a pulse signal having a predetermined width, for example, approximately, upon resetting of the comparator signal S, R 10 ns, leave.
  • the upper registering circuit 59 is reset or discharge the capacitor 63 and resetting of the signal exceeding the lower R Regist ⁇ rierscrien 58 are reset or discharged the capacitor 62 when resetting the underflow signal S.
  • the ripple of the output current is out ⁇ 6 increased in the present process in favor of a significantly lower deviation of the mean value from the predetermined total value over the use of the constant limit values.
  • this effect can be counteracted by adapting the base values 21, 22 of the limit values 19, 20 accordingly, ie the lower base value 21 can be correspondingly increased and the upper base value 22 can be reduced accordingly, so that shorter time intervals between the switching operations and thus a lower Ripple is achieved.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Dc-Dc Converters (AREA)

Abstract

Verfahren und Einrichtung zur Überwachung des Ausgangsstroms (6) eines Gleichspannungswandlers (3) und mit Schaltmitteln (49, 50, 4) zum Umschalten eines Schalters (7) des Gleichspannungswandlers (3) gemäß einer Hysterese-Regelung des Ausgangsstroms (6) eines Gleichspannungswandlers (3) innerhalb eines von einem unteren Grenzwert (19) und einem oberen Grenzwert (20) definierten Hysteresebereichs (30), wobei ein Schalter (7) des Gleichspannungswandlers (3) beim Verlassen des Hysteresebereichs (30) von Schaltmittel (49, 50, 54) umgeschaltet wird und zumindest ein Grenzwert (19, 20) zur Kompensation von Schaltverzögerungen mittels einer mit den Schaltmitteln (49, 50, 54) verbundenen Kompensationsschaltung (56, 57) geändert wird.

Description

Beschreibung
Verfahren und Vorrichtung zur Hysterese-Regelung der Ausgangsspannung eines Gleichspannungswandlers
Die Erfindung betrifft ein Verfahren und eine Vorrichtung zur Hysterese-Regelung der Ausgangsspannung eines Gleichspannungswandlers innerhalb eines von einem unteren Grenzwert und einem oberen Grenzwert definierten Hysteresebereichs, wobei ein Schalter des Gleichspannungswandlers beim Verlassen des
Hysteresebereichs umgeschaltet wird. Bei der Verwendung von Gleichspannungswandlern zur Konstant- Stromversorgung veränderlicher Lasten ist eine Regelung unverzichtbar, um die Ausgangsspannung des Wandlers dem sich ändernden Lastwiderstand anpassen zu können. Typische Stromregler, z.B. PI-Regler, können zwar langsame Effekte, wie temperatur- oder alterungsabhängige Effekte, und unter Umständen langsam relativ schwankende Eingangsspannungen kompensieren, mit schnell veränderlichen Lasten, wie sie beispielsweise bei LED-Gruppen auftreten, können sie jedoch wegen der langsamen Reaktion der Integrierschleife nicht umgehen und erzeugen Über- oder Unterströme, was beispielsweise zu einem flackernden Licht führen kann.
Deutlich erfolgsversprechender ist in diesem Fall eine Hysterese-Regelung wie oben angeführt, welche auf das Schalt¬ verhalten des Wandlers Einfluss nimmt, um eine der geänderten Last entsprechende Ausgangsspannung und somit den gewünschten Strom bereitzustellen. Die Zeit zwischen zwei Schaltvorgängen des Wandlers hängt dabei von der gemessenen Ausgangsspannung ab und kann sich von Zyklus zu Zyklus ändern. Dadurch können auch Verbraucher mit einer sich dynamisch und sehr schnell ändernden Last mit einem einigermaßen konstanten Strom versorgt werden.
Von Nachteil bei einer derartigen Regelung ist, dass der Umschaltzeitpunkt nicht nur von der Ausgangsspannung abhängt, sondern auch vom Strom und von anderen Parametern, wie von Verzögerungen von Komparatoren, der Gate-Spannung des FET- Schalters des Wandlers, der Stärke des Gate-Treibers etc. Aus diesem Grund kommt es so gut wie immer zu Über- und Unter¬ schreitungen bei der Ausgangsspannung, wobei die Amplitude der Über- und Unterschreitungen vom SchaltZeitpunkt und vom Anstieg bzw. Abfall des Stroms abhängt. Sowohl Anstieg als auch Abfall des Stroms hängen aber wiederum von der Differenz zwischen Eingangs- und Ausgangsspannung ab, welche beide schwanken. Eine Abweichung des mittleren Stroms vom Vorgabewert ist daher nahezu unvermeidlich . Es ist Aufgabe der Erfindung, eine wirtschaftliche Lösung für eine Regelung vorzuschlagen, welche eine Kompensation sämtlicher spannungs- und zeitabhängiger Effekte erlaubt. Die Erfindung soll außerdem einen breiten Ausgangsstrombereich bedienen und flexible, unter Umständen stark schwankende Ausgangsspannungen bereitstellen können. Es wäre weiters wünschenswert, dass der Einfluss von Schwankungen der Eingangsspannung und von wechselnden Versorgungsniveaus am Eingang möglichst gering ist. Davon abgesehen sollte der Eingangsstrom nicht zu schnell steigen oder fallen, um etwaige vorgeordnete Wandler nicht zu stören. Schließlich sollte eine weitgehend von Temperatur- und Alte¬ rungsseinflüssen unbeeinträchtigte Arbeitsweise gegeben sein.
Das erfindungsgemäße Verfahren der eingangs angeführten Art löst diese Aufgabe, indem zumindest ein Grenzwert zur Kompensation von Schaltverzögerungen geändert wird. Bei der korrespondierenden erfindungsgemäßen Einrichtung ist zur Lösung der genannten Aufgabe in entsprechender Weise mit den Schaltmitteln zumindest eine Kompensationsschaltung zur Änderung eines Grenzwerts verbunden.
Im Gegensatz zur bekannten Regelung mit festem Hysteresebereich wird beim vorliegenden Verfahren bzw. bei der vorliegenden
Einrichtung der Hysteresebereich zur Kompensation der Über- und Unterschreitungen angepasst indem, einer der Grenzwerte oder beide Grenzwerte geändert werden. Durch eine solche Veränderung kann der effektive SchaltZeitpunkt des geregleten Wandlers indirekt korrigiert werden: eine den Hysteresebereich ver- kleinernde Änderung eines Grenzwerts entspricht einem ten¬ denziell früheren Schaltzeitpunkt, bezogen auf den Vorgänger. Eine Vergrößerung des Hysteresebereichs führt dagegen im Allgemeinen zu einer geringeren Schaltfrequenz. Um die angestrebte Kompensation ohne Erhöhung der ursprünglichen Schaltfrequenz zu erreichen, ist es günstig, wenn beim Austritt der Ausgangsspannung aus dem Hysteresebereich der einer Austrittsseite gegenüberliegende Grenzwert symmetrisch zum Aus¬ tritt geändert wird. Aufgrund der Hysterese-Regelung kann somit ein möglichst konstanter Mittelwert erzielt werden, da der für den Austritt erantwortliche "verspätete" SchaltZeitpunkt mit einer absichtlich eingeführten Verzögerung auf der gegenüberliegenden Seite des Hysteresebereichs kompensiert wird. Die Welligkeit der Ausgangsspannung wird dadurch zwar insgesamt erhöht, aber zugleich werden die Abweichungen des Mittelwerts vom Vorgabewert erheblich reduziert.
Bei der erfindungsgemäßen Einrichtung kann dementsprechend eine Kompensationsschaltung zum Absenken des unteren Grenzwerts und eine Kompensationsschaltung zum Anheben des oberen Grenzwerts vorgesehen sein.
Eine besonders schnelle Kompensation spannungs- und zeitab¬ hängiger Effekte kann erzielt werden, wenn beim Verlassen des Hysteresebereichs der untere Grenzwert entsprechend dem Ausmaß einer Überschreitung des oberen Grenzwerts gesenkt und/oder der obere Grenzwert entsprechend dem Ausmaß der Unterschreitung des unteren Grenzwerts gehoben wird. In diesem Fall wird eine Kompensation bereits etwa nach einer halben Schalt-Periode, d.h. beim folgenden SchaltZeitpunkt erzielt.
Um eine geeignete, an die Schwankungsamplitude angepasste Kompensation und Änderung des Grenzwerts zu ermöglichen, kann das Ausmaß der Überschreitung bzw. der Unterschreitung in einem Speicherelement, insbesondere in einem jeweils zugehörigen Kondensator, festgehalten werden. Somit kann zur Bestimmung des geänderten Grenzwerts auf den festgehaltenen Wert bei Bedarf zu einem späteren Zeitpunkt zugegriffen werden und dieser bei- spielsweise von einem Vorgabe-Grenzwert abgezogen werden. In diesem Fall hat ein Löschen des Speicherelements nicht den Verlust sämtlicher Grenzwerte zufolge, sondern es wird nur die im Speicherelement festgehaltene Änderung gelöscht. Bei der erfindungsgemäßen Einrichtung ist es in diesem Zusammenhang vorteilhaft, wenn die jeweilige Kompensations¬ schaltung eine dem unteren Grenzwert bzw. eine dem oberen Grenzwert zugeordnete Registrierschaltung aufweist.
Eine einfache Implementierung der Registrierschaltungen kann etwa dadurch erzielt werden, dass jede Registrierschaltung einen Kondensator sowie eine mit dem Kondensator in Reihe geschaltete Diode aufweist. Die Diode legt dabei einerseits das Vorzeichen des Ladevorgangs fest, d.h. ob der Kondensator bei Über- bzw. Unterschreitung des jeweiligen Grenzwerts geladen wird, und sorgt außerdem dafür, dass der Kondensator nach dem Schaltvorgang des Wandlers seine Ladung behält.
Weiters ist es vorteilhaft, wenn jede Registrierschaltung einen Kompensationsverstärker zur Umwandlung der am Kondensator anliegende Spannung in einen Strom aufweist, wobei eine Entladung des Kondensators im Wesentlichen vermieden wird.
In Bezug auf das Speicherelement hat sich als vorteilhaft herausgestellt, wenn es periodisch, bevorzugt beim Wieder¬ eintritt der Ausgangsspannung in den Hysteresebereich, zurückgesetzt wird. Durch ein Zurücksetzen können Resonanzeffekte, d.h. ein Aufschaukeln der Grenzwertänderungen zu immer größeren Amplituden, verhindert werden. Der Zeitpunkt zum Zurücksetzen darf jedenfalls nicht vor dem tatsächlichen SchaltZeitpunkt liegen, da so lange noch ein gegenüberliegendes (der jeweils anderen Seite zugeordnetes) Speicherelement entsprechend der Über- bzw. Unterschreitung aktualisiert werden kann. Der Wiedereintritt in den Hysteresebereich ist ein einfach erkennbarer Zeitpunkt, der jedenfalls nach dem SchaltZeitpunkt und vor einem etwaigen Austritt aus dem Hysteresebereich auf der jeweils gegenüberliegenden Seite liegt. Bei der vorliegenden Einrichtung kann die entsprechende Funktion dadurch erzielt werden, dass die Registrierschaltung zur Entladung des Kondensators einen Rückstellschalter aufweist. Der Rückstellschalter ist dabei parallel zum Kondensator geschaltet, so dass ein geschlossener Rückstellschalter die Ladung des Kondensators und somit die Spannung am Kondensator auf Null bringt. Hierfür genügt bereits ein relativ zur Periode des Wandlers kurzes Zeitfenster, da die Entladung quasi sofort eintritt .
Damit die Registrierschaltung später wieder Ladung behalten kann, muss der Rückstellschalter nach erfolgter Entladung des jeweiligen Kondensators wieder geöffnet werden. Aus diesem Grund ist es günstig, wenn der Rückstellschalter der dem unteren Grenzwert zugeordneten Registrierschaltung über einen Pulsgenerator mit einem Schaltmittel zum Signalisieren einer Überschreitung des oberen Grenzwerts verbunden ist und der Rückstellschalter der dem oberen Grenzwert zugeordneten Registrierschaltung über einen Pulsgenerator mit einem Schaltmittel zum Signalisieren einer Unterschreitung des unteren Grenzwerts verbunden ist. Die Dauer der von den Pulsgeneratoren erzeugten Pulse muss dabei ausreichen, um eine vollständige Entladung der Kondensatoren zu erzielen, darf jedoch keinesfalls so lange sein, dass der jeweilige Rückstellschalter unter Umständen nicht rechtzeitig, d.h. vor dem nächsten Austritt aus dem Hysteresebereich, wieder geöffnet ist.
Damit bei der vorliegenden Einrichtung der günstigste Entladungszeitpunkt erzielt wird, können vorteilhaft die Pulsge¬ neratoren jeweils eingerichtet sein, um beim Wiedereintritt der Ausgangsspannung in den Hysterese-Bereich den jeweils zuge- ordneten Rückstellschalter, bevorzugt nach einer gewissen Verzögerung, vorübergehend, bevorzugt für etwa 10 ns, zu schließen .
Im Detail können die wesentlichen Verfahrensschritte eines Zyklus bzw. einer Periode des bevorzugten erfindungsgemäßen Verfahrens beginnend mit einer fallenden Ausgangsspannung innerhalb des Hysterese-Bereichs wie folgt zusammengefasst werden :
a) bei Unterschreitung des unteren Grenzwerts wird ein Un- terschreitungssignal gesetzt und ein Schließen des Schalters des Gleichspannungswandlers veranlasst ;
b) während einer Verzögerung des Schaltvorgangs wird ein Tiefst¬ stand-Kondensator über eine Diode entsprechend der Differenz zwischen der Ausgangsspannung und dem unteren Grenzwert aufgeladen;
c) der somit erreichte Wert des Tiefststand-Kondensators wird vom oberen Grenzwert addiert und der obere Grenzwert entsprechend der Spannungsdifferenz angehoben;
d) der Tiefststand-Kondensator behält nach dem Schaltvorgang und während des darauf folgenden Ansteigens der Ausgangsspannung aufgrund der Diode seine Ladung und der obere Grenzwert bleibt dementsprechend nach oben versetzt;
e) beim Überschreiten des unteren Grenzwerts wird das in Schritt a) gesetzte Unterschreitungssignal zurückgesetzt;
f) beim Überschreiten des oberen Grenzwerts wird ein Überschreitungssignal gesetzt und ein Öffnen des Schalters des Gleichspannungswandlers veranlasst;
g) während einer Verzögerung des Schaltvorgangs wird ein Höchst¬ stand-Kondensator über eine Diode entsprechend der Differenz zwischen dem oberen Grenzwert und der Ausgangsspannung aufgeladen;
h) der somit erreichte Wert des Höchststand-Kondensators wird vom unteren Grenzwert abgezogen und der untere Grenzwert entsprechend der Spannungsdifferenz abgesenkt;
i) der Höchststand-Kondensator behält nach dem Schaltvorgang und während des darauf folgenden Sinkens der Ausgangsspannung aufgrund der Diode seine Ladung und der untere Grenzwert bleibt dementsprechend nach unten versetzt;
j) beim Unterschreiten des oberen Grenzwerts wird schließlich das in Schritt f) gesetzte Überschreitungssignal zurückgesetzt;
Bei dem geschilderten Verfahren entsprechen der Tiefst- stand-Kondensator und der Höchststand-Kondensator jeweils einem Speicherelement. Wenn die Speicherelemente - wie weiter oben erklärt - periodisch zurückgesetzt werden sollen, kann bei dem beschriebenen Verfahren jeweils ein Zwischenschritt einge- schoben sein, wobei
el) beim Zurücksetzen des Unterschreitungssignals eine Ent¬ ladung des Höchststand-Kondensators veranlasst und der untere Grenzwert auf den ursprünglichen Wert angehoben wird; bzw. jl) beim Zurücksetzen des Überschreitungssignals eine Entladung des Tiefststand-Kondensators veranlasst und der obere Grenzwert auf den ursprünglichen Wert abgesenkt wird.
Eine einfache und wirtschaftliche Realisierung der vorliegenden Einrichtung besteht darin, dass eine Mittelstromsenke einen
Referenzwert vorgibt und die Grenzwerte bevorzugt von zwei im Wesentlichen identischen Halbschwingungsquellen vorgegeben sind, wobei die Mittelstromsenke direkt mit den Messmitteln verbunden ist und die gemessene Ausgangsspannung auf den Re- ferenzwert bezieht und wobei die Halbschwingungsquellen über Spannungsteiler-Widerstände mit den Messmitteln und der Mit¬ telstromsenke verbunden sind, so dass an den den Spannungs¬ teiler-Widerständen benachbarten Knoten Vergleichsspannungen zur Erkennung eines Austritts der Ausgangsspannung aus dem Hysterese-Bereich anliegen . Um hohe Verluste zu vermeiden und die abgegebene Wärme gering zu halten, kann die Mittelstromsenke beispielsweise etwa ein Tausendstel des Ausgangsstroms auf¬ nehmen. Die Messmittel wären in diesem Fall konfiguriert, um einen entsprechend gegenüber dem Ausgangsstrom skalierten Strom abzugeben. Die beiden Halbschwingungsquellen definieren die
Grenzwerte relativ zum durch die Mittelstromsenke festgelegten Mittelpunkt bzw. Referenzwert und damit den ursprünglichen Hysteresebereich. Sie sollten genau abgestimmt sein, da ein Fehler in der Abstimmung eine Verschiebung des erzielten Mit- telwerts des Ausgangsstroms zur Folge hätte.
Bei einer besonders günstigen Variante der vorliegenden Einrichtung sind die Messmittel und Schaltmittel inklusive der Kompensationsschaltungen und etwaiger dazwischen geschalteter Komponenten in einer integrierten Schaltung untergebracht, wobei bevorzugt ein Shunt-Widerstand zur Strommessung am Gleich¬ spannungswandler und/oder ein Schalter, insbesondere ein FET, zum Aus-/Einschalten einer Spannung an einer Wand- ler-Induktivität ebenfalls integriert sind. Diese Bauform erlaubt aufgrund der geringen Bauteilanzahl und des geringen Platzverbrauchs eine einfach Integration in bestehende Wand¬ ler-Konzepte . Die Erfindung wird nachfolgend anhand von besonders bevorzugten Ausführungsbeispielen, auf die sie jedoch nicht beschränkt sein soll, und unter Bezugnahme auf die Zeichnung noch weiter erläutert. In der Zeichnung zeigen dabei im Einzelnen:
Fig. 1 ein schematisches Blockschaltbild einer Gleich- spannungswandler-Kette zur Versorgung einer LED-Gruppe;
Fig. 2 ein Diagramm des Stromverlaufs bei einem Hyste¬ rese-Regler gemäß dem Stand der Technik;
Fig. 3 einen Ausschnitt aus Fig. 2, gemäß dem Bereich III in Fig. 2;
Fig. 4 ein Diagramm eines Spannungsverlaufs und der ge¬ nerierten Schaltsignale bei einer Regelung gemäß dem vorlie¬ genden Verfahren; und
Fig. 5 ein schematisches Blockschaltbild einer bevorzugten Einrichtung zur Durchführung des in Fig. 4 illustrierten Verfahrens.
Fig. 1 zeigt den grundsätzlichen Aufbau eines typischen Anwendungsszenarios des erfindungsgemäßen Verfahrens bzw. der Vorrichtung. Dabei handelt es sich um einer Kette 1 von
Gleichspannungswandlern 2, 3 mit einem Aufwärts-Wandler (Bo- ost-Konverter) 2 und einem Abwärts-Wandler (Buck-Konverter) 3. Der Aufwärts-Wandler 2 ist mit einer (Bord- ) etzspannung 4 verbunden, welche er in eine höhere Versorgungsspannung 5 umwandelt. Der Abwärts-Wandler 3 bzw. im Allgemeinen mehrere Abwärts-Wandler sind mit der bereitgestellten Versorgungs- Spannung 5 verbunden und erzeugen davon ausgehen einen vorgegebenen Ausgangsstrom 6. Die Ausgangsspannung des Abwärts- Wandlers 3 wird demzufolge dahingehend geregelt, dass sie je nach angeschlossenem Lastwiderstand (nicht abgebildet) den vorde¬ finierten Ausgangsstrom 6 bewirkt. Die Gleichspannungswandler 2, 3 weisen - in an sich bekannter und daher nicht näher gezeigter oder beschriebener Weise - einen im Wesentlichen periodisch arbeitenden Schalter (vgl. Schalter 7 in Fig. 5) und einen oder mehrere Energiespeicher auf. Die gewünschte Ausgangsspannung oder der gewünschte Ausgangsstrom 6 des Abwärts-Wandlers 3 wird durch entsprechende Einstellung oder Regelung der Lade- und Entladezyklen des Energiespeichers erzielt. Ein Verlauf 8 des Ausgangsstroms 6 eines entsprechenden, im Stand der Technik bekannten Hysterese-Reglers ist in Fig. 2 dargestellt. Die Abszisse t ist eine Zeitachse, wobei die Skalierung so gewählt ist, dass etwa zwei volle Lade-/Entlade- zyklen des Energiespeichers ersichtlich sind. An der Ordinate I ist der Ausgangsstrom 6 des geregelten Wandlers 3 aufgetragen, wobei die beiden horizontalen gestrichelten Linien 9, 10 einen unteren Grenzwert 9 und einen oberen Grenzwert 10 des Aus¬ gangsstroms 6 markieren. Der Bereich zwischen den beiden Grenzwerten 9, 10 ist der Hyterese-Bereich 11. Der vorgegebene Wert des Ausgangsstroms 6 sollte üblicherweise in der Mitte des Hysterese-Bereichs 11 zwischen den beiden Grenzwerten 9, 10 liegen .
Der dargestellte Stromverlauf 8 beginnt mit einem Ladeabschnitt 12. Sobald der Ausgangsstrom 6 den oberen Grenzwert 10 überschreitet, wird der Ladeabschnitt 12 beendet und es beginnt ein Entladeabschnitt 13. Dabei kommt es aufgrund eine Schaltver¬ zögerung At (vgl. Fig. 3) häufig zu einer Überschreitung des oberen Grenzwerts 10. Dasselbe gilt analog für die Unter- schreitung des unteren Grenzwertes 9. Hier wird, sobald der Ausgangsstrom 6 den unteren Grenzwert 9 erreicht, der Entla¬ deabschnitt 13 beendet und ein neuer Ladeabschnitt 14 begonnen. Der Mittelwert des Ausgangsstroms 6 über einen oder mehrere Zyklen soll dem vorgegebenen Wert entsprechen. Dieses Ziel kann hier nur dann erreicht werden, wenn die Überschreitungen und Unterschreitungen der beiden Grenzwerte 10, 9 in einem Zyklus identisch wären. Dies ist jedoch in der Praxis nicht der Fall, da beispielsweise Schwankungen der Versorgungsspannung 5 und des Lastwiderstands zu sich ständig und schnell verändernden Be- dingungen beitragen.
Der Übergang vom zweiten Ladeabschnitt 14 zum zweiten Entla- deabaschnitt 15 ist in Fig. 2 durch den rechteckigen Bereich III markiert und in Fig. 3 im Detail dargestellt. Die Diagrammachsen t, I sind dementsprechend identisch mit Fig. 2. Die horizontale gestrichelte Linie markiert den oberen Grenzwert 10 des Aus¬ gangsstroms 6. Hier ist klar ersichtlich, dass das Umschalten vom Ladeabschnitt 14 in den Entladeabaschnitt 15 nicht sofort beim Erreichen des Grenzwerts 10 erfolgt, sondern erst nach einer Schaltverzögerung t . Da der Energiespeicher des Abwärts-Wand- lers 3 während der Zeit At weiterhin geladen wird, steigt auch der Ausgangsstrom 6 weiter. Am Umkehrpunkt 16 zwischen dem Ladeabschnitt 14 und dem Entladeabschnitt 15 erreicht der
Ausgangsstrom 6 einen Wert, der um eine Differenz ΔΙ oberhalb des oberen Grenzwerts 10 liegt. Nach dem Umkehrpunkt 16 muss während des Entladeabaschnitts 15 erst das Ausmaß ΔΙ der Überschreitung entladen werden, bevor der Ausgangsstrom 6 wieder innerhalb, d.h. in diesem Fall unterhalb, des oberen Grenzwerts 10 liegt.
Wie in Fig. 2 und 3 erkennbar, sind die Steigungen des Ladeabschnitts 14 und des Entladeabaschnitts 15 im Allgemeinen verschieden. Eine konstante Schaltverzögerung At führt somit zu verschiedenen Stromdifferenzen ΔΙ, wobei die Differenz ΔΙ desto größer ist, je größer die Steigung des verzögerten Abschnitts 14, 15 ist (wobei dies selbstverständlich auch mit negativem Vorzeichen, d.h. im Bereich des unteren Grenzwertes 9, gilt) . Neben der sich ändernden Versorgungsspannung 5 und der sich ändernden Last trägt dieser Effekt ebenfalls zu den Schwankungen der Differenz ΔΙ bei. Außerdem müssen auch langsamere Veränderungen, beispielsweise aufgrund von Temperatureinflüssen oder Alte¬ rungserscheinungen, berücksichtigt werden. Ohne eine zusätzliche Regelung oder Kompensation weicht der Mittelwert des vom Abwärtswandler 3 erzeugten Stroms 6 unter den aufgezählten Einflüssen häufig stark von dem vorgegebenen Wert ab.
In Fig. 4 ist ein Stromverlauf 17 bzw. ein Spannungsverlauf an einem Shunt-Widerstand 18 (vgl. Fig. 5) bei einer Stromregelung gemäß dem vorliegenden Verfahren dargestellt. Im Gegensatz zu Fig. 2 ändern sich hier die Grenzwerte 19, 20 in Abhängigkeit von der Zeit t. Die den unteren und oberen Grenzwert 19, 20 rep¬ räsentierenden gestrichelten Linien weisen einen variierenden allgemein stufenförmigen Verlauf auf, wobei der untere Grenzwert 19 periodisch zu einem unteren Basiswert 21 und der obere Grenzwert 20 periodisch zu einem oberen Basiswert 22 zurückkehrt. Dazwischen werden die Grenzwerte 19, 20 gemäß dem vorliegenden Verfahren verändert: sobald der Ausgangsstrom 6 den oberen Grenzwert 20 erreicht, beginnt der untere Grenzwert 19 sym¬ metrisch mit dem weiter steigenden Ausgangsstrom 6 zu sinken, entsprechend dem Ausmaß der Überschreitung. Wenn ein Ladeabschnitt 23 endet und der Ausgangsstrom 6 bzw. dessen Verlauf 17 ein Maximum 24 erreicht, erreicht der untere Grenzwert 19 dementsprechend ein Minimum 25. Bei diesem Minimum 25 verbleibt der untere Grenzwert 19 auch dann noch, wenn der Ausgangsstrom 6 bereits wieder sinkt.
Gemäß dem bekannten Regelungsprinzip sinkt der Ausgangsstrom 6 sodann, bis er den (veränderten) unteren Grenzwert 19, d.h. den Wert des Minimums 25, erreicht. Sobald der Ausgangsstrom 6 unter den unteren Grenzwert 19 sinkt, wird - analog zur Änderung des unteren Grenzwerts 19 - der obere Grenzwert 20 symmetrisch mit dem Verlauf 17 des sinkenden Ausgangsstroms 6 angehoben. Der Ausgangsstrom 6 erreicht ein Minimum 26, wenn der Entladeab- schnitt 27 beendet wird und der darauf folgende Ladeabschnitt 28 beginnt. Das vom oberen Grenzwert 20 zu diesem Zeitpunkt er¬ reichte Maximum 29 wird während des Ladeabschnitts 28 fest¬ gehalten. Sobald der Ausgangsstrom 6 während des Ladeabschnitts 28 den unteren Grenzwert 19 übersteigt, wird der untere Grenzwert 19 auf den unteren Basiswert 21 zurückgesetzt bzw. angehoben. Dort verbleibt der untere Grenzwert 19, während der Ausgangsstrom 6 den Hysterese-Bereich 30 durchquert. Erst wenn der Ausgangs¬ strom 6 wieder den oberen (nunmehr veränderten) Grenzwert 20, bzw. in diesem Fall den Wert des Maximums 29, übersteigt, wird der untere Grenzwert 19 - wie erläutert - wieder gesenkt. In gleicher Weise wird der obere Grenzwert 20 bis auf den oberen Basiswert 22 zurückgesetzt bzw. gesenkt, nachdem der Aus¬ gangsstrom 6 nach einem Maximum 31 während eines Entladeabschnitts 32 wieder unter den oberen Grenzwert 20 sinkt. Im unteren Teil 33 von Fig. 4 sind die mit den beschriebenen Vorgängen verbundenen Signale S, R, Q (vgl. auch Fig. 5) bzw. deren zeitlicher Verlauf dargestellt. Im Einzelnen stellt die unterste Linie 34 ein Unterschreitungssignal S („Set"), die mittlere Linie 35 ein Überschreitungssignal R („Reset") und die oberste Linie 36 ein Steuersignal Q dar. Das Steuersignal Q wird an den Schalter 7 (vgl. Fig. 5) des Abwärtswandlers 3 (vgl. Fig. 1) angelegt, wobei allerdings eine Verzögerung zwischen einer Änderung des Steuersignals Q und dem Umschalten des Schalters 7 zu berücksichtigen ist. Alle drei Signalen Q, R, S sind binär und nehmen daher jeweils nur den Wert 0 oder 1 bzw. „off" oder „on" an. Im Folgenden bedeutet das „Setzen" eines Signals, dass es den Wert 1/on annimmt und das „Zurücksetzen" eines Signals, dass es den Wert 0/off annimmt.
Zu Beginn des dargestellten Ablaufs ist der Ausgangsstrom 6 kleiner als der untere Grenzwert 19 und daher das Unterschrei¬ tungssignal S gesetzt und das Überschreitungssignal R zu- rückgesetzt. Bei gesetztem Unterschreitungssignal S ist ver¬ fahrensbedingt immer auch das Steuersignal Q gesetzt. Sobald der Ausgangsstrom 6 den unteren Grenzwert 19 übersteigt, wird das Unterschreitungssignal S zurückgesetzt. Das Zurücksetzen des Unterschreitungssignals S oder des Überschreitungssignals R hat keinen direkten Einfluss auf das Steuersignal Q, welches daher seinen Zustand (on) beibehält. Daher bleibt der Schalter 7 des Abwärtswandlers 3 geschlossen, der Ausgangsstrom 6 steigt weiter und das Überschreitungssignal R bleibt zurückgesetzt. Sobald der Ausgangsstrom 6 den oberen Grenzwert 20 überschreitet, wird das Überschreitungssignal R gesetzt und verfahrensbedingt dadurch das Steuersignal Q zurückgesetzt. Aufgrund der Verzögerung zwischen dem Steuersignal Q und dem Zustand des Schalters 7 steigt der Strom 6 während der Verzögerung weiter und beginnt erst dann wieder zu sinken. Wenn der Ausgangsstrom 6 unter den oberen Grenzwert 20 fällt, wird das Überschreitungssignal R zurück¬ gesetzt, wobei das Steuersignal Q seinen Zustand (off) beibehält. Erst wenn der Ausgangsstrom 6 unter den unteren Grenzwert 19 sinkt, wird das Unterschreitungssignal S gesetzt und mit ihm das Steuersignal Q. Nach einer Verzögerung wird der Schalter 7 des Abwärts-Wandlers 3 wieder geschlossen, der folgende Ladeab¬ schnitt 28 beginnt und der beschriebene Ablauf beginnt von Neuem.
Das Zurücksetzen der Grenzwerte 19, 20 auf die jeweiligen Basiswerte 21, 22 hängt ebenfalls mit den beschriebenen Signalen S, R zusammen: Beim Zurücksetzen des Unterschreitungssignals S wird das Anheben des unteren Grenzwerts 19 auf den unteren Basiswert 21 veranlasst, wobei diese Änderung erst mit einer Verzögerung ausgelöst wird. Die (optionale) Verzögerung dient dazu, dass der untere Grenzwert 19 nicht sofort beim Über¬ schreiten des (nach unten geänderten) unteren Grenzwerts 19 angehoben wird und das Unterschreitungssignal S aufgrund des dadurch unter dem unteren Grenzwert 19 liegenden Ausgangsstroms 6 erneut ausgelöst wird. In analoger Weise wird der (nach oben geänderte) obere Grenzwert 20 auf den oberen Basiswert 22 abgesenkt, sobald bzw. kurz nachdem das Überschreitungssignal R zurückgesetzt wird. Falls eine Verzögerung eingesetzt wird, muss sichergestellt sein, dass der Basiswert 21, 22 erreicht wird, bevor eine erneute Änderung des jeweiligen Grenzwerts 19, 20 beginnt, d.h. der untere Grenzwert 19 muss rechtzeitig angehoben werden, bevor eine Überschreitung des oberen Grenzwerts 20 und die damit einhergehende (erneute) Absenkung des unteren Grenz¬ werts 19 beginnt, und der obere Grenzwert 20 muss rechtzeitig abgesenkt werden, bevor eine Unterschreitung des unteren Grenzwerts 19 und die damit einhergehende (erneute) Anhebung des oberen Grenzwerts 20 beginnt.
Eine zur Durchführung des vorliegenden Verfahrens eingerichtete Einrichtung 37 ist in Fig. 5 anhand eines schematischen Block- Schaltbilds dargestellt. Dabei sind ein Schalter 7 eines Ab- wärts-Wandlers 3 (vgl. Fig. 1) sowie ein ausgangsseitig mit dem Abwärts-Wandler 3 verbundener Shunt-Widerstand 18 schematisch angedeutet. Der Schalter 7 ist bevorzugt ein Halbleiterschalter, insbesondere ein FET. Sowohl der Schalter 7 als auch der Shunt- Widerstand 18 liegen hier außerhalb eines mit einer Umrandung angedeuteten integrierten Schaltkreises 38. Es wäre aber ebenso denkbar, den Schalter 7 und/oder den Shunt-Widerstand 18 zur Montagevereinfachung in den integrierten Schaltkreis 38 aufzunehmen . Mit dem zu einem Last-Stromkreis (nicht gezeigt) gehörenden Shunt-Widerstand 18 ist ein Messverstärker 39 verbunden. Der Messverstärker 39 misst den Spannungsabfall an dem Shunt- Widerstand 18 und somit indirekt den - über den Shunt-Widerstand 18 fließenden - Last- bzw. Ausgangsstrom 6 des Abwärts-Wandlers 3. Der Messverstärker 39 gibt einen Strom Ii ab, welcher proportional zum Spannungsabfall am Shunt-Widerstand 18 und somit proportional zum Ausgangsstrom 6 ist. Beispielsweise können der Shunt-Widerstand 18 und der Messverstärker 39 so gewählt sein, dass bei einem Ausgangsstrom 6 von 1 A der Verstärker 39 einen Strom Ii von 1 mA abgibt.
Mit dem Ausgang des Messverstärkers 39 ist eine Mittelstromsenke 40 verbunden. Die Mittelstromsenke 40 entnimmt - selbstver¬ ständlich unter Berücksichtigung der Skalierung bzw. des Proportionalitätsfaktors zwischen dem Ausgangsstrom 6 und dem vom Messverstärker 39 abgegebenen Strom Ii - einen Anteil Iavg des vom Messverstärker 39 abgegebenen Stroms Ii, welcher dem vor- definierten bzw. gewünschten mittleren Ausgangsstrom entspricht .
Der verbleibende Strom (Ii - Iavg) fließt über ein Netzwerk 41 von Verstärker-Widerständen 42, 43, 44, welches den Ausgang des Messverstärkers 39 bzw. der Mittelstromsenke 40 mit zwei Halb- Schwingungsquellen 45, 46 bzw. -senken verbindet. Die Verstärker-Widerstände 42, 43, 44 wandeln den von den Stromquellen 40, 45, 46 und Verstärkern 39, 47, 48 erzeugten bzw . entnommenen Strom in Spannungen um. Die Halbschwingungsquellen 45, 46 sind demzufolge Stromquellen bzw. -senken, welche dafür sorgen, dass die an den jeweils zugeordneten Verstärkerwiderständen 43, 44 anliegende Spannung die relative Lage des gemessenen Ausgangs¬ stroms 6 zu dem jeweiligen (unteren oder oberen) Grenzwert 19, 20 (vgl. Fig. 4) wiedergibt.
Zwei Komparatoren 49, 50 überwachen die Spannung zwischen dem Eingang 51 des Widerstandsnetzwerks 41 (Eingangsspannung; im Folgenden der Einfachheit halber ebenfalls mit 51 bezeichnet) und j eweils einem der beiden Ausgänge 52 , 53 (untere Ausgangsspannung bzw. obere Ausgangsspannung; im Folgenden der Einfachheit halber ebenfalls mit 52 bzw. 53 bezeichnet) . Dabei sind die Komparatoren 49, 50 mit umgekehrtem Vorzeichen mit dem Widerstandsnetzwerk 41 verbunden, d.h. der Eingang 51 des Widerstandsnetzwerks 41 liegt beim oberen Komparator 50 am positiven Eingang und beim unteren Komparator 49 am negativen Eingang. Je nachdem, welche der an den Eingängen anliegenden Spannungen höher ist, setzen (bei einer höheren Spannung am positiven Eingang) oder löschen (bei einer höheren Spannung am negativen Eingang) die Komparatoren 49, 50 ein Signal S, R an ihrem Ausgang. Die Ausgänge der Komparatoren 49, 50 sind mit einem R-S-Flip-Flop-Schalter 54 verbunden, wobei das Signal des oberen Komparators 50 das Überschreitungssignal R ist und das Signal des unteren Komparators 49 das Unter- schreitungssignal S ist. Die beiden Signale R, S steuern das am Ausgang des R-S-Flip-Flop-Schalters 54 auftretende Steuersignal Q in der in Verbindung mit Fig. 4 beschriebenen Art und Weise: Beim Setzen des Unterschreitungssignals S wird das Steuersignal Q gesetzt und beim Setzen des Überschreitungssignals R wird das Steuersignal Q zurückgesetzt. Der Ausgang des R-S-Flip-Flop- Schalters 54 ist mit einem Gate-Treiber 55 verbunden, der das Steuersignal Q in eine zum Ansteuern des Wandler-Schalters 7 geeignete Spannung umsetzt. Die vorliegende Vorrichtung 37 bestimmt somit anhand des Steuersignals Q die UmschaltZeitpunkte zwischen Ladeabschnitten 23, 28 und Entladeabaschnitten 27, 32 (vgl. Fig. 4) des gesteuerten Gleichspannungswandlers 3 bzw. dessen Energiespeichers (z.B. seine Induktivität).
Mit den Eingängen des oberen Komparators 50 und jenen des unteren Komparators 49 ist jeweils eine Kompensationsschaltung 56, 57 verbunden. Die Kompensationsschaltungen 56, 57 umfassen jeweils eine Registrierschaltung 58, 59 und einen Kompensationsverstärker 47, 48. Die Registrierschaltungen 58, 59 weisen jeweils eine Diode 60, 61 und ein Speicherelement in Form eines Kon¬ densators 62 bzw. 63 auf, wobei die Diode 60, 61 in beiden Fällen in Richtung vom positiven Eingang des Komparators 49, 50 zum negativen Eingang gerichtet ist. Der Kondensator 62, 63 kann somit jeweils nur dann geladen werden, wenn auch das Ausgangssignal des jeweiligen Komparators 49, 50 gesetzt ist. Da die Komparatoren 49, 50 - wie oben erwähnt - mit umgekehrten Vor- zeichen arbeiten, trifft dasselbe auch für die Registrierschal¬ tungen 58, 59 bzw. deren Dioden 60, 61 zu. Demzufolge wird der Kondensator bzw. Tiefststand-Kondensator 62 der unteren Registrierschaltung 58 geladen, wenn die Eingangsspannung 51 unter die untere Ausgangsspannung 52 sinkt, respektive wird der Kondensator bzw. Höchststand-Kondensator 63 der oberen Registrierschaltung 59 geladen, wenn die Eingangsspannung 51 über die obere Ausgangsspannung 53 steigt. Die Registrierschaltungen 58, 59 arbeiten folglich als Peak-Gleichrichter, welche jeweils das Maximum der in Diodenrichtung erreichten Spannung anhand der Ladung des Kondensators 62, 63 registrieren. Exakt wird dabei jeweils die Spannungsspitze abzüglich der Vorwärtsspannung der jeweils dem Kondensator 62, 63 vorgeschalteten Diode 60, 61 registriert. Die aus der Diodenspannung resultierende Abweichung ist - unter Annahme identischer Diodenspannungen bei beiden Dioden 60, 61 - spiegelsymmetrisch, hebt sich daher in Summe über einen vollen Zyklus auf und hat somit keinen Einfluss auf den Mittelwert des Ausgangsstroms 6. Vorteilhafterweise sind die Registrierschaltungen 58, 59 außerdem so eingerichtet, dass die Kondensatoren 62, 63, zumindest der obere Kondensator 63 während des Anfahrens der Vorrichtung, d.h. etwa während der ersten Hälfte des ersten Ladeabschnitts, nicht geladen werden bzw. wird.
Mit den Kondensatoren 62, 63 der Registrierschaltungen 58, 59 ist jeweils ein Kompensationsverstärker 47, 48 verbunden, welcher in Abhängigkeit von der am zugehörigen Kondensator 62, 63 anliegenden Spannung einen Kompensationsstrom erzeugt. Die Ausgänge der Kompensationsverstärker 47, 48 sind überkreuzt mit den gegenüberliegenden Ausgängen 53, 52 des Widerstandsnetzwerks 41 verbunden. Der mit dem Kondensator 63 der oberen Registrierschaltung 59 verbundene obere Kompensationsverstärker 48 erzeugt einen Kompensationsstrom, welcher die untere Ausgangsspannung 52 porportional zur Ladung des Kondensators 63 absenkt; der mit dem Kondensator 62 der unteren Registrier- Schaltung 58 verbundene untere Kompensationsverstärker 47 erzeugt einen Kompensationsstrom, welcher die obere Ausgangsspannung 53 porportional zur Ladung des Kondensators 62 anhebt. Die Kompensationsverstärker 47, 48 sind dabei so eingerichtet, dass die Kompensationsströme in Abstimmung mit dem Messver- stärker 39 und den Halbschwingungsquellen 45, 46 skaliert sind.
Bei einem genau am Mittelwert liegenden Ausgangsstrom 6 fließt kein Strom über den zentralen Verstärker-Widerstand 42 und die daran anliegende Spannung verschwindet. Der die drei Verstär¬ ker-Widerstände 42, 43, 44 verbindende Knoten 64 liegt somit auf einem Potential, welches dem vorgegebenen Mittelwert des Ausgangsstroms 6 entspricht. Davon ausgehend fließt über den oberen Verstärker-Widerstand 44 ein Strom, welcher der halben Schwingungsamplitude (d.h. dem oberen Grenzwert 20 abzüglich des vorgegebenen Mittelwerts) entspricht plus ein vom unteren Kompensationsverstärker 47 erzeugter Kompensationsstrom.
Analog, jedoch mit gegenüber dem zentralen Knoten 64 umgekehrten Vorzeichen, fließt über den unteren Verstärker-Widerstand 43 ein Strom, welcher der halben Schwingungsamplitude (d.h. dem vorgegebenen Mittelwert abzüglich des unteren Grenzwerts 19) entspricht plus ein vom oberen Kompensationsverstärker 48 erzeugter Kompensationsstrom. Zur Entladung der Kondensatoren 62, 63 weisen die beiden Registrierschaltungen 58, 59 jeweils einen Rückstellschalter 65, 66 auf. Die Rückstellschalter 65, 66 sind - wie die Kompen¬ sationsverstärker 47, 48 - beidseitig mit dem jeweiligen Kondensator 62, 63 verbunden, so dass ein geschlossener Rückstell- Schalter 65, 66 den zugeordnete Kondensator 62, 63 entlädt. Die Steuereingänge der Rückstellschalter 65, 66 sind jeweils mit einem Pulsgenerator 67, 68 verbunden, wobei der Rückstellschalter 66 der oberen Kompensationsschaltung 57 mit einem unteren Pulsgenerator 67 und der Rückstellschalter 65 der unteren Kompensationsschaltung 56 mit einem oberen Pulsgenerator 68 (die Verbindungen sind mit gleichen Buchstaben A, B bezeichnet) verbunden ist. Die Pulsgeneratoren 67, 68 sind Teil der unteren bzw. oberen Kompensationsschaltung 56, 57 und jeweils mit dem Ausgang des zugeordneten Komparators 49, 50 verbunden und so konfiguriert, dass sie beim Zurücksetzen des Komparatorsignals S, R ein Pulssignal mit einer vorgegebenen Breite, beispielsweise etwa 10 ns, abgeben. Demzufolge wird beim Zurücksetzen des Unterschreitungssignals S die obere Registrierschaltung 59 zurückgesetzt bzw. deren Kondensator 63 entladen und beim Zurücksetzen des Überschreitungssignals R die untere Regist¬ rierschaltung 58 zurückgesetzt bzw. deren Kondensator 62 entladen . Wie bereits eingangs bemerkt, wird die Welligkeit des Aus¬ gangsstroms 6 beim vorliegenden Verfahren zugunsten einer erheblich geringeren Abweichung des Mittelwerts vom vorgegebenen Wert insgesamt gegenüber der Verwendung der konstanten Grenz- werte erhöht. Diesem Effekt kann jedoch entgegengewirkt werden, indem die Basiswerte 21, 22 der Grenzwerte 19, 20 entsprechend angepasst werden, d.h. der untere Basiswert 21 kann entsprechend erhöht und der obere Basiswert 22 entsprechend gesenkt werden, so dass geringere Zeitabstände zwischen den Umschaltvorgängen und somit eine geringere Welligkeit erzielt wird.

Claims

Patentansprüche
1. Verfahren zur Hysterese-Regelung des Ausgangsstroms (6) eines Gleichspannungswandlers (3) innerhalb eines von einem unteren Grenzwert (19) und einem oberen Grenzwert (20) defi- nierten Hysteresebereichs (30), wobei ein Schalter (7) des Gleichspannungswandlers (3) beim Verlassen des Hysteresebe¬ reichs (30) umgeschaltet wird, dadurch gekennzeichnet, dass zumindest ein Grenzwert (19, 20) zur Kompensation von
Schaltverzögerungen geändert wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass beim Austritt des Ausgangsstroms aus dem Hysteresebereich (30) der einer Austrittsseite gegenüberliegende Grenzwert (19, 20) symmetrisch zum Austritt geändert wird, um mit der Hystere¬ se-Regelung einen möglichst konstanten Mittelwert zu erzielen.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass beim Verlassen des Hysteresebereichs (30) der untere Grenzwert (19) entsprechend dem Ausmaß einer Überschreitung des oberen Grenzwerts (20) gesenkt und/oder der obere Grenzwert (20) entsprechend dem Ausmaß der Unterschreitung des unteren
Grenzwerts (19) gehoben wird.
4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass das Ausmaß der Überschreitung bzw. der Unterschreitung in einem Speicherelement (62, 63), insbesondere in einem jeweils zugehörigen Kondensator, festgehalten wird.
5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, dass das Speicherelement (62, 63) periodisch, bevorzugt beim Wieder¬ eintritt des Ausgangsstroms (6) in den Hysteresebereich (30), zurückgesetzt wird.
6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch ge- kennzeichnet, dass während eines Zyklus beginnend mit einem fallenden Ausgangsstrom (6) innerhalb des Hysterese-Bereichs (30)
a) bei Unterschreitung des unteren Grenzwerts (19) ein Un- terschreitungssignal (S) gesetzt und ein Schließen des Schalters (7) des Gleichspannungswandlers (3) veranlasst wird;
b) während einer Verzögerung des Schaltvorgangs ein Tiefst¬ stand-Kondensator (62) über eine Diode (60) entsprechend der Differenz zwischen dem Ausgangsstrom (6) und dem unteren Grenzwert (19) aufgeladen wird;
c) der obere Grenzwert (20) um den somit erreichten Wert des Tiefststand-Kondensators (62) angehoben wird;
d) der Tiefststand-Kondensator (62) nach dem Schaltvorgang und während des darauf folgenden Ansteigens des Ausgangsstroms (6) aufgrund der Diode (60) seine Ladung behält;
e) beim Überschreiten des unteren Grenzwerts (19) ein Un- terschreitungssignal (S) zurückgesetzt wird;
f) beim Überschreiten des oberen Grenzwerts (20) ein Über- schreitungssignal (R) gesetzt und ein Öffnen des Schalters (7) des Gleichspannungswandlers (3) veranlasst wird;
g) während einer Verzögerung des Schaltvorgangs ein Höchst¬ stand-Kondensator (63) über eine Diode (61) entsprechend der Differenz zwischen dem oberen Grenzwert (20) und dem Aus- gangsstrom (6) aufgeladen wird;
h) der untere Grenzwert (19) um den somit erreichten Wert des Höchststand-Kondensators (63) abgesenkt wird;
i) der Höchststand-Kondensator (63) nach dem Schaltvorgang und während des darauf folgenden Sinkens des Ausgangsstroms (6) aufgrund der Diode (61) seine Ladung behält;
j) beim Unterschreiten des oberen Grenzwerts (20) ein Überschreitungssignal (R) zurückgesetzt wird;
7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, dass el) beim Zurücksetzen des Unterschreitungssignals (S) eine Entladung des Höchststand-Kondensators (63) veranlasst und der untere Grenzwert (19) auf einen ursprünglichen Wert angehoben wird; bzw.
jl) beim Zurücksetzen des Überschreitungssignals (R) eine Entladung des Tiefststand-Kondensators (62) veranlasst und der obere Grenzwert (20) auf einen ursprünglichen Wert abgesenkt wird .
8. Einrichtung zur Durchführung des Verfahrens nach einem der Ansprüche 1 bis 7, mit Messmitteln (18, 39) zur Überwachung des Ausgangsstroms (6) des Gleichspannungswandlers (3) und mit Schaltmitteln (49, 50, 54) zum Umschalten eines Schalters (7) des Gleichspannungswandlers (3), wobei die Schaltmittel (49, 50, 54) j eweils eine Überschreitung eines oberen Grenzwerts (20) und eine Unterschreitung eines unteren Grenzwerts (19) signalisieren, dadurch gekennzeichnet, dass mit den Schaltmitteln (49, 50, 54) zumindest eine Kompensationsschaltung (56, 57) zur Änderung eines Grenzwerts (19, 20) verbunden ist.
9. Einrichtung nach Anspruch 8, dadurch gekennzeichnet, dass eine Kompensationsschaltung (56) zum Absenken des unteren Grenzwerts (19) und eine Kompensationsschaltung (57) zum Anheben des oberen Grenzwerts (20) vorgesehen sind.
10. Einrichtung nach Anspruch 9, dadurch gekennzeichnet, dass die jeweilige Kompensationsschaltung (56, 57) eine dem unteren Grenzwert (19) bzw. eine dem oberen Grenzwert (20) zugeordnete Registrierschaltung (58, 59) aufweist.
11. Einrichtung nach Anspruch 10, dadurch gekennzeichnet, dass jede Registrierschaltung (58, 59) einen Kondensator (62, 63) sowie eine mit dem Kondensator (62, 63) in Reihe geschaltete Diode (60, 61) aufweist.
12. Einrichtung nach Anspruch 11, dadurch gekennzeichnet, dass jede Kompensationsschaltung (56, 57) einen Kompensationsver- stärker (47, 48) zur Umwandlung der am Kondensator (62, 63) der zugeordneten Registrierschaltung (58, 59) anliegende Spannung in einen Strom aufweist.
13. Einrichtung nach Anspruch 11 oder 12, dadurch gekennzeichnet, dass die Registrierschaltung (58, 59) zur Entladung des Kondensators (62, 63) einen Rückstellschalter (65, 66) aufweist.
14. Einrichtung nach Anspruch 13, dadurch gekennzeichnet, dass der Rückstellschalter (65) der dem unteren Grenzwert (19) zugeordneten Registrierschaltung (58) über einen Pulsgenerator (68) mit einem Schaltmittel (50) zum Signalisieren einer Überschreitung des oberen Grenzwerts (20) verbunden ist und der Rückstellschalter (66) der dem oberen Grenzwert (20) zugeordneten Registrierschaltung (59) über einen Pulsgenerator (67) mit einem Schaltmittel (49) zum Signalisieren einer Unterschreitung des unteren Grenzwerts (19) verbunden ist.
15. Einrichtung nach Anspruch 14, dadurch gekennzeichnet, dass die Pulsgeneratoren (67, 68) jeweils eingerichtet sind, um beim Wiedereintritt des Ausgangsstroms (6) in den Hysterese-Bereich (30) den jeweils zugeordneten Rückstellschalter (65, 66), bevorzugt nach einer gewissen Verzögerung, vorübergehend zu schließen .
16. Einrichtung nach einem der Ansprüche 8 bis 15, dadurch gekennzeichnet, dass eine Mittelstromsenke (40) einen Refe- renzwert vorgibt und die Grenzwerte (19, 20) bevorzugt von zwei im Wesentlichen identischen Halbschwingungsquellen (45, 46) vorgegeben sind, wobei die Mittelstromsenke (40) direkt mit den Messmitteln (18, 39) verbunden ist und den gemessenen Ausgangsstrom auf den Referenzwert bezieht und wobei die Halb- Schwingungsquellen (45, 46) über Spannungsteiler-Widerstände (42, 43, 44) mit den Messmitteln (18, 39) und der Mittelstromsenke (40) verbunden sind, so dass an den den Spannungstei¬ ler-Widerständen (42, 43, 44) benachbarten Knoten (51, 52, 53) Vergleichsspannungen zur Erkennung eines Austritts des Aus- gangsstroms (6) aus dem Hysterese-Bereich (30) anliegen.
17. Einrichtung nach einem der Ansprüche 8 bis 16, dadurch gekennzeichnet, dass die Messmittel (18, 39) und Schaltmittel (49, 50, 54) inklusive der Kompensationsschaltungen (56, 57) und etwaiger dazwischen geschalteter Komponenten in einer integ- rierten Schaltung (38) untergebracht sind, wobei bevorzugt ein Shunt-Widerstand (18) zur Strommessung am Gleichspannungs¬ wandler (3) und/oder ein Schalter (7), insbesondere ein FET, zum Aus-/Einschalten einer Spannung an einer Wandler-Induktivität ebenfalls integriert sind.
PCT/EP2013/073784 2012-12-17 2013-11-14 Verfahren und vorrichtung zur hysterese-regelung der ausgangsspannung eines gleichspannungswandlers WO2014095172A2 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201380066240.5A CN104871420B (zh) 2012-12-17 2013-11-14 用于滞后调节直流电压转换器的输出电压的设备和方法
US14/652,889 US10243458B2 (en) 2012-12-17 2013-11-14 Method and apparatus for hysteresis regulation of the output voltage of a DC-to-DC converter

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102012223452.7 2012-12-17
DE102012223452.7A DE102012223452B4 (de) 2012-12-17 2012-12-17 Verfahren und Vorrichtung zur Hysterese-Regelung der Ausgangsspannung eines Gleichspannungswandlers

Publications (2)

Publication Number Publication Date
WO2014095172A2 true WO2014095172A2 (de) 2014-06-26
WO2014095172A3 WO2014095172A3 (de) 2015-03-12

Family

ID=49578309

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2013/073784 WO2014095172A2 (de) 2012-12-17 2013-11-14 Verfahren und vorrichtung zur hysterese-regelung der ausgangsspannung eines gleichspannungswandlers

Country Status (4)

Country Link
US (1) US10243458B2 (de)
CN (1) CN104871420B (de)
DE (1) DE102012223452B4 (de)
WO (1) WO2014095172A2 (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015206243A1 (de) 2015-04-08 2016-10-27 Continental Automotive Gmbh Hysterese-Regelung eines Gleichspannungswandlers
US10209279B2 (en) * 2015-06-24 2019-02-19 Allegro Microsystems, Llc Methods and apparatus for monitoring a level of a regulated source
CN107490713B (zh) * 2016-06-12 2020-06-09 中芯国际集成电路制造(上海)有限公司 电压发生单元的检测电路及检测方法
DE202016105453U1 (de) * 2016-09-30 2018-01-03 Tridonic Gmbh & Co Kg Echtzeitbestimmung von Schaltverzögerungen
DE102017215679A1 (de) * 2017-09-06 2019-03-07 Tridonic Gmbh & Co Kg Schaltwandler mit Stromregelung und Verfahren

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7053595B1 (en) * 2004-07-02 2006-05-30 National Semiconductor Corporation Compensation circuit for output voltage correction due to propagation delays in hysteretic control loops
US7508178B2 (en) * 2005-11-08 2009-03-24 Dell Products L.P. Delay compensation for hysteretic control
CN102106067A (zh) * 2008-07-28 2011-06-22 Nxp股份有限公司 Dc-dc转换器的延迟补偿

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
None

Also Published As

Publication number Publication date
DE102012223452B4 (de) 2021-11-11
DE102012223452A1 (de) 2014-06-18
CN104871420B (zh) 2017-10-17
WO2014095172A3 (de) 2015-03-12
US20150333625A1 (en) 2015-11-19
CN104871420A (zh) 2015-08-26
US10243458B2 (en) 2019-03-26

Similar Documents

Publication Publication Date Title
DE102012205312B4 (de) Burstbetrieb eines Schaltwandlers
DE102015223768B4 (de) Abwärts-Aufwärts-Wandler
DE102010037246B4 (de) System und Verfahren zum Ausgleichen der Kleinsignalantwort von Spannungsreglern mit variablen Phasen
DE102007015568A1 (de) Gleichstrom/Gleichstrom-Wandler vom Typ mit Multiausgang
EP1488499B1 (de) Stromversorgungseinrichtung mit mehreren parallel geschalteten schaltnetzteilen
DE102016101931A1 (de) Mehrphasen-Schaltspannungsregler mit asymmetrischer Phaseninduktivität
DE602004006623T2 (de) Steuerschaltung für Strombetriebsarten-Abwärtswandler
WO2014095172A2 (de) Verfahren und vorrichtung zur hysterese-regelung der ausgangsspannung eines gleichspannungswandlers
DE112005000026T5 (de) Gleichspannungswandler und Wandlervorrichtung
DE102016200389A1 (de) Mehrschwellenwert-Alarmkomparatoren für Mehrphasen-Tiefsetzsteller-Phasenabschaltsteuerung
DE102005012625A1 (de) Verfahren sowie Schaltungsanordnung zur Ansteuerung von Leuchtdioden
DE102009024159A1 (de) Elektronische Vorrichtung und Verfahren zur DC-DC-Umwandlung mit variablem Arbeitsstrom
DE202009013410U1 (de) Transiente Verarbeitungsvorrichtung für Leistungswandler
DE102011012830A1 (de) Hysterese-Stromumwandler mit Kalibrierschaltung
DE102017212349B4 (de) Tiefsetzsteller-Hochsetzsteller (Buck-Boost)-Umsetzer mit Hysterese
DE112014004237T5 (de) Teilweise adiabatische Umwandlung
DE102016217857A1 (de) Spitzenstromservo
DE60006202T2 (de) Verfahren zum Betrieb von Aufwärtsgleichstromwandlern und Aufwärtsgleichstromwandler
DE112019007632T5 (de) Abwärtswandler mit konstanter einschaltdauer und kalibrierter welligkeitseinspeisung mit verbesserter transientenantwort bei geringer last und verringerter ausgangskondensatorgrösse
DE102007015567A1 (de) Gleichstrom/Gleichstrom-Wandler vom Typ mit Multiausgang
DE60120900T2 (de) Schaltkreis und verfahren zur hocheffizienten ansteuerung von piezoelektrischen lasten
DE102015219307B4 (de) Schaltleistungswandler mit einer Strombegrenzungsschaltung
EP3281288B1 (de) Hysterese-regelung eines gleichspannungswandlers
DE102014103433B4 (de) Digital-analog-wandler
DE19841270A1 (de) Ansteuerschaltung zum Erzeugen eines konstanten Stromes durch zumindest eine Leuchtdiode

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13789573

Country of ref document: EP

Kind code of ref document: A2

WWE Wipo information: entry into national phase

Ref document number: 14652889

Country of ref document: US

122 Ep: pct application non-entry in european phase

Ref document number: 13789573

Country of ref document: EP

Kind code of ref document: A2