WO2014056908A1 - Verfahren zur herstellung eines optoelektronischen halbleiterchips auf gan-basis mittels ionenimplantantion und entsprechender optoelektronischer halbleiterchip - Google Patents

Verfahren zur herstellung eines optoelektronischen halbleiterchips auf gan-basis mittels ionenimplantantion und entsprechender optoelektronischer halbleiterchip Download PDF

Info

Publication number
WO2014056908A1
WO2014056908A1 PCT/EP2013/070941 EP2013070941W WO2014056908A1 WO 2014056908 A1 WO2014056908 A1 WO 2014056908A1 EP 2013070941 W EP2013070941 W EP 2013070941W WO 2014056908 A1 WO2014056908 A1 WO 2014056908A1
Authority
WO
WIPO (PCT)
Prior art keywords
doping
ion implantation
semiconductor layer
growth substrate
layer sequence
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/EP2013/070941
Other languages
English (en)
French (fr)
Inventor
Matthias Peter
Korbinian Perzlmaier
Markus Maute
Johannes Baur
Karl Engl
Sebastian Taeger
Albrecht Kieslich
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of WO2014056908A1 publication Critical patent/WO2014056908A1/de
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/202—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the semiconductor materials
    • H10P30/206—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the semiconductor materials into Group III-V semiconductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/013—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials
    • H10H20/0133—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials with a substrate not being Group III-V materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/208—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping of electrically inactive species
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/21—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping of electrically active species
    • H10P30/212—Through-implantation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/222—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/28—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by an annealing step, e.g. for activation of dopants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/822—Materials of the light-emitting regions
    • H10H20/824—Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP
    • H10H20/8242—Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP characterised by the dopants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/822—Materials of the light-emitting regions
    • H10H20/824—Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP
    • H10H20/825—Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP containing nitrogen, e.g. GaN
    • H10H20/8252—Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP containing nitrogen, e.g. GaN characterised by the dopants

Definitions

  • optoelectronic semiconductor chip specified.
  • an optoelectronic semiconductor chip is specified.
  • This task is done, inter alia, by a procedure
  • the method is for
  • the semiconductor chip is
  • Photodiode chip is produced.
  • Method is the step of providing a
  • the growth substrate is to
  • Growth substrate is, for example, a
  • Sapphire substrate a Siliziumcarbidsubstrat or even to a Silicon substrate.
  • An upper side of the growth substrate on which the semiconductor layer sequence is deposited may be structured or smooth.
  • the method comprises the step of generating a semiconductor layer sequence on the growth substrate.
  • the semiconductor layer sequence preferably comprises an n-side, a p-side and an active layer arranged between these sides.
  • the n-side is n-doped and may be formed by one or more layers.
  • the p-side is p-doped and may also comprise one or more layers.
  • the active layer has one or more pn junctions or one or more quantum well structures. It is the active layer set up in the operation of the
  • Semiconductor chips preferably to generate electromagnetic radiation.
  • electromagnetic radiation For example, in the active layer visible light, ultraviolet radiation and / or
  • the n side of the semiconductor layer sequence is closest to the growth substrate. It is possible that the n-side is in direct contact with the growth substrate or that there is a buffer layer between the n-side and the growth substrate. This buffer layer then preferably touches both the n-side and the growth substrate.
  • the method comprises the step of doping the n-side.
  • the doping takes place here by means of ion implantation.
  • the dopants with which the corresponding doping is achieved not or not predominantly already incorporated during the epitaxial growth in the semiconductor layer sequence, but the dopants are completely or at least for the most part only subsequently the
  • the doping of the n-side takes place through the active layer. It is then grown on the n-side before doping with ion implantation then at least the active layer.
  • the method is for producing an optoelectronic semiconductor chip
  • a growth substrate wherein the semiconductor layer sequence has an n-side, a p-side, and an active layer for generating radiation, and the active layer is disposed between the p-side and the n-side, and preferably the n-side is closest to the growth substrate located, and
  • the growth of GaN on a foreign substrate such as sapphire or silicon is typically first island-like, for example, by means of a masking layer and then to a coherent layer.
  • This growth is also known as SD growth. If a coherent layer is reached, it will grow evenly
  • the latter growth phase is also referred to as 2D growth.
  • Dotierstoffkonzentrationen be realized to about 1.5 x lO ⁇ / ccrn.
  • the higher dopant concentrations can result in a higher bending of the growth substrate, which may result in a more inhomogeneous temperature distribution on the growth substrate. Due
  • the transverse conductivity is limited, in particular in a buffer layer. Morphological defects such as so-called pits and Cracks are also increasing at high
  • a dopant can subsequently be introduced into a host crystal.
  • comparatively lightly doped semiconductor layers can thus be grown, in particular with a homogeneous dopant content which does not or hardly varies along a growth direction. This results in less sagging of the growth substrate during epitaxy, along with a more homogeneous one
  • Reduced deflection of the epitaxial substrate also results in a lowered minimum process temperature. This can extend plant life and a
  • Particle generation can be reduced.
  • Dotierstoffkonzentrationen at this interface is also a higher transverse conductivity of the growth of the substrate nearest layer of the semiconductor layer sequence
  • the semiconductor layer sequence before doping by means of
  • Ion implantation of the n-side completely generated. This may mean that no further epitaxy step takes place after doping by means of ion implantation of the n-side. This allows a particularly efficient production, since the entire semiconductor layer sequence can be grown in one piece.
  • Dopant profile of an n-type dopant within the n-side a global maximum, based specifically on the entire
  • the dopant profile shows a steady course.
  • the dopant profile may take the form of a bell curve or an asymmetric bell curve, also called skewed
  • the doping of the n-side takes place with silicon and / or with germanium. If a co-doping of silicon and germanium is used, it is possible that the two maxima of the dopant profiles for silicon and for germanium are at different locations. For example, the dopant profile for
  • Silicon have a maximum in a greater depth of the semiconductor layer sequence than the dopant profile for
  • Dopant for the n-doping of the n-side in addition Nitrogen implanted. It is possible that the nitrogen has a concentration maximum after ion implantation at a greater or even a lower depth than the n-type dopant.
  • the nitrogen and / or the at least one dopant for the n-side is implanted as far as or into the growth substrate.
  • the concentration of the n-type dopant at the interface between the growth substrate and the semiconductor layer sequence is, for example, at least 5 ⁇ 10 18 / cm 2 or at least 1 ⁇ 10 19 / cm 2.
  • the n-side doping is performed with an ion energy of at least 250 keV or of at least 300 keV or of at least 350 keV.
  • the energy is the
  • the doping of the n-side takes place by means of ion implantation at a temperature the semiconductor layer sequence and the growth substrate of at least 350 ° C or at least 450 ° C or from
  • this temperature is at most 950 ° C or at most 750 ° C or at most 600 ° C.
  • an n-dopant concentration is the n-side before
  • the n-side is substantially undoped.
  • the n-side may be an intrinsically conductive layer or sub-layer sequence.
  • the n-side after doping by means of ion implantation has an n-dopant concentration of at least 2 ⁇ 10 19 / ccm or of at least 5 ⁇ 10 19 / ccm or of at least 1 ⁇ 10 20 / ccm.
  • the dopant concentration after doping by ion implantation may be an average
  • doping the n-side by ion implantation is followed by thermal annealing.
  • the annealing takes place at a temperature of at least 700 ° C or from
  • the annealing temperature is at most 1250 ° C or at most 1100 ° C or at most 975 ° C. According to at least one embodiment, the annealing takes place for a duration of at least 3 minutes. or at least 5 min. or at least 10 min. It is alternatively or additionally possible that the annealing at most 30 min. or at most 20 min. or at most 15 min. lasts. The higher the temperature during healing, the shorter it will take
  • a cover layer on the semiconductor layer sequence is formed before annealing
  • the cover layer may be a
  • the semiconductor material is, for example, a nitride compound semiconductor material such as Al n In] __ n _ m Ga m N or a phosphide compound semiconductor material such as Al n In] __ n _ m Ga m P or an arsenide compound semiconductor material such as Al n In ] __ n _ m Ga m As, where each 0 ⁇ n ⁇ 1, 0 ⁇ m ⁇ 1 and n + m ⁇ 1.
  • the semiconductor layer sequence may have dopants and additional constituents.
  • Crystal lattice of the semiconductor layer sequence that is, Al, As, Ga, In, N or P, indicated, although these may be partially replaced by small amounts of other substances and / or supplemented.
  • the semiconductor layer sequence is preferably based on AlInGaN.
  • a thickness of the p-side is at least 80 nm or at least 100 nm or at least 200 nm or at least 400 nm. Alternatively or additionally, the thickness of the p-side is at most 1.5 ym or at most 1.2 ym or at most 800 nm.
  • the active portion is the active
  • Layer has a thickness of at least 2.5 nm or at least 5 nm and / or a thickness of at most 50 nm or of
  • a thickness of the n-side is at least 1.0 ⁇ m or at least 1.5 ⁇ m or at least 2.5 ⁇ m. Alternatively or additionally, the thickness of the n-side is at most 6.5 ym or at most 5 ym or at most 4.5 ym. The aforementioned thicknesses can each be medium thicknesses.
  • the doping of the n-side which is carried out by ion implantation, takes place at an angle of at least 5 ° or at least 7 ° and / or at most 12 ° or at most 10 °, relative to a perpendicular to a growth surface of the growth substrate.
  • the ions then become oblique to the
  • the doping of the n-side takes place by means of ion implantation with a dose of at least 4 ⁇ 10 15 / cm z or of at least 7 ⁇ 10 15 / cm z .
  • the dose is at most 8 x 10 16 / cm or at most 3 x 10 16 / cm
  • the n-side is exposed in places by removing the active layer and the p-side. This partial exposure is preferably carried out after complete growth of the semiconductor layer sequence and preferably also after doping the n-side.
  • an electrical contact point is generated at least on partial areas of the exposed locations of the n-side.
  • the contact point is preferably formed by one or more metallizations.
  • About the electrical contact point is the
  • the electrical contact point is a bonding pad.
  • the entire n-side, seen in plan view is doped.
  • the area doped by ion implantation then has the same surface area as the n-side and / or like the active layer, in particular in plan view of FIG.
  • Partial region of the n-side doped by ion implantation viewed in plan view of the growth surface. At least a portion of the n-side and / or the p-side, seen in plan view, is then not so by ion implantation doped. For example, under the
  • Contact point preferably the contact point for the p-side, is covered, seen in plan view and preferably with a tolerance of at most 75% or at most 50% or at most 25% of the area of the corresponding contact point. It is possible that the n-side is doped in this doped region to a high transverse conductivity.
  • an optoelectronic semiconductor chip is specified.
  • the optoelectronic semiconductor chip is preferably produced by a method as in connection with one or more of the abovementioned embodiments
  • Optoelectronic semiconductor chip on a carrier and a mounted on the carrier semiconductor layer sequence comprises an n-side, a p-side and an active layer provided for generating radiation.
  • the active layer is located between the p-side and the n-side.
  • a dopant profile of an n-type dopant has a global maximum within the n-side.
  • the dopant profile exhibits a steady course, at least with regard to an n-dopant and within the n-side.
  • Figure 1 is a schematic representation of a
  • FIGS. 1 to 5 are schematic sectional views of
  • FIG. 1 is a schematic sectional view of a method for producing an optoelectronic device
  • the growth substrate 2 is, for example, a sapphire substrate.
  • the semiconductor layer sequence 3 has an n-side 31, an active layer 32 and a p-side 33.
  • the active layer 32 is located between the n-side 31 and the p-side 33.
  • the n-side 31 is located closest to the growth substrate 2, and the p-side 33 is farthest from the growth substrate 2.
  • the said layers 31, 32, 33 preferably follow immediately in the specified
  • the n-side 31 and the p-side 33 can each be formed by a plurality of partial layers.
  • the n-side 31 may have unskilled buffer layers, growth layers, masking layers, and / or intermediate layers that differ in their material composition
  • the semiconductor layer sequence 3 is preferably based on AlInGaN and is suitable for the production of
  • a covering layer 4 is produced on a side of the p-side 33 facing away from the growth substrate 2 according to FIG. 1B, for example by epitaxial growth or by
  • a thickness of the covering layer 4 is, for example, at least 20 nm or at least 25 nm and / or at most 500 nm or at most 250 nm.
  • the covering layer 4 is preferably made of one for atomic or gaseous
  • Nitrogen impermeable or poorly permeable material formed.
  • the method step according to FIG. 1B is preferably an undoped or im
  • the n-side 31 is doped by ion implantation through an ion beam I through the active layer 32.
  • Ion beam I is oriented obliquely to the growth surface 20.
  • multiple ion beams with different components such as
  • Silicon, germanium and / or nitrogen find use.
  • FIG. 1C further schematically illustrates a dopant profile P of a dopant concentration c in the direction perpendicular to the growth surface 20.
  • the dopant profile P is shaped similar to a bell curve or a distorted bell curve and has a maximum M within the n-side 31.
  • the dopant profile P preferably has a continuous, smooth course.
  • the dopant profile P may be a differentiable curve.
  • Semiconductor layer sequence 3 has a value greater than 0.
  • the ions from the ion beam I can penetrate into the growth substrate 2.
  • the active layer 32 is preferably free or substantially free of ions from the ion beam I.
  • the optional cover layer 4 and the active layer 32 and the p-side 33 are preferably made as thin as possible.
  • the covering layer 4 is applied to the semiconductor layer sequence 3 only after the step according to FIG. 1C, that is, after the ion implantation.
  • Lattice damage in the semiconductor layer sequence 3 at least partially heal.
  • FIG. 1 Another embodiment of the semiconductor chip 1 is illustrated in connection with FIG.
  • the n-side 31 is exposed by partially removing the active layer 32 and the p-side 33 in places. On the exposed
  • an electrical contact point 5b is applied in the form of a metallization.
  • the contact point 5b is located, for example, at a corner of
  • a current spreading layer 6 is attached to the p-side 33.
  • the current spreading layer 6 is formed of, for example, a transparent conductive oxide such as ITO.
  • ITO transparent conductive oxide
  • Current spreading layer 6 is preferably located on a side facing away from the growth substrate 2 another
  • electrical contact point 5a for example in the form of a bond pad.
  • the growth substrate 2 is on the semiconductor layer sequence 3
  • a mirror 7 for example with or made of silver or aluminum, to be located on a side of the growth substrate 2 facing away from the semiconductor layer sequence 3.
  • the semiconductor chip 1, as shown in FIG. 3, is a so-called flip-chip.
  • the semiconductor chip 1 as shown in FIG. 3 is preferable to one
  • the current spreading layer 6 is in particular designed as a mirror 7 and can thus have a reflective effect.
  • a radiation decoupling from the semiconductor chip 1 out then preferably takes place through the growth substrate 2, which at the
  • FIG. 1 Another embodiment of the semiconductor chip 1 is illustrated in FIG.
  • the growth substrate is removed from the n-side 31, and a support 8 is attached to the p-side 33.
  • the carrier 8 is formed, for example, from a ceramic such as aluminum nitride or aluminum oxide or from a metal such as molybdenum or from a semiconductor such as germanium or silicon. It may be the carrier 8, not shown electrical contacts or electrical vias to an electrical
  • the electrical contact point 5a On the p-side 33 is the electrical contact point 5a, which can cover the p-side 33 substantially over the entire surface. In the direction away from the p-side 33, there is the second contact point 5b, which extends through a via 55 into the n-side 31 through the active layer 32.
  • the via 55 is formed, for example, by a metal and has a contact surface 50 to a material of the n-side 31.
  • opposite surface of the n-side 31 is optionally a
  • the electrical contact points 5a, 5b are also designed as mirrors 7.
  • the active layer 32 may be of a variety of types
  • the n-side 31 has a high lateral electrical conductivity and that a contact resistance to the pads 5b is reduced. As a result, a more efficient and also more uniform energization of the active layer 32 can be realized.
  • Contact area 50 and / or pad 5b may be in or near a maximum of the dopant profile, compare Figures IC and ID.
  • n-side 31 is n-doped by ion implantation.
  • this subregion is represented by a Hatch marked. It is this sub-area, seen in plan view, congruent under the n-pad 5. This subarea touches the n-pad 5 preferred. This doping by means of ion implantation in the subregion is produced before the carrier 8 is connected to the substrate
  • this subarea does not extend below the entire n-contact point 5 or for this subarea to project laterally beyond the n-contact point 5. If the p-contact point not shown in FIG. 5 does not extend to the entire semiconductor layer sequence 3, then corresponding
  • n-side 31 is preferably a roughening for
  • the contact point 5 can touch the n-side 31 and completely penetrate the layer 4, 6.
  • the growth substrate is removed and replaced by the support 8 located on the p-side 33.
  • the mirror 7 is optionally located between the carrier 8 and the semiconductor layer sequence 3.
  • the growth substrate can also remain on the semiconductor layer sequence 3, analogously to FIGS. 1 to 3.
  • Such doping which is limited to a partial area preferably congruent with the electrical contact point 5, 5a, 5b, 50, can also be seen in FIGS. 2, 3 and 4
  • the subsequent doping was respectively generated in the n-side 31.
  • the subsequent doping it is also possible for the subsequent doping to take place in the p-side 33, if appropriate through the active layer 32.

Landscapes

  • Led Devices (AREA)

Abstract

In mindestens einer Ausführungsform ist das Verfahren zur Herstellung eines optoelektronischen Halbleiterchips (1) eingerichtet. Es umfasst das Verfahren die folgenden Schritte : - Bereitstellen eines Aufwachssubstrats (2), - Erzeugen einer Halbleiterschichtenfolge (3) auf dem Aufwachssubstrat (2), wobei die Halbleiterschichtenfolge (3) eine n-Seite (31), eine p-Seite (33) und eine zu einer Strahlungserzeugung vorgesehene aktive Schicht (33) aufweist und die aktive Schicht (32) zwischen der p-Seite (33) und der n-Seite (31) angeordnet ist und sich die n-Seite (31) dem Aufwachssubstrat (2) am Nächsten befindet, und - Dotieren der n-Seite (31) durch die aktive Schicht (32) hindurch mittels Ionenimplantation.

Description

VERFAHREN ZUR HERSTELLUNG EINES OPTOELEKTRONISCHEN HALBLEITERCHIPS AUF GAN-BASIS MITTELS lONENIMPLANTANTION UND ENTSPRECHENDER
OPTOELEKTRONISCHER HALBLEITERCHIP
Es wird ein Verfahren zur Herstellung eines
optoelektronischen Halbleiterchips angegeben. Darüber hinaus wird ein optoelektronischer Halbleiterchip angegeben.
Eine zu lösende Aufgabe besteht darin, einen
optoelektronischen Halbleiterchip mit einer hohen
Querleitfähigkeit einer Stromaufweitungsschicht effizient
herzustellen .
Diese Aufgabe wird unter anderem durch ein Verfahren und
durch einen optoelektronischen Halbleiterchip mit den
Merkmalen der unabhängigen Patentansprüche gelöst. Bevorzugte
Weiterbildungen sind Gegenstand der abhängigen Ansprüche.
Gemäß zumindest einer Ausführungsform ist das Verfahren zur
Herstellung eines optoelektronischen Halbleiterchips
eingerichtet. Bei dem Halbleiterchip handelt es sich
bevorzugt um einen Leuchtdiodenchip. Ebenso ist es möglich, dass mit dem Verfahren eine Laserdiode oder ein
Fotodiodenchip hergestellt wird.
Gemäß zumindest einer Ausführungsform beinhaltet das
Verfahren den Schritt des Bereitstellens eines
Aufwachssubstrates . Das Aufwachssubstrat ist dazu
eingerichtet, darauf epitaktisch eine
Halbleiterschichtenfolge zu erzeugen. Bei dem
Aufwachssubstrat handelt es sich beispielsweise um ein
Saphirsubstrat, ein Siliziumcarbidsubstrat oder auch um ein Siliziumsubstrat. Eine Oberseite des Aufwachssubstrats , auf der die Halbleiterschichtenfolge abgeschieden wird, kann strukturiert oder auch glatt ausgeführt sein.
Gemäß zumindest einer Ausführungsform weist das Verfahren den Schritt des Erzeugens einer Halbleiterschichtenfolge auf dem Aufwachssubstrat auf. Die Halbleiterschichtenfolge umfasst hierbei bevorzugt eine n-Seite, eine p-Seite sowie eine zwischen diesen Seiten angeordnete aktive Schicht. Die n- Seite ist n-dotiert und kann durch eine oder durch mehrere Schichten gebildet sein. Entsprechend ist die p-Seite p- dotiert und kann ebenso eine oder mehrere Schichten umfassen.
Die aktive Schicht weist einen oder mehrere pn-Übergänge oder eine oder mehrere Quantentopfstrukturen auf. Es ist die aktive Schicht dazu eingerichtet, im Betrieb des
Halbleiterchips bevorzugt eine elektromagnetische Strahlung zu erzeugen. Beispielsweise wird in der aktiven Schicht sichtbares Licht, ultraviolette Strahlung und/oder
nahinfrarote Strahlung erzeugt.
Gemäß zumindest einer Ausführungsform befindet sich die n- Seite der Halbleiterschichtenfolge dem Aufwachssubstrat am nächsten. Es ist möglich, dass die n-Seite in unmittelbarem Kontakt zu dem Aufwachssubstrat steht oder dass sich eine Pufferschicht zwischen der n-Seite und dem Aufwachssubstrat befindet. Diese Pufferschicht berührt dann bevorzugt sowohl die n-Seite als auch das Aufwachssubstrat .
Gemäß zumindest einer Ausführungsform weist das Verfahren den Schritt des Dotierens der n-Seite auf. Das Dotieren erfolgt hierbei mittels Ionenimplantation. Mit anderen Worten werden dann die Dotierstoffe, mit denen die entsprechende Dotierung erzielt wird, nicht oder nicht überwiegend bereits während der Epitaxie in die Halbleiterschichtenfolge eingebaut, sondern die Dotierstoffe werden vollständig oder mindestens zu einem überwiegenden Teil erst nachträglich der
Halbleiterschichtenfolge durch Ionenimplantation hinzugefügt.
Gemäß zumindest einer Ausführungsform erfolgt das Dotieren der n-Seite durch die aktive Schicht hindurch. Es wird auf die n-Seite vor dem Dotieren mit Ionenimplantation dann mindestens die aktive Schicht aufgewachsen.
In mindestens einer Ausführungsform ist das Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
eingerichtet. Es umfasst das Verfahren mindestens die
folgenden Schritte, bevorzugt in der angegebenen Reihenfolge:
- Bereitstellen eines Aufwachssubstrats ,
- Erzeugen einer Halbleiterschichtenfolge auf dem
Aufwachssubstrat , wobei die Halbleiterschichtenfolge eine n- Seite, eine p-Seite und eine zu einer Strahlungserzeugung vorgesehene aktive Schicht aufweist und die aktive Schicht zwischen der p-Seite und der n-Seite angeordnet ist und sich bevorzugt die n-Seite dem Aufwachssubstrat am nächsten befindet, und
- Dotieren der n-Seite und/oder der p-Seite durch die aktive Schicht hindurch mittels Ionenimplantation.
Bei einem solchen Verfahren wird insbesondere eine gut querleitfähige Halbleiterschicht durch nachträgliches
Einbringen von Dotieratomen oder Dotierionen erzeugt, nach einem Wachstum der Halbleiterschichtenfolge.
Beim Wachsen von Halbleitermaterialien wie GaN kann es durch die Verwendung von Dotierstoffen in hohen Konzentrationen beim Wachsen selbst zu Störungen in der Morphologie kommen. Weiterhin kann sich durch das Dotieren während des Wachsens eine Verspannung von GaN erhöhen. Dies kann zu einer
stärkeren Durchbiegung eines Aufwachssubstrats bei den
Wachstumstemperaturen zur Folge haben. Dies wiederum kann eine inhomogenere Temperaturverteilung auf dem
Aufwachssubstrat bedingen, was speziell bei heteroepitaktisch abgeschiedenen Strukturen auf Substraten mit vergleichsweise großem Durchmesser kritisch ist und wiederum
Morphologiestörungen, insbesondere so genannte Pits und
Cracks, hervorrufen kann.
Besonders das Wachstum von GaN auf einem Fremdsubstrat wie Saphir oder Silizium erfolgt typisch zuerst inselartig etwa mit Hilfe einer Maskierungsschicht und dann hin zu einer zusammenhängenden Schicht. Dieses Wachstum wird auch als SD- Wachstum bezeichnet. Ist eine zusammenhängende Schicht erreicht, so erfolgt ein gleichmäßiges Wachstum dieser
Schicht. Letztere Wachstumsphase wird auch als 2D-Wachstum bezeichnet .
Um eine hinreichende Kristallqualität zu gewährleisten, können während des 3D-Wachstums nur vergleichsweise geringe Dotierstoffkonzentrationen, etwa kleiner als 5 x lO^/ccrn, verwendet werden. Während des 2D-Wachstums können
Dotierstoffkonzentrationen bis ungefähr 1,5 x lO^/ccrn realisiert werden. Die höheren Dotierstoffkonzentrationen können eine höhere Verbiegung des Aufwachssubstrats zur Folge haben, weshalb eine inhomogenere Temperaturverteilung auf dem Aufwachssubstrat entstehen kann. Bedingt durch
vergleichsweise niedrige, mögliche Dotierstoffkonzentrationen ist die Querleitfähigkeit insbesondere in einer Pufferschicht limitiert. Morphologische Defekte wie so genannte Pits und Cracks treten ebenfalls verstärkt bei hohen
Dotierstoffkonzentrationen auf.
Durch die Verwendung von Ionenimplantation kann nachträglich in einem Wirtskristall ein Dotierstoff eingebracht werden. Während der Epitaxie können somit vergleichsweise schwach dotierte Halbleiterschichten gewachsen werden, insbesondere mit einem homogenen, entlang einer Wachstumsrichtung nicht oder nur kaum variierenden Dotierstoffgehalt . Hierdurch ist eine geringere Durchbiegung des Aufwachssubstrats während der Epitaxie, einhergehend mit einer homogeneren
Temperaturverteilung und einer erhöhten Qualität der
gewachsenen Halbleiterschichtenfolge, verbunden. Eine
verringerte Durchbiegung des Epitaxiesubstrats hat ebenfalls eine abgesenkte Minimalprozesstemperatur zur Folge. Hierdurch können Anlagenstandzeiten verlängert und eine
Partikelgeneration kann verringert werden.
Weiterhin ist es möglich, durch Ionenimplantation
nachträglich höhere Dotierstoffkonzentrationen bis an eine Grenzfläche der Halbleiterschichtenfolge zu dem
Aufwachssubstrat zu erreichen, was insbesondere im Falle von GaN während der Epitaxie nicht möglich ist, aufgrund der limitierten Dotierstoffkonzentrationen in der SD- Wachstumsphase. Dies ermöglicht die Verwendung von
Aufwachssubstraten insbesondere mit Durchmessern von oberhalb von 4 Zoll, entsprechend ungefähr 10 cm. Durch höhere
Dotierstoffkonzentrationen an dieser Grenzfläche ist auch eine höhere Querleitfähigkeit der dem Aufwachssubstrat nächstgelegenen Schicht der Halbleiterschichtenfolge
erzielbar. Es ist also eine Entkopplung von Dotierstoffprofil und Durchbiegung während der Epitaxie realisierbar, einhergehend insbesondere mit einer verbesserten Querleitfähigkeit und einem erniedrigten Kontaktwiderstand.
Gemäß zumindest einer Ausführungsform des Verfahrens wird die Halbleiterschichtenfolge vor dem Dotieren mittels
Ionenimplantation der n-Seite vollständig erzeugt. Das kann bedeuten, dass nach dem Dotieren mittels Ionenimplantation der n-Seite kein weiterer Epitaxieschritt erfolgt. Dies ermöglicht ein besonders effizientes Herstellen, da die gesamte Halbleiterschichtenfolge am Stück gewachsen werden kann .
Gemäß zumindest einer Ausführungsform weist ein
Dotierstoffprofil eines n-Dotierstoffs innerhalb der n-Seite ein globales Maximum, bezogen speziell auf die gesamte
Halbleiterschichtenfolge und auf das Aufwachssubstrat , auf. Weiterhin zeigt das Dotierstoffprofil einen stetigen Verlauf auf. Das Dotierstoffprofil kann die Form einer Glockenkurve oder einer asymmetrischen Glockenkurve, auch als Skewed
Gaussian bezeichnet, aufweisen.
Gemäß zumindest einer Ausführungsform erfolgt das Dotieren der n-Seite mit Silizium und/oder mit Germanium. Wird eine Co-Dotierung von Silizium und Germanium eingesetzt, so ist es möglich, dass sich die beiden Maxima der Dotierstoffprofile für Silizium und für Germanium an verschiedenen Stellen befinden. Beispielsweise kann das Dotierstoffprofil für
Silizium in einer größeren Tiefe der Halbleiterschichtenfolge ein Maximum aufweisen als das Dotierstoffprofil für
Germanium.
Gemäß zumindest einer Ausführungsform wird, neben dem
Dotierstoff für die n-Dotierung der n-Seite, zusätzlich Stickstoff implantiert. Es ist möglich, dass der Stickstoff in einer größeren oder auch in einer geringeren Tiefe ein Konzentrationsmaximum nach der Ionenimplantation aufweist als der n-Dotierstoff .
Gemäß zumindest einer Ausführungsform wird der Stickstoff und/oder der mindestens eine Dotierstoff für die n-Seite bis an oder bis in das Aufwachssubstrat hinein implantiert. Mit anderen Worten ist es dann möglich, dass in dem
Aufwachssubstrat oder an einer Grenzfläche zwischen dem
Aufwachssubstrat und der Halbleiterschichtenfolge eine von Null verschiedene Dotierstoffkonzentration des n-Dotierstoffs vorliegt. In diesem Fall beträgt die Konzentration des n- Dotierstoffs an der Grenzfläche zwischen dem Aufwachssubstrat und der Halbleiterschichtenfolge beispielsweise mindestens 5 x 1018/ccm oder mindestens 1 x 1019/ccm.
Gemäß zumindest einer Ausführungsform erfolgt das Dotieren der n-Seite mit einer Ionenenergie von mindestens 250 keV oder von mindestens 300 keV oder von mindestens 350 keV.
Alternativ oder zusätzlich liegt die Energie der
implantierten Ionen während der Implantation bei höchstens 1,3 MeV oder bei höchstens 1,0 MeV oder bei höchstens
800 keV.
In der Druckschrift S.O. Kucheyev „Ion Implantation into GaN" in Materials, Signs and Engeneering, Volume 33, Seiten 51 bis 107 aus dem Jahr 2001 ist eine Ionenimplantation von GaN beschrieben. Der Offenbarungsgehalt dieser Druckschrift wird durch Rückbezug mit aufgenommen.
Gemäß zumindest einer Ausführungsform erfolgt das Dotieren der n-Seite mittels Ionenimplantation bei einer Temperatur der Halbleiterschichtenfolge und des Aufwachssubstrats von mindestens 350 °C oder von mindestens 450 °C oder von
mindestens 500 °C. Alternativ oder zusätzlich liegt diese Temperatur bei höchstens 950 °C oder bei höchstens 750 °C oder bei höchstens 600 °C.
Gemäß zumindest einer Ausführungsform beträgt eine n- Dotierstoffkonzentration der n-Seite vor der
Ionenimplantation stellenweise oder im Mittel höchstens 5 x 1018/ccm oder höchstens 1 x lOl^/ccm. Mit anderen Worten ist vor dem Dotieren mittels Ionenimplantation die n-Seite im Wesentlichen undotiert. Vor der Ionenimplantation kann es sich bei der n-Seite um eine intrinsisch leitfähige Schicht oder Teilschichtenfolge handeln.
Gemäß zumindest einer Ausführungsform weist die n-Seite nach dem Dotieren mittels Ionenimplantation eine n- Dotierstoffkonzentration von mindestens 2 x 1019/ccm oder von mindestens 5 x 1019/ccm oder von mindestens 1 x 1020/ccm auf.
Bei der Dotierstoffkonzentration nach dem Dotieren mittels Ionenimplantation kann es sich um eine mittlere
Dotierstoffkonzentration oder um eine maximale
Dotierstoffkonzentration handeln .
Gemäß zumindest einer Ausführungsform folgt dem Dotieren der n-Seite mittels Ionenimplantation ein thermisches Ausheilen, englisch annealing, nach.
Gemäß zumindest einer Ausführungsform erfolgt das Ausheilen bei einer Temperatur von mindestens 700 °C oder von
mindestens 850 °C oder von mindestens 950 °C. Alternativ oder zusätzlich liegt die Temperatur beim Ausheilen bei höchstens 1250 °C oder bei höchstens 1100 °C oder bei höchstens 975 °C. Gemäß zumindest einer Ausführungsform erfolgt das Ausheilen für eine Dauer von mindestens 3 min. oder von mindestens 5 min. oder von mindestens 10 min. Es ist alternativ oder zusätzlich möglich, dass das Ausheilen höchstens 30 min. oder höchstens 20 min. oder höchstens 15 min. dauert. Je höher die Temperatur beim Ausheilen ist, desto kürzer dauert das
Ausheilen in der Regel.
Gemäß zumindest einer Ausführungsform wird vor dem Ausheilen eine Abdeckschicht auf der Halbleiterschichtenfolge
aufgebracht. Bei der Abdeckschicht kann es sich um eine
Aluminiumnitridschicht, eine Siliziumnitridschicht oder auch um eine AlGaN-Schicht handeln. Durch die Abdeckschicht ist ein Austreten von Stickstoff aus der Halbleiterschichtenfolge während des Ausheilens verhinderbar oder reduzierbar. Es ist möglich, dass die Abdeckschicht nach dem Ausheilen teilweise oder vollständig von der Halbleiterschichtenfolge entfernt wird. Ebenso kann die Abdeckschicht etwa als Passivierung an der Halbleiterschichtenfolge zumindest stellenweise
verbleiben .
Gemäß zumindest einer Ausführungsform basiert die
Halbleiterschichtenfolge auf einem III-V-
Verbindungshalbleitermaterial . Bei dem Halbleitermaterial handelt es sich zum Beispiel um ein Nitrid- Verbindungshalbleitermaterial wie AlnIn]__n_mGamN oder um ein Phosphid-Verbindungshalbleitermaterial wie AlnIn]__n_mGamP oder auch um ein Arsenid-Verbindungshalbleitermaterial wie AlnIn]__n_mGamAs, wobei jeweils 0 ^ n < 1, 0 ^ m < 1 und n + m ^ 1 ist. Dabei kann die Halbleiterschichtenfolge Dotierstoffe sowie zusätzliche Bestandteile aufweisen. Der Einfachheit halber sind jedoch nur die wesentlichen Bestandteile des Kristallgitters der Halbleiterschichtenfolge, also AI, As, Ga, In, N oder P, angegeben, auch wenn diese teilweise durch geringe Mengen weiterer Stoffe ersetzt und/oder ergänzt sein können. Bevorzugt basiert die Halbleiterschichtenfolge auf AlInGaN.
Gemäß zumindest einer Ausführungsform liegt eine Dicke der p- Seite bei mindestens 80 nm oder bei mindestens 100 nm oder bei mindestens 200 nm oder bei mindestens 400 nm. Alternativ oder zusätzlich liegt die Dicke der p-Seite bei höchstens 1,5 ym oder bei höchstens 1,2 ym oder bei höchstens 800 nm.
Gemäß zumindest einer Ausführungsform weist die aktive
Schicht eine Dicke von mindestens 2,5 nm oder von mindestens 5 nm und/oder eine Dicke von höchstens 50 nm oder von
höchstens 30 nm auf.
Gemäß zumindest einer Ausführungsform liegt eine Dicke der n- Seite bei mindestens 1,0 ym oder bei mindestens 1,5 ym oder bei mindestens 2,5 ym. Alternativ oder zusätzlich beträgt die Dicke der n-Seite höchstens 6,5 ym oder höchstens 5 ym oder höchstens 4,5 ym. Bei den vorgenannten Dicken kann es sich jeweils um mittlere Dicken handeln.
Gemäß zumindest einer Ausführungsform erfolgt das Dotieren der n-Seite, das durch Ionenimplantation durchgeführt wird, unter einem Winkel von mindestens 5° oder von mindestens 7° und/oder von höchstens 12° oder von höchstens 10°, bezogen auf ein Lot zu einer Aufwachsfläche des Aufwachssubstrats . Mit anderen Worten werden die Ionen dann schräg zu dem
Aufwachssubstrat implantiert. Gemäß zumindest einer Ausführungsform des Verfahrens erfolgt das Dotieren der n-Seite mittels Ionenimplantation mit einer Dosis von mindestens 4 x 1015/cmz oder von mindestens 7 x 1015/cmz . Alternativ oder zusätzlich liegt die Dosis bei höchstens 8 x 1016/cm oder bei höchstens 3 x 1016/
Gemäß zumindest einer Ausführungsform wird die n-Seite durch Entfernen der aktiven Schicht und der p-Seite stellenweise freigelegt. Dieses stellenweise Freilegen erfolgt bevorzugt nach dem vollständigen Wachsen der Halbleiterschichtenfolge und bevorzugt auch nach dem Dotieren der n-Seite.
Gemäß zumindest einer Ausführungsform wird zumindest auf Teilbereiche der freigelegten Stellen der n-Seite eine elektrische Kontaktstelle erzeugt. Die Kontaktstelle wird bevorzugt durch eine oder durch mehrere Metallisierungen gebildet. Über die elektrische Kontaktstelle ist der
Halbleiterchip elektrisch kontaktierbar . Beispielsweise handelt es sich bei der elektrischen Kontaktstelle um ein Bondpad .
Gemäß zumindest einer Ausführungsform wird die gesamte n- Seite, in Draufsicht gesehen, dotiert. Mit anderen Worten weist dann der mittels Ionenimplantation dotierte Bereich den gleichen Flächeninhalt auf wie die n-Seite und/oder wie die aktive Schicht, insbesondere in Draufsicht auf die
Aufwachsfläche gesehen.
Gemäß zumindest einer Ausführungsform wird nur ein
Teilbereich der n-Seite mittels Ionenimplantation dotiert, in Draufsicht auf die Aufwachsfläche gesehen. Mindestens ein Anteil der n-Seite und/oder der p-Seite, in Draufsicht gesehen, wird dann also nicht mittels Ionenimplantation dotiert. Zum Beispiel wird im Rahmen der
Herstellungstoleranzen nur ein solcher Teilbereich mittels Ionenimplantation dotiert, der von der elektrischen
Kontaktstelle, bevorzugt der Kontaktstelle für die p-Seite, überdeckt ist, in Draufsicht gesehen und bevorzugt mit einer Toleranz von höchstens 75 % oder von höchstens 50 % oder von höchstens 25 % der Fläche der entsprechenden Kontaktstelle. Es ist dabei möglich, dass die n-Seite in diesem dotierten Bereich zu einer hohen Querleitfähigkeit dotiert ist.
Alternativ oder zusätzlich kann in diesem Bereich, in
Draufsicht gesehen, eine Strahlungserzeugung in der aktvien Schicht vermindert oder unterdrückt sein. Durch diesen dotierten Bereich kann auch ein Kontaktwiderstand zu der metallischen, elektrischen Kontaktstelle reduziert sein.
Darüber hinaus wird ein optoelektronischer Halbleiterchip angegeben. Der optoelektronische Halbleiterchip ist bevorzugt mit einem Verfahren hergestellt, wie in Verbindung mit einer oder mehrerer der oben genannten Ausführungsformen
beschrieben. Merkmale des Halbleiterchips sind daher auch für das Verfahren offenbart und umgekehrt.
In mindestens einer Ausführungsform weist der
optoelektronische Halbleiterchip einen Träger auf sowie eine auf dem Träger angebrachte Halbleiterschichtenfolge. Die Halbleiterschichtenfolge umfasst eine n-Seite, eine p-Seite und eine zu einer Strahlungserzeugung vorgesehene aktive Schicht. Die aktive Schicht befindet sich zwischen der p- Seite und der n-Seite. Ein Dotierstoffprofil eines n- Dotierstoffs weist innerhalb der n-Seite ein globales Maximum auf. Das Dotierstoffprofil zeigt einen stetigen Verlauf auf, zumindest hinsichtlich eines n-Dotierstoffs und innerhalb der n-Seite . Nachfolgend wird ein hier beschriebenes Verfahren sowie ein hier beschriebener optoelektronischer Halbleiterchip unter Bezugnahme auf die Zeichnung anhand von Ausführungsbeispielen näher erläutert. Gleiche Bezugszeichen geben dabei gleiche Elemente in den einzelnen Figuren an. Es sind dabei jedoch keine maßstäblichen Bezüge dargestellt, vielmehr können einzelne Elemente zum besseren Verständnis übertrieben groß dargestellt sein.
Es zeigen:
Figur 1 eine schematische Darstellung eines
Ausführungsbeispiels eines hier beschriebenen
Verfahrens zur Erzeugung eines hier beschriebenen optoelektronischen Halbleiterchips, und
Figuren 2 bis 5 schematische Schnittdarstellungen von
Ausführungsbeispielen von hier beschriebenen optoelektronischen Halbleiterchips .
In Figur 1 ist in schematischen Schnittdarstellungen ein Verfahren zur Herstellung eines optoelektronischen
Halbleiterchips 1 illustriert. Gemäß Figur 1A wird ein
Aufwachssubstrat 2 mit einer Aufwachsfläche 20
bereitgestellt. Bei dem Aufwachssubstrat 2 handelt es sich beispielsweise um ein Saphirsubstrat.
Gemäß Figur 1B wird auf die Aufwachsfläche 20 eine
Halbleiterschichtenfolge 3 insbesondere epitaktisch
aufgebracht. Die Halbleiterschichtenfolge 3 weist eine n- Seite 31, eine aktive Schicht 32 sowie eine p-Seite 33 auf. Die aktive Schicht 32 befindet sich zwischen der n-Seite 31 und der p-Seite 33. Die n-Seite 31 ist dem Aufwachssubstrat 2 am nächsten gelegen und die p-Seite 33 ist am weitesten von dem Aufwachssubstrat 2 entfernt. Die genannten Schichten 31, 32, 33 folgen bevorzugt unmittelbar in der angegebenen
Reihenfolge aufeinander.
Die n-Seite 31 sowie die p-Seite 33 können jeweils durch mehrere Teilschichten gebildet sein. Insbesondere kann die n- Seite 31 nicht gezeichnete Pufferschichten, Anwachsschichten, Maskierungsschichten und/oder Zwischenschichten aufweisen, die sich in ihrer Materialzusammensetzung voneinander
unterscheiden können. Die Halbleiterschichtenfolge 3 basiert bevorzugt auf AlInGaN und ist zur Erzeugung von
beispielsweise blauem Licht eingerichtet.
Optional wird an einer dem Aufwachssubstrat 2 abgewandten Seite der p-Seite 33 gemäß Figur 1B eine Abdeckschicht 4 erzeugt, etwa durch epitaktisches Wachsen oder durch
Sputtern. Eine Dicke der Abdeckschicht 4 liegt beispielsweise bei mindestens 20 nm oder bei mindestens 25 nm und/oder bei höchstens 500 nm oder bei höchstens 250 nm. Die Abdeckschicht 4 ist bevorzugt aus einem für atomaren oder gasförmigen
Stickstoff undurchlässigen oder nur schwer durchlässigen Material geformt.
Bei der n-Seite 31 handelt es sich beim Verfahrensschritt gemäß Figur 1B bevorzugt um eine undotierte oder im
Wesentlichen undotierte Schicht oder Teilschichtenfolge.
Im Verfahrensschritt, wie in Figur IC illustriert, wird die n-Seite 31 mittels Ionenimplantation durch einen Ionenstrahl I durch die aktive Schicht 32 hindurch dotiert. Der
Ionenstrahl I ist schräg zu der Aufwachsfläche 20 orientiert. Anders als dargestellt ist es möglich, dass mehrere Ionenstrahlen mit unterschiedlichen Bestandteilen wie
Silizium, Germanium und/oder Stickstoff Verwendung finden.
In Figur IC ist ferner schematisch ein Dotierstoffprofil P einer Dotierstoffkonzentration c in Richtung senkrecht zu der Aufwachsfläche 20 illustriert. Das Dotierstoffprofil P ist ähnlich einer Glockenkurve oder einer verzogenen Glockenkurve geformt und weist ein Maximum M innerhalb der n-Seite 31 auf. Das Dotierstoffprofil P weist bevorzugt einen stetigen, glatten Verlauf auf. Bei dem Dotierstoffprofil P kann es sich um eine differenzierbare Kurve handeln.
Es ist möglich, dass eine Dotierstoffkonzentration an einer Grenzfläche zwischen dem Aufwachssubstrat 2 und der
Halbleiterschichtenfolge 3 einen Wert größer als 0 aufweist. Insbesondere können die Ionen aus dem Ionenstrahl I bis in das Aufwachssubstrat 2 hinein dringen. Die aktive Schicht 32 ist bevorzugt frei oder im Wesentlichen frei von Ionen aus dem Ionenstrahl I. Um dies zu erreichen sind die optionale Abdeckschicht 4 sowie die aktive Schicht 32 und die p-Seite 33 bevorzugt möglichst dünn gestaltet.
Anders als in Figur 1B dargestellt ist es möglich, dass die Abdeckschicht 4 erst nach dem Schritt gemäß Figur IC, also nach der Ionenimplantation, auf die Halbleiterschichtenfolge 3 aufgebracht wird.
In Figur 1D ist ein thermisches Ausheilen, englisch
annealing, schematisch illustriert. Durch eine erhöhte
Temperatur können durch den Ionenstrahl I erzeugte
Gitterschäden in der Halbleiterschichtenfolge 3 zumindest zum Teil ausheilen. Durch das thermische Ausheilen ist es möglich, dass das
Dotierstoffprofil P' sich gegenüber dem in Figur IC
unmittelbar nach dem Dotieren dargestellten Dotierstoffprofil P verbreitert. Bevorzugt jedoch erfolgt durch das thermische Ausheilen keine oder keine signifikante Änderung des
Dotierstoffprofils P.
Optional kann die Abdeckschicht 4 nach dem thermischen
Ausheilen teilweise oder vollständig entfernt werden.
Weitere Verfahrensschritte zur Herstellung des
Halbleiterchips 1 wie ein Vereinzeln, ein Anbringen
elektrisch leitfähiger Schichten, ein Anbringen von
elektrischen Kontaktierungen, ein Anbringen von
Passivierungsschichten und/oder das Erzeugen von
Lichtauskoppelstrukturen sind zur Vereinfachung der
Darstellung in Figur 1 nicht gezeigt.
Ein weiteres Ausführungsbeispiel des Halbleiterchips 1 ist in Verbindung mit Figur 2 illustriert. Die n-Seite 31 ist durch bereichsweises Entfernen der aktiven Schicht 32 sowie der p- Seite 33 stellenweise freigelegt. Auf dem freigelegten
Bereich der n-Seite 31 ist eine elektrische Kontaktstelle 5b in Form einer Metallisierung aufgebracht. Die Kontaktstelle 5b befindet sich beispielsweise an einer Ecke des
Halbleiterchips 1, in Draufsicht gesehen.
Optional ist an der p-Seite 33 eine StromaufWeitungsschicht 6 angebracht. Die StromaufWeitungsschicht 6 ist beispielsweise aus einem transparenten, leitfähigen Oxid wie ITO gebildet. Optional ist es möglich, dass die in Verbindung mit Figur 1 gezeigte Abdeckschicht 4 und die StromaufWeitungsschicht 6 durch dieselbe Schicht gebildet sind. An der
Stromaufweitungsschicht 6 befindet sich bevorzugt an einer dem Aufwachssubstrat 2 abgewandten Seite eine weitere
elektrische Kontaktstelle 5a, beispielsweise in Form eines Bondpads .
Beim Halbleiterchip 1, wie in Figur 2 dargestellt, ist das Aufwachssubstrat 2 an der Halbleiterschichtenfolge 3
verblieben. An der Halbleiterschichtenfolge 3 und/oder an dem Aufwachssubstrat 2 können nicht dargestellte
Lichtauskoppelstrukturen geformt sein. Es ist optional möglich, dass sich an einer der Halbleiterschichtenfolge 3 abgewandten Seite des Aufwachssubstrats 2 ein Spiegel 7, beispielsweise mit oder aus Silber oder Aluminium, befindet.
Bei dem Halbleiterchip 1, wie in Figur 3 dargestellt, handelt es sich um einen so genannten Flip-Chip. Der Halbleiterchip 1, wie in Figur 3 gezeigt, ist bevorzugt zu einer
Oberflächenmontage eingerichtet. Die Stromaufweitungsschicht 6 ist insbesondere auch als Spiegel 7 ausgeführt und kann somit reflektierend wirken. Eine Strahlungsauskopplung aus dem Halbleiterchip 1 heraus erfolgt dann bevorzugt durch das Aufwachssubstrat 2 hindurch, das an der
Halbleiterschichtenfolge 3 verblieben ist.
Ein weiteres Ausführungsbeispiel des Halbleiterchips 1 ist in Figur 4 illustriert. Bei diesem Halbleiterchip 1 ist das Aufwachssubstrat von der n-Seite 31 entfernt und an der p- Seite 33 ist ein Träger 8 angebracht. Der Träger 8 ist beispielsweise aus einer Keramik wie Aluminiumnitrid oder Aluminiumoxid oder aus einem Metall wie Molybdän oder aus einem Halbleiter wie Germanium oder Silizium geformt. Es kann der Träger 8 nicht dargestellte elektrische Kontakte oder elektrische Durchkontaktierungen zu einer elektrischen
Verschaltung und Kontaktierung des Halbleiterchips 1
aufweisen .
An der p-Seite 33 befindet sich die elektrische Kontaktstelle 5a, die die p-Seite 33 im Wesentlichen ganzflächig bedecken kann. In Richtung weg von der p-Seite 33 befindet sich die zweite Kontaktstelle 5b, die über eine Durchkontaktierung 55 hinweg in die n-Seite 31 durch die aktive Schicht 32 hindurch reicht. Die Durchkontaktierung 55 ist beispielsweise durch ein Metall gebildet und weist eine Kontaktfläche 50 zu einem Material der n-Seite 31 auf. An einer dem Träger 8
abgewandten Fläche der n-Seite 31 ist optional eine
Lichtauskoppelstruktur erzeugt.
Es ist möglich, dass die elektrischen Kontaktstellen 5a, 5b auch als Spiegel 7 gestaltet sind. Anders als dargestellt kann die aktive Schicht 32 von einer Vielzahl von
Durchkontaktierungen 55 durchdrungen sein.
Durch die Ionenimplantation nach dem epitaktischen Erzeugen der Halbleiterschichtenfolge 3 ist es möglich, dass die n- Seite 31 eine hohe elektrische Querleitfähigkeit aufweist und dass ein Kontaktwiderstand zu den Kontaktstellen 5b reduziert ist. Hierdurch ist eine effizientere und auch gleichmäßigere Bestromung der aktiven Schicht 32 realisierbar. Die
Kontaktfläche 50 und/oder die Kontaktstelle 5b können sich in oder nahe an einem Maximum des Dotierstoffprofils befinden, vergleiche die Figuren IC und ID.
Beim Ausführungsbeispiel, wie in Figur 5 gezeigt, ist nur ein Teilbereich der n-Seite 31 mittels Ionenimplantation n- dotiert. In Figur 5 ist dieser Teilbereich durch eine Schraffur gekennzeichnet. Es liegt dieser Teilbereich, in Draufsicht gesehen, deckungsgleich unter der n-Kontaktstelle 5. Diesr Teilbereich berührt die n-Kontaktstelle 5 bevorzugt. Diese Dotierung mittels Ionenimplantation in dem Teilbereich wird erzeugt, bevor der Träger 8 an die
Halbleiterschichtenfolge 3 angebracht und bevor das
Aufwachssubstrat , in Figur 5 nicht gezeichnet, entfernt wird.
Abweichend von der Darstellung in Figur 5 ist es möglich, dass dieser Teilbereich sich nicht unter die gesamte n- Kontaktstelle 5 erstreckt oder dass dieser Teilbereich die n- Kontaktstelle 5 lateral überragt. Erstreckt sich die in Figur 5 nicht gezeichnete p-Kontaktstelle nicht auf die gesamte Halbleiterschichtenfolge 3, so kann entsprechendes
hinsichtlich der Dotierung mittels Ionenimplantation
alternativ oder zusätzlich für die p-Kontaktstelle gelten.
In der n-Seite 31 ist bevorzugt eine Aufrauung zur
Verbesserung einer Lichtauskoppeleffizienz geformt. Optional ist die Aufrauung von der Abdeckschicht 4 und/oder der
Stromaufweitungsschicht 6 bedeckt, wobei diese Schicht 4, 6 der Aufrauung nachgeformt sein kann oder, anders als
gezeichnet, planarisierend und die Aufrauung glättend
ausgebildet sein kann. Die Kontaktstelle 5 kann die n-Seite 31 berühren und die Schicht 4, 6 vollständig durchdringen.
Bei dem Halbleiterchip 1, wie in Figur 5 illustriert, ist das Aufwachssubstrat entfernt und durch den Träger 8 ersetzt, der sich an der p-Seite 33 befindet. Zwischen dem Träger 8 und der Halbleiterschichtenfolge 3 befindet sich optional der Spiegel 7. Ebenso kann das Aufwachssubstrat aber auch an der Halbleiterschichtenfolge 3 verbleiben, analog zu den Figuren 1 bis 3. Eine solche Dotierung, die auf einen Teilbereich bevorzugt deckungsgleich mit der elektrischen Kontaktstelle 5, 5a, 5b, 50 beschränkt ist, kann auch in den Figuren 2, 3 und 4
Verwendung finden. Hierdurch ist insbesondere ein reduzierter Kontaktwiderstand zwischen der Halbleiterschichtenfolge 3 und der Kontaktstelle 5, 5a, 5b, 50 erzielbar. Bei solchen dotierten Teilbereichen, insbesondere im Zusammenhang mit den Figuren 2 bis 4, wird ein eventuell durch die
Ionenimplantation beeinträchtigtes Gebiet der aktiven Schicht 32 vor dem Aufbringen der n-Kontaktstelle 5b, 50 entfernt, sodass ein Ausheilen nach der Ionenimplantation entfallen kann .
In den Figuren 1 bis 5 wurde die nachträgliche Dotierung jeweils in der n-Seite 31 erzeugt. Alternativ oder zusätzlich hierzu ist es auch möglich, dass die nachträgliche Dotierung in der p-Seite 33 erfolgt, gegebenenfalls durch die aktive Schicht 32 hindurch.
Die hier beschriebene Erfindung ist nicht durch die
Beschreibung anhand der Ausführungsbeispiele beschränkt.
Vielmehr umfasst die Erfindung jedes neue Merkmal sowie jede Kombination von Merkmalen, was insbesondere jede Kombination von Merkmalen in den Patentansprüchen beinhaltet, auch wenn dieses Merkmal oder diese Kombination selbst nicht explizit in den Patentansprüchen oder Ausführungsbeispielen angegeben ist .
Diese Patentanmeldung beansprucht die Priorität der deutschen Patentanmeldung 10 2012 109 590.6, deren Offenbarungsgehalt hiermit durch Rückbezug aufgenommen wird.

Claims

Patentansprüche
1. Verfahren zur Herstellung eines optoelektronischen
Halbleiterchips (1) mit den Schritten:
- Bereitstellen eines Aufwachssubstrates (2),
- Erzeugen einer Halbleiterschichtenfolge (3) auf dem Aufwachssubstrat (2), wobei die
Halbleiterschichtenfolge (3) eine n-Seite (31), eine p- Seite (33) und eine zu einer Strahlungserzeugung vorgesehene aktive Schicht (32) aufweist und die aktive Schicht (32) zwischen der p-Seite (33) und der n-Seite (31) angeordnet ist, und
- Dotieren der n-Seite (31) oder der p-Seite (33) durch die aktive Schicht (32) hindurch mittels
Ionenimplantation .
2. Verfahren nach dem vorhergehenden Anspruch,
bei dem sich die n-Seite (31) dem Aufwachssubstrat (2) am nächsten befindet und die n-Seite (31) mittels
Ionenimplantation dotiert wird,
wobei die Halbleiterschichtenfolge (2) vor dem Dotieren der n-Seite (31) vollständig erzeugt wird und ein
Dotierstoffprofil (P) eines n-Dotierstoffs innerhalb der n-Seite (31) ein globales Maximum (M) aufweist und einen stetigen Verlauf aufzeigt.
3. Verfahren nach einem der vorhergehenden Ansprüche,
bei dem das Dotieren der n-Seite (31) mit Silizium und/oder Germanium erfolgt.
4. Verfahren nach dem vorhergehenden Anspruch,
bei dem zusätzlich Stickstoff implantiert wird.
5. Verfahren nach dem vorhergehenden Anspruch, bei dem der Stickstoff teilweise bis in das
Aufwachssubstrat (2) hinein implantiert wird.
6. Verfahren nach einem der vorhergehenden Ansprüche,
bei dem das Dotieren der n-Seite (31) mit einer Energie zwischen einschließlich 250 keV und 1,3 MeV und bei einer Temperatur zwischen einschließlich 450 °C und 750 °C erfolgt.
7. Verfahren nach einem der vorhergehenden Ansprüche,
bei dem, vor dem Dotieren mittels Ionenimplantation, eine n-Dotierstoffkonzentration der n-Seite (31) höchstens 5 x ΙΟ-^ cm~3 beträgt,
wobei nach dem Dotieren mittels Ionenimplantation die n-Dotierstoffkonzentration der n-Seite (31) mindestens 5 x 1019 cm J beträgt.
8. Verfahren nach einem der vorhergehenden Ansprüche,
wobei dem Dotieren der n-Seite (31) ein thermisches Ausheilen nachfolgt.
9. Verfahren nach dem vorhergehenden Anspruch,
bei dem das Ausheilen bei einer Temperatur zwischen einschließlich 850 °C und 1250 °C für eine Dauer zwischen einschließlich 3 min und 20 min erfolgt, wobei vor dem Ausheilen eine Abdeckschicht (4) aus Aluminiumnitrid, Siliziumnitrid oder AlGaN auf die Halbleiterschichtenfolge (3) aufgebracht wird.
10. Verfahren nach einem der vorhergehenden Ansprüche,
bei dem die Halbleiterschichtenfolge (2) auf AlInGaN basiert,
wobei eine Dicke der p-Seite (33) zwischen einschließlich 0,2 ym und 1,2 ym liegt, die aktive Schicht (32) eine Dicke zwischen einschließlich 2,5 nm und 50 nm aufweist und eine Dicke der n-Seite (31) zwischen einschließlich 1,5 ym und 6,5 ym beträgt.
11. Verfahren nach einem der vorhergehenden Ansprüche,
bei dem das Aufwachssubstrat (2) ein Saphirsubstrat ist,
wobei das Dotieren der n-Seite (31) mittels
Ionenimplantation unter einem Winkel zwischen
einschließlich 5° und 12° erfolgt, bezogen auf ein Lot zu einer Aufwachsfläche (20) des Aufwachssubstrats (2).
12. Verfahren nach einem der vorhergehenden Ansprüche,
bei dem das Dotieren der n-Seite (31) mittels
Ionenimplantation mit einer Dosis zwischen
einschließlich 4 x 1015 cm 2 Und 8 x ΙΟ^ cm 2 erfolgt.
13. Verfahren nach einem der vorhergehenden Ansprüche,
bei dem die n-Seite (31) durch Entfernen der aktiven Schicht (32) und der p-Seite (33) stellenweise
freigelegt wird,
wobei zumindest auf Teilbereiche dieser freigelegten Stellen der n-Seite (31) eine elektrische Kontaktstelle (5) in Form wenigstens einer Metallisierung erzeugt wird .
14. Verfahren nach einem der vorhergehenden Ansprüche,
bei dem das Dotieren der n-Seite (31) oder der p-Seite (33) durch die aktive Schicht (32) hindurch mittels Ionenimplantation auf einen von einer elektrischen Kontaktstelle (5) überdeckten Teilbereich der n-Seite (31) und/oder der p-Seite (33) beschränkt ist, in
Draufsicht gesehen und mit einer Toleranz von höchstens 50 % der Fläche der Kontaktstelle (5) ,
wobei der Teilbereich zu einer Verringerung eines
Kontaktwiderstandes zwischen der
Halbleiterschichtenfolge (3) und der Kontaktstelle (5) eingerichtet ist.
Optoelektronischer Halbleiterchip (1) mit
- einem Träger (2, 8),
- einer auf dem Träger (2, 8) angebrachten
Halbleiterschichtenfolge (3) mit einer n-Seite (31), einer p-Seite (33) und einer zu einer
Strahlungserzeugung vorgesehenen aktiven Schicht (32) zwischen der p-Seite (33) und der n-Seite (31), wobei ein Dotierstoffprofil (P) eines n-Dotierstoffs innerhalb der n-Seite (31) ein globales Maximum (M) aufweist und einen stetigen Verlauf aufzeigt.
PCT/EP2013/070941 2012-10-09 2013-10-08 Verfahren zur herstellung eines optoelektronischen halbleiterchips auf gan-basis mittels ionenimplantantion und entsprechender optoelektronischer halbleiterchip Ceased WO2014056908A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102012109590.6A DE102012109590A1 (de) 2012-10-09 2012-10-09 Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
DE102012109590.6 2012-10-09

Publications (1)

Publication Number Publication Date
WO2014056908A1 true WO2014056908A1 (de) 2014-04-17

Family

ID=49304994

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2013/070941 Ceased WO2014056908A1 (de) 2012-10-09 2013-10-08 Verfahren zur herstellung eines optoelektronischen halbleiterchips auf gan-basis mittels ionenimplantantion und entsprechender optoelektronischer halbleiterchip

Country Status (2)

Country Link
DE (1) DE102012109590A1 (de)
WO (1) WO2014056908A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102021119713A1 (de) 2021-07-29 2023-02-02 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur herstellung eines aufwachssubstrats und aufwachssubstrat

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100155746A1 (en) * 2009-04-06 2010-06-24 Cree, Inc. High voltage low current surface-emitting led

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8502192B2 (en) * 2010-01-12 2013-08-06 Varian Semiconductor Equipment Associates, Inc. LED with uniform current spreading and method of fabrication
US20120097918A1 (en) * 2010-10-20 2012-04-26 Varian Semiconductor Equipment Associates, Inc. Implanted current confinement structure to improve current spreading

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100155746A1 (en) * 2009-04-06 2010-06-24 Cree, Inc. High voltage low current surface-emitting led

Non-Patent Citations (5)

* Cited by examiner, † Cited by third party
Title
KAZUKI NOMOTO ET AL: "Remarkable Reduction of On-Resistance by Ion Implantation in GaN/AlGaN/GaN HEMTs With Low Gate Leakage Current", IEEE ELECTRON DEVICE LETTERS, IEEE SERVICE CENTER, NEW YORK, NY, US, vol. 28, no. 11, 1 November 2007 (2007-11-01), pages 939 - 941, XP011196029, ISSN: 0741-3106, DOI: 10.1109/LED.2007.906930 *
KUCHEYEV S O ET AL: "Ion implantation into GaN", MATERIALS SCIENCE AND ENGINEERING R: REPORTS, ELSEVIER SEQUOIA S.A., LAUSANNE, CH, vol. 33, no. 2-3, 15 May 2001 (2001-05-15), pages 51 - 108, XP004233032, ISSN: 0927-796X, DOI: 10.1016/S0927-796X(01)00028-6 *
PARIKH N ET AL: "Ion implantation of epitaxial GaN films: damage, doping and activation", NUCLEAR INSTRUMENTS & METHODS IN PHYSICS RESEARCH, SECTION - B:BEAM INTERACTIONS WITH MATERIALS AND ATOMS, ELSEVIER, AMSTERDAM, NL, vol. 127-128, 2 May 1997 (1997-05-02), pages 463 - 466, XP027296340, ISSN: 0168-583X, [retrieved on 19970502] *
PEARTON S J ET AL: "GaN: Processing, defects, and devices", JOURNAL OF APPLIED PHYSICS, AMERICAN INSTITUTE OF PHYSICS. NEW YORK, US, vol. 86, no. 1, 1 July 1999 (1999-07-01), pages 1 - 78, XP012047854, ISSN: 0021-8979, DOI: 10.1063/1.371145 *
S.O. KUCHEYEV: "Ion Implantation into GaN", MATERIALS, SIGNS AND ENGENEERING, vol. 33, 2001, pages 51 - 107

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102021119713A1 (de) 2021-07-29 2023-02-02 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur herstellung eines aufwachssubstrats und aufwachssubstrat

Also Published As

Publication number Publication date
DE102012109590A1 (de) 2014-04-10

Similar Documents

Publication Publication Date Title
EP1709694B1 (de) Dünnfilm-led mit einer stromaufweitungsstruktur
WO2014053445A1 (de) Verfahren zur herstellung eines leuchtdioden-displays und leuchtdioden-display
EP2820684A1 (de) Optoelektronischer halbleiterchip
DE112018000553B4 (de) Optoelektronischer Halbleiterchip
EP1920469A1 (de) Verfahren zum lateralen zertrennen eines halbleiterwafers und optoelektronisches bauelement
EP2191520B1 (de) Lichtemittierende dünnfilm-diode mit einer spiegelschicht und verfahren zu deren herstellung
EP2013917A1 (de) Strahlungsemittierender halbleiterkörper mit trägersubstrat und verfahren zur herstellung eines solchen
EP2057696B1 (de) Optoelektronischer halbleiterchip und verfahren zur dessen herstellung
WO2007025499A1 (de) Verfahren zum lateralen zertrennen eines halbleiterwafers und optoelektronisches bauelement
DE102009059887A1 (de) Optoelektronischer Halbleiterchip
WO2009068006A2 (de) Optoelektronischer halbleiterkörper und verfahren zur herstellung eines optoelektronischen halbleiterkörpers
EP2519979A2 (de) Optoelektronischer halbleiterchip und verwendung einer auf algan basierenden zwischenschicht
WO2012107290A1 (de) Optoelektronischer halbleiterchip mit verkapselter spiegelschicht
WO2014056908A1 (de) Verfahren zur herstellung eines optoelektronischen halbleiterchips auf gan-basis mittels ionenimplantantion und entsprechender optoelektronischer halbleiterchip
WO2020038743A1 (de) Optoelektronisches halbleiterbauelement mit einer halbleiterkontaktschicht und verfahren zur herstellung des optoelektronischen halbleiterbauelements
WO2015176873A1 (de) Verfahren zur herstellung eines optoelektronischen halbleiterchips und optoelektronischer halbleiterchip
DE102014114194A1 (de) Optoelektronischer Halbleiterchip und Verfahren zu dessen Herstellung
WO2014095353A1 (de) Verfahren zur herstellung eines optoelektronischen halbleiterchips und optoelektronischer halbleiterchip
EP2497125B1 (de) Halbleiterdiode und verfahren zum herstellen einer halbleiterdiode
DE102005003460A1 (de) Dünnfilm-LED mit einer Stromaufweitungsstruktur
WO2017021301A1 (de) Verfahren zur herstellung eines nitrid-halbleiterbauelements und nitrid-halbleiterbauelement
WO2019002097A1 (de) Halbleiterchip mit transparenter stromaufweitungsschicht
DE102019103632B4 (de) Optoelektronisches halbleiterbauelement mit ersten und zweiten bereichen einer ersten halbleiterschicht und verfahren zur herstellung eines optoelektronischen halbleiterbauelements
DE102005008056A1 (de) Strahlungsemittierender Halbleiterchip und Verfahren zur Herstellung eines solchen Halbleiterchips
EP1649497B1 (de) Verfahren zur herstellung einer vielzahl von optoelektronischen halbleiterchips und optoelektronischer halbleiterchip

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13773782

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 13773782

Country of ref document: EP

Kind code of ref document: A1