WO2014033166A1 - Optoelektronisches halbleiterbauteil - Google Patents

Optoelektronisches halbleiterbauteil Download PDF

Info

Publication number
WO2014033166A1
WO2014033166A1 PCT/EP2013/067812 EP2013067812W WO2014033166A1 WO 2014033166 A1 WO2014033166 A1 WO 2014033166A1 EP 2013067812 W EP2013067812 W EP 2013067812W WO 2014033166 A1 WO2014033166 A1 WO 2014033166A1
Authority
WO
WIPO (PCT)
Prior art keywords
optoelectronic semiconductor
semiconductor chip
metallization
molded body
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/EP2013/067812
Other languages
English (en)
French (fr)
Inventor
Stefan Illek
Matthias Sabathil
Thomas Schwarz
Walter Wegleiter
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Priority to CN201380057054.5A priority Critical patent/CN104737314B/zh
Priority to JP2015529003A priority patent/JP6029760B2/ja
Priority to KR1020157007483A priority patent/KR101642867B1/ko
Priority to DE112013004223.1T priority patent/DE112013004223B4/de
Priority to US14/424,796 priority patent/US9209368B2/en
Publication of WO2014033166A1 publication Critical patent/WO2014033166A1/de
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/852—Encapsulations
    • H10H20/854—Encapsulations characterised by their material, e.g. epoxy or silicone resins
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/857—Interconnections, e.g. lead-frames, bond wires or solder balls
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/83—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/83—Electrodes
    • H10H20/831—Electrodes characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/83—Electrodes
    • H10H20/831—Electrodes characterised by their shape
    • H10H20/8312—Electrodes characterised by their shape extending at least partially through the bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/83—Electrodes
    • H10H20/831—Electrodes characterised by their shape
    • H10H20/8314—Electrodes characterised by their shape extending at least partially onto an outer side surface of the bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/83—Electrodes
    • H10H20/832—Electrodes characterised by their material
    • H10H20/835—Reflective materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/852—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/852—Encapsulations
    • H10H20/853—Encapsulations characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/855—Optical field-shaping means, e.g. lenses
    • H10H20/856—Reflecting means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/036—Manufacture or treatment of packages
    • H10H20/0362—Manufacture or treatment of packages of encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/036—Manufacture or treatment of packages
    • H10H20/0363—Manufacture or treatment of packages of optical field-shaping means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/036—Manufacture or treatment of packages
    • H10H20/0364—Manufacture or treatment of packages of interconnections

Definitions

  • the present invention relates to an optoelectronic device
  • German priority application DE 10 2012 215 524.4 which forms part of the disclosure of the present application, also describes an optoelectronic semiconductor device and a method for producing an op ⁇ toelektronischen Semiconductor device.
  • a method for producing an optoelectronic semiconductor device in which optoelectronic semiconductor chips are embedded in a shaped body which covers all side surfaces of the optoelectronic semiconductor chips. Upper and lower sides of the op ⁇ toelektronischen semiconductor chips remain preferably free. Contact points may be provided on the upper and / or lower sides of each semiconductor chip. Together with the optoelectronic semiconductor chips, electrical through contacts can be embedded in the molded body. By means of an electrically conductive connection on a surface of the shaped body, a contact point of a semiconductor chip can be electrically conductively connected to a through-connection.
  • An object of the present invention is to provide an optoelectronic semiconductor device. This object is achieved by an optoelectronic semiconductor component with the features of claim 1.
  • a further object of the present invention is to specify a method for producing an optoelectronic semiconductor component. This task is performed by a procedure with the Characteristics of claim 10 solved. Further developments are specified in the dependent claims.
  • An optoelectronic semiconductor component comprises an optoelectronic semiconductor chip, which is embedded in an electrically insulating molded body having an upper side and a lower side.
  • a through-contact is embedded in the molded body, which forms an electrically conductive connection between the upper side and the lower side of the molded body.
  • Au ßerdem is arranged a reflec ⁇ Rende layer on the top of the mold body forming an electrically conductive Ver ⁇ connection between an electrical contact of the semiconductor chip and the via.
  • the reflective layer covers the top of the molding at least 50%.
  • the reflective layer simultaneously fulfills the function of an electrically conductive connection between the electrical contact of the semiconductor chip and to form the through ⁇ contact, and the function of the top of the mold body of the optoelectronic semiconductor component reflec ⁇ rend form in this optoelectronic semiconductor component, so to mirror.
  • the reflective upper side of the shaped body of the semiconductor component prevents absorption of light in the material of the shaped body, which advantageously increases an effectively usable luminous power of the optoelectronic semiconductor component.
  • the double-radio ⁇ tion of the reflective layer on top of the molding allows to form the opto-electronic semiconductor device very compact and inexpensive to manufacture.
  • an upper side of the semiconductor chip is oriented in the same direction as the upper side of the shaped body.
  • the upper side of the semiconductor chip is a radiation emitter. tread surface of the semiconductor chip.
  • at least part of the upper side of the semiconductor chip is neither covered by the shaped body nor by the reflective layer.
  • a Lichtaus ⁇ coupling of the optoelectronic semiconductor chip can be carried out in this semiconductor device through the top of the semiconductor ⁇ chip, without the radiation leakage is hindered or limited by the shaped body or the reflective layer.
  • a dielectric is arranged between the upper side of the shaped body and the reflective layer in the region of the electrically conductive connection between the electrical contact of the semiconductor chip and the through contact. Advanta- geous enough, the dielectric prevents an electrical short circuit ⁇ rule or flashover between the reflective layer and a potential-carrying region of the optoelectronic semiconductor chip.
  • the dielectric can be arranged by simple and inexpensive processes on the top of the molding.
  • the dielectric comprises benzocyclobutene. ⁇ beneficial way legally, this allows easy processing of the dielectric.
  • benzocyclobutene has a suffi ⁇ sponding dielectric strength.
  • the dielectric has a thickness between 50 nm and 500 nm.
  • the dielectric then provides a sufficient insulation resistance in typically during operation of the optoelectronic semiconductor device on ⁇ passing electrical voltages.
  • a first portion of the reflective layer is electrically isolated from a second portion of the reflective layer.
  • the first section forms the electrical electrically conductive connection between the electrical contact of the semiconductor chip and the contact.
  • the first section and the second section of the reflective layer can then be at different electrical potentials during operation of the optoelectronic semiconductor component. Nevertheless, the first portion and the second portion of the reflective layer may advantageously be manufactured together, whereby the optoelectronic semiconductor device is easily and inexpensively available.
  • the shaped body covers a part of the upper side of the semiconductor chip.
  • the part of the shaped body which covers the upper side of the semiconductor chip can advantageously provide electrical insulation between the electrically conductive connection between the electrical contact of the semiconductor chip and the through contact and a potential-carrying section of the optoelectronic semiconductor chip, as a result of which short circuits and electrical arcing are prevented.
  • the shaped body has a thickness of between 50 nm and 500 nm over the part of the upper side of the semiconductor chip.
  • the part of the upper surface of the semiconductor chip covering part of the shaped body forms a sufficient electric breakdown strength for ⁇ usually seen during operation of the optoelectronic semiconductor component occurring electric voltages in this semiconductor device.
  • the optoelectronic semiconductor device comprises the reflecting layer of silver or aluminum s ⁇ nium.
  • the reflective offers are not limited to silver or aluminum s ⁇ nium.
  • a method of manufacturing an optoelectronic semiconductor device comprising the steps of embedding a optoe ⁇ lektronischen semiconductor chip and a via in egg ⁇ NEN molded body having a top and a bottom, an electrically conductive connection WO at the via Zvi ⁇ rule the top and bottom of the tablet bil ⁇ det, for arranging a reflective layer on the upper side of the molded body, wherein the reflective layer forms an electrically conductive connection between an electrical contact of the semiconductor chip and the contact, and wherein the reflective layer, the top of the Formkör ⁇ pers covered to at least 50% ,
  • the reflective layer of the Herge by this method ⁇ presented optoelectronic semiconductor component simultaneously fulfills the function to provide an electrically conductive connection between the electrical contact of the semiconductor chip and to provide the through ⁇ contact, and the function of the molded body of the optoelectronic semiconductor device with a reflective top , As a result, the process
  • the dielectric can electrically insulate the reflective layer against potential-carrying parts of the optoelectronic semiconductor chip, thereby preventing short circuits and / or flashovers.
  • the dielectric is arranged by a first photolithographic process steps on the upper side of the shaped body.
  • the arrangement of the dielectric can then take place with high precision and reproducibility.
  • the reflec ⁇ Rende layer is disposed by a second photolithographic process step on the upper surface of the mold body and structured.
  • the arrangement of the reflective layer with high accuracy and Repro ⁇ ducibility can then take place.
  • a first photoresist is arranged on an upper side of the semiconductor chip before the semiconductor chip is embedded in the molded body.
  • Advantage ⁇ way legally the first photoresist can then be used to protect a radiation exit area on top of the semiconductor chips ⁇ .
  • the first photo ⁇ varnish on the top of the semiconductor chip is arranged, while ⁇ ing the semiconductor chip is in a wafer composite with other semiconductor chips.
  • the arrangement of the first photoresist then takes place simultaneously for many semiconductor chips, which drastically reduces the costs for carrying out the method per semiconductor chip.
  • a second photoresist on the top surface of the shaped body is arranged ⁇ prior to placement of the reflective layer on the top surface of the molding.
  • the arrangement of the second photoresist on the top surface of the molded body and a second photographic technique for generating the reflective layer on the upper side of the molded body can then be made non-critical by gross procedural ⁇ reindeer, thereby reducing the costs for implementing the method.
  • Fig. 1 is a sectional view of two optoelectronic semiconductor chips for producing an optoelectronic
  • Figure 2 shows a second processing status during their manufacture of the optoelectronic semiconductor device according to the ers ⁇ th embodiment.
  • FIG 3 shows a third processing status during herstel ⁇ development of the optoelectronic semiconductor device according to the ERS th embodiment.
  • FIG. 4 shows a fourth processing status during herstel ⁇ development of the optoelectronic semiconductor device according to the ers ⁇ th embodiment.
  • 5 shows a plan view of the optoelectronic Halbleiterbau ⁇ part according to the first embodiment in the fourth processing state.
  • 6 shows a section through the optoelectronic semiconductor ⁇ component according to the first embodiment in a fifth processing state;
  • FIG. 7 shows a plan view of the optoelectronic semiconductor component according to the first embodiment in the fifth processing state
  • 9 shows a plan view of the optoelectronic semiconductor component of the first embodiment; 10 shows a section through optoelectronic semiconductor chips for producing an optoelectronic semiconductor component according to a second embodiment; 11 shows a section through the optoelectronic semiconductor ⁇ component according to the second embodiment in a second processing state;
  • FIG. 13 shows a section through the optoelectronic semiconductor ⁇ component according to the second embodiment in a fourth processing status
  • FIG. 14 is a plan view of the optoelectronic semiconductor ⁇ component according to the second embodiment in the fourth processing state;
  • 15 shows a section through the optoelectronic semiconductor ⁇ component according to the second embodiment in a fifth processing state
  • 16 is a plan view of the optoelectronic semiconductor ⁇ component according to the second embodiment in the fifth processing state
  • FIG. 18 is a plan view of the optoelectronic semiconductor ⁇ component according to the second embodiment
  • Figure 19 is a sectional view of an optoelectronic semiconducting ⁇ terbauteil according to a third embodiment
  • 20 is a plan view of the optoelectronic semiconductor ⁇ component according to the third embodiment
  • FIG. 22 is a plan view of the optoelectronic semiconductor ⁇ component according to the fourth embodiment.
  • Figure 1 shows in schematic representation a section through two optoelectronic semiconductor chip 100.
  • the op ⁇ toelektronischen semiconductor chip 100 may be ⁇ example, be LED chips (light emitting diodes) act.
  • the optoelectronic semiconductor chips 100 are formed identically or approximately identically and have been produced parallel to one another in common operations.
  • the optoelectronic semiconductor chip 100 are arranged laterally next to one another and ne ⁇ still connected together.
  • the optoelectronic semiconductor chips 100 may, for example, be located together with a multiplicity of further optoelectronic semiconductor chips 100 in a wafer composite.
  • the further description of the optoelectronic semiconductor chips 100 is made by way of example with reference to one of the optoelectronic semiconductor chips 100.
  • the optoelectronic semiconductor chip 100 comprises a substrate 110 with an upper side 111 and a lower side 112.
  • the substrate 110 is electrically conductive and may, for example, comprise silicon.
  • a first contact surface 121 is arranged, which is electrically conductive, and for example comprises a metal.
  • a semiconductor 150 having an n-doped region 151 and a p-doped region 152 is disposed on the upper surface 111 of the substrate 110 of the optoelectronic rule ⁇ semiconductor chip 100.
  • the p-doped region 152 faces the upper side 111 of the substrate 110.
  • the n-doped region 151 faces away from the upper side 111 of the substrate 110.
  • the semiconductor 150 is an epitaxially grown semiconductor crystal and may, for example, comprise gallium nitride (GaN).
  • the n-doped region 151 of the semiconductor 150 and the side surfaces of the semiconductor 150 are covered by an electrically insulating passivation 160.
  • a elekt ⁇ driven conductive second metallization 140 is disposed on the surface of the p-doped region 152 of the semiconductor 150.
  • the second metallization 140 makes electrical contact to the p-doped region 152 of the semiconductor 150, and simultaneously serves as a mirror layer for reflecting the half ⁇ conductor 150 toward the substrate 110 emitted light.
  • the second Metallisie ⁇ tion 140 is connected to a second contact surface 141 of electrically conductive material in a recess of the
  • Passivation 160 is arranged and passes through the passivation 160 because ⁇ .
  • the second metallization 140 is suit ⁇ covered by an insulating layer 130, which acts electrically insulating.
  • a first metallization 120 is arranged, which is isolated by the insulating layer 130 electrically against the second metallization 140.
  • the optoelectronic semiconductor chip 100 has a through contact 125.
  • the via 125 is formed ⁇ as an opening that extends through the entire p-doped region 152 in the n-doped calculation 151st
  • the walls of the opening are electrically insulated by portions of the insulating layer 130.
  • the opening of the via 125 is filled with an electrically conductive material which is elekt ⁇ driven conductively connected to the first metallization 120th
  • the first metallization 120 and the filling of the via 125 for example, the same material aufwei ⁇ sen. Via the contact 125 there is an electrically conductive tende connection between the first metallization 120 and the n-doped region 151 of the semiconductor 150th
  • the first metallization 120 is arranged on the upper side 111 of the substrate 110 of the optoelectronic semiconductor chip 100.
  • the semiconductor 150 may first be produced independently of the substrate 110 and provided with the passivation 160, the second metallization 140, the via 125, the insulation layer 130 and the first metallization 120, and only then be arranged on the top side 111 of the substrate 110. In this case, was first applied an electrically conductive solder layer on the Obersei ⁇ te 111 of the substrate 110th The solder layer on top 111 of substrate 110 was then bonded to first metallization 120 by epitaxial bonding.
  • the passivation 160 may also be produced only after the semiconductor 150 has been arranged on the top side 111 of the substrate 110.
  • the first contact surface 121 on the underside 112 of the sub ⁇ strats 110 is electrically conductively connected via the electrically conductive substrate 110, the first metallization 120 and the via 125 with the n-doped region 151 of the semiconductor 150th
  • the second contact surface 141 is electrically conductively connected to the p-doped region 152 via the second metallization 140.
  • the protected by the passivation 160 surface of the n-doped region 151 of the semiconductor 150 represents a Emis ⁇ sion section 161 and a radiation exit surface of the op ⁇ toelektronischen semiconductor chips 100th
  • the semiconductor 150 generated light can be discharged through the emission region 161 from the optoelectronic semiconductor chip 100 become.
  • Light emitted in the direction of the substrate 110 is previously reflected at the second metallization 140.
  • a method will be explained below, which serves herzu- provide an optoelectronic semiconductor component ⁇ with the optoelectronic semiconductor chip 100th
  • the optoelectronic semiconductor chips 100 of the composite shown in FIG. 1 are separated from one another and further processed individually.
  • the side of the substrate 110 having the semiconductor 150 of the optoelectronic semiconductor chip 100 is pressed into a foil 180, as shown in FIG.
  • the film 180 is a soft film which is held by a carrier not shown separately in FIG.
  • the optoelectronic semiconductor chip 100 is pressed into the film 180 so far that the layers 120, 130, 160 arranged on the upper side 111 of the substrate 110 lie flush against the film 180. Thus, no gap remains between the passivation 160 and the film 180.
  • the side surfaces of the opto ⁇ lectronic semiconductor chip 100 are not pressed into the film 180.
  • the passivation 160 and the second contact surface 141 of the optoelectronic semiconductor chip 100 are covered and protected by the foil 180, while all other surfaces of the optoelectronic semiconductor chip 100 remain completely uncovered and free.
  • Figure 2 also shows a lead pin 170 of a elekt ⁇ driven conductive material.
  • an electrically conductive Oberrisemetallisie ⁇ tion 171 is arranged on an upper surface of the conductor pin 170.
  • an electrically conductive bottom metallization 172 is arranged on an underside of the conductor pin 170.
  • the conductor pin 170 may, for example, consist of a printed circuit board material, and connects the upper ⁇ waremetallmaschine 171 electrically connected to the bottom metallization 172.
  • the length of the lead pin 170 is sized such that the distance between the Obertouchmetallisie ⁇ tion 171 and the bottom metallization 172 approximately to the distance between the second contact surface 141 and the first Contact surface 121 of the optoelektronsichen semiconductor chip 100 corresponds.
  • the conductor pin 170 is arranged laterally next to the optoelectronic semiconductor chip 100.
  • the top metallization 171 faces the film 180 and is pressed into the film 180 such that the surface of the top metallization 171 is covered and protected by the film 180.
  • the optoelectronic semiconductor chip 100 and the conductor pin 170 can be held in the position shown in Figure 2 by a holding device, not shown.
  • the optoelectronic semiconductor chip 100 and the lead pin 170 by a second carrier and a second sheet can be maintained, which is arranged on the side of the first contact surface 121 and the bottom metallization 172 and the first contact surface 121 and the bottom metal ⁇ capitalization covers 172 and protects.
  • the optoelectronic semiconductor chip 100 and the conductor pin 170 are embedded in a molded body 190.
  • the opto ⁇ lectronic semiconductor chip 100 and the conductor pin 170 are surrounded in a mold process with a mold mass. If the bottom 112 of the substrate 110 with the first Druckflä ⁇ surface 121 and the underside of the lead pin 170 are arranged with the Un ⁇ terroughmetallmaschine 172 on a carrier or a film, the mold mass between the film 180 and the lower support is introduced.
  • FIG. 3 shows a section through the resulting molded body 190 with the embedded optoelectronic semiconductor chip 100 and the conductor pin 170 also embedded in the molded body 190.
  • a possibly present lower carrier or a lower foil are not shown here.
  • the Formkör ⁇ per 190 has an electrically insulating material.
  • FIG. 4 shows a section through the molded body 190 with the embedded optoelectronic semiconductor chip 100 and the embedded conductor pin 170 after removal of the film 180.
  • the molded body 190 has an upper side 191 and a lower side 192.
  • the upper side 191 of the molded body 190 terminates flush with the passivation 160 of the optoelectronic semiconductor chip 100.
  • the second contact surface 141 of the optoelectronic semiconductor chip 100 was protected by the foil 180 and is now raised above the upper side 191 of the molded body 190 and is therefore accessible.
  • the upper side of the upper side metallization 171 of the conductor pin 170 was also protected by the film 180 and is now not covered by the molded body 190, but accessible via the upper side 191 of the molded body 190.
  • the underside 192 of the molded body 190 terminates flush with the underside 112 of the substrate 110 and the underside of the conductor pin 170.
  • the first contact surface 121 on the underside 112 of the sub ⁇ strats 110 of the optoelectronic semiconductor chip 100 and the bottom metallization 172 of lead pin 170 are not covered by the molded body 190, but at the bottom 192 of the mold body 190 accessible.
  • Figure 5 shows a view of the top 191 of the mold ⁇ body 190 with the embedded optoelectronic semiconductor chip 100 and also embedded in the mold body 190 conductor pin 170. Visible are the passivation 160 on top of the optoelectronic semiconductor chip 100 with the emission region 161, the second contact surface 141 of the optoelectronic semiconductor chip 100 and the top 18.metallmaschine 171 of the lead pin 170. Also represents made ⁇ in Figure 5 is a section line AA, where the molded body 190, the optoelectronic semiconductor chip 100 and the lead pin is cut in the illustration of FIG 4170 are.
  • an insulation section 200 is applied to the upper side 191 of the molding 190 by means of a photolithographic process.
  • the isolation section 200 may be applied by stencil printing, screen printing, jetting, dispensing, stamping, or any other method.
  • FIG. 6 shows a sectional view of the molded body 190 with the embedded optoelectronic semiconductor chip 100, the embedded conductor pin 170 and the insulation section 200 arranged on the upper side 191 of the molded body 190.
  • FIG. 7 shows a plan view of the upper side 191 of the molded body 190 with the insulation section 200 arranged thereon ,
  • the insulating portion 200 is disposed on the upper surface 191 of the molded body 190 in a lateral region between the second contact surface 141 of the optoelectronic semiconductor chip 100 and the upper surface metallization 171 of the conductor pin 170.
  • the insulating portion 200 comprises an electrically insulating material.
  • the isolati ⁇ onsabêt 200 may include a dielectric such as benzocyclobutene (BCB).
  • the insulating portion 200 may orga ⁇ African materials such as acrylates, epoxies, silicones, polyimides, or inorganic materials such as silicon oxide, Siliziumnit ⁇ rid have.
  • the insulation portion 200 has a thickness sufficient to prevent dielectric breakdown when a elekt ⁇ generic voltage is applied across the insulating portion 200, which corresponds to a maximum voltage occurring during operation of the optoelectronic semiconductor chip 100th
  • the insulation portion 200 may have a thickness sufficient to prevent electrical breakdown when a voltage of 5 V is applied across the insulation portion 200 in the thickness direction.
  • the insulation portion 200 preferably has a thickness Zvi ⁇ rule 50 nm and 2 pm, more preferably a thickness between 50 nm and 500 nm, for example, a thickness of 200 nm.
  • the thickness may be al- lerdings several pm and for example in the range between 20 Be ⁇ pm and 100 pm are.
  • a third metal ⁇ islation 210 with a mirror portion 211 and a contact portion 212 on the top 191 of the molded body 190 with the embedded optoelectronic semiconductor chip 100 and the embedded conductor pin 170 is applied.
  • FIG. 8 shows a sectional view of the optoelectronic semiconductor component 10 obtained after this method step.
  • FIG. 9 shows a plan view of the optoelectronic semiconductor component 10.
  • the contact section 212 of the third metallization 210 establishes an electrically conductive connection between the second contact surface 141 of the optoelectronic semiconductor chip 100 and the top side metallization 171 of the conductor pin 100.
  • the contact portion 212 is thus arranged on the second Kon ⁇ clock face 141, the top metallization 171 and the arranged between the contact surface 141 and the top metallization 171 insulating section 200th
  • there is an electrically conductive connection between the bottom side metallization 172 of the conductor pin 170 via the conductor pin 170, the top side metallization 171 of the conductor pin 170 and the contact portion 212 of the third metallization 210 to the second contact surface 141 of the optoelectronic semiconductor chip 100 of the optoelectronic semiconductor chip 100 is, as already explained, electrically conductively connected to the p-doped region 152 of the semiconductor 150.
  • the opto-electronic semi ⁇ semiconductor chip 100 of the optoelectronic semiconductor component 10 electrically connected by the first contact surface 121 and the Untersei- metalization 172 are contacted, both of which are accessible at the bottom 192 of the molding 190 of the optoelectronic semiconductor device 10.
  • the optoelectronic Semiconductor component 10 is thereby suitable for mounting according to an SMT (Surface Mount Technology) process.
  • an electrical voltage is applied between the first contact surface 121 of the optoelectronic semiconductor chip 100 and the underside metallization 172 of the conductor pin 170 during operation of the optoelectronic semiconductor component 10, this voltage also falls between the contact portion 212 and the first metallization 120 of the optoelectronic semiconductor chip 100 via the insulation portion 200 from.
  • Di ⁇ cke and electrical breakdown strength of Isolationsab ⁇ section 200 are dimensioned so that no electrical Durcbschlag occurs.
  • the mirror portion 211 of the third metallization 210 is separated by lateral isolation trenches 212 from the contact portion of the drit th ⁇ metallization 210 and electrically insulated against the latter.
  • the mirror portion 211 covers a large part of the upper surface 191 of the molded body 190. However, the mirror portion 211 does not substantially cover the emission region 161 of the optoelectronic semiconductor chip 100. In the regions of the molded article 190 in which neither the optoelectronic semiconductor chip 100 nor the conductor pin 170 are arranged, the mirror portion 211 of the third metallization 210 covers at least 50% of the top 191 of the
  • Shaped body 190 preferably at least 90%.
  • the mirror portion 211 covers the top surface 191 of the molded body 190 outside the optoe ⁇ lektronischen semiconductor chip 100 and the semiconductor chip 170 almost completely.
  • the third metallization 210 may include silver (Ag), for example. In this case, the third metallization 210 has a high electrical conductivity and a good optical reflectance. Alternatively, the third metallization 210 may also include aluminum (AI), which is less expensive to obtain than silver and is associated with a lower risk of corrosion. In both cases is a combination possible with a dielectric mirror.
  • the third Metalli ⁇ tion 210 can be formed as a metal pile and for example, titanium (Ti) and chromium (Cr), nickel (i), Pal ⁇ ladium (Pd) and platinum (Pt), copper (Cu) or silver (Ag) and aluminum (AI).
  • the mirror portion 211 of the third metallization 210 increased by an effective luminous flux of the optoelectronic semiconductor device 10.
  • the mirror must ⁇ portion 210 at least half of the upper surface 191 of the mold body 190 covering, preferably at least 90%.
  • the third metallization 210 with the mirror portion 211 and the contact portion 212 was applied by a photolithographic method.
  • the third metallization 210 is initially ganzflä ⁇ chig deposited on top of 191 of the mold body 190, the upper side and the emission region 161 of the optoelectronic semiconductor chip 100 and the top metallization 171 of the lead pin 170th
  • the third Metalli ⁇ tion was passivated after deposition.
  • the emission region 161 of the optoelectronic semiconductor chip 100 and the region of the separation trenches later applied between the mirror section 211 and the contact section 212 and the around the mirror ⁇ section 211 are first protected by a photoresist.
  • the third Metallisie ⁇ tion 210 is deposited and then removed in the previously protected by photoresist areas by lift-off process again.
  • the third metallization 210 thereby remains ⁇ section 211 and in the contact portion 212.
  • the deposition of the third metallization 210 can be made in this variant example, by sputtering, vapor deposition or an electroplating method in Spiegelab.
  • the third metallization 210 may also be applied by printing metal pastes with screen or stencil printing or by jetting metal pastes.
  • a plurality of optoelectronic semiconductor chips 100 and a corresponding plurality of conductor pins 170 are embedded laterally spaced from one another simultaneously into a common molded body 190.
  • insulating portions 200 are simultaneously applied between the second contact surfaces 141 of all the optoelectronic semiconductor chips 100 and the top side metallizations 171 of the respective associated conductor pins 170.
  • the application of the third metallization 210 with Spiegelab- section 211 and contact portion 212 is performed in parallel for al ⁇ le in the joint moldings 190 embedded optoelectronic semiconductor chip 100. Only then are the ER- testify optoelectronic semiconductor devices 10 separated by dividing the shaped body 100 from each other.
  • FIG. 10 again shows a sectional illustration of the optoelectronic semiconductor chip 100 still in a wafer composite with further optoelectronic semiconductor chips 100.
  • a layer of photoresist 220 was applied on top of the passivation 160.
  • the second contact surface 141 is not covered by the photoresist 220.
  • the application of the photoresist 220 is effected by means of photographic technology.
  • the optoelectronic semiconductor chip 100 is separated from the wafer composite with the further optoelectronic semiconductor chips 100.
  • the upper side of the optoelectronic semiconductor chip 100 having the photoresist 220 is again pressed into a foil 180.
  • the suppressed but 100 so far in the film 180 optoelectronic half ⁇ semiconductor chip that covered by the photoresist 220 regions and the top of the second contact surface 141 of the optoe ⁇ lektronischen semiconductor chips are in contact with the foil 180 100th
  • the resist not covered by the photoresist 220 On the other hand, the passivation 160 of the optoelectronic semiconductor chip 100 does not come into contact with the film 180. A gap 181 thus remains between these regions of the passivation 160 and the film 180.
  • a lead pin 170 having a top Capitalization Metal ⁇ 171 and a bottom metallization 172 is in turn so pressed into the sheet 180, that the Obertouchmetallisie- tion 171 is covered by the film 180 and protected.
  • FIG. 13 shows a section through the shaped body 230 with the optoelectronic semiconductor chip 100 embedded in the shaped body 230 and the conductor pin 170 embedded in the shaped body 230 after removal of the foil 180.
  • the shaped body 230 has an upper side 231 and a lower side 232.
  • the bottom 232 of the mold body 230 is flush with the underside 112 of the substrate 110 of the optoelectronic rule ⁇ semiconductor chip 100 and the underside of the lead pin 170th
  • arranged on the bottom 112 of the substrate 110 of the optoelectronic semiconductor chip 100 first contact surface 121 and the Unterremetallmaschine 171 on the underside of the conductor pin 170 are not covered by the form ⁇ body 230, but accessible at the bottom 232 of the molding 230.
  • the upper side of the optoelectronic semiconductor chip 100 is partially covered by the molded body 230.
  • an insulation section 233 of the molded body 230 has been formed, which is arranged above the sections of the passivation 160 of the optoelectronic semiconductor chip 100 not covered by the photoresist 220.
  • the areas covered by the photoresist 220 regions of the optoelectronic semiconductor chip 100 and the top of two ⁇ th contact surface 141 of the optoelectronic semiconductor chip 100 are not, however, covered by the mold body 230, special countries raised above the top surface 231 of the shaped body 230th
  • the previously protected by the film 180 Oberfitmetalli ⁇ tion 171 of the conductor pin 170 is accessible at the top 231 of the molding 230.
  • Figure 14 shows a view of the top 231 of the mold ⁇ body 230, as protected by the photoresist 220 emission region 161 of the optoelectronic semiconductor chip 100, the second contact surface 171 of the optoelectronic semiconducting ⁇ terchips 100 and the top metallization 171 of the conductor pin 170. Also shown is a section line BB at which the optoelectronic semiconductor chip 100, the conductor pin 170 and the molded body 230 are cut in the illustration of FIG. In a subsequent method step, further photo ⁇ lacquer 240 on the top 231 of the molded body 230 is bringsschie ⁇ and structured.
  • the patterned photoresist 240 covers additional portions of the upper ⁇ side 231 of the molded body 230 on which later separating trenches should exist in a fourth metallization.
  • Figure 15 shows a section through the molded body 230 with the structured another photo-resist 240.
  • Figure 16 shows a view of the top 231 with the further photoresist 240 and the photo ⁇ paint 220 in the emission region 161 of the optoelectronic semiconductor chip 100th
  • the fourth metallization 250 covers the second contact surface 141 of the optoelectronic semiconductor chip 100, the iso ⁇ lationsabrough 233 of the molded body 230 and the top ⁇ metallization 171 of the conductor pin 170 and thus provides an electrically conductive connection between the second contact surface 141 of the optoelectronic semiconductor chip 100 and the top side metallization 171 of the conductor pin 170 ago.
  • This also opto- lectronic semiconductor device 20 is suitable for surface mounting with ⁇ means of SMT process, wherein the optoelectronic semiconductor chip 100 of the optoelectronic semiconductor device 20 is contacted via the first contact surface 121 and the bottom side metallization 172.
  • the insulation section 233 of the molded body 230 prevents the occurrence of an electrical breakdown between the four th metallization 250 and the first metallization 120, the substrate 110 or the first contact surface 121 of the optoe ⁇ lektronischen semiconductor chip 100. This requires that the isolati ⁇ onsabêt 233 have a sufficient insulation strength up.
  • the optoelectronic semiconducting ⁇ terbauteils 20 may be between the fourth metallization 250 and 120 of the first metalization occur, for example, a potential difference of 5 V.
  • the molded body 230 may include an epoxy resin having an electrical breakdown strength of, for example, 30 kV / mm.
  • the insulating section 233 should be at least ⁇ have a thickness of 200 nm.
  • the insulating portion 233 will have a thickness between 50 nm and 500 nm.
  • the thickness of the insulation section 233 results from the height of the gap 181 in the method step illustrated in FIG. 11 during the production of the optoelectronic semiconductor component 20.
  • the insulation section 233 thus becomes thinner the further the optoelectronic semiconductor chip 100 during the method step illustrated in FIG the film 180 is pressed.
  • the optoelectronic ⁇ specific semiconductor chip 100 would not pressed into the sheet 180, a ⁇ , there would result a thickness of the insulating portion 233 corresponds to the height of the semiconductor 150, and 5 may be playing at ⁇ pm.
  • non-required depression of the semiconductor chip 100 into the foil 180 simplifies the manufacturing process.
  • the fourth metallization 250 additionally covers a great portion of the top 231 of the molding 230 in the lateral areas of the molded body 230, in which neither the optoe ⁇ lectronic semiconductor chip 100 nor the conductor pin 170, a ⁇ are embedded. In these areas of the molded body be ⁇ 230 covers the fourth metallization 250 at least 50% of the upper ⁇ side 231 of the molded body 230, preferably at least 90%.
  • the fourth metallization 250 is preferably made of a material including Ma ⁇ good optical reflectivity, particularly preferably of silver.
  • the fourth metallization 250 also aluminum (AI), which is cheaper available than silver and is associated with a lower risk of corrosion. In both cases, a combination with a dielectric mirror is possible.
  • the fourth metallization 250 may also be formed as a metal stack and beispielswei ⁇ se titanium (Ti) and chromium (Cr), nickel (Ni), palladium (Pd) and platinum (Pt), copper (Cu) or silver (Ag) and aluminum (AI).
  • the fourth metallization 250 serves as a mirror layer for reflection of light.
  • the semiconductor 150 of the optoelectronic semiconductor chip 100 of the optoelectronic semiconductor device 20 light generated that is discharged through the TERMS ⁇ ons Scheme 161, can be reflected in the vicinity of the optoelectronic semiconductor component 20 back to the optoe ⁇ lektronischen semiconductor device 20th
  • This light reflected back to the optoelectronic semiconductor component 20 light would be sorbed on the upper side 131 of the molding 230 from ⁇ and will be lost when the acting as a mirror layer metallization ⁇ tion would not be disposed on the top surface 250 231st
  • the fourth metallization 150 reflects the light reflected back in the direction of the optoelectronic semiconductor component 20 again, as a result of which it can still be used.
  • the fourth metallization 250 is enclosed in the lateral direction on the outside by separating trenches in which the fourth metallization 250 is removed and the upper side 231 of the molded body 230 is exposed. These are the lateral areas, was placed in de ⁇ nen in the previous process step of further photoresist 240th
  • Figure 19 shows a schematic sectional view of an op ⁇ toelektronischen semiconductor device 30 according to a third embodiment.
  • Figure 20 shows a plan view of the optoelectronic semiconductor device 30 of the third execution ⁇ form.
  • Figure 20 shows a section line CC, of the optoelectronic semiconductor device was cut in the illustration of FIG 19 30.
  • the optoelectronic half ⁇ guide component 30 has two optoelectronic semiconductor chips 300, which are referred to as the first chip 301 and the second chip 302nd
  • the optoelectronic semiconductor device 30 could also have only one optoelectronic semiconductor chip 300 or more than two series-connected optoelectronic semiconductor chips 300.
  • the first chip 301 and the second chip 302 are formed identically.
  • An optoelectronic semiconductor chip 300 will be explained below by way of example.
  • the optoelectronic semiconductor chip 300 has an epitaxially grown semiconductor 350 with an n-doped region 351 and a p-doped region 352.
  • the semiconductor 350 may include gallium nitride (GaN), for example. Between the n-doped region 351 and the p-doped region 352, an active light-emitting layer is asbil ⁇ det. Light generated in the semiconductor 350 may pass through a surface of the n-doped region 351 formed Emis ⁇ sion region 361 are discharged from the semiconductor 350.
  • the semiconductor 350 has a via 325.
  • the via 325 comprises an opening that extends from a side of the p-doped region 352 facing away from the n-doped region 351 through the p-doped region 352 into the n-doped region 351.
  • the mantle walls of these ⁇ ff ⁇ voltage are electrically in isolation by an insulating layer 330th Within the opening, an electrically conductive Ma ⁇ TERIAL a first metallization 320 is disposed.
  • the via 325 may also include a plurality of parallel such openings.
  • a second metallization 340 which provides an electrically conductive connection to the p-doped region 352, is arranged on the surface of the p-doped region 352 facing away from the n-doped region 351.
  • the second metallization ⁇ tion 340 extends in a lateral direction beyond the semiconductor 350 and laterally next to the semiconductor 350 electrically conductive with a second contact surface 341 verse hen ⁇ .
  • the second metallization 340 is covered on the side facing away from the semiconductor 350 by the insulating layer 330.
  • the first metallization ⁇ tion 320 connects electrically conductively connected to the via 325 and electrically isolated by the insulating layer 330 of the second metallization 340th
  • the first metallization 320 is connected in an electrically conductive manner to a first contact surface 321. From the first contact surface 321, there is an electrically conductive connection to the n-doped region 351 of the semiconductor 350 via the first metallization 320 and the via 325.
  • the first metallization 320 is disposed on an upper surface 311 ei ⁇ nes substrate 310th
  • the semiconductor 350 can be made to ⁇ next separated from the substrate 310 and with the Through hole 325, the second metallization 340, the second contact surface 341, the insulating layer 330, the first Me ⁇ tallmaschine 320 and the first contact surface 321 be provided. Subsequently, the first metallization 320 may have been connected by epitaxial bonding to a solder layer arranged on the upper side 311 of the substrate 310.
  • the substrate 310 is an electrically insulating substrate and may, for example, comprise silicon.
  • the substrate 310 has a high thermal conductivity.
  • a thermal con tact ⁇ surface 322 is arranged which may have ⁇ example, a metal. From the semiconductor 350 produced waste heat over the substrate 310 and the thermal contact surface 322 meet ⁇ leads.
  • a passivation 360 is arranged on the side of the semiconductor 350, the second metallization 340 and the insulation layer 330 facing away from the substrate 310. In the field of ers ⁇ th contact surface 321 and the second contact surface 341, the passivation openings 360, so that the first clock Kon ⁇ surface 321 and the second contact surface are accessible 341st
  • the first chip 301 and the second chip 302 are embedded together in a molded body 390.
  • the molded body 390 has been manufactured from a molding compound by a molding process and is electrically insulating.
  • the molded body 390 has a top 391 and a bottom 392.
  • the Un ⁇ underside 392 of the molded body 390 is flush with the Un ⁇ undersides 312 of the substrates 310 of both optoelectronic semiconductor chip 300th
  • the lower sides 312 of the substrates 310 are not covered by the molded body 390, so that the thermal contact surfaces 322 on the lower sides 312 of the optoelectronic semiconductor chips 300 are accessible.
  • the upper side 391 of the molded body 390 terminates flush with the passivations 360 of the optoelectronic semiconductor chips 300 in the regions of the passivations 360 located laterally next to the semiconductors 350.
  • the first contact surfaces 321, the second contact surfaces 341 and the emission regions 361 of the optoelectronic semiconductor chips 300 are raised above the upper side 391 of the molded body 390 and are not covered by the molded body 390.
  • a first conductor pin 370 and a second conductor pin 380 are embedded in the molded body 390, each of which provides an electrically conductive connection between the upper side 391 and the lower side 392 of the molded body 390.
  • the first conductor pin 370 and the second conductor pin 380 are made of an electrically conductive material, for example a printed circuit board material.
  • the first conductor pin 370 has a top metallization 371 and a bottom Metal ⁇ Capitalization 372nd
  • the second conductor pin 380 has a top metallization 381 and a Untersellmetallisie ⁇ tion 382, respectively.
  • the Oberdonmetallmaschineen 371, 381 of the lead pins 370, 380 are accessible at the top 391 of the Formkör ⁇ pers 390th
  • the underside metallizations 372, 382 of the conductor pins 370, 380 are accessible at the bottom 392 of the molded body 390.
  • Each insulation section 400 consists of an electrically insulating material, for example of a photo-structured dielectric, for example of benzocyclobutene (BCB).
  • the insulating portions 400 may comprise organic materials such as acrylates, epoxies, silicones, polyimides, or inorganic materials such as Silizi ⁇ oxide, silicon nitride.
  • the thicknesses of the insulating portions 400 are again sized to prevent electrical breakdown at normally occurring in operation of the op ⁇ toelektronischen semiconductor chip 300 electrical voltages.
  • the thickness of the insulation sections 400 may for example be between 50 nm and 500 nm. If the insulation sections 400 are applied by means of jetting or by a screen printing process, however, the thickness can also amount to several ⁇ m and, for example, be in the range between 20 ⁇ m and 100 ⁇ m.
  • a first insulating portion 401 is disposed in a lateral Be ⁇ reaching the upper surface 391 of the molded body 390 between the top metallization 371 of the first conductive pin 370 and the first contact surface 321 of the first opto-electronic semiconductor chips three hundred and first
  • a second Isolationsab ⁇ section 402 is arranged in the lateral region of the upper surface 391 of the molded body 390 between the second contact surface 341 of the first optoelectronic semiconductor chip 301 and the first contact surface 321 of the second optoelectronic semiconductor chips 302nd
  • a third insulation section 403 is arranged on the upper side 391 of the molded body 390 in a lateral region between the second contact surface 341 of the second optoelectronic semiconductor chip 300 and the top side metallization 381 of the second conductor pin 380.
  • the optoelectronic semiconductor device 30 also includes egg ⁇ ne third metallization 410 cut on the top side 391 of the molding 390 and partially on the insulation distances is arranged 400th
  • the third metallization 410 is preferably made of a material with good electrical conductivity and high optical reflectivity, for example, silver.
  • the third Metalli ⁇ tion 410 also aluminum (AI), which is cheaper than silver and is associated with a lower risk of corrosion. In both cases, a combination with a dielectric mirror is possible.
  • the third Metalli ⁇ tion 410 can be formed as a metal pile and for example, titanium (Ti) and chromium (Cr), nickel (i), PAL ladium (Pd) and platinum (Pt), copper (Cu) or silver (Ag) and aluminum (AI).
  • the third metallization 410 comprises a mirror section 411, a first contact section 412, a second contact section 413 and a third contact section 414.
  • the mirror section 411, the first contact section 412, the second contact section 413 and the third contact section 414 are separated from one another by separating trenches and thereby electrically isolated from each other.
  • the first contact section 412 establishes an electrically conductive connection between the top side metallization 371 of the first conductor pin 370 and the first contact surface 321 of the first optoelectronic semiconductor chip 301.
  • the second contact portion 413 establishes an electrically conductive Verbin ⁇ connection between the second contact surface 341 of the first optoelectronic semiconductor chip 301 and the first Druckflä ⁇ surface 321 of the second optoelectronic semiconductor chips 302nd
  • the third contact section 414 establishes an electrically conductive connection between the second contact surface 341 of the second optoelectronic semiconductor chip 302 and the top side metallization 381 of the second conductor pin 380.
  • third insulating portion 403 prevents an electrical breakdown between the third contact portion 414 and the first metallization 320 of the second optoelectronic semiconductor chip 302.
  • the second insulation section 402 prevents entspre ⁇ accordingly electrical breakdown between the second contact-portion 413 and the first metallization 320 of the ERS ⁇ th optoelectronic semiconductor chips 300th
  • 301 is the second contact surface 341 of this op ⁇ toelektronischen semiconductor chips 300, 301 via a contact ⁇ portion directly connected to the top metallization 381 of the second semiconductor chip 380 for sale.
  • the third contact section 414 and the third insulation section 403 are omitted in this embodiment.
  • the optoelectronic semiconductor component 30 can be electrically contacted.
  • the optoelectronic half ⁇ guide component 30 is suitable for surface mounting according to an SMT process. In this case also the thermal contact surfaces 322 can be contacted to the optoelectronic semiconductor chips 300 heat producedplanfor ⁇ ren.
  • the mirror portion 411 of the third metallization 410 loading covers a large part of the upper surface 391 of the molded body 390 of those areas of the molded body 390, in which neither the optoe ⁇ lektronischen semiconductor chip 300 nor the conductor pins 370 are arranged 380 for sale. In these lateral regions of the shaped body 390, the mirror portion 411 covers at least 50% of the upper side 391 of the shaped body 390, preferably at least 90%. As a result, the upper side 391 of the molded body 390 is substantially optically reflective.
  • the emission regions 361 of the optoelectronic semiconductor chips 300 are not covered by the mirror section 411 of the third metallization 410.
  • the optoelectronic semiconductor component 30 can be produced by the method explained with reference to FIGS. 1 to 9.
  • An essential difference of the optoelectronic semiconductor component 30 relative to the optoelectronic semiconductor component 10 is that in the optoelectronic rule ⁇ semiconductor chip 300, the electrical contacts 321, 341 of both polarities are accessible at their upper side. Therefore, the optoelectronic semiconductor chip 300 have an isolate rendes substrate 310, while the optoelectronic semiconductor ⁇ semiconductor chip 100 having a conductive substrate 110th
  • FIG. 21 shows a schematic sectional view of an optoelectronic semiconductor component 40 according to a fourth embodiment.
  • Figure 22 shows a plan view of the optoe ⁇ lectronic semiconductor device 40 according to the fourth exemplary form.
  • Figure 22 shows a sectional line D-D to which the optoelectronic semiconductor device was cut in the Dar ⁇ position of Figure 21 40th
  • the optoelectronic semiconductor component 40 has an optoelectronic semiconductor chip 500.
  • the optoelectronic semiconductor chip 500 comprises a semiconductor 550 having an n-doped region 551 and a p-doped region 552.
  • the semiconductor 550 is in turn present as an epitaxially produced crystal and may, for example, comprise gallium nitride (GaN).
  • the p-doped region 552 is disposed on a metallization ⁇ tion 540 on an upper surface 511 of an electrically conductive substrate 510th
  • the substrate 510 may comprise silicon, for example.
  • a second contact surface 541 is arranged, which may have, for example, a metal.
  • the second Kunststoffflä ⁇ che 541 provides via the conductive substrate 510 and the metal ⁇ capitalization 540 an electrical connection to the p-doped region 552 of the Hableiters 550 ready.
  • a first contact surface 521 is arranged on which there is an electrically conductive connection to the n-doped region 551 of the semiconductor 550th.
  • the passivation 560 has in the region of the first contact surface 521 a
  • Breakthrough so that the first contact surface 521 at the top of the optoelectronic semiconductor chip 500 is accessible ⁇ Lich.
  • the optoelectronic half-chip 500 is embedded in an electrically insulating molded body 590.
  • the molded body 590 has been manufactured using a molding process from a molding compound Herge ⁇ and thus corresponds to the moldings 190, 230, 390 of the embodiments described above.
  • the molded body 590 has a top 591 and a bottom 592.
  • the underside 592 of the molded body 590 terminates flush with the underside 512 of the substrate 510.
  • the second clock Kon ⁇ surface 541 on the underside 512 of the substrate 510 is not covered by the molded body 590 and therefore accessible from outside.
  • the upper surface 591 of the molded body 590 in turn terminates with the lateral portions of the passivation 560 that do not cover the semiconductor 550.
  • a conductor pin 570 is embedded in the molded body 590, which provides an electrically conductive connection between the upper side 591 and the lower side 592 of the molded body 590.
  • the conductor pin 570 has a top side metallization 571 and a bottom side metallization 572.
  • the Oberdonme ⁇ tallmaschine 571 is accessible at the top 591 of the molding 590.
  • the bottom metallization 572 is accessible at the bottom 592 of the molding 590.
  • an insulation portion 600 is disposed on the top surface 591 of the molding body 590.
  • the insulating portion 600 is made of an electrically insulating material such as a photo-structured dielectric such as benzocyclobutene.
  • the isolation portion 600 may include organic materials such as acrylates, epoxies, silicones, polyimides, or inorganic materials such as silicon oxide, silicon nitride.
  • the optoelectronic semiconductor device 40 further has a third metallization 610 with a mirror section 611 and a contact section 612.
  • the third metallization 610 may comprise silver.
  • the third metallization 610 may also comprise aluminum (Al). In both cases, a combination with a dielectric mirror is possible.
  • the third metallization 610 can also be formed as a metal stack and, for example, titanium (Ti) and chromium (Cr), nickel (Ni), palladium (Pd) and platinum (Pt), copper (Cu) or silver (Ag) and aluminum (AI).
  • the contact portion 612 extends between the first contact surface 521 of the optoelectronic semiconductor chip 500 via the insulating portion 600 to the top metallization 571 of the conductor pin 570 and electrically connects the first contact surface 521 with the conductor pin 570.
  • the thickness of the insulation portion 600 is again such that during the operation of the optoelectronic Halbleiterbau ⁇ part 40 occurring voltages electrical breakdown between the contact portion 612 of the third metallization 610 and the metallization 540 of the optoelectronic semiconductor chip 500 is prevented.
  • the mirror portion 611 is separated by lateral trenches from the contact portion 612 of the third metallization
  • 591 of the molding 590 covers 611 min ⁇ least 50% of the mirror portion, preferably at least 90%.
  • the optoelectronic semiconductor component 40 During operation of the optoelectronic semiconductor component 40, light generated in the semiconductor 550 is led out through the emission region 561. In the vicinity of the optoelectronic semiconductor component 40, reflections may occur, due to which part of the light emitted by the optoelectronic semiconductor component 40 generated light radiation back to the optoelectronic semiconductor device 40 is reflected.
  • the cut Spiegelab- arranged ⁇ 611 on the top 591 of the shaped body 590th At the mirror section 611, the light is again reflectors ⁇ advantage and can thus leave the optoelectronic semiconductor assembly ⁇ some 40th This increases the usable portion of the light generated by the optoelectronic semiconductor component 40.
  • the optoelectronic semiconductor component 40 can be produced by means of the method explained with reference to FIGS. 1 to 9. Alternatively, however, it is also possible to use the optoelectronic semiconductor chips 300 of FIGS. 19 and 20 or the optoelectronic semiconductor chip 500 of FIGS. 21 and 22 for producing an optoelectronic semiconductor component according to the method explained with reference to FIGS. 10 to 18.
  • the optoelectronic semiconductor components 10, 20, 30, 40 wei ⁇ sen each lead pins 170, 370, 380, 570, which elekt ⁇ driven conductive connections (vias) between the tops and the bottoms of the respective moldings 190, 230 which provide 390, 590 .
  • the embedding of the conductor pins 170, 370, 380, 570 into the molded bodies 190, 230, 390, 590 can be dispensed with. Instead, after the production of the moldings 190, 230, 390, 590 openings in the molded bodies 190, 230, 390, 590 are applied, for example by means of a La ⁇ sers.
  • the voltages applied in the mold body 190, 230, 390, 590 Lö ⁇ cher can be filled with an electrically conductive material, for example by electroplating processes.
  • the electrically conductive material then provides an electrically conductive connection between the upper side and the lower side of the molded body 190, 230, 390, 590 and thus also forms a through contact.
  • the remaining production steps are carried out as described.
  • the invention has been further illustrated and described with reference to the preferredtientsbei ⁇ games. However, the invention is not limited to the disclosed examples. Rather, other variations may be deduced therefrom by those skilled in the art without departing from the scope of the invention.

Landscapes

  • Led Device Packages (AREA)

Abstract

Ein optoelektronisches Halbleiterbauteil umfasst einen optoelektronischen Halbleiterchip, der in einen elektrisch isolierenden Formkörper mit einer Oberseite und einer Unterseite eingebettet ist. In den Formkörper ist außerdem ein Durchkontakt eingebettet, der eine elektrisch leitende Verbindung zwischen der Oberseite und der Unterseite des Formkörpers bildet. Auf der Oberseite des Formkörpers ist eine reflektierende Schicht angeordnet, die eine elektrisch leitende Verbindung zwischen einem elektrischen Kontakt des Halbleiterchips und dem Durchkontakt bildet. Dabei bedeckt die reflektierende Schicht die Oberseite des Formkörpers zu mindestens 50 %.

Description

Beschreibung
Optoelektronisches Halbleiterbauteil Die vorliegende Erfindung betrifft ein optoelektronisches
Halbleiterbauteil gemäß Patentanspruch 1 sowie ein Verfahren zum Herstellen eines optoelektronischen Halbleiterbauteils gemäß Patentanspruch 10. Die deutsche Prioritätsanmeldung DE 10 2012 215 524.4, die ausdrücklich einen Teil der Offenbarung der vorliegenden Anmeldung bildet, beschreibt ebenfalls ein optoelektronisches Halbleiterbauteil und ein Verfahren zum Herstellen eines op¬ toelektronischen Halbleiterbauteils .
Aus der DE 10 2009 036 621 AI ist ein Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils bekannt, bei dem optoelektronische Halbleiterchips in einen Formkörper eingebettet werden, der alle Seitenflächen der optoelektroni- sehen Halbleiterchips bedeckt. Ober- und Unterseiten der op¬ toelektronischen Halbleiterchips bleiben bevorzugt frei. An den Ober- und/oder Unterseiten jedes Halbleiterchips können Kontaktstellen vorgesehen sein. Gemeinsam mit den optoelektronischen Halbleiterchips können elektrische Durchkontak- tierungen in den Formkörper eingebettet werden. Mittels einer elektrisch leitenden Verbindung auf einer Oberfläche des Formkörpers kann eine Kontaktstelle eines Halbleiterchips elektrisch leitend mit einer Durchkontaktierung verbunden sein .
Eine Aufgabe der vorliegenden Erfindung besteht darin, ein optoelektronisches Halbleiterbauteil bereitzustellen. Diese Aufgabe wird durch ein optoelektronisches Halbleiterbauteil mit den Merkmalen des Anspruchs 1 gelöst. Eine weitere Aufga- be der vorliegenden Erfindung besteht darin, ein Verfahren zum Herstellen eines optoelektronischen Halbleiterbauteils anzugeben. Diese Aufgabe wird durch ein Verfahren mit den Merkmalen des Anspruchs 10 gelöst. Weiterbildungen sind in den abhängigen Ansprüchen angegeben.
Ein optoelektronisches Halbleiterbauteil umfasst einen optoe- lektronischen Halbleiterchip, der in einen elektrisch isolierenden Formkörper mit einer Oberseite und einer Unterseite eingebettet ist. Dabei ist ein Durchkontakt in den Formkörper eingebettet, der eine elektrisch leitende Verbindung zwischen der Oberseite und der Unterseite des Formkörpers bildet. Au- ßerdem ist auf der Oberseite des Formkörpers eine reflektie¬ rende Schicht angeordnet, die eine elektrisch leitende Ver¬ bindung zwischen einem elektrischen Kontakt des Halbleiterchips und dem Durchkontakt bildet. Die reflektierende Schicht bedeckt dabei die Oberseite des Formkörpers zu mindestens 50 %. Vorteilhafterweise erfüllt die reflektierende Schicht bei diesem optoelektronischen Halbleiterbauteil gleichzeitig die Funktion, eine elektrisch leitende Verbindung zwischen dem elektrischen Kontakt des Halbleiterchips und dem Durch¬ kontakt zu bilden, und die Funktion, die Oberseite des Form- körpers des optoelektronischen Halbleiterbauteils reflektie¬ rend auszubilden, also zu verspiegeln. Die reflektierende Oberseite des Formkörpers des Halbleiterbauteils verhindert eine Absorption von Licht im Material des Formkörpers, was vorteilhafterweise eine effektiv nutzbare Leuchtleistung des optoelektronischen Halbleiterbauteils erhöht. Die Doppelfunk¬ tion der reflektierenden Schicht auf der Oberseite des Formkörpers gestattet es, das optoelektronische Halbleiterbauteil sehr kompakt auszubilden und kostengünstig herzustellen. Dadurch, dass die elektrisch leitende Verbindung zwischen dem elektrischen Kontakt des Halbleiterchips und dem Durchkontakt durch die reflektierende Schicht gebildet wird, ist das op¬ toelektronische Halbleiterbauteil außerdem robuster, als dies bei Verwendung von Bonddrähten der Fall wäre. In einer Ausführungsform des optoelektronischen Halbleiterbauteils ist eine Oberseite des Halbleiterchips in dieselbe Richtung wie die Oberseite des Formkörpers orientiert. Dabei ist die Oberseite des Halbleiterchips eine Strahlungsaus- trittfläche des Halbleiterchips. Dabei ist zumindest ein Teil der Oberseite des Halbleiterchips weder durch den Formkörper noch durch die reflektierende Schicht bedeckt. Eine Lichtaus¬ kopplung aus dem optoelektronischen Halbleiterchip kann bei diesem Halbleiterbauteil durch die Oberseite des Halbleiter¬ chips erfolgen, ohne dass der Strahlungsaustritt durch den Formkörper oder die reflektierende Schicht behindert oder eingeschränkt wird. In einer Ausführungsform des optoelektronischen Halbleiterbauteils ist im Bereich der elektrisch leitenden Verbindung zwischen dem elektrischen Kontakt des Halbleiterchips und dem Durchkontakt ein Dielektrikum zwischen der Oberseite des Formkörpers und der reflektierenden Schicht angeordnet. Vor- teilhafterweise verhindert das Dielektrikum einen elektri¬ schen Kurzschluss oder Überschlag zwischen der reflektierenden Schicht und einem potentialführenden Bereich des optoelektronischen Halbleiterchips. Vorteilhafterweise kann das Dielektrikum durch einfache und kostengünstige Prozesse auf der Oberseite des Formkörpers angeordnet werden.
In einer Ausführungsform des optoelektronischen Halbleiterbauteils weist das Dielektrikum Benzocyclobuten auf. Vorteil¬ hafterweise ermöglicht dies eine einfache Verarbeitung des Dielektrikums. Außerdem weist Benzocyclobuten eine ausrei¬ chende elektrische Durchschlagsfestigkeit auf.
In einer Ausführungsform des optoelektronischen Halbleiterbauteils weist das Dielektrikum eine Dicke zwischen 50 nm und 500 nm auf. Vorteilhafterweise bietet das Dielektrikum dann eine ausreichende Isolationsfestigkeit bei typischerweise beim Betrieb des optoelektronischen Halbleiterbauteils auf¬ tretenden elektrischen Spannungen. In einer Ausführungsform des optoelektronischen Halbleiterbauteils ist ein erster Abschnitt der reflektierenden Schicht elektrisch von einem zweiten Abschnitt der reflektierenden Schicht isoliert. Dabei bildet der erste Abschnitt die elekt- risch leitende Verbindung zwischen dem elektrischen Kontakt des Halbleiterchips und dem Durchkontakt. Vorteilhafterweise können der erste Abschnitt und der zweite Abschnitt der re¬ flektierenden Schicht sich beim Betrieb des optoelektroni- sehen Halbleiterbauteils dann auf unterschiedlichen elektrischen Potentialen befinden. Dennoch können der erste Abschnitt und der zweite Abschnitt der reflektierenden Schicht vorteilhafterweise gemeinsam hergestellt werden, wodurch das optoelektronische Halbleiterbauteil einfach und kostengünstig erhältlich ist.
In einer Ausführungsform des optoelektronischen Halbleiterbauteils bedeckt der Formkörper einen Teil der Oberseite des Halbleiterchips. Vorteilhafterweise kann der die Oberseite des Halbleiterchips bedeckende Teil des Formkörpers in dieser Ausführungsform eine elektrische Isolation zwischen der elektrisch leitenden Verbindung zwischen dem elektrischen Kontakt des Halbleiterchips und dem Durchkontakt und einem potentialführenden Abschnitt des optoelektronischen Halblei- terchips bereitstellen, wodurch Kurzschlüsse und elektrische Überschläge verhindert werden.
In einer Ausführungsform des optoelektronischen Halbleiterbauteils weist der Formkörper über dem Teil der Oberseite des Halbleiterchips eine Dicke zwischen 50 nm und 500 nm auf. Vorteilhafterweise bildet der den Teil der Oberseite des Halbleiterchips bedeckende Teil des Formkörpers bei diesem Halbleiterbauteil eine ausreichende elektrische Durchschlags¬ festigkeit für üblicherweise beim Betrieb des optoelektroni- sehen Halbleiterbauteils auftretende elektrische Spannungen.
In einer Ausführungsform des optoelektronischen Halbleiterbauteils weist die reflektierende Schicht Silber oder Alumi¬ nium auf. Vorteilhafterweise bietet die reflektierende
Schicht in dieser Ausführungsform eine hohe optische Reflek- tivität und eine gute elektrische Leitfähigkeit. Ein Verfahren zum Herstellen eines optoelektronischen Halbleiterbauteils umfasst Schritte zum Einbetten eines optoe¬ lektronischen Halbleiterchips und eines Durchkontakts in ei¬ nen Formkörper mit einer Oberseite und einer Unterseite, wo- bei der Durchkontakt eine elektrisch leitende Verbindung zwi¬ schen der Oberseite und der Unterseite des Formkörpers bil¬ det, zum Anordnen einer reflektierenden Schicht auf der Oberseite des Formkörpers, wobei die reflektierende Schichte eine elektrisch leitende Verbindung zwischen einem elektrischen Kontakt des Halbleiterchips und dem Durchkontakt bildet, und wobei die reflektierende Schicht die Oberseite des Formkör¬ pers zu mindestens 50 % bedeckt. Vorteilhafterweise erfüllt die reflektierende Schicht des nach diesem Verfahren herge¬ stellten optoelektronischen Halbleiterbauteils gleichzeitig die Funktion, eine elektrisch leitende Verbindung zwischen dem elektrischen Kontakt des Halbleiterchips und dem Durch¬ kontakt bereitzustellen, und die Funktion, den Formkörper des optoelektronischen Halbleiterbauteils mit einer reflektierenden Oberseite zu versehen. Dadurch lässt sich das Verfahren einfach und kostengünstig durchführen. Insbesondere ist es vorteilhafterweise nicht erforderlich, Drahtbondverbindungen herzustellen .
In einer Ausführungsform des Verfahrens wird im Bereich der elektrisch leitenden Verbindung zwischen dem elektrischen Kontakt des Halbleiterchips und dem Durchkontakt ein Die¬ lektrikum zwischen der Oberseite des Formkörpers und der re¬ flektierenden Schicht angeordnet. Vorteilhafterweise kann das Dielektrikum die reflektierende Schicht elektrisch gegen po- tentialführende Teile des optoelektronischen Halbleiterchips isolieren, wodurch Kurzschlüsse und/oder Überschläge verhindert werden.
In einer Ausführungsform des Verfahrens wird das Dielektrikum durch einen ersten photolithographischen Prozessschritte auf der Oberseite des Formkörpers angeordnet. Vorteilhafterweise kann die Anordnung des Dielektrikums dann mit hoher Präzision und Reproduzierbarkeit erfolgen. In einer Ausführungsform des Verfahrens wird die reflektie¬ rende Schicht durch einen zweiten photolithographischen Prozessschritt auf der Oberseite des Formkörpers angeordnet und strukturiert. Vorteilhafterweise kann dann auch die Anordnung der reflektierenden Schicht mit hoher Genauigkeit und Repro¬ duzierbarkeit erfolgen.
In einer Ausführungsform des Verfahrens wird vor dem Einbet- ten des Halbleiterchips in den Formkörper ein erster Fotolack auf einer Oberseite des Halbleiterchips angeordnet. Vorteil¬ hafterweise kann der erste Fotolack dann zum Schutz einer Strahlungsaustrittsfläche auf der Oberseite des Halbleiter¬ chips dienen.
In einer Ausführungsform des Verfahrens wird der erste Foto¬ lack auf der Oberseite des Halbleiterchips angeordnet, wäh¬ rend sich der Halbleiterchip in einem Waferverbund mit weiteren Halbleiterchips befindet. Vorteilhafterweise erfolgt die Anordnung des ersten Fotolacks dann für viele Halbleiterchips gleichzeitig, wodurch sich die Kosten zur Durchführung des Verfahrens pro Halbleiterchip drastisch reduzieren.
In einer Ausführungsform des Verfahrens wird vor dem Anordnen der reflektierenden Schicht auf der Oberseite des Formkörpers ein zweiter Fotolack auf der Oberseite des Formkörpers ange¬ ordnet. Vorteilhafterweise können das Anordnen des zweiten Fotolacks auf der Oberseite des Formkörpers und eine zweite Fototechnik zur Erzeugung der reflektierenden Schicht auf der Oberseite des Formkörpers dann unkritisch durch grobe Verfah¬ ren erfolgen, wodurch sich die Kosten zur Durchführung des Verfahrens reduzieren.
Die oben beschriebenen Eigenschaften, Merkmale und Vorteile dieser Erfindung sowie die Art und Weise, wie diese erreicht werden, werden klarer und deutlicher verständlich im Zusammenhang mit der folgenden Beschreibung der Ausführungsbeispiele, die im Zusammenhang mit den Zeichnungen näher erläu- tert werden. Dabei zeigen in jeweils stark schematisierter Darstellung :
Fig. 1 eine Schnittdarstellung zweier optoelektronischer Halbleiterchips zur Herstellung eines optoelektronischen
Halbleiterbauteils gemäß einer ersten Ausführungsform in einem Waferverbund;
Fig. 2 einen zweiten Bearbeitungsstand während der Herstel- lung des optoelektronischen Halbleiterbauteils gemäß der ers¬ ten Ausführungsform;
Fig. 3 einen dritten Bearbeitungsstand während der Herstel¬ lung des optoelektronischen Halbleiterbauteils gemäß der ers- ten Ausführungsform;
Fig. 4 einen vierten Bearbeitungsstand während der Herstel¬ lung des optoelektronischen Halbleiterbauteils gemäß der ers¬ ten Ausführungsform;
Fig. 5 eine Aufsicht auf das optoelektronische Halbleiterbau¬ teil gemäß der ersten Ausführungsform im vierten Bearbeitungsstand; Fig. 6 einen Schnitt durch das optoelektronische Halbleiter¬ bauteil gemäß der ersten Ausführungsform in einem fünften Bearbeitungsstand;
Fig. 7 eine Aufsicht auf das optoelektronische Halbleiterbau- teil gemäß der ersten Ausführungsform im fünften Bearbeitungsstand;
Fig. 8 einen Schnitt durch das optoelektronische Halbleiter¬ bauteil gemäß der ersten Ausführungsform;
Fig. 9 eine Aufsicht auf das optoelektronische Halbleiterbau¬ teil der ersten Ausführungsform; Fig. 10 einen Schnitt durch optoelektronische Halbleiterchips zur Herstellung eines optoelektronischen Halbleiterbauteils gemäß einer zweiten Ausführungsform; Fig. 11 einen Schnitt durch das optoelektronische Halbleiter¬ bauteil gemäß der zweiten Ausführungsform in einem zweiten Bearbeitungsstand;
Fig. 12 einen Schnitt durch das optoelektronische Halbleiter- bauteil gemäß der zweiten Ausführungsform in einem dritten Bearbeitungsstand;
Fig. 13 einen Schnitt durch das optoelektronische Halbleiter¬ bauteil gemäß der zweiten Ausführungsform in einem vierten Bearbeitungsstand;
Fig. 14 eine Aufsicht auf das optoelektronische Halbleiter¬ bauteil gemäß der zweiten Ausführungsform im vierten Bearbeitungsstand;
Fig. 15 einen Schnitt durch das optoelektronische Halbleiter¬ bauteil gemäß der zweiten Ausführungsform in einem fünften Bearbeitungsstand; Fig. 16 eine Aufsicht auf das optoelektronische Halbleiter¬ bauteil gemäß der zweiten Ausführungsform im fünften Bearbeitungsstand;
Fig. 17 einen Schnitt durch das optoelektronische Halbleiter- bauteil gemäß der zweiten Ausführungsform;
Fig. 18 eine Aufsicht auf das optoelektronische Halbleiter¬ bauteil gemäß der zweiten Ausführungsform; Fig. 19 einen Schnitt durch ein optoelektronisches Halblei¬ terbauteil gemäß einer dritten Ausführungsform; Fig. 20 einen Aufsicht auf das optoelektronische Halbleiter¬ bauteil gemäß der dritten Ausführungsform;
Fig. 21 einen Schnitt durch ein optoelektronisches Halblei- terbauteil gemäß einer vierten Ausführungsform; und
Fig. 22 eine Aufsicht auf das optoelektronische Halbleiter¬ bauteil gemäß der vierten Ausführungsform. Figur 1 zeigt in schematisierter Darstellung einen Schnitt durch zwei optoelektronische Halbleiterchips 100. Bei den op¬ toelektronischen Halbleiterchips 100 kann es sich beispiels¬ weise um LED-Chips (Leuchtdioden) handeln. Die optoelektronischen Halbleiterchips 100 sind identisch oder annähernd iden- tisch ausgebildet und parallel zueinander in gemeinsamen Arbeitsgängen hergestellt worden. In der Darstellung der Figur 1 sind die optoelektronischen Halbleiterchips 100 lateral ne¬ beneinander angeordnet und noch miteinander verbunden. Die optoelektronischen Halbleiterchips 100 können sich beispiels- weise gemeinsam mit einer Vielzahl weiterer optoelektronischer Halbleiterchips 100 in einem Waferverbund befinden. Die weitere Beschreibung der optoelektronischen Halbleiterchips 100 erfolgt beispielhaft anhand eines der optoelektronischen Halbleiterchips 100.
Der optoelektronische Halbleiterchip 100 umfasst ein Substrat 110 mit einer Oberseite 111 und einer Unterseite 112. Das Substrat 110 ist elektrisch leitend und kann beispielsweise Silizium aufweisen. Auf der Unterseite 112 des Substrats 111 ist eine erste Kontaktfläche 121 angeordnet, die elektrisch leitend ist, und beispielsweise ein Metall aufweist.
Auf der Oberseite 111 des Substrats 110 des optoelektroni¬ schen Halbleiterchips 100 ist ein Halbleiter 150 mit einem n- dotierten Bereich 151 und einem p-dotierten Bereich 152 angeordnet. Der p-dotierte Bereich 152 ist der Oberseite 111 des Substrats 110 zugewandt. Der n-dotierte Bereich 151 ist von der Oberseite 111 des Substrats 110 abgewandt. Der Halbleiter 150 ist ein epitaktisch gewachsener Halbleiterkristall und kann beispielsweise Galliumnitrid (GaN) aufweisen.
Der n-dotierte Bereich 151 des Halbleiters 150 sowie die Sei- tenflächen des Halbleiters 150 sind durch eine elektrisch isolierende Passivierung 160 bedeckt. Auf der Oberfläche des p-dotierten Bereichs 152 des Halbleiters 150 ist eine elekt¬ risch leitende zweite Metallisierung 140 angeordnet. Die zweite Metallisierung 140 bildet einen elektrischen Kontakt zum p-dotierten Bereich 152 des Halbleiters 150 und dient gleichzeitig als Spiegelschicht zur Reflektion von im Halb¬ leiter 150 in Richtung des Substrats 110 emittiertem Licht. Lateral neben dem Halbleiter 150 ist die zweite Metallisie¬ rung 140 mit einer zweiten Kontaktfläche 141 aus elektrisch leitendem Material verbunden, die in einer Aussparung der
Passivierung 160 angeordnet ist und die Passivierung 160 da¬ mit durchstößt.
Auf der vom Halbleiter 150 abgewandten Seite ist die zweite Metallisierung 140 durch eine Isolationsschicht 130 abge¬ deckt, die elektrisch isolierend wirkt. Auf der der zweiten Metallisierung 140 abgewandten Seite der Isolationsschicht 130 ist eine erste Metallisierung 120 angeordnet, die durch die Isolationsschicht 130 elektrisch gegen die zweite Metal- lisierung 140 isoliert ist.
Der optoelektronische Halbleiterchip 100 weist einen Durchkontakt 125 auf. Der Durchkontakt 125 ist als Öffnung ausge¬ bildet, die sich durch den gesamten p-dotierten Bereich 152 bis in den n-dotierten Berech 151 erstreckt. Die Wände der Öffnung sind durch Abschnitte der Isolationsschicht 130 elektrisch isoliert. Die Öffnung des Durchkontakts 125 ist mit einem elektrisch leitenden Material gefüllt, das elekt¬ risch leitend mit der ersten Metallisierung 120 verbunden ist. Die erste Metallisierung 120 und die Füllung des Durchkontakts 125 können beispielsweise dasselbe Material aufwei¬ sen. Über den Durchkontakt 125 besteht eine elektrisch lei- tende Verbindung zwischen der ersten Metallisierung 120 und dem n-dotierten Bereich 151 des Halbleiters 150.
Die erste Metallisierung 120 ist auf der Oberseite 111 des Substrats 110 des optoelektronischen Halbleiterchips 100 an¬ geordnet. Der Halbleiter 150 kann zunächst unabhängig von dem Substrat 110 hergestellt und mit der Passivierung 160, der zweiten Metallisierung 140, dem Durchkontakt 125, der Isolationsschicht 130 und der ersten Metallisierung 120 versehen worden und erst dann auf der Oberseite 111 des Substrats 110 angeordnet worden sein. In diesem Fall wurde auf die Obersei¬ te 111 des Substrats 110 zunächst eine elektrisch leitende Lötschicht aufgebracht. Die Lötschicht auf der Oberseite 111 des Substrats 110 wurde dann durch epitaktisches Bonden mit der ersten Metallisierung 120 verbunden. Die Passivierung 160 kann alternativ auch erst nach dem Anordnen des Halbleiters 150 auf der Oberseite 111 des Substrats 110 erzeugt worden sein . Die erste Kontaktfläche 121 an der Unterseite 112 des Sub¬ strats 110 ist über das elektrisch leitende Substrat 110, die erste Metallisierung 120 und den Durchkontakt 125 elektrisch leitend mit dem n-dotierten Bereich 151 des Halbleiters 150 verbunden. Die zweite Kontaktfläche 141 ist über die zweite Metallisierung 140 elektrisch leitend mit dem p-dotierten Bereich 152 verbunden. Durch Anlegen einer elektrischen Spannung zwischen der ersten Kontaktfläche 121 und der zweiten Kontaktfläche 141 kann ein Stromfluss durch den Halbleiter 150 angeregt werden, der eine Emission von Strahlung bewirkt.
Die durch die Passivierung 160 geschützte Oberfläche des n- dotierten Bereichs 151 des Halbleiters 150 stellt einen Emis¬ sionsbereich 161 bzw. eine Strahlungsaustrittsfläche des op¬ toelektronischen Halbleiterchips 100 dar. Im Halbleiter 150 erzeugtes Licht kann durch den Emissionsbereich 161 aus dem optoelektronischen Halbleiterchip 100 ausgeleitet werden. In Richtung des Substrats 110 emittiertes Licht wird zuvor an der zweiten Metallisierung 140 reflektiert. Anhand der Figuren 2 bis 9 wird nachfolgend ein Verfahren erläutert, das dazu dient, ein optoelektronisches Halbleiter¬ bauteil mit dem optoelektronischen Halbleiterchip 100 herzu- stellen. Dazu werden zunächst die optoelektronischen Halbleiterchips 100 des in Figur 1 gezeigten Verbunds voneinander getrennt und einzeln weiter bearbeitet.
Nun wird die den Halbleiter 150 aufweisende Seite des Sub- strats 110 des optoelektronischen Halbleiterchips 100 in eine Folie 180 eingedrückt, wie dies in Figur 2 dargestellt ist. Die Folie 180 ist eine weiche Folie, die durch einen in Figur 2 nicht gesondert dargestellten Träger gehalten wird. Der optoelektronische Halbleiterchip 100 wird so weit in die Folie 180 eingedrückt, dass die auf der Oberseite 111 des Substrats 110 angeordneten Schichten 120, 130, 160 bündig an der Folie 180 anliegen. Zwischen der Passivierung 160 und der Folie 180 verbleibt somit kein Spalt. Die Seitenflächen des optoe¬ lektronischen Halbleiterchips 100 werden nicht in die Folie 180 hineingedrückt. Somit sind die Passivierung 160 und die zweite Kontaktfläche 141 des optoelektronischen Halbleiterchips 100 durch die Folie 180 bedeckt und geschützt, während alle anderen Oberflächen des optoelektronischen Halbleiterchips 100 vollständig unbedeckt und frei verbleiben.
Figur 2 zeigt außerdem einen Leiterstift 170 aus einem elekt¬ risch leitenden Material. Auf einer Oberseite des Leiterstifts 170 ist eine elektrisch leitende Oberseitenmetallisie¬ rung 171 angeordnet. Auf einer Unterseite des Leiterstifts 170 ist eine elektrisch leitende Unterseitenmetallisierung 172 angeordnet. Der Leiterstift 170 kann beispielsweise aus einem Leiterplattenmaterial bestehen und verbindet die Ober¬ seitenmetallisierung 171 elektrisch leitend mit der Unterseitenmetallisierung 172. Die Länge des Leiterstifts 170 ist so bemessen, dass der Abstand zwischen der Oberseitenmetallisie¬ rung 171 und der Unterseitenmetallisierung 172 etwa dem Abstand zwischen der zweiten Kontaktfläche 141 und der ersten Kontaktfläche 121 des optoelektronsichen Halbleiterchips 100 entspricht .
Der Leiterstift 170 ist seitlich neben dem optoelektronischen Halbleiterchip 100 angeordnet. Die Oberseitenmetallisierung 171 ist der Folie 180 zugewandt und derart in die Folie 180 eingedrückt, dass die Oberfläche der Oberseitenmetallisierung 171 durch die Folie 180 bedeckt und geschützt ist. Der optoelektronische Halbleiterchip 100 und der Leiterstift 170 können in der in Figur 2 dargestellten Position durch eine nicht gezeigte Haltevorrichtung gehalten werden. Insbesondere können der optoelektronische Halbleiterchip 100 und der Leiterstift 170 durch einen zweiten Träger und eine zweite Folie gehalten werden, die an der Seite der ersten Kontaktfläche 121 und der Unterseitenmetallisierung 172 angeordnet ist und die erste Kontaktfläche 121 und die Unterseitenmetal¬ lisierung 172 bedeckt und schützt. In einem nachfolgenden Verfahrensschritt werden der optoelektronische Halbleiterchip 100 und der Leiterstift 170 in einen Formkörper 190 eingebettet. Hierzu werden der optoe¬ lektronische Halbleiterchip 100 und der Leiterstift 170 in einem Mold-Prozess mit einer Mold-Masse umgeben. Falls die Unterseite 112 des Substrats 110 mit der ersten Kontaktflä¬ che 121 und die Unterseite des Leiterstifts 170 mit der Un¬ terseitenmetallisierung 172 auf einem Träger oder einer Folie angeordnet sind, wird die Mold-Masse zwischen die Folie 180 und den unteren Träger eingebracht.
Figur 3 zeigt einen Schnitt durch den entstehenden Formkörper 190 mit dem eingebetteten optoelektronischen Halbleiterchip 100 und dem ebenfalls in den Formkörper 190 eingebetteten Leiterstift 170. Ein eventuell vorhandener unterer Träger oder eine untere Folie sind dabei nicht gezeigt. Der Formkör¬ per 190 weist ein elektrisch isolierendes Material auf. Figur 4 zeigt einen Schnitt durch den Formkörper 190 mit dem eingebetteten optoelektronischen Halbleiterchip 100 und dem eingebetteten Leiterstift 170 nach dem Entfernen der Folie 180. Der Formkörper 190 weist eine Oberseite 191 und eine Un- terseite 192 auf. Die Oberseite 191 des Formkörpers 190 schließt bündig mit der Passivierung 160 des optoelektronischen Halbleiterchips 100 ab. Die zweite Kontaktfläche 141 des optoelektronischen Halbleiterchips 100 war durch die Fo¬ lie 180 geschützt und ist nun über die Oberseite 191 des Formkörpers 190 erhaben und daher zugänglich. Auch die Oberseite der Oberseitenmetallisierung 171 des Leiterstifts 170 war durch die Folie 180 geschützt und ist nun nicht durch den Formkörper 190 bedeckt, sondern über der Oberseite 191 des Formkörpers 190 zugänglich. Die Unterseite 192 des Formkör- pers 190 schließt bündig mit der Unterseite 112 des Substrats 110 und der Unterseite des Leiterstifts 170 ab. Damit sind die erste Kontaktfläche 121 an der Unterseite 112 des Sub¬ strats 110 des optoelektronische Halbleiterchips 100 und die Unterseitenmetallisierung 172 des Leiterstifts 170 nicht durch den Formkörper 190 bedeckt, sondern an der Unterseite 192 des Formkörpers 190 zugänglich.
Figur 5 zeigt eine Aufsicht auf die Oberseite 191 des Form¬ körpers 190 mit dem darin eingebetteten optoelektronischen Halbleiterchip 100 und dem ebenfalls in den Formkörper 190 eingebetteten Leiterstift 170. Sichtbar sind die Passivierung 160 auf der Oberseite des optoelektronischen Halbleiterchips 100 mit dem Emissionsbereich 161, die zweite Kontaktfläche 141 des optoelektronischen Halbleiterchips 100 und die Ober- Seitenmetallisierung 171 des Leiterstifts 170. Ebenfalls dar¬ gestellt ist in Figur 5 eine Schnittlinie AA, an der der Formkörper 190, der optoelektronische Halbleiterchip 100 und der Leiterstift 170 in der Darstellung der Figur 4 geschnitten sind.
In einem nachfolgenden Verfahrensschritt wird mittels eines fotolithographischen Verfahrens ein Isolationsabschnitt 200 auf der Oberseite 191 des Formkörpers 190 angelegt. Alterna- tiv kann der Isolationsabschnitt 200 durch Schablonendruck, durch Siebdruck, durch Jetting, durch Dispening, durch Stempeln oder durch ein anderes Verfahren angelegt werden. Figur 6 zeigt eine Schnittdarstellung des Formkörpers 190 mit dem eingebetteten optoelektronischen Halbleiterchip 100, dem eingebetteten Leiterstift 170 und dem auf der Oberseite 191 des Formkörpers 190 angeordneten Isolationsabschnitt 200. Figur 7 zeigt eine Aufsicht auf die Oberseite 191 des Formkörpers 190 mit dem darauf angeordneten Isolationsabschnitt 200.
Der Isolationsabschnitt 200 ist in einem lateralen Bereich zwischen der zweiten Kontaktfläche 141 des optoelektronischen Halbleiterchips 100 und der Oberseitenmetallisierung 171 des Leiterstifts 170 auf der Oberseite 191 des Formkörpers 190 angeordnet. Der Isolationsabschnitt 200 weist ein elektrisch isolierendes Material auf. Beispielsweise kann der Isolati¬ onsabschnitt 200 ein Dielektrikum wie Benzocyclobuten (BCB) aufweisen. Alternativ kann der Isolationsabschnitt 200 orga¬ nische Materialien wie Acrylate, Epoxide, Silikone, Polyimide oder anorganische Materialien wie Siliziumoxid, Siliziumnit¬ rid aufweisen. Der Isolationsabschnitt 200 weist eine Dicke auf, die ausreichend ist, einen elektrischen Durchschlag zu verhindern, wenn über den Isolationsabschnitt 200 eine elekt¬ rische Spannung angelegt wird, die einer maximal beim Betrieb des optoelektronischen Halbleiterchips 100 auftretenden Spannung entspricht. Beispielsweise kann der Isolationsabschnitt 200 eine Dicke aufweisen, die ausreicht, einen elektrischen Durchschlag zu verhindern, wenn über den Isolationsabschnitt 200 in Dickenrichtung eine Spannung von 5 V angelegt wird. Der Isolationsabschnitt 200 weist bevorzugt eine Dicke zwi¬ schen 50 nm und 2 pm, besonders bevorzugt eine Dicke zwischen 50 nm und 500 nm, beispielsweise eine Dicke von 200 nm, auf. Falls der Isolationsabschnitt 200 mittels Jetting oder durch einen Siebdruckprozess aufgebracht wird, kann die Dicke al- lerdings auch mehrere pm betragen und beispielsweise im Be¬ reich zwischen 20 pm und 100 pm liegen. In einem weiteren Bearbeitungsschritt wird eine dritte Metal¬ lisierung 210 mit einem Spiegelabschnitt 211 und einem Kontaktabschnitt 212 auf der Oberseite 191 des Formkörpers 190 mit dem eingebetteten optoelektronischen Halbleiterchip 100 und dem eingebetteten Leiterstift 170 angelegt. Figur 8 zeigt eine Schnittdarstellung des nach diesem Verfahrensschritt erhaltenen optoelektronischen Halbleiterbauteils 10. Figur 9 zeigt eine Aufsicht auf das optoelektronische Halbleiterbau¬ teil 10.
Der Kontaktabschnitt 212 der dritten Metallisierung 210 stellt eine elektrisch leitende Verbindung zwischen der zweiten Kontaktfläche 141 des optoelektronischen Halbleiterchips 100 und der Oberseitenmetallisierung 171 des Leiterstifts 100 her. Der Kontaktabschnitt 212 ist somit auf der zweiten Kon¬ taktfläche 141, der Oberseitenmetallisierung 171 und dem zwischen der Kontaktfläche 141 und der Oberseitenmetallisierung 171 angeordneten Isolationsabschnitt 200 angeordnet. Beim optoelektronischen Halbleiterbauteil 10 besteht eine elektrisch leitende Verbindung zwischen der Unterseitenmetallisierung 172 des Leiterstifts 170 über den Leiterstift 170, die Oberseitenmetallisierung 171 des Leiterstifts 170 und den Kontaktabschnitt 212 der dritten Metallisierung 210 zur zwei- ten Kontaktfläche 141 des optoelektronischen Halbleiterchips 100. Die zweite Kontaktfläche 141 des optoelektronischen Halbleiterchips 100 ist, wie bereits erläutert, elektrisch leitend mit dem p-dotierten Bereich 152 des Halbleiters 150 verbunden. Vom n-dotierten Bereich 151 des Halbleiters 150 besteht, wie bereits erläutert, eine elektrisch leitende Ver¬ bindung zur ersten Kontaktfläche 121 des optoelektronischen Halbleiterchips 100. Somit kann der optoelektronische Halb¬ leiterchip 100 des optoelektronischen Halbleiterbauteils 10 elektrisch über die erste Kontaktfläche 121 und die Untersei- tenmetallisierung 172 kontaktiert werden, die beide an der Unterseite 192 des Formkörpers 190 des optoelektronischen Halbleiterbauteils 10 zugänglich sind. Das optoelektronische Halbleiterbauteil 10 eignet sich dadurch für eine Montage nach einem SMT-Verfahren (Surface Mount Technology) .
Wird im Betrieb des optoelektronischen Halbleiterbauteils 10 eine elektrische Spannung zwischen der ersten Kontaktfläche 121 des optoelektronischen Halbleiterchips 100 und der Unterseitenmetallisierung 172 des Leiterstifts 170 angelegt, so fällt diese Spannung auch zwischen dem Kontaktabschnitt 212 und der ersten Metallisierung 120 des optoelektronischen Halbleiterchips 100 über den Isolationsabschnitt 200 ab. Di¬ cke und elektrische Durchschlagsfestigkeit des Isolationsab¬ schnitts 200 sind so bemessen, dass dabei kein elektrischer Durcbschlag auftritt. Der Spiegelabschnitt 211 der dritten Metallisierung 210 ist durch laterale Trenngräben vom Kontaktabschnitt 212 der drit¬ ten Metallisierung 210 getrennt und elektrisch gegen diesen isoliert. Der Spiegelabschnitt 211 bedeckt einen großen Teil der Oberseite 191 des Formkörpers 190. Der Spiegelabschnitt 211 bedeckt jedoch nicht oder im Wesentlichen nicht den Emissionsbereich 161 des optoelektronischen Halbleiterchips 100. In den Bereichen des Formkörpers 190, in denen weder der optoelektronische Halbleiterchip 100 noch der Leiterstift 170 angeordnet sind, bedeckt der Spiegelabschnitt 211 der dritten Metallisierung 210 mindestens 50 % der Oberseite 191 des
Formkörpers 190, bevorzugt mindestens 90 %. Im in Figuren 8 und 9 dargestellten Beispiel bedeckt der Spiegelabschnitt 211 die Oberseite 191 des Formkörpers 190 außerhalb des optoe¬ lektronischen Halbleiterchips 100 und des Leiterchips 170 fast vollständig.
Die dritte Metallisierung 210 kann beispielsweise Silber (Ag) aufweisen. In diesem Fall weist die dritte Metallisierung 210 eine hohe elektrische Leitfähigkeit und ein gutes optisches Reflektionsvermögen auf. Alternativ kann die dritte Metallisierung 210 auch Aluminium (AI) aufweisen, das kostengünstiger erhältlich ist als Silber und mit einer geringeren Korrosionsgefahr einhergeht. In beiden Fällen ist eine Kombination mit einem dielektrischen Spiegel möglich. Die dritte Metalli¬ sierung 210 kann auch als Metallstapel ausgebildet sein und beispielsweise Titan (Ti) und Chrom (Cr), Nickel ( i) , Pal¬ ladium (Pd) und Platin (Pt), Kupfer (Cu) oder Silber (Ag) und Aluminium (AI) aufweisen.
Wird im Halbleiter 150 des optoelektronischen Halbleiterchips 100 erzeugtes Licht durch den Emissionsbereich 161 des optoe¬ lektronischen Halbleiterchips 100 abgestrahlt und in der Um- gebung des optoelektronischen Halbleiterbauteils 10 zurück zum optoelektronischen Halbleiterbauteil 10 reflektiert, so wird dieses zurückreflektierte Licht am Spiegelabschnitt 211 der dritten Metallisierung 210 erneut in die Abstrahlrichtung des optoelektronischen Halbleiterbauteils 10 reflektiert. Da- durch kann dieses Licht genutzt werden. Ohne den Spiegelab¬ schnitt 211 würde das in Richtung des optoelektronischen Halbleiterbauteils 10 reflektierte Licht an der Oberseite 191 des Formkörpers 190 absorbiert werden und dadurch verloren gehen. Der Spiegelabschnitt 211 der dritten Metallisierung 210 erhöht dadurch einen effektiven Lichtstrom des optoelektronischen Halbleiterbauteils 10. Hierzu muss der Spiegel¬ abschnitt 210 mindestens die Hälfte der Oberseite 191 des Formkörpers 190 bedecken, bevorzugt mindestens 90 %. Die dritte Metallisierung 210 mit dem Spiegelabschnitt 211 und dem Kontaktabschnitt 212 wurde durch ein fotolithographisches Verfahren angelegt. In einer Ausführungsform des Verfahrens wurde die dritte Metallisierung 210 zunächst ganzflä¬ chig auf der Oberseite 191 des Formkörpers 190, der Oberseite und dem Emissionsbereich 161 des optoelektronischen Halbleiterchips 100 und der Oberseitenmetallisierung 171 des Leiterstifts 170 abgeschieden. Optional wurde die dritte Metalli¬ sierung nach dem Abscheiden passiviert. Anschließend wurden jene Bereiche der dritten Metallisierung 210, die in den Dar- Stellungen der Figuren 8 und 9 den Spiegelabschnitt 211 und den Kontaktabschnitt 212 bilden, mittels eines Fotolacks ge¬ schützt und die dritte Metallisierung 210 in den ungeschützten Bereichen durch ein Ätzverfahren entfernt. Dabei wurden die Trennbereiche zwischen dem Spiegelabschnitt 211 und dem Kontaktabschnitt 212 sowie die den Spiegelabschnitt 211 umge¬ benden Trenngräben angelegt. Außerdem wurde dabei die dritte Metallisierung 210 im Emissionsbereich 161 des optoelektroni- sehen Halbleiterchips 100 entfernt.
In einer anderen Ausführungsform des Verfahrens werden der Emissionsbereich 161 des optoelektronischen Halbleiterchips 100 und die Bereich der später zwischen dem Spiegelabschnitt 211 und dem Kontaktabschnitt 212 und der rund um den Spiegel¬ abschnitt 211 angelegten Trenngräben zunächst mittels eines Fotolacks geschützt. Anschließend wird die dritte Metallisie¬ rung 210 abgeschieden und dann in den zuvor mittels Fotolack geschützten Bereichen per Lift-Off-Verfahren wieder entfernt. Die dritte Metallisierung 210 verbleibt dabei im Spiegelab¬ schnitt 211 und im Kontaktabschnitt 212. Das Abscheiden der dritten Metallisierung 210 kann in dieser Variante beispielsweise durch Sputtern, Aufdampfen oder ein galvanisches Verfahren erfolgen.
Alternativ kann die dritte Metallisierung 210 auch durch Aufdrucken von Metallpasten mit Sieb- oder Schablonendruck oder durch Jetting von Metallpasten aufgebracht werden. In einer bevorzugten Ausführungsform des anhand der Figuren 2 bis 9 beschriebenen Verfahrens werden eine Mehrzahl optoelektronischer Halbleiterchips 100 und eine korrespondierende Mehrzahl von Leiterstiften 170 lateral voneinander beabstandet gleichzeitig in einen gemeinsamen Formkörper 190 einge- bettet. Dann werden gleichzeitig Isolationsabschnitte 200 zwischen den zweiten Kontaktflächen 141 aller optoelektronischen Halbleiterchips 100 und den Oberseitenmetallisierungen 171 der jeweils zugeordneten Leiterstifte 170 angelegt. Auch das Anlegen der dritten Metallisierung 210 mit Spiegelab- schnitt 211 und Kontaktabschnitt 212 erfolgt parallel für al¬ le in den gemeinsamen Formkörper 190 eingebetteten optoelektronischen Halbleiterchips 100. Erst dann werden die er- zeugen optoelektronischen Halbleiterbauteile 10 durch Zerteilen des Formkörpers 100 voneinander getrennt.
Anhand der Figuren 10 bis 18 wird nachfolgend eine weitere Ausführungsform eines Verfahrens erläutert, ein optoelektro¬ nisches Halbleiterbauteil aus dem optoelektronischen Halblei¬ terchip 100 herzustellen. Das nach dem anhand der Figuren 10 bis 18 erläuterten Verfahren hergestellte optoelektronische Halbleiterbauteil weist Übereinstimmungen mit dem optoe- lektronischen Halbleiterbauteil 10 auf. Einander entsprechende Komponenten sind daher mit denselben Bezugszeichen versehen und werden nicht erneut detailliert beschrieben.
Figur 10 zeigt erneut eine Schnittdarstellung des sich noch in einem Waferverbund mit weiteren optoelektronischen Halbleiterchips 100 befindlichen optoelektronischen Halbleiterchips 100.
Noch im Waferverbund des optoelektronischen Halbleiterchips 100 wurde auf der Oberseite der Passivierung 160 eine Schicht Fotolack 220 angelegt. Der Fotolack 220 bedeckt dabei ledig¬ lich den Teil der Passivierung 160, der seinerseits den Halbleiter 150 bedeckt. Die zweite Kontaktfläche 141 ist nicht durch den Fotolack 220 bedeckt. Das Anlegen des Fotolacks 220 ist mittels Fototechnik erfolgt.
Anschließend wird der optoelektronische Halbleiterchip 100 aus dem Waferverbund mit den weiteren optoelektronischen Halbleiterchips 100 getrennt.
Nachfolgend wird die den Fotolack 220 aufweisende Oberseite des optoelektronischen Halbleiterchips 100 wieder in eine Fo¬ lie 180 eingedrückt. Dabei wird der optoelektronische Halb¬ leiterchip 100 aber lediglich so weit in die Folie 180 einge- drückt, dass die durch den Fotolack 220 abgedeckten Bereiche und die Oberseite der zweiten Kontaktfläche 141 des optoe¬ lektronischen Halbleiterchips 100 in Kontakt mit der Folie 180 stehen. Die nicht durch den Fotolack 220 abgedeckten Be- reiche der Passivierung 160 des optoelektronischen Halbleiterchips 100 treten hingegen nicht in Kontakt mit der Folie 180. Zwischen diesen Bereichen der Passivierung 160 und der Folie 180 verbleibt damit ein Spalt 181.
Gleichzeitig mit dem optoelektronischen Halbleiterchip 100 wird wiederum ein Leiterstift 170 mit einer Oberseitenmetal¬ lisierung 171 und einer Unterseitenmetallisierung 172 derart in die Folie 180 eingedrückt, dass die Oberseitenmetallisie- rung 171 durch die Folie 180 abgedeckt und geschützt wird. Wiederum kann auch an der Unterseite 112 des Substrats 110 mit der ersten Kontaktfläche 121 und an der Unterseitenmetal¬ lisierung 172 des Leiterstifts 170 eine Folie zum Schutz an¬ geordnet werden.
Anschließend werden der optoelektronische Halbleiterchip 100 und der Leiterstift 170 in einen Formkörper 230 eingebettet, wie dies in der Schnittdarstellung der Figur 12 gezeigt ist. Der Formkörper 230 wird wiederum aus einer Mold-Masse gebil- det und ist elektrisch isolierend. Die Mold-Masse dringt da¬ bei auch in den Spalt 181 zwischen der Folie 180 und dem nicht durch den Fotolack 220 bedeckten Teil der Passivierung 160 des optoelektronischen Halbleiterchips 100 vor. Figur 13 zeigt einen Schnitt durch den Formkörper 230 mit dem in den Formkörper 230 eingebetteten optoelektronischen Halbleiterchip 100 und dem in den Formkörper 230 eingebetteten Leiterstift 170 nach dem Entfernen der Folie 180. Der Formkörper 230 weist eine Oberseite 231 und eine Unterseite 232 auf. Die Unterseite 232 des Formkörpers 230 schließt bündig mit der Unterseite 112 des Substrats 110 des optoelektroni¬ schen Halbleiterchips 100 und der Unterseite des Leiterstifts 170 ab. Somit sind die auf der Unterseite 112 des Substrats 110 des optoelektronischen Halbleiterchips 100 angeordnete erste Kontaktfläche 121 und die Unterseitenmetallisierung 171 an der Unterseite des Leiterstifts 170 nicht durch den Form¬ körper 230 bedeckt, sondern an der Unterseite 232 des Formkörpers 230 zugänglich. Die Oberseite des optoelektronischen Halbleiterchips 100 ist durch den Formkörper 230 teilweise bedeckt. Im Bereich des im vorhergehenden Verfahrensschritt ausgebildeten Spalts 181 zwischen der Folie 180 und der Passivierung 160 hat sich ein Isolationsabschnitt 233 des Formkörpers 230 gebildet, der über den nicht durch den Fotolack 220 bedeckten Abschnitten der Passivierung 160 des optoelektronischen Halbleiterchips 100 angeordnet ist.
Die durch den Fotolack 220 abgedeckten Bereiche des optoelektronischen Halbleiterchips 100 und die Oberseite der zwei¬ ten Kontaktfläche 141 des optoelektronischen Halbleiterchips 100 sind dagegen nicht durch den Formkörper 230 bedeckt, son- dern über die Oberseite 231 des Formkörpers 230 erhaben. Auch die zuvor durch die Folie 180 geschützte Oberseitenmetalli¬ sierung 171 des Leiterstifts 170 ist an der Oberseite 231 des Formkörpers 230 zugänglich. Figur 14 zeigt eine Aufsicht auf die Oberseite 231 des Form¬ körpers 230, den durch den Fotolack 220 geschützten Emissionsbereich 161 des optoelektronischen Halbleiterchips 100, die zweite Kontaktfläche 171 des optoelektronischen Halblei¬ terchips 100 und die Oberseitenmetallisierung 171 des Leiter- Stifts 170. Ebenfalls dargestellt ist eine Schnittlinie BB, an der der optoelektronische Halbleiterchip 100, der Leiterstift 170 und der Formkörper 230 in der Darstellung der Figur 13 geschnitten sind. In einem nachfolgenden Verfahrensschritt wird weiterer Foto¬ lack 240 auf der Oberseite 231 des Formkörpers 230 abgeschie¬ den und strukturiert. Dies erfolgt mittels einer Fototechnik, die jedoch vorteilhafterweise ohne große Anforderungen an ei¬ ne Genauigkeit der Ausrichtung durchgeführt werden kann. Der strukturierte weitere Fotolack 240 bedeckt Bereiche der Ober¬ seite 231 des Formkörpers 230, an denen später Trenngräben in einer vierten Metallisierung bestehen sollen. Figur 15 zeigt einen Schnitt durch den Formkörper 230 mit dem strukturierten weiteren Fotolack 240. Figur 16 zeigt eine Aufsicht auf die Oberseite 231 mit dem weiteren Fotolack 240 sowie dem Foto¬ lack 220 im Emissionsbereich 161 des optoelektronischen Halbleiterchips 100.
In einem nachfolgenden Herstellungsschritt wird eine metalli¬ sche Schicht ganzflächig auf der Oberseite 231 des Formkör¬ pers 230, dem Fotolack 220 und dem weiteren Fotolack 240 abgeschieden. In einem Lift-Off-Prozess werden der Fotolack 220 und der weitere Fotolack 240 mit den darauf befindlichen Tei¬ len der metallischen Schicht anschließend entfernt. Es ver¬ bleibt eine vierte Metallisierung 250. Damit ist die Herstel¬ lung eines optoelektronischen Halbleiterbauteils 20 gemäß ei¬ ner zweiten Ausführungsform abgeschlossen. Figur 17 zeigt ei- ne Schnittdarstellung des optoelektronischen Halbleiterbauteils 20. Figur 18 zeigt eine Aufsicht auf das optoelektroni¬ sche Halbleiterbauteil 20.
Die vierte Metallisierung 250 bedeckt die zweite Kontaktflä- che 141 des optoelektronischen Halbleiterchips 100, den Iso¬ lationsabschnitt 233 des Formkörpers 230 und die Oberseiten¬ metallisierung 171 des Leiterstifts 170 und stellt damit eine elektrisch leitenden Verbindung zwischen der zweiten Kontaktfläche 141 des optoelektronischen Halbleiterchips 100 und der Oberseitenmetallisierung 171 des Leiterstifts 170 her. Somit besteht eine elektrisch leitende Verbindung zwischen der Unterseitenmetallisierung 172 des Leiterstifts 170 an der Unterseite 232 des Formkörpers 230 und dem n-dotierten Bereich 151 des Halbleiters 150. Dadurch eignet sich auch das optoe- lektronische Halbleiterbauteil 20 zur Oberflächenmontage mit¬ tels SMT-Verfahren, wobei der optoelektronische Halbleiterchip 100 des optoelektronischen Halbleiterbauteils 20 über die erste Kontaktfläche 121 und die Unterseitenmetallisierung 172 kontaktiert wird.
Im Betrieb des optoelektronischen Halbleiterbauteils 20 ver¬ hindert der Isolationsabschnitt 233 des Formkörpers 230 ein Auftreten eines elektrischen Durchschlags zwischen der vier- ten Metallisierung 250 und der ersten Metallisierung 120, dem Substrat 110 oder der ersten Kontaktfläche 121 des optoe¬ lektronischen Halbleiterchips 100. Hierfür muss der Isolati¬ onsabschnitt 233 eine ausreichende Isolationsfestigkeit auf- weisen. Während des Betriebs des optoelektronischen Halblei¬ terbauteils 20 kann zwischen der vierten Metallisierung 250 und der ersten Metallisierung 120 beispielsweise eine Potentialdifferenz von 5 V auftreten. Der Formkörper 230 kann ein Epoxidharz mit einer elektrischen Durchschlagsfestigkeit von beispielsweise 30 kV/mm aufweisen. In diesem beispielhaften Fall sollte der Isolationsabschnitt 233 eine Dicke von min¬ destens 200 nm aufweisen. Im Allgemeinen wird der Isolationsabschnitt 233 eine Dicke zwischen 50 nm und 500 nm aufweisen. Die Dicke des Isolationsabschnitts 233 ergibt sich dabei aus der Höhe des Spalts 181 im in Figur 11 dargestellten Verfahrensschritt während der Herstellung des optoelektronischen Halbleiterbauteils 20. Der Isolationsabschnitt 233 wird also umso dünner, je weiter der optoelektronische Halbleiterchip 100 während des in Figur 11 dargestellten Verfahrensschritts in die Folie 180 eingedrückt wird. Würde der optoelektroni¬ sche Halbleiterchip 100 überhaupt nicht in die Folie 180 ein¬ gedrückt, so ergäbe sich eine Dicke des Isolationsabschnitt 233, die der Höhe des Halbleiters 150 entspricht, und bei¬ spielsweise 5 pm betragen kann. Vorteilhafterweise verein- facht ein nicht erforderliches Eindrücken des Halbleiterchips 100 in die Folie 180 das Herstellungsverfahren.
Die vierte Metallisierung 250 bedeckt zusätzlich einen großen Teil der Oberseite 231 des Formkörpers 230 in den lateralen Bereichen des Formkörpers 230, in denen weder der optoe¬ lektronische Halbleiterchip 100 noch der Leiterstift 170 ein¬ gebettet sind. In diesen Bereichen des Formkörpers 230 be¬ deckt die vierte Metallisierung 250 mindestens 50 % der Ober¬ seite 231 des Formkörpers 230, bevorzugt mindestens 90 %.
Die vierte Metallisierung 250 besteht bevorzugt aus einem Ma¬ terial mit guter optischer Reflektivität , besonders bevorzugt aus Silber. Alternativ kann die vierte Metallisierung 250 auch Aluminium (AI) aufweisen, das kostengünstiger erhältlich ist als Silber und mit einer geringeren Korrosionsgefahr einhergeht. In beiden Fällen ist eine Kombination mit einem dielektrischen Spiegel möglich. Die vierte Metallisierung 250 kann auch als Metallstapel ausgebildet sein und beispielswei¬ se Titan (Ti) und Chrom (Cr), Nickel (Ni), Palladium (Pd) und Platin (Pt), Kupfer (Cu) oder Silber (Ag) und Aluminium (AI) aufweisen. Die vierte Metallisierung 250 dient als Spiegelschicht zur Reflektion von Licht. Im Halbleiter 150 des optoelektronischen Halbleiterchips 100 des optoelektronischen Halbleiterbauteils 20 erzeugtes Licht, das durch den Emissi¬ onsbereich 161 ausgeleitet wird, kann in der Umgebung des optoelektronischen Halbleiterbauteils 20 zurück zum optoe¬ lektronischen Halbleiterbauteil 20 reflektiert werden. Dieses zum optoelektronischen Halbleiterbauteil 20 zurückreflektierte Licht würde an der Oberseite 131 des Formkörpers 230 ab¬ sorbiert werden und damit verloren gehen, wenn auf der Oberseite 231 nicht die als Spiegelschicht wirkende Metallisie¬ rung 250 angeordnet wäre. Die vierte Metallisierung 150 re- flektiert das in Richtung des optoelektronischen Halbleiterbauteils 20 zurückgestrahlte Licht erneut, wodurch dieses doch noch einer Nutzung zugeführt werden kann.
Die vierte Metallisierung 250 ist in laterale Richtung außen durch Trenngräben umschlossen, in denen die vierte Metallisierung 250 entfernt und die Oberseite 231 des Formkörpers 230 freigelegt ist. Dies sind die lateralen Bereiche, in de¬ nen im vorhergehenden Verfahrensschritt der weitere Fotolack 240 angeordnet war.
Auch das anhand der Figuren 10 bis 18 erläuterte Verfahren zur Herstellung des optoelektronischen Halbleiterbauteils 20 wird bevorzugt parallel für eine Mehrzahl optoelektronischer Halbleiterbauteile 20 durchgeführt. Hierzu werden mehrere op- toelektronische Halbleiterchips 100 und eine entsprechende
Mehrzahl von Leiterstiften 170 lateral voneinander beabstandet gleichzeitig in die Folie 180 eingedrückt und anschlie¬ ßend in einen gemeinsamen Formkörper 230 angebettet. Auch das Aufbringen und Strukturieren des weiteren Fotolacks 240 erfolgt parallel für alle in den gemeinsamen Formkörper 230 eingebetteten optoelektronischen Halbleiterchips 100 gleichzeitig. Erst nach dem Abscheiden und Strukturieren der vier- ten Metallisierung 250 werden die fertig prozessierten optoelektronischen Halbleiterbauteile 20 durch Zerteilen des gemeinsamen Formkörpers 230 voneinander getrennt. Das Zerteilen des Formkörpers 230 erfolgt bevorzugt im Bereich der um die vierte Metallisierung 250 jedes einzelnen optoelektronischen Halbleiterbauteils 20 angeordneten Trenngräben.
Figur 19 zeigt eine schematische Schnittdarstellung eines op¬ toelektronischen Halbleiterbauteils 30 gemäß einer dritten Ausführungsform. Figur 20 zeigt eine Aufsicht auf das optoe- lektronische Halbleiterbauteil 30 der dritten Ausführungs¬ form. Außerdem zeigt Figur 20 eine Schnittlinie CC, an der das optoelektronische Halbleiterbauteil 30 in der Darstellung der Figur 19 geschnitten wurde. Im dargestellten Beispiel weist das optoelektronische Halb¬ leiterbauteil 30 zwei optoelektronische Halbleiterchips 300 auf, die als erster Chip 301 und als zweiter Chip 302 bezeichnet sind. In weiteren Ausführungsformen könnte das optoelektronische Halbleiterbauteil 30 jedoch auch lediglich einen optoelektronischen Halbleiterchip 300 oder mehr als zwei in Serie geschaltete optoelektronische Halbleiterchips 300 aufweisen. Der erste Chip 301 und der zweite Chip 302 sind identisch ausgebildet. Nachfolgend wird exemplarisch ein optoelektronischer Halbleiterchip 300 erläutert.
Der optoelektronische Halbleiterchip 300 weist einen epitaktisch gewachsenen Halbleiter 350 mit einem n-dotierten Bereich 351 und einem p-dotierten Bereich 352 auf. Der Halbleiter 350 kann beispielsweise Galliumnitrid (GaN) aufweisen. Zwischen dem n-dotierten Bereich 351 und dem p-dotierten Bereich 352 ist eine aktive lichtemittierende Schicht ausgebil¬ det. Im Halbleiter 350 erzeugtes Licht kann durch einen durch eine Oberfläche des n-dotierten Bereichs 351 gebildeten Emis¬ sionsbereich 361 aus dem Halbleiter 350 ausgeleitet werden.
Der Halbleiter 350 weist einen Durchkontakt 325 auf. Der Durchkontakt 325 umfasst eine Öffnung, die von einer vom n- dotierten Bereich 351 abgewandten Seite des p-dotierten Bereichs 352 durch den p-dotierten Bereich 352 bis in den n- dotierten Bereich 351 verläuft. Die Mantelwände dieser Öff¬ nung sind durch eine Isolationsschicht 330 elektrisch iso- liert. Innerhalb der Öffnung ist ein elektrisch leitendes Ma¬ terial einer ersten Metallisierung 320 angeordnet. Der Durchkontakt 325 kann auch mehrere parallele derartige Öffnungen umfassen . Auf der vom n-dotierten Bereich 351 abgewandten Oberfläche des p-dotierten Bereichs 352 ist eine zweite Metallisierung 340 angeordnet, die eine elektrisch leitende Verbindung zum p-dotierten Bereich 352 bereitstellt. Die zweite Metallisie¬ rung 340 erstreckt sich in laterale Richtung über den Halb- leiter 350 hinaus und ist lateral neben dem Halbleiter 350 elektrisch leitend mit einer zweiten Kontaktfläche 341 verse¬ hen .
Die zweite Metallisierung 340 ist auf der vom Halbleiter 350 abgewandten Seite durch die Isolationsschicht 330 bedeckt. An die Isolationsschicht 330 schließt sich die erste Metallisie¬ rung 320 an, die elektrisch leitend mit dem Durchkontakt 325 verbunden und durch die Isolationsschicht 330 elektrisch von der zweiten Metallisierung 340 isoliert ist. Die erste Metal- lisierung 320 ist elektrisch leitend mit einer ersten Kontaktfläche 321 verbunden. Von der ersten Kontaktfläche 321 besteht über die erste Metallisierung 320 und den Durchkontakt 325 eine elektrisch leitende Verbindung zum n-dotierten Bereich 351 des Halbleiters 350.
Die erste Metallisierung 320 ist auf einer Oberseite 311 ei¬ nes Substrats 310 angeordnet. Der Halbleiter 350 kann zu¬ nächst getrennt von dem Substrat 310 hergestellt und mit dem Durchkontakt 325, der zweiten Metallisierung 340, der zweiten Kontaktfläche 341, der Isolationsschicht 330, der ersten Me¬ tallisierung 320 und der ersten Kontaktfläche 321 versehen worden sein. Anschließend kann die erste Metallisierung 320 durch epitaktisches Bonden mit einer auf der Oberseite 311 des Substrats 310 angeordneten Lötschicht verbunden worden sein .
Das Substrat 310 ist ein elektrisch isolierendes Substrat und kann beispielsweise Silizium aufweisen. Bevorzugt weist das Substrat 310 eine hohe thermische Leitfähigkeit auf. Auf ei¬ ner Unterseite 312 des Substrats 310 ist eine thermische Kon¬ taktfläche 322 angeordnet, die beispielsweise ein Metall auf¬ weisen kann. Vom Halbleiter 350 produzierte Abwärme kann über das Substrat 310 und die thermische Kontaktfläche 322 abge¬ führt werden.
Auf der vom Substrat 310 abgewandten Seite des Halbleiters 350, der zweiten Metallisierung 340 und der Isolationsschicht 330 ist eine Passivierung 360 angeordnet. Im Bereich der ers¬ ten Kontaktfläche 321 und der zweiten Kontaktfläche 341 weist die Passivierung 360 Durchbrüche auf, so dass die erste Kon¬ taktfläche 321 und die zweite Kontaktfläche 341 zugänglich sind .
Der erste Chip 301 und der zweite Chip 302 sind gemeinsam in einen Formkörper 390 eingebettet. Der Formkörper 390 ist durch einen Mold-Prozess aus einer Mold-Masse hergestellt worden und ist elektrisch isolierend. Der Formkörper 390 weist eine Oberseite 391 und eine Unterseite 392 auf. Die Un¬ terseite 392 des Formkörpers 390 schließt bündig mit den Un¬ terseiten 312 der Substrate 310 beider optoelektronischer Halbleiterchips 300 ab. Die Unterseiten 312 der Substrate 310 sind dabei nicht durch den Formkörper 390 bedeckt, so dass die thermischen Kontaktflächen 322 an den Unterseiten 312 der optoelektronischen Halbleiterchips 300 zugänglich sind. Die Oberseite 391 des Formkörpers 390 schließt bündig mit den Passivierungen 360 der optoelektronischen Halbleiterchips 300 in den lateral neben den Halbleitern 350 gelegenen Bereichen der Passivierungen 360 ab. Somit sind die ersten Kontaktflä- chen 321, die zweiten Kontaktflächen 341 und die Emissionsbereiche 361 der optoelektronischen Halbleiterchips 300 über die Oberseite 391 des Formkörpers 390 erhaben und nicht durch den Formkörper 390 bedeckt. Zusätzlich zu den optoelektronischen Halbleiterchips 300 sind ein erster Leiterstift 370 und ein zweiter Leiterstift 380 in den Formkörper 390 eingebettet, die jeweils eine elektrisch leitende Verbindung zwischen der Oberseite 391 und der Unterseite 392 des Formkörpers 390 bereitstellen. Der erste Lei- terstift 370 und der zweite Leiterstift 380 bestehen hierzu aus einem elektrisch leitenden Material, beispielsweise aus einem Leiterplattenmaterial. Der erste Leiterstift 370 weist eine Oberseitenmetallisierung 371 und eine Unterseitenmetal¬ lisierung 372 auf. Der zweite Leiterstift 380 weist eine Oberseitenmetallisierung 381 und eine Unterseitenmetallisie¬ rung 382 auf. Die Oberseitenmetallisierungen 371, 381 der Leiterstifte 370, 380 sind an der Oberseite 391 des Formkör¬ pers 390 zugänglich. Die Unterseitenmetallisierungen 372, 382 der Leiterstifte 370, 380 sind an der Unterseite 392 des Formkörpers 390 zugänglich.
Auf der Oberseite 391 des Formkörpers 390 sind mehrere Isola¬ tionsabschnitte 400 angeordnet. Jeder Isolationsabschnitt 400 besteht aus einem elektrisch isolierenden Material, bei- spielsweise aus einem fotostrukturierten Dielektrikum, etwa aus Benzocyclobuten (BCB) . Alternativ können die Isolationsabschnitte 400 organische Materialien wie Acrylate, Epoxide, Silikone, Polyimide oder anorganische Materialien wie Silizi¬ umoxid, Siliziumnitrid aufweisen. Die Dicken der Isolations- abschnitte 400 sind wiederum so bemessen, dass sie einen elektrischen Durchschlag bei üblicherweise im Betrieb des op¬ toelektronischen Halbleiterchips 300 auftretenden elektrischen Spannungen verhindern. Die Dicke der Isolationsab- schnitte 400 kann beispielsweise zwischen 50 nm und 500 nm betragen. Falls die Isolationsabschnitte 400 mittels Jetting oder durch einen Siebdruckprozess aufgebracht werden, kann die Dicke allerdings auch mehrere pm betragen und beispiels- weise im Bereich zwischen 20 pm und 100 pm liegen.
Ein erster Isolationsabschnitt 401 ist in einem lateralen Be¬ reich der Oberseite 391 des Formkörpers 390 zwischen der Oberseitenmetallisierung 371 des ersten Leiterstifts 370 und der ersten Kontaktfläche 321 des ersten optoelektronische Halbleiterchips 301 angeordnet. Ein zweiter Isolationsab¬ schnitt 402 ist im lateralen Bereich der Oberseite 391 des Formkörpers 390 zwischen der zweiten Kontaktfläche 341 des ersten optoelektronischen Halbleiterchips 301 und der ersten Kontaktfläche 321 des zweiten optoelektronischen Halbleiterchips 302 angeordnet. Ein dritter Isolationsabschnitt 403 ist auf der Oberseite 391 des Formkörpers 390 in einem lateralen Bereich zwischen der zweiten Kontaktfläche 341 des zweiten optoelektronischen Halbleiterchips 300 und der Oberseitenme- tallisierung 381 des zweiten Leiterstifts 380 angeordnet.
Das optoelektronische Halbleiterbauteil 30 weist außerdem ei¬ ne dritte Metallisierung 410 auf, die auf der Oberseite 391 des Formkörpers 390 und abschnittsweise auf den Isolationsab- schnitten 400 angeordnet ist. Die dritte Metallisierung 410 besteht bevorzugt aus einem Material mit guter elektrischer Leitfähigkeit und hohem optischen Reflektionsvermogen, beispielsweise aus Silber. Alternativ kann die dritte Metalli¬ sierung 410 auch Aluminium (AI) aufweisen, das kostengünsti- ger erhältlich ist als Silber und mit einer geringeren Korrosionsgefahr einhergeht. In beiden Fällen ist eine Kombination mit einem dielektrischen Spiegel möglich. Die dritte Metalli¬ sierung 410 kann auch als Metallstapel ausgebildet sein und beispielsweise Titan (Ti) und Chrom (Cr), Nickel ( i) , Pal- ladium (Pd) und Platin (Pt), Kupfer (Cu) oder Silber (Ag) und Aluminium (AI) aufweisen. Die dritte Metallisierung 410 umfasst einen Spiegelabschnitt 411, einen ersten Kontaktabschnitt 412, einen zweiten Kontaktabschnitt 413 und einen dritten Kontaktabschnitt 414. Der Spiegelabschnitt 411, der erste Kontaktabschnitt 412, der zweite Kontaktabschnitt 413 und der dritte Kontaktabschnitt 414 sind laterale Richtung durch Trenngräben voneinander getrennt und dadurch elektrisch gegeneinander isoliert.
Der erste Kontaktabschnitt 412 stellt eine elektrisch leiten- de Verbindung zwischen der Oberseitenmetallisierung 371 des ersten Leiterstifts 370 und der ersten Kontaktfläche 321 des ersten optoelektronischen Halbleiterchips 301 her. Der zweite Kontaktabschnitt 413 stellt eine elektrisch leitende Verbin¬ dung zwischen der zweiten Kontaktfläche 341 des ersten optoe- lektronischen Halbleiterchips 301 und der ersten Kontaktflä¬ che 321 des zweiten optoelektronischen Halbleiterchips 302 her. Der dritte Kontaktabschnitt 414 stellt eine elektrisch leitende Verbindung zwischen der zweiten Kontaktfläche 341 des zweiten optoelektronischen Halbleiterchips 302 und der Oberseitenmetallisierung 381 des zweiten Leiterstifts 380 her .
Der zwischen dem dritten Kontaktabschnitt 414 und der Oberseite 391 des Formkörpers 390 angeordnete dritte Isolations- abschnitt 403 verhindert einen elektrischen Durchbruch zwischen dem dritten Kontaktabschnitt 414 und der ersten Metallisierung 320 des zweiten optoelektronischen Halbleiterchips 302. Der zweite Isolationsabschnitt 402 verhindert entspre¬ chend einen elektrischen Durchbruch zwischen dem zweiten Kon- taktabschnitt 413 und der ersten Metallisierung 320 des ers¬ ten optoelektronischen Halbleiterchips 300.
In einer Ausführungsform des optoelektronischen Halbleiterbauteils 30 mit lediglich einem optoelektronischen Halblei- terchip 300, 301 ist die zweite Kontaktfläche 341 dieses op¬ toelektronischen Halbleiterchips 300, 301 über einen Kontakt¬ abschnitt direkt mit der Oberseitenmetallisierung 381 des zweiten Leiterchips 380 verbunden. Der dritte Kontaktab- schnitt 414 und der dritte Isolationsabschnitt 403 entfallen in dieser Ausführungsform.
Über die Unterseitenmetallisierung 372 des ersten Leiter- Stifts 370 und die Unterseitenmetallisierung 382 des zweiten Leiterstifts 380 kann das optoelektronische Halbleiterbauteil 30 elektrisch kontaktiert werden. Das optoelektronische Halb¬ leiterbauteil 30 eignet sich für einen Oberflächenmontage nach einem SMT-Verfahren . Dabei können auch die thermischen Kontaktflächen 322 kontaktiert werden, um von den optoelektronischen Halbleiterchips 300 produzierte Wärme abzufüh¬ ren .
Der Spiegelabschnitt 411 der dritten Metallisierung 410 be- deckt einen großen Teil der Oberseite 391 des Formkörpers 390 jener Bereiche des Formkörpers 390, in denen weder die optoe¬ lektronischen Halbleiterchips 300 noch die Leiterstifte 370, 380 angeordnet sind. In diesen lateralen Bereichen des Formkörpers 390 bedeckt der Spiegelabschnitt 411 mindestens 50 % der Oberseite 391 des Formkörpers 390, bevorzugt mindestens 90 %. Hierdurch ist die Oberseite 391 des Formkörpers 390 im Wesentlichen optisch reflektierend. Die Emissionsbereiche 361 der optoelektronischen Halbleiterchips 300 sind nicht durch den Spiegelabschnitt 411 der dritten Metallisierung 410 be- deckt.
Das optoelektronische Halbleiterbauteil 30 kann nach dem an¬ hand der Figuren 1 bis 9 erläuterten Verfahren hergestellt werden. Ein wesentlicher Unterschied des optoelektronischen Halbleiterbauteils 30 gegenüber dem optoelektronischen Halbleiterbauteil 10 besteht darin, dass bei den optoelektroni¬ schen Halbleiterchips 300 die elektrischen Kontakte 321, 341 beider Polaritäten an ihrer Oberseite zugänglich sind. Daher weisen die optoelektronischen Halbleiterchips 300 ein isolie- rendes Substrat 310 auf, während die optoelektronischen Halb¬ leiterchips 100 ein leitendes Substrat 110 aufweisen. Figur 21 zeigt in einer schematischen Schnittdarstellung ein optoelektronisches Halbleiterbauteil 40 gemäß einer vierten Ausführungsform. Figur 22 zeigt eine Aufsicht auf das optoe¬ lektronische Halbleiterbauteil 40 gemäß der vierten Ausfüh- rungsform. Außerdem zeigt Figur 22 eine Schnittlinie DD, an der das optoelektronische Halbleiterbauteil 40 in der Dar¬ stellung der Figur 21 geschnitten wurde.
Das optoelektronische Halbleiterbauteil 40 weist einen optoe- lektronischen Halbleiterchip 500 auf. Der optoelektronische Halbleiterchip 500 umfasst einen Halbleiter 550 mit einem n- dotierten Bereich 551 und einem p-dotierten Bereich 552. Der Halbleiter 550 liegt wiederum als epitaktisch hergestellter Kristall vor und kann beispielsweise Galliumnitrid (GaN) auf- weisen. Der p-dotierte Bereich 552 ist auf einer Metallisie¬ rung 540 auf einer Oberseite 511 eines elektrisch leitenden Substrats 510 angeordnet. Das Substrat 510 kann beispielswei¬ se Silizium aufweisen. An einer Unterseite 512 des Substrats 510 ist eine zweite Kontaktfläche 541 angeordnet, die bei- spielsweise ein Metall aufweisen kann. Die zweite Kontaktflä¬ che 541 stellt über das leitende Substrat 510 und die Metal¬ lisierung 540 eine elektrische Verbindung zum p-dotierten Bereich 552 des Hableiters 550 bereit. Auf einer Oberfläche des n-dotierten Bereichs 551 des Halb¬ leiters 550 ist eine erste Kontaktfläche 521 angeordnet, über die eine elektrisch leitende Verbindung zum n-dotierten Bereich 551 des Halbleiters 550 besteht. Der Halbleiter 550 und die in lateraler Richtung neben dem
Hableiter 550 angeordneten Abschnitte der Metallisierung 540 sind durch eine Passivierung 560 abgedeckt. Die Passivierung 560 weist im Bereich der ersten Kontaktfläche 521 einen
Durchbruch auf, so dass die erste Kontaktfläche 521 an der Oberseite des optoelektronischen Halbleiterchips 500 zugäng¬ lich ist. Ein durch die Passivierung 560 geschützter Bereich des n-dotierten Bereichs 551 des Halbleiters 550 bildet einen Emissionsbereich 561, durch den Licht aus dem Halbleiter 550 ausgekoppelt werden kann.
Der optoelektronische Halbchip 500 ist in einen elektrisch isolierenden Formkörper 590 eingebettet. Der Formkörper 590 ist mithilfe eines Mold-Prozesses aus einer Mold-Masse herge¬ stellt worden und entspricht insofern den Formkörpern 190, 230, 390 der oben beschriebenen Ausführungsformen. Der Formkörper 590 weist eine Oberseite 591 und eine Unterseite 592 auf. Die Unterseite 592 des Formkörpers 590 schließt bündig mit der Unterseite 512 des Substrats 510 ab. Die zweite Kon¬ taktfläche 541 an der Unterseite 512 des Substrats 510 ist nicht durch den Formkörper 590 bedeckt und daher von außen zugänglich. Die Oberseite 591 des Formkörpers 590 schließt wiederum mit den lateralen Abschnitten der Passivierung 560 ab, die nicht den Halbleiter 550 bedecken. Somit ist der Emissionsbereich 561 des Halbleiters 550 nicht durch den Formkörper 590 bedeckt. Gemeinsam mit dem optoelektronischen Halbleiterchip 500 ist ein Leiterstift 570 in den Formkörper 590 eingebettet, der eine elektrisch leitende Verbindung zwischen der Oberseite 591 und der Unterseite 592 des Formkörpers 590 bereitstellt. Der Leiterstift 570 weist eine Oberseitenmetallisierung 571 und eine Unterseitenmetallisierung 572 auf. Die Oberseitenme¬ tallisierung 571 ist an der Oberseite 591 des Formkörpers 590 zugänglich. Die Unterseitenmetallisierung 572 ist an der Unterseite 592 des Formkörpers 590 zugänglich. In einem lateralen Bereich zwischen dem Halbleiter 550 und der Oberseitenmetallisierung 571 des Leiterstifts 570 ist auf der Oberseite 591 des Formkörpers 590 ein Isolationsabschnitt 600 angeordnet. Der Isolationsabschnitt 600 besteht aus einem elektrisch isolierenden Material, beispielsweise aus einem fotostrukturiertem Dilektrikum wie Benzocyclobuten. Alternativ kann der Isolationsabschnitt 600 organische Materialien wie Acrylate, Epoxide, Silikone, Polyimide oder anorganische Materialien wie Siliziumoxid, Siliziumnitrid aufweisen. Das optoelektronische Hableiterbauteil 40 weist ferner eine dritte Metallisierung 610 mit einem Spiegelabschnitt 611 und einem Kontaktabschnitt 612 auf. Die dritte Metallisierung 610 kann Silber aufweisen. Alternativ kann die dritte Metallisierung 610 auch Aluminium (AI) aufweisen. In beiden Fällen ist eine Kombination mit einem dielektrischen Spiegel möglich. Die dritte Metallisierung 610 kann auch als Metallstapel aus¬ gebildet sein und beispielsweise Titan (Ti) und Chrom (Cr), Nickel (Ni), Palladium (Pd) und Platin (Pt), Kupfer (Cu) oder Silber (Ag) und Aluminium (AI) aufweisen. Der Kontaktabschnitt 612 erstreckt sich zwischen der ersten Kontaktfläche 521 des optoelektronischen Halbleiterchips 500 über den Isolationsabschnitt 600 zur Oberseitenmetallisierung 571 des Leiterstifts 570 und verbindet die erste Kontaktfläche 521 elektrisch leitend mit dem Leiterstift 570. Die Dicke des Isolationsabschnitts 600 ist wiederum so bemessen, dass bei während des Betriebs des optoelektronischen Halbleiterbau¬ teils 40 auftretenden Spannungen ein elektrischer Durchbruch zwischen dem Kontaktabschnitt 612 der dritten Metallisierung 610 und der Metallisierung 540 des optoelektronischen Halbleiterchips 500 verhindert wird.
Der Spiegelabschnitt 611 ist durch Trenngräben in laterale Richtung vom Kontaktabschnitt 612 der dritten Metallisierung
610 getrennt und elektrisch isoliert. Der Spiegelabschnitt
611 ist auf jenen Teilen der Oberseite 591 des Formkörpers
590 angeordnet, an denen weder der optoelektronische Halblei¬ terchip 500, noch der Leiterchip 570 oder der Isolationsab- schnitt 600 angeordnet sind. Von jenen Teilen der Oberseite
591 des Formkörpers 590 bedeckt der Spiegelabschnitt 611 min¬ destens 50 %, bevorzugt mindestens 90 %.
Im Betrieb des optoelektronischen Halbleiterbauteils 40 wird im Halbleiter 550 erzeugtes Licht durch den Emissionsbereich 561 ausgeleitet. In der Umgebung des optoelektronischen Halbleiterbauteils 40 kann es zu Reflektionen kommen, durch die in Teil der durch das optoelektronische Halbleiterbauteil 40 erzeugten Lichtstrahlung zurück zum optoelektronischen Halbleiterbauteil 40 reflektiert wird. Um zu verhindern, dass diese Lichtstrahlung an der Oberseite 591 des Formkörpers 590 absorbiert wird und dadurch verloren geht, ist der Spiegelab- schnitt 611 auf der Oberseite 591 des Formkörpers 590 ange¬ ordnet. Am Spiegelabschnitt 611 wird das Licht erneut reflek¬ tiert und kann dadurch das optoelektronische Halbleiterbau¬ teil 40 verlassen. Hierdurch erhöht sich der nutzbare Anteil des durch das optoelektronische Halbleiterbauteil 40 erzeug- ten Lichts.
Das optoelektronische Halbleiterbauteil 40 kann mittels des anhand der Figuren 1 bis 9 erläuterten Verfahrens hergestellt werden. Alternativ ist es jedoch auch möglich, die optoe- lektronischen Halbleiterchips 300 der Figuren 19 und 20 oder den optoelektronischen Halbleiterchip 500 der Figuren 21 und 22 zur Herstellung eines optoelektronischen Halbleiterbauteils nach dem anhand der Figuren 10 bis 18 erläuterten Verfahren zu verwenden.
Die optoelektronischen Halbleiterbauteile 10, 20, 30, 40 wei¬ sen jeweils Leiterstifte 170, 370, 380, 570 auf, die elekt¬ risch leitende Verbindungen (Durchkontakte) zwischen den Oberseiten und den Unterseiten der jeweiligen Formkörper 190, 230, 390, 590 bereitstellen. In Varianten der beschriebenen Verfahren kann auf das Einbetten der Leiterstifte 170, 370, 380, 570 in die Formkörper 190, 230, 390, 590 verzichtet werden. Stattdessen können nach dem Herstellen der Formkörper 190, 230, 390, 590 Öffnungen in den Formkörpern 190, 230, 390, 590 angelegt werden, beispielsweise mittels eines La¬ sers. Die in den Formkörper 190, 230, 390, 590 angelegten Lö¬ cher können mit einem elektrisch leitenden Material gefüllt werden, beispielsweise durch galvanische Verfahren. Das elektrisch leitende Material stellt dann eine elektrisch lei- tende Verbindung zwischen der Oberseite und der Unterseite des Formkörpers 190, 230, 390, 590 bereit und bildet damit ebenfalls einen Durchkontakt. Die übrigen Herstellungsschrit¬ te laufen wie beschrieben ab. Die Erfindung wurde anhand der bevorzugten Ausführungsbei¬ spiele näher illustriert und beschrieben. Dennoch ist die Erfindung nicht auf die offenbarten Beispiele eingeschränkt. Vielmehr können hieraus andere Variationen vom Fachmann abgeleitet werden, ohne den Schutzumfang der Erfindung zu verlassen .
Bezugs zeichenliste
10 Optoelektronisches Halbleiterbauteil
20 Optoelektronisches Halbleiterbauteil
30 Optoelektronisches Halbleiterbauteil
40 Optoelektronisches Halbleiterbauteil
100 Optoelektronischer Halbleiterchip
110 Substrat (leitend)
111 Oberseite
112 Unterseite
120 erste Metallisierung (n-Kontakt)
121 erste Kontaktfläche (n)
125 Durchkontakt
130 Isolationsschicht
140 zweite Metallisierung (p-Kontakt und Spiegel)
141 zweite Kontaktfläche (p)
150 Halbleiter
151 n-dotierter Bereich
152 p-dotierter Bereich
160 Passivierung
161 Emissionsbereich
170 Leiterstift
171 Oberseitenmetallisierung
172 Unterseitenmetallisierung
180 Folie (und Träger)
181 Spalt
190 Formkörper
191 Oberseite
192 Unterseite
200 Isolationsabschnitt (fotostrukturiertes Dielektrium)
210 dritte Metallisierung (strukturierte Silberschicht)
211 Spiegelabschnitt
212 Kontaktabschnitt
220 Fotolack
230 Formkörper
231 Oberseite
232 Unterseite 233 Isolationsabschnitt
240 weiterer Fotolack
250 vierte Metallisierung (strukturierte Silberschicht) 300 Optoelektronischer Halbleiterchip
301 erster Chip
302 zweiter Chip
310 Substrat (isolierend)
311 Oberseite
312 Unterseite
320 erste Metallisierung (n-Kontakt)
321 erste Kontaktfläche (n)
322 thermische Kontaktfläche
325 Durchkontakt
330 Isolationsschicht
340 zweite Metallisierung
341 zweite Kontaktfläche
350 Halbleiter
351 n-dotierter Bereich
352 p-dotierter Bereich
360 Passivierung
361 Emissionsbereich
370 erster Leiterstift (n)
371 Oberseitenmetallisierung
372 Unterseitenmetallisierung (n-Kontakt)
380 zweiter Leiterstift (p)
381 Oberseitenmetallisierung
382 Unterseitenmetallisierung (p-Kontakt)
390 Formkörper
391 Oberseite
392 Unterseite
400 Isolationsabschnitt (fotostrukturiertes Dielektrium)
401 erster Abschnitt
402 zweiter Abschnitt
403 dritter Abschnitt
410 dritte Metallisierung (strukturierte Silberschicht)
411 Spiegelabschnitt
412 erster Kontaktabschnitt zweiter Kontaktabschnitt
dritter Kontaktabschnitt Optoelektronischer Halbleiterchip
Substrat (leitend)
Oberseite
Unterseite
erste Kontaktfläche (n)
Metallisierung
zweite Kontaktfläche (p)
Halbleiter
n-dotierter Bereich
p-dotierter Bereich
Passivierung
Emissionsbereich
Leiterstift (n)
Oberseitenmetallisierung
Unterseitenmetallisierung (n-Kontakt)
Formkörper
Oberseite
Unterseite
Isolationsabschnitt (fotostrukturiertes Dielektrium) dritte Metallisierung (strukturierte Silberschicht) Spiegelabschnitt
Kontaktabschnitt

Claims

Optoelektronisches Halbleiterbauteil (10, 20, 30, 40) mit einem optoelektronischen Halbleiterchip (100, 300, 500) ,
wobei der Halbleiterchip (100, 300, 500) in einen elekt¬ risch isolierenden Formkörper (190, 230, 390, 590) mit einer Oberseite (191, 231, 391, 591) und einer Unterseite (192, 232, 392, 592) eingebettet ist,
wobei ein Durchkontakt (170, 370, 380, 570) in den Form¬ körper (190, 230, 390, 590) eingebettet ist, der eine elektrisch leitende Verbindung zwischen der Oberseite (191, 231, 391, 591) und der Unterseite (192, 232, 392, 592) des Formkörpers (190, 230, 390, 590) bildet,
wobei auf der Oberseite (191, 231, 391, 591) des Formkör¬ pers (190, 230, 390, 590) eine reflektierende Schicht (210, 250, 410, 610) angeordnet ist, die eine elektrisch leitende Verbindung zwischen einem elektrischen Kontakt (141, 321, 341, 521) des Halbleiterchips (100, 300, 500) und dem Durchkontakt (170, 370, 380, 570) bildet,
wobei die reflektierende Schicht (210, 250, 410, 610) die Oberseite (191, 231, 391, 591) des Formkörpers (190, 230, 390, 590) zu mindestens 50% bedeckt.
Optoelektronisches Halbleiterbauteil (10, 20, 30, 40) ge¬ mäß Anspruch 1,
wobei eine Oberseite (161, 361, 561) des Halbleiterchips (100, 300, 500) in dieselbe Richtung wie die Oberseite (191, 231, 391, 591) des Formkörpers (190, 230, 390, 590) orientiert ist,
wobei die Oberseite (161, 361, 561) des Halbleiterchips (100, 300, 500) eine Strahlungsaustrittsfläche des Halb¬ leiterchips (100, 300, 500) ist,
wobei zumindest ein Teil der Oberseite (161, 361, 561) des Halbleiterchips (100, 300, 500) weder durch den Form¬ körper (190, 230, 390, 590) noch durch die reflektierende Schicht (210, 250, 410, 610) bedeckt ist.
3. Optoelektronisches Halbleiterbauteil (10, 30, 40) gemäß einem der vorhergehenden Ansprüche,
wobei im Bereich der elektrisch leitenden Verbindung zwischen dem elektrischen Kontakt (141, 321, 341, 521) des Halbleiterchips (100, 300, 500) und dem Durchkontakt (170, 370, 380, 570) ein Dielektrikum (200, 400, 600) zwischen der Oberseite (191, 391, 591) des Formkörpers (190, 390, 590) und der reflektierenden Schicht (210, 410, 610) angeordnet ist.
4. Optoelektronisches Halbleiterbauteil (10, 30, 40) gemäß Anspruch 3,
wobei das Dielektrikum (200, 400, 600) Benzocyclobuten aufweist .
5. Optoelektronisches Halbleiterbauteil (10, 30, 40) gemäß einem der Ansprüche 3 oder 4,
wobei das Dielektrikum (200, 400, 600) eine Dicke zwi¬ schen 50 nm und 500 nm aufweist.
6. Optoelektronisches Halbleiterbauteil (10, 30, 40) gemäß einem der Ansprüche 3 bis 5,
wobei ein erster Abschnitt (212, 412, 413, 414, 612) der reflektierenden Schicht (210, 410, 610) elektrisch von einem zweiten Abschnitt (211, 411, 611) der reflektierenden Schicht (210, 410, 610) isoliert ist,
wobei der erste Abschnitt (212, 412, 413, 414, 612) die elektrisch leitende Verbindung zwischen dem elektrischen Kontakt (141, 321, 341, 521) des Halbleiterchips (100, 300, 500) und dem Durchkontakt (170, 370, 380, 570) bil¬ det .
7. Optoelektronisches Halbleiterbauteil (20) gemäß Anspruch 2,
wobei der Formkörper (230) einen Teil der Oberseite (161) des Halbleiterchips (100) bedeckt.
8. Optoelektronisches Halbleiterbauteil (20) gemäß Anspruch 7,
wobei der Formkörper (230) über dem Teil der Oberseite (161) des Halbleiterchips (100) eine Dicke zwischen 50 nm und 500 nm aufweist.
9. Optoelektronisches Halbleiterbauteil (10, 20, 30, 40) ge¬ mäß einem der vorhergehenden Ansprüche,
wobei die reflektierende Schicht (210, 250, 410, 610) Silber oder Aluminium aufweist.
10. Verfahren zum Herstellen eines optoelektronischen Halbleiterbauteils (10, 20, 30, 40)
mit den folgenden Schritten:
- Einbetten eines optoelektronischen Halbleiterchips (100, 300, 500) und eines Durchkontakts (170, 370, 380, 570) in einen Formkörper (190, 230, 390, 590) mit einer Oberseite (191, 231, 391, 591) und einer Unterseite (192, 232, 392, 592),
wobei der Durchkontakt (170, 370, 380, 570) eine elekt¬ risch leitende Verbindung zwischen der Oberseite (191, 231, 391, 591) und der Unterseite (192, 232, 392, 592) des Formkörpers (190, 230, 390, 590) bildet;
- Anordnen einer reflektierenden Schicht (210, 250, 410, 610) auf der Oberseite (191, 231, 391, 591) des Formkör¬ pers (190, 230, 390, 590),
wobei die reflektierende Schicht (210, 250, 410, 610) ei¬ ne elektrisch leitende Verbindung zwischen einem elektrischen Kontakt (141, 321, 341, 521) des Halbleiterchips (100, 300, 500) und dem Durchkontakt (170, 370, 380, 570) bildet ,
wobei die reflektierende Schicht (210, 250, 410, 610) die Oberseite (191, 231, 391, 591) des Formkörpers (190, 230, 390, 590) zu mindestens 50% bedeckt.
11. Verfahren gemäß Anspruch 10,
wobei im Bereich der elektrisch leitenden Verbindung zwischen dem elektrischen Kontakt (141, 321, 341, 521) des Halbleiterchips (100, 300, 500) und dem Durchkontakt (170, 370, 380, 570) ein Dielektrikum (200, 400, 600) zwischen der Oberseite (191, 391, 591) des Formkörpers (190, 390, 590) und der reflektierenden Schicht (210, 410, 610) angeordnet wird.
12. Verfahren gemäß Anspruch 11,
wobei das Dielektrikum (200, 400, 600) durch einen ersten fotolithographischen Prozessschritt auf der Oberseite (191, 391, 591) des Formkörpers (190, 390, 590) angeord¬ net wird.
13. Verfahren gemäß einem der Ansprüche 10 bis 12,
wobei die reflektierende Schicht durch einen zweiten fo- tolithographischen Prozessschritt auf der Oberseite (191,
391, 591) des Formkörpers (190, 390, 590) angeordnet und strukturiert wird.
14. Verfahren gemäß Anspruch 10,
wobei vor dem Einbetten des Halbleiterchips (100) in den
Formkörper (230) ein erster Fotolack (220) auf einer Oberseite (161) des Halbleiterchips (100) angeordnet wird . 15. Verfahren gemäß Anspruch 14,
wobei der erste Fotolack (220) auf der Oberseite (161) des Halbleiterchips (100) angeordnet wird, während sich der Halbleiterchip (100) in einem Waferverbund mit weite¬ ren Halbleiterchips befindet.
16. Verfahren gemäß einem der Ansprüche 14 oder 15,
wobei vor dem Anordnen der reflektierenden Schicht (250) auf der Oberseite (231) des Formkörpers (230) ein zweiter Fotolack (240) auf der Oberseite (231) des Formkörpers (230) angeordnet wird.
PCT/EP2013/067812 2012-08-31 2013-08-28 Optoelektronisches halbleiterbauteil Ceased WO2014033166A1 (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
CN201380057054.5A CN104737314B (zh) 2012-08-31 2013-08-28 光电子半导体构件
JP2015529003A JP6029760B2 (ja) 2012-08-31 2013-08-28 オプトエレクトロニクス半導体モジュール
KR1020157007483A KR101642867B1 (ko) 2012-08-31 2013-08-28 광전자 반도체 컴포넌트
DE112013004223.1T DE112013004223B4 (de) 2012-08-31 2013-08-28 Optoelektronisches Halbleiterbauteil und Verfahren zum Herstellen eines optoelektronischen Halbleiterbauteils
US14/424,796 US9209368B2 (en) 2012-08-31 2013-08-28 Optoelectronic semi-conductor component

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102012215524.4 2012-08-31
DE102012215524.4A DE102012215524A1 (de) 2012-08-31 2012-08-31 Optoelektronisches Halbleiterbauteil

Publications (1)

Publication Number Publication Date
WO2014033166A1 true WO2014033166A1 (de) 2014-03-06

Family

ID=49035605

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2013/067812 Ceased WO2014033166A1 (de) 2012-08-31 2013-08-28 Optoelektronisches halbleiterbauteil

Country Status (6)

Country Link
US (1) US9209368B2 (de)
JP (1) JP6029760B2 (de)
KR (1) KR101642867B1 (de)
CN (1) CN104737314B (de)
DE (2) DE102012215524A1 (de)
WO (1) WO2014033166A1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017054942A (ja) * 2015-09-10 2017-03-16 株式会社東芝 半導体発光装置
JP2017535942A (ja) * 2014-11-04 2017-11-30 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ オプトエレクトロニクス部品およびその製造方法

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014174400A1 (en) * 2013-04-23 2014-10-30 Koninklijke Philips N.V. Side interconnect for light emitting device
DE102014102029A1 (de) * 2014-02-18 2015-08-20 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung von Halbleiterbauelementen und Halbleiterbauelement
DE102014113844B4 (de) 2014-09-24 2021-08-05 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zum Herstellen eines optoelektronischen Bauelements und optoelektronisches Bauelement
DE102014116134A1 (de) * 2014-11-05 2016-05-12 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen eines optoelektronischen Bauelements und optoelektronisches Bauelement
DE102014116778A1 (de) 2014-11-17 2016-05-19 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Konversionselements, Konversionselement sowie optoelektronisches Bauelement mit einem solchen Konversionselement
DE102014117764A1 (de) 2014-12-03 2016-06-09 Osram Opto Semiconductors Gmbh Strahlungsemittierendes optoelektronisches Halbleiterbauteil und Verfahren zu dessen Herstellung
DE102015101070A1 (de) 2015-01-26 2016-07-28 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauteil, optoelektronische Anordnung und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils
DE102015107742A1 (de) 2015-05-18 2016-11-24 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Bauteils und optoelektronisches Bauteil
DE102015108056A1 (de) 2015-05-21 2016-11-24 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauteil, optoelektronische Anordnung und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils
DE102015111558B4 (de) * 2015-07-16 2023-02-02 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches Bauelement und ein Verfahren zur Herstellung eines optoelektronischen Bauelements
DE102015113310B4 (de) * 2015-08-12 2022-08-04 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Halbleiterchip
DE102016211968A1 (de) * 2016-06-30 2018-01-04 Schweizer Electronic Ag Elektronisches Bauteil und Verfahren zum Herstellen eines elektronischen Bauteils
EP3591345B1 (de) * 2018-07-02 2020-11-11 Dr. Johannes Heidenhain GmbH Verfahren zur herstellung einer lichtquelle für eine sensoreinheit einer positionsmesseinrichtung sowie eine positionsmesseinrichtung

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050127485A1 (en) * 2003-12-11 2005-06-16 Shih-Chang Shei Light-emitting diode package structure
EP1708283A1 (de) * 2005-04-02 2006-10-04 Lg Electronics Inc. Lichtquellenvorrichtung und Verfahren zu ihrer Herstellung
DE102010034565A1 (de) * 2010-08-17 2012-02-23 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung zumindest eines optoelektronischen Halbleiterbauelements
DE102010049961A1 (de) * 2010-10-28 2012-05-03 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauelement mit einem Halbleiterchip, einem Trägersubstrat und einer Folie und ein Verfahren zu dessen Herstellung
DE102011011139A1 (de) * 2011-02-14 2012-08-16 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung zumindest eines optoelektronischen Halbleiterbauelements

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4055405B2 (ja) * 2001-12-03 2008-03-05 ソニー株式会社 電子部品及びその製造方法
GB0426563D0 (en) * 2004-12-03 2005-01-05 Plastic Logic Ltd Alignment tolerant patterning on flexible substrates
CN100446288C (zh) * 2006-08-01 2008-12-24 金芃 通孔垂直结构的半导体芯片及其制造方法
DE102007011123A1 (de) * 2007-03-07 2008-09-11 Osram Opto Semiconductors Gmbh Licht emittierendes Modul und Herstellungsverfahren für ein Licht emittierendes Modul
DE102007022947B4 (de) 2007-04-26 2022-05-05 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterkörper und Verfahren zur Herstellung eines solchen
DE102007030129A1 (de) * 2007-06-29 2009-01-02 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Mehrzahl optoelektronischer Bauelemente und optoelektronisches Bauelement
WO2009075753A2 (en) * 2007-12-06 2009-06-18 Paul Panaccione Chip-scale packaged light-emitting devices
DE102008019902A1 (de) 2007-12-21 2009-06-25 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Herstellungsverfahren für ein optoelektronisches Bauelement
DE102009036621B4 (de) * 2009-08-07 2023-12-21 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches Halbleiterbauteil
FR2949278B1 (fr) * 2009-08-18 2012-11-02 Commissariat Energie Atomique Procede de fabrication d'un dispositif d'emission de lumiere a base de diodes electroluminescentes
EP2506317A4 (de) * 2009-11-27 2014-08-20 Kyocera Corp Lichtemittierende vorrichtung
JP2011181699A (ja) * 2010-03-01 2011-09-15 Seiko Instruments Inc 発光デバイス
DE102010045403A1 (de) * 2010-09-15 2012-03-15 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement
DE102011055549A1 (de) * 2011-09-30 2013-04-04 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Bauelements mit einer drahtlosen Kontaktierung

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050127485A1 (en) * 2003-12-11 2005-06-16 Shih-Chang Shei Light-emitting diode package structure
EP1708283A1 (de) * 2005-04-02 2006-10-04 Lg Electronics Inc. Lichtquellenvorrichtung und Verfahren zu ihrer Herstellung
DE102010034565A1 (de) * 2010-08-17 2012-02-23 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung zumindest eines optoelektronischen Halbleiterbauelements
DE102010049961A1 (de) * 2010-10-28 2012-05-03 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauelement mit einem Halbleiterchip, einem Trägersubstrat und einer Folie und ein Verfahren zu dessen Herstellung
DE102011011139A1 (de) * 2011-02-14 2012-08-16 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung zumindest eines optoelektronischen Halbleiterbauelements

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017535942A (ja) * 2014-11-04 2017-11-30 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ オプトエレクトロニクス部品およびその製造方法
JP2017054942A (ja) * 2015-09-10 2017-03-16 株式会社東芝 半導体発光装置

Also Published As

Publication number Publication date
CN104737314B (zh) 2017-05-17
CN104737314A (zh) 2015-06-24
US9209368B2 (en) 2015-12-08
DE102012215524A1 (de) 2014-03-06
JP2015526909A (ja) 2015-09-10
JP6029760B2 (ja) 2016-11-24
DE112013004223B4 (de) 2023-08-31
KR101642867B1 (ko) 2016-07-26
US20150243857A1 (en) 2015-08-27
DE112013004223A5 (de) 2015-09-24
KR20150046272A (ko) 2015-04-29

Similar Documents

Publication Publication Date Title
WO2014033166A1 (de) Optoelektronisches halbleiterbauteil
EP2162928B1 (de) Verfahren zur herstellung einer mehrzahl optoelektronischer bauelemente und optoelektronisches bauelement
DE112015005964B4 (de) Bauelement und Verfahren zur Herstellung eines Bauelements
DE102012213343B4 (de) VERFAHREN ZUM HERSTELLEN EINES OPTOELEKTRONISCHES HALBLEITERBAUTEILs MIT SAPHIR-FLIP-CHIP
DE112014001665B4 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
EP2415086B1 (de) Verfahren zur herstellung eines optoelektronischen bauelements, optoelektronisches bauelement und bauelementanordnung mit mehreren optoelektronischen bauelementen
DE10325951A1 (de) Kontaktschema für großflächige und kleinflächige, Licht emittierende Flip-Chip-Halbleiteranordnungen
EP2415077B1 (de) Optoelektronisches bauelement
WO2012034764A1 (de) Galvanisch beschichtetes optoelektronisches halbleiterbauteil und verfahren zur herstellung eines optoelektronisches halbleiterbauteils
WO2014180772A1 (de) Lichtemittierendes halbleiterbauelement und verfahren zur herstellung von lichtemittierenden halbleiterbauelementen
WO2014016165A1 (de) Optoelektronisches halbleiterbauteil mit elektrisch isolierendem element
WO2019145350A1 (de) Optoelektronisches halbleiterbauteil und verfahren zur herstellung von optoelektronischen halbleiterbauteilen
DE102015111492B4 (de) Bauelemente und Verfahren zur Herstellung von Bauelementen
WO2017060160A1 (de) Halbleiterlaser und verfahren zur herstellung eines halbleiterlasers
WO2009079983A1 (de) Leuchtdiodenchip mit überspannungsschutz
WO2015124609A1 (de) Herstellung eines optoelektronischen bauelements
DE102016103059A1 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
WO2016174238A1 (de) Anordnung mit einem substrat und einem halbleiterlaser
WO2017060161A1 (de) Halbleiterlaser und halbleiterlaseranordnung
EP2609633B1 (de) Strahlungsemittierendes bauelement und verfahren zur herstellung eines strahlungsemittierenden bauelements
WO2015024864A1 (de) Laserbauelement und verfahren zum herstellen eines laserbauelements
WO2015132380A1 (de) Optoelektronisches bauelement und verfahren zu seiner herstellung
WO2014127953A1 (de) Optoelektronisches halbleiterbauteil und verfahren zu seiner herstellung
WO2017129697A1 (de) Optoelektronisches bauelement mit seitenkontakten
DE102015115900A1 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13753191

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2015529003

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 14424796

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 1120130042231

Country of ref document: DE

Ref document number: 112013004223

Country of ref document: DE

ENP Entry into the national phase

Ref document number: 20157007483

Country of ref document: KR

Kind code of ref document: A

REG Reference to national code

Ref country code: DE

Ref legal event code: R225

Ref document number: 112013004223

Country of ref document: DE

122 Ep: pct application non-entry in european phase

Ref document number: 13753191

Country of ref document: EP

Kind code of ref document: A1