WO2013183317A1 - 高周波用配線構造体、高周波用実装基板、高周波用配線構造体の製造方法および高周波信号の波形整形方法 - Google Patents

高周波用配線構造体、高周波用実装基板、高周波用配線構造体の製造方法および高周波信号の波形整形方法 Download PDF

Info

Publication number
WO2013183317A1
WO2013183317A1 PCT/JP2013/052016 JP2013052016W WO2013183317A1 WO 2013183317 A1 WO2013183317 A1 WO 2013183317A1 JP 2013052016 W JP2013052016 W JP 2013052016W WO 2013183317 A1 WO2013183317 A1 WO 2013183317A1
Authority
WO
WIPO (PCT)
Prior art keywords
wiring pattern
signal
frequency
waveform
main wiring
Prior art date
Application number
PCT/JP2013/052016
Other languages
English (en)
French (fr)
Inventor
守利 安永
Original Assignee
国立大学法人 筑波大学
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 国立大学法人 筑波大学 filed Critical 国立大学法人 筑波大学
Publication of WO2013183317A1 publication Critical patent/WO2013183317A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09254—Branched layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09727—Varying width along a single conductor; Conductors or pads having different widths

Definitions

  • FIG. 23 is a signal waveform diagram of an observation signal (curve a) and a teacher signal (curve b) when an isolated wave signal is input to the main wiring pattern 2 of FIG. 22.
  • the figure which shows the eye pattern corresponding to FIG. The figure which shows the example which overshoots the rising part of a teacher signal and undershoots the falling part.
  • FIG. 6 is a signal waveform diagram at an observation point when a clock signal of 250 MHz is input to the printed circuit board 10 on which the main wiring pattern 2 and the branch wiring pattern 6 on which STL design is performed.
  • the signal waveform figure of the solitary wave in the observation point of FIG. The figure which shows the eye pattern in an observation point.
  • FIG. 38 is a diagram showing an STL design result of the backplane wiring 20 of FIG.
  • a high-frequency signal source 4 can be connected to one end (input end) of the main wiring pattern 2 via a damping resistor Rd, and a circuit component 5 such as a receiver is connected to the other end (termination) of the main wiring pattern 2. Can be connected.
  • the reflected wave generated at each boundary of the segment 3 the reflected wave generated at the connection point between the main wiring pattern 2 and the branch wiring pattern 6, and the main wiring pattern 2 and the circuit component 5
  • the characteristic impedance of each segment 3 is adjusted so that the reflected waves generated at the connection points overlap each other and cancel each other.
  • FIG. 2 is a diagram showing an example of the structure of each segment 3 of the main wiring pattern 2 and the branch wiring pattern 6.
  • the wiring width Wi and the wiring length Li are individually set. It is known that the characteristic impedance of the transmission line is determined by the wiring width (when the thickness and material of the wiring are uniform), and mismatching of the characteristic impedance occurs between the segments 3 having different wiring widths, and noise is generated. To do. In the present embodiment, this noise is used to cancel each other and form a signal waveform.
  • variable difference between the parents' X-axis and Y-axis is dx and dy, respectively, and a square area with two sides of dx and dy is section I.
  • a region obtained by expanding the section I by ⁇ times on both sides is defined as a section ⁇ I.
  • the value of the variable of the child individual is determined randomly within the range of this section ⁇ I.
  • the value of ⁇ is 0.5.
  • ParentA has a characteristic impedance of (40, 30, 70,..., 20)
  • ParentB has a characteristic impedance of (50, 60, 40,..., 30).
  • the difference between 40, which is the first value of ParentA, and 50, which is the first value of ParentB, is 10.
  • This 10 corresponds to the difference di in FIG.
  • the value of the initial characteristic impedance of the child individual is in the range of 35 to 55 by subtracting 5 from 40 which is the smaller value and adding 5 to 50 which is the larger value.
  • the value of the characteristic impedance of the child individual is determined. The same operation is performed for the wiring length.
  • the H, L level logic margin is an index that indicates how far the voltage at the H level and L level in the signal line is at a minimum length from the threshold value.
  • the threshold value is set to 0.5 V, and the larger the value (maximum 0.5), the better, and the possibility that the digital signal is inverted and transmitted is reduced.
  • the static line maximum voltage is the maximum value of the voltage that is generated as noise in the static line.
  • the skew is an index indicating how much the time when the observed waveform exceeds the threshold is deviated from the time when the ideal clock signal exceeds the threshold (for example, 0.5 V). The closer this value is to 0, the better, and problems such as timing shifting are less likely to occur.
  • step S11 crossover is performed on the selected parent to generate a child individual (step S11).
  • a group of parents and children is called a family (step S12).
  • an isolated wave signal is input from the signal source 4 to the main wiring pattern 2 without the branch wiring pattern 6 and the main wiring pattern 2 does not have the STL structure, and the signal waveform at the observation point.
  • the solitary wave signal had a frequency of 250 MHz with 2V amplitude.
  • a signal waveform as shown in FIG. 20 was obtained.
  • the eye pattern in this case is as shown in FIG.
  • curve a is an observation signal and curve b is a teacher signal.
  • the observation signal is attenuated compared to the teacher signal, and the falling edge is lost.
  • the eye pattern should originally have a voltage width of 1.0 V and a time width of 2.0 ns, but as shown in FIG. 21, the voltage width is only 0.54 V, which is about half of the original. .
  • the time width is 1.79 ns because there is little influence of loss.
  • FIG. 41 is an STL observed waveform diagram after design
  • FIG. 42 is an STL eye pattern.
  • a solid line a is an observation signal waveform
  • a solid line b is a teacher signal waveform. It can be seen that the amplitude of the solitary wave is 0.96 V, and the loss can be recovered. Also, in FIG. 37, it can be seen that the waveform that could not be easily lowered to zero can quickly fall to zero in FIG. However, there is still room for improvement because there is a difference in the waveform between the rising part and the falling part from the ideal teacher waveform.
  • the branch wiring pattern 6 branched from the main wiring pattern 2 is formed, and the branch wiring pattern 6 is also STL. Turned into.
  • the characteristic impedance and segment length of each segment 3 of the main wiring pattern 2 and the branch wiring pattern 6 were adjusted with the clock signal being input to the input end of the main wiring pattern 2. . As a result, it was confirmed that noise at the observation point was reduced and the signal was appropriately shaped.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Structure Of Printed Boards (AREA)
  • Dc Digital Transmission (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

［課題］配線パターンの配線長が長くても適切に信号の波形整形を行える。 ［解決手段］高周波用配線構造体１は、高周波信号が伝送される伝送線に対応する主配線パターン２の所定箇所から分岐して形成される分岐配線パターン３を備える。分岐配線パターン３は、それぞれが個別に設定される特性インピーダンスおよびセグメント長を有する複数のセグメントを連続的に繋げたものである。分岐配線パターン３の固有の特性インピーダンスおよびセグメント長は、分岐配線パターンにおける隣接する二つのセグメント同士の境界で発生される反射波が主配線パターン上の信号に重畳されて伝送線を伝搬する高周波信号の波形が伝送線上の観測点において成形されるように定められる。

Description

高周波用配線構造体、高周波用実装基板、高周波用配線構造体の製造方法および高周波信号の波形整形方法
　本発明は、高周波信号の信号波形を成形する高周波用配線構造体、高周波用実装基板、高周波用配線構造体の製造方法および高周波信号の波形整形方法に関する。
　現在、ＣＰＵなどのＶＬＳＩ内部で伝送されるデジタル信号の動作周波数は一般に数ＧＨｚほどである。これに対して、プリント基板などのＶＬＳＩ外部の動作周波数は８００ＭＨｚ程度であり、ＶＬＳＩの内部と外部で動作周波数に大きな差がある。この差がボトルネックとなり、高速伝送が実現できていない（碓井有三，“ボード設計者のための分布定数回路のすべて，”碓井有三（自費出版），2000参照）。
　信号の周波数が高くなるほど、波長は短くなり、外乱の影響を受けやすくなるため、信号を波として扱う必要がある。高周波信号用の配線パターンが形成されたプリント基板では、配線パターンを、波の伝わりにくさを表す特性インピーダンスを持つ伝送線として扱う必要がある。
　伝送線に接続されるＬＳＩやメモリモジュールなどは、等価的にキャパシタとして表すことができる。このキャパシタと伝送線との接続点では、特性インピーダンスが小さくなり、特性インピーダンスの不整合が生じる。このため、伝搬する波の一部が反射されて、ノイズが発生する。
　このノイズを抑制するために、例えば負荷トレース法（直野典彦，中村祥恵，“高速デジタルシステム設計法詳説，”日経BP社，2001参照）やＳＳＴＬ（Stub Series Terminated Logic）法（M.Taguchi，“High-speed，small-amplitude I/O interface circuit for memory bus application，”IEICE Trans. Electoron.，vol.E77-C，no.12，pp.1944-1950，Dec.1994参照）などが提案されている。
　負荷トレース法は、接続される負荷容量によって特性インピーダンスが変化することに着目して、配線の幅を局所的に変えることで特性インピーダンスを一定にしてノイズの発生を抑制する手法である。
　しかしながら、デジタル信号がＧＨｚ級になると、波長が非常に短くなり、負荷トレース法では局所的にインピーダンスを変えた部分自身でノイズが発生してしまい、ノイズを抑制できない。負荷トレース法では、波形整形が難しいことをプリント基板を用いて実測実験で確認した文献も公表されている（石黒将巳，”高い信号品質を保つセグメント分割伝送線の応用と実測評価”，筑波大学大学院システム情報工学研究科修士論文，Mar. 2011参照）。
　また、ＳＳＴＬ法では、反射が大きすぎてノイズを抑制できない場合が起こり得る。
　上述した負荷トレース法やＳＳＴＬ法などの従来の手法の問題点を解決するために、本発明者は、配線パターンを複数のセグメントに分割して、隣接する二つのセグメントの境界で積極的に反射を発生させ、反射波を重ね合わせて信号の波形歪みを減少させるセグメント分割伝送線（ＳＴＬ：Segmental Transmission Line）設計手法を提案した（特開２００５－１５０６４４号公報参照）。
　しかしながら、特開２００５－１５０６４４号公報に記載された手法では、信号を伝送する配線パターンによる信号の損失は特に考慮に入れていなかった。現実には、配線パターンが長くなるほど、信号の減衰度が大きくなる。信号の減衰度が大きくなると、上述したＳＴＬ設計にて配線パターンをセグメント化しても、各セグメントの境界で発生する反射波の振幅も小さくなり、反射波同士が重ね合わされても、互いに打ち消し合わなくなり、信号の歪みをなくすことができなくなる。
　そこで、本発明は、配線パターンの配線長が長くても適切に信号の波形整形を行うことが可能な高周波用配線構造体、高周波用配線構造体の形成方法および高周波信号の波形整形方法を提供するものである。
　上記の課題を解決するために、本発明の一態様では、高周波信号が伝送される伝送線に対応する主配線パターンを備える高周波用配線構造体が提供される。前記主配線パターンの所定箇所から分岐して形成される分岐配線パターンを備える。前記分岐配線パターンは、それぞれが個別に設定される特性インピーダンスおよびセグメント長を有する複数のセグメントを連続的に繋げたものである。前記分岐配線パターンの前記固有の特性インピーダンスおよびセグメント長は、隣接する二つの前記セグメント同士の境界で発生される反射波が前記主配線パターン上の信号に重畳されて前記伝送線を伝搬する前記高周波信号の波形が当該伝送線上の観測点において成形されるように定められている。
　また、本発明の他の一態様では、高周波信号が伝送される伝送線に対応する主配線パターンを備える高周波用配線構造体の製造方法が提供される。前記主配線パターン上の所定箇所から枝分かれした分岐配線パターンは、それぞれが個別に設定される特性インピーダンスを有する複数のセグメントを連続的に繋げたものである。前記主配線パターンの入力端に所定の信号波形を持つ教師信号を入力した状態で、前記主配線パターンを伝搬する前記教師信号に応じた高周波信号の波形歪みを減少させる反射波が前記分岐配線パターンの隣接する二つの前記セグメント同士の境界で発生されて、前記反射波が前記主配線パターン上の信号に重畳されて前記伝送線を伝搬する前記高周波信号の波形が当該伝送線上の観測点において成形されるように、最適化アルゴリズムを用いて前記複数のセグメントのそれぞれの前記特性インピーダンスおよびセグメント長を設計する。
　本発明によれば、高周波信号を伝送する配線パターンの配線長が長くても、適切に信号の波形整形を行うことができる。
本発明の一実施形態による高周波用配線構造体１の概略構成を示す図。 主配線パターン２と分岐配線パターン６の各セグメント３の構造の一例を示す図。 ＳＴＬデザイナが利用する遺伝的アルゴリズムの処理手順の一例を示すフローチャート。 図１の主配線パターン２に染色体をマッピングした例を示す図。 子個体の生成を説明する図。 誤差面積を説明する図。 ＭＧＧの概略図。 通常配線パターンが形成された高周波用配線構造体の概略構成を示す図。 通常配線パターン上の観測波形を示す図。 図８の主配線パターン２をＳＴＬ化した高周波用配線構造体の概略構成を示す図。 図９の高周波用配線構造体１の観測点の信号波形図。 図１の高周波用配線構造体１のＳＴＬ設計パラメータを示す図。 図１の主配線パターン２と分岐配線パターン６の各セグメント３の特性インピーダンスとセグメント長を示す図。 図１２の観測結果をグラフ化した図。 図１３および図１４のＳＴＬ設計結果に基づいて作製された高周波用配線構造体１の観測波形図。 分岐配線パターン６を設けずにＳＴＬ設計も採用しない図８の観測波形（曲線ａ）と図１５の観測波形（曲線ｂ）とを重ね合わせた図。 シンボル間干渉を説明する図。 （ａ）は孤立波のビットパターン、（ｂ）は孤立波を教師信号とする場合の誤差面積を説明する図。 アイパターンを説明する図。 孤立波を用いた場合の観測信号波形を示す図。 図２０に対応するアイパターンを示す図。 孤立波を用いてＳＴＬ設計を行った結果を示す図。 図２２の主配線パターン２に孤立波信号を入力した場合の観測信号（曲線ａ）と教師信号（曲線ｂ）の信号波形図。 図２３に対応するアイパターンを示す図。 教師信号の立ち上がり部分をオーバーシュートさせ、かつ立ち下がり部分をアンダーシュートさせる例を示す図。 図２５の教師信号を用いてＳＴＬ設計を行った結果を示す図。 図２６のＳＴＬ設計結果を用いた場合の観測波形を示す図。 図２７に対応するアイパターンを示す図。 図２６のＳＴＬ設計結果に基づいて主配線パターン２と分岐配線パターン６を形成したプリント基板１０の外観図。 図２９のプリント基板１０上に設けた観測点で観測波形を観測する測定環境を示す図。 図３０のプリント基板１０上の観測点で実測されたアイパターンを示す図。 主配線パターン２をＳＴＬ構造にせず、分岐配線パターン６も設けない通常配線パターンをプリント基板１０上に形成した場合の観測点でのアイパターンを示す図。 ＳＴＬ設計を行った主配線パターン２と分岐配線パターン６が形成されたプリント基板１０に２５０ＭＨｚのクロック信号を入力した場合の観測点の信号波形図。 プリント基板１０に２５０ＭＨｚのクロック信号を入力して観測点で実測した信号波形。 大規模サーバ内のバックプレーン配線２０を示す図。 実験に用いたバックプレーン配線２０の一例を示す図。 図３６の観測点での孤立波の信号波形図。 観測点におけるアイパターンを示す図。 バックプレーン配線２０を１０Ｇｂｐｓ有損失ランダム信号用ＳＴＬとした例を示す図。 図３７のバックプレーン配線２０のＳＴＬ設計結果を示す図。 設計後のＳＴＬの観測波形図。 ＳＴＬのアイパターンを示す図。
　以下、本発明の実施の形態について、詳細に説明する。
　図１は本発明の一実施形態による高周波用配線構造体１の概略構成を示す図である。図１の高周波用配線構造体１は、絶縁基板上に形成されるものであり、例えば２００ＭＨｚ以上の高周波信号が伝送可能な伝送線に対応する主配線パターン２を備えている。この主配線パターン２は、複数のセグメント３を連続的に繋げたものであり、各セグメント３の特性インピーダンスとセグメント長は個別に設定可能とされている。主配線パターン２の一端部（入力端）には、ダンピング抵抗Ｒｄを介して高周波信号源４が接続可能とされ、主配線パターン２の他端部（終端部）にはレシーバ等の回路部品５が接続可能とされている。
　この他、図１の高周波用配線構造体１は、主配線パターン２の所定箇所から分岐して形成される分岐配線パターン６を備えている。
　図１の例では、主配線パターン２の終端部に分岐配線パターン６の一端部を接続しているが、分岐配線パターン６の一端部は必ずしも主配線パターン２の終端部に接続する必要はない。
　また、図１の例では、分岐配線パターン６の他端部（終端部）を終端抵抗Ｒｔを介して接地することで、終端処理を行っているが、必ずしも終端処理を行う必要はなく、開放状態にしてもよい。後述するように、分岐配線パターン６の他端部を開放状態にした方が分岐配線パターン６の一端部に生じる反射波の振幅を大きくできる。
　分岐配線パターン６は、本来の信号伝送経路ではないため、その配線長ができるだけ短い方がよく、例えば、主配線パターン２の配線長の１０％程度に設定される。
　主配線パターン２と分岐配線パターン６のそれぞれは、後述するように、ＳＴＬ設計を行うことで、複数のセグメント３に分割されている。後述するように、各セグメント３には固有の特性インピーダンスが与えられる。このため、隣接する二つのセグメント３同士の境界で特性インピーダンスの不整合が生じ、反射波が発生する。また、主配線パターン２と分岐配線パターン６との接続箇所でも反射波が発生する。さらに、主配線パターン２と回路部品５との接続箇所でも反射波が発生する。
　本実施形態が採用するＳＴＬ設計では、セグメント３の各境界で発生する反射波、主配線パターン２と分岐配線パターン６との接続箇所で発生する反射波、および主配線パターン２と回路部品５との接続箇所で発生する反射波が相互に重複し合って互いに打ち消し合うように、各セグメント３の特性インピーダンスを調整する。
　このように、本実施形態による高周波用配線構造体１は、主配線パターン２の各セグメント３の境界と、分岐配線パターン６の各セグメント３の境界と、主配線パターン２および分岐配線パターン６の接続箇所とで積極的に反射波を発生させて、これらを重ね合わせることで、主配線パターン２上の信号の波形歪みを減少させることができる。言い換えると、ＳＴＬ設計では、観測点において最も整形された信号波形が観測される各セグメント３の幅（特性インピーダンスを決定付ける要素として、伝送線の断面積や素材があるが、配線パターンの場合はその厚さや素材を場所によって任意に形成することは一般に困難であるため、本実施形態では材料や厚さは一定とし、線幅を可変とする）とセグメント長を求める処理を行う。
　ここで、２００ＭＨｚ以上の高周波信号を伝送する主配線パターン２を絶縁基板上に形成する場合、主配線パターン２を分布定数回路とみなす必要がある（２００ＭＨｚ程度の場合、１０ｃｍ程度以上の配線長は分布定数回路とみなす必要がある）。分布定数回路には、伝送線路に損失のない無損失回路と損失のある有損失回路とがあるが、主配線パターン２の配線長が数ｍに及ぶ場合や、信号周波数がＧＨｚ級になる場合は、有損失回路とみなす必要がある。上述したように、有損失回路の場合、上述したＳＴＬ設計を行っても、信号源４から遠方になるほど、信号が減衰してしまい、反射波の振幅も小さくなって、反射波同士を重ね合わせても、反射波が消し合わなくなる。本実施形態は、有損失回路であっても、主配線パターン２上の信号の波形整形を適切に行えることを特徴としている。よって、本実施形態では、主配線パターン２が有損失回路であることを念頭に置いている。
　（ＳＴＬ設計の基本原理）
　次に、本実施形態が採用するＳＴＬ設計について説明する。
　図２は主配線パターン２と分岐配線パターン６の各セグメント３の構造の一例を示す図である。各セグメント３は、配線幅Ｗｉと配線長Ｌｉがそれぞれ個別に設定されている。伝送線の特性インピーダンスは、配線幅によって決まることが知られており（配線の厚さや素材が均一の場合）、異なる配線幅を持つセグメント３間では、特性インピーダンスの不整合が起こり、ノイズが発生する。本実施形態は、このノイズを利用して、ノイズ同士を打ち消し合って信号波形を成形する。
　ＳＴＬ設計では、配線パターンの各セグメント３ごとに配線幅と配線長を調整できるようにして、波形整形を行うのに最適な特性インピーダンス（配線幅）と配線長の組合せを求める処理を行う。ここで、各セグメント３の特性インピーダンスと配線長の全探索を行う場合を考える。仮に、セグメント３の数を１５個、インピーダンスの種類を１０種類、配線長を１００種類とすると、解の総数は（１０×１００）１５＝１．０×１０４５となり、これを全て計算するのは事実上不可能である。このような問題は「組合せ爆発問題」と呼ばれる。そこで、ＳＴＬ設計では、最適化アルゴリズムとして、例えば、生物の進化をモデリングした解探索手法である遺伝的アルゴリズムを用いて、効率的な演算処理を図っている。
　本実施形態によるＳＴＬ設計では、遺伝的アルゴリズムと回路シミュレータを用いた設計システムであるＳＴＬデザイナを使用する。ＳＴＬデザイナは、例えばコンピュータ上で実行されるソフトウエアプログラムとして提供される。ＳＴＬデザイナは、回路シミュレータを用いて波形を出力し、この波形が理想的なデジタル信号となるような配線長と特性インピーダンスの組合せを遺伝的アルゴリズムを利用して求める。
　図３はＳＴＬデザイナが利用する遺伝的アルゴリズムの処理手順の一例を示すフローチャートである。図３の遺伝的アルゴリズムでは、染色体を用いて遺伝的な操作を行う。例えば、図４は図１の主配線パターン２に染色体をマッピングした例を示している。図４に示すように、染色体は、配線長Ｌｉと特性インピーダンスＺｉの２種類の遺伝子で構成されており、１つの染色体が１つの回路を表す。ここで、染色体と個体は同じ意味で用いる。
　図３の遺伝的アルゴリズムでは、まず数百個の染色体をランダムに作成する初期個体生成を行う（ステップＳ１）。これら数百個の染色体、すなわち数百個の回路が初期個体となる。この初期個体を使って、遺伝的アルゴリズムでの解探索を行う。
　次に、交叉を行う（ステップＳ２）。交叉とは、生物が交配によって子孫を残すことをモデル化したもので、個体の遺伝子を入れ替える操作である。実際の生命では、交叉により、両親の特徴を兼ね備えた子が生まれる。本実施形態によるＳＴＬ設計では、ブレンド交叉を用いた（小野功，佐藤浩，小林重信，”単峰性正規分布交叉UNDXを用いた実数値GAによる関数最適化”，人工知能学会誌，vol14，no.6，pp.1146-1155，Nov. 1999参照）。
　ブレンド交叉では、まず、初期個体の中から、両親となる２つの個体を選ぶ。この両親の遺伝子の値、つまり両親となる回路の配線長と特性インピーダンスの値をもとに複数の子個体を生成する。
　子個体の生成は、まず、図５に示すように、両親（ParentA, ParentB）に、ParentA（Zax, Zay）、ParentB（Zbx, Zby）の２種類の変数を持たせて、ＸＹ平面上に配置する。Ｚｉとは、両親となる個体の持つ特性インピーダンスの値である。本来は、分割したセグメント３の数だけＺｉが存在するが、ここでは説明のために個体の持つ特性インピーダンスは２種類とする。
　両親のＸ軸とＹ軸での変数の差をそれぞれｄｘ、ｄｙとし、ｄｘとｄｙを二辺とする四角形の領域を区間Ｉとする。そして、区間Ｉを両側にα倍ずつ拡張した領域を区間αＩとする。子個体の変数の値は、この区間αＩの範囲でランダムに決定される。
　具体例として、図５の右側に記載された数値を用いて説明する。αの値は０．５とする。ParentAは（４０，３０，７０，…，２０）の特性インピーダンスを持ち、ParentBは（５０，６０，４０，…，３０）の特性インピーダンスを持つとする。ParentAの最初の値である４０とParentBの最初の値である５０との差を取ると、１０になる。この１０が図５の差ｄｉに対応する。そして、この１０をα倍すると、５になる。このため、子個体の最初の特性インピーダンスの値は、小さい方の値である４０から５を引いて、大きい方の値である５０に５を足して、３５～５５の範囲となる。この操作を両親のすべての特性インピーダンスに対して行うことで、子個体の特性インピーダンスの値を決定する。配線長に関しても、同様の操作を行う。
　図３のステップＳ２の交叉の処理が終了すると、交叉が行われた両親と子個体について、適合度評価を行って、各個体の評価値を求める（ステップＳ３）。ここでは、求めた各セグメント３の特性インピーダンスと配線長の組合せで回路を作成し、その回路の信号波形を評価する。
　より具体的には、まず、遺伝的アルゴリズムによって求めたインピーダンスと配線長の組合せで回路シミュレータ（例えばＳＰＩＣＥ）のネットリストを作成する。作成したネットリストをＳＰＩＣＥに読み込んで（ステップＳ４）、波形データを出力する（ステップＳ５）。得られた波形データは、評価関数の計算に用いられる。評価関数は、理想波形と観測波形との誤差面積を計算する（ステップＳ６）。なお、本実施例では理想波形と観測波形との誤差面積により評価をしているが、H, L レベル論理マージンや、静止線路の最大電圧、スキュー、立ち上がり時間、などを指標として使用することができる。H, L レベル論理マージンとは、信号線においてH レベル、Lレベルにおける電圧がしきい値から最小長さでどれくらい離れているかを表す指標である。例えば、アクティブ線路においてはしきい値を0.5V とし、この値が大きい（最大0.5）ほど良く、デジタル信号が反転して伝わってしまう可能性が低くなる。静止線路最大電圧とは、静止線路において、ノイズとして生じてしまう電圧の最大値である。スキューとは、本明細書において、理想クロック信号がしきい値（例えば0.5V ）を超えた時刻に対し、観測波形がしきい値を超えた時刻がどの程度ずれているかを表す指標である。この値が０に近いほど良く、タイミングがずれてしまう等の問題が起きにくい。立ち上がり時間とは、信号がL からH に変化する時の信号の立ち上がり時間を表す指標で、例えば、20-80%立ち上がり時間として、信号の波形がH レベルの電圧値の20%から80%になるまでの時間を使う。これにより信号に重要な立ち上がり時間を評価する。
　図６は誤差面積を説明する図である。図６では、理想波形Ｉ（ｔ）と観測波形Ｏ（ｔ）の差分を誤差面積Ｓとしている。理想波形Ｉ（ｔ）は、進化の目標となる理想的な教師波形、観測波形Ｏ（ｔ）はＳＴＬ設計で観測される波形である。ＳＴＬ設計の遺伝的アルゴリズムでは、誤差面積が小さくなるように観測波形Ｏ（ｔ）を進化させて、次第に教師波形に近づけていく処理を行う。そして、より教師波形に近い波形を出力する個体を優秀な解と呼ぶ。
　誤差面積Ｓは以下の（１）式で表される。
Figure JPOXMLDOC01-appb-M000001
　上述した処理手順で、図３のステップＳ３の適合度評価の処理が終了すると、次に選択処理を行う（ステップＳ７）。この選択処理は、自然淘汰をモデル化した処理である。自然淘汰とは、生物の進化の中で生じた変化が、その生物の置かれた環境下で有利となるなら、その変化は残るというものである。選択処理では、まず各個体の次世代への生き残りやすさ、すなわちその個体がどれだけ優秀であるかを求め、これに基づいて次世代の母集団を形成する。この次世代への生き残りやすさを適合度（Fitness）と呼ぶ。
　本実施形態によるＳＴＬ設計では、図３のステップＳ７の選択処理のモデルにMinimum Generation Gap (MGG)を用いる（佐藤浩，小野功，小林重信，”遺伝的アルゴリズムにおける世代交代モデルの提案と評価”，人工知能学会誌，vol.12，no.5，pp.734-744，Sep. 1997）。
　図７はＭＧＧの概略図である。ＭＧＧは、世代交代の際に入れ替わる個体をできるだけ少なくすることで、適合度の突出した個体の特徴が急速に個体集団内に広まってしまうことを抑制する。この結果、探索の中後期においても多様な個体が存在することで、途中で進化が止まってしまうことを抑制する。
　ＭＧＧでは、まず母集団から２個体を非復元的にランダムに選び出し、これを親とする。非復元的とは、一度選んだものは母集団に戻さないことである。
　次に、選び出した親に対して交叉を実施して子個体を生成する（ステップＳ１１）。ここで、親と子を合わせた集団を家族と呼ぶ（ステップＳ１２）。
　そして、家族の中から１個体を選び出す。１個体を選び出すために、まず候補となる２つを決める（ステップＳ１３）。１つ目にエリート個体を選び出す。エリート個体とは、家族の中で、誤差面積の値が最も小さく、優秀な個体のことである。２つ目には、エリート個体を除いた家族内から適合度に応じたルーレットにより選択する。このルーレットは適合度が高い個体、すなわち優秀な個体ほど選ばれやすくなっている。これらの選択した個体を元の母集団に戻して世代を一つ進める。より具体的には、所定の終了条件を満たすまで（図３のステップＳ８）、ステップＳ２～Ｓ８の処理を繰り返す。
　（有損失クロック信号用ＳＴＬ設計）
　次に、主配線パターン２にクロック信号を入力した状態でＳＴＬ設計を行う例を説明する。本実施形態による高周波用配線構造体１は、図１に示すように、主配線パターン２から分岐して形成される分岐配線パターン６を備えているが、まずは、分岐配線パターン６を設けずに、主配線パターン２もセグメント分割しない通常配線パターン上の観測点の信号波形について説明する。この場合の高周波用配線構造体１は図８のようになる。図示のように、主配線パターン２の配線幅は一定であり、上述したＳＴＬ設計は行っていない。
　図８において、信号源４において２５０ＭＨｚで２Ｖ振幅のクロック信号を生成して、主配線パターン２の一端部（入力端部）に入力した。主配線パターン２の配線長は５ｍ、信号源４の内部抵抗Ｒｄと終端抵抗Ｒｔをともに５０オーム固定とした。配線長が５ｍもあるため、主配線パターン２は有損失配線である。
　図８では、一対一シングルエンド伝送を行うものとし、主配線パターン２の他端部（終端部）に設けた観測点で信号を観測した。観測点の信号波形（以下、観測波形）は図９の曲線ａのようになった。なお、図９の信号波形は、シミュレーション結果である。
　観測波形のハイ論理時の電圧レベルは０．３７Ｖ、ロウ論理時の電圧レベルは－０．４０Ｖとなっており、信号振幅は０．７７Ｖである。図９の曲線ｂは、信号源４から主配線パターン２に入力された入力信号であり、観測波形は入力信号波形に対して、振幅が約２０％減衰したことがわかる。
　曲線ａをみると、観測波形の立ち上がりと立ち下がりのカーブが、充放電カーブに近い形状になっていることがわかる。この原因は、信号損失の周波数依存性のためである。
　一般に、より周波数の高い信号ほど、誘電損失や表皮効果の影響を受ける。入力信号の波形形状であるパルス信号は、種々の周波数の正弦波の重ね合わせであるため、入力信号に含まれる高周波成分がより大きく損失の影響を受けるために、曲線ａのように、立ち上がりと立ち下がりがなまった波形になる。
　次に、図１０に示すように、図８の主配線パターン２をＳＴＬ化した高周波用配線構造体１について観測点での信号波形を観測した。基本的には、図８の場合と観測の条件を同じにした。主配線パターン２の配線長は５ｍで、入力信号の周波数は２５０ＭＨｚで２Ｖ振幅とした。
　図１０はＳＴＬ設計結果である各セグメント３の特性インピーダンスとセグメント長の値を示している。これらの値は、図３に示した遺伝的アルゴリズムを利用して求めたものである。
　図１１は図１０の高周波用配線構造体１の観測点の信号波形図である。図１１の信号波形を見ればわかるように、図１０の高周波用配線構造体１では、観測波形（曲線ａ）の信号振幅が図９の信号振幅よりも小さくなっており、ＳＴＬ設計による波形整形が適切に行われていない。その理由は、主配線パターン２が長くなると、各セグメント３で反射される反射波の振幅が小さくなり、反射波同士を重ね合わせても、反射波同士が消し合わずにノイズ成分が残存するためと考えられる。
　そこで、図１に示すように、観測点に分岐配線パターン６を新たに接続してセグメント化して、観測点での反射波の振幅を大きくすることを考えた。
　図１２は図１の高周波用配線構造体１のＳＴＬ設計パラメータを示す図である。入力信号と教師信号はＨＳＰＩＣＥ内部のパルス信号を使用した。教師信号は、入力信号を電圧正方向に０．４Ｖ、電圧負方向に０．４Ｖ大きくしたもの、すなわち２．８Ｖで２５０ＭＨｚのクロック信号を使用した。教師信号の信号振幅を大きくした理由は、ＳＴＬ設計のシミュレーション結果では実測値よりも信号振幅が小さくなる傾向があったため、実測値に近い信号振幅が得られるようにするためである。
　図１３は図１の主配線パターン２と分岐配線パターン６の各セグメント３の特性インピーダンスとセグメント長（設計結果）を示す図、図１４は図１３の設計結果をグラフ化した図である。図１４の横軸は配線長、縦軸は特性インピーダンスである。
　図１４からわかるように、主配線パターン２の特性インピーダンスは、観測点の近くのセグメント３のみで変化しているのに対して、分岐配線パターン６の特性インピーダンスは、各セグメント３で特性インピーダンスが変化している。
　図１５は図１３および図１４のＳＴＬ設計結果に基づいて作製された高周波用配線構造体１の観測波形図であり、曲線ａは観測波形、曲線ｂは入力信号波形を示している。図示のように、観測波形の信号振幅が入力信号の信号振幅と同程度にまでなっていることがわかる。
　図１６は、分岐配線パターン６を設けずにＳＴＬ設計も採用しない図９の観測波形（曲線ａ）と図１５の観測波形（曲線ｂ）とを重ね合わせた図である。図１６からわかるように、分岐配線パターン６を設けて、主配線パターン２と分岐配線パターン６をセグメント化することにより、観測点での信号の減衰を大幅に抑制することができる。
　（有損失配線でのランダム信号用ＳＴＬの設計と実測実験）
　図１６等に示す観測結果は、信号源４から主配線パターン２に一定周期のクロック信号を入力して行ったものである。主配線パターン２に入力される信号は、必ずしも一定周期のクロック信号だけとは限らず、周波数が任意のタイミングで変化するランダム信号が入力される場合もありうる。そこで、ランダム信号を図１の主配線パターン２の一端部（入力端部）に入力する場合の波形歪みについて考察する。
　ランダム信号の波形歪みは、シンボル間干渉（ＩＳＩ:Inter Symbol Interference)によって引き起こされる。シンボル間干渉とは、図１７に示すように、あるビット情報がその前のビット情報の影響を受けて、信号波形に歪みが生じることである。ランダム信号は、０と１が交互に繰り返すわけではなく、０と１がランダムに出現するため、ビット情報の切り替わりで発生する反射波同士が干渉し合うことで、シンボル間干渉が起きてしまう。
　ＳＴＬ設計は、配線パターン上の各セグメント３間で意図的に反射波を発生させるものであるため、様々なビットパターンが出現するランダム信号に関しては、シンボル間干渉が起きやすくなる。このため、ランダム信号を用いて主配線パターン２と分岐配線パターン６のＳＴＬ設計を行う場合は、主配線パターン２の伝送線上でなるべく隣接するビットの影響が及ばないようにセグメント化を行う必要がある。以下では、ランダム信号を主配線パターン２に与えて主配線パターン２と分岐配線パターン６のＳＴＬ設計を行うことを、ランダム信号用ＳＴＬと呼ぶ。
　ランダム信号用ＳＴＬでは、主配線パターン２に一定周期のクロック信号を供給する代わりに、所定のビットパターンの孤立波信号を供給する。ここで、孤立波とは、図１８（ａ）に示すように、１の後に０が複数ビット続くシリアルビットパターン信号である。なお、１と０を反転させたビットパターンを孤立波としてもよい。
　孤立波信号を主配線パターン２に入力すると、１の立ち上がりと立ち下がりでノイズが発生し、このノイズが、１に後続する複数ビット分の０の間、反射波として残存してしまう。これが残反射である。孤立波の１に続く０は、１の立ち上がりと立ち下がりで発生したノイズによる反射波がほとんど残存しなくなるまでの間続く。
　ランダム信号用ＳＴＬでは、教師信号を孤立波とするため、観測信号も本来的には孤立波となる。よって、図１８（ｂ）の斜線部で示す残反射の誤差面積を計算し、その誤差面積が小さくなるように、主配線パターン２と分岐配線パターン６についてのＳＴＬを設計する。
　上述したように、ランダム信号用ＳＴＬでは、教師信号として孤立波を用いるが、ランダム信号に対する応答の評価にはアイパターンを用いる。アイパターンとは、PCI-EXPRESSやDDR3などの高速伝送系の信号品質評価にも用いられており、ランダム信号の一般的な評価手法である。
　図１９はアイパターンを説明する図である。アイパターンは、ランダム信号を１ビットの期間ｔごとに区切り、それを重ね合わせたものである。アイパターンの名前の由来は、形が人間の眼に似ているためである。アイパターンでは、波形の歪みが小さいほどアイの開きが大きくなり、良好なアイパターンと評価される。逆に、波形の歪みが大きいほどアイの開きは小さくなり、悪いアイパターンと評価される。本実施形態では、アイパターンの評価において、アイの中心での電圧幅と、しきい値の時間幅と、振幅の２０％～８０％での立ち上がりおよび立ち下がり時間とで評価を行った。
　まず、図８と同様に、分岐配線パターン６なしで、かつ主配線パターン２をＳＴＬ構造にしていない状態で、信号源４から主配線パターン２に孤立波信号を入力して観測点で信号波形をシミュレーションで観測した。孤立波信号は、２Ｖ振幅で、２５０ＭＨｚの周波数とした。この結果、図２０のような信号波形が得られた。また、この場合のアイパターンは図２１のようになった。
　図２０の曲線ａは観測信号、曲線ｂは教師信号である。観測信号は、教師信号に比べて減衰しており、また、立ち下がりがなまっている。また、アイパターンも、本来は電圧幅が１．０Ｖで、時間幅が２．０ｎｓであるべきであるが、図２１のように、電圧幅は０．５４Ｖしかなく、本来の半分程度である。時間幅に関しては、損失の影響はあまりないため、１．７９ｎｓである。
　次に、主配線パターン２に図１８（ａ）と同様の孤立波信号を入力した状態で、図１と同様に、主配線パターン２と分岐配線パターン６の双方についてＳＴＬ設計を行った。その結果、各セグメント３の特性インピーダンスとセグメント長は図２２のようになった。
　図２３は図２２の主配線パターン２に孤立波信号を入力した場合の観測信号（曲線ａ）と教師信号（曲線ｂ）の信号波形図、図２４はアイパターンである。
　図２３からわかるように、観測信号の振幅は約１．１Ｖとなり、教師信号の振幅よりも約０．１Ｖ低い結果になった。振幅が減少した理由は、孤立波信号は１波しかないために波形整形を行うための反射波が不足して、振幅を上げきれなかったためと考えられる。
　また、図２４からわかるように、アイパターンは、電圧幅が０．８３Ｖ、時間幅が１．８６ｎｓ、立ち上がり時間が０．７３ｎｓ、立ち下がり時間が０．７０ｎｓとなっており、アイパターンのアイの左上と左下の部分が削れてしまっている。
　図２３の観測波形（曲線ａ）は、立ち上がり部分と立ち下がり部分がなまっている。そこで、本発明者は、教師信号の立ち上がり部分をオーバーシュートさせ、かつ立ち下がり部分をアンダーシュートさせることで、観測波形の立ち上がり部分と立ち下がり部分のなまりを抑制して、アイパターンの削れている立ち上がりと立ち下がりの部分を回復できるのではないかと考えた。具体的には、図２５に示すように、波形の立ち上がり部分でオーバーシュートし、かつ立ち下がり部分でアンダーシュートする教師信号を用いて、主配線パターン２と分気配線パターンのＳＴＬ設計をやり直した。その結果、図２６に示すようなＳＴＬ設計結果が得られた。
　図２６のＳＴＬ設計結果を用いてシミュレーションを行った結果、図２７のような観測波形（曲線ａ）と図２８のアイパターンが得られた。図２７に示すように、観測信号（曲線ａ）の波形は教師信号（曲線ｂ）の波形に近似するようになった。また、図２８からわかるように、アイの電圧幅は０．９３Ｖ、時間幅は１．９６ｎｓ、立ち上がり時間は０．５７ｎｓ、立ち下がり時間は０．５８ｎｓとなり、全ての項目で図２４のアイパターンよりも良好な結果が得られた。
　図２２と図２６のＳＴＬ設計結果では、主配線パターン２の各セグメント３のパラメータ（特性インピーダンスとセグメント長）はそれほど大きく変化していないことから、主配線パターン２はＳＴＬ設計を行わずに均一の配線幅とし、分岐配線パターン６のみＳＴＬ設計を行ってセグメント分割しても、主配線パターン２上の信号波形整形を適切に行える可能性がある。この場合、主配線パターン２をセグメント分割して各セグメントごとにパラメータを決定する必要がなくなり、ＳＴＬ設計の処理を大幅に簡素化できる。
　図２９は図２６のＳＴＬ設計結果に基づいて主配線パターン２と分岐配線パターン６を形成したプリント基板１０の外観図である。図２９のプリント基板１０は、横４０ｃｍ、縦２０ｃｍである。入力信号には、変数をｘとし、原始多項式を用いた（２）式で得られる１２７周期の疑似乱数ビットパターンを用いる。
　ｘ７／ｘ７＋ｘ２＋１　　…（２）
　図３０は図２９のプリント基板１０上に設けた観測点で観測波形を観測する測定環境を示す図である。プリント基板１０上の主配線パターン２の一端部（入力端部）には、パルスジェネレータ１１から２５０ＭＨｚの疑似乱数ビットパターン信号を入力する。主配線パターン２と分岐配線パターン６との接続箇所に設けられる観測点には、アクティブプローブを介して、オシロスコープ１２が接続されて、サンプリングレート１０ＧＳ／ｓで信号波形が観測される。
　図３１は図３０のプリント基板１０上の観測点で実測されたアイパターンである。図３１からわかるように、電圧幅は０．８４Ｖ、時間幅は１．７４Ｖとなり、図２８に示すシミュレーションによるアイパターンと比べて、アイがやや小さくなっている。
　比較例として、図３２は、主配線パターン２をＳＴＬ構造にせず、分岐配線パターン６も設けない通常配線パターンをプリント基板１０上に形成した場合の観測点でのアイパターンの観測結果である。図３２も、図２１と比べて、アイがやや小さくなっており、ジッタが非常に大きくなっている。
　図３１のアイパターンを図３２と比較すると、本発明に係るＳＴＬ設計を用いたものの方がアイの開きが非常に大きくなっており、また、ジッタも大幅に改善されている。
　図１７～図３１では、主配線パターン２に孤立波信号を入力してＳＴＬの設計を行う例を説明したが、このような手法でＳＴＬ化した主配線パターン２および分岐配線パターン６は、クロック信号を入力する目的にも利用できるのではないかと考えた。このような考えに至った理由は、孤立波整形では、高周波成分の回復と隣のビットへの影響をなくすという二つのことを同時に行っている。このため、隣接するビット情報が常に変化するクロック信号に対しても、高周波成分を回復しつつ、隣のビットへの影響を回避できることになると考えた。
　図３３は、ＳＴＬ設計を行った主配線パターン２と分岐配線パターン６が形成されたプリント基板１０に、ランダム信号の代わりに２５０ＭＨｚのクロック信号を入力した場合の観測点の信号波形図である。
　図３３はシミュレーションにより得られた信号波形であり、実際に上述したプリント基板１０に２５０ＭＨｚのクロック信号を入力して観測点で実測した信号波形は図３４のようになった。図３４の信号波形は、ハイレベルとロウレベルの論理マージンがともに０．４８Ｖとなっており、実測実験においても非常に理想に近いクロック信号となっていることがわかる。このことから、上述した孤立波を用いてＳＴＬの設計を行うことで、クロック信号とランダム信号の両方を高い信号品質で伝送可能となることがわかる。
　このように、孤立波を用いてＳＴＬ設計を行った高周波用配線構造体１は、クロック信号入力にも、ランダム信号入力にも有効であることが確認できたが、クロック信号を入力する主配線パターン２のＳＴＬ設計を行う場合は、図１６と図３３の信号波形を比較すればわかるように、クロック信号を用いた方が主配線パターン２上の観測信号波形をより理想的に整形することができる。
　以上より、クロック信号を入力する配線パターンについてはクロック信号を用いてＳＴＬ設計を行い、アドレス信号、データ信号または制御信号を入力する配線パターンについては孤立波信号を用いてＳＴＬ設計を行うのが望ましいといえる。
　（現行の伝送限界距離へのＳＴＬへの適用）
　現在、伝送線路の損失が大きな問題となっているシステムの一つに、図３５に示すような大規模サーバ内のバックプレーン配線２０がある。バックプレーン２１とは、大規模で高性能なサーバにおいて、異なるプリント基板２２間での通信経路として使われている相互接続用のプリント配線板のことである。このバックプレーン２１上の信号は、高速かつ伝送距離が長いため、１０Ｇｂｐｓ、７０ｃｍが現在伝送可能な限界であると言われている（http://pr.fujitsu.com/jp/news/2011/02/24-2.html）。
　なお、１０Ｇｂｐｓ、７０ｃｍの限界に挑む開発として、能動素子を使った手法が報告されている（Hidaka, Y. Horie, T. Koyanagi, Y. Miyoshi, T. Osone, H. Parikh, S. Reddy, S. Shibuya, T. Umezawa, Y. Walker, W.W. “A 4-channel 10.3Gb/s transceiver with adaptive phase equalizer for 4-to-41dB loss PCB channel,” ISSCC Dig. Tech. Papers, pp.346-348, Feb. 2011）。
　そこで、本実施形態では、１０Ｇｂｐｓ、７０ｃｍのプリント配線板上のバックプレーン配線２０に対してＳＴＬ設計を行い、受動素子のみでの波形整形を試みて、その評価を行った。
　まずは、ＳＴＬ設計を行っていない配線パターンで実験を行った。図３６は実験に用いたバックプレーン配線２０の一例を示す図である。図３６のバックプレーン配線２０は、配線長が異なる以外は図８の主配線パターン２と同様であり、均一の配線幅を持つ７０ｃｍの主配線パターン２０からなる。この主配線パターン２０の一端部に、２．０Ｖで１０Ｇｂｐｓの孤立波信号が入力され、他端部に観測点が設けられて、シングルエンド一対一伝送が行われる。
　図３７は図３６の観測点での孤立波の信号波形図、図３８は観測点におけるアイパターンである。振幅が約３０％減衰して０．７１Ｖとなっていることがわかる。
　図３７の曲線ａは観測信号波形、曲線ｂは教師信号波形である。図２０の配線長５ｍで２５０ＭＨｚの孤立波応答の信号波形と比較すると、立ち上がりと立ち下がりがよりなまっていることがわかる。これは、１０Ｇｂｐｓという超高速の信号であるために、表皮効果と誘電損失の影響が大きくなっているためと考えられる。
　図３８のアイパターンからわかるように、理想的な信号であれば、アイの電圧幅は１．０Ｖ、時間幅は１００ｐｓとなるが、電圧幅は本来の半分以下の０．４４Ｖ、時間幅は本来より約２５％小さい７４．７ｐｓである。また、立ち上がり時間と立ち下がり時間はそれぞれ、５４．２ｐｓ、５２．８ｐｓである。
　次に、図３９はバックプレーン配線２０を１０Ｇｂｐｓ有損失ランダム信号用ＳＴＬとした例を示す図である。ここでは、バックプレーン配線（主配線パターン）２０の配線長を７０ｃｍとし、観測点から分岐した分岐配線パターン６の配線長を１０ｃｍとした。分岐配線パターン６のセグメント分割数は１２とし、図２６の分岐配線パターン６よりもセグメント分割数を増やした。その理由は、分岐配線パターン６のセグメント３が波形整形には重要であり、また周波数が１０Ｇｂｐｓと非常に高いため、高周波成分を復元するためにより細かいセグメント３が必要であるためである。入力信号と教師信号は１０Ｇｂｐｓの孤立波としている。
　図４０は図３７のバックプレーン配線２０のＳＴＬ設計結果を示す図である。今回のＳＴＬでは、ほぼ全てのセグメント３の特性インピーダンスが５０オームになり、分岐配線パターン６上の観測点に最近接のセグメント３のみが１１０オームになった。
　図４１は設計後のＳＴＬの観測波形図、図４２はＳＴＬのアイパターンである。図４１の実線ａは観測信号波形、実線ｂは教師信号波形である。孤立波の振幅が０．９６Ｖとなっており、損失が回復できていることがわかる。また、図３７では、なかなかゼロに下がりきれなかった波形が図４１では素早くゼロに立ち下がることができていることがわかる。しかし、まだ理想の教師波形とは、立ち上がり部分と立ち下がり部分で波形に差があり、改善の余地がある。
　図４２のアイパターンのアイの電圧幅は０．８５Ｖ、時間幅は９４．７ｐｓであり、損失を回復して理想的なアイパターンに近づいていることがわかる。また、立ち上がり時間と立ち下がり時間もそれぞれ、４０．０ｐｓ、４０．１ｐｓであり、改善されている。
　以上をまとめると、本実施形態では、絶縁基板上に配線長の長い主配線パターン２を形成する場合において、主配線パターン２から分岐した分岐配線パターン６を形成して、分岐配線パターン６もＳＴＬ化した。
　具体的なＳＴＬ設計を行う際には、主配線パターン２の入力端部にクロック信号を入力した状態で、主配線パターン２と分岐配線パターン６の各セグメント３の特性インピーダンスとセグメント長を調整した。これにより、観測点でのノイズが低減して信号が適切に整形されることを確認できた。
　また、主配線パターン２の入力端部にクロック信号を入力する代わりに、孤立波信号を入力した状態で、主配線パターン２と分岐配線パターン６の各セグメント３の特性インピーダンスとセグメント３を調整するＳＴＬ設計も合わせて行った。このようなＳＴＬ設計を行った高周波用配線構造体１は、ランダム信号とクロック信号の双方の伝送に有効であることが確認できた。
　さらに、観測点での信号波形の立ち上がり部分と立ち下がり部分がなまってしまう問題に対処するために、ＳＴＬ設計時の遺伝的アルゴリズムで使用する教師信号波形の立ち上がり部分をオーバーシュートさせ、かつ立ち下がり部分をアンダーシュートさせてＳＴＬ設計を行ったところ、観測信号波形の立ち上がり部分と立ち下がり部分のなまりを抑制できた。
　本発明の態様は、上述した個々の実施形態に限定されるものではなく、当業者が想到しうる種々の変形も含むものであり、本発明の効果も上述した内容に限定されない。すなわち、特許請求の範囲に規定された内容およびその均等物から導き出される本発明の概念的な思想と趣旨を逸脱しない範囲で種々の追加、変更および部分的削除が可能である。

Claims (11)

  1. 　高周波信号が伝送される伝送線に対応する主配線パターンを備える高周波用配線構造体であって、
    　前記主配線パターンの所定箇所から分岐して形成される分岐配線パターンを備え、
    　前記分岐配線パターンは、それぞれが個別に設定される特性インピーダンスおよびセグメント長を有する複数のセグメントを連続的に繋げたものであり、
    　前記分岐配線パターンの前記固有の特性インピーダンスおよびセグメント長は、前記分岐配線パターンにおける隣接する二つの前記セグメント同士の境界で発生される反射波が、前記主配線パターン上の信号に重畳されて前記伝送線を伝搬する前記高周波信号の波形が当該伝送線上の観測点において成形されるように定められていることを特徴とする高周波用配線構造体。
  2. 　前記主配線パターンは、それぞれが個別に設定される特性インピーダンスおよびセグメント長を有する複数のセグメントを連続的に繋げたものであり、
    　前記主配線パターンにおける前記複数のセグメントのそれぞれの前記特性インピーダンスと、前記分岐配線パターンの前記固有の特性インピーダンスとは、隣接する二つの前記セグメント同士の境界で発生される反射波が前記主配線パターン上の信号に重畳されて前記伝送線を伝搬する前記高周波信号の波形が当該伝送線上の観測点において成形されるように定められていることを特徴とする請求項１に記載の高周波用配線構造体。
  3. 　前記分岐配線パターンは、前記主配線パターンにおける前記高周波信号の入力端部とは反対側の端部付近に接続されることを特徴とする請求項１に記載の高周波用配線構造体。
  4. 　前記分岐配線パターンは、前記主配線パターンに接続される端部とは反対側の端部が開放であるか、あるいはインピーダンス素子を介して終端されていることを特徴とする請求項１に記載の高周波用配線構造体。
  5. 　前記分岐配線パターンの長さは、前記主配線パターンの長さの１０％以下であることを特徴とする請求項１に記載の高周波用配線構造体。
  6. 　高周波信号が伝送される伝送線に対応する主配線パターンを備える高周波用配線構造体の製造方法であって、
    　前記主配線パターン上の所定箇所から枝分かれした分岐配線パターンは、それぞれが個別に設定される特性インピーダンスを有する複数のセグメントを連続的に繋げたものであり、
    　前記主配線パターンの入力端に所定の信号波形を持つ教師信号を入力した状態で、前記主配線パターンを伝搬する前記教師信号に応じた高周波信号の波形歪みを減少させる反射波が前記分岐配線パターンの隣接する二つの前記セグメント同士の境界で発生されて、前記反射波が前記主配線パターン上の信号に重畳されて前記伝送線を伝搬する前記高周波信号の波形が当該伝送線上の観測点において成形されるように、最適化アルゴリズムを用いて前記複数のセグメントのそれぞれの前記特性インピーダンスおよびセグメント長を設計することを特徴とする高周波用配線構造体の製造方法。
  7. 　前記主配線パターンは、固有の特性インピーダンスおよびセグメント長をそれぞれが有する複数のセグメントを連続的に繋げたものであり、
    　前記主配線パターンの入力端に前記教師信号を入力した状態で、前記主配線パターンを伝搬する前記教師信号に応じた高周波信号の波形歪みを減少させる反射波が前記主配線パターンおよび前記分岐配線パターンのそれぞれにおける隣接する二つの前記セグメント同士の境界で発生されて、前記反射波が前記主配線パターン上の信号に重畳されて前記伝送線を伝搬する前記高周波信号の波形が当該伝送線上の観測点において成形されるように、最適化アルゴリズムを用いて前記複数のセグメントのそれぞれの前記特性インピーダンスおよびセグメント長を設計することを特徴とする請求項６に記載の高周波用配線構造体の製造方法。
  8. 　前記教師信号は、所定周波数のクロック信号であることを特徴とする請求項６に記載の高周波用配線構造体の製造方法。
  9. 　前記教師信号は、第１論理の１ビット信号の後に、この１ビット信号による干渉の影響がなくなるまで第２論理の複数ビット信号が続く孤立波信号であることを特徴とする請求項６に記載の高周波用配線構造体の製造方法。
  10. 　前記教師信号を前記主配線パターンに入力した状態で、前記主配線パターン上の所定位置に設けられる観測点で観測される信号波形と前記教師信号の信号波形とのずれが低減されるように、前記教師信号の立ち上がり部分をオーバーシュートさせるとともに、前記教師信号の立ち下がり部分をアンダーシュートさせることを特徴とする請求項６に記載の高周波用配線構造体の製造方法。
  11. 　高周波信号が伝送される伝送線に対応する主配線パターンが形成された高周波用配線構造体により前記伝送線上の前記高周波信号を波形整形する方法であって、
    　前記主配線パターン上の所定箇所から枝分かれした分岐配線パターンは、それぞれが個別に設定される特性インピーダンスを有する複数のセグメントを連続的に繋げたものであり、
    　前記主配線パターンの入力端に所定の信号波形を持つ教師信号を入力した状態で、前記主配線パターンを伝搬する前記教師信号に応じた高周波信号の波形歪みを減少させる反射波が前記分岐配線パターンの隣接する二つの前記セグメント同士の境界で発生されて、前記反射波が前記主配線パターン上の信号に重畳されて前記伝送線を伝搬する前記高周波信号の波形が当該伝送線上の観測点において成形されるように、最適化アルゴリズムを用いて前記複数のセグメントのそれぞれの前記特性インピーダンスおよびセグメント長を設計することを特徴とする高周波信号の波形整形方法。
PCT/JP2013/052016 2012-06-07 2013-01-30 高周波用配線構造体、高周波用実装基板、高周波用配線構造体の製造方法および高周波信号の波形整形方法 WO2013183317A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012-130181 2012-06-07
JP2012130181A JP5246899B1 (ja) 2012-06-07 2012-06-07 高周波用配線構造体、高周波用実装基板、高周波用配線構造体の製造方法および高周波信号の波形整形方法

Publications (1)

Publication Number Publication Date
WO2013183317A1 true WO2013183317A1 (ja) 2013-12-12

Family

ID=49041847

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2013/052016 WO2013183317A1 (ja) 2012-06-07 2013-01-30 高周波用配線構造体、高周波用実装基板、高周波用配線構造体の製造方法および高周波信号の波形整形方法

Country Status (2)

Country Link
JP (1) JP5246899B1 (ja)
WO (1) WO2013183317A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018048947A (ja) * 2016-09-23 2018-03-29 株式会社Ｊｖｃケンウッド ケーブル評価装置およびケーブル評価用プログラム

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9595217B2 (en) * 2013-12-05 2017-03-14 Samsung Display Co., Ltd. Trace structure for improved electrical signaling
JP6267570B2 (ja) * 2014-04-23 2018-01-24 株式会社アドバンテスト 補償回路、情報処理装置、補償方法、およびプログラム
JP6542411B1 (ja) * 2018-02-28 2019-07-10 株式会社スクウェア・エニックス ビデオゲーム評価プログラム、ビデオゲーム評価方法及びビデオゲーム評価装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003134177A (ja) * 2001-10-25 2003-05-09 Nec Corp デジタル信号伝送回路の設計方法
JP2005150644A (ja) * 2003-11-19 2005-06-09 Japan Science & Technology Agency 高周波用配線構造及び高周波用配線構造の形成方法並びに高周波信号の波形整形方法
JP2008160389A (ja) * 2006-12-22 2008-07-10 Mitsubishi Electric Corp 信号等化器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003134177A (ja) * 2001-10-25 2003-05-09 Nec Corp デジタル信号伝送回路の設計方法
JP2005150644A (ja) * 2003-11-19 2005-06-09 Japan Science & Technology Agency 高周波用配線構造及び高周波用配線構造の形成方法並びに高周波信号の波形整形方法
JP2008160389A (ja) * 2006-12-22 2008-07-10 Mitsubishi Electric Corp 信号等化器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018048947A (ja) * 2016-09-23 2018-03-29 株式会社Ｊｖｃケンウッド ケーブル評価装置およびケーブル評価用プログラム

Also Published As

Publication number Publication date
JP2013255126A (ja) 2013-12-19
JP5246899B1 (ja) 2013-07-24

Similar Documents

Publication Publication Date Title
US9397623B1 (en) Dual path double zero continuous time linear equalizer
US8504334B2 (en) Simulating the transmission and simultaneous switching output noise of signals in a computer system
US20140107997A1 (en) Simulation Tool for High-Speed Communications Links
JP5246899B1 (ja) 高周波用配線構造体、高周波用実装基板、高周波用配線構造体の製造方法および高周波信号の波形整形方法
US8560296B2 (en) Printed circuit board via model design for high frequency performance
JP4972270B2 (ja) 高周波用配線構造及び高周波用配線構造の形成方法並びに高周波信号の波形整形方法
Harjani et al. FEXT crosstalk cancellation for high-speed serial link design
CN112866837B (zh) 一种用于olt设备网口辐射抑制电路及设计方法
JP5360786B1 (ja) 高周波用配線構造体、高周波用実装基板、高周波用配線構造体の製造方法および高周波信号の波形整形方法
KR20160067054A (ko) 직렬 링크를 제조하는 방법 및 시스템
US8682621B2 (en) Simulating the transmission of asymmetric signals in a computer system
US9638750B2 (en) Frequency-domain high-speed bus signal integrity compliance model
Lho et al. Deterministic policy gradient-based reinforcement learning for DDR5 memory signaling architecture optimization considering signal integrity
TW201351902A (zh) 高頻用配線構造體、高頻用安裝基板、高頻用配線構造體之製造方法、及高頻訊號之波形整形方法
Win et al. A frequency-domain high-speed bus signal integrity compliance model: Design methodology and implementation
Matsuoka et al. High signal integrity transmission line using microchip capacitors and its design methodology
CN117688897B (zh) 差分信号线参数修改方法、装置、集成电路、设备及介质
JP7385741B2 (ja) 複合フィルタを用いる、スキューおよびチャネル非対称性に起因するチャネル障害の除去
Seki et al. Crosstalk-noise reduction in GHz domain using segmental transmission line
Chastang et al. Crosstalk analysis of multigigabit links on high density interconnects PCB using IBIS AMI models
Cocchini et al. Time-domain simulation of system interconnect using convolution and Newton-Raphson iteration methods
Kar et al. An accurate crosstalk noise estimation method for two simultaneously switched on-chip VLSI distributed RLCG global interconnects
Xiaoyan et al. Signal Integrity Analysis and Simulation of High-Speed Circuit
Koizumi et al. Segmentation and GA-based Optimization of Transmission-Line on Printed Circuit Board
CN106793476B (zh) 一种利用多电平信号传输抑制串扰的方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13800497

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 13800497

Country of ref document: EP

Kind code of ref document: A1