TW201351902A

TW201351902A - 高頻用配線構造體、高頻用安裝基板、高頻用配線構造體之製造方法、及高頻訊號之波形整形方法

Info

Publication number: TW201351902A
Application number: TW101120596A
Authority: TW
Inventors: Moritoshi Yasunaga
Original assignee: Univ Tsukuba
Priority date: 2012-06-07
Filing date: 2012-06-07
Publication date: 2013-12-16

Abstract

本發明即使配線圖案的配線長度長，亦能適當地進行訊號的波形整形。本發明之高頻用配線構造體具有從主配線圖案的預定位置分支而形成的分支配線圖案，該主配線圖案係對應於傳輸高頻訊號的傳輸線者。分支配線圖案係將分別具有個別設定之特性阻抗及區段長度的複數區段連續地連結者。分支配線圖案之固有之特性阻抗及區段長度係決定成：發生在分支配線圖案中之鄰接的二個區段間之境界的反射波與主配線圖案上的訊號重疊，以使傳播於傳輸線之高頻訊號的波形於傳輸線上的觀測點成形。

Description

高頻用配線構造體、高頻用安裝基板、高頻用配線構造體之製造方法、及高頻訊號之波形整形方法

本發明係有關於一種高頻用配線構造體、高頻用安裝基板、高頻用配線構造體之製造方法、及高頻訊號之波形整形方法，其係形成高頻訊號的訊號波形。

現今，於CPU(中央處理單元)等VLSI(極大型積體電路)內部所傳輸之數位訊號的動作頻率一般為數GHz左右。相對於此，印刷基板等VLSI外部的動作頻率為800MHz左右，在VLSI的內部及外部的動作頻率具有大的差異。該差異成為一種瓶頸問題，使得高速傳輸無法實現(參照非專利文獻1)。

訊號的頻率變得越高，則波長會變得越短，變得容易遭受外界干擾的影響，因此，必須將訊號作為波來進行處理。在形成有高頻訊號用配線圖案的印刷基板中，必須將配線圖案作為具有表現波之難傳導性的特性阻抗的傳輸線來進行處理。

連接於傳輸線的LSI(大型積體電路)或記憶模組等可等價地表示為電容器。於該電容器與傳輸線的連接點，特性阻抗會變小，產生特性阻抗失配。因此，傳播的波一部分會反射，發生雜訊。

為了抑制該雜訊，提出了例如負載追跡法(參照非專利文獻2)或SSTL(Stub Series Terminated Logic：短截線串聯終止邏輯)法(參照非專利文獻3)等。

負載追跡法係著眼於藉由所連接的負荷容量，特性阻抗會變化，以局部地改變配線的寬度來使特性阻抗為一定，而抑制雜訊發生的方法。

然而，當數位訊號變成GHz級時，波長會變得非常地短，負載追跡法中局部地改變阻抗的部分本身會發生雜訊，無法抑制雜訊。利用印刷基板進行實測、實驗而確認負載追跡法難以進行波形整形的文獻亦已被公布(參照非專利文獻4)。

又，SSTL法則可能會引起反射太大而無法抑制雜訊的情況。

為了解決上述負載追跡法或SSTL法等習知方法的問題，本發明者提出了一種分割區段傳輸線(STL：Segmental Transmission Line)設計方法：將配線圖案分割為複數區段，積極地使反射發生在鄰接的二個區段的邊界，使反射波重合，減少訊號的波形變形(參照專利文獻1)。

習知技術文獻專利文獻

專利文獻1：日本特開2005-150644號公報

非專利文獻

非專利文獻1：碓井有三，“供基板設計者的分布常數電路的全部”，碓井有三(自費出版)，2000

非專利文獻2：直野典彥，中村祥惠，“高速數位系統設計法詳述”，日經BP社，2001

非專利文獻3：M. Taguchi, “High-speed, small-amplitude I/O interface circuit for memory bus application,” IEICE Trans. Electoron., vol. E77-C, no.12, pp. 1944-1950, Dec. 1994

非專利文獻4：石黑將巳，“保有高品質訊號的分割區段傳輸線的應用與實測評估”，筑波大學大學院系統資訊工學院碩士論文，Mar. 2011

然而，在專利文獻1所揭示的方法中，未特別地將傳輸訊號的配線圖案所造成的訊號損失納入考慮。現實中，配線圖案變得越長，訊號的衰減程度越大。當訊號的衰減程度變大時，即使以上述STL設計將配線圖案加以區段化，發生在各區段之邊界的反射波的振幅亦會變小，即使反射波之間重合，亦不會互相抵消，無法消除訊號的變形。

對此，本發明提供一種高頻用配線構造體、高頻用配線構造體之形成方法、及高頻訊號之波形整形方法，即使配線圖案的配線長度長，亦能適當地進行訊號的波形整形。

為了解決上述課題，本發明之一態樣，係提供一種高頻用配線構造體，其具有對應於傳輸高頻訊號之傳輸線的主配線圖案。具有從前述主配線圖案的預定位置分支而形成的分支配線圖案。前述分支配線圖案係將分別具有個別設定之特性阻抗及區段長度的複數區段連續地連結者。前述分支配線圖案之前述固有之特性阻抗及區段長度係決定成：發生在鄰接的二個前述區段間之境界的反射波與前述主配線圖案上的訊號重疊，以使傳播於前述傳輸線之前述高頻訊號的波形於該傳輸線上的觀測點成形。

又，本發明之另一態樣，係提供一種高頻用配線構造體之製造方法，該高頻用配線構造體係具有對應於傳輸高頻訊號之傳輸線的主配線圖案者。已從前述主配線圖案上之預定位置分支的分支配線圖案，係將分別具有個別設定之特性阻抗的複數區段連續地連結者。利用最佳化演算法，對前述複數區段之各區段的前述特性阻抗及區段長度進行設計，以使在已將具有預定訊號波形之指令訊號輸入至前述複數主配線圖案之輸入端的狀態下，可減少傳播於前述主配線圖案之因應前述指令訊號的高頻訊號波形變形的反射波，發生在前述分支配線圖案之鄰接的二個前述區段間之境界，前述反射波與前述主配線圖案上的訊號重疊，使傳播於前述傳輸線之前述高頻訊號的波形於該傳輸線上的觀測點成形。

依據本發明，即使傳輸高頻訊號之配線圖案的配線長度長，亦能適當地進行訊號的波形整形。

圖式簡單說明

第1圖係顯示本發明之一實施形態的高頻用配線構造體1的概要構成的圖。

第2圖係顯示主配線圖案2與分支配線圖案6之各區段3的構造的一例的圖。

第3圖係顯示STL設計者(STL Designer)所利用之遺傳基因演算法的處理順序的一例的流程圖。

第4圖係顯示將染色體對映至第1圖之主配線圖案2的例子的圖。

第5圖係說明子代個體的生成的圖。

第6圖係說明誤差面積的圖。

第7圖係MGG的概要圖。

第8圖係顯示形成有一般配線圖案的高頻用配線構造體的概要構成的圖。

第9圖係顯示一般配線圖案上的觀測波形的圖。

第10圖係顯示已將第8圖之主配線圖案2加以STL化的高頻用配線構造體的概要構成的圖。

第11圖係第9圖之高頻用配線構造體1的觀測點的訊號波形圖。

第12圖係顯示第1圖之高頻用配線構造體1的STL設計參數的圖。

第13圖係顯示第1圖之主配線圖案2與分支配線圖案6之各區段3的特性阻抗與區段長度的圖。

第14圖係已將第12圖的觀測結果圖示化的圖。

第15圖係根據第13圖及第14圖的STL設計結果，而製作成高頻用配線構造體1的觀測波形圖。

第16圖係使未設置分支配線圖案6且亦不採用STL設計之第8圖的觀測波形(曲線a)與第15圖的觀測波形(曲線b)重合的圖。

第17圖係說明符碼間干擾的圖。

第18(a)圖係說明孤立波的位元模式、第18(b)圖係說明以孤立波作為指令訊號時之誤差面積的圖。

第19圖係說明眼圖的圖。

第20圖係顯示使用孤立波訊號時之觀測訊號波形的圖。

第21圖係顯示與第20圖對應之眼圖的圖。

第22圖係顯示使用孤立波進行了STL設計之結果的圖。

第23圖係已將孤立波訊號輸入至第22圖之主配線圖案2時之觀測訊號(曲線a)與指令訊號(曲線b)的訊號波形圖。

第24圖係顯示與第23圖對應之眼圖的圖。

第25圖係顯示使指令訊號之上升部分過衝，且下降部分下衝的例子的圖。

第26圖顯示使用第25圖之指令訊號進行了STL設計之結果的圖。

第27圖係顯示使用了第26圖之STL設計結果時的觀測波形的圖。

第28圖係顯示與第27圖對應之眼圖的圖。

第29圖係根據第26圖之STL設計結果，形成了主配線圖案2與分支配線圖案6的印刷基板10的外觀圖。

第30圖係顯示在第29圖的印刷基板10上所設置的觀測點對觀測波形進行觀測的測定環境的圖。

第31圖係顯示在第30圖之印刷基板10上的觀測點實測到的眼圖。

第32圖係顯示：將不使主配線圖案2為STL構造、亦不設置分支配線圖案6的一般配線圖案，形成於印刷基板10時之觀測點的眼圖。

第33圖係將250MHz的時脈訊號輸入至形成有進行了STL設計之主配線圖案2與分支配線圖案6的印刷基板10時之觀測點的訊號波形圖。

第34圖係將250MHz的時脈訊號輸入至印刷基板10，在觀測點所實測到的訊號波形。

第35圖係顯示大規模伺服器內之底板配線20的圖。

第36圖係顯示已用於實驗之底板配線20之一例的圖。

第37圖係在第36圖的觀測點的孤立波的訊號波形圖。

第38圖係顯示觀測點之眼圖的圖。

第39圖係顯示將底板配線20作為10Gbps有損失隨機訊號用STL之一例的圖。

第40圖係顯示第37圖的底板配線20的STL設計結果的圖。

第41圖係設計後的STL的觀測波形圖。

第42圖係顯示STL之眼圖的圖。

以下，將針對本發明之實施形態詳細地作說明。

第1圖係顯示本發明之一實施形態的高頻用配線構造體1的概要構成的圖。第1圖的高頻用配線構造體1係形成於絕緣基板上者，且具有對應於可傳輸例如200MHz以上之高頻訊號的傳輸線的主配線圖案2。該主配線圖案2係將複數區段3連續地連結者，各區段3的特性阻抗與區段長度可個別地設定。主配線圖案2的一端部(輸入端)透過阻尼電阻Rd可連接有高頻訊號源4，主配線圖案2的另一端部(終端部)可連接有接收器等電路零件5。

除此之外，第1圖的高頻用配線構造體1具有從主配線圖案2的預定位置分支而形成的分支配線圖案6。

在第1圖的例子中，將分支配線圖案6的一端部連接於主配線圖案2的終端部，但分支配線圖案6的一端部不須非得連接於主配線圖案2的終端部。

又，在第1圖的例子中，將分支配線圖案6的另一端部(終端部)透過終端電阻Rt而接地，藉此進行終端處理，但不須非得進行終端處理，亦可呈開放狀態。如稍後所述，使分支配線圖案6的另一端部為開放狀態較可使產生於分支配線圖案6之一端部的反射波的振幅變大。

由於分支配線圖案6非為原本的訊號傳輸路徑，因此，其配線長度係盡可能地短較好，例如設定為主配線圖案2之配線長度的10%左右。

如稍後所述，對主配線圖案2與分支配線圖案6之各配線圖案進行STL設計，藉此分割為複數區段3。如稍後所述，對於各區段3給予固有的特性阻抗。因此，在鄰接之二個區段3間的邊界會產生特性阻抗失配，發生反射波。又，主配線圖案2與分支配線圖案6的連接位置亦會發生反射波。甚至，主配線圖案2與電路零件5的連接位置亦會發生反射波。

本實施形態所採用的STL設計係對各區段3的特性阻抗進行調整，以使發生在區段3之各邊界的反射波、發生在主配線圖案2與分支配線圖案6之連接位置的反射波、以及發生在主配線圖案2與電路零件5之連接位置的反射波會互相重合而互相抵消。

依此，本實施形態之高頻用配線構造體1係積極地使反射波發生在主配線圖案2之各區段3的邊界、分支配線圖案6之各區段3的邊界、與主配線圖案2及分支配線圖案6的連接位置，並使其重合，藉此可減少主配線圖案2上的訊號波形變形。換言之，STL設計係進行如下處理：求出於觀測點可觀測出被整形程度最大之訊號波形之各區段3的寬度(作為取決特性阻抗之要件，有傳輸線的剖面積或素材，而在配線圖案的情況，一般不易根據位置任意形成其厚度或素材，因此，在本實施形態係使材料或厚度為一定，而線寬則可變化)及區段長度。

在此，將傳輸200MHz以上之高頻訊號的主配線圖案2形成於絕緣基板上時，必須把主配線圖案2視為分布常數電路(200MHz左右時，必須把10cm左右以上的配線長度視為分布常數電路)。分布常數電路具有於傳輸線路未有損失的無損失電路與有損失的有損失電路，而主配線圖案2的配線長度長達數m時，或者訊號頻率變為GHz級時，必須視為有損失電路。如上述，在有損失電路的情況下，即使進行上述STL設計，離訊號源4越遠則訊號越衰減，反射波的振幅亦變小，即使使反射波重合，反射波亦不會互相抵消。本實施形態之特徵在於：即使係有損失電路，仍可適當地進行主配線圖案2上的訊號的波形整形。因此，應留心：在本實施形態中，主配線圖案2為有損失電路。

(STL設計的基本原理)

接著，針對本實施形態所採用的STL設計作說明。

第2圖係顯示主配線圖案2與分支配線圖案6之各區段3的構造的一例的圖。各區段3之配線寬度Wi與配線長度Li係個別設定。已知傳輸線的特性阻抗係根據配線寬度而決定(配線的厚度或素材相同時)，而在具有相異之配線寬度的區段3之間，會引起特性阻抗失配，發生雜訊。本實施形態係利用該雜訊將雜訊間互相抵消，而使訊號波形成形。

STL設計係可依配線圖案之各區段3來調整配線寬度與配線長度，而進行求出在進行波形整形上最佳特性阻抗(配線寬度)與配線長度之組合的處理。在此，考慮進行各區段3的特性阻抗與配線長度之全搜尋的情況。假設區段3的數量設為15個，阻抗的種類設為10種，配線長度設為100種，則解的總數為(10×100)¹⁵=1.0×10⁴⁵，實際上不可能對此全部進行計算。此般問題稱為「組合展開問題」。對此，STL設計係利用例如將生物進化模型化之解搜尋方法，即遺傳基因演算法作為最佳化演算法，來達到有效率的演算處理。

在本實施形態之STL設計中，使用STL設計者 (STL Designer)，該STL設計者係採用了遺傳基因演算法與電路模擬器之設計系統。STL設計者係提供為例如在電腦上所執行的軟體程式。STL設計者使用電路模擬器將波形輸出，並利用遺傳基因演算法，求出該波形成為理想數位訊號的配線長度與特性阻抗的組合。

第3圖係顯示STL設計者所利用之遺傳基因演算法的處理順序的一例的流程圖。第3圖的遺傳基因演算法係利用染色體進行遺傳性的操作。例如，第4圖係顯示將染色體對映至第1圖之主配線圖案2的例子。如第4圖所示，染色體係以配線長度Li與特性阻抗Zi二種的基因所構成，1個染色體代表1個電路。在此，染色體與個體係以相同意思來使用。

在第3圖的遺傳基因演算法中，首先進行隨機作成數百個染色體的初期個體生成(步驟S1)。該等數百個染色體，即數百個電路為初期個體。使用該初期個體，進行遺傳基因演算法的解搜尋。

接著，進行交叉(步驟S2)。交叉係指將生物經由交配留有子孫一事加以模型化者，且係更換個體基因的操作。真實的生命係經由交叉而生下兼具雙親特徵的子代。本實施形態之STL設計，係使用了混合交叉(參照小野功，佐藤浩，小林重信，“利用單峰常態分配交叉UNDX之實數值GA的函數最適化”，人工智慧學會誌，vol14,no.6,pp.1146-1155,Nov.1999)。

在混合交叉中，首先從初期個體之中，選擇成為雙親的2個個體。根據此雙親的基因的值，即作為雙親之電路的配線長度與特性阻抗的值，生成複數子代個體。

首先，如第5圖所示，子代個體的生成係使雙親(Parent A,Parent B)具有Parent A(Zax,Zay)、Parent B(Zbx,Zby)2種變數，且配置於XY平面上。Zi係指成為雙親之個體所具有的特性阻抗的值。原本Zi會存在有已分割的區段3的數量，在此為了說明，將個體所具有的特性阻抗設為2種。

將雙親在X軸與Y軸的變數的差值分別設為dx、dy，將以dx與dy為兩邊的四方形區域設為區間I。並且，將區間I一一向兩側擴張α倍的區域設為區間α I。子代個體的變數的值於該區間α I的範圍內隨機決定。

以具體例而言，使用第5圖之右側所記載的數值作說明。將α的值設為0.5。將Parent A設為具有(40,30,70,…,20)的特性阻抗，Parent B具有(50,60,40,…,30)的特性阻抗。若取Parent A最開始的值40與Parent B最開始的值50的差值為10。該10對應第5圖的差值di。然後，將10乘以α為5。因此，子代個體最開始的特性阻抗的值係較小的值40減掉5，較大的值50加上5，為35~55的範圍。藉由對雙親之全部的特性阻抗進行此操作，來決定子代個體的特性阻抗的值。關於配線長度亦進行相同的操作。

若第3圖之步驟S2的交叉處理結束，則針對已進行交叉的雙親與子代個體進行適合度評估，求出各個體的評估值(步驟S3)。在此，藉由所求得之各區段3的特性阻抗與配線長度的組合作成電路，對該電路的訊號波形進行評估。

更具體而言，首先，藉由根據遺傳基因演算法所求得的阻抗與配線長度的組合，作成電路模擬器(例如SPICE(積體電路模擬的程式))的網路表(netlist)。將所作成的網路表讀入SPICE(步驟S4)，輸出波形資料(步驟S5)。所得到的波形資料係用於評估函數的計算。評估函數係計算理想波形與觀測波形的誤差面積(步驟S6)。又，在本實施例中，係根據理想波形與觀測波形的誤差面積進行評估，但亦可使用高、低(H,L)階邏輯邊界或靜止線路之最大電壓、偏向、上升時間等作為指標。高、低階邏輯邊界係表示於訊號線中高階、低階之電壓以最小長度從閾值偏離多少的指標。例如於有效線路中設閾值為0.5V，該值係越大(最大係0.5)越好，數位訊號反轉而傳播的可能性會降低。靜止線路最大電壓係指於靜止線路中作為雜訊而產生之電壓的最大值。偏向在本說明書中係表示相對於理想時脈訊號超過閾值(例如0.5V)的時刻，觀測波形超過閾值的時刻偏差多少程度的指標。該值係越接近0越好，而不易引起時點偏差等問題。上升時間係表示訊號由L變化至H時訊號的上升時間的指標，例如作為20-80%的上升時間，係使用訊號之波形由高階電壓值的20%變化至80%的時間。藉此，對訊號之重要的上升時間進行評估。

第6圖係說明誤差面積的圖。在第6圖中，理想波形I(t)與觀測波形O(t)的差值為誤差面積S。理想波形I(t)係形成進化目標的理想指令波形，而觀測波形O(t)係在STL設計中所觀測的波形。STL設計的遺傳基因演算法係進行使觀測波形O(t)進化而漸漸近似指令波形的處理，以使誤差面積變小。而輸出更接近指令波形之波形的個體，稱之為優良的解。

誤差面積S係由下列之第(1)式表示。

【數1】S=ʃ|I(t)-O(t)|dt………(1)

在上述處理順序中，若第3圖之步驟S3的適合度評估的處理結束，接下來則進行選擇處理(步驟S7)。該選擇處理係將自然淘汰加以模型化的處理。自然淘汰係指生物進化中所產生的變化於該生物所處之環境下若為有利的話，該變化會殘留下來者。在選擇處理中，首先求出各個體之下一代的易殘存程度，即該個體的優良程度，再據此形成下一世代的母群體。該下一世代的易殘存程度則稱為適合度(Fitness)。

在本實施形態之STL設計中，係將Minimum Generation Gap(MGG)應用在第3圖之步驟S7的選擇處理的模型(佐藤浩，小野功，小林重信，“遺傳基因演算法之世代交替模型的提案與評估”，人工智慧學會誌，vol.12,no.5,pp.734-744,Sep.1997)。

第7圖係MGG的概要圖。MGG係藉由盡可能地減少在世代交替時更換的個體，來抑制適合度突出之個體的特徵在個體群體內快速擴張。結果，因搜尋的中後期亦存在多樣的個體，可抑制進化在途中停止。

在MGG中，首先從母群體隨機且不放回地選出2個個體，並將其作為親代。不放回係指一旦被選出者則不放回母群體。

接著，針對已選出的親代實施交叉，生成子代個體(步驟S11)，在此，結合親代與子代的群體稱之為家族(步驟S12)。

然後，從家族之中選出1個個體。為了選出1個個體，首先要決定2個候補(步驟S13)。第1個選出最佳個體。最佳個體係指在家族之中，誤差面積之值最小、最優良的個體。第2個係從除去最佳個體之家族內，藉由因應適合度之輪盤作選擇。該輪盤係適合度越高的個體、即越優良的個體越容易被選出。將這些已選擇的個體放回原母群體，前進一世代。更具體而言，重複進行步驟S2~S8的處理至滿足預定的結束條件為止(第3圖之步驟S8)。

(有損失時脈訊號用STL設計)

接著，說明在已將時脈訊號輸入至主配線圖案2的狀態下進行STL設計的例子。如第1圖所示，本實施形態之高頻用配線構造體1具有從主配線圖案2分支而形成的分支配線圖案6，但首先，針對未設置分支配線圖案6且主配線圖案2亦不進行區段分割之一般配線圖案上的觀測點的訊號波形作說明。此時的高頻用配線構造體1如第8圖。如圖示，主配線圖案2的配線寬度一定，不進行上述STL設計。

於第8圖中，在訊號源4生成250MHz、2V振幅的時脈訊號，並輸入至主配線圖案2的一端部(輸入端部)。主配線圖案2的配線長度係5m，訊號源4的內部電阻Rd與終端電阻Rt皆固定為50歐姆。由於配線長度長達5m，故主配線圖案2為有損失配線。

第8圖係設定為進行一對一單端傳輸者，在主配線圖案2的另一端部(終端部)所設置的觀測點對訊號進行了觀測。觀測點的訊號波形(以下稱為觀測波形)變成了如第9圖的曲線a。又，第9圖的訊號波形係模擬結果。

觀測波形之高邏輯時的電壓位準係0.37V，低邏輯時的電壓位準變為-0.40V，訊號振幅係0.77V。第9圖的曲線b係從訊號源4輸入至主配線圖案2的輸入訊號，可知相對輸入訊號波形，觀測波形的振幅衰減了約20%。

看曲線a，可知觀測波形的上升與下降的曲線變成近似於充放電曲線的形狀。該原因係因為訊號損失的頻率相依性。

一般而言，頻率越高的訊號越容易遭受介電損失或集膚效應的影響。輸入訊號之波形形狀，即脈衝訊號，係各種頻率的正弦波的重合，因此包含於輸入訊號的高頻成份會遭受更大損失的影響，故如曲線a般，成為上升與下降的曲線減弱的波形。

接著，如第10圖所示，對於已將第8圖之主配線圖案2加以STL化的高頻用配線構造體1，觀測在觀測點的訊號波形。基本上，使第8圖的情況與觀測條件相同。主配線圖案2的配線長度係設為5m，輸入訊號的頻率係設為 250MHz、2V振幅。

第10圖係顯示STL設計結果，即各區段3的特性阻抗與區段長度的值。這些值係利用第3圖所示之遺傳基因演算法而求得者。

第11圖係第10圖之高頻用配線構造體1的觀測點的訊號波形圖。若觀視第11圖的訊號波形，可知：在第10圖的高頻用配線構造體1中，觀測波形(曲線a)的訊號振幅小於第9圖的訊號振幅，STL設計之波形整形未適當地進行。考量其理由係因為：當主配線圖案2變長，在各區段3所反射的反射波的振幅會變小，即使使反射波間重合，反射波間亦不會抵消，雜訊成份會殘留。

對此，如第1圖所示，考慮了將分支配線圖案6重新連接於觀測點並將其區段化，使在觀測點的反射波的振幅變大。

第12圖係顯示第1圖之高頻用配線構造體1的STL設計參數的圖。輸入訊號與指令訊號係使用了HSPICE內部的脈衝訊號。指令訊號係將輸入訊號於電壓正方向變大0.4V，電壓負方向變大0.4V者，也就是使用了2.8V、250MHz的時脈訊號。將指令訊號的訊號振幅變大了的理由係因為：在STL設計的模擬結果中具有小於實測值的訊號振幅的傾向，因此為了獲得近似實測值的信號振幅而為之。

第13圖係顯示第1圖之主配線圖案2與分支配線圖案6之各區段3的特性阻抗與區段長度(設計結果)的圖，第14圖係已將第13圖的設計結果圖示化的圖。第14圖的橫軸係配線長度，縱軸係特性阻抗。

從第14圖可知：相對於主配線圖案2的特性阻抗僅在觀測點附近的區段3會變化，分支配線圖案6的特性阻抗係在各區段3會變化。

第15圖係根據第13圖及第14圖的STL設計結果，而製作成高頻用配線構造體1的觀測波形圖，曲線a係表示觀測波形，曲線b係表示輸入訊號波形。如圖示，可知觀測波形的訊號振幅變成與輸入訊號的訊號振幅相同程度。

第16圖係使未設置分支配線圖案6且亦不採用STL設計之第9圖的觀測波形(曲線a)與第15圖的觀測波形(曲線b)重合的圖。從第16圖可知：藉由設置分支配線圖案6，並將主配線圖案2與分支配線圖案6加以區段化，可大幅地抑制在觀測點的訊號的衰減。

(有損失配線的隨機訊號用STL的設計與實測實驗)

第16圖等所示之觀測結果，係從訊號源4將一定週期的時脈訊號輸入至主配線圖案2者。輸入至主配線圖案2的訊號非僅限於一定週期的時脈訊號，亦可能有輸入其頻率係以任意時刻變化之隨機訊號的情況。對此，針對將隨機訊號輸入至第1圖之主配線圖案2的一端部(輸入端部)時的波形變形來進行探討。

隨機訊號的波形變形係因符碼間干擾(ISI：Inter Symbol Interference)所引起。如第17圖所示，符碼間干擾係指某一位元資訊接受其之前的位元資訊的影響，而在訊號波形發生變形。隨機訊號並非係交互地重複0、1，而係0、1隨機地出現，因此，因位元資訊的切換而發生的反射波互相干擾，故而引起符碼間干擾。

由於STL設計係在配線圖案上的各區段3間有目的地使反射波發生者，有關會出現各式各樣位元模式的隨機訊號，容易引起符碼間干擾。因此，使用隨機訊號進行主配線圖案2與分支配線圖案6的STL設計時，必須進行區段化，以使在主配線圖案2的傳輸線上盡量不受鄰接之位元的影響。以下係將隨機訊號給予主配線圖案2而進行主配線圖案2及分支配線圖案6的STL設計，稱其為隨機訊號用STL。

在隨機訊號用STL中，供給預定之位元模式的孤立波訊號至主配線圖案2，來取代供給一定週期的時脈訊號至主配線圖案2。在此，如第18(a)圖所示，孤立波係指在1之後0持續複數個位元的串列位元模式訊號。又，亦可使將1、0反轉的位元模式作為孤立波。

若將孤立波訊號輸入至主配線圖案2，則因1的上升、下降會發生雜訊，該雜訊在1之後所持續的複數個位元的0之間，係作為反射波而殘留。此為殘反射。持續於孤立波之1的0，會持續至因1的上升、下降而發生的雜訊所造成的反射波幾乎消失為止。

隨機訊號用STL係將指令訊號設為孤立波，因此，觀測訊號本來也是孤立波。因此，將以第18(b)圖之斜線部分表示的殘反射的誤差面積進行計算，為使該誤差面積變小，針對主配線圖案2與分支配線圖案6進行STL設計。

如上述，隨機訊號用STL係使用孤立波作為指令訊號，而針對隨機訊號的回應的評估係使用眼圖。眼圖亦使用在PCI-EXPRESS或DDR3等高速傳輸系的訊號品質評估，為隨機訊號之一般的評估方法。

第19圖係說明眼圖的圖。眼圖係將隨機訊號依各1位元的期間t進行切割，並將其重合者。眼圖之命名由來係因為其形狀相似於人類的眼睛。在眼圖中，波形的變形越小、眼睛開得越大，評估為良好的眼圖。相反地，波形的變形越大、眼睛開得越小，評估為不良的眼圖。在本實施形態中，眼圖的評估係藉由在眼中心的電壓幅度、閾值的時間幅度與在振幅的20%~80%的上升、下降時間進行評估。

首先，與第8圖相同，在未有分支配線圖案6，且不使主配線圖案2為STL構造的狀態下，從訊號源4將孤立波訊號輸入至主配線圖案2，藉由模擬在觀測點對訊號波形進行了觀測。孤立波訊號係設為2V振幅、250MHz的頻率。結果，獲得了如第20圖的訊號波形。又，此時的眼圖如第21圖。

第20圖的曲線a係觀測訊號，曲線b係指令訊號。相較於指令訊號，觀測訊號衰減，且上升的曲線減弱。又，眼圖本來的電壓幅度亦應為1.0V、時間幅度應為2.0ns，但如第21圖，電壓幅度只有0.54V，為原本的一半左右。關於時間幅度，損失的影響未太大，為1.79ns。

接著，在將與第18(a)圖相同的孤立波訊號輸入至主配線圖案2的狀態下，與第1圖相同，針對主配線圖案2與分支配線圖案6兩者進行了STL設計。結果，各區段3的特性阻抗與區段長度如第22圖。

第23圖係已將孤立波訊號輸入至第22圖之主配線圖案2時之觀測訊號(曲線a)與指令訊號(曲線b)的訊號波形圖，第24圖係眼圖。

從第23圖可知，觀測訊號的振幅約1.1V，變為低於指令訊號的振幅約0.1V的結果。考量振幅減少了的理由係因為：孤立波只有1波，因此用以進行波形整形的反射波不足，無法使振幅完全上升。

又，從第24圖可知：眼圖的電壓幅度為0.83V、時間幅度為1.86ns、上升時間為0.73ns、下降時間為0.70ns，眼圖的眼睛的左上與左下的部分削減。

第23圖的觀測波形(曲線a)係上升部分與下降部分減弱。對此，本發明者認為：使指令訊號的上升部分過衝，且下降部分下衝，藉此，應可抑制觀測波形的上升部分與下降部分的減弱，並恢復眼圖之削減的上升、下降部分。具體而言，如第25圖所示，使用使波形的上升部分過衝，且下降部分下衝的指令訊號，重新進行了主配線圖案2與分支配線圖案的STL設計。結果，得到了如第26圖所示的STL設計結果。

使用第26圖之STL設計結果進行了模擬的結果，得到了如第27圖的觀測波形(曲線a)與第28圖的眼圖。如第27圖所示，觀測訊號(曲線a)的波形變成了近似指令訊號(曲線b)的波形。又，從第28圖可知：眼睛的電壓幅度為0.93V、時間幅度為1.96ns、上升時間為0.57ns、下降時間為0.58ns，於全部項目獲得優於第24圖之眼圖的良好結果。

在第22圖與第26圖的STL設計結果中，因主配線圖案2之各區段3的參數(特性阻抗與區段長度)未有相當程度的變化，即使主配線圖案2未進行STL設計、配線寬度設為均等，僅對分支配線圖案6進行STL設計、進行區段分割，亦可適當地進行主配線圖案2上的訊號波形整形。此時，不須將主配線圖案2分割為區段且於各區段決定參數，而能使STL設計的處理大幅簡單化。

第29圖係根據第26圖的STL設計結果，形成了主配線圖案2與分支配線圖案6的印刷基板10的外觀圖。第29圖的印刷基板10係橫為40cm、縱為20cm。輸入訊號係使用127週期的疑似亂數位元模式，其係將變數設為x，並使用了原始多項式第(2)式而得者。

x⁷/x⁷+x²+1………(2)

第30圖係顯示在第29圖的印刷基板10上所設置的觀測點對觀測波形進行觀測的測定環境的圖。從脈衝產生器11將250MHz的擬隨機數位元模式訊號輸入至印刷基板10上的主配線圖案2的一端部(輸入端部)。於主配線圖案2與分支配線圖案6的連接位置所設置的觀測點，透過主動式探針連接有示波器12，以取樣率10GS/s觀測訊號波形。

第31圖係在第30圖之印刷基板10上的觀測點實測到的眼圖。從第31圖可知：電壓幅度為0.84V、時間幅度為1.74V，相較於第28圖所示之模擬所形成的眼圖，眼睛稍小。

作為比較例，第32圖係將不使主配線圖案2為STL構造、亦不設置分支配線圖案6的一般配線圖案，形成於印刷基板10時，在觀測點的眼圖觀測結果。相較於第21圖，第32圖的眼睛亦稍小，抖動變得非常地大。

若將第31圖的眼圖與第32圖作比較，使用了本發明之STL設計者眼睛開的非常地大，且抖動情形亦大幅地改善。

在第17圖~第31圖中，說明了將孤立波訊號輸入至主配線圖案2而進行STL設計的例子，但藉由此般方法進行了STL化的主配線圖案2及分支配線圖案6，應亦可利用於目的為輸入時脈訊號之情況。思及此般想法的理由係：孤立波的整形係同時進行高頻成份的恢復與消除對相鄰位元的影響兩者。因此，即使對於鄰接的位元資訊為經常變化的時脈訊號，亦可一面恢復高頻成分，一面避免對相鄰位元的影響。

第33圖係取代隨機訊號而將250MHz的時脈訊號輸入至形成有進行了STL設計之主配線圖案2與分支配線圖案6的印刷基板10時之觀測點的訊號波形圖。

第33圖係藉由模擬所得到的訊號波形，實際上將 250MHz的時脈訊號輸入至上述印刷基板10，在觀測點所實測到的訊號波形如第34圖。可知第34圖的訊號波形係高階與低階的邏輯邊界皆為原本的0.48V，即使在實測實驗中，亦變成非常地近似理想的時脈訊號。由此事可知：藉由使用上述孤立波進行STL設計，能以高訊號品質傳輸時脈訊號與隨機訊號兩者。

依此，已可確認使用孤立波進行了STL設計的高頻用配線構造體1於時脈訊號的輸入、隨機訊號的輸入上皆有效，但對輸入時脈訊號的主配線圖案2進行STL設計時，比較第16圖與第33圖的訊號波形可知：使用了時脈訊號者較能對主配線圖案2上的觀測訊號波形理想地進行整形。

根據以上，可說：關於輸入時脈訊號的配線圖案，宜使用時脈訊號進行STL設計，而關於輸入位址訊號、資料訊號或者控制訊號的配線圖案，宜使用孤立波訊號進行STL設計。

(現行對傳輸界限距離的STL的適用性)

現今，傳輸線路的損失為大問題之系統之一，有如第35圖所示之大規模伺服器內的底板配線20。底板21係指在大規模且高性能的伺服器中，作為相異之印刷基板22間的通訊路徑所使用的相互連接用的印刷配線板。由於該底板21上的訊號快速且傳輸距離長，因此，10Gbps、70cm可謂之現今可傳輸的界限(http：//pr.fujitsu.com/ip/news/2011/02/24-2.html)。

又，作為挑戰10Gbps、70cm之界限的開發，報告有使用了主動元件之方法(Hidaka,Y.Horie,T.Koyanagi,Y.Miyoshi,T.Osone,H.Parikh,S.Reddy,S.Shibuya,T.Umezawa,Y.Walker,W.W.“A 4-channel 10.3Gb/s transceiver with adaptive phase equalizer for 4-to4ldB loss PCB channel.”ISSCC Dig.Tech.Papers,pp.346-348,Feb,2011)。

對此，本實施形態係對10Gbps、70cm的印刷配線板上的底板配線20進行STL設計，嘗試只在被動元件進行波形整形，並對其進行評估。

首先，以未進行STL設計的配線圖案進行了實驗。第36圖係顯示已用於實驗之底板配線20之一例的圖。第36圖的底板配線20與第8圖的主配線圖案2，除了配線長度相異之外，其他皆相同，且係由具有均等配線寬度之70cm的主配線圖案20形成。該主配線圖案20的一端部輸入有2.0V、10Gbps的孤立波訊號，另一端部設有觀測點，進行單端一對一傳輸。

第37圖係在第36圖的觀測點的孤立波訊號波形圖。第38圖係觀測點之眼圖。可知振幅衰減約30%，為0.71V。

第37圖的曲線a係觀測訊號波形，曲線b係指令訊號波形。若與第20圖的配線長度5m、250MHz之孤立波回應的訊號波形比較，可知上升、下降更為減弱。考量了這係因為：由於10Gbps的超高速訊號，集膚效應與介電損失的影響會變大。

從第38圖的眼圖可知：若係理想的訊號，眼睛的電壓幅度為1.0V、時間幅度為100ps，但電壓幅度係原本一半以下的0.44V、時間幅度係小於原本的約25%為74.7ps。又，上升時間與下降時間分別為54.2ps、52.8ps。

接著，第39圖係顯示將底板配線20作為10Gbps有損失隨機訊號用STL之一例的圖。在此，底板配線(主配線圖案)20的配線長度設為70cm，從觀測點分支成的分支配線圖案6的配線長度設為10cm。分支配線圖案6的區段分割數設為12，相較於第26圖的分支配線圖案6，更增加了區段分割數。理由係因為：由於分支配線圖案6的區段3對波形整形係重要的，且頻率為10Gbps非常地高，因而為了恢復高頻率成份，須要更細的區段3。輸入訊號與指令訊號為10Gbps的孤立波。

第40圖係顯示第37圖的底板配線20的STL設計結果的圖。在這次的STL中，幾乎全部的區段3的特性阻抗為50歐姆，只有最接近分支配線圖案6上的觀測點的區段3為110歐姆。

第41圖係設計後的STL的觀測波形圖，第42圖係STL的眼圖。第41圖的實線a係觀測訊號波形，實線b係指令訊號波形。可知孤立波的振幅為0.96V，損失可恢復。又，可知在第37圖中很久才完全下降至零的波形，在第41圖中可快速地下降至零。然而，與理想的指令波形間，在上升部分與下降部分波形有差異，尚有改善的餘地。

第42圖的眼圖的眼睛的電壓幅度係0.85V、時間幅度係94.7ps，可知恢復損失且近似理想的眼圖。且，上升時間與下降時間亦分別改善為40.0ps、40.1ps。

總結以上，在本實施形態中，將配線長度長的主配線圖案2形成於絕緣基板上時，形成從主配線圖案2分支的分支配線圖案6，亦對分支配線圖案6加以STL化。

在進行具體的STL設計時，在已將時脈訊號輸入至主配線圖案2的輸入端部的狀態下，已對主配線圖案2與分支配線圖案6之各區段3的特性阻抗與區段長度進行調整。已確認：藉此，在觀測點的雜訊會減少，訊號可適當地進行整形。

又，在取代時脈訊號而將孤立波訊號輸入至主配線圖案2的輸入端部的狀態下，亦一起進行對主配線圖案2與分支配線圖案6之各區段3的特性阻抗與區段3進行調整的STL設計。已可確認進行了此般STL設計的高頻用配線構造體1於隨機訊號與時脈訊號兩者的傳輸上皆有效。

更進一步，為了因應在觀測點的訊號波形的上升部分與下降部分減弱的問題，使在STL設計時的遺傳基因演算法所使用的指令訊號波形的上升部分過衝，且下降部分下衝，而進行了STL設計時，可抑制觀測訊號波形的上升部分與下降部分的減弱。

本發明之態樣不限定於上述各個實施形態，亦包含相關領域者可想到的各式各樣的變化，本發明之效果亦不限定於上述內容。即，可在未脫離由專利請求範圍所規範之內容及其均等物所導出之本發明的概念性思想及主旨的範圍內，作各式各樣的追加、變更及部分的削除。

1‧‧‧高頻用配線構造體

2‧‧‧主配線圖案

3‧‧‧區段

4‧‧‧訊號源

5‧‧‧電路零件

6‧‧‧分支配線圖案

S1~S8、S11~S14‧‧‧步驟

10、22‧‧‧印刷基板

11‧‧‧脈衝產生器

12‧‧‧示波器

20‧‧‧底板配線

21‧‧‧底板

a、b‧‧‧曲線

Li‧‧‧配線長度

I((t)‧‧‧理想波形

O(t)‧‧‧觀測波形

Rd‧‧‧阻尼電阻

Rt‧‧‧終端電阻

S‧‧‧誤差面積

Wi‧‧‧配線寬度

Zi‧‧‧特性阻抗

第3圖係顯示STL設計者所利用之遺傳基因演算法的處理順序的一例的流程圖。