JP2013255126A - 高周波用配線構造体、高周波用実装基板、高周波用配線構造体の製造方法および高周波信号の波形整形方法 - Google Patents

高周波用配線構造体、高周波用実装基板、高周波用配線構造体の製造方法および高周波信号の波形整形方法 Download PDF

Info

Publication number
JP2013255126A
JP2013255126A JP2012130181A JP2012130181A JP2013255126A JP 2013255126 A JP2013255126 A JP 2013255126A JP 2012130181 A JP2012130181 A JP 2012130181A JP 2012130181 A JP2012130181 A JP 2012130181A JP 2013255126 A JP2013255126 A JP 2013255126A
Authority
JP
Japan
Prior art keywords
wiring pattern
signal
frequency
waveform
main wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012130181A
Other languages
English (en)
Other versions
JP5246899B1 (ja
Inventor
Moritoshi Yasunaga
永 守 利 安
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Tsukuba NUC
Original Assignee
University of Tsukuba NUC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Tsukuba NUC filed Critical University of Tsukuba NUC
Priority to JP2012130181A priority Critical patent/JP5246899B1/ja
Priority to PCT/JP2013/052016 priority patent/WO2013183317A1/ja
Application granted granted Critical
Publication of JP5246899B1 publication Critical patent/JP5246899B1/ja
Publication of JP2013255126A publication Critical patent/JP2013255126A/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations
    • H05K1/025Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09218Conductive traces
    • H05K2201/09254Branched layout
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09727Varying width along a single conductor; Conductors or pads having different widths

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Structure Of Printed Boards (AREA)
  • Dc Digital Transmission (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

【課題】配線パターンの配線長が長くても適切に信号の波形整形を行える。
【解決手段】高周波用配線構造体1は、高周波信号が伝送される伝送線に対応する主配線パターン2の所定箇所から分岐して形成される分岐配線パターン3を備える。分岐配線パターン3は、それぞれが個別に設定される特性インピーダンスおよびセグメント長を有する複数のセグメントを連続的に繋げたものである。分岐配線パターン3の固有の特性インピーダンスおよびセグメント長は、分岐配線パターンにおける隣接する二つのセグメント同士の境界で発生される反射波が主配線パターン上の信号に重畳されて伝送線を伝搬する高周波信号の波形が伝送線上の観測点において成形されるように定められる。
【選択図】図1

Description

本発明は、高周波信号の信号波形を成形する高周波用配線構造体、高周波用実装基板、高周波用配線構造体の製造方法および高周波信号の波形整形方法に関する。
現在、CPUなどのVLSI内部で伝送されるデジタル信号の動作周波数は一般に数GHzほどである。これに対して、プリント基板などのVLSI外部の動作周波数は800MHz程度であり、VLSIの内部と外部で動作周波数に大きな差がある。この差がボトルネックとなり、高速伝送が実現できていない(非特許文献1参照)。
信号の周波数が高くなるほど、波長は短くなり、外乱の影響を受けやすくなるため、信号を波として扱う必要がある。高周波信号用の配線パターンが形成されたプリント基板では、配線パターンを、波の伝わりにくさを表す特性インピーダンスを持つ伝送線として扱う必要がある。
伝送線に接続されるLSIやメモリモジュールなどは、等価的にキャパシタとして表すことができる。このキャパシタと伝送線との接続点では、特性インピーダンスが小さくなり、特性インピーダンスの不整合が生じる。このため、伝搬する波の一部が反射されて、ノイズが発生する。
このノイズを抑制するために、例えば負荷トレース法(非特許文献2参照)やSSTL(Stub Series Terminated Logic)法(非特許文献3参照)などが提案されている。
負荷トレース法は、接続される負荷容量によって特性インピーダンスが変化することに着目して、配線の幅を局所的に変えることで特性インピーダンスを一定にしてノイズの発生を抑制する手法である。
しかしながら、デジタル信号がGHz級になると、波長が非常に短くなり、負荷トレース法では局所的にインピーダンスを変えた部分自身でノイズが発生してしまい、ノイズを抑制できない。負荷トレース法では、波形整形が難しいことをプリント基板を用いて実測実験で確認した文献も公表されている(非特許文献4参照)。
また、SSTL法では、反射が大きすぎてノイズを抑制できない場合が起こり得る。
上述した負荷トレース法やSSTL法などの従来の手法の問題点を解決するために、本発明者は、配線パターンを複数のセグメントに分割して、隣接する二つのセグメントの境界で積極的に反射を発生させ、反射波を重ね合わせて信号の波形歪みを減少させるセグメント分割伝送線(STL:Segmental Transmission Line)設計手法を提案した(特許文献1参照)。
特開2005−150644号公報
碓井有三,"ボード設計者のための分布定数回路のすべて,"碓井有三(自費出版),2000 直野典彦,中村祥恵,"高速デジタルシステム設計法詳説,"日経BP社,2001 M.Taguchi,"High-speed,small-amplitude I/O interface circuit for memory bus application,"IEICE Trans. Electoron.,vol.E77-C,no.12,pp.1944-1950,Dec.1994 石黒将巳,"高い信号品質を保つセグメント分割伝送線の応用と実測評価",筑波大学大学院システム情報工学研究科修士論文,Mar. 2011
しかしながら、特許文献1に記載された手法では、信号を伝送する配線パターンによる信号の損失は特に考慮に入れていなかった。現実には、配線パターンが長くなるほど、信号の減衰度が大きくなる。信号の減衰度が大きくなると、上述したSTL設計にて配線パターンをセグメント化しても、各セグメントの境界で発生する反射波の振幅も小さくなり、反射波同士が重ね合わされても、互いに打ち消し合わなくなり、信号の歪みをなくすことができなくなる。
そこで、本発明は、配線パターンの配線長が長くても適切に信号の波形整形を行うことが可能な高周波用配線構造体、高周波用配線構造体の形成方法および高周波信号の波形整形方法を提供するものである。
上記の課題を解決するために、本発明の一態様では、高周波信号が伝送される伝送線に対応する主配線パターンを備える高周波用配線構造体が提供される。前記主配線パターンの所定箇所から分岐して形成される分岐配線パターンを備える。前記分岐配線パターンは、それぞれが個別に設定される特性インピーダンスおよびセグメント長を有する複数のセグメントを連続的に繋げたものである。前記分岐配線パターンの前記固有の特性インピーダンスおよびセグメント長は、隣接する二つの前記セグメント同士の境界で発生される反射波が前記主配線パターン上の信号に重畳されて前記伝送線を伝搬する前記高周波信号の波形が当該伝送線上の観測点において成形されるように定められている。
また、本発明の他の一態様では、高周波信号が伝送される伝送線に対応する主配線パターンを備える高周波用配線構造体の製造方法が提供される。前記主配線パターン上の所定箇所から枝分かれした分岐配線パターンは、それぞれが個別に設定される特性インピーダンスを有する複数のセグメントを連続的に繋げたものである。前記主配線パターンの入力端に所定の信号波形を持つ教師信号を入力した状態で、前記主配線パターンを伝搬する前記教師信号に応じた高周波信号の波形歪みを減少させる反射波が前記分岐配線パターンの隣接する二つの前記セグメント同士の境界で発生されて、前記反射波が前記主配線パターン上の信号に重畳されて前記伝送線を伝搬する前記高周波信号の波形が当該伝送線上の観測点において成形されるように、最適化アルゴリズムを用いて前記複数のセグメントのそれぞれの前記特性インピーダンスおよびセグメント長を設計する。
本発明によれば、高周波信号を伝送する配線パターンの配線長が長くても、適切に信号の波形整形を行うことができる。
本発明の一実施形態による高周波用配線構造体1の概略構成を示す図。 主配線パターン2と分岐配線パターン6の各セグメント3の構造の一例を示す図。 STLデザイナが利用する遺伝的アルゴリズムの処理手順の一例を示すフローチャート。 図1の主配線パターン2に染色体をマッピングした例を示す図。 子個体の生成を説明する図。 誤差面積を説明する図。 MGGの概略図。 通常配線パターンが形成された高周波用配線構造体の概略構成を示す図。 通常配線パターン上の観測波形を示す図。 図8の主配線パターン2をSTL化した高周波用配線構造体の概略構成を示す図。 図9の高周波用配線構造体1の観測点の信号波形図。 図1の高周波用配線構造体1のSTL設計パラメータを示す図。 図1の主配線パターン2と分岐配線パターン6の各セグメント3の特性インピーダンスとセグメント長を示す図。 図12の観測結果をグラフ化した図。 図13および図14のSTL設計結果に基づいて作製された高周波用配線構造体1の観測波形図。 分岐配線パターン6を設けずにSTL設計も採用しない図8の観測波形(曲線a)と図15の観測波形(曲線b)とを重ね合わせた図。 シンボル間干渉を説明する図。 (a)は孤立波のビットパターン、(b)は孤立波を教師信号とする場合の誤差面積を説明する図。 アイパターンを説明する図。 孤立波を用いた場合の観測信号波形を示す図。 図20に対応するアイパターンを示す図。 孤立波を用いてSTL設計を行った結果を示す図。 図22の主配線パターン2に孤立波信号を入力した場合の観測信号(曲線a)と教師信号(曲線b)の信号波形図。 図23に対応するアイパターンを示す図。 教師信号の立ち上がり部分をオーバーシュートさせ、かつ立ち下がり部分をアンダーシュートさせる例を示す図。 図25の教師信号を用いてSTL設計を行った結果を示す図。 図26のSTL設計結果を用いた場合の観測波形を示す図。 図27に対応するアイパターンを示す図。 図26のSTL設計結果に基づいて主配線パターン2と分岐配線パターン6を形成したプリント基板10の外観図。 図29のプリント基板10上に設けた観測点で観測波形を観測する測定環境を示す図。 図30のプリント基板10上の観測点で実測されたアイパターンを示す図。 主配線パターン2をSTL構造にせず、分岐配線パターン6も設けない通常配線パターンをプリント基板10上に形成した場合の観測点でのアイパターンを示す図。 STL設計を行った主配線パターン2と分岐配線パターン6が形成されたプリント基板10に250MHzのクロック信号を入力した場合の観測点の信号波形図。 プリント基板10に250MHzのクロック信号を入力して観測点で実測した信号波形。 大規模サーバ内のバックプレーン配線20を示す図。 実験に用いたバックプレーン配線20の一例を示す図。 図36の観測点での孤立波の信号波形図。 観測点におけるアイパターンを示す図。 バックプレーン配線20を10Gbps有損失ランダム信号用STLとした例を示す図。 図37のバックプレーン配線20のSTL設計結果を示す図。 設計後のSTLの観測波形図。 STLのアイパターンを示す図。
以下、本発明の実施の形態について、詳細に説明する。
図1は本発明の一実施形態による高周波用配線構造体1の概略構成を示す図である。図1の高周波用配線構造体1は、絶縁基板上に形成されるものであり、例えば200MHz以上の高周波信号が伝送可能な伝送線に対応する主配線パターン2を備えている。この主配線パターン2は、複数のセグメント3を連続的に繋げたものであり、各セグメント3の特性インピーダンスとセグメント長は個別に設定可能とされている。主配線パターン2の一端部(入力端)には、ダンピング抵抗Rdを介して高周波信号源4が接続可能とされ、主配線パターン2の他端部(終端部)にはレシーバ等の回路部品5が接続可能とされている。
この他、図1の高周波用配線構造体1は、主配線パターン2の所定箇所から分岐して形成される分岐配線パターン6を備えている。
図1の例では、主配線パターン2の終端部に分岐配線パターン6の一端部を接続しているが、分岐配線パターン6の一端部は必ずしも主配線パターン2の終端部に接続する必要はない。
また、図1の例では、分岐配線パターン6の他端部(終端部)を終端抵抗Rtを介して接地することで、終端処理を行っているが、必ずしも終端処理を行う必要はなく、開放状態にしてもよい。後述するように、分岐配線パターン6の他端部を開放状態にした方が分岐配線パターン6の一端部に生じる反射波の振幅を大きくできる。
分岐配線パターン6は、本来の信号伝送経路ではないため、その配線長ができるだけ短い方がよく、例えば、主配線パターン2の配線長の10%程度に設定される。
主配線パターン2と分岐配線パターン6のそれぞれは、後述するように、STL設計を行うことで、複数のセグメント3に分割されている。後述するように、各セグメント3には固有の特性インピーダンスが与えられる。このため、隣接する二つのセグメント3同士の境界で特性インピーダンスの不整合が生じ、反射波が発生する。また、主配線パターン2と分岐配線パターン6との接続箇所でも反射波が発生する。さらに、主配線パターン2と回路部品5との接続箇所でも反射波が発生する。
本実施形態が採用するSTL設計では、セグメント3の各境界で発生する反射波、主配線パターン2と分岐配線パターン6との接続箇所で発生する反射波、および主配線パターン2と回路部品5との接続箇所で発生する反射波が相互に重複し合って互いに打ち消し合うように、各セグメント3の特性インピーダンスを調整する。
このように、本実施形態による高周波用配線構造体1は、主配線パターン2の各セグメント3の境界と、分岐配線パターン6の各セグメント3の境界と、主配線パターン2および分岐配線パターン6の接続箇所とで積極的に反射波を発生させて、これらを重ね合わせることで、主配線パターン2上の信号の波形歪みを減少させることができる。言い換えると、STL設計では、観測点において最も整形された信号波形が観測される各セグメント3の幅(特性インピーダンスを決定付ける要素として、伝送線の断面積や素材があるが、配線パターンの場合はその厚さや素材を場所によって任意に形成することは一般に困難であるため、本実施形態では材料や厚さは一定とし、線幅を可変とする)とセグメント長を求める処理を行う。
ここで、200MHz以上の高周波信号を伝送する主配線パターン2を絶縁基板上に形成する場合、主配線パターン2を分布定数回路とみなす必要がある(200MHz程度の場合、10cm程度以上の配線長は分布定数回路とみなす必要がある)。分布定数回路には、伝送線路に損失のない無損失回路と損失のある有損失回路とがあるが、主配線パターン2の配線長が数mに及ぶ場合や、信号周波数がGHz級になる場合は、有損失回路とみなす必要がある。上述したように、有損失回路の場合、上述したSTL設計を行っても、信号源4から遠方になるほど、信号が減衰してしまい、反射波の振幅も小さくなって、反射波同士を重ね合わせても、反射波が消し合わなくなる。本実施形態は、有損失回路であっても、主配線パターン2上の信号の波形整形を適切に行えることを特徴としている。よって、本実施形態では、主配線パターン2が有損失回路であることを念頭に置いている。
(STL設計の基本原理)
次に、本実施形態が採用するSTL設計について説明する。
図2は主配線パターン2と分岐配線パターン6の各セグメント3の構造の一例を示す図である。各セグメント3は、配線幅Wiと配線長Liがそれぞれ個別に設定されている。伝送線の特性インピーダンスは、配線幅によって決まることが知られており(配線の厚さや素材が均一の場合)、異なる配線幅を持つセグメント3間では、特性インピーダンスの不整合が起こり、ノイズが発生する。本実施形態は、このノイズを利用して、ノイズ同士を打ち消し合って信号波形を成形する。
STL設計では、配線パターンの各セグメント3ごとに配線幅と配線長を調整できるようにして、波形整形を行うのに最適な特性インピーダンス(配線幅)と配線長の組合せを求める処理を行う。ここで、各セグメント3の特性インピーダンスと配線長の全探索を行う場合を考える。仮に、セグメント3の数を15個、インピーダンスの種類を10種類、配線長を100種類とすると、解の総数は(10×100)15=1.0×1045となり、これを全て計算するのは事実上不可能である。このような問題は「組合せ爆発問題」と呼ばれる。そこで、STL設計では、最適化アルゴリズムとして、例えば、生物の進化をモデリングした解探索手法である遺伝的アルゴリズムを用いて、効率的な演算処理を図っている。
本実施形態によるSTL設計では、遺伝的アルゴリズムと回路シミュレータを用いた設計システムであるSTLデザイナを使用する。STLデザイナは、例えばコンピュータ上で実行されるソフトウエアプログラムとして提供される。STLデザイナは、回路シミュレータを用いて波形を出力し、この波形が理想的なデジタル信号となるような配線長と特性インピーダンスの組合せを遺伝的アルゴリズムを利用して求める。
図3はSTLデザイナが利用する遺伝的アルゴリズムの処理手順の一例を示すフローチャートである。図3の遺伝的アルゴリズムでは、染色体を用いて遺伝的な操作を行う。例えば、図4は図1の主配線パターン2に染色体をマッピングした例を示している。図4に示すように、染色体は、配線長Liと特性インピーダンスZiの2種類の遺伝子で構成されており、1つの染色体が1つの回路を表す。ここで、染色体と個体は同じ意味で用いる。
図3の遺伝的アルゴリズムでは、まず数百個の染色体をランダムに作成する初期個体生成を行う(ステップS1)。これら数百個の染色体、すなわち数百個の回路が初期個体となる。この初期個体を使って、遺伝的アルゴリズムでの解探索を行う。
次に、交叉を行う(ステップS2)。交叉とは、生物が交配によって子孫を残すことをモデル化したもので、個体の遺伝子を入れ替える操作である。実際の生命では、交叉により、両親の特徴を兼ね備えた子が生まれる。本実施形態によるSTL設計では、ブレンド交叉を用いた(小野功,佐藤浩,小林重信,”単峰性正規分布交叉UNDXを用いた実数値GAによる関数最適化”,人工知能学会誌,vol14,no.6,pp.1146-1155,Nov. 1999参照)。
ブレンド交叉では、まず、初期個体の中から、両親となる2つの個体を選ぶ。この両親の遺伝子の値、つまり両親となる回路の配線長と特性インピーダンスの値をもとに複数の子個体を生成する。
子個体の生成は、まず、図5に示すように、両親(ParentA, ParentB)に、ParentA(Zax, Zay)、ParentB(Zbx, Zby)の2種類の変数を持たせて、XY平面上に配置する。Ziとは、両親となる個体の持つ特性インピーダンスの値である。本来は、分割したセグメント3の数だけZiが存在するが、ここでは説明のために個体の持つ特性インピーダンスは2種類とする。
両親のX軸とY軸での変数の差をそれぞれdx、dyとし、dxとdyを二辺とする四角形の領域を区間Iとする。そして、区間Iを両側にα倍ずつ拡張した領域を区間αIとする。子個体の変数の値は、この区間αIの範囲でランダムに決定される。
具体例として、図5の右側に記載された数値を用いて説明する。αの値は0.5とする。ParentAは(40,30,70,…,20)の特性インピーダンスを持ち、ParentBは(50,60,40,…,30)の特性インピーダンスを持つとする。ParentAの最初の値である40とParentBの最初の値である50との差を取ると、10になる。この10が図5の差diに対応する。そして、この10をα倍すると、5になる。このため、子個体の最初の特性インピーダンスの値は、小さい方の値である40から5を引いて、大きい方の値である50に5を足して、35〜55の範囲となる。この操作を両親のすべての特性インピーダンスに対して行うことで、子個体の特性インピーダンスの値を決定する。配線長に関しても、同様の操作を行う。
図3のステップS2の交叉の処理が終了すると、交叉が行われた両親と子個体について、適合度評価を行って、各個体の評価値を求める(ステップS3)。ここでは、求めた各セグメント3の特性インピーダンスと配線長の組合せで回路を作成し、その回路の信号波形を評価する。
より具体的には、まず、遺伝的アルゴリズムによって求めたインピーダンスと配線長の組合せで回路シミュレータ(例えばSPICE)のネットリストを作成する。作成したネットリストをSPICEに読み込んで(ステップS4)、波形データを出力する(ステップS5)。得られた波形データは、評価関数の計算に用いられる。評価関数は、理想波形と観測波形との誤差面積を計算する(ステップS6)。なお、本実施例では理想波形と観測波形との誤差面積により評価をしているが、H, L レベル論理マージンや、静止線路の最大電圧、スキュー、立ち上がり時間、などを指標として使用することができる。H, L レベル論理マージンとは、信号線においてH レベル、Lレベルにおける電圧がしきい値から最小長さでどれくらい離れているかを表す指標である。例えば、アクティブ線路においてはしきい値を0.5V とし、この値が大きい(最大0.5)ほど良く、デジタル信号が反転して伝わってしまう可能性が低くなる。静止線路最大電圧とは、静止線路において、ノイズとして生じてしまう電圧の最大値である。スキューとは、本明細書において、理想クロック信号がしきい値(例えば0.5V )を超えた時刻に対し、観測波形がしきい値を超えた時刻がどの程度ずれているかを表す指標である。この値が0に近いほど良く、タイミングがずれてしまう等の問題が起きにくい。立ち上がり時間とは、信号がL からH に変化する時の信号の立ち上がり時間を表す指標で、例えば、20-80%立ち上がり時間として、信号の波形がH レベルの電圧値の20%から80%になるまでの時間を使う。これにより信号に重要な立ち上がり時間を評価する。
図6は誤差面積を説明する図である。図6では、理想波形I(t)と観測波形O(t)の差分を誤差面積Sとしている。理想波形I(t)は、進化の目標となる理想的な教師波形、観測波形O(t)はSTL設計で観測される波形である。STL設計の遺伝的アルゴリズムでは、誤差面積が小さくなるように観測波形O(t)を進化させて、次第に教師波形に近づけていく処理を行う。そして、より教師波形に近い波形を出力する個体を優秀な解と呼ぶ。
誤差面積Sは以下の(1)式で表される。
上述した処理手順で、図3のステップS3の適合度評価の処理が終了すると、次に選択処理を行う(ステップS7)。この選択処理は、自然淘汰をモデル化した処理である。自然淘汰とは、生物の進化の中で生じた変化が、その生物の置かれた環境下で有利となるなら、その変化は残るというものである。選択処理では、まず各個体の次世代への生き残りやすさ、すなわちその個体がどれだけ優秀であるかを求め、これに基づいて次世代の母集団を形成する。この次世代への生き残りやすさを適合度(Fitness)と呼ぶ。
本実施形態によるSTL設計では、図3のステップS7の選択処理のモデルにMinimum Generation Gap (MGG)を用いる(佐藤浩,小野功,小林重信,”遺伝的アルゴリズムにおける世代交代モデルの提案と評価”,人工知能学会誌,vol.12,no.5,pp.734-744,Sep. 1997)。
図7はMGGの概略図である。MGGは、世代交代の際に入れ替わる個体をできるだけ少なくすることで、適合度の突出した個体の特徴が急速に個体集団内に広まってしまうことを抑制する。この結果、探索の中後期においても多様な個体が存在することで、途中で進化が止まってしまうことを抑制する。
MGGでは、まず母集団から2個体を非復元的にランダムに選び出し、これを親とする。非復元的とは、一度選んだものは母集団に戻さないことである。
次に、選び出した親に対して交叉を実施して子個体を生成する(ステップS11)。ここで、親と子を合わせた集団を家族と呼ぶ(ステップS12)。
そして、家族の中から1個体を選び出す。1個体を選び出すために、まず候補となる2つを決める(ステップS13)。1つ目にエリート個体を選び出す。エリート個体とは、家族の中で、誤差面積の値が最も小さく、優秀な個体のことである。2つ目には、エリート個体を除いた家族内から適合度に応じたルーレットにより選択する。このルーレットは適合度が高い個体、すなわち優秀な個体ほど選ばれやすくなっている。これらの選択した個体を元の母集団に戻して世代を一つ進める。より具体的には、所定の終了条件を満たすまで(図3のステップS8)、ステップS2〜S8の処理を繰り返す。
(有損失クロック信号用STL設計)
次に、主配線パターン2にクロック信号を入力した状態でSTL設計を行う例を説明する。本実施形態による高周波用配線構造体1は、図1に示すように、主配線パターン2から分岐して形成される分岐配線パターン6を備えているが、まずは、分岐配線パターン6を設けずに、主配線パターン2もセグメント分割しない通常配線パターン上の観測点の信号波形について説明する。この場合の高周波用配線構造体1は図8のようになる。図示のように、主配線パターン2の配線幅は一定であり、上述したSTL設計は行っていない。
図8において、信号源4において250MHzで2V振幅のクロック信号を生成して、主配線パターン2の一端部(入力端部)に入力した。主配線パターン2の配線長は5m、信号源4の内部抵抗Rdと終端抵抗Rtをともに50オーム固定とした。配線長が5mもあるため、主配線パターン2は有損失配線である。
図8では、一対一シングルエンド伝送を行うものとし、主配線パターン2の他端部(終端部)に設けた観測点で信号を観測した。観測点の信号波形(以下、観測波形)は図9の曲線aのようになった。なお、図9の信号波形は、シミュレーション結果である。
観測波形のハイ論理時の電圧レベルは0.37V、ロウ論理時の電圧レベルは−0.40Vとなっており、信号振幅は0.77Vである。図9の曲線bは、信号源4から主配線パターン2に入力された入力信号であり、観測波形は入力信号波形に対して、振幅が約20%減衰したことがわかる。
曲線aをみると、観測波形の立ち上がりと立ち下がりのカーブが、充放電カーブに近い形状になっていることがわかる。この原因は、信号損失の周波数依存性のためである。
一般に、より周波数の高い信号ほど、誘電損失や表皮効果の影響を受ける。入力信号の波形形状であるパルス信号は、種々の周波数の正弦波の重ね合わせであるため、入力信号に含まれる高周波成分がより大きく損失の影響を受けるために、曲線aのように、立ち上がりと立ち下がりがなまった波形になる。
次に、図10に示すように、図8の主配線パターン2をSTL化した高周波用配線構造体1について観測点での信号波形を観測した。基本的には、図8の場合と観測の条件を同じにした。主配線パターン2の配線長は5mで、入力信号の周波数は250MHzで2V振幅とした。
図10はSTL設計結果である各セグメント3の特性インピーダンスとセグメント長の値を示している。これらの値は、図3に示した遺伝的アルゴリズムを利用して求めたものである。
図11は図10の高周波用配線構造体1の観測点の信号波形図である。図11の信号波形を見ればわかるように、図10の高周波用配線構造体1では、観測波形(曲線a)の信号振幅が図9の信号振幅よりも小さくなっており、STL設計による波形整形が適切に行われていない。その理由は、主配線パターン2が長くなると、各セグメント3で反射される反射波の振幅が小さくなり、反射波同士を重ね合わせても、反射波同士が消し合わずにノイズ成分が残存するためと考えられる。
そこで、図1に示すように、観測点に分岐配線パターン6を新たに接続してセグメント化して、観測点での反射波の振幅を大きくすることを考えた。
図12は図1の高周波用配線構造体1のSTL設計パラメータを示す図である。入力信号と教師信号はHSPICE内部のパルス信号を使用した。教師信号は、入力信号を電圧正方向に0.4V、電圧負方向に0.4V大きくしたもの、すなわち2.8Vで250MHzのクロック信号を使用した。教師信号の信号振幅を大きくした理由は、STL設計のシミュレーション結果では実測値よりも信号振幅が小さくなる傾向があったため、実測値に近い信号振幅が得られるようにするためである。
図13は図1の主配線パターン2と分岐配線パターン6の各セグメント3の特性インピーダンスとセグメント長(設計結果)を示す図、図14は図13の設計結果をグラフ化した図である。図14の横軸は配線長、縦軸は特性インピーダンスである。
図14からわかるように、主配線パターン2の特性インピーダンスは、観測点の近くのセグメント3のみで変化しているのに対して、分岐配線パターン6の特性インピーダンスは、各セグメント3で特性インピーダンスが変化している。
図15は図13および図14のSTL設計結果に基づいて作製された高周波用配線構造体1の観測波形図であり、曲線aは観測波形、曲線bは入力信号波形を示している。図示のように、観測波形の信号振幅が入力信号の信号振幅と同程度にまでなっていることがわかる。
図16は、分岐配線パターン6を設けずにSTL設計も採用しない図9の観測波形(曲線a)と図15の観測波形(曲線b)とを重ね合わせた図である。図16からわかるように、分岐配線パターン6を設けて、主配線パターン2と分岐配線パターン6をセグメント化することにより、観測点での信号の減衰を大幅に抑制することができる。
(有損失配線でのランダム信号用STLの設計と実測実験)
図16等に示す観測結果は、信号源4から主配線パターン2に一定周期のクロック信号を入力して行ったものである。主配線パターン2に入力される信号は、必ずしも一定周期のクロック信号だけとは限らず、周波数が任意のタイミングで変化するランダム信号が入力される場合もありうる。そこで、ランダム信号を図1の主配線パターン2の一端部(入力端部)に入力する場合の波形歪みについて考察する。
ランダム信号の波形歪みは、シンボル間干渉(ISI:Inter Symbol Interference)によって引き起こされる。シンボル間干渉とは、図17に示すように、あるビット情報がその前のビット情報の影響を受けて、信号波形に歪みが生じることである。ランダム信号は、0と1が交互に繰り返すわけではなく、0と1がランダムに出現するため、ビット情報の切り替わりで発生する反射波同士が干渉し合うことで、シンボル間干渉が起きてしまう。
STL設計は、配線パターン上の各セグメント3間で意図的に反射波を発生させるものであるため、様々なビットパターンが出現するランダム信号に関しては、シンボル間干渉が起きやすくなる。このため、ランダム信号を用いて主配線パターン2と分岐配線パターン6のSTL設計を行う場合は、主配線パターン2の伝送線上でなるべく隣接するビットの影響が及ばないようにセグメント化を行う必要がある。以下では、ランダム信号を主配線パターン2に与えて主配線パターン2と分岐配線パターン6のSTL設計を行うことを、ランダム信号用STLと呼ぶ。
ランダム信号用STLでは、主配線パターン2に一定周期のクロック信号を供給する代わりに、所定のビットパターンの孤立波信号を供給する。ここで、孤立波とは、図18(a)に示すように、1の後に0が複数ビット続くシリアルビットパターン信号である。なお、1と0を反転させたビットパターンを孤立波としてもよい。
孤立波信号を主配線パターン2に入力すると、1の立ち上がりと立ち下がりでノイズが発生し、このノイズが、1に後続する複数ビット分の0の間、反射波として残存してしまう。これが残反射である。孤立波の1に続く0は、1の立ち上がりと立ち下がりで発生したノイズによる反射波がほとんど残存しなくなるまでの間続く。
ランダム信号用STLでは、教師信号を孤立波とするため、観測信号も本来的には孤立波となる。よって、図18(b)の斜線部で示す残反射の誤差面積を計算し、その誤差面積が小さくなるように、主配線パターン2と分岐配線パターン6についてのSTLを設計する。
上述したように、ランダム信号用STLでは、教師信号として孤立波を用いるが、ランダム信号に対する応答の評価にはアイパターンを用いる。アイパターンとは、PCI-EXPRESSやDDR3などの高速伝送系の信号品質評価にも用いられており、ランダム信号の一般的な評価手法である。
図19はアイパターンを説明する図である。アイパターンは、ランダム信号を1ビットの期間tごとに区切り、それを重ね合わせたものである。アイパターンの名前の由来は、形が人間の眼に似ているためである。アイパターンでは、波形の歪みが小さいほどアイの開きが大きくなり、良好なアイパターンと評価される。逆に、波形の歪みが大きいほどアイの開きは小さくなり、悪いアイパターンと評価される。本実施形態では、アイパターンの評価において、アイの中心での電圧幅と、しきい値の時間幅と、振幅の20%〜80%での立ち上がりおよび立ち下がり時間とで評価を行った。
まず、図8と同様に、分岐配線パターン6なしで、かつ主配線パターン2をSTL構造にしていない状態で、信号源4から主配線パターン2に孤立波信号を入力して観測点で信号波形をシミュレーションで観測した。孤立波信号は、2V振幅で、250MHzの周波数とした。この結果、図20のような信号波形が得られた。また、この場合のアイパターンは図21のようになった。
図20の曲線aは観測信号、曲線bは教師信号である。観測信号は、教師信号に比べて減衰しており、また、立ち下がりがなまっている。また、アイパターンも、本来は電圧幅が1.0Vで、時間幅が2.0nsであるべきであるが、図21のように、電圧幅は0.54Vしかなく、本来の半分程度である。時間幅に関しては、損失の影響はあまりないため、1.79nsである。
次に、主配線パターン2に図18(a)と同様の孤立波信号を入力した状態で、図1と同様に、主配線パターン2と分岐配線パターン6の双方についてSTL設計を行った。その結果、各セグメント3の特性インピーダンスとセグメント長は図22のようになった。
図23は図22の主配線パターン2に孤立波信号を入力した場合の観測信号(曲線a)と教師信号(曲線b)の信号波形図、図24はアイパターンである。
図23からわかるように、観測信号の振幅は約1.1Vとなり、教師信号の振幅よりも約0.1V低い結果になった。振幅が減少した理由は、孤立波信号は1波しかないために波形整形を行うための反射波が不足して、振幅を上げきれなかったためと考えられる。
また、図24からわかるように、アイパターンは、電圧幅が0.83V、時間幅が1.86ns、立ち上がり時間が0.73ns、立ち下がり時間が0.70nsとなっており、アイパターンのアイの左上と左下の部分が削れてしまっている。
図23の観測波形(曲線a)は、立ち上がり部分と立ち下がり部分がなまっている。そこで、本発明者は、教師信号の立ち上がり部分をオーバーシュートさせ、かつ立ち下がり部分をアンダーシュートさせることで、観測波形の立ち上がり部分と立ち下がり部分のなまりを抑制して、アイパターンの削れている立ち上がりと立ち下がりの部分を回復できるのではないかと考えた。具体的には、図25に示すように、波形の立ち上がり部分でオーバーシュートし、かつ立ち下がり部分でアンダーシュートする教師信号を用いて、主配線パターン2と分気配線パターンのSTL設計をやり直した。その結果、図26に示すようなSTL設計結果が得られた。
図26のSTL設計結果を用いてシミュレーションを行った結果、図27のような観測波形(曲線a)と図28のアイパターンが得られた。図27に示すように、観測信号(曲線a)の波形は教師信号(曲線b)の波形に近似するようになった。また、図28からわかるように、アイの電圧幅は0.93V、時間幅は1.96ns、立ち上がり時間は0.57ns、立ち下がり時間は0.58nsとなり、全ての項目で図24のアイパターンよりも良好な結果が得られた。
図22と図26のSTL設計結果では、主配線パターン2の各セグメント3のパラメータ(特性インピーダンスとセグメント長)はそれほど大きく変化していないことから、主配線パターン2はSTL設計を行わずに均一の配線幅とし、分岐配線パターン6のみSTL設計を行ってセグメント分割しても、主配線パターン2上の信号波形整形を適切に行える可能性がある。この場合、主配線パターン2をセグメント分割して各セグメントごとにパラメータを決定する必要がなくなり、STL設計の処理を大幅に簡素化できる。
図29は図26のSTL設計結果に基づいて主配線パターン2と分岐配線パターン6を形成したプリント基板10の外観図である。図29のプリント基板10は、横40cm、縦20cmである。入力信号には、変数をxとし、原始多項式を用いた(2)式で得られる127周期の疑似乱数ビットパターンを用いる。
/x+x+1 …(2)
図30は図29のプリント基板10上に設けた観測点で観測波形を観測する測定環境を示す図である。プリント基板10上の主配線パターン2の一端部(入力端部)には、パルスジェネレータ11から250MHzの疑似乱数ビットパターン信号を入力する。主配線パターン2と分岐配線パターン6との接続箇所に設けられる観測点には、アクティブプローブを介して、オシロスコープ12が接続されて、サンプリングレート10GS/sで信号波形が観測される。
図31は図30のプリント基板10上の観測点で実測されたアイパターンである。図31からわかるように、電圧幅は0.84V、時間幅は1.74Vとなり、図28に示すシミュレーションによるアイパターンと比べて、アイがやや小さくなっている。
比較例として、図32は、主配線パターン2をSTL構造にせず、分岐配線パターン6も設けない通常配線パターンをプリント基板10上に形成した場合の観測点でのアイパターンの観測結果である。図32も、図21と比べて、アイがやや小さくなっており、ジッタが非常に大きくなっている。
図31のアイパターンを図32と比較すると、本発明に係るSTL設計を用いたものの方がアイの開きが非常に大きくなっており、また、ジッタも大幅に改善されている。
図17〜図31では、主配線パターン2に孤立波信号を入力してSTLの設計を行う例を説明したが、このような手法でSTL化した主配線パターン2および分岐配線パターン6は、クロック信号を入力する目的にも利用できるのではないかと考えた。このような考えに至った理由は、孤立波整形では、高周波成分の回復と隣のビットへの影響をなくすという二つのことを同時に行っている。このため、隣接するビット情報が常に変化するクロック信号に対しても、高周波成分を回復しつつ、隣のビットへの影響を回避できることになると考えた。
図33は、STL設計を行った主配線パターン2と分岐配線パターン6が形成されたプリント基板10に、ランダム信号の代わりに250MHzのクロック信号を入力した場合の観測点の信号波形図である。
図33はシミュレーションにより得られた信号波形であり、実際に上述したプリント基板10に250MHzのクロック信号を入力して観測点で実測した信号波形は図34のようになった。図34の信号波形は、ハイレベルとロウレベルの論理マージンがともに0.48Vとなっており、実測実験においても非常に理想に近いクロック信号となっていることがわかる。このことから、上述した孤立波を用いてSTLの設計を行うことで、クロック信号とランダム信号の両方を高い信号品質で伝送可能となることがわかる。
このように、孤立波を用いてSTL設計を行った高周波用配線構造体1は、クロック信号入力にも、ランダム信号入力にも有効であることが確認できたが、クロック信号を入力する主配線パターン2のSTL設計を行う場合は、図16と図33の信号波形を比較すればわかるように、クロック信号を用いた方が主配線パターン2上の観測信号波形をより理想的に整形することができる。
以上より、クロック信号を入力する配線パターンについてはクロック信号を用いてSTL設計を行い、アドレス信号、データ信号または制御信号を入力する配線パターンについては孤立波信号を用いてSTL設計を行うのが望ましいといえる。
(現行の伝送限界距離へのSTLへの適用)
現在、伝送線路の損失が大きな問題となっているシステムの一つに、図35に示すような大規模サーバ内のバックプレーン配線20がある。バックプレーン21とは、大規模で高性能なサーバにおいて、異なるプリント基板22間での通信経路として使われている相互接続用のプリント配線板のことである。このバックプレーン21上の信号は、高速かつ伝送距離が長いため、10Gbps、70cmが現在伝送可能な限界であると言われている(http://pr.fujitsu.com/jp/news/2011/02/24-2.html)。
なお、10Gbps、70cmの限界に挑む開発として、能動素子を使った手法が報告されている(Hidaka, Y. Horie, T. Koyanagi, Y. Miyoshi, T. Osone, H. Parikh, S. Reddy, S. Shibuya, T. Umezawa, Y. Walker, W.W. “A 4-channel 10.3Gb/s transceiver with adaptive phase equalizer for 4-to-41dB loss PCB channel,” ISSCC Dig. Tech. Papers, pp.346-348, Feb. 2011)。
そこで、本実施形態では、10Gbps、70cmのプリント配線板上のバックプレーン配線20に対してSTL設計を行い、受動素子のみでの波形整形を試みて、その評価を行った。
まずは、STL設計を行っていない配線パターンで実験を行った。図36は実験に用いたバックプレーン配線20の一例を示す図である。図36のバックプレーン配線20は、配線長が異なる以外は図8の主配線パターン2と同様であり、均一の配線幅を持つ70cmの主配線パターン20からなる。この主配線パターン20の一端部に、2.0Vで10Gbpsの孤立波信号が入力され、他端部に観測点が設けられて、シングルエンド一対一伝送が行われる。
図37は図36の観測点での孤立波の信号波形図、図38は観測点におけるアイパターンである。振幅が約30%減衰して0.71Vとなっていることがわかる。
図37の曲線aは観測信号波形、曲線bは教師信号波形である。図20の配線長5mで250MHzの孤立波応答の信号波形と比較すると、立ち上がりと立ち下がりがよりなまっていることがわかる。これは、10Gbpsという超高速の信号であるために、表皮効果と誘電損失の影響が大きくなっているためと考えられる。
図38のアイパターンからわかるように、理想的な信号であれば、アイの電圧幅は1.0V、時間幅は100psとなるが、電圧幅は本来の半分以下の0.44V、時間幅は本来より約25%小さい74.7psである。また、立ち上がり時間と立ち下がり時間はそれぞれ、54.2ps、52.8psである。
次に、図39はバックプレーン配線20を10Gbps有損失ランダム信号用STLとした例を示す図である。ここでは、バックプレーン配線(主配線パターン)20の配線長を70cmとし、観測点から分岐した分岐配線パターン6の配線長を10cmとした。分岐配線パターン6のセグメント分割数は12とし、図26の分岐配線パターン6よりもセグメント分割数を増やした。その理由は、分岐配線パターン6のセグメント3が波形整形には重要であり、また周波数が10Gbpsと非常に高いため、高周波成分を復元するためにより細かいセグメント3が必要であるためである。入力信号と教師信号は10Gbpsの孤立波としている。
図40は図37のバックプレーン配線20のSTL設計結果を示す図である。今回のSTLでは、ほぼ全てのセグメント3の特性インピーダンスが50オームになり、分岐配線パターン6上の観測点に最近接のセグメント3のみが110オームになった。
図41は設計後のSTLの観測波形図、図42はSTLのアイパターンである。図41の実線aは観測信号波形、実線bは教師信号波形である。孤立波の振幅が0.96Vとなっており、損失が回復できていることがわかる。また、図37では、なかなかゼロに下がりきれなかった波形が図41では素早くゼロに立ち下がることができていることがわかる。しかし、まだ理想の教師波形とは、立ち上がり部分と立ち下がり部分で波形に差があり、改善の余地がある。
図42のアイパターンのアイの電圧幅は0.85V、時間幅は94.7psであり、損失を回復して理想的なアイパターンに近づいていることがわかる。また、立ち上がり時間と立ち下がり時間もそれぞれ、40.0ps、40.1psであり、改善されている。
以上をまとめると、本実施形態では、絶縁基板上に配線長の長い主配線パターン2を形成する場合において、主配線パターン2から分岐した分岐配線パターン6を形成して、分岐配線パターン6もSTL化した。
具体的なSTL設計を行う際には、主配線パターン2の入力端部にクロック信号を入力した状態で、主配線パターン2と分岐配線パターン6の各セグメント3の特性インピーダンスとセグメント長を調整した。これにより、観測点でのノイズが低減して信号が適切に整形されることを確認できた。
また、主配線パターン2の入力端部にクロック信号を入力する代わりに、孤立波信号を入力した状態で、主配線パターン2と分岐配線パターン6の各セグメント3の特性インピーダンスとセグメント3を調整するSTL設計も合わせて行った。このようなSTL設計を行った高周波用配線構造体1は、ランダム信号とクロック信号の双方の伝送に有効であることが確認できた。
さらに、観測点での信号波形の立ち上がり部分と立ち下がり部分がなまってしまう問題に対処するために、STL設計時の遺伝的アルゴリズムで使用する教師信号波形の立ち上がり部分をオーバーシュートさせ、かつ立ち下がり部分をアンダーシュートさせてSTL設計を行ったところ、観測信号波形の立ち上がり部分と立ち下がり部分のなまりを抑制できた。
本発明の態様は、上述した個々の実施形態に限定されるものではなく、当業者が想到しうる種々の変形も含むものであり、本発明の効果も上述した内容に限定されない。すなわち、特許請求の範囲に規定された内容およびその均等物から導き出される本発明の概念的な思想と趣旨を逸脱しない範囲で種々の追加、変更および部分的削除が可能である。
1 高周波用配線構造体、2 主配線パターン、3 セグメント、4 高周波信号源、5 回路部品、6 分岐配線パターン、11 パルスジェネレータ、12 オシロスコープ
本発明は、高周波信号の信号波形を整形する高周波用配線構造体、高周波用実装基板、高周波用配線構造体の製造方法および高周波信号の波形整形方法に関する。
上記の課題を解決するために、本発明の一態様では、高周波信号が伝送される伝送線に対応する主配線パターンを備える高周波用配線構造体が提供される。前記主配線パターンの所定箇所から分岐して形成される分岐配線パターンを備える。前記分岐配線パターンは、それぞれが個別に設定される特性インピーダンスおよびセグメント長を有する複数のセグメントを連続的に繋げたものである。前記分岐配線パターンの前記固有の特性インピーダンスおよびセグメント長は、隣接する二つの前記セグメント同士の境界で発生される反射波が前記主配線パターン上の信号に重畳されて前記伝送線を伝搬する前記高周波信号の波形が当該伝送線上の観測点において整形されるように定められている。
また、本発明の他の一態様では、高周波信号が伝送される伝送線に対応する主配線パターンを備える高周波用配線構造体の製造方法が提供される。前記主配線パターン上の所定箇所から枝分かれした分岐配線パターンは、それぞれが個別に設定される特性インピーダンスを有する複数のセグメントを連続的に繋げたものである。前記主配線パターンの入力端に所定の信号波形を持つ教師信号を入力した状態で、前記主配線パターンを伝搬する前記教師信号に応じた高周波信号の波形歪みを減少させる反射波が前記分岐配線パターンの隣接する二つの前記セグメント同士の境界で発生されて、前記反射波が前記主配線パターン上の信号に重畳されて前記伝送線を伝搬する前記高周波信号の波形が当該伝送線上の観測点において整形されるように、最適化アルゴリズムを用いて前記複数のセグメントのそれぞれの前記特性インピーダンスおよびセグメント長を設計する。
図2は主配線パターン2と分岐配線パターン6の各セグメント3の構造の一例を示す図である。各セグメント3は、配線幅Wiと配線長Liがそれぞれ個別に設定されている。
伝送線の特性インピーダンスは、配線幅によって決まることが知られており(配線の厚さや素材が均一の場合)、異なる配線幅を持つセグメント3間では、特性インピーダンスの不整合が起こり、ノイズが発生する。本実施形態は、このノイズを利用して、ノイズ同士を打ち消し合って信号波形を整形する。

Claims (11)

  1. 高周波信号が伝送される伝送線に対応する主配線パターンを備える高周波用配線構造体であって、
    前記主配線パターンの所定箇所から分岐して形成される分岐配線パターンを備え、
    前記分岐配線パターンは、それぞれが個別に設定される特性インピーダンスおよびセグメント長を有する複数のセグメントを連続的に繋げたものであり、
    前記分岐配線パターンの前記固有の特性インピーダンスおよびセグメント長は、前記分岐配線パターンにおける隣接する二つの前記セグメント同士の境界で発生される反射波が、前記主配線パターン上の信号に重畳されて前記伝送線を伝搬する前記高周波信号の波形が当該伝送線上の観測点において成形されるように定められていることを特徴とする高周波用配線構造体。
  2. 前記主配線パターンは、それぞれが個別に設定される特性インピーダンスおよびセグメント長を有する複数のセグメントを連続的に繋げたものであり、
    前記主配線パターンにおける前記複数のセグメントのそれぞれの前記特性インピーダンスと、前記分岐配線パターンの前記固有の特性インピーダンスとは、隣接する二つの前記セグメント同士の境界で発生される反射波が前記主配線パターン上の信号に重畳されて前記伝送線を伝搬する前記高周波信号の波形が当該伝送線上の観測点において成形されるように定められていることを特徴とする請求項1に記載の高周波用配線構造体。
  3. 前記分岐配線パターンは、前記主配線パターンにおける前記高周波信号の入力端部とは反対側の端部付近に接続されることを特徴とする請求項1又は2に記載の高周波用配線構造体。
  4. 前記分岐配線パターンは、前記主配線パターンに接続される端部とは反対側の端部が開放であるか、あるいはインピーダンス素子を介して終端されていることを特徴とする請求項1乃至3のいずれかに記載の高周波用配線構造体。
  5. 前記分岐配線パターンの長さは、前記主配線パターンの長さの10%以下であることを特徴とする請求項1乃至4のいずれかに記載の高周波用配線構造体。
  6. 高周波信号が伝送される伝送線に対応する主配線パターンを備える高周波用配線構造体の製造方法であって、
    前記主配線パターン上の所定箇所から枝分かれした分岐配線パターンは、それぞれが個別に設定される特性インピーダンスを有する複数のセグメントを連続的に繋げたものであり、
    前記主配線パターンの入力端に所定の信号波形を持つ教師信号を入力した状態で、前記主配線パターンを伝搬する前記教師信号に応じた高周波信号の波形歪みを減少させる反射波が前記分岐配線パターンの隣接する二つの前記セグメント同士の境界で発生されて、前記反射波が前記主配線パターン上の信号に重畳されて前記伝送線を伝搬する前記高周波信号の波形が当該伝送線上の観測点において成形されるように、最適化アルゴリズムを用いて前記複数のセグメントのそれぞれの前記特性インピーダンスおよびセグメント長を設計することを特徴とする高周波用配線構造体の製造方法。
  7. 前記主配線パターンは、固有の特性インピーダンスおよびセグメント長をそれぞれが有する複数のセグメントを連続的に繋げたものであり、
    前記主配線パターンの入力端に前記教師信号を入力した状態で、前記主配線パターンを伝搬する前記教師信号に応じた高周波信号の波形歪みを減少させる反射波が前記主配線パターンおよび前記分岐配線パターンのそれぞれにおける隣接する二つの前記セグメント同士の境界で発生されて、前記反射波が前記主配線パターン上の信号に重畳されて前記伝送線を伝搬する前記高周波信号の波形が当該伝送線上の観測点において成形されるように、最適化アルゴリズムを用いて前記複数のセグメントのそれぞれの前記特性インピーダンスおよびセグメント長を設計することを特徴とする請求項6に記載の高周波用配線構造体の製造方法。
  8. 前記教師信号は、所定周波数のクロック信号であることを特徴とする請求項6または7に記載の高周波用配線構造体の製造方法。
  9. 前記教師信号は、第1論理の1ビット信号の後に、この1ビット信号による干渉の影響がなくなるまで第2論理の複数ビット信号が続く孤立波信号であることを特徴とする請求項6または7に記載の高周波用配線構造体の製造方法。
  10. 前記教師信号を前記主配線パターンに入力した状態で、前記主配線パターン上の所定位置に設けられる観測点で観測される信号波形と前記教師信号の信号波形とのずれが低減されるように、前記教師信号の立ち上がり部分をオーバーシュートさせるとともに、前記教師信号の立ち下がり部分をアンダーシュートさせることを特徴とする請求項6乃至9の何れかに記載の高周波用配線構造体の製造方法。
  11. 高周波信号が伝送される伝送線に対応する主配線パターンが形成された高周波用配線構造体により前記伝送線上の前記高周波信号を波形整形する方法であって、
    前記主配線パターン上の所定箇所から枝分かれした分岐配線パターンは、それぞれが個別に設定される特性インピーダンスを有する複数のセグメントを連続的に繋げたものであり、
    前記主配線パターンの入力端に所定の信号波形を持つ教師信号を入力した状態で、前記主配線パターンを伝搬する前記教師信号に応じた高周波信号の波形歪みを減少させる反射波が前記分岐配線パターンの隣接する二つの前記セグメント同士の境界で発生されて、前記反射波が前記主配線パターン上の信号に重畳されて前記伝送線を伝搬する前記高周波信号の波形が当該伝送線上の観測点において成形されるように、最適化アルゴリズムを用いて前記複数のセグメントのそれぞれの前記特性インピーダンスおよびセグメント長を設計することを特徴とする高周波信号の波形整形方法。
JP2012130181A 2012-06-07 2012-06-07 高周波用配線構造体、高周波用実装基板、高周波用配線構造体の製造方法および高周波信号の波形整形方法 Active JP5246899B1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2012130181A JP5246899B1 (ja) 2012-06-07 2012-06-07 高周波用配線構造体、高周波用実装基板、高周波用配線構造体の製造方法および高周波信号の波形整形方法
PCT/JP2013/052016 WO2013183317A1 (ja) 2012-06-07 2013-01-30 高周波用配線構造体、高周波用実装基板、高周波用配線構造体の製造方法および高周波信号の波形整形方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012130181A JP5246899B1 (ja) 2012-06-07 2012-06-07 高周波用配線構造体、高周波用実装基板、高周波用配線構造体の製造方法および高周波信号の波形整形方法

Publications (2)

Publication Number Publication Date
JP5246899B1 JP5246899B1 (ja) 2013-07-24
JP2013255126A true JP2013255126A (ja) 2013-12-19

Family

ID=49041847

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012130181A Active JP5246899B1 (ja) 2012-06-07 2012-06-07 高周波用配線構造体、高周波用実装基板、高周波用配線構造体の製造方法および高周波信号の波形整形方法

Country Status (2)

Country Link
JP (1) JP5246899B1 (ja)
WO (1) WO2013183317A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015207971A (ja) * 2014-04-23 2015-11-19 株式会社アドバンテスト 補償回路、情報処理装置、補償方法、およびプログラム
JP2019146883A (ja) * 2018-02-28 2019-09-05 株式会社スクウェア・エニックス ビデオゲーム評価プログラム、ビデオゲーム評価方法及びビデオゲーム評価装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9595217B2 (en) * 2013-12-05 2017-03-14 Samsung Display Co., Ltd. Trace structure for improved electrical signaling
JP2018048947A (ja) * 2016-09-23 2018-03-29 株式会社Jvcケンウッド ケーブル評価装置およびケーブル評価用プログラム

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003134177A (ja) * 2001-10-25 2003-05-09 Nec Corp デジタル信号伝送回路の設計方法
JP4972270B2 (ja) * 2003-11-19 2012-07-11 独立行政法人科学技術振興機構 高周波用配線構造及び高周波用配線構造の形成方法並びに高周波信号の波形整形方法
JP4739178B2 (ja) * 2006-12-22 2011-08-03 三菱電機株式会社 信号等化器

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015207971A (ja) * 2014-04-23 2015-11-19 株式会社アドバンテスト 補償回路、情報処理装置、補償方法、およびプログラム
JP2019146883A (ja) * 2018-02-28 2019-09-05 株式会社スクウェア・エニックス ビデオゲーム評価プログラム、ビデオゲーム評価方法及びビデオゲーム評価装置

Also Published As

Publication number Publication date
JP5246899B1 (ja) 2013-07-24
WO2013183317A1 (ja) 2013-12-12

Similar Documents

Publication Publication Date Title
JP5246899B1 (ja) 高周波用配線構造体、高周波用実装基板、高周波用配線構造体の製造方法および高周波信号の波形整形方法
US8560296B2 (en) Printed circuit board via model design for high frequency performance
JP2017502579A (ja) 重畳を使用したクロストーク分析方法
JP4972270B2 (ja) 高周波用配線構造及び高周波用配線構造の形成方法並びに高周波信号の波形整形方法
Goay et al. Temporal convolutional networks for transient simulation of high-speed channels
CN112866837B (zh) 一种用于olt设备网口辐射抑制电路及设计方法
Dolatsara et al. A hybrid methodology for jitter and eye estimation in high-speed serial channels using polynomial chaos surrogate models
US9984189B2 (en) Data clocked retimer model
JP5360786B1 (ja) 高周波用配線構造体、高周波用実装基板、高周波用配線構造体の製造方法および高周波信号の波形整形方法
KR20160067054A (ko) 직렬 링크를 제조하는 방법 및 시스템
US8682621B2 (en) Simulating the transmission of asymmetric signals in a computer system
US9712315B1 (en) Reference clocked retimer model
Lho et al. Deterministic policy gradient-based reinforcement learning for DDR5 memory signaling architecture optimization considering signal integrity
TW201351902A (zh) 高頻用配線構造體、高頻用安裝基板、高頻用配線構造體之製造方法、及高頻訊號之波形整形方法
Win et al. A frequency-domain high-speed bus signal integrity compliance model: Design methodology and implementation
CN117688897B (zh) 差分信号线参数修改方法、装置、集成电路、设备及介质
Kim Analytical calculation of pattern-dependent simultaneous switching outputs (SSO) due to power supply fluctuations
JP7385741B2 (ja) 複合フィルタを用いる、スキューおよびチャネル非対称性に起因するチャネル障害の除去
Kar et al. An accurate crosstalk noise estimation method for two simultaneously switched on-chip VLSI distributed RLCG global interconnects
Seki et al. Crosstalk-noise reduction in GHz domain using segmental transmission line
Choi et al. Imitation Learning-based Fast Optimization of SSD Interface for PCIe 6.0 considering Signal Integrity
Cocchini et al. Time-domain simulation of system interconnect using convolution and Newton-Raphson iteration methods
Karunakaran Techniques to minimise cross-talk and ringing in printed circuit boards
CN104917515A (zh) 一种噪声可容忍的通用数字逻辑电路及其构造方法
Yasunaga et al. AI-based design methodology for high-speed transmission line in PCB

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130308

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160419

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250