WO2013121704A1 - 画像表示装置の駆動方法、画像表示装置および画像表示システム - Google Patents

画像表示装置の駆動方法、画像表示装置および画像表示システム Download PDF

Info

Publication number
WO2013121704A1
WO2013121704A1 PCT/JP2013/000413 JP2013000413W WO2013121704A1 WO 2013121704 A1 WO2013121704 A1 WO 2013121704A1 JP 2013000413 W JP2013000413 W JP 2013000413W WO 2013121704 A1 WO2013121704 A1 WO 2013121704A1
Authority
WO
WIPO (PCT)
Prior art keywords
voltage
period
discharge
subfield
image display
Prior art date
Application number
PCT/JP2013/000413
Other languages
English (en)
French (fr)
Inventor
貴彦 折口
石塚　光洋
Original Assignee
パナソニック株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パナソニック株式会社 filed Critical パナソニック株式会社
Publication of WO2013121704A1 publication Critical patent/WO2013121704A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/033—Pointing devices displaced or positioned by the user, e.g. mice, trackballs, pens or joysticks; Accessories therefor
    • G06F3/0354—Pointing devices displaced or positioned by the user, e.g. mice, trackballs, pens or joysticks; Accessories therefor with detection of 2D relative movements between the device, or an operating part thereof, and a plane or surface, e.g. 2D mice, trackballs, pens or pucks
    • G06F3/03542—Light pens for emitting or receiving light
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/033—Pointing devices displaced or positioned by the user, e.g. mice, trackballs, pens or joysticks; Accessories therefor
    • G06F3/038—Control and interface arrangements therefor, e.g. drivers or device-embedded control circuitry
    • G06F3/0386—Control and interface arrangements therefor, e.g. drivers or device-embedded control circuitry for light pen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/292—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for reset discharge, priming discharge or erase discharge occurring in a phase other than addressing
    • G09G3/2927—Details of initialising
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G09G3/2965—Driving circuits for producing the waveforms applied to the driving electrodes using inductors for energy recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/066—Waveforms comprising a gently increasing or decreasing portion, e.g. ramp
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/14—Detecting light within display terminals, e.g. using a single or a plurality of photosensors

Definitions

  • the present invention relates to a driving method of an image display apparatus that displays an image in an image display area by combining binary control of light emission and non-light emission in a plurality of light emitting elements constituting a pixel, an image display apparatus, and an image using a light pen.
  • the present invention relates to an image display system capable of handwritten input of characters and drawings on a display device.
  • a plasma display panel (hereinafter abbreviated as “panel”) is a typical image display device that displays an image in an image display area by combining binary control of light emission and non-light emission in each of a plurality of light emitting elements constituting a pixel. There is).
  • a large number of discharge cells which are light-emitting elements constituting pixels, are formed between a front substrate and a rear substrate that are arranged to face each other.
  • the front substrate a plurality of pairs of display electrodes composed of a pair of scan electrodes and sustain electrodes are formed in parallel with each other on the front glass substrate.
  • the back substrate has a plurality of parallel data electrodes formed on a glass substrate on the back side.
  • Each discharge cell is coated with one of red (R), green (G), and blue (B) phosphors, and a discharge gas is enclosed therein.
  • R red
  • G green
  • B blue
  • an ultraviolet ray is generated by causing a gas discharge, and the phosphor is excited to emit light by the ultraviolet ray.
  • a subfield method is generally used as a method of displaying an image in an image display area of a panel by combining binary control of light emission and non-light emission in a light emitting element.
  • each discharge cell In the subfield method, one field is divided into a plurality of subfields having different emission luminances.
  • each discharge cell light emission / non-light emission of each subfield is controlled by a combination according to the gradation value to be displayed.
  • each discharge cell emits light with brightness corresponding to the gradation value to be displayed, and a color image composed of various combinations of gradation values is displayed in the image display area of the panel.
  • Some of such image display apparatuses have a function of allowing handwriting input of characters and drawings on a panel using a pointing device called “light pen”.
  • position coordinates In order to realize a handwriting input function using a light pen, a technique for detecting the position of the light pen in an image display area is disclosed.
  • position coordinates the coordinates representing the position of the light pen in the image display area.
  • an abscissa detection subfield for displaying an abscissa detection pattern is provided in one field. Then, the light emission of this abscissa detection subfield is detected by the light pen, and the position (abscissa) of the light pen is detected based on the timing at which the light emission is detected.
  • a position detection period for generating a light signal for detecting position coordinates is provided in one field only when detecting the position coordinates of the light pen. Then, this light signal is detected by the light pen, and the position coordinates of the light pen are detected based on the timing at which the light signal is detected.
  • An image display device includes an image display unit having a plurality of scan electrodes, sustain electrodes, and a plurality of data electrodes, and a drive circuit configured to form one field by a plurality of subfields and drive the image display unit.
  • the drive circuit includes an image display subfield, a timing detection subfield, a y coordinate detection subfield, and an x coordinate detection subfield in one field, and displays an image on the image display unit.
  • the drive circuit generates an address discharge in the discharge cell by applying an initializing period for generating an initializing discharge to the discharge cell in the timing detection subfield, and applying an address pulse to the data electrode and a scan pulse to the scan electrode.
  • An address period and a timing detection period for generating a timing detection discharge in the discharge cell by alternately applying a timing detection pulse to the scan electrode and the sustain electrode are provided. Then, the driving circuit performs a forced initializing operation in which the initializing discharge is generated by applying the forced initializing waveform including the rising ramp waveform voltage to the discharge cells in the initializing period of the timing detection subfield.
  • An image display system includes the above-described image display device, a light pen, a coordinate calculation circuit, and a drawing circuit.
  • the light pen has a light receiving element and a timing detection circuit.
  • the light receiving element receives light emission and converts it into an electrical signal.
  • the timing detection circuit determines whether or not the time interval of light emission received by the light receiving element matches a predetermined time interval different from each other, and creates a coordinate reference signal based on the determination result.
  • the light pen receives the light emission generated in the image display unit in the timing detection subfield, the light emission generated in the image display unit in the y coordinate detection subfield, and the light emission generated in the image display unit in the x coordinate detection subfield.
  • the coordinate calculation circuit based on the light reception signal, coordinates indicating the position of light emission received by the light pen in the light emission generated in the image display unit in the y coordinate detection subfield, and light emission generated in the image display unit in the x coordinate detection subfield.
  • the coordinates representing the light emission position received by the light pen are calculated.
  • the drawing circuit creates a drawing signal for displaying an image based on the coordinates calculated by the coordinate calculation circuit on the image display unit. Then, the image display device displays an image based on the drawing signal on the image display unit.
  • FIG. 1 is an exploded perspective view showing an example of the structure of a panel used in the plasma display device in accordance with the first exemplary embodiment of the present invention.
  • FIG. 2 is a diagram showing an example of the electrode arrangement of the panel used in the plasma display device in accordance with the first exemplary embodiment of the present invention.
  • FIG. 3 schematically shows an example of a drive voltage waveform applied to each electrode of the panel in subfields SF1 to SF3 of the image display subfield in the first embodiment of the present invention.
  • FIG. 4 schematically shows an example of a drive voltage waveform applied to each electrode of the panel in timing detection subfield SFo, y coordinate detection subfield SFy, and x coordinate detection subfield SFx in the first embodiment of the present invention. It is.
  • FIG. 1 is an exploded perspective view showing an example of the structure of a panel used in the plasma display device in accordance with the first exemplary embodiment of the present invention.
  • FIG. 2 is a diagram showing an example of the electrode arrangement of the panel used
  • FIG. 5 is a diagram schematically showing an example of a circuit block and a plasma display system constituting the plasma display device in accordance with the first exemplary embodiment of the present invention.
  • FIG. 6 is a circuit diagram schematically showing a configuration example of the scan electrode driving circuit of the plasma display device in accordance with the first exemplary embodiment of the present invention.
  • FIG. 7 is a circuit diagram schematically showing a configuration example of the sustain electrode driving circuit of the plasma display device in accordance with the first exemplary embodiment of the present invention.
  • FIG. 8 is a circuit diagram schematically showing a configuration example of the data electrode driving circuit of the plasma display device in accordance with the first exemplary embodiment of the present invention.
  • FIG. 6 is a circuit diagram schematically showing a configuration example of the scan electrode driving circuit of the plasma display device in accordance with the first exemplary embodiment of the present invention.
  • FIG. 7 is a circuit diagram schematically showing a configuration example of the sustain electrode driving circuit of the plasma display device in accordance with the first exemplary embodiment of the present invention.
  • FIG. 9 is a diagram schematically showing an example of an operation when detecting the position coordinates of the light pen in the plasma display system in accordance with the first exemplary embodiment of the present invention.
  • FIG. 10 is a diagram schematically showing an example of a drive voltage waveform when detecting the position coordinates of the light pen in the plasma display system in accordance with the first exemplary embodiment of the present invention.
  • FIG. 11 is a diagram schematically showing an example of an operation when performing handwriting input with a light pen in the plasma display system in accordance with the first exemplary embodiment of the present invention.
  • FIG. 12 is a diagram schematically showing an example of a drive voltage waveform applied to each electrode of the panel in the image display subfield according to the second embodiment of the present invention.
  • FIG. 14 is a diagram schematically showing an example of a drive voltage waveform when detecting the position coordinates of the light pen in the plasma display system in accordance with the second exemplary embodiment of the present invention.
  • FIG. 1 is an exploded perspective view showing an example of the structure of a panel used in the plasma display device in accordance with the first exemplary embodiment of the present invention.
  • a plurality of display electrode pairs 14 each including a scanning electrode 12 and a sustaining electrode 13 are formed on a glass front substrate 11.
  • a dielectric layer 15 is formed so as to cover the display electrode pair 14, and a protective layer 16 is formed on the dielectric layer 15.
  • the front substrate 11 serves as an image display surface on which an image is displayed.
  • a plurality of data electrodes 22 are formed on the rear substrate 21, a dielectric layer 23 is formed so as to cover the data electrodes 22, and a grid-like partition wall 24 is further formed thereon.
  • the phosphor layer 25R that emits red (R), the phosphor layer 25G that emits green (G), and the phosphor layer that emits blue (B) are formed on the side surfaces of the barrier ribs 24 and the surface of the dielectric layer 23. 25B is provided.
  • the phosphor layer 25R, the phosphor layer 25G, and the phosphor layer 25B are collectively referred to as a phosphor layer 25.
  • the front substrate 11 and the rear substrate 21 are arranged to face each other so that the display electrode pair 14 and the data electrode 22 intersect each other with a minute space therebetween, and a discharge space is provided in the gap between the front substrate 11 and the rear substrate 21.
  • the outer peripheral part is sealed with sealing materials, such as glass frit.
  • sealing materials such as glass frit.
  • a mixed gas of neon and xenon is sealed in the discharge space as a discharge gas.
  • the discharge space is partitioned into a plurality of sections by the barrier ribs 24, and discharge cells, which are light-emitting elements constituting the pixels, are formed at the intersections between the display electrode pairs 14 and the data electrodes 22.
  • discharge is generated in these discharge cells, and the phosphor layer 25 emits light (discharge cells are turned on), thereby displaying a color image on the panel 10.
  • one pixel is composed of three consecutive discharge cells arranged in the direction in which the display electrode pair 14 extends.
  • the three discharge cells are a discharge cell having a phosphor layer 25R and emitting red (R) light (hereinafter referred to as “red discharge cell” or “red pixel”), and a phosphor layer 25G.
  • Discharge cells hereinafter referred to as “green discharge cells” or “green pixels”) having a green color (G)
  • green pixels having a phosphor layer 25B.
  • the structure of the panel 10 is not limited to the above-described structure, and may be, for example, provided with a stripe-shaped partition wall.
  • FIG. 2 is a diagram showing an example of the electrode arrangement of the panel used in the plasma display device in accordance with the first exemplary embodiment of the present invention.
  • n scan electrodes SC1 to SCn scan electrode 12 in FIG. 1
  • n sustain electrodes SU1 to SUn sustain electrode 13 in FIG. 1 extended in the first direction
  • the m data electrodes D1 to Dm data electrode 22 in FIG. 1 extended in the second direction intersecting the first direction are arranged.
  • the first direction is referred to as a row direction (or horizontal direction or line direction), and the second direction is referred to as a column direction (or vertical direction).
  • m discharge cells are formed on one pair of display electrodes 14 and m / 3 pixels are formed.
  • the discharge cell having the data electrode Dp + 1 is coated with a green phosphor as the phosphor layer 25G, and this discharge cell becomes a green discharge cell.
  • a blue phosphor is applied as a phosphor layer 25B to the discharge cell having the data electrode Dp + 2, and this discharge cell becomes a blue discharge cell.
  • a red discharge cell, a green discharge cell, and a blue discharge cell adjacent to each other constitute a set to constitute one pixel.
  • one field includes a plurality of image display subfields for displaying an image on the panel 10, a timing detection subfield SFo, a y coordinate detection subfield SFy, and an x coordinate detection subfield SFx.
  • the image display subfield is also simply referred to as a subfield.
  • Each image display subfield has an initialization period, an address period, and a sustain period.
  • initialization discharge is generated in each discharge cell, and wall charges necessary for the subsequent address operation are formed in the discharge cell.
  • priming particles charged particles that assist the generation of discharge
  • address period an address discharge is generated in the discharge cells that should emit light.
  • sustain pulses are alternately applied to the scan electrodes and the sustain electrodes, and a sustain discharge is generated in the discharge cells that have generated the address discharge.
  • the initialization operation in the initialization period includes “forced initialization operation” and “selective initialization operation”, and generated drive voltage waveforms are different from each other.
  • forced initializing operation an initializing discharge is forcibly generated in the discharge cells regardless of the presence or absence of discharge in the immediately preceding subfield.
  • selective initializing operation initializing discharge is selectively generated only in the discharge cells that have generated address discharge in the address period of the immediately preceding subfield.
  • the first subfield (for example, subfield SF1) is set as a subfield (forced initialization subfield) for performing a forced initialization operation, and other subfields are included.
  • a field for example, a subfield after subfield SF2
  • selective initialization subfield for performing a selective initialization operation.
  • a luminance weight is set for each subfield.
  • one field has eight subfields (subfields SF1 to SF8), and each subfield has a luminance of (1, 34, 21, 13, 8, 5, 3, 2).
  • An example of setting a weight is given.
  • the position of the light pen in the image display area is represented by the x coordinate and the y coordinate.
  • the y coordinate detection subfield SFy is a subfield for detecting the y coordinate of the position of the light pen in the image display area, and has an initialization period Piby and a y coordinate detection period Py.
  • the x-coordinate detection subfield SFx is a subfield for detecting the x-coordinate of the position of the light pen in the image display area, and has an initialization period Picx and an x-coordinate detection period Px.
  • the light pen is provided in the plasma display system, and is used by a user to input characters and drawings on the panel by handwriting. Details of the light pen will be described later.
  • wireless communication is performed between the light pen and the plasma display device.
  • the light pen calculates the position coordinates of the light pen inside the light pen, and transmits data of the calculated position coordinates from the light pen to the plasma display device by wireless communication.
  • the light pen side When a signal is wirelessly transmitted from the light pen to the plasma display device, the light pen side must encode the transmission signal in a form that allows wireless communication and wirelessly transmit, and the plasma display device side must decode the received signal. Don't be. The same applies when a signal is wirelessly transmitted from the plasma display device to the light pen.
  • the light pen wirelessly transmits a light reception signal to the plasma display apparatus and the plasma display apparatus receives the light reception signal and calculates the position coordinates. Therefore, it is preferable that the light pen itself calculates the position coordinates of the light pen and wirelessly transmits the calculated position coordinates to the plasma display device.
  • the timing detection subfield SFo of the present embodiment is for enabling the light pen itself to generate a signal (coordinate reference signal) serving as a reference for detecting position coordinates with high accuracy.
  • timing detection subfield SFo a timing detection subfield SFo, a y coordinate detection subfield SFy, and an x coordinate detection subfield SFx are provided in each field.
  • the timing detection subfield SFo, the y coordinate detection subfield is described.
  • SFy and x-coordinate detection subfield SFx are not necessarily provided in each field.
  • the timing detection subfield SFo, the y-coordinate detection subfield SFy, and the x-coordinate detection subfield SFx may be generated at a rate of once per a plurality of fields in accordance with the video signal, the usage state of the plasma display device, and the like. .
  • FIG. 3 is a diagram schematically showing an example of a drive voltage waveform applied to each electrode of panel 10 in subfields SF1 to SF3 of the image display subfield according to Embodiment 1 of the present invention.
  • FIG. 3 shows sustain electrodes SU1 to SUn, scan electrode SC1 that performs the address operation first in the address period, scan electrode SCn that performs the address operation last in the address period (for example, scan electrode SC1080), and data electrode D1 to data electrode.
  • the drive voltage waveform applied to each of Dm (for example, data electrode D5760) is shown.
  • Scan electrode SCi, sustain electrode SUi, and data electrode Dk in the following represent electrodes selected based on image data (data indicating light emission / non-light emission for each subfield) from among the electrodes.
  • the waveform shape of the drive voltage applied to the scan electrode 22 during the initialization period differs between the subfield SF1 that is the forced initialization subfield and the subfield SF2 and subsequent subfields that are the selective initialization subfield.
  • each subfield after subfield SF3 generates a drive voltage waveform substantially similar to that of subfield SF2, except for the number of sustain pulses.
  • the voltage 0 (V) is applied to the data electrodes D1 to Dm and the sustain electrodes SU1 to SUn.
  • a scan waveform SC1 to SCn is applied with voltage Vi1 after voltage 0 (V) is applied, and a ramp waveform voltage (hereinafter referred to as “upward ramp waveform voltage”) that gradually rises from voltage Vi1 to voltage Vi2.
  • the voltage Vi1 is set to a voltage lower than the discharge start voltage for the sustain electrodes SU1 to SUn, and the voltage Vi2 is set to a voltage exceeding the discharge start voltage for the sustain electrodes SU1 to SUn.
  • negative wall voltage is accumulated on scan electrodes SC1 to SCn
  • positive wall voltage is accumulated on data electrodes D1 to Dm and sustain electrodes SU1 to SUn.
  • priming particles that assist the generation of the address discharge are generated in the discharge cell.
  • the wall voltage on the electrode represents a voltage generated by wall charges accumulated on the dielectric layer covering the electrode, the protective layer, the phosphor layer, and the like.
  • the voltage of scan electrodes SC1 to SCn is once lowered to voltage Vi3 lower than voltage Vi2, and then lowered to voltage 0 (V).
  • the voltage Vi3 is set to a voltage lower than the voltage Vi2 and lower than the discharge start voltage with respect to the sustain electrodes SU1 to SUn.
  • the voltage Vi3 may be a voltage that does not cause discharge in the discharge cell.
  • FIG. 3 shows an example in which the voltage applied to scan electrodes SC1 to SCn is once lowered from voltage Vi2 to voltage Vi3 and then lowered to voltage 0 (V).
  • the present invention is not limited to this configuration. Is not to be done.
  • the voltage may be sharply decreased from the voltage Vi2 to the voltage 0 (V).
  • the voltage 0 (V) is applied to the data electrodes D1 to Dm, and the positive voltage Ve is applied to the sustain electrodes SU1 to SUn. .
  • the scan electrodes SC1 to SCn have a ramp waveform voltage (hereinafter simply referred to as “down ramp waveform voltage”) that gently falls from a voltage that is less than the discharge start voltage (eg, voltage 0 (V)) to the negative voltage Vi4. ) Is applied.
  • Voltage Vi4 is set to a voltage exceeding the discharge start voltage with respect to sustain electrodes SU1 to SUn.
  • the voltage applied to the scan electrodes SC1 to SCn is set to the voltage Vc.
  • the forced initialization operation in the initialization period Pia1 of the forced initialization subfield is completed.
  • the drive voltage waveform generated in the initialization period Pia1 is a forced initialization waveform (first forced initialization waveform).
  • the forced initializing operation is described as an initializing operation for forcibly generating an initializing discharge in all the discharge cells in the image display area of the panel. It is not limited to.
  • an operation for applying a forced initialization waveform only to a part of the discharge cells in the image display area of the panel is also a forced initialization operation, and a subfield for performing the forced initialization operation is forcibly initialized.
  • Subfield For example, in the odd-field subfield SF1, the forced initializing waveform is applied only to the odd-numbered scan electrodes SC (2N-1) (N is an integer of 1 or more), and the other scan electrodes SC (2N) are described later. A selective initialization waveform is applied.
  • a forced initialization waveform is applied only to the even-numbered scan electrode SC (2N), and a selective initialization waveform is applied to the other scan electrode SC (2N-1).
  • the scan electrodes SC1 to SCn to which the forced initialization waveform is applied may be changed for each field. The same applies to all subfields that perform the forced initialization operation in the following description.
  • the voltage 0 (V) is applied to the data electrodes D1 to Dm
  • the voltage Ve is applied to the sustain electrodes SU1 to SUn
  • the voltage Vc is applied to the scan electrodes SC1 to SCn.
  • a negative scan pulse having a negative voltage Va is applied to the scan electrode SC1 in the first row.
  • a positive address pulse of a positive voltage Vd is applied to the data electrode Dk of the discharge cell that should emit light in the first row of the data electrodes D1 to Dm.
  • the time from the end of the initialization period Pia1 to the generation of the first address pulse in the address period Pw1 (the first scan pulse is applied after the voltage Vc is applied to the scan electrode SC1).
  • Tw0, and the time for applying the scan pulse to each of the scan electrodes SC1 to SCn (the width of the scan pulse, and the width of the write pulse applied to the data electrode Dk is substantially equal to this) Tw1
  • the period Tw0 is about 50 ⁇ sec, for example, and Tw1 is about 1 ⁇ sec, for example.
  • a scan pulse of voltage Va is applied to scan electrode SC2 in the second row, and an address pulse of voltage Vd is applied to data electrode Dk corresponding to the discharge cell to emit light in the second row.
  • address discharge occurs in the discharge cells in the second row to which the scan pulse and address pulse are simultaneously applied. Address discharge does not occur in the discharge cells to which no address pulse is applied. Thus, the address operation in the discharge cells in the second row is performed.
  • the order in which the scan pulses are applied to the scan electrodes SC1 to SCn is not limited to the order described above.
  • the order in which the scan pulses are applied to the scan electrodes SC1 to SCn may be arbitrarily set according to the specifications of the image display device.
  • voltage 0 (V) is applied to the data electrodes D1 to Dm. Then, a sustain pulse of positive voltage Vs is applied to scan electrodes SC1 to SCn, and voltage 0 (V) is applied to sustain electrodes SU1 to SUn.
  • a sustain discharge is generated between the scan electrode SCi and the sustain electrode SUi in the discharge cell that has generated the address discharge in the immediately preceding address period Pw1.
  • the phosphor layer 25 of the discharge cell emits light due to the ultraviolet rays generated by the sustain discharge.
  • a negative wall voltage is accumulated on scan electrode SCi, and a positive wall voltage is accumulated on sustain electrode SUi. Further, a positive wall voltage is also accumulated on the data electrode Dk.
  • the sustain discharge does not occur in the discharge cells in which the address discharge has not occurred in the immediately preceding address period Pw1, and the wall voltage at the end of the initialization period Pia1 is maintained.
  • the number of sustain pulses obtained by multiplying the brightness weight by a predetermined brightness multiple is alternately applied to scan electrodes SC1 to SCn and sustain electrodes SU1 to SUn.
  • the discharge cells that have generated the address discharge in the immediately preceding address period Pw1 generate the sustain discharge the number of times corresponding to the luminance weight, and emit light with the luminance corresponding to the luminance weight.
  • the negative wall voltage is accumulated on the sustain electrode SUi and the positive wall voltage is accumulated on the scan electrode SCi, so that the discharge start voltage of those discharge cells is exceeded.
  • the voltage Vr is set as the voltage.
  • the selective initialization subfield will be described by taking the subfield SF2 as an example.
  • a driving voltage waveform similar to that in the initialization period Pib2 of the subfield SF2 is generated and applied to each electrode for selective initialization. Perform the action.
  • the voltage 0 (V) is applied to the data electrodes D1 to Dm, and the voltage 0 (V) is also applied to the sustain electrodes SU1 to SUn.
  • a downward ramp waveform voltage that falls from a voltage that is lower than the discharge start voltage (for example, voltage 0 (V)) to a negative voltage Vi4 is applied to scan electrodes SC1 to SCn.
  • This downward ramp waveform voltage has a waveform shape that drops to the same voltage Vi4 at the same gradient as the downward ramp waveform voltage generated in the second period Pi2 of the initialization period Pia1.
  • the positive wall voltage accumulated on the data electrode Dk by the last sustain discharge is adjusted to a wall voltage suitable for the address operation by discharging an excessive portion by this initializing discharge.
  • the initialization discharge does not occur, and the wall voltage at the end of the initialization period Pia1 of the subfield SF1 is maintained.
  • the voltage applied to the scan electrodes SC1 to SCn is once set to the voltage 0 (V).
  • the third period Pi3 of the initialization period Pib2 ends.
  • the voltage 0 (V) is applied to the data electrodes D1 to Dm, and the positive voltage Ve higher than the voltage 0 (V) is applied to the sustain electrodes SU1 to SUn. Apply.
  • a downward ramp waveform voltage that falls from a voltage that is lower than the discharge start voltage (for example, voltage 0 (V)) to a negative voltage Vi4 is applied to scan electrodes SC1 to SCn.
  • This downward ramp waveform voltage has the same waveform shape as the downward ramp waveform voltage generated in the third period Pi3.
  • This initialization discharge weakens the wall voltage on scan electrode SCi and the wall voltage on sustain electrode SUi.
  • the initialization discharge does not occur as in the third period Pi3, and the wall at the end of the initialization period Pia1 of the subfield SF1 The voltage is maintained.
  • the discharge cells that have performed the address operation in the address period Pw1 of the immediately preceding subfield SF1 are selectively used.
  • a selective initialization operation for generating an initialization discharge is performed. That is, in the discharge cell in which the sustain discharge is generated in the sustain period Ps1 of the immediately preceding subfield SF1, a weak initializing discharge is generated between the scan electrode SCi and the data electrode Dk in the third period Pi3, and the fourth period Pi4. Then, a weak initializing discharge is generated between scan electrode SCi and sustain electrode SUi.
  • the wall voltage in the discharge cell is adjusted to a wall voltage suitable for the address operation in the subsequent address period Pw2.
  • priming particles that assist the generation of the address discharge are generated in the discharge cell.
  • the above-described drive voltage waveform generated in the initialization period Pib2 is a selection initialization waveform (first selection initialization waveform).
  • the voltage Vi4 and the voltage Ve are set to voltage values that satisfy the above-described operation according to the characteristics of the panel 10, the specifications of the plasma display device 100, and the like.
  • the initialization period Pib2 in which the selective initialization operation is performed is divided into a third period Pi3 and a fourth period Pi4, and a downward ramp waveform voltage is applied to the scan electrodes SC1 to SCn in each period. The reason why the initializing discharge is generated twice in each period will be described.
  • the discharge start voltage tends to decrease under the influence of priming particles generated by the discharge. Therefore, in the discharge cell in which the discharge is continuously generated by the ramp waveform voltage, the priming particles gradually increase due to the continuous discharge, and thus the discharge start voltage gradually decreases.
  • the discharge between the scan electrode SCi and the data electrode Dk (first discharge) and the discharge between the scan electrode SCi and the sustain electrode SUi (second discharge) occur simultaneously during the selective initialization operation, each discharge More priming particles are generated as compared to when they are generated individually.
  • the discharge start voltage is likely to be reduced, and the discharge cell It is difficult to accurately control the wall voltage to be formed. That is, in the selective initializing operation in which the first discharge and the second discharge are generated simultaneously, the wall voltage tends to vary between the discharge cells, and the variation in the wall voltage makes the subsequent address discharge unstable. There is a risk.
  • the initialization discharge is first generated between the scan electrode SCi and the data electrode Dk in the third period Pi3, and then continues.
  • an initializing discharge is generated between the scan electrode SCi and the sustain electrode SUi.
  • the wall voltage variation is reduced, and the subsequent address discharge is more It can be generated stably.
  • the first discharge and the second discharge are simultaneously generated in the second period Pi2.
  • the initializing discharge due to the rising ramp waveform voltage is forcibly generated in all the discharge cells in the image display area of the panel 10, and the wall voltage of each discharge cell is changed.
  • the wall voltage of each discharge cell is already almost uniform immediately before the start of the second period Pi2, and even if the first discharge and the second discharge are generated simultaneously in the second period Pi2, A wall voltage can be systematically formed in the discharge cell.
  • the initialization operation is performed by setting the number of times of generation of the downward ramp waveform voltage twice in the initialization period Pib2, and the number of generations of the downward ramp waveform voltage is set to 1 in the second period Pi2 of the initialization period Pia1.
  • the initialization operation is performed at a time.
  • the drive voltage waveform generated in the second period Pi2 of the initialization period Pia1 in which the forced initialization operation is performed is not limited to the waveform shape shown in FIG.
  • the same drive voltage waveform (a waveform that generates two downward ramp waveform voltages in succession) may be generated.
  • a drive voltage waveform for generating an address discharge in the discharge cells to emit light is applied to each electrode.
  • the number of sustain pulses corresponding to the luminance weight is alternately applied to the scan electrodes SC1 to SCn and the sustain electrodes SU1 to SUn, and after the sustain pulse is generated, An upward ramp waveform voltage is applied to scan electrodes SC1 to SCn.
  • each subfield after the subfield SF3 in the initialization periods Pib3 to Pib8 and the write periods Pw3 to Pw8, the drive voltage waveforms similar to those in the initialization period Pib2 and the write period Pw2 of the subfield SF2 are applied to the electrodes.
  • sustain periods Ps3 to Ps8 as in sustain period Ps2 of subfield SF2, the number of sustain pulses corresponding to the luminance weight is alternately applied to scan electrodes SC1 to SCn and sustain electrodes SU1 to SUn.
  • the subfield for performing the forced initialization operation is the subfield SF1, but the present invention is not limited to this configuration.
  • the subfield in which the forced initialization operation is performed may be a subfield after subfield SF2.
  • the present invention is not limited to this configuration.
  • the number of times of performing the forced initialization operation may be once in a plurality of fields.
  • timing detection subfield SFo the timing detection subfield SFo, the y coordinate detection subfield SFy, and the x coordinate detection subfield SFx will be described.
  • FIG. 4 schematically shows an example of a drive voltage waveform applied to each electrode of panel 10 in timing detection subfield SFo, y coordinate detection subfield SFy, and x coordinate detection subfield SFx in the first embodiment of the present invention.
  • FIG. 4 schematically shows an example of a drive voltage waveform applied to each electrode of panel 10 in timing detection subfield SFo, y coordinate detection subfield SFy, and x coordinate detection subfield SFx in the first embodiment of the present invention.
  • FIG. 4 shows drive voltages applied to sustain electrodes SU1 to SUn, scan electrodes SC1 to SCn, and data electrodes D1 to Dm in timing detection subfield SFo, y coordinate detection subfield SFy, and x coordinate detection subfield SFx. Waveform is shown.
  • FIG. 4 also shows a part of the sustain period Ps8 of the subfield SF8 immediately before the timing detection subfield SFo and a part of the subfield SF1.
  • the timing detection subfield SFo has an initialization period Pico, an address period Pwo, and a timing detection period Po.
  • the initialization period Pico a forced initialization operation is performed.
  • a driving voltage waveform different from that in the initialization period Pia1 of the subfield SF1 of the image display subfield is applied to each electrode.
  • the same drive voltage waveform as that in the first period Pi1 of the initialization period Pia1 is applied to each electrode.
  • a voltage of 0 (V) is applied to each of the data electrodes D1 to Dm and the sustain electrodes SU1 to SUn.
  • a voltage Vi1 is applied to scan electrodes SC1 to SCn after voltage 0 (V) is applied, and an upward ramp waveform voltage that gradually rises from voltage Vi1 to voltage Vi2 is applied.
  • Voltage Vi1 is set to a voltage lower than the discharge start voltage with respect to sustain electrodes SU1 to SUn.
  • the voltage Vi2 is set to a voltage exceeding the discharge start voltage with respect to the sustain electrodes SU1 to SUn, and is set to a voltage higher than a voltage Vso of a timing detection pulse described later. This is for surely generating the initializing discharge.
  • the rising ramp waveform voltage has a waveform shape that rises to the same voltage Vi2 with the same gradient as the rising ramp waveform voltage generated in the first period Pi1 of the initialization period Pia1.
  • negative wall voltage is accumulated on scan electrodes SC1 to SCn
  • positive wall voltage is accumulated on data electrodes D1 to Dm and sustain electrodes SU1 to SUn. Furthermore, priming particles that assist the generation of the subsequent address discharge are generated in the discharge cell.
  • the voltage applied to scan electrodes SC1 to SCn reaches voltage Vi2
  • the voltage of scan electrodes SC1 to SCn is once lowered to voltage Vi3 lower than voltage Vi2, and then lowered to voltage 0 (V).
  • the present invention is not limited to this configuration.
  • the voltage may be sharply decreased from voltage Vi2 to voltage 0 (V).
  • the same drive voltage waveform as that in the third period Pi3 of the initialization period Pib2 is applied to each electrode.
  • the voltage 0 (V) is applied to the data electrodes D1 to Dm, and the voltage 0 (V) is also applied to the sustain electrodes SU1 to SUn.
  • a downward ramp waveform voltage that falls from a voltage (for example, voltage 0 (V)) that is less than the discharge start voltage to a negative voltage Vi4 is applied to scan electrodes SC1 to SCn.
  • This downward ramp waveform voltage has a waveform shape that drops to the same voltage Vi4 at the same gradient as the downward ramp waveform voltage generated in the third period Pi3 of the initialization period Pib2.
  • the positive wall voltage accumulated on the data electrodes D1 to Dm in the immediately preceding fifth period Pi5 is adjusted to a wall voltage suitable for the subsequent address operation by discharging an excessive portion. .
  • the sixth period Pi6 of the initialization period Pico ends.
  • the same drive voltage waveform as that in the fourth period Pi4 of the initialization period Pib2 is applied to each electrode.
  • a voltage 0 (V) is applied to the data electrodes D1 to Dm, and a positive voltage Ve higher than the voltage 0 (V) is applied to the sustain electrodes SU1 to SUn.
  • a downward ramp waveform voltage that falls from a voltage that is lower than the discharge start voltage (for example, voltage 0 (V)) to a negative voltage Vi4 is applied to scan electrodes SC1 to SCn.
  • This downward ramp waveform voltage has the same waveform shape as the downward ramp waveform voltage generated in the fourth period Pi4 of the initialization period Pib2.
  • This initialization discharge weakens the wall voltage on scan electrodes SC1 to SCn and the wall voltage on sustain electrodes SU1 to SUn.
  • the seventh period Pi7 of the initialization period Pico ends.
  • the rising ramp waveform voltage is applied to the scan electrodes SC1 to SCn in the fifth period Pi5, as in the first period Pi1 of the initialization period Pia1 of the subfield SF1.
  • the initializing discharge is forcibly generated in all the discharge cells in the image display area of the panel 10.
  • the drive voltage waveforms similar to those in the third period Pi3 and the fourth period Pi4 of the initialization period Pib2 of the subfield SF2 that is the selective initialization subfield are obtained. Apply to each electrode.
  • a weak initializing discharge is generated between the scan electrodes SC1 to SCn and the data electrodes D1 to Dm in the sixth period Pi6, and then in the seventh period Pi7, the scan electrodes SC1 to SCn and the sustain electrodes SU1 to SC1.
  • a weak initializing discharge is generated with SUn.
  • the forced initialization operation in the initialization period Pico of the timing detection subfield SFo is completed.
  • the above-mentioned drive voltage waveform generated in the initialization period Pico is a forced initialization waveform (second forced initialization waveform).
  • initialization discharge is forcibly generated in all the discharge cells in the image display area of panel 10.
  • the wall voltage varies between the discharge cells depending on the discharge history, the wall voltage of each discharge cell can be made substantially uniform by this forced initialization operation.
  • the wall voltage in each discharge cell is adjusted to a wall voltage suitable for the address operation in the subsequent address period Pwo, and priming particles that assist the generation of the address discharge are generated in the discharge cell.
  • the voltage 0 (V) is applied to the data electrodes D1 to Dm
  • the voltage Ve is applied to the sustain electrodes SU1 to SUn
  • the voltage Vc is applied to the scan electrodes SC1 to SCn.
  • an address pulse of the voltage Vd is applied to the data electrodes D1 to Dm and a scan pulse of the voltage Va is applied to the scan electrodes SC1 to SCn to generate an address discharge in each discharge cell.
  • a scan pulse is sequentially applied to a plurality of electrodes (or one electrode at a time). Further, the address pulse is applied to all the data electrodes D1 to Dm until the scan pulse is completely applied to the scan electrodes SC1 to SCn.
  • a write pulse of voltage Vd is applied to the data electrodes D1 to Dm all at once and the scan electrodes SC1 to SCn are applied.
  • a scanning pulse of voltage Va may be applied simultaneously to cause all discharge cells in the image display area of panel 10 to generate address discharges simultaneously.
  • the voltage 0 (V) is applied to the data electrodes D1 to Dm. Further, voltage Vc is applied to scan electrodes SC1 to SCn, and then voltage 0 (V) is applied. Further, the voltage applied to sustain electrodes SU1 to SUn is changed from voltage Ve to voltage 0 (V) at substantially the same timing as voltage 0 (V) is applied to scan electrodes SC1 to SCn. In the present embodiment, this state is maintained from time to0 to time To0. Therefore, during this period, after the last address discharge occurs in the discharge cells, a state in which no discharge occurs is maintained. Time to0 is the time when the scan pulse for generating the last address discharge is applied to scan electrode SCn.
  • time To0 is set based on the time interval of the timing detection discharge mentioned later. That is, the time To0 is set to a time longer than any of the time To1, the time To2, and the time To3 described later. In the present embodiment, the time To0 is about 50 ⁇ sec, for example.
  • the panel 10 is caused to emit a plurality of times of light emission (light emission for timing detection) as a reference when calculating the position coordinates of the light pen. That is, light emission for timing detection is emitted to all the discharge cells in the image display area of the panel 10 at a predetermined time interval (in this embodiment, for example, time To1, time To2, and time To3 in this embodiment).
  • the timing detection discharge to be generated is generated a plurality of times (in this embodiment, for example, four times).
  • timing detection pulse V1 of voltage Vso is applied to scan electrodes SC1 to SCn.
  • first timing detection discharge is generated in all the discharge cells in the image display area of the panel 10, and the entire image display surface of the panel 10 emits light (first timing detection light emission).
  • timing detection pulse V3 of voltage Vso is applied to scan electrodes SC1 to SCn.
  • the third timing detection discharge is generated in all the discharge cells in the image display region of the panel 10, and the entire image display surface of the panel 10 emits light (third timing detection light emission).
  • a predetermined time interval in the present embodiment, for example, time To1, time To2, and time To3 in this embodiment
  • time To1, time To2, and time To3 in this embodiment is multiple times (in this embodiment, for example, 4 Timing detection discharge is generated, and the entire image display surface of the panel 10 is caused to emit light a plurality of times (for example, four times) at predetermined time intervals (for example, time To1, time To2, and time To3).
  • the light pen receives this light emission.
  • the entire surface of the image display surface of the panel 10 shines at the same timing, so the light pen is at the same timing no matter where the pen tip of the light pen is in the image display area of the panel 10. This light emission can be received.
  • the time To1 is about 40 ⁇ sec
  • the time To2 is about 20 ⁇ sec
  • the time To3 is about 30 ⁇ sec.
  • the present invention is not limited to the numerical values described above for the times To0 to To3, and each time may be set appropriately according to the specifications of the plasma display system.
  • the light pen detects a coordinate reference signal (light pen) when light emission is detected a plurality of times (for example, four times) generated at predetermined time intervals (for example, time To1, time To2, and time To3).
  • a coordinate reference signal for example, four times
  • predetermined time intervals for example, time To1, time To2, and time To3.
  • an erase operation similar to the erase operation performed at the end of the sustain period Ps1 of the subfield SF1 is performed. . That is, an upward ramp waveform voltage that gently rises from voltage 0 (V) to voltage Vr is applied to scan electrodes SC1 to SCn while voltage 0 (V) is applied to sustain electrodes SU1 to SUn and data electrodes D1 to Dm. . When the rising ramp waveform voltage reaches the voltage Vr, the voltage applied to the scan electrodes SC1 to SCn is lowered to the voltage 0 (V). Thereby, a weak erasure discharge is generated in all the discharge cells in the image display area of the panel 10.
  • the voltage Vso is set to a voltage equal to the voltage Vs.
  • the voltage Vso is about 205 (V).
  • the voltage Vso may be a voltage different from the voltage Vs.
  • the voltage Vso may be any voltage that generates timing detection discharge.
  • a y-coordinate detection subfield SFy and an x-coordinate detection subfield SFx are generated.
  • the initialization period Piby of the y-coordinate detection subfield SFy the same selective initialization operation as the initialization period Pib2 of the subfield SF2 is performed. That is, the initialization period Piby is composed of the third period Pi3 and the fourth period Pi4, similarly to the initialization period Pib2 of the subfield SF2.
  • an initializing discharge is generated between the scan electrodes SC1 to SCn and the data electrodes D1 to Dm in the third period Pi3.
  • the fourth period Pi4 the scan electrodes SC1 to SCn and the sustain electrodes SU1 to SUn An initializing discharge is generated during this period. Therefore, in the initialization period Piby, a drive voltage waveform (first selective initialization waveform) substantially similar to that in the initialization period Pib2 of the subfield SF2 is generated and applied to each electrode.
  • a drive voltage waveform similar to that in the third period Pi3 of the initialization period Pib2 is generated and applied to each electrode.
  • the voltage 0 (V) is applied to the data electrodes D1 to Dm, and the voltage 0 (V) is also applied to the sustain electrodes SU1 to SUn.
  • a downward ramp waveform voltage that falls from a voltage (for example, voltage 0 (V)) that is less than the discharge start voltage to a negative voltage Vi4 is applied to scan electrodes SC1 to SCn.
  • a voltage for example, voltage 0 (V)
  • a drive voltage waveform similar to that in the fourth period Pi4 of the initialization period Pib2 is generated and applied to each electrode.
  • a voltage 0 (V) is applied to the data electrodes D1 to Dm, and a positive voltage Ve higher than the voltage 0 (V) is applied to the sustain electrodes SU1 to SUn.
  • a downward ramp waveform voltage that falls from a voltage (for example, voltage 0 (V)) that is less than the discharge start voltage to a negative voltage Vi4 is applied to scan electrodes SC1 to SCn.
  • the timing detection discharge is generated in all the discharge cells in the image display area of the panel 10, and therefore, in the initialization period Piby, the third In both the period Pi3 and the fourth period Pi4, a weak initializing discharge is generated in all the discharge cells. That is, in the third period Pi3 of the initialization period Piby, initialization discharge occurs between the scan electrodes SC1 to SCn and the data electrodes D1 to Dm, and in the fourth period Pi4 of the initialization period Piby, the scan electrodes SC1 to SCn Initializing discharge is generated between sustain electrodes SU1 to SUn.
  • the wall voltage of all the discharge cells in the image display area of the panel 10 is adjusted to the wall voltage suitable for the y coordinate detection pattern display operation in the subsequent y coordinate detection period Py. Furthermore, priming particles that assist the generation of discharge in the y-coordinate detection period Py are generated in the discharge cell.
  • the voltage Ve is applied to the sustain electrodes SU1 to SUn
  • the voltage 0 (V) is applied to the data electrodes D1 to Dm
  • the scan electrodes SC1 to SCn are applied to SCn. Then, this state is maintained during the period Ty0.
  • this period Ty0 is a period Tw0 until a scan pulse is applied to the scan electrodes SC1 to SCn in the address periods Pw1 to Pw8 of the subfields SF1 to SF8 which are image display subfields shown in FIG. For example, it is set to about 700 ⁇ sec.
  • positive y-coordinate detection voltage Vdy is applied to data electrodes D1 to Dm, and negative y-coordinate detection pulse of voltage Vay is applied to scan electrode SC1 in the first row.
  • the y coordinate detection voltage Vdy is a voltage higher than the voltage 0 (V), and the voltage Vay of the y coordinate detection pulse is a negative voltage lower than the voltage Vc.
  • the pulse width of the y coordinate detection pulse is shown as Ty1.
  • the data electrodes D1 to Dm and the scan electrodes The voltage difference at the intersection with SC1 exceeds the discharge start voltage, and discharge occurs between data electrodes D1 to Dm and scan electrode SC1, and between sustain electrode SU1 and scan electrode SC1.
  • discharge occurs in all the discharge cells constituting the first row, and these discharge cells emit light all at once.
  • the 5760 discharge cells (1920 pixels) constituting the first row emit light all at once. And this light emission becomes light emission for y coordinate detection.
  • discharge cell row an aggregate of discharge cells constituting one row
  • pixel row an aggregate of pixels constituting one row
  • the discharge cell row and the pixel row are substantially the same, and in the above operation, the first pixel row (first discharge cell row) emits light all at once.
  • a positive wall voltage is accumulated on scan electrode SC1
  • a negative wall voltage is accumulated on sustain electrode SU1
  • a negative wall voltage is also formed on data electrodes D1 to Dm. Is accumulated.
  • a y coordinate detection pulse of the voltage Vay is applied to the scan electrode SC2 in the second row.
  • discharge occurs between data electrodes D1 to Dm and scan electrode SC2, and between sustain electrode SU2 and scan electrode SC2, and y is generated in the second pixel row (second discharge cell row). Light emission for coordinate detection occurs.
  • the voltage Vc higher than the voltage Vay of the y coordinate detection pulse is applied to the scan electrodes SC1 to SCn, and the y coordinate A voltage 0 (V) lower than the detection voltage Vdy is applied to the data electrodes D1 to Dm.
  • the negative y coordinate detection pulse is sequentially applied to each of the scan electrodes SC1 to SCn while the positive y coordinate detection voltage Vdy is applied to the data electrodes D1 to Dm.
  • light emission for detecting the y coordinate is sequentially generated in each pixel row (discharge cell row) from the first row to the n-th row.
  • one horizontal line that emits light corresponds to the upper end portion (pixels in the first row) of the image display area of the panel 10.
  • a pattern (y-coordinate detection pattern) that sequentially moves one line at a time from the lower line to the lower end (nth pixel line) is displayed. That is, the y-coordinate detection pattern is a pattern in which each pixel row from the first row to the n-th row of the image display area sequentially emits light for each row.
  • the light pen receives the light emission of this pixel row.
  • each pixel row from the first row to the n-th row in the image display region sequentially emits light for each row, so that the pen tip of the light pen is the image display region of the panel 10.
  • the timing at which the light pen receives this light emission varies depending on where the light pen is.
  • the y-coordinate of the position (x-coordinate, y-coordinate) of the light pen in the image display area is detected by detecting when the light emission is received by the light pen and the light reception timing.
  • the period during which the y-coordinate detection pattern is displayed on the panel 10 is very short. Therefore, the possibility that the y-coordinate detection pattern is recognized by the user is low, and even if it is recognized by the user, it is only a slight change in luminance.
  • the time for applying the y-coordinate detection pulse to each of the scan electrodes SC1 to SCn is Ty1.
  • the initialization period Picx of the x-coordinate detection subfield SFx the same forced initialization operation as in the initialization period Pico of the timing detection subfield SFo is performed. That is, the initialization period Picx is composed of three periods, a fifth period Pi5, a sixth period Pi6, and a seventh period Pi7, like the initialization period Pico. Therefore, in the initialization period Picx, a drive voltage waveform (second forced initialization waveform) substantially the same as that in the initialization period Pico of the timing detection subfield SFo is generated and applied to each electrode.
  • the voltage 0 (V) is applied to the data electrodes D1 to Dm and the sustain electrodes SU1 to SUn, respectively.
  • a voltage Vi1 is applied to scan electrodes SC1 to SCn after voltage 0 (V) is applied, and then an upward ramp waveform voltage that gradually rises from voltage Vi1 to voltage Vi2 is applied.
  • the voltage 0 (V) is applied to the data electrodes D1 to Dm, and the voltage 0 (V) is also applied to the sustain electrodes SU1 to SUn. ) Is applied.
  • a downward ramp waveform voltage that falls from a voltage (for example, voltage 0 (V)) that is less than the discharge start voltage to a negative voltage Vi4 is applied to scan electrodes SC1 to SCn.
  • the voltage 0 (V) is applied to the data electrodes D1 to Dm, and the voltage 0 (to the sustain electrodes SU1 to SUn).
  • V) A higher positive voltage Ve is applied.
  • a downward ramp waveform voltage that falls from a voltage (for example, voltage 0 (V)) that is less than the discharge start voltage to a negative voltage Vi4 is applied to scan electrodes SC1 to SCn.
  • the initialization discharge is performed in all the discharge cells in the image display area of the panel 10 in any of the fifth period Pi5, the sixth period Pi6, and the seventh period Pi7. appear. That is, in the fifth period Pi5 of the initialization period Picx, similarly to the fifth period Pi5 of the initialization period Pico, between the scan electrodes SC1 to SCn and the sustain electrodes SU1 to SUn of each discharge cell and the scan electrodes SC1 to SC1. A weak initializing discharge is generated between SCn and data electrodes D1 to Dm.
  • the scan electrodes SC1 to SCn and the data electrodes D1 to Initialization discharge is generated between Dm.
  • the initialization discharge is generated between the scan electrodes SC1 to SCn and the sustain electrodes SU1 to SUn. This weakens the wall voltage on scan electrodes SC1 to SCn and the wall voltage on sustain electrodes SU1 to SUn, and discharges an excessive portion of the positive wall voltage accumulated on data electrodes D1 to Dm.
  • the wall voltage is adjusted to a wall voltage suitable for the x coordinate detection pattern display operation in the subsequent x coordinate detection period Px. Furthermore, priming particles that assist the generation of discharge in the x-coordinate detection period Px are generated in the discharge cell.
  • the voltage 0 (V) is applied to the data electrodes D1 to Dm
  • the voltage Ve is applied to the sustain electrodes SU1 to SUn
  • the scan electrodes SC1 to SCn are applied.
  • a voltage Vc is applied to SCn. Then, this state is maintained during the period Tx0.
  • the period Tx0 is from the period Tw0 until the scan pulse is applied to the scan electrodes SC1 to SCn in the address periods Pw1 to Pw8 of the subfields SF1 to SF8 that are the image display subfields shown in FIG. Also set a long time.
  • the period Tx0 is desirably set between 200 ⁇ sec and 1 msec, and is set to about 700 ⁇ sec in the present embodiment, for example.
  • negative x-coordinate detection voltage Vax is applied to scan electrodes SC1 to SCn, and positive x-coordinate detection pulses of voltage Vdx are applied to data electrodes D1 to D3 in the first to third columns.
  • the voltage Vdx of the x coordinate detection pulse is higher than the voltage 0 (V), and the x coordinate detection voltage Vax is a negative voltage lower than the voltage Vc.
  • the pulse width of the x coordinate detection pulse is shown as Tx1.
  • the data electrodes D1 to D3 correspond to a red discharge cell, a green discharge cell, and a blue discharge cell constituting one pixel, and the pixel is a pixel arranged at the left end of the image display area, for example. It is.
  • the data electrodes D1 to D3 and the scan electrodes SC1 to SC1 In the discharge cell at the intersection of the data electrodes D1 to D3 to which the x coordinate detection pulse of the voltage Vdx is applied and the scan electrodes SC1 to SCn to which the x coordinate detection voltage Vax is applied, the data electrodes D1 to D3 and the scan electrodes SC1 to SC1 The voltage difference at the intersection with SCn exceeds the discharge start voltage, and discharge occurs between data electrodes D1 to D3 and scan electrodes SC1 to SCn and between sustain electrodes SU1 to SUn and scan electrodes SC1 to SCn. .
  • discharge occurs in all the pixels constituting the first column, and these pixels emit light all at once.
  • the 1080 pixels (3 columns ⁇ 1080 discharge cells) constituting the first column emit light all at once. And this light emission becomes light emission for x coordinate detection.
  • discharge cell column an assembly of discharge cells constituting one column
  • pixel column an assembly of discharge cells (pixel column) composed of three adjacent discharge cell columns
  • the first pixel column that is, the first, second, and third discharge cell columns
  • the x coordinate detection pulse of the voltage Vdx is applied to the data electrodes D4 to D6 in the fourth column to the sixth column.
  • discharge occurs between the data electrodes D4 to D6 and the scan electrodes SC1 to SCn, and between the sustain electrodes SU1 to SUn and the scan electrodes SC1 to SCn, and the second pixel column (fourth column, Light emission for x-coordinate detection occurs in the fifth and sixth discharge cell columns).
  • the same operation is performed in the order of data electrodes D7 to D9, data electrodes D10 to D12,..., Data electrodes Dm-2 to Dm, with the x coordinate detection voltage Vax being applied to the scan electrodes SC1 to SCn.
  • the discharge cells of the m-th column are sequentially performed, and each pixel column from the third column to the last column (for example, 1920 column) is used for x-coordinate detection. Light emission is generated sequentially.
  • the voltage Vc higher than the x-coordinate detection voltage Vax is applied to the scan electrodes SC1 to SCn, and the x-coordinate detection pulse.
  • a voltage 0 (V) lower than the voltage Vdx is applied to the data electrodes D1 to Dm.
  • the negative x coordinate detection voltage Vax is applied to the scan electrodes SC1 to SCn, and the positive x coordinate detection pulse of the voltage Vdx is applied to every three adjacent data electrodes D1 to Dm. Apply sequentially. In this way, light emission for x coordinate detection is sequentially generated in each pixel column from the first column to the last column.
  • the x coordinate detection pattern is a pattern in which each pixel column from the first column to the last column in the image display area sequentially emits light for each column.
  • the x-coordinate detection pattern is a pattern in which three discharge cell columns adjacent to each other sequentially emit light by three columns from the left end (first column) to the right end (m column) of the image display area. is there.
  • the light pen receives the light emission of this pixel row.
  • each pixel column from the first column to the last column in the image display region sequentially emits light for each column.
  • the timing at which the light pen receives this light emission varies depending on where the light pen is.
  • the x-coordinate of the position (x-coordinate, y-coordinate) of the light pen in the image display area is detected by detecting the light reception timing when the light emission is received by the light pen.
  • the period during which the x-coordinate detection pattern is displayed on the panel 10 is very short. Therefore, the possibility that the x coordinate detection pattern is recognized by the user is low, and even if it is recognized by the user, it is only a slight change in luminance.
  • the time for applying the x-coordinate detection pulse to each of the data electrodes D1 to Dm is Tx1.
  • the above is the outline of the drive voltage waveforms of the timing detection subfield SFo, the y coordinate detection subfield SFy, and the x coordinate detection subfield SFx.
  • voltage Vc ⁇ 50 (V)
  • voltage Vr 205 (V)
  • voltage Ve 155 (V )
  • the voltage Va, the voltage Vay, and the voltage Vax are set to be equal to each other, and the voltage Vd, the voltage Vdy, and the voltage Vdx are set to be equal to each other. Different voltages may be used.
  • the voltage Vi2 of the rising ramp waveform voltage generated in the initialization period Pico is used as the timing detection pulse. Is set to a voltage higher than the voltage Vso.
  • an upward ramp waveform voltage voltage Vi2 generated in the initialization period Pia1 of the subfield SF1 an upward ramp waveform voltage voltage Vi2 generated in the initialization period Pico of the timing detection subfield SFo, and
  • the voltage Vi2 of the rising ramp waveform voltage generated in the initialization period Picx of the x-coordinate detection subfield SFx is the same voltage, but each voltage Vi2 may be set to a different voltage.
  • the gradient of the rising ramp waveform voltage generated in the initialization period Pia1 of the subfield SF1, the initialization period Pico of the timing detection subfield SFo, and the initialization period Picx of the x coordinate detection subfield SFx is about 1.5 (V / ⁇ sec).
  • the gradient of the falling ramp waveform voltage generated in the initialization period Picx of the detection subfield SFx is about ⁇ 2.5 (V / ⁇ sec).
  • the gradient of the rising ramp waveform voltage generated at the end of each sustain period Ps1 to Ps8 of the image display subfield (subfields SF1 to SF8) and at the end of the sustain period Po of the timing detection subfield SFo is about 10 (V / ⁇ sec). ).
  • the specific numerical values such as the voltage value and the gradient described above are merely examples, and the present invention is not limited to the numerical values described above for each voltage value and the gradient.
  • Each voltage value, gradient, and the like are preferably set optimally based on the discharge characteristics of the panel and the specifications of the plasma display device.
  • This coordinate reference signal is a signal indicating the generation timing of the y-coordinate detection pattern generated during the y-coordinate detection period Py and the x-coordinate detection pattern generated during the x-coordinate detection period Px. This is a signal representing a timing (time) which is a reference when calculating (coordinates).
  • a timing detection subfield SFo is provided in one field so that the light pen itself can generate a coordinate reference signal.
  • the light pen detects light emission generated at a specific time interval on the panel 10 by timing detection discharge, and generates a coordinate reference signal. Based on this coordinate reference signal, the light pen calculates the position coordinates of the light pen itself.
  • each drive voltage waveform of the timing detection subfield SFo is generated with the waveform shape shown in FIG.
  • timing detection pulses are alternately applied to the scan electrodes SC1 to SCn and the sustain electrodes SU1 to SUn at predetermined time intervals (for example, time To1, time To2, and time To3), Timing detection discharge is generated a plurality of times (for example, four times) at predetermined time intervals (for example, a time To0, a time To1, a time To2, and a time To3), and the image display surface of the panel 10 is displayed a plurality of times ( For example, light is emitted four times. Then, the time To0 is set to a time longer than the time To1. Desirably, the time To0 is set to a time longer than any of the time To1, the time To2, and the time To3. This is due to the following reasons.
  • the light receiving element of the light pen has the capability of detecting light emission generated by the y coordinate detection pattern and light emission generated by the x coordinate detection pattern.
  • the emitted light has a light emission intensity comparable to that generated by the address discharge. Therefore, the light receiving element also detects light emission generated by the address discharge. Therefore, depending on the set value of time To0, the light pen may misrecognize the light emission generated by the address discharge in the address period Pwo of the timing detection subfield SFo as the light emission by the timing detection discharge.
  • the time To0 is set to a time longer than the time To1, no matter where the light pen is in the image display area, the time from the time when the light pen detects light emission due to the write discharge to the time to1 The interval is longer than time To1. Thereby, it is possible to prevent the light pen from erroneously recognizing light emission due to the address discharge generated in the address period Pwo of the timing detection subfield SFo as light emission due to the timing detection discharge. If the time To0 is set to a time longer than any of the time To1, the time To2, and the time To3, the erroneous recognition can be prevented with higher accuracy, and the write in the image display area can be prevented. It becomes possible to detect the position (position coordinates) of the pen more accurately.
  • the initialization period Pico of the timing detection subfield SFo is divided into three periods of a fifth period Pi5, a sixth period Pi6, and a seventh period Pi7, and the drive voltage waveform shown in FIG.
  • a forced initialization operation is performed by applying to the electrodes. That is, in the fifth period Pi5, the rising ramp waveform voltage is applied to the scan electrodes SC1 to SCn to forcibly generate the initialization discharge in all the discharge cells in the image display region of the panel 10.
  • a downward ramp waveform voltage is applied to scan electrodes SC1 to SCn, and a weak initializing discharge is generated between scan electrodes SC1 to SCn and data electrodes D1 to Dm.
  • the voltage Ve is applied to the sustain electrodes SU1 to SUn and the downward ramp waveform voltage is applied to the scan electrodes SC1 to SCn, so that the weak voltage is generated between the scan electrodes SC1 to SCn and the sustain electrodes SU1 to SUn. An initializing discharge is generated.
  • the initialization period of the subfield SF1 in which the forced initialization operation is performed with the drive voltage waveform shown in FIG.
  • the wall voltage variation between the discharge cells can be reduced with higher accuracy than Pia1, and the wall voltage of each discharge cell can be made more uniform.
  • the light pen can generate a highly accurate coordinate reference signal with reduced variations.
  • the y coordinate detection pattern displayed on the panel 10 immediately before the x coordinate detection subfield SFx is a moving image in which one horizontal line that emits light sequentially moves from the upper end to the lower end of the image display area of the panel 10. . Therefore, there is a difference according to the arrangement position of the discharge cells in the time from the end of light emission to the start of the x coordinate detection subfield SFx. Since the wall voltage changes with the passage of time, the wall voltage may vary between the discharge cells immediately before the x-coordinate detection subfield SFx.
  • the forced initialization operation similar to the initialization period Pico of the timing detection subfield SFo is performed.
  • variation in wall voltage between each discharge cell can be reduced and the wall voltage of each discharge cell can be made more uniform. Therefore, a highly accurate x coordinate detection pattern with reduced variation in timing at the time of occurrence of discharge is provided on the panel. 10 can be displayed. Therefore, the light pen can calculate the x coordinate of the position coordinates with higher accuracy.
  • the timing immediately before the y-coordinate detection subfield SFy is a timing detection period Po, and in the timing detection period Po, all discharge cells generate a timing discharge at the same time. There is relatively little variation in wall voltage. Therefore, there is no problem even if the initialization operation in the initialization period Piby of the y-coordinate detection subfield SFy is a selective initialization operation.
  • the timing detection discharge in the timing detection period Po, the discharge for displaying the y-coordinate detection pattern on the panel 10, and the discharge for displaying the x-coordinate detection pattern on the panel 10 are calculated with the position coordinates in the light pen.
  • the discharge for detecting the position (positional coordinate) of the light pen in the image display area while displaying an image corresponding to the image signal on the panel 10 by the above-described operation. Can be generated stably, and the position coordinates of the light pen can be calculated with high accuracy.
  • FIG. 5 is a diagram schematically showing an example of a circuit block and a plasma display system 30 constituting the plasma display device 100 according to Embodiment 1 of the present invention.
  • the plasma display system 30 shown in the present embodiment includes a plasma display device 100 and a light pen 50 as components.
  • the plasma display device 100 includes a panel 10 and a driving circuit that drives the panel 10 with a plurality of subfields in one field.
  • the drive circuit supplies power necessary for the image signal processing circuit 31, the data electrode drive circuit 32, the scan electrode drive circuit 33, the sustain electrode drive circuit 34, the timing generation circuit 35, the drawing circuit 44, the reception circuit 46, and each circuit block.
  • a power supply circuit (not shown) for supplying is provided.
  • the image signal processing circuit 31 receives an image signal, a drawing signal output from the drawing circuit 44, and a timing signal supplied from the timing generation circuit 35.
  • the image signal processing circuit 31 combines the image signal and the drawing signal in order to display an image obtained by combining the image signal and the drawing signal on the panel 10, and applies red, green to each discharge cell based on the combined signal.
  • Blue gradation values (gradation values expressed by one field) are set.
  • the image signal processing circuit 31 uses the red, green, and blue gradation values set for each discharge cell as image data indicating lighting / non-lighting for each subfield (light emission / non-light emission is “1” of the digital signal).
  • Data corresponding to “0”) and output the image data (red image data, green image data, and blue image data).
  • the timing generation circuit 35 generates various timing signals for controlling the operation of each circuit block based on the horizontal synchronization signal and the vertical synchronization signal.
  • the generated timing signal is supplied to each circuit block (data electrode drive circuit 32, scan electrode drive circuit 33, sustain electrode drive circuit 34, image signal processing circuit 31, etc.).
  • the data electrode drive circuit 32 Based on the image data output from the image signal processing circuit 31 and the timing signal supplied from the timing generation circuit 35, the data electrode drive circuit 32 writes the write pulse of the voltage Vd corresponding to each of the data electrodes D1 to Dm, the y coordinate. A detection voltage Vdy and an x-coordinate detection pulse of the voltage Vdx are generated. Then, the data electrode driving circuit 32 applies the write pulse of the voltage Vd to the y coordinate detection subfield in the write periods Pw1 to Pw8 of the subfields SF1 to SF8 that are image display subfields and the write period Pwo of the timing detection subfield SFo.
  • the y coordinate detection voltage Vdy in the y coordinate detection period Py of the field SFy, the voltage Vd in the initialization period Picx of the x coordinate detection subfield SFx, and the voltage Vdx in the x coordinate detection period Px of the x coordinate detection subfield SFx. are applied to the data electrodes D1 to Dm.
  • Sustain electrode drive circuit 34 includes a sustain pulse generation circuit and a circuit (not shown in FIG. 5) for generating voltage Ve, and generates each drive voltage waveform based on the timing signal supplied from timing generation circuit 35.
  • the voltage is applied to each of the sustain electrodes SU1 to SUn.
  • a sustain pulse of the voltage Vs is generated and applied to the sustain electrodes SU1 to SUn.
  • timing detection pulses V2 and V4 of the voltage Vso are generated and applied to the sustain electrodes SU1 to SUn.
  • the voltage Ve is applied to the sustain electrodes SU1 to SUn.
  • Scan electrode drive circuit 33 includes a ramp waveform voltage generation circuit, a sustain pulse generation circuit, and a scan pulse generation circuit (not shown in FIG. 5), and each drive voltage waveform is based on a timing signal supplied from timing generation circuit 35. Is applied to each of scan electrodes SC1 to SCn.
  • the ramp waveform voltage generation circuit based on the timing signal, initializes each of the initialization periods Pia1, Pib2 to Pib8 of the subfields SF1 to SF8 that are image display subfields, the initialization period Pico of the timing detection subfield SFo, and the y coordinate detection subfield.
  • sustain pulse generation circuit detects sustain pulses applied to scan electrodes SC1 to SCn in sustain periods Ps1 to Ps8 of image display subfields subfields SF1 to SF8, and timing detection of subfield SFo Timing detection pulses V1 and V3 of voltage Vso (equal to voltage Vs in the present embodiment) applied to scan electrodes SC1 to SCn in period Po are generated.
  • the scan pulse generation circuit includes a plurality of scan electrode driving ICs (scan ICs), and based on the timing signal, the writing periods Pw1 to Pw8 of the subfields SF1 to SF8 that are image display subfields and the timing detection subfield Sfo
  • a voltage Vc applied to scan electrodes SC1 to SCn and a scan pulse of voltage Va are generated.
  • the scan pulse generation circuit generates the voltage Vc and the y coordinate detection pulse of the voltage Vay in the y coordinate detection period Py of the y coordinate detection subfield SFy, and in the x coordinate detection period Px of the x coordinate detection subfield SFx. Generates a voltage Vc and an x-coordinate detection voltage Vax.
  • the light pen 50 is used when the user inputs characters, drawings and the like in the image display area of the panel 10 by handwriting.
  • the light pen 50 is formed in a bar shape and includes a light receiving element 52, a timing detection circuit 54, a coordinate calculation circuit 56, and a transmission circuit 58.
  • the light pen 50 has a contact switch.
  • the contact switch is provided at the tip of the light pen 50 and detects the contact when the light pen 50 contacts the front substrate 11 of the panel 10 (the image display surface of the panel 10).
  • the light receiving element 52 receives light emitted from the image display surface of the panel 10 and converts it into an electric signal (light receiving signal). Then, the light reception signal is output to the timing detection circuit 54 and the coordinate calculation circuit 56.
  • the timing detection circuit 54, the coordinate calculation circuit 56, and the transmission circuit 58 have a period during which the contact switch detects contact (for example, a period during which the manual switch is turned on in a non-contact type light pen without a contact switch). The following operations are performed.
  • the timing detection circuit 54 detects light emission for timing detection (light emission generated by the timing detection discharge) generated in the timing detection period Po of the timing detection subfield SFo based on the light reception signal. Specifically, the timing detection circuit 54 measures a time interval of a plurality of (for example, five times) emission using a timer (not shown in FIG. 5) included in the timing detection circuit 54. Then, whether or not the time interval matches a predetermined time interval (for example, time To0, time To1, time To2, time To3) is determined by a plurality of threshold values (set in the timing detection circuit 54). For example, the determination is made by comparing the measured time interval with a threshold value corresponding to time To0, time To1, time To2, and time To3.
  • a predetermined time interval for example, time To0, time To1, time To2, and time To3.
  • the timing detection circuit 54 detects a plurality of light emissions generated at predetermined time intervals based on the light reception signal. In the example shown in FIG. 4, five consecutive light emission intervals of light emission intervals of time To0, time To1, time To2, and time To3 are detected.
  • the timing detection circuit 54 generates a coordinate reference signal based on one of the continuous plural times (for example, five times) of light emission.
  • the coordinate reference signal is created based on the light emission generated at time to1 in the timing detection period Po.
  • the time to1 is the time when the first timing detection pulse V1 is applied to the scan electrodes SC1 to SCn in the timing detection period Po of the timing detection subfield SFo.
  • the coordinate reference signal is not shown in FIG. 4, but is, for example, a signal having rising edges at time ty0 and time tx0.
  • Time ty0 is a time at which a y-coordinate detection pulse is applied to scan electrode SC1 in the first row in y-coordinate detection period Py of y-coordinate detection subfield SFy.
  • Time tx0 is a time at which an x-coordinate detection pulse is applied to the data electrodes D1 to D3 corresponding to the first pixel column in the x-coordinate detection period Px of the x-coordinate detection subfield SFx.
  • the timing detection circuit 54 detects a plurality of timing detection light emissions generated at predetermined time intervals in the timing detection period Po based on the light reception signal, and detects the time to1. Is identified. Then, a timer (not shown in FIG. 5) included in the timing detection circuit 54 is operated on the basis of the time to1, and a coordinate reference signal having rising edges at the time ty0 and the time tx0 is generated.
  • the timing detection circuit 54 outputs the coordinate reference signal to the coordinate calculation circuit 56.
  • the coordinate reference signal may be generated on the basis of the time to2 at which the second timing detection pulse V2 is generated, or the time to3 at which the third timing detection pulse V3 is generated or the fourth timing detection pulse V4. You may generate
  • the coordinate reference signal is not limited to a signal having rising edges at time ty0 and time tx0.
  • the coordinate reference signal may be any signal that can be used as a reference for specifying the time when the light receiving element 52 receives light emission by the y coordinate detection pattern and light emission by the x coordinate detection pattern.
  • the coordinate calculation circuit 56 includes a counter that measures the length of time and an arithmetic circuit that performs an operation on the output of the counter (not shown in FIG. 5).
  • the coordinate calculation circuit 56 selectively extracts a signal indicating the light emission of the y coordinate detection pattern and a signal indicating the light emission of the x coordinate detection pattern from the light reception signal, and writes the light in the image display area.
  • the position (x coordinate, y coordinate) of the pen 50 is calculated.
  • the coordinate calculation circuit 56 counts the time (time Tyy) from time ty0 to the time (time tyy) from which light is first received by the light receiving element 52 after time ty0 based on the coordinate reference signal. Measure with Then, the time Tyy is divided by the time Ty1 (pulse width of the y coordinate detection pulse) in the arithmetic circuit. In this way, the y coordinate of the position of the light pen 50 in the image display area is calculated.
  • the coordinate calculation circuit 56 measures, based on the coordinate reference signal, a time (time Txx) from time tx0 to time (time txx) when light is first received by the light receiving element 52 after time tx0. To do. Then, the time Txx is divided by the time Tx1 (pulse width of the x coordinate detection pulse) in the arithmetic circuit. In this way, the x coordinate of the position of the light pen 50 in the image display area is calculated.
  • the time tyy is the time when the light receiving element 52 of the light pen 50 receives light emitted from the panel 10 by the y coordinate detection pattern
  • the time txx is the time when the light receiving element 52 of the light pen 50 receives the panel 10 by the x coordinate detection pattern. It is the time when the light emission generated in
  • the coordinate calculation circuit 56 in the present embodiment calculates the position (coordinates (x, y)) of the light pen 50 in the image display area.
  • the transmission circuit 58 has a transmission circuit that encodes an electric signal and converts the encoded signal into a radio signal such as infrared rays and transmits the signal (not shown in FIG. 5). Then, a signal representing the position (coordinates (x, y)) of the light pen 50 calculated by the coordinate calculation circuit 56 is encoded, converted into a wireless signal, and wirelessly transmitted to the reception circuit 46.
  • the reception circuit 46 includes a conversion circuit that receives a wireless signal wirelessly transmitted from the transmission circuit 58 of the light pen 50, decodes the received signal, and converts it into an electrical signal (not shown in FIG. 5).
  • the wireless signal wirelessly transmitted from the transmission circuit 58 is converted into a signal representing the position (x coordinate, y coordinate) of the light pen 50 and output to the drawing circuit 44.
  • the drawing circuit 44 includes an image memory (not shown in FIG. 5).
  • the drawing circuit 44 generates a drawing signal for indicating the locus of the light pen 50 in the image display area of the panel 10 based on the signal received by the receiving circuit 46 (x coordinate and y coordinate calculated by the coordinate calculation circuit 56). To do.
  • the drawing signal is stored in the image memory.
  • a drawing signal obtained by adding the current position coordinates of the light pen 50 to the past locus of the light pen 50 is accumulated in the image memory.
  • the drawing circuit 44 outputs the drawing signal stored in the image memory to the image signal processing circuit 31.
  • the image signal processing circuit 31 synthesizes the drawing signal output from the drawing circuit 44 and the image signal, converts the image signal into image data, and outputs the image data to a subsequent circuit. In this way, the graphic input handwritten by the light pen 50 is combined with the image based on the image signal and displayed on the panel 10.
  • the light pen 50 may be provided with a switch for switching between the “drawing” mode and the “erasing” mode.
  • the trace of the light pen 50 shown on the panel 10 is traced with the light pen 50 again, so that the drawing signal accumulated in the image memory is partially or entirely. to erase.
  • the light pen may be configured in this way.
  • the light pen 50 is configured so that the light receiving element 52 converts the received light emission into a light reception signal and outputs it to a subsequent circuit only when the tip of the light pen 50 is in contact with the image display surface of the panel 10. It may be.
  • FIG. 6 is a circuit diagram schematically showing a configuration example of the scan electrode driving circuit 33 of the plasma display device 100 according to the first embodiment of the present invention.
  • the scan electrode drive circuit 33 includes a sustain pulse generation circuit 55, a ramp waveform voltage generation circuit 60, and a scan pulse generation circuit 70. Each circuit block operates based on the timing signal supplied from the timing generation circuit 35, but details of the timing signal path are omitted in FIG. Hereinafter, the voltage input to the scan pulse generation circuit 70 is referred to as “reference potential A”.
  • Sustain pulse generation circuit 55 has power recovery circuit 51, switching element Q55, switching element Q56, and switching element Q59.
  • the power recovery circuit 51 includes a power recovery capacitor C10, a switching element Q11, a switching element Q12, a backflow prevention diode Di11, a diode Di12, a resonance inductor L11, and an inductor L12.
  • the power recovery circuit 51 recovers the power stored in the panel 10 from the panel 10 through LC resonance between the interelectrode capacitance of the panel 10 and the inductor L12, and stores it in the capacitor C10. Then, the recovered power is supplied to the panel 10 again from the capacitor C10 through LC resonance between the interelectrode capacitance of the panel 10 and the inductor L11, and reused as power when driving the scan electrodes SC1 to SCn.
  • Switching element Q55 clamps scan electrodes SC1 to SCn to voltage Vs
  • switching element Q56 clamps scan electrodes SC1 to SCn to voltage 0 (V).
  • the switching element Q59 is a separation switch, and prevents a current from flowing back through a parasitic diode or the like of the switching element constituting the scan electrode driving circuit 33.
  • the scan pulse generation circuit 70 sequentially applies scan pulses to the scan electrodes SC1 to SCn at the timings shown in FIGS. Scan pulse generation circuit 70 outputs the output voltage of sustain pulse generation circuit 55 as it is during the sustain period. That is, the reference potential A is output to scan electrodes SC1 to SCn.
  • a voltage Vc and an x-coordinate detection voltage Vax are generated and applied to the scan electrodes SC1 to SCn.
  • the ramp waveform voltage generation circuit 60 includes a Miller integration circuit 61, a Miller integration circuit 62, and a Miller integration circuit 63, and generates the ramp waveform voltage shown in FIGS.
  • Up-slope waveform voltage up-slope waveform voltage generated in the initialization period Pia1 of the subfield SF1, which is an image display subfield, up-slope waveform voltage generated in the initialization period Pico of the timing detection subfield SFo, and x-coordinate detection sub An upward ramp waveform voltage generated in the initialization period Picx of the field SFx).
  • the voltage Vt may be set so that a voltage obtained by superimposing the voltage Vp on the voltage Vt is equal to the voltage Vi2.
  • switching element Q72 and switching elements Q71L1 to Q71Ln are turned off, switching elements Q71H1 to Q71Hn are turned on, and the rising ramp waveform voltage generated in Miller integrating circuit 61 is turned on.
  • the up slope waveform voltage for the initialization operation can be generated by superimposing the voltage Vp of the power source E71 on the top.
  • Miller integrating circuit 62 includes transistor Q62, capacitor C62, resistor R62, and diode Di62 for preventing backflow. Then, by applying a constant voltage to the input terminal IN62 (giving a constant voltage difference between two circles shown as the input terminal IN62), an up-slope waveform voltage that gradually rises toward the voltage Vr ( Ascending ramp waveform voltage generated at the end of the sustain periods Ps1 to Ps8 of the subfields SF1 to SF8, which are image display subfields, and ascending ramp waveform voltage generated at the end of the timing detection period Po of the timing detection subfield SFo) To do.
  • Miller integrating circuit 63 includes transistor Q63, capacitor C63, and resistor R63. Then, by applying a constant voltage to the input terminal IN63 (giving a constant voltage difference between two circles shown as the input terminal IN63), a downward ramp waveform voltage (gradiently decreasing toward the voltage Vi4 ( Down-slope waveform voltage generated in the initialization periods Pia1, Pib2-Pib8 of the subfields SF1 to SF8 that are image display subfields, down-slope waveform voltage generated in the initialization period Pico of the timing detection subfield SFo, and y-coordinate detection A downward ramp waveform voltage generated in the initialization period Piby of the subfield SFy and a downward ramp waveform voltage generated in the initialization period Picx of the x-coordinate detection subfield SFx).
  • the switching element Q69 is a separation switch, and prevents a current from flowing back through a parasitic diode or the like of the switching element constituting the scan electrode driving circuit 33.
  • switching elements and transistors can be configured using generally known semiconductor elements such as MOSFETs and IGBTs. These switching elements and transistors are controlled by timing signals corresponding to the respective switching elements and transistors generated by the timing generation circuit 35.
  • FIG. 7 is a circuit diagram schematically showing a configuration example of the sustain electrode drive circuit 34 of the plasma display device 100 according to the first embodiment of the present invention.
  • the sustain electrode driving circuit 34 includes a sustain pulse generating circuit 80 and a constant voltage generating circuit 85. Each circuit block operates based on the timing signal supplied from the timing generation circuit 35, but details of the timing signal path are omitted in FIG.
  • Sustain pulse generation circuit 80 has a power recovery circuit 81, a switching element Q83, and a switching element Q84.
  • the power recovery circuit 81 includes a power recovery capacitor C20, a switching element Q21, a switching element Q22, a backflow prevention diode Di21, a diode Di22, a resonance inductor L21, and an inductor L22.
  • the power recovery circuit 81 recovers the power stored in the panel 10 from the panel 10 through LC resonance between the interelectrode capacitance of the panel 10 and the inductor L22, and stores it in the capacitor C20. Then, the recovered power is supplied to the panel 10 again from the capacitor C20 by LC resonance between the interelectrode capacitance of the panel 10 and the inductor L21, and is reused as power when driving the sustain electrodes SU1 to SUn.
  • Switching element Q83 clamps sustain electrodes SU1 to SUn to voltage Vs, and switching element Q84 clamps sustain electrodes SU1 to SUn to voltage 0 (V).
  • sustain pulse generating circuit 80 generates a sustain pulse of voltage Vs applied to sustain electrodes SU1 to SUn.
  • timing detection pulses V2 and V4 to be applied to the sustain electrodes SU1 to SUn are generated in the timing detection period Po of the timing detection subfield SFo.
  • the constant voltage generation circuit 85 includes a switching element Q86 and a switching element Q87. Then, the constant voltage generation circuit 85 writes the initialization periods Pia1, Pib2 to Pib8 and the writing periods Pw1 to Pw8 of the subfields SF1 to SF8, which are image display subfields, and the initialization period Pico and the writing of the timing detection subfield SFo.
  • the voltage Ve is applied to the sustain electrodes SU1 to SUn during the period Pwo, the initialization period Piby and the y coordinate detection period Py of the y coordinate detection subfield SFy, and the initialization period Picx and the x coordinate detection period Px of the x coordinate detection subfield SFx. Apply.
  • these switching elements can be configured using generally known elements such as MOSFETs and IGBTs. These switching elements are controlled by timing signals corresponding to the respective switching elements generated by the timing generation circuit 35.
  • FIG. 8 is a circuit diagram schematically showing a configuration example of the data electrode driving circuit 32 of the plasma display device 100 according to the first embodiment of the present invention.
  • the data electrode drive circuit 32 operates based on the image data supplied from the image signal processing circuit 31 and the timing signal supplied from the timing generation circuit 35. In FIG. 8, details of the paths of these signals are omitted. To do.
  • the data electrode drive circuit 32 includes switching elements Q91H1 to Q91Hm and switching elements Q91L1 to Q91Lm. Then, voltage 0 (V) is applied to data electrode Dj by turning on switching element Q91Lj, and voltage Vd is applied to data electrode Dj by turning on switching element Q91Hj. In this way, the data electrode drive circuit 32 outputs the write pulse of the voltage Vd in the write periods Pw1 to Pw8 of the subfields SF1 to SF8 that are image display subfields, and writes the voltage Vd in the write period Pwo of the timing detection subfield SFo.
  • Vdy voltage Vd
  • Vdx voltage Vd
  • FIG. 9 is a diagram schematically showing an example of the operation when the position coordinates of the light pen 50 are detected in the plasma display system 30 according to the first embodiment of the present invention.
  • FIG. 10 is a diagram schematically showing an example of a drive voltage waveform when the position coordinates of the light pen 50 are detected in the plasma display system 30 according to the first embodiment of the present invention.
  • FIG. 10 shows scan electrode SC1, scan electrode SCn, data electrode D1, and data in timing detection subfield SFo, y-coordinate detection subfield SFy, and x-coordinate detection subfield SFx following image display subfield SF8.
  • a driving voltage waveform applied to each of the electrodes Dm, a coordinate reference signal input to the coordinate calculation circuit 56, and a light reception signal output from the light receiving element 52 are shown.
  • the drive voltage waveforms applied to sustain electrodes SU1 to SUn are omitted, but the drive voltage waveforms shown in FIG. 10 are the same as the drive voltage waveforms shown in FIGS.
  • time Toy from time to1 to time ty0 is determined in advance, and time Tox from time to1 to time tx0 is determined in advance.
  • the timing detection circuit 54 can generate a coordinate reference signal having rising edges at each of the time ty0 and the time tx0 and output it to the coordinate calculation circuit 56 as shown in FIG. it can.
  • the timing detection circuit 54 emits light of five consecutive times in which the intervals of light emission are time To0, time To1, time To2, and time To3 (output from the light receiving element 52 based on these light emission). Is detected by detecting the received light signal).
  • a y-coordinate detection pattern in which linear light emission extended in the first direction (row direction) sequentially moves in the second direction (column direction) is displayed on the panel 10.
  • a y-coordinate detection pattern in which linear light emission extended in the first direction (row direction) sequentially moves in the second direction (column direction) is displayed on the panel 10.
  • one horizontal line Ly that sequentially moves from the upper end (first row) to the lower end (nth row) of the image display region is displayed in the image display region of the panel 10. Is done.
  • the light pen 50 receives light at the time tyy when the horizontal line Ly passes the coordinates (x, y).
  • the element 52 receives the light emission of the horizontal line Ly.
  • the light pen 50 outputs a light reception signal indicating that the light receiving element 52 has received the light emission of the horizontal line Ly at time tyy.
  • an x-coordinate detection pattern in which linear light emission extended in the second direction (column direction) sequentially moves in the first direction (row direction) is displayed on the panel. 10 is displayed. Accordingly, as shown in FIG. 9, the image display area of the panel 10 is sequentially moved from the left end portion (first pixel column) to the right end portion (m / 3 pixel row) of the image display area. One vertical line Lx is displayed.
  • the light pen 50 If the tip of the light pen 50 is in contact with the “coordinates (x, y)” of the image display surface of the panel 10, the light pen 50 will be at the time txx when the vertical line Lx passes the coordinates (x, y).
  • the light receiving element 52 receives light emitted from the vertical line Lx. Accordingly, as shown in FIG. 10, the light pen 50 outputs a light reception signal indicating that the light receiving element 52 has received the light emission of the vertical line Lx at time txx.
  • the coordinate calculation circuit 56 shown in FIG. 5 is based on the coordinate reference signal output from the timing detection circuit 54 and the light reception signal output from the light receiving element 52 in the y coordinate detection period Py of the y coordinate detection subfield SFy.
  • the time Tyy from the time ty0 to the time tyy is measured using the counter provided for.
  • the time Tyy is divided by the time Ty1 in the arithmetic circuit provided inside. The division result is the y coordinate of the position of the light pen 50 in the image display area.
  • the coordinate calculation circuit 56 is provided internally based on the coordinate reference signal output from the timing detection circuit 54 and the light reception signal output from the light receiving element 52 in the x coordinate detection period Px of the x coordinate detection subfield SFx.
  • a time Txx from time tx0 to time txx is measured using a counter. Then, the time Txx is divided by the time Tx1 in the arithmetic circuit provided inside. This division result is the x coordinate of the position of the light pen 50 in the image display area.
  • the coordinate calculation circuit 56 in the present embodiment calculates the position (coordinates (x, y)) of the light pen 50 in the image display area.
  • FIG. 11 is a diagram schematically showing an example of an operation when handwriting input is performed with the light pen 50 in the plasma display system 30 according to the first exemplary embodiment of the present invention.
  • the drawing circuit 44 outputs a drawing signal of a drawing pattern of a predetermined color and size (for example, a pattern such as a black circle) around the pixel corresponding to the coordinates (x, y) calculated by the coordinate calculation circuit 56. Write to memory.
  • a drawing signal of a drawing pattern of a predetermined color and size for example, a pattern such as a black circle
  • the coordinates (x, y) calculated by the coordinate calculation circuit 56 also correspond to the movement of the light pen 50. Change.
  • the drawing circuit 44 sequentially writes a drawing signal corresponding to the drawing pattern whose position has changed in the image memory while changing the position of the drawing pattern according to the changing coordinates (x, y).
  • the drawing signal indicating the locus of the light pen 50 is accumulated in the image memory of the drawing circuit 44.
  • the drawing signal stored in the image memory is read for each field and output to the image signal processing circuit 31.
  • the mode of the light pen 50 is switched from “draw” to “erase” and the locus of the light pen 50 shown on the panel 10 is traced again.
  • the drawing signal stored in the image memory may be partially or entirely erased.
  • the image signal processing circuit 31 combines the drawing signal output from the drawing circuit 44 and the image signal, and generates image data based on the combined signal.
  • the panel 10 displays an image in which an image indicating the locus of the light pen 50 (a graphic input by handwriting using the light pen 50) is superimposed on the image signal.
  • the image display system (for example, the plasma display system 30) according to the present embodiment generates a highly accurate timing detection discharge in which the timing variation at the time of occurrence of the discharge is reduced in the timing detection subfield SFo. It becomes possible to do. Further, in the y coordinate detection subfield SFy and the x coordinate detection subfield SFx, it is possible to display on the panel 10 a highly accurate y coordinate detection pattern and x coordinate detection pattern in which variations in timing at the time of occurrence of discharge are reduced. Become.
  • the light pen 50 can calculate the position coordinates (x coordinate, y coordinate) with higher accuracy. Therefore, in the plasma display system 30 in the present embodiment, the locus of the light pen 50 can be drawn based on accurate position coordinates.
  • timing detection discharge is generated four times at predetermined time intervals (for example, time To1, time To2, and time To3) in the timing detection subfield SFo.
  • the number of timing detection discharges may be two or more.
  • the time intervals (for example, time To1, time To2, and time To3) when the timing detection discharge is generated a plurality of times (for example, four times) in the timing detection subfield SFo are set to different times.
  • These time intervals may be equal to each other.
  • the first timing detection discharge of the timing detection discharge that is generated a plurality of times by the light receiving element of the light pen. It is difficult to distinguish whether the first timing detection discharge could not be received or the last timing detection discharge could not be received when other timing detection discharges could be received. . Therefore, in order to prevent such a problem from occurring, it is desirable to set different time intervals when the timing detection discharge is generated a plurality of times.
  • the pulse widths of the timing detection pulses V1, V2, V3, and V4 are, for example, 40 ⁇ sec, 20 ⁇ sec, 30 ⁇ sec, and 15 ⁇ sec in this order.
  • the timing detection pulses V1, V2, V3, and V4 are set to different pulse widths.
  • the time intervals of the timing detection discharge generated by the timing detection pulse are set to different time intervals.
  • the pulse widths of the timing detection pulses V1, V2, V3, and V4 are not limited to the numerical values described above. Each pulse width may be set optimally according to the specifications of the plasma display device.
  • the pulse widths of the timing detection pulses are set to be equal to each other, a blanking period (a period in which the applied voltage is maintained at voltage 0 (V)) is provided immediately after the pulse is generated, and the blanking periods are set to different times
  • the time intervals of the timing detection discharge generated by the timing detection pulse may be different from each other.
  • the configuration in which the timing detection subfield SFo, the y coordinate detection subfield SFy, and the x coordinate detection subfield SFx are provided in each field has been described.
  • the present invention is not limited to this configuration. Absent.
  • the configuration may be such that those subfields are generated at a rate of once in a plurality of fields.
  • Embodiment 2 In this embodiment, an example in which the waveform shape of the drive voltage waveform generated in the initialization period is different from the waveform shape shown in Embodiment Mode 1 will be described.
  • the plasma display system in the present embodiment has the same configuration and the same operation as the plasma display system shown in the first embodiment, and thus the description thereof is omitted.
  • one field is an image display subfield (for example, subfields SF1 to SF8), timing detection subfield SFo, y coordinate detection subfield SFy, and x coordinate detection sub as in the first embodiment. It has a field SFx.
  • Each subfield of the image display subfield has a luminance weight of (1, 34, 21, 13, 8, 8, 3, 3, 2).
  • FIG. 12 is a diagram schematically showing an example of a drive voltage waveform applied to each electrode of panel 10 in the image display subfield according to Embodiment 2 of the present invention.
  • FIG. 12 shows drive voltage waveforms of subfields SF1 to SF3 which are image display subfields.
  • the subfield SF1 is a forced initialization subfield
  • the subfields after the subfield SF2 are selective initialization subfields.
  • Subfield SF3 and subsequent subfields generate substantially the same drive voltage waveform as that of subfield SF2, except for the number of sustain pulses.
  • the subfield SF1 which is a forced initialization subfield
  • the initialization period Pie1 of the subfield SF1 is divided into five periods of an eleventh period Pi11, a twelfth period Pi12, a thirteenth period Pi13, a fourteenth period Pi14, and a fifteenth period Pi15, and each period is described. To do.
  • the voltage 0 (V) is applied to the sustain electrodes SU1 to SUn, and the voltage 0 (V) is applied to the data electrodes D1 to Dm. After that, set to high impedance state.
  • the voltage Vi1 is applied after the voltage 0 (V) is applied, and an upward ramp waveform voltage that gradually rises from the voltage Vi1 to the voltage Vi2 is applied.
  • the voltage Vi1 is set to a voltage lower than the discharge start voltage for the sustain electrodes SU1 to SUn, and the voltage Vi2 is set to a voltage exceeding the discharge start voltage for the sustain electrodes SU1 to SUn.
  • negative wall voltage is accumulated on scan electrodes SC1 to SCn
  • positive wall voltage is accumulated on data electrodes D1 to Dm and sustain electrodes SU1 to SUn. Further, priming particles that assist the generation of the address discharge are generated in the discharge cell.
  • the data electrodes D1 to Dm are in a high impedance state after the voltage 0 (V) is applied, as the voltage applied to the scan electrodes SC1 to SCn rises, the voltage of the data electrodes D1 to Dm also increases. It gradually rises from 0 (V) in the positive direction.
  • dielectric layer 15 is formed so as to cover scan electrodes SC 1 to SCn and sustain electrodes SU 1 to SUn, and protective layer 16 is formed on dielectric layer 15. Is formed.
  • a dielectric layer 23 is formed so as to cover the data electrodes D1 to Dm, and a phosphor layer 25 is further formed thereon.
  • the protective layer 16 has been used, for example, as a panel material in order to lower the discharge start voltage in the discharge cell, and has a large secondary electron emission coefficient and durability when neon (Ne) and xenon (Xe) gas is sealed. It is made of a material mainly composed of magnesium oxide (MgO) having excellent properties. On the other hand, the phosphor layer 25 has a smaller secondary electron emission coefficient than the protective layer 16.
  • a discharge is generated first between scan electrodes SC1 to SCn and sustain electrodes SU1 to SUn, where discharge is relatively likely to occur, and scan electrodes SC1 to SCn and data electrodes are generated using priming particles generated by the discharge.
  • the initialization discharge can be generated stably. This is the reason why the data electrodes D1 to Dm are set to the high impedance state in the eleventh period Pi11 in which the rising ramp waveform voltage is applied to the scan electrodes SC1 to SCn and the initialization operation is performed.
  • the voltage of scan electrodes SC1 to SCn is once lowered to voltage Vi3 lower than voltage Vi2, and then lowered to voltage 0 (V).
  • the voltage Vi3 is set to a voltage lower than the voltage Vi2 and lower than the discharge start voltage with respect to the sustain electrodes SU1 to SUn.
  • the voltage Vi3 may be a voltage that does not cause discharge in the discharge cell.
  • FIG. 12 shows an example in which the voltage applied to scan electrodes SC1 to SCn is once lowered from voltage Vi2 to voltage Vi3 and then lowered to voltage 0 (V).
  • the present invention is not limited to this configuration. Is not to be done.
  • the voltage may be sharply decreased from the voltage Vi2 to the voltage 0 (V).
  • a drive voltage waveform similar to that in the second period Pi12 of the initialization period Pia1 of the subfield SF1 shown in the first embodiment is generated and applied to each electrode. . That is, the voltage 0 (V) is applied to the data electrodes D1 to Dm, and the positive voltage Ve is applied to the sustain electrodes SU1 to SUn.
  • a downward ramp waveform voltage that gently falls from a voltage (for example, voltage 0 (V)) lower than the discharge start voltage to a negative voltage Vi4 is applied to scan electrodes SC1 to SCn.
  • Voltage Vi4 is set to a voltage exceeding the discharge start voltage with respect to sustain electrodes SU1 to SUn.
  • the voltage applied to the scan electrodes SC1 to SCn is set to voltage 0 (V).
  • the voltage 0 (V) is applied to the scan electrodes SC1 to SCn while the voltage 0 (V) is applied to the sustain electrodes SU1 to SUn and the data electrodes D1 to Dm.
  • An upward ramp waveform voltage that gradually rises to Vr is applied.
  • the voltage 0 (V) is applied to the data electrodes D1 to Dm and the positive voltage is applied to the sustain electrodes SU1 to SUn, as in the 12th period Pi12. Ve is applied.
  • a downward ramp waveform voltage that gently falls from voltage 0 (V) to negative voltage Vi4 is applied to scan electrodes SC1 to SCn.
  • the voltage applied to the scan electrodes SC1 to SCn is once set to the voltage 0 (V).
  • the voltage Vd is applied to the data electrodes D1 to Dm, and the positive voltage Ve is applied to the sustain electrodes SU1 to SUn.
  • a downward ramp waveform voltage that gently falls from voltage 0 (V) to negative voltage Vi6 is applied to scan electrodes SC1 to SCn.
  • the negative voltage Vi6 is set to a voltage value higher than the negative voltage Vi4. Therefore, the absolute value of the voltage Vi6 is smaller than the absolute value of the voltage Vi4.
  • the voltage Vi6 is about ⁇ 140 (V), for example, and the voltage Vi4 is about ⁇ 175 (V), for example.
  • the voltage (voltage Vd ⁇ voltage Vi6) obtained by subtracting the voltage Vi6 from the voltage (here, the voltage Vd) applied to the data electrodes D1 to Dm in the fifteenth period Pi15 is the voltage in the fourteenth period Pi4.
  • Each voltage is set to be higher than a voltage (voltage 0 (V) ⁇ voltage Vi4) obtained by subtracting the voltage Vi4 from the voltage applied to the data electrodes D1 to Dm (here, voltage 0 (V)).
  • the voltage applied to the scan electrodes SC1 to SCn is set to the voltage Vc.
  • Miller integrating circuit 63 of scan electrode driving circuit 33 shown in FIG. 6 is stopped when the voltage of scan electrodes SC1 to SCn drops to voltage Vi6, so that voltage 0 (V) to voltage Vi6 is reached.
  • a falling ramp waveform voltage that falls (down ramp waveform voltage generated in the fifteenth period Pi15) can be generated.
  • the forced initialization operation in the initialization period Pie1 of the forced initialization subfield ends.
  • the above-mentioned drive voltage waveform generated in the initialization period Pie1 is a forced initialization waveform (third forced initialization waveform).
  • initialization discharge is forcibly generated in all the discharge cells in the image display area of the panel 10.
  • the wall voltage varies between the discharge cells depending on the discharge history, the wall voltage of each discharge cell can be made substantially uniform by this forced initialization operation.
  • the subsequent write period Pw1 and sustain period Ps1 have substantially the same configuration and the same operation as the write period Pw1 and sustain period Ps1 of the subfield SF1 shown in the first embodiment, and thus description thereof is omitted.
  • the selective initialization subfield will be described by taking the subfield SF2 as an example.
  • the initialization periods Pif3 to Pif8 after the subfield SF3 a driving voltage waveform similar to that in the initialization period Pif2 of the subfield SF2 is generated and applied to each electrode, and a selective initialization operation is performed.
  • the voltage 0 (V) is applied to the data electrodes D1 to Dm, and the voltage 0 (V) is also applied to the sustain electrodes SU1 to SUn.
  • a downward ramp waveform voltage that falls from a voltage that is lower than the discharge start voltage (for example, voltage 0 (V)) to a negative voltage Vi4 is applied to scan electrodes SC1 to SCn.
  • the positive wall voltage accumulated on the data electrode Dk by the last sustain discharge is adjusted to a wall voltage suitable for the address operation by discharging an excessive portion by this initializing discharge.
  • the initialization discharge does not occur, and the wall voltage at the end of the initialization period Pie1 of the subfield SF1 is maintained.
  • the voltage waveform applied to the scan electrodes SC1 to SCn in the sixteenth period Pi16 is temporarily stopped before the falling ramp waveform voltage reaches the voltage Vi4.
  • the waveform is made to maintain the current voltage (or make the voltage drop more gradual).
  • the discharge generated between the scan electrode SCi and the data electrode Dk is temporarily stopped.
  • the voltage starts to decrease again, and discharge is generated again between the scan electrode SCi and the data electrode Dk.
  • the wall voltage may vary between a discharge cell in which the discharge is generated relatively early and a discharge cell in which the discharge is generated late. There is.
  • the downward ramp waveform voltage having the waveform shown in FIG. 12 is applied to the scan electrodes SC1 to SCn to temporarily discharge. Performs selective initialization to stop generation.
  • the period of the pause (the above-mentioned predetermined period) is preferably set to 5 ⁇ sec or more, and is set to about 10 ⁇ sec as an example in the present embodiment.
  • the voltage at which the falling of the descending ramp waveform voltage is temporarily stopped may be appropriately set according to the characteristics of the panel 10, the specifications for driving the panel 10, and the like.
  • the descending temporary stop voltage is set to, for example, about ⁇ 140 (V) which is a voltage equal to Vi6.
  • the voltage applied to the scan electrodes SC1 to SCn is once set to the voltage 0 (V).
  • the sixteenth period Pi16 of the initialization period Pif2 ends.
  • the voltage Vd is applied to the data electrodes D1 to Dm, and the positive voltage Ve is applied to the sustain electrodes SU1 to SUn.
  • a downward ramp waveform voltage that gently falls from voltage 0 (V) to negative voltage Vi6 is applied to scan electrodes SC1 to SCn.
  • the negative voltage Vi6 is higher than the negative voltage Vi4. Therefore, the absolute value of the voltage Vi6 is smaller than the absolute value of the voltage Vi4.
  • This initialization discharge weakens the wall voltage on scan electrode SCi and the wall voltage on sustain electrode SUi.
  • a weak setup discharge is generated between the scan electrode SCi and the data electrode Dk, and in the discharge cell in which the wall voltage is appropriately adjusted, between the scan electrode SCi and the data electrode Dk. This voltage does not exceed the discharge start voltage, and no discharge occurs between the scan electrode SCi and the data electrode Dk.
  • the voltage (voltage Vd ⁇ voltage Vi6) obtained by subtracting the voltage Vi6 from the voltage (here, the voltage Vd) applied to the data electrodes D1 to Dm in the seventeenth period Pi17 is the voltage in the sixteenth period Pi16.
  • Each voltage is set to be higher than a voltage (voltage 0 (V) ⁇ voltage Vi4) obtained by subtracting the voltage Vi4 from the voltage applied to the data electrodes D1 to Dm (here, voltage 0 (V)).
  • the voltage applied to the scan electrodes SC1 to SCn is set to the voltage Vc.
  • the seventeenth period Pi17 of the initialization period Pif2 ends.
  • FIG. 12 shows a configuration in which the voltage Vd is applied to the data electrodes D1 to Dm in the middle of applying the downward ramp waveform voltage to the scan electrodes SC1 to SCn, but the present invention is not limited to this configuration.
  • the voltage Vd may be applied to the data electrodes D1 to Dm during the period in which the downward ramp waveform voltage is applied to the scan electrodes SC1 to SCn.
  • the timing at which the voltage Vd is applied to the data electrodes D1 to Dm may be set appropriately so as to achieve the above-described purpose.
  • the above-described drive voltage waveform generated in the initialization period Pif2 is a selection initialization waveform (second selection initialization waveform).
  • the voltage Vi4, the voltage Vi6, the voltage Vd, and the voltage Ve are set to voltage values that satisfy the above-described operation according to the characteristics of the panel 10, the specifications of the plasma display device 100, and the like.
  • the subsequent write period Pw2 and sustain period Ps2 have substantially the same configuration and the same operation as the write period Pw2 and sustain period Ps2 of the subfield SF2 shown in the first embodiment, and thus description thereof is omitted.
  • each subfield after the subfield SF3 in the initialization periods Pif3 to Pif8 and the write periods Pw3 to Pw8, the same drive voltage waveform as that in the initialization period Pif2 and the write period Pw2 of the subfield SF2 is applied to each electrode.
  • the subfield for performing the forced initialization operation is the subfield SF1, but the present invention is not limited to this configuration.
  • the subfield in which the forced initialization operation is performed may be a subfield after subfield SF2.
  • timing detection subfield SFo the timing detection subfield SFo, the y coordinate detection subfield SFy, and the x coordinate detection subfield SFx in the present embodiment will be described.
  • FIG. 13 schematically shows an example of a drive voltage waveform applied to each electrode of panel 10 in timing detection subfield SFo, y coordinate detection subfield SFy, and x coordinate detection subfield SFx in Embodiment 2 of the present invention.
  • FIG. 13 schematically shows an example of a drive voltage waveform applied to each electrode of panel 10 in timing detection subfield SFo, y coordinate detection subfield SFy, and x coordinate detection subfield SFx in Embodiment 2 of the present invention.
  • FIG. 13 shows drive voltages applied to sustain electrodes SU1 to SUn, scan electrodes SC1 to SCn, and data electrodes D1 to Dm in timing detection subfield SFo, y coordinate detection subfield SFy, and x coordinate detection subfield SFx. Waveform is shown.
  • FIG. 13 also shows a part of the sustain period Ps8 of the subfield SF8 immediately before the timing detection subfield SFo and a part of the subfield SF1.
  • the timing detection subfield SFo has an initialization period Pigo, an address period Pwo, and a timing detection period Po.
  • the initialization period Pigo a forced initialization operation is performed.
  • a drive voltage waveform different from that in the initialization period Pie1 of the subfield SF1 of the image display subfield is applied to each electrode.
  • voltage 0 (V) is applied to sustain electrodes SU1 to SUn, and data electrodes D1 to Dm are set to a high impedance state after voltage 0 (V) is applied.
  • the voltage Vi1 is applied after the voltage 0 (V) is applied, and an upward ramp waveform voltage that gradually rises from the voltage Vi1 to the voltage Vi2 is applied.
  • Voltage Vi1 is set to a voltage lower than the discharge start voltage with respect to sustain electrodes SU1 to SUn.
  • the voltage Vi2 is set to a voltage exceeding the discharge start voltage with respect to the sustain electrodes SU1 to SUn, and is set to a voltage higher than the voltage Vso of the timing detection pulse.
  • the rising ramp waveform voltage has a waveform shape that rises to the same voltage Vi2 with the same gradient as the rising ramp waveform voltage generated in the eleventh period Pi11 of the initialization period Pie1.
  • negative wall voltage is accumulated on scan electrodes SC1 to SCn
  • positive wall voltage is accumulated on data electrodes D1 to Dm and sustain electrodes SU1 to SUn. Further, priming particles that assist the generation of the address discharge are generated in the discharge cell.
  • the data electrodes D1 to Dm are in a high impedance state after the voltage 0 (V) is applied, as the voltage applied to the scan electrodes SC1 to SCn rises, the voltage of the data electrodes D1 to Dm also increases. It gradually rises from 0 (V) in the positive direction.
  • discharge between scan electrodes SC1 to SCn and sustain electrodes SU1 to SUn occurs before discharge between scan electrodes SC1 to SCn and data electrodes D1 to Dm.
  • the initialization discharge is stably generated for the reason described in the first embodiment.
  • negative wall voltage is accumulated on scan electrodes SC1 to SCn
  • positive wall voltage is accumulated on data electrodes D1 to Dm and sustain electrodes SU1 to SUn. Furthermore, priming particles that assist the generation of the subsequent address discharge are generated in the discharge cell.
  • the voltage applied to scan electrodes SC1 to SCn reaches voltage Vi2
  • the voltage of scan electrodes SC1 to SCn is once lowered to voltage Vi3 lower than voltage Vi2, and then lowered to voltage 0 (V).
  • the present invention is not limited to this configuration.
  • the voltage may be sharply decreased from voltage Vi2 to voltage 0 (V).
  • the same drive voltage waveforms as those in the sixteenth period Pi16 and the seventeenth period Pi17 in the initialization periods Pif2 to Fif8 of the subfields SF2 to SF8 are applied to the electrodes.
  • an initializing discharge is generated between the scan electrodes SC1 to SCn and the data electrodes D1 to Dm in the nineteenth period Pi19, and then in the twentieth period Pi20, the scan electrodes SC1 to SCn and the sustain electrodes SU1 to SUn. An initializing discharge is generated during this period.
  • the voltage 0 (V) is applied to the data electrodes D1 to Dm, and the voltage 0 (V) is also applied to the sustain electrodes SU1 to SUn.
  • a downward ramp waveform voltage that falls from a voltage (for example, voltage 0 (V)) that is less than the discharge start voltage to a negative voltage Vi4 is applied to scan electrodes SC1 to SCn.
  • This downward ramp waveform voltage has the same waveform shape as the downward ramp waveform voltage generated in the sixteenth period Pi16 of the initialization period Pif2. That is, it has a waveform shape that once stops the voltage drop before the falling ramp waveform voltage reaches the voltage Vi4 and maintains the voltage at that time (or makes the voltage drop more gradual).
  • the voltage applied to the scan electrodes SC1 to SCn is once set to the voltage 0 (V).
  • the voltage Vd is applied to the data electrodes D1 to Dm, and the positive voltage Ve is applied to the sustain electrodes SU1 to SUn.
  • a downward ramp waveform voltage that gently falls from voltage 0 (V) to negative voltage Vi6 is applied to scan electrodes SC1 to SCn.
  • This initialization discharge weakens the wall voltage on scan electrodes SC1 to SCn and the wall voltage on sustain electrodes SU1 to SUn.
  • the voltage applied to the scan electrodes SC1 to SCn is set to the voltage Vc.
  • the forced initialization operation in the initialization period Pigo of the timing detection subfield SFo is completed.
  • the above-described drive voltage waveform generated during the initialization period Pigo is a forced initialization waveform (fourth forced initialization waveform).
  • an initializing discharge is forcibly generated in all the discharge cells in the image display area of the panel 10.
  • the wall voltage varies between the discharge cells depending on the discharge history, the wall voltage of each discharge cell can be made substantially uniform by this forced initialization operation.
  • the wall voltage in each discharge cell is adjusted to a wall voltage suitable for the address operation in the subsequent address period Pwo, and priming particles that assist the generation of the address discharge are generated in the discharge cell.
  • the subsequent writing period Pwo and timing detection period Po have substantially the same configuration and the same operation as the writing period Pwo and timing detection period Po of the timing detection subfield SFo shown in the first embodiment, and thus description thereof is omitted.
  • a y-coordinate detection subfield SFy and an x-coordinate detection subfield SFx are generated.
  • the initialization period Pfy is composed of the sixteenth period Pi16 and the seventeenth period Pi17 as in the initialization periods Pif2 to Pif8.
  • an initializing discharge is generated between the scan electrode SCi and the data electrode Dk in the sixteenth period Pi16, and then an initializing discharge is generated between the scan electrode SCi and the sustain electrode SUi in the seventeenth period Pi17.
  • a drive voltage waveform (second selective initialization waveform) substantially the same as that in each of the initialization periods Pif2 to Pif8 of the subfields SF2 to SF8 is generated and applied to each electrode.
  • a drive voltage waveform similar to that in the sixteenth period Pi16 of the initialization periods Pif2 to Pif8 is generated and applied to each electrode.
  • the voltage 0 (V) is applied to the data electrodes D1 to Dm, and the voltage 0 (V) is also applied to the sustain electrodes SU1 to SUn.
  • a downward ramp waveform voltage that temporarily stops falling while being lowered from a voltage that is less than the discharge start voltage (for example, voltage 0 (V)) to the negative voltage Vi4 is applied.
  • a drive voltage waveform similar to that in the seventeenth period Pi17 of the initialization periods Pif2 to Pif8 is generated and applied to each electrode.
  • a voltage Vd is applied to the data electrodes D1 to Dm, and a positive voltage Ve higher than the voltage 0 (V) is applied to the sustain electrodes SU1 to SUn.
  • a downward ramp waveform voltage that falls from a voltage (for example, voltage 0 (V)) that is lower than the discharge start voltage to a negative voltage Vi6 is applied to scan electrodes SC1 to SCn.
  • the timing detection discharge is generated in all the discharge cells in the image display area of the panel 10, so that in the initialization period Pfy, the sixteenth In both the period Pi16 and the seventeenth period Pi17, a weak initializing discharge is generated in all the discharge cells. That is, in the sixteenth period Pi16 of the initialization period Pify, an initialization discharge is generated between the scan electrodes SC1 to SCn and the data electrodes D1 to Dm, and in the seventeenth period Pi17 of the initialization period Pify, the scan electrodes SC1 to SCn Initializing discharge is generated between sustain electrodes SU1 to SUn.
  • the wall voltage is adjusted to a wall voltage suitable for the y coordinate detection pattern display operation in the subsequent y coordinate detection period Py in all the discharge cells in the image display area of the panel 10. Furthermore, priming particles for assisting the generation of the discharge generated in the y coordinate detection period Py are generated in the discharge cell.
  • the subsequent y-coordinate detection period Py has substantially the same configuration and the same operation as the y-coordinate detection period Py of the y-coordinate detection subfield SFy shown in the first embodiment, and a description thereof will be omitted.
  • the initialization period Pihx of the x-coordinate detection subfield SFx a forced initialization operation substantially similar to the initialization period Pigo of the timing detection subfield SFo is performed. That is, the initialization period Pihx is composed of three periods, a twenty-first period Pi21, a twenty-second period Pi22, and a twenty-third period Pi23, similarly to the initialization period Pigo. Therefore, in the initialization period Pihx, a drive voltage waveform substantially the same as that in the initialization period Pigo of the timing detection subfield SFo is generated and applied to each electrode.
  • the arrival potential of the downward ramp waveform voltage generated in the 22nd period Pi22 is a negative positive voltage Va having a voltage value lower than the negative voltage Vi4 (large absolute value). That is, the downward ramp waveform voltage generated in the 22nd period Pi22 has a larger amplitude than the downward ramp waveform voltage generated in the 19th period Pi19 of the initialization period Pigo. This is different from the downward ramp waveform voltage generated in the nineteenth period Pi19 of the initialization period Pigo. Therefore, the drive voltage waveform generated in the initialization period Pihx of the x-coordinate detection subfield SFx is set as the fifth forced initialization waveform.
  • voltage 0 (V) is applied to sustain electrodes SU1 to SUn, and data electrodes D1 to Dm are set to a high impedance state after voltage 0 (V) is applied.
  • the voltage Vi1 is applied after the voltage 0 (V) is applied, and an upward ramp waveform voltage that gradually rises from the voltage Vi1 to the voltage Vi2 is applied.
  • Voltage Vi1 is set to a voltage lower than the discharge start voltage with respect to sustain electrodes SU1 to SUn.
  • the voltage Vi2 is set to a voltage exceeding the discharge start voltage with respect to the sustain electrodes SU1 to SUn, and is set to a voltage higher than the voltage Vso of the timing detection pulse.
  • negative wall voltage is accumulated on scan electrodes SC1 to SCn
  • positive wall voltage is accumulated on data electrodes D1 to Dm and sustain electrodes SU1 to SUn. Furthermore, priming particles that assist the generation of discharge in the subsequent x-coordinate detection period Px are generated in the discharge cell.
  • the downward ramp waveform voltage generated in the 19th period Pi19 of the initialization period Pigo has a waveform shape similar to that of the downward slope, but falls at the same slope, but the downward slope has a larger amplitude than that.
  • a waveform voltage is applied to scan electrodes SC to SCn.
  • the voltage 0 (V) is applied to the data electrodes D1 to Dm, and the voltage 0 (V) is also applied to the sustain electrodes SU1 to SUn.
  • a downward ramp waveform voltage that falls from a voltage (for example, voltage 0 (V)) lower than the discharge start voltage to a negative voltage Va (the same potential as the scan pulse voltage Va) is applied to scan electrodes SC1 to SCn. . Then, the downward ramp waveform voltage temporarily stops decreasing in the middle.
  • the negative voltage Va has a lower voltage value than the negative voltage Vi4. That is, the absolute value of the voltage Va is larger than the absolute value of the voltage Vi4.
  • the voltage Va is about ⁇ 200 (V), for example, and the voltage Vi4 is about ⁇ 175 (V), for example.
  • the downward ramp waveform voltage generated in the 22nd period Pi22 is the downward ramp waveform voltage generated in the 19th period Pi19 of the initialization period Pigo (the downward ramp waveform voltage falling from the voltage 0 (V) to the negative voltage Vi4). ) Is larger than. This is different from the forced initialization waveform (fourth forced initialization waveform) that occurs in the initialization period Pigo.
  • the positive wall voltage accumulated on the data electrodes D1 to Dm in the immediately preceding twenty-first period Pi21 is suitable for generation of discharge in the subsequent x-coordinate detection period Px because the excessive portion is discharged. Adjusted to the wall voltage.
  • the discharge duration is increased.
  • the positive wall voltage remaining on the data electrodes D1 to Dm is changed to the end of the initialization period Pie1 of the subfield SF1 or the end of the initialization periods Pif2 to Pif8 of the subfields SF2 to SF8 (or the timing). It can be adjusted to a value lower than the positive wall voltage remaining on the data electrodes D1 to Dm at the end of the initialization period Pigo of the detection subfield SFo.
  • the same drive voltage waveform as that in the 20th period Pi20 of the initialization period Pigo is applied to each electrode. That is, the voltage Vd is applied to the data electrodes D1 to Dm, and the positive voltage Ve higher than the voltage 0 (V) is applied to the sustain electrodes SU1 to SUn.
  • a downward ramp waveform voltage that falls from a voltage (for example, voltage 0 (V)) that is lower than the discharge start voltage to a negative voltage Vi6 is applied to scan electrodes SC1 to SCn.
  • This initialization discharge weakens the wall voltage on scan electrodes SC1 to SCn and the wall voltage on sustain electrodes SU1 to SUn.
  • the voltage applied to the scan electrodes SC1 to SCn is set to the voltage Vc.
  • the above-mentioned drive voltage waveform generated in the initialization period Pihx is a forced initialization waveform (fifth forced initialization waveform).
  • initialization discharge is forcibly generated in all the discharge cells in the image display area of the panel 10.
  • the wall voltage of each discharge cell can be made substantially uniform by this forced initialization operation.
  • the wall voltage is adjusted to a wall voltage suitable for the x coordinate detection pattern display operation in the subsequent x coordinate detection period Px. Furthermore, priming particles that assist the generation of discharge in the x-coordinate detection period Px are generated in the discharge cell.
  • the subsequent x-coordinate detection period Px has substantially the same configuration and the same operation as the x-coordinate detection period Px of the x-coordinate detection subfield SFx shown in the first embodiment, and a description thereof will be omitted.
  • the ultimate potential of the falling ramp waveform voltage generated in the 22nd period Pi22 of the initialization period Pihx of the x-coordinate detection subfield SFx is the voltage Va lower than the voltage Vi4 (larger absolute value).
  • the positive wall voltage remaining on the data electrodes D1 to Dm is detected at the end of the initialization period Pie1 of the subfield SF1 of the image display subfield or at the end of the initialization periods Pif2 to Pif8 of the subfields SF2 to SF8 ( Alternatively, it is adjusted to a value lower than the positive wall voltage remaining on the data electrodes D1 to Dm at the end of the initialization period Pigo of the timing detection subfield SFo.
  • the specific numerical values such as the voltage value and the gradient described above are merely examples, and the present invention is not limited to the numerical values described above for each voltage value and the gradient.
  • Each voltage value, gradient, and the like are preferably set optimally based on the discharge characteristics of the panel and the specifications of the plasma display device.
  • FIG. 14 is a diagram schematically showing an example of a driving voltage waveform when detecting the position coordinates of the light pen in the plasma display system in accordance with the second exemplary embodiment of the present invention.
  • FIG. 14 shows scan electrode SC1, scan electrode SCn, data electrode D1, data in timing detection subfield SFo, y coordinate detection subfield SFy, and x coordinate detection subfield SFx following subfield SF8 which is an image display subfield.
  • a driving voltage waveform applied to each of the electrodes Dm, a coordinate reference signal input to the coordinate calculation circuit 56, and a light reception signal output from the light receiving element 52 are shown.
  • the drive voltage waveforms applied to sustain electrodes SU1 to SUn are omitted, but the drive voltage waveforms shown in FIG. 14 are the same as the drive voltage waveforms shown in FIGS.
  • the light emission intervals are timed To0, time To1, time To2, and time To3 in sequence five times (these light emission).
  • the timing detection circuit 54 detects the light receiving signal output from the light receiving element 52 based on the time to identify the time to1.
  • the timing detection circuit 54 generates a coordinate reference signal based on this time to1.
  • the coordinate calculation circuit 56 receives the coordinate reference signal and a light reception signal output from the light receiving element 52 (a light reception signal generated when the light receiving element 52 receives light emitted from the panel 10 by the y coordinate detection pattern and the x coordinate detection pattern). ) To calculate the position coordinates (x coordinate, y coordinate) of the light pen 50.
  • the drive voltage waveform in the initialization period is generated with a waveform shape different from the waveform shape shown in the first embodiment.
  • variation in the wall voltage between each discharge cell can be reduced, and the wall voltage of each discharge cell can be made into a more uniform state. Therefore, in the timing detection subfield SFo, it is possible to generate a highly accurate timing detection discharge with reduced variation in timing when the discharge occurs. Further, in the y coordinate detection subfield SFy and the x coordinate detection subfield SFx, it is possible to display on the panel 10 a highly accurate y coordinate detection pattern and x coordinate detection pattern in which variations in timing at the time of occurrence of discharge are reduced. Become.
  • the light pen 50 can calculate the position coordinates (x coordinate, y coordinate) with higher accuracy. Therefore, in the plasma display system 30 in the present embodiment, the locus of the light pen 50 can be drawn based on accurate position coordinates.
  • the plasma display device and the light pen may be electrically connected by an electric cable or the like, and a signal may be transmitted and received between the light pen and the plasma display device via the electric cable.
  • the initialization period Picx ( Alternatively, a period Tx0 for reducing priming particles generated in Pihx) is provided. In the period Tx0, a voltage Vc higher than the voltage Vax is applied to the scan electrodes SC1 to SCn, and a voltage 0 (V) lower than the voltage Vdx is applied to the data electrodes D1 to Dm.
  • Priming particles generated during the initialization period Picx (or Pihx) of the x-coordinate detection subfield SFx during this period Tx0 decrease. If the priming particles are reduced, dark current can be suppressed, so that reduction in wall charges can be suppressed. Thereby, compared with the case where the period Tx0 is not provided, it is possible to suppress a decrease in wall charges in the x coordinate detection period Px of the x coordinate detection subfield SFx.
  • the period Tx0 is set to 200 ⁇ sec or more. Further, it is desirable to set the upper limit of the period Tx0 within a range in which priming particles are not excessively reduced and all the subfields are contained in one field. In the present embodiment, the period Tx0 is set to 1 msec or less.
  • the x coordinate detection subfield SFx is generated after the y coordinate detection subfield SFy.
  • the priming particles generated in the sustain period Ps8 of the subfield SF8 decrease during the y coordinate detection subfield SFy.
  • the dark current flowing according to the residual amount of priming particles can be suppressed, so that the reduction of wall charges in the x coordinate detection period Px can be suppressed.
  • the generation amount of priming particles can be suppressed as compared with the case where a strong initializing discharge due to a rectangular waveform voltage is generated.
  • the dark current flowing according to the residual amount of priming particles can be suppressed, so that subsequent reduction of wall charges can be suppressed.
  • timing detection subfield SFo, y coordinate detection subfield SFy, and x coordinate detection subfield SFx are set.
  • the present invention is not limited to this order in the order of occurrence of each subfield.
  • the y coordinate detection subfield SFy may be generated after the x coordinate detection subfield SFx.
  • an image display subfield may be generated after the y coordinate detection subfield SFy and the x coordinate detection subfield SFx.
  • the timing detection subfield SFo may be generated between the y coordinate detection subfield SFy and the x coordinate detection subfield SFx, and the timing detection subfield SFo is generated after the x coordinate detection subfield SFx. May be.
  • each operation has been described by taking a plasma display device using a plasma display panel as an image display unit as an example of the image display device.
  • the image display device is not limited to the plasma display device.
  • the same effects as those described above can be obtained by applying the same configuration as that described above.
  • the y coordinate detection pattern In the embodiment of the present invention, as the y coordinate detection pattern, one horizontal line that emits light (one pixel row that emits light) extends from the upper end portion (first row) to the lower end portion (first row) of the image display area of the panel 10. A pattern of sequentially moving one line at a time up to the nth line) is shown.
  • the y coordinate detection pattern is not limited to this pattern.
  • a plurality of horizontal lines that emit light are arranged in multiple lines from the upper end (first line) to the lower end (nth line) of the image display area of the panel 10. It may be a pattern that moves sequentially.
  • one horizontal line that emits light is every other line from the upper end (first row) to the lower end (nth row) of the image display area of the panel 10.
  • the pattern may move sequentially.
  • the time required for the y-coordinate detection subfield SFy can be shortened compared to the configuration shown in the present embodiment.
  • the x coordinate detection pattern In the embodiment of the present invention, as the x coordinate detection pattern, one vertical line that emits light (one pixel column that emits light) is the left end (first pixel column) of the image display area of the panel 10. A pattern is shown that sequentially moves one column at a time from the right end to the right end (m / 3th pixel column).
  • the x coordinate detection pattern is not limited to this pattern.
  • a plurality of light emitting vertical lines are arranged from the left end (first pixel column) to the right end (m / 3 column) of the image display area of the panel 10.
  • the x-coordinate detection pattern it may be a pattern in which a plurality of columns are sequentially moved to the first pixel column).
  • one vertical line that emits light one pixel column that emits light
  • the time required for the x-coordinate detection subfield SFx can be shortened as compared with the configuration shown in the present embodiment.
  • one field has a plurality of image display subfields and a subfield for detecting position coordinates.
  • the present invention is not limited to this configuration. is not.
  • one field may be composed of only a plurality of image display subfields.
  • the forced initializing operation has been described as an initializing operation that forcibly generates initializing discharge in all the discharge cells in the image display area of the panel. It is not limited to this configuration.
  • the forced initializing waveform is applied only to some discharge cells in the image display area of the panel and the initializing discharge is forcibly generated only in the discharge cells. It shall be included in the conversion operation.
  • a configuration in which the drawing circuit 44 is provided in the plasma display device is shown, but the present invention is not limited to this configuration.
  • a computer connected to the plasma display device may have a function corresponding to the drawing circuit 44, and a drawing signal may be generated using the computer.
  • circuit configurations shown in FIGS. 5, 6, 7, and 8 are merely examples in the embodiment of the present invention, and the present invention is not limited to these circuit configurations. .
  • Each circuit block shown in the embodiment of the present invention may be configured as an electric circuit that performs each operation shown in the embodiment, or substantially the same as each operation shown in the embodiment.
  • a microcomputer or a computer programmed to operate may be used.
  • the specific numerical values shown in the embodiment of the present invention are set based on the characteristics of the panel 10 having a screen size of 50 inches and the number of display electrode pairs 14 of 1024. It is just an example.
  • the present invention is not limited to these numerical values, and each numerical value is desirably set optimally in accordance with panel specifications, panel characteristics, plasma display device specifications, and the like. Each of these numerical values is allowed to vary within a range where the above-described effect can be obtained.
  • the present invention can stably generate a discharge for detecting the position coordinates of the light pen and accurately detect the position coordinates of the light pen, the driving method of the image display apparatus, the image display apparatus, and the image display Useful as a system.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Human Computer Interaction (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

　ライトペンの位置座標を精度良く検出する。そのために、画像表示装置の駆動方法において、１フィールドに、複数の画像表示サブフィールド、初期化期間と書込み期間とタイミング検出期間とを有するタイミング検出サブフィールド、ｙ座標検出サブフィールド、ｘ座標検出サブフィールドを備える。そして、タイミング検出サブフィールドの初期化期間において、放電セルに上り傾斜波形電圧を含む強制初期化波形を印加して初期化放電を発生する強制初期化動作を行う。

Description

画像表示装置の駆動方法、画像表示装置および画像表示システム
　本発明は、画素を構成する複数の発光素子における発光と非発光の２値制御を組み合わせて画像表示領域に画像を表示する画像表示装置の駆動方法、画像表示装置、およびライトペンを用いて画像表示装置に文字や図画の手書き入力ができる画像表示システムに関する。
　画素を構成する複数の発光素子のそれぞれにおける発光と非発光の２値制御を組み合わせて画像表示領域に画像を表示する画像表示装置として代表的なものにプラズマディスプレイパネル（以下、「パネル」と略記する）がある。
　パネルは、対向配置された前面基板と背面基板との間に、画素を構成する発光素子である放電セルが多数形成されている。
　前面基板は、１対の走査電極と維持電極とからなる表示電極対が前面側のガラス基板上に互いに平行に複数対形成されている。背面基板は、背面側のガラス基板上に互いに平行なデータ電極が複数形成されている。
　各放電セル内には、赤色（Ｒ）、緑色（Ｇ）および青色（Ｂ）のいずれかの蛍光体が塗布され、放電ガスが封入されている。そして、各放電セルでは、ガス放電を起こすことで紫外線を発生し、この紫外線で蛍光体を励起発光する。
　発光素子における発光と非発光との２値制御を組み合わせてパネルの画像表示領域に画像を表示する方法としては一般にサブフィールド法が用いられている。
　サブフィールド法では、１フィールドを、発光輝度が互いに異なる複数のサブフィールドに分割する。そして、各放電セルでは、表示すべき階調値に応じた組合せで各サブフィールドの発光・非発光を制御する。これにより各放電セルが表示すべき階調値に応じた明るさで発光し、パネルの画像表示領域に、様々な階調値の組合せで構成されたカラーの画像が表示される。
　このような画像表示装置には、「ライトペン」と呼ばれるポインティングデバイスを使用して、パネル上に、文字や図画を手書き入力することができる機能を有するものがある。
　ライトペンを用いた手書き入力機能を実現するために、画像表示領域内におけるライトペンの位置を検出する技術が開示されている。以下、画像表示領域内におけるライトペンの位置を表す座標を「位置座標」と記す。
　例えば、特許文献１に記載されたプラズマディスプレイ装置では、横座標検出用パターンを表示する横座標検出サブフィールドを１フィールド内に設ける。そして、この横座標検出サブフィールドの発光をライトペンで検出し、その発光が検出されたタイミングにもとづきライトペンの位置（横座標）を検出する。
　また、特許文献２に記載されたプラズマディスプレイ装置では、位置座標検出用の光信号を発生する位置検出期間を、ライトペンの位置座標を検出するときのみ１フィールド内に設ける。そして、この光信号をライトペンで検出し、その光信号が検出されたタイミングにもとづきライトペンの位置座標を検出する。
特開昭５０－１０８８３８号公報 特開２００１－３１８７６５号公報
　本開示における画像表示装置は、複数の走査電極および維持電極と複数のデータ電極とを有する画像表示部と、１フィールドを複数のサブフィールドで構成して画像表示部を駆動する駆動回路とを備える。この画像表示装置において、駆動回路は、１フィールドに、画像表示サブフィールド、タイミング検出サブフィールド、ｙ座標検出サブフィールド、およびｘ座標検出サブフィールドを備えて画像表示部に画像を表示する。駆動回路は、タイミング検出サブフィールドに、放電セルに初期化放電を発生する初期化期間と、データ電極に書込みパルスを印加するとともに走査電極に走査パルスを印加して放電セルに書込み放電を発生する書込み期間と、タイミング検出パルスを走査電極と維持電極とに交互に印加して放電セルにタイミング検出放電を発生するタイミング検出期間とを設ける。そして、駆動回路は、タイミング検出サブフィールドの初期化期間において、放電セルに上り傾斜波形電圧を含む強制初期化波形を印加して初期化放電を発生する強制初期化動作を行う。
　これにより、ライトペンの位置座標を精度良く検出することが可能になる。
　本開示における画像表示システムは、上述の画像表示装置と、ライトペンと、座標算出回路および描画回路とを備える。ライトペンは、受光素子とタイミング検出回路とを有する。受光素子は、発光を受光して電気信号に変換する。タイミング検出回路は、受光素子において受光された発光の時間間隔があらかじめ定められた互いに異なる所定の時間間隔に合致するかどうかを判定し、その判定の結果にもとづき座標基準信号を作成する。そして、ライトペンは、タイミング検出サブフィールドにおいて画像表示部に生じる発光、ｙ座標検出サブフィールドにおいて画像表示部に生じる発光、およびｘ座標検出サブフィールドにおいて画像表示部に生じる発光を受光して受光信号を出力するとともに、タイミング検出サブフィールドにおいて画像表示部に生じる発光にもとづき座標基準信号を発生する。座標算出回路は、受光信号にもとづき、ｙ座標検出サブフィールドにおいて画像表示部に生じる発光のうちのライトペンが受光する発光の位置を表す座標、およびｘ座標検出サブフィールドにおいて画像表示部に生じる発光のうちのライトペンが受光する発光の位置を表す座標を算出する。描画回路は、座標算出回路が算出した座標にもとづく画像を画像表示部に表示するための描画信号を作成する。そして、画像表示装置は、描画信号にもとづく画像を画像表示部に表示する。
　これにより、ライトペンの位置座標を精度良く検出することが可能になる。
図１は、本発明の実施の形態１におけるプラズマディスプレイ装置に用いるパネルの構造の一例を示す分解斜視図である。 図２は、本発明の実施の形態１におけるプラズマディスプレイ装置に用いるパネルの電極配列の一例を示す図である。 図３は、本発明の実施の形態１における画像表示サブフィールドのサブフィールドＳＦ１～ＳＦ３においてパネルの各電極に印加する駆動電圧波形の一例を概略的に示す図である。 図４は、本発明の実施の形態１におけるタイミング検出サブフィールドＳＦｏ、ｙ座標検出サブフィールドＳＦｙおよびｘ座標検出サブフィールドＳＦｘにおいてパネルの各電極に印加する駆動電圧波形の一例を概略的に示す図である。 図５は、本発明の実施の形態１におけるプラズマディスプレイ装置を構成する回路ブロックおよびプラズマディスプレイシステムの一例を概略的に示す図である。 図６は、本発明の実施の形態１におけるプラズマディスプレイ装置の走査電極駆動回路の一構成例を概略的に示す回路図である。 図７は、本発明の実施の形態１におけるプラズマディスプレイ装置の維持電極駆動回路の一構成例を概略的に示す回路図である。 図８は、本発明の実施の形態１におけるプラズマディスプレイ装置のデータ電極駆動回路の一構成例を概略的に示す回路図である。 図９は、本発明の実施の形態１におけるプラズマディスプレイシステムにおいてライトペンの位置座標を検出するときの動作の一例を概略的に示す図である。 図１０は、本発明の実施の形態１におけるプラズマディスプレイシステムにおいてライトペンの位置座標を検出するときの駆動電圧波形の一例を概略的に示す図である。 図１１は、本発明の実施の形態１におけるプラズマディスプレイシステムにおいてライトペンによる手書き入力を行うときの動作の一例を概略的に示す図である。 図１２は、本発明の実施の形態２における画像表示サブフィールドにおいてパネルの各電極に印加する駆動電圧波形の一例を概略的に示す図である。 図１３は、本発明の実施の形態２におけるタイミング検出サブフィールドＳＦｏ、ｙ座標検出サブフィールドＳＦｙおよびｘ座標検出サブフィールドＳＦｘにおいてパネルの各電極に印加する駆動電圧波形の一例を概略的に示す図である。 図１４は、本発明の実施の形態２におけるプラズマディスプレイシステムにおいてライトペンの位置座標を検出するときの駆動電圧波形の一例を概略的に示す図である。
　以下、本発明の実施の形態における画像表示装置および画像表示システムについて、図面を用いて説明する。なお、以下の実施の形態では、画像表示装置および画像表示システムの一例として、プラズマディスプレイパネルを有するプラズマディスプレイ装置およびプラズマディスプレイシステムの説明を行う。
　（実施の形態１）
　図１は、本発明の実施の形態１におけるプラズマディスプレイ装置に用いるパネルの構造の一例を示す分解斜視図である。
　ガラス製の前面基板１１上には、走査電極１２と維持電極１３とからなる表示電極対１４が複数形成されている。そして、表示電極対１４を覆うように誘電体層１５が形成され、その誘電体層１５上に保護層１６が形成されている。前面基板１１は画像が表示される画像表示面となる。
　背面基板２１上にはデータ電極２２が複数形成され、データ電極２２を覆うように誘電体層２３が形成され、さらにその上に井桁状の隔壁２４が形成されている。そして、隔壁２４の側面および誘電体層２３の表面には赤色（Ｒ）に発光する蛍光体層２５Ｒ、緑色（Ｇ）に発光する蛍光体層２５Ｇ、および青色（Ｂ）に発光する蛍光体層２５Ｂが設けられている。以下、蛍光体層２５Ｒ、蛍光体層２５Ｇ、蛍光体層２５Ｂをまとめて蛍光体層２５とも記す。
　これら前面基板１１と背面基板２１とを、微小な空間を挟んで表示電極対１４とデータ電極２２とが交差するように対向配置し、前面基板１１と背面基板２１との間隙に放電空間を設ける。そして、その外周部をガラスフリット等の封着材によって封着する。その放電空間には、例えばネオンとキセノンの混合ガスを放電ガスとして封入する。
　放電空間は隔壁２４によって複数の区画に仕切られており、表示電極対１４とデータ電極２２とが交差する部分に、画素を構成する発光素子である放電セルが形成される。
　そして、これらの放電セルで放電を発生し、蛍光体層２５を発光（放電セルを点灯）することにより、パネル１０にカラーの画像を表示する。
　なお、パネル１０においては、表示電極対１４が延伸する方向に配列された連続する３つの放電セルで１つの画素を構成する。この３つの放電セルとは、蛍光体層２５Ｒを有し赤色（Ｒ）に発光する放電セル（以下、「赤の放電セル」、または「赤のピクセル」と記す）と、蛍光体層２５Ｇを有し緑色（Ｇ）に発光する放電セル（以下、「緑の放電セル」、または「緑のピクセル」と記す）と、蛍光体層２５Ｂを有し青色（Ｂ）に発光する放電セル（以下、「青の放電セル」、または「青のピクセル」と記す）である。
　なお、パネル１０の構造は上述したものに限られるわけではなく、例えばストライプ状の隔壁を備えたものであってもよい。
　図２は、本発明の実施の形態１におけるプラズマディスプレイ装置に用いるパネルの電極配列の一例を示す図である。
　パネル１０には、第１の方向に延長されたｎ本の走査電極ＳＣ１～ＳＣｎ（図１の走査電極１２）およびｎ本の維持電極ＳＵ１～ＳＵｎ（図１の維持電極１３）が配列され、第１の方向に交差する第２の方向に延長されたｍ本のデータ電極Ｄ１～Ｄｍ（図１のデータ電極２２）が配列されている。
　以下、第１の方向を行方向（または水平方向、またはライン方向）と呼称し、第２の方向を列方向（または垂直方向）と呼称する。
　そして、１対の走査電極ＳＣｉ（ｉ＝１～ｎ）および維持電極ＳＵｉと１つのデータ電極Ｄｊ（ｊ＝１～ｍ）とが交差した領域に発光素子としての放電セルが１つ形成される。すなわち、１対の表示電極対１４上には、ｍ個の放電セルが形成され、ｍ／３個の画素が形成される。そして、放電セルは放電空間内にｍ×ｎ個形成され、ｍ×ｎ個の放電セルが形成された領域がパネル１０の画像表示領域となる。例えば、画素数が１９２０×１０８０個のパネルでは、ｍ＝１９２０×３＝５７６０となり、ｎ＝１０８０となる。
　例えば、データ電極Ｄｐ（ｐ＝３×ｑ－２　：　ｑはｍ／３以下の正の整数）を有する放電セルには赤の蛍光体が蛍光体層２５Ｒとして塗布されており、この放電セルは赤の放電セルとなる。データ電極Ｄｐ＋１を有する放電セルには緑の蛍光体が蛍光体層２５Ｇとして塗布されており、この放電セルは緑の放電セルとなる。データ電極Ｄｐ＋２を有する放電セルには青の蛍光体が蛍光体層２５Ｂとして塗布されており、この放電セルは青の放電セルとなる。そして、互いに隣接する赤の放電セル、緑の放電セルおよび青の放電セルが一組となって１つの画素を構成する。
　次に、本実施の形態におけるプラズマディスプレイ装置において発生する駆動電圧波形について図３と図４を用いて説明する。
　本実施の形態においては、１フィールドに、パネル１０に画像を表示するための複数の画像表示サブフィールド、タイミング検出サブフィールドＳＦｏ、ｙ座標検出サブフィールドＳＦｙ、およびｘ座標検出サブフィールドＳＦｘを備える。以下、画像表示サブフィールドを単にサブフィールドとも記す。
　各画像表示サブフィールドは、初期化期間、書込み期間および維持期間を有する。
　初期化期間では、各放電セルに初期化放電を発生し、続く書込み動作に必要な壁電荷を放電セル内に形成する。加えて、書込み動作に必要なプライミング粒子（放電の発生を補助する荷電粒子）を放電セル内に発生する。書込み期間では、発光を行うべき放電セルに書込み放電を発生する。維持期間では、走査電極と維持電極とに交互に維持パルスを印加し、書込み放電を発生した放電セルに維持放電を発生させる。
　初期化期間における初期化動作には、「強制初期化動作」と「選択初期化動作」があり、発生する駆動電圧波形が互いに異なる。強制初期化動作では、直前のサブフィールドでの放電の有無にかかわらず放電セルに強制的に初期化放電を発生する。選択初期化動作では、直前のサブフィールドの書込み期間で書込み放電を発生した放電セルだけに選択的に初期化放電を発生する。
　本実施の形態では、１フィールドに含まれる複数のサブフィールドのうち、最初のサブフィールド（例えば、サブフィールドＳＦ１）を強制初期化動作を行うサブフィールド（強制初期化サブフィールド）とし、他のサブフィールド（例えば、サブフィールドＳＦ２以降のサブフィールド）を選択初期化動作を行うサブフィールド（選択初期化サブフィールド）とする例を説明する。
　また、画像表示サブフィールドにおいては、各サブフィールドに輝度重みをそれぞれ設定する。本実施の形態では、一例として、１フィールドに８つのサブフィールド（サブフィールドＳＦ１～ＳＦ８）を備え、各サブフィールドにそれぞれ（１、３４、２１、１３、８、５、３、２）の輝度重みを設定する例を挙げる。
　画像表示領域内におけるライトペンの位置は、ｘ座標とｙ座標で表される。ｙ座標検出サブフィールドＳＦｙは、画像表示領域内におけるライトペンの位置のｙ座標を検出するためのサブフィールドであり、初期化期間Ｐｉｂｙとｙ座標検出期間Ｐｙを有する。ｘ座標検出サブフィールドＳＦｘは、画像表示領域内におけるライトペンの位置のｘ座標を検出するためのサブフィールドであり、初期化期間Ｐｉｃｘとｘ座標検出期間Ｐｘとを有する。
　なお、ライトペンは、プラズマディスプレイシステムに備えられたものであり、使用者がパネル上に文字や図画を手書き入力するためのものである。ライトペンの詳細は後述する。
　本実施の形態におけるプラズマディスプレイシステムでは、ライトペンとプラズマディスプレイ装置との間で無線通信を行う。ライトペンは、ライトペンの内部でライトペンの位置座標を算出し、算出した位置座標のデータをライトペンからプラズマディスプレイ装置へ無線通信によって送信する。
　ライトペンからプラズマディスプレイ装置へ信号を無線送信する際には、ライトペン側で送信信号を無線通信が可能な形態にエンコードして無線送信し、プラズマディスプレイ装置側では受信した信号をデコードしなければならない。プラズマディスプレイ装置からライトペンへ信号を無線送信する場合も同様である。
　このように、ライトペンとプラズマディスプレイ装置との間で無線通信を行う構成では、データの送受信に時間差が生じる。
　そのため、ライトペンが受光信号をプラズマディスプレイ装置へ無線送信し、プラズマディスプレイ装置が受光信号を受信して位置座標を算出する構成では、正確な位置座標を算出することが困難である。したがって、ライトペン自らがライトペンの位置座標を算出し、算出した位置座標をプラズマディスプレイ装置に無線送信する方が望ましい。
　ライトペンの内部でライトペンの位置座標を算出する際には、プラズマディスプレイ装置においてｙ座標検出サブフィールドＳＦｙおよびｘ座標検出サブフィールドＳＦｘが発生するタイミングを、ライトペンが正確に把握する必要がある。
　本実施の形態のタイミング検出サブフィールドＳＦｏは、位置座標を検出するための基準となる信号（座標基準信号）をライトペン自らが高い精度で発生できるようにするためのものである。
　なお、本実施の形態では、各フィールドに、タイミング検出サブフィールドＳＦｏ、ｙ座標検出サブフィールドＳＦｙおよびｘ座標検出サブフィールドＳＦｘを設ける例を説明するが、タイミング検出サブフィールドＳＦｏ、ｙ座標検出サブフィールドＳＦｙおよびｘ座標検出サブフィールドＳＦｘは、必ずしも毎フィールドに設けなくともよい。例えば、映像信号やプラズマディスプレイ装置の使用状態等に応じて、複数フィールドに１回の割合でタイミング検出サブフィールドＳＦｏ、ｙ座標検出サブフィールドＳＦｙおよびｘ座標検出サブフィールドＳＦｘを発生する構成としてもよい。
　図３は、本発明の実施の形態１における画像表示サブフィールドのサブフィールドＳＦ１～ＳＦ３においてパネル１０の各電極に印加する駆動電圧波形の一例を概略的に示す図である。
　図３には、維持電極ＳＵ１～ＳＵｎ、書込み期間において最初に書込み動作を行う走査電極ＳＣ１、書込み期間において最後に書込み動作を行う走査電極ＳＣｎ（例えば、走査電極ＳＣ１０８０）、データ電極Ｄ１～データ電極Ｄｍ（例えば、データ電極Ｄ５７６０）のそれぞれに印加する駆動電圧波形を示す。また、以下における走査電極ＳＣｉ、維持電極ＳＵｉ、データ電極Ｄｋは、各電極の中から画像データ（サブフィールド毎の発光・非発光を示すデータ）にもとづき選択された電極を表す。
　強制初期化サブフィールドであるサブフィールドＳＦ１と、選択初期化サブフィールドであるサブフィールドＳＦ２以降のサブフィールドとでは、初期化期間に走査電極２２に印加する駆動電圧の波形形状が異なる。
　なお、サブフィールドＳＦ３以降の各サブフィールドは、維持パルスの発生数を除き、サブフィールドＳＦ２とほぼ同様の駆動電圧波形を発生する。
　強制初期化動作を行うサブフィールドＳＦ１の初期化期間Ｐｉａ１の前半部である第１期間Ｐｉ１では、データ電極Ｄ１～Ｄｍ、維持電極ＳＵ１～ＳＵｎに、それぞれ電圧０（Ｖ）を印加する。走査電極ＳＣ１～ＳＣｎには、電圧０（Ｖ）を印加した後に電圧Ｖｉ１を印加し、電圧Ｖｉ１から電圧Ｖｉ２まで緩やかに上昇する傾斜波形電圧（以下、「上り傾斜波形電圧」と呼称する）を印加する。
　電圧Ｖｉ１は、維持電極ＳＵ１～ＳＵｎに対して放電開始電圧よりも低い電圧に設定し、電圧Ｖｉ２は、維持電極ＳＵ１～ＳＵｎに対して放電開始電圧を超える電圧に設定する。
　この上り傾斜波形電圧が上昇する間に、各放電セルの走査電極ＳＣ１～ＳＣｎと維持電極ＳＵ１～ＳＵｎとの間、および走査電極ＳＣ１～ＳＣｎとデータ電極Ｄ１～Ｄｍとの間に、それぞれ微弱な初期化放電が持続して発生する。
　そして、走査電極ＳＣ１～ＳＣｎ上に負極性の壁電圧が蓄積され、データ電極Ｄ１～Ｄｍ上および維持電極ＳＵ１～ＳＵｎ上には正極性の壁電圧が蓄積される。さらに、書込み放電の発生を補助するプライミング粒子が放電セル内に発生する。この電極上の壁電圧とは、電極を覆う誘電体層上、保護層上、蛍光体層上等に蓄積された壁電荷により生じる電圧を表す。
　走査電極ＳＣ１～ＳＣｎに印加する電圧が電圧Ｖｉ２に到達したら、走査電極ＳＣ１～ＳＣｎの電圧を、電圧Ｖｉ２よりも低い電圧Ｖｉ３まで一旦下げ、その後、電圧０（Ｖ）に下げる。電圧Ｖｉ３は、電圧Ｖｉ２よりも低い電圧で、かつ維持電極ＳＵ１～ＳＵｎに対して放電開始電圧未満の電圧に設定する。本実施の形態では電圧Ｖｉ３を電圧２００（Ｖ）とする例を示すが、電圧Ｖｉ３は放電セルに放電が発生しない電圧であればよい。
　また、図３には、走査電極ＳＣ１～ＳＣｎに印加する電圧を電圧Ｖｉ２から電圧Ｖｉ３に一旦下げ、その後、電圧０（Ｖ）まで下げる例を示しているが、本発明は何らこの構成に限定されるものではない。例えば、電圧Ｖｉ２から電圧０（Ｖ）まで急峻に電圧を下げてもよい。
　サブフィールドＳＦ１の初期化期間Ｐｉａ１の後半部である第２期間Ｐｉ２では、データ電極Ｄ１～Ｄｍには電圧０（Ｖ）を印加し、維持電極ＳＵ１～ＳＵｎには正極性の電圧Ｖｅを印加する。
　走査電極ＳＣ１～ＳＣｎには、放電開始電圧未満となる電圧（例えば、電圧０（Ｖ））から負極性の電圧Ｖｉ４まで緩やかに下降する傾斜波形電圧（以下、単に「下り傾斜波形電圧」とも記す）を印加する。電圧Ｖｉ４は、維持電極ＳＵ１～ＳＵｎに対して放電開始電圧を超える電圧に設定する。
　この下り傾斜波形電圧を走査電極ＳＣ１～ＳＣｎに印加する間に、各放電セルの走査電極ＳＣ１～ＳＣｎと維持電極ＳＵ１～ＳＵｎとの間、および走査電極ＳＣ１～ＳＣｎとデータ電極Ｄ１～Ｄｍとの間に、それぞれ微弱な初期化放電が持続して発生する。これにより、走査電極ＳＣ１～ＳＣｎ上の負極性の壁電圧および維持電極ＳＵ１～ＳＵｎ上の正極性の壁電圧が弱められ、データ電極Ｄ１～Ｄｍ上の正極性の壁電圧は、続く書込み期間Ｐｗ１での書込み動作に適した電圧に調整される。また、プライミング粒子が放電セル内に発生する。
　下り傾斜波形電圧が電圧Ｖｉ４に到達したら、走査電極ＳＣ１～ＳＣｎに印加する電圧を電圧Ｖｃにする。
　以上により、強制初期化サブフィールド（サブフィールドＳＦ１）の初期化期間Ｐｉａ１における強制初期化動作が終了する。そして、この初期化期間Ｐｉａ１に発生する上述の駆動電圧波形が、強制初期化波形（第１の強制初期化波形）である。この強制初期化動作により、初期化放電が発生した各放電セルの壁電圧をほぼ均一な状態にすることができる。
　なお、本実施の形態では、強制初期化動作を、パネルの画像表示領域内にある全ての放電セルに強制的に初期化放電を発生する初期化動作として説明するが、本発明は何らこの構成に限定されない。本実施の形態では、例えば、パネルの画像表示領域内にある一部の放電セルにのみ強制初期化波形を印加する動作も強制初期化動作とし、その強制初期化動作を行うサブフィールドを強制初期化サブフィールドとする。例えば、奇数フィールドのサブフィールドＳＦ１では奇数行の走査電極ＳＣ（２Ｎ－１）（Ｎは１以上の整数）にのみ強制初期化波形を印加し、他の走査電極ＳＣ（２Ｎ）には後述の選択初期化波形を印加し、偶数フィールドのサブフィールドＳＦ１では偶数行の走査電極ＳＣ（２Ｎ）にのみ強制初期化波形を印加し、他の走査電極ＳＣ（２Ｎ－１）には選択初期化波形を印加する、というように、フィールド毎に強制初期化波形を印加する走査電極ＳＣ１～ＳＣｎを変更してもよい。これは、以下の説明における強制初期化動作を行う全てのサブフィールドについても同様である。
　次に、サブフィールドＳＦ１の書込み期間Ｐｗ１では、データ電極Ｄ１～Ｄｍには電圧０（Ｖ）を印加し、維持電極ＳＵ１～ＳＵｎには電圧Ｖｅを印加し、走査電極ＳＣ１～ＳＣｎには電圧Ｖｃを印加する。
　次に、１行目の走査電極ＳＣ１に負の電圧Ｖａの負極性の走査パルスを印加する。そして、データ電極Ｄ１～Ｄｍのうちの１行目において発光するべき放電セルのデータ電極Ｄｋに正の電圧Ｖｄの正極性の書込みパルスを印加する。
　なお、本実施の形態では、初期化期間Ｐｉａ１が終了してから書込み期間Ｐｗ１の最初の書込みパルスを発生するまでの時間（走査電極ＳＣ１に電圧Ｖｃを印加してから最初の走査パルスを印加するまでの期間）をＴｗ０とし、走査電極ＳＣ１～ＳＣｎのそれぞれに走査パルスを印加する時間（走査パルスの幅のことであり、データ電極Ｄｋに印加する書込みパルスの幅もこれにほぼ等しい）をＴｗ１とする。本実施の形態では、期間Ｔｗ０は、例えば約５０μｓｅｃであり、Ｔｗ１は、例えば約１μｓｅｃである。
　書込みパルスの電圧Ｖｄを印加したデータ電極Ｄｋと走査パルスの電圧Ｖａを印加した走査電極ＳＣ１との交差部にある放電セルでは、データ電極Ｄｋと走査電極ＳＣ１との間に放電が発生し、維持電極ＳＵ１と走査電極ＳＣ１との間にも放電が発生する。こうして、走査パルスの電圧Ｖａと書込みパルスの電圧Ｖｄとが同時に印加された放電セル（発光するべき放電セル）に書込み放電が発生する。
　書込み放電が発生した放電セルでは、走査電極ＳＣ１上に正極性の壁電圧が蓄積され、維持電極ＳＵ１上に負極性の壁電圧が蓄積され、データ電極Ｄｋ上にも負極性の壁電圧が蓄積される。
　なお、書込みパルスを印加しなかった放電セルでは、データ電極Ｄｈ（データ電極Ｄｈはデータ電極Ｄ１～Ｄｍのうちデータ電極Ｄｋを除いたもの）と走査電極ＳＣ１との交差部の電圧は放電開始電圧を超えないので、書込み放電は発生しない。
　次に、２行目の走査電極ＳＣ２に電圧Ｖａの走査パルスを印加するとともに、２行目に発光するべき放電セルに対応するデータ電極Ｄｋに電圧Ｖｄの書込みパルスを印加する。これにより、走査パルスと書込みパルスとが同時に印加された２行目の放電セルでは書込み放電が発生する。書込みパルスが印加されなかった放電セルでは書込み放電は発生しない。こうして、２行目の放電セルにおける書込み動作を行う。
　同様の書込み動作を、走査電極ＳＣ３、走査電極ＳＣ４、・・・、走査電極ＳＣｎという順番で、ｎ行目の放電セルに至るまで順次行い、サブフィールドＳＦ１の書込み期間Ｐｗ１が終了する。このように、書込み期間Ｐｗ１では、発光するべき放電セルに選択的に書込み放電を発生し、その放電セルに維持放電のための壁電荷を形成する。
　なお、本発明は、走査電極ＳＣ１～ＳＣｎに走査パルスを印加する順番が何ら上述した順番に限定されるものではない。走査電極ＳＣ１～ＳＣｎに走査パルスを印加する順番は、画像表示装置における仕様等に応じて任意に設定すればよい。
　サブフィールドＳＦ１の維持期間Ｐｓ１では、データ電極Ｄ１～Ｄｍに電圧０（Ｖ）を印加する。そして、走査電極ＳＣ１～ＳＣｎに正極性の電圧Ｖｓの維持パルスを印加するとともに、維持電極ＳＵ１～ＳＵｎに電圧０（Ｖ）を印加する。
　この維持パルスの印加により、直前の書込み期間Ｐｗ１に書込み放電を発生した放電セルでは、走査電極ＳＣｉと維持電極ＳＵｉとの間に維持放電が発生する。そして、維持放電によって発生した紫外線により、この放電セルの蛍光体層２５が発光する。
　また、この維持放電により、走査電極ＳＣｉ上に負極性の壁電圧が蓄積され、維持電極ＳＵｉ上に正極性の壁電圧が蓄積される。さらに、データ電極Ｄｋ上にも正極性の壁電圧が蓄積される。ただし、直前の書込み期間Ｐｗ１において書込み放電が発生しなかった放電セルでは維持放電は発生せず、初期化期間Ｐｉａ１の終了時における壁電圧が保たれる。
　続いて、走査電極ＳＣ１～ＳＣｎに電圧０（Ｖ）を印加し、維持電極ＳＵ１～ＳＵｎに電圧Ｖｓの維持パルスを印加する。直前に維持放電を発生した放電セルでは再び維持放電が発生し、維持電極ＳＵｉ上に負極性の壁電圧が蓄積され、走査電極ＳＣｉ上に正極性の壁電圧が蓄積される。
　以降同様に、走査電極ＳＣ１～ＳＣｎと維持電極ＳＵ１～ＳＵｎとに、輝度重みに所定の輝度倍数を乗じた数の維持パルスを交互に印加する。こうして、直前の書込み期間Ｐｗ１において書込み放電を発生した放電セルは、輝度重みに応じた回数の維持放電が発生し、輝度重みに応じた輝度で発光する。
　そして、維持期間Ｐｓ１において維持パルスの発生後（維持期間Ｐｓ１において維持動作が終了した後）には、維持電極ＳＵ１～ＳＵｎおよびデータ電極Ｄ１～Ｄｍに電圧０（Ｖ）を印加したまま、走査電極ＳＣ１～ＳＣｎに電圧０（Ｖ）から正極性の電圧Ｖｒまで緩やかに上昇する上り傾斜波形電圧を印加する。
　維持放電を発生した放電セルでは、維持電極ＳＵｉ上に負極性の壁電圧が蓄積され、走査電極ＳＣｉ上に正極性の壁電圧が蓄積されているので、それらの放電セルの放電開始電圧を超える電圧に電圧Ｖｒを設定する。これにより、走査電極ＳＣ１～ＳＣｎにこの上り傾斜波形電圧を印加する間に、維持放電を発生した放電セルの維持電極ＳＵｉと走査電極ＳＣｉとの間に、微弱な放電（消去放電）が持続して発生する。
　これにより、データ電極Ｄｋ上の正極性の壁電圧を残したまま、走査電極ＳＣｉ上の壁電圧および維持電極ＳＵｉ上の壁電圧が弱められる。こうして、放電セル内における不要な壁電荷が消去される。
　上り傾斜波形電圧が電圧Ｖｒに到達したら、走査電極ＳＣ１～ＳＣｎに印加する電圧を電圧０（Ｖ）まで下げる。こうして、維持期間Ｐｓ１の最後に行う消去動作が終了し、サブフィールドＳＦ１の維持期間Ｐｓ１が終了する。
　次に、選択初期化サブフィールドについてサブフィールドＳＦ２を例に挙げて説明する。なお、本実施の形態では、サブフィールドＳＦ３以降の初期化期間Ｐｉｂ３～Ｐｉｂ８においても、サブフィールドＳＦ２の初期化期間Ｐｉｂ２と同様の駆動電圧波形を発生し、各電極に印加して、選択初期化動作を行う。
　サブフィールドＳＦ２の初期化期間Ｐｉｂ２の第３期間Ｐｉ３では、データ電極Ｄ１～Ｄｍに電圧０（Ｖ）を印加し、維持電極ＳＵ１～ＳＵｎにも電圧０（Ｖ）を印加する。
　走査電極ＳＣ１～ＳＣｎには、放電開始電圧未満となる電圧（例えば、電圧０（Ｖ））から負極性の電圧Ｖｉ４まで下降する下り傾斜波形電圧を印加する。この下り傾斜波形電圧は、初期化期間Ｐｉａ１の第２期間Ｐｉ２で発生した下り傾斜波形電圧と同じ勾配で同じ電圧Ｖｉ４まで下降する波形形状を有する。
　この下り傾斜波形電圧を走査電極ＳＣ１～ＳＣｎに印加する間に、直前のサブフィールドＳＦ１の維持期間Ｐｓ１で維持放電を発生した放電セルでは、走査電極ＳＣｉとデータ電極Ｄｋとの間に微弱な初期化放電が発生する。ただし、維持電極ＳＵ１～ＳＵｎに電圧０（Ｖ）が印加されているので、維持電極ＳＵ１～ＳＵｎと走査電極ＳＣ１～ＳＣｎとの間の電圧は放電開始電圧を超えず、維持電極ＳＵ１～ＳＵｎと走査電極ＳＣ１～ＳＣｎとの間に放電は発生しない。
　この初期化放電により、直前の維持放電によってデータ電極Ｄｋ上に蓄積された正極性の壁電圧は、過剰な部分が放電され、書込み動作に適した壁電圧に調整される。
　一方、直前のサブフィールドＳＦ１の維持期間Ｐｓ１に維持放電を発生しなかった放電セルでは、初期化放電は発生せず、サブフィールドＳＦ１の初期化期間Ｐｉａ１終了時における壁電圧が保たれる。
　下り傾斜波形電圧が電圧Ｖｉ４に到達したら、走査電極ＳＣ１～ＳＣｎに印加する電圧を一旦電圧０（Ｖ）にする。こうして、初期化期間Ｐｉｂ２の第３期間Ｐｉ３が終了する。
　サブフィールドＳＦ２の初期化期間Ｐｉｂ２の第４期間Ｐｉ４では、データ電極Ｄ１～Ｄｍには電圧０（Ｖ）を印加し、維持電極ＳＵ１～ＳＵｎには電圧０（Ｖ）より高い正極性の電圧Ｖｅを印加する。
　走査電極ＳＣ１～ＳＣｎには、放電開始電圧未満となる電圧（例えば、電圧０（Ｖ））から負極性の電圧Ｖｉ４まで下降する下り傾斜波形電圧を印加する。この下り傾斜波形電圧は、第３期間Ｐｉ３で発生した下り傾斜波形電圧と同じ波形形状を有する。
　維持電極ＳＵ１～ＳＵｎに電圧Ｖｅが印加されているので、この下り傾斜波形電圧を走査電極ＳＣ１～ＳＣｎに印加する間に、直前のサブフィールドＳＦ１の維持期間Ｐｓ１で維持放電を発生した放電セルでは、走査電極ＳＣｉと維持電極ＳＵｉとの間に微弱な初期化放電が発生する。ただし、走査電極ＳＣｉとデータ電極Ｄｋとの間には第３期間Ｐｉ３ですでに微弱な初期化放電が発生しているので、走査電極ＳＣｉとデータ電極Ｄｋとの間の電圧は放電開始電圧を超えず、走査電極ＳＣｉとデータ電極Ｄｋとの間に放電は発生しない。
　この初期化放電により、走査電極ＳＣｉ上の壁電圧および維持電極ＳＵｉ上の壁電圧が弱められる。
　一方、直前のサブフィールドＳＦ１の維持期間Ｐｓ１に維持放電を発生しなかった放電セルでは、第３期間Ｐｉ３と同様に初期化放電は発生せず、サブフィールドＳＦ１の初期化期間Ｐｉａ１終了時における壁電圧が保たれる。
　下り傾斜波形電圧が電圧Ｖｉ４に到達したら、走査電極ＳＣ１～ＳＣｎに印加する電圧を電圧Ｖｃにする。こうして、初期化期間Ｐｉｂ２の第４期間Ｐｉ４が終了する。
　このように、サブフィールドＳＦ２の初期化期間Ｐｉｂ２では、直前のサブフィールドＳＦ１の書込み期間Ｐｗ１で書込み動作を行った放電セル（すなわち、維持期間Ｐｓ１で維持動作を行った放電セル）に選択的に初期化放電を発生する選択初期化動作を行う。すなわち、直前のサブフィールドＳＦ１の維持期間Ｐｓ１で維持放電を発生した放電セルにおいて、第３期間Ｐｉ３では走査電極ＳＣｉとデータ電極Ｄｋとの間に微弱な初期化放電を発生し、第４期間Ｐｉ４では走査電極ＳＣｉと維持電極ＳＵｉとの間に微弱な初期化放電を発生する。これにより、その放電セル内の壁電圧を、続く書込み期間Ｐｗ２における書込み動作に適した壁電圧に調整する。さらに、書込み放電の発生を補助するプライミング粒子を放電セル内に発生する。
　この初期化期間Ｐｉｂ２に発生する上述の駆動電圧波形が、選択初期化波形（第１の選択初期化波形）である。
　なお、電圧Ｖｉ４および電圧Ｖｅは、パネル１０の特性やプラズマディスプレイ装置１００の仕様等に応じて、上述の動作を満たす電圧値に設定する。
　ここで、本実施の形態において、選択初期化動作を行う初期化期間Ｐｉｂ２を第３期間Ｐｉ３と第４期間Ｐｉ４とに分け、各期間のそれぞれで下り傾斜波形電圧を走査電極ＳＣ１～ＳＣｎに印加し、各期間で１回ずつ、計２回の初期化放電を発生させる理由について説明する。
　放電開始電圧は、放電により発生したプライミング粒子の影響を受けて低下する傾向がある。そのため、傾斜波形電圧によって持続的に放電が発生する放電セルでは、持続する放電によってプライミング粒子が徐々に増加するため、放電開始電圧も徐々に低下していく。選択初期化動作時に、走査電極ＳＣｉとデータ電極Ｄｋの間の放電（第１の放電）と、走査電極ＳＣｉと維持電極ＳＵｉの間の放電（第２の放電）とが同時に発生すると、各放電が個別に発生する場合と比較して、より多くのプライミング粒子が発生する。そのため、第１の放電と第２の放電が同時に発生する構成では、第１の放電と第２の放電が別々に発生する構成と比較して、放電開始電圧が低下しやすく、放電セル内に形成する壁電圧を精度よく制御することが困難である。すなわち、第１の放電と第２の放電が同時に発生する選択初期化動作では、放電セル間に壁電圧のばらつきを生じやすく、そのような壁電圧のばらつきは、以降の書込み放電を不安定にするおそれがある。
　そこで、本実施の形態では、上述したように、選択初期化動作を行う初期化期間Ｐｉｂ２において、まず第３期間Ｐｉ３で走査電極ＳＣｉとデータ電極Ｄｋとの間に初期化放電を発生させ、続く第４期間Ｐｉ４で走査電極ＳＣｉと維持電極ＳＵｉとの間に初期化放電を発生させる。
　これにより、本実施の形態における選択初期化動作では、第１の放電と第２の放電を同時に発生させる選択初期化動作と比較して、壁電圧のばらつきを低減し、以降の書込み放電をより安定に発生することができる。
　なお、強制初期化動作を行うサブフィールドＳＦ１の初期化期間Ｐｉａ１では、第２期間Ｐｉ２において、第１の放電と第２の放電を同時に発生させている。これは、初期化期間Ｐｉａ１の第１期間Ｐｉ１において、パネル１０の画像表示領域内にある全ての放電セルに上り傾斜波形電圧による初期化放電を強制的に発生し、各放電セルの壁電圧をほぼ均一な状態にすることができるためである。そのため、第２期間Ｐｉ２の開始直前において各放電セルの壁電圧はすでにほぼ均一な状態になっており、第２期間Ｐｉ２において第１の放電と第２の放電を同時に発生させても、比較的制度よく壁電圧を放電セル内に形成することができる。
　それに対し、選択初期化動作を行う初期化期間Ｐｉｂ２の直前には維持期間ＰＳ１があり、かつ、画像信号に応じて維持動作が行われる放電セルと維持動作が行われない放電セルとが生じる。そのため、選択初期化動作を行う初期化期間Ｐｉｂ２の直前においては、放電セル間で、壁電圧に相対的に大きなばらつきが生じやすい。
　そのため、本実施の形態では、初期化期間Ｐｉｂ２では下り傾斜波形電圧の発生回数を２回にして初期化動作を行い、初期化期間Ｐｉａ１の第２期間Ｐｉ２では下り傾斜波形電圧の発生回数を１回にして初期化動作を行う構成としている。
　なお、本発明は、強制初期化動作を行う初期化期間Ｐｉａ１の第２期間Ｐｉ２に発生する駆動電圧波形が何ら図３に示した波形形状に限定されるものではない。例えば、１フィールドに発生すべき駆動電圧波形の発生に要する時間に対して１フィールドの時間に余裕があれば、初期化期間Ｐｉａ１の第２期間Ｐｉ２に、選択初期化動作を行う初期化期間Ｐｉｂ２と同様の駆動電圧波形（連続して２回の下り傾斜波形電圧を発生する波形）を発生してもよい。
　サブフィールドＳＦ２の書込み期間Ｐｗ２は、サブフィールドＳＦ１の書込み期間Ｐｗ１と同様に、発光すべき放電セルに書込み放電を発生するための駆動電圧波形を各電極に印加する。続く維持期間Ｐｓ２も、サブフィールドＳＦ１の維持期間Ｐｓ１と同様に、輝度重みに応じた数の維持パルスを走査電極ＳＣ１～ＳＣｎと維持電極ＳＵ１～ＳＵｎとに交互に印加し、維持パルスの発生後に上り傾斜波形電圧を走査電極ＳＣ１～ＳＣｎに印加する。
　サブフィールドＳＦ３以降の各サブフィールドでは、初期化期間Ｐｉｂ３～Ｐｉｂ８および書込み期間Ｐｗ３～Ｐｗ８では、サブフィールドＳＦ２の初期化期間Ｐｉｂ２および書込み期間Ｐｗ２と同様の駆動電圧波形を各電極に印加する。また、維持期間Ｐｓ３～Ｐｓ８では、サブフィールドＳＦ２の維持期間Ｐｓ２と同様に輝度重みに応じた数の維持パルスを走査電極ＳＣ１～ＳＣｎと維持電極ＳＵ１～ＳＵｎとに交互に印加する。
　なお、本実施の形態では、強制初期化動作を行うサブフィールドをサブフィールドＳＦ１とする例を説明したが、本発明は何らこの構成に限定されない。強制初期化動作を行うサブフィールドはサブフィールドＳＦ２以降のサブフィールドであってもよい。
　なお、本実施の形態では、強制初期化動作を１フィールドに１回行う例を説明したが、本発明は何らこの構成に限定されない。強制初期化動作を行う回数は複数フィールドに１回であってもよい。
　次に、タイミング検出サブフィールドＳＦｏ、ｙ座標検出サブフィールドＳＦｙおよびｘ座標検出サブフィールドＳＦｘについて説明する。
　図４は、本発明の実施の形態１におけるタイミング検出サブフィールドＳＦｏ、ｙ座標検出サブフィールドＳＦｙおよびｘ座標検出サブフィールドＳＦｘにおいてパネル１０の各電極に印加する駆動電圧波形の一例を概略的に示す図である。
　図４には、タイミング検出サブフィールドＳＦｏ、ｙ座標検出サブフィールドＳＦｙおよびｘ座標検出サブフィールドＳＦｘにおいて、維持電極ＳＵ１～ＳＵｎ、走査電極ＳＣ１～ＳＣｎ、データ電極Ｄ１～Ｄｍのそれぞれに印加する駆動電圧波形を示す。また、図４には、タイミング検出サブフィールドＳＦｏの直前のサブフィールドＳＦ８の維持期間Ｐｓ８の一部、およびサブフィールドＳＦ１の一部もあわせて示す。
　タイミング検出サブフィールドＳＦｏは、初期化期間Ｐｉｃｏ、書込み期間Ｐｗｏ、およびタイミング検出期間Ｐｏを有する。
　初期化期間Ｐｉｃｏでは強制初期化動作を行う。なお、初期化期間Ｐｉｃｏでは、画像表示サブフィールドのサブフィールドＳＦ１の初期化期間Ｐｉａ１とは異なる駆動電圧波形を各電極に印加する。
　初期化期間Ｐｉｃｏの第５期間Ｐｉ５では、初期化期間Ｐｉａ１の第１期間Ｐｉ１と同様の駆動電圧波形を各電極に印加する。
　すなわち、データ電極Ｄ１～Ｄｍ、維持電極ＳＵ１～ＳＵｎに、それぞれ電圧０（Ｖ）を印加する。走査電極ＳＣ１～ＳＣｎには、電圧０（Ｖ）を印加した後に電圧Ｖｉ１を印加し、電圧Ｖｉ１から電圧Ｖｉ２まで緩やかに上昇する上り傾斜波形電圧を印加する。電圧Ｖｉ１は、維持電極ＳＵ１～ＳＵｎに対して放電開始電圧よりも低い電圧に設定する。電圧Ｖｉ２は、維持電極ＳＵ１～ＳＵｎに対して放電開始電圧を超える電圧に設定するとともに、後述するタイミング検出パルスの電圧Ｖｓｏよりも高い電圧に設定する。これは、確実に初期化放電を発生させるためである。
　この上り傾斜波形電圧は、初期化期間Ｐｉａ１の第１期間Ｐｉ１で発生した上り傾斜波形電圧と同じ勾配で同じ電圧Ｖｉ２まで上昇する波形形状を有する。
　この上り傾斜波形電圧が上昇する間に、各放電セルの走査電極ＳＣ１～ＳＣｎと維持電極ＳＵ１～ＳＵｎとの間、および走査電極ＳＣ１～ＳＣｎとデータ電極Ｄ１～Ｄｍとの間に、それぞれ微弱な初期化放電が持続して発生する。
　そして、走査電極ＳＣ１～ＳＣｎ上に負極性の壁電圧が蓄積され、データ電極Ｄ１～Ｄｍ上および維持電極ＳＵ１～ＳＵｎ上には正極性の壁電圧が蓄積される。さらに、後続の書込み放電の発生を補助するプライミング粒子が放電セル内に発生する。
　走査電極ＳＣ１～ＳＣｎに印加する電圧が電圧Ｖｉ２に到達したら、走査電極ＳＣ１～ＳＣｎの電圧を、電圧Ｖｉ２よりも低い電圧Ｖｉ３まで一旦下げ、その後、電圧０（Ｖ）に下げる。ただし、本発明は何らこの構成に限定されるものではなく、例えば、電圧Ｖｉ２から電圧０（Ｖ）まで急峻に電圧を下げてもよい。
　初期化期間Ｐｉｃｏの第６期間Ｐｉ６では、初期化期間Ｐｉｂ２の第３期間Ｐｉ３と同様の駆動電圧波形を各電極に印加する。
　すなわち、データ電極Ｄ１～Ｄｍに電圧０（Ｖ）を印加し、維持電極ＳＵ１～ＳＵｎにも電圧０（Ｖ）を印加する。走査電極ＳＣ１～ＳＣｎには、放電開始電圧未満となる電圧（例えば、電圧０（Ｖ））から負極性の電圧Ｖｉ４まで下降する下り傾斜波形電圧を印加する。この下り傾斜波形電圧は、初期化期間Ｐｉｂ２の第３期間Ｐｉ３で発生した下り傾斜波形電圧と同じ勾配で同じ電圧Ｖｉ４まで下降する波形形状を有する。
　この下り傾斜波形電圧を走査電極ＳＣ１～ＳＣｎに印加する間に、走査電極ＳＣ１～ＳＣｎとデータ電極Ｄ１～Ｄｍとの間に微弱な初期化放電が発生する。ただし、維持電極ＳＵ１～ＳＵｎに電圧０（Ｖ）が印加されているので、維持電極ＳＵ１～ＳＵｎと走査電極ＳＣ１～ＳＣｎとの間の電圧は放電開始電圧を超えず、維持電極ＳＵ１～ＳＵｎと走査電極ＳＣ１～ＳＣｎとの間に放電は発生しない。
　この初期化放電により、直前の第５期間Ｐｉ５においてデータ電極Ｄ１～Ｄｍ上に蓄積された正極性の壁電圧は、過剰な部分が放電され、後続の書込み動作に適した壁電圧に調整される。
　下り傾斜波形電圧が電圧Ｖｉ４に到達したら、走査電極ＳＣ１～ＳＣｎに印加する電圧を一旦電圧０（Ｖ）にする。こうして、初期化期間Ｐｉｃｏの第６期間Ｐｉ６が終了する。
　初期化期間Ｐｉｃｏの第７期間Ｐｉ７では、初期化期間Ｐｉｂ２の第４期間Ｐｉ４と同様の駆動電圧波形を各電極に印加する。
　すなわち、データ電極Ｄ１～Ｄｍには電圧０（Ｖ）を印加し、維持電極ＳＵ１～ＳＵｎには電圧０（Ｖ）より高い正極性の電圧Ｖｅを印加する。
　走査電極ＳＣ１～ＳＣｎには、放電開始電圧未満となる電圧（例えば、電圧０（Ｖ））から負極性の電圧Ｖｉ４まで下降する下り傾斜波形電圧を印加する。この下り傾斜波形電圧は、初期化期間Ｐｉｂ２の第４期間Ｐｉ４で発生した下り傾斜波形電圧と同じ波形形状を有する。
　維持電極ＳＵ１～ＳＵｎに電圧Ｖｅが印加されているので、この下り傾斜波形電圧を走査電極ＳＣ１～ＳＣｎに印加する間に、走査電極ＳＣ１～ＳＣｎと維持電極ＳＵ１～ＳＵｎとの間に微弱な初期化放電が発生する。ただし、走査電極ＳＣ１～ＳＣｎとデータ電極Ｄ１～Ｄｍとの間には第６期間Ｐｉ６ですでに微弱な初期化放電が発生しているので、走査電極ＳＣ１～ＳＣｎとデータ電極Ｄ１～Ｄｍとの間の電圧は放電開始電圧を超えず、走査電極ＳＣ１～ＳＣｎとデータ電極Ｄ１～Ｄｍとの間に放電は発生しない。
　この初期化放電により、走査電極ＳＣ１～ＳＣｎ上の壁電圧および維持電極ＳＵ１～ＳＵｎ上の壁電圧が弱められる。
　下り傾斜波形電圧が電圧Ｖｉ４に到達したら、走査電極ＳＣ１～ＳＣｎに印加する電圧を電圧Ｖｃにする。こうして、初期化期間Ｐｉｃｏの第７期間Ｐｉ７が終了する。
　このように、タイミング検出サブフィールドＳＦｏの初期化期間Ｐｉｃｏでは、第５期間Ｐｉ５において、サブフィールドＳＦ１の初期化期間Ｐｉａ１の第１期間Ｐｉ１と同様に、上り傾斜波形電圧を走査電極ＳＣ１～ＳＣｎに印加して、パネル１０の画像表示領域における全ての放電セルで強制的に初期化放電を発生する。そして、初期化期間Ｐｉｃｏの第６期間Ｐｉ６および第７期間Ｐｉ７では、選択初期化サブフィールドであるサブフィールドＳＦ２の初期化期間Ｐｉｂ２の第３期間Ｐｉ３および第４期間Ｐｉ４と同様の駆動電圧波形を各電極に印加する。これにより、まず第６期間Ｐｉ６で走査電極ＳＣ１～ＳＣｎとデータ電極Ｄ１～Ｄｍとの間に微弱な初期化放電を発生し、次に第７期間Ｐｉ７で走査電極ＳＣ１～ＳＣｎと維持電極ＳＵ１～ＳＵｎとの間に微弱な初期化放電を発生する。
　以上により、タイミング検出サブフィールドＳＦｏの初期化期間Ｐｉｃｏにおける強制初期化動作が終了する。そして、この初期化期間Ｐｉｃｏに発生する上述の駆動電圧波形が、強制初期化波形（第２の強制初期化波形）である。この初期化期間Ｐｉｃｏでは、パネル１０の画像表示領域における全ての放電セルで強制的に初期化放電を発生する。各放電セル間には、放電の履歴に応じて壁電圧のばらつきが生じるが、この強制初期化動作により、各放電セルの壁電圧をほぼ均一な状態にすることができる。そして、各放電セル内の壁電圧は、続く書込み期間Ｐｗｏにおける書込み動作に適した壁電圧に調整され、さらに、書込み放電の発生を補助するプライミング粒子が放電セル内に発生する。
　タイミング検出サブフィールドＳＦｏの書込み期間Ｐｗｏでは、データ電極Ｄ１～Ｄｍには電圧０（Ｖ）を印加し、維持電極ＳＵ１～ＳＵｎには電圧Ｖｅを印加し、走査電極ＳＣ１～ＳＣｎには電圧Ｖｃを印加する。
　次に、データ電極Ｄ１～Ｄｍに電圧Ｖｄの書込みパルスを印加するとともに走査電極ＳＣ１～ＳＣｎに電圧Ｖａの走査パルスを印加し、各放電セルに書込み放電を発生させる。
　本実施の形態では、走査電極ＳＣ１～ＳＣｎを駆動する回路およびデータ電極Ｄ１～Ｄｍを駆動する回路に流れる電流を抑制するために、図４に示すように、走査電極ＳＣ１から走査電極ＳＣｎまでの各電極の複数本ずつ（あるいは、１本ずつ）に順次走査パルスを印加する。また、走査電極ＳＣ１～ＳＣｎに走査パルスを印加し終えるまで、全てのデータ電極Ｄ１～Ｄｍに書込みパルスを印加する。
　なお、駆動回路の定格値が十分に大きく、一度に大量の電流を流すことが可能であれば、例えば、データ電極Ｄ１～Ｄｍに一斉に電圧Ｖｄの書込みパルスを印加するとともに走査電極ＳＣ１～ＳＣｎに一斉に電圧Ｖａの走査パルスを印加して、パネル１０の画像表示領域内にある全ての放電セルに一斉に書込み放電を発生させてもよい。
　パネル１０の画像表示領域内にある全ての放電セルに書込み放電を発生し終えた後は、データ電極Ｄ１～Ｄｍに電圧０（Ｖ）を印加する。また、走査電極ＳＣ１～ＳＣｎには電圧Ｖｃを印加し、その後、電圧０（Ｖ）を印加する。また、走査電極ＳＣ１～ＳＣｎに電圧０（Ｖ）を印加するのとほぼ同じタイミングで、維持電極ＳＵ１～ＳＵｎへの印加電圧を電圧Ｖｅから電圧０（Ｖ）にする。本実施の形態では、この状態を、時刻ｔｏ０から時間Ｔｏ０の間、維持する。したがって、この期間は、放電セルに最後の書込み放電が発生した後、放電が発生しない状態が維持される。なお、時刻ｔｏ０は、最後の書込み放電を発生させるための走査パルスを走査電極ＳＣｎに印加した時刻である。
　そして、本実施の形態では、時間Ｔｏ０を、後述するタイミング検出放電の時間間隔にもとづいて設定する。すなわち、時間Ｔｏ０を、後述する時間Ｔｏ１、時間Ｔｏ２、時間Ｔｏ３のいずれよりも長い時間に設定する。本実施の形態では、時間Ｔｏ０は、例えば、約５０μｓｅｃである。
　次に、タイミング検出サブフィールドＳＦｏのタイミング検出期間Ｐｏでは、ライトペンにおける位置座標算出時の基準となる複数回の発光（タイミング検出用の発光）をパネル１０に生じさせる。すなわち、あらかじめ定められた所定の時間間隔（本実施の形態では、例えば、時間Ｔｏ１、時間Ｔｏ２、時間Ｔｏ３）で、パネル１０の画像表示領域内の全ての放電セルに、タイミング検出用の発光を生じさせるタイミング検出放電を複数回（本実施の形態では、例えば、４回）発生させる。
　具体的には、時刻ｔｏ０から時間Ｔｏ０が経過した後の時刻ｔｏ１において、維持電極ＳＵ１～ＳＵｎに電圧０（Ｖ）を印加するとともに走査電極ＳＣ１～ＳＣｎに電圧Ｖｓｏのタイミング検出パルスＶ１を印加する。これにより、パネル１０の画像表示領域内にある全ての放電セルに１回目のタイミング検出放電が発生し、パネル１０の画像表示面の全面が発光する（１回目のタイミング検出用の発光）。
　次に、時刻ｔｏ１から時間Ｔｏ１が経過した後の時刻ｔｏ２において、走査電極ＳＣ１～ＳＣｎに電圧０（Ｖ）を印加するとともに維持電極ＳＵ１～ＳＵｎに電圧Ｖｓｏのタイミング検出パルスＶ２を印加する。これにより、パネル１０の画像表示領域内にある全ての放電セルに２回目のタイミング検出放電が発生し、パネル１０の画像表示面の全面が発光する（２回目のタイミング検出用の発光）。
　次に、時刻ｔｏ２から時間Ｔｏ２が経過した後の時刻ｔｏ３において、維持電極ＳＵ１～ＳＵｎに電圧０（Ｖ）を印加するとともに走査電極ＳＣ１～ＳＣｎに電圧Ｖｓｏのタイミング検出パルスＶ３を印加する。これにより、パネル１０の画像表示領域内にある全ての放電セルに３回目のタイミング検出放電が発生し、パネル１０の画像表示面の全面が発光する（３回目のタイミング検出用の発光）。
　次に、時刻ｔｏ３から時間Ｔｏ３が経過した後の時刻ｔｏ４において、走査電極ＳＣ１～ＳＣｎに電圧０（Ｖ）を印加するとともに維持電極ＳＵ１～ＳＵｎに電圧Ｖｓｏのタイミング検出パルスＶ４を印加する。これにより、パネル１０の画像表示領域内にある全ての放電セルに４回目のタイミング検出放電が発生し、パネル１０の画像表示面の全面が発光する（４回目のタイミング検出用の発光）。
　このように、タイミング検出サブフィールドＳＦｏでは、あらかじめ定められた所定の時間間隔（本実施の形態では、例えば、時間Ｔｏ１、時間Ｔｏ２、時間Ｔｏ３）で複数回（本実施の形態では、例えば、４回）のタイミング検出放電を発生し、パネル１０の画像表示面の全面を所定の時間間隔（例えば、時間Ｔｏ１、時間Ｔｏ２、時間Ｔｏ３）で複数回（例えば、４回）発光させる。そして、この発光をライトペンが受光する。
　タイミング検出サブフィールドＳＦｏでは、パネル１０の画像表示面の全面が同じタイミングで一斉に光るので、ライトペンのペン先がパネル１０の画像表示領域内のどこにあったとしても、ライトペンは同じタイミングでこの発光を受光することができる。
　本実施の形態では、例えば、時間Ｔｏ１は約４０μｓｅｃであり、時間Ｔｏ２は約２０μｓｅｃであり、時間Ｔｏ３は約３０μｓｅｃである。しかし、本発明は時間Ｔｏ０～Ｔｏ３の各時間が何ら上述した数値に限定されるものではなく、各時間はプラズマディスプレイシステムの仕様等に応じて適切に設定すればよい。
　そして、詳細は後述するが、ライトペンは、所定の時間間隔（例えば、時間Ｔｏ１、時間Ｔｏ２、時間Ｔｏ３）で発生する複数回（例えば、４回）の発光を検出したら座標基準信号（ライトペンの位置座標（ｘ座標、ｙ座標）を算出する際に基準となる信号）を作成する。
　タイミング検出サブフィールドＳＦｏのタイミング検出期間Ｐｏにおいて、タイミング検出パルスＶ４の発生後（タイミング検出期間Ｐｏの最後）には、サブフィールドＳＦ１の維持期間Ｐｓ１の最後に行う消去動作と同様の消去動作を行う。すなわち、維持電極ＳＵ１～ＳＵｎおよびデータ電極Ｄ１～Ｄｍに電圧０（Ｖ）を印加したまま、走査電極ＳＣ１～ＳＣｎに電圧０（Ｖ）から電圧Ｖｒまで緩やかに上昇する上り傾斜波形電圧を印加する。上り傾斜波形電圧が電圧Ｖｒに到達したら、その後、走査電極ＳＣ１～ＳＣｎに印加する電圧を電圧０（Ｖ）まで下降する。これにより、パネル１０の画像表示領域内にある全ての放電セルに微弱な消去放電が発生する。
　なお、本実施の形態において、電圧Ｖｓｏは電圧Ｖｓに等しい電圧に設定されており、例えば、電圧Ｖｓｏは約２０５（Ｖ）である。しかし、電圧Ｖｓｏは電圧Ｖｓと異なる電圧であってもよい。電圧Ｖｓｏはタイミング検出放電が発生する電圧であればよい。
　続いて、ｙ座標検出サブフィールドＳＦｙとｘ座標検出サブフィールドＳＦｘを発生する。
　ｙ座標検出サブフィールドＳＦｙの初期化期間Ｐｉｂｙでは、サブフィールドＳＦ２の初期化期間Ｐｉｂ２と同様の選択初期化動作を行う。すなわち、初期化期間Ｐｉｂｙを、サブフィールドＳＦ２の初期化期間Ｐｉｂ２と同様に、第３期間Ｐｉ３と第４期間Ｐｉ４とで構成する。そして、先に第３期間Ｐｉ３において走査電極ＳＣ１～ＳＣｎとデータ電極Ｄ１～Ｄｍとの間に初期化放電を発生させ、次に第４期間Ｐｉ４において走査電極ＳＣ１～ＳＣｎと維持電極ＳＵ１～ＳＵｎとの間に初期化放電を発生させる。したがって、初期化期間Ｐｉｂｙでは、サブフィールドＳＦ２の初期化期間Ｐｉｂ２とほぼ同様の駆動電圧波形（第１の選択初期化波形）を発生して各電極に印加する。
　すなわち、初期化期間Ｐｉｂｙの第３期間Ｐｉ３では、初期化期間Ｐｉｂ２の第３期間Ｐｉ３と同様の駆動電圧波形を発生し、各電極に印加する。データ電極Ｄ１～Ｄｍには電圧０（Ｖ）を印加し、維持電極ＳＵ１～ＳＵｎにも電圧０（Ｖ）を印加する。走査電極ＳＣ１～ＳＣｎには、放電開始電圧未満となる電圧（例えば、電圧０（Ｖ））から負極性の電圧Ｖｉ４まで下降する下り傾斜波形電圧を印加する。こうして、走査電極ＳＣ１～ＳＣｎとデータ電極Ｄ１～Ｄｍとの間に初期化放電を発生させる。
　初期化期間Ｐｉｂｙの第４期間Ｐｉ４では、初期化期間Ｐｉｂ２の第４期間Ｐｉ４と同様の駆動電圧波形を発生し、各電極に印加する。データ電極Ｄ１～Ｄｍには電圧０（Ｖ）を印加し、維持電極ＳＵ１～ＳＵｎには電圧０（Ｖ）より高い正極性の電圧Ｖｅを印加する。走査電極ＳＣ１～ＳＣｎには、放電開始電圧未満となる電圧（例えば、電圧０（Ｖ））から負極性の電圧Ｖｉ４まで下降する下り傾斜波形電圧を印加する。こうして、走査電極ＳＣ１～ＳＣｎと維持電極ＳＵ１～ＳＵｎとの間に初期化放電を発生させる。
　初期化期間Ｐｉｂｙの直前にあるタイミング検出サブフィールドＳＦｏのタイミング検出期間Ｐｏでは、パネル１０の画像表示領域内にある全ての放電セルにタイミング検出放電が発生するので、初期化期間Ｐｉｂｙでは、第３期間Ｐｉ３、第４期間Ｐｉ４のいずれにおいても、それら全ての放電セルに微弱な初期化放電が発生する。すなわち、初期化期間Ｐｉｂｙの第３期間Ｐｉ３では走査電極ＳＣ１～ＳＣｎとデータ電極Ｄ１～Ｄｍとの間で初期化放電が発生し、初期化期間Ｐｉｂｙの第４期間Ｐｉ４では走査電極ＳＣ１～ＳＣｎと維持電極ＳＵ１～ＳＵｎとの間で初期化放電が発生する。これにより、走査電極ＳＣ１～ＳＣｎ上の壁電圧および維持電極ＳＵ１～ＳＵｎ上の壁電圧が弱められ、また、直前のタイミング検出放電によってデータ電極Ｄ１～Ｄｍ上に蓄積された正極性の壁電圧の過剰な部分が放電される。
　こうして、パネル１０の画像表示領域内にある全ての放電セルの壁電圧が、続くｙ座標検出期間Ｐｙにおけるｙ座標検出パターン表示動作に適した壁電圧に調整される。さらに、ｙ座標検出期間Ｐｙにおける放電の発生を補助するプライミング粒子が放電セル内に発生する。
　次に、ｙ座標検出サブフィールドＳＦｙのｙ座標検出期間Ｐｙでは、まず、維持電極ＳＵ１～ＳＵｎに電圧Ｖｅを印加し、データ電極Ｄ１～Ｄｍに電圧０（Ｖ）を印加し、走査電極ＳＣ１～ＳＣｎに電圧Ｖｃを印加する。そして、期間Ｔｙ０の間、この状態を維持する。
　本実施の形態において、この期間Ｔｙ０は、図３に示した画像表示サブフィールドであるサブフィールドＳＦ１～ＳＦ８の各書込み期間Ｐｗ１～Ｐｗ８において走査電極ＳＣ１～ＳＣｎに走査パルスを印加するまでの期間Ｔｗ０よりも長い時間であり、例えば、約７００μｓｅｃに設定されている。
　期間Ｔｙ０の後、データ電極Ｄ１～Ｄｍには正極性のｙ座標検出電圧Ｖｄｙを印加し、１行目の走査電極ＳＣ１には電圧Ｖａｙの負極性のｙ座標検出パルスを印加する。ｙ座標検出電圧Ｖｄｙは電圧０（Ｖ）よりも高い電圧であり、ｙ座標検出パルスの電圧Ｖａｙは電圧Ｖｃよりも低い負極性の電圧である。なお、図４では、ｙ座標検出パルスのパルス幅をＴｙ１として示している。
　ｙ座標検出電圧Ｖｄｙを印加したデータ電極Ｄ１～Ｄｍと、電圧Ｖａｙのｙ座標検出パルスを印加した走査電極ＳＣ１との交差部にある１行目の放電セルでは、データ電極Ｄ１～Ｄｍと走査電極ＳＣ１との交差部の電圧差が放電開始電圧を超え、データ電極Ｄ１～Ｄｍと走査電極ＳＣ１との間、および維持電極ＳＵ１と走査電極ＳＣ１との間に放電が発生する。
　このようにして、１行目を構成する全ての放電セルに放電が発生し、それらの放電セルが一斉に発光する。例えば、パネル１０の画像表示領域がｍ×ｎ個の放電セルで構成され、ｍ＝１９２０×３＝５７６０であり、ｎ＝１０８０（すなわち、画像表示領域における画素数が１９２０×１０８０）であれば、１行目を構成する５７６０個の放電セル（１９２０個の画素）が一斉に発光する。そして、この発光は、ｙ座標検出のための発光となる。
　以下、１つの行を構成する放電セルの集合体を「放電セル行」と記し、１つの行を構成する画素の集合体を「画素行」と記す。本実施の形態では、放電セル行と画素行とは実質的に同じものであり、上述の動作では、１行目の画素行（１行目の放電セル行）が一斉に発光する。
　この放電が発生した放電セルでは、走査電極ＳＣ１上に正極性の壁電圧が蓄積され、維持電極ＳＵ１上に負極性の壁電圧が蓄積され、データ電極Ｄ１～Ｄｍ上にも負極性の壁電圧が蓄積される。
　次に、データ電極Ｄ１～Ｄｍにｙ座標検出電圧Ｖｄｙを印加したまま、２行目の走査電極ＳＣ２に電圧Ｖａｙのｙ座標検出パルスを印加する。これにより、データ電極Ｄ１～Ｄｍと走査電極ＳＣ２との間、および維持電極ＳＵ２と走査電極ＳＣ２との間に放電が発生し、２行目の画素行（２行目の放電セル行）にｙ座標検出のための発光が生じる。
　同様の動作を、データ電極Ｄ１～Ｄｍにｙ座標検出電圧Ｖｄｙを印加したまま、走査電極ＳＣ３、走査電極ＳＣ４、・・・、走査電極ＳＣｎという順番で、ｎ行目の放電セルに至るまで順次行い、３行目からｎ行目（例えば、１０８０行目）までの各画素行（放電セル行）にｙ座標検出のための発光を順次発生させる。
　このように、ｙ座標検出サブフィールドＳＦｙのｙ座標検出期間Ｐｙでは、まず、期間Ｔｙ０の間、ｙ座標検出パルスの電圧Ｖａｙよりも高い電圧Ｖｃを走査電極ＳＣ１～ＳＣｎに印加するとともに、ｙ座標検出電圧Ｖｄｙよりも低い電圧０（Ｖ）をデータ電極Ｄ１～Ｄｍに印加する。そして、期間Ｔｙ０の後、データ電極Ｄ１～Ｄｍに正極性のｙ座標検出電圧Ｖｄｙを印加したまま、走査電極ＳＣ１～ＳＣｎのそれぞれに負極性のｙ座標検出パルスを順次印加する。こうして、１行目からｎ行目までの各画素行（放電セル行）にｙ座標検出のための発光を順次発生させる。
　これにより、ｙ座標検出サブフィールドＳＦｙのｙ座標検出期間Ｐｙでは、発光する１本の横線（すなわち、発光する１つの画素行）が、パネル１０の画像表示領域の上端部（１行目の画素行）から下端部（ｎ行目の画素行）まで１行ずつ順次移動するパターン（ｙ座標検出パターン）が表示される。すなわち、このｙ座標検出パターンとは、画像表示領域の１行目からｎ行目までの各画素行が、１行毎に順次発光するパターンである。
　そして、この画素行の発光をライトペンが受光する。
　パネル１０にｙ座標検出パターンを表示すると、画像表示領域の１行目からｎ行目までの各画素行が、１行毎に順次発光するので、ライトペンのペン先がパネル１０の画像表示領域内のどこにあるかによって、ライトペンがこの発光を受光するタイミングは変化する。詳細は後述するが、ライトペンでこの発光がいつ受光されたのか、その受光タイミングを検出することで、画像表示領域におけるライトペンの位置（ｘ座標、ｙ座標）のｙ座標が検出される。
　なお、ｙ座標検出パターンがパネル１０に表示される期間は非常に短い。そのため、ｙ座標検出パターンが使用者に認識される可能性は低く、たとえ使用者に認識されたとしても、それはごく僅かな輝度の変化に過ぎない。
　本実施の形態では、走査電極ＳＣ１～ＳＣｎのそれぞれにｙ座標検出パルスを印加する時間をＴｙ１とする。このＴｙ１は、例えば、約１μｓｅｃである。したがって、例えば、ｎ＝１０８０であり、初期化期間Ｐｉｂｙが終了してから最初のｙ座標検出パルスが発生するまでの期間Ｔｙ０が約７００μｓｅｃであれば、ｙ座標検出期間Ｐｙの時間は、Ｔｙ０＋Ｔｙ１×１０８０＝約１７８０μｓｅｃとなる。
　次に、ｘ座標検出サブフィールドＳＦｘの初期化期間Ｐｉｃｘでは、タイミング検出サブフィールドＳＦｏの初期化期間Ｐｉｃｏと同様の強制初期化動作を行う。すなわち、初期化期間Ｐｉｃｘを、初期化期間Ｐｉｃｏと同様に、第５期間Ｐｉ５と第６期間Ｐｉ６と第７期間Ｐｉ７の３つの期間で構成する。したがって、初期化期間Ｐｉｃｘでは、タイミング検出サブフィールドＳＦｏの初期化期間Ｐｉｃｏとほぼ同様の駆動電圧波形（第２の強制初期化波形）を発生して各電極に印加する。
　初期化期間Ｐｉｃｘの第５期間Ｐｉ５では、初期化期間Ｐｉｃｏの第５期間Ｐｉ５と同様に、データ電極Ｄ１～Ｄｍ、維持電極ＳＵ１～ＳＵｎにはそれぞれ電圧０（Ｖ）を印加する。走査電極ＳＣ１～ＳＣｎには、電圧０（Ｖ）を印加した後に電圧Ｖｉ１を印加し、続いて電圧Ｖｉ１から電圧Ｖｉ２まで緩やかに上昇する上り傾斜波形電圧を印加する。
　初期化期間Ｐｉｃｘの第６期間Ｐｉ６では、初期化期間Ｐｉｃｏの第６期間Ｐｉ６と同様に、データ電極Ｄ１～Ｄｍに電圧０（Ｖ）を印加し、維持電極ＳＵ１～ＳＵｎにも電圧０（Ｖ）を印加する。走査電極ＳＣ１～ＳＣｎには、放電開始電圧未満となる電圧（例えば、電圧０（Ｖ））から負極性の電圧Ｖｉ４まで下降する下り傾斜波形電圧を印加する。
　初期化期間Ｐｉｃｘの第７期間Ｐｉ７では、初期化期間Ｐｉｃｏの第７期間Ｐｉ７と同様に、データ電極Ｄ１～Ｄｍには電圧０（Ｖ）を印加し、維持電極ＳＵ１～ＳＵｎには電圧０（Ｖ）より高い正極性の電圧Ｖｅを印加する。走査電極ＳＣ１～ＳＣｎには、放電開始電圧未満となる電圧（例えば、電圧０（Ｖ））から負極性の電圧Ｖｉ４まで下降する下り傾斜波形電圧を印加する。
　ｘ座標検出サブフィールドＳＦｘの初期化期間Ｐｉｃｘでは、第５期間Ｐｉ５、第６期間Ｐｉ６、第７期間Ｐｉ７のいずれにおいても、パネル１０の画像表示領域内にある全ての放電セルに初期化放電が発生する。すなわち、初期化期間Ｐｉｃｘの第５期間Ｐｉ５では、初期化期間Ｐｉｃｏの第５期間Ｐｉ５と同様に、各放電セルの走査電極ＳＣ１～ＳＣｎと維持電極ＳＵ１～ＳＵｎとの間、および走査電極ＳＣ１～ＳＣｎとデータ電極Ｄ１～Ｄｍとの間に、それぞれ微弱な初期化放電が発生する。初期化期間Ｐｉｃｘの第６期間Ｐｉ６では、直前の第５期間Ｐｉ５においてパネル１０の画像表示領域内にある全ての放電セルに初期化放電が発生するので、走査電極ＳＣ１～ＳＣｎとデータ電極Ｄ１～Ｄｍとの間で初期化放電が発生する。同様の理由で、初期化期間Ｐｉｃｘの第７期間Ｐｉ７では、走査電極ＳＣ１～ＳＣｎと維持電極ＳＵ１～ＳＵｎとの間で初期化放電が発生する。これにより、走査電極ＳＣ１～ＳＣｎ上の壁電圧および維持電極ＳＵ１～ＳＵｎ上の壁電圧が弱められ、また、データ電極Ｄ１～Ｄｍ上に蓄積された正極性の壁電圧の過剰な部分が放電される。
　こうして、パネル１０の画像表示領域内にある全ての放電セルにおいて、壁電圧が、続くｘ座標検出期間Ｐｘにおけるｘ座標検出パターン表示動作に適した壁電圧に調整される。さらに、ｘ座標検出期間Ｐｘにおける放電の発生を補助するプライミング粒子が放電セル内に発生する。
　次に、ｘ座標検出サブフィールドＳＦｘのｘ座標検出期間Ｐｘでは、データ電極Ｄ１～Ｄｍには電圧０（Ｖ）を印加し、維持電極ＳＵ１～ＳＵｎには電圧Ｖｅを印加し、走査電極ＳＣ１～ＳＣｎには電圧Ｖｃを印加する。そして、期間Ｔｘ０の間、この状態を維持する。
　本実施の形態において、期間Ｔｘ０は、図３に示した画像表示サブフィールドであるサブフィールドＳＦ１～ＳＦ８の各書込み期間Ｐｗ１～Ｐｗ８において走査電極ＳＣ１～ＳＣｎに走査パルスを印加するまでの期間Ｔｗ０よりも長い時間に設定する。期間Ｔｘ０は、２００μｓｅｃ以上１ｍｓｅｃ以下の間で設定することが望ましく、本実施の形態では、例えば、約７００μｓｅｃに設定されている。
　期間Ｔｘ０の後、走査電極ＳＣ１～ＳＣｎには負極性のｘ座標検出電圧Ｖａｘを印加し、１～３列目のデータ電極Ｄ１～Ｄ３には電圧Ｖｄｘの正極性のｘ座標検出パルスを印加する。ｘ座標検出パルスの電圧Ｖｄｘは電圧０（Ｖ）よりも高い電圧であり、ｘ座標検出電圧Ｖａｘは電圧Ｖｃよりも低い負極性の電圧である。なお、図４では、ｘ座標検出パルスのパルス幅をＴｘ１として示している。
　なお、データ電極Ｄ１～Ｄ３は、１つの画素を構成する赤の放電セル、緑の放電セル、青の放電セルに対応しており、この画素は、例えば画像表示領域の左端に配置された画素である。
　電圧Ｖｄｘのｘ座標検出パルスを印加したデータ電極Ｄ１～Ｄ３と、ｘ座標検出電圧Ｖａｘを印加した走査電極ＳＣ１～ＳＣｎとの交差部にある放電セルでは、データ電極Ｄ１～Ｄ３と走査電極ＳＣ１～ＳＣｎとの交差部の電圧差が放電開始電圧を超え、データ電極Ｄ１～Ｄ３と走査電極ＳＣ１～ＳＣｎとの間、および維持電極ＳＵ１～ＳＵｎと走査電極ＳＣ１～ＳＣｎとの間に放電が発生する。
　このようにして、１列目を構成する全ての画素に放電が発生し、それらの画素が一斉に発光する。例えば、パネル１０の画像表示領域がｍ×ｎ個の放電セルで構成され、ｍ＝１９２０×３＝５７６０であり、ｎ＝１０８０（すなわち、画像表示領域における画素数が１９２０×１０８０）であれば、１列目を構成する１０８０個の画素（３列×１０８０個の放電セル）が一斉に発光する。そして、この発光は、ｘ座標検出のための発光となる。
　以下、１つの列を構成する放電セルの集合体を「放電セル列」と記す。また、互いに隣接する３列の放電セル列で構成される放電セルの集合体（画素の列）を「画素列」と記す。上述の動作では、１列目の画素列（すなわち、１列目、２列目および３列目の放電セル列）が一斉に発光する。
　この放電が発生した放電セルでは、走査電極ＳＣ１～ＳＣｎ上に正極性の壁電圧が蓄積され、維持電極ＳＵ１～ＳＵｎ上に負極性の壁電圧が蓄積され、データ電極Ｄ１～Ｄ３上にも負極性の壁電圧が蓄積される。
　次に、走査電極ＳＣ１～ＳＣｎにｘ座標検出電圧Ｖａｘを印加したまま、４列目～６列目のデータ電極Ｄ４～Ｄ６に電圧Ｖｄｘのｘ座標検出パルスを印加する。これにより、データ電極Ｄ４～Ｄ６と走査電極ＳＣ１～ＳＣｎとの間、および維持電極ＳＵ１～ＳＵｎと走査電極ＳＣ１～ＳＣｎとの間に放電が発生し、２列目の画素列（４列目、５列目および６列目の放電セル列）にｘ座標検出のための発光が生じる。
　これと同様の動作を、走査電極ＳＣ１～ＳＣｎにｘ座標検出電圧Ｖａｘを印加したまま、データ電極Ｄ７～Ｄ９、データ電極Ｄ１０～Ｄ１２、・・・、データ電極Ｄｍ－２～Ｄｍという順番で、互いに隣接する３本のデータ電極２２毎に、ｍ列目の放電セルに至るまで順次行い、３列目から最終列目（例えば、１９２０列目）までの各画素列にｘ座標検出のための発光を順次発生させる。
　このように、ｘ座標検出サブフィールドＳＦｘのｘ座標検出期間Ｐｘでは、まず、期間Ｔｘ０の間、ｘ座標検出電圧Ｖａｘよりも高い電圧Ｖｃを走査電極ＳＣ１～ＳＣｎに印加するとともに、ｘ座標検出パルスの電圧Ｖｄｘよりも低い電圧０（Ｖ）をデータ電極Ｄ１～Ｄｍに印加する。そして、期間Ｔｘ０の後、走査電極ＳＣ１～ＳＣｎに負極性のｘ座標検出電圧Ｖａｘを印加したまま、電圧Ｖｄｘの正極性のｘ座標検出パルスをデータ電極Ｄ１～Ｄｍの互いに隣接する３本毎に順次印加する。こうして、１列目から最終列目までの各画素列にｘ座標検出のための発光を順次発生させる。
　これにより、ｘ座標検出サブフィールドＳＦｘのｘ座標検出期間Ｐｘでは、発光する１本の縦線（すなわち、発光する１つの画素列）が、パネル１０の画像表示領域の左端部（１列目の画素列）から右端部（ｍ／３列目の画素列）まで１列ずつ順次移動するパターン（ｘ座標検出パターン）が表示される。すなわち、このｘ座標検出パターンとは、画像表示領域の１列目から最終列目までの各画素列が、１列毎に順次発光するパターンである。言い換えると、このｘ座標検出パターンとは、互いに隣接する３つの放電セル列が、画像表示領域の左端部（１列目）から右端部（ｍ列目）まで、３列ずつ順次発光するパターンである。
　そして、この画素列の発光をライトペンが受光する。
　パネル１０にｘ座標検出パターンを表示すると、画像表示領域の１列目から最終列目までの各画素列が、１列毎に順次発光するので、ライトペンのペン先がパネル１０の画像表示領域内のどこにあるかによって、ライトペンがこの発光を受光するタイミングは変化する。詳細は後述するが、ライトペンでこの発光がいつ受光されたのか、その受光タイミングを検出することで、画像表示領域におけるライトペンの位置（ｘ座標、ｙ座標）のｘ座標が検出される。
　なお、ｘ座標検出パターンがパネル１０に表示される期間は非常に短い。そのため、ｘ座標検出パターンが使用者に認識される可能性は低く、たとえ使用者に認識されたとしても、それはごく僅かな輝度の変化に過ぎない。
　本実施の形態では、データ電極Ｄ１～Ｄｍのそれぞれにｘ座標検出パルスを印加する時間をＴｘ１とする。このＴｘ１は、例えば、約１μｓｅｃである。したがって、例えば、ｍ＝１９２０×３であり、初期化期間Ｐｉｃｘが終了してから最初のｘ座標検出パルスが発生するまでの期間Ｔｘ０が約７００μｓｅｃであれば、ｘ座標検出期間Ｐｘの時間は、Ｔｘ０＋Ｔｘ１×１９２０＝約２６２０μｓｅｃとなる。
　以上が、タイミング検出サブフィールドＳＦｏ、ｙ座標検出サブフィールドＳＦｙおよびｘ座標検出サブフィールドＳＦｘの駆動電圧波形の概要である。
　なお、本実施の形態において各電極に印加する電圧値は、例えば、電圧Ｖｉ１＝１５０（Ｖ）、電圧Ｖｉ２＝３５０（Ｖ）、電圧Ｖｉ３＝２００（Ｖ）、電圧Ｖｉ４＝－１７５（Ｖ）、電圧Ｖａ＝電圧Ｖａｙ＝電圧Ｖａｘ＝－２００（Ｖ）、電圧Ｖｃ＝－５０（Ｖ）、電圧Ｖｓ＝電圧Ｖｓｏ＝２０５（Ｖ）、電圧Ｖｒ＝２０５（Ｖ）、電圧Ｖｅ＝１５５（Ｖ）、電圧Ｖｄ＝電圧Ｖｄｙ＝電圧Ｖｄｘ＝５５（Ｖ）である。
　なお、本実施の形態において、電圧Ｖａ、電圧Ｖａｙ、および電圧Ｖａｘは互いに等しい電圧に設定され、電圧Ｖｄ、電圧Ｖｄｙ、および電圧Ｖｄｘは互いに等しい電圧に設定されているが、これらの電圧は互いに異なる電圧であってもよい。
　なお、本実施の形態では、タイミング検出サブフィールドＳＦｏの初期化期間Ｐｉｃｏにおける強制初期化動作を安定に発生させるために、初期化期間Ｐｉｃｏに発生する上り傾斜波形電圧の電圧Ｖｉ２を、タイミング検出パルスの電圧Ｖｓｏよりも高い電圧に設定している。
　なお、本実施の形態では、サブフィールドＳＦ１の初期化期間Ｐｉａ１で発生する上り傾斜波形電圧の電圧Ｖｉ２と、タイミング検出サブフィールドＳＦｏの初期化期間Ｐｉｃｏで発生する上り傾斜波形電圧の電圧Ｖｉ２と、ｘ座標検出サブフィールドＳＦｘの初期化期間Ｐｉｃｘで発生する上り傾斜波形電圧の電圧Ｖｉ２とを互いに等しい電圧としているが、各電圧Ｖｉ２は互いに異なる電圧に設定されていてもよい。
　また、サブフィールドＳＦ１の初期化期間Ｐｉａ１、タイミング検出サブフィールドＳＦｏの初期化期間Ｐｉｃｏ、およびｘ座標検出サブフィールドＳＦｘの初期化期間Ｐｉｃｘに発生する上り傾斜波形電圧の勾配は約１．５（Ｖ／μｓｅｃ）である。また、画像表示サブフィールド（サブフィールドＳＦ１～ＳＦ８）の各初期化期間Ｐｉａ１、Ｐｉｂ２～Ｐｉｂ８、タイミング検出サブフィールドＳＦｏの初期化期間Ｐｉｃｏ、ｙ座標検出サブフィールドＳＦｙの初期化期間Ｐｉｂｙ、およびｘ座標検出サブフィールドＳＦｘの初期化期間Ｐｉｃｘに発生する下り傾斜波形電圧の勾配は約－２．５（Ｖ／μｓｅｃ）である。また、画像表示サブフィールド（サブフィールドＳＦ１～ＳＦ８）の各維持期間Ｐｓ１～Ｐｓ８の最後およびタイミング検出サブフィールドＳＦｏの維持期間Ｐｏの最後に発生する上り傾斜波形電圧の勾配は約１０（Ｖ／μｓｅｃ）である。
　なお、本実施の形態において、上述した電圧値や勾配等の具体的な数値は単なる一例に過ぎず、本発明は、各電圧値や勾配等が上述した数値に限定されるものではない。各電圧値や勾配等は、パネルの放電特性やプラズマディスプレイ装置の仕様等にもとづき最適に設定することが望ましい。
　次に、本実施の形態において、１フィールドにタイミング検出サブフィールドＳＦｏを設け、図４に示した波形形状でタイミング検出サブフィールドＳＦｏの各駆動電圧波形を発生する理由について説明する。
　本実施の形態では、プラズマディスプレイ装置とライトペンとの間で無線通信を行う。そのため、プラズマディスプレイ装置からライトペンへ座標基準信号を無線送信すると、無線送信に際して発生する信号の時間遅れにより、ライトペンが、ｙ座標検出パターンおよびｘ座標検出パターンの発生タイミングを正確に把握することが困難である。この座標基準信号は、ｙ座標検出期間Ｐｙに発生するｙ座標検出パターンおよびｘ座標検出期間Ｐｘに発生するｘ座標検出パターンの発生タイミングを示す信号であり、ライトペンの位置座標（ｘ座標、ｙ座標）を算出する際に基準となるタイミング（時刻）を表す信号である。
　本実施の形態では、ライトペン自らが座標基準信号を発生できるようにするために、１フィールドにタイミング検出サブフィールドＳＦｏを設ける。ライトペンは、タイミング検出サブフィールドＳＦｏにおいて、タイミング検出放電によってパネル１０に特定の時間間隔で発生する発光を検知し、座標基準信号を発生する。そして、この座標基準信号にもとづき、ライトペンは、ライトペンの位置座標を自ら算出する。
　本実施の形態では、ライトペンにおける座標基準信号の発生精度を高めるために、図４に示した波形形状で、タイミング検出サブフィールドＳＦｏの各駆動電圧波形を発生する。
　すなわち、タイミング検出サブフィールドＳＦｏの書込み期間Ｐｗｏにおいて、時刻ｔｏ０から時間Ｔｏ０の期間は、放電セルに最後の書込み放電が発生した後は放電が発生しない状態を維持する。タイミング検出期間Ｐｏでは、あらかじめ定められた所定の時間間隔（例えば、時間Ｔｏ１、時間Ｔｏ２、時間Ｔｏ３）で、走査電極ＳＣ１～ＳＣｎと維持電極ＳＵ１～ＳＵｎとに交互にタイミング検出パルスを印加し、あらかじめ定められた所定の時間間隔（例えば、時間Ｔｏ０、時間Ｔｏ１、時間Ｔｏ２、時間Ｔｏ３）で、タイミング検出放電を複数回（例えば、４回）発生させてパネル１０の画像表示面を複数回（例えば、４回）発光させる。そして、時間Ｔｏ０を、時間Ｔｏ１よりも長い時間に設定する。望ましくは、時間Ｔｏ０を、時間Ｔｏ１、時間Ｔｏ２、時間Ｔｏ３のいずれの時間よりも長い時間に設定する。これは、以下のような理由による。
　ライトペンが有する受光素子は、ｙ座標検出パターンで生じる発光およびｘ座標検出パターンで生じる発光を検出する性能を有する。そして、それらの発光は、書込み放電によって発生する発光と同程度の発光強度である。したがって、受光素子は、書込み放電によって発生する発光も検出する。そのため、時間Ｔｏ０の設定値によっては、ライトペンが、タイミング検出サブフィールドＳＦｏの書込み期間Ｐｗｏにおいて書込み放電によって発生する発光を、タイミング検出放電による発光と誤認識する可能性がある。
　しかし、時間Ｔｏ０が、時間Ｔｏ１よりも長い時間に設定されていれば、ライトペンが画像表示領域内のどの位置にあっても、ライトペンが書込み放電による発光を検出した時刻から時刻ｔｏ１までの間隔は時間Ｔｏ１よりも長くなる。これにより、ライトペンが、タイミング検出サブフィールドＳＦｏの書込み期間Ｐｗｏにおいて発生する書込み放電による発光を、タイミング検出放電による発光と誤認識することを防止することができる。そして、時間Ｔｏ０が、時間Ｔｏ１、時間Ｔｏ２、時間Ｔｏ３のいずれの時間よりも長い時間に設定されていれば、より高精度に、その誤認識を防止することができ、画像表示領域内におけるライトペンの位置（位置座標）をより正確に検出することが可能となる。
　さらに、本実施の形態では、タイミング検出サブフィールドＳＦｏの初期化期間Ｐｉｃｏを、第５期間Ｐｉ５、第６期間Ｐｉ６および第７期間Ｐｉ７の３つに区切り、図４に示した駆動電圧波形を各電極に印加して強制初期化動作を行う。すなわち、第５期間Ｐｉ５では、上り傾斜波形電圧を走査電極ＳＣ１～ＳＣｎに印加して、パネル１０の画像表示領域における全ての放電セルで強制的に初期化放電を発生する。第６期間Ｐｉ６では、下り傾斜波形電圧を走査電極ＳＣ１～ＳＣｎに印加して、走査電極ＳＣ１～ＳＣｎとデータ電極Ｄ１～Ｄｍとの間に微弱な初期化放電を発生する。第７期間Ｐｉ７では、維持電極ＳＵ１～ＳＵｎに電圧Ｖｅを印加するとともに下り傾斜波形電圧を走査電極ＳＣ１～ＳＣｎに印加して、走査電極ＳＣ１～ＳＣｎと維持電極ＳＵ１～ＳＵｎとの間に微弱な初期化放電を発生する。
　上述の強制初期化動作をタイミング検出サブフィールドＳＦｏの初期化期間Ｐｉｃｏで行うことで、初期化期間Ｐｉｃｏでは、図３に示した駆動電圧波形で強制初期化動作を行うサブフィールドＳＦ１の初期化期間Ｐｉａ１よりもさらに高い精度で各放電セル間の壁電圧のばらつきを低減し、各放電セルの壁電圧をより均一な状態にすることができる。
　これにより、タイミング検出サブフィールドＳＦｏでは、初期化動作以降の各放電の発生タイミングにばらつきが発生するのを防止することができる。したがって、ライトペンでは、ばらつきが低減された精度の高い座標基準信号を発生することが可能になる。
　なお、ｘ座標検出サブフィールドＳＦｘの直前にパネル１０に表示するｙ座標検出パターンは、発光する１本の横線が、パネル１０の画像表示領域の上端部から下端部まで順次移動する動画像である。そのため、発光が終了してからｘ座標検出サブフィールドＳＦｘが開始するまでの時間には、放電セルの配置位置に応じた差が生じる。壁電圧は、時間の経過によって変化するので、ｘ座標検出サブフィールドＳＦｘの直前においては、放電セル間に壁電圧のばらつきが生じるおそれがある。
　しかし、本実施の形態では、ｘ座標検出サブフィールドＳＦｘの初期化期間Ｐｉｃｘにおいて、タイミング検出サブフィールドＳＦｏの初期化期間Ｐｉｃｏと同様の強制初期化動作を行う。これにより、各放電セル間の壁電圧のばらつきを低減し、各放電セルの壁電圧をより均一な状態にできるので、放電発生時のタイミングのばらつきを低減した精度の高いｘ座標検出パターンをパネル１０に表示することが可能となる。したがって、ライトペンでは、位置座標のｘ座標をより高精度に算出することが可能となる。
　なお、ｙ座標検出サブフィールドＳＦｙの直前はタイミング検出期間Ｐｏであり、タイミング検出期間Ｐｏでは全ての放電セルに一斉にタイミング放電が発生するので、ｙ座標検出サブフィールドＳＦｙの直前の各放電セルにおける壁電圧のばらつきは相対的に少ない。したがって、ｙ座標検出サブフィールドＳＦｙの初期化期間Ｐｉｂｙにおける初期化動作は選択初期化動作であっても問題ない。
　以上のように、タイミング検出期間Ｐｏでのタイミング検出放電、ｙ座標検出パターンをパネル１０に表示するための放電、ｘ座標検出パターンをパネル１０に表示するための放電は、ライトペンにおける位置座標算出の精度を高めるために、画像表示サブフィールドと比較して、より高精度に放電の発生タイミングが制御されることが望ましい。
　そして、本実施の形態における画像表示装置では、上述した動作により、パネル１０に画像信号に応じた画像を表示しつつ、画像表示領域内におけるライトペンの位置（位置座標）を検出するための放電を安定に発生し、ライトペンの位置座標を高精度に算出することができる。
　次に、本実施の形態における画像表示システムの構成について説明する。なお、以下では、画像表示装置としてプラズマディスプレイ装置を用いたプラズマディスプレイシステムを本実施の形態における画像表示システムの一例として挙げ、その構成について説明する。
　図５は、本発明の実施の形態１におけるプラズマディスプレイ装置１００を構成する回路ブロックおよびプラズマディスプレイシステム３０の一例を概略的に示す図である。
　本実施の形態に示すプラズマディスプレイシステム３０は、プラズマディスプレイ装置１００とライトペン５０とを構成要素に含む。
　プラズマディスプレイ装置１００は、パネル１０と、１フィールドに複数のサブフィールドを備えてパネル１０を駆動する駆動回路を備えている。駆動回路は、画像信号処理回路３１、データ電極駆動回路３２、走査電極駆動回路３３、維持電極駆動回路３４、タイミング発生回路３５、描画回路４４、受信回路４６、および各回路ブロックに必要な電源を供給する電源回路（図示せず）を備えている。
　画像信号処理回路３１には、画像信号、描画回路４４から出力される描画信号、およびタイミング発生回路３５から供給されるタイミング信号が入力される。画像信号処理回路３１は、画像信号と描画信号とを合成した画像をパネル１０に表示するために、画像信号と描画信号とを合成し、その合成後の信号にもとづき各放電セルに赤、緑、青の各階調値（１フィールドで表現される階調値）を設定する。そして、画像信号処理回路３１は、各放電セルに設定した赤、緑、青の階調値を、サブフィールド毎の点灯・非点灯を示す画像データ（発光・非発光をデジタル信号の「１」、「０」に対応させたデータのこと）に変換し、その画像データ（赤の画像データ、緑の画像データ、および青の画像データ）を出力する。
　タイミング発生回路３５は、水平同期信号および垂直同期信号にもとづき、各回路ブロックの動作を制御する各種のタイミング信号を発生する。そして、発生したタイミング信号をそれぞれの回路ブロック（データ電極駆動回路３２、走査電極駆動回路３３、維持電極駆動回路３４、および画像信号処理回路３１等）へ供給する。
　データ電極駆動回路３２は、画像信号処理回路３１から出力される画像データとタイミング発生回路３５から供給されるタイミング信号とにもとづき、各データ電極Ｄ１～Ｄｍに対応する電圧Ｖｄの書込みパルス、ｙ座標検出電圧Ｖｄｙ、および電圧Ｖｄｘのｘ座標検出パルスを発生する。そして、データ電極駆動回路３２は、画像表示サブフィールドであるサブフィールドＳＦ１～ＳＦ８の各書込み期間Ｐｗ１～Ｐｗ８およびタイミング検出サブフィールドＳＦｏの書込み期間Ｐｗｏにおいては電圧Ｖｄの書込みパルスを、ｙ座標検出サブフィールドＳＦｙのｙ座標検出期間Ｐｙにおいてはｙ座標検出電圧Ｖｄｙを、ｘ座標検出サブフィールドＳＦｘの初期化期間Ｐｉｃｘにおいては電圧Ｖｄを、ｘ座標検出サブフィールドＳＦｘのｘ座標検出期間Ｐｘにおいては電圧Ｖｄｘのｘ座標検出パルスを、各データ電極Ｄ１～Ｄｍに印加する。
　維持電極駆動回路３４は、維持パルス発生回路、電圧Ｖｅを発生する回路（図５には示さず）を備え、タイミング発生回路３５から供給されるタイミング信号にもとづいて各駆動電圧波形を作成し、維持電極ＳＵ１～ＳＵｎのそれぞれに印加する。画像表示サブフィールドであるサブフィールドＳＦ１～ＳＦ８の各維持期間Ｐｓ１～Ｐｓ８では、電圧Ｖｓの維持パルスを発生して維持電極ＳＵ１～ＳＵｎに印加する。タイミング検出サブフィールドＳＦｏのタイミング検出期間Ｐｏでは電圧Ｖｓｏ（本実施の形態では、電圧Ｖｓに等しい）のタイミング検出パルスＶ２、Ｖ４を発生して維持電極ＳＵ１～ＳＵｎに印加する。画像表示サブフィールドであるサブフィールドＳＦ１～ＳＦ８の各初期化期間Ｐｉａ１、Ｐｉｂ２～Ｐｉｂ８と各書込み期間Ｐｗ１～Ｐｗ８、タイミング検出サブフィールドＳＦｏの初期化期間Ｐｉｃｏと書込み期間Ｐｗｏ、ｙ座標検出サブフィールドＳＦｙの初期化期間Ｐｉｂｙとｙ座標検出期間Ｐｙ、およびｘ座標検出サブフィールドＳＦｘの初期化期間Ｐｉｃｘとｘ座標検出期間Ｐｘでは、電圧Ｖｅを維持電極ＳＵ１～ＳＵｎに印加する。
　走査電極駆動回路３３は、傾斜波形電圧発生回路、維持パルス発生回路、走査パルス発生回路（図５には示さず）を備え、タイミング発生回路３５から供給されるタイミング信号にもとづいて各駆動電圧波形を作成し、走査電極ＳＣ１～ＳＣｎのそれぞれに印加する。傾斜波形電圧発生回路は、タイミング信号にもとづき、画像表示サブフィールドであるサブフィールドＳＦ１～ＳＦ８の各初期化期間Ｐｉａ１、Ｐｉｂ２～Ｐｉｂ８、タイミング検出サブフィールドＳＦｏの初期化期間Ｐｉｃｏ、ｙ座標検出サブフィールドＳＦｙの初期化期間Ｐｉｂｙ、およびｘ座標検出サブフィールドＳＦｘの初期化期間Ｐｉｃｘにおいて走査電極ＳＣ１～ＳＣｎに印加すべき初期化動作のための傾斜波形電圧を発生する。維持パルス発生回路は、タイミング信号にもとづき、画像表示サブフィールドであるサブフィールドＳＦ１～ＳＦ８の各維持期間Ｐｓ１～Ｐｓ８において走査電極ＳＣ１～ＳＣｎに印加する維持パルス、およびタイミング検出サブフィールドＳＦｏのタイミング検出期間Ｐｏにおいて走査電極ＳＣ１～ＳＣｎに印加する電圧Ｖｓｏ（本実施の形態では、電圧Ｖｓに等しい）のタイミング検出パルスＶ１、Ｖ３を発生する。走査パルス発生回路は、複数の走査電極駆動ＩＣ（走査ＩＣ）を備え、タイミング信号にもとづき、画像表示サブフィールドであるサブフィールドＳＦ１～ＳＦ８の各書込み期間Ｐｗ１～Ｐｗ８、およびタイミング検出サブフィールドＳＦｏの書込み期間Ｐｗｏにおいて、走査電極ＳＣ１～ＳＣｎに印加する電圧Ｖｃと電圧Ｖａの走査パルスとを発生する。また、走査パルス発生回路は、ｙ座標検出サブフィールドＳＦｙのｙ座標検出期間Ｐｙにおいては電圧Ｖｃと電圧Ｖａｙのｙ座標検出パルスとを発生し、ｘ座標検出サブフィールドＳＦｘのｘ座標検出期間Ｐｘにおいては電圧Ｖｃとｘ座標検出電圧Ｖａｘとを発生する。
　ライトペン５０は、使用者がパネル１０の画像表示領域に文字や図画等を手書き入力するときに使用される。ライトペン５０は、棒状の形状に形成されており、受光素子５２、タイミング検出回路５４、座標算出回路５６、および送信回路５８を備えている。
　また、図５には示していないが、ライトペン５０は、接触スイッチを有する。接触スイッチは、ライトペン５０の先端部に設けられ、ライトペン５０がパネル１０の前面基板１１（パネル１０の画像表示面）に接触したときに、その接触を検知する。
　受光素子５２は、パネル１０の画像表示面に生じる発光を受光して電気信号（受光信号）に変換する。そして、その受光信号を、タイミング検出回路５４および座標算出回路５６に出力する。
　タイミング検出回路５４、座標算出回路５６、および送信回路５８は、接触スイッチが接触を検知している期間（接触スイッチを設けない非接触型のライトペンでは、例えば手動スイッチがオンされている期間）、以下の動作をする。
　タイミング検出回路５４は、受光信号にもとづき、タイミング検出サブフィールドＳＦｏのタイミング検出期間Ｐｏに発生するタイミング検出用の発光（タイミング検出放電によって生じる発光）を検出する。具体的には、タイミング検出回路５４は、タイミング検出回路５４が有するタイマー（図５には示さず）を用いて、複数（例えば、５回）の発光の時間間隔を計測する。そして、その時間間隔があらかじめ定められた所定の時間間隔（例えば、時間Ｔｏ０、時間Ｔｏ１、時間Ｔｏ２、時間Ｔｏ３）に合致するかどうかを、タイミング検出回路５４に設定された複数のしきい値（例えば、時間Ｔｏ０、時間Ｔｏ１、時間Ｔｏ２、時間Ｔｏ３に相当するしきい値）と計測された時間間隔とを比較することで判定する。
　こうして、タイミング検出回路５４は、受光信号にもとづき、あらかじめ定められた所定の時間間隔で発生する複数の発光を検出する。図４に示す例では、発光の間隔が順に時間Ｔｏ０、時間Ｔｏ１、時間Ｔｏ２、時間Ｔｏ３となる連続する５回の発光を検出する。
　そして、タイミング検出回路５４は、その連続する複数回（例えば、５回）の発光のうちの１つを基準にして座標基準信号を作成する。例えば、図４に示す例では、タイミング検出期間Ｐｏの時刻ｔｏ１に発生した発光を基準にして座標基準信号を作成する。
　なお、時刻ｔｏ１は、タイミング検出サブフィールドＳＦｏのタイミング検出期間Ｐｏにおいて走査電極ＳＣ１～ＳＣｎに１回目のタイミング検出パルスＶ１を印加する時刻である。
　また、座標基準信号は、図４には示していないが、例えば、時刻ｔｙ０と時刻ｔｘ０とのそれぞれに立上りエッジがある信号のことである。時刻ｔｙ０は、ｙ座標検出サブフィールドＳＦｙのｙ座標検出期間Ｐｙにおいて１行目の走査電極ＳＣ１にｙ座標検出パルスを印加する時刻である。また、時刻ｔｘ０は、ｘ座標検出サブフィールドＳＦｘのｘ座標検出期間Ｐｘにおいて１列目の画素列に対応するデータ電極Ｄ１～Ｄ３にｘ座標検出パルスを印加する時刻である。
　したがって、時刻ｔｏ１がわかれば、時刻ｔｙ０と時刻ｔｘ０とのそれぞれに立上りエッジがある座標基準信号を発生することができる。
　このように、本実施の形態におけるタイミング検出回路５４は、受光信号にもとづき、タイミング検出期間Ｐｏにおいて、あらかじめ定められた所定の時間間隔で発生する複数のタイミング検出用の発光を検出して時刻ｔｏ１を特定する。そして、時刻ｔｏ１を基準にしてタイミング検出回路５４が有するタイマー（図５には示さず）を動作させ、時刻ｔｙ０と時刻ｔｘ０とのそれぞれに立上りエッジがある座標基準信号を発生する。
　そして、タイミング検出回路５４は、その座標基準信号を座標算出回路５６に出力する。
　なお、本実施の形態では、時刻ｔｏ１を基準にして座標基準信号を発生する例を説明しているが、本発明は何らこの構成に限定されるものではない。座標基準信号は、２回目のタイミング検出パルスＶ２を発生する時刻ｔｏ２を基準にして発生してもよく、あるいは、３回目のタイミング検出パルスＶ３を発生する時刻ｔｏ３や４回目のタイミング検出パルスＶ４を発生する時刻ｔｏ４等を基準にして発生してもよい。
　また、座標基準信号も、何ら時刻ｔｙ０と時刻ｔｘ０とのそれぞれに立上りエッジがある信号に限定されるものではない。座標基準信号は、ｙ座標検出パターンによる発光およびｘ座標検出パターンによる発光を受光素子５２が受光したときに、その時刻を特定するための基準にすることができる信号であればよい。
　座標算出回路５６は、時間の長さを計測するカウンタと、カウンタの出力に演算を施す演算回路とを備える（図５には示さず）。
　そして、座標算出回路５６は、座標基準信号および受光信号にもとづき、ｙ座標検出パターンの発光を示す信号およびｘ座標検出パターンの発光を示す信号を受光信号から選択的に取り出し、画像表示領域におけるライトペン５０の位置（ｘ座標、ｙ座標）を算出する。
　具体的には、座標算出回路５６は、座標基準信号にもとづき、時刻ｔｙ０から、時刻ｔｙ０以降に最初に受光素子５２で発光が受光される時刻（時刻ｔｙｙ）までの時間（時間Ｔｙｙ）をカウンタで測定する。そして、演算回路において時間Ｔｙｙを時間Ｔｙ１（ｙ座標検出パルスのパルス幅）で除算する。こうして画像表示領域におけるライトペン５０の位置のｙ座標を算出する。
　次に、座標算出回路５６は、座標基準信号にもとづき、時刻ｔｘ０から、時刻ｔｘ０以降に最初に受光素子５２で発光が受光される時刻（時刻ｔｘｘ）までの時間（時間Ｔｘｘ）をカウンタで測定する。そして、演算回路において時間Ｔｘｘを時間Ｔｘ１（ｘ座標検出パルスのパルス幅）で除算する。こうして画像表示領域におけるライトペン５０の位置のｘ座標を算出する。
　なお、時刻ｔｙｙは、ライトペン５０の受光素子５２がｙ座標検出パターンによりパネル１０に生じる発光を受光した時刻であり、時刻ｔｘｘは、ライトペン５０の受光素子５２がｘ座標検出パターンによりパネル１０に生じる発光を受光した時刻である。
　本実施の形態における座標算出回路５６は、このようにして、画像表示領域におけるライトペン５０の位置（座標（ｘ、ｙ））を算出する。
　送信回路５８は、電気信号をエンコードし、エンコード後の信号を例えば赤外線等の無線信号に変換して発信する発信回路を有する（図５には示さず）。そして、座標算出回路５６が算出したライトペン５０の位置（座標（ｘ、ｙ））を表す信号をエンコードした後に無線信号に変換し、受信回路４６に無線送信する。
　受信回路４６は、ライトペン５０の送信回路５８から無線送信される無線信号を受信し、その受信信号をデコードして電気信号に変換する変換回路を有する（図５には示さず）。そして、送信回路５８から無線送信される無線信号をライトペン５０の位置（ｘ座標、ｙ座標）を表す信号に変換して描画回路４４に出力する。
　描画回路４４は、画像メモリを備える（図５には示さず）。描画回路４４は、受信回路４６で受信された信号（座標算出回路５６が算出したｘ座標、ｙ座標）にもとづき、パネル１０の画像表示領域にライトペン５０の軌跡を示すための描画信号を作成する。描画信号は、画像メモリに蓄積される。これにより、ライトペン５０の過去の軌跡に現在のライトペン５０の位置座標が加えられた描画信号が画像メモリに蓄積される。そして、描画回路４４は、画像メモリに蓄積された描画信号を画像信号処理回路３１に出力する。
　画像信号処理回路３１は、上述したように、描画回路４４から出力される描画信号と画像信号とを合成して画像データに変換し、後段の回路に出力する。こうして、ライトペン５０によって手書き入力された図画が、画像信号による画像に合成されて、パネル１０に表示される。
　なお、パネル１０に示されたライトペン５０の軌跡を消すために、ライトペン５０に、「描画」モードと「消去」モードとを切り換えるスイッチを設けてもよい。そして、ライトペン５０が「消去」モードのときには、パネル１０に示されたライトペン５０の軌跡を再度ライトペン５０でなぞることで、画像メモリに蓄積された描画信号を部分的、または全体的に消去する。例えば、ライトペンをこのように構成してもよい。
　なお、ライトペン５０は、ライトペン５０の先端部がパネル１０の画像表示面に接触しているときのみ、受光素子５２が、受光した発光を受光信号に変換し、以降の回路に出力する構成であってもよい。
　次に、走査電極駆動回路３３、維持電極駆動回路３４、データ電極駆動回路３２について説明する。
　図６は、本発明の実施の形態１におけるプラズマディスプレイ装置１００の走査電極駆動回路３３の一構成例を概略的に示す回路図である。
　走査電極駆動回路３３は、維持パルス発生回路５５と、傾斜波形電圧発生回路６０と、走査パルス発生回路７０とを備えている。なお、各回路ブロックは、タイミング発生回路３５から供給されるタイミング信号にもとづき動作するが、図６では、タイミング信号の経路の詳細は省略する。また、以下、走査パルス発生回路７０に入力される電圧を「基準電位Ａ」と記す。
　維持パルス発生回路５５は、電力回収回路５１と、スイッチング素子Ｑ５５と、スイッチング素子Ｑ５６と、スイッチング素子Ｑ５９とを有する。電力回収回路５１は、電力回収用のコンデンサＣ１０、スイッチング素子Ｑ１１、スイッチング素子Ｑ１２、逆流防止用のダイオードＤｉ１１、ダイオードＤｉ１２、共振用のインダクタＬ１１、インダクタＬ１２を有する。
　電力回収回路５１は、パネル１０に蓄えられた電力を、パネル１０の電極間容量とインダクタＬ１２とをＬＣ共振させてパネル１０から回収し、コンデンサＣ１０に蓄える。そして、回収した電力を、パネル１０の電極間容量とインダクタＬ１１とをＬＣ共振させてコンデンサＣ１０からパネル１０に再度供給し、走査電極ＳＣ１～ＳＣｎを駆動するときの電力として再利用する。
　スイッチング素子Ｑ５５は、走査電極ＳＣ１～ＳＣｎを電圧Ｖｓにクランプし、スイッチング素子Ｑ５６は、走査電極ＳＣ１～ＳＣｎを電圧０（Ｖ）にクランプする。スイッチング素子Ｑ５９は分離スイッチであり、走査電極駆動回路３３を構成するスイッチング素子の寄生ダイオード等を介して電流が逆流するのを防止する。
　走査パルス発生回路７０は、スイッチング素子Ｑ７１Ｈ１～Ｑ７１Ｈｎ、スイッチング素子Ｑ７１Ｌ１～Ｑ７１Ｌｎ、スイッチング素子Ｑ７２、負の電圧Ｖａを発生する電源、電圧Ｖｐを発生する電源Ｅ７１を有する。そして、走査パルス発生回路７０の基準電位Ａに電圧Ｖｐを重畳して電圧Ｖｃ（Ｖｃ＝Ｖａ＋Ｖｐ）を発生し、電圧Ｖａと電圧Ｖｃとを切り換えながら走査電極ＳＣ１～ＳＣｎに印加することで走査パルスを発生する。例えば、電圧Ｖａ＝－２００（Ｖ）であり、電圧Ｖｐ＝１５０（Ｖ）であれば、電圧Ｖｃ＝－５０（Ｖ）となる。
　そして、走査パルス発生回路７０は、走査電極ＳＣ１～ＳＣｎのそれぞれに、図３、図４に示したタイミングで走査パルスを順次印加する。なお、走査パルス発生回路７０は、維持期間では維持パルス発生回路５５の出力電圧をそのまま出力する。すなわち、基準電位Ａの電圧を走査電極ＳＣ１～ＳＣｎへ出力する。
　また、走査パルス発生回路７０は、図４に示したタイミングで、ｙ座標検出サブフィールドＳＦｙのｙ座標検出期間Ｐｙでは電圧Ｖｃと電圧Ｖａｙ（＝電圧Ｖａ）のｙ座標検出パルスを発生し、ｘ座標検出サブフィールドＳＦｘのｘ座標検出期間Ｐｘでは電圧Ｖｃとｘ座標検出電圧Ｖａｘ（＝電圧Ｖａ）を発生して、走査電極ＳＣ１～ＳＣｎに印加する。
　傾斜波形電圧発生回路６０は、ミラー積分回路６１、ミラー積分回路６２、ミラー積分回路６３を備え、図３、図４に示した傾斜波形電圧を発生する。
　ミラー積分回路６１は、トランジスタＱ６１とコンデンサＣ６１と抵抗Ｒ６１とを有する。そして、入力端子ＩＮ６１に一定の電圧を印加する（入力端子ＩＮ６１として図示される２つの丸の間に一定の電圧差を与える）ことにより、電圧Ｖｔ（＝電圧Ｖｉ２）に向かって緩やかに上昇する上り傾斜波形電圧（画像表示サブフィールドであるサブフィールドＳＦ１の初期化期間Ｐｉａ１に発生する上り傾斜波形電圧、タイミング検出サブフィールドＳＦｏの初期化期間Ｐｉｃｏに発生する上り傾斜波形電圧、およびｘ座標検出サブフィールドＳＦｘの初期化期間Ｐｉｃｘに発生する上り傾斜波形電圧）を発生する。
　あるいは、電圧Ｖｔに電圧Ｖｐを重畳した電圧が電圧Ｖｉ２に等しくなるように電圧Ｖｔを設定してもよい。この構成では、ミラー積分回路６１を動作させているときは、スイッチング素子Ｑ７２およびスイッチング素子Ｑ７１Ｌ１～Ｑ７１Ｌｎをオフにし、スイッチング素子Ｑ７１Ｈ１～Ｑ７１Ｈｎをオンにして、ミラー積分回路６１で発生した上り傾斜波形電圧に電源Ｅ７１の電圧Ｖｐを重畳することで初期化動作のための上り傾斜波形電圧を発生することができる。
　ミラー積分回路６２は、トランジスタＱ６２とコンデンサＣ６２と抵抗Ｒ６２と逆流防止用のダイオードＤｉ６２とを有する。そして、入力端子ＩＮ６２に一定の電圧を印加する（入力端子ＩＮ６２として図示される２つの丸の間に一定の電圧差を与える）ことにより、電圧Ｖｒに向かって緩やかに上昇する上り傾斜波形電圧（画像表示サブフィールドであるサブフィールドＳＦ１～ＳＦ８の各維持期間Ｐｓ１～Ｐｓ８の最後に発生する上り傾斜波形電圧、タイミング検出サブフィールドＳＦｏのタイミング検出期間Ｐｏの最後に発生する上り傾斜波形電圧）を発生する。
　ミラー積分回路６３は、トランジスタＱ６３とコンデンサＣ６３と抵抗Ｒ６３とを有する。そして、入力端子ＩＮ６３に一定の電圧を印加する（入力端子ＩＮ６３として図示される２つの丸の間に一定の電圧差を与える）ことにより、電圧Ｖｉ４に向かって緩やかに下降する下り傾斜波形電圧（画像表示サブフィールドであるサブフィールドＳＦ１～ＳＦ８の各初期化期間Ｐｉａ１、Ｐｉｂ２～Ｐｉｂ８に発生する下り傾斜波形電圧、タイミング検出サブフィールドＳＦｏの初期化期間Ｐｉｃｏに発生する下り傾斜波形電圧、ｙ座標検出サブフィールドＳＦｙの初期化期間Ｐｉｂｙに発生する下り傾斜波形電圧、およびｘ座標検出サブフィールドＳＦｘの初期化期間Ｐｉｃｘに発生する下り傾斜波形電圧）を発生する。
　なお、スイッチング素子Ｑ６９は分離スイッチであり、走査電極駆動回路３３を構成するスイッチング素子の寄生ダイオード等を介して電流が逆流するのを防止する。
　なお、これらのスイッチング素子およびトランジスタは、ＭＯＳＦＥＴやＩＧＢＴ等の一般に知られた半導体素子を用いて構成することができる。また、これらのスイッチング素子およびトランジスタは、タイミング発生回路３５で発生したそれぞれのスイッチング素子およびトランジスタに対応するタイミング信号により制御される。
　図７は、本発明の実施の形態１におけるプラズマディスプレイ装置１００の維持電極駆動回路３４の一構成例を概略的に示す回路図である。
　維持電極駆動回路３４は、維持パルス発生回路８０と、一定電圧発生回路８５とを備えている。なお、各回路ブロックは、タイミング発生回路３５から供給されるタイミング信号にもとづき動作するが、図７では、タイミング信号の経路の詳細は省略する。
　維持パルス発生回路８０は、電力回収回路８１と、スイッチング素子Ｑ８３と、スイッチング素子Ｑ８４とを有する。電力回収回路８１は、電力回収用のコンデンサＣ２０、スイッチング素子Ｑ２１、スイッチング素子Ｑ２２、逆流防止用のダイオードＤｉ２１、ダイオードＤｉ２２、共振用のインダクタＬ２１、インダクタＬ２２を有する。
　電力回収回路８１は、パネル１０に蓄えられた電力を、パネル１０の電極間容量とインダクタＬ２２とをＬＣ共振させてパネル１０から回収し、コンデンサＣ２０に蓄える。そして、回収した電力を、パネル１０の電極間容量とインダクタＬ２１とをＬＣ共振させてコンデンサＣ２０からパネル１０に再度供給し、維持電極ＳＵ１～ＳＵｎを駆動するときの電力として再利用する。
　スイッチング素子Ｑ８３は維持電極ＳＵ１～ＳＵｎを電圧Ｖｓにクランプし、スイッチング素子Ｑ８４は維持電極ＳＵ１～ＳＵｎを電圧０（Ｖ）にクランプする。
　このようにして、維持パルス発生回路８０は、維持電極ＳＵ１～ＳＵｎに印加する電圧Ｖｓの維持パルスを発生する。また、タイミング検出サブフィールドＳＦｏのタイミング検出期間Ｐｏにおいて維持電極ＳＵ１～ＳＵｎに印加するタイミング検出パルスＶ２、Ｖ４を発生する。
　一定電圧発生回路８５は、スイッチング素子Ｑ８６、スイッチング素子Ｑ８７を有する。そして、一定電圧発生回路８５は、画像表示サブフィールドであるサブフィールドＳＦ１～ＳＦ８の各初期化期間Ｐｉａ１、Ｐｉｂ２～Ｐｉｂ８と各書込み期間Ｐｗ１～Ｐｗ８、タイミング検出サブフィールドＳＦｏの初期化期間Ｐｉｃｏと書込み期間Ｐｗｏ、ｙ座標検出サブフィールドＳＦｙの初期化期間Ｐｉｂｙとｙ座標検出期間Ｐｙ、およびｘ座標検出サブフィールドＳＦｘの初期化期間Ｐｉｃｘとｘ座標検出期間Ｐｘに、維持電極ＳＵ１～ＳＵｎに電圧Ｖｅを印加する。
　なお、これらのスイッチング素子は、ＭＯＳＦＥＴやＩＧＢＴ等の一般に知られた素子を用いて構成することができる。またこれらのスイッチング素子は、タイミング発生回路３５で発生したそれぞれのスイッチング素子に対応するタイミング信号により制御される。
　図８は、本発明の実施の形態１におけるプラズマディスプレイ装置１００のデータ電極駆動回路３２の一構成例を概略的に示す回路図である。
　なお、データ電極駆動回路３２は、画像信号処理回路３１から供給される画像データおよびタイミング発生回路３５から供給されるタイミング信号にもとづき動作するが、図８では、それらの信号の経路の詳細は省略する。
　データ電極駆動回路３２は、スイッチング素子Ｑ９１Ｈ１～Ｑ９１Ｈｍ、スイッチング素子Ｑ９１Ｌ１～Ｑ９１Ｌｍを有する。そして、スイッチング素子Ｑ９１Ｌｊをオンにすることでデータ電極Ｄｊに電圧０（Ｖ）を印加し、スイッチング素子Ｑ９１Ｈｊをオンにすることでデータ電極Ｄｊに電圧Ｖｄを印加する。こうしてデータ電極駆動回路３２は、画像表示サブフィールドであるサブフィールドＳＦ１～ＳＦ８の各書込み期間Ｐｗ１～Ｐｗ８においては電圧Ｖｄの書込みパルスを、タイミング検出サブフィールドＳＦｏの書込み期間Ｐｗｏにおいては電圧Ｖｄの書込みパルスを、ｙ座標検出サブフィールドＳＦｙのｙ座標検出期間Ｐｙにおいてはｙ座標検出電圧Ｖｄｙ（＝電圧Ｖｄ）を、ｘ座標検出サブフィールドＳＦｘのｘ座標検出期間Ｐｘにおいては電圧Ｖｄｘ（＝電圧Ｖｄ）のｘ座標検出パルスを、各データ電極Ｄ１～Ｄｍに印加する。
　次に、本実施の形態における画像表示システムの一例であるプラズマディスプレイシステム３０の動作について説明する。
　図９は、本発明の実施の形態１におけるプラズマディスプレイシステム３０においてライトペン５０の位置座標を検出するときの動作の一例を概略的に示す図である。
　図１０は、本発明の実施の形態１におけるプラズマディスプレイシステム３０においてライトペン５０の位置座標を検出するときの駆動電圧波形の一例を概略的に示す図である。
　図１０には、画像表示サブフィールドであるサブフィールドＳＦ８に続くタイミング検出サブフィールドＳＦｏ、ｙ座標検出サブフィールドＳＦｙおよびｘ座標検出サブフィールドＳＦｘにおいて、走査電極ＳＣ１、走査電極ＳＣｎ、データ電極Ｄ１、データ電極Ｄｍのそれぞれに印加する駆動電圧波形、座標算出回路５６に入力される座標基準信号、および受光素子５２から出力される受光信号を示す。なお、図１０では、維持電極ＳＵ１～ＳＵｎに印加する駆動電圧波形は省略するが、図１０に示す駆動電圧波形は、図３、図４に示した駆動電圧波形と同じものである。
　本実施の形態におけるプラズマディスプレイ装置１００では、時刻ｔｏ１から時刻ｔｙ０までの時間Ｔｏｙはあらかじめ定められており、時刻ｔｏ１から時刻ｔｘ０までの時間Ｔｏｘはあらかじめ定められている。
　したがって、タイミング検出回路５４は、時刻ｔｏ１を特定できれば、図１０に示すように、時刻ｔｙ０と時刻ｔｘ０とのそれぞれに立上りエッジがある座標基準信号を発生し、座標算出回路５６に出力することができる。
　時刻ｔｏ１は、上述したように、タイミング検出回路５４が、発光の間隔が順に時間Ｔｏ０、時間Ｔｏ１、時間Ｔｏ２、時間Ｔｏ３となる連続する５回の発光（これらの発光にもとづき受光素子５２から出力される受光信号）を検出することで、特定される。
　ｙ座標検出サブフィールドＳＦｙのｙ座標検出期間Ｐｙにおいては、第１の方向（行方向）に延長した線状の発光が第２の方向（列方向）に順次移動するｙ座標検出パターンをパネル１０に表示する。これにより、パネル１０の画像表示領域には、図９に示したように、画像表示領域の上端部（１行目）から下端部（ｎ行目）まで順次移動する１本の横線Ｌｙが表示される。
　ライトペン５０の先端部がパネル１０の画像表示面の「座標（ｘ、ｙ）」に接触していれば、横線Ｌｙが座標（ｘ、ｙ）を通過する時刻ｔｙｙにおいて、ライトペン５０の受光素子５２は横線Ｌｙの発光を受光する。これにより、ライトペン５０は、図１０に示すように、受光素子５２が横線Ｌｙの発光を受光したことを示す受光信号を時刻ｔｙｙにおいて出力する。
　続くｘ座標検出サブフィールドＳＦｘのｘ座標検出期間Ｐｘにおいては、第２の方向（列方向）に延長した線状の発光が第１の方向（行方向）に順次移動するｘ座標検出パターンをパネル１０に表示する。これにより、パネル１０の画像表示領域には、図９に示したように、画像表示領域の左端部（１列目の画素列）から右端部（ｍ／３列目の画素列）まで順次移動する１本の縦線Ｌｘが表示される。
　ライトペン５０の先端部がパネル１０の画像表示面の「座標（ｘ、ｙ）」に接触していれば、縦線Ｌｘが座標（ｘ、ｙ）を通過する時刻ｔｘｘにおいて、ライトペン５０の受光素子５２は縦線Ｌｘの発光を受光する。これにより、ライトペン５０は、図１０に示すように、受光素子５２が縦線Ｌｘの発光を受光したことを示す受光信号を時刻ｔｘｘにおいて出力する。
　図５に示した座標算出回路５６は、ｙ座標検出サブフィールドＳＦｙのｙ座標検出期間Ｐｙにおいてタイミング検出回路５４から出力される座標基準信号と、受光素子５２から出力される受光信号にもとづき、内部に備えたカウンタを用いて時刻ｔｙ０から時刻ｔｙｙまでの時間Ｔｙｙを測定する。そして、内部に備えた演算回路において、時間Ｔｙｙを時間Ｔｙ１で除算する。この除算結果が画像表示領域におけるライトペン５０の位置のｙ座標となる。
　また、座標算出回路５６は、ｘ座標検出サブフィールドＳＦｘのｘ座標検出期間Ｐｘにおいてタイミング検出回路５４から出力される座標基準信号と、受光素子５２から出力される受光信号にもとづき、内部に備えたカウンタを用いて時刻ｔｘ０から時刻ｔｘｘまでの時間Ｔｘｘを測定する。そして、内部に備えた演算回路において、時間Ｔｘｘを時間Ｔｘ１で除算する。この除算結果が画像表示領域におけるライトペン５０の位置のｘ座標となる。
　本実施の形態における座標算出回路５６は、このようにして、画像表示領域におけるライトペン５０の位置（座標（ｘ、ｙ））を算出する。
　図１１は、本発明の実施の形態１におけるプラズマディスプレイシステム３０においてライトペン５０による手書き入力を行うときの動作の一例を概略的に示す図である。
　描画回路４４は、座標算出回路５６が算出した座標（ｘ、ｙ）に対応する画素を中心に、所定の色および大きさの描画パターン（例えば、黒色の丸等のパターン）の描画信号を画像メモリに書込む。
　使用者がライトペン５０の先端をパネル１０の画像表示面に接触させたままライトペン５０を移動させると、座標算出回路５６が算出する座標（ｘ、ｙ）もライトペン５０の移動に応じて変化する。
　描画回路４４は、変化する座標（ｘ、ｙ）に応じて描画パターンの位置を変化させながら、位置が変化した描画パターンに応じた描画信号を画像メモリに順次書込んでいく。
　このようにして、描画回路４４の画像メモリには、ライトペン５０の軌跡を示す描画信号が蓄積されていく。画像メモリに蓄積された描画信号は１フィールド毎に読み出され、画像信号処理回路３１に出力される。
　なお、パネル１０に示されたライトペン５０の軌跡を消すときには、例えば、ライトペン５０のモードを「描画」から「消去」に切り換えてパネル１０に示されたライトペン５０の軌跡を再度なぞることで、画像メモリに蓄積された描画信号を部分的、または全体的に消去するようにすればよい。
　画像信号処理回路３１は、描画回路４４から出力される描画信号と画像信号とを合成し、その合成後の信号にもとづき画像データを生成する。こうして、パネル１０には、図１１に示すように、画像信号にライトペン５０の軌跡を示す画像（ライトペン５０を用いて手書き入力された図画）が重畳された画像が表示される。
　以上示したように、本実施の形態における画像表示システム（例えば、プラズマディスプレイシステム３０）は、タイミング検出サブフィールドＳＦｏにおいては、放電発生時のタイミングのばらつきを低減した精度の高いタイミング検出放電を発生することが可能となる。また、ｙ座標検出サブフィールドＳＦｙおよびｘ座標検出サブフィールドＳＦｘにおいては、放電発生時のタイミングのばらつきを低減した精度の高いｙ座標検出パターンおよびｘ座標検出パターンをパネル１０に表示することが可能となる。
　これにより、ライトペン５０は、位置座標（ｘ座標、ｙ座標）をより高精度に算出することが可能となる。したがって、本実施の形態におけるプラズマディスプレイシステム３０では、ライトペン５０の軌跡を正確な位置座標にもとづき描画することができる。
　なお、本実施の形態では、タイミング検出サブフィールドＳＦｏにおいて、あらかじめ定められた所定の時間間隔（例えば、時間Ｔｏ１、時間Ｔｏ２、時間Ｔｏ３）で、タイミング検出放電を４回発生させる例を説明したが、タイミング検出放電の回数は２回以上であればよい。
　なお、本実施の形態では、タイミング検出サブフィールドＳＦｏにおいてタイミング検出放電を複数回（例えば、４回）発生させるときの時間間隔（例えば、時間Ｔｏ１、時間Ｔｏ２、時間Ｔｏ３）を互いに異なる時間に設定する例を説明した。これらの時間間隔は互いに等しい時間であってもよいが、しかし、これらの時間間隔を互いに等しい時間に設定すると、例えば、ライトペンの受光素子が複数回発生するタイミング検出放電の最初のタイミング検出放電だけを受光できず他のタイミング検出放電を受光できたときに、最初のタイミング検出放電を受光できなかったのか、あるいは最後のタイミング検出放電を受光できなかったのかの区別をつけることが困難になる。したがって、このような問題が発生することを防止するために、タイミング検出放電を複数回発生させるときの時間間隔は互いに異なる時間に設定することが望ましい。
　なお、本実施の形態では、タイミング検出パルスＶ１、Ｖ２、Ｖ３、Ｖ４の各パルス幅を、例えば、順に４０μｓｅｃ、２０μｓｅｃ、３０μｓｅｃ、１５μｓｅｃとする。このように、タイミング検出パルスＶ１、Ｖ２、Ｖ３、Ｖ４の各パルスを互いに異なるパルス幅に設定する。こうすることで、タイミング検出パルスによって発生するタイミング検出放電の時間間隔を互いに異なる時間間隔とする。なお、本発明は、タイミング検出パルスＶ１、Ｖ２、Ｖ３、Ｖ４の各パルス幅が何ら上述した数値に限定されるものではない。各パルス幅は、プラズマディスプレイ装置の仕様等に応じて最適に設定すればよい。
　あるいは、各タイミング検出パルスのパルス幅を互いに等しいパルス幅とし、パルス発生直後にブランキング期間（印加電圧を電圧０（Ｖ）に維持する期間）を設け、各ブランキング期間を互いに異なる時間に設定することで、タイミング検出パルスによって発生するタイミング検出放電の時間間隔を互いに異なる時間間隔としてもよい。
　なお、本実施の形態では、各フィールドにタイミング検出サブフィールドＳＦｏ、ｙ座標検出サブフィールドＳＦｙ、ｘ座標検出サブフィールドＳＦｘを設ける構成を説明したが、本発明は何らこの構成に限定されるものではない。例えば、複数フィールドに１回の割合でそれらのサブフィールドを発生する構成であってもよい。
　（実施の形態２）
　本実施の形態では、初期化期間に発生する駆動電圧波形の波形形状が実施の形態１に示した波形形状とは異なる例を説明する。
　なお、本実施の形態におけるプラズマディスプレイシステムは、実施の形態１に示したプラズマディスプレイシステムと同じ構成であり同じ動作をするので、説明を省略する。
　本実施の形態において、１フィールドは、実施の形態１と同様に、画像表示サブフィールド（例えば、サブフィールドＳＦ１～ＳＦ８）、タイミング検出サブフィールドＳＦｏ、ｙ座標検出サブフィールドＳＦｙ、およびｘ座標検出サブフィールドＳＦｘを有する。画像表示サブフィールドの各サブフィールドは、それぞれ（１、３４、２１、１３、８、５、３、２）の輝度重みを有する。
　図１２は、本発明の実施の形態２における画像表示サブフィールドにおいてパネル１０の各電極に印加する駆動電圧波形の一例を概略的に示す図である。
　図１２には、画像表示サブフィールドであるサブフィールドＳＦ１～ＳＦ３の駆動電圧波形を示す。
　本実施の形態においては、実施の形態１と同様に、サブフィールドＳＦ１は強制初期化サブフィールドであり、サブフィールドＳＦ２以降のサブフィールドは選択初期化サブフィールドである。そして、サブフィールドＳＦ３以降の各サブフィールドは、維持パルスの発生数を除き、サブフィールドＳＦ２とほぼ同様の駆動電圧波形を発生する。
　まず、強制初期化サブフィールドであるサブフィールドＳＦ１について説明する。なお、ここでは、サブフィールドＳＦ１の初期化期間Ｐｉｅ１を第１１期間Ｐｉ１１、第１２期間Ｐｉ１２、第１３期間Ｐｉ１３、第１４期間Ｐｉ１４、第１５期間Ｐｉ１５の５つの期間に分け、それぞれの期間について説明する。
　強制初期化動作を行うサブフィールドＳＦ１の初期化期間Ｐｉｅ１の第１１期間Ｐｉ１１では、維持電極ＳＵ１～ＳＵｎには電圧０（Ｖ）を印加し、データ電極Ｄ１～Ｄｍは電圧０（Ｖ）を印加した後にハイインピーダンス状態にする。
　走査電極ＳＣ１～ＳＣｎには、電圧０（Ｖ）を印加した後に電圧Ｖｉ１を印加し、電圧Ｖｉ１から電圧Ｖｉ２まで緩やかに上昇する上り傾斜波形電圧を印加する。
　電圧Ｖｉ１は、維持電極ＳＵ１～ＳＵｎに対して放電開始電圧よりも低い電圧に設定し、電圧Ｖｉ２は、維持電極ＳＵ１～ＳＵｎに対して放電開始電圧を超える電圧に設定する。
　この上り傾斜波形電圧が上昇する間に、各放電セルの走査電極ＳＣ１～ＳＣｎと維持電極ＳＵ１～ＳＵｎとの間、および走査電極ＳＣ１～ＳＣｎとデータ電極Ｄ１～Ｄｍとの間に、それぞれ微弱な初期化放電が持続して発生する。
　そして、走査電極ＳＣ１～ＳＣｎ上に負極性の壁電圧が蓄積され、データ電極Ｄ１～Ｄｍ上および維持電極ＳＵ１～ＳＵｎ上には正極性の壁電圧が蓄積される。さらに、書込み放電の発生を補助するプライミング粒子が放電セル内に発生する。
　なお、データ電極Ｄ１～Ｄｍは、電圧０（Ｖ）を印加した後にハイインピーダンス状態にしているので、走査電極ＳＣ１～ＳＣｎに印加する電圧が上昇するにつれて、データ電極Ｄ１～Ｄｍの電圧も、電圧０（Ｖ）から徐々に正の方向へ上昇する。
　これにより、走査電極ＳＣ１～ＳＣｎと維持電極ＳＵ１～ＳＵｎとの間の放電が、走査電極ＳＣ１～ＳＣｎとデータ電極Ｄ１～Ｄｍとの間の放電よりも先に発生する。その結果、初期化放電が安定に発生する。これは、次のような理由による。
　図１に示したように、パネル１０の前面基板１１においては、走査電極ＳＣ１～ＳＣｎおよび維持電極ＳＵ１～ＳＵｎを覆うように誘電体層１５が形成され、その誘電体層１５上に保護層１６が形成されている。一方、背面基板２１においては、データ電極Ｄ１～Ｄｍを覆うように誘電体層２３が形成され、さらにその上に蛍光体層２５が形成されている。
　保護層１６は、放電セルにおける放電開始電圧を下げるために、例えば、パネルの材料として使用実績があり、ネオン（Ｎｅ）およびキセノン（Ｘｅ）ガスを封入した場合に２次電子放出係数が大きく耐久性に優れた酸化マグネシウム（ＭｇＯ）を主成分とする材料で形成されている。一方、蛍光体層２５は、保護層１６と比較して、２次電子放出係数が小さい。
　そのため、放電が相対的に発生しやすい走査電極ＳＣ１～ＳＣｎと維持電極ＳＵ１～ＳＵｎとの間の放電を先に発生させ、その放電で発生したプライミング粒子を用いて走査電極ＳＣ１～ＳＣｎとデータ電極Ｄ１～Ｄｍとの間の放電を発生させると、安定に初期化放電を発生させることができる。これが、走査電極ＳＣ１～ＳＣｎに上り傾斜波形電圧を印加して初期化動作を行う第１１期間Ｐｉ１１において、データ電極Ｄ１～Ｄｍをハイインピーダンス状態にする理由である。
　なお、データ電極Ｄ１～Ｄｍをハイインピーダンス状態にするには、図８に示したデータ電極駆動回路３２のスイッチング素子Ｑ９１Ｈ１～Ｑ９１Ｈｍ、スイッチング素子Ｑ９１Ｌ１～Ｑ９１Ｌｍを全てオフにすればよい。
　走査電極ＳＣ１～ＳＣｎに印加する電圧が電圧Ｖｉ２に到達したら、走査電極ＳＣ１～ＳＣｎの電圧を、電圧Ｖｉ２よりも低い電圧Ｖｉ３まで一旦下げ、その後、電圧０（Ｖ）に下げる。電圧Ｖｉ３は、電圧Ｖｉ２よりも低い電圧で、かつ維持電極ＳＵ１～ＳＵｎに対して放電開始電圧未満の電圧に設定する。本実施の形態では電圧Ｖｉ３を電圧２００（Ｖ）とする例を示すが、電圧Ｖｉ３は放電セルに放電が発生しない電圧であればよい。
　また、図１２には、走査電極ＳＣ１～ＳＣｎに印加する電圧を電圧Ｖｉ２から電圧Ｖｉ３に一旦下げ、その後、電圧０（Ｖ）まで下げる例を示しているが、本発明は何らこの構成に限定されるものではない。例えば、電圧Ｖｉ２から電圧０（Ｖ）まで急峻に電圧を下げてもよい。
　サブフィールドＳＦ１の初期化期間Ｐｉｅ１の第１２期間Ｐｉ１２では、実施の形態１に示したサブフィールドＳＦ１の初期化期間Ｐｉａ１の第２期間Ｐｉ１２と同様の駆動電圧波形を発生し、各電極に印加する。すなわち、データ電極Ｄ１～Ｄｍには電圧０（Ｖ）を印加し、維持電極ＳＵ１～ＳＵｎには正極性の電圧Ｖｅを印加する。
　走査電極ＳＣ１～ＳＣｎには、放電開始電圧未満となる電圧（例えば、電圧０（Ｖ））から負極性の電圧Ｖｉ４まで緩やかに下降する下り傾斜波形電圧を印加する。電圧Ｖｉ４は、維持電極ＳＵ１～ＳＵｎに対して放電開始電圧を超える電圧に設定する。
　この下り傾斜波形電圧を走査電極ＳＣ１～ＳＣｎに印加する間に、各放電セルの走査電極ＳＣ１～ＳＣｎと維持電極ＳＵ１～ＳＵｎとの間、および走査電極ＳＣ１～ＳＣｎとデータ電極Ｄ１～Ｄｍとの間に、それぞれ微弱な初期化放電が持続して発生する。これにより、走査電極ＳＣ１～ＳＣｎ上の負極性の壁電圧および維持電極ＳＵ１～ＳＵｎ上の正極性の壁電圧が弱められ、データ電極Ｄ１～Ｄｍ上の正極性の壁電圧は、続く書込み期間Ｐｗ１での書込み動作に適した電圧に調整される。また、プライミング粒子が放電セル内に発生する。
　下り傾斜波形電圧が電圧Ｖｉ４に到達したら、走査電極ＳＣ１～ＳＣｎに印加する電圧を電圧０（Ｖ）にする。
　サブフィールドＳＦ１の初期化期間Ｐｉｅ１の第１３期間Ｐｉ１３では、維持電極ＳＵ１～ＳＵｎおよびデータ電極Ｄ１～Ｄｍに電圧０（Ｖ）を印加したまま、走査電極ＳＣ１～ＳＣｎに電圧０（Ｖ）から電圧Ｖｒまで緩やかに上昇する上り傾斜波形電圧を印加する。
　第１２期間Ｐｉ１２において壁電圧が適切に調整されず、異常な壁電荷が残留している放電セルでは、この上り傾斜波形電圧を走査電極ＳＣ１～ＳＣｎに印加する間に放電が発生し、その異常な壁電荷が消去される。
　一方、第１２期間Ｐｉ１２において壁電圧が適切に調整された放電セルでは、放電は発生しない。
　上り傾斜波形電圧が電圧Ｖｒに到達したら、走査電極ＳＣ１～ＳＣｎに印加する電圧を電圧０（Ｖ）まで下げる。
　サブフィールドＳＦ１の初期化期間Ｐｉｅ１の第１４期間Ｐｉ１４では、第１２期間Ｐｉ１２と同様に、データ電極Ｄ１～Ｄｍには電圧０（Ｖ）を印加し、維持電極ＳＵ１～ＳＵｎには正極性の電圧Ｖｅを印加する。走査電極ＳＣ１～ＳＣｎには、電圧０（Ｖ）から負極性の電圧Ｖｉ４まで緩やかに下降する下り傾斜波形電圧を印加する。
　第１２期間Ｐｉ１２において壁電圧が適切に調整されずに異常な壁電荷が残留し、第１３期間Ｐｉ１３において放電が発生した放電セルでは、この下り傾斜波形電圧を走査電極ＳＣ１～ＳＣｎに印加する間に放電が発生し、異常な壁電荷が消去される。
　一方、第１２期間Ｐｉ１２において壁電圧が適切に調整され、第１３期間Ｐｉ１３において放電が発生しなかった放電セルでは、放電は発生しない。
　下り傾斜波形電圧が電圧Ｖｉ４に到達したら、走査電極ＳＣ１～ＳＣｎに印加する電圧を一旦電圧０（Ｖ）にする。
　サブフィールドＳＦ１の初期化期間Ｐｉｅ１の第１５期間Ｐｉ１５では、データ電極Ｄ１～Ｄｍには電圧Ｖｄを印加し、維持電極ＳＵ１～ＳＵｎには正極性の電圧Ｖｅを印加する。走査電極ＳＣ１～ＳＣｎには、電圧０（Ｖ）から負極性の電圧Ｖｉ６まで緩やかに下降する下り傾斜波形電圧を印加する。
　本実施の形態において、負極性の電圧Ｖｉ６は、負極性の電圧Ｖｉ４よりも高い電圧値に設定される。したがって、電圧Ｖｉ６の絶対値は電圧Ｖｉ４の絶対値よりも小さい値となる。本実施の形態において、電圧Ｖｉ６は、例えば約－１４０（Ｖ）であり、電圧Ｖｉ４は、例えば約－１７５（Ｖ）である。
　なお、本実施の形態では、第１５期間Ｐｉ１５においてデータ電極Ｄ１～Ｄｍに印加する電圧（ここでは、電圧Ｖｄ）から電圧Ｖｉ６を減じた電圧（電圧Ｖｄ－電圧Ｖｉ６）が、第１４期間Ｐｉ４においてデータ電極Ｄ１～Ｄｍに印加する電圧（ここでは、電圧０（Ｖ））から電圧Ｖｉ４を減じた電圧（電圧０（Ｖ）－電圧Ｖｉ４）よりも高い電圧となるように各電圧を設定している。
　これにより、データ電極Ｄｋ’上に、なおも過剰な正極性の壁電圧が残留している放電セルでは、データ電極Ｄｋ’と走査電極ＳＣ１～ＳＣｎとの間で微弱な放電が発生し、その過剰な壁電圧が消去される。
　一方、第１２期間Ｐｉ１２において壁電圧が適切に調整され、第１３期間Ｐｉ１３において放電が発生しなかった放電セルでは、この放電は発生しない。
　下り傾斜波形電圧が電圧Ｖｉ６に到達したら、走査電極ＳＣ１～ＳＣｎに印加する電圧を電圧Ｖｃにする。
　なお、図６に示した走査電極駆動回路３３のミラー積分回路６３の動作を、走査電極ＳＣ１～ＳＣｎの電圧が電圧Ｖｉ６まで下降した時点で停止することで、電圧０（Ｖ）から電圧Ｖｉ６まで下降する下り傾斜波形電圧（第１５期間Ｐｉ１５に発生する下り傾斜波形電圧）を発生することができる。
　このように、第１３期間Ｐｉ１３、第１４期間Ｐｉ１４、第１５期間Ｐｉ１５では、放電セル内における壁電圧の過剰な部分が放電されて不要な壁電荷が消去され、放電セル内の壁電圧は、続く書込み動作に適した値に調整される。
　以上により、強制初期化サブフィールド（サブフィールドＳＦ１）の初期化期間Ｐｉｅ１における強制初期化動作が終了する。そして、この初期化期間Ｐｉｅ１に発生する上述の駆動電圧波形が、強制初期化波形（第３の強制初期化波形）である。そして、この初期化期間Ｐｉｅ１では、パネル１０の画像表示領域における全ての放電セルで強制的に初期化放電を発生する。各放電セル間には、放電の履歴に応じて壁電圧のばらつきが生じるが、この強制初期化動作により、各放電セルの壁電圧をほぼ均一な状態にすることができる。
　続く書込み期間Ｐｗ１および維持期間Ｐｓ１は、実施の形態１に示したサブフィールドＳＦ１の書込み期間Ｐｗ１および維持期間Ｐｓ１と実質的に同じ構成および同じ動作であるので、説明を省略する。
　次に、選択初期化サブフィールドについてサブフィールドＳＦ２を例に挙げて説明する。サブフィールドＳＦ３以降の初期化期間Ｐｉｆ３～Ｐｉｆ８においても、サブフィールドＳＦ２の初期化期間Ｐｉｆ２と同様の駆動電圧波形を発生して各電極に印加し、選択初期化動作を行う。
　サブフィールドＳＦ２の初期化期間Ｐｉｆ２の第１６期間Ｐｉ１６では、データ電極Ｄ１～Ｄｍに電圧０（Ｖ）を印加し、維持電極ＳＵ１～ＳＵｎにも電圧０（Ｖ）を印加する。
　走査電極ＳＣ１～ＳＣｎには、放電開始電圧未満となる電圧（例えば、電圧０（Ｖ））から負極性の電圧Ｖｉ４まで下降する下り傾斜波形電圧を印加する。
　この下り傾斜波形電圧を走査電極ＳＣ１～ＳＣｎに印加する間に、直前のサブフィールドＳＦ１の維持期間Ｐｓ１で維持放電を発生した放電セルでは、走査電極ＳＣｉとデータ電極Ｄｋとの間に微弱な初期化放電が発生する。ただし、維持電極ＳＵ１～ＳＵｎに電圧０（Ｖ）が印加されているので、維持電極ＳＵ１～ＳＵｎと走査電極ＳＣ１～ＳＣｎとの間の電圧は放電開始電圧を超えず、維持電極ＳＵ１～ＳＵｎと走査電極ＳＣ１～ＳＣｎとの間に放電は発生しない。
　この初期化放電により、直前の維持放電によってデータ電極Ｄｋ上に蓄積された正極性の壁電圧は、過剰な部分が放電され、書込み動作に適した壁電圧に調整される。
　一方、直前のサブフィールドＳＦ１の維持期間Ｐｓ１に維持放電を発生しなかった放電セルでは、初期化放電は発生せず、サブフィールドＳＦ１の初期化期間Ｐｉｅ１終了時における壁電圧が保たれる。
　なお、本実施の形態では、図１２に示すように、第１６期間Ｐｉ１６に走査電極ＳＣ１～ＳＣｎに印加する電圧波形を、下り傾斜波形電圧が電圧Ｖｉ４に到達する前に一旦電圧下降を止め、その時点の電圧を維持する（あるいは電圧下降をより緩やかにする）波形形状とする。こうして、走査電極ＳＣｉとデータ電極Ｄｋとの間に発生した放電を一旦停止させる。その状態を所定の期間継続した後、再び電圧下降を開始して走査電極ＳＣｉとデータ電極Ｄｋとの間に再び放電を発生させる。
　これは、次のような理由による。
　実施の形態１で説明したように、同じ傾斜波形電圧を印加した放電セルであっても、放電が相対的に早く発生した放電セルと遅く発生した放電セルとでは、壁電圧にばらつきが生じるおそれがある。
　このような壁電圧のばらつきを低減するためには、傾斜波形電圧によって発生した放電を一旦停止し、一時的にプライミング粒子の発生を停止すればよい。プライミング粒子は放電セル間を移動するため、プライミング粒子の発生量が相対的に多い放電セルから、プライミング粒子の発生量が相対的に少ない放電セルへプライミング粒子が移動する。そのため、放電が一時停止されることで、放電セル内のプライミング粒子の量が放電セル間で平滑化され、放電が相対的に早く発生した放電セルと遅く発生した放電セルとの間に生じた放電開始電圧の差が低減される。
　このような理由により、本実施の形態では、初期化期間Ｐｉｆ２の第１６期間Ｐｉ１６において、図１２に示した波形形状の下り傾斜波形電圧を走査電極ＳＣ１～ＳＣｎに印加し、一時的に放電の発生を停止する選択初期化動作を行う。
　なお、この一時停止の期間（上述の所定の期間）は、５μｓｅｃ以上に設定されることが望ましく、本実施の形態では、一例として、約１０μｓｅｃに設定している。
　なお、この下り傾斜波形電圧の下降をどの電圧で一時停止するかは、パネル１０の特性やパネル１０を駆動する際の仕様等に応じて適切に設定すればよい。本実施の形態では、この下降の一時停止電圧を、例えば、Ｖｉ６に等しい電圧である約－１４０（Ｖ）に設定している。
　下り傾斜波形電圧が電圧Ｖｉ４に到達したら、走査電極ＳＣ１～ＳＣｎに印加する電圧を一旦電圧０（Ｖ）にする。こうして、初期化期間Ｐｉｆ２の第１６期間Ｐｉ１６が終了する。
　サブフィールドＳＦ２の初期化期間Ｐｉｆ２の第１７期間Ｐｉ１７では、サブフィールドＳＦ１の初期化期間Ｐｉｅ１の第１５期間Ｐｉ１５と同様の駆動電圧波形を発生して各電極に印加する。
　すなわち、データ電極Ｄ１～Ｄｍには電圧Ｖｄを印加し、維持電極ＳＵ１～ＳＵｎには正極性の電圧Ｖｅを印加する。走査電極ＳＣ１～ＳＣｎには、電圧０（Ｖ）から負極性の電圧Ｖｉ６まで緩やかに下降する下り傾斜波形電圧を印加する。
　負極性の電圧Ｖｉ６は負極性の電圧Ｖｉ４よりも高い電圧値であり、したがって、電圧Ｖｉ６の絶対値は電圧Ｖｉ４の絶対値よりも小さい値である。
　維持電極ＳＵ１～ＳＵｎに電圧Ｖｅが印加されているので、この下り傾斜波形電圧を走査電極ＳＣ１～ＳＣｎに印加する間に、直前のサブフィールドＳＦ１の維持期間Ｐｓ１で維持放電を発生した放電セルでは、走査電極ＳＣｉと維持電極ＳＵｉとの間に微弱な初期化放電が発生する。
　この初期化放電により、走査電極ＳＣｉ上の壁電圧および維持電極ＳＵｉ上の壁電圧が弱められる。
　一方、直前のサブフィールドＳＦ１の維持期間Ｐｓ１に維持放電を発生しなかった放電セルでは、この初期化放電は発生せず、サブフィールドＳＦ１の初期化期間Ｐｉｅ１終了時における壁電圧が保たれる。
　また、第１６期間Ｐｉ１６において、走査電極ＳＣｉとデータ電極Ｄｋとの間に微弱な初期化放電が発生し、壁電圧が適切に調整された放電セルでは、走査電極ＳＣｉとデータ電極Ｄｋとの間の電圧は放電開始電圧を超えず、走査電極ＳＣｉとデータ電極Ｄｋとの間に放電は発生しない。
　なお、本実施の形態では、第１７期間Ｐｉ１７においてデータ電極Ｄ１～Ｄｍに印加する電圧（ここでは、電圧Ｖｄ）から電圧Ｖｉ６を減じた電圧（電圧Ｖｄ－電圧Ｖｉ６）が、第１６期間Ｐｉ１６においてデータ電極Ｄ１～Ｄｍに印加する電圧（ここでは、電圧０（Ｖ））から電圧Ｖｉ４を減じた電圧（電圧０（Ｖ）－電圧Ｖｉ４）よりも高い電圧となるように各電圧を設定する。
　これにより、第１６期間Ｐｉ１６において、走査電極ＳＣｉとデータ電極Ｄｋとの間にすでに初期化放電が発生しているにもかかわらず、なおもデータ電極Ｄｋ’上に過剰な正極性の壁電圧が残留している放電セルでは、データ電極Ｄｋ’と走査電極ＳＣｉとの間で微弱な放電が再度発生し、その過剰な壁電圧が消去される。
　下り傾斜波形電圧が電圧Ｖｉ６に到達したら、走査電極ＳＣ１～ＳＣｎに印加する電圧を電圧Ｖｃにする。こうして、初期化期間Ｐｉｆ２の第１７期間Ｐｉ１７が終了する。
　なお、図１２には、走査電極ＳＣ１～ＳＣｎに下り傾斜波形電圧を印加する途中からデータ電極Ｄ１～Ｄｍに電圧Ｖｄを印加する構成を示しているが、本発明は何らこの構成に限定されない。例えば、走査電極ＳＣ１～ＳＣｎに下り傾斜波形電圧を印加する期間中、データ電極Ｄ１～Ｄｍに電圧Ｖｄを印加してもよい。どのタイミングでデータ電極Ｄ１～Ｄｍに電圧Ｖｄを印加するかは、上述の目的を達成するように適切に設定すればよい。
　以上により、選択初期化サブフィールドであるサブフィールドＳＦ２の初期化期間Ｐｉｆ２における選択初期化動作が終了する。この初期化期間Ｐｉｆ２に発生する上述の駆動電圧波形が、選択初期化波形（第２の選択初期化波形）である。
　なお、電圧Ｖｉ４、電圧Ｖｉ６、電圧Ｖｄおよび電圧Ｖｅは、パネル１０の特性やプラズマディスプレイ装置１００の仕様等に応じて、上述の動作を満たす電圧値に設定する。
　なお、図６に示した走査電極駆動回路３３のミラー積分回路６３の動作を、一時停止した後に再開することで、図１２に示した第１６期間Ｐｉ１６に走査電極ＳＣ１～ＳＣｎに印加する下り傾斜波形電圧を発生することができる。
　続く書込み期間Ｐｗ２および維持期間Ｐｓ２は、実施の形態１に示したサブフィールドＳＦ２の書込み期間Ｐｗ２および維持期間Ｐｓ２と実質的に同じ構成および同じ動作であるので、説明を省略する。
　サブフィールドＳＦ３以降の各サブフィールドでは、初期化期間Ｐｉｆ３～Ｐｉｆ８および書込み期間Ｐｗ３～Ｐｗ８では、サブフィールドＳＦ２の初期化期間Ｐｉｆ２および書込み期間Ｐｗ２と同様の駆動電圧波形を各電極に印加する。また、維持期間Ｐｓ３～Ｐｓ８では、サブフィールドＳＦ２の維持期間Ｐｓ２と同様に輝度重みに応じた数の維持パルスを走査電極ＳＣ１～ＳＣｎと維持電極ＳＵ１～ＳＵｎとに交互に印加する。
　なお、本実施の形態では、強制初期化動作を行うサブフィールドをサブフィールドＳＦ１とする例を説明したが、本発明は何らこの構成に限定されない。強制初期化動作を行うサブフィールドはサブフィールドＳＦ２以降のサブフィールドであってもよい。
　次に、本実施の形態におけるタイミング検出サブフィールドＳＦｏ、ｙ座標検出サブフィールドＳＦｙおよびｘ座標検出サブフィールドＳＦｘについて説明する。
　図１３は、本発明の実施の形態２におけるタイミング検出サブフィールドＳＦｏ、ｙ座標検出サブフィールドＳＦｙおよびｘ座標検出サブフィールドＳＦｘにおいてパネル１０の各電極に印加する駆動電圧波形の一例を概略的に示す図である。
　図１３には、タイミング検出サブフィールドＳＦｏ、ｙ座標検出サブフィールドＳＦｙおよびｘ座標検出サブフィールドＳＦｘにおいて、維持電極ＳＵ１～ＳＵｎ、走査電極ＳＣ１～ＳＣｎ、データ電極Ｄ１～Ｄｍのそれぞれに印加する駆動電圧波形を示す。また、図１３には、タイミング検出サブフィールドＳＦｏの直前のサブフィールドＳＦ８の維持期間Ｐｓ８の一部、およびサブフィールドＳＦ１の一部もあわせて示す。
　タイミング検出サブフィールドＳＦｏは、初期化期間Ｐｉｇｏ、書込み期間Ｐｗｏ、およびタイミング検出期間Ｐｏを有する。
　初期化期間Ｐｉｇｏでは強制初期化動作を行う。なお、初期化期間Ｐｉｇｏでは、画像表示サブフィールドのサブフィールドＳＦ１の初期化期間Ｐｉｅ１とは異なる駆動電圧波形を各電極に印加する。
　初期化期間Ｐｉｇｏの第１８期間Ｐｉ１８では、初期化期間Ｐｉｅ１の第１１期間Ｐｉ１１と同様の駆動電圧波形を各電極に印加する。
　すなわち、維持電極ＳＵ１～ＳＵｎには電圧０（Ｖ）を印加し、データ電極Ｄ１～Ｄｍは電圧０（Ｖ）を印加した後にハイインピーダンス状態にする。
　走査電極ＳＣ１～ＳＣｎには、電圧０（Ｖ）を印加した後に電圧Ｖｉ１を印加し、電圧Ｖｉ１から電圧Ｖｉ２まで緩やかに上昇する上り傾斜波形電圧を印加する。電圧Ｖｉ１は、維持電極ＳＵ１～ＳＵｎに対して放電開始電圧よりも低い電圧に設定する。電圧Ｖｉ２は、維持電極ＳＵ１～ＳＵｎに対して放電開始電圧を超える電圧に設定するとともに、タイミング検出パルスの電圧Ｖｓｏよりも高い電圧に設定する。
　この上り傾斜波形電圧は、初期化期間Ｐｉｅ１の第１１期間Ｐｉ１１で発生した上り傾斜波形電圧と同じ勾配で同じ電圧Ｖｉ２まで上昇する波形形状を有する。
　この上り傾斜波形電圧が上昇する間に、各放電セルの走査電極ＳＣ１～ＳＣｎと維持電極ＳＵ１～ＳＵｎとの間、および走査電極ＳＣ１～ＳＣｎとデータ電極Ｄ１～Ｄｍとの間に、それぞれ微弱な初期化放電が持続して発生する。
　そして、走査電極ＳＣ１～ＳＣｎ上に負極性の壁電圧が蓄積され、データ電極Ｄ１～Ｄｍ上および維持電極ＳＵ１～ＳＵｎ上には正極性の壁電圧が蓄積される。さらに、書込み放電の発生を補助するプライミング粒子が放電セル内に発生する。
　なお、データ電極Ｄ１～Ｄｍは、電圧０（Ｖ）を印加した後にハイインピーダンス状態にしているので、走査電極ＳＣ１～ＳＣｎに印加する電圧が上昇するにつれて、データ電極Ｄ１～Ｄｍの電圧も、電圧０（Ｖ）から徐々に正の方向へ上昇する。
　これにより、走査電極ＳＣ１～ＳＣｎと維持電極ＳＵ１～ＳＵｎとの間の放電が、走査電極ＳＣ１～ＳＣｎとデータ電極Ｄ１～Ｄｍとの間の放電よりも先に発生する。その結果、実施の形態１で説明した理由により、初期化放電が安定に発生する。
　そして、走査電極ＳＣ１～ＳＣｎ上に負極性の壁電圧が蓄積され、データ電極Ｄ１～Ｄｍ上および維持電極ＳＵ１～ＳＵｎ上には正極性の壁電圧が蓄積される。さらに、後続の書込み放電の発生を補助するプライミング粒子が放電セル内に発生する。
　走査電極ＳＣ１～ＳＣｎに印加する電圧が電圧Ｖｉ２に到達したら、走査電極ＳＣ１～ＳＣｎの電圧を、電圧Ｖｉ２よりも低い電圧Ｖｉ３まで一旦下げ、その後、電圧０（Ｖ）に下げる。ただし、本発明は何らこの構成に限定されるものではなく、例えば、電圧Ｖｉ２から電圧０（Ｖ）まで急峻に電圧を下げてもよい。
　初期化期間Ｐｉｇｏの第１９期間Ｐｉ１９、第２０期間Ｐｉ２０では、サブフィールドＳＦ２～ＳＦ８の各初期化期間Ｐｉｆ２～Ｆｉｆ８の第１６期間Ｐｉ１６、第１７期間Ｐｉ１７と同様の駆動電圧波形を各電極に印加する。すなわち、先に第１９期間Ｐｉ１９において走査電極ＳＣ１～ＳＣｎとデータ電極Ｄ１～Ｄｍとの間に初期化放電を発生させ、次に第２０期間Ｐｉ２０において走査電極ＳＣ１～ＳＣｎと維持電極ＳＵ１～ＳＵｎとの間に初期化放電を発生させる。
　第１９期間Ｐｉ１９では、データ電極Ｄ１～Ｄｍに電圧０（Ｖ）を印加し、維持電極ＳＵ１～ＳＵｎにも電圧０（Ｖ）を印加する。走査電極ＳＣ１～ＳＣｎには、放電開始電圧未満となる電圧（例えば、電圧０（Ｖ））から負極性の電圧Ｖｉ４まで下降する下り傾斜波形電圧を印加する。この下り傾斜波形電圧は、初期化期間Ｐｉｆ２の第１６期間Ｐｉ１６で発生した下り傾斜波形電圧と同じ波形形状を有する。すなわち、下り傾斜波形電圧が電圧Ｖｉ４に到達する前に一旦電圧下降を止め、その時点の電圧を維持する（あるいは電圧下降をより緩やかにする）波形形状を有する。
　この下り傾斜波形電圧を走査電極ＳＣ１～ＳＣｎに印加する間に、走査電極ＳＣ１～ＳＣｎとデータ電極Ｄ１～Ｄｍとの間に微弱な初期化放電が発生する。ただし、維持電極ＳＵ１～ＳＵｎに電圧０（Ｖ）が印加されているので、維持電極ＳＵ１～ＳＵｎと走査電極ＳＣ１～ＳＣｎとの間の電圧は放電開始電圧を超えず、維持電極ＳＵ１～ＳＵｎと走査電極ＳＣ１～ＳＣｎとの間に放電は発生しない。
　この初期化放電により、直前の第１８期間Ｐｉ１８においてデータ電極Ｄ１～Ｄｍ上に蓄積された正極性の壁電圧は、過剰な部分が放電され、後続の書込み動作に適した壁電圧に調整される。
　また、放電が一時停止されることで、上述と同様の理由により、壁電圧のばらつきが低減される。
　下り傾斜波形電圧が電圧Ｖｉ４に到達したら、走査電極ＳＣ１～ＳＣｎに印加する電圧を一旦電圧０（Ｖ）にする。
　初期化期間Ｐｉｇｏの第２０期間Ｐｉ２０では、データ電極Ｄ１～Ｄｍには電圧Ｖｄを印加し、維持電極ＳＵ１～ＳＵｎには正極性の電圧Ｖｅを印加する。走査電極ＳＣ１～ＳＣｎには、電圧０（Ｖ）から負極性の電圧Ｖｉ６まで緩やかに下降する下り傾斜波形電圧を印加する。
　維持電極ＳＵ１～ＳＵｎに電圧Ｖｅが印加されているので、この下り傾斜波形電圧を走査電極ＳＣ１～ＳＣｎに印加する間に、走査電極ＳＣ１～ＳＣｎと維持電極ＳＵ１～ＳＵｎとの間に微弱な初期化放電が発生する。
　この初期化放電により、走査電極ＳＣ１～ＳＣｎ上の壁電圧および維持電極ＳＵ１～ＳＵｎ上の壁電圧が弱められる。
　また、初期化期間Ｐｉｆ２の第１７期間Ｐｉ１７において説明した条件を満たすように電圧Ｖｄ、電圧Ｖｉ４、電圧Ｖｉ６の各電圧を設定することで、なおもデータ電極Ｄｋ’上に過剰な正極性の壁電圧が残留している放電セルでは、データ電極Ｄｋ’と走査電極ＳＣ１～ＳＣｎとの間で微弱な放電が発生し、その過剰な壁電圧が消去される。
　下り傾斜波形電圧が電圧Ｖｉ６に到達したら、走査電極ＳＣ１～ＳＣｎに印加する電圧を電圧Ｖｃにする。
　以上により、タイミング検出サブフィールドＳＦｏの初期化期間Ｐｉｇｏにおける強制初期化動作が終了する。そして、この初期化期間Ｐｉｇｏに発生する上述の駆動電圧波形が、強制初期化波形（第４の強制初期化波形）である。この初期化期間Ｐｉｇｏでは、パネル１０の画像表示領域における全ての放電セルで強制的に初期化放電を発生する。各放電セル間には、放電の履歴に応じて壁電圧のばらつきが生じるが、この強制初期化動作により、各放電セルの壁電圧をほぼ均一な状態にすることができる。そして、各放電セル内の壁電圧は、続く書込み期間Ｐｗｏにおける書込み動作に適した壁電圧に調整され、さらに、書込み放電の発生を補助するプライミング粒子が放電セル内に発生する。
　続く書込み期間Ｐｗｏおよびタイミング検出期間Ｐｏは、実施の形態１に示したタイミング検出サブフィールドＳＦｏの書込み期間Ｐｗｏおよびタイミング検出期間Ｐｏと実質的に同じ構成および同じ動作であるので、説明を省略する。
　続いて、ｙ座標検出サブフィールドＳＦｙとｘ座標検出サブフィールドＳＦｘを発生する。
　ｙ座標検出サブフィールドＳＦｙの初期化期間Ｐｉｆｙでは、サブフィールドＳＦ２～ＳＦ８の各初期化期間Ｐｉｆ２～Ｐｉｆ８と同様の選択初期化動作を行う。すなわち、初期化期間Ｐｉｆｙを、初期化期間Ｐｉｆ２～Ｐｉｆ８と同様に第１６期間Ｐｉ１６と第１７期間Ｐｉ１７とで構成する。そして、先に第１６期間Ｐｉ１６において走査電極ＳＣｉとデータ電極Ｄｋとの間に初期化放電を発生させ、次に第１７期間Ｐｉ１７において走査電極ＳＣｉと維持電極ＳＵｉとの間に初期化放電を発生させる。したがって、初期化期間Ｐｉｆｙでは、サブフィールドＳＦ２～ＳＦ８の各初期化期間Ｐｉｆ２～Ｐｉｆ８とほぼ同様の駆動電圧波形（第２の選択初期化波形）を発生して各電極に印加する。
　初期化期間Ｐｉｆｙの第１６期間Ｐｉ１６では、初期化期間Ｐｉｆ２～Ｐｉｆ８の第１６期間Ｐｉ１６と同様の駆動電圧波形を発生し、各電極に印加する。データ電極Ｄ１～Ｄｍには電圧０（Ｖ）を印加し、維持電極ＳＵ１～ＳＵｎにも電圧０（Ｖ）を印加する。走査電極ＳＣ１～ＳＣｎには、放電開始電圧未満となる電圧（例えば、電圧０（Ｖ））から負極性の電圧Ｖｉ４まで下降する途中で一旦下降を停止する下り傾斜波形電圧を印加する。
　初期化期間Ｐｉｆｙの第１７期間Ｐｉ１７では、初期化期間Ｐｉｆ２～Ｐｉｆ８の第１７期間Ｐｉ１７と同様の駆動電圧波形を発生し、各電極に印加する。データ電極Ｄ１～Ｄｍには電圧Ｖｄを印加し、維持電極ＳＵ１～ＳＵｎには電圧０（Ｖ）より高い正極性の電圧Ｖｅを印加する。走査電極ＳＣ１～ＳＣｎには、放電開始電圧未満となる電圧（例えば、電圧０（Ｖ））から負極性の電圧Ｖｉ６まで下降する下り傾斜波形電圧を印加する。
　初期化期間Ｐｉｆｙの直前にあるタイミング検出サブフィールドＳＦｏのタイミング検出期間Ｐｏでは、パネル１０の画像表示領域内にある全ての放電セルにタイミング検出放電が発生するので、初期化期間Ｐｉｆｙでは、第１６期間Ｐｉ１６、第１７期間Ｐｉ１７のいずれにおいても、それら全ての放電セルに微弱な初期化放電が発生する。すなわち、初期化期間Ｐｉｆｙの第１６期間Ｐｉ１６では走査電極ＳＣ１～ＳＣｎとデータ電極Ｄ１～Ｄｍとの間で初期化放電が発生し、初期化期間Ｐｉｆｙの第１７期間Ｐｉ１７では走査電極ＳＣ１～ＳＣｎと維持電極ＳＵ１～ＳＵｎとの間で初期化放電が発生する。また、第１７期間Ｐｉ１７では、なおも過剰な壁電圧が残留した放電セルで、データ電極Ｄｋ’と走査電極ＳＣ１～ＳＣｎとの間に放電が発生する。これにより、走査電極ＳＣ１～ＳＣｎ上の壁電圧および維持電極ＳＵ１～ＳＵｎ上の壁電圧が弱められ、また、直前のタイミング検出放電によってデータ電極Ｄ１～Ｄｍ上に蓄積された正極性の壁電圧の過剰な部分が放電される。
　こうして、パネル１０の画像表示領域内にある全ての放電セルにおいて、壁電圧が、続くｙ座標検出期間Ｐｙにおけるｙ座標検出パターン表示動作に適した壁電圧に調整される。さらに、ｙ座標検出期間Ｐｙにおけ発生する放電の発生を補助するプライミング粒子が放電セル内に発生する。
　また、放電が一時停止されることで、上述と同様の理由により、壁電圧のばらつきが低減される。
　続くｙ座標検出期間Ｐｙは、実施の形態１に示したｙ座標検出サブフィールドＳＦｙのｙ座標検出期間Ｐｙと実質的に同じ構成および同じ動作であるので、説明を省略する。
　次に、ｘ座標検出サブフィールドＳＦｘの初期化期間Ｐｉｈｘでは、タイミング検出サブフィールドＳＦｏの初期化期間Ｐｉｇｏとほぼ同様の強制初期化動作を行う。すなわち、初期化期間Ｐｉｈｘを、初期化期間Ｐｉｇｏと同様に、第２１期間Ｐｉ２１と第２２期間Ｐｉ２２と第２３期間Ｐｉ２３の３つの期間で構成する。したがって、初期化期間Ｐｉｈｘでは、タイミング検出サブフィールドＳＦｏの初期化期間Ｐｉｇｏとほぼ同様の駆動電圧波形を発生して各電極に印加する。
　ただし、第２２期間Ｐｉ２２に発生する下り傾斜波形電圧の到達電位は、負極性の電圧Ｖｉ４よりも電圧値が低い（絶対値が大きい）負極正の電圧Ｖａである。すなわち、第２２期間Ｐｉ２２に発生する下り傾斜波形電圧は、初期化期間Ｐｉｇｏの第１９期間Ｐｉ１９に発生する下り傾斜波形電圧よりも大きい振幅を有する。この点が、初期化期間Ｐｉｇｏの第１９期間Ｐｉ１９に発生する下り傾斜波形電圧とは異なる。したがって、ｘ座標検出サブフィールドＳＦｘの初期化期間Ｐｉｈｘに発生する駆動電圧波形を、第５の強制初期化波形とする。
　初期化期間Ｐｉｈｘの第２１期間Ｐｉ２１では、初期化期間Ｐｉｇｏの第１８期間Ｐｉ１８と同様の駆動電圧波形を各電極に印加する。
　すなわち、維持電極ＳＵ１～ＳＵｎには電圧０（Ｖ）を印加し、データ電極Ｄ１～Ｄｍは電圧０（Ｖ）を印加した後にハイインピーダンス状態にする。
　走査電極ＳＣ１～ＳＣｎには、電圧０（Ｖ）を印加した後に電圧Ｖｉ１を印加し、電圧Ｖｉ１から電圧Ｖｉ２まで緩やかに上昇する上り傾斜波形電圧を印加する。電圧Ｖｉ１は、維持電極ＳＵ１～ＳＵｎに対して放電開始電圧よりも低い電圧に設定する。電圧Ｖｉ２は、維持電極ＳＵ１～ＳＵｎに対して放電開始電圧を超える電圧に設定するとともに、タイミング検出パルスの電圧Ｖｓｏよりも高い電圧に設定する。
　これにより、走査電極ＳＣ１～ＳＣｎと維持電極ＳＵ１～ＳＵｎとの間の放電が、走査電極ＳＣ１～ＳＣｎとデータ電極Ｄ１～Ｄｍとの間の放電よりも先に発生するので、初期化放電が安定に発生する。
　そして、走査電極ＳＣ１～ＳＣｎ上に負極性の壁電圧が蓄積され、データ電極Ｄ１～Ｄｍ上および維持電極ＳＵ１～ＳＵｎ上には正極性の壁電圧が蓄積される。さらに、後続のｘ座標検出期間Ｐｘにおける放電の発生を補助するプライミング粒子が放電セル内に発生する。
　初期化期間Ｐｉｈｘの第２２期間Ｐｉ２２では、初期化期間Ｐｉｇｏの第１９期間Ｐｉ１９に発生する下り傾斜波形電圧と波形形状が類似しており同じ勾配で下降するが、それよりも振幅が大きい下り傾斜波形電圧を走査電極ＳＣ～ＳＣｎに印加する。
　すなわち、データ電極Ｄ１～Ｄｍには電圧０（Ｖ）を印加し、維持電極ＳＵ１～ＳＵｎにも電圧０（Ｖ）を印加する。走査電極ＳＣ１～ＳＣｎには、放電開始電圧未満となる電圧（例えば、電圧０（Ｖ））から負極性の電圧Ｖａ（走査パルスの電圧Ｖａと同電位）まで下降する下り傾斜波形電圧を印加する。そして、この下り傾斜波形電圧は途中で一旦下降を停止する。
　負極性の電圧Ｖａは、負極性の電圧Ｖｉ４よりも電圧値が低い。すなわち、電圧Ｖａの絶対値は電圧Ｖｉ４の絶対値よりも値が大きい。本実施の形態において、電圧Ｖａは、例えば約－２００（Ｖ）であり、電圧Ｖｉ４は、例えば約－１７５（Ｖ）である。
　したがって、第２２期間Ｐｉ２２に発生する下り傾斜波形電圧は、初期化期間Ｐｉｇｏの第１９期間Ｐｉ１９に発生する下り傾斜波形電圧（電圧０（Ｖ）から負極性の電圧Ｖｉ４まで下降する下り傾斜波形電圧）よりも振幅が大きい。この点が、初期化期間Ｐｉｇｏに発生する強制初期化波形（第４の強制初期化波形）とは異なる。
　この下り傾斜波形電圧を走査電極ＳＣ１～ＳＣｎに印加する間に、走査電極ＳＣ１～ＳＣｎとデータ電極Ｄ１～Ｄｍとの間に微弱な初期化放電が発生する。ただし、維持電極ＳＵ１～ＳＵｎに電圧０（Ｖ）が印加されているので、維持電極ＳＵ１～ＳＵｎと走査電極ＳＣ１～ＳＣｎとの間の電圧は放電開始電圧を超えず、維持電極ＳＵ１～ＳＵｎと走査電極ＳＣ１～ＳＣｎとの間に放電は発生しない。
　この初期化放電により、直前の第２１期間Ｐｉ２１においてデータ電極Ｄ１～Ｄｍ上に蓄積された正極性の壁電圧は、過剰な部分が放電され、後続のｘ座標検出期間Ｐｘにおける放電の発生に適した壁電圧に調整される。
　また、放電が一時停止されることで、上述と同様の理由により、壁電圧のばらつきが低減される。
　また、下り傾斜波形電圧の到達電位が、電圧Ｖｉ４よりも低い（絶対値が大きい）電圧Ｖａであるため、第２２期間Ｐｉ２２では、電圧Ｖｉ４まで下降する下り傾斜波形電圧によって発生する放電と比較して、放電の持続時間が長くなる。その結果、データ電極Ｄ１～Ｄｍ上に残留する正極性の壁電圧を、サブフィールドＳＦ１の初期化期間Ｐｉｅ１終了時、またはサブフィールドＳＦ２～ＳＦ８の各初期化期間Ｐｉｆ２～Ｐｉｆ８終了時（あるいは、タイミング検出サブフィールドＳＦｏの初期化期間Ｐｉｇｏ終了時）にデータ電極Ｄ１～Ｄｍ上に残留する正極性の壁電圧よりも低い値に調整することができる。
　初期化期間Ｐｉｈｘの第２３期間Ｐｉ２３では、初期化期間Ｐｉｇｏの第２０期間Ｐｉ２０と同様の駆動電圧波形を各電極に印加する。すなわち、データ電極Ｄ１～Ｄｍには電圧Ｖｄを印加し、維持電極ＳＵ１～ＳＵｎには電圧０（Ｖ）より高い正極性の電圧Ｖｅを印加する。走査電極ＳＣ１～ＳＣｎには、放電開始電圧未満となる電圧（例えば、電圧０（Ｖ））から負極性の電圧Ｖｉ６まで下降する下り傾斜波形電圧を印加する。
　維持電極ＳＵ１～ＳＵｎに電圧Ｖｅが印加されているので、この下り傾斜波形電圧を走査電極ＳＣ１～ＳＣｎに印加する間に、走査電極ＳＣ１～ＳＣｎと維持電極ＳＵ１～ＳＵｎとの間に微弱な初期化放電が発生する。
　この初期化放電により、走査電極ＳＣ１～ＳＣｎ上の壁電圧および維持電極ＳＵ１～ＳＵｎ上の壁電圧が弱められる。
　また、初期化期間Ｐｉｆ２の第１７期間Ｐｉ１７において説明した条件を満たすように電圧Ｖｄ、電圧Ｖｉ４、電圧Ｖｉ６の各電圧を設定することで、なおもデータ電極Ｄｋ’上に過剰な正極性の壁電圧が残留している放電セルでは、データ電極Ｄｋ’と走査電極ＳＣ１～ＳＣｎとの間で微弱な放電が発生し、その過剰な壁電圧が消去される。
　下り傾斜波形電圧が電圧Ｖｉ６に到達したら、走査電極ＳＣ１～ＳＣｎに印加する電圧を電圧Ｖｃにする。
　この初期化期間Ｐｉｈｘに発生する上述の駆動電圧波形が、強制初期化波形（第５の強制初期化波形）である。
　この初期化期間Ｐｉｈｘでは、パネル１０の画像表示領域における全ての放電セルで強制的に初期化放電を発生する。各放電セル間には、放電の履歴に応じて壁電圧のばらつきが生じるが、この強制初期化動作により、各放電セルの壁電圧をほぼ均一な状態にすることができる。
　こうして、パネル１０の画像表示領域内にある全ての放電セルにおいて、壁電圧が、続くｘ座標検出期間Ｐｘにおけるｘ座標検出パターン表示動作に適した壁電圧に調整される。さらに、ｘ座標検出期間Ｐｘにおける放電の発生を補助するプライミング粒子が放電セル内に発生する。
　続くｘ座標検出期間Ｐｘは、実施の形態１に示したｘ座標検出サブフィールドＳＦｘのｘ座標検出期間Ｐｘと実質的に同じ構成および同じ動作であるので、説明を省略する。
　なお、本実施の形態では、ｘ座標検出サブフィールドＳＦｘの初期化期間Ｐｉｈｘの第２２期間Ｐｉ２２において発生する下り傾斜波形電圧の到達電位を、電圧Ｖｉ４よりも低い（絶対値が大きい）電圧Ｖａとし、データ電極Ｄ１～Ｄｍ上に残留する正極性の壁電圧を、画像表示サブフィールドのサブフィールドＳＦ１の初期化期間Ｐｉｅ１終了時、またはサブフィールドＳＦ２～ＳＦ８の各初期化期間Ｐｉｆ２～Ｐｉｆ８終了時（あるいは、タイミング検出サブフィールドＳＦｏの初期化期間Ｐｉｇｏ終了時）にデータ電極Ｄ１～Ｄｍ上に残留する正極性の壁電圧よりも低い値に調整している。
　このように壁電圧を低くすることで、ｘ座標検出サブフィールドＳＦｘのｘ座標検出期間Ｐｘにおいて走査電極ＳＣ１～ＳＣｎに電圧Ｖａｘを印加するときに流れる暗電流を抑制することができる。暗電流を抑制することで壁電荷の減少を抑えることができるので、これにより、ｘ座標検出期間Ｐｘにおける壁電荷の減少を抑制することができる。
　なお、本実施の形態において各電極に印加する電圧値は、例えば、電圧Ｖｉ６＝－１４０（Ｖ）であり、その他の電圧や勾配等の数値は実施の形態１に一例として挙げた数値に等しい。しかし、上述した電圧値や勾配等の具体的な数値は単なる一例に過ぎず、本発明は、各電圧値や勾配等が上述した数値に限定されるものではない。各電圧値や勾配等は、パネルの放電特性やプラズマディスプレイ装置の仕様等にもとづき最適に設定することが望ましい。
　図１４は、本発明の実施の形態２におけるプラズマディスプレイシステムにおいてライトペンの位置座標を検出するときの駆動電圧波形の一例を概略的に示す図である。
　図１４には、画像表示サブフィールドであるサブフィールドＳＦ８に続くタイミング検出サブフィールドＳＦｏ、ｙ座標検出サブフィールドＳＦｙおよびｘ座標検出サブフィールドＳＦｘにおいて、走査電極ＳＣ１、走査電極ＳＣｎ、データ電極Ｄ１、データ電極Ｄｍのそれぞれに印加する駆動電圧波形、座標算出回路５６に入力される座標基準信号、および受光素子５２から出力される受光信号を示す。なお、図１４では、維持電極ＳＵ１～ＳＵｎに印加する駆動電圧波形は省略するが、図１４に示す駆動電圧波形は、図１２、図１３に示した駆動電圧波形と同じものである。
　図１４に示すように、本実施の形態においては、実施の形態１と同様に、発光の間隔が順に時間Ｔｏ０、時間Ｔｏ１、時間Ｔｏ２、時間Ｔｏ３となる連続する５回の発光（これらの発光にもとづき受光素子５２から出力される受光信号）をタイミング検出回路５４が検出することで、時刻ｔｏ１が特定される。
　そして、タイミング検出回路５４は、この時刻ｔｏ１にもとづき座標基準信号を発生する。座標算出回路５６は、この座標基準信号と、受光素子５２から出力される受光信号（ｙ座標検出パターンおよびｘ座標検出パターンによってパネル１０に生じる発光を受光素子５２が受光することで発生する受光信号）から、ライトペン５０の位置座標（ｘ座標、ｙ座標）を算出する。
　なお、これらの動作は、実施の形態１において図１０を用いて説明した動作と同様であるので、詳細な説明は省略する。
　以上示したように、本実施の形態では、実施の形態１に示した波形形状とは異なる波形形状で、初期化期間の駆動電圧波形を発生する。これにより、各放電セル間の壁電圧のばらつきを低減し、各放電セルの壁電圧をより均一な状態にできる。したがって、タイミング検出サブフィールドＳＦｏにおいては、放電発生時のタイミングのばらつきを低減した精度の高いタイミング検出放電を発生することが可能となる。また、ｙ座標検出サブフィールドＳＦｙおよびｘ座標検出サブフィールドＳＦｘにおいては、放電発生時のタイミングのばらつきを低減した精度の高いｙ座標検出パターンおよびｘ座標検出パターンをパネル１０に表示することが可能となる。
　これにより、ライトペン５０は、位置座標（ｘ座標、ｙ座標）をより高精度に算出することが可能となる。したがって、本実施の形態におけるプラズマディスプレイシステム３０では、ライトペン５０の軌跡を正確な位置座標にもとづき描画することができる。
　なお、実施の形態１、２では、プラズマディスプレイ装置とライトペンとの間で無線通信を行う例を説明したが、本発明は何らこの構成に限定されない。例えば、プラズマディスプレイ装置とライトペンとの間を電気ケーブル等によって電気的に接続し、その電気ケーブルを介してライトペンとプラズマディスプレイ装置との間で信号の送受信を行う構成であってもよい。
　なお、本発明の実施の形態では、ｘ座標検出サブフィールドＳＦｘのｘ座標検出期間Ｐｘにおいて、走査電極ＳＣ１～ＳＣｎに電圧Ｖａｘを印加する前に、ｘ座標検出サブフィールドＳＦｘの初期化期間Ｐｉｃｘ（またはＰｉｈｘ）で発生したプライミング粒子を減少させるための期間Ｔｘ０を設けている。期間Ｔｘ０では、電圧Ｖａｘよりも高い電圧Ｖｃを走査電極ＳＣ１～ＳＣｎに印加し、電圧Ｖｄｘよりも低い電圧０（Ｖ）をデータ電極Ｄ１～Ｄｍに印加する。
　この期間Ｔｘ０の間に、ｘ座標検出サブフィールドＳＦｘの初期化期間Ｐｉｃｘ（またはＰｉｈｘ）で発生したプライミング粒子が減少する。プライミング粒子が減少すれば、暗電流を抑制することができるので、壁電荷の減少を抑えることができる。これにより、期間Ｔｘ０を設けない場合と比較して、ｘ座標検出サブフィールドＳＦｘのｘ座標検出期間Ｐｘにおける壁電荷の減少を抑制することができる。
　なお、期間Ｔｘ０の下限は、上述した効果を得られる範囲で設定することが望ましい。本発明の実施の形態では、期間Ｔｘ０を２００μｓｅｃ以上に設定するものとする。また、期間Ｔｘ０の上限は、プライミング粒子が過剰に減少せず、かつ全てのサブフィールドが１フィールドに納まる範囲で設定することが望ましい。本実施の形態では、期間Ｔｘ０を１ｍｓｅｃ以下に設定するものとする。
　さらに、本発明の実施の形態では、ｙ座標検出サブフィールドＳＦｙの後にｘ座標検出サブフィールドＳＦｘを発生している。これにより、サブフィールドＳＦ８の維持期間Ｐｓ８に発生したプライミング粒子がｙ座標検出サブフィールドＳＦｙの期間に減少する。
　これによっても、プライミング粒子の残留量に応じて流れる暗電流を抑制することができるので、ｘ座標検出期間Ｐｘにおける壁電荷の減少を抑制することができる。
　さらに、本発明の実施の形態では、タイミング検出サブフィールドＳＦｏの初期化期間Ｐｉｃｏ、Ｐｉｇｏ、およびｘ座標検出サブフィールドＳＦｘの初期化期間Ｐｉｃｘ、Ｐｉｈｘにおいて、矩形波形電圧による強い初期化放電ではなく、上り傾斜波形電圧および下り傾斜波形電圧による弱い初期化放電を発生して強制初期化動作を行う。そのため、矩形波形電圧による強い初期化放電を発生する場合と比較して、プライミング粒子の発生量を抑制することができる。
　これによっても、プライミング粒子の残留量に応じて流れる暗電流を抑制することができるので、以降の壁電荷の減少を抑制することができる。
　なお、本発明の実施の形態では、１フィールドにおいて、画像表示サブフィールドであるサブフィールドＳＦ１～ＳＦ８が終了した後に、タイミング検出サブフィールドＳＦｏ、ｙ座標検出サブフィールドＳＦｙ、ｘ座標検出サブフィールドＳＦｘの順に発生する例を説明したが、本発明は各サブフィールドの発生順が何らこの順番に限定されるものではない。例えば、１フィールドにおいて、ｘ座標検出サブフィールドＳＦｘの後にｙ座標検出サブフィールドＳＦｙを発生してもよい。あるいは、１フィールドにおいて、ｙ座標検出サブフィールドＳＦｙとｘ座標検出サブフィールドＳＦｘの後に画像表示サブフィールドを発生してもよい。あるいは、１フィールドにおいて、ｙ座標検出サブフィールドＳＦｙとｘ座標検出サブフィールドＳＦｘの間にタイミング検出サブフィールドＳＦｏを発生してもよく、ｘ座標検出サブフィールドＳＦｘの後にタイミング検出サブフィールドＳＦｏを発生してもよい。
　なお、本発明の実施の形態では、画像表示部にプラズマディスプレイパネルを用いたプラズマディスプレイ装置を画像表示装置の一例として挙げて、各動作を説明した。しかし、本発明は、何ら画像表示装置がプラズマディスプレイ装置に限定されるものではない。サブフィールド法によって画像表示部に画像を表示する画像表示システムであれば、上述した構成と同様の構成を適用することで、上述した効果と同様の効果を得ることができる。
　なお、本発明の実施の形態では、ｙ座標検出パターンとして、発光する１本の横線（発光する１つの画素行）が、パネル１０の画像表示領域の上端部（１行目）から下端部（ｎ行目）まで１行ずつ順次移動するパターンを示した。しかし、本発明は、ｙ座標検出パターンが何らこのパターンに限定されるものではない。例えば、ｙ座標検出パターンは、発光する複数本の横線（発光する複数の画素行）が、パネル１０の画像表示領域の上端部（１行目）から下端部（ｎ行目）まで複数行ずつ順次移動するパターンであってもよい。あるいは、ｙ座標検出パターンは、発光する１本の横線（発光する１つの画素行）が、パネル１０の画像表示領域の上端部（１行目）から下端部（ｎ行目）まで１行おきに順次移動するパターンであってもよい。これらの構成では、ｙ座標検出サブフィールドＳＦｙに要する時間を、本実施の形態に示した構成と比較して、短縮することができる。
　また、本発明の実施の形態では、ｘ座標検出パターンとして、発光する１本の縦線（発光する１つの画素列）が、パネル１０の画像表示領域の左端部（１列目の画素列）から右端部（ｍ／３列目の画素列）まで１列ずつ順次移動するパターンを示した。しかし、本発明は、ｘ座標検出パターンが何らこのパターンに限定されるものではない。例えば、ｘ座標検出パターンは、発光する複数本の縦線（発光する複数の画素列）が、パネル１０の画像表示領域の左端部（１列目の画素列）から右端部（ｍ／３列目の画素列）まで複数列ずつ順次移動するパターンであってもよい。あるいは、ｘ座標検出パターンは、発光する１本の縦線（発光する１つの画素列）が、パネル１０の画像表示領域の左端部（１列目の画素列）から右端部（ｍ／３列目の画素列）まで１列おきに順次移動するパターンであってもよい。これらの構成では、ｘ座標検出サブフィールドＳＦｘに要する時間を、本実施の形態に示した構成と比較して、短縮することができる。
　なお、本発明の実施の形態では、１フィールドに、複数の画像表示サブフィールドと位置座標を検出するためのサブフィールドとを有する構成を説明したが、本発明は何らこの構成に限定されるものではない。例えば、使用者がライトペンを使用しないときは、１フィールドを複数の画像表示サブフィールドだけで構成してもよい。
　なお、本発明の実施の形態では、強制初期化動作を、パネルの画像表示領域内にある全ての放電セルに強制的に初期化放電を発生する初期化動作として説明したが、本発明は何らこの構成に限定されない。本発明の実施の形態では、パネルの画像表示領域内にある一部の放電セルにのみ強制初期化波形を印加してその放電セルにのみ強制的に初期化放電を発生する動作も、強制初期化動作に含めるものとする。
　なお、本発明の実施の形態では、描画回路４４をプラズマディスプレイ装置に備えた構成を示したが、本発明は何らこの構成に限定されるものではない。例えば、プラズマディスプレイ装置に接続したコンピュータに描画回路４４に相当する機能を持たせ、そのコンピュータを用いて描画信号を作成する構成であってもよい。
　なお、本実施の形態ではパネルに接触しているときのみ手書き入力ができる接触型のライトペンを画像表示システムに用いる例を説明したが、本発明は何らこの構成に限定されない。パネルに接触していないときでも手書き入力ができる非接触型のライトペンを用いた画像表示システムにおいても、上述した構成と同様の構成を適用することができ、上述した効果と同様の効果を得ることができる。
　なお、図３、図４、図１０、図１２、図１３、図１４、図１５に示した駆動電圧波形は本発明の実施の形態における一例を示したものに過ぎず、本発明は何らこの駆動電圧波形に限定されるものではない。
　また、図５、図６、図７、図８に示した回路構成も本発明の実施の形態における一例を示したものに過ぎず、本発明は何らこれらの回路構成に限定されるものではない。
　なお、本発明における実施の形態に示した各回路ブロックは、実施の形態に示した各動作を行う電気回路として構成されてもよく、あるいは、実施の形態に示した各動作と実質的に同じ動作をするようにプログラミングされたマイクロコンピュータやコンピュータ等を用いて構成されてもよい。
　なお、本発明の実施の形態において示した具体的な数値は、画面サイズが５０インチ、表示電極対１４の数が１０２４のパネル１０の特性にもとづき設定したものであって、単に実施の形態における一例を示したものに過ぎない。本発明はこれらの数値に何ら限定されるものではなく、各数値はパネルの仕様やパネルの特性やプラズマディスプレイ装置の仕様等にあわせて最適に設定することが望ましい。また、これらの各数値は、上述した効果を得られる範囲でのばらつきを許容するものとする。
　本発明は、ライトペンの位置座標を検出するための放電を安定に発生させ、ライトペンの位置座標を精度よく検出することができるので、画像表示装置の駆動方法、画像表示装置、および画像表示システムとして有用である。
　１０　　パネル
　１１　　前面基板
　１２　　走査電極
　１３　　維持電極
　１４　　表示電極対
　１５，２３　　誘電体層
　１６　　保護層
　２１　　背面基板
　２２　　データ電極
　２４　　隔壁
　２５，２５Ｒ，２５Ｇ，２５Ｂ　　蛍光体層
　３０　　プラズマディスプレイシステム
　３１　　画像信号処理回路
　３２　　データ電極駆動回路
　３３　　走査電極駆動回路
　３４　　維持電極駆動回路
　３５　　タイミング発生回路
　４４　　描画回路
　４６　　受信回路
　５０　　ライトペン
　５１，８１　　電力回収回路
　５２　　受光素子
　５４　　タイミング検出回路
　５５，８０　　維持パルス発生回路
　５６　　座標算出回路
　５８　　送信回路
　６０　　傾斜波形電圧発生回路
　６１，６２，６３　　ミラー積分回路
　７０　　走査パルス発生回路
　８５　　一定電圧発生回路
　１００　　プラズマディスプレイ装置
　Ｌｘ　　縦線
　Ｌｙ　　横線
　Ｄｉ１１，Ｄｉ１２，Ｄｉ２１，Ｄｉ２２，Ｄｉ６２　　ダイオード
　Ｌ１１，Ｌ１２，Ｌ２１，Ｌ２２　　インダクタ
　Ｑ１１，Ｑ１２，Ｑ２１，Ｑ２２，Ｑ５５，Ｑ５６，Ｑ５９，Ｑ６９，Ｑ７２，Ｑ８３，Ｑ８４，Ｑ８６，Ｑ８７，Ｑ７１Ｈ１～Ｑ７１Ｈｎ，Ｑ７１Ｌ１～Ｑ７１Ｌｎ，Ｑ９１Ｈ１～Ｑ９１Ｈｍ，Ｑ９１Ｌ１～Ｑ９１Ｌｍ　　スイッチング素子
　Ｃ１０，Ｃ２０，Ｃ６１，Ｃ６２，Ｃ６３　　コンデンサ
　Ｒ６１，Ｒ６２，Ｒ６３　　抵抗
　Ｑ６１，Ｑ６２，Ｑ６３　　トランジスタ
　ＩＮ６１，ＩＮ６２，ＩＮ６３　　入力端子
　Ｅ７１　　電源
　ＳＦｘ　　ｘ座標検出サブフィールド
　ＳＦｙ　　ｙ座標検出サブフィールド
　ＳＦｏ　　タイミング検出サブフィールド
　ＳＦ１～ＳＦ８　　画像表示サブフィールド

Claims (12)

  1. 複数の走査電極および維持電極と複数のデータ電極とを有する画像表示部を備えた画像表示装置の駆動方法であって、
    １フィールドに、画像表示サブフィールド、タイミング検出サブフィールド、ｙ座標検出サブフィールド、およびｘ座標検出サブフィールドを備え、
    前記タイミング検出サブフィールドは、前記放電セルに初期化放電を発生する初期化期間と、前記放電セルに書込み放電を発生する書込み期間と、前記放電セルにタイミング検出放電を発生するタイミング検出期間とを有し、
    前記初期化期間に、前記放電セルに上り傾斜波形電圧を含む強制初期化波形を印加して初期化放電を発生させる
    ことを特徴とする画像表示装置の駆動方法。
  2. 前記上り傾斜波形電圧は、前記タイミング検出期間に前記放電セルに印加するタイミング検出パルスよりも高い電圧まで上昇する
    ことを特徴とする請求項１に記載の画像表示装置の駆動方法。
  3. 前記強制初期化波形は、１つの上り傾斜波形電圧と、２つの下り傾斜波形電圧を含む
    ことを特徴とする請求項１に記載の画像表示装置の駆動方法。
  4. 前記強制初期化波形は、１つの上り傾斜波形電圧と、２つの下り傾斜波形電圧を含み、前記強制初期化波形に含まれる２つの下り傾斜波形電圧の１つは、電圧降下の途中で電圧降下を一時停止し、その後、電圧降下を再開する波形形状である
    ことを特徴とする請求項１に記載の画像表示装置の駆動方法。
  5. 前記強制初期化波形は、１つの上り傾斜波形電圧と、２つの下り傾斜波形電圧を含み、前記強制初期化波形に含まれる２つの下り傾斜波形電圧は、電圧降下終了時の到達電位が互いに異なる
    ことを特徴とする請求項１に記載の画像表示装置の駆動方法。
  6. 前記画像表示サブフィールドは、１つの上り傾斜波形電圧と１つの下り傾斜波形電圧を含む第１の強制初期化波形を前記放電セルに印加して強制初期化動作を行う初期化期間を有するサブフィールドを含み、
    前記タイミング検出サブフィールドの初期化期間では、１つの上り傾斜波形電圧と２つの下り傾斜波形電圧を含む第２の強制初期化波形を前記放電セルに印加して強制初期化動作を行う
    ことを特徴とする請求項１に記載の画像表示装置の駆動方法。
  7. 前記タイミング検出期間において、前記放電セルに３以上のタイミング検出放電を発生するとともに、前記３以上のタイミング検出放電の発生間隔が互いに異なる時間に設定された
    ことを特徴とする請求項１に記載の画像表示装置の駆動方法。
  8. 前記タイミング検出サブフィールドにおいて、前記書込み期間における最後の書込み放電の発生から前記タイミング検出期間における１回目のタイミング検出放電の発生までの時間が、前記タイミング検出期間における前記１回目のタイミング検出放電の発生から２回目のタイミング検出放電の発生までの時間よりも長くなるようにタイミング検出パルスを発生する。
    ことを特徴とする請求項１に記載の画像表示装置の駆動方法。
  9. 複数の走査電極および維持電極と複数のデータ電極とを有する画像表示部と、１フィールドを複数のサブフィールドで構成して前記画像表示部を駆動する駆動回路とを備えた画像表示装置であって、
    前記駆動回路は、
    前記１フィールドに、画像表示サブフィールド、タイミング検出サブフィールド、ｙ座標検出サブフィールド、およびｘ座標検出サブフィールドを備えて前記画像表示部に画像を表示し、
    前記タイミング検出サブフィールドに、前記放電セルに初期化放電を発生する初期化期間と、前記データ電極に書込みパルスを印加するとともに前記走査電極に走査パルスを印加して前記放電セルに書込み放電を発生する書込み期間と、タイミング検出パルスを前記走査電極と前記維持電極とに交互に印加して前記放電セルにタイミング検出放電を発生するタイミング検出期間とを設け、
    前記初期化期間において、前記放電セルに上り傾斜波形電圧を含む強制初期化波形を印加して初期化放電を発生させる
    ことを特徴とする画像表示装置。
  10. 前記駆動回路は、
    前記タイミング検出パルスよりも高い電圧まで上昇する前記上り傾斜波形電圧を発生する
    ことを特徴とする請求項９に記載の画像表示装置。
  11. 前記駆動回路は、
    １つの上り傾斜波形電圧と２つの下り傾斜波形電圧を含む前記強制初期化波形を発生する
    ことを特徴とする請求項９に記載の画像表示装置。
  12. 複数の走査電極および維持電極と複数のデータ電極とを有する画像表示部を有する画像表示装置と、ライトペンと、座標算出回路および描画回路とを備えた画像表示システムであって、
    前記画像表示装置は、
    １フィールドに、画像表示サブフィールド、タイミング検出サブフィールド、ｙ座標検出サブフィールド、およびｘ座標検出サブフィールドを備え、前記タイミング検出サブフィールドは、前記放電セルに初期化放電を発生する初期化期間と、前記放電セルに書込み放電を発生する書込み期間と、前記放電セルにタイミング検出放電を発生するタイミング検出期間とを有し、
    前記初期化期間において、前記放電セルに上り傾斜波形電圧を含む強制初期化波形を印加して初期化放電を発生させ、
    前記ライトペンは、前記タイミング検出サブフィールドにおいて前記画像表示部に生じる発光、前記ｙ座標検出サブフィールドにおいて前記画像表示部に生じる発光、および前記ｘ座標検出サブフィールドにおいて前記画像表示部に生じる発光を受光して受光信号を出力するとともに、前記タイミング検出サブフィールドにおいて前記画像表示部に生じる発光にもとづき座標基準信号を発生し、
    前記座標算出回路は、前記受光信号にもとづき、前記ｙ座標検出サブフィールドにおいて前記画像表示部に生じる発光のうちの前記ライトペンが受光する発光の位置を表す座標、および前記ｘ座標検出サブフィールドにおいて前記画像表示部に生じる発光のうちの前記ライトペンが受光する発光の位置を表す座標を算出し、
    前記描画回路は、前記座標算出回路が算出した座標にもとづく画像を前記画像表示部に表示するための描画信号を作成し、
    前記画像表示装置は、前記描画信号にもとづく画像を前記画像表示部に表示する
    ことを特徴とする画像表示システム。
PCT/JP2013/000413 2012-02-15 2013-01-28 画像表示装置の駆動方法、画像表示装置および画像表示システム WO2013121704A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012-030262 2012-02-15
JP2012030262A JP2015084008A (ja) 2012-02-15 2012-02-15 プラズマディスプレイパネルの駆動方法、プラズマディスプレイ装置およびプラズマディスプレイシステム

Publications (1)

Publication Number Publication Date
WO2013121704A1 true WO2013121704A1 (ja) 2013-08-22

Family

ID=48983846

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2013/000413 WO2013121704A1 (ja) 2012-02-15 2013-01-28 画像表示装置の駆動方法、画像表示装置および画像表示システム

Country Status (2)

Country Link
JP (1) JP2015084008A (ja)
WO (1) WO2013121704A1 (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01234921A (ja) * 1988-03-16 1989-09-20 Fujitsu Ltd ライトペン位置検出装置
JP2001318765A (ja) * 2000-05-10 2001-11-16 Nec Corp プラズマディスプレイパネルの座標位置検出装置および座標位置検出方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01234921A (ja) * 1988-03-16 1989-09-20 Fujitsu Ltd ライトペン位置検出装置
JP2001318765A (ja) * 2000-05-10 2001-11-16 Nec Corp プラズマディスプレイパネルの座標位置検出装置および座標位置検出方法

Also Published As

Publication number Publication date
JP2015084008A (ja) 2015-04-30

Similar Documents

Publication Publication Date Title
WO2013168327A1 (ja) マルチ画面表示装置、マルチ画面表示装置の駆動方法およびマルチ画面表示システム
JP5321763B1 (ja) 画像表示装置の駆動方法、画像表示装置および画像表示システム
JP5252139B1 (ja) 画像表示装置の駆動方法、画像表示装置および画像表示システム
JP5288077B1 (ja) 画像表示装置の駆動方法、画像表示装置および画像表示システム
WO2013187021A1 (ja) 画像表示装置、画像表示装置の駆動方法および画像表示システム
WO2013121704A1 (ja) 画像表示装置の駆動方法、画像表示装置および画像表示システム
WO2013121705A1 (ja) 画像表示装置の駆動方法、画像表示装置および画像表示システム
JP5252140B1 (ja) 画像表示装置の駆動方法、画像表示装置および画像表示システム
JP5288078B1 (ja) 画像表示装置の駆動方法、画像表示装置および画像表示システム
WO2013140713A1 (ja) 画像表示装置の駆動方法、画像表示装置および画像表示システム
WO2013088691A1 (ja) 画像表示装置の駆動方法、画像表示装置、ライトペンおよび画像表示システム
WO2013161144A1 (ja) 画像表示システム、画像表示システムの駆動方法、およびライトペン
JP2014203425A (ja) 電子ペンを備えた画像表示システム
WO2013183264A1 (ja) 画像表示装置、画像表示装置の駆動方法および画像表示システム
WO2014006880A1 (ja) 画像表示装置、画像表示装置の駆動方法および画像表示システム
WO2013125199A1 (ja) 画像表示システム
WO2014045520A1 (ja) 画像表示装置、画像表示装置の駆動方法および画像表示システム
JP2014203061A (ja) 画像表示装置、画像表示装置の駆動方法、および画像表示システム
JP2014203426A (ja) 電子ペンおよび電子ペンを備えた画像表示システム
JP2014010198A (ja) 画像表示装置の駆動方法、画像表示装置および画像表示システム
WO2012102032A1 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
JP2015155931A (ja) 画像表示装置の駆動方法、画像表示装置および画像表示システム
JP2015155930A (ja) 画像表示装置の駆動方法、画像表示装置および画像表示システム
JP2013186457A (ja) 表示装置
JP2013175007A (ja) 画像表示システム

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13749057

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 13749057

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP