WO2013073275A1 - 光電変換素子の製造方法、光電変換素子および光電変換素子モジュール - Google Patents

光電変換素子の製造方法、光電変換素子および光電変換素子モジュール Download PDF

Info

Publication number
WO2013073275A1
WO2013073275A1 PCT/JP2012/073280 JP2012073280W WO2013073275A1 WO 2013073275 A1 WO2013073275 A1 WO 2013073275A1 JP 2012073280 W JP2012073280 W JP 2012073280W WO 2013073275 A1 WO2013073275 A1 WO 2013073275A1
Authority
WO
WIPO (PCT)
Prior art keywords
nitride semiconductor
photoelectric conversion
conversion element
type nitride
semiconductor layer
Prior art date
Application number
PCT/JP2012/073280
Other languages
English (en)
French (fr)
Inventor
佐野　雄一
林　敬司
貴文 端山
Original Assignee
シャープ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シャープ株式会社 filed Critical シャープ株式会社
Publication of WO2013073275A1 publication Critical patent/WO2013073275A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/184—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP
    • H01L31/1844—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP comprising ternary or quaternary compounds, e.g. Ga Al As, In Ga As P
    • H01L31/1848—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP comprising ternary or quaternary compounds, e.g. Ga Al As, In Ga As P comprising nitride compounds, e.g. InGaN, InGaAlN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1892—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof methods involving the use of temporary, removable substrates
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/544—Solar cells from Group III-V materials
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Definitions

  • the present invention relates to a method for manufacturing a photoelectric conversion element, a photoelectric conversion element, and a photoelectric conversion element module.
  • a photoelectric conversion element made of a silicon-based material has a band gap of 1.1 to 1.8 eV, so that it has low sensitivity to light with a short wavelength region of 0.5 ⁇ m or less, which has high energy, and the entire solar spectrum. There is a problem peculiar to materials that the wavelength region of the material cannot be effectively used.
  • the band gap of the nitride semiconductor represented by Al x In y Ga (1-xy) N (0 ⁇ x ⁇ 1, 0 ⁇ y ⁇ 1, 0 ⁇ x + y ⁇ 1) corresponds to the compositions x and y. Thus, it changes within a very wide range of 0.7 eV to 6.0 eV.
  • Such nitride semiconductors have been actively developed as materials for light-emitting elements such as light-emitting diodes (LEDs) and laser diodes (LDs), but nitride semiconductors having the above composition are used as photoelectric conversion elements. When used, such a nitride semiconductor can be used as a material for next-generation photoelectric conversion elements because it can be sensitive to light in a short wavelength region of 0.5 ⁇ m or less. It is attracting a lot of attention.
  • a conventional photoelectric conversion element using a nitride semiconductor has an Al x In y Ga (1-xy) N (0 ) as a light absorption layer under a p-type impurity-doped GaN layer from the light incident side.
  • ⁇ x ⁇ 1, 0 ⁇ y ⁇ 1, and 0 ⁇ x + y ⁇ 1) are provided.
  • An i-type nitride semiconductor layer made of InGaN, AlGaN, AlInGaN, or the like, and a GaN layer doped with an n-type impurity are provided. It has a configuration.
  • Patent Document 1 Japanese Patent Laid-Open No. 2003-318434 discloses a nitride semiconductor buffer layer (not shown) on the [0001] plane of the sapphire substrate 1000, as shown in the schematic cross-sectional view of FIG. After p-type nitride semiconductor layer 6000, i-type nitride semiconductor layer 5000, and n-type nitride semiconductor layer 4000 are stacked in this order, element isolation is performed to form protective film 8000, and then n-type nitride semiconductor layer is formed.
  • the photoelectric conversion element produced by forming the pad electrode 3000 and the support substrate 2000 in 4000, and irradiating the excimer laser beam 60 from the sapphire substrate 1000 side and removing the sapphire substrate 1000 is disclosed.
  • the piezoelectric electric field generated from the difference in lattice constant is It promotes the separation of electron-hole pairs generated by absorbing light in the vicinity of the pi interface and lowers the heterobarrier of the conduction band in the vicinity of the ni interface. Has been.
  • Patent Document 2 Japanese Patent No. 4672753
  • the temperature of the sapphire substrate is returned to room temperature, so that the nitride semiconductor layer is naturally separated from the sapphire substrate.
  • a technique for peeling is disclosed.
  • Patent Document 3 Japanese Patent No. 4599442
  • a first buffer layer made of AlN a second buffer made of Al x Ga 1-x N (0.8 ⁇ s ⁇ 1) on a sapphire substrate.
  • a buffer layer, a semiconductor layer made of a GaN layer or an AlGaInN layer, and a p-type semiconductor layer are formed in this order, and then irradiated with laser light having a wavelength shorter than the wavelength having energy corresponding to the forbidden band width of GaN.
  • Patent Document 2 and Patent Document 3 can be applied to manufacture of a large-area photoelectric conversion element necessary for a photoelectric conversion element module such as a solar cell module.
  • JP 2003-318434 A Japanese Patent No. 4672753 Japanese Patent No. 4599442
  • an object of the present invention is to provide a method for manufacturing a photoelectric conversion element, a photoelectric conversion element, and a photoelectric conversion element module capable of manufacturing a large-area photoelectric conversion element using a nitride semiconductor at low cost. Is to provide.
  • the present invention includes a step of forming a first buffer layer on a first substrate, a step of forming a second buffer layer on the first buffer layer, and an i-type nitride on the second buffer layer.
  • a step of forming a semiconductor layer a step of forming an n-type nitride semiconductor layer on the i-type nitride semiconductor layer, a step of forming a metal layer on the n-type nitride semiconductor layer, and cutting the first substrate Removing using a tool, attaching the second substrate to the metal layer, removing the first buffer layer, and p-type nitriding in the second buffer layer after removing the first buffer layer
  • a step of forming a physical semiconductor layer a physical semiconductor layer.
  • the step of removing the first substrate preferably includes a step of cutting the vicinity of the interface between the first substrate and the first buffer layer with a cutting tool.
  • the cutting tool has a hardness higher than that of the first buffer layer and lower than that of the first substrate.
  • the first buffer layer has a lower hardness than each of the second buffer layer and the first substrate.
  • the first buffer layer is preferably GaAs or AlGaAs.
  • the step of forming the p-type nitride semiconductor layer includes a step of injecting a p-type impurity into a region other than the peripheral region of the second buffer layer.
  • the i-type nitride semiconductor layer may be Al x1 In y1 Gaz1 N (0 ⁇ x1 ⁇ 1, 0 ⁇ y1 ⁇ 1, 0 ⁇ z1 ⁇ 1, x1 + y1 + z1 ⁇ 0. ), And the n-type nitride semiconductor layer includes Al x2 In y2 Gaz2 N (0 ⁇ x2 ⁇ 1, 0 ⁇ y2 ⁇ 1, 0 ⁇ z2 ⁇ 1, x2 + y2 + z2 ⁇ 0). It is preferable that a nitride semiconductor crystal represented by the formula
  • the method for manufacturing a photoelectric conversion element of the present invention further includes a step of forming a metal film containing Ag on the surface of the second substrate.
  • the present invention also provides a metal layer provided on the second substrate, an n-type nitride semiconductor layer provided on the metal layer, and an i-type nitride semiconductor provided on the n-type nitride semiconductor layer. And a second buffer layer and a p-type nitride semiconductor layer provided on the i-type nitride semiconductor layer, and the p-type nitride semiconductor layer is provided in a region other than the peripheral region of the second buffer layer. It is the provided photoelectric conversion element.
  • the second substrate preferably has flexibility.
  • this invention is a photoelectric conversion element module containing said photoelectric conversion element.
  • the present invention it is possible to provide a method for manufacturing a photoelectric conversion element, a photoelectric conversion element, and a photoelectric conversion element module capable of manufacturing a large-area photoelectric conversion element using a nitride semiconductor at low cost.
  • FIG. 3 is a schematic cross-sectional view illustrating an example of a process for forming a mask layer on the first buffer layer shown in FIG. 1.
  • FIG. 6 is a schematic plan view of an example of a p-type nitride semiconductor layer formed in a second buffer layer.
  • FIG. 10 is a schematic cross-sectional view illustrating a method for manufacturing a photoelectric conversion element described in Patent Document 1.
  • a step of forming a first buffer layer 2 on a first substrate 1 is performed.
  • the first buffer layer 2 can be formed on the surface of the first substrate 1 having a large area by, for example, metal organic chemical vapor deposition (MOCVD).
  • MOCVD metal organic chemical vapor deposition
  • substrate 1 of a large area the surface which has an area more than the surface of width 10mm x length 10mm can be mentioned, for example.
  • the material of the first substrate 1 is not particularly limited, but sapphire is preferably used from the viewpoint of producing a photoelectric conversion element at low cost.
  • the first buffer layer 2 is not particularly limited, and for example, GaAs or AlGaAs can be used.
  • the 1st buffer layer 2 can be formed by the thickness of 1 micrometer or more and 2 micrometers or less on the [0001] plane of the sapphire substrate as the 1st board
  • a mask layer 3 having a lattice-like opening may be formed on the surface of the first buffer layer 2.
  • the crystallinity of the nitride semiconductor layer formed on the mask layer 3 tends to be improved. is there.
  • the mask layer 3 for example, SiO 2 or SiN can be used. Moreover, the thickness of the mask layer 3 can be 50 nm or more and 100 nm or less, for example.
  • the second buffer layer 600 can be formed on the first substrate 1 by, for example, the MOCVD (Metal Organic Chemical Vapor Deposition) method.
  • MOCVD Metal Organic Chemical Vapor Deposition
  • the second buffer layer 600 for example, GaN, InGaN, AlGaN, InN, or AlN can be used.
  • the thickness of the second buffer layer 600 can be, for example, 30 nm or more and 50 nm or less.
  • a step of forming an i-type nitride semiconductor layer 500 on the second buffer layer 600 is performed.
  • the i-type nitride semiconductor layer 500 can be formed on the second buffer layer 600 by, for example, the MOCVD method.
  • the i-type nitride semiconductor layer 500 is, for example, a nitride semiconductor represented by the formula of Al x1 In y1 Ga z1 N (0 ⁇ x1 ⁇ 1, 0 ⁇ y1 ⁇ 1, 0 ⁇ z1 ⁇ 1, x1 + y1 + z1 ⁇ 0). Crystals can be used.
  • the i-type nitride semiconductor layer 500 may have a nitride semiconductor crystal MQW (multiple quantum well) structure or SQW (single quantum well) structure.
  • the thickness of the i-type nitride semiconductor layer 500 is preferably 20 nm or more and 400 nm or less. When the thickness of the i-type nitride semiconductor layer 500 is 20 nm or more, the i-type nitride semiconductor layer 500 can sufficiently absorb light such as sunlight and generate photocarriers sufficiently. When the thickness of the i-type nitride semiconductor layer 500 is 400 nm or less, the i-type nitride semiconductor layer 500 does not become too thick, so that an n-type nitride semiconductor layer and a p-type nitride semiconductor layer described later are used. The formed internal electric field tends to be sufficiently applied to the i-type nitride semiconductor layer 500.
  • a more specific example of the i-type nitride semiconductor layer 500 is, for example, a non-doped In 0.1 Ga 0.9 N film having a thickness of 45 nm.
  • the non-doped In 0.1 Ga 0.9 N film is formed, for example, by supplying 10 ⁇ mol of TMG (trimethylgallium), 54 ⁇ mol of TMI (trimethylindium), and 420 mmol of NH 3 (ammonia) to the reactor of the MOCVD apparatus. can do.
  • a quantum well layer made of In 0.2 Ga 0.8 N having a thickness of 3.5 nm and a thickness of 6 nm are formed on the second buffer layer 600.
  • the i-type nitride semiconductor layer 500 may have a buffer layer for relaxing lattice mismatch with an n-type nitride semiconductor layer described later.
  • the buffer layer for example, 20 quantum well layers made of In s Ga 1-s N (s ⁇ 0.1) with a thickness of less than 2 nm and 20 barrier layers made of GaN with a thickness of less than 2 nm are stacked alternately. An MQW structure is used.
  • N-type nitride semiconductor layer 400 can be formed on i-type nitride semiconductor layer 500 by, for example, MOCVD.
  • the n-type nitride semiconductor layer 400 is, for example, a nitride semiconductor represented by the formula of Al x2 In y2 Ga z2 N (0 ⁇ x2 ⁇ 1, 0 ⁇ y2 ⁇ 1, 0 ⁇ z2 ⁇ 1, x2 + y2 + z2 ⁇ 0).
  • a crystal doped with an n-type impurity can be used.
  • the n-type impurity include Si, P, As, or Sb.
  • the n-type nitride semiconductor layer 400 and the i-type nitride semiconductor layer 500 may use nitride semiconductor crystals having the same composition or nitride semiconductor crystals having different compositions.
  • n-type nitride semiconductor layer 400 it is particularly preferable to use an n-type GaN layer in which Si is doped into a GaN crystal.
  • the n-type nitride semiconductor layer 400 preferably has a larger band gap energy than the i-type nitride semiconductor layer 500. In this case, a decrease in the light intensity absorbed by the n-type nitride semiconductor layer 400 can be minimized, and the light intensity of light incident on the i-type nitride semiconductor layer 500 is increased. There is a tendency to generate photo carriers.
  • the n-type impurity concentration in the n-type nitride semiconductor layer 400 is not particularly limited, but is preferably 1 ⁇ 10 18 / cm 3 or more and 1 ⁇ 10 20 / cm 3 or less.
  • the conductivity of n-type nitride semiconductor layer 400 can be increased, and the crystallinity of i-type nitride semiconductor layer 500 is improved without the surface of n-type nitride semiconductor layer 400 being roughened. Tend to be able to.
  • Metal layer 300 can be formed on n-type nitride semiconductor layer 400 by, for example, sputtering or plating.
  • the metal layer 300 includes not only the upper surface of the n-type nitride semiconductor layer 400 but also the n-type nitride semiconductor layer 400, the i-type nitride semiconductor layer 500, the second buffer layer 600, and It is also formed on each side surface of the first buffer layer 2.
  • a specific example of such a metal layer 300 includes a structure in which a Ni layer having a thickness of 40 nm, a Pt layer and an Au layer having a thickness of 200 nm, and an Ag layer having a thickness of 80 nm are stacked in this order.
  • a step of removing the first substrate 1 using the cutting tool 4 is performed.
  • the removal of the first substrate 1 can be performed, for example, by pressing the cutting tool 4 near the interface between the first substrate 1 and the first buffer layer 2 and cutting the vicinity of the interface with the cutting tool 4. it can.
  • the cutting tool 4 for example, a cutting tool made of tungsten carbide or the like can be used.
  • the cutting tool 4 is preferably harder than the first buffer layer 2 and lower in hardness than the first substrate 1. In this case, since the first buffer layer 2 can be easily scraped off by the cutting tool 4, it tends to be easily removed by peeling off the first substrate 1.
  • the first buffer layer 2 preferably has a lower hardness than each of the second buffer layer 600 and the first substrate 1. In this case, since only the first buffer layer 2 can be easily scraped off by the cutting tool 4, it tends to be easily removed by peeling off the first substrate 1.
  • the Knoop hardness of GaN, GaAs, AlGaAs, and sapphire is 850 kg / mm 2 , 730 kg / mm 2 , 430 to 520 kg / mm 2 , and 1500 to 1800 kg / mm 2 , respectively. Therefore, for example, when the first buffer layer 2 is made of GaAs or AlGaAs and the first substrate 1 is made of sapphire, tungsten carbide is provided near the interface between the first buffer layer 2 and the first substrate 1. The first buffer layer 2 can be scraped off by pressing a cutting tool 4 made of
  • the first buffer layer 2 is cut into a size of 5 mm wide by 5 mm long using a cutting tool having a width of 5 mm with a SAICAS (surface and interface cutting machine) manufactured by Daipura Wintes. Can do.
  • SAICAS surface and interface cutting machine
  • the first buffer layer 2 having a width of 5 mm or more can be scraped off.
  • Second substrate 200 can be attached to metal layer 300 using, for example, silver paste.
  • the material of the second substrate 200 is not particularly limited.
  • alumina-based or titanium oxide-based ceramics, mica that is lighter than ceramics, and the like can be used. It is preferable to use a substrate having In this case, a flexible photoelectric conversion element can be manufactured.
  • the method further includes a step of forming a metal film containing Ag on the surface of the second substrate 200.
  • a metal film can be used as a protective film for the second substrate 200 when the first buffer layer 2 is removed with aqua regia in a process described later.
  • a protective film of AgCl is formed by aqua regia, and the second substrate 200 tends to remain without being removed.
  • the metal film may be used as a wiring connection portion. it can.
  • the first buffer layer 2 can be removed by aqua regia or plasma etching, for example.
  • the mask layer 3 is formed on the 1st buffer layer 2, it is preferable to remove the 1st buffer layer 2 by plasma etching.
  • a step of forming a p-type nitride semiconductor layer 602 in the second buffer layer 600 is performed.
  • the p-type nitride semiconductor layer 602 uses, for example, the mask 5 having a pattern for masking the peripheral region of the second buffer layer 600 as an ion implantation mask, and the ions 6 of the p-type impurity are used as the second buffer layer 600.
  • the second buffer layer 600 can be formed by annealing.
  • the p-type nitride semiconductor layer 602 can be formed in a region other than the peripheral region of the second buffer layer 600.
  • the acceleration energy of the p-type impurity ions 6 can be set to, for example, 30 keV.
  • the p-type impurity concentration in the p-type nitride semiconductor layer 602 is not particularly limited, but is preferably, for example, from 1 ⁇ 10 17 / cm 3 to 2 ⁇ 10 19 / cm 3 .
  • the annealing of the second buffer layer 600 is preferably performed for 5 minutes in a nitrogen atmosphere at 800 ° C., for example.
  • magnesium ions as p-type impurity ions 6 are implanted into regions other than the peripheral region of the second buffer layer 600 at an acceleration energy of about 30 keV, and are performed at 800 ° C. for 5 minutes in a nitrogen atmosphere.
  • a p-type nitride semiconductor layer 602 having a magnesium concentration of p-type impurities of about 1 ⁇ 10 19 pieces / cm 3 can be formed.
  • the p-type nitride semiconductor layer 602 is preferably formed in a region other than the peripheral region of the second buffer layer 600. In this case, current leakage at the end face of the photoelectric conversion element can be avoided.
  • Transparent electrode layer 700 can be formed on p-type nitride semiconductor layer 602 by, for example, magnetron sputtering or ion plating.
  • the material of the transparent electrode layer 700 is not particularly limited, but it is preferable to use a single-layer or multi-layer stack made of an oxide of at least one metal selected from the group consisting of zinc, indium, tin and magnesium. .
  • the transparent electrode layer 700 include zinc oxide doped with 2% aluminum having a thickness of 320 nm.
  • a current collecting electrode may be formed on the transparent electrode layer 700.
  • the collector electrode for example, a comb-shaped collector electrode made of at least one selected from the group consisting of nickel, platinum, gold and silver can be formed.
  • the large-area photoelectric conversion element 100 As described above, the large-area photoelectric conversion element 100 according to the embodiment which is an example of the photoelectric conversion element of the present invention can be manufactured.
  • the photoelectric conversion element 100 includes a second substrate 200, a metal layer 300 provided on the second substrate 200, and an n-type nitride semiconductor layer 400 provided on the metal layer 300.
  • a p-type nitride semiconductor layer 602 is provided in a region other than the peripheral region of the second buffer layer 600.
  • the photoelectric conversion element 100 In the photoelectric conversion element 100, light that enters from the transparent electrode layer 700 side, passes through the transparent electrode layer 700 and the p-type nitride semiconductor layer 602, and reaches the i-type nitride semiconductor layer 500 is used as a light absorption layer.
  • the i-type nitride semiconductor layer 500 is absorbed.
  • the carriers generated in the i-type nitride semiconductor layer 500 can be taken out of the photoelectric conversion element 100 from the metal layer 300 and the transparent electrode layer 700.
  • the metal layer 300 can function as a reflective layer that reflects light transmitted through the n-type nitride semiconductor layer 400 toward the i-type nitride semiconductor layer 500.
  • the photoelectric conversion element module 101 can be manufactured by electrically connecting a plurality of large-area photoelectric conversion elements 100 manufactured as described above. .
  • a photoelectric conversion element module 101 illustrated in FIG. 13 includes a frame 10 provided with a back plate 11, a plurality of photoelectric conversion elements 100 arranged in an array in the frame 10, and the photoelectric conversion elements 100 in electrical series. Or the wiring 12 connected in parallel is provided.
  • the frame 10 includes a sealing material 13 and a protective material 14 for protecting the photoelectric conversion element 100 and the wiring 12 from the external environment and external impact.
  • serial number and the parallel number of the photoelectric conversion elements 100 can be determined according to the rated voltage and the rated current of the photoelectric conversion element module 101.
  • the shape of the frame body 10 is not particularly limited, and may be, for example, a polygonal shape, a circular shape, an elliptical shape, or the like other than the quadrangular shape described above.
  • the photoelectric conversion element module 101 can be configured by reducing the weight by mounting the photoelectric conversion element 100 on a curved surface of a vehicle body or the like.
  • the removal of the first substrate 1 having a large area used for the growth of the i-type nitride semiconductor layer 500 and the n-type nitride semiconductor layer 400 is conventionally performed.
  • the cutting tool 4 is used instead of laser irradiation or substrate temperature change. Therefore, even when a large-area substrate is used as the first substrate 1, the removal of the first substrate 1 can be performed more easily and at a lower cost than in the past.
  • the photoelectric conversion element module 101 using it can be manufactured at low cost.
  • the first substrate 1 is not an expensive nitride semiconductor substrate but a reusable and relatively inexpensive sapphire substrate, a large-area photoelectric conversion element 100 can be manufactured at a lower cost. can do.
  • the photoelectric conversion element 100 of the embodiment uses the i-type nitride semiconductor layer 500 made of a nitride semiconductor crystal as the light absorption layer, the light absorption rate is very high compared to Si and the like.
  • the conversion element 100 can be formed thinner than before. Therefore, the degree of freedom in selecting the second substrate 200 is improved, and the flexible and lightweight photoelectric conversion element 100 and photoelectric conversion element module 101 can be formed.
  • the present invention can be used for a method for manufacturing a photoelectric conversion element, a photoelectric conversion element, and a photoelectric conversion element module, and can be particularly preferably used for manufacturing a solar cell and a solar cell module.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Photovoltaic Devices (AREA)

Abstract

　第１の基板（１）上に、第１のバッファ層（２）、第２のバッファ層（６００）、ｉ型窒化物半導体層（５００）およびｎ型窒化物半導体層（４００）を形成し、第１の基板（１）を切削工具（４）を用いて除去する光電変換素子（１００）の製造方法、光電変換素子（１００）および光電変換素子モジュール（１０１）である。

Description

光電変換素子の製造方法、光電変換素子および光電変換素子モジュール
　本発明は、光電変換素子の製造方法、光電変換素子および光電変換素子モジュールに関する。
　シリコン系材料からなる光電変換素子は、そのバンドギャップが１．１～１．８ｅＶであるため、エネルギーの高い０．５μｍ以下の短波長領域の光に対して感度が小さく、太陽光スペクトルの全ての波長領域を有効に活用できないという材料固有の課題が存在していた。
　一方、ＡｌxＩｎyＧａ(1-x-y)Ｎ（０≦ｘ≦１、０≦ｙ≦１、０＜ｘ＋ｙ≦１）で表される窒化物半導体のバンドギャップは、組成ｘおよびｙに対応して０．７ｅＶ～６．０ｅＶという極めて広い範囲で変化する。このような窒化物半導体は、発光ダイオード（ＬＥＤ）およびレーザーダイオード（ＬＤ）等の発光素子用の材料として開発が盛んに行われてきたが、上記の組成を有する窒化物半導体を光電変換素子に用いた場合には、０．５μｍ以下の短波長領域の光に対しても感度を持たせることできるようになることから、このような窒化物半導体は、次世代の光電変換素子用の材料として大変注目されている。
　窒化物半導体を用いた従来の光電変換素子は、光の入射側から、ｐ型不純物がドープされたＧａＮ層の下に、光吸収層として、ＡｌxＩｎyＧａ(1-x-y)Ｎ（０≦ｘ≦１、０≦ｙ≦１、０＜ｘ＋ｙ≦１）の式で表わされる、ＩｎＧａＮ、ＡｌＧａＮまたはＡｌＩｎＧａＮなどからなるｉ型窒化物半導体層、およびｎ型不純物をドープしたＧａＮ層が設けられた構成を有している。
　たとえば特許文献１（特開２００３－３１８４３４号公報）には、図１４の模式的断面図に示すように、サファイア基板１０００の[０００１]面上に、窒化物半導体バッファ層（図示せず）、ｐ型窒化物半導体層６０００、ｉ型窒化物半導体層５０００、およびｎ型窒化物半導体層４０００をこの順序で積層し、素子分離を行ない、保護膜８０００を形成した後、ｎ型窒化物半導体層４０００にパッド電極３０００および支持基板２０００を形成し、サファイア基板１０００側からエキシマレーザー光６０を照射してサファイア基板１０００を除去することによって作製した光電変換素子が開示されている。
　このような構成を有する光電変換素子は、ｎ型窒化物半導体層からｐ型窒化物半導体に向かう積層方向を[０００-１]方向に一致させることにより、格子定数の違いから生ずる圧電電界が、ｐ－ｉ界面近傍において光を吸収して発生した電子－正孔対の分離を促進しかつｎ－ｉ界面近傍において伝導帯のヘテロ障壁を低くする方向に発生するため、高い変換効率を発現するとされている。
　しかしながら、このような光電変換素子については、大面積のものを作製することが困難であることから、比較的小面積の光電変換素子を多数実装して太陽電池モジュールなどの光電変換素子モジュールを作製する必要があった。
　また、たとえば特許文献２（特許第４６７２７５３号公報）には、サファイア基板上に窒化物半導体層を積層した後、サファイア基板の温度を常温に戻すことによって、窒化物半導体層をサファイア基板から自然に剥離する技術が開示されている。
　さらに、たとえば特許文献３（特許第４５９９４４２号公報）には、サファイア基板上に、ＡｌＮからなる第１のバッファ層、ＡｌxＧａ1-xＮ（０．８≦ｓ＜１）からなる第２のバッファ層、ＧａＮ層またはＡｌＧａＩｎＮ層からなる半導体層、およびｐ型半導体層をこの順に成膜した後、ＧａＮの禁制帯幅に相当するエネルギーを有する波長よりも波長が短いレーザー光を照射することによって、サファイア基板を剥離する技術が開示されている。
　しかしながら、特許文献２および特許文献３に記載のいずれの技術も、太陽電池モジュールなどの光電変換素子モジュールに必要な大面積の光電変換素子の作製に適用できるものではない。
特開２００３－３１８４３４号公報 特許第４６７２７５３号公報 特許第４５９９４４２号公報
　上記の事情に鑑みて、本発明の目的は、窒化物半導体を用いた大面積の光電変換素子を低コストで製造することが可能な光電変換素子の製造方法、光電変換素子および光電変換素子モジュールを提供することにある。
　本発明は、第１の基板上に第１のバッファ層を形成する工程と、第１のバッファ層上に第２のバッファ層を形成する工程と、第２のバッファ層上にｉ型窒化物半導体層を形成する工程と、ｉ型窒化物半導体層上にｎ型窒化物半導体層を形成する工程と、ｎ型窒化物半導体層上に金属層を形成する工程と、第１の基板を切削工具を用いて除去する工程と、金属層に第２の基板を貼り付ける工程と、第１のバッファ層を除去する工程と、第１のバッファ層の除去後に第２のバッファ層にｐ型窒化物半導体層を形成する工程と、を含む、光電変換素子の製造方法である。
　ここで、本発明の光電変換素子の製造方法において、第１の基板を除去する工程は、第１の基板と第１のバッファ層との界面近傍を切削工具で切削する工程を含むことが好ましい。
　また、本発明の光電変換素子の製造方法において、切削工具は、第１のバッファ層よりも硬度が高く、第１の基板よりも硬度が低いことが好ましい。
　また、本発明の光電変換素子の製造方法において、第１のバッファ層は、第２のバッファ層および第１の基板のそれぞれよりも硬度が低いことが好ましい。
　また、本発明の光電変換素子の製造方法において、第１のバッファ層は、ＧａＡｓまたはＡｌＧａＡｓであることが好ましい。
　また、本発明の光電変換素子の製造方法において、ｐ型窒化物半導体層を形成する工程は、第２のバッファ層の周辺領域以外の領域にｐ型不純物を注入する工程を含むことが好ましい。
　また、本発明の光電変換素子の製造方法において、ｉ型窒化物半導体層は、Ａｌx1Ｉｎy1Ｇａz1Ｎ（０≦ｘ１≦１、０≦ｙ１≦１、０≦ｚ１≦１、ｘ１＋ｙ１＋ｚ１≠０）の式で表わされる窒化物半導体結晶を含み、ｎ型窒化物半導体層は、Ａｌx2Ｉｎy2Ｇａz2Ｎ（０≦ｘ２≦１、０≦ｙ２≦１、０≦ｚ２≦１、ｘ２＋ｙ２＋ｚ２≠０）の式で表わされる窒化物半導体結晶を含むことが好ましい。
　また、本発明の光電変換素子の製造方法は、第２の基板の表面にＡｇを含む金属膜を形成する工程をさらに含むことが好ましい。
　また、本発明は、第２の基板上に設けられた金属層と、金属層上に設けられたｎ型窒化物半導体層と、ｎ型窒化物半導体層上に設けられたｉ型窒化物半導体層と、ｉ型窒化物半導体層上に設けられた第２のバッファ層およびｐ型窒化物半導体層と、を備え、第２のバッファ層の周辺領域以外の領域にｐ型窒化物半導体層を設けた光電変換素子である。
　ここで、本発明の光電変換素子において、第２の基板は可撓性を有することが好ましい。
　さらに、本発明は、上記の光電変換素子を含む光電変換素子モジュールである。
　本発明によれば、窒化物半導体を用いた大面積の光電変換素子を低コストで製造することが可能な光電変換素子の製造方法、光電変換素子および光電変換素子モジュールを提供することができる。
実施の形態の光電変換素子の製造方法の製造工程の一部を図解する模式的な断面図である。 実施の形態の光電変換素子の製造方法の製造工程の他の一部を図解する模式的な断面図である。 実施の形態の光電変換素子の製造方法の製造工程の他の一部を図解する模式的な断面図である。 実施の形態の光電変換素子の製造方法の製造工程の他の一部を図解する模式的な断面図である。 実施の形態の光電変換素子の製造方法の製造工程の他の一部を図解する模式的な断面図である。 実施の形態の光電変換素子の製造方法の製造工程の他の一部を図解する模式的な断面図である。 実施の形態の光電変換素子の製造方法の製造工程の他の一部を図解する模式的な断面図である。 実施の形態の光電変換素子の製造方法の製造工程の他の一部を図解する模式的な断面図である。 実施の形態の光電変換素子の製造方法の製造工程の他の一部を図解する模式的な断面図である。 実施の形態の光電変換素子の製造方法の製造工程の他の一部を図解する模式的な断面図である。 図１に示す第１のバッファ層上にマスク層を形成する工程の一例を図解する模式的な断面図である。 第２のバッファ層に形成されたｐ型窒化物半導体層の一例の模式的な平面図である。 実施の形態の光電変換素子モジュールの模式的な構成図である。 特許文献１に記載の光電変換素子の作製方法を図解する模式的な断面図である。
　以下、本発明の光電変換素子の製造方法の一例である実施の形態の光電変換素子の製造方法について説明する。なお、本発明の図面において、同一の参照符号は、同一部分または相当部分を表わすものとする。
　まず、図１の模式的断面図に示すように、第１の基板１上に第１のバッファ層２を形成する工程を行なう。第１のバッファ層２は、たとえば有機金属気相成長（ＭＯＣＶＤ：Metal　Organic　Chemical　Vapor　Deposition）法によって、大面積の第１の基板１の表面上に形成することができる。なお、大面積の第１の基板１の表面としては、たとえば、幅１０ｍｍ×長さ１０ｍｍの表面以上の面積を有する表面を挙げることができる。
　第１の基板１の材質は、特に限定されないが、低コストで光電変換素子を作製する観点からは、サファイアを用いることが好ましい。
　また、第１のバッファ層２も、特に限定されないが、たとえばＧａＡｓまたはＡｌＧａＡｓなどを用いることができる。また、第１のバッファ層２は、たとえば、第１の基板１としてのサファイア基板の[０００１]面上に１μｍ以上２μｍ以下の厚さで形成することができる。
　なお、図１１の模式的断面図に示すように、第１のバッファ層２の表面上に、たとえば、格子状の開口部を有するマスク層３を形成してもよい。第１のバッファ層２の表面上に格子状の開口部を有するマスク層３を形成した場合には、マスク層３上に形成される窒化物半導体層の結晶性を向上することができる傾向にある。
　マスク層３としては、たとえば、ＳｉＯ2またはＳｉＮなどを用いることができる。また、マスク層３の厚さは、たとえば、５０ｎｍ以上１００ｎｍ以下とすることができる。
　次に、図２の模式的断面図に示すように、第１のバッファ層２上に第２のバッファ層６００を形成する工程を行なう。第２のバッファ層６００は、たとえばＭＯＣＶＤ（Metal　Organic　Chemical　Vapor　Deposition）法によって、第１の基板１上に形成することができる。
　第２のバッファ層６００としては、たとえば、ＧａＮ、ＩｎＧａＮ、ＡｌＧａＮ、ＩｎＮまたはＡｌＮなどを用いることができる。また、第２のバッファ層６００の厚さは、たとえば、３０ｎｍ以上５０ｎｍ以下とすることができる。
　次に、図３の模式的断面図に示すように、第２のバッファ層６００上にｉ型窒化物半導体層５００を形成する工程を行なう。ｉ型窒化物半導体層５００は、たとえばＭＯＣＶＤ法によって、第２のバッファ層６００上に形成することができる。
　ｉ型窒化物半導体層５００としては、たとえば、Ａｌx1Ｉｎy1Ｇａz1Ｎ（０≦ｘ１≦１、０≦ｙ１≦１、０≦ｚ１≦１、ｘ１＋ｙ１＋ｚ１≠０）の式で表わされる窒化物半導体結晶を用いることができる。また、ｉ型窒化物半導体層５００は、窒化物半導体結晶のＭＱＷ（多重量子井戸）構造またはＳＱＷ（単一量子井戸）構造を有していてもよい。
　ｉ型窒化物半導体層５００の厚さは、２０ｎｍ以上４００ｎｍ以下であることが好ましい。ｉ型窒化物半導体層５００の厚さが２０ｎｍ以上である場合には、ｉ型窒化物半導体層５００が太陽光などの光を十分に吸収してフォトキャリアを十分に発生させることができる。ｉ型窒化物半導体層５００の厚さが４００ｎｍ以下である場合には、ｉ型窒化物半導体層５００が厚くなりすぎないため、後述するｎ型窒化物半導体層とｐ型窒化物半導体層とによって形成される内部電界がｉ型窒化物半導体層５００に十分に印加される傾向にある。
　ｉ型窒化物半導体層５００のより具体的な例としては、たとえば、厚さ４５ｎｍのノンドープのＩｎ0.1Ｇａ0.9Ｎ膜が挙げられる。ノンドープのＩｎ0.1Ｇａ0.9Ｎ膜は、たとえば、ＴＭＧ（トリメチルガリウム）を１０μｍｏｌ、ＴＭＩ（トリメチルインジウム）を５４μｍｏｌ、およびＮＨ3（アンモニア）を４２０ｍｍｏｌの供給量でＭＯＣＶＤ装置の反応炉に供給するによって形成することができる。
　ｉ型窒化物半導体層５００のより具体的な他の例としては、たとえば、第２のバッファ層６００上に、厚さ３．５ｎｍのＩｎ0.2Ｇａ0.8Ｎからなる量子井戸層と、厚さ６ｎｍのＧａＮからなる障壁層とが交互に６層積層されたＭＱＷ構造が挙げられる。なお、この場合に量子井戸層と障壁層との交互積層数は６層に限定されないことは言うまでもない。
　また、ｉ型窒化物半導体層５００は、後述するｎ型窒化物半導体層との格子不整合を緩和するための緩衝層を有していてもよい。緩衝層としては、たとえば、厚さ２ｎｍ未満のＩｎsＧａ1-sＮ（ｓ＜０．１）からなる量子井戸層と、厚さ２ｎｍ未満のＧａＮから成る障壁層とが交互に２０層積層されたＭＱＷ構造が挙げられる。
　次に、図４の模式的断面図に示すように、ｉ型窒化物半導体層５００上にｎ型窒化物半導体層４００を形成する工程を行なう。ｎ型窒化物半導体層４００は、たとえばＭＯＣＶＤ法によって、ｉ型窒化物半導体層５００上に形成することができる。
　ｎ型窒化物半導体層４００としては、たとえば、Ａｌx2Ｉｎy2Ｇａz2Ｎ（０≦ｘ２≦１、０≦ｙ２≦１、０≦ｚ２≦１、ｘ２＋ｙ２＋ｚ２≠０）の式で表わされる窒化物半導体結晶にｎ型不純物をドープしたものを用いることができる。ｎ型不純物としては、たとえば、Ｓｉ、Ｐ、ＡｓまたはＳｂなどが挙げられる。なお、ｎ型窒化物半導体層４００とｉ型窒化物半導体層５００とは同一の組成の窒化物半導体結晶を用いてもよく、異なる組成の窒化物半導体結晶を用いてもよいことは言うまでもない。
　ｎ型窒化物半導体層４００としては、なかでも、ＳｉがＧａＮ結晶にドープされたｎ型ＧａＮ層を用いることが好ましい。
　ｎ型窒化物半導体層４００は、ｉ型窒化物半導体層５００よりも大きなバンドギャップエネルギーを有していることが好ましい。この場合には、ｎ型窒化物半導体層４００によって吸収される光強度の減少を最小限にすることができ、ｉ型窒化物半導体層５００に入射する光の光強度が大きくなるため、多くのフォトキャリアが発生する傾向にある。
　ｎ型窒化物半導体層４００におけるｎ型不純物濃度は、特に限定されないが、１×１０18個／ｃｍ3以上１×１０20個／ｃｍ3以下であることが好ましい。この場合には、ｎ型窒化物半導体層４００の導電率を高くすることができるとともに、ｎ型窒化物半導体層４００の表面が荒れることなく、ｉ型窒化物半導体層５００の結晶性を向上することができる傾向にある。
　次に、図５の模式的断面図に示すように、ｎ型窒化物半導体層４００上に金属層３００を形成する工程を行なう。金属層３００は、たとえばスパッタ法またはメッキ法によって、ｎ型窒化物半導体層４００上に形成することができる。なお、本実施の形態においては、金属層３００は、ｎ型窒化物半導体層４００の上面だけでなく、ｎ型窒化物半導体層４００、ｉ型窒化物半導体層５００、第２のバッファ層６００および第１のバッファ層２のそれぞれの側面にも形成されている。
　このような金属層３００の具体的な例としては、厚さ４０ｎｍのＮｉ層、厚さ２００ｎｍのＰｔ層およびＡｕ層、ならびに厚さ８０ｎｍのＡｇ層をこの順序に積層した構成が挙げられる。
　次に、図６の模式的断面図に示すように、第１の基板１を切削工具４を用いて除去する工程を行なう。第１の基板１の除去は、たとえば第１の基板１と第１のバッファ層２との界面近傍に切削工具４を押し当てて、当該界面近傍を切削工具４で切削することにより行なうことができる。切削工具４としては、たとえばタングステンカーバイトなどからなる切削工具を用いることができる。
　切削工具４は、第１のバッファ層２よりも硬度が高く、第１の基板１よりも硬度が低いことが好ましい。この場合には、切削工具４で第１のバッファ層２を容易に削り取ることができるため、第１の基板１の剥離による除去が容易となる傾向にある。
　また、第１のバッファ層２は、第２のバッファ層６００および第１の基板１のそれぞれよりも硬度が低いことが好ましい。この場合には、切削工具４で第１のバッファ層２のみを容易に削り取ることができるため、第１の基板１の剥離による除去が容易となる傾向にある。
　ＧａＮ、ＧａＡｓ、ＡｌＧａＡｓ、サファイアのヌープ硬度は、それぞれ、８５０ｋｇ／ｍｍ2、７３０ｋｇ／ｍｍ2、４３０～５２０ｋｇ／ｍｍ2、および１５００～１８００ｋｇ／ｍｍ2である。したがって、たとえば、第１のバッファ層２がＧａＡｓまたはＡｌＧａＡｓからなり、第１の基板１がサファイアからなる場合には、第１のバッファ層２と第１の基板１との界面近傍にタングステンカーバイトからなる切削工具４を押し当てて、第１のバッファ層２を削り取ることができる。
　より具体的には、ダイプラ・ウィンテス社製ＳＡＩＣＡＳ(表面および界面切削加工装置)で、幅５ｍｍの切削工具を用いて、第１のバッファ層２を幅５ｍｍ×長さ５ｍｍの大きさに削り取ることができる。なお、幅のより広い切削工具を用いた場合には、幅５ｍｍ以上の第１のバッファ層２を削り取ることができる。
　次に、図７の模式的断面図に示すように、金属層３００に第２の基板２００を貼り付ける工程を行なう。第２の基板２００は、たとえば銀ペーストなどを用いて金属層３００に貼り付けることができる。
　第２の基板２００の材質は、特に限定されないが、たとえば、アルミナ系または酸化チタン系のセラミック、セラミックよりも軽量である雲母などを用いることができるが、なかでも耐熱性樹脂等の可撓性を有する基板を用いることが好ましい。この場合には、可撓性を有する光電変換素子を作製することができる。
　第２の基板２００の表面にＡｇを含む金属膜を形成する工程をさらに含むことが好ましい。この場合には、後述する工程において、第１のバッファ層２を王水で除去する場合に、金属膜を第２の基板２００の保護膜として用いることができる。たとえば、第２の基板２００の表面にＡｇ膜を形成した場合には、王水によって、ＡｇＣｌの保護膜が形成されて、第２の基板２００を除去せずに残すことができる傾向にある。また、第２の基板２００の表面にＡｇを含む金属膜が形成された場合には、後述するように、光電変換素子をモジュール化する場合に、当該金属膜を配線の接続部とすることができる。
　次に、図８の模式的断面図に示すように、第１のバッファ層２を除去する工程を行なう。第１のバッファ層２は、たとえば王水またはプラズマエッチングなどによって除去することができる。なお、図１１に示すように、第１のバッファ層２上にマスク層３が形成されている場合には、プラズマエッチングにより第１のバッファ層２を除去することが好ましい。
　次に、図９の模式的断面図に示すように、第１のバッファ層２の除去後に、第２のバッファ層６００にｐ型窒化物半導体層６０２を形成する工程を行なう。ここで、ｐ型窒化物半導体層６０２は、たとえば、第２のバッファ層６００の周辺領域をマスクするパターンを有するマスク５をイオン注入マスクとして、ｐ型不純物のイオン６を第２のバッファ層６００にイオン注入し、その後、第２のバッファ層６００をアニールすることによって形成することができる。これにより、たとえば図１２の模式的平面図に示すように、第２のバッファ層６００の周辺領域以外の領域に、ｐ型窒化物半導体層６０２を形成することができる。
　ｐ型不純物のイオン６としては、たとえばマグネシウムのイオンなどを用いることができる。また、ｐ型不純物のイオン６の加速エネルギーは、たとえば３０ｋｅＶとすることができる。また、ｐ型窒化物半導体層６０２におけるｐ型不純物濃度は、特に限定されないが、たとえば１×１０17個／ｃｍ3以上２×１０19個／ｃｍ3以下とすることが好ましい。
　また、第２のバッファ層６００のアニールは、たとえば、８００℃の窒素雰囲気で、５分間行なうことが好ましい。
　より具体的には、第２のバッファ層６００の周辺領域以外の領域に、約３０ｋｅＶの加速エネルギーでｐ型不純物のイオン６としてのマグネシウムイオンをイオン注入し、窒素雰囲気中、８００℃で５分間アニールを行なうことによって、ｐ型不純物であるマグネシウム濃度が１×１０19個／ｃｍ3程度のｐ型窒化物半導体層６０２を形成することができる。
　ｐ型窒化物半導体層６０２は、第２のバッファ層６００の周辺領域以外の領域に形成されることが好ましい。この場合には、光電変換素子の端面部での電流リークを回避することができる。
　次に、図１０の模式的断面図に示すように、ｐ型窒化物半導体層６０２上に透明電極層７００を形成する工程を行なう。透明電極層７００は、たとえばマグネトロンスパッタ法またはイオンプレーティング法によって、ｐ型窒化物半導体層６０２上に形成することができる。
　透明電極層７００の材質は、特に限定されないが、亜鉛、インジウム、錫およびマグネシウムからなる群から選択された少なくとも１種の金属の酸化物からなる単層または複数層の積層体を用いることが好ましい。
　透明電極層７００の具体的な例としては、厚さ３２０ｎｍの２％のアルミニウムがドープされた酸化亜鉛が挙げられる。
　なお、透明電極層７００上に集電電極を形成してもよい。集電電極としては、たとえば、ニッケル、白金、金および銀からなる群から選択された少なくとも１種からなる櫛形状の集電電極などを形成することができる。
　以上により、本発明の光電変換素子の一例である実施の形態の大面積の光電変換素子１００を作製することができる。
　図１０に示すように、光電変換素子１００は、第２の基板２００と、第２の基板２００上に設けられた金属層３００と、金属層３００上に設けられたｎ型窒化物半導体層４００と、ｎ型窒化物半導体層４００上に設けられたｉ型窒化物半導体層５００と、ｉ型窒化物半導体層５００上に設けられた第２のバッファ層６００およびｐ型窒化物半導体層６０２と、ｐ型窒化物半導体層６０２上に設けられた透明電極層７００とを備えている。また、第２のバッファ層６００の周辺領域以外の領域にｐ型窒化物半導体層６０２が設けられている。
　光電変換素子１００においては、透明電極層７００側から入射し、透明電極層７００およびｐ型窒化物半導体層６０２を透過して、ｉ型窒化物半導体層５００に到達した光は、光吸収層としてのｉ型窒化物半導体層５００で吸収される。そして、ｉ型窒化物半導体層５００で発生したキャリアは、金属層３００および透明電極層７００から、光電変換素子１００の外部に取り出すことができる。なお、金属層３００は、ｎ型窒化物半導体層４００を透過してきた光をｉ型窒化物半導体層５００側に反射する反射層として機能させることができる。
　たとえば図１３の模式的構成図に示すように、上記のようにして作製された大面積の光電変換素子１００の複数を電気的に接続することによって、光電変換素子モジュール１０１を作製することもできる。
　図１３に示す光電変換素子モジュール１０１は、背面板１１を備えた枠体１０と、枠体１０内にアレイ状に配列された複数の光電変換素子１００と、光電変換素子１００が電気的に直列または並列に接続された配線１２と、を備えている。また、枠体１０は、光電変換素子１００と配線１２とを外部環境および外部衝撃から保護するための封止材１３および保護材１４を備えている。
　なお、光電変換素子１００の直列数および並列数は、光電変換素子モジュール１０１の定格電圧および定格電流に応じて定めることができる。
　また、枠体１０の形状は、特に限定されず、たとえば、上記の四角形状以外にも、多角形状、円形状または楕円形状等の形状であってもよい。
　また、第２の基板２００に可撓性を有する材質を用いた場合には、車体等の曲面に光電変換素子１００を実装して軽量化した光電変換素子モジュール１０１を構成することができる。
　上記の光電変換素子１００および光電変換素子モジュール１０１の作製においては、ｉ型窒化物半導体層５００およびｎ型窒化物半導体層４００の成長に用いた大面積の第１の基板１の除去を、従来のようにレーザー光の照射や基板の温度変化によって行なうのではなく、切削工具４を用いて行なっている。そのため、第１の基板１として大面積の基板を用いた場合でも、第１の基板１の除去を従来よりも容易に、かつ低コストで行なうことができることから、大面積の光電変換素子１００およびそれを用いた光電変換素子モジュール１０１を低コストで製造することができる。
　また、第１の基板１として、高価な窒化物半導体基板ではなく、再利用可能であって比較的安価なサファイア基板を用いた場合には、大面積の光電変換素子１００をさらに低コストで製造することができる。
　さらに、実施の形態の光電変換素子１００には、光吸収層として、窒化物半導体結晶からなるｉ型窒化物半導体層５００を用いていることから、Ｓｉ等に比べ光吸収率が非常高く、光電変換素子１００を従来よりも薄く形成することができる。そのため、第２の基板２００の選択の自由度が向上し、可撓性を有し、かつ軽量の光電変換素子１００および光電変換素子モジュール１０１を形成することができる。
　今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
　本発明は、光電変換素子の製造方法、光電変換素子および光電変換素子モジュールに利用することができ、特に、太陽電池および太陽電池モジュールの製造に好適に利用することができる。
　１　第１の基板、２　第１のバッファ層、３　マスク層、４　切削工具、５　マスク、６　ｐ型不純物のイオン、１０　枠体、１１　背面板、１２　配線、１３　封止材、１４　保護材、６０　エキシマレーザー光、１００　光電変換素子、１０１　光電変換素子モジュール、２００　第２の基板、３００　金属層、４００　ｎ型窒化物半導体層、５００　ｉ型窒化物半導体層、６００　第２のバッファ層、６０２　ｐ型窒化物半導体層、７００　透明電極層、１０００　サファイア基板、２０００　支持基板、３０００　パッド電極、４０００　ｎ型窒化物半導体層、５０００　ｉ型窒化物半導体層、６０００　ｐ型窒化物半導体層、８０００　保護膜。

Claims (11)

  1. 　第１の基板（１）上に第１のバッファ層（２）を形成する工程と、
    　前記第１のバッファ層（２）上に第２のバッファ層（６００）を形成する工程と、
    　前記第２のバッファ層（６００）上にｉ型窒化物半導体層（５００）を形成する工程と、
    　前記ｉ型窒化物半導体層（５００）上にｎ型窒化物半導体層（４００）を形成する工程と、
    　前記ｎ型窒化物半導体層（４００）上に金属層（３００）を形成する工程と、
    　前記第１の基板（１）を切削工具（４）を用いて除去する工程と、
    　前記金属層（３００）に第２の基板（２００）を貼り付ける工程と、
    　前記第１のバッファ層（２）を除去する工程と、
    　前記第１のバッファ層（２）の除去後に前記第２のバッファ層（６００）にｐ型窒化物半導体層（６０２）を形成する工程と、を含む、光電変換素子（１００）の製造方法。
  2. 　前記第１の基板（１）を除去する工程は、前記第１の基板（１）と前記第１のバッファ層（２）との界面近傍を前記切削工具（４）で切削する工程を含む、請求項１に記載の光電変換素子（１００）の製造方法。
  3. 　前記切削工具（４）は、前記第１のバッファ層（２）よりも硬度が高く、前記第１の基板（１）よりも硬度が低い、請求項２に記載の光電変換素子（１００）の製造方法。
  4. 　前記第１のバッファ層（２）は、前記第２のバッファ層（６００）および前記第１の基板（１）のそれぞれよりも硬度が低い、請求項１に記載の光電変換素子（１００）の製造方法。
  5. 　前記第１のバッファ層（２）は、ＧａＡｓまたはＡｌＧａＡｓである、請求項１に記載の光電変換素子（１００）の製造方法。
  6. 　前記ｐ型窒化物半導体層（６０２）を形成する工程は、前記第２のバッファ層（６００）の周辺領域以外の領域にｐ型不純物を注入する工程を含む、請求項１に記載の光電変換素子（１００）の製造方法。
  7. 　前記ｉ型窒化物半導体層（５００）は、Ａｌx1Ｉｎy1Ｇａz1Ｎ（０≦ｘ１≦１、０≦ｙ１≦１、０≦ｚ１≦１、ｘ１＋ｙ１＋ｚ１≠０）の式で表わされる窒化物半導体結晶を含み、
    　前記ｎ型窒化物半導体層（４００）は、Ａｌx2Ｉｎy2Ｇａz2Ｎ（０≦ｘ２≦１、０≦ｙ２≦１、０≦ｚ２≦１、ｘ２＋ｙ２＋ｚ２≠０）の式で表わされる窒化物半導体結晶を含む、請求項１に記載の光電変換素子（１００）の製造方法。
  8. 　前記第２の基板（２００）の表面にＡｇを含む金属膜を形成する工程をさらに含む、請求項１に記載の光電変換素子（１００）の製造方法。
  9. 　第２の基板（２００）上に設けられた金属層（３００）と、
    　前記金属層（３００）上に設けられたｎ型窒化物半導体層（４００）と、
    　前記ｎ型窒化物半導体層（４００）上に設けられたｉ型窒化物半導体層（５００）と、
    　前記ｉ型窒化物半導体層（５００）上に設けられた第２のバッファ層（６００）およびｐ型窒化物半導体層（６０２）と、を備え、
    　前記第２のバッファ層（６００）の周辺領域以外の領域に前記ｐ型窒化物半導体層（６０２）を設けた、光電変換素子（１００）。
  10. 　前記第２の基板（２００）は、可撓性を有する、請求項９に記載の光電変換素子（１００）。
  11. 　請求項９に記載の光電変換素子（１００）を含む、光電変換素子モジュール（１０１）。
PCT/JP2012/073280 2011-11-14 2012-09-12 光電変換素子の製造方法、光電変換素子および光電変換素子モジュール WO2013073275A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011-248311 2011-11-14
JP2011248311A JP2013105869A (ja) 2011-11-14 2011-11-14 光電変換素子の製造方法、光電変換素子および光電変換素子モジュール

Publications (1)

Publication Number Publication Date
WO2013073275A1 true WO2013073275A1 (ja) 2013-05-23

Family

ID=48429349

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2012/073280 WO2013073275A1 (ja) 2011-11-14 2012-09-12 光電変換素子の製造方法、光電変換素子および光電変換素子モジュール

Country Status (2)

Country Link
JP (1) JP2013105869A (ja)
WO (1) WO2013073275A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015015271A (ja) * 2013-07-03 2015-01-22 国立大学法人東北大学 太陽電池

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101513803B1 (ko) 2013-10-02 2015-04-20 광전자 주식회사 투명 기판 위에 직접 성장된 고 효율 AlGaInP 발광다이오드 및 그 제조방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003318434A (ja) * 2002-04-25 2003-11-07 Nichia Chem Ind Ltd 窒化物半導体受光素子とその製造方法
JP2008131002A (ja) * 2006-11-24 2008-06-05 Shin Etsu Chem Co Ltd 単結晶シリコン太陽電池の製造方法及び単結晶シリコン太陽電池
US20090078309A1 (en) * 2007-09-24 2009-03-26 Emcore Corporation Barrier Layers In Inverted Metamorphic Multijunction Solar Cells
JP2010267934A (ja) * 2009-05-18 2010-11-25 Panasonic Corp 太陽電池およびその製造方法
WO2011078378A1 (ja) * 2009-12-25 2011-06-30 シャープ株式会社 多接合型化合物半導体太陽電池

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003318434A (ja) * 2002-04-25 2003-11-07 Nichia Chem Ind Ltd 窒化物半導体受光素子とその製造方法
JP2008131002A (ja) * 2006-11-24 2008-06-05 Shin Etsu Chem Co Ltd 単結晶シリコン太陽電池の製造方法及び単結晶シリコン太陽電池
US20090078309A1 (en) * 2007-09-24 2009-03-26 Emcore Corporation Barrier Layers In Inverted Metamorphic Multijunction Solar Cells
JP2010267934A (ja) * 2009-05-18 2010-11-25 Panasonic Corp 太陽電池およびその製造方法
WO2011078378A1 (ja) * 2009-12-25 2011-06-30 シャープ株式会社 多接合型化合物半導体太陽電池

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015015271A (ja) * 2013-07-03 2015-01-22 国立大学法人東北大学 太陽電池

Also Published As

Publication number Publication date
JP2013105869A (ja) 2013-05-30

Similar Documents

Publication Publication Date Title
CN101764185B (zh) 半导体器件以及半导体器件制造方法
TWI395341B (zh) Group III nitride semiconductor crystal and its manufacturing method, Group III nitride semiconductor device and manufacturing method thereof, and light emitting machine
TWI360896B (en) Method for producing light-emitting diode
KR100988143B1 (ko) 반도체 발광 소자, 반도체 발광 소자의 제조 방법 및 램프
EP2226855B1 (en) Light emitting device
EP2262012A2 (en) Light-emitting element and a production method therefor
JP2014179654A (ja) ＧａＮ系化合物半導体発光素子及びその製造方法
JP5414010B2 (ja) 多接合型化合物太陽電池セル、多接合型化合物太陽電池およびその製造方法
CN1937271B (zh) 氮化物类半导体元件的制造方法
JP5166594B1 (ja) 半導体発光素子
EP2985793A1 (en) Semiconductor light emitting element and method for manufacturing same
JP2006278554A (ja) ＡｌＧａＮ系深紫外発光素子およびその製造方法
JP5771968B2 (ja) 半導体デバイスの製造方法、エピ成長用積層支持基板およびデバイス用積層支持基板
JP2015153826A (ja) 窒化物半導体発光素子及びその製造方法
KR101064068B1 (ko) 발광소자의 제조방법
KR101619110B1 (ko) 반도체 광전소자 및 이의 제조방법
US20110147786A1 (en) Light-emitting device and manufacturing method thereof
WO2013073275A1 (ja) 光電変換素子の製造方法、光電変換素子および光電変換素子モジュール
KR102099440B1 (ko) 발광 소자의 제조 방법
KR101499954B1 (ko) 수직구조 그룹 3족 질화물계 반도체 발광다이오드 소자 및제조방법
WO2013125264A1 (ja) 光電変換素子の製造方法、光電変換素子および光電変換素子モジュール
KR20120034964A (ko) 기판, 상기 기판을 포함하는 태양 전지 및 이들의 제조 방법
JP5090543B2 (ja) 光電変換素子および光電変換素子の製造方法
JP2003318434A (ja) 窒化物半導体受光素子とその製造方法
JPWO2019163786A1 (ja) 太陽電池の製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12849705

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 12849705

Country of ref document: EP

Kind code of ref document: A1