WO2013046288A1 - 画像表示装置、画像表示システムおよび映像信号処理方法 - Google Patents

画像表示装置、画像表示システムおよび映像信号処理方法 Download PDF

Info

Publication number
WO2013046288A1
WO2013046288A1 PCT/JP2011/071810 JP2011071810W WO2013046288A1 WO 2013046288 A1 WO2013046288 A1 WO 2013046288A1 JP 2011071810 W JP2011071810 W JP 2011071810W WO 2013046288 A1 WO2013046288 A1 WO 2013046288A1
Authority
WO
WIPO (PCT)
Prior art keywords
video signal
image display
pixel
moving
scanning
Prior art date
Application number
PCT/JP2011/071810
Other languages
English (en)
French (fr)
Inventor
孝 平賀
Original Assignee
Ｎｅｃディスプレイソリューションズ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ｎｅｃディスプレイソリューションズ株式会社 filed Critical Ｎｅｃディスプレイソリューションズ株式会社
Priority to PCT/JP2011/071810 priority Critical patent/WO2013046288A1/ja
Priority to US14/347,208 priority patent/US9299307B2/en
Publication of WO2013046288A1 publication Critical patent/WO2013046288A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/001—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes using specific devices not provided for in groups G09G3/02 - G09G3/36, e.g. using an intermediate record carrier such as a film slide; Projection systems; Display of non-alphanumerical information, solely or in combination with alphanumerical information, e.g. digital display on projected diapositive as background
    • G09G3/002—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes using specific devices not provided for in groups G09G3/02 - G09G3/36, e.g. using an intermediate record carrier such as a film slide; Projection systems; Display of non-alphanumerical information, solely or in combination with alphanumerical information, e.g. digital display on projected diapositive as background to project the image of a two-dimensional display, such as an array of light emitting or modulating elements or a CRT
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/02—Composition of display devices
    • G09G2300/026—Video wall, i.e. juxtaposition of a plurality of screens to create a display screen of bigger dimensions
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0261—Improving the quality of display appearance in the context of movement of objects on the screen or movement of the observer relative to the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/10—Special adaptations of display systems for operation with variable images
    • G09G2320/103—Detection of image changes, e.g. determination of an index representative of the image change
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/10—Special adaptations of display systems for operation with variable images
    • G09G2320/106—Determination of movement vectors or equivalent parameters within the image

Definitions

  • the present invention relates to an image display device, an image display system, and an image display method for displaying an image, and more particularly to an image display device, an image display system, and a video signal processing method for displaying an image using a liquid crystal panel.
  • Some image display devices such as a liquid crystal monitor and a liquid crystal projector include a display panel having a plurality of pixels and draw an image by scanning the plurality of pixels in the display panel in a predetermined scanning order.
  • FIG. 1 is a diagram showing a configuration of the image display device.
  • the image display apparatus includes a liquid crystal panel 101, a horizontal drive circuit 102, a sample hold circuit 103, and a vertical drive circuit 104.
  • the liquid crystal panel 101 includes a plurality of scanning lines SCN, a plurality of signal lines SIG intersecting with each scanning line SCN, and a plurality of pixels PX arranged at each intersection of each scanning line SCN and each signal line SIG.
  • Each pixel PX is formed of a liquid crystal cell, and is connected to the scanning line SCN and the signal line SIG through the transistor TFT. More specifically, the gate electrode of the transistor TFT is connected to the scanning line SCN, the source electrode is connected to the signal line SIG, and the drain electrode is connected to the pixel PX.
  • the horizontal driving circuit 102 starts operation in synchronization with the horizontal synchronizing signal of the video signal, and inputs a sampling signal for sampling the video signal to the sample and hold circuit 103 in synchronization with the input clock signal.
  • the sample hold circuit 103 samples the video signal in units of one scanning line in synchronization with the sampling signal input from the horizontal driving circuit 102, and holds the pixel value for one scanning line of the video signal.
  • the sample hold circuit 103 outputs a pixel voltage corresponding to each held pixel value to each signal line SIG.
  • the vertical driving circuit 104 applies the pixel voltage output from the sample hold circuit 103 to the pixel PX connected to the scanning line SCN, thereby scanning each pixel PX in units of scanning lines SCN. .
  • the vertical driving circuit 104 applies a vertical scanning timing pulse for turning on the transistor TFT to each scanning line SCN at a predetermined timing at a timing according to the horizontal synchronizing signal and the vertical synchronizing signal of the video signal.
  • a pixel voltage is applied to each pixel PX.
  • FIG. 2 is a timing chart showing the timing for outputting the vertical scanning timing pulse.
  • FIG. 3 is a diagram showing a horizontal scanning order that is the order of the scanning lines SCN scanned by the vertical scanning timing pulse. In FIG. 2 and FIG. 3, it is assumed that there are n scanning lines SCN, and 1 to n are assigned to each scanning line SCN as scanning line numbers in order from the top.
  • the vertical drive circuit 104 starts operation in synchronization with the vertical synchronization signal, and is synchronized with the horizontal synchronization signal from the top of the liquid crystal panel 101 with respect to each scanning line SCN.
  • the vertical scanning timing pulses are output in order downward.
  • each pixel PX is scanned sequentially in units of scanning lines SCN from the top to the bottom of the liquid crystal panel 101.
  • a moving image is generated due to a relatively slow response speed of the liquid crystal cell with respect to the pixel voltage, a display image being continuously displayed for one frame period of the video signal, and the like.
  • the image is displayed, the afterimage of the image of each frame of the video signal and the image of the next frame are mixed and viewed by the observer, and the motion blur that the displayed image is visually recognized by the observer is blurred. May occur.
  • Patent Document 1 describes an image processing apparatus capable of reducing motion blur.
  • the image processing apparatus described in Patent Document 1 detects the position of a moving object in a display image and the amount of movement of the object based on two consecutive frames of a video signal, and the detection result Based on this, the video signal is corrected so that motion blur is reduced. More specifically, the image processing apparatus adds a correction value so that the afterimage of the image is canceled out with respect to the pixel value of the pixel between the position before the movement of the object and the position after the movement of the object. This reduces motion blur.
  • image quality deterioration different from the above-mentioned motion blur may occur due to the scanning order of scanning pixels.
  • FIGS. 4 to 6 are diagrams for explaining image quality degradation caused by the pixel scanning order.
  • a vertical line 401 is moving from right to left on the display screen 400 as shown in FIG.
  • the scanning of each pixel PX is performed in order from the top to the bottom of the display screen 400 in units of scanning lines SCN, so that the lower part of the vertical line 401 is drawn later than the upper part.
  • the viewer may visually recognize that the lower part of the vertical line 401 is moving later than the upper part, resulting in image quality degradation.
  • the image quality deterioration as described above is particularly noticeable in a video wall type image display system that includes a plurality of image display devices and displays images formed by the image display devices side by side as a single display image.
  • An object of the present invention is to provide an image display device, an image display system, and a driving method capable of reducing image quality degradation caused by a scanning order for scanning pixels.
  • An image display device is an image display device that includes a display panel having a plurality of pixels, draws an image by scanning the plurality of pixels in a predetermined scanning order, and inputs a plurality of frames of video Based on the signal, a moving region included in the image according to the video signal is specified, a detecting unit that detects a moving distance and a moving direction in which the moving region moves, a detection result of the detecting unit, and the moving region
  • a correction unit that corrects the video signal based on a scanning order of scanning each of the pixels, and a plurality of pixels in the scanning order based on a corrected video signal that is a video signal corrected by the correction unit.
  • a drive unit that scans and draws a corrected image corresponding to the corrected video signal.
  • the image display system according to the present invention includes a plurality of the image display devices.
  • a video signal processing method is a driving method of an image display device that includes a display panel having a plurality of pixels and draws an image by scanning the plurality of pixels in a predetermined scanning order.
  • a moving area included in the image corresponding to the video signal is identified based on the plurality of frames of video signals, the moving distance and the moving direction of the moving area are detected, the detection result, and the And correcting the video signal based on a scanning order of scanning each pixel, scanning the plurality of pixels in the scanning order based on a corrected video signal that is the corrected video signal, and correcting the video.
  • a corrected image corresponding to the signal is drawn.
  • FIG. 1 It is a figure which shows the structure of the image display apparatus of the related technology of this invention. It is a timing chart which shows the timing which outputs the vertical scanning timing pulse in the image display apparatus of related technology. The figure which shows the scanning order which is the order of the scanning line SCN in which the vertical scanning timing pulse in a related art image display apparatus is output is shown. It is a figure which shows an example of the display image in the image display apparatus of related technology. It is a figure for demonstrating an example of the image quality degradation which arises in the image display apparatus of related technology. It is a figure for demonstrating the other example of image quality degradation which arises in the image display apparatus of related technology. It is a block diagram which shows the structure of the image display apparatus of one Embodiment of this invention.
  • FIG. 7 is a block diagram showing the configuration of the image display apparatus of the present embodiment.
  • the image display apparatus includes a display unit 1, a write control circuit 2, a storage unit 3, a motion detection circuit 4, and a video signal correction circuit 5.
  • the image display device may be a projection type image display device that projects an image on a screen (not shown), or may be a device that includes a display screen and displays an image on the display screen (monitor).
  • the display unit 1 includes a display panel having a plurality of pixels, and draws an image by scanning the plurality of pixels in a predetermined scanning order.
  • FIG. 8 is a diagram illustrating an example of the configuration of the display unit 1.
  • the display unit 1 includes a liquid crystal panel 11, a horizontal drive circuit 12, a sample hold circuit 13, and a vertical drive circuit 14.
  • the liquid crystal panel 11 is an example of a display panel.
  • the liquid crystal panel 11 includes a plurality of scanning lines SC, a plurality of signal lines SI intersecting with each scanning line SC, and a plurality of pixels P arranged at each intersection of each scanning line SC and each signal line SI.
  • the pixels P are arranged in a matrix, and a plurality of pixel lines including a plurality of pixels arranged along the scanning lines SC are arranged.
  • each signal line SI extends in the vertical direction and is arranged so as to be orthogonal to each scanning line SC.
  • Each pixel P is formed of a liquid crystal cell, and is connected to the scanning line SC and the signal line SI via the transistor T. Note that the gate electrode of the transistor TF is connected to the scanning line SC, the source electrode is connected to the signal line SI, and the drain electrode is connected to the pixel P.
  • the horizontal drive circuit 12, the sample hold circuit 13, and the vertical drive circuit 14 scan each pixel P of the liquid crystal panel 11 in a predetermined scanning order based on the input video signal, and according to the input video signal.
  • a drive unit for displaying an image is configured.
  • the horizontal drive circuit 12 starts an operation in synchronization with the horizontal synchronization signal of the video signal, and samples the sampling signal for sampling the video signal in synchronization with the input clock signal. 13 is input.
  • the sample hold circuit 13 samples the video signal in synchronization with the sampling signal input from the horizontal drive circuit 12, holds the pixel value for one scanning line of the video signal, and the pixel voltage corresponding to each pixel value Are output to each signal line SI.
  • the vertical drive circuit 14 applies the pixel voltage output from the sample hold circuit 13 to the pixels P connected to the scanning line SC, thereby scanning each pixel P in units of scanning lines SC. .
  • the vertical drive circuit 14 assigns a vertical scanning timing pulse for turning on the transistor T to each scanning line SC at a timing according to the horizontal synchronizing signal and the vertical synchronizing signal of the video signal.
  • the pixel voltage is applied to each pixel P by sequentially outputting and turning on the transistor TFT connected to the scanning line SC.
  • the vertical drive circuit 14 starts to operate in synchronization with the vertical synchronization signal, and performs vertical scanning in order with respect to the scanning line SCN in order from the upper end to the lower end of the liquid crystal panel 11 in synchronization with the horizontal synchronization signal.
  • Output timing pulses Accordingly, each pixel PX is scanned for each scanning line SCN from the top to the bottom of the liquid crystal panel 11.
  • a video signal is input to the write control circuit 2 from the outside.
  • the write control circuit 2 stores a plurality of consecutive frames in the input video signal in the storage unit 3.
  • the storage unit 3 includes two frame memories 3A and 3B, and the write control circuit 2 writes the current frame, which is a frame to be corrected, into the frame memory 3A, and the next frame after the current frame. It is assumed that the next frame, which is a frame, is written to the frame memory 3B.
  • the motion detection circuit 4 identifies a moving region that is a region moving within the original image included in the original image corresponding to the video signal based on the video signals of a plurality of frames stored in the storage unit 3, It is a detection unit that detects the moving distance and moving direction in which the moving region moves.
  • 9 and 10 are diagrams for explaining an example of the detection process performed by the motion detection circuit 4.
  • the motion detection circuit 4 first applies each pixel included in the same pixel line from each of the current frame F1 in the frame memory 3A and the next frame F2 in the frame memory 3B. A corresponding pixel value is extracted, and a pixel difference that is a difference between pixel values of each frame is calculated for each pixel position. Then, the motion detection circuit 4 determines whether or not those pixel differences are all zero.
  • the motion detection circuit 4 determines that there is no moving area as shown in FIG.
  • the motion detection circuit 4 makes the positive portion width t1 that is a pixel region in which the pixel difference becomes positive and the pixel difference value negative as shown in FIG. A minus portion width t2 which is a pixel region is obtained, and it is determined whether or not a width difference which is a difference between the widths t1 and t2 is equal to or greater than a threshold value.
  • the motion detection circuit 4 determines that the plus part and the minus part are moving regions that move along the horizontal direction because the widths t1 and t2 are the same or substantially the same. Based on the minus part, the moving area in the current frame F1 and the next frame F2 is specified.
  • the motion detection circuit 4 uses the pixel value at the pixel position where the pixel difference in the current frame F1 is 0 as the reference pixel value, and the pixel value at the pixel position included in each of the plus part and the minus part in the current frame F1. Compare with each of the above. Then, the motion detection circuit 4 identifies a plus part or minus part having a pixel value different from the reference pixel value as a movement area in the current frame F1, and determines a plus part or minus part different from the movement area in the current frame F1. And specified as the moving area of the next frame.
  • the motion detection circuit 4 detects the difference between the position of the moving area in the current frame F1 and the position of the moving area distance of the next frame F2 as the moving distance that the moving area has moved, and further detects the difference in the current frame F1.
  • the direction from the position of the moving area toward the position of the moving area in the next frame F2 is detected as the moving direction in which the moving area has moved.
  • the movement distance is represented by ⁇ t
  • the movement direction is represented by a sign of ⁇ t
  • the movement distance and the movement direction may be collectively referred to as displacement ⁇ ⁇ t.
  • the motion detection circuit 4 performs the above-described detection processing in order on a pixel line basis, and performs it on all the pixel lines.
  • the video signal correction circuit 5 corrects the video signal based on the displacement ⁇ ⁇ t detected by the motion detection circuit 4 and the scanning order in which the display unit 1 scans the pixels P, and a corrected video that is the corrected video signal. By inputting the signal into the sample hold circuit 13 of the display unit 1, the correction unit causes the display unit 1 to draw a corrected image corresponding to the corrected video signal.
  • FIG. 11 is a diagram for explaining a correction process performed by the video signal correction circuit 5.
  • each pixel P is scanned from the top to the bottom of the display screen in units of scanning lines SC, so that the lower part of the vertical line 61 is drawn later than the upper part. . For this reason, the viewer visually recognizes that the lower part of the vertical line 61 is moving behind the upper part like the image 52.
  • the video signal correction circuit 5 converts the video signal so that the image indicated by the video signal is inclined in the same direction as the vertical line 61 from the top to the bottom as shown in the image 54. to correct. Then, by inputting the video signal of the image 54 to the display unit, the viewer can visually recognize that the vertical line 61 is moving straight as in the image 53.
  • 12 to 14 are diagrams for explaining the correction process performed by the video signal correction circuit 5 in more detail.
  • the video signal correction circuit 5 corresponds to each pixel included in the same pixel line from the current frame F1 in the frame memory 3A and the next frame F2 in the frame memory 3B. Extract pixel values.
  • the video signal correction circuit 5 shifts the moving area on the pixel line corresponding to the extracted pixel value by a correction distance ⁇ tn according to the moving distance of the moving area and the scanning order of the pixel line. Correct the current frame.
  • the direction in which the moving area is shifted is the same as the moving direction of the moving area.
  • the video signal correction circuit 5 ensures that the pixel values of the empty area that existed before the moving area in the current frame is shifted match the pixel values of the corresponding area at the same position as the empty area in the next frame.
  • the current frame is corrected.
  • the video signal correction circuit 5 interpolates a corresponding area in the next frame into an empty area in the current frame.
  • the video signal correction circuit 5 performs the correction process as described above in order for each pixel line, and performs it for all the pixel lines.
  • the correction coefficient kn becomes larger as the scanning order is slower. More specifically, the correction coefficient kn is assumed to increase in proportion to the scanning order.
  • the proportionality coefficient between the correction coefficient kn and the scanning order n is determined in advance according to the response characteristics of the liquid crystal panel 11.
  • the correction distance ⁇ tn increases as the scanning order becomes slower, and therefore increases from the top to the bottom of the liquid crystal panel 11. It is assumed that there are n scanning lines SC, and 1 to n are assigned to each scanning line SCN as horizontal line numbers in order from the top.
  • the write control circuit 2 writes the current frame in the video signal to the frame memory 3A for each pixel line, and the next frame, which is the next frame of the current frame in the video signal, Write to the frame memory 3B line by line.
  • the video signal correction circuit 5 corrects the current frame written in the frame memory 3 ⁇ / b> A in units of one pixel line, and sequentially inputs the corrected current frame for one pixel line to the sample hold circuit 13.
  • the write control circuit 2 stores the next memory area in the frame memory 3A corresponding to the input current frame of one pixel line. Each pixel value corresponding to the same pixel line in the next frame which is the next frame is written. Thus, when all the corrected current frames are input to the sample and hold circuit 13, all the frames are written one after another in the frame memory 3A. Thereafter, the video signal correction circuit 5 corrects the next frame written in the frame memory 3B in units of one pixel line by the next frame written in the frame memory 3A, and the corrected next frame for one pixel line is corrected. The data are sequentially input to the sample hold circuit 13.
  • FIG. 15 is a flowchart for explaining the operation of the image display device for correcting the current frame for one pixel line.
  • the motion detection circuit 4 extracts a pixel value corresponding to each pixel included in the same pixel line from each of the current frame F1 in the frame memory 3A and the next frame F2 in the frame memory 3B, and the pixel position every time, a pixel difference which is a difference between the pixel values is calculated (step S1).
  • the motion detection circuit 4 determines whether or not those pixel differences are all 0 (step S2).
  • the motion detection circuit 4 calculates the width t1 of the plus part and the width t2 of the minus part in the pixel line, and whether the width difference that is the difference between the widths t1 and t2 is greater than or equal to the threshold value. It is determined whether or not (step S3).
  • the motion detection circuit 4 specifies the moving area based on the plus part and the minus part and detects the displacement of the moving area (step S4).
  • step S2 When the pixel differences are all 0 in step S2, the width difference is greater than or equal to the threshold value in step S4, and when step S5 is completed, the motion detection circuit 4 generates a detection result signal indicating the detection result of the moving region.
  • the detection result signal is input to the video signal correction circuit 5 (step S5).
  • step S4 If all the pixel differences are 0 in step S1 and if the width difference is greater than or equal to the threshold value in step S3, the detection result signal indicates that there is no moving region, and if step S4 ends, the detection result signal Indicates the moving area (position and width) and the displacement of the moving area.
  • the video signal correction circuit 5 converts the plurality of pixel values extracted by the motion detection circuit 4 in step S1 into the current frame F1 in the frame memory 3A and the next frame F2 in the frame memory 3B. Extract from each of the. Then, the video signal correction circuit 5 generates a corrected video signal by correcting the extracted pixel value of the current frame based on the detection result signal and the extracted pixel value of the next frame, and the corrected video signal Is output to the sample hold circuit 13 of the display unit 1. (Step S6).
  • the video signal correction circuit 5 uses the original pixel value of the current frame as it is as the corrected pixel value.
  • the pixel value of the current frame is corrected based on the movement region and displacement indicated by the detection result signal and the extracted pixel value of the next frame. .
  • the video signal is corrected in accordance with the moving distance and moving direction of the moving region and the scanning order of scanning the pixels, so that the image quality deterioration caused by the scanning order of scanning the pixels is performed. Can be reduced.
  • the image display device shown in FIG. 1 may be applied to image display devices 16-1 to 16-9 of an image display system as shown in FIG.
  • the image display devices 16-1 to 16-9 are arranged so that the display areas on the screen 160 on which the images of the image display devices 16-1 to 16-9 are formed are arranged.
  • the images drawn by the image display devices 16-1 to 16-9 are displayed side by side as one display image.
  • the image display system includes nine image display devices.
  • the image display system may include a plurality of image display devices.
  • a projection type image display device is illustrated as each image display device.
  • each image display device may be a monitor that includes a display screen and displays an image on the display screen.
  • the display panel is not limited to the liquid crystal panel, and can be changed as appropriate.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

　画素を走査する走査順序に起因する画質劣化を軽減することが可能な画像表示装置を提供する。　検出部（４）は、入力された入力された複数フレームの映像信号に基づいて、前記映像信号に応じた画像に含まれる移動領域を特定し、当該移動領域が動く移動距離および移動向きを検出する。補正部（５）は、検出部（４）の検出結果と、移動領域内の各画素を走査する走査順序とに基づいて、映像信号を補正する。駆動部（１２，１３，１４）は、補正部（５）にて補正された映像信号である補正映像信号に基づいて、複数の画素を走査順序で走査して、補正映像信号に応じた補正画像を描画する。

Description

画像表示装置、画像表示システムおよび映像信号処理方法
　本発明は、画像を表示する画像表示装置、画像表示システムおよび画像表示方法に関し、特には、液晶パネルを用いて画像を表示する画像表示装置、画像表示システムおよび映像信号処理方法に関する。
　液晶モニタや液晶プロジェクタなどの画像表示装置では、複数の画素を有する表示パネルを備え、その表示パネル内の複数の画素を所定の走査順序で走査して、画像を描画しているものがある。
　図１は、上記の画像表示装置の構成を示す図である。図１に示すように画像表示装置は、液晶パネル１０１と、水平駆動回路１０２と、サンプルホールド回路１０３と、垂直駆動回路１０４とを有する。
　液晶パネル１０１は、複数の走査線ＳＣＮと、各走査線ＳＣＮと交差する複数の信号線ＳＩＧと、各走査線ＳＣＮと各信号線ＳＩＧの交差部のそれぞれに配置された複数の画素ＰＸとを有する。各画素ＰＸは、液晶セルで形成され、トランジスタＴＦＴを介して走査線ＳＣＮおよび信号線ＳＩＧと接続されている。より具体的には、トランジスタＴＦＴのゲート電極が走査線ＳＣＮに接続され、ソース電極が信号線ＳＩＧに接続され、ドレイン電極が画素ＰＸに接続されている。
　水平駆動回路１０２は、映像信号の水平同期信号に同期して動作を開始し、入力されたクロック信号に同期して、映像信号をサンプリングするためのサンプリング信号をサンプルホールド回路１０３に入力する。
　サンプルホールド回路１０３は、水平駆動回路１０２から入力されたサンプリング信号に同期して映像信号を１走査線単位でサンプリングして、映像信号の１走査線分の画素値をホールドする。そして、サンプルホールド回路１０３は、そのホールドした各画素値に応じた画素電圧を各信号線ＳＩＧに出力する。
　垂直駆動回路１０４は、走査線ＳＣＮごとに、その走査線ＳＣＮに接続された画素ＰＸにサンプルホールド回路１０３から出力された画素電圧を印加させることで、各画素ＰＸを走査線ＳＣＮ単位で走査する。
　より具体的には、垂直駆動回路１０４は、映像信号の水平同期信号および垂直同期信号に応じたタイミングで、トランジスタＴＦＴをオン状態にするための垂直走査タイミングパルスを、各走査線ＳＣＮに所定の順序で出力して、その走査線ＳＣＮに接続されたトランジスタＴＦＴをオン状態にすることで、各画素ＰＸに画素電圧を印加させる。
　図２は、垂直走査タイミングパルスを出力するタイミングを示すタイミングチャートである。また、図３は、垂直走査タイミングパルスによって走査される走査線ＳＣＮの順序である水平走査順序を示す図を示す。なお、図２および図３では、走査線ＳＣＮはｎ本存在するものとし、各走査線ＳＣＮには、上から順に走査線番号として１～ｎを割り当てている。
　図２および図３に示すように、垂直駆動回路１０４は、垂直同期信号に同期して動作を開始し、水平同期信号に同期して、各走査線ＳＣＮに対して、液晶パネル１０１の上から下に向かって順番に垂直走査タイミングパルスを出力していく。これにより、各画素ＰＸは、液晶パネル１０１の上から下に向かって走査線ＳＣＮ単位で順番に走査されることになる。
　また、液晶パネル１０１を用いた画像表示装置では、画素電圧に対する液晶セルの応答速度が比較的遅いことや、映像信号の１フレーム期間、表示画像が表示され続けることなどに起因して、動画像を表示する場合に、映像信号の各フレームによる画像の残像と、その次のフレームによる画像とが観察者に混ざり合って視認されてしまい、表示画像が観察者にぼやけて視認される動きボケが発生することがある。
　これに対して、特許文献１には、動きボケを軽減することが可能な画像処理装置が記載されている。
　特許文献１に記載の画像処理装置は、映像信号の連続する２つのフレームに基づいて、表示画像内の動きのあるオブジェクトの位置と、そのオブジェクトが移動する移動量を検出し、その検出結果に基づいて、動きボケが軽減されるように、映像信号を補正している。より具体的には、画像処理装置は、オブジェクトの移動前の位置と、オブジェクトの移動後の位置との間にある画素の画素値に対して、画像の残像が打ち消されるように補正値を加えることで、動きボケを軽減させている。
特開２０１１－０４８３７９号公報
　図１に示したような画像表示装置では、動画像を表示する際に、画素を走査する走査順序に起因して、上記の動きボケとは異なる画質劣化が生じることがある。
　図４～図６は、画素の走査順序に起因する画質劣化を説明するための図である。
　図４に示すように、表示画面４００上を縦線４０１が右から左へ移動しているものとする。この場合、各画素ＰＸの走査は走査線ＳＣＮ単位で表示画面４００の上から下に向かって順番に行われるので、縦線４０１の下の方は、上の方に比べて遅れて描画される。このため、図５に示すように、観察者には、縦線４０１の下の方が上の方より遅れて移動しているように視認され、画質劣化が生じてしまうことがある。
　上記のような画質劣化は、特に、画像表示装置を複数備え、各画像表示装置にて形成された画像を並べて１枚の表示画像として表示するビデオウォール型の画像表示システムで顕著に現れる。
　例えば、図６に示すように、縦横２枚ずつ画像を並べて１枚の表示画像を表示する画像表示システムでは、表示画像６００内を縦線６０１が右から左へ移動する場合、上側にある画像の下の方では、縦線６０１の描画が遅く、下側にある画像の上の方では、縦線６０１の描画が早いので、縦方向に並べられた画像間の境目がずれて視認されてしまい、画質劣化が顕著に生じることがある。
　特許文献１に記載の画像処理装置では、画素が走査する走査順序に起因する画質劣化については考慮されておらず、オブジェクトの移動前の位置と、オブジェクトの移動後の位置との間にある画素の画素値に対して、その画素を走査する走査順序に関わらず、同じ補正が行われるので、この画質劣化を軽減することができない。
　本発明の目的は、画素を走査する走査順序に起因する画質劣化を軽減することが可能な画像表示装置、画像表示システムおよび駆動方法を提供することである。
　本発明による画像表示装置は、複数の画素を有する表示パネルを備え、前記複数の画素を所定の走査順序で走査して画像を描画する画像表示装置であって、入力された複数フレーム分の映像信号に基づいて、前記映像信号に応じた画像に含まれる移動領域を特定し、当該移動領域が動く移動距離および移動向きを検出する検出部と、前記検出部の検出結果と、前記移動領域内の各画素を走査する走査順序に基づいて、前記映像信号を補正する補正部と、前記補正部にて補正された映像信号である補正映像信号に基づいて、前記複数の画素を前記走査順序で走査して、前記補正映像信号に応じた補正画像を描画する駆動部と、を有する。
　また、本発明による画像表示システムは、前記画像表示装置を複数備える。
　また、本発明による映像信号処理方法は、複数の画素を有する表示パネルを備え、前記複数の画素を所定の走査順序で走査して画像を描画する画像表示装置の駆動方法であって、入力された複数フレームの映像信号に基づいて、前記映像信号に応じた画像に含まれる移動領域を特定し、当該移動領域が動く移動距離および移動向きを検出し、当該検出結果と、前記移動領域内の各画素を走査する走査順序とに基づいて、前記映像信号を補正し、前記補正された映像信号である補正映像信号に基づいて、前記複数の画素を前記走査順序で走査して、前記補正映像信号に応じた補正画像を描画する。
　本発明によれば、画素を走査する走査順序に起因する画質劣化を軽減することが可能になる。
本発明の関連技術の画像表示装置の構成を示す図である。 関連技術の画像表示装置における垂直走査タイミングパルスを出力するタイミングを示すタイミングチャートである。 関連技術の画像表示装置における垂直走査タイミングパルスが出力される走査線ＳＣＮの順序である走査順序を示す図を示す。 関連技術の画像表示装置における表示画像の一例を示す図である。 関連技術の画像表示装置で生じる画質劣化の一例を説明するための図である。 関連技術の画像表示装置で生じる画質劣化の他の例を説明するための図である。 本発明の一実施形態の画像表示装置の構成を示すブロック図である。 表示部の構成の一例を示す図である。 動き検出回路が行う検出処理の一例を説明するための図である。 動き検出回路が行う検出処理の他の例を説明するための図である。 映像信号補正回路が行う補正処理を説明するための図である。 映像信号補正回路が行う補正処理をより詳細に説明するための図である。 補正画像の一例を示す図である。 補正画像の他の例を示す図である。 本発明の一実施形態の画像表示装置の動作の一例を説明するためのフローチャートである。 本発明の一実施形態の画像表示装置を複数備える画像表示イシステムの一例である。
　以下、本発明の実施形態について図面を参照して説明する。なお、以下の説明では、同じ機能を有するものには同じ符号を付け、その説明を省略する場合がある。
　図７は、本実施形態の画像表示装置の構成を示すブロック図である。図７において、画像表示装置は、表示部１と、書き込み制御回路２と、格納部３と、動き検出回路４と、映像信号補正回路５とを有する。なお、画像表示装置は、不図示のスクリーン上に画像を投写する投写型画像表示装置でもよいし、表示画面を備え、その表示画面上に画像を表示するもの(モニタ)でもよい。
　表示部１は、複数の画素を有する表示パネルを備え、その複数の画素を所定の走査順序で走査することで画像を描画する。
　図８は、表示部１の構成の一例を示す図である。図８において、表示部１は、液晶パネル１１と、水平駆動回路１２と、サンプルホールド回路１３と、垂直駆動回路１４とを有する。
　液晶パネル１１は、表示パネルの一例である。液晶パネル１１は、複数の走査線ＳＣと、各走査線ＳＣと交差する複数の信号線ＳＩと、各走査線ＳＣと各信号線ＳＩの交差部のそれぞれに配置された複数の画素Ｐとを有する。したがって、画素Ｐは、マトリックス状に配置されたことになり、走査線ＳＣに沿って並んだ複数の画素からなる画素ラインが複数並んだ構成となる。
　なお、本実施形態では、走査線ＳＣは、水平方向に延在し、垂直方向に並んでいるとする。また、各信号線ＳＩは、垂直方向に延在し、各走査線ＳＣと直交するように配置されている。
　各画素Ｐは、液晶セルで形成され、トランジスタＴを介して走査線ＳＣおよび信号線ＳＩと接続されている。なお、トランジスタＴＦのゲート電極は走査線ＳＣに接続され、ソース電極は信号線ＳＩに接続され、ドレイン電極は画素Ｐに接続されている。
　水平駆動回路１２、サンプルホールド回路１３および垂直駆動回路１４は、入力された映像信号に基づいて、液晶パネル１１の各画素Ｐを所定の走査順序で走査して、入力された映像信号に応じた画像を表示する駆動部を構成する。
　より具体的には、水平駆動回路１２は、映像信号の水平同期信号に同期して動作を開始し、入力されたクロック信号に同期して、映像信号をサンプリングするためのサンプリング信号をサンプルホールド回路１３に入力する。
　サンプルホールド回路１３は、水平駆動回路１２から入力されたサンプリング信号に同期して映像信号をサンプリングして、映像信号の１走査線分の画素値をホールドし、その各画素値に応じた画素電圧を各信号線ＳＩに出力する。
　垂直駆動回路１４は、走査線ＳＣごとに、その走査線ＳＣに接続された画素Ｐにサンプルホールド回路１３から出力された画素電圧を印加させることで、各画素Ｐを走査線ＳＣ単位で走査する。
　より具体的には、垂直駆動回路１４は、映像信号の水平同期信号および垂直同期信号に応じたタイミングで、トランジスタＴをオン状態にするための垂直走査タイミングパルスを、各走査線ＳＣに特定の順番に出力して、その走査線ＳＣに接続されたトランジスタＴＦＴをオン状態にすることで、各画素Ｐに画素電圧を印加させる。
　このとき、垂直駆動回路１４は、垂直同期信号に同期して動作を開始し、水平同期信号に同期して、液晶パネル１１の上端から下端に向かって、走査線ＳＣＮに対して順番に垂直走査タイミングパルスを出力していく。これにより各画素ＰＸは、液晶パネル１１の上から下に向かって走査線ＳＣＮごとに走査されることになる。
　図７の説明に戻る。書き込み制御回路２には、外部から映像信号が入力される。書き込み制御回路２は、その入力された映像信号内の連続した複数のフレームを格納部３に格納する。
　本実施形態では、格納部３は、２つのフレームメモリ３Ａおよび３Ｂを有し、書き込み制御回路２は、補正の対象となるフレームである現フレームをフレームメモリ３Ａに書き込みし、現フレームの次のフレームである次フレームをフレームメモリ３Ｂに書き込むものとする。
　動き検出回路４は、格納部３に格納されている複数フレームの映像信号に基づいて、その映像信号に応じた元画像に含まれる、その元画像内を動く領域である移動領域を特定し、その移動領域が動く移動距離および移動向きを検出する検出部である。
　図９および図１０は、動き検出回路４が行う検出処理の一例を説明するための図である。
　動き検出回路４は、図９および図１０に示すように、先ず、フレームメモリ３Ａ内の現フレームＦ１と、フレームメモリ３Ｂ内の次フレームＦ２とのそれぞれから、同じ画素ラインに含まれる各画素に対応する画素値を抽出し、それらの各フレームの画素値の差分である画素差分を画素位置ごとに算出する。そして、動き検出回路４は、それらの画素差分が全て０であるか否かを判断する。
　画素差分が全て０の場合、動き検出回路４は、図９に示すように、移動領域がないと判断する。
　一方、画素差分に０でない値がある場合、動き検出回路４は、図１０に示すように、画素差分が正となる画素領域であるプラス部の幅ｔ１と、画素差分の値が負となる画素領域であるマイナス部の幅ｔ２とを求め、それらの幅ｔ１およびｔ２の差分である幅差分が閾値以上か否かを判断する。
　幅差分が閾値未満の場合、動き検出回路４は、幅ｔ１およびｔ２が同じまたはほぼ同じであるので、そのプラス部およびマイナス部が水平方向に沿って動く移動領域であると判断し、プラス部およびマイナス部に基づいて、現フレームＦ１および次フレームＦ２内の移動領域を特定する。
　例えば、動き検出回路４は、現フレームＦ１内の画素差分が０である画素位置の画素値を参照画素値として、現フレームＦ１内のプラス部およびマイナス部のそれぞれに含まれる画素位置の画素値のそれぞれと比較する。そして、動き検出回路４は、参照画素値と異なる画素値を有するプラス部またはマイナス部を、現フレームＦ１内移動領域として特定し、現フレームＦ１内の移動領域とは異なるプラス部またはマイナス部を、次フレームの移動領域として特定する。
　そして、動き検出回路４は、現フレームＦ１内の移動領域の位置と、次フレームＦ２移動領域距離の位置との差を、移動領域が動いた移動距離として検出し、さらに、現フレームＦ１内の移動領域の位置から、次フレームＦ２内の移動領域の位置に向かう向きを、移動領域が動いた移動向きとして検出する。なお、以下では、移動距離をΔｔと表し、移動向きをΔｔの符号で表し、移動距離および移動向きを合わせて変位±Δｔと呼ぶこともある。
　動き検出回路４は、上記のような検出処理を、画素ライン単位で順番に行っていき、全ての画素ラインに対して行う。
　また、図７の説明に戻る。映像信号補正回路５は、動き検出回路４が検出した変位±Δｔと、表示部１が画素Ｐを走査する走査順序とに基づいて、映像信号を補正し、その補正した映像信号である補正映像信号を表示部１のサンプルホールド回路１３に入力することで、表示部１に補正映像信号に応じた補正画像を描写させる補正部である。
　図１１は、映像信号補正回路５が行う補正処理を説明するための図である。
　図１１に示すように、補正前の元の映像信号が示す画像５１では、縦線６１が右から左に動いているとする。この場合、表示部１では、各画素Ｐが走査線ＳＣ単位で表示画面の上から下に向かって走査されるので、縦線６１の下の方が上の方に比べて遅れて描画される。このため、観察者には、画像５２のように、縦線６１の下の方が上の方より遅れ動いているように視認される。
　このため、映像信号補正回路５は、映像信号が示す画像が、画像５４のように、縦線６１が上から下に向かって縦線６１の移動向きと同じ向きに傾くように、映像信号を補正する。そして、画像５４の映像信号を表示部に入力することにより、観察者には、画像５３のように、縦線６１が真っ直ぐのまま移動しているように視認されることになる。
　図１２～図１４は、映像信号補正回路５が行う補正処理をより詳細に説明するための図である。
　先ず、映像信号補正回路５は、図１２に示すように、フレームメモリ３Ａ内の現フレームＦ１と、フレームメモリ３Ｂ内の次フレームＦ２とのそれぞれから、同じ画素ラインに含まれる各画素に対応する画素値を抽出する。
　そして、映像信号補正回路５は、抽出した画素値に対応する画素ライン上の移動領域が、その移動領域の移動距離と、その画素ラインの走査順序とに応じた補正距離Δｔｎだけシフトするように現フレームを補正する。このとき、移動領域をシフトされる向きは、移動領域の移動向きと同じであるとする。
　さらに、映像信号補正回路５は、現フレーム内の移動領域がシフトする前に存在した空き領域の各画素値が、次フレーム内の空き領域と同じ位置の対応領域の各画素値が一致するように、現フレームを補正する。例えば、映像信号補正回路５は、現フレーム内の空き領域に次フレーム内の対応領域を補間する。
　映像信号補正回路５は、上記のような補正処理を、画素ライン単位で順番に行っていき全ての画素ラインに対して行う。
　本実施形態では、補正距離Δｔｎは、走査順序ｎに応じた補正係数ｋｎを用いて、Δｔｎ＝±Δｔ×ｋｎとする。補正係数ｋｎは、走査順序が遅いほど大きくなるもの。より具体的には、補正係数ｋｎは、走査順序に比例して大きくなるものとする。なお、補正係数ｋｎと走査順序ｎとの比例係数は、液晶パネル１１の応答特性に応じて予め定められている。
　この場合、図１３に示すように、縦線が右から左に動いている画像では、補正距離Δｔｎは、走査順序が遅いほど大きくなるので、液晶パネル１１の上から下に向かって大きくなる。なお、走査線ＳＣはｎ本存在するものとし、各走査線ＳＣＮには、上から順に水平ライン番号として１～ｎを割り当てている。
　また、図１４に示すように、縦線が２本あり、一方の縦線７１が動き、他方の縦線７２が動かない場合には、動いている縦線７１のみが移動領域となるので、補正の影響を受ける縦線は縦線７１のみとなる。
　次に画像表示装置の動作について説明する。
　先ず、書き込み制御回路２は、映像信号が入力されると、その映像信号内の現フレームを画素ラインごとにフレームメモリ３Ａに書き込み、映像信号内の現フレームの次のフレームである次フレームを画素ラインごとにフレームメモリ３Ｂに書き込む。
　続いて、映像信号補正回路５は、フレームメモリ３Ａに書き込まれた現フレームを１画素ライン単位で補正し、その補正した１画素ライン分の現フレームをサンプルホールド回路１３に順次入力する。
　このとき、現フレームの１画素ライン分がサンプルホールド回路１３に入力されると、書き込み制御回路２は、入力された１画素ライン分の現フレームに対応する、フレームメモリ３Ａのメモリ領域に、次フレームの次のフレームである次々フレームの同じ画素ラインに対応する各画素値を書き込む。これにより、補正された現フレームが全てサンプルホールド回路１３に入力されると、フレームメモリ３Ａに次々フレームが全て書き込まれる。その後、映像信号補正回路５は、フレームメモリ３Ｂに書き込まれた次フレームを、フレームメモリ３Ａに書き込まれた次々フレームで１画素ライン単位で補正して、その補正した１画素ライン分の次フレームをサンプルホールド回路１３に順次入力する。
　図１５は、１画素ライン分の現フレームを補正する画像表示装置の動作を説明するためのフローチャートである。
　先ず、動き検出回路４は、フレームメモリ３Ａ内の現フレームＦ１と、フレームメモリ３Ｂ内の次フレームＦ２とのそれぞれから、同じ画素ラインに含まれる各画素に対応する画素値を抽出し、画素位置ごとに、それらの画素値の差分である画素差分を算出する（ステップＳ１）。
　動き検出回路４は、それらの画素差分が全て０であるか否かを判断する（ステップＳ２）。
　画素差分に０でない値がある場合、動き検出回路４は、画素ライン内のプラス部の幅ｔ１およびマイナス部の幅ｔ２を求め、それらの幅ｔ１およびｔ２の差分である幅差分が閾値以上か否かを判断する（ステップＳ３）。
　幅差分が閾値未満の場合、動き検出回路４は、プラス部およびマイナス部に基づいて、移動領域を特定するとともに、その移動領域の変位を検出する（ステップＳ４）。
　ステップＳ２で画素差分が全て０の場合、ステップＳ４で幅差分が閾値以上の場合、および、ステップＳ５が終了した場合、動き検出回路４は、移動領域の検出結果を示す検出結果信号を生成し、その検出結果信号を映像信号補正回路５に入力する（ステップＳ５）。
　なお、ステップＳ１で画素差分が全て０の場合およびステップＳ３で幅差分が閾値以上の場合には、検出結果信号は移動領域がないことを示し、ステップＳ４が終了した場合には、検出結果信号は、移動領域（位置および幅）と、移動領域の変位を示す。
　映像信号補正回路５は、検出結果信号が入力されると、ステップＳ１で動き検出回路４が抽出した複数の画素値を、フレームメモリ３Ａ内の現フレームＦ１とフレームメモリ３Ｂ内の次フレームＦ２とのそれぞれから抽出する。そして、映像信号補正回路５は、抽出した現フレームの画素値を、検出結果信号と、抽出した次フレームの画素値とに基づいて補正することで、補正映像信号を生成し、その補正映像信号を表示部１のサンプルホールド回路１３に出力する。（ステップＳ６）。
　このとき、検出結果信号にて移動領域のないことが示されている場合、映像信号補正回路５は、現フレームの元の画素値をそのまま補正後の画素値とする。一方、検出結果信号にて移動領域とその変位が示されている場合、現フレームの画素値を、検出結果信号が示す移動領域および変位と、抽出した次フレームの画素値とに基づいて補正する。
　以上説明したように本実施形態によれば、移動領域の移動距離および移動向きと、画素を走査する走査順序に応じて映像信号が補正されるので、画素を走査する走査順序に起因する画質劣化を軽減することが可能になる。
　以上説明した各実施形態において、図示した構成は単なる一例であって、本発明はその構成に限定されるものではない。
　例えば、図１で示した画像表示装置は、図１６に示すような、画像表示システムの画像表示装置１６－１～１６－９に適用されてもよい。この画像表示システムでは、画像表示装置１６－１～１６－９のそれぞれの画像が形成されるスクリーン１６０上の表示領域が並ぶように、画像表示装置１６－１～１６－９が配置されており、画像表示装置１６－１～１６－９が描画する画像が並べて１枚の表示画像として表示される。なお、図１６では、画像表示システムは、９個の画像表示装置を備えているが、実際には、複数の画像表示装置を備えていればよい。また、図１６では、各画像表示装置として投写型画像表示装置を例示しているが、各画像表示装置は、表示画面を備え、その表示画面上に画像を表示するモニタでもよい。
　また、表示パネルを液晶パネルに限らず適宜変更可能である。
　１　　表示部
　２　　書き込み制御回路
　３　　格納部
　３Ａ、３Ｂ　　フレームメモリ
　４　　動き検出回路
　５　　映像信号補正回路
　１１　液晶パネル
　１２　水平駆動回路
　１３　サンプルホールド回路
　１４　垂直駆動回路
　１６‐１～１６‐９　画像表示装置
　Ｐ　　画素
　ＳＣ　走査線
　ＳＩ　信号線
　Ｔ　　トランジスタ

Claims (7)

  1. 　複数の画素を有する表示パネルを備え、前記複数の画素を所定の走査順序で走査して画像を描画する画像表示装置であって、
    　入力された複数フレームの映像信号に基づいて、前記映像信号に応じた画像に含まれる移動領域を特定し、当該移動領域が動く移動距離および移動向きを検出する検出部と、
    　前記検出部の検出結果と、前記移動領域内の各画素を走査する走査順序とに基づいて、前記映像信号を補正する補正部と、
    　前記補正部にて補正された映像信号である補正映像信号に基づいて、前記複数の画素を前記走査順序で走査して、前記補正映像信号に応じた補正画像を描画する駆動部と、を有する画像表示装置。
  2. 　請求項１に記載の画像表示装置において、
    　前記複数の画素は、マトリックス状に配置され、
    　前記駆動部は、前記複数の画素を、所定の方向に沿って並んだ画素からなる画素ライン単位で走査し、
    　前記検出部は、前記画素ライン単位で、当該画素ラインを前記所定の方向に沿って動く領域を前記移動領域として検出する、画像表示装置。
  3. 　請求項２に記載の画像表示装置において、
    　前記補正部は、前記画素ライン単位で、当該画素ライン上の移動領域が前記移動距離および前記走査順序に応じた補正距離だけ前記移動向きにシフトするように、前記映像信号を補正する、画像表示装置。
  4. 　請求項３に記載の画像表示装置において、
    　前記補正距離は、前記走査順序が遅いほど大きい、画像表示装置。
  5. 　請求項３または４に記載の画像表示装置において、
    　前記検出部は、前記映像信号の所定のフレームと、前記所定のフレームの次のフレームとを比較して、前記所定のフレームから前記次のフレームまでに動く領域を前記移動領域として検出し、
    　前記補正部は、前記所定フレーム内の前記移動領域がシフトし、当該移動領域がシフトする前に存在した空き領域の画素値が、前記次のフレームにおける前記空き領域と同じの領域の画素値と一致するように、前記映像信号を補正する、画像表示装置。
  6. 　請求項１ないし５のいずれか１項に記載の画像表示装置を複数備える画像表示システム。
  7. 　複数の画素を有する表示パネルを備え、前記複数の画素を所定の走査順序で走査して画像を描画する画像表示装置の映像信号処理方法であって、
    　入力された複数フレームの映像信号に基づいて、前記映像信号に応じた画像に含まれる移動領域を特定し、当該移動領域が動く移動距離および移動向きを検出し、
    　当該検出結果と、前記移動領域内の各画素を走査する走査順序とに基づいて、前記映像信号を補正し、
    　前記補正された映像信号である補正映像信号に基づいて、前記複数の画素を前記走査順序で走査して、前記補正映像信号に応じた補正画像を描画する、映像信号処理方法。
PCT/JP2011/071810 2011-09-26 2011-09-26 画像表示装置、画像表示システムおよび映像信号処理方法 WO2013046288A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
PCT/JP2011/071810 WO2013046288A1 (ja) 2011-09-26 2011-09-26 画像表示装置、画像表示システムおよび映像信号処理方法
US14/347,208 US9299307B2 (en) 2011-09-26 2011-09-26 Image display devices, image display systems, and image signal processing methods

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2011/071810 WO2013046288A1 (ja) 2011-09-26 2011-09-26 画像表示装置、画像表示システムおよび映像信号処理方法

Publications (1)

Publication Number Publication Date
WO2013046288A1 true WO2013046288A1 (ja) 2013-04-04

Family

ID=47994407

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2011/071810 WO2013046288A1 (ja) 2011-09-26 2011-09-26 画像表示装置、画像表示システムおよび映像信号処理方法

Country Status (2)

Country Link
US (1) US9299307B2 (ja)
WO (1) WO2013046288A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022049908A1 (ja) * 2020-09-07 2022-03-10 ソニーグループ株式会社 表示処理装置、表示処理方法、記憶媒体、および情報処理装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102253315B1 (ko) * 2014-12-04 2021-05-17 엘지전자 주식회사 비디오월 시스템
CN104809995A (zh) * 2015-04-28 2015-07-29 京东方科技集团股份有限公司 一种图像处理方法及系统
US10378957B2 (en) * 2016-09-13 2019-08-13 Safe-Fire Technology LLC System and method for measuring coal burner flame temperature profile using optical device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003345285A (ja) * 2002-05-20 2003-12-03 Internatl Business Mach Corp <Ibm> 画像表示システム、画像表示方法、およびプログラム
JP2006343556A (ja) * 2005-06-09 2006-12-21 Hitachi Ltd 画像表示装置及びその駆動方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101110123A (zh) 2003-07-04 2008-01-23 索尼株式会社 视频处理装置、视频处理方法和计算机程序
JP2006201544A (ja) 2005-01-21 2006-08-03 Seiko Epson Corp 画像表示装置、画像表示方法及び電子機器
JP5093722B2 (ja) 2006-09-26 2012-12-12 Ｎｌｔテクノロジー株式会社 液晶表示装置及びその画像表示方法，画像表示用プログラム
JP5047344B2 (ja) * 2009-12-28 2012-10-10 キヤノン株式会社 画像処理装置及び画像処理方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003345285A (ja) * 2002-05-20 2003-12-03 Internatl Business Mach Corp <Ibm> 画像表示システム、画像表示方法、およびプログラム
JP2006343556A (ja) * 2005-06-09 2006-12-21 Hitachi Ltd 画像表示装置及びその駆動方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022049908A1 (ja) * 2020-09-07 2022-03-10 ソニーグループ株式会社 表示処理装置、表示処理方法、記憶媒体、および情報処理装置
US11990064B2 (en) 2020-09-07 2024-05-21 Sony Group Corporation Display processing device, display processing method, storage medium, and information processing device

Also Published As

Publication number Publication date
US20140232714A1 (en) 2014-08-21
US9299307B2 (en) 2016-03-29

Similar Documents

Publication Publication Date Title
KR100613116B1 (ko) 화상 표시 장치
CN102169677B (zh) 影像处理电路、其处理方法、液晶显示装置及电子设备
JP4816031B2 (ja) 表示装置および表示装置の駆動方法
KR20170028479A (ko) 표시 장치 및 이의 구동 방법
EP1811454A2 (en) Edge area determining apparatus and edge area determining method
CN102622977A (zh) 影像处理方法、影像处理电路、液晶显示装置以及电子设备
US20100214316A1 (en) Device and method for driving liquid crystal display device
WO2013046288A1 (ja) 画像表示装置、画像表示システムおよび映像信号処理方法
JP4764065B2 (ja) 画像表示制御装置、ディスプレイ装置及び画像表示方法
KR101500324B1 (ko) 표시 장치
JP2009109694A (ja) 表示装置
US10109254B2 (en) Video processing circuit, video processing method, electro-optical device, and electronic apparatus
JP2007212571A (ja) 映像表示装置
US9159287B2 (en) Image display apparatus and image display method
US20130169618A1 (en) Liquid crystal display device
TWI507937B (zh) 觸控偵測方法及其裝置
US20100214488A1 (en) Image signal processing device
US20120287133A1 (en) Image processing apparatus and image processing method
US20100128044A1 (en) Data processing circuit and display using the same
US9019325B2 (en) Liquid crystal display device
CN103003866B (zh) 液晶显示设备
JP2008216648A (ja) 映像表示装置、映像表示方法、および映像表示システム
CN113038235A (zh) 一种通过反转扫描消除拼接电视墙动态画面断裂的方法及系统
US8237694B2 (en) Method and circuit for controlling timings of display devices using a single data enable signal
US20170011701A1 (en) Display Apparatus and Three-Dimensional Image Display System

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11873092

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 14347208

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 11873092

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP