WO2013038963A1

WO2013038963A1 - インバータ装置

Info

Publication number: WO2013038963A1
Application number: PCT/JP2012/072545
Authority: WO
Inventors: 植木浩一; 志治肇
Original assignee: 株式会社村田製作所
Priority date: 2011-09-12
Filing date: 2012-09-05
Publication date: 2013-03-21

Abstract

　入力された直流電圧Ｖｉｎを交流電圧Ｖｏｕｔに変換して出力するインバータ装置（１）は、トランス（Ｔ）の一次巻線（Ｌ１）への直流電圧Ｖｉｎの供給をオンオフするスイッチング素子（Ｑ１）と、二次巻線（Ｌ２１，Ｌ２２）に直列接続されたスイッチング素子（Ｑ２１，Ｑ２２）と、各スイッチング素子をオンオフする制御回路（１０）とを備える。二次巻線（Ｌ２１）は、出力端子（Ｐｏ（１），Ｐｏ（２））に接続され、出力端子（Ｐｏ（１））への方向を順方向としている。二次巻線（Ｌ２２）は、出力端子（Ｐｏ（１），Ｐｏ（２））に接続され、出力端子（Ｐｏ（２））への方向を順方向としている。制御回路（１０）は、交流電圧Ｖｏｕｔが出力端子（Ｐｏ（１），Ｐｏ（２））から出力されるよう、スイッチング制御を行う。これにより、正弦波交流出力電圧を得ることができるインバータ装置を提供する。

Description

インバータ装置

　本発明は、入力された直流電圧を交流電圧に変換して出力するインバータ装置に関する。

　特許文献１には、インバータ回路とインバータトランスを有するインバータを二組備えたインバータ装置が開示されている。特許文献１に記載のインバータ装置は、二つのインバータをそれぞれ交互に駆動して正弦波の半波電圧を作り、一方を正電圧出力、他方を負電圧出力として交流電圧を出力しようとするものである。換言すれば、特許文献１に記載のインバータ装置は、二つのインバータを用いて、出力する交流電圧の正の半周期と負の半周期とを生成しようとするものである。

特開昭６１－２５１４８０号公報

　しかしながら、特許文献１に記載の構成では、交流電圧を出力するのにトランスを二つ必要とするため、装置内の部品点数が増加するという問題がある。また、特許文献１に記載の回路（特許文献１の図１参照）では、インバータトランス５－１の出力とインバータトランス５－２の出力のそれぞれに接続されているダイオードは、出力端子９に対する整流方向がどちらも同じ向きに接続されているため、負電圧を出力することができない。一方で、例えばインバータトランス５－２の出力に接続されているダイオードを整流方向を逆向きにして接続した場合、しかしインバータトランス５－２から出力端子９に対して負電圧を出力することができる。しかし、インバータトランス５－２から負電圧が出力されている場合、出力端子９側から正電圧を生成するインバータトランス５－１に対して電流が逆流するため、正常な交流出力電圧が得られない。

　そこで、本発明の目的は、正常な交流出力電圧を得ることができるインバータ装置を提供することにある。

　本発明は、入力された直流電圧を交流電圧に変換して出力するインバータ装置において、前記交流電圧を出力する一組の第１出力端子および第２出力端子と、一次巻線、第１二次巻線および第２二次巻線を有するトランスと、前記一次巻線への前記直流電圧の供給をオンオフする一次側スイッチング素子と、前記第１二次巻線に直列接続された第１二次側スイッチング素子と、前記第２二次巻線に直列接続された第２二次側スイッチング素子と、前記一次側スイッチング素子、前記第１二次側スイッチング素子および前記第２二次側スイッチング素子それぞれをスイッチング制御し、前記交流電圧が前記第１出力端子および前記第２出力端子から出力されるようにスイッチング制御を行う制御手段と、を備え、前記第１二次巻線と前記第２二次巻線とは同極性であって、いずれも前記一次巻線に対して逆極性であり、前記第１二次巻線と前記第２二次巻線とは、前記一組の第１出力端子および前記第２出力端子に対して異なる向きに接続されていることを特徴とする。

　この構成によると、インバータ装置は、第１二次巻線からの出力電圧と第２二次巻線からの出力電圧とが、出力すべき交流電圧の異なる極性部分を生成するようにスイッチング制御している。例えば制御手段が第１二次側スイッチング素子をオンする制御を行うと、第１二次巻線から交流電圧の一方の極性（例えば正電圧）は出力されるが、このとき、制御手段が第２二次側スイッチング素子をオフにすることで、第１二次巻線からの出力電圧が第２二次巻線へ電流が逆流することを防止できる。同様に、制御手段が第２二次側スイッチング素子をオンする制御を行い、第２二次巻線から交流電圧の他方の極性（例えば負電圧）が出力されるとき、制御手段が第１二次側スイッチング素子をオフにすることで、第２二次巻線からの出力電圧が第１二次巻線へ電流が逆流することを防止できる。これにより、一つのトランスで正弦波状の正常な交流出力電圧を得ることができる。

　本発明の第１の構成では、前記制御手段は、前記第１出力端子および前記第２出力端子から出力される前記交流電圧を正弦波状電圧とするように、前記一次側スイッチング素子のオンオフを前記交流電圧の半周期の両端にいくほどデューティ比が小さくなるように制御し、かつ、前記第１二次側スイッチング素子および前記第２二次側スイッチング素子を、前記交流電圧の半周期毎に交互にオンオフする構成でもよい。

　この構成では、交流電圧の半周期分として正弦波状電圧を出力するように、一次側スイッチング素子のオンオフを交流電圧の半周期の両端にいくほどデューティ比が小さくなるように制御し、交流電圧の半周期毎に、第１二次側スイッチング素子および第２二次側スイッチング素子を常時オンにする制御を交互に行なっている。その結果、出力電圧の極性が制御され、正弦波状の交流電圧が出力される。このため、二次側スイッチング素子の制御が容易となる。

　本発明の第２の構成では、前記制御手段は、前記一次側スイッチング素子のオンオフを繰り返し、前記第１出力端子および前記第２出力端子から出力される前記交流電圧を正弦波状電圧とするように、出力される前記交流電圧が一方の極性であるときには、前記一次側スイッチング素子のオフ期間に前記第１二次側スイッチング素子のオンオフを前記交流電圧の半周期の両端に行くほどデューティ比が小さくなるように制御し、前記交流電圧が他方の極性であるときには、前記一次側スイッチング素子のオフ期間に前記第２二次側スイッチング素子のオンオフを前記交流電圧の半周期の両端にいくほどデューティ比が小さくなるように制御する構成でもよい。

　この構成では、二次側スイッチング素子のオンオフを、交流電圧の半周期の両端にいくほどデューティ比が小さくなるように制御することにより正弦波状電圧を生成することができる。

　上記第２の構成において、前記制御手段は、前記一次側スイッチング素子を一定デューティ比でオンオフすることが好ましい。

　この構成では、二次側スイッチング素子のオンオフ制御により正弦波状電圧を生成するため、一次側スイッチング素子を一定周期でオンオフすればよく、一次側スイッチング素子のスイッチング制御が容易となる。

　また、上記第２の構成において、前記第１出力端子および前記第２出力端子の間にキャパシタが接続されていて、前記制御手段は、前記交流電圧のゼロクロス近傍において、前記第１二次側スイッチング素子および前記第２二次側スイッチング素子を交互にオンオフにする構成でもよい。

　この構成では、第１二次側スイッチング素子および第２二次側スイッチング素子を、１スイッチング周期中おける一次側スイッチング素子のオフ期間に交互にオンオフにしている。出力端子に軽負荷が接続された場合、前記第１出力端子および前記第２出力端子の間に接続されたキャパシタから負荷側に取り出されるエネルギーは小さく、キャパシタに電荷が残ることがある。このため、交流電圧のゼロクロス近傍で電圧がゼロまで低下しないことにより波形に歪みが生じるおそれがある。そこで、交流電圧のゼロクロス近傍において第１二次側スイッチング素子および第２二次側スイッチング素子を１スイッチング周期中に交互にオンオフし、またそれぞれのスイッチング素子のオン時間を制御することで、キャパシタから第１二次巻線または第２二次巻線側にエネルギーが回生する。この動作により、キャパシタの電荷を放出することで、出力電圧を目的とする電圧値に制御することができる。この結果、波形の歪みを抑制することができる。

　本発明において、前記第１二次側スイッチング素子および前記第２二次側スイッチング素子は、ボディーダイオードを有するＦＥＴであり、前記第１二次側スイッチング素子に直列接続され、前記第１二次側スイッチング素子のオン時に順方向に電流が流れる第１ダイオードと、前記第２二次側スイッチング素子に直列接続され、前記第２二次側スイッチング素子のオン時に順方向に電流が流れる第２ダイオードと、を備えた構成が好ましい。

　この構成では、第１二次側スイッチング素子と第２二次側スイッチング素子とにＦＥＴを用いた場合に、例えば制御手段が第１二次側スイッチング素子をオンする制御を行うと、第１二次巻線から交流電圧の一方の極性（例えば正電圧）が出力されるが、第２二次側スイッチング素子がオフであってもボディーダイオードを介して第１二次巻線からの出力電圧により第２二次巻線へ電流が逆流しようとする。この逆流を第２ダイオードにより防止できる。同様に、制御手段が第２二次側スイッチング素子をオンする制御を行い、第２二次巻線から交流電圧の他方の極性（例えば負電圧）が出力されるとき、第１二次側スイッチング素子がオフであってもボディーダイオードを介して第２二次巻線からの出力電圧により第１二次巻線へ電流が逆流しようとするが、この逆流を第１ダイオードにより防止できる。

　本発明によれば、正常な交流出力電圧を得ることができる。

実施形態１に係るインバータ装置の等価回路を示す図。図１に示したインバータ装置が備えるスイッチング素子のオンオフのタイミングと、出力端子から出力される交流電圧との関係を示す図。図１に示したインバータ装置が備えるスイッチング素子のオンオフのタイミングと、出力端子から出力される交流電圧との関係を示す図。図１に示したインバータ装置が備えるスイッチング素子のオンオフのタイミングと、出力端子から出力される交流電圧との関係を示す図。実施形態２に係るインバータ装置の等価回路を示す図。

（実施形態１）
　以下、本発明に係るインバータ装置について説明する。図１は、実施形態１に係るインバータ装置の等価回路を示す図である。本実施形態に係るインバータ装置１は、一つの一次巻線と二つの二次巻線を有するトランスを備え、入力された直流電圧を交流電圧に変換して出力する。

　インバータ装置１は、入力電源から直流電圧Ｖｉｎが入力される一組の入力端子Ｐｉ（＋），Ｐｉ（－）と、交流電圧Ｖｏｕｔが出力される一組の出力端子Ｐｏ（１），Ｐｏ（２）とを備えている。入力端子Ｐｉ（＋）は高電位側、入力端子Ｐｉ（－）は低電位側である。

　インバータ装置１は、一次巻線Ｌ１、第１の二次巻線Ｌ２１および第２の二次巻線Ｌ２２がそれぞれ磁気的に結合されたトランスＴを備えている。第１の二次巻線Ｌ２１と第２の二次巻線Ｌ２２とは同極性であり、何れも一次巻線Ｌ１に対して逆極性である。また、本実施形態では、第１の二次巻線Ｌ２１で発生する電圧は、交流電圧Ｖｏｕｔの正電圧となり、第２の二次巻線Ｌ２２で発生する電圧は負電圧となる。

　インバータ装置１は一次側にスイッチング素子Ｑ１を備え、二次側にスイッチング素子Ｑ２１，Ｑ２２を備えている。スイッチング素子Ｑ１，Ｑ２１，Ｑ２２はそれぞれ、ボディーダイオード（寄生ダイオード）を有するｎ型ＭＯＳ－ＦＥＴである。スイッチング素子Ｑ１，Ｑ２１，Ｑ２２はそれぞれ、ゲートを制御手段としての制御回路１０に接続している。この制御回路１０は、スイッチング素子Ｑ１，Ｑ２１，Ｑ２２にパルス状の駆動電圧を印加してスイッチング制御を行う。

　トランスＴの一次巻線Ｌ１は、一端が入力端子Ｐｉ（＋）に接続されており、他端がスイッチング素子Ｑ１を介して入力端子Ｐｉ（－）に接続されている。詳しくは、スイッチング素子Ｑ１のドレインが一次巻線Ｌ１の他端に接続されており、ソースが入力端子Ｐｉ（－）に接続されている。

　トランスＴの第１の二次巻線（第１二次巻線）Ｌ２１は、一端（第１端）が直列接続されたスイッチング素子Ｑ２１およびダイオードＤ１を介して出力端子Ｐｏ（１）に接続されており、他端（第２端）が出力端子Ｐｏ（２）に接続されている。より詳しくは、二次巻線Ｌ２１の一端がスイッチング素子Ｑ２１のドレインに接続され、スイッチング素子Ｑ２１のソースがダイオードＤ１のアノードに接続されている。さらに、ダイオードＤ１のカソードが出力端子Ｐｏ（１）に接続されている。

　スイッチング素子Ｑ２１がオフのときに一次側のスイッチング素子Ｑ１がオンすると、ダイオードＤ１がなければ、スイッチング素子Ｑ２１のボディーダイオードを介して電流が流れることになる。しかしスイッチング素子Ｑ２１のボディーダイオードに対して逆極性に接続されたダイオードＤ１によって、一次側のスイッチング素子Ｑ１がオンであっても二次巻線Ｌ２１に電流が流れず、スイッチング素子Ｑ１のオン時に一次巻線Ｌ１にエネルギーが蓄積される。その後、一次側のスイッチング素子Ｑ１がオフとなったとき、トランスＴの磁束結合によって、一次巻線Ｌ１に蓄積されていたエネルギーが二次巻線Ｌ２１に伝達され、スイッチング素子Ｑ２１がオンであれば二次巻線Ｌ２１に電流が流れる。

　同様に、トランスＴの第２の二次巻線（第２二次巻線）Ｌ２２には、一端（第１端）が直列接続されたスイッチング素子Ｑ２２およびダイオードＤ２を介して出力端子Ｐｏ（２）に接続されており、他端（第２端）が出力端子Ｐｏ（１）に接続されている。詳しくは、二次巻線Ｌ２２の一端がスイッチング素子Ｑ２２のドレインに接続され、スイッチング素子Ｑ２２のソースがダイオードＤ２のアノードに接続されている。さらに、ダイオードＤ２のカソードが出力端子Ｐｏ（２）に接続されている。これにより、二次巻線Ｌ２１側と同様に、一次側のスイッチング素子Ｑ１がオフとなったとき、スイッチング素子Ｑ２２がオンであれば二次巻線Ｌ２２に電流が流れる。

　出力端子Ｐｏ（１），Ｐｏ（２）間にはキャパシタＣが接続されている。スイッチング素子Ｑ１のオフ期間にトランスＴの二次巻線Ｌ２１，Ｌ２２に誘起されるパルス電圧は、スイッチング素子Ｑ２１およびダイオードＤ１、またはスイッチング素子Ｑ２２およびダイオードＤ２を介して出力の方向に向かってに伝達される。キャパシタＣはこのパルス電圧を平滑する。

　二次巻線Ｌ２１，Ｌ２２にはスイッチング素子Ｑ２１，Ｑ２２がそれぞれ接続されているため、スイッチング素子Ｑ１がオフ、かつ、スイッチング素子Ｑ２１がオン時に、スイッチング素子Ｑ２２をオフにすることで、二次巻線Ｌ２１から二次巻線Ｌ２２に電流が逆流することがない。同様に、スイッチング素子Ｑ１がオフ、かつ、スイッチング素子Ｑ２２がオン時に、スイッチング素子Ｑ２１をオフにすることで、二次巻線Ｌ２２から二次巻線Ｌ２１に電流が逆流することがない。これにより、二次巻線Ｌ２１に誘起される電圧のみにより交流電圧Ｖｏｕｔの正電圧を出力でき、二次巻線Ｌ２２に誘起される電圧のみにより交流電圧Ｖｏｕｔの負電圧を出力できる。

　以下、制御回路１０による各スイッチング素子Ｑ１，Ｑ２１，Ｑ２２のスイッチング制御について説明する。

　図２Ａ、図２Ｂおよび図２Ｃは、スイッチング素子Ｑ１，Ｑ２１，Ｑ２２のオンオフのタイミングと、出力端子Ｐｏ（１），Ｐｏ（２）から出力される交流電圧Ｖｏｕｔとの関係を示す図である。本実施形態では、３通りのスイッチング制御方法について説明する。図２Ａは第１の制御方法、図２Ｂは第２の制御方法、図２Ｃは第３の制御方法についてそれぞれ示している。

　図２Ａに示す第１の制御方法の場合、制御回路１０は、出力すべき交流電圧Ｖｏｕｔの半周期毎に交互にスイッチング素子Ｑ２１，Ｑ２２をオンにすると共に、正弦波状電圧が生成されるようスイッチング素子Ｑ１をオンオフする。具体的には、制御回路１０は、出力すべき交流電圧Ｖｏｕｔの半周期間、スイッチング素子Ｑ２１を常時オンにし、かつ、正弦波状電圧が生成されるようスイッチング素子Ｑ１へ印加する駆動電圧のパルス幅を調整する。つまり、１スイッチング周期でのスイッチング素子Ｑ１のオン時間制御を行う。パルス幅が狭い場合はすなわちデューティ比が小さく、出力電圧は低くなり、パルス幅が広い場合はすなわちデューティ比が大きく、出力電圧は高くなる。換言すると、制御回路１０はスイッチング素子Ｑ１のオンオフを交流電圧Ｖｏｕｔの半周期の両端にいくほどデューティ比が小さくなるように制御する。これにより、出力端子Ｐｏ（１），Ｐｏ（２）から正弦波状の正電圧が出力される。正弦波状電圧を生成するために、制御回路１０には交流電圧Ｖｏｕｔがフィードバックされている。

　同様に、制御回路１０は、出力すべき交流電圧Ｖｏｕｔの半周期間、スイッチング素子Ｑ２２を常時オンにし、かつ、正弦波状電圧が生成されるようスイッチング素子Ｑ１へ印加する駆動電圧のパルス幅を調整する。これにより、出力端子Ｐｏ（１），Ｐｏ（２）から正弦波の負電圧が出力される。

　第１の制御方法の場合、スイッチング素子Ｑ２１，Ｑ２２は、交流電圧Ｖｏｕｔの半周期毎にオンオフを繰り返せばよく、制御回路１０による２次側のスイッチング制御が容易となる。また制御回路１０は、正弦波状電圧の絶対値を生成するようにスイッチング素子Ｑ１をオンオフしており、正弦波状電圧の正と負との極性は、スイッチング素子Ｑ２１，Ｑ２２のいずれをオンするかで決められている。

　図２Ｂに示す第２の制御方法の場合、制御回路１０は、スイッチング素子Ｑ１を固定デューティ比でオンオフし、スイッチング素子Ｑ１がオフとなる期間の二次側のスイッチング素子Ｑ２１，Ｑ２２への駆動電圧のパルス幅を調整して、正弦波状の電圧が生成されるようにする。具体的に、制御回路１０は、出力される交流電圧が正の極性であるときには、スイッチング素子Ｑ１のオフ期間にスイッチング素子Ｑ２１のオンオフを交流電圧の半周期の両端にいくほどデューティ比が小さくなるように制御する。また、制御回路１０は、交流電圧が負の極性であるときには、スイッチング素子Ｑ１のオフ期間にスイッチング素子Ｑ２２のオンオフを交流電圧の半周期の両端にいくほどデューティ比が小さくなるように制御する。この場合、一次側のスイッチング素子Ｑ１は固定周期でオンオフすればよく、一次側のスイッチング素子Ｑ１のスイッチング制御が容易となる。

　図２Ｂに示す第２の制御方法において、出力端子Ｐｏ（１），Ｐｏ（２）に接続される負荷が軽負荷のときに、キャパシタＣから取り出されるエネルギーが小さく、キャパシタＣに電荷が残ることになり、その結果、図２Ｃの破線で示すように、正弦波のゼロクロス近傍で電圧が目的の値まで低下、もしくは上昇しないことにより、波形の歪みが発生する場合がある。

　ここで、図２Ｃに示す第３の制御方法について説明する。この場合、基本的には、スイッチング素子Ｑ１，Ｑ２１，Ｑ２２の制御方法は第２の制御方法と同様である。第２の制御方法の場合、スイッチング素子Ｑ２１のスイッチング制御を終了した後に、スイッチング素子Ｑ２２のスイッチング制御を行っているのに対し、第３の制御方法では、スイッチング素子Ｑ２１のスイッチング制御を行っているタイミングとスイッチング素子Ｑ２２のスイッチング制御を行っているタイミングが部分的に重なるオーバーラップ期間が設けられている。具体的に、制御回路１０は、１スイッチング周期でのスイッチング素子Ｑ１のオフ期間に、スイッチング素子Ｑ２１とスイッチング素子Ｑ２２が交互オンするように制御している。

　１スイッチング周期内のスイッチング素子Ｑ１のオフ期間にスイッチング素子Ｑ２１のオンオフ制御と、スイッチング素子Ｑ２２のオンオフ制御とをすることで、交流電圧が正の極性であるときにキャパシタＣから二次巻線Ｌ２２へ電流が流れることを可能にし、また、交流電圧が負の極性であるときにキャパシタＣから二次巻線Ｌ２１へ電流が流れることを可能にする。これにより、キャパシタＣに残った電荷を回生することができ、歪のない正弦波を得ることができる。

　このとき、制御回路１０はスイッチング素子Ｑ２１とスイッチング素子Ｑ２２は同時にオンすることがないように制御を行う。

　以上説明したように、本実施形態に係るインバータ装置１は、一つのトランスＴにより、直流電圧を交流電圧Ｖｏｕｔに変換して出力することができる。これにより、従来のように、交流電圧Ｖｏｕｔの正電圧用のトランスおよび負電圧用のトランスをそれぞれ用意することなく、部品点数を減らすことができる。また、トランスＴ１の二次巻線Ｌ２１，Ｌ２２にスイッチング素子Ｑ２１，Ｑ２２を接続することで、出力側からの逆電流を防止することができる。

　また、ダイオードＤ１，Ｄ２がボディーダイオードを有するスイッチング素子Ｑ２１，Ｑ２２に直列接続されている。そのため、例えば制御回路１０がスイッチング素子Ｑ２１をオンする制御を行うと、二次巻線Ｌ２１から交流電圧の正の極性が出力されるが、スイッチング素子Ｑ２２がオフであってもボディーダイオードを介して二次巻線Ｌ２１からの出力電圧により二次巻線Ｌ２２へ電流が逆流しようとする。この逆流をダイオードＤ２により防止できる。同様に、制御回路１０がスイッチング素子Ｑ２２をオンする制御を行い、二次巻線Ｌ２２から交流電圧の負の極性が出力されるとき、スイッチング素子Ｑ２１がオフであってもボディーダイオードを介して二次巻線Ｌ２２からの出力電圧により二次巻線Ｌ２１へ電流が逆流しようとするが、この逆流をダイオードＤ１により防止できる。このため、二次側のスイッチング素子に通常のＭＯＳ－ＦＥＴを用いることができる。

　また、スイッチング素子Ｑ２１，Ｑ２２がボディーダイオードを有さないものである場合には、二次巻線Ｌ２１から正の極性の電圧が出力されるときにスイッチング素子Ｑ２１をオンし、スイッチング素子Ｑ２２をオフすることで、二次巻線Ｌ２１からの出力電圧により二次巻線Ｌ２２へ電流が逆流することを防止できる。同様に、二次巻線Ｌ２２から負の極性の電圧が出力されるときにスイッチング素子Ｑ２２をオンし、スイッチング素子Ｑ２１をオフすることで、二次巻線Ｌ２２からの出力電圧により二次巻線Ｌ２１へ電流が逆流することを防止できる。

（実施形態２）
　図３は、実施形態２に係るインバータ装置の等価回路を示す図である。本実施形態に係るインバータ装置２は、実施形態１で説明した回路を二つ並列に配置して構成したインターリーブ方式を用いている。

　インバータ装置２は、二つのトランスＴ１，Ｔ２を備えている。トランスＴ１は、磁気的に結合された一次巻線Ｌ１１と、二次巻線Ｌ２１，Ｌ２２とを備えている。トランスＴ２は、磁気的に結合された一次巻線Ｌ１２と、二次巻線Ｌ２３，Ｌ２４とを備えている。インバータ装置２は、一次側に二つのスイッチング素子Ｑ１１，Ｑ１２を有している。

　トランスＴ１の二次巻線Ｌ２１，Ｌ２２はそれぞれ、一端がダイオードＤ１，Ｄ２のアノードに接続され、他端がスイッチング素子Ｑ２１，Ｑ２２のドレインに接続されている。ダイオードＤ１は、そのカソードがキャパシタＣ１，Ｃ２およびインダクタＬからなるπ型ＬＣフィルタ２１を介して出力端子Ｐｏ（１）に接続されている。ダイオードＤ２は、出力端子Ｐｏ（２）に接続されている。また、スイッチング素子Ｑ２１は、そのソースが出力端子Ｐｏ（２）に接続されている。スイッチング素子Ｑ２２は、そのソースが出力端子Ｐｏ（１）に接続されている。

　トランスＴ２においては、トランスＴ１と同様に、二次巻線Ｌ２３は、一端がダイオードＤ３およびπ型ＬＣフィルタ２１を介して出力端子Ｐｏ（１）に接続され、他端がスイッチング素子Ｑ２３を介して出力端子Ｐｏ（２）に接続されている。また、二次巻線Ｌ２４は、一端がダイオードＤ４を介して出力端子Ｐｏ（２）に接続され、他端がスイッチング素子Ｑ２３およびπ型ＬＣフィルタ２１を介して出力端子Ｐｏ（１）に接続されている。

一端がダイオードＤ３，Ｄ４のアノードが接続され、他端がスイッチング素子Ｑ２３，Ｑ２４のドレインが接続されている。ダイオードＤ３は、カソードがπ型ＬＣフィルタ２１を介して出力端子Ｐｏ（１）に接続されている。

　なお、図３においては、各スイッチング素子のスイッチング制御を行う制御回路は省略している。

　一次側のスイッチング素子Ｑ１１，Ｑ１２および二次側のスイッチング素子Ｑ２１，Ｑ２２，Ｑ２３，Ｑ２４のスイッチング制御方法は、実施形態１の図２に示す制御方法と同様であるが、スイッチング素子Ｑ１１，Ｑ１２、スイッチング素子Ｑ２１，Ｑ２３、スイッチング素子Ｑ２２，Ｑ２４はそれぞれ互いに１８０度の位相差をもたせて制御される。これにより、交流電圧Ｖｏｕｔのリップルを抑制することができ、出力フィルタを簡略化することができる。

　なお、インバータ装置の具体的構成などは適宜設計変更可能であり、上述の実施形態に記載された作用及び効果は、本発明から生じる最も好適な作用及び効果を列挙したに過ぎず、本発明による作用及び効果は上述の実施形態に記載されたものに限定されるものではない。

１－インバータ装置
１０－制御回路（制御手段）
Ｐｉ－入力端子
Ｐｏ（１）－出力端子（第１出力端子）
Ｐｏ（２）－出力端子（第２出力端子）
Ｌ１－一次巻線
Ｌ２１－二次巻線（第１二次巻線）
Ｌ２２－二次巻線（第２二次巻線）
Ｔ－トランス
Ｑ１－スイッチング素子（一次側スイッチング素子）
Ｑ２１－スイッチング素子（第１二次側スイッチング素子）
Ｑ２２－スイッチング素子（第２二次側スイッチング素子）
Ｄ１－ダイオード（第１ダイオード）
Ｄ２－ダイオード（第２ダイオード）
Ｖｉｎ－直流電圧
Ｖｏｕｔ－交流電圧

Claims

　入力された直流電圧を交流電圧に変換して出力するインバータ装置において、
　前記交流電圧を出力する一組の第１出力端子および第２出力端子と、
　一次巻線、第１二次巻線および第２二次巻線を有するトランスと、
　前記一次巻線への前記直流電圧の供給をオンオフする一次側スイッチング素子と、
　前記第１二次巻線に直列接続された第１二次側スイッチング素子と、
　前記第２二次巻線に直列接続された第２二次側スイッチング素子と、
　前記一次側スイッチング素子、前記第１二次側スイッチング素子および前記第２二次側スイッチング素子それぞれをスイッチング制御し、前記交流電圧が前記第１出力端子および前記第２出力端子から出力されるようにスイッチング制御を行う制御手段と、
　を備え、
　前記第１二次巻線と前記第２二次巻線とは同極性であって、いずれも前記一次巻線に対して逆極性であり、
　前記第１二次巻線と前記第２二次巻線とは、
　前記一組の第１出力端子および前記第２出力端子に対して異なる向きに接続されている、
　インバータ装置。
　前記制御手段は、
　前記第１出力端子および前記第２出力端子から出力される前記交流電圧を正弦波状電圧とするように、
　前記一次側スイッチング素子のオンオフを前記交流電圧の半周期の両端にいくほどデューティ比が小さくなるように制御し、かつ、
　前記第１二次側スイッチング素子および前記第２二次側スイッチング素子を、前記交流電圧の半周期毎に交互にオンオフする、
　請求項１に記載のインバータ装置。
　前記制御手段は、
　前記一次側スイッチング素子のオンオフを繰り返し、
　前記第１出力端子および前記第２出力端子から出力される前記交流電圧を正弦波状電圧とするように、出力される前記交流電圧が一方の極性であるときには、前記一次側スイッチング素子のオフ期間に前記第１二次側スイッチング素子のオンオフを前記交流電圧の半周期の両端に行くほどデューティ比が小さくなるように制御し、
　前記交流電圧が他方の極性であるときには、前記一次側スイッチング素子のオフ期間に前記第２二次側スイッチング素子のオンオフを前記交流電圧の半周期の両端にいくほどデューティ比が小さくなるように制御する、
　請求項１に記載のインバータ装置。
　前記制御手段は、
　前記一次側スイッチング素子を一定デューティ比でオンオフする、
　請求項３に記載のインバータ装置。
　前記第１出力端子および前記第２出力端子の間にキャパシタが接続されていて、
　前記制御手段は、
　１スイッチング周期中の前記一次側スイッチング素子のオフ期間に、前記第１二次側スイッチング素子および前記第２二次側スイッチング素子を交互にオンオフにする、
　請求項３または４に記載のインバータ装置。
　前記第１二次側スイッチング素子および前記第２二次側スイッチング素子は、ボディーダイオードを有するＦＥＴであり、
　前記第１二次側スイッチング素子に直列接続され、前記第１二次側スイッチング素子のオン時に順方向に電流が流れる第１ダイオードと、
　前記第２二次側スイッチング素子に直列接続され、前記第２二次側スイッチング素子のオン時に順方向に電流が流れる第２ダイオードと、
　を備えた請求項１から５の何れか一つに記載のインバータ装置。