WO2013022269A2 - 이중 감지 기능을 가지는 기판 적층형 이미지 센서 - Google Patents
이중 감지 기능을 가지는 기판 적층형 이미지 센서 Download PDFInfo
- Publication number
- WO2013022269A2 WO2013022269A2 PCT/KR2012/006293 KR2012006293W WO2013022269A2 WO 2013022269 A2 WO2013022269 A2 WO 2013022269A2 KR 2012006293 W KR2012006293 W KR 2012006293W WO 2013022269 A2 WO2013022269 A2 WO 2013022269A2
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- photodiode
- substrate
- image sensor
- transfer transistor
- sensing function
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 107
- 230000009977 dual effect Effects 0.000 title claims description 11
- 238000001514 detection method Methods 0.000 title 1
- 238000012546 transfer Methods 0.000 claims description 34
- 238000000034 method Methods 0.000 claims description 16
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 claims 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims 1
- 229910052732 germanium Inorganic materials 0.000 claims 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims 1
- 230000002093 peripheral effect Effects 0.000 claims 1
- 229910052710 silicon Inorganic materials 0.000 claims 1
- 239000010703 silicon Substances 0.000 claims 1
- 238000004519 manufacturing process Methods 0.000 abstract description 5
- 239000004065 semiconductor Substances 0.000 description 10
- 238000010586 diagram Methods 0.000 description 9
- 239000003086 colorant Substances 0.000 description 3
- 238000011161 development Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 238000005286 illumination Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 230000002776 aggregation Effects 0.000 description 1
- 238000004220 aggregation Methods 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 239000000571 coke Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000023077 detection of light stimulus Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000031700 light absorption Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
- H04N25/778—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14634—Assemblies, i.e. Hybrid structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14638—Structures specially adapted for transferring the charges across the imager perpendicular to the imaging plane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1464—Back illuminated imager structures
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N13/00—Stereoscopic video systems; Multi-view video systems; Details thereof
- H04N13/20—Image signal generators
- H04N13/204—Image signal generators using stereoscopic image cameras
- H04N13/239—Image signal generators using stereoscopic image cameras using two 2D image sensors having a relative position equal to or related to the interocular distance
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1462—Coatings
- H01L27/14621—Colour filter arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14625—Optical elements or arrangements associated with the device
- H01L27/14627—Microlenses
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14636—Interconnect structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
Definitions
- the present invention relates to a so-called substrate stacked image sensor in which some structures of image sensor pixels are respectively formed on different substrates, and then these substrates are laminated and bonded in three dimensions to complete the pixels. More specifically, when the first photodiode is placed on the first substrate and the second photodiode is placed on the second substrate, and the substrates are stacked and bonded, the first photodiode and the second photodiode are also combined to form a pixel.
- the present invention relates to a substrate stacked image sensor having a dual sensing function that allows a complete photodiode as an element and optionally reads, or sums up and reads individually sensed signals from each photodiode as necessary.
- the device having a three-dimensional (3D) structure using the substrate stacking is subjected to a grinding process of grinding the back surface of the substrate to reduce thickness after stacking the substrate, and then a subsequent manufacturing process. It is then subjected to a sawing process and then packaged.
- FIG. 1 is a schematic view of such a BSI type image sensor, and includes four color filters 11, 21, 31, and 41 and photodiodes 12, 22, 32, and 42, respectively.
- Unit pixels in three dimensions. 2 shows only the red pixels of these pixels, separately. 1 to 3, only the color filter portion and the photodiode portion formed on the semiconductor substrate among the pixels constituting the image sensor pixel are illustrated.
- the size of the pixel is about 3 ⁇ m to 5 ⁇ m in depth, and the width is even smaller at about 1.1 ⁇ m to accumulate more pixels per unit area. It came to the following. In this case, a signal disturbance phenomenon, which was not serious in the past, is emerging as a new problem.
- FIG. 3 is a cross-sectional view of two pixels arranged in succession.
- light incident through the green color filter 21 generates photoelectrons in the corresponding photodiode 22.
- Most of these photoelectrons are normally captured in a depletion region (indicated by a dotted line in FIG. 3) to the photodiode 22 connected to the green color filter 21 to form an effective current component.
- some photoelectrons are passed to the photodiodes 12 of adjacent pixels, and the amount increases as the widths of the photodiodes 12 and 22 become narrower.
- This is also called a cross-talk phenomenon.
- the depth reaches 3 ⁇ m to 5 ⁇ m, but the crosstalk phenomenon is severe in pixels having a width of about 1.1 ⁇ m, resulting in a problem that the advantages of the BSI method no longer appear.
- the substrate is thinned to less than half the thickness (for example, 4 ⁇ m to 2 ⁇ m) to reduce the crosstalk phenomenon.
- the rate of penetration through the photodiode without being absorbed by the diode is high. That is, the quantum efficiency (QE) is lowered, resulting in a problem that the size of the electrical signal is smaller.
- the quantum efficiency (QE) is the ratio of incident light, that is, incident photons, and the charges generated and captured by the quantum efficiency (QE), and an index indicating how effectively the light signal is converted into an electrical signal by the image sensor. Say (index).
- Absorption of light means that the photons are converted into electric charges, so the quantum efficiency (QE) decreases in the order of blue light> green light> red light> infrared light.
- the light component that is not absorbed is absorbed in a portion other than the photodiode, or scattered by hitting the metal wiring or penetrates deep into the stacked substrate, and thus has a problem in that light is wasted because it is irrelevant to quantum efficiency.
- An object of the present invention is to provide a substrate stacked image sensor having a dual sensing function that has a higher quantum efficiency but does not cause crosstalk.
- a substrate stacked image sensor having a dual sensing function, comprising: a first photodiode formed on a first substrate; a second photodiode formed on a second substrate; The first photodiode and the second photodiode are in electrical contact with each other.
- a substrate stacked image sensor having a dual sensing function includes a first photodiode and a first transfer transistor formed on a first substrate; A second photodiode and a second transfer transistor formed on the second substrate; The first photodiode and the second photodiode, the first transfer transistor and the second transfer transistor are in electrical contact with each other.
- a substrate stacked image sensor having a dual sensing function includes a first photodiode and a first transfer transistor formed on a first substrate; A second photodiode and a second transfer transistor formed on the second substrate; The first photodiode and the second photodiode, the first transfer transistor and the second transfer transistor are in electrical contact with each other.
- a substrate stacked image sensor having a dual sensing function includes a first photodiode and a first transfer transistor formed on a first substrate; A second photodiode formed on the second substrate; The first photodiode and the second photodiode are in electrical contact with each other.
- a substrate stacked image sensor having a dual sensing function, including: a first photodiode formed on a first substrate; A second photodiode and a second transfer transistor formed on the second substrate; The first photodiode and the second photodiode are in electrical contact with each other.
- the substrate stacked image sensor structure According to the substrate stacked image sensor structure according to the present invention, most of the blue light, some of the green light, and some of the red light are absorbed by the first photodiode of the first substrate, and extremely blue light is absorbed by the second photodiode of the second substrate. In part, the remaining part of the green light, the remaining part of the red light and the infrared light is absorbed again, thereby further increasing the quantum efficiency and minimizing the waste of incident light.
- Another effect of the present invention is that the three photodiodes of the upper and lower substrates are physically located at different distances from the external optical system (external lens), so that each of the three colors of the external lens (green, blue, red) 3D by measuring the relative distance of the subject to be finally captured in the image through the analysis of the frequency components of the image of each of the three colors of the upper substrate and the aberration of It is possible to produce basic image data that can restore the image.
- the external optical system external lens
- the present invention can be utilized to generate a three-dimensional image in a completely different way from a stereo camera that generates a conventional three-dimensional image.
- FIG. 1 shows a cross-sectional view of image sensor pixels in three dimensions.
- FIG. 2 illustrates the size of only one pixel of FIG. 1.
- 3 is a diagram for explaining a crosstalk phenomenon.
- FIG. 4 is a simplified circuit diagram illustrating a structure of a substrate stacked image sensor according to an exemplary embodiment.
- FIG. 5 is a cross-sectional view illustrating the circuit diagram of FIG. 4 when the semiconductor substrate is implemented.
- FIG. 6 is a simplified circuit diagram illustrating a structure of a substrate stacked image sensor according to another exemplary embodiment.
- FIG. 7 is a simplified circuit diagram illustrating a structure of a substrate stacked image sensor according to still another exemplary embodiment of the present invention.
- FIG 8 is a diagram in which a trench is formed between each photodiode in the present invention.
- FIG. 4 is a circuit diagram illustrating the technical concept of the present invention, which is an embodiment of the present invention.
- one pixel includes one photodiode and four transistors.
- the number of transistors and the core idea of the present invention are irrelevant.
- the pixel is composed of several transistors, the features of the present invention can be implemented as it is.
- the second substrate is provided with a second photodiode 212, a second transfer transistor 222, and a second pad 270, and the first substrate has a first photodiode 211 and a first transfer transistor 221.
- the reset transistor 230, the tracking transistor 240, the selection transistor 250, and the second pad 260 are provided.
- the first transfer transistor 221, the second transfer transistor 222, the reset transistor 230, the tracking transistor 240, the selection transistor 250, and the like, allow the electrical signal converted by the photodiode to go to the pixel output. Because they play a role, they will be referred to collectively as access transistors.
- the elements formed on the first substrate and the elements formed on the second substrate are each manufactured by a well-known semiconductor manufacturing process, and then bonded after inverting one of the two substrates. At this time, the first pad and the second pad should be aligned precisely so as not to deviate from each other.
- the main feature of the present invention is that when the first photodiode is formed on the first substrate and the second photodiode is formed on the second substrate, respectively, the first photodiode and the second photodiode are electrically connected when the substrates are bonded. It is merged into one.
- the first transfer transistor 221 and the second transfer transistor 222 are also electrically joined together when both substrates are aligned and bonded.
- 'combination of transistor' means that the gate node and the drain node of the two transistors are shorted with each other.
- the current driving capability is increased by adding the width / length ratio (W / L ratio) of each transistor.
- W / L ratio width / length ratio
- the circuit designer also pre-sets the W / L ratio for each transistor, keeping in mind that the driving capability is increased by aggregation.
- first node 221 and the second transistor 222 may be controlled separately from each other so that the gate node signal TG may be selectively controlled as necessary.
- the area occupied by the first photodiode 211 on the first substrate may be different from the area occupied by the second photodiode 212 on the second substrate. This is because not only the second photodiode 212 but also the remaining access transistors must be disposed in the same plane within the pixel area defined for the second substrate. Thus, the pitch of some elements of the unit pixel formed on the first substrate and the pitch of the remaining elements of the unit pixel formed on the first substrate are exactly the same.
- FIG. 5 representatively shows only pixels corresponding to one of the three primary colors, blue green (BGR).
- Light incident on the image sensor is usually incident from the back of the second substrate and collected by a microlens, respectively, by a color filter through a second buffer layer, and then through a first buffer layer, a P-type impurity region, and the like. Reach the PN junction region, which is a diode 212.
- the order of the microlens, the second buffer layer, the color filter, the first buffer layer, the P-type impurity region, and the like are conventional and are not main features of the present invention, and thus detailed description thereof is omitted.
- the second substrate is disposed on the first substrate.
- the selected light is blue light
- most of the light is partially absorbed by the second photodiode 212 and converted into photocharge even in the case of red light.
- the remaining light that is not absorbed by the second photodiode is partially scattered by a metal wiring or the like, but is continuously transmitted to reach the first photodiode 211 of the first substrate.
- the detection of light is made in duplicate.
- the second photodiode 212 has a larger P-N junction area than the first photodiode 211. This is because most of the access transistors must be additionally disposed on the first substrate, whereas the first and second substrates must have the same pixel area. In FIG. 5, only the first transfer transistor 221 is shown on the first substrate for convenience, because all of the access transistors may be invisible in one cross section even though all the access transistors exist on the same plane.
- the area of the PN junction of the second photodiode 212 may be smaller than the area of the PN junction than the first photodiode 211, which is a feature of the present invention. One of them.
- FIG. 6 is a simplified circuit diagram illustrating another embodiment of the present invention.
- the second substrate is the same as FIG. 4 except that only the second photodiode 212 and the second pad 270 are provided without the second transfer transistor. Since there is only one transfer transistor 221, unlike the embodiment illustrated in FIG. 2, one of the second photodiode 212 and the first photodiode 211 may not be selected.
- This embodiment has the advantage that the area of the photodiode is maximized because only the photodiode can be arranged on the second substrate without the transfer transistor and the wiring for the transfer transistor.
- FIG. 7 is a simplified circuit diagram illustrating another embodiment of the present invention. As shown in FIG. 5, there is no first transfer transistor on the first substrate. It should be noted that two pads 280 and 290 are added to electrically connect the first photodiode 211 and the second photodiode 212. Since this embodiment also has only one transfer transistor 222, unlike the embodiment illustrated in FIG. 4, one of the second photodiode 212 and the first photodiode 211 may not be selected. This embodiment has the advantage that the area of the first photodiode can be increased because the first substrate does not require the transfer transistor and the wiring for the transfer transistor.
- FIG. 6 and FIG. 7 also use the same numerals as those of FIG. 4 to easily understand that the same numerals refer to the same elements.
- FIG. 8 illustrates a trench 87 formed between each pixel in at least one photodiode of a first photodiode or a second photodiode and then filled with an impermeable material in various embodiments of the present disclosure.
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Signal Processing (AREA)
- Multimedia (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Facsimile Heads (AREA)
Abstract
본 발명은 기판을 적층한 이미지 센서에 관한 것으로, 본 발명에 따른 기판 적층형 이미지 센서는 제1 기판에 제1 포토다이오드를 형성하고, 제2 기판에 제2 포토다이오드를 형성한 다음, 양 기판을 서로 정렬하여 접착함에 의해 양 포토다이오드가 전기적으로 결합하여 한 픽셀내의 완전한 포토다이오드를 이루는 것을 특징으로 한다.
Description
본 발명은 서로 다른 기판에 이미지 센서 픽셀의 일부 구조를 각각 형성한 후, 이들 기판을 3차원으로 적층하여 접합함으로써 픽셀을 완성하는, 이른 바 기판 적층형 이미지 센서에 관한 것이다. 보다 상세하게는, 제1 기판에 제1 포토다이오드를 두고, 제2 기판에 제2 포토다이오드를 두어 이들 기판을 적층하여 결합할 때 제1 포토다이오드와 제2 포토다이오드도 결합되어 한 픽셀의 구성요소로서의 완전한 포토다이오드가 되게 하고, 필요에 따라서는 각 포토다이오드에서 개별적으로 감지된 신호들을 선택적으로 읽어내거나, 또는 합산하여 읽어낼 수 있도록 하는 이중 감지 기능을 가지는 기판 적층형 이미지 센서에 관한 것이다.
배경기술은 두 가지 관점에서 설명된다. 하나는 반도체 집적회로의 적층에 따른 관점, 다른 하나의 관점은 이미지 센서의 소형화에 관한 것이다.
이하, 반도체 집적회로의 적층에 관한 종래의 기술을 설명한다. 반도체 집적회로가 지속적으로 미세화 됨에 따라 패키징(packaging) 기술도 소형화에 대한 요구 및 실장 신뢰성을 만족시키기 위해 지속적으로 발전되어 왔다. 최근에는 2개 이상의 반도체 칩 또는, 반도체 패키지를 수직으로 쌓아 올리는 3차원(3D) 구조의 기판 적층(stacking)에 대한 다양한 기술이 개발되고 있다.
이러한 기판 적층(stacking)을 이용한 3차원(3D) 구조의 소자는 기판을 적층한 후 두께를 감소시키기 위해 기판의 후면을 갈아내는 그라인딩(grinding)하는 공정(thinning)을 거친 후, 후속된 제조공정을 수행하고 소잉(sawing) 공정을 거친 다음 패키징(packaging)화 된다.
기판을 적층하는 종래 기술은 다양한 부분에 매우 많으며 본 출원인들에 의해서도 다양한 기술이 시도되고 있다. 예를 들어 기판을 접합하여 적층한 후 기판을 식각하는 공정을 생략하여, 보다 경제적으로 제조할 수 있는 방법이 본 출원인에 의해 대한민국 특허출원 제2010-0015632호(2010.02.02)로 출원되어 있다.
또한 기판을 접합할 때 각 기판 상의 본딩 패드의 오정렬(mis align)문제를 최소화하기 위한 기술도 본 출원인에 의해 대한민국 특허출원 제2010-0046400호 (2010.05.18)에 출원되어 있다.
또한 기판을 적층할 때 접합이 보다 쉽도록 하기 위해 각 기판 상의 패드(pad)들을 보다 돌출시키는 제조 방법 역시 본 출원인에 의해 대한민국 특허출원 제2010-53959호(2010.06.08)에 개시되어 있다.
배경기술을 이미지 센서의 소형화라는 관점에서 바라보면, 휴대폰과 같은 모바일 기기의 발전과 함께 여기에 내장되는 카메라 모듈의 높이는 낮추어야 하고, 카메라 모듈에 포함되는 이미지 센서의 해상도는 증가하여야만 모바일 기기에 있어서의 설계 자유도가 증가한다. 이러한 추세에 의해서도 이미지 센서의 화소 크기도 지속적으로 감소되어 왔다.
최근에는 반도체 집적회로 기술의 발달로, 화소의 크기가 가시광선의 파장대에 근접하는 1.4㎛ x 1.4㎛ 정도의 크기로도 제조할 수 있게 되었다. 이에 따라 종래의 전면 조사(Front Side Illumination:FSI) 방식으로는 화소 위에 배치되어 있는 금속 배선의 방해로 인하여 외부로부터 입사된 빛이 포토다이오드에 충분히 집광되지 못하는 현상도 두드러지게 되었다. 이러한 문제점을 해결하기 위한 방식으로는 포토다이오드를 빛이 입사하는 방향에 가능한 한 가까이 배치하는 배면 조사(Back Side Illumination : BSI) 방식의 이미지 센서도 부각되었다.
도 1은 이와 같은 BSI방식의 이미지 센서를 간략히 도시한 것으로 각각 적색, 녹색, 청색의 칼라필터들(11, 21, 31, 41) 및 포토다이오드들(12, 22, 32, 42)로 이루어진 네 개의 단위 화소를 입체적으로 나타낸 것이다. 도 2는 이들 화소 가운데 적색 화소만을 따로 떼어내어 표시한 것이다. 도 1 내지 도 3에서는 이미지 센서 픽셀을 이루는 화소 가운데 칼라필터 부분과 반도체 기판에 형성된 포토다이오드 부분만을 형상화하여 나타내었음을 유의하여야 한다.
그런데 반도체 기술의 지속적인 발달로 인해 BSI 방식의 이미지 센서에서도 도 2에서 보였듯이 화소의 크기는 깊이는 3㎛ 내지 5㎛ 정도에 달하는데 비하여 폭은 1.1㎛ 정도로 더욱 더 작아져 단위 면적당 더 많은 화소를 집적하기에 이르렀다. 이 경우에 종래에는 심각하지 않았던 신호의 교란 현상이 새로운 문제점으로 부각된다.
이와 같은 문제점을 연속적으로 배치된 두 개의 화소에 대한 단면도인 도 3을 가지고서 보다 자세히 설명한다. 도 3에서 녹색의 칼라필터(21)을 통해 입사된 빛은 대응되는 포토다이오드(22) 내에서 광전자를 생성하게 된다. 이들 광전자의 대부분은 녹색 칼라필터(21)에 연결된 포토다이오드(22)에의 공핍영역(depletion region, 도 3에는 점선으로 표시)에 정상적으로 포획되어 유효한 전류 성분을 이룬다. 그러나 일부 광전자는 인접 화소의 포토다이오드(12)로 넘어가는데 이 양은 포토다이오드(12, 22)들의 폭이 좁아질수록 증가하게 된다. 이는 녹색 칼라필터(21)에 연결된 포토다이오드(22)로서는 신호의 손실이 되고, 적색 칼라필터(11)에 연결된 포토다이오드(12)로서는 불필요한 신호, 즉 칼라 노이즈가 된다. 이를 크로스토크(cross-talk) 현상이라고도 한다. 결국 깊이가 3㎛ 내지 5㎛ 정도에 달하는데 비하여 폭은 1.1㎛ 정도로 좁은 화소에서는 크로스토크 현상이 심해져 BSI 방식의 장점이 더 이상 나타나지 않는 문제점이 생기게 된다.
만약 화소의 크기(간격)가 1.1㎛ 정도인 상황에서 크로스토크 현상을 감소시키기 위해 기판을 절반 이하의 두께(예를 들면, 4㎛에서 2㎛)로 얇게 만들면 이번에는 입사된 빛이 충분히 실리콘 포토다이오드에 의해 흡수되지 못하고 포토다이오드를 투과하는 비율이 높아진다. 즉, 양자효율(QE, Quantum Efficiency)은 낮아져 전기신호의 크기가 보다 작아지는 문제점이 나타난다. 여기서 양자효율(QE)이란 입사되는 빛, 즉 입사되는 광양자(photon)와 그에 의해 생성/포획되는 전하의 비율을 말하는 것으로 이미지 센서에 의해 빛 신호가 얼마나 효과적으로 전기 신호로 변환되었는지를 알 수 있는 지수(index)를 말한다.
또한 종래의 배면 조사형 이미지 센서에서 두께를 얇게 하여 크로스코크를 줄이려 하다 보면, 청색광(Blue)은 거의 대부분 제1 기판의 포토다이오드에 의해 흡수되나, 녹색광(Green)은 부분적으로 흡수된다. 적색광(Red) 또한 부분적으로 흡수되지만 녹색광보다 더 적게 흡수된다는 사실이 잘 알려져 있다. 또한 적외선은 이들보다 더욱 더 적게 흡수되는 경향이 있다.
빛의 흡수란 결국 광양자가 전하로 변환되었다는 것을 의미하므로 양자 효율(QE, Quantum Efficiency)은 청색광 > 녹색광 > 적색광 > 적외선의 크기 순으로 감퇴되는 문제점은 배면조사형 이미지 센서에서는 더욱 더 크게 된다. 또한 흡수되지 않은 빛 성분은 포토다이오드 이외의 부분에서 흡수되거나, 금속배선에 부딪혀 산란하거나 적층된 기판 깊숙이 투과하여 결국 양자 효율과는 무관하게 되므로 빛의 낭비가 생기는 문제점이 있다.
본 발명의 목적은 보다 높은 양자 효율을 가지면서도 크로스토크를 일으키지 않게 하는 이중 감지 기능을 가지는 기판 적층형 이미지 센서를 제공하는데 있다.
본 발명의 또 다른 목적은 제1 기판에 제1 포토다이오드를 두고, 제2 기판에 제2 포토다이오드를 두어 이들 기판을 결합할 때 제1 포토다이오드와 제2 포토다이오드도 동시에 결합되어 한 픽셀의 구성요소로서의 완전한 포토다이오드가 되게 하여 입사되는 빛을 이중으로 감지하는 기능을 가지는 기판 적층형 이미지 센서를 제공하는데 있다.
본 발명의 목적들은 앞에서 언급한 목적으로 제한되지 않는다. 본 발명의 다른 목적 및 장점들은 아래 설명에 의해 더욱 분명하게 이해될 것이다.
상기 목적을 달성하기 위한 본 발명의 이중 감지 기능을 가지는 기판 적층형 이미지 센서는 제1 기판에 형성된 제1 포토다이오드;제2 기판에 형성된 제2 포토다이오드; 상기 제1 포토다이오드와 상기 제2 포토다이오드가 서로 전기적으로 접촉된 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명의 이중 감지 기능을 가지는 기판 적층형 이미지 센서는 제1 기판에 형성된 제1 포토다이오드 및 제1 전달 트랜지스터; 제2 기판에 형성된 제2 포토다이오드 및 제2 전달 트랜지스터; 상기 제1 포토다이오드 및 상기 제2 포토다이오드, 상기 제1 전달 트랜지스터 및 상기 제2 전달 트랜지스터가 서로 전기적으로 접촉된 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명의 이중 감지 기능을 가지는 기판 적층형 이미지 센서는 제1 기판에 형성된 제1 포토다이오드 및 제1 전달 트랜지스터; 제2 기판에 형성된 제2 포토다이오드 및 제2 전달 트랜지스터; 상기 제1 포토다이오드 및 상기 제2 포토다이오드, 상기 제1 전달 트랜지스터 및 상기 제2 전달 트랜지스터가 서로 전기적으로 접촉된 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명의 이중 감지 기능을 가지는 기판 적층형 이미지 센서는 제1 기판에 형성된 제1 포토다이오드 및 제1 전달 트랜지스터; 제2 기판에 형성된 제2 포토다이오드; 상기 제1 포토다이오드와 상기 제2 포토다이오드가 서로 전기적으로 접촉된 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명의 이중 감지 기능을 가지는 기판 적층형 이미지 센서는 제1 기판에 형성된 제1 포토다이오드; 제2 기판에 형성된 제2 포토다이오드 및 제2 전달 트랜지스터; 상기 제1 포토다이오드와 상기 제2 포토다이오드가 서로 전기적으로 접촉된 것을 특징으로 한다.
본 발명에 따른 기판 적층형 이미지 센서 구조에 의하면 제1 기판의 제1 포토다이오드에 의해 청색광의 대부분, 녹색광의 일부 및 적색광의 일부가 흡수되고, 제2 기판의 제2 포토다이오드에 의해서는 청색광의 극히 일부, 녹색광의 나머지 일부, 적색광의 나머지 일부 및 적외선이 재차 흡수되어 양자 효율이 보다 증대되고, 입사되는 빛의 낭비가 최소화되는 장점이 있다.
본 발명에 따른 다른 효과는 위쪽 기판과 아래쪽 기판의 두 포토다이오드가 외부의 광학계(외부 렌즈)를 기준, 물리적으로 다른 거리에 위치해 있게 됨에 따라 외부 렌즈가 갖는 각 3색(초록,파랑,빨강)의 수차와 위쪽 기판의 3색 각각의 촬상된 영상의 주파수 성분 분석과 아래쪽 기판의 3색 각각의 촬상된 영상 주파수 분석을 통해 최종적으로 영상에 촬상 되는 피사체의 상대적인 거리를 측정해 냄으로서, 3차원 영상을 복원할 수 있는 기초 영상 자료를 만들어 낼 수 있다는 것이다.
본 발명은 기존의 3차원 영상을 생성 시키는 스테레오 카메라와는 전혀 다른 방식으로 3차원 영상을 생성 시키는데 활용 될 수 있다.
도 1은 이미지 센서 화소들의 단면을 입체적으로 나타낸 것이다.
도 2는 도 1 가운데 하나의 화소만을 선택하여 크기를 표시한 것이다.
도 3은 크로스토크 현상을 설명하기 위한 도면이다.
도 4는 본 발명의 한 실시 예에 따른 기판 적층형 이미지 센서의 구조를 나타내는 간략 회로도이다.
도 5는 도 4에 나타난 회로도를 반도체 기판에 구현했을 때의 단면도를 예시적으로 나타낸 것이다.
도 6은 본 발명의 다른 실시 예에 따른 기판 적층형 이미지 센서의 구조를 나타내는 간략 회로도이다.
도 7은 본 발명의 또 다른 실시 예에 따른 기판 적층형 이미지 센서의 구조를 나타내는 간략 회로도이다.
도 8은 본 발명에서 각 포토다이오드 사이에 트렌치를 형성한 그림이다.
이하, 첨부된 도면을 참조하여 본 발명을 보다 상세히 설명하도록 한다.
도 4는 본 발명의 기술적 사상을 잘 표현하기 위하여 도시된 회로도로서 본 발명의 한 실시 예이다. 설명의 편의를 위하여 하나의 픽셀에는 하나의 포토다이오드와 4개의 트랜지스터가 있는 경우를 가정한다. 경우에 따라서는 하나의 다이오드와 3개의 트랜지스터로 구성된 픽셀도 있을 수 있다. 그러나 트랜지스터의 개수와 본 발명의 핵심 사상은 무관하다. 비록 여러 개의 트랜지스터로 이루어진 픽셀일지라도 본 발명의 특징은 그대로 구현될 수 있다.
제2 기판에는 제2 포토다이오드(212), 제2 전달 트랜지스터(222) 및 제2 패드(270)가 구비되어 있고, 제1 기판에는 제1 포토다이오드(211), 제1 전달 트랜지스터(221), 리셋 트랜지스터(230), 추적 트랜지스터(240), 선택 트랜지스터(250) 및 제2 패드(260)가 구비되어 있다.
제1 전달 트랜지스터(221), 제2 전달 트랜지스터(222), 리셋 트랜지스터(230), 추적 트랜지스터(240), 선택 트랜지스터(250) 등은 포토다이오드에 의해 변환된 전기신호가 픽셀 출력으로 나가도록 하는 역할을 하므로 이들을 통칭하여 억세스 트랜지스터들(Access Transistors)이라고 부르기로 한다.
제1 기판에 형성된 소자들과 제2 기판에 형성된 소자들은 잘 알려진 반도체 제조공정으로 각각 제조된 후에, 두 기판 가운데 하나의 기판을 뒤집은 후 접합된다. 이때 제1 패드 및 제2 패드는 서로 어긋나지 않도록 정확히 정렬되어야 한다.
본 발명의 주된 특징은 제1 기판에 제1 포토다이오드가 형성되고, 제2 기판에 제2 포토다이오드가 각각 형성된 후, 이들 기판을 접합하였을때 비로소 제1 포토다이오드 및 제2 포토다이오드가 전기적으로 하나로 합쳐지는 것이다.
제1 전달 트랜지스터(221) 및 제2 전달 트랜지스터(222) 역시 양 기판이 정렬되고 접합될 때 전기적으로 하나로 합쳐진다. 여기서 '트랜지스터의 합침'이란 두 트랜지스터의 게이트 노드와 드레인 노드가 서로 쇼트(short)된다는 것을 의미한다. 물론 당연하지만 각 트랜지스터의 게이트 노드 신호인 TG는 공통적으로 인가됨을 의미한다. 그리하여 합침에 의해서 전류 구동능력 또한 각 트랜지스터의 폭/길이 비율(W/L ratio)만큼 더해져 증가된다. 또한 당연하지만 회로 설계자는 합침에 의해 구동 능력이 증가한다는 사실을 미리 염두에 두고서 각 트랜지스터의 폭/길이 비율(W/L ratio)을 미리 설정한다.
또한, 제1 전달 트랜지스터(221) 및 제2 전달 트랜지스터(222)는 필요에 따라 선택적으로 제어될 수 있도록 게이트 노드 신호(TG) 역시 각각 분리되어 독립적으로 제어될 수도 있다.
제1 포토다이오드 (211)가 제1 기판에서 차지하는 면적은 제2 포토다이오드(212)가 제2 기판에서 차지하는 면적과 다를 수 있다. 이는 제2 기판에 한정된 픽셀 면적 내에서 제2 포토다이오드(212) 뿐만 아니라 나머지 억세스 트랜지스터들도 같은 평면에 배치해야 하기 때문이다. 그리하여 제1 기판에 형성된 단위화소의 일부 소자들이 가지는 피치(pitch)와 제 기판에 형성된 단위화소의 나머지 소자들이 가지는 피치는 정확히 일치한다.
이하, 도 5의 단면도를 참조로 하여 본 발명의 한 실시 예를 다른 측면에서 상세히 설명한다.
청색광, 녹색광, 적색광을 각각 분리하는 칼라필터 역시 당연히 각기 개별적으로 존재하므로 도 5는 3원색인 청녹적(BGR) 가운데 하나에 대응되는 픽셀만을 대표적으로 도시한 것이다.
이미지 센서로 입사하는 빛은 대개 제2 기판의 배면으로부터 입사되어 마이크로 렌즈에 의해 집광되고, 제2 버퍼층을 거쳐 칼라필터에 의해 각각 선별되고, 제1 버퍼층, P형 불순물 영역 등을 거쳐서 제2 포토다이오드(212)인 P-N 접합 영역에 도달한다. 마이크로 렌즈, 제2 버퍼층, 칼라필터, 제1 버퍼층, P형 불순물 영역 등의 순서는 통상적인 것으로 본 발명의 주된 특징은 아니어서 구체적인 설명은 생략한다. 도 5의 단면도에서는 제2 기판이 제1 기판의 위에 배치되었음을 유의하여야 한다.
이때 선별된 빛이 청색광인 경우에는 대부분이, 녹색광의 경우에는 일부가, 적색광의 경우에도 그 일부가 제2 포토다이오드(212)에서 흡수되어 광전하로 변환된다.
제2 포토다이오드에서 미처 흡수되지 못하고 남은 빛은 미도시된 금속배선 등에 의해 일부 산란되지만 계속 투과되어 제1 기판의 제1 포토다이오드(211)까지 충분히 도달한다. 그리하여 남은 청색광의 극히 일부, 남은 녹색광의 일부 및 남은 적색광의 일부가 또 다시 제1 포토다이오드(211)에 의해 재차 광전하로 변환된다. 즉, 빛의 감지가 이중으로 이루어지는 것이다. 특히 적외선의 경우에는 그 높은 투과성으로 인해 제2 포토다이오드(212)보다 제1 포토다이오드(211)에 의해 변환되는 광전하가 많을 수도 있다.
전술하여 설명한 바와 같이 제2 포토다이오드(212)는 제1 포토다이오드(211)보다 P-N접합 면적이 크다. 이는 제1 기판 및 제2 기판이 동일한 픽셀면적이 가져야만 하는데 비하여 대부분 억세스 트랜지스터들은 제1 기판에 추가로 배치되어야 하기 때문이다. 도 5에는 편의상 제1 전달 트랜지스터(221)만 제1 기판 상에 도시하였는데 이는 모든 억세스 트랜지스터들이 비록 같은 평면상에는 존재하여도 배치상 하나의 단면에는 전부 다 보이지 않을 수 있기 때문이다.
만약 대부분 억세스 트랜지스터들을 제2 기판에 배치하는 경우에는 제2 포토다이오드 (212)의 P-N접합의 면적이 제1 포토다이오드(211)보다 P-N접합 면적 보다 오히려 작을 수도 있고, 이는 본 발명에서 나타나는 다양한 특징 가운데 하나이다.
도 6은 본 발명의 다른 실시 예를 나타내는 간략화된 회로도이다. 도4에 도시된 바와 같이 제2 기판에는 제2 전달 트랜지스터 없이 제2 포토다이오드(212) 및 제2 패드(270)만 있다는 점을 제외하면 도 4와 같다. 전달 트랜지스터(221)가 하나이므로 제2도에 나타난 실시 예와는 달리 제2 포토다이오드(212)와 제1 포토다이오드(211) 가운데 하나를 선택할 수는 없다. 이 실시 예는 제2 기판에는 전달 트랜지스터 및 전달 트랜지스터를 위한 배선 없이 포토다이오드만 배치할 수 있으므로 포토다이오드의 면적이 극대화된다는 장점이 있다.
도 7은 본 발명의 또 다른 실시 예를 나타내는 간략화된 회로도이다. 도5에 도시된 바와 같이 제1 기판에는 제1 전달 트랜지스터가 없다. 유의하여야 할 점은 제1 포토다이오드(211)와 제2 포토다이오드(212)의 전기적 연결을 위해 두 개의 패드(280, 290)가 부가된 점이다. 이 실시 예 역시 전달 트랜지스터(222)가 하나이므로 도 4에 나타난 실시 예와는 달리 제2 포토다이오드(212)와 제1 포토다이오드(211) 가운데 하나를 선택할 수는 없다. 이 실시 예는 제1 기판에는 전달 트랜지스터 및 전달 트랜지스터를 위한 배선이 필요 없어 제1 포토다이오드의 면적이 보다 커질 수 있다는 장점이 있다.
이 분야의 기술자들에게는 도 6이나 도 7에 대응되는 단면을 쉽게 유추할 수 있을 것이므로 이 역시 굳이 단면도를 제시하지는 않는다. 도 6이나 도 7의 도면 부호 역시 도 4와 같은 부호를 사용하여 같은 부호는 동일한 구성요소를 의미한다는 것을 손쉽게 알아보도록 하였다.
도 8은 본 발명의 여러 실시 예들에서 제1 포토다이오드나 제2 포토다이오드 가운데 최소한 하나 이상의 포토다이오드에서 각 화소 사이에 트렌치(87)를 형성한 후, 불투과성 재질로 채운 것을 도시한 것이다. 이에 의하여 칼라 필터(81, 82)를 투과하여 생성된 광전자는 각 포토다이오드(85, 86) 내부에서만 머물고 인접한 포토다이오드로 넘어감을 방지할 수 있다. 즉, 각 화소 간의 크로스토크 현상을 줄일 수 있게 된다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세히 설명하였지만, 본 발명의 권리범위가 이에 한정되는 것이 아니라 다음의 청구범위에서 정의하는 본 발명의 기본 개념을 바탕으로 보다 다양한 실시예로 구현될 수 있으며, 이러한 실시예들 또한 본 발명의 권리범위에 속하는 것이다.
Claims (13)
- 이중 감지 기능을 가지는 기판 적층형 이미지 센서에 있어서,제1 기판에 형성된 제1 포토다이오드; 및제2 기판에 형성된 제2 포토다이오드; 를 구비하고상기 제1 포토다이오드와 상기 제2 포토다이오드가 서로 전기적으로 접촉된 것을 특징으로 하는 이중 감지 기능을 가지는 기판 적층형 이미지 센서.
- 이중 감지 기능을 가지는 기판 적층형 이미지 센서에 있어서,제1 기판에 형성된 제1 포토다이오드 및 제1 패드; 및제2 기판에 형성된 제2 포토다이오드 및 제2 패드;를 구비하고,상기 제1 포토다이오드와 상기 제2 포토다이오드가 상기 제1 패드 및 상기 제2 패드의 접촉에 의해 서로 전기적으로 연결된 것을 특징으로 하는 이중 감지 기능을 가지는 기판 적층형 이미지 센서.
- 제1항 또는 제2항에 있어서,상기 제1 기판 및 상기 제2 기판은 실리콘(Si), 게르마늄(Ge), 또는 갈륨-비소(GaAs)인 것을 특징으로 하는 이중 감지 기능을 가지는 기판 적층형 이미지 센서.
- 제1항 또는 제2항에 있어서,상기 제2 기판에는 억세스 트랜지스터들 가운데 일부 또는 전부가 형성된 것을 특징으로 하는 이중 감지 기능을 가지는 기판 적층형 이미지 센서.
- 제1항 또는 제2항에 있어서,상기 제1 기판 또는 상기 제2 기판 가운데 하나에만 선택적으로 전달 트랜지스터가 형성된 것을 특징으로 하는 이중 감지 기능을 가지는 기판 적층형 이미지 센서.
- 제1항 또는 제2항에 있어서,상기 제1 기판에는 억세스 트랜지스터들 가운데 제1 전달 트랜지스터가, 상기 제2 기판에는 제2 전달 트랜지스터가 형성된 것을 특징으로 하는 이중 감지 기능을 가지는 기판 적층형 이미지 센서.
- 제1항 또는 제2항에 있어서,상기 제1 포토다이오드와 상기 제2 포토다이오드는 상기 접촉에 의해 한 픽셀 내의 완전한 포토다이오드로 합쳐지는 것을 특징으로 하는 이중 감지 기능을 가지는 기판 적층형 이미지 센서.
- 제1항 또는 제2항에 있어서,상기 제1 포토다이오드 및 상기 제2 포토다이오드는 그 P-N접합의 크기가 서로 다른 것을 특징으로 하는 이중 감지 기능을 가지는 기판 적층형 이미지 센서.
- 제1항 또는 제2항에 있어서,상기 제1 포토다이오드 또는 상기 제2 포토다이오드 가운데 최소한 하나 이상에서 주변부에 트렌치가 형성되어 있는 것을 특징으로 하는 이중 감지 기능을 가지는 기판 적층형 이미지 센서.
- 제9항에 있어서,상기 트렌치에는 불투과성 성분이 채워져 있는 것을 특징으로 하는 이중 감지 기능을 가지는 기판 적층형 이미지 센서.
- 이중 감지 기능을 가지는 기판 적층형 이미지 센서에 있어서,제1 기판에 형성된 제1 포토다이오드 및 제1 전달 트랜지스터; 및제2 기판에 형성된 제2 포토다이오드 및 제2 전달 트랜지스터; 를 구비하고상기 제1 포토다이오드 및 상기 제2 포토다이오드, 상기 제1 전달 트랜지스터 및 상기 제2 전달 트랜지스터가 서로 전기적으로 접촉된 것을 특징으로 하는 이중 감지 기능을 가지는 기판 적층형 이미지 센서.
- 이중 감지 기능을 가지는 기판 적층형 이미지 센서에 있어서,제1 기판에 형성된 제1 포토다이오드 및 제1 전달 트랜지스터; 및제2 기판에 형성된 제2 포토다이오드; 를 구비하며,상기 제1 포토다이오드와 상기 제2 포토다이오드가 서로 전기적으로 접촉된 것을 특징으로 하는 이중 감지 기능을 가지는 기판 적층형 이미지 센서.
- 이중 감지 기능을 가지는 기판 적층형 이미지 센서에 있어서,제1 기판에 형성된 제1 포토다이오드; 및제2 기판에 형성된 제2 포토다이오드 및 제2 전달 트랜지스터;를 구비하고,상기 제1 포토다이오드와 상기 제2 포토다이오드가 서로 전기적으로 접촉된 것을 특징으로 하는 이중 감지 기능을 가지는 기판 적층형 이미지 센서.
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014524927A JP2014523148A (ja) | 2011-08-08 | 2012-08-08 | 二重感知機能を有する基板積層型イメージセンサ |
CN201280038912.7A CN103733342B (zh) | 2011-08-08 | 2012-08-08 | 具有双重检测功能的多基底图像传感器 |
EP12822070.4A EP2743985A4 (en) | 2011-08-08 | 2012-08-08 | MULTI-SUBSTRATE IMAGE SENSOR HAVING DOUBLE DETECTION FUNCTION |
US14/237,853 US9337227B2 (en) | 2011-08-08 | 2012-08-08 | Multi-substrate image sensor having a dual detection function |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2011-0078512 | 2011-08-08 | ||
KR1020110078512A KR101399338B1 (ko) | 2011-08-08 | 2011-08-08 | 이중 감지 기능을 가지는 기판 적층형 이미지 센서 |
Publications (2)
Publication Number | Publication Date |
---|---|
WO2013022269A2 true WO2013022269A2 (ko) | 2013-02-14 |
WO2013022269A3 WO2013022269A3 (ko) | 2013-06-13 |
Family
ID=47669076
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
PCT/KR2012/006293 WO2013022269A2 (ko) | 2011-08-08 | 2012-08-08 | 이중 감지 기능을 가지는 기판 적층형 이미지 센서 |
Country Status (6)
Country | Link |
---|---|
US (1) | US9337227B2 (ko) |
EP (1) | EP2743985A4 (ko) |
JP (1) | JP2014523148A (ko) |
KR (1) | KR101399338B1 (ko) |
CN (1) | CN103733342B (ko) |
WO (1) | WO2013022269A2 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015076022A1 (ja) * | 2013-11-20 | 2015-05-28 | オリンパス株式会社 | 撮像素子 |
Families Citing this family (154)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10354995B2 (en) | 2009-10-12 | 2019-07-16 | Monolithic 3D Inc. | Semiconductor memory device and structure |
US10910364B2 (en) | 2009-10-12 | 2021-02-02 | Monolitaic 3D Inc. | 3D semiconductor device |
US11374118B2 (en) | 2009-10-12 | 2022-06-28 | Monolithic 3D Inc. | Method to form a 3D integrated circuit |
US11984445B2 (en) | 2009-10-12 | 2024-05-14 | Monolithic 3D Inc. | 3D semiconductor devices and structures with metal layers |
US10388863B2 (en) | 2009-10-12 | 2019-08-20 | Monolithic 3D Inc. | 3D memory device and structure |
US11018133B2 (en) | 2009-10-12 | 2021-05-25 | Monolithic 3D Inc. | 3D integrated circuit |
US10157909B2 (en) | 2009-10-12 | 2018-12-18 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US10366970B2 (en) | 2009-10-12 | 2019-07-30 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US10043781B2 (en) | 2009-10-12 | 2018-08-07 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US10217667B2 (en) | 2011-06-28 | 2019-02-26 | Monolithic 3D Inc. | 3D semiconductor device, fabrication method and system |
US10497713B2 (en) | 2010-11-18 | 2019-12-03 | Monolithic 3D Inc. | 3D semiconductor memory device and structure |
US11482440B2 (en) | 2010-12-16 | 2022-10-25 | Monolithic 3D Inc. | 3D semiconductor device and structure with a built-in test circuit for repairing faulty circuits |
US8163581B1 (en) * | 2010-10-13 | 2012-04-24 | Monolith IC 3D | Semiconductor and optoelectronic devices |
US11024673B1 (en) | 2010-10-11 | 2021-06-01 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US11158674B2 (en) | 2010-10-11 | 2021-10-26 | Monolithic 3D Inc. | Method to produce a 3D semiconductor device and structure |
US11600667B1 (en) | 2010-10-11 | 2023-03-07 | Monolithic 3D Inc. | Method to produce 3D semiconductor devices and structures with memory |
US10896931B1 (en) | 2010-10-11 | 2021-01-19 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US11257867B1 (en) | 2010-10-11 | 2022-02-22 | Monolithic 3D Inc. | 3D semiconductor device and structure with oxide bonds |
US11227897B2 (en) | 2010-10-11 | 2022-01-18 | Monolithic 3D Inc. | Method for producing a 3D semiconductor memory device and structure |
US11315980B1 (en) | 2010-10-11 | 2022-04-26 | Monolithic 3D Inc. | 3D semiconductor device and structure with transistors |
US10290682B2 (en) | 2010-10-11 | 2019-05-14 | Monolithic 3D Inc. | 3D IC semiconductor device and structure with stacked memory |
US11018191B1 (en) | 2010-10-11 | 2021-05-25 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US11469271B2 (en) | 2010-10-11 | 2022-10-11 | Monolithic 3D Inc. | Method to produce 3D semiconductor devices and structures with memory |
US11327227B2 (en) | 2010-10-13 | 2022-05-10 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with electromagnetic modulators |
US11869915B2 (en) | 2010-10-13 | 2024-01-09 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with image sensors and wafer bonding |
US10943934B2 (en) | 2010-10-13 | 2021-03-09 | Monolithic 3D Inc. | Multilevel semiconductor device and structure |
US11063071B1 (en) | 2010-10-13 | 2021-07-13 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with waveguides |
US10998374B1 (en) | 2010-10-13 | 2021-05-04 | Monolithic 3D Inc. | Multilevel semiconductor device and structure |
US11984438B2 (en) | 2010-10-13 | 2024-05-14 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with oxide bonding |
US11133344B2 (en) | 2010-10-13 | 2021-09-28 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with image sensors |
US10833108B2 (en) | 2010-10-13 | 2020-11-10 | Monolithic 3D Inc. | 3D microdisplay device and structure |
US11043523B1 (en) | 2010-10-13 | 2021-06-22 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with image sensors |
US11855100B2 (en) | 2010-10-13 | 2023-12-26 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with oxide bonding |
US10978501B1 (en) | 2010-10-13 | 2021-04-13 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with waveguides |
US10679977B2 (en) | 2010-10-13 | 2020-06-09 | Monolithic 3D Inc. | 3D microdisplay device and structure |
US11855114B2 (en) | 2010-10-13 | 2023-12-26 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with image sensors and wafer bonding |
US11605663B2 (en) | 2010-10-13 | 2023-03-14 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with image sensors and wafer bonding |
US11694922B2 (en) | 2010-10-13 | 2023-07-04 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with oxide bonding |
US11163112B2 (en) | 2010-10-13 | 2021-11-02 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with electromagnetic modulators |
US11404466B2 (en) | 2010-10-13 | 2022-08-02 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with image sensors |
US11164898B2 (en) | 2010-10-13 | 2021-11-02 | Monolithic 3D Inc. | Multilevel semiconductor device and structure |
US11929372B2 (en) | 2010-10-13 | 2024-03-12 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with image sensors and wafer bonding |
US11437368B2 (en) | 2010-10-13 | 2022-09-06 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with oxide bonding |
US11508605B2 (en) | 2010-11-18 | 2022-11-22 | Monolithic 3D Inc. | 3D semiconductor memory device and structure |
US11784082B2 (en) | 2010-11-18 | 2023-10-10 | Monolithic 3D Inc. | 3D semiconductor device and structure with bonding |
US11854857B1 (en) | 2010-11-18 | 2023-12-26 | Monolithic 3D Inc. | Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers |
US11521888B2 (en) | 2010-11-18 | 2022-12-06 | Monolithic 3D Inc. | 3D semiconductor device and structure with high-k metal gate transistors |
US11004719B1 (en) | 2010-11-18 | 2021-05-11 | Monolithic 3D Inc. | Methods for producing a 3D semiconductor memory device and structure |
US11121021B2 (en) | 2010-11-18 | 2021-09-14 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US11018042B1 (en) | 2010-11-18 | 2021-05-25 | Monolithic 3D Inc. | 3D semiconductor memory device and structure |
US11495484B2 (en) | 2010-11-18 | 2022-11-08 | Monolithic 3D Inc. | 3D semiconductor devices and structures with at least two single-crystal layers |
US11164770B1 (en) | 2010-11-18 | 2021-11-02 | Monolithic 3D Inc. | Method for producing a 3D semiconductor memory device and structure |
US11923230B1 (en) | 2010-11-18 | 2024-03-05 | Monolithic 3D Inc. | 3D semiconductor device and structure with bonding |
US11735462B2 (en) | 2010-11-18 | 2023-08-22 | Monolithic 3D Inc. | 3D semiconductor device and structure with single-crystal layers |
US11482438B2 (en) | 2010-11-18 | 2022-10-25 | Monolithic 3D Inc. | Methods for producing a 3D semiconductor memory device and structure |
US11901210B2 (en) | 2010-11-18 | 2024-02-13 | Monolithic 3D Inc. | 3D semiconductor device and structure with memory |
US11482439B2 (en) | 2010-11-18 | 2022-10-25 | Monolithic 3D Inc. | Methods for producing a 3D semiconductor memory device comprising charge trap junction-less transistors |
US11355381B2 (en) | 2010-11-18 | 2022-06-07 | Monolithic 3D Inc. | 3D semiconductor memory device and structure |
US11862503B2 (en) | 2010-11-18 | 2024-01-02 | Monolithic 3D Inc. | Method for producing a 3D semiconductor device and structure with memory cells and multiple metal layers |
US11094576B1 (en) | 2010-11-18 | 2021-08-17 | Monolithic 3D Inc. | Methods for producing a 3D semiconductor memory device and structure |
US11804396B2 (en) | 2010-11-18 | 2023-10-31 | Monolithic 3D Inc. | Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers |
US11615977B2 (en) | 2010-11-18 | 2023-03-28 | Monolithic 3D Inc. | 3D semiconductor memory device and structure |
US11610802B2 (en) | 2010-11-18 | 2023-03-21 | Monolithic 3D Inc. | Method for producing a 3D semiconductor device and structure with single crystal transistors and metal gate electrodes |
US11211279B2 (en) | 2010-11-18 | 2021-12-28 | Monolithic 3D Inc. | Method for processing a 3D integrated circuit and structure |
US11031275B2 (en) | 2010-11-18 | 2021-06-08 | Monolithic 3D Inc. | 3D semiconductor device and structure with memory |
US11569117B2 (en) | 2010-11-18 | 2023-01-31 | Monolithic 3D Inc. | 3D semiconductor device and structure with single-crystal layers |
US11107721B2 (en) | 2010-11-18 | 2021-08-31 | Monolithic 3D Inc. | 3D semiconductor device and structure with NAND logic |
US11443971B2 (en) | 2010-11-18 | 2022-09-13 | Monolithic 3D Inc. | 3D semiconductor device and structure with memory |
US11355380B2 (en) | 2010-11-18 | 2022-06-07 | Monolithic 3D Inc. | Methods for producing 3D semiconductor memory device and structure utilizing alignment marks |
US10388568B2 (en) | 2011-06-28 | 2019-08-20 | Monolithic 3D Inc. | 3D semiconductor device and system |
US11594473B2 (en) | 2012-04-09 | 2023-02-28 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers and a connective path |
US10600888B2 (en) | 2012-04-09 | 2020-03-24 | Monolithic 3D Inc. | 3D semiconductor device |
US11881443B2 (en) | 2012-04-09 | 2024-01-23 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers and a connective path |
US11088050B2 (en) | 2012-04-09 | 2021-08-10 | Monolithic 3D Inc. | 3D semiconductor device with isolation layers |
US11735501B1 (en) | 2012-04-09 | 2023-08-22 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers and a connective path |
US11410912B2 (en) | 2012-04-09 | 2022-08-09 | Monolithic 3D Inc. | 3D semiconductor device with vias and isolation layers |
US11694944B1 (en) | 2012-04-09 | 2023-07-04 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers and a connective path |
US11476181B1 (en) | 2012-04-09 | 2022-10-18 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers |
US11164811B2 (en) | 2012-04-09 | 2021-11-02 | Monolithic 3D Inc. | 3D semiconductor device with isolation layers and oxide-to-oxide bonding |
US11616004B1 (en) | 2012-04-09 | 2023-03-28 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers and a connective path |
US11063024B1 (en) | 2012-12-22 | 2021-07-13 | Monlithic 3D Inc. | Method to form a 3D semiconductor device and structure |
US11967583B2 (en) | 2012-12-22 | 2024-04-23 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers |
US11309292B2 (en) | 2012-12-22 | 2022-04-19 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers |
US11961827B1 (en) | 2012-12-22 | 2024-04-16 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers |
US11217565B2 (en) | 2012-12-22 | 2022-01-04 | Monolithic 3D Inc. | Method to form a 3D semiconductor device and structure |
US11916045B2 (en) | 2012-12-22 | 2024-02-27 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers |
US11784169B2 (en) | 2012-12-22 | 2023-10-10 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers |
US11018116B2 (en) | 2012-12-22 | 2021-05-25 | Monolithic 3D Inc. | Method to form a 3D semiconductor device and structure |
US11430668B2 (en) | 2012-12-29 | 2022-08-30 | Monolithic 3D Inc. | 3D semiconductor device and structure with bonding |
US11177140B2 (en) | 2012-12-29 | 2021-11-16 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US11004694B1 (en) | 2012-12-29 | 2021-05-11 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US11087995B1 (en) | 2012-12-29 | 2021-08-10 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US10651054B2 (en) | 2012-12-29 | 2020-05-12 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US10115663B2 (en) | 2012-12-29 | 2018-10-30 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US10600657B2 (en) | 2012-12-29 | 2020-03-24 | Monolithic 3D Inc | 3D semiconductor device and structure |
US10892169B2 (en) | 2012-12-29 | 2021-01-12 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US10903089B1 (en) | 2012-12-29 | 2021-01-26 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US11430667B2 (en) | 2012-12-29 | 2022-08-30 | Monolithic 3D Inc. | 3D semiconductor device and structure with bonding |
US8902663B1 (en) | 2013-03-11 | 2014-12-02 | Monolithic 3D Inc. | Method of maintaining a memory state |
US11869965B2 (en) | 2013-03-11 | 2024-01-09 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers and memory cells |
US10325651B2 (en) | 2013-03-11 | 2019-06-18 | Monolithic 3D Inc. | 3D semiconductor device with stacked memory |
US11935949B1 (en) | 2013-03-11 | 2024-03-19 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers and memory cells |
US11923374B2 (en) | 2013-03-12 | 2024-03-05 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers |
US10840239B2 (en) | 2014-08-26 | 2020-11-17 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US11088130B2 (en) | 2014-01-28 | 2021-08-10 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US11398569B2 (en) | 2013-03-12 | 2022-07-26 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US10224279B2 (en) | 2013-03-15 | 2019-03-05 | Monolithic 3D Inc. | Semiconductor device and structure |
US11720736B2 (en) | 2013-04-15 | 2023-08-08 | Monolithic 3D Inc. | Automation methods for 3D integrated circuits and devices |
US11270055B1 (en) | 2013-04-15 | 2022-03-08 | Monolithic 3D Inc. | Automation for monolithic 3D devices |
US11030371B2 (en) | 2013-04-15 | 2021-06-08 | Monolithic 3D Inc. | Automation for monolithic 3D devices |
US11341309B1 (en) | 2013-04-15 | 2022-05-24 | Monolithic 3D Inc. | Automation for monolithic 3D devices |
US11487928B2 (en) | 2013-04-15 | 2022-11-01 | Monolithic 3D Inc. | Automation for monolithic 3D devices |
US11574109B1 (en) | 2013-04-15 | 2023-02-07 | Monolithic 3D Inc | Automation methods for 3D integrated circuits and devices |
US9021414B1 (en) | 2013-04-15 | 2015-04-28 | Monolithic 3D Inc. | Automation for monolithic 3D devices |
KR101334219B1 (ko) | 2013-08-22 | 2013-11-29 | (주)실리콘화일 | 3차원 적층구조의 이미지센서 |
KR101530696B1 (ko) * | 2013-10-04 | 2015-06-22 | (주)실리콘화일 | 분광 특성이 개선된 이미지 센서 |
US10297586B2 (en) | 2015-03-09 | 2019-05-21 | Monolithic 3D Inc. | Methods for processing a 3D semiconductor device |
US11107808B1 (en) | 2014-01-28 | 2021-08-31 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US11031394B1 (en) | 2014-01-28 | 2021-06-08 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US9818779B2 (en) | 2014-03-27 | 2017-11-14 | Taiwan Semiconductor Manufacturing Co., Ltd. | CMOS image sensor structure |
FR3026227A1 (fr) * | 2014-09-18 | 2016-03-25 | Commissariat Energie Atomique | Dispositif d'acquisition d'images 3d |
US20170237911A1 (en) * | 2014-11-06 | 2017-08-17 | Siliconfile Technologies Inc. | Image sensor having improved spectral characteristics |
US11056468B1 (en) | 2015-04-19 | 2021-07-06 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US10825779B2 (en) | 2015-04-19 | 2020-11-03 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US11011507B1 (en) | 2015-04-19 | 2021-05-18 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US10381328B2 (en) | 2015-04-19 | 2019-08-13 | Monolithic 3D Inc. | Semiconductor device and structure |
US11956952B2 (en) | 2015-08-23 | 2024-04-09 | Monolithic 3D Inc. | Semiconductor memory device and structure |
US10014333B2 (en) * | 2015-08-26 | 2018-07-03 | Semiconductor Components Industries, Llc | Back-side illuminated pixels with interconnect layers |
WO2017053329A1 (en) | 2015-09-21 | 2017-03-30 | Monolithic 3D Inc | 3d semiconductor device and structure |
US11937422B2 (en) | 2015-11-07 | 2024-03-19 | Monolithic 3D Inc. | Semiconductor memory device and structure |
US11114427B2 (en) | 2015-11-07 | 2021-09-07 | Monolithic 3D Inc. | 3D semiconductor processor and memory device and structure |
US11978731B2 (en) | 2015-09-21 | 2024-05-07 | Monolithic 3D Inc. | Method to produce a multi-level semiconductor memory device and structure |
US10522225B1 (en) | 2015-10-02 | 2019-12-31 | Monolithic 3D Inc. | Semiconductor device with non-volatile memory |
US11114464B2 (en) | 2015-10-24 | 2021-09-07 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US10847540B2 (en) | 2015-10-24 | 2020-11-24 | Monolithic 3D Inc. | 3D semiconductor memory device and structure |
US10418369B2 (en) | 2015-10-24 | 2019-09-17 | Monolithic 3D Inc. | Multi-level semiconductor memory device and structure |
US11991884B1 (en) | 2015-10-24 | 2024-05-21 | Monolithic 3D Inc. | 3D semiconductor device and structure with logic and memory |
US12016181B2 (en) | 2015-10-24 | 2024-06-18 | Monolithic 3D Inc. | 3D semiconductor device and structure with logic and memory |
US11296115B1 (en) | 2015-10-24 | 2022-04-05 | Monolithic 3D Inc. | 3D semiconductor device and structure |
KR102549621B1 (ko) * | 2016-09-02 | 2023-06-28 | 삼성전자주식회사 | 반도체 장치 |
US11930648B1 (en) | 2016-10-10 | 2024-03-12 | Monolithic 3D Inc. | 3D memory devices and structures with metal layers |
US11329059B1 (en) | 2016-10-10 | 2022-05-10 | Monolithic 3D Inc. | 3D memory devices and structures with thinned single crystal substrates |
US11711928B2 (en) | 2016-10-10 | 2023-07-25 | Monolithic 3D Inc. | 3D memory devices and structures with control circuits |
US11812620B2 (en) | 2016-10-10 | 2023-11-07 | Monolithic 3D Inc. | 3D DRAM memory devices and structures with control circuits |
US11869591B2 (en) | 2016-10-10 | 2024-01-09 | Monolithic 3D Inc. | 3D memory devices and structures with control circuits |
US11251149B2 (en) | 2016-10-10 | 2022-02-15 | Monolithic 3D Inc. | 3D memory device and structure |
JP6746476B2 (ja) | 2016-11-24 | 2020-08-26 | キヤノン株式会社 | 撮像装置、撮像システム、および、移動体 |
FR3075462B1 (fr) * | 2017-12-19 | 2020-03-27 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Dispositif d'acquisition d'une image 2d et d'une image de profondeur d'une scene |
US11296106B2 (en) | 2019-04-08 | 2022-04-05 | Monolithic 3D Inc. | 3D memory semiconductor devices and structures |
US11158652B1 (en) | 2019-04-08 | 2021-10-26 | Monolithic 3D Inc. | 3D memory semiconductor devices and structures |
US11763864B2 (en) | 2019-04-08 | 2023-09-19 | Monolithic 3D Inc. | 3D memory semiconductor devices and structures with bit-line pillars |
US11018156B2 (en) | 2019-04-08 | 2021-05-25 | Monolithic 3D Inc. | 3D memory semiconductor devices and structures |
US10892016B1 (en) | 2019-04-08 | 2021-01-12 | Monolithic 3D Inc. | 3D memory semiconductor devices and structures |
US20220367579A1 (en) * | 2021-05-08 | 2022-11-17 | Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. | Display panel and display device |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20100015632A (ko) | 2007-04-17 | 2010-02-12 | 바이엘 머티리얼사이언스 아게 | 디콘 공정에서의 열 통합 |
KR20100046400A (ko) | 2008-10-27 | 2010-05-07 | 엘지전자 주식회사 | 디스플레이 장치 및 디스플레이 방법 |
KR20100053959A (ko) | 2008-11-13 | 2010-05-24 | 주식회사 다한이엔지 | 피씨비 기판 레이저 마킹 장치 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100782463B1 (ko) * | 2005-04-13 | 2007-12-05 | (주)실리콘화일 | 3차원 구조를 갖는 이미지 센서의 분리형 단위화소 및 그제조방법 |
KR100800310B1 (ko) * | 2006-02-16 | 2008-02-01 | 마루엘에스아이 주식회사 | 가시광선 및 적외선을 감지할 수 있는 광 감지 소자 및 그제조 방법 |
KR100835892B1 (ko) * | 2007-03-26 | 2008-06-09 | (주)실리콘화일 | 칩 적층 이미지센서 |
US7888763B2 (en) | 2008-02-08 | 2011-02-15 | Omnivision Technologies, Inc. | Backside illuminated imaging sensor with improved infrared sensitivity |
US7893468B2 (en) * | 2008-05-30 | 2011-02-22 | International Business Machines Corporation | Optical sensor including stacked photodiodes |
US8471939B2 (en) | 2008-08-01 | 2013-06-25 | Omnivision Technologies, Inc. | Image sensor having multiple sensing layers |
US8054355B2 (en) * | 2008-10-16 | 2011-11-08 | Omnivision Technologies, Inc. | Image sensor having multiple sensing layers |
KR20100076261A (ko) * | 2008-12-26 | 2010-07-06 | 주식회사 동부하이텍 | 이미지 센서의 정전기 방전 보호 소자 |
KR101049083B1 (ko) * | 2009-04-10 | 2011-07-15 | (주)실리콘화일 | 3차원 구조를 갖는 이미지 센서의 단위 화소 및 그 제조방법 |
JP2010258157A (ja) * | 2009-04-23 | 2010-11-11 | Panasonic Corp | 固体撮像装置およびその製造方法 |
KR101107627B1 (ko) | 2010-02-22 | 2012-01-25 | (주)실리콘화일 | 3차원 구조를 갖는 웨이퍼의 패드 형성 방법 |
KR20110126891A (ko) | 2010-05-18 | 2011-11-24 | (주)실리콘화일 | 3차원 구조의 이미지센서 및 그 제조방법 |
KR20110134139A (ko) | 2010-06-08 | 2011-12-14 | (주)실리콘화일 | 3차원 구조의 이미지센서의 제조방법 |
-
2011
- 2011-08-08 KR KR1020110078512A patent/KR101399338B1/ko active IP Right Grant
-
2012
- 2012-08-08 EP EP12822070.4A patent/EP2743985A4/en not_active Withdrawn
- 2012-08-08 WO PCT/KR2012/006293 patent/WO2013022269A2/ko active Application Filing
- 2012-08-08 US US14/237,853 patent/US9337227B2/en active Active
- 2012-08-08 JP JP2014524927A patent/JP2014523148A/ja active Pending
- 2012-08-08 CN CN201280038912.7A patent/CN103733342B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20100015632A (ko) | 2007-04-17 | 2010-02-12 | 바이엘 머티리얼사이언스 아게 | 디콘 공정에서의 열 통합 |
KR20100046400A (ko) | 2008-10-27 | 2010-05-07 | 엘지전자 주식회사 | 디스플레이 장치 및 디스플레이 방법 |
KR20100053959A (ko) | 2008-11-13 | 2010-05-24 | 주식회사 다한이엔지 | 피씨비 기판 레이저 마킹 장치 |
Non-Patent Citations (1)
Title |
---|
See also references of EP2743985A4 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015076022A1 (ja) * | 2013-11-20 | 2015-05-28 | オリンパス株式会社 | 撮像素子 |
JP2015099875A (ja) * | 2013-11-20 | 2015-05-28 | オリンパス株式会社 | 撮像素子 |
US10342417B2 (en) | 2013-11-20 | 2019-07-09 | Olympus Corporation | Image-capturing element |
Also Published As
Publication number | Publication date |
---|---|
US20140191357A1 (en) | 2014-07-10 |
CN103733342B (zh) | 2016-10-19 |
KR101399338B1 (ko) | 2014-05-30 |
US9337227B2 (en) | 2016-05-10 |
EP2743985A4 (en) | 2015-07-15 |
JP2014523148A (ja) | 2014-09-08 |
KR20130016518A (ko) | 2013-02-18 |
EP2743985A2 (en) | 2014-06-18 |
WO2013022269A3 (ko) | 2013-06-13 |
CN103733342A (zh) | 2014-04-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2013022269A2 (ko) | 이중 감지 기능을 가지는 기판 적층형 이미지 센서 | |
WO2013073796A2 (ko) | 이중 감지 기능을 가지는 기판 적층형 이미지 센서 | |
KR102500813B1 (ko) | 반도체 소자 및 이의 제조 방법 | |
CN101800233B (zh) | 固态成像装置及其制造方法以及电子设备 | |
US9865631B2 (en) | Solid-state image pickup apparatus | |
US20150054962A1 (en) | Imaging systems with stacked image sensors | |
US20160126267A1 (en) | Imaging systems with backside isolation trenches | |
KR20080053228A (ko) | 고체 촬상 장치, 고체 촬상 장치의 제조 방법 및 촬상 장치 | |
JP2007221134A (ja) | 背面照射を用いる光センサおよびピクセル・アレイ、ならびに光センサを形成する方法 | |
CN107302008B (zh) | 增强近红外感光性能的背照式像素单元结构及形成方法 | |
US9232162B2 (en) | Optical isolation of optically black pixels in image sensors | |
JP2014232761A (ja) | 固体撮像装置 | |
CN105428379B (zh) | 提高背照式红外图像传感器性能的方法 | |
JP2019169962A (ja) | 固体撮像素子および電子機器 | |
KR20100057302A (ko) | 이미지 센서 및 이의 제조 방법 | |
CN110299375B (zh) | 半导体结构及其形成方法 | |
KR20220146117A (ko) | 이미지 센서 | |
US20230411413A1 (en) | Structure and method for improving near-infrared quantum efficiency of backside illuminated image sensor | |
KR100736423B1 (ko) | 이미지 센서의 제조 방법 및 이를 이용한 이미지 센서 | |
KR101305457B1 (ko) | 이중 감지 기능을 가지는 기판 적층형 이미지 센서 | |
KR20220105212A (ko) | 이미지 센서 | |
KR20220105231A (ko) | 이미지 센서 | |
CN116097443A (zh) | 像素结构以及用于制造像素结构的方法 | |
KR100475134B1 (ko) | 고체촬상소자 | |
KR20240010396A (ko) | 이미지 센서 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
121 | Ep: the epo has been informed by wipo that ep was designated in this application |
Ref document number: 12822070 Country of ref document: EP Kind code of ref document: A2 |
|
ENP | Entry into the national phase |
Ref document number: 2014524927 Country of ref document: JP Kind code of ref document: A |
|
WWE | Wipo information: entry into national phase |
Ref document number: 14237853 Country of ref document: US |
|
REEP | Request for entry into the european phase |
Ref document number: 2012822070 Country of ref document: EP |