WO2012171817A2 - Verfahren zum herstellen einer mehrzahl von optoelektronischen halbleiterchips - Google Patents

Verfahren zum herstellen einer mehrzahl von optoelektronischen halbleiterchips Download PDF

Info

Publication number
WO2012171817A2
WO2012171817A2 PCT/EP2012/060393 EP2012060393W WO2012171817A2 WO 2012171817 A2 WO2012171817 A2 WO 2012171817A2 EP 2012060393 W EP2012060393 W EP 2012060393W WO 2012171817 A2 WO2012171817 A2 WO 2012171817A2
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor body
trench
cleaning process
semiconductor
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/EP2012/060393
Other languages
English (en)
French (fr)
Other versions
WO2012171817A3 (de
Inventor
Martin Reufer
Markus Maute
Tony Albrecht
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Priority to US14/126,033 priority Critical patent/US20140138730A1/en
Priority to CN201280029569.XA priority patent/CN103608936A/zh
Publication of WO2012171817A2 publication Critical patent/WO2012171817A2/de
Publication of WO2012171817A3 publication Critical patent/WO2012171817A3/de
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/819—Bodies characterised by their shape, e.g. curved or truncated substrates
    • H10H20/821—Bodies characterised by their shape, e.g. curved or truncated substrates of the light-emitting regions, e.g. non-planar junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/013—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/013—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials
    • H10H20/0133—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials with a substrate not being Group III-V materials
    • H10H20/01335—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials with a substrate not being Group III-V materials the light-emitting regions comprising nitride materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/819—Bodies characterised by their shape, e.g. curved or truncated substrates
    • H10H20/82—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/822—Materials of the light-emitting regions
    • H10H20/824—Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP
    • H10H20/825—Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP containing nitrogen, e.g. GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/84—Coatings, e.g. passivation layers or antireflective coatings

Definitions

  • the invention relates to a method for producing a plurality of optoelectronic semiconductor chips, an optoelectronic semiconductor chip and an optoelectronic semiconductor component.
  • first a semiconductor body is formed
  • the semiconductor body is formed with an epitaxially grown semiconductor layer sequence.
  • the semiconductor body may comprise the active zone.
  • the active zone may be a layer or layer sequence which is under electrical contact
  • the active zone emits electromagnetic radiation in a wavelength range within the ultraviolet to infrared spectral range of the electromagnetic radiation.
  • the active zone emits electromagnetic radiation through the surface and can then escape from it through the surface
  • the surface is perpendicular to one Growth direction of the epitaxially produced
  • At least one trench is laid over the surface of the substrate by means of at least one structuring process
  • the removal is done by the
  • the trench is generated, for example, by material removal.
  • the trench is bounded at least in places laterally by the semiconductor body. It is conceivable in this
  • Both the side surfaces and the bottom surface may be formed by regions of the semiconductor body.
  • the trench is a recess in the semiconductor body.
  • the trench breaks through the active zone in a vertical direction. This means that the at least one trench runs at least between the active zone and the surface of the semiconductor body and breaks through the intermediate material layers and the active zone at these locations. In places where the
  • At least one trench runs, then the active zone is divided. If the semiconductor body has a plurality of active zones stacked on one another, then the at least one
  • At least one cleaning process is at least in a next step
  • the exposed portions of the semiconductor body include the
  • the plasma cleaning process can then be applied at least to the side surfaces and / or the bottom surface of the trench.
  • the plasma cleaning process reduces a number and / or a spatial extent of structuring residues at the exposed locations of the semiconductor body, at least in the region of the trench.
  • the structuring process is a
  • Structuring residues by the structuring process at least in places be surrounded by the material of the semiconductor body.
  • Adhere exposed parts of the semiconductor body in the trench stayed and protrude there.
  • the material of the structuring residues may be different from the material of the semiconductor body.
  • the plasma cleaning process can be a
  • Plasmas on exposed parts of the semiconductor body at least in the region of the trench these places of the
  • Plasma cleaning process at least 80 wt .-%, preferably by more than 90 wt .-%, compared to a concentration before application of the plasma cleaning process, reduced.
  • At least one passivation layer is applied at least to exposed areas of the semiconductor body in the region of the trench. It is conceivable that the
  • the passivation layer may be at least locally radiation-transparent for electromagnetic radiation emitted by the active zone.
  • “Radiation permeable” in this context means that the passivation layer at least 80%, preferably more than 90%, permeable to electromagnetic radiation emitted by the active zone
  • the passivation layer may be in direct contact with the semiconductor body, so that neither a gap nor an interruption forms between the passivation layer and the semiconductor body.
  • the passivation layer prevents oxidation of the semiconductor material at the points of the semiconductor body covered by it.
  • the passivation layer prevents oxidation of the semiconductor material at the points of the semiconductor body covered by it.
  • Passivation layer electrically insulating.
  • the passivation layer is applied to the active zone at least in the region of the trench.
  • At least one semiconductor body is formed
  • a next step at least one trench is introduced into the semiconductor body via the surface of the semiconductor body by means of at least one structuring process, whereby parts of the semiconductor body are removed in the region of the trench and the trench breaks through the active zone in a vertical direction.
  • a cleaning process is applied at least to exposed areas of the semiconductor body in the region of the trench, the cleaning process comprising at least one plasma cleaning process, and the plasma cleaning process a number and / or a spatial extent of structuring residues at exposed locations of the semiconductor body at least in the region of the trench at least reduced.
  • at least one passivation layer is applied at least to exposed areas of the semiconductor body in the region of the trench.
  • a plurality of optoelectronic semiconductor chips is based on the finding that, for example, adhesion and structural problems of the passivation layer may show up during or after the application of at least one passivation layer in the region of a trench created in a semiconductor body by means of a structuring process. For example, there is a risk that the
  • material residues and / or other residues may have adhered to side faces of the trench and / or protrude from the side faces.
  • the passivation layer is applied flatly to the side surfaces on such side surfaces of the trench, the adhesion and structural problems of the passivation layer can show up at these points.
  • the passivation layer in the region of structuring residues is then no longer complete
  • Such leakage currents can during operation on the finished optoelectronic semiconductor chip to a collapse in a Operating voltage, resulting in an optical
  • the method described here now makes it possible, in particular by the application of a cleaning process, which includes a plasma cleaning process, at least at exposed points of the semiconductor body in the region of the trench structuring residues leading to leakage currents after application of the passivation layer at least in number and / or in their spatial To reduce expansion.
  • the method described here leads in a cost-effective manner to the fact that, for example, after the application of the passivation layer on the side surfaces, these no longer form cracks and / or unevenness.
  • Leakage currents can be avoided. In addition, it is prevented that in an ambient atmosphere of the
  • cracks in the passivation layer can get into the material of the semiconductor body and, for example, damage the later optoelectronic semiconductor chip.
  • An optoelectronic semiconductor chip produced by means of the method described here is therefore age-stable. According to at least one embodiment, after the application of the plasma cleaning process, exposed areas of the
  • Plasma cleaning process an application of suitable gases, in particular of Ar, Cl, F, N2 ⁇ 2O and / or O2, at least on the exposed locations of the semiconductor body in
  • III-nitride semiconductor material means in the present
  • Nitride semiconductor material preferably Al m Ga n In ] __ n _ m N
  • buffered oxidized etchant BOE
  • hydrofluoric acid an application of hydrofluoric acid to the exposed areas of the semiconductor body in the region of the trench.
  • the wet chemical cleaning process may be exposed before or after the plasma cleaning process
  • the wet-chemical cleaning process may vary depending on the
  • the wet-chemical cleaning process is applied to the exposed areas of the semiconductor body in the region of the trench and then the plasma cleaning process is applied to these locations.
  • the wet-chemical cleaning process serves, for example, for rough pre-cleaning of these sites for the partial removal of coarse-grained residues.
  • the wet chemical described here allows
  • Structuring residues can be reduced particularly effectively.
  • the semiconductor body by means of high-energy
  • an optoelectronic semiconductor chip is specified.
  • the semiconductor chip may be manufactured by a method as described in connection with one or more of the above embodiments. That is, the features listed for the method described here are also disclosed for the optoelectronic semiconductor chip described here, and vice versa.
  • Optoelectronic semiconductor chip a semiconductor body, which has a surface and at least one for
  • Radiation generation has suitable active zone.
  • optoelectronic semiconductor chip at least one
  • Passivation layer covers at least the side edges partially or completely, in particular in the region of the active zone, thus preventing, for example, oxidation of the material of the active zone on the side edge.
  • Substantially free in this context means that a respective surface coverage of the outer surface of the
  • the passivation layer has neither a crack nor a gap at these locations.
  • the passivation layer may be in direct contact with the deposited sites
  • Semiconductor device has a plurality of those described herein optoelectronic semiconductor chips on. That is, the features listed for the optoelectronic semiconductor chip described here are also disclosed for the optoelectronic semiconductor device described here, and vice versa.
  • the optoelectronic semiconductor device comprises a common carrier, on which the optoelectronic semiconductor chips are applied and electrically conductive
  • the optoelectronic semiconductor chips are electrically interconnected by means of the carrier.
  • FIGS. 1A, 1B, IC and 1D show in schematic
  • FIG. 1C shows a schematic side view of an optoelectronic semiconductor chip in which, for the production thereof, reference is made to those described here
  • Plasma cleaning process is omitted.
  • FIGS. 2A, 2B and 2C show microscopic images during individual production steps of the method described here.
  • FIG. 3A shows, in a schematic plan view, an exemplary embodiment of an optoelectronic semiconductor component described here.
  • FIG. 3B shows a graphic plot of a
  • FIG. 1A shows, on the basis of a schematic side view, first of all a carrier element 8, which has a
  • Carrier element 8 may be a carrier substrate which is formed with a semiconductor material. On the
  • Mounting surface 81 of the support member 8 is a
  • Carrier element 8 facing away from surface 91 of
  • Connecting means 9 mirror elements 92 in the lateral direction L are arranged side by side. Both on the
  • a semiconductor body 1 is applied, which in the present case with an epitaxially grown
  • Indium gallium nitride formed.
  • a structuring process 3 is applied to the semiconductor body 1 via the surface 11.
  • FIG. 1B shows, in a schematic side view, how a trench 2 is introduced into the semiconductor body 1 via the surface 11 by means of the structuring process 3
  • Semiconductor body 1 is completely removed.
  • the trench 2 completely breaks through the active zone 12 in a vertical direction V and subdivides it in the lateral direction L.
  • the outer surface 91 of the connecting means 9 in the region of the trench 2 completely forms a bottom surface 22 of the trench 2, wherein side faces 23 of the trench 2 are formed completely by the semiconductor body 1.
  • the structuring process 3 generates and leaves structuring residues 333 on the side surfaces 23.
  • the structuring residues 333 may be residues of the semiconductor material of the
  • Patterning process 3 used organic radicals, for example, to a photoresist act.
  • a wet-chemical cleaning process 45 has already been applied to the side surfaces 23 as an element of the cleaning process 4.
  • Cleaning process 45 may be an application of a buffered oxidized etchant (BOE) and / or an application of hydrofluoric acid. However, such a cleaning process is only a rough cleaning of the BOE.
  • BOE buffered oxidized etchant
  • FIG. 1C shows in a schematic side view a next step of the method described here, in which at least the side surfaces 23 one
  • Plasma cleaning process 44 as an element of
  • Plasma cleaning process 44 are removed. In other words, after application of the plasma cleaning process 44 to the side surfaces 23, these are substantially free of the structuring residues 333.
  • FIG. 1D shows, in a schematic side view, a further step of a method described here, in which a passivation layer 5 is applied both to the
  • the passivation layer 5 is likewise free of the structuring residues 333 and extends without interruption both on the side surfaces 23 and on the surface 11.
  • the passivation layer can be formed with at least one of the materials S1O2, SiN, T1O2, Al2O3 and / or Si.
  • IE is an optoelectronic semiconductor chip is shown in a schematic side view, in which the Production on the here described
  • Plasma cleaning process 44 was omitted. As already mentioned above, remain after application only the
  • Adhesive problems on the semiconductor body 1 lead. This can lead to leakage currents on the side surfaces 23, which a
  • Kleinstrom improved and thus increases the lifetime of the entire optoelectronic semiconductor chip 100 in a cost effective manner.
  • FIG. 2A shows, in a microscopic side view, a section of the side surfaces 23 of the trench 2 directly after application of the structuring process 3. Visible on and / or in the area of the side surfaces 23
  • FIG. 2B shows a further microscopic side view, at the same location as in FIG. 2A in FIG.
  • Structuring residues 333 remain in the semiconductor body 1 and / or on the side surfaces 23 of the semiconductor body 1.
  • FIG. 2C shows the same detail as in FIGS. 2A and 2B in a microscopic side view. It turns out that after application of the plasma cleaning process 44 described here on the side surfaces 23 of the semiconductor body 1, the semiconductor body 1 and / or
  • Structuring residues 333 are. In other words, only the application of the plasma cleaning process 44 leads to the reduction in the number and / or the spatial extent of the structuring residues 333. Conversely, this means that the wet-chemical cleaning process 45 does not lead to a reduction in a number and / or a spatial extent of the
  • FIG. 3A shows a schematic plan view of an optoelectronic semiconductor component 1000 described here, in which a plurality of matrix-like elements are arranged on a carrier 1001 of the semiconductor component 1000, here
  • optoelectronic semiconductor chip 100 predetermined for example, via, located in or on the carrier 1001 traces be contacted with each other electrically conductive.
  • FIG. 3B shows a graphical plot in which individual voltage measured values of individual optoelectronic semiconductor chips 100 described hereunder, inter alia, are described here
  • 100 voltage reference measurements M of 100 individual reference semiconductor chips 100R are one
  • Reference semiconductor devices 1000R applied. Every one of them
  • Voltage reference measured values M are each one
  • Reference semiconductor chip 100R uniquely assigned. In this case, the reference semiconductor chips 100R except for the
  • Plasma cleaning process 44 produced by the method described here. In other words, the
  • Reference semiconductor chips 100R of the reference semiconductor device 1000R structuring residues 333 at their
  • the voltage measured values M] _ and M2 are respectively assigned to an optoelectronic semiconductor chip 100 described here of an optoelectronic semiconductor component 1000 described here. Again, the individual
  • the 100 optoelectronic semiconductor chips 100 assigned to the 100 voltage measured values M] _ are only under Use of the plasma cleaning process 44 described here.
  • the wet-chemical cleaning process 45 is therefore omitted for production in these semiconductor chips 100.
  • Semiconductor chips 100R can still be operated or operated with an ideal operating voltage U Q PT. Below the 50% threshold one experiences through the measuring points M
  • Semiconductor chip 100R fails, can after 1000

Landscapes

  • Led Devices (AREA)

Abstract

Es wird ein Verfahren zum Herstellen einer Mehrzahl von optoelektronischen Halbleiterchips angegeben, das zumindest die folgenden Verfahrensschritte umfasst: - Bereitstellen zumindest eines Halbleiterkörpers (1); - Einbringen von zumindest einem Graben (2) mittels zumindest eines Strukturierungsprozesses (3) in den Halbleiterkörper (1), wobei - der Graben (2) in einer vertikalen Richtung (V) die aktive Zone (12) durchbricht; - Anwendung zumindest eines Reinigungsprozesses (4) zumindest auf freiliegende Stellen des Halbleiterkörpers (1) im Bereich des Grabens (2), wobei - der Reinigungsprozess (4) zumindest einen Plasmareinigungsprozess (33) umfasst, und - der Plasmareinigungsprozess (44) eine Anzahl und/oder eine räumliche Ausdehnung von Strukturierungsrückständen (333) an freiliegenden Stellen des Halbleiterkörpers (1) zumindest im Bereich des Grabens (2) zumindest verringert; - Aufbringen zumindest einer Passivierungsschicht (5) zumindest auf freiliegende Stellen des Halbleiterkörpers (1) im Bereich des Grabens (2).

Description

Beschreibung
Verfahren zum Herstellen einer Mehrzahl von
optoelektronischen Halbleiterchips
Es werden ein Verfahren zum Herstellen einer Mehrzahl von optoelektronischen Halbleiterchips, ein optoelektronischer Halbleiterchip sowie ein optoelektronisches Halbleiterbauteil angegeben .
Eine zu lösende Aufgabe besteht darin, ein Verfahren
anzugeben, mittels dessen alterungsstabile optoelektronische Halbleiterchips kostengünstig herstellbar sind. Gemäß zumindest einer Ausführungsform des Verfahrens wird in einem ersten Schritt zunächst ein Halbleiterkörper
bereitgestellt, welcher eine Oberfläche sowie zumindest eine zur Strahlungserzeugung geeignete aktive Zone aufweist.
Beispielsweise ist der Halbleiterkörper mit einer epitaktisch gewachsenen Halbleiterschichtenfolge gebildet. In diesem Fall kann der Halbleiterkörper die aktive Zone umfassen. Bei der aktiven Zone kann es sich um eine Schicht oder Schichtenfolge handeln, welche unter elektrischer Kontaktierung
elektromagnetische Strahlung in einem Wellenlängenbereich innerhalb des ultravioletten bis infraroten Spektralbereichs der elektromagnetischen Strahlung emittiert. Dabei emittiert die aktive Zone im Betrieb elektromagnetische Strahlung durch die Oberfläche und kann dann durch diese aus dem
Halbleiterkörper entweichen. Mit anderen Worten wird durch die Oberfläche die in der aktiven Zone innerhalb des
Halbleiterkörpers erzeugte elektromagnetische Strahlung zumindest zum Teil aus dem Halbleiterkörper ausgekoppelt. Die Oberfläche verläuft zum Beispiel senkrecht zu einer Wachstumsrichtung des epitaktisch hergestellten
Halbleiterkörpers .
Gemäß zumindest einer Ausführungsform des Verfahrens wird in einem nächsten Schritt zumindest ein Graben mittels zumindest eines Strukturierungsprozesses über die Oberfläche des
Halbleiterkörpers in den Halbleiterkörper eingebracht, wobei im Bereich des Grabens Teile des Halbleiterkörpers entfernt sind. Zum Beispiel erfolgt das Entfernen durch den
Strukturierungsprozess mittels physikalischen und/oder chemischen Abtragens des Materials des Halbleiterkörpers. Das heißt, der Graben ist zum Beispiel durch Materialabtrag erzeugt. Der Graben ist zumindest stellenweise seitlich durch den Halbleiterkörper begrenzt. Denkbar ist in diesem
Zusammenhang, dass der zumindest eine Graben eine einer
Öffnung des Grabens gegenüberliegende Bodenfläche sowie zwei Seitenflächen aufweist, welche durch die Bodenfläche
miteinander verbunden sind. Sowohl die Seitenflächen als auch die Bodenfläche können durch Bereiche des Halbleiterkörpers gebildet sein. Mit anderen Worten handelt es sich bei dem Graben um eine Ausnehmung im Halbleiterkörper.
Gemäß zumindest einer Ausführungsform durchbricht der Graben in einer vertikalen Richtung die aktive Zone. Das heißt, dass der zumindest eine Graben zumindest zwischen der aktiven Zone und der Oberfläche des Halbleiterkörpers verläuft und an diesen Stellen die dazwischen liegenden Materialschichten und die aktive Zone durchbricht. An Stellen, an denen der
zumindest eine Graben verläuft, wird dann die aktive Zone unterteilt. Weist der Halbleiterkörper mehrere übereinander gestapelte aktive Zonen auf, so kann der zumindest eine
Graben wenigstens eine oder auch alle aktiven Zonen
durchbrechen. "Vertikale Richtung" ist in diesem Zusammenhang eine Richtung parallel zu der Wachstumsrichtung des
Halbleiterkörpers .
Gemäß zumindest einer Ausführungsform wird in einem nächsten Schritt zumindest ein Reinigungsprozess zumindest auf
freiliegende Stellen des Halbleiterkörpers im Bereich des Grabens angewandt, wobei der Reinigungsprozess zumindest einen Plasmareinigungsprozess umfasst. Zum Beispiel umfassen die freiliegenden Stellen des Halbleiterkörpers die
Seitenflächen und/oder die Bodenfläche des Grabens. Der
Reinigungsprozess kann dann zumindest auf die Seitenflächen und/oder die Bodenfläche des Grabens angewandt werden. Dabei verringert der Plasmareinigungsprozess eine Anzahl und/oder eine räumliche Ausdehnung von Strukturierungsrückständen an den freiliegenden Stellen des Halbleiterkörpers zumindest im Bereich des Grabens.
Bei dem Strukturierungsprozess handelt es sich um einen
Fertigungsschritt, durch den beispielsweise nach dessen
Anwendung auf den Halbleiterkörper an freiliegenden Stellen zum Beispiel im Bereich des Grabens des Halbleiterkörpers Strukturierungsrückstände entstanden und dann haften
geblieben sein können. Zudem können die
Strukturierungsrückstände durch den Strukturierungsprozess zumindest stellenweise von dem Material des Halbleiterkörpers umschlossen sein.
Zum Beispiel handelt es sich bei den
Strukturierungsrückständen um organische Reste, zum Beispiel einen Fotolack, der während oder in Zusammenhang mit dem Strukturierungsprozess Verwendung fand und/oder um das
Material des Halbleiterkörpers selbst, welches an
freiliegenden Stellen des Halbleiterkörpers im Graben haften geblieben ist und dort hervorragt. Mit anderen Worten kann das Material der Strukturierungsrückstände von dem Material des Halbleiterkörpers verschieden sein. Zudem können
derartige Strukturierungsrückstände Unebenheiten an den
Seitenflächen des Grabens ausbilden.
Bei dem Plasmareinigungsprozess kann es sich um einen
selbständigen Reinigungsprozess oder um ein Element des Reinigungsprozesses handeln, bei dem unter Verwendung und Anwendung eines Plasmas, beispielsweise eines reaktiven
Plasmas, auf freiliegende Stellen des Halbleiterkörpers zumindest im Bereich des Grabens diese Stellen von den
Strukturierungsrückständen befreit und damit gereinigt werden können .
Zum Beispiel ist eine Konzentration der
Strukturierungsrückstände im Halbleitermaterial zumindest im Bereich des Grabens nach Anwendung des
Plasmareinigungsprozesses zumindest um 80 Gew.-%, bevorzugt um mehr als 90 Gew.-%, im Vergleich zu einer Konzentration vor Anwendung des Plasmareinigungsprozesses, verringert.
Gemäß zumindest einer Ausführungsform des Verfahrens wird in einem nächsten Schritt zumindest eine Passivierungsschicht zumindest auf freiliegende Stellen des Halbleiterkörpers im Bereich des Grabens aufgebracht. Denkbar ist, dass die
Passivierungsschicht zusätzlich zumindest stellenweise auf weitere freiliegende Außenflächen, zum Beispiel die
Oberfläche des Halbleiterkörpers, aufgebracht ist. In diesem Fall kann die Passivierungsschicht zumindest stellenweise strahlungsdurchlässig für von der aktiven Zone emittierte elektromagnetische Strahlung sein. "Strahlungsdurchlässig" heißt in diesem Zusammenhang, dass die Passivierungsschicht zumindest zu 80 %, bevorzugt zu mehr als 90 %, durchlässig für von der aktiven Zone emittierte elektromagnetische
Strahlung ist. Insbesondere kann die Passivierungsschicht in direktem Kontakt mit dem Halbleiterkörper stehen, sodass sich zwischen der Passivierungsschicht und dem Halbleiterkörper weder ein Spalt noch eine Unterbrechung ausbildet. Zum
Beispiel verhindert die Passivierungsschicht an den von ihr bedeckten Stellen des Halbleiterkörpers eine Oxidation des Halbleitermaterials. Vorzugsweise ist die
Passivierungsschicht elektrisch isolierend. Zum Beispiel ist die Passivierungsschicht zumindest im Bereich des Grabens an der aktiven Zone aufgebracht.
Gemäß zumindest einer Ausführungsform des Verfahrens wird in einem ersten Schritt zumindest ein Halbleiterkörper
bereitgestellt, welcher eine Oberfläche sowie zumindest eine zur Strahlungserzeugung geeignete aktive Zone aufweist. In einem nächsten Schritt wird zumindest ein Graben mittels zumindest eines Strukturierungsprozesses über die Oberfläche des Halbleiterkörpers in den Halbleiterkörper eingebracht, wobei im Bereich des Grabens Teile des Halbleiterkörpers entfernt sind, und der Graben in einer vertikalen Richtung die aktive Zone durchbricht. In einem nächsten Schritt wird ein Reinigungsprozess zumindest auf freiliegende Stellen des Halbleiterkörpers im Bereich des Grabens angewandt, wobei der Reinigungsprozess zumindest einen Plasmareinigungsprozess umfasst, und der Plasmareinigungsprozess eine Anzahl und/oder eine räumliche Ausdehnung von Strukturierungsrückständen an freiliegenden Stellen des Halbleiterkörpers zumindest im Bereich des Grabens zumindest verringert. In einem nächsten Schritt wird zumindest eine Passivierungsschicht zumindest auf freiliegende Stellen des Halbleiterkörpers im Bereich des Grabens aufgebracht. Das hier beschriebene Verfahren zur Herstellung einer
Mehrzahl von optoelektronischen Halbleiterchips beruht dabei unter anderem auf der Erkenntnis, dass sich während des oder nach dem Aufbringen zumindest einer Passivierungsschicht im Bereich eines mittels eines Strukturierungsprozesses in einem Halbleiterkörper erzeugten Grabens sich zum Beispiel Anhaft- und Strukturprobleme der Passivierungsschicht zeigen können. Zum Beispiel besteht die Gefahr, dass sich die
Passivierungsschicht schon nach kurzer Zeit stellenweise oder ganz vom Halbleiterkörper löst und/oder stellenweise
Unebenheiten und/oder Risse aufweist. Derartige Probleme können auf Strukturierungsrückstände zurückgeführt werden, welche während des Einbringens des Grabens in einen
derartigen Halbleiterkörper entstehen. Beispielsweise können Materialreste und/oder andere Reste, zum Beispiel organische Fotolacke, an Seitenflächen des Grabens haften geblieben sein und/oder aus den Seitenflächen hervorragen.
Wird nun zum Beispiel auf derartige Seitenflächen des Grabens die Passivierungsschicht flächig auf die Seitenflächen aufgebracht, können sich an diesen Stellen die Anhaft- und Strukturprobleme der Passivierungsschicht zeigen.
Beispielsweise ist die Passivierungsschicht im Bereich der Strukturierungsrückstände dann nicht mehr vollständig
elektrisch isolierend. Denkbar ist, dass entlang der Risse aus einem beispielsweise dotierten Bereich des
Halbleiterkörpers elektrische Ladungen entweichen und mit einem weiteren dotierten Bereich des Halbleiterkörpers entlang der Seitenflächen einen Leckstrom bilden können.
Derartige Leckströme können während des Betriebs am fertigen optoelektronischen Halbleiterchip zu einem Einbruch in einer Betriebsspannung führen, wodurch sich eine optische
Ausgangsleistung des optoelektronischen Halbleiterchips verringert. Mit anderen Worten ist ein Einbruch in der
Betriebsspannung, beispielsweise über derartige Leckströme, ein Zeichen für einen Ausfall des optoelektronischen
Halbleiterchips .
Das hier beschriebene Verfahren ermöglicht nun insbesondere durch die Anwendung eines Reinigungsprozesses, welcher einen Plasmareinigungsprozess umfasst, zumindest auf freiliegende Stellen des Halbleiterkörpers im Bereich des Grabens die störenden und nach dem Aufbringen der Passivierungsschicht zu Leckströmen führenden Strukturierungsrückstände zumindest in ihrer Anzahl und/oder in ihrer räumlichen Ausdehnung zu verringern. Mit anderen Worten führt das hier beschriebene Verfahren auf kostengünstige Art und Weise dazu, dass nach dem Aufbringen der Passivierungsschicht beispielsweise auf die Seitenflächen diese zum Beispiel keine Risse und/oder Unebenheiten mehr ausbildet. Die oben beschriebenen
Leckströme können dadurch vermieden werden. Zudem wird verhindert, dass in einer Umgebungsatmosphäre des
Halbleiterkörpers enthaltene Luftfeuchtigkeit über
beispielsweise Risse in der Passivierungsschicht in das Material des Halbleiterkörpers gelangen und beispielsweise den späteren optoelektronischen Halbleiterchip schädigen können. Ein mittels des hier beschriebenen Verfahrens hergestellter optoelektronischer Halbleiterchip ist daher alterungsstabil . Gemäß zumindest einer Ausführungsform sind nach der Anwendung des Plasmareinigungsprozesses freiliegende Stellen des
Halbleiterkörpers zumindest im Bereich des Grabens im
Wesentlichen frei von Strukturierungsrückständen . "Im Wesentlichen frei" heißt in diesem Zusammenhang, dass ein Flächenbedeckungsgrad freiliegender Stellen der Außenflächen des Halbleiterkörpers, insbesondere der freiliegenden Stellen des Halbleiterkörpers im Bereich des Grabens, durch die
Strukturierungsrückstände höchstens 1 %, bevorzugst höchstens 0,5 % , beträgt .
Gemäß zumindest einer Ausführungsform umfasst der
Plasmareinigungsprozess eine Anwendung von geeigneten Gasen, insbesondere von Ar, Cl, F, N2^ 2O und/oder O2, zumindest auf die freiliegenden Stellen des Halbleiterkörpers im
Bereich des Grabens. Es hat sich gezeigt, dass unter
Verwendung eines derartigen Plasmareinigungsprozesses die Strukturierungsrückstände besonders effektiv entfernt werden können.
Gemäß zumindest einer Ausführungsform basiert der
Halbleiterkörper auf einem III-Nitridhalbleitermaterial.
"III-Nitridhalbleitermaterial" bedeutet im vorliegenden
Zusammenhang, dass der Halbleiterkörper ein
Nitridhalbleitermaterial, vorzugsweise AlmGanIn]__n_mN
aufweist oder aus diesem besteht, wobei 0 ^ m < 1, 0 ^ n < 1 und m + n < 1. Gemäß zumindest einer Ausführungsform umfasst der
Reinigungsprozess zumindest einen nasschemischen
Reinigungsprozess .
Gemäß zumindest einer Ausführungsform umfasst der
nasschemische Reinigungsprozess eine Anwendung eines
gepufferten, oxidierten Ätzmittels (zu engl. BOE) und/oder eine Anwendung von Flusssäure auf die freiliegenden Stellen des Halbleiterkörpers im Bereich des Grabens. Zum Beispiel kann der nasschemische Reinigungsprozess vor oder nach dem Plasmareinigungsprozess auf freiliegende
Stellen beispielsweise im Bereich des Grabens des
Halbleiterkörpers angewandt werden. Mit anderen Worten kann der nasschemische Reinigungsprozess je nach den
erforderlichen Bedürfnissen mit dem Plasmareinigungsprozess kombiniert werden. Dies führt zu einem möglichst variablen und individuell einsetzbaren Reinigungsprozess.
Gemäß zumindest einer Ausführungsform wird zunächst der nasschemische Reinigungsprozess auf die freiliegenden Stellen des Halbleiterkörpers im Bereich des Grabens und anschließend der Plasmareinigungsprozess auf diese Stellen angewandt. Mit anderen Worten dient der nasschemische Reinigungsprozess zu einer beispielsweise groben Vorreinigung dieser Stellen zur teilweisen Entfernung grobkörniger Rückstände. Allerdings ermöglicht der hier beschriebene nasschemische
Reinigungsprozess keine Verringerung von den
Strukturierungsrückständen, insbesondere nicht im Vergleich zum hier beschriebenen Plasmareinigungsprozess. Ein Reinigen, das heißt Befreien der freiliegenden Stellen des
Halbleiterkörpers zumindest im Bereich des Grabens, von den Strukturierungsrückständen, findet erst durch den
Plasmareinigungsprozess statt. Dabei hat sich herausgestellt, dass durch eine Vorschaltung des nasschemischen
Reinigungsprozesses vor dem Plasmareinigungsprozess die
Anzahl und/oder die räumliche Ausdehnung der
Strukturierungsrückstände besonders wirkungsvoll verringern lässt. Mit anderen Worten können die groben Reinigungseffekte des nasschemischen Reinigungsprozesses mit den feinen
Reinigungseffekten des Plasmareinigungsprozesses zu einem möglichst effektiven Reinigungsprozess kombiniert werden. Gemäß zumindest einer Ausführungsform ist die
Passivierungsschicht mit zumindest einem der Materialien S1O2, SiN, 1O2, AI2O3 und/oder Si gebildet oder enthält zumindest eines der Materialien.
Gemäß zumindest einer Ausführungsform wird der
Halbleiterkörper im Bereich des Grabens in einzelne
optoelektronische Halbleiterchips vereinzelt. Beispielsweise wird der Halbleiterkörper mittels hochenergetischem
Laserlichts vereinzelt. Ebenso ist es möglich, dass das Vereinzeln des Halbleiterkörpers mittels Ritzen und
anschließendem Brechen oder Schneidens erfolgt. Es wird darüber hinaus ein optoelektronischer Halbleiterchip angegeben. Beispielsweise kann der Halbleiterchip mittels eines Verfahrens hergestellt werden, wie es in Verbindung mit einem oder mehreren der oben genannten Ausführungsformen beschrieben ist. Das heißt, die für das hier beschriebene Verfahren aufgeführten Merkmale sind auch für den hier beschriebenen optoelektronischen Halbleiterchip offenbart und umgekehrt .
Gemäß zumindest einer Ausführungsform umfasst der
optoelektronische Halbleiterchip einen Halbleiterkörper, welcher eine Oberfläche sowie zumindest eine zur
Strahlungserzeugung geeignete aktive Zone aufweist.
Gemäß zumindest einer Ausführungsform umfasst der
optoelektronische Halbleiterchip zumindest eine
Passivierungsschicht, welche zumindest auf freiliegende
Stellen des Halbleiterkörpers zumindest im Bereich von
Seitenflanken des Halbleiterkörpers aufgebracht ist. Dabei begrenzen die Seitenflanken des Halbleiterkörpers den Halbleiterkörper in einer lateralen Richtung. "Laterale
Richtung" ist dabei eine Richtung beispielsweise senkrecht zur Wachstumsrichtung des Halbleiterkörpers. Die
Passivierungsschicht bedeckt zumindest die Seitenflanken teilweise oder vollständig, insbesondere im Bereich der aktiven Zone, und verhindert so beispielsweise eine Oxidation des Materials der aktiven Zone an der Seitenflanke.
Gemäß zumindest einer Ausführungsform ist der
Halbleiterkörper zumindest an den Seitenflanken im
Wesentlichen frei von Strukturierungsrückständen .
Insbesondere kann auch die Passivierungsschicht im
Wesentlichen frei von den Strukturierungsrückständen sein.
"Im Wesentlichen frei" heißt in diesem Zusammenhang, dass ein jeweiliger Flächenbedeckungsgrad der Außenfläche des
Halbleiterkörpers, insbesondere der Seitenflanken, und der Außenfläche der Passivierungsschicht durch die
Strukturierungsrückstände höchstens 1 %, bevorzugst höchstens 0,5 % , beträgt .
Gemäß zumindest einer Ausführungsform verläuft die
Passivierungsschicht an den aufgebrachten Stellen
unterbrechungsfrei. Das heißt, dass die Passivierungsschicht an diesen Stellen weder einen Riss und/oder einen Spalt aufweist. Insbesondere kann die Passivierungsschicht an den aufgebrachten Stellen in direktem Kontakt mit den
Seitenflanken des Halbleiterkörpers stehen.
Es wird darüber hinaus ein optoelektronisches
Halbleiterbauteil angegeben. Das optoelektronische
Halbleiterbauteil weist eine Mehrzahl der hier beschriebenen optoelektronischen Halbleiterchips auf. Das heißt, die für den hier beschriebenen optoelektronischen Halbleiterchip aufgeführten Merkmale sind auch für das hier beschriebene optoelektronische Halbleiterbauteil offenbart und umgekehrt.
Zum Beispiel umfasst das optoelektronische Halbleiterbauteil einen gemeinsamen Träger, auf dem die optoelektronischen Halbleiterchips aufgebracht und elektrisch leitend
kontaktiert sind. Beispielsweise sind mittels des Trägers die optoelektronischen Halbleiterchips elektrisch miteinander verschaltet .
Im Folgenden wird das hier beschriebene Verfahren, der optoelektronische Halbleiterchip sowie das optoelektronische Halbleiterbauteil anhand von Ausführungsbeispielen und den dazugehörigen Figuren näher erläutert.
Die Figuren 1A, 1B, IC und 1D zeigen in schematischen
Seitenansichten einzelne Verfahrensschritte zur
Herstellung einer Mehrzahl von hier beschriebenen optoelektronischen Halbleiterchips .
Die Figur IE zeigt in einer schematischen Seitenansicht einen optoelektronischen Halbleiterchip, bei dem zu dessen Herstellung auf den hier beschriebenen
Plasmareinigungsprozess verzichtet ist.
Die Figuren 2A, 2B und 2C zeigen mikroskopische Aufnahmen während einzelner Fertigungsschritte des hier beschriebenen Verfahrens. Die Figur 3A zeigt in einer schematischen Draufsicht ein Ausführungsbeispiel eines hier beschriebenen optoelektronischen Halbleiterbauteils .
Die Figur 3B zeigt eine grafische Auftragung einer
Betriebsspannung einzelner hier beschriebener optoelektronischer Halbleiterchips des in der Figur 3A beschriebenen optoelektronischen
Halbleiterbauteils .
In den Ausführungsbeispielen und den Figuren sind gleiche oder gleich wirkende Bestandteile jeweils mit den gleichen Bezugszeichen versehen. Die dargestellten Elemente sind nicht als maßstabsgerecht anzusehen, vielmehr können einzelne
Elemente zum besseren Verständnis übertrieben groß
dargestellt sein.
In der Figur 1A ist anhand einer schematischen Seitenansicht zunächst ein Trägerelement 8 gezeigt, welches eine
Montagefläche 81 sowie eine der Montagefläche 81
gegenüberliegende Auflagefläche 82 aufweist. Bei dem
Trägerelement 8 kann es sich um ein Trägersubstrat handeln, das mit einem Halbleitermaterial gebildet ist. Auf der
Montagefläche 81 des Trägerelements 8 ist ein
Verbindungsmittel 9 aufgebracht, wobei über eine dem
Trägerelement 8 abgewandte Oberfläche 91 des
Verbindungsmittels 9 Spiegelelemente 92 in lateraler Richtung L nebeneinander angeordnet sind. Sowohl auf die
Spiegelelemente 92 als auch auf die Außenfläche 91 des
Verbindungsmittels 9 ist ein Halbleiterkörper 1 aufgebracht, der vorliegend mit einer epitaktisch gewachsenen
Halbleiterschichtenfolge gebildet ist. Dabei weist der
Halbleiterkörper 1 eine dem Trägerelement 8 abgewandte Oberfläche 11 sowie zumindest eine zur Strahlungserzeugung geeignete aktive Zone 12 auf und ist vorliegend mit
Indiumgalliumnitrid gebildet. In lateraler Richtung L zwischen den beiden Spiegelelementen 92 wird über die Oberfläche 11 ein Strukturierungsprozess 3 auf den Halbleiterkörper 1 angewandt.
In der Figur 1B ist in einer schematischen Seitenansicht gezeigt, wie mittels des Strukturierungsprozesses 3 über die Oberfläche 11 ein Graben 2 in den Halbleiterkörper 1
eingebracht ist, wobei im Bereich des Grabens 2 der
Halbleiterkörper 1 vollständig entfernt ist. Der Graben 2 durchbricht in einer vertikalen Richtung V die aktive Zone 12 vollständig und unterteilt diese in der lateralen Richtung L. Dabei bildet die Außenfläche 91 des Verbindungsmittels 9 im Bereich des Grabens 2 eine Bodenfläche 22 des Grabens 2 vollständig, wobei Seitenflächen 23 des Grabens 2 vollständig durch den Halbleiterkörper 1 gebildet sind.
Weiter ist erkennbar, dass der Strukturierungsprozess 3 an den Seitenflächen 23 Strukturierungsrückstände 333 erzeugt und hinterlässt. Bei den Strukturierungsrückständen 333 kann es sich um Reste des Halbleitermaterials des
Halbleiterkörpers 1 und/oder um während des
Strukturierungsprozesses 3 verwendete organische Reste, zum Beispiel um einen Fotolack, handeln.
Insbesondere ist in der Figur 1B bereits ein nasschemischer Reinigungsprozess 45 als ein Element des Reinigungsprozesses 4 auf die Seitenflächen 23 angewandt. Der nasschemische
Reinigungsprozess 45 kann eine Anwendung eines gepufferten oxidierten Ätzmittels (zu engl. BOE) und/oder eine Anwendung von Flusssäure umfassen. Ein derartiger Reinigungsprozess stellt jedoch lediglich eine grobe Säuberung der
Seitenflächen 23 dar und ist nicht in der Lage, die
Strukturierungsrückstände 333 von den Seitenflächen 23 zu entfernen und/oder abzutragen. Mit anderen Worten verbleiben auch nach Anwendung des nasschemischen Reinigungsprozesses 45 die Strukturierungsrückstände 333 auf den und/oder im Bereich der Seitenflächen 23. In der Figur IC ist in einer schematischen Seitenansicht ein nächster Schritt des hier beschriebenen Verfahrens gezeigt, bei dem zumindest auf die Seitenflächen 23 ein
Plasmareinigungsprozess 44 als ein Element des
Reinigungsprozesses 4 angewandt wird. Dabei ist erkennbar, dass die Strukturierungsrückstände 333 mittels des
Plasmareinigungsprozesses 44 entfernt werden. Mit anderen Worten sind nach Anwendung des Plasmareinigungsprozesses 44 auf die Seitenflächen 23 diese im Wesentlichen frei von den Strukturierungsrückständen 333.
In der Figur 1D ist in einer schematischen Seitenansicht ein weiterer Schritt eines hier beschriebenen Verfahrens gezeigt, bei dem eine Passivierungsschicht 5 sowohl auf die
Seitenflächen 23 als auch auf die Oberfläche 11 vollständig aufgebracht wird. Dabei ist die Passivierungsschicht 5 ebenso frei von den Strukturierungsrückständen 333 und verläuft unterbrechungsfrei sowohl auf den Seitenflächen 23 als auch auf der Oberfläche 11. Die Passivierungsschicht kann mit zumindest einem der Materialien S1O2, SiN, T1O2, AI2O3 und/oder Si gebildet sein.
In der Figur IE ist in einer schematischen Seitenansicht ein optoelektronischer Halbleiterchip gezeigt, bei dem zu dessen Herstellung auf den hier beschriebenen
Plasmareinigungsprozess 44 verzichtet wurde. Wie bereits obig erwähnt, verbleiben, nach Anwendung lediglich des
nasschemischen Reinigungsprozesses 45, die
Strukturierungsrückstände 333 an den Seitenflächen 23. Wird nun die Passivierungsschicht 5 auf die Seitenflächen 23, und damit auch auf die Strukturierungsrückstände 333,
aufgebracht, können die Strukturierungsrückstände 333 zu Unterbrechungen U in der Passivierungsschicht 5 und
Anhaftproblemen am Halbleiterkörper 1 führen. Dies kann zu Leckströmen an den Seitenflächen 23 führen, welche ein
Kleinstromverhalten des optoelektronischen Halbleiterchips negativ beeinflussen. Insbesondere können die
Strukturierungsrückstände 333 und damit eine derartig
fehlerhafte Aufbringung der Passivierungsschicht 5 während des Betriebs eines derartigen optoelektronischen
Halbleiterchips zu einem Einbruch in der Betriebsspannung und damit zu einem Ausfall des optoelektronischen Halbleiterchips führen .
Mit anderen Worten wird durch die Anwendung eines
Plasmareinigungsprozesses 44 auf die Seitenflächen 23, wie in Zusammenhang mit den Figuren 1A bis 1D erläutert, ein
Kleinstromverhalten verbessert und damit auf kostengünstige Art und Weise die Lebensdauer des gesamten optoelektronischen Halbleiterchips 100 erhöht.
In der Figur 2A ist in einer mikroskopischen Seitenaufnahme ein Ausschnitt der Seitenflächen 23 des Grabens 2 direkt nach Anwendung des Strukturierungsprozesses 3 gezeigt. Erkennbar sind an und/oder im Bereich der Seitenflächen 23
verbleibenden und durch den Strukturierungsprozess 3
erzeugten Strukturierungsrückstände 333. In der Figur 2B ist einer weiteren mikroskopischen Seitenaufnahme, am gleichen Ort wie in der Figur 2A im
Halbleiterkörper 1, direkt nach Anwendung des nachchemischen Reinigungsprozesses 45 dieser gezeigt, wobei erkennbar ist, dass selbst nach Anwendung des nasschemischen
Reinigungsprozesses 45 immer noch die
Strukturierungsrückstände 333 im Halbleiterkörper 1 und/oder an den Seitenflächen 23 des Halbleiterkörpers 1 verbleiben.
In der Figur 2C ist der gleiche Ausschnitt wie in den Figuren 2A und 2B in einer mikroskopischen Seitenaufnahme gezeigt. Dabei zeigt sich, dass nach Anwendung des hier beschriebenen Plasmareinigungsprozesses 44 auf die Seitenflächen 23 des Halbleiterkörpers 1, der Halbleiterkörper 1 und/oder
Seitenflächen 23 des Halbleiterkörpers 1 frei von den
Strukturierungsrückständen 333 sind. Mit anderen Worten führt erst die Anwendung des Plasmareinigungsprozesses 44 zu der Verringerung in der Anzahl und/oder der räumlichen Ausdehnung der Strukturierungsrückstände 333. Umgekehrt heißt dies, dass der nasschemische Reinigungsprozess 45 zu keiner Verringerung einer Anzahl und/oder einer räumlichen Ausdehnung der
Strukturierungsrückstände 333, insbesondere nicht im
Vergleich zu dem hier beschriebenen Plasmareinigungsprozess 45, führt.
In der Figur 3A ist einer schematischen Draufsicht ein hier beschriebenes optoelektronisches Halbleiterbauteil 1000 gezeigt, bei dem auf einem Träger 1001 des Halbleiterbauteils 1000 eine Mehrzahl von matrixartig angeordneten, hier
beschriebenen optoelektronischen Halbleiterchips 100
angeordnet ist. Dabei können die hier beschriebenen
optoelektronischen Halbleiterchips 100 vorgebbar beispielsweise über, in oder an dem Träger 1001 befindliche Leiterbahnen miteinander elektrisch leitend kontaktiert sein.
In der Figur 3B ist eine grafische Auftragung gezeigt, bei dem einzelne Spannungsmesswerte einzelner unter anderem hier beschriebener optoelektronischer Halbleiterchips 100
aufgetragen sind.
Zunächst sind 100 Spannungsreferenzmesswerte M von 100 einzelnen Referenzhalbleiterchips 100R eines
Referenzhalbleiterbauteils 1000R aufgetragen. Jedem der
Spannungsreferenzmesswerte M ist dabei jeweils ein
Referenzhalbleiterchip 100R eindeutig zugeordnet. Dabei sind die Referenzhalbleiterchips 100R bis auf den
Plasmareinigungsprozess 44 mittels des hier beschriebenen Verfahrens hergestellt. Mit anderen Worten weisen die
Referenzhalbleiterchips 100R des Referenzhalbleiterbauteils 1000R die Strukturierungsrückstände 333 an ihren
Seitenflanken auf. Gemessen wurde die jeweilige Spannung Uß mit denen die einzelnen Referenzhalbleiterchips 100R nach 1000 Gesamtbetriebsstunden, bei einem Betriebstrom von
100 J A, noch betrieben werden.
Die Spannungsmesswerte M]_ und M2 sind jeweils einem hier beschriebenen optoelektronischen Halbleiterchip 100 eines hier beschriebenen optoelektronischen Halbleiterbauteils 1000 zugeordnet. Auch hierbei wurden die einzelnen
Spannungsmesswerte M]_ und M2 nach 1000 Gesamtbetriebsstunden bei dem Betriebsstrom von 100 J A gemessen.
Dabei sind die den 100 Spannungsmesswerten M]_ zugeordneten 100 optoelektronischen Halbleiterchips 100 nur unter Verwendung des hier beschriebenen Plasmareinigungsprozesses 44 hergestellt. Auf den nasschemischen Reinigungsprozess 45 ist zur Herstellung bei diesen Halbleiterchips 100 daher verzichtet .
Im Gegensatz dazu sind den 100 Spannungsmesswerten M2 jeweils
100 solche der hier beschriebenen optoelektronischen
Halbleiterchips 100 zugeordnet, welche zusätzlich mittels des nasschemischen Reinigungsprozesses 45 hergestellt sind.
Bezogen auf das Referenzhalbleiterbauteil 1000R ist
erkennbar, dass nach dem Messzeitpunkt von 1000
Gesamtbetriebsstunden, etwa 50 % der einzelnen
Halbleiterchips 100R noch mit einer idealen Betriebsspannung UQPT betrieben werden können oder betrieben sind. Unterhalb der 50 % Schwelle erfährt eine durch die Messpunkte M
gelegte Messkurve Mg einen Knick in Richtung zu niedrigeren
Betriebsspannungen Uß . Ein derartiger Knick geht mit einem
Einbrechen in dieser Betriebsspannung Uß einher.
Zudem ist erkennbar, dass infolge eines derartigen
Einbrechens in der Betriebsspannung Uß nach den 1000
Betriebsstunden bereits 5 % der Halbleiterchips 100R des Halbleiterbauteils 1000R bei einer Betriebsspannung Uß von weniger als einem Volt betrieben sind. Legt man einen Ort K-^ des Knicks der Messkurve Mg innerhalb der grafischen
Auftragung als den Ort zugrunde, ab dem der jeweilige
Halbleiterchip 100R ausfällt, können nach 1000
Betriebsstunden des Referenzbauteils 1000R lediglich nur noch etwa 50 % der Halbleiterchips 100R für Anwendungen nutzbar gemacht werden. Weiter ist aus der grafischen Auftragung der Figur 3B
erkennbar, dass weder eine Messkurve Mg]_ der Messwerte M]_ noch eine Messkurve Mg2 der Messwerte M2 einen derartigen Knick aufweisen. Vielmehr ist erkennbar, dass sich alle
Messwerte der einzelnen Halbleiterchips 100, innerhalb einer Betriebstoleranz, im Bereich der UQPT aufhalten und auch noch nach 1000 Stunden Gesamtbetriebsdauer für Anwendungen zur Verfügung stehen. Mit anderen Worten zeigen die hier
beschriebenen optoelektronischen Halbleiterchips 100 eine signifikant erhöhte Lebensdauer und keinen Einbruch in der Betriebsspannung Ug .
Die hier beschriebene Erfindung ist nicht durch die
Beschreibung anhand der Ausführungsbeispiele beschränkt.
Vielmehr umfasst die Erfindung jedes neue Merkmal sowie jede Kombination von Merkmalen, was insbesondere jede Kombination von Merkmalen in den Patentansprüchen beinhaltet. Dies gilt auch, wenn dieses Merkmal oder diese Kombination selbst nicht explizit in den Patentansprüchen oder den
Ausführungsbeispielen angegeben ist.
Diese Patentanmeldung beansprucht die Priorität der deutschen Patentanmeldung 102011104515.9, deren Offenbarungsgehalt hiermit durch Rückbezug aufgenommen wird.

Claims

Patentansprüche
1. Verfahren zum Herstellen einer Mehrzahl von
optoelektronischen Halbleiterchips (100), das zumindest die folgenden Verfahrensschritte umfasst:
- Bereitstellen zumindest eines Halbleiterkörpers (1), welcher eine Oberfläche (11) sowie zumindest eine zur
Strahlungserzeugung geeignete aktive Zone (12) aufweist;
- Einbringen von zumindest einem Graben (2) mittels zumindest eines Strukturierungsprozesses (3) über die Oberfläche (11) des Halbleiterkörpers (1) in den Halbleiterkörper (1), wobei
- im Bereich des Grabens (2) Teile des Halbleiterkörpers (1) entfernt sind, und
- der Graben (2) in einer vertikalen Richtung (V) die aktive Zone (12) durchbricht;
- Anwendung zumindest eines Reinigungsprozesses (4) zumindest auf freiliegende Stellen des Halbleiterkörpers (1) im Bereich des Grabens (2), wobei
- der Reinigungsprozess (4) zumindest einen
Plasmareinigungsprozess (33) umfasst, und
- der Plasmareinigungsprozess (44) eine Anzahl und/oder eine räumliche Ausdehnung von Strukturierungsrückständen (333) an freiliegenden Stellen des Halbleiterkörpers (1) zumindest im Bereich des Grabens (2) zumindest verringert;
- Aufbringen zumindest einer Passivierungsschicht (5)
zumindest auf freiliegende Stellen des Halbleiterkörpers (1) im Bereich des Grabens (2) .
2. Verfahren nach Anspruch 1,
bei dem nach der Anwendung des Plasmareinigungsprozesses (44) freiliegende Stellen des Halbleiterkörpers (1) zumindest im Bereich des Grabens (2) im Wesentlichen frei von den
Strukturierungsrückständen (333) sind.
3. Verfahren nach einem der vorhergehenden Ansprüche, bei dem der Plasmareinigungsprozesses (44) eine Anwendung von Ar, Cl, F, 2O und/oder O2 zumindest auf die
freiliegenden Stellen des Halbleiterkörpers (1) im Bereich des Grabens (2) umfasst.
4. Verfahren nach einem der vorhergehenden Ansprüche, bei dem der Halbleiterkörper (1) auf einem III-Nitrid
Halbleitermaterial basiert.
5. Verfahren nach einem der vorhergehenden Ansprüche, bei dem der Reinigungsprozesses (4) zumindest einen
nasschemischen Reinigungsprozess (45) umfasst.
6. Verfahren nach dem vorhergehenden Anspruch,
bei dem der nasschemische Reinigungsprozess (45) eine
Anwendung eines gepufferten, oxidierten Ätzmittels und/oder eine Anwendung von Flusssäure auf die freiliegenden Stellen des Halbleiterkörpers (1) im Bereich des Grabens (2) umfasst.
7. Verfahren nach einem der Ansprüche 5 bis 6,
bei dem zunächst der nasschemische Reinigungsprozesses (45) auf die freiliegenden Stellen des Halbleiterkörpers (1) im Bereich des Grabens (2) und anschließend der
Plasmareinigungsprozess (44) auf diese Stellen angewandt wird .
8. Verfahren nach einem der vorhergehenden Ansprüche, bei dem die Passivierungsschicht (5) mit zumindest einem der folgenden Materialien gebildet ist oder zumindest eines der folgenden Materialien enthält: S1O2, SiN, 1O2, AI2O3
und/oder Si.
9. Verfahren nach einem der vorhergehenden Ansprüche, bei dem der Halbleiterkörper (1) im Bereich des Grabens (2) in einzelne optoelektronische Halbleiterchips (100)
vereinzelt wird.
10. Optoelektronischer Halbleiterchip (100), mit
- einem Halbleiterkörper (1), welcher eine Oberfläche (11) sowie zumindest eine zur Strahlungserzeugung geeignete aktive Zone (12) aufweist;
- zumindest einer Passivierungsschicht (5) , welche zumindest auf freiliegende Stellen des Halbleiterkörpers (1) zumindest im Bereich von Seitenflanken des Halbleiterkörpers (1) aufgebracht ist, wobei
- der Halbleiterkörper (1) zumindest an den Seitenflanken (11) im Wesentlichen frei von Strukturierungsrückständen (333) ist, und
- die Passivierungsschicht (5) an den aufgebrachten Stellen unterbrechungsfrei verläuft.
11. Halbleiterchip (100) nach Anspruch 10,
der mit einem Verfahren gemäß zumindest einem der Ansprüche 1 bis 9 hergestellt ist.
12. Optoelektronisches Halbleiterbauteil (1000),
mit einer Mehrzahl von optoelektronischen Halbleiterchips (100) gemäß zumindest einem der Ansprüche 10 bis 11.
PCT/EP2012/060393 2011-06-17 2012-06-01 Verfahren zum herstellen einer mehrzahl von optoelektronischen halbleiterchips Ceased WO2012171817A2 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US14/126,033 US20140138730A1 (en) 2011-06-17 2012-06-01 Method of Producing a Plurality of Optoelectronic Semiconductor Chips
CN201280029569.XA CN103608936A (zh) 2011-06-17 2012-06-01 用于制造多个光电子半导体芯片的方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102011104515.9 2011-06-17
DE102011104515A DE102011104515A1 (de) 2011-06-17 2011-06-17 Verfahren zum Herstellen einer Mehrzahl von optoelektronischen Halbleiterchips

Publications (2)

Publication Number Publication Date
WO2012171817A2 true WO2012171817A2 (de) 2012-12-20
WO2012171817A3 WO2012171817A3 (de) 2013-06-06

Family

ID=46208509

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2012/060393 Ceased WO2012171817A2 (de) 2011-06-17 2012-06-01 Verfahren zum herstellen einer mehrzahl von optoelektronischen halbleiterchips

Country Status (5)

Country Link
US (1) US20140138730A1 (de)
CN (1) CN103608936A (de)
DE (1) DE102011104515A1 (de)
TW (1) TW201308676A (de)
WO (1) WO2012171817A2 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013103079A1 (de) 2013-03-26 2014-10-02 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
DE102013107531A1 (de) 2013-07-16 2015-01-22 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013105870A1 (de) * 2013-06-06 2014-12-24 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19637438A1 (de) * 1996-09-13 1998-03-26 Siemens Ag Verfahren zum Herstellen eines Halbleiterkörpers mit einer Metallisierungsschicht
DE10245631B4 (de) * 2002-09-30 2022-01-20 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Halbleiterbauelement
JP2005286098A (ja) * 2004-03-30 2005-10-13 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体素子のおよびその製造方法
KR100667508B1 (ko) * 2004-11-08 2007-01-10 엘지전자 주식회사 발광 소자 및 그의 제조방법
CN100483616C (zh) * 2006-08-11 2009-04-29 中芯国际集成电路制造(上海)有限公司 薄膜覆盖层的形成方法
US8258050B2 (en) * 2009-07-17 2012-09-04 Hewlett-Packard Development Company, L.P. Method of making light trapping crystalline structures
FR2949278B1 (fr) * 2009-08-18 2012-11-02 Commissariat Energie Atomique Procede de fabrication d'un dispositif d'emission de lumiere a base de diodes electroluminescentes
KR101020963B1 (ko) * 2010-04-23 2011-03-09 엘지이노텍 주식회사 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
None

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013103079A1 (de) 2013-03-26 2014-10-02 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
DE102013107531A1 (de) 2013-07-16 2015-01-22 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip
WO2015007486A1 (de) 2013-07-16 2015-01-22 Osram Opto Semiconductors Gmbh Optoelektronischer halbleiterchip
US10014444B2 (en) 2013-07-16 2018-07-03 Osram Opto Semiconductors Gmbh Optoelectronic semiconductor chip

Also Published As

Publication number Publication date
WO2012171817A3 (de) 2013-06-06
TW201308676A (zh) 2013-02-16
DE102011104515A1 (de) 2012-12-20
US20140138730A1 (en) 2014-05-22
CN103608936A (zh) 2014-02-26

Similar Documents

Publication Publication Date Title
DE102009020819A1 (de) Verfahren zum Ausbilden eines Musters auf einem Gruppe-III-Nitridhalbleitersubstrat und Verfahren zum Herstellen einer Gruppe-III-Nitridhalbleiter-Lichtemissionseinrichtung
DE112010003143T5 (de) Halbleitervorrichtung, Verfahren zum Herstellen einer Halbleitervorrichtung, und Anzeigevorrichtung
DE102010009015A1 (de) Verfahren zum Herstellen einer Mehrzahl von optoelektronischen Halbleiterchips
WO2020089101A1 (de) Verfahren zur herstellung von optoelektronischen halbleiterbauteilen
WO2016180734A1 (de) Verfahren zur verspiegelung von mantelflächen von optischen bauelementen für die verwendung in optoelektronischen halbleiterkörpern und oberflächenmontierbarer optoelektronischer halbleiterkörper
DE102012109594A1 (de) Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils und optoelektronisches Halbleiterbauteil
EP1592076A2 (de) Optoelektronisches Bauelement mit mehreren Stromaufweitungsschichten und Verfahren zu dessen Herstellung
WO2012171817A2 (de) Verfahren zum herstellen einer mehrzahl von optoelektronischen halbleiterchips
DE102011111980A1 (de) Verfahren zur Herstellung einer Leuchtdiode und Leuchtdiode
DE112016000371B4 (de) Verfahren zur Herstellung einer Mehrzahl von Halbleiterchips und Halbleiterchip
WO2014166724A1 (de) Optoelektronisches bauelement und verfahren zur herstellung eines optoelektronischen bauelements
WO2017046000A1 (de) Lichtemittierendes bauelement sowie verfahren zur herstellung eines lichtemittierenden bauelements
DE102016104965A1 (de) Lichtemittierender Halbleiterchip und Verfahren zur Herstellung eines lichtemittierenden Halbleiterchips
EP2321858B1 (de) Optoelektronisches bauelement und verfahren zu dessen herstellung
WO2021028484A1 (de) Verfahren und vorrichtung zum aufnehmen und ablegen von optoelektronischen halbleiterchips
WO2017060223A1 (de) Verfahren zur herstellung eines optoelektronischen halbleiterbauteils und optoelektronisches halbleiterbauteil
DE102015105693A1 (de) Strahlungsemittierendes Halbleiterbauelement
DE112023000394T5 (de) Mikrohalbleiter-leuchtdioden-struktur und verfahren zu deren herstellung
EP2245657B1 (de) Optoelektronischer halbleiterkörper und verfahren zur herstellung eines optoelektronischen halbleiterkörpers
WO2015062817A1 (de) Halbleiterbauelement sowie ein verfahren zur erzeugung eines halbleiterbauelementes in einem eine kristallographische (100)-orientierung aufweisenden substrat
DE19741442A1 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
WO2018162583A1 (de) Halbleiterbauelement und verfahren zur herstellung von mindestens einem halbleiterbauelement
EP1649497B1 (de) Verfahren zur herstellung einer vielzahl von optoelektronischen halbleiterchips und optoelektronischer halbleiterchip
DE102018218935A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
EP1649498B1 (de) Verfahren zur herstellung einer vielzahl von optoelektronischen halbleiterchips und optoelektronischer halbleiterchip

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12725729

Country of ref document: EP

Kind code of ref document: A2

WWE Wipo information: entry into national phase

Ref document number: 14126033

Country of ref document: US

122 Ep: pct application non-entry in european phase

Ref document number: 12725729

Country of ref document: EP

Kind code of ref document: A2