WO2017060223A1 - Verfahren zur herstellung eines optoelektronischen halbleiterbauteils und optoelektronisches halbleiterbauteil - Google Patents

Verfahren zur herstellung eines optoelektronischen halbleiterbauteils und optoelektronisches halbleiterbauteil Download PDF

Info

Publication number
WO2017060223A1
WO2017060223A1 PCT/EP2016/073642 EP2016073642W WO2017060223A1 WO 2017060223 A1 WO2017060223 A1 WO 2017060223A1 EP 2016073642 W EP2016073642 W EP 2016073642W WO 2017060223 A1 WO2017060223 A1 WO 2017060223A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor layer
layer sequence
substrate
semiconductor
sacrificial
Prior art date
Application number
PCT/EP2016/073642
Other languages
English (en)
French (fr)
Inventor
Dominik Scholz
Original Assignee
Osram Opto Semiconductors Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors Gmbh filed Critical Osram Opto Semiconductors Gmbh
Priority to US15/759,972 priority Critical patent/US10651338B2/en
Publication of WO2017060223A1 publication Critical patent/WO2017060223A1/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/0304—Inorganic materials including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L31/03044—Inorganic materials including, apart from doping materials or other impurities, only AIIIBV compounds comprising a nitride compounds, e.g. GaN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/184—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP
    • H01L31/1852—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP comprising a growth substrate not being an AIIIBV compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/184—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP
    • H01L31/1856—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP comprising nitride compounds, e.g. GaN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/186—Particular post-treatment for the devices, e.g. annealing, impurity gettering, short-circuit elimination, recrystallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1892—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof methods involving the use of temporary, removable substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/005—Processes relating to semiconductor body packages relating to encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035209—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions comprising a quantum structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Definitions

  • optoelectronic semiconductor device In addition, an optoelectronic semiconductor device is specified.
  • An object to be solved is to provide a method for producing an optoelectronic semiconductor device with a reduced production error rate. Another object to be solved is to produce an optoelectronic device manufactured by such a method
  • the method for producing an optoelectronic semiconductor component comprises a step A), in which a semiconductor chip produced by dicing a wafer is provided.
  • Semiconductor chip is thus separated from other semiconductor chips that were produced simultaneously with it. Also, the semiconductor chip itself is not intended to be further separated into two or more smaller semiconductor chips.
  • the wafer is, for example, a growth substrate for a plurality of semiconductor chips.
  • the semiconductor chip still comprises parts of the Wafers with traces of a singulation process.
  • the wafer comprises or consists of Si, SiC, GaN, Ge, sapphire, metal, plastic or glass.
  • the wafer comprises or consists of Si, SiC, GaN, Ge, sapphire, metal, plastic or glass.
  • Semiconductor chip a substrate and one or more,
  • the semiconductor layer sequence comprises an active layer.
  • the active layer preferably runs parallel or substantially parallel to
  • the substrate may be, for example, the
  • the substrate is part of the singulated wafer.
  • the substrate may comprise or consist of the same materials as the materials referred to in the wafer. It may have the substrate on side surfaces, transverse to the main side, traces of a singulation process, such as sawing.
  • the lateral extensions of the substrate, parallel to the main side of the substrate are preferably adapted essentially to the lateral extensions of the semiconductor layer sequence.
  • the lateral dimensions of the substrate amount to at least 80% or at least 100% and / or at most 200% or at most 120% of the lateral extensions of the semiconductor layer sequence.
  • the semiconductor layer sequence is based for example on a III-V compound semiconductor material.
  • Semiconductor material is, for example, a
  • Nitride compound semiconductor material such as Al n In ] __ n _ m Ga m N, or a phosphide compound semiconductor material, such as Al n Iri] __ n _ m m P Ga, or also a arsenide compound semiconductor material such as Al n In] __ n _ m m Ga As, wherein each 0 -S n ⁇ 1, 0 S m ⁇ 1 and m + n ⁇ 1. It can the
  • the semiconductor layer sequence is preferably based on AlInGaN.
  • the active layer has, for example, at least one pn junction and / or one quantum well structure in the form of a single quantum well, in short SQW, or in the form of a quantum well
  • Multiquantentopf Korean, short MQW, on.
  • Semiconductor layer sequence one, in particular exactly one, active region for the emission or absorption of radiation.
  • a sacrificial area is arranged in the lateral direction next to it, ie in the direction parallel to the main side next to it.
  • the active region is throughout the entire lateral extension for emission or absorption of
  • the active layer is formed coherently within the active region. It can also be a pixelated or active area
  • the sacrificial region is different from the active region for emission or
  • the sacrificial area does not contribute to the luminous area or the detection area.
  • the sacrificial area preferably does not fulfill any optoelectronic function on the finished component.
  • the victim area on the finished component is not electrically contacted.
  • the semiconductor layer sequences are preferably identical in terms of the layer structure.
  • the heights or the thicknesses of the semiconductor layer sequence are the same in the active area and in the sacrificial area.
  • a trench is introduced into the semiconductor layer sequence, which penetrates the active layer and separates the active region from the sacrificial region.
  • the trench is, for example, from a side facing away from the substrate in the semiconductor layer sequence
  • the active layer in the sacrificial region and the active layer in the active region are preferably non-contiguous. In top view on the
  • Semiconductor layer sequence is the sacrificial region, for example in an edge region or corner region of the
  • the lateral extent of the sacrificial region in one or more directions is preferably substantially smaller than the lateral extent of the active region in this direction or directions.
  • an area of the sacrificial region is at most one-tenth or 1/50 or 1/100 of the area of the active region.
  • the lateral extent of the semiconductor layer sequence in one direction is at least 100 ⁇ m or 500 ⁇ m or 1 mm. The lateral extent of the
  • Sacrificial area in this direction is, for example, at least 10 ym or at least 30 ym or at least 50 ym.
  • the lateral extent of the sacrificial area in this direction is at most 200 ym or
  • the semiconductor chip with the semiconductor layer sequence is applied first to a carrier.
  • the carrier is preferably a mechanically self-supporting carrier which is suitable for mechanically supporting and stabilizing the semiconductor chips.
  • the carrier may, for example, a
  • the carrier can comprise or consist of plastic, metal, ceramic, glass or a semiconductor material.
  • the carrier can be permanently connected to the semiconductor chip by the application of the semiconductor chip or can be detached again later.
  • the substrate in a step C), is separated from the active region of FIG.
  • step C) the Sacrificial region of the semiconductor layer sequence with the substrate initially mechanically connected or at least partially connected.
  • the substrate in the entire active area but not replaced in the entire sacrificial area.
  • Partial area of the sacrificial area a detachment already take place before the detachment in the active area, a mechanical
  • connection between the substrate and the semiconductor layer sequence in the sacrificial region remains at least until the semiconductor layer sequence is completely detached from the substrate in the active region.
  • a gap or gap is formed between the substrate and the semiconductor layer sequence.
  • This gap or gap can be, for example, with air or another gas or with solid or
  • a sapphire substrate is peeled off, it is based on a GaN-based one
  • the method comprises a step D) following step C), in which the substrate is finally removed from the semiconductor layer sequence
  • the gap or gap between the semiconductor layer sequence and the substrate is also continued to the sacrificial region. Subsequently, the substrate can be completely removed from the semiconductor layer sequence, so that there is no longer any connection between the semiconductor layer sequence and the substrate. Mechanically stabilized is the Semiconductor layer sequence then, for example, only by the carrier.
  • the method for producing an optoelectronic semiconductor component comprises a step A), in which a by separating a wafer
  • the semiconductor chip comprises a substrate and a semiconductor layer sequence having an active layer applied to a main side of the substrate.
  • the semiconductor layer sequence has an active region for the emission or absorption of
  • the victim area is not on the finished semiconductor device to the emission or
  • a step B the semiconductor chip with the semiconductor layer sequence is advanced onto a carrier
  • a step C) the substrate is detached from the active region of the semiconductor layer sequence, wherein in the sacrificial region the semiconductor layer sequence remains mechanically connected to the substrate. Subsequently, in a step D), the substrate is finally removed from the
  • the invention described here is based, inter alia, on the finding that, when detaching a substrate from a
  • Single component such as a semiconductor chip
  • the explosive separation and by tension in the single component is the semiconductor layer sequence located at this point is particularly endangered for damage by cracks or so-called cracks.
  • the invention now makes use of the idea of forming a small sacrificial region in the semiconductor layer sequence, in which the substrate remains connected to the semiconductor layer sequence last. When final separation of the substrate then it comes at most in the sacrificial area to damage. A spread of these damages into the active area is prevented by the trench. Overall, a method is thus specified in which individual components can be separated from a substrate in a particularly efficient and gentle manner.
  • the individual semiconductor chips can be produced in total space-saving and thus with higher integration density.
  • the semiconductor layer sequences of a plurality of semiconductor chips are formed on a common wafer or growth substrate
  • steps A) to D) are described as separate in the order given
  • steps C) and D) can also merge smoothly into each other, that is the
  • Stripping process can be continued continuously from the active area to the sacrificial area.
  • the trench may be separated before the wafer is singulated
  • the trench may also be formed only after step A) or after step B), but preferably before step C).
  • the method produces a plurality of optoelectronic semiconductor components.
  • step B) several through
  • each semiconductor chip has its own, one-to-one
  • the substrates of the individual semiconductor chips are no longer together
  • the substrate remains intact upon detachment in steps C) and D). In particular, the substrate is not destroyed or severely damaged.
  • Semiconductor layer sequence and substrate may occur. After a possible polishing step, the substrate can be reused, for example as again
  • the substrate is included - Lo ⁇ dern detachment process of steps C) and D) is not or not significantly reduced in its lateral and / or vertical extent.
  • the substrate is preferably self-supporting and mechanically stable after separation.
  • Semiconductor layer sequence and the substrate for example, also based on a semiconductor material
  • Be used sacrificial layer For example, in the stripping process, only the sacrificial layer is destroyed, not the substrate.
  • the trench before the steps C) and D), the trench fully penetrates the semiconductor layer sequence in the vertical direction, perpendicular to the lateral direction.
  • the trench preferably reaches as far as the substrate.
  • a bottom surface of the trench is formed in or on the substrate. Thus, no remainder of the semiconductor layer sequence is present between the bottom surface of the trench and the substrate.
  • the sacrificial region is separated from the active region with particular certainty, so that any damage in the sacrificial region scarcely affects the semiconductor layer sequence in the active region
  • the substrate is formed by a laser separation method, in short laser LLO, from the
  • the laser is preferably irradiated from a side facing away from the carrier to the substrate.
  • the diameter of the laser is smaller than the width or smallest lateral extent of the sacrificial region.
  • the width of the sacrificial region is at least twice or five times or ten times the diameter of the laser.
  • the diameter of the laser beam can also be selected to be greater than the width of the sacrificial region, for example between 100 ⁇ m and 4 mm.
  • the detachment is then achieved, for example, not by a single laser pulse, but by a scan with only a small offset between adjacent tracks, so that overlap areas arise at which the laser beam twice or more times the
  • Overlap area then defines the size of the separation area in which it is actually peeled off.
  • the separation area can thus be set to a diameter significantly smaller than 1 mm.
  • the intensities are not homogeneous, but for example Gaussian distributed over the diameter, so that the diameter of the separation region in the region of the width of the sacrificial region or the trench can be adjusted.
  • the detachment takes place last in the sacrificial area.
  • the sacrificial region forms a plan view of the semiconductor layer sequence
  • the trench also forms a continuous web, the completely around the active area.
  • the sacrificial area and / or the trench in plan view form a frame around the active area of the
  • the width of the frame in the case of the sacrificial area is, for example, within the above
  • each sacrificial region through a trench as described above be of the active region
  • the sacrificial regions are arranged, for example, around the active region.
  • the victim areas then also form a frame around the active area, the frame being interspersed with trenches and thus having interruptions. So the frame is not coherent.
  • the semiconductor layer sequence remains connected to the substrate in only one sacrificial region or in multiple sacrificial regions or in all sacrificial regions until it is finally severed.
  • the user of the method can himself decide in which of the multiple sacrificial regions the substrate remains connected to the semiconductor layer sequence until the final separation. According to at least one embodiment, after step
  • step B) the semiconductor chip is mechanically permanently fixed on the carrier and thereby, for example, electrically contacted.
  • the carrier in this case is preferably a printed circuit board to which the semiconductor chip is soldered or glued.
  • the carrier is detached from the semiconductor chip after step D).
  • the carrier is still removed before the semiconductor layer sequence is removed in the sacrificial area. Even when the carrier is detached, cracks can occur in the semiconductor layer sequence. Through the use of the sacrificial area such cracks
  • the capsule layer protects the
  • the capsule layer is applied to side surfaces and to a bottom surface of the trench so that inner sides of the trench are preferably completely covered by the capsule layer.
  • the capsule layer for example, a silicon oxide, such as S1O2, or a silicon nitride, such as SiN, have or consist of.
  • the capsule layer comprises or consists of an absorption layer. In the absorption layer is the for the detachment process
  • Substrate and / or the carrier and / or the separation of the semiconductor chips cause damage that the
  • the semiconductor chip is a sapphire chip.
  • the substrate in this case is a sapphire growth substrate.
  • Semiconductor layer sequence is based, for example, on AlInGaN and grown on the substrate.
  • the carrier is, for example, a microelectronic Si wafer.
  • an optoelectronic semiconductor device is specified.
  • the optoelectronic semiconductor component can be produced, for example, by the described method. That is, all features disclosed in connection with the method are also disclosed for the semiconductor device and vice versa.
  • Optoelectronic semiconductor device on a carrier, on which a semiconductor layer sequence is arranged with an active layer.
  • the active layer preferably runs essentially parallel to a main side of the carrier.
  • the trench preferably separates an active region of the semiconductor layer sequence from a sacrificial region arranged next to it in the lateral direction
  • the lateral direction is preferably a direction parallel to the main side of the carrier.
  • the sacrificial region forms an edge region of the semiconductor layer sequence.
  • the sacrificial region in plan view is therefore not completely surrounded by the active region of the semiconductor layer sequence.
  • radiation is emitted or absorbed by the active layer in the active region during normal operation of the optoelectronic semiconductor component.
  • the active layer and / or the semiconductor layer sequence damaged, so that the sacrificial area is less or not at all suitable for the emission or absorption of radiation.
  • the area of sacrifice is not intended or established for the emission or absorption of radiation or contributes to it.
  • Semiconductor layer sequence free of its growth substrate That is, the growth substrate is detached from the finished semiconductor device.
  • the semiconductor layer sequence in the direction away from the carrier is not followed by a mechanically self-supporting substrate or a further self-supporting carrier.
  • Semiconductor layer sequence a radiation entrance surface or radiation exit surface of the semiconductor device.
  • FIG. 3 shows a position in one embodiment of a production method described in FIG.
  • FIG. 1A shows a first position in which two semiconductor chips 1 are applied to a carrier 2.
  • Each of the semiconductor chips 1 is permanently attached to the carrier 2 by means of a solder material 4 or an adhesive 4.
  • the semiconductor chips 1 comprise a semiconductor layer sequence 11 with an active layer 12.
  • the active layer 12 is provided, for example, during normal operation for the emission or absorption of radiation.
  • Main extension direction of the active layer 12 is substantially parallel to the main side of the support 2.
  • semiconductor layer sequence 11 of each semiconductor chip 1 a Substrate 10 downstream.
  • the semiconductor layer sequences 11 are each applied directly to a main side 110 of the corresponding substrate 10.
  • the substrate 10 is, for example, a growth substrate for the semiconductor layer sequence 11, for example a
  • the semiconductor chips 1 are applied to the carrier 2 in a lateral direction, parallel to the main side of the carrier 2, next to one another and at a distance from one another.
  • the distance between the two semiconductor chips 1 on the carrier 2 is
  • FIG. 1B shows a subsequent position in the process in which the substrates 10 are removed from the
  • Semiconductor layer sequences 11 are replaced. This happens in the present case with a laser, in a so-called laser lift-off method.
  • a sacrificial layer based on a semiconductor material between the semiconductor layer sequence 11 and the substrate 10 is dissolved or destroyed by the laser radiation, so that the substrate 10 of the
  • Semiconductor layer sequence 11 can be separated.
  • Edge area can be damaged. In the present case, this is illustrated by the dotted areas in the semiconductor layer sequence 11.
  • IC to IE are exemplary
  • FIGS. 2A to 2D show an exemplary embodiment of the production method described here, in which the aforementioned problem is solved.
  • FIG. 2A shows a first position in the method in which two are produced by separating a wafer
  • semiconductor chips 1 are applied with a semiconductor layer sequence 11 ahead on a support 2. On a side of the semiconductor layer sequence 11 facing away from the carrier 2, each semiconductor chip 1 also has a substrate 10, for example the one
  • the semiconductor layer sequence 11 is based, for example, on a III-nitride semiconductor material.
  • the substrates 10 are, for example, sapphire substrates.
  • the carrier 2 is
  • microelectronics-containing carrier for example, a microelectronics-containing carrier.
  • the active region 13 is spaced from the sacrificial region 14 by a trench 15 extending completely through the trench 15
  • Semiconductor layer sequence 11 extends and extends to the substrate 10.
  • the active region 13 of the semiconductor layer sequence 11 is that region which is finished later
  • FIG. 2B shows a position in the method in which the semiconductor chips 1 are applied to the carriers 2 and are soldered or glued to the carrier 2. In this way, the semiconductor chips 1 are electrically contacted with the carrier 2 and permanently connected to the carrier 2.
  • FIG. 2C shows one of the semiconductor chips 1 from the position of FIG. 2B in a plan view of the substrate 10. It can be seen that the sacrificial area 14 forms a coherent path which extends completely around the active area 13 all around. Likewise, the trench 15 forms a
  • the sacrificial region 14 and the trench 15 each form a contiguous frame around the active region 13.
  • FIG. 2D shows a position in the method in which the substrates 10 are each detached from the semiconductor layer sequence 11 of the semiconductor chips 1 by means of a laser become. The laser is thereby from a the carrier. 2
  • Substrate 10 itself is essentially transparent and non-absorbent for the laser. Only in the interface between the semiconductor layer sequence 11 and the substrate 10, for example in the region of a sacrificial layer of
  • the laser scans the interface between the substrate 10 and the semiconductor layer sequence 11 point by point or
  • Substrate 10 of the semiconductor layer sequence 11 in the active region 13 causes. In the sacrificial region 14, the semiconductor layer sequence 11 is still connected to the substrate 10
  • the substrate 10 is also detached from the semiconductor layer sequence 11 in the sacrificial region 14 and thereby finally separated from the semiconductor layer sequence 11.
  • the substrate 10 remains essentially intact, that is to say it has no damage after removal, for example, to minor cracks on the surface.
  • the substrate 10 may be another
  • Waxing process to be reused Waxing process to be reused.
  • semiconductor device 100 after the separation of the substrate 10 is shown in FIG. 2E.
  • the semiconductor device 100 is in plan view of the semiconductor layer sequence 11
  • Damage to the Semiconductor layer sequence 11 occurs only in the corner region of the sacrificial region 14, in which the substrate 10 has remained connected to the semiconductor layer sequence 11 to the end.
  • the damage in the sacrificial region 14 is not continued to the active region 13, since the trench 15 has prevented the spread of cracks or damage from the sacrificial region 14 into the active region 13.
  • the active region 13 may then optimally along its entire lateral extent to absorb or emit radiation
  • FIGS. 2F to 2L are different ones
  • Embodiments of a semiconductor device 100 again shown in plan view. These differ
  • FIG. 2F four sacrificial regions 14 are present, each of which has L-shaped cross-sections in plan view and each surrounds corner regions of the active region 13.
  • Corner regions of the active region 13 are in turn arranged L-shaped sacrificial regions 14, in total form the
  • Sacrificial areas 14 a frame around the active area 13, which is interrupted in some places by trenches 15. The interruptions between the sacrificial areas allow escape of gaseous release products, which can reduce the pressure and thus the stress during separation.
  • four sacrificial regions 14 are respectively arranged at the corners of the active region 13 and form there
  • a plurality of sacrificial regions 14 are arranged around the active region 13.
  • the sacrificial areas 14 each have square or rectangular or
  • the active region 13 is completely surrounded by two sacrificial regions 14. Each sacrificial region 14 forms a continuous path around the active region 13. In other words, the active region 13 is surrounded by two frame-like sacrificial regions 14. Between the active area 13 and the nearest one
  • Victim area 14 is a frame-like trench 15 is formed.
  • the sacrificial areas 14 are also mutually surrounded by a frame-like trench 15 around the active area 13.
  • the sacrificial areas 14 have damage in a corner area, which are not continued on the active area 13.
  • Figure 2K is an embodiment of a
  • Semiconductor device 100 which is substantially the
  • Embodiment of Figure 2J corresponds. Unlike in FIG. 2J, however, the interior of the two frames is interrupted in partial areas by a trench 15. The outer sacrificial area 14, however, runs coherently and
  • the active region 13 and the frame-like sacrificial regions 14 are not square, but rectangular in shape.
  • Semiconductor device 100 of Figure 2L not square, but a rectangular basic shape. But it is also conceivable, for example, round, oval or triangular active areas 13 or semiconductor devices 100.
  • Figure 3 is a position in a process step for the production of optoelectronic
  • the capsule layer 3 also completely covers a bottom region of the trench 15.
  • the capsule layer 3 may be, for example, an SiN layer which protects the semiconductor layer sequence 11 from external influences, such as the entry of moisture. Upon detachment of the substrate 10 or singulation of the semiconductor chips 1, any cracks within the
  • Capsule layer 3 is not transferred to the region of the active region 13.
  • the active region 13 preferably remains through the Capsule layer 3 well protected. Cracks within the capsule layer 3 already tear in the region of over-shaped edges on the sacrificial region 14 and do not continue on the active region 13.
  • the capsule layer 3 also has a
  • the capsule layer 3 is decomposed upon irradiation of the laser beam, so that the substrate 10 can easily be detached in the region of the trench 15.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Led Devices (AREA)

Abstract

Ein Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils (100) umfasst einen Schritt A), in dem ein durch Vereinzeln eines Wafers hergestellter Halbleiterchip (1) bereitgestellt wird, wobei der Halbleiterchip (1) ein Substrat (10) und eine auf dem Substrat (10) aufgebrachte Halbleiterschichtenfolge (11) mit einer aktiven Schicht (12) umfasst. Die Halbleiterschichtenfolge (11) weist einen aktiven Bereich (13) zur Emission oder Absorption von Strahlung und einen daneben angeordneten Opferbereich (14) auf. Der Opferbereich (14) ist am fertigen Halbleiterbauteil (100) nicht zur Emission oder Absorption von Strahlung vorgesehen. Ein in die Halbleiterschichtenfolge (11) eingebrachter Graben durchdringt die aktive Schicht (12) und trennt den aktiven Bereich (13) von dem Opferbereich (14). In einem Schritt B) wird der Halbleiterchip (1) mit der Halbleiterschichtenfolge (11) voran auf einen Träger (2) aufgebracht. In einem Schritt C) wird das Substrat (10) von dem aktiven Bereich (13) der Halbleiterschichtenfolge (11) abgelöst, wobei in dem Opferbereich (14) die Halbleiterschichtenfolge (11) mit dem Substrat (10) mechanisch verbunden bleibt. Anschließend wird in einem Schritt D) das Substrat (10) endgültig von der Halbleiterschichtenfolge (11) durch Ablösen des Substrats (10) im Opferbereich (14) abgetrennt.

Description

Beschreibung
Verfahren zur Herstellung eines optoelektronischen
Halbleiterbauteils und optoelektronisches Halbleiterbauteil
Es wird ein Verfahren zur Herstellung eines
optoelektronischen Halbleiterbauteils angegeben. Darüber hinaus wird ein optoelektronisches Halbleiterbauteil angegeben .
Eine zu lösende Aufgabe besteht darin, ein Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils mit einer verringerten Produktionsfehlerrate anzugeben. Eine weitere zu lösende Aufgabe besteht darin, ein mit einem solchen Verfahren hergestelltes optoelektronisches
Halbleiterbauteil anzugeben.
Diese Aufgaben werden unter anderem durch das Verfahren und den Gegenstand der unabhängigen Patentansprüche gelöst.
Vorteilhafte Weiterbildungen und Ausgestaltungen sind
Gegenstand der abhängigen Patentansprüche.
Gemäß zumindest einer Ausführungsform umfasst das Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils einen Schritt A) , in dem ein durch Vereinzeln eines Wafers hergestellter Halbleiterchip bereitgestellt wird. Der
Halbleiterchip ist also von weiteren Halbleiterchips, die gleichzeitig mit ihm produziert wurden, bereits getrennt. Auch ist der Halbleiterchip selbst nicht dazu vorgesehen, weiter in zwei oder mehr kleinere Halbleiterchips vereinzelt zu werden. Bei dem Wafer handelt es sich zum Beispiel um ein Aufwachssubstrat für eine Mehrzahl von Halbleiterchips.
Beispielsweise umfasst der Halbleiterchip noch Teile des Wafers mit Spuren eines Vereinzelungsprozesses. Zum Beispiel weist der Wafer Si, SiC, GaN, Ge, Saphir, Metall, Kunststoff oder Glas auf oder besteht daraus. Gemäß zumindest einer Ausführungsform umfasst der
Halbleiterchip ein Substrat und eine oder mehrere,
insbesondere genau eine, auf einer Hauptseite des Substrats aufgebrachte, bevorzugt direkt aufgebrachte,
Halbleiterschichtenfolge. Die Halbleiterschichtenfolge umfasst eine aktive Schicht. Die aktive Schicht verläuft bevorzugt parallel oder im Wesentlichen parallel zur
Hauptseite des Substrats.
Bei dem Substrat kann es sich beispielsweise um das
Aufwachssubstrat für die Halbleiterschichtenfolge handeln. Beispielsweise ist das Substrat ein Teil des vereinzelten Wafers. Das Substrat kann die gleichen Materialien wie die im Zusammenhang mit dem Wafer genannten Materialien aufweisen oder daraus bestehen. Es kann das Substrat an Seitenflächen, quer zur Hauptseite, Spuren eines Vereinzelungsprozesses, wie Sägerillen, aufweisen. Ferner sind die lateralen Ausdehnungen des Substrats, parallel zur Hauptseite des Substrats, bevorzugt im Wesentlichen den lateralen Ausdehnungen der Halbleiterschichtenfolge angepasst. Beispielsweise betragen die lateralen Ausdehnungen des Substrats zumindest 80 % oder zumindest 100 % und/oder höchstens 200 % oder höchstens 120 % der lateralen Ausdehnungen der Halbleiterschichtenfolge.
Die Halbleiterschichtenfolge basiert beispielsweise auf einem III-V-Verbindungs-Halbleitermaterial . Bei dem
Halbleitermaterial handelt es sich zum Beispiel um ein
Nitrid-Verbindungs-Halbleitermaterial , wie AlnIn]__n_mGamN, oder um ein Phosphid-Verbindungs-Halbleitermaterial , wie AlnIri]__n_mGamP, oder auch um ein Arsenid-Verbindungs- Halbleitermaterial , wie AlnIn]__n_mGamAs, wobei jeweils 0 -S n < 1, 0 -S m < 1 und m + n < 1 ist. Dabei kann die
Halbleiterschichtenfolge Dotierstoffe sowie zusätzliche
Bestandteile aufweisen. Der Einfachheit halber sind jedoch nur die wesentlichen Bestandteile des Kristallgitters der Halbleiterschichtenfolge, also AI, As, Ga, In, N oder P, angegeben, auch wenn diese teilweise durch geringe Mengen weiterer Stoffe ersetzt und/oder ergänzt sein können.
Bevorzugt basiert die Halbleiterschichtenfolge auf AlInGaN.
Die aktive Schicht weist beispielsweise wenigstens einen pn- Übergang und/oder eine Quantentopfstruktur in Form eines einzelnen Quantentopfs, kurz SQW, oder in Form einer
Multiquantentopfstruktur, kurz MQW, auf.
Gemäß zumindest einer Ausführungsform umfasst die
Halbleiterschichtenfolge einen, insbesondere genau einen, aktiven Bereich zur Emission oder Absorption von Strahlung. In lateraler Richtung daneben, also in Richtung parallel zur Hauptseite daneben, ist ein Opferbereich angeordnet.
Bevorzugt ist der aktive Bereich überall entlang der gesamten lateralen Ausdehnung zur Emission oder Absorption von
Strahlung eingerichtet und bildet dort eine Leuchtfläche oder Detektionsfläche . Beispielsweise ist die aktive Schicht innerhalb des aktiven Bereichs zusammenhängend ausgebildet. Es kann der aktive Bereich auch eine pixelierte oder
segmentierte Leuchtfläche bilden.
Gemäß zumindest einer Ausführungsform ist der Opferbereich anders als der aktive Bereich nicht zur Emission oder
Absorption von Strahlung vorgesehen oder eingerichtet. Insbesondere trägt der Opferbereich nicht zur Leuchtfläche oder zur Detektionsfläche bei. Der Opferbereich erfüllt am fertigen Bauteil bevorzugt keine optoelektronische Funktion. Beispielsweise ist der Opferbereich am fertigen Bauteil elektrisch nicht kontaktiert.
Bevorzugt sind in dem aktiven Bereich und im Opferbereich die Halbleiterschichtenfolgen im Hinblick auf den Schichtaufbau identisch ausgebildet. Insbesondere sind die Höhen oder die Dicken der Halbleiterschichtenfolge in dem aktiven Bereich und im Opferbereich gleich.
Gemäß zumindest einer Ausführungsform ist ein Graben in die Halbleiterschichtenfolge eingebracht, der die aktive Schicht durchdringt und den aktiven Bereich von dem Opferbereich trennt. Der Graben ist zum Beispiel von einer dem Substrat abgewandten Seite in die Halbleiterschichtenfolge
eingebracht. Bevorzugt sind dabei die aktive Schicht in dem Opferbereich und die aktive Schicht in dem aktiven Bereich nicht zusammenhängend ausgebildet. In Draufsicht auf die
Halbleiterschichtenfolge ist der Opferbereich beispielsweise in einem Randbereich oder Eckbereich der
Halbleiterschichtenfolge angeordnet und von dem aktiven
Bereich durch den Graben vollständig getrennt.
Die laterale Ausdehnung des Opferbereichs in eine oder mehrere Richtungen ist bevorzugt wesentlich kleiner als die laterale Ausdehnung des aktiven Bereichs in diese Richtung oder Richtungen. Beispielsweise ist in Draufsicht auf die Halbleiterschichtenfolge eine Fläche des Opferbereichs höchstens ein Zehntel oder 1/50 oder ein 1/100 der Fläche des aktiven Bereichs. Beispielsweise beträgt die laterale Ausdehnung der Halbleiterschichtenfolge in eine Richtung zumindest 100 ym oder 500 ym oder 1 mm. Die laterale Ausdehnung des
Opferbereichs in diese Richtung beträgt beispielsweise zumindest 10 ym oder zumindest 30 ym oder zumindest 50 ym. Alternativ oder zusätzlich ist die laterale Ausdehnung des Opferbereichs in diese Richtung höchstens 200 ym oder
höchstens 100 ym oder höchstens 60 ym. Die Breite des Grabens, gemessen parallel zur Hauptseite des Substrats, beträgt beispielsweise zumindest 10 ym oder 30 ym oder 50 ym. Alternativ oder zusätzlich ist die Breite des Grabens höchstens 200 ym oder 100 ym oder 60 ym. Gemäß zumindest einer Ausführungsform wird in einem Schritt B) der Halbleiterchip mit der Halbleiterschichtenfolge voran auf einen Träger aufgebracht. Bei dem Träger handelt es sich bevorzugt um einen mechanisch selbsttragenden Träger, der geeignet ist, die Halbleiterchips mechanisch zu tragen und zu stabilisieren. Der Träger kann beispielsweise eine
Leiterplatte oder eine Folie oder ein Wafer, beispielsweise ein Siliziumwafer oder ein Germaniumwafer, sein. Insbesondere kann der Träger Kunststoff, Metall, Keramik, Glas oder ein Halbleitermaterial aufweisen oder daraus bestehen. Der Träger kann durch das Aufbringen des Halbleiterchips dauerhaft mit dem Halbleiterchip verbunden werden oder später wieder abgelöst werden.
Gemäß zumindest einer Ausführungsform wird in einem Schritt C) das Substrat von dem aktiven Bereich der
Halbleiterschichtenfolge abgelöst. Dabei bleibt der
Opferbereich der Halbleiterschichtenfolge mit dem Substrat zunächst mechanisch verbunden oder zumindest teilweise verbunden. Anders ausgedrückt wird im Schritt C) also
zunächst das Substrat im gesamten aktiven Bereich, nicht aber im gesamten Opferbereich abgelöst. Zwar kann in einem
Teilbereich des Opferbereichs ein Ablösen bereits vor dem Ablösen im aktiven Bereich erfolgen, eine mechanische
Verbindung zwischen Substrat und Halbleiterschichtenfolge im Opferbereich bleibt aber zumindest so lange bestehen, bis die Halbleiterschichtenfolge im aktiven Bereich vollständig vom Substrat abgelöst ist.
Bei dem Ablösen wird zum Beispiel ein Zwischenraum oder Spalt zwischen dem Substrat und der Halbleiterschichtenfolge gebildet. Dieser Zwischenraum oder Spalt kann beispielsweise mit Luft oder einem anderen Gas oder mit festen oder
flüssigen Substanzen, die sich beim Ablöseprozess bilden, gefüllt sein. Beispielsweise entstehen beim Ablösen eines Saphirsubstrats von einer GaN basierten
Halbleiterschichtenfolge mittels eines Lasers flüssige Ga- Tröpfchen in dem Spalt, die durch eine Zersetzung der
obersten GaN-Schichten durch den Laser entstehen. Der
Stickstoff entweicht dabei in Form von Gas.
Gemäß zumindest einer Ausführungsform umfasst das Verfahren einen an den Schritt C) anschließenden Schritt D) , in dem das Substrat von der Halbleiterschichtenfolge endgültig
abgetrennt wird. Dies wird durch Ablösen, insbesondere vollständiges Ablösen, des Substrats im Opferbereich
erreicht. Beispielsweise wird dazu der Zwischenraum oder Spalt zwischen Halbleiterschichtenfolge und Substrat auch auf den Opferbereich fortgesetzt. Anschließend kann das Substrat vollständig von der Halbleiterschichtenfolge entfernt werden, so dass zwischen Halbleiterschichtenfolge und Substrat keine Verbindung mehr besteht. Mechanisch stabilisiert wird die Halbleiterschichtenfolge dann beispielsweise nur noch durch den Träger.
In mindestens einer Ausführungsform umfasst das Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils einen Schritt A) , in dem ein durch Vereinzeln eines Wafers
hergestellter Halbleiterchip bereitgestellt wird, wobei der Halbleiterchip ein Substrat und eine auf einer Hauptseite des Substrats aufgebrachte Halbleiterschichtenfolge mit einer aktiven Schicht umfasst. Die Halbleiterschichtenfolge weist einen aktiven Bereich zur Emission oder Absorption von
Strahlung und einen in Richtung parallel zur Hauptseite daneben angeordneten Opferbereich auf. Der Opferbereich ist am fertigen Halbleiterbauteil nicht zur Emission oder
Absorption von Strahlung vorgesehen. Ein in die
Halbleiterschichtenfolge eingebrachter Graben durchdringt die aktive Schicht und trennt den aktiven Bereich von dem
Opferbereich. In einem Schritt B) wird der Halbleiterchip mit der Halbleiterschichtenfolge voran auf einen Träger
aufgebracht. In einem Schritt C) wird das Substrat von dem aktiven Bereich der Halbleiterschichtenfolge abgelöst, wobei in dem Opferbereich die Halbleiterschichtenfolge mit dem Substrat mechanisch verbunden bleibt. Anschließend wird in einem Schritt D) das Substrat endgültig von der
Halbleiterschichtenfolge durch Ablösen des Substrats im
Opferbereich abgetrennt.
Die hier beschriebene Erfindung beruht unter anderem auf der Erkenntnis, dass beim Ablösen eines Substrats von einem
Einzelbauteil, wie einem Halbleiterchip, es immer eine Stelle an dem Einzelbauteil gibt, an dem das Substrat zuletzt abgelöst wird. Durch das beispielsweise explosionsartige Abtrennen und durch Verspannungen in dem Einzelbauteil ist die an dieser Stelle befindliche Halbleiterschichtenfolge besonders gefährdet für Beschädigungen durch Risse oder so genannte Cracks . Die Erfindung macht nun von der Idee Gebrauch, einen kleinen Opferbereich in der Halbleiterschichtenfolge auszubilden, in der das Substrat als Letztes mit der Halbleiterschichtenfolge verbunden bleibt. Beim endgültigen Abtrennen des Substrats kommt es dann höchstens im Opferbereich zu Beschädigungen. Eine Ausbreitung dieser Beschädigungen bis hinein in den aktiven Bereich wird durch den Graben unterbunden. Insgesamt wird somit ein Verfahren angegeben, bei dem Einzelbauteile besonders effizient und schonend von einem Substrat getrennt werden können.
Durch die Verwendung des Opferbereichs können die einzelnen Halbleiterchips insgesamt auch platzsparender und damit mit höherer Integrationsdichte produziert werden. Üblicherweise werden die Halbleiterschichtenfolgen mehrerer Halbleiterchips auf einem gemeinsamen Wafer oder Aufwachssubstrat
aufgewachsen. Beim Vereinzeln der Halbleiterchips muss zwischen zwei benachbarten Halbleiterschichtenfolgen ein ausreichender Abstand von zum Beispiel zumindest 30 ym vorhanden sein. Auf diese Weise wird garantiert, dass sich Risse, die beim Vereinzeln des Wafers oder Aufwachssubstrats entstehen, nicht in die Halbleiterschichten fortsetzen.
Durch die Verwendung des Opferbereichs kann der für die
Vereinzelung nötige Abstand zwischen zwei benachbarten
Halbleiterschichtenfolgen auf Werte kleiner oder gleich 20 ym reduziert werden. Somit wird die Integrationsdichte erhöht. Gemäß zumindest einer Ausführungsform werden die Schritte A) bis D) in der angegebenen Reihenfolge als separate
Verfahrensschritte ausgeführt. Die Schritte C) und D) können auch fließend ineinander übergehen, das heißt der
Ablöseprozess kann kontinuierlich von dem aktiven Bereich in den Opferbereich fortgesetzt werden.
Der Graben kann vor dem Vereinzeln des Wafers in die
Halbleiterchips gebildet werden. Jedoch kann der Graben auch erst nach dem Schritt A) oder nach dem Schritt B) , bevorzugt jedoch vor dem Schritt C) , ausgebildet werden.
Gemäß zumindest einer Ausführungsform wird mit dem Verfahren eine Mehrzahl von optoelektronischen Halbleiterbauteilen hergestellt. Dabei werden im Schritt B) mehrere durch
Vereinzeln eines Wafers hergestellte Halbleiterchips
gemeinsam, lateral nebeneinander auf dem Träger aufgebracht. Die mehreren Halbleiterchips können wie der bisher und im Folgenden beschriebene Halbleiterchip ausgeführt sein. Vor dem Schritt C) , also vor dem Abtrennen des Substrats, weist jeder Halbleiterchip sein eigenes, eineindeutiges
zugeordnetes Substrat auf. Insbesondere sind die Substrate der einzelnen Halbleiterchips nicht mehr miteinander
verbunden, sondern voneinander separiert und beabstandet.
Gemäß zumindest einer Ausführungsform bleibt das Substrat beim Ablösen in den Schritten C) und D) intakt. Insbesondere wird das Substrat nicht zerstört oder stark beschädigt.
Lediglich kleinere Risse an der Grenzfläche zwischen
Halbleiterschichtenfolge und Substrat können auftreten. Nach einem etwaigen Polierschritt kann das Substrat beispielsweise wieder verwendet werden, beispielsweise wieder als
Aufwachssubstrat dienen. Insbesondere wird das Substrat bei - lo ¬ dern Ablöseprozess der Schritte C) und D) in seiner lateralen und/oder vertikalen Ausdehnung nicht oder nicht merklich reduziert. Das Substrat ist nach dem Abtrennen bevorzugt selbsttragend und mechanisch stabil.
Um dies zu erreichen, kann zwischen der
Halbleiterschichtenfolge und dem Substrat beispielsweise eine ebenfalls auf einem Halbleitermaterial basierende
Opferschicht verwendet sein. Bei dem Ablöseverfahren wird beispielsweise lediglich die Opferschicht zerstört, nicht aber das Substrat.
Gemäß zumindest einer Ausführungsform durchdringt vor den Schritten C) und D) der Graben die Halbleiterschichtenfolge in vertikaler Richtung, senkrecht zur lateralen Richtung, vollständig. Dabei reicht der Graben bevorzugt bis hin an das Substrat. Insbesondere ist eine Bodenfläche des Grabens in oder auf dem Substrat ausgebildet. Zwischen der Bodenfläche des Grabens und dem Substrat ist dann also kein Rest der Halbleiterschichtenfolge vorhanden.
Dadurch, dass der Graben bis hin zum Substrat geführt ist, ist der Opferbereich besonders sicher von dem aktiven Bereich getrennt, so dass etwaige Schäden im Opferbereich sich kaum auf die Halbleiterschichtenfolge im aktiven Bereich
fortsetzen können.
Gemäß zumindest einer Ausführungsform wird in den Schritten C) und D) das Substrat durch ein Lasertrennverfahren, englisch Laser-Lift-Off, kurz LLO, von der
Halbleiterschichtenfolge abgelöst. Dabei wird der Laser bevorzugt von einer vom Träger abgewandten Seite auf das Substrat eingestrahlt. Bevorzugt ist der Durchmesser des Lasers kleiner als die Breite beziehungsweise geringste laterale Ausdehnung des Opferbereichs. Zum Beispiel ist die Breite des Opferbereichs zumindest doppelt oder fünfmal oder zehnmal so groß wie der Durchmesser des Lasers. So kann die Wahrscheinlichkeit noch weiter erhöht werden, dass sich die Beschädigung der
Halbleiterschichtenfolge auf den Opferbereich beschränkt.
Es kann der Durchmesser des Laserstrahls aber auch größer als die Breite des Opferbereichs gewählt sein, beispielsweise zwischen 100 ym und 4 mm betragen. Das Ablösen wird dann zum Beispiel nicht durch einen einzelnen Laserpuls erreicht, sondern durch ein Abrastern mit nur geringem Versatz zwischen benachbarten Spuren, so dass Überlappbereiche entstehen, an denen der Laserstrahl zweimal oder öfter die
Halbleiterschichtenfolge trifft. Die Größe dieses
Überlappbereichs definiert dann die Größe des Ablösebereichs, in dem tatsächlich abgelöst wird. Der Ablösebereich kann dadurch auf Durchmesser deutlich kleiner als 1 mm eingestellt werden. Gerade bei größeren Laserstrahldurchmessern sind die Intensitäten nicht homogen, sondern beispielsweise gaußförmig über den Durchmesser verteilt, so dass der Durchmesser des Ablösebereichs im Bereich der Breite des Opferbereichs oder des Grabens eingestellt werden kann. Insbesondere bei einem kontinuierlichen Abfahren des Bauteils mit dem Laser kann erreicht werden, dass das Ablösen zuletzt im Opferbereich stattfindet .
Gemäß zumindest einer Ausführungsform bildet der Opferbereich in Draufsicht auf die Halbleiterschichtenfolge eine
zusammenhängende Bahn, die vollständig rings um den aktiven Bereich der Halbleiterschichtenfolge verläuft. Bevorzugt bildet der Graben ebenfalls eine zusammenhängende Bahn, die ringsum vollständig um den aktiven Bereich verläuft. Anders ausgedrückt bilden der Opferbereich und/oder der Graben in Draufsicht einen Rahmen um den aktiven Bereich der
Halbleiterschichtenfolge. Die Breite des Rahmens im Falle des Opferbereichs liegt beispielsweise innerhalb der oben
genannten Grenzen für die laterale Ausdehnung des
Opferbereichs .
Gemäß zumindest einer Ausführungsform weist die
Halbleiterschichtenfolge eine Mehrzahl von Opferbereichen auf. Dabei sind die Opferbereiche untereinander bevorzugt ebenfalls durch wie oben beschriebene Gräben voneinander getrennt. Ferner ist bevorzugt jeder Opferbereich durch einen wie oben beschriebenen Graben von dem aktiven Bereich
getrennt. In Draufsicht auf die Halbleiterschichtenfolge sind die Opferbereiche beispielsweise rings um den aktiven Bereich angeordnet. Zum Beispiel bilden die Opferbereiche dann ebenfalls einen Rahmen um den aktiven Bereich, wobei der Rahmen mit Gräben durchsetzt ist und somit Unterbrechungen aufweist. Es ist der Rahmen dann also nicht zusammenhängend.
Bei der Ausführungsform mit mehreren Opferbereichen bleibt die Halbleiterschichtenfolge in nur einem Opferbereich oder in mehreren Opferbereichen oder in allen Opferbereichen bis zum endgültigen Abtrennen mit dem Substrat verbunden. Der
Verwender des Verfahrens kann selber entscheiden, in welchen der mehreren Opferbereiche das Substrat bis zum endgültigen Abtrennen mit der Halbleiterschichtenfolge verbunden bleibt. Gemäß zumindest einer Ausführungsform wird nach dem Schritt
D) die Halbleiterschichtenfolge in dem Opferbereich entfernt. Am fertigen Bauteil weist die Halbleiterschichtenfolge des Opferbereichs zum Beispiel keine Funktion mehr auf und kann daher entfernt werden.
Gemäß zumindest einer Ausführungsform wird im Schritt B) der Halbleiterchip auf dem Träger mechanisch dauerhaft befestigt und dabei zum Beispiel elektrisch kontaktiert. Bei dem Träger handelt es sich in diesem Fall bevorzugt um eine Leiterplatte, auf die der Halbleiterchip gelötet oder geklebt wird .
Gemäß zumindest einer Ausführungsform wird nach dem Schritt D) der Träger von dem Halbleiterchip abgelöst. Bevorzugt wird der Träger noch entfernt, bevor die Halbleiterschichtenfolge im Opferbereich entfernt wird. Auch beim Ablösen des Trägers können in der Halbleiterschichtenfolge Risse entstehen. Durch die Verwendung des Opferbereichs werden solche Risse
bevorzugt auf den Opferbereich verlagert. An dem Graben reißen dann solche Risse ab und setzen sich nicht in den aktiven Bereich der Halbleiterschichtenfolge fort.
Gemäß zumindest einer Ausführungsform wird vor den Schritten C) und D) , bevorzugt noch vor dem Vereinzeln der
Halbleiterchips, eine Kapselschicht in den Graben
eingebracht. Die Kapselschicht schützt dabei die
Halbleiterschichtenfolge bevorzugt vor äußeren Einflüssen.
Insbesondere wird die Kapselschicht auf Seitenflächen und auf eine Bodenfläche des Grabens aufgebracht, sodass Innenseiten des Grabens bevorzugt vollständig von der Kapselschicht bedeckt sind. Dabei kann die Kapselschicht beispielsweise ein Siliziumoxid, wie S1O2, oder ein Siliziumnitrid, wie SiN, aufweisen oder daraus bestehen. Besonders bevorzugt weist die Kapselschicht eine Absorptionsschicht auf oder besteht aus einer solchen. In der Absorptionsschicht wird die für den Ablöseprozess
eingestrahlte Laserstrahlung absorbiert. Diese Absorption kann weiterhin zu einer Zersetzung der Kapselschicht im
Bereich des Grabens führen. Dies gewährleistet ein schonendes Abtrennen des Substrats von der Halbleiterschichtenfolge, da die Kapselschicht im Bereich des Grabens nicht mechanisch getrennt werden muss, beispielsweise durch abreißen. Auch kann auf diese Weise verhindert werden, dass Laserstrahlung im Bereich des Grabens auf den Träger trifft und diesen dort beschädigt .
Auch in der Kapselschicht können beim Ablöseprozess des
Substrats und/oder des Trägers und/oder beim Vereinzeln der Halbleiterchips Schäden entstehen, die die
Alterungsbeständigkeit des fertigen Halbleiterbauteils verringern können. Allerdings werden durch die Verwendung des Grabens und des Opferbereichs Beschädigungen innerhalb der Kapselschicht, die beim Abtrennen des Substrats und/oder Trägers und/oder beim Vereinzeln der Halbleiterchips
entstehen können, ebenfalls auf den Opferbereich beschränkt. Aufgrund des Grabens können sich diese Schäden dann nicht auf den aktiven Bereich fortsetzen, so dass der aktive Bereich weiterhin optimal durch die Kapselschicht geschützt bleibt.
Gemäß zumindest einer Ausführungsform handelt es sich bei dem Halbleiterchip um einen Saphir-Chip. Das Substrat ist in diesem Fall ein Saphir-Aufwachssubstrat . Die
Halbleiterschichtenfolge basiert zum Beispiel auf AlInGaN und ist auf dem Substrat aufgewachsen. Bei dem Träger handelt es sich beispielsweise um einen mikroelektronikhaltigen Si- Wafer . Darüber hinaus wird ein optoelektronisches Halbleiterbauteil angegeben. Das optoelektronische Halbleiterbauteil kann beispielsweise mit dem beschriebenen Verfahren hergestellt werden. Das heißt, sämtliche in Verbindung mit dem Verfahren offenbarten Merkmale sind auch für das Halbleiterbauteil offenbart und umgekehrt.
Gemäß zumindest einer Ausführungsform weist das
optoelektronische Halbleiterbauteil einen Träger auf, auf dem eine Halbleiterschichtenfolge mit einer aktiven Schicht angeordnet ist. Die aktive Schicht verläuft bevorzugt im Wesentlichen parallel zu einer Hauptseite des Trägers.
Gemäß zumindest einer Ausführungsform weist das
Halbleiterbauteil einen Graben auf, der in die
Halbleiterschichtenfolge eingebracht ist und der sich
vollständig durch die Halbleiterschichtenfolge erstreckt. Dabei trennt der Graben bevorzugt einen aktiven Bereich der Halbleiterschichtenfolge von einem in lateraler Richtung daneben angeordneten Opferbereich der
Halbleiterschichtenfolge. Die laterale Richtung ist dabei bevorzugt eine Richtung parallel zur Hauptseite des Trägers.
Gemäß zumindest einer Ausführungsform bildet der Opferbereich einen Randbereich der Halbleiterschichtenfolge. Insbesondere ist der Opferbereich in Draufsicht also nicht vollständig von dem aktiven Bereich der Halbleiterschichtenfolge umgeben.
Gemäß zumindest einer Ausführungsform wird in dem aktiven Bereich im bestimmungsgemäßen Betrieb des optoelektronischen Halbleiterbauteils Strahlung durch die aktive Schicht emittiert oder absorbiert. In dem Opferbereich dagegen kann die aktive Schicht und/oder die Halbleiterschichtenfolge beschädigt sein, sodass sich der Opferbereich weniger oder gar nicht zur Emission oder Absorption von Strahlung eignet. Insbesondere ist der Opferbereich gar nicht zur Emission oder Absorption von Strahlung vorgesehen oder eingerichtet oder trägt nicht dazu bei.
Gemäß zumindest einer Ausführungsform ist die
Halbleiterschichtenfolge frei von ihrem Aufwachssubstrat . Das heißt, das Aufwachssubstrat ist am fertigen Halbleiterbauteil abgelöst. Insbesondere ist der Halbleiterschichtenfolge in Richtung weg von dem Träger kein mechanisch selbsttragendes Substrat oder ein weiter selbsttragender Träger nachgeordnet. Beispielsweise bildet die Halbleiterschichtenfolge zusammen mit einer etwaigen Passivierungsschicht auf der
Halbleiterschichtenfolge eine Strahlungseintrittsfläche oder Strahlungsaustrittsfläche des Halbleiterbauteils.
Gemäß zumindest einer Ausführungsform ist das
Halbleiterbauteil mit dem oben beschriebenen Verfahren hergestellt.
Nachfolgend wird ein hier beschriebenes Verfahren zur
Herstellung eines optoelektronischen Halbleiterbauteils sowie ein optoelektronisches Halbleiterbauteil unter Bezugnahme auf Zeichnungen anhand von Ausführungsbeispielen näher erläutert. Gleiche Bezugszeichen geben dabei gleiche Elemente in den einzelnen Figuren an. Es sind dabei jedoch keine
maßstäblichen Bezüge dargestellt, vielmehr können einzelne Elemente zum besseren Verständnis übertrieben groß
dargestellt sein.
Es zeigen: Figuren 1A bis IE verschiedene Positionen in einem alternativen Herstellungsverfahren in Seitenansicht und Draufsicht, Figuren 2A bis 2E und 3 verschiedene Positionen in
Ausführungsbeispielen eines hier beschriebenen Herstellungsverfahrens in Draufsicht und in
Seitenansicht, Figuren 2E bis 2L Ausführungsbeispiele von hier beschriebenen optoelektronischen Halbleiterbauteilen in Draufsicht und
Figur 3 eine Position in einem Ausführungsbeispiel eines hier beschriebenen Herstellungsverfahrens in
Seitenansicht .
In den Figuren 1A bis IE ist zunächst ein alternatives
Herstellungsverfahren für Halbleiterbauteile gezeigt.
In Figur 1A ist eine erste Position gezeigt, bei dem zwei Halbleiterchips 1 auf einem Träger 2 aufgebracht sind. Jeder der Halbleiterchips 1 ist dabei mittels eines Lotmaterials 4 oder eines Klebers 4 dauerhaft auf dem Träger 2 befestigt. Die Halbleiterchips 1 umfassen eine Halbleiterschichtenfolge 11 mit einer aktiven Schicht 12. Die aktive Schicht 12 ist beispielsweise im bestimmungsgemäßen Betrieb zur Emission oder Absorption von Strahlung vorgesehen. Die
Haupterstreckungsrichtung der aktiven Schicht 12 verläuft im Wesentlichen parallel zu der Hauptseite des Trägers 2.
In Richtung weg von dem Träger 2 ist jeder
Halbleiterschichtenfolge 11 eines jeden Halbleiterchips 1 ein Substrat 10 nachgeordnet. Die Halbleiterschichtenfolgen 11 sind dabei jeweils direkt auf einer Hauptseite 110 des entsprechenden Substrats 10 aufgebracht. Bei dem Substrat 10 handelt es sich beispielsweise um ein Aufwachssubstrat für die Halbleiterschichtenfolge 11, beispielsweise um ein
Saphir-Substrat .
Die Halbleiterchips 1 sind in lateraler Richtung, parallel zu der Hauptseite des Trägers 2, nebeneinander und beabstandet zueinander auf dem Träger 2 aufgebracht. Der Abstand der beiden Halbleiterchips 1 auf dem Träger 2 beträgt
beispielsweise zwischen einschließlich 5 ym und 1 cm.
In Figur 1B ist eine darauffolgende Position in dem Verfahren gezeigt, bei dem die Substrate 10 von den
Halbleiterschichtenfolgen 11 abgelöst werden. Dies passiert vorliegend mit einem Laser, in einem so genannten Laser-Lift- Off-Verfahren . Durch die Laserstrahlung wird beispielsweise eine auf einem Halbleitermaterial basierende Opferschicht zwischen der Halbleiterschichtenfolge 11 und dem Substrat 10 aufgelöst oder zerstört, sodass das Substrat 10 von der
Halbleiterschichtenfolge 11 abgetrennt werden kann.
Zu erkennen ist in Figur 1B, dass die
Halbleiterschichtenfolge 11 und das Substrat 10 bis zum endgültigen Abtrennen des Substrats 10 in einem Randbereich miteinander verbunden bleiben. In diesem Randbereich kommt es zu erhöhten Verspannungen innerhalb der
Halbleiterschichtenfolge, so dass beim endgültigen Abtrennen des Substrats die Halbleiterschichtenfolge 11 in dem
Randbereich beschädigt werden kann. Dies ist vorliegend durch die gepunkteten Bereiche in der Halbleiterschichtenfolge 11 dargestellt . In den Figuren IC bis IE sind beispielhaft
Halbleiterschichten 11 in Draufsicht gezeigt, nachdem das Substrat 10 abgelöst wurde. Abhängig davon, ob der Laser in diagonale Richtung oder Querrichtung oder Längsrichtung über das Substrat geführt wurde, tritt die Beschädigung in der Halbleiterschichtenfolge 11 in einem Eckbereich oder einem Querbereich oder einem Längsbereich auf. Diese Bereiche der Halbleiterschichtenfolge 11 können derart beschädigt sein, dass sie sich im Weiteren nicht mehr zur Emission oder
Absorption von Strahlung eignen.
In den Figuren 2A bis 2D ist ein Ausführungsbeispiel für das hier beschriebene Herstellungsverfahren gezeigt, bei dem die zuvor genannte Problematik gelöst ist.
In Figur 2A ist eine erste Position in dem Verfahren gezeigt, bei dem zwei durch Vereinzeln eines Wafers hergestellte
Halbleiterchips 1 mit einer Halbleiterschichtenfolge 11 voran auf einen Träger 2 aufgebracht werden. Auf einer dem Träger 2 abgewandten Seite der Halbleiterschichtenfolge 11 weist jeder Halbleiterchip 1 noch ein Substrat 10, zum Beispiel das
Aufwachssubstrat für die Halbleiterschichtenfolge 11, auf. Untereinander sind die Substrate 10 der einzelnen
Halbleiterchips 1 nicht miteinander verbunden.
Die Halbleiterschichtenfolge 11 basiert beispielsweise auf einem III-Nitrid-Halbleitermaterial . Die Substrate 10 sind zum Beispiel Saphir-Substrate. Der Träger 2 ist
beispielsweise ein mikroelektronikhaltiger Träger.
Sowohl auf dem Träger 2 als auch auf der
Halbleiterschichtenfolge 11 ist Lotmaterial 4 oder Kleber 4 vorgesehen . In Figur 2A sind anders als in Figur 1A die
Halbleiterschichtenfolgen 11 der einzelnen Halbleiterchips 1 in lateraler Richtung in zwei Bereiche, nämlich einen
Opferbereich 14 und einen aktiven Bereich 13, getrennt.
Der aktive Bereich 13 ist von dem Opferbereich 14 durch einen Graben 15 beabstandet, der sich vollständig durch die
Halbleiterschichtenfolge 11 erstreckt und bis zum Substrat 10 reicht. Der aktive Bereich 13 der Halbleiterschichtenfolge 11 ist derjenige Bereich, der im späteren fertigen
Halbleiterbauteil 100 zur Emission oder Absorption von
Strahlung vorgesehen ist. Die Opferbereiche 14 sind dagegen nicht zur Emission oder Absorption von Strahlung vorgesehen. In Figur 2B ist eine Position in dem Verfahren gezeigt, bei dem die Halbleiterchips 1 auf die Träger 2 aufgebracht sind und mit dem Träger 2 verlötet oder verklebt sind. Auf diese Weise sind die Halbleiterchips 1 elektrisch mit dem Träger 2 kontaktiert und dauerhaft mit dem Träger 2 verbunden.
In Figur 2C ist einer der Halbleiterchips 1 aus der Position der Figur 2B in Draufsicht auf das Substrat 10 gezeigt. Zu erkennen ist, dass der Opferbereich 14 eine zusammenhängende Bahn bildet, die ringsum vollständig um den aktiven Bereich 13 verläuft. Ebenso bildet der Graben 15 eine
zusammenhängende Bahn, die vollständig um den aktiven Bereich 13 verläuft. Anders ausgedrückt bilden der Opferbereich 14 und der Graben 15 jeweils einen zusammenhängenden Rahmen um den aktiven Bereich 13.
In Figur 2D ist eine Position in dem Verfahren gezeigt, in dem die Substrate 10 jeweils von der Halbleiterschichtenfolge 11 der Halbleiterchips 1 mittels eines Lasers abgelöst werden. Der Laser wird dabei von einer dem Träger 2
abgewandten Seite auf das Substrat 10 eingestrahlt. Das
Substrat 10 selber ist dabei im Wesentlichen transparent und nicht absorbierend für den Laser. Erst in der Grenzfläche zwischen der Halbleiterschichtenfolge 11 und dem Substrat 10, beispielsweise im Bereich einer Opferschicht der
Halbleiterschichtenfolge 11, wird die Laserstrahlung
absorbiert, wobei es zu einem Ablösen des Substrats 10 von der Halbleiterschichtenfolge 11 kommt. Beispielsweise rastert der Laser dazu die Grenzfläche zwischen dem Substrat 10 und der Halbleiterschichtenfolge 11 Punkt für Punkt oder
kontinuierlich ab.
In Figur 2D ist gezeigt, wie der Laser ein Ablösen des
Substrats 10 von der Halbleiterschichtenfolge 11 in dem aktiven Bereich 13 bewirkt. In dem Opferbereich 14 ist die Halbleiterschichtenfolge 11 noch mit dem Substrat 10
verbunden. Anschließend wird das Substrat 10 auch in dem Opferbereich 14 von der Halbleiterschichtenfolge 11 abgelöst und dabei endgültig von der Halbleiterschichtenfolge 11 getrennt. Das Substrat 10 bleibt dabei im Wesentlichen intakt, weist also nach dem Abtrennen bis zum Beispiel auf kleinere Risse an der Oberfläche keine Beschädigungen auf. Beispielsweise kann das Substrat 10 für einen weiteren
Aufwachsprozess wiederverwendet werden.
Ein Ausführungsbeispiel eines optoelektronischen
Halbleiterbauteils 100 nach dem Abtrennen des Substrats 10 ist in der Figur 2E gezeigt. Dabei ist das Halbleiterbauteil 100 in Draufsicht auf die Halbleiterschichtenfolge 11
dargestellt. Zu erkennen sind wiederum der rahmenartige
Opferbereich 14 sowie der rahmenartige Graben 15, die ringsum den aktiven Bereich 13 verlaufen. Eine Beschädigung der Halbleiterschichtenfolge 11 tritt nur in dem Eckbereich des Opferbereichs 14 auf, in dem das Substrat 10 bis zum Ende mit der Halbleiterschichtenfolge 11 verbunden geblieben ist. Die Beschädigung in dem Opferbereich 14 ist nicht auf den aktiven Bereich 13 weitergeführt, da der Graben 15 ein Ausbreiten von Rissen oder Beschädigungen von dem Opferbereich 14 in den aktiven Bereich 13 unterbunden hat. Der aktive Bereich 13 kann dann optimaler Weise entlang seiner gesamten lateralen Ausdehnung zur Absorption oder Emission von Strahlung
beitragen.
In den Figuren 2F bis 2L sind verschiedene
Ausführungsbeispiele eines Halbleiterbauteils 100 wiederum in Draufsicht dargestellt. Dabei unterscheiden sich die
jeweiligen Halbleiterbauteile 100 insbesondere im Hinblick auf die Ausgestaltung des Opferbereichs 14.
In Figur 2F sind vier Opferbereiche 14 vorhanden, die jeweils in Draufsicht L-förmige Querschnitte aufweisen und jeweils Eckbereiche des aktiven Bereichs 13 umgeben. Eine
Beschädigung zeigt nur derjenige Opferbereich 14, in dem das Substrat 10 als letztes von der Halbleiterschichtenfolge 11 abgelöst wurde. In Figur 2G sind acht Opferbereiche 14 vorhanden, die in Draufsicht ringsum den aktiven Bereich 13 verlaufen. In
Eckbereichen des aktiven Bereichs 13 sind wiederum L-förmige Opferbereiche 14 angeordnet, insgesamt bilden die
Opferbereiche 14 einen Rahmen um den aktiven Bereich 13, der an einigen Stellen durch Gräben 15 unterbrochen ist. Die Unterbrechungen zwischen den Opferbereichen erlauben ein Entweichen gasförmiger Ablöseprodukte, was den Druck und damit den Stress beim Trennen reduzieren kann. In Figur 2H sind vier Opferbereiche 14 jeweils an den Ecken des aktiven Bereichs 13 angeordnet und bilden dort
quaderförmige oder quadratische oder punktförmige Strukturen. Auch hier ist nur derjenige Opferbereich 14 beschädigt, in dem das Substrat bis zum Ende mit der
Halbleiterschichtenfolge 11 verbunden geblieben ist.
In Figur 21 ist eine Vielzahl von Opferbereichen 14 ringsum den aktiven Bereich 13 angeordnet. Die Opferbereiche 14 weisen jeweils quadratische oder rechteckige oder
punktförmige Grundformen auf. Untereinander sind die
Opferbereiche 14 durch Gräben 15 voneinander beabstandet.
In Figur 2J ist der aktive Bereich 13 von zwei Opferbereichen 14 vollständig umgeben. Jeder Opferbereich 14 bildet dabei eine zusammenhängend verlaufende Bahn ringsum den aktiven Bereich 13. Anders ausgedrückt ist der aktive Bereich 13 also von zwei rahmenartig ausgebildeten Opferbereichen 14 umgeben. Zwischen dem aktiven Bereich 13 und dem nächstliegenden
Opferbereich 14 ist ein rahmenartiger Graben 15 ausgebildet. Die Opferbereiche 14 sind untereinander ebenfalls durch einen rahmenartigen Graben 15 ringsum den aktiven Bereich 13 voneinander bestandet. Die Opferbereiche 14 weisen in einem Eckbereich jeweils Beschädigungen auf, die nicht auf den aktiven Bereich 13 fortgesetzt sind.
Eine solche Mehrzahl von hintereinander liegenden
Opferbereichen erhöht die mechanische Stabilität und
verhindert besser ein Verkippen des Substrats beim Ablösen.
In Figur 2K ist ein Ausführungsbeispiel eines
Halbleiterbauteils 100 gezeigt, das im Wesentlichen dem
Ausführungsbeispiel der Figur 2J entspricht. Anders als in Figur 2J ist aber der innere der beiden Rahmen in Teilbereichen durch einen Graben 15 unterbrochen. Der äußere Opferbereich 14 verläuft dagegen zusammenhängend und
unterbrechungsfrei um den aktiven Bereich 13.
Im Ausführungsbeispiel der Figur 2L sind im Gegensatz zu den vorherigen Ausführungsbeispielen der aktive Bereich 13 und die rahmenartigen Opferbereiche 14 nicht quadratisch, sondern rechteckförmig ausgebildet. Insgesamt weist das
Halbleiterbauteil 100 der Figur 2L keine quadratische, sondern eine rechteckige Grundform auf. Es sind aber auch zum Beispiel runde, ovale oder dreieckige aktive Bereiche 13 oder Halbleiterbauteile 100 denkbar. Im Ausführungsbeispiel der Figur 3 ist eine Position in einem Verfahrensschritt zur Herstellung optoelektronischer
Halbleiterbauteile 100 gezeigt, die im Wesentlichen der
Position der Figur 2D entspricht. Anders als in Figur 2D ist aber im gesamten Bereich des Grabens 15 auf Seitenflächen der Halbleiterschichtenfolge 11 eine Kapselschicht 3 aufgebracht. Die Kapselschicht 3 bedeckt alle Seiten der
Halbleiterschichtenfolge 11, die nicht von dem Substrat 10 oder dem Träger 2 überdeckt sind, vollständig. Insbesondere überdeckt die Kapselschicht 3 auch einen Bodenbereich des Grabens 15 vollständig.
Bei der Kapselschicht 3 kann es sich beispielsweise um eine SiN-Schicht handeln, die die Halbleiterschichtenfolge 11 vor äußeren Einflüssen, wie dem Eintritt von Feuchtigkeit, schützt. Bei dem Ablösen des Substrats 10 oder Vereinzeln der Halbleiterchips 1 werden etwaige Risse innerhalb der
Kapselschicht 3 nicht auf den Bereich des aktiven Bereichs 13 übertragen. Der aktive Bereich 13 bleibt bevorzugt durch die Kapselschicht 3 gut geschützt. Risse innerhalb der Kapselschicht 3 reißen bereits im Bereich von überformten Kanten am Opferbereich 14 ab und setzen sich nicht auf den aktiven Bereich 13 fort.
Vorteilhafterweise kann die Kapselschicht 3 auch eine
Absorptionsschicht aufweisen, die absorbierend für die eingestrahlte Laserstrahlung wirkt. Erreicht der Laserstrahl den Bereich des Grabens 15, so kann er dort ohne eine solche absorbierende Schicht ungehindert auf den Träger 2 treffen und diesen beschädigen. Die absorbierende Schicht sorgt dafür, dass der Laserstrahl zumindest teilweise absorbiert wird und den Träger 2 nicht bestrahlt und damit nicht beschädigt. Besonders vorteilhaft wird die Kapselschicht 3 beim Einstrahlen des Laserstrahls zersetzt, sodass sich im Bereich des Grabens 15 das Substrat 10 leicht ablösen lässt.
Die Erfindung ist nicht durch die Beschreibung anhand der Ausführungsbeispiele auf diese beschränkt. Vielmehr umfasst die Erfindung jedes neue Merkmal sowie jede Kombination von
Merkmalen, was insbesondere jede Kombination von Merkmalen in den Patentansprüchen beinhaltet, auch wenn diese Merkmale oder diese Kombination selbst nicht explizit in den
Patentansprüchen oder Ausführungsbeispielen angegeben ist.
Diese Patentanmeldung beansprucht die Priorität der deutschen Patentanmeldung 102015116983.5, deren Offenbarungsgehalt hiermit durch Rückbezug aufgenommen wird. Bezugs zeichenliste
1 Halbleiterchip
2 Träger
3 KapselSchicht
4 Lotmaterial /Kleber
10 Substrat
11 Halbleiterschichtenfolge
12 aktive Schicht
13 aktiver Bereich
14 Opferbereich
15 Graben
100 optoelektronisches Halbleiterbauteil
110 Hauptseite des Substrats 10

Claims

Patentansprüche
1. Verfahren zur Herstellung eines optoelektronischen
Halbleiterbauteils (100) mit den Schritten:
A) Bereitstellen eines durch Vereinzeln eines Wafers hergestellten Halbleiterchips (1), wobei
- der Halbleiterchip (1) ein Substrat (10) und eine auf einer Hauptseite (110) des Substrats (10)
aufgebrachten Halbleiterschichtenfolge (11) mit einer aktiven Schicht (12) umfasst,
- die Halbleiterschichtenfolge (11) einen aktiven
Bereich (13) zur Emission oder Absorption von Strahlung und einen in Richtung parallel zur Hauptseite (110) daneben angeordneten Opferbereich (14) aufweist,
- der Opferbereich (14) am fertigen Halbleiterbauteil (100) nicht zur Emission oder Absorption von Strahlung vorgesehen ist,
- ein in die Halbleiterschichtenfolge (11)
eingebrachter Graben (14) die aktive Schicht (12) durchdringt und den aktiven Bereich (13) von dem Opferbereich (14) trennt;
B) Aufbringen des Halbleiterchips (11) mit der
Halbleiterschichtenfolge (11) voran auf einen Träger (2);
C) Ablösen des Substrats (10) von dem aktiven Bereich (13) der Halbleiterschichtenfolge (11), wobei in dem Opferbereich (14) die Halbleiterschichtenfolge (11) mit dem Substrat (10) mechanisch verbunden bleibt;
D) anschließend endgültiges Abtrennen des Substrats
(10) von der Halbleiterschichtenfolge (11) durch
Ablösen des Substrats im Opferbereich (14) .
2. Verfahren nach Anspruch 1,
mit dem eine Mehrzahl von optoelektronischen
Halbleiterbauteilen (100) hergestellt wird, wobei
- im Schritt B) mehrere durch Vereinzeln eines Wafers hergestellte Halbleiterchips (1) gemeinsam, lateral nebeneinander auf dem Träger (2) aufgebracht werden,
- jeder Halbleiterchip (1) vor dem Schritt C) ein
eigenes, eineindeutig zugeordnetes Substrat (10) aufweist .
3. Verfahren nach Anspruch 1 oder 2,
wobei das Substrat (2)
- beim Ablösen in den Schritten C) und D) intakt
bleibt,
- nach dem Abtrennen selbstragend und mechanisch stabil ist .
4. Verfahren nach einem der vorhergehenden Ansprüche,
wobei das Substrat (10) ein Aufwachssubstrat der
Hableiterschichtenfolge (11) ist.
5. Verfahren nach einem der vorhergehenden Ansprüche,
wobei vor den Schritten C) und D) der Graben (15) die Halbleiterschichtenfolge (11) in vertikaler Richtung, senkrecht zur lateralen Richtung, vollständig
durchdringt und bis zu dem Substrat (10) reicht.
6. Verfahren nach einem der vorhergehenden Ansprüche,
wobei das Substrat (10) in den Schritten C) und D) durch ein Lasertrennverfahren von der
Halbleiterschichtenfolge (11) abgelöst wird.
Verfahren nach einem der vorhergehenden Ansprüche, wobei der Opferbereich (14) in Draufsicht auf die Halbleiterschichtenfolge (11) eine zusammenhängende Bahn bildet, die vollständig rings um den aktiven Bereich (13) der Halbleiterschichtenfolge (11) verläuft .
Verfahren nach einem der vorhergehenden Ansprüche, wobei
- die Halbleiterschichtenfolge (11) eine Mehrzahl von Opferbereichen (14) aufweist,
- die Opferbereiche (14) untereinander durch Gräben (14) voneinander getrennt sind,
- die Opferbereiche (14) in Draufsicht auf die
Halbleiterschichtenfolge (11) rings um den aktiven Bereich (13) angeordnet sind.
Verfahren nach einem der vorhergehenden Ansprüche, wobei nach dem Schritt D) die Halbleiterschichtenfolge (11) in dem Opferbereich (14) entfernt wird.
Verfahren nach einem der vorhergehenden Ansprüche, wobei im Schritt B) der Halbleiterchip (1) auf dem Träger (2) mechanisch dauerhaft befestigt wird und elektrisch kontaktiert wird.
Verfahren nach einem der Ansprüche 1 bis 9,
wobei nach dem Schritt D) der Träger (2) von dem
Halbleiterchip (1) abgelöst wird.
Verfahren nach einem der vorhergehenden Ansprüche, wobei vor den Schritten C) und D) eine Kapselschicht (3) in den Graben (14) eingebracht wird, die die
Halbleiterschichtenfolge (1) vor äußeren Einflüssen schützt .
13. Verfahren nach einem der vorhergehenden Ansprüche,
wobei :
- das Substrat (10) ein Saphir-Aufwachssubstrat ist,
- die Halbleiterschichtenfolge (11) AlInGaN aufweist und auf dem Substrat (10) aufgewachsen ist,
- der Träger (2) ein mikroelektronikhaltiger Si-Wafer ist .
14. Optoelektronisches Halbleiterbauteil (100) aufweisend:
- einen Träger (2),
- eine auf dem Träger (2) angeordnete
Halbleiterschichtenfolge (11) mit einer parallel zu einer Hauptseite des Trägers (2) verlaufenden aktiven Schicht (12),
- einem Graben (14) in der Halbleiterschichtenfolge (11), der sich vollständig durch die
Halbleiterschichtenfolge (11) erstreckt, wobei
- der Graben (14) einen aktiven Bereich (13) der
Halbleiterschichtenfolge (11) von einem in lateraler Richtung, parallel zur Hauptseite des Trägers (2), daneben angeordneten Opferbereich (14) der
Halbleiterschichtenfolge (11) trennt,
- der Opferbereich (14) einen Randbereich der
Halbleiterschichtenfolge (11) bildet,
- in dem aktiven Bereich (13) im bestimmungsgemäßen Betrieb Strahlung durch die aktive Schicht (12) emittiert oder absorbiert wird,
- in dem Opferbereich (14) die aktive Schicht (12) und/oder die Halbleiterschichtenfolge (11) beschädigt sind,
- der Opferbereich (14) nicht zur Emission oder Absorption von Strahlung vorgesehen ist,
- die Halbleiterschichtenfolge (11) frei von ihrem
Aufwachssubstrat ist,
- der Halbleiterschichtenfolge (11) in Richtung weg vom Träger (2) kein mechanisch selbsttragendes Substrat oder ein weiterer Träger nachgeordnet ist.
15. Optoelektronisches Halbleiterbauteil (100) nach
Anspruch 14,
hergestellt nach einem der Verfahren 1 bis 13.
PCT/EP2016/073642 2015-10-06 2016-10-04 Verfahren zur herstellung eines optoelektronischen halbleiterbauteils und optoelektronisches halbleiterbauteil WO2017060223A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US15/759,972 US10651338B2 (en) 2015-10-06 2016-10-04 Method for producing an optoelectronic semiconductor component and optoelectronic semiconductor component

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102015116983.5 2015-10-06
DE102015116983.5A DE102015116983A1 (de) 2015-10-06 2015-10-06 Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils und optoelektronisches Halbleiterbauteil

Publications (1)

Publication Number Publication Date
WO2017060223A1 true WO2017060223A1 (de) 2017-04-13

Family

ID=57047237

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2016/073642 WO2017060223A1 (de) 2015-10-06 2016-10-04 Verfahren zur herstellung eines optoelektronischen halbleiterbauteils und optoelektronisches halbleiterbauteil

Country Status (3)

Country Link
US (1) US10651338B2 (de)
DE (1) DE102015116983A1 (de)
WO (1) WO2017060223A1 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016111113A1 (de) 2016-06-17 2017-12-21 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauelement
DE102018104785A1 (de) 2018-03-02 2019-09-05 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Mehrzahl von transferierbaren Bauteilen und Bauteilverbund aus Bauteilen

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1962325A1 (de) * 2005-12-16 2008-08-27 Shin-Etsu Handotai Co., Ltd. Verfahren zur herstellung eines gebondeten substrats
EP2365538A2 (de) * 2010-03-08 2011-09-14 LG Innotek Co., Ltd. Leuchtdiode und Herstellungsverfahren dafür
US20120244683A1 (en) * 2011-03-22 2012-09-27 Stanley Electric Co., Ltd. Manufacturing method of semiconductor element
FR3007576A1 (fr) * 2013-06-19 2014-12-26 Soitec Silicon On Insulator Procede de transfert d'une couche de circuits.
WO2015077779A1 (en) * 2013-11-25 2015-05-28 The Board Of Trustees Of The Leland Stanford Junior University Laser liftoff of epitaxial thin film structures

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8614449B1 (en) * 2005-10-11 2013-12-24 SemiLEDs Optoelectronics Co., Ltd. Protection for the epitaxial structure of metal devices
CN101610987A (zh) 2006-10-31 2009-12-23 纳幕尔杜邦公司 含有2,3,3,3-四氟丙烯和/或1,2,3,3-四氟丙烯的组合物及其制备方法
DE102007043877A1 (de) * 2007-06-29 2009-01-08 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung von optoelektronischen Bauelementen und optoelektronisches Bauelement
US7754511B2 (en) * 2008-07-08 2010-07-13 High Power Opto. Inc. Laser lift-off method
JP4793468B2 (ja) * 2009-03-31 2011-10-12 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体素子の製造方法
DE102010009015A1 (de) * 2010-02-24 2011-08-25 OSRAM Opto Semiconductors GmbH, 93055 Verfahren zum Herstellen einer Mehrzahl von optoelektronischen Halbleiterchips
DE102011015725B4 (de) * 2011-03-31 2022-10-06 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zum Vereinzeln eines Bauelementverbunds
KR101945791B1 (ko) * 2012-03-14 2019-02-11 삼성전자주식회사 반도체 발광소자의 제조방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1962325A1 (de) * 2005-12-16 2008-08-27 Shin-Etsu Handotai Co., Ltd. Verfahren zur herstellung eines gebondeten substrats
EP2365538A2 (de) * 2010-03-08 2011-09-14 LG Innotek Co., Ltd. Leuchtdiode und Herstellungsverfahren dafür
US20120244683A1 (en) * 2011-03-22 2012-09-27 Stanley Electric Co., Ltd. Manufacturing method of semiconductor element
FR3007576A1 (fr) * 2013-06-19 2014-12-26 Soitec Silicon On Insulator Procede de transfert d'une couche de circuits.
WO2015077779A1 (en) * 2013-11-25 2015-05-28 The Board Of Trustees Of The Leland Stanford Junior University Laser liftoff of epitaxial thin film structures

Also Published As

Publication number Publication date
DE102015116983A1 (de) 2017-04-06
US20180254378A1 (en) 2018-09-06
US10651338B2 (en) 2020-05-12

Similar Documents

Publication Publication Date Title
DE112013005634B4 (de) Verfahren zum Vereinzeln eines Verbundes in Halbleiterchips und Halbleiterchip
EP2612372B1 (de) Leuchtdiodenchip
DE112015000703B4 (de) Optoelektronisches Halbleiterbauelement
DE102015107586B4 (de) Verfahren zur Herstellung optoelektronischer Bauelemente und oberflächenmontierbares optoelektronisches Bauelement
WO2012123410A1 (de) Verfahren zur herstellung zumindest eines optoelektronischen halbleiterchips
WO2007124737A1 (de) Strahlungsemittierender halbleiterkörper mit trägersubstrat und verfahren zur herstellung eines solchen
WO2014173590A1 (de) Verfahren zur herstellung eines optoelektronischen halbleiterchips und optoelektronischer halbleiterchip
DE102018111637A1 (de) Optoelektronischer halbleiterchip, verfahren zur herstellung eines optoelektronischen bauelements und optoelektronisches bauelement
DE102014100772B4 (de) Verfahren zur Herstellung von optoelektronischen Halbleiterbauelementen und optoelektronisches Halbleiterbauelement
DE102014102293A1 (de) Verfahren zur Herstellung optoelektronischer Halbleiterbauteile und optoelektronisches Halbleiterbauteil
WO2014095903A1 (de) Verfahren zur herstellung von halbleiter-laserelementen und halbleiter-laserelement
DE102018126936A1 (de) Verfahren zur Herstellung von optoelektronischen Halbleiterbauteilen
DE102012109594A1 (de) Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils und optoelektronisches Halbleiterbauteil
DE112014000439B4 (de) Optoelektronischer Halbleiterchip und Verfahren zum Herstellen eines optoelektronischen Halbleiterchips
DE102017104144B4 (de) Verfahren zur Herstellung von Leuchtdioden
DE102009035429A1 (de) Leuchtdiodenchip
WO2017060223A1 (de) Verfahren zur herstellung eines optoelektronischen halbleiterbauteils und optoelektronisches halbleiterbauteil
DE112016000371B4 (de) Verfahren zur Herstellung einer Mehrzahl von Halbleiterchips und Halbleiterchip
WO2022100976A1 (de) Optoelektronisches halbleiterbauteil und dessen verfahren zur herstellung
DE102017113949A1 (de) Verfahren zur Herstellung von optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
DE102015109413A1 (de) Verfahren zur Herstellung von optoelektronischen Konversions-Halbleiterchips und Verbund von Konversions-Halbleiterchips
DE10243757A1 (de) Verfahren zur Herstellung von Halbleiterchips
EP2321858B1 (de) Optoelektronisches bauelement und verfahren zu dessen herstellung
WO2016146297A1 (de) Verfahren zur herstellung von optoelektronischen halbleiterbauelementen und optoelektronisches halbleiterbauelement
DE20220258U1 (de) Halbleiterchip

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16775258

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 15759972

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 16775258

Country of ref document: EP

Kind code of ref document: A1