WO2012144381A1 - 受信装置、受信方法、プログラム、および受信システム - Google Patents

受信装置、受信方法、プログラム、および受信システム Download PDF

Info

Publication number
WO2012144381A1
WO2012144381A1 PCT/JP2012/059841 JP2012059841W WO2012144381A1 WO 2012144381 A1 WO2012144381 A1 WO 2012144381A1 JP 2012059841 W JP2012059841 W JP 2012059841W WO 2012144381 A1 WO2012144381 A1 WO 2012144381A1
Authority
WO
WIPO (PCT)
Prior art keywords
signal
branch
unit
header
demapping
Prior art date
Application number
PCT/JP2012/059841
Other languages
English (en)
French (fr)
Inventor
横川　峰志
直樹 吉持
Original Assignee
ソニー株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ソニー株式会社 filed Critical ソニー株式会社
Priority to US14/005,593 priority Critical patent/US9118865B2/en
Publication of WO2012144381A1 publication Critical patent/WO2012144381A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/41—Structure of client; Structure of client peripherals
    • H04N21/426—Internal components of the client ; Characteristics thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/38—Demodulator circuits; Receiver circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/06—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
    • H04L25/067—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection providing soft decisions, i.e. decisions together with an estimate of reliability
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H04L27/2647—Arrangements specific to the receiver only

Definitions

  • the present technology particularly relates to a receiving apparatus, a receiving method, a program, and a receiving system that can reduce the circuit scale.
  • Non-patent Document 1 DVB-C2 (Digital Video Broadcasting for Cable 2) standard as a second-generation cable digital broadcasting standard in Europe.
  • Headers defined by the DVB-C2 standard include Robust2Headers and High efficiency Headers with different modulation methods.
  • FIG. 1 is a diagram showing a method for generating a Robust header. 16-bit signaling (information) to be transmitted as the header part is input to the generation unit that generates the robust header signal.
  • RM (32, 16) encoder 11 performs RM coding on 16-bit signaling in the Header part and outputs a 32-bit RM codeword.
  • the RM codeword is copied and divided into an upper branch (upper Branch) and a lower branch (lower Branch).
  • the RM codeword output from the RM (32, 16) encoder 11 is input to the cyclic shift unit 12.
  • the cyclic shift unit 12 performs a cyclic ⁇ ⁇ ⁇ shift (cyclic shift) on each input bit and outputs each obtained bit. Assuming that each bit input to the cyclic shift unit 12 is bit0, bit1, ⁇ ⁇ ⁇ bit2, ..., ⁇ ⁇ bit31, the cyclic shift unit 12 has bit30, bit31, bit0, bit1, bit2, ..., bit29. Output in order.
  • the scramble processing unit 13 performs an exclusive OR operation on each bit output from the cyclic shift unit 12 with a 32-bit sequence defined in the standard, and the operation result is obtained from the RM codeword of the lower branch. Is output to the QPSK mapper 14.
  • the QPSK mapper 14 performs a QPSK map defined by the standard based on the RM codeword of the upper branch and the RM codeword of the lower branch, and outputs a Robust Header composed of 32 QPSK symbols To do.
  • FIG. 2 is a diagram showing a method for generating High efficiency Header. Of the configurations shown in FIG. 2, configurations corresponding to those in FIG. 1 are denoted by the same reference numerals. 16-bit signaling to be transmitted as a header part is input to a generation unit that generates a signal of High efficiency Header.
  • RM (32, 16) encoder 11 performs RM coding on 16-bit signaling in the Header part and outputs a 32-bit RM codeword.
  • the RM codeword is copied and divided into an upper branch and a lower branch.
  • the RM codeword output from the RM (32, 16) encoder 11 is input to the cyclic shift unit 12.
  • the cyclic shift unit 12 performs a cyclic shift on each input bit and outputs each obtained bit. Assuming that each bit input to the cyclic shift unit 12 is bit0, bit1, ⁇ ⁇ ⁇ bit2, ..., ⁇ ⁇ bit31, the cyclic shift unit 12 has bit30, bit31, bit0, bit1, bit2, ..., bit29. Output in order.
  • the scramble processing unit 13 performs an exclusive OR operation on each bit output from the cyclic shift unit 12 with a 32-bit sequence defined in the standard, and the operation result is obtained from the RM codeword of the lower branch. Is output to the 16QAM mapper 21.
  • the 16QAM mapper 21 performs a 16QAM map defined in the standard based on the RM codeword of the upper branch and the RM codeword of the lower branch, and generates a High efficiency Header composed of 16 16QAM symbols. Output.
  • these headers are used as Preamble header and FECFrame header.
  • Preamble Header only Robust ⁇ Header is used, and in FECFrame Header, Robust Header or High efficiency Header is used.
  • Preamble Header In the receiver, it is possible to obtain the position of the Preamble header from the absolute frequency.
  • the role of Preamble Header is only to transmit 16-bit signaling.
  • the position of FECFrame Header cannot be obtained from the absolute frequency or L1 signaling part2 (L1 information) that is transmission control information.
  • L1 information L1 information
  • the role of FECFrame Header is used by the receiver not only to transmit 16-bit signaling but also to detect the position of FECFrame.
  • FIG. 3 is a diagram showing a configuration of a receiver described in Implementation Guideline (Non-Patent Document 2).
  • FIG. 3 shows a configuration for receiving a robust header.
  • QPSK demapper (de-mapper) 31 receives 32 QPSK symbols in the header part inputted in order, and performs soft decision demap.
  • the QPSK demapper 31 divides bits of a predetermined bit width obtained by soft decision demapping into an upper branch and a lower branch, and outputs them.
  • the descrambling processing unit 32 performs an exclusive OR operation between the output of the QPSK demapper 31 and the same 32-bit sequence as that used on the transmission side as defined in the standard, Output the calculation result.
  • Each bit output from the descramble processing unit 32 is input to the cyclic shift unit 33.
  • the cyclic shift unit 33 performs the cyclic shift of each input bit in the reverse order of the cyclic shift performed on the transmission side, and outputs the obtained bits. If each bit input to the cyclic shift unit 33 is bit30, bit31, bit0, bit1, bit2, ..., 29bit29, the cyclic shift unit 33 receives bit0, bit1, bit2, ..., bit31. Output in order.
  • the synthesizing unit 34 synthesizes the bits of the upper branch and the bits of the lower branch supplied from the cyclic shift unit 33, and outputs a synthesis result.
  • Implementation Guideline describes that performance is maximized when synthesis is performed using the output of a soft decision demapper.
  • the RM decoder 35 performs RM decoding on the output of the combining unit 34 and outputs 16-bit signaling data.
  • FIG. 4 is a block diagram showing details of the configuration of FIG. Among the configurations shown in FIG. 4, the same reference numerals are given to the same configurations as those in FIG. 3.
  • the controller 41 generates a signal uen0 which is a control signal (EN) of the flip-flop 42 and a signal uen1 which is a control signal of the flip-flop 43.
  • the controller 41 also generates a signal len0 that is a control signal of the flip-flop 44 and a signal len1 that is a control signal of the flip-flop 45.
  • the controller 41 generates a signal lsel that is a selection signal of the selector 46, and generates a signal den that is a control signal of the flip-flops 51-0 to 51-30.
  • the QPSK demapper 31 receives 32 QPSK symbols in the header part that are input in order and information representing the 32 reception states corresponding thereto, and performs soft decision demapping of the QPSK symbol based on the reception states .
  • the QPSK demapper 31 divides the bits obtained by the soft decision demapping into an upper branch and a lower branch and outputs them.
  • the bit width of the output of the QPSK demapper 31 is n.
  • the flip-flops 42 and 43 which are flip-flops with EN delay the output of the QPSK demapper 31 according to the signals uen0 and uen1 generated by the controller 41, respectively.
  • the output of the QPSK demapper 31 delayed by the flip-flop 43 is supplied to the synthesis unit 34.
  • the descrambling processing unit 32 performs an exclusive OR operation between the bit supplied from the QPSK demapper 31 and the same 32-bit sequence as the sequence used on the transmission side as defined in the standard. And output the calculation result.
  • Each bit output from the descramble processing unit 32 is supplied to the selector 46 and also supplied to the flip-flops 44 and 45.
  • the flip-flops 44 and 45 store the output of the descrambling processing unit 32 and output it to the selector 46 according to the signals len0 and len1 generated by the controller 41, respectively.
  • the selector 46 selects the output of the descrambling processor 32 when the signal lsel generated by the controller 41 is 0, selects the output of the flip-flop 44 when the signal lsel is 1, and the flip-flop when the signal lsel is 2 Select 45 outputs.
  • the bit selected by the selector 46 is supplied to the synthesis unit 34 as a bit of the lower branch.
  • the selector 46 outputs bit0, bit1, bit2, ..., bit31 in that order. Is output.
  • the timing at which bit0 of the first bit is output from the selector 46 and the timing at which bit0 of the third bit is output from the flip-flop 43 are the same timing.
  • the synthesizing unit 34 synthesizes the bit of the upper branch that is the output of the flip-flop 43 and the bit of the lower branch that is the output of the selector 46, and outputs a synthesis result.
  • the bit width of the output of the combining unit 34 is n + 1 bits.
  • the output of the synthesizing unit 34 is supplied as a symbol 31 to the RM decoder 35 and is sequentially stored in flip-flops 51-0 to 51-30 which are 31 flip-flops with EN.
  • the outputs of the synthesizing unit 34 stored in the flip-flops 51-0 to 51-30 are output to the RM decoder 35 as symbol0 to symbol30, respectively, according to the signal den generated by the controller 41.
  • the RM decoder 35 performs RM decoding on the information of 32 symbols of the outputs of the 31 flip-flops 51-0 to 51-30 and the output of the combining unit 34, and converts the 16-bit signaling data into Output.
  • DVB-C2 standard document [Digital Video Broadcasting (DVB); Frame structure, channel, coding, and modulation, for-a, second generation, digital, transmission, system, for-cable, systems (DVB-C2)], DVB-Document, A138 DVB-C2 Implementation Guidelines [Digital Broadcast (DVB); Implementation Guidelines for a second generation digital digital transmission transmission system (DVB-C2)] ETSI TS 102 991 v1.1.2
  • the number of flip-flops increases according to the bit width of the output of the QPSK demapper 31 that performs soft decision demapping.
  • the processing capability required for the RM decoder 35 also increases according to the bit width of the output of the QPSK demapper 31.
  • the present technology has been made in view of such a situation. For example, when receiving a signal generated by performing mapping after copying the same information, the circuit scale can be reduced. Is.
  • a receiving apparatus receives a symbol signal generated by mapping a signal of a first branch and a signal of a second branch representing the same transmission target information, and the symbol signal
  • a demapping unit that performs demapping by a hard decision
  • a selection unit that selects one of the signals of the first branch and the signal of the second branch obtained by the demapping according to a reception state
  • a decoding unit that decodes the information to be transmitted based on the signal.
  • the receiving device may be a single IC chip, a component including an IC chip, or a device including a component including an IC chip.
  • the selection unit can select a signal having a better reception state out of the signal of the first branch and the signal of the second branch based on information representing the reception state of the symbol signal. .
  • the symbol signal may be a signal of FECFrame Header or Preamble Header in the DVB-C2 standard.
  • a cyclic shift is performed on the signal of the second branch, and a cyclic shift by the transmission apparatus is performed on the signal of the second branch obtained by the demapping.
  • a cyclic shift unit that performs a cyclic shift in the reverse order of the order can be further provided.
  • the selection unit is in a predetermined range from the top in the sequence after the cyclic shift by the cyclic shift unit among the plurality of bits represented by the signal of the second branch obtained by the demapping.
  • the one signal can be selected for the signal of the second branch representing a predetermined bit excluding the bit and the signal of the first branch representing the predetermined bit.
  • the selection unit can cause the signal of the first branch to be selected as the one signal representing the bits in the predetermined range.
  • the symbol signal is a signal of FECFrame ⁇ ⁇ ⁇ ⁇ Header in the DVB-C2 standard, and before the position of the FECFrame Header is specified by the selection unit, the signal of the first branch representing the predetermined bit and the first signal
  • the first branch signal representing the entire plurality of bits and the second branch signal after the position of the FECFrameCHeader is specified.
  • the one signal can be selected for.
  • a symbol signal generated by mapping the first branch signal and the second branch signal representing the same transmission target information is received, and the symbol signal demapping is performed.
  • One of the signals of the first branch and the second branch obtained by the hard map and obtained by the demapping is selected according to a reception state, and the transmission target is based on the one signal. Is decoded.
  • the circuit scale can be reduced.
  • FIG. 4 is a detailed view of the configuration of FIG. 3. It is a figure which shows the structural example of the Header process part provided in the receiver which concerns on one Embodiment of this technique. It is a figure which shows the concept of the process in a Header process part. It is a figure which shows the other structural example of a Header process part. It is a figure which shows the structural example of a receiver. It is a flowchart explaining operation
  • FIG. 5 is a diagram illustrating a configuration example of a header processing unit provided in the reception device according to an embodiment of the present technology.
  • the receiving device is provided with a demodulating unit that receives a signal of DVB-C2 standard and performs demodulation, an error correcting unit that performs error correction, and the like.
  • the header processing unit 101 in FIG. 5 is provided at a position after the demodulation unit and before the error correction unit.
  • the QPSK symbol of the header part output from the demodulation unit and the information of the bit width k indicating the reception status of each QPSK symbol are input.
  • the reception state of QPSK symbol is represented by CSI (Channel State Information), for example.
  • the QPSK symbol input to the header processing unit 101 is generated in the transmission side device by copying the signal of the header part to be transmitted, dividing the signal into signals of the upper branch and the lower branch, and performing mapping. Signal.
  • a hard demapper is used as a symbol demapper constituting the header.
  • the required CNR is about 10 dB, even the hard-decision demapper can correctly acquire the information before the map on the transmission side.
  • the lowest required CNR Carrier Power to Noise Noise Power Ratio
  • the lowest required CNR is the combination of 16QAM modulation method and 4/5 coding rate.
  • the hard decision demapper After the hard decision demapper, it is selected based on the reception state which of the bits of the upper branch and the bits of the lower branch is to be subjected to RM decoding.
  • the circuit scale By using a hard-decision demapper as the symbol demapper and selecting a branch based on the reception state, the circuit scale can be reduced without degrading performance.
  • the header to be processed in the header processing unit 101 is the preamble header or the FEC frame header after the position is specified.
  • the position of Preamble Header can be specified from the absolute frequency as described above. Further, the position of FECFrame Header is specified by comparing each bit as described later.
  • the controller 121 in FIG. 5 generates a control signal (EN) and a selection signal based on an input start flag that is input from, for example, a demodulator and represents an input timing of a header to be processed, and an input enable signal.
  • the controller 121 generates a signal uen0 that is a control signal of the flip-flops 122 and 141 and a signal uen1 that is a control signal of the flip-flops 123 and 142.
  • the controller 121 also generates a signal len0 that is a control signal for the flip-flops 124 and 144 and a signal len1 that is a control signal for the flip-flops 125 and 145.
  • the controller 121 generates a signal lsel that is a selection signal of the selectors 126 and 146, and generates a signal den that is a control signal of the flip-flops 151-0 to 151-30.
  • the QPSK demapper 111 receives 32 QPSK symbols in the header part input in order, and performs hard decision demapping on the QPSK symbols.
  • the QPSK demapper 111 divides the bits obtained by hard decision demapping into an upper branch and a lower branch, and outputs them.
  • the bit width of the output of the QPSK demapper 111 is 1.
  • the flip-flops 122 and 123 which are flip-flops with EN, delay the output of the QPSK demapper 111 according to the signals uen0 and uen1 generated by the controller 121, respectively.
  • the output of the QPSK demapper 111 delayed by the flip-flop 123 is supplied to the selector 114.
  • the descrambling processing unit 112 includes a bit supplied from the QPSK demapper 111 and a 32-bit sequence that is the same as the sequence used on the transmission side as defined in the standard. And the result of the operation is output.
  • Each bit output from the descrambling processing unit 112 is supplied to the selector 126 and also supplied to the flip-flops 124 and 125.
  • the flip-flops 124 and 125 store the output of the descrambling processing unit 112 and output it to the selector 126 according to the signals len0 and len1 generated by the controller 121, respectively.
  • the selector 126 selects the output of the descramble processing unit 112 when the signal lsel generated by the controller 121 is 0, selects the output of the flip-flop 124 when the signal lsel is 1, and the flip-flop when the signal lsel is 2 Select 125 outputs.
  • the bit selected by the selector 126 is supplied to the selector 114 as a bit of the lower branch.
  • the selector 126 receives the bit0, bit1, bit2, ..., bit31 in that order. Is output.
  • the timing at which bit 0 of the first bit is output from selector 126 and the timing at which bit 0 of the third bit is output from flip-flop 123 are the same timing.
  • the information indicating the reception state is divided into an upper branch and a lower branch, and is input to the flip-flop 141 that constitutes the upper branch, the flip-flops 144 and 145 that constitute the lower branch, and the selector 146.
  • the flip-flops 141 and 142 which are flip-flops with EN delay the information indicating the reception state according to the signals uen0 and uen1 generated by the controller 121, respectively.
  • Information indicating the reception state delayed by the flip-flop 142 is supplied to the comparison unit 143.
  • the flip-flops 144 and 145 store the information indicating the reception state and output the information to the selector 146 according to the signals len0 and len1 generated by the controller 121, respectively.
  • the selector 146 selects information representing the reception state input from the outside.
  • the selector 146 selects the output of the flip-flop 144, and the signal lsel is 2 At this time, the output of the flip-flop 145 is selected.
  • Information indicating the reception state selected by the selector 146 is supplied to the comparison unit 143 as information indicating the reception state of the lower branch.
  • the selector 146 If the information indicating the input reception state is state30, state31, state0, state1, state2, ..., state29, the selector 146 outputs state0, state1, state2, ..., state31 in this order. .
  • the timing at which state0, which is information representing the first reception state, is output from the selector 146 and the timing at which state0, which is information representing the third reception state, is output from the flip-flop 142 are the same timing.
  • the comparison unit 143 compares the information indicating the reception state of the upper branch, which is the output of the flip-flop 142, with the information indicating the reception state of the lower branch, which is the output of the selector 146.
  • the comparison unit 143 outputs a value of 1 when the information indicating the reception state of the upper branch is larger (when the reception state of the upper branch is better), and outputs a value of 0 otherwise. To do.
  • the selector 114 selects one of the output of the flip-flop 123 and the output of the selector 126 based on the value output from the comparison unit 143.
  • the selector 114 selects the output of the flip-flop 123 when the value of 1 is supplied from the comparison unit 143, that is, when the reception state is better in the upper branch. Further, the selector 114 selects the output of the selector 126 when a value of 0 is supplied from the comparison unit 143, that is, when the lower branch has a better reception state.
  • the output of the selector 114 is supplied as a symbol 31 to the RM decoder 115, and is sequentially stored in flip-flops 151-0 to 151-30 which are 31 flip-flops with EN.
  • the outputs of the selector 114 stored in the flip-flops 151-0 to 151-30 are output to the RM decoder 115 as symbol0 to symbol30, respectively, according to the signal den generated by the controller 121.
  • the RM decoder 115 performs RM decoding on information for 32 symbols of the outputs of 31 flip-flops 151-0 to 151-30 and the output of the selector 114, and outputs 16-bit signaling data To do.
  • the number of flip-flops can be reduced as compared with the case of using the soft-decision demapper.
  • the input to the RM decoder 115 can be made 1 bit, and the RM decoder 115 can be configured only by bit operation.
  • ImplementationideGuideline (synthesizer 34 in FIG. 4) is used by dividing the output of the hard decision demapper into an upper branch and a lower branch and selecting the better reception state for each bit. It is possible to realize a probability of occurrence of a decoding error comparable to
  • the receiving state of bit 30 which is the first bit of the lower branch and bit 31 which is the second bit is delayed by 31 bits, respectively. It is necessary to compare the 32-bit reception status of each branch bit by bit. When such processing is performed, the amount of flip-flops or memories for delaying information indicating the reception state becomes enormous.
  • bit30 and bit31 As shown by circles in FIG. 6B, bit30 and bit31 of the upper branch are selected as decoding targets without comparing the reception states.
  • Bit30 and bit31 of the lower branch are within the range of 2 bits from the top when cyclic shift is performed in the reverse order of the cyclic shift performed on the transmission side, and the reception status of bit30 and bit31 of the upper branch It is a bit that increases the delay when trying to compare.
  • FIG. 7 is a diagram illustrating a configuration example of a header processing unit that compares reception states as illustrated in FIG. 6B and selects bits to be decoded when the position of the FECFrame Header is not specified. is there.
  • QPSK is selected as the header modulation method.
  • the QPSK symbol output from the demodulator in the preceding stage and information having a bit width k indicating the reception state of each QPSK symbol are input.
  • a signal den input from the demodulation unit as an input enable signal is also input to the header processing unit 102.
  • the QPSK demapper 211 receives 32 QPSK symbols that are sequentially input, and performs hard decision demapping on the QPSK symbols.
  • the QPSK demapper 211 divides the bits obtained by hard decision demapping into an upper branch and a lower branch, and outputs them.
  • the bit width of the output of the QPSK demapper 211 is 1.
  • the output of the QPSK demapper 211 is supplied as ubit31 to the synchronization detection unit 214 and the RM decoder 215, and also includes flip-flops 231-0 to 231 which are 31 flip-flops with EN. Stored sequentially at -30.
  • the outputs of the QPSK demapper 211 stored in the flip-flops 231-0 to 231-30 are output to the synchronization detection unit 214 as ubit0 to ubit30, respectively, according to the signal den.
  • the output of the QPSK demapper 211 stored in the flip-flop 231-30 is directly output to the RM decoder 215 as ubit30.
  • the header processing unit 102 compares the reception state of each bit of the upper branch and the lower branch for bits 1 to 29 and selects the better reception state as a decoding target.
  • Bit31, bit30 and bit31 of the upper branch are selected as decoding targets without comparing the reception states.
  • the outputs of the QPSK demapper 211 stored in the flip-flops 231-0 to 231-29 are output as ubit0 to ubit29 to selectors 251-0 to 251-29 provided in the preceding stage of the RM decoder 215, respectively.
  • the output of the QPSK demapper 211 is supplied to the descramble processing unit 212 as lbit31, and also includes flip-flops 241-0 to 241-30 which are 31 flip-flops with EN. Are sequentially stored.
  • the outputs of the QPSK demapper 211 stored in the flip-flops 241-0 to 241-30 are output to the descrambling processing unit 212 as lbit0 to lbit30, respectively, according to the signal den.
  • the descrambling processing unit 212 uses 32 bits of lbit31 supplied from the QPSK demapper 211, and 32 bits of lbit0 to lbit30 supplied from the flip-flops 241-0 to 241-30, and is used on the transmission side defined by the standard. Performs an exclusive OR operation with the same 32-bit sequence as the sequence, and outputs the operation result.
  • the cyclic shift unit 213 performs cyclic shift on the 32 bits output from the descrambling processing unit 212 in the reverse order of the cyclic shift performed on the transmission side.
  • the cyclic shift unit 213 outputs the 32 bits of lbit0 to lbit31 obtained by performing the cyclic shift to the synchronization detection unit 214 and the selectors 251-0 to 251-29 provided in the previous stage of the RM decoder 215.
  • the synchronization detection unit 214 performs matching between the sequence of ubit0 to ubit31 in the upper branch and the sequence of lbit0 to lbit31 in the lower branch, and determines whether the two sequences are the same. If the 32-bit sequence of ubit0 to ubit31 and the 32-bit sequence of lbit0 to lbit31 are obtained by performing hard decision demapping on the symbol of FECFrame Header, disturbance It becomes the same series except when there is.
  • the synchronization detection unit 214 outputs a synchronization signal sync indicating that the FECFrame header is detected.
  • the position of FECFrame Header is specified, and the header processing unit 101 in FIG. 5 can perform the symbol processing of the Header part.
  • the information indicating the reception state is supplied to the comparison unit 261 and also to the flip-flop 262 which is a flip-flop with EN.
  • the flip-flop 262 and the flip-flop 263 subsequent to the flip-flop 262 respectively delay and output information indicating the reception state according to the signal den.
  • the output of the flip-flop 263 is supplied to the comparison unit 261.
  • the input information indicating the reception state is state30, state31, state0, state1, state2, ..., state29, the timing at which state0 is directly input to the comparison unit 261 from the outside, and from the flip-flop 263 The state 0 is input at the same timing.
  • the comparison unit 261 compares the information indicating the reception state directly supplied from the outside with the information indicating the reception state supplied from the flip-flop 263.
  • the comparison unit 261 outputs a value of 1 when the information representing the reception state directly supplied from the outside is larger (when the reception state is better in the lower branch).
  • the output of the comparison unit 261 is sequentially stored in flip-flops 271-0 to 271-29, which are 30 flip-flops with EN.
  • the outputs of the comparison unit 261 stored in the flip-flops 271-0 to 271-29 are output to the selectors 251-0 to 251-29 as signals lsel0 to lsel29, respectively, according to the signal den.
  • the selector 251-0 selects the 0th bit of the 32 bits supplied from the cyclic shift unit 213 of the lower branch.
  • the selector 251-0 selects ubit0 supplied from the flip-flop 231-0 of the upper branch.
  • the selector 251-1 selects the first bit among the 32 bits supplied from the cyclic shift unit 213 of the lower branch. select.
  • the selector 251-1 selects ubit1 supplied from the flip-flop 231-1 of the upper branch.
  • each of the selectors 251-2 to 251-29 selects any one of the corresponding bits of the 32 bits supplied from the cyclic shift unit 213 and the bits supplied from the flip-flop of the upper branch, Selection is made based on the signals supplied from the flip-flops 271-2 to 271-29.
  • the RM decoder 215 performs RM decoding on a total of 32 bits of information of 30 bits output from the selectors 251-0 to 251-29 and ubit30 and ubit31 output from the upper branch, and performs 16-bit signaling. Output data.
  • a hard-decision demapping is used for the symbol demapping, and for the 1st to 30th bits, the bit with the better reception state among the bits of the upper branch and the lower branch can be selected.
  • ⁇ Third Embodiment> 8 is a diagram illustrating a configuration example of a receiving apparatus including the header processing unit 101 in FIG. 5 and the header processing unit 102 in FIG.
  • the receiving apparatus includes a header processing unit 101, a header processing unit 102, a demodulation unit 301, and a control unit 302.
  • the DVB-C2 standard OFDM signal is input to the demodulator 301.
  • the demodulation unit 301 performs demodulation processing such as demodulation and equalization on the DVB-C2 standard OFDM signal, and the header processing unit displays the symbol signal obtained by the demodulation processing and information indicating the reception state of each symbol. 101 and the header processing unit 102.
  • a signal such as an input enable signal is also appropriately output from the demodulation unit 301 to the header processing unit 101 and the header processing unit 102.
  • the header processing unit 101 Under the control of the control unit 302, the header processing unit 101 performs the symbol processing of the header part as described with reference to FIG. 5 after acquiring synchronization (after specifying the position of the header), and performs 16-bit signaling. Output.
  • the Header to be processed in the Header processing unit 101 is a Preamble header or an FECFrame header after the position is specified.
  • the header processing unit 102 performs symbol processing as described with reference to FIG. 7 before capturing synchronization (before specifying the position of the header) according to control by the control unit 302, and outputs 16-bit signaling.
  • the Header to be processed in the Header processing unit 102 is FECFrame Header before the position is specified.
  • the header processing unit 102 identifies the position of FECFrame Header and captures synchronization, the header processing unit 102 outputs a synchronization signal sync to the control unit 302.
  • the control unit 302 controls the header processing unit 101 and the header processing unit 102 to perform processing of the symbol output from the demodulation unit 301.
  • control unit 302 will be described with reference to the flowchart of FIG.
  • the process of FIG. 9 is performed, for example, when reception of the DVB-C2 standard OFDM signal is started.
  • step S1 the control unit 302 determines whether or not the position of the header has been specified. If it is determined in step S1 that the header position has not been specified, in step S2, the control unit 302 causes the header processing unit 102 to process the signal output from the demodulation unit 301. For example, when the header to be processed is FECFrame Header, the processing of the signal output from the demodulation unit 301 is performed by the header processing unit 102.
  • step S3 the control unit 302 causes the header processing unit 101 to process the signal output from the demodulation unit 301.
  • the Header to be processed is Preamble Header and the position of the Preamble Header is specified based on the L1 information supplied from the error correction unit or the like, the processing of the signal output from the demodulation unit 301 is performed by the Header processing unit 101. Will be done.
  • the control unit 302 performs the processing of the signal output from the demodulation unit 301 in step S3. Let me do it.
  • the processing of FECFrame Header thereafter is performed by the Header processing unit 101.
  • the reception performance is used while using a hard decision for the symbol demap. Can be secured.
  • the reception performance is compared only for 30 bits out of 32 bits that do not require a large delay. However, for all 32 bits, the upper branch bits and the lower branch bits are used. The reception performance may be compared.
  • the header processing unit 101 having the configuration of FIG. 5 and the header processing unit 102 having the configuration of FIG. 7 are each provided independently, but only one configuration is provided for a shareable configuration. You may do it.
  • the operation described with reference to FIG. 5 is performed before the header position is specified, and after the header position is specified, as described with reference to FIG. Operation is performed.
  • the function of the selector 114 in FIG. 5 and the functions of the selectors 251-0 to 251-29 in FIG. 7 may be realized by one selector.
  • FIG. 10 is a block diagram illustrating a configuration example of a receiving system.
  • 10 includes a tuner 321, a demodulator 322, a signal processor 323, and an output unit 324.
  • the tuner 321 receives a signal transmitted via a transmission path such as terrestrial digital broadcasting, satellite digital broadcasting, CATV network, or the Internet, and outputs the signal to the demodulation unit 322.
  • a transmission path such as terrestrial digital broadcasting, satellite digital broadcasting, CATV network, or the Internet
  • the demodulator 322 performs transmission path decoding processing including demodulation processing and error correction processing on the signal supplied from the tuner 321, and outputs data obtained by the transmission path decoding processing to the signal processing section 323.
  • the demodulator 301 described above is included in the demodulator 322.
  • the signal processing unit 323 appropriately performs signal processing such as decompression processing and descrambling processing on the data obtained by the transmission path decoding processing, and acquires data to be transmitted.
  • the signal processing unit 323 includes the header processing unit 101 and the header processing unit 102 described above.
  • the decompression processing by the signal processing unit 323 is performed when data to be transmitted such as an image or sound is compressed on the transmission side using a predetermined method such as MPEG.
  • the descrambling process is performed when data to be transmitted is scrambled on the transmission side.
  • the signal processing unit 323 outputs data to be transmitted obtained by appropriately performing signal processing to the output unit 324.
  • the output unit 324 displays an image based on the data supplied from the signal processing unit 323, the output unit 324 performs processing such as D / A conversion on the data supplied from the signal processing unit 323.
  • the output unit 324 outputs an image signal obtained by performing processing such as D / A conversion to a display provided in the reception system 311 or a display external to the reception system 311 to display an image.
  • the output unit 324 outputs the data supplied from the signal processing unit 323 to a recording medium inside the receiving system 311 or an external recording medium when recording the data supplied from the signal processing unit 323 on a recording medium.
  • the recording medium includes a hard disk, a flash memory, an optical disk, and the like.
  • the external recording medium is not limited to an external recording medium of the receiving system 311 but may be a recording medium connected via a network.
  • the reception system 311 having the above-described configuration may be configured by hardware such as an IC (Integrated Circuit) chip, or may be a board configured by arranging a plurality of IC chips. You may make it comprise a component and the independent apparatus containing the component.
  • IC Integrated Circuit
  • Each of the tuner 321, the demodulator 322, the signal processor 323, and the output unit 324 can be configured as one independent hardware or software module. Further, a combination of two or more of the tuner 321, the demodulation unit 322, the signal processing unit 323, and the output unit 324 may be configured as one independent hardware or software module.
  • the tuner 321 and the demodulator 322 may be configured by one piece of hardware or the like, and the signal processing unit 323 and the output unit 324 may be configured by one piece of hardware or the like.
  • the reception system 311 can be applied to, for example, a TV that receives a television broadcast as a digital broadcast, a radio receiver that receives a radio broadcast, a recorder device that records the television broadcast, and the like.
  • FIG. 11 is a block diagram showing an example of a hardware configuration of a computer that executes the above-described series of processing by a program.
  • a CPU Central Processing Unit
  • ROM Read Only Memory
  • RAM Random Access Memory
  • an input / output interface 355 is connected to the bus 354.
  • an input unit 356 composed of a keyboard, a mouse and the like
  • an output unit 357 composed of a display, a speaker and the like.
  • the input / output interface 355 is connected to a storage unit 358 including a hard disk and a non-volatile memory, a communication unit 359 including a network interface, and a drive 360 for driving the removable medium 361.
  • the CPU 351 loads the program stored in the storage unit 358 to the RAM 353 via the input / output interface 355 and the bus 354 and executes the program, thereby performing the series of processes described above. Is done.
  • the program executed by the CPU 351 is recorded in the removable medium 361 or provided via a wired or wireless transmission medium such as a local area network, the Internet, or digital broadcasting, and is installed in the storage unit 358.
  • the program executed by the computer may be a program that is processed in time series in the order described in this specification, or in parallel or at a necessary timing such as when a call is made. It may be a program for processing.
  • Embodiments of the present technology are not limited to the above-described embodiments, and various modifications can be made without departing from the gist of the present technology.
  • a demapping unit that receives a symbol signal generated by mapping the signal of the first branch and the signal of the second branch representing the same transmission target information, and performs demapping of the symbol signal by a hard decision;
  • a selection unit that selects one of the signals of the first branch and the signal of the second branch obtained by the demapping according to a reception state;
  • a decoding unit that decodes the information to be transmitted based on the one signal.
  • the selection unit selects a signal having a better reception state out of the signal of the first branch and the signal of the second branch based on information representing the reception state of the symbol signal.
  • a cyclic shift is performed on the signal of the second branch
  • a cyclic shift unit that performs a cyclic shift in a reverse order to the cyclic shift order by the transmission device with respect to the signal of the second branch obtained by the demapping
  • the selection unit is a predetermined unit that excludes bits within a predetermined range from the top in a sequence after the cyclic shift by the cyclic shift unit among a plurality of bits represented by the signal of the second branch obtained by the demapping Any one of (1) to (3) above, wherein the one signal is selected for the signal of the second branch representing the bit of the first signal and the signal of the first branch representing the predetermined bit.
  • the symbol signal is a FECFrame Header signal in the DVB-C2 standard
  • the selection unit includes: Before the position of the FECFrame Header is specified, the one signal is selected for the signal of the first branch and the signal of the second branch representing the predetermined bit, After the position of the FECFrame Header is specified, the one signal is selected from the signals of the first branch and the signals of the second branch representing the plurality of bits as a whole (4) or ( The receiving device according to 5).
  • a receiving method including a step of decoding the information to be transmitted based on the one signal.
  • a receiving unit for receiving a signal transmitted via a transmission path; A demodulator for demodulating the received signal received by the receiver; A signal processor that performs signal processing on the data demodulated by the demodulator and acquires data to be transmitted; An output unit that outputs the transmission target data acquired by the signal processing unit, and The signal processing unit A demapping unit that receives a symbol signal generated by mapping the signal of the first branch and the signal of the second branch representing the same transmission target information, and performs demapping of the symbol signal by a hard decision; A selection unit that selects one of the signals of the first branch and the signal of the second branch obtained by the demapping according to a reception state; And a decoding unit that decodes the information to be transmitted based on the one signal.

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Power Engineering (AREA)
  • Multimedia (AREA)
  • Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Time-Division Multiplex Systems (AREA)

Abstract

本技術は、回路規模を削減することができるようにする受信装置、受信方法、プログラム、および受信システムに関する。本技術の一側面の受信装置は、同一の送信対象の情報を表す第１のブランチの信号と第２のブランチの信号にマップを行うことによって生成されたシンボル信号を受信し、前記シンボル信号のデマップを硬判定により行うデマップ部と、前記デマップによって得られた前記第１のブランチの信号と前記第２のブランチの信号のうちの一方の信号を受信状態に従って選択する選択部と、前記一方の信号に基づいて前記送信対象の情報を復号する復号部とを備える。本技術は、DVB-C2のOFDM信号を受信する受信機に適用することができる。

Description

受信装置、受信方法、プログラム、および受信システム
　本技術は、特に、回路規模を削減することができるようにした受信装置、受信方法、プログラム、および受信システムに関する。
　欧州の第２世代のケーブルデジタル放送の規格としてDVB-C2(Digital Video Broadcasting for Cable 2)規格がある（非特許文献１）。
　DVB-C2規格の伝送システムの送信側においては、同一の情報をコピーした後にマップを行うことによってHeader部分の信号が生成される。DVB-C2規格で定められるHeaderには、変調方式が異なるRobust HeaderとHigh efficiency Headerがある。
　図１は、Robust Headerの生成方法を示す図である。Robust Headerの信号の生成を行う生成部には、Header部分として送信する16ビットのsignalling（情報）が入力される。
　RM(32,16)エンコーダ１１は、Header部分の16ビットのsignallingに対してRM符号化を行い、32ビットのRM符号語を出力する。RM符号語はコピーされ、上側のブランチ（upper Branch）と下側のブランチ（lower Branch）に分けられる。
　下側のブランチにおいては、RM(32,16)エンコーダ１１から出力されたRM符号語がcyclic shift部１２に入力される。cyclic shift部１２は、入力された各ビットのcyclic shift（巡回シフト）を行い、得られた各ビットを出力する。cyclic shift部１２に入力される各ビットを入力順にbit0, bit1, bit2,・・・, bit31とすると、cyclic shift部１２からは、bit30, bit31, bit0, bit1, bit2,・・・, bit29の順に出力される。
　スクランブル処理部１３は、cyclic shift部１２から出力された各ビットに対して、規格で定められた32ビットの系列との排他的論理和演算を行い、演算結果を下側のブランチのRM符号語としてQPSKマッパ（mapper）１４に出力する。
　QPSKマッパ１４は、上側のブランチのRM符号語と、下側のブランチのRM符号語とに基づいて、規格で定められたQPSKマップを行い、32個のQPSK symbolから構成されるRobust Headerを出力する。
　図２は、High efficiency Headerの生成方法を示す図である。図２に示す構成のうち、図１の構成と対応する構成には同じ符号を付してある。High efficiency Headerの信号の生成を行う生成部には、Header部分として送信する16ビットのsignallingが入力される。
　RM(32,16)エンコーダ１１は、Header部分の16ビットのsignallingに対してRM符号化を行い、32ビットのRM符号語を出力する。RM符号語はコピーされ、上側のブランチと下側のブランチに分けられる。
　下側のブランチにおいては、RM(32,16)エンコーダ１１から出力されたRM符号語がcyclic shift部１２に入力される。cyclic shift部１２は、入力された各ビットのcyclic shiftを行い、得られた各ビットを出力する。cyclic shift部１２に入力される各ビットを入力順にbit0, bit1, bit2,・・・, bit31とすると、cyclic shift部１２からは、bit30, bit31, bit0, bit1, bit2,・・・, bit29の順に出力される。
　スクランブル処理部１３は、cyclic shift部１２から出力された各ビットに対して、規格で定められた32ビットの系列との排他的論理和演算を行い、演算結果を下側のブランチのRM符号語として16QAMマッパ２１に出力する。
　16QAMマッパ２１は、上側のブランチのRM符号語と、下側のブランチのRM符号語とに基づいて、規格で定められた16QAMマップを行い、16個の16QAM symbolから構成されるHigh efficiency Headerを出力する。
　DVB-C2規格では、これらのHeaderは、Preamble Header、およびFECFrame Headerとして使われる。Preamble HeaderではRobust Headerのみが用いられ、FECFrame HeaderではRobust HeaderまたはHigh efficiency Headerが用いられる。
　受信機においては、Preamble Headerの位置を絶対周波数から求めることが可能とされる。Preamble Headerの役割は、16ビットのsignallingを伝送することだけである。
　一方、FECFrame Headerの位置については、絶対周波数からも、伝送制御情報であるL1 signalling part2（L1情報）からも求めることができない。FECFrame Headerの役割は、16ビットのsignallingを伝送することだけでなく、FECFrameの位置の検出にも受信機により用いられる。
　図３は、Implementation Guideline（非特許文献２）に記述された受信機の構成を示す図である。図３は、Robust Headerを受信する構成を示している。
　QPSKデマッパ（de-mapper）３１は、順番に入力されるHeader部分の32個のQPSK symbolを受信し、軟判定のデマップを行う。QPSKデマッパ３１は、軟判定のデマップによって得られた所定のビット幅のビットを上側のブランチと下側のブランチに分け、出力する。
　下側のブランチにおいて、デスクランブル処理部３２は、QPSKデマッパ３１の出力と、規格で定められた、送信側で用いられた系列と同一の32ビットの系列との排他的論理和演算を行い、演算結果を出力する。
　デスクランブル処理部３２から出力された各ビットはcyclic shift部３３に入力される。cyclic shift部３３は、入力された各ビットのcyclic shiftを、送信側で行われたcyclic shiftの順番と逆順で行い、得られた各ビットを出力する。cyclic shift部３３に入力される各ビットを入力順にbit30, bit31, bit0, bit1, bit2, ・・・, bit29とすると、cyclic shift部３３からは、bit0, bit1, bit2, ・・・, bit31の順に出力される。
　合成部３４は、上側のブランチのビットと、cyclic shift部３３から供給された下側のブランチのビットとの合成を行い、合成結果を出力する。Implementation Guidelineには、軟判定のデマッパの出力を用いて合成を行うと性能が最大になることが記述されている。
　RMデコーダ３５は、合成部３４の出力に対してRM復号を行い、16ビットのsignallingデータを出力する。
　図４は、図３の構成の詳細を示すブロック図である。図４に示す構成のうち、図３の構成と同じ構成には同じ符号を付してある。
　コントローラ４１は、フリップフロップ４２の制御信号（EN）である信号uen0、フリップフロップ４３の制御信号である信号uen1を生成する。また、コントローラ４１は、フリップフロップ４４の制御信号である信号len0、フリップフロップ４５の制御信号である信号len1を生成する。コントローラ４１は、セレクタ４６の選択信号である信号lselを生成し、フリップフロップ５１－０乃至５１－３０の制御信号である信号denを生成する。
　QPSKデマッパ３１は、順番に入力されるHeader部分の32個のQPSK symbolと、それに対応する32個の受信状態を表す情報を受信し、受信状態に基づいて、QPSK symbolの軟判定のデマップを行う。QPSKデマッパ３１は、軟判定のデマップによって得られたビットを上側のブランチと下側のブランチに分け、出力する。QPSKデマッパ３１の出力のビット幅をnとする。
　上側のブランチにおいて、ENつきのフリップフロップであるフリップフロップ４２，４３は、それぞれ、コントローラ４１により生成された信号uen0，uen1に従って、QPSKデマッパ３１の出力を遅延させる。フリップフロップ４３により遅延されたQPSKデマッパ３１の出力は、合成部３４に供給される。
　下側のブランチにおいて、デスクランブル処理部３２は、QPSKデマッパ３１から供給されたビットと、規格で定められた、送信側で用いられた系列と同一の32ビットの系列との排他的論理和演算を行い、演算結果を出力する。
　デスクランブル処理部３２から出力された各ビットはセレクタ４６に供給されるとともに、フリップフロップ４４，４５に供給される。フリップフロップ４４，４５は、デスクランブル処理部３２の出力を記憶し、それぞれ、コントローラ４１により生成された信号len0，len1に従ってセレクタ４６に出力する。
　セレクタ４６は、コントローラ４１により生成された信号lselが0のときデスクランブル処理部３２の出力を選択し、信号lselが1のときフリップフロップ４４の出力を選択し、信号lselが2のときフリップフロップ４５の出力を選択する。セレクタ４６により選択されたビットは、下側のブランチのビットとして合成部３４に供給される。
　デスクランブル処理部３２から出力された各ビットを出力順にbit30, bit31, bit0, bit1, bit2, ・・・, bit29とすると、セレクタ４６からは、bit0, bit1, bit2, ・・・, bit31の順に出力される。セレクタ４６から１番目のビットのbit0が出力されるタイミングと、フリップフロップ４３から３番目のビットのbit0が出力されるタイミングは同じタイミングになる。
　合成部３４は、フリップフロップ４３の出力である上側のブランチのビットと、セレクタ４６の出力である下側のブランチのビットとの合成を行い、合成結果を出力する。合成部３４の出力のビット幅はn+1ビットになる。
　合成部３４の出力は、symbol31としてRMデコーダ３５に供給されるとともに、31個のENつきのフリップフロップであるフリップフロップ５１－０乃至５１－３０に順次記憶される。フリップフロップ５１－０乃至５１－３０に記憶された合成部３４の出力は、コントローラ４１により生成された信号denに従って、それぞれ、symbol0乃至symbol30としてRMデコーダ３５に出力される。
　RMデコーダ３５は、31個のフリップフロップであるフリップフロップ５１－０乃至５１－３０の出力と、合成部３４の出力との32symbol分の情報に対してRM復号を行い、16ビットのsignallingデータを出力する。
DVB-C2規格書 [Digital Video Broadcasting (DVB); Frame structure channel coding and modulation for a second generation digital transmission system for cable systems (DVB-C2)] DVB Document A138 DVB-C2実装ガイドライン [Digital Video Broadcasting (DVB); Implementation Guidelines for a second generation digital cable transmission system (DVB-C2)]ETSI TS 102 991 v1.1.2
　図４に示す構成を用いた場合、軟判定のデマップを行うQPSKデマッパ３１の出力のビット幅に応じてフリップフロップの数が多くなる。
　また、n+1ビットの入力に対して演算を行う必要があることから、RMデコーダ３５に要求される処理能力もQPSKデマッパ３１の出力のビット幅に応じて大きくなる。
　本技術はこのような状況に鑑みてなされたものであり、例えば同一の情報をコピーした後にマップを行うことによって生成された信号を受信する場合において、回路規模を削減することができるようにするものである。
　本技術の一側面の受信装置は、同一の送信対象の情報を表す第１のブランチの信号と第２のブランチの信号にマップを行うことによって生成されたシンボル信号を受信し、前記シンボル信号のデマップを硬判定により行うデマップ部と、前記デマップによって得られた前記第１のブランチの信号と前記第２のブランチの信号のうちの一方の信号を受信状態に従って選択する選択部と、前記一方の信号に基づいて前記送信対象の情報を復号する復号部とを備える。
　前記受信装置は、１つのICチップであってもよいし、ICチップを含む部品、ICチップを含む部品から構成される装置であってもよい。
　前記選択部には、前記シンボル信号の受信状態を表す情報に基づいて、前記第１のブランチの信号と前記第２のブランチの信号のうちの受信状態のよい方の信号を選択させることができる。
　前記シンボル信号は、DVB-C2規格におけるFECFrame HeaderまたはPreamble Headerの信号であるようにすることができる。
　前記シンボル信号の送信装置においては前記第２のブランチの信号に対して巡回シフトが行われており、前記デマップによって得られた前記第２のブランチの信号に対して、前記送信装置による巡回シフトの順番と逆順で巡回シフトを行う巡回シフト部をさらに設けることができる。この場合、前記選択部には、前記デマップによって得られた前記第２のブランチの信号により表される複数のビットのうち、前記巡回シフト部による巡回シフト後の並びで先頭から所定の範囲にあるビットを除く所定のビットを表す前記第２のブランチの信号と、前記所定のビットを表す前記第１のブランチの信号とを対象として、前記一方の信号の選択を行わせることができる。
　前記選択部には、前記所定の範囲にあるビットを表す前記一方の信号として、前記第１のブランチの信号を選択させることができる。
　前記シンボル信号は、DVB-C2規格におけるFECFrame Headerの信号であり、前記選択部には、前記FECFrame Headerの位置が特定される前、前記所定のビットを表す前記第１のブランチの信号と前記第２のブランチの信号とを対象として前記一方の信号を選択させ、前記FECFrame Headerの位置が特定された後、前記複数のビット全体を表す前記第１のブランチの信号と前記第２のブランチの信号とを対象として前記一方の信号を選択させることができる。
　本技術の一側面においては、同一の送信対象の情報を表す第１のブランチの信号と第２のブランチの信号にマップを行うことによって生成されたシンボル信号が受信され、前記シンボル信号のデマップが硬判定により行われ、前記デマップによって得られた前記第１のブランチの信号と前記第２のブランチの信号のうちの一方の信号が受信状態に従って選択され、前記一方の信号に基づいて前記送信対象の情報が復号される。
　本技術によれば、回路規模を削減することができる。
Robust Headerの生成方法を示す図である。 High efficiency Headerの生成方法を示す図である。 Implementation Guidelineに記述された受信機の構成を示す図である。 図３の構成の詳細図である。 本技術の一実施形態に係る受信装置に設けられるHeader処理部の構成例を示す図である。 Header処理部における処理の概念を示す図である。 Header処理部の他の構成例を示す図である。 受信装置の構成例を示す図である。 制御部の動作について説明するフローチャートである。 受信システムの構成例を示すブロック図である。 コンピュータの構成例を示すブロック図である。
　以下、本技術を実施するための形態について説明する。説明は以下の順序で行う。
　１．第１の実施の形態（Headerの位置が特定済みである場合）
　２．第２の実施の形態（Headerの位置が特定されていない場合）
　３．第３の実施の形態（Header処理の切り替えの例）
　４．変形例
＜第１の実施の形態＞
　図５は、本技術の一実施形態に係る受信装置に設けられるHeader処理部の構成例を示す図である。
　受信装置には、DVB-C2規格の信号を受信し、復調を行う復調部、誤り訂正を行う誤り訂正部などが設けられる。図５のHeader処理部１０１は、復調部の後段であって、誤り訂正部の前段の位置に設けられる。
　Header処理部１０１に対しては、復調部から出力されたHeader部分のQPSK symbolと、各QPSK symbolの受信状態を表す、ビット幅がkの情報が入力される。QPSK symbolの受信状態は例えばCSI(Channel State Information)により表される。Header処理部１０１に入力されるQPSK symbolは、送信側の装置において、送信対象のHeader部分の信号をコピーして上側のブランチと下側のブランチの信号に分け、マップを行うことによって生成された信号である。
　Header処理部１０１においては、Headerを構成するsymbolのデマッパに硬判定のデマッパが用いられる。所要CNRが10dB程度であるときには、硬判定のデマッパでも、送信側におけるマップ前の情報を正しく取得することが可能である。なお、DVB-C2規格で使用される変調方式と符号化率の組み合わせのうち、所要CNR(Carrier Power to Noise Power Ratio)が最も低いのは変調方式が16QAM、符号化率が4/5の組み合わせのときである。
　硬判定のデマッパ後、上側のブランチのビットと、下側のブランチのビットのうちのいずれのビットをRMデコードの対象とするのかが受信状態に基づいて選択される。symbolのデマッパに硬判定のデマッパを用い、受信状態に基づいてブランチの選択を行うことにより、性能を落とすこと無く、回路規模を小さくすることが可能になる。
　Headerの位置が特定済みであるものとする。すなわち、Header処理部１０１において処理対象となるHeaderは、Preamble Header、または、位置が特定された後のFECFrame Headerである。Preamble Headerの位置は、上述したように絶対周波数から特定することが可能である。また、FECFrame Headerの位置は、後述するようにして各ビットを比較することで特定される。
　図５のコントローラ１２１は、例えば復調部から入力される、処理対象とするHeaderの入力タイミングを表す入力スタートフラグと、入力イネーブル信号に基づいて制御信号（EN）、選択信号を生成する。
　コントローラ１２１は、フリップフロップ１２２，１４１の制御信号である信号uen0、フリップフロップ１２３，１４２の制御信号である信号uen1を生成する。また、コントローラ１２１は、フリップフロップ１２４，１４４の制御信号である信号len0、フリップフロップ１２５，１４５の制御信号である信号len1を生成する。コントローラ１２１は、セレクタ１２６，１４６の選択信号である信号lselを生成し、フリップフロップ１５１－０乃至１５１－３０の制御信号である信号denを生成する。
　QPSKデマッパ１１１は、順番に入力されるHeader部分の32個のQPSK symbolを受信し、QPSK symbolに対して硬判定のデマップを行う。QPSKデマッパ１１１は、硬判定のデマップによって得られたビットを上側のブランチと下側のブランチに分け、出力する。QPSKデマッパ１１１の出力のビット幅は1となる。
　QPSKデマッパ１１１の出力の上側のブランチにおいて、ENつきのフリップフロップであるフリップフロップ１２２，１２３は、それぞれ、コントローラ１２１により生成された信号uen0，uen1に従って、QPSKデマッパ１１１の出力を遅延させる。フリップフロップ１２３により遅延されたQPSKデマッパ１１１の出力はセレクタ１１４に供給される。
　QPSKデマッパ１１１の出力の下側のブランチにおいて、デスクランブル処理部１１２は、QPSKデマッパ１１１から供給されたビットと、規格で定められた、送信側で用いられた系列と同一の32ビットの系列との排他的論理和演算を行い、演算結果を出力する。
　デスクランブル処理部１１２から出力された各ビットはセレクタ１２６に供給されるとともに、フリップフロップ１２４，１２５に供給される。フリップフロップ１２４，１２５は、デスクランブル処理部１１２の出力を記憶し、それぞれ、コントローラ１２１により生成された信号len0，len1に従ってセレクタ１２６に出力する。
　セレクタ１２６は、コントローラ１２１により生成された信号lselが0のときデスクランブル処理部１１２の出力を選択し、信号lselが1のときフリップフロップ１２４の出力を選択し、信号lselが2のときフリップフロップ１２５の出力を選択する。セレクタ１２６により選択されたビットは、下側のブランチのビットとしてセレクタ１１４に供給される。
　デスクランブル処理部１１２から出力された各ビットを出力順にbit30, bit31, bit0, bit1, bit2, ・・・, bit29とすると、セレクタ１２６からは、bit0, bit1, bit2, ・・・, bit31の順に出力される。セレクタ１２６から１番目のビットのbit0が出力されるタイミングと、フリップフロップ１２３から３番目のビットのbit0が出力されるタイミングは同じタイミングになる。
　一方、受信状態を表す情報は上側のブランチと下側のブランチに分けられ、上側のブランチを構成するフリップフロップ１４１と、下側のブランチを構成するフリップフロップ１４４，１４５、およびセレクタ１４６に入力される。
　受信状態を表す情報の上側のブランチにおいて、ENつきのフリップフロップであるフリップフロップ１４１，１４２は、それぞれ、コントローラ１２１により生成された信号uen0，uen1に従って、受信状態を表す情報を遅延させる。フリップフロップ１４２により遅延された受信状態を表す情報は比較部１４３に供給される。
　受信状態を表す情報の下側のブランチにおいて、フリップフロップ１４４，１４５は、受信状態を表す情報を記憶し、それぞれ、コントローラ１２１により生成された信号len0，len1に従ってセレクタ１４６に出力する。
　セレクタ１４６は、コントローラ１２１により生成された信号lselが0のとき、外部から入力された受信状態を表す情報を選択し、信号lselが1のときフリップフロップ１４４の出力を選択し、信号lselが2のときフリップフロップ１４５の出力を選択する。セレクタ１４６により選択された受信状態を表す情報は、下側のブランチの受信状態を表す情報として比較部１４３に供給される。
　入力された受信状態を表す情報を入力順にstate30, state31, state0, state1, state2, ・・・, state29とすると、セレクタ１４６からは、state0, state1, state2, ・・・, state31の順に出力される。セレクタ１４６から１番目の受信状態を表す情報であるstate0が出力されるタイミングと、フリップフロップ１４２から３番目の受信状態を表す情報であるstate0が出力されるタイミングは同じタイミングになる。
　比較部１４３は、フリップフロップ１４２の出力である上側のブランチの受信状態を表す情報と、セレクタ１４６の出力である下側のブランチの受信状態を表す情報とを比較する。比較部１４３は、上側のブランチの受信状態を表す情報の方が大きい場合（上側のブランチの方が受信状態がよい場合）、1の値を出力し、それ以外の場合、0の値を出力する。
　セレクタ１１４は、フリップフロップ１２３の出力とセレクタ１２６の出力のうちのいずれかを比較部１４３から出力された値に基づいて選択する。
　セレクタ１１４は、比較部１４３から1の値が供給された場合、すなわち上側のブランチの方が受信状態がよい場合、フリップフロップ１２３の出力を選択する。また、セレクタ１１４は、比較部１４３から0の値が供給された場合、すなわち下側のブランチの方が受信状態がよい場合、セレクタ１２６の出力を選択する。
　セレクタ１１４の出力は、symbol31としてRMデコーダ１１５に供給されるとともに、31個のENつきのフリップフロップであるフリップフロップ１５１－０乃至１５１－３０に順次記憶される。フリップフロップ１５１－０乃至１５１－３０に記憶されたセレクタ１１４の出力は、コントローラ１２１により生成された信号denに従って、それぞれ、symbol0乃至symbol30としてRMデコーダ１１５に出力される。
　RMデコーダ１１５は、31個のフリップフロップであるフリップフロップ１５１－０乃至１５１－３０の出力と、セレクタ１１４の出力との32symbol分の情報に対してRM復号を行い、16ビットのsignallingデータを出力する。
　symbolのデマッパに硬判定のデマッパを用い、デマッパの出力を1ビットとすることにより、軟判定のデマッパを用いる場合に較べてフリップフロップの数を減らすことが可能になる。また、RMデコーダ１１５に対する入力を1ビットにすることができ、ビット演算のみでRMデコーダ１１５を構成することが可能になる。
　硬判定のデマッパの出力を上側のブランチと下側のブランチに分け、ビット毎に、受信状態がよい方を選択することにより、Implementation Guidelineの合成部（図４の合成部３４）を用いた場合と同程度の復号エラーの発生確率を実現することができる。
＜第２の実施の形態＞
［Header処理部における処理の概念について］
　図５のHeader処理部１０１において処理を行うためにはHeaderの位置が特定されている必要がある。処理対象とするHeaderがFECFrame Headerである場合、同期が捕捉されるまでは、FECFrame Headerの位置が特定されていない状態となる。
　FECFrame Headerの位置が特定されていない状態において、上述したようにしてsymbolのデマッパに硬判定のデマッパを用い、上側のブランチのビットと下側のブランチのビットの受信状態を比較してビットの選択を行う場合を考える。
　この場合、図６のＡに示すように、下側のブランチの１番目のビットであるbit30と２番目のビットであるbit31の受信状態をそれぞれ31ビット分ずつ遅延させ、上側のブランチと下側のブランチの32ビットの受信状態をビット毎に比較する必要がある。このような処理を行った場合、受信状態を表す情報を遅延させるためのフリップフロップまたはメモリの量が膨大になってしまう。
　受信状態の比較を、図６のＢに示すように下側のブランチの１番目と２番目のビットを対象として行わずに、cyclic shiftのための大きな遅延が不要なbit1～29の30ビットだけを対象として行うことにより、そのようなことを防ぐことが可能になる。
　bit1～29については、上側のブランチと下側のブランチの各ビットの受信状態が比較され、受信状態のよい方が復号対象として選択される。また、bit30，bit31については、図６のＢに円で囲んで示すように、受信状態を比較することなく、上側のブランチのbit30，bit31が復号対象として選択される。下側のブランチのbit30，bit31は、送信側で行われたcyclic shiftの順番と逆順でcyclic shiftを行った場合に先頭から2ビットの範囲にあり、上側のブランチのbit30，bit31と受信状態を比較しようとしたときに遅延が大きくなるビットである。
［Header処理部の構成例］
　図７は、FECFrame Headerの位置が特定されていない場合において、図６のＢに示すようにして受信状態の比較を行い、復号対象とするビットを選択するHeader処理部の構成例を示す図である。
　図７のHeader処理部１０２が処理対象とするHeaderはFECFrame Headerであり、Headerの変調方式としてQPSKが選択されているものとする。Header処理部１０２に対しては、前段の復調部から出力されたQPSK symbolと、各QPSK symbolの受信状態を表す、ビット幅がkの情報が入力される。入力イネーブル信号として復調部から入力された信号denもHeader処理部１０２に入力される。
　QPSKデマッパ２１１は、順番に入力される32個のQPSK symbolを受信し、QPSK symbolに対して硬判定のデマップを行う。QPSKデマッパ２１１は、硬判定のデマップによって得られたビットを上側のブランチと下側のブランチに分け、出力する。QPSKデマッパ２１１の出力のビット幅は1となる。
　QPSKデマッパ２１１の出力の上側のブランチにおいて、QPSKデマッパ２１１の出力は、ubit31として同期検出部２１４とRMデコーダ２１５に供給されるとともに、31個のENつきのフリップフロップであるフリップフロップ２３１－０乃至２３１－３０に順次記憶される。フリップフロップ２３１－０乃至２３１－３０に記憶されたQPSKデマッパ２１１の出力は、信号denに従って、それぞれ、ubit0乃至ubit30として同期検出部２１４に出力される。
　また、フリップフロップ２３１－０乃至２３１－３０に記憶されたQPSKデマッパ２１１の出力のうち、フリップフロップ２３１－３０に記憶されたQPSKデマッパ２１１の出力はubit30としてRMデコーダ２１５に直接出力される。上述したように、Header処理部１０２においては、bit1～29までは、上側のブランチと下側のブランチの各ビットの受信状態を比較し、受信状態のよい方を復号対象として選択するが、bit30，bit31については、受信状態を比較することなく、上側のブランチのbit30，bit31が復号対象として選択される。
　フリップフロップ２３１－０乃至２３１－２９に記憶されたQPSKデマッパ２１１の出力は、ubit0乃至ubit29として、RMデコーダ２１５の前段に設けられたセレクタ２５１－０乃至２５１－２９にそれぞれ出力される。
　QPSKデマッパ２１１の出力の下側のブランチにおいて、QPSKデマッパ２１１の出力は、lbit31としてデスクランブル処理部２１２に供給されるとともに、31個のENつきのフリップフロップであるフリップフロップ２４１－０乃至２４１－３０に順次記憶される。フリップフロップ２４１－０乃至２４１－３０に記憶されたQPSKデマッパ２１１の出力は、信号denに従って、それぞれ、lbit0乃至lbit30としてデスクランブル処理部２１２に出力される。
　デスクランブル処理部２１２は、QPSKデマッパ２１１から供給されたlbit31、およびフリップフロップ２４１－０乃至２４１－３０から供給されたlbit0乃至lbit30の32ビットと、規格で定められた、送信側で用いられた系列と同一の32ビットの系列との排他的論理和演算を行い、演算結果を出力する。
　cyclic shift部２１３は、デスクランブル処理部２１２から出力された32ビットに対して、送信側において行われたcyclic shiftの順番と逆順でcyclic shiftを行う。cyclic shift部２１３は、cyclic shiftを行うことによって得られたlbit0乃至lbit31の32ビットを、同期検出部２１４と、RMデコーダ２１５の前段に設けられたセレクタ２５１－０乃至２５１－２９に出力する。
　同期検出部２１４は、上側のブランチのubit0乃至ubit31の系列と、下側のブランチのlbit0乃至lbit31の系列とのマッチングを行い、２つの系列が同一であるかどうかを判定する。ubit0乃至ubit31の32ビットの系列とlbit0乃至lbit31の32ビットの系列とは、それらのビットが、FECFrame Headerのsymbolに対して硬判定のデマップを行って得られたものである場合には、外乱があるときを除いて同一の系列になる。
　同期検出部２１４は、例えば所定の数以上のビットが同じビットである場合、FECFrame Headerを検出したことを表す同期信号syncを出力する。これにより、FECFrame Headerの位置が特定された状態となり、図５のHeader処理部１０１においてHeader部分のsymbolの処理を行うことが可能になる。
　一方、受信状態を表す情報は、比較部２６１に供給されるとともに、ENつきのフリップフロップであるフリップフロップ２６２に供給される。フリップフロップ２６２と、フリップフロップ２６２の後段のフリップフロップ２６３は、それぞれ、信号denに従って、受信状態を表す情報を遅延させ、出力する。フリップフロップ２６３の出力は比較部２６１に供給される。
　入力された受信状態を表す情報を入力順にstate30, state31, state0, state1, state2, ・・・, state29とすると、比較部２６１に対して外部からstate0が直接入力されるタイミングと、フリップフロップ２６３からstate0が入力されるタイミングは同じタイミングになる。
　比較部２６１は、外部から直接供給された受信状態を表す情報と、フリップフロップ２６３から供給された受信状態を表す情報とを比較する。比較部２６１は、外部から直接供給された受信状態を表す情報の方が大きい場合（下側のブランチの方が受信状態がよい場合）、1の値を出力する。
　比較部２６１の出力は、30個のENつきのフリップフロップであるフリップフロップ２７１－０乃至２７１－２９に順次記憶される。フリップフロップ２７１－０乃至２７１－２９に記憶された比較部２６１の出力は、信号denに従って、それぞれ、信号lsel0乃至lsel29としてセレクタ２５１－０乃至２５１－２９に出力される。
　セレクタ２５１－０は、フリップフロップ２７１－０から供給された信号lsel0が1の値を表す場合、下側のブランチのcyclic shift部２１３から供給された32ビットのうちの0番目のビットを選択する。一方、セレクタ２５１－０は、信号lsel0が0の値を表す場合、上側のブランチのフリップフロップ２３１－０から供給されたubit0を選択する。
　また、セレクタ２５１－１は、フリップフロップ２７１－１から供給された信号lsel1が1の値を表す場合、下側のブランチのcyclic shift部２１３から供給された32ビットのうちの1番目のビットを選択する。一方、セレクタ２５１－１は、信号lsel1が0の値を表す場合、上側のブランチのフリップフロップ２３１－１から供給されたubit1を選択する。
　セレクタ２５１－２乃至２５１－２９も同様に、それぞれ、cyclic shift部２１３から供給された32ビットのうちの対応するビットと、上側のブランチのフリップフロップから供給されたビットのうちのいずれかを、フリップフロップ２７１－２乃至２７１－２９から供給された信号に基づいて選択する。
　RMデコーダ２１５は、セレクタ２５１－０乃至２５１－２９の出力である30ビットと、上側のブランチの出力であるubit30，ubit31との合計32ビットの情報に対してRM復号を行い、16ビットのsignallingデータを出力する。
　以上のように、FECFrame Headerの位置を特定する前、上側のブランチと下側のブランチの全ビットの受信状態を比較するのではなく、大きな遅延が不要な、32ビットのうちの30ビットについてだけ受信状態を比較することにより、回路規模を抑えることができる。
　また、symbolのデマップに硬判定のデマップを用い、1番目から30番目のビットについては、上側のブランチと下側のブランチのビットのうちの受信状態のよい方のビットを選択することができる。
＜第３の実施の形態＞
　図８は、図５のHeader処理部１０１と図７のHeader処理部１０２を有する受信装置の構成例を示す図である。
　受信装置は、Header処理部１０１、Header処理部１０２、復調部３０１、および制御部３０２から構成される。DVB-C2規格のOFDM信号は復調部３０１に入力される。
　復調部３０１は、DVB-C2規格のOFDM信号に対して、復調や等化などの復調処理を行い、復調処理によって得られたsymbolの信号や、各シンボルの受信状態を表す情報をHeader処理部１０１とHeader処理部１０２に出力する。入力イネーブル信号などの信号も復調部３０１からHeader処理部１０１とHeader処理部１０２に適宜出力される。
　Header処理部１０１は、制御部３０２による制御に従って、同期捕捉後（Headerの位置の特定後）、図５を参照して説明したようにしてHeader部分のsymbolの処理を行い、16ビットのsignallingを出力する。Header処理部１０１において処理対象となるHeaderは、Preamble Header、または、位置が特定された後のFECFrame Headerである。
　Header処理部１０２は、制御部３０２による制御に従って、同期捕捉前（Headerの位置の特定前）、図７を参照して説明したようにしてsymbolの処理を行い、16ビットのsignallingを出力する。Header処理部１０２において処理対象となるHeaderは、位置が特定される前のFECFrame Headerである。Header処理部１０２は、FECFrame Headerの位置を特定し、同期を捕捉した場合、同期信号syncを制御部３０２に出力する。
　制御部３０２は、Header処理部１０１とHeader処理部１０２を制御し、復調部３０１から出力されたsymbolの処理を行わせる。
　ここで、図９のフローチャートを参照して、制御部３０２の処理について説明する。図９の処理は、例えばDVB-C2規格のOFDM信号の受信が開始されたときに行われる。
　ステップＳ１において、制御部３０２は、Headerの位置を特定したか否かを判定する。Headerの位置を特定していないとステップＳ１において判定した場合、ステップＳ２において、制御部３０２は、復調部３０１から出力された信号の処理をHeader処理部１０２に行わせる。例えば処理対象となるHeaderがFECFrame Headerである場合、復調部３０１から出力された信号の処理がHeader処理部１０２により行われることになる。
　一方、Headerの位置を特定したとステップＳ１において判定した場合、ステップＳ３において、制御部３０２は、復調部３０１から出力された信号の処理をHeader処理部１０１に行わせる。処理対象となるHeaderがPreamble Headerであり、誤り訂正部などから供給されたL1情報に基づいてPreamble Headerの位置が特定された場合、復調部３０１から出力された信号の処理がHeader処理部１０１により行われることになる。
　FECFrame Headerを構成するsymbolの処理を行うことによってHeader処理部１０２により同期が捕捉された場合も同様に、制御部３０２は、ステップＳ３において復調部３０１から出力された信号の処理をHeader処理部１０１に行わせる。FECFrame Headerの位置が一度特定された場合、それ以降のFECFrame Headerの処理はHeader処理部１０１により行われる。
　以上のように、Header処理部１０１とHeader処理部１０２を切り替えて用いることにより、処理対象がPreamble HeaderとFECFrame Headerのいずれの場合であっても、symbolのデマップに硬判定を用いつつ、受信性能を確保することが可能になる。
＜変形例＞
　図７においては、受信性能の比較を、大きな遅延が不要となる32ビットのうちの30ビットについてのみ行うものとしたが、32ビットの全てについて、上側のブランチのビットと下側のブランチのビットの受信性能の比較を行うようにしてもよい。
　図８の例においては、図５の構成を有するHeader処理部１０１と図７の構成を有するHeader処理部１０２がそれぞれ単独で設けられるものとしたが、共有できる構成については１つの構成のみを設けるようにしてもよい。
　この場合、共有して用いられる構成においては、Headerの位置の特定前、図５を参照して説明したような動作が行われ、Headerの位置の特定後、図７を参照して説明したような動作が行われる。例えば、図５のセレクタ１１４の機能と、図７のセレクタ２５１－０乃至２５１－２９の機能を１つのセレクタによって実現するようにしてもよい。
　以上においては、QPSKのマップを行うことによって生成されたシンボルの信号を受信する場合について説明したが、硬判定のデマップを行い、上側のブランチの信号と下側のブランチの信号を受信状態に基づいて選択する上述した方法は、16QAMなどの他の方式でマップを行うことによって生成されたシンボルの信号を受信する場合にも適用可能である。
［受信システムの構成例］
　図１０は、受信システムの構成例を示すブロック図である。
　図１０の受信システム３１１は、チューナ３２１、復調部３２２、信号処理部３２３、および出力部３２４から構成される。
　チューナ３２１は、地上デジタル放送、衛星デジタル放送、CATV網、インターネットなどの伝送路を介して伝送されてきた信号を受信し、復調部３２２に出力する。
　復調部３２２は、チューナ３２１から供給された信号に対して、復調処理、誤り訂正処理を含む伝送路復号処理を施し、伝送路復号処理によって得られたデータを信号処理部３２３に出力する。上述した復調部３０１が復調部３２２に含まれる。
　信号処理部３２３は、伝送路復号処理によって得られたデータに対して、伸張処理、デスクランブル処理等の信号処理を適宜施し、送信対象のデータを取得する。上述したHeader処理部１０１、Header処理部１０２が信号処理部３２３に含まれる。
　信号処理部３２３による伸張処理は、画像や音声などの送信対象のデータに対して、MPEG等の所定の方式を用いて送信側において圧縮が施されている場合に行われる。また、デスクランブル処理は、送信対象のデータに対して送信側においてスクランブルが施されている場合に行われる。信号処理部３２３は、信号処理を適宜施すことによって得られた送信対象のデータを出力部３２４に出力する。
　出力部３２４は、信号処理部３２３から供給されたデータに基づいて画像を表示させる場合、信号処理部３２３から供給されたデータに対してD/A変換等の処理を施す。出力部３２４は、D/A変換等の処理を施すことによって得られた画像信号を受信システム３１１に設けられたディスプレイ、または受信システム３１１の外部のディスプレイに出力し、画像を表示させる。
　また、出力部３２４は、信号処理部３２３から供給されたデータを記録媒体に記録させる場合、信号処理部３２３から供給されたデータを受信システム３１１の内部の記録媒体、または外部の記録媒体に出力し、記録させる。記録媒体は、ハードディスク、フラッシュメモリ、光ディスクなどより構成される。外部の記録媒体は、受信システム３１１の外付けの記録媒体だけでなく、ネットワークを介して接続される記録媒体であってもよい。
　以上のような構成を有する受信システム３１１は、IC(Integrated Circuit)チップ等のハードウェアにより構成されるようにしてもよいし、複数のICチップが配設されることによって構成されるボード等の部品や、その部品を含む独立した装置から構成されるようにしてもよい。
　チューナ３２１、復調部３２２、信号処理部３２３、および出力部３２４は、それぞれ、１つの独立したハードウェア、又はソフトウェアモジュールとして構成することが可能である。また、チューナ３２１、復調部３２２、信号処理部３２３、および出力部３２４のうちの２つ以上の組み合わせが１つの独立したハードウェア、又はソフトウェアモジュールとして構成されるようにしてもよい。例えば、チューナ３２１と復調部３２２が１つのハードウェア等により構成され、信号処理部３２３と出力部３２４が１つのハードウェア等により構成されるようにすることも可能である。
　受信システム３１１は、例えば、デジタル放送としてのテレビジョン放送を受信するTVや、ラジオ放送を受信するラジオ受信機、テレビジョン放送を録画するレコーダ機器等に適用することができる。
［コンピュータの構成例］
　上述した一連の処理は、ハードウェアにより実行することもできるし、ソフトウェアにより実行することもできる。一連の処理をソフトウェアにより実行する場合には、そのソフトウェアを構成するプログラムが、専用のハードウェアに組み込まれているコンピュータ、または汎用のパーソナルコンピュータなどに、プログラム記録媒体からインストールされる。
　図１１は、上述した一連の処理をプログラムにより実行するコンピュータのハードウェアの構成例を示すブロック図である。
　CPU(Central Processing Unit)３５１、ROM(Read Only Memory)３５２、RAM(Random Access Memory)３５３は、バス３５４により相互に接続されている。
　バス３５４には、さらに、入出力インタフェース３５５が接続されている。入出力インタフェース３５５には、キーボード、マウスなどよりなる入力部３５６、ディスプレイ、スピーカなどよりなる出力部３５７が接続される。また、入出力インタフェース３５５には、ハードディスクや不揮発性のメモリなどよりなる記憶部３５８、ネットワークインタフェースなどよりなる通信部３５９、リムーバブルメディア３６１を駆動するドライブ３６０が接続される。
　以上のように構成されるコンピュータでは、CPU３５１が、例えば、記憶部３５８に記憶されているプログラムを入出力インタフェース３５５及びバス３５４を介してRAM３５３にロードして実行することにより、上述した一連の処理が行われる。
　CPU３５１が実行するプログラムは、例えばリムーバブルメディア３６１に記録して、あるいは、ローカルエリアネットワーク、インターネット、デジタル放送といった、有線または無線の伝送媒体を介して提供され、記憶部３５８にインストールされる。
　なお、コンピュータが実行するプログラムは、本明細書で説明する順序に沿って時系列に処理が行われるプログラムであっても良いし、並列に、あるいは呼び出しが行われたとき等の必要なタイミングで処理が行われるプログラムであっても良い。
　本技術の実施の形態は、上述した実施の形態に限定されるものではなく、本技術の要旨を逸脱しない範囲において種々の変更が可能である。
［構成の組み合わせ例］
　本技術は、以下のような構成をとることもできる。
（１）
　同一の送信対象の情報を表す第１のブランチの信号と第２のブランチの信号にマップを行うことによって生成されたシンボル信号を受信し、前記シンボル信号のデマップを硬判定により行うデマップ部と、
　前記デマップによって得られた前記第１のブランチの信号と前記第２のブランチの信号のうちの一方の信号を受信状態に従って選択する選択部と、
　前記一方の信号に基づいて前記送信対象の情報を復号する復号部と
　を備える受信装置。
（２）
　前記選択部は、前記シンボル信号の受信状態を表す情報に基づいて、前記第１のブランチの信号と前記第２のブランチの信号のうちの受信状態のよい方の信号を選択する
　前記（１）に記載の受信装置。
（３）
　前記シンボル信号は、DVB-C2規格におけるFECFrame HeaderまたはPreamble Headerの信号である
　前記（１）または（２）に記載の受信装置。
（４）
　前記シンボル信号の送信装置においては前記第２のブランチの信号に対して巡回シフトが行われており、
　前記デマップによって得られた前記第２のブランチの信号に対して、前記送信装置による巡回シフトの順番と逆順で巡回シフトを行う巡回シフト部をさらに備え、
　前記選択部は、前記デマップによって得られた前記第２のブランチの信号により表される複数のビットのうち、前記巡回シフト部による巡回シフト後の並びで先頭から所定の範囲にあるビットを除く所定のビットを表す前記第２のブランチの信号と、前記所定のビットを表す前記第１のブランチの信号とを対象として、前記一方の信号の選択を行う
　前記（１）乃至（３）のいずれかに記載の受信装置。
（５）
　前記選択部は、前記所定の範囲にあるビットを表す前記一方の信号として、前記第１のブランチの信号を選択する
　前記（４）に記載の受信装置。
（６）
　前記シンボル信号は、DVB-C2規格におけるFECFrame Headerの信号であり、
　前記選択部は、
　　前記FECFrame Headerの位置が特定される前、前記所定のビットを表す前記第１のブランチの信号と前記第２のブランチの信号とを対象として前記一方の信号を選択し、
　　前記FECFrame Headerの位置が特定された後、前記複数のビット全体を表す前記第１のブランチの信号と前記第２のブランチの信号とを対象として前記一方の信号を選択する
　前記（４）または（５）に記載の受信装置。
（７）
　同一の送信対象の情報を表す第１のブランチの信号と第２のブランチの信号にマップを行うことによって生成されたシンボル信号を受信し、前記シンボル信号のデマップを硬判定により行い、
　前記デマップによって得られた前記第１のブランチの信号と前記第２のブランチの信号のうちの一方の信号を受信状態に従って選択し、
　前記一方の信号に基づいて前記送信対象の情報を復号する
　ステップを含む受信方法。
（８）
　同一の送信対象の情報を表す第１のブランチの信号と第２のブランチの信号にマップを行うことによって生成されたシンボル信号を受信し、前記シンボル信号のデマップを硬判定により行い、
　前記デマップによって得られた前記第１のブランチの信号と前記第２のブランチの信号のうちの一方の信号を受信状態に従って選択し、
　前記一方の信号に基づいて前記送信対象の情報を復号する
　ステップを含む処理をコンピュータに実行させるプログラム。
（９）
　伝送路を介して送信されてきた信号を受信する受信部と、
　前記受信部により受信された受信信号の復調処理を行う復調部と、
　前記復調部により復調されたデータに信号処理を施し、送信対象のデータを取得する信号処理部と、
　前記信号処理部により取得された前記送信対象のデータを出力する出力部と
　を備え、
　前記信号処理部は、
　　同一の送信対象の情報を表す第１のブランチの信号と第２のブランチの信号にマップを行うことによって生成されたシンボル信号を受信し、前記シンボル信号のデマップを硬判定により行うデマップ部と、
　　前記デマップによって得られた前記第１のブランチの信号と前記第２のブランチの信号のうちの一方の信号を受信状態に従って選択する選択部と、
　　前記一方の信号に基づいて前記送信対象の情報を復号する復号部と
　を備える
　受信システム。
　１０１，１０２　Header処理部，　１１１　QPSKデマッパ，　１１２　デスクランブル処理部，　１１４　セレクタ，　１１５　RMデコーダ，　１２１　コントローラ，　１２２乃至１２５　フリップフロップ，　１４１，１４２　フリップフロップ，　１４３　比較部，　１４４，１４５　フリップフロップ，　１４６　セレクタ，　１５１－０乃至１５１－３０　フリップフロップ

Claims (9)

  1. 　同一の送信対象の情報を表す第１のブランチの信号と第２のブランチの信号にマップを行うことによって生成されたシンボル信号を受信し、前記シンボル信号のデマップを硬判定により行うデマップ部と、
    　前記デマップによって得られた前記第１のブランチの信号と前記第２のブランチの信号のうちの一方の信号を受信状態に従って選択する選択部と、
    　前記一方の信号に基づいて前記送信対象の情報を復号する復号部と
    　を備える受信装置。
  2. 　前記選択部は、前記シンボル信号の受信状態を表す情報に基づいて、前記第１のブランチの信号と前記第２のブランチの信号のうちの受信状態のよい方の信号を選択する
    　請求項１に記載の受信装置。
  3. 　前記シンボル信号は、DVB-C2規格におけるFECFrame HeaderまたはPreamble Headerの信号である
    　請求項１に記載の受信装置。
  4. 　前記シンボル信号の送信装置においては前記第２のブランチの信号に対して巡回シフトが行われており、
    　前記デマップによって得られた前記第２のブランチの信号に対して、前記送信装置による巡回シフトの順番と逆順で巡回シフトを行う巡回シフト部をさらに備え、
    　前記選択部は、前記デマップによって得られた前記第２のブランチの信号により表される複数のビットのうち、前記巡回シフト部による巡回シフト後の並びで先頭から所定の範囲にあるビットを除く所定のビットを表す前記第２のブランチの信号と、前記所定のビットを表す前記第１のブランチの信号とを対象として、前記一方の信号の選択を行う
    　請求項１に記載の受信装置。
  5. 　前記選択部は、前記所定の範囲にあるビットを表す前記一方の信号として、前記第１のブランチの信号を選択する
    　請求項４に記載の受信装置。
  6. 　前記シンボル信号は、DVB-C2規格におけるFECFrame Headerの信号であり、
    　前記選択部は、
    　　前記FECFrame Headerの位置が特定される前、前記所定のビットを表す前記第１のブランチの信号と前記第２のブランチの信号とを対象として前記一方の信号を選択し、
    　　前記FECFrame Headerの位置が特定された後、前記複数のビット全体を表す前記第１のブランチの信号と前記第２のブランチの信号とを対象として前記一方の信号を選択する
    　請求項４に記載の受信装置。
  7. 　同一の送信対象の情報を表す第１のブランチの信号と第２のブランチの信号にマップを行うことによって生成されたシンボル信号を受信し、前記シンボル信号のデマップを硬判定により行い、
    　前記デマップによって得られた前記第１のブランチの信号と前記第２のブランチの信号のうちの一方の信号を受信状態に従って選択し、
    　前記一方の信号に基づいて前記送信対象の情報を復号する
    　ステップを含む受信方法。
  8. 　同一の送信対象の情報を表す第１のブランチの信号と第２のブランチの信号にマップを行うことによって生成されたシンボル信号を受信し、前記シンボル信号のデマップを硬判定により行い、
    　前記デマップによって得られた前記第１のブランチの信号と前記第２のブランチの信号のうちの一方の信号を受信状態に従って選択し、
    　前記一方の信号に基づいて前記送信対象の情報を復号する
    　ステップを含む処理をコンピュータに実行させるプログラム。
  9. 　伝送路を介して送信されてきた信号を受信する受信部と、
    　前記受信部により受信された受信信号の復調処理を行う復調部と、
    　前記復調部により復調されたデータに信号処理を施し、送信対象のデータを取得する信号処理部と、
    　前記信号処理部により取得された前記送信対象のデータを出力する出力部と
    　を備え、
    　前記信号処理部は、
    　　同一の送信対象の情報を表す第１のブランチの信号と第２のブランチの信号にマップを行うことによって生成されたシンボル信号を受信し、前記シンボル信号のデマップを硬判定により行うデマップ部と、
    　　前記デマップによって得られた前記第１のブランチの信号と前記第２のブランチの信号のうちの一方の信号を受信状態に従って選択する選択部と、
    　　前記一方の信号に基づいて前記送信対象の情報を復号する復号部と
    　を備える
    　受信システム。
PCT/JP2012/059841 2011-04-22 2012-04-11 受信装置、受信方法、プログラム、および受信システム WO2012144381A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US14/005,593 US9118865B2 (en) 2011-04-22 2012-04-11 Receiving device, receiving method, program, and receiving system

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011-095687 2011-04-22
JP2011095687A JP5732997B2 (ja) 2011-04-22 2011-04-22 受信装置、受信方法、プログラム、および受信システム

Publications (1)

Publication Number Publication Date
WO2012144381A1 true WO2012144381A1 (ja) 2012-10-26

Family

ID=47041492

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2012/059841 WO2012144381A1 (ja) 2011-04-22 2012-04-11 受信装置、受信方法、プログラム、および受信システム

Country Status (3)

Country Link
US (1) US9118865B2 (ja)
JP (1) JP5732997B2 (ja)
WO (1) WO2012144381A1 (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006173724A (ja) * 2004-12-13 2006-06-29 Nagaoka Univ Of Technology トレリス又はターボトレリス符号化変調方式における復号方法及び復号装置
WO2007037008A1 (ja) * 2005-09-29 2007-04-05 Fujitsu Limited 送受信装置及び送受信方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5852630A (en) * 1997-07-17 1998-12-22 Globespan Semiconductor, Inc. Method and apparatus for a RADSL transceiver warm start activation procedure with precoding
US7131055B2 (en) * 2003-02-25 2006-10-31 Intel Corporation Fast bit-parallel Viterbi decoder add-compare-select circuit
TWI278220B (en) * 2005-09-28 2007-04-01 Sunplus Technology Co Ltd Diversity receiver
US8203929B2 (en) * 2008-10-09 2012-06-19 Sony Corporation Frame and data pattern structure for multi-carrier systems
KR101518346B1 (ko) * 2008-10-20 2015-05-08 삼성전자주식회사 직교주파수분할다중 시스템에서 프리엠블 송수신 장치 및 방법
US8234556B2 (en) * 2008-12-30 2012-07-31 Intel Corporation Broadcast receiver and method for optimizing a scale factor for a log-likelihood mapper
AU2009341664B2 (en) * 2009-03-03 2014-03-20 Lg Electronics Inc. Apparatus for transmitting and receiving a signal and method of transmitting and receiving a signal
CN102484559B (zh) * 2009-06-29 2015-02-11 汤姆逊许可证公司 用于健壮和高效的fec帧报头恢复的方法和装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006173724A (ja) * 2004-12-13 2006-06-29 Nagaoka Univ Of Technology トレリス又はターボトレリス符号化変調方式における復号方法及び復号装置
WO2007037008A1 (ja) * 2005-09-29 2007-04-05 Fujitsu Limited 送受信装置及び送受信方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
"Digital Video Broadcasting (DVB); Frame structure channel coding and modulation for a second generation digital transmission system for cable systems (DVB-C2)", DVB BLUEBOOK A138, June 2010 (2010-06-01), pages 46 - 47 *

Also Published As

Publication number Publication date
US20140009684A1 (en) 2014-01-09
US9118865B2 (en) 2015-08-25
JP5732997B2 (ja) 2015-06-10
JP2012227847A (ja) 2012-11-15

Similar Documents

Publication Publication Date Title
CN1116809A (zh) Hdtv接收机中的具有带通相位跟踪器的数字vsb检测器
JPH05327807A (ja) 伝送装置
US11190288B2 (en) Broadcast system
US6614490B2 (en) Digital television receiver and timing recovering apparatus and method therefor
TWI487372B (zh) 掃描頻道之裝置及方法、類比及數位電視接收器、以及電腦可讀取媒體
US8761279B2 (en) Reception apparatus and method, demodulation apparatus and method, and program
US7995147B2 (en) Apparatus and method for compensating for varying adjacent channel conditions
JP5732997B2 (ja) 受信装置、受信方法、プログラム、および受信システム
US6188441B1 (en) Detection of PN sequences accompanying VSB signal to control operating mode of QAM/VSB DTV signal receiver
KR101092545B1 (ko) 단일 및 다수 반송파 변조 신호 수신이 가능한 디지털 멀티미디어 신호 수신기 및 수신 방법
US6480237B1 (en) Vestigial sideband mode detection apparatus in digital television receiver
US6519304B1 (en) Circuitry operative on selected symbol slicing results for synchronizing data fields in a digital television receiver
WO2011024405A1 (ja) データ処理装置及びデータ処理方法
WO2020174851A1 (ja) 復調回路、復調方法、送信装置
US7555066B2 (en) E8-VSB reception system
JP5686241B2 (ja) 受信装置、受信方法、およびプログラム
CN113302858B (zh) 解调电路、解调方法、发送装置
US7752533B2 (en) Systems and methods for improving radio frequency signal reception
US20120044419A1 (en) Apparatus and method for transmitting/receiving broadcast data in digital broadcasting system
US20150092112A1 (en) Reception device, reception method, and program
JP3357656B2 (ja) 受信装置及び受信方法
JP3588460B2 (ja) 受信装置、受信方法
JP2011171947A (ja) 放送受信装置およびシンボル合成方法
KR20060078034A (ko) 방송 수신 장치에서 고속 네트워크 프로토콜을 이용한ｎｉｍ 제어 방법
JP2009206812A (ja) 受信装置、及び送受信方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12774537

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 14005593

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 12774537

Country of ref document: EP

Kind code of ref document: A1