JP2012227847A - 受信装置、受信方法、プログラム、および受信システム - Google Patents

Abstract

【課題】回路規模を削減することができるようにする。
【解決手段】本技術の一側面の受信装置は、同一の送信対象の情報を表す第１のブランチの信号と第２のブランチの信号にマップを行うことによって生成されたシンボル信号を受信し、前記シンボル信号のデマップを硬判定により行うデマップ部と、前記デマップによって得られた前記第１のブランチの信号と前記第２のブランチの信号のうちの一方の信号を受信状態に従って選択する選択部と、前記一方の信号に基づいて前記送信対象の情報を復号する復号部とを備える。本技術は、DVB-C2のOFDM信号を受信する受信機に適用することができる。
【選択図】図５

Description

本技術は、特に、回路規模を削減することができるようにした受信装置、受信方法、プログラム、および受信システムに関する。

欧州の第２世代のケーブルデジタル放送の規格としてDVB-C2(Digital Video Broadcasting for Cable 2)規格がある（非特許文献１）。

DVB-C2規格の伝送システムの送信側においては、同一の情報をコピーした後にマップを行うことによってHeader部分の信号が生成される。DVB-C2規格で定められるHeaderには、変調方式が異なるRobust HeaderとHigh efficiency Headerがある。

図１は、Robust Headerの生成方法を示す図である。Robust Headerの信号の生成を行う生成部には、Header部分として送信する16ビットのsignalling（情報）が入力される。

RM(32,16)エンコーダ１１は、Header部分の16ビットのsignallingに対してRM符号化を行い、32ビットのRM符号語を出力する。RM符号語はコピーされ、上側のブランチ（upper Branch）と下側のブランチ（lower Branch）に分けられる。

下側のブランチにおいては、RM(32,16)エンコーダ１１から出力されたRM符号語がcyclic shift部１２に入力される。cyclic shift部１２は、入力された各ビットのcyclic shift（巡回シフト）を行い、得られた各ビットを出力する。cyclic shift部１２に入力される各ビットを入力順にbit0, bit1, bit2,・・・, bit31とすると、cyclic shift部１２からは、bit30, bit31, bit0, bit1, bit2,・・・, bit29の順に出力される。

スクランブル処理部１３は、cyclic shift部１２から出力された各ビットに対して、規格で定められた32ビットの系列との排他的論理和演算を行い、演算結果を下側のブランチのRM符号語としてQPSKマッパ（mapper）１４に出力する。

QPSKマッパ１４は、上側のブランチのRM符号語と、下側のブランチのRM符号語とに基づいて、規格で定められたQPSKマップを行い、32個のQPSK symbolから構成されるRobust Headerを出力する。

図２は、High efficiency Headerの生成方法を示す図である。図２に示す構成のうち、図１の構成と対応する構成には同じ符号を付してある。High efficiency Headerの信号の生成を行う生成部には、Header部分として送信する16ビットのsignallingが入力される。

RM(32,16)エンコーダ１１は、Header部分の16ビットのsignallingに対してRM符号化を行い、32ビットのRM符号語を出力する。RM符号語はコピーされ、上側のブランチと下側のブランチに分けられる。

下側のブランチにおいては、RM(32,16)エンコーダ１１から出力されたRM符号語がcyclic shift部１２に入力される。cyclic shift部１２は、入力された各ビットのcyclic shiftを行い、得られた各ビットを出力する。cyclic shift部１２に入力される各ビットを入力順にbit0, bit1, bit2,・・・, bit31とすると、cyclic shift部１２からは、bit30, bit31, bit0, bit1, bit2,・・・, bit29の順に出力される。

スクランブル処理部１３は、cyclic shift部１２から出力された各ビットに対して、規格で定められた32ビットの系列との排他的論理和演算を行い、演算結果を下側のブランチのRM符号語として16QAMマッパ２１に出力する。

16QAMマッパ２１は、上側のブランチのRM符号語と、下側のブランチのRM符号語とに基づいて、規格で定められた16QAMマップを行い、16個の16QAM symbolから構成されるHigh efficiency Headerを出力する。

DVB-C2規格では、これらのHeaderは、Preamble Header、およびFECFrame Headerとして使われる。Preamble HeaderではRobust Headerのみが用いられ、FECFrame HeaderではRobust HeaderまたはHigh efficiency Headerが用いられる。

受信機においては、Preamble Headerの位置を絶対周波数から求めることが可能とされる。Preamble Headerの役割は、16ビットのsignallingを伝送することだけである。

一方、FECFrame Headerの位置については、絶対周波数からも、伝送制御情報であるL1 signalling part2（L1情報）からも求めることができない。FECFrame Headerの役割は、16ビットのsignallingを伝送することだけでなく、FECFrameの位置の検出にも受信機により用いられる。

図３は、Implementation Guideline（非特許文献２）に記述された受信機の構成を示す図である。図３は、Robust Headerを受信する構成を示している。

QPSKデマッパ（de-mapper）３１は、順番に入力されるHeader部分の32個のQPSK symbolを受信し、軟判定のデマップを行う。QPSKデマッパ３１は、軟判定のデマップによって得られた所定のビット幅のビットを上側のブランチと下側のブランチに分け、出力する。

下側のブランチにおいて、デスクランブル処理部３２は、QPSKデマッパ３１の出力と、規格で定められた、送信側で用いられた系列と同一の32ビットの系列との排他的論理和演算を行い、演算結果を出力する。

デスクランブル処理部３２から出力された各ビットはcyclic shift部３３に入力される。cyclic shift部３３は、入力された各ビットのcyclic shiftを、送信側で行われたcyclic shiftの順番と逆順で行い、得られた各ビットを出力する。cyclic shift部３３に入力される各ビットを入力順にbit30, bit31, bit0, bit1, bit2, ・・・, bit29とすると、cyclic shift部３３からは、bit0, bit1, bit2, ・・・, bit31の順に出力される。

合成部３４は、上側のブランチのビットと、cyclic shift部３３から供給された下側のブランチのビットとの合成を行い、合成結果を出力する。Implementation Guidelineには、軟判定のデマッパの出力を用いて合成を行うと性能が最大になることが記述されている。

RMデコーダ３５は、合成部３４の出力に対してRM復号を行い、16ビットのsignallingデータを出力する。

図４は、図３の構成の詳細を示すブロック図である。図４に示す構成のうち、図３の構成と同じ構成には同じ符号を付してある。

コントローラ４１は、フリップフロップ４２の制御信号（EN）である信号uen0、フリップフロップ４３の制御信号である信号uen1を生成する。また、コントローラ４１は、フリップフロップ４４の制御信号である信号len0、フリップフロップ４５の制御信号である信号len1を生成する。コントローラ４１は、セレクタ４６の選択信号である信号lselを生成し、フリップフロップ５１−０乃至５１−３０の制御信号である信号denを生成する。

QPSKデマッパ３１は、順番に入力されるHeader部分の32個のQPSK symbolと、それに対応する32個の受信状態を表す情報を受信し、受信状態に基づいて、QPSK symbolの軟判定のデマップを行う。QPSKデマッパ３１は、軟判定のデマップによって得られたビットを上側のブランチと下側のブランチに分け、出力する。QPSKデマッパ３１の出力のビット幅をnとする。

上側のブランチにおいて、ENつきのフリップフロップであるフリップフロップ４２，４３は、それぞれ、コントローラ４１により生成された信号uen0，uen1に従って、QPSKデマッパ３１の出力を遅延させる。フリップフロップ４３により遅延されたQPSKデマッパ３１の出力は、合成部３４に供給される。

下側のブランチにおいて、デスクランブル処理部３２は、QPSKデマッパ３１から供給されたビットと、規格で定められた、送信側で用いられた系列と同一の32ビットの系列との排他的論理和演算を行い、演算結果を出力する。

デスクランブル処理部３２から出力された各ビットはセレクタ４６に供給されるとともに、フリップフロップ４４，４５に供給される。フリップフロップ４４，４５は、デスクランブル処理部３２の出力を記憶し、それぞれ、コントローラ４１により生成された信号len0，len1に従ってセレクタ４６に出力する。

セレクタ４６は、コントローラ４１により生成された信号lselが0のときデスクランブル処理部３２の出力を選択し、信号lselが1のときフリップフロップ４４の出力を選択し、信号lselが2のときフリップフロップ４５の出力を選択する。セレクタ４６により選択されたビットは、下側のブランチのビットとして合成部３４に供給される。

デスクランブル処理部３２から出力された各ビットを出力順にbit30, bit31, bit0, bit1, bit2, ・・・, bit29とすると、セレクタ４６からは、bit0, bit1, bit2, ・・・, bit31の順に出力される。セレクタ４６から１番目のビットのbit0が出力されるタイミングと、フリップフロップ４３から３番目のビットのbit0が出力されるタイミングは同じタイミングになる。

合成部３４は、フリップフロップ４３の出力である上側のブランチのビットと、セレクタ４６の出力である下側のブランチのビットとの合成を行い、合成結果を出力する。合成部３４の出力のビット幅はn+1ビットになる。

合成部３４の出力は、symbol31としてRMデコーダ３５に供給されるとともに、31個のENつきのフリップフロップであるフリップフロップ５１−０乃至５１−３０に順次記憶される。フリップフロップ５１−０乃至５１−３０に記憶された合成部３４の出力は、コントローラ４１により生成された信号denに従って、それぞれ、symbol0乃至symbol30としてRMデコーダ３５に出力される。

RMデコーダ３５は、31個のフリップフロップであるフリップフロップ５１−０乃至５１−３０の出力と、合成部３４の出力との32symbol分の情報に対してRM復号を行い、16ビットのsignallingデータを出力する。

DVB-C2規格書 [Digital Video Broadcasting (DVB); Frame structure channel coding and modulation for a second generation digital transmission system for cable systems (DVB-C2)] DVB Document A138 DVB-C2実装ガイドライン [Digital Video Broadcasting (DVB); Implementation Guidelines for a second generation digital cable transmission system (DVB-C2)]ETSI TS 102 991 v1.1.2

図４に示す構成を用いた場合、軟判定のデマップを行うQPSKデマッパ３１の出力のビット幅に応じてフリップフロップの数が多くなる。

また、n+1ビットの入力に対して演算を行う必要があることから、RMデコーダ３５に要求される処理能力もQPSKデマッパ３１の出力のビット幅に応じて大きくなる。

本技術はこのような状況に鑑みてなされたものであり、例えば同一の情報をコピーした後にマップを行うことによって生成された信号を受信する場合において、回路規模を削減することができるようにするものである。

本技術の一側面の受信装置は、同一の送信対象の情報を表す第１のブランチの信号と第２のブランチの信号にマップを行うことによって生成されたシンボル信号を受信し、前記シンボル信号のデマップを硬判定により行うデマップ部と、前記デマップによって得られた前記第１のブランチの信号と前記第２のブランチの信号のうちの一方の信号を受信状態に従って選択する選択部と、前記一方の信号に基づいて前記送信対象の情報を復号する復号部とを備える。

前記受信装置は、１つのICチップであってもよいし、ICチップを含む部品、ICチップを含む部品から構成される装置であってもよい。

前記選択部には、前記シンボル信号の受信状態を表す情報に基づいて、前記第１のブランチの信号と前記第２のブランチの信号のうちの受信状態のよい方の信号を選択させることができる。

前記シンボル信号は、DVB-C2規格におけるFECFrame HeaderまたはPreamble Headerの信号であるようにすることができる。

前記シンボル信号の送信装置においては前記第２のブランチの信号に対して巡回シフトが行われており、前記デマップによって得られた前記第２のブランチの信号に対して、前記送信装置による巡回シフトの順番と逆順で巡回シフトを行う巡回シフト部をさらに設けることができる。この場合、前記選択部には、前記デマップによって得られた前記第２のブランチの信号により表される複数のビットのうち、前記巡回シフト部による巡回シフト後の並びで先頭から所定の範囲にあるビットを除く所定のビットを表す前記第２のブランチの信号と、前記所定のビットを表す前記第１のブランチの信号とを対象として、前記一方の信号の選択を行わせることができる。

前記選択部には、前記所定の範囲にあるビットを表す前記一方の信号として、前記第１のブランチの信号を選択させることができる。

前記シンボル信号は、DVB-C2規格におけるFECFrame Headerの信号であり、前記選択部には、前記FECFrame Headerの位置が特定される前、前記所定のビットを表す前記第１のブランチの信号と前記第２のブランチの信号とを対象として前記一方の信号を選択させ、前記FECFrame Headerの位置が特定された後、前記複数のビット全体を表す前記第１のブランチの信号と前記第２のブランチの信号とを対象として前記一方の信号を選択させることができる。

本技術の一側面においては、同一の送信対象の情報を表す第１のブランチの信号と第２のブランチの信号にマップを行うことによって生成されたシンボル信号が受信され、前記シンボル信号のデマップが硬判定により行われ、前記デマップによって得られた前記第１のブランチの信号と前記第２のブランチの信号のうちの一方の信号が受信状態に従って選択され、前記一方の信号に基づいて前記送信対象の情報が復号される。

本技術によれば、回路規模を削減することができる。

Robust Headerの生成方法を示す図である。 High efficiency Headerの生成方法を示す図である。 Implementation Guidelineに記述された受信機の構成を示す図である。 図３の構成の詳細図である。 本技術の一実施形態に係る受信装置に設けられるHeader処理部の構成例を示す図である。 Header処理部における処理の概念を示す図である。 Header処理部の他の構成例を示す図である。 受信装置の構成例を示す図である。 制御部の動作について説明するフローチャートである。 受信システムの構成例を示すブロック図である。 コンピュータの構成例を示すブロック図である。

以下、本技術を実施するための形態について説明する。説明は以下の順序で行う。
１．第１の実施の形態（Headerの位置が特定済みである場合）
２．第２の実施の形態（Headerの位置が特定されていない場合）
３．第３の実施の形態（Header処理の切り替えの例）
４．変形例

＜第１の実施の形態＞
図５は、本技術の一実施形態に係る受信装置に設けられるHeader処理部の構成例を示す図である。

受信装置には、DVB-C2規格の信号を受信し、復調を行う復調部、誤り訂正を行う誤り訂正部などが設けられる。図５のHeader処理部１０１は、復調部の後段であって、誤り訂正部の前段の位置に設けられる。

Header処理部１０１に対しては、復調部から出力されたHeader部分のQPSK symbolと、各QPSK symbolの受信状態を表す、ビット幅がkの情報が入力される。QPSK symbolの受信状態は例えばCSI(Channel State Information)により表される。Header処理部１０１に入力されるQPSK symbolは、送信側の装置において、送信対象のHeader部分の信号をコピーして上側のブランチと下側のブランチの信号に分け、マップを行うことによって生成された信号である。

Header処理部１０１においては、Headerを構成するsymbolのデマッパに硬判定のデマッパが用いられる。所要CNRが10dB程度であるときには、硬判定のデマッパでも、送信側におけるマップ前の情報を正しく取得することが可能である。なお、DVB-C2規格で使用される変調方式と符号化率の組み合わせのうち、所要CNR(Carrier Power to Noise Power Ratio)が最も低いのは変調方式が16QAM、符号化率が4/5の組み合わせのときである。

硬判定のデマッパ後、上側のブランチのビットと、下側のブランチのビットのうちのいずれのビットをRMデコードの対象とするのかが受信状態に基づいて選択される。symbolのデマッパに硬判定のデマッパを用い、受信状態に基づいてブランチの選択を行うことにより、性能を落とすこと無く、回路規模を小さくすることが可能になる。

Headerの位置が特定済みであるものとする。すなわち、Header処理部１０１において処理対象となるHeaderは、Preamble Header、または、位置が特定された後のFECFrame Headerである。Preamble Headerの位置は、上述したように絶対周波数から特定することが可能である。また、FECFrame Headerの位置は、後述するようにして各ビットを比較することで特定される。

図５のコントローラ１２１は、例えば復調部から入力される、処理対象とするHeaderの入力タイミングを表す入力スタートフラグと、入力イネーブル信号に基づいて制御信号（EN）、選択信号を生成する。

コントローラ１２１は、フリップフロップ１２２，１４１の制御信号である信号uen0、フリップフロップ１２３，１４２の制御信号である信号uen1を生成する。また、コントローラ１２１は、フリップフロップ１２４，１４４の制御信号である信号len0、フリップフロップ１２５，１４５の制御信号である信号len1を生成する。コントローラ１２１は、セレクタ１２６，１４６の選択信号である信号lselを生成し、フリップフロップ１５１−０乃至１５１−３０の制御信号である信号denを生成する。

QPSKデマッパ１１１は、順番に入力されるHeader部分の32個のQPSK symbolを受信し、QPSK symbolに対して硬判定のデマップを行う。QPSKデマッパ１１１は、硬判定のデマップによって得られたビットを上側のブランチと下側のブランチに分け、出力する。QPSKデマッパ１１１の出力のビット幅は1となる。

QPSKデマッパ１１１の出力の上側のブランチにおいて、ENつきのフリップフロップであるフリップフロップ１２２，１２３は、それぞれ、コントローラ１２１により生成された信号uen0，uen1に従って、QPSKデマッパ１１１の出力を遅延させる。フリップフロップ１２３により遅延されたQPSKデマッパ１１１の出力はセレクタ１１４に供給される。

QPSKデマッパ１１１の出力の下側のブランチにおいて、デスクランブル処理部１１２は、QPSKデマッパ１１１から供給されたビットと、規格で定められた、送信側で用いられた系列と同一の32ビットの系列との排他的論理和演算を行い、演算結果を出力する。

デスクランブル処理部１１２から出力された各ビットはセレクタ１２６に供給されるとともに、フリップフロップ１２４，１２５に供給される。フリップフロップ１２４，１２５は、デスクランブル処理部１１２の出力を記憶し、それぞれ、コントローラ１２１により生成された信号len0，len1に従ってセレクタ１２６に出力する。

セレクタ１２６は、コントローラ１２１により生成された信号lselが0のときデスクランブル処理部１１２の出力を選択し、信号lselが1のときフリップフロップ１２４の出力を選択し、信号lselが2のときフリップフロップ１２５の出力を選択する。セレクタ１２６により選択されたビットは、下側のブランチのビットとしてセレクタ１１４に供給される。

デスクランブル処理部１１２から出力された各ビットを出力順にbit30, bit31, bit0, bit1, bit2, ・・・, bit29とすると、セレクタ１２６からは、bit0, bit1, bit2, ・・・, bit31の順に出力される。セレクタ１２６から１番目のビットのbit0が出力されるタイミングと、フリップフロップ１２３から３番目のビットのbit0が出力されるタイミングは同じタイミングになる。

一方、受信状態を表す情報は上側のブランチと下側のブランチに分けられ、上側のブランチを構成するフリップフロップ１４１と、下側のブランチを構成するフリップフロップ１４４，１４５、およびセレクタ１４６に入力される。

受信状態を表す情報の上側のブランチにおいて、ENつきのフリップフロップであるフリップフロップ１４１，１４２は、それぞれ、コントローラ１２１により生成された信号uen0，uen1に従って、受信状態を表す情報を遅延させる。フリップフロップ１４２により遅延された受信状態を表す情報は比較部１４３に供給される。

受信状態を表す情報の下側のブランチにおいて、フリップフロップ１４４，１４５は、受信状態を表す情報を記憶し、それぞれ、コントローラ１２１により生成された信号len0，len1に従ってセレクタ１４６に出力する。

セレクタ１４６は、コントローラ１２１により生成された信号lselが0のとき、外部から入力された受信状態を表す情報を選択し、信号lselが1のときフリップフロップ１４４の出力を選択し、信号lselが2のときフリップフロップ１４５の出力を選択する。セレクタ１４６により選択された受信状態を表す情報は、下側のブランチの受信状態を表す情報として比較部１４３に供給される。

入力された受信状態を表す情報を入力順にstate30, state31, state0, state1, state2, ・・・, state29とすると、セレクタ１４６からは、state0, state1, state2, ・・・, state31の順に出力される。セレクタ１４６から１番目の受信状態を表す情報であるstate0が出力されるタイミングと、フリップフロップ１４２から３番目の受信状態を表す情報であるstate0が出力されるタイミングは同じタイミングになる。

比較部１４３は、フリップフロップ１４２の出力である上側のブランチの受信状態を表す情報と、セレクタ１４６の出力である下側のブランチの受信状態を表す情報とを比較する。比較部１４３は、上側のブランチの受信状態を表す情報の方が大きい場合（上側のブランチの方が受信状態がよい場合）、1の値を出力し、それ以外の場合、0の値を出力する。

セレクタ１１４は、フリップフロップ１２３の出力とセレクタ１２６の出力のうちのいずれかを比較部１４３から出力された値に基づいて選択する。

セレクタ１１４は、比較部１４３から1の値が供給された場合、すなわち上側のブランチの方が受信状態がよい場合、フリップフロップ１２３の出力を選択する。また、セレクタ１１４は、比較部１４３から0の値が供給された場合、すなわち下側のブランチの方が受信状態がよい場合、セレクタ１２６の出力を選択する。

セレクタ１１４の出力は、symbol31としてRMデコーダ１１５に供給されるとともに、31個のENつきのフリップフロップであるフリップフロップ１５１−０乃至１５１−３０に順次記憶される。フリップフロップ１５１−０乃至１５１−３０に記憶されたセレクタ１１４の出力は、コントローラ１２１により生成された信号denに従って、それぞれ、symbol0乃至symbol30としてRMデコーダ１１５に出力される。

RMデコーダ１１５は、31個のフリップフロップであるフリップフロップ１５１−０乃至１５１−３０の出力と、セレクタ１１４の出力との32symbol分の情報に対してRM復号を行い、16ビットのsignallingデータを出力する。

symbolのデマッパに硬判定のデマッパを用い、デマッパの出力を1ビットとすることにより、軟判定のデマッパを用いる場合に較べてフリップフロップの数を減らすことが可能になる。また、RMデコーダ１１５に対する入力を1ビットにすることができ、ビット演算のみでRMデコーダ１１５を構成することが可能になる。

硬判定のデマッパの出力を上側のブランチと下側のブランチに分け、ビット毎に、受信状態がよい方を選択することにより、Implementation Guidelineの合成部（図４の合成部３４）を用いた場合と同程度の復号エラーの発生確率を実現することができる。

＜第２の実施の形態＞
［Header処理部における処理の概念について］
図５のHeader処理部１０１において処理を行うためにはHeaderの位置が特定されている必要がある。処理対象とするHeaderがFECFrame Headerである場合、同期が捕捉されるまでは、FECFrame Headerの位置が特定されていない状態となる。

FECFrame Headerの位置が特定されていない状態において、上述したようにしてsymbolのデマッパに硬判定のデマッパを用い、上側のブランチのビットと下側のブランチのビットの受信状態を比較してビットの選択を行う場合を考える。

この場合、図６Ａに示すように、下側のブランチの１番目のビットであるbit30と２番目のビットであるbit31の受信状態をそれぞれ31ビット分ずつ遅延させ、上側のブランチと下側のブランチの32ビットの受信状態をビット毎に比較する必要がある。このような処理を行った場合、受信状態を表す情報を遅延させるためのフリップフロップまたはメモリの量が膨大になってしまう。

受信状態の比較を、図６Ｂに示すように下側のブランチの１番目と２番目のビットを対象として行わずに、cyclic shiftのための大きな遅延が不要なbit1〜29の30ビットだけを対象として行うことにより、そのようなことを防ぐことが可能になる。

bit1〜29については、上側のブランチと下側のブランチの各ビットの受信状態が比較され、受信状態のよい方が復号対象として選択される。また、bit30，bit31については、図６Ｂに円で囲んで示すように、受信状態を比較することなく、上側のブランチのbit30，bit31が復号対象として選択される。下側のブランチのbit30，bit31は、送信側で行われたcyclic shiftの順番と逆順でcyclic shiftを行った場合に先頭から2ビットの範囲にあり、上側のブランチのbit30，bit31と受信状態を比較しようとしたときに遅延が大きくなるビットである。

［Header処理部の構成例］
図７は、FECFrame Headerの位置が特定されていない場合において、図６Ｂに示すようにして受信状態の比較を行い、復号対象とするビットを選択するHeader処理部の構成例を示す図である。

図７のHeader処理部１０２が処理対象とするHeaderはFECFrame Headerであり、Headerの変調方式としてQPSKが選択されているものとする。Header処理部１０２に対しては、前段の復調部から出力されたQPSK symbolと、各QPSK symbolの受信状態を表す、ビット幅がkの情報が入力される。入力イネーブル信号として復調部から入力された信号denもHeader処理部１０２に入力される。

QPSKデマッパ２１１は、順番に入力される32個のQPSK symbolを受信し、QPSK symbolに対して硬判定のデマップを行う。QPSKデマッパ２１１は、硬判定のデマップによって得られたビットを上側のブランチと下側のブランチに分け、出力する。QPSKデマッパ２１１の出力のビット幅は1となる。

QPSKデマッパ２１１の出力の上側のブランチにおいて、QPSKデマッパ２１１の出力は、ubit31として同期検出部２１４とRMデコーダ２１５に供給されるとともに、31個のENつきのフリップフロップであるフリップフロップ２３１−０乃至２３１−３０に順次記憶される。フリップフロップ２３１−０乃至２３１−３０に記憶されたQPSKデマッパ２１１の出力は、信号denに従って、それぞれ、ubit0乃至ubit30として同期検出部２１４に出力される。

また、フリップフロップ２３１−０乃至２３１−３０に記憶されたQPSKデマッパ２１１の出力のうち、フリップフロップ２３１−３０に記憶されたQPSKデマッパ２１１の出力はubit30としてRMデコーダ２１５に直接出力される。上述したように、Header処理部１０２においては、bit1〜29までは、上側のブランチと下側のブランチの各ビットの受信状態を比較し、受信状態のよい方を復号対象として選択するが、bit30，bit31については、受信状態を比較することなく、上側のブランチのbit30，bit31が復号対象として選択される。

フリップフロップ２３１−０乃至２３１−２９に記憶されたQPSKデマッパ２１１の出力は、ubit0乃至ubit29として、RMデコーダ２１５の前段に設けられたセレクタ２５１−０乃至２５１−２９にそれぞれ出力される。

QPSKデマッパ２１１の出力の下側のブランチにおいて、QPSKデマッパ２１１の出力は、lbit31としてデスクランブル処理部２１２に供給されるとともに、31個のENつきのフリップフロップであるフリップフロップ２４１−０乃至２４１−３０に順次記憶される。フリップフロップ２４１−０乃至２４１−３０に記憶されたQPSKデマッパ２１１の出力は、信号denに従って、それぞれ、lbit0乃至lbit30としてデスクランブル処理部２１２に出力される。

デスクランブル処理部２１２は、QPSKデマッパ２１１から供給されたlbit31、およびフリップフロップ２４１−０乃至２４１−３０から供給されたlbit0乃至lbit30の32ビットと、規格で定められた、送信側で用いられた系列と同一の32ビットの系列との排他的論理和演算を行い、演算結果を出力する。

cyclic shift部２１３は、デスクランブル処理部２１２から出力された32ビットに対して、送信側において行われたcyclic shiftの順番と逆順でcyclic shiftを行う。cyclic shift部２１３は、cyclic shiftを行うことによって得られたlbit0乃至lbit31の32ビットを、同期検出部２１４と、RMデコーダ２１５の前段に設けられたセレクタ２５１−０乃至２５１−２９に出力する。

同期検出部２１４は、上側のブランチのubit0乃至ubit31の系列と、下側のブランチのlbit0乃至lbit31の系列とのマッチングを行い、２つの系列が同一であるかどうかを判定する。ubit0乃至ubit31の32ビットの系列とlbit0乃至lbit31の32ビットの系列とは、それらのビットが、FECFrame Headerのsymbolに対して硬判定のデマップを行って得られたものである場合には、外乱があるときを除いて同一の系列になる。

同期検出部２１４は、例えば所定の数以上のビットが同じビットである場合、FECFrame Headerを検出したことを表す同期信号syncを出力する。これにより、FECFrame Headerの位置が特定された状態となり、図５のHeader処理部１０１においてHeader部分のsymbolの処理を行うことが可能になる。

一方、受信状態を表す情報は、比較部２６１に供給されるとともに、ENつきのフリップフロップであるフリップフロップ２６２に供給される。フリップフロップ２６２と、フリップフロップ２６２の後段のフリップフロップ２６３は、それぞれ、信号denに従って、受信状態を表す情報を遅延させ、出力する。フリップフロップ２６３の出力は比較部２６１に供給される。

入力された受信状態を表す情報を入力順にstate30, state31, state0, state1, state2, ・・・, state29とすると、比較部２６１に対して外部からstate0が直接入力されるタイミングと、フリップフロップ２６３からstate0が入力されるタイミングは同じタイミングになる。

比較部２６１は、外部から直接供給された受信状態を表す情報と、フリップフロップ２６３から供給された受信状態を表す情報とを比較する。比較部２６１は、外部から直接供給された受信状態を表す情報の方が大きい場合（下側のブランチの方が受信状態がよい場合）、1の値を出力する。

比較部２６１の出力は、30個のENつきのフリップフロップであるフリップフロップ２７１−０乃至２７１−２９に順次記憶される。フリップフロップ２７１−０乃至２７１−２９に記憶された比較部２６１の出力は、信号denに従って、それぞれ、信号lsel0乃至lsel29としてセレクタ２５１−０乃至２５１−２９に出力される。

セレクタ２５１−０は、フリップフロップ２７１−０から供給された信号lsel0が1の値を表す場合、下側のブランチのcyclic shift部２１３から供給された32ビットのうちの0番目のビットを選択する。一方、セレクタ２５１−０は、信号lsel0が0の値を表す場合、上側のブランチのフリップフロップ２３１−０から供給されたubit0を選択する。

また、セレクタ２５１−１は、フリップフロップ２７１−１から供給された信号lsel1が1の値を表す場合、下側のブランチのcyclic shift部２１３から供給された32ビットのうちの1番目のビットを選択する。一方、セレクタ２５１−１は、信号lsel1が0の値を表す場合、上側のブランチのフリップフロップ２３１−１から供給されたubit1を選択する。

セレクタ２５１−２乃至２５１−２９も同様に、それぞれ、cyclic shift部２１３から供給された32ビットのうちの対応するビットと、上側のブランチのフリップフロップから供給されたビットのうちのいずれかを、フリップフロップ２７１−２乃至２７１−２９から供給された信号に基づいて選択する。

RMデコーダ２１５は、セレクタ２５１−０乃至２５１−２９の出力である30ビットと、上側のブランチの出力であるubit30，ubit31との合計32ビットの情報に対してRM復号を行い、16ビットのsignallingデータを出力する。

以上のように、FECFrame Headerの位置を特定する前、上側のブランチと下側のブランチの全ビットの受信状態を比較するのではなく、大きな遅延が不要な、32ビットのうちの30ビットについてだけ受信状態を比較することにより、回路規模を抑えることができる。

また、symbolのデマップに硬判定のデマップを用い、1番目から30番目のビットについては、上側のブランチと下側のブランチのビットのうちの受信状態のよい方のビットを選択することができる。

＜第３の実施の形態＞
図８は、図５のHeader処理部１０１と図７のHeader処理部１０２を有する受信装置の構成例を示す図である。

受信装置は、Header処理部１０１、Header処理部１０２、復調部３０１、および制御部３０２から構成される。DVB-C2規格のOFDM信号は復調部３０１に入力される。

復調部３０１は、DVB-C2規格のOFDM信号に対して、復調や等化などの復調処理を行い、復調処理によって得られたsymbolの信号や、各シンボルの受信状態を表す情報をHeader処理部１０１とHeader処理部１０２に出力する。入力イネーブル信号などの信号も復調部３０１からHeader処理部１０１とHeader処理部１０２に適宜出力される。

Header処理部１０１は、制御部３０２による制御に従って、同期捕捉後（Headerの位置の特定後）、図５を参照して説明したようにしてHeader部分のsymbolの処理を行い、16ビットのsignallingを出力する。Header処理部１０１において処理対象となるHeaderは、Preamble Header、または、位置が特定された後のFECFrame Headerである。

Header処理部１０２は、制御部３０２による制御に従って、同期捕捉前（Headerの位置の特定前）、図７を参照して説明したようにしてsymbolの処理を行い、16ビットのsignallingを出力する。Header処理部１０２において処理対象となるHeaderは、位置が特定される前のFECFrame Headerである。Header処理部１０２は、FECFrame Headerの位置を特定し、同期を捕捉した場合、同期信号syncを制御部３０２に出力する。

制御部３０２は、Header処理部１０１とHeader処理部１０２を制御し、復調部３０１から出力されたsymbolの処理を行わせる。

ここで、図９のフローチャートを参照して、制御部３０２の処理について説明する。図９の処理は、例えばDVB-C2規格のOFDM信号の受信が開始されたときに行われる。

ステップＳ１において、制御部３０２は、Headerの位置を特定したか否かを判定する。Headerの位置を特定していないとステップＳ１において判定した場合、ステップＳ２において、制御部３０２は、復調部３０１から出力された信号の処理をHeader処理部１０２に行わせる。例えば処理対象となるHeaderがFECFrame Headerである場合、復調部３０１から出力された信号の処理がHeader処理部１０２により行われることになる。

一方、Headerの位置を特定したとステップＳ１において判定した場合、ステップＳ３において、制御部３０２は、復調部３０１から出力された信号の処理をHeader処理部１０１に行わせる。処理対象となるHeaderがPreamble Headerであり、誤り訂正部などから供給されたL1情報に基づいてPreamble Headerの位置が特定された場合、復調部３０１から出力された信号の処理がHeader処理部１０１により行われることになる。

FECFrame Headerを構成するsymbolの処理を行うことによってHeader処理部１０２により同期が捕捉された場合も同様に、制御部３０２は、ステップＳ３において復調部３０１から出力された信号の処理をHeader処理部１０１に行わせる。FECFrame Headerの位置が一度特定された場合、それ以降のFECFrame Headerの処理はHeader処理部１０１により行われる。

以上のように、Header処理部１０１とHeader処理部１０２を切り替えて用いることにより、処理対象がPreamble HeaderとFECFrame Headerのいずれの場合であっても、symbolのデマップに硬判定を用いつつ、受信性能を確保することが可能になる。

＜変形例＞
図７においては、受信性能の比較を、大きな遅延が不要となる32ビットのうちの30ビットについてのみ行うものとしたが、32ビットの全てについて、上側のブランチのビットと下側のブランチのビットの受信性能の比較を行うようにしてもよい。

図８の例においては、図５の構成を有するHeader処理部１０１と図７の構成を有するHeader処理部１０２がそれぞれ単独で設けられるものとしたが、共有できる構成については１つの構成のみを設けるようにしてもよい。

この場合、共有して用いられる構成においては、Headerの位置の特定前、図５を参照して説明したような動作が行われ、Headerの位置の特定後、図７を参照して説明したような動作が行われる。例えば、図５のセレクタ１１４の機能と、図７のセレクタ２５１−０乃至２５１−２９の機能を１つのセレクタによって実現するようにしてもよい。

以上においては、QPSKのマップを行うことによって生成されたシンボルの信号を受信する場合について説明したが、硬判定のデマップを行い、上側のブランチの信号と下側のブランチの信号を受信状態に基づいて選択する上述した方法は、16QAMなどの他の方式でマップを行うことによって生成されたシンボルの信号を受信する場合にも適用可能である。

［受信システムの構成例］
図１０は、受信システムの構成例を示すブロック図である。

図１０の受信システム３１１は、チューナ３２１、復調部３２２、信号処理部３２３、および出力部３２４から構成される。

チューナ３２１は、地上デジタル放送、衛星デジタル放送、CATV網、インターネットなどの伝送路を介して伝送されてきた信号を受信し、復調部３２２に出力する。

復調部３２２は、チューナ３２１から供給された信号に対して、復調処理、誤り訂正処理を含む伝送路復号処理を施し、伝送路復号処理によって得られたデータを信号処理部３２３に出力する。上述した復調部３０１が復調部３２２に含まれる。

信号処理部３２３は、伝送路復号処理によって得られたデータに対して、伸張処理、デスクランブル処理等の信号処理を適宜施し、送信対象のデータを取得する。上述したHeader処理部１０１、Header処理部１０２が信号処理部３２３に含まれる。

信号処理部３２３による伸張処理は、画像や音声などの送信対象のデータに対して、MPEG等の所定の方式を用いて送信側において圧縮が施されている場合に行われる。また、デスクランブル処理は、送信対象のデータに対して送信側においてスクランブルが施されている場合に行われる。信号処理部３２３は、信号処理を適宜施すことによって得られた送信対象のデータを出力部３２４に出力する。

出力部３２４は、信号処理部３２３から供給されたデータに基づいて画像を表示させる場合、信号処理部３２３から供給されたデータに対してD/A変換等の処理を施す。出力部３２４は、D/A変換等の処理を施すことによって得られた画像信号を受信システム３１１に設けられたディスプレイ、または受信システム３１１の外部のディスプレイに出力し、画像を表示させる。

また、出力部３２４は、信号処理部３２３から供給されたデータを記録媒体に記録させる場合、信号処理部３２３から供給されたデータを受信システム３１１の内部の記録媒体、または外部の記録媒体に出力し、記録させる。記録媒体は、ハードディスク、フラッシュメモリ、光ディスクなどより構成される。外部の記録媒体は、受信システム３１１の外付けの記録媒体だけでなく、ネットワークを介して接続される記録媒体であってもよい。

以上のような構成を有する受信システム３１１は、IC(Integrated Circuit)チップ等のハードウェアにより構成されるようにしてもよいし、複数のICチップが配設されることによって構成されるボード等の部品や、その部品を含む独立した装置から構成されるようにしてもよい。

チューナ３２１、復調部３２２、信号処理部３２３、および出力部３２４は、それぞれ、１つの独立したハードウェア、又はソフトウェアモジュールとして構成することが可能である。また、チューナ３２１、復調部３２２、信号処理部３２３、および出力部３２４のうちの２つ以上の組み合わせが１つの独立したハードウェア、又はソフトウェアモジュールとして構成されるようにしてもよい。例えば、チューナ３２１と復調部３２２が１つのハードウェア等により構成され、信号処理部３２３と出力部３２４が１つのハードウェア等により構成されるようにすることも可能である。

受信システム３１１は、例えば、デジタル放送としてのテレビジョン放送を受信するTVや、ラジオ放送を受信するラジオ受信機、テレビジョン放送を録画するレコーダ機器等に適用することができる。

［コンピュータの構成例］
上述した一連の処理は、ハードウェアにより実行することもできるし、ソフトウェアにより実行することもできる。一連の処理をソフトウェアにより実行する場合には、そのソフトウェアを構成するプログラムが、専用のハードウェアに組み込まれているコンピュータ、または汎用のパーソナルコンピュータなどに、プログラム記録媒体からインストールされる。

図１１は、上述した一連の処理をプログラムにより実行するコンピュータのハードウェアの構成例を示すブロック図である。

CPU(Central Processing Unit)３５１、ROM(Read Only Memory)３５２、RAM(Random Access Memory)３５３は、バス３５４により相互に接続されている。

バス３５４には、さらに、入出力インタフェース３５５が接続されている。入出力インタフェース３５５には、キーボード、マウスなどよりなる入力部３５６、ディスプレイ、スピーカなどよりなる出力部３５７が接続される。また、入出力インタフェース３５５には、ハードディスクや不揮発性のメモリなどよりなる記憶部３５８、ネットワークインタフェースなどよりなる通信部３５９、リムーバブルメディア３６１を駆動するドライブ３６０が接続される。

以上のように構成されるコンピュータでは、CPU３５１が、例えば、記憶部３５８に記憶されているプログラムを入出力インタフェース３５５及びバス３５４を介してRAM３５３にロードして実行することにより、上述した一連の処理が行われる。

CPU３５１が実行するプログラムは、例えばリムーバブルメディア３６１に記録して、あるいは、ローカルエリアネットワーク、インターネット、デジタル放送といった、有線または無線の伝送媒体を介して提供され、記憶部３５８にインストールされる。

なお、コンピュータが実行するプログラムは、本明細書で説明する順序に沿って時系列に処理が行われるプログラムであっても良いし、並列に、あるいは呼び出しが行われたとき等の必要なタイミングで処理が行われるプログラムであっても良い。

本技術の実施の形態は、上述した実施の形態に限定されるものではなく、本技術の要旨を逸脱しない範囲において種々の変更が可能である。

［構成の組み合わせ例］
本技術は、以下のような構成をとることもできる。

（１）
同一の送信対象の情報を表す第１のブランチの信号と第２のブランチの信号にマップを行うことによって生成されたシンボル信号を受信し、前記シンボル信号のデマップを硬判定により行うデマップ部と、
前記デマップによって得られた前記第１のブランチの信号と前記第２のブランチの信号のうちの一方の信号を受信状態に従って選択する選択部と、
前記一方の信号に基づいて前記送信対象の情報を復号する復号部と
を備える受信装置。

（２）
前記選択部は、前記シンボル信号の受信状態を表す情報に基づいて、前記第１のブランチの信号と前記第２のブランチの信号のうちの受信状態のよい方の信号を選択する
前記（１）に記載の受信装置。

（３）
前記シンボル信号は、DVB-C2規格におけるFECFrame HeaderまたはPreamble Headerの信号である
前記（１）または（２）に記載の受信装置。

（４）
前記シンボル信号の送信装置においては前記第２のブランチの信号に対して巡回シフトが行われており、
前記デマップによって得られた前記第２のブランチの信号に対して、前記送信装置による巡回シフトの順番と逆順で巡回シフトを行う巡回シフト部をさらに備え、
前記選択部は、前記デマップによって得られた前記第２のブランチの信号により表される複数のビットのうち、前記巡回シフト部による巡回シフト後の並びで先頭から所定の範囲にあるビットを除く所定のビットを表す前記第２のブランチの信号と、前記所定のビットを表す前記第１のブランチの信号とを対象として、前記一方の信号の選択を行う
前記（１）乃至（３）のいずれかに記載の受信装置。

（５）
前記選択部は、前記所定の範囲にあるビットを表す前記一方の信号として、前記第１のブランチの信号を選択する
前記（４）に記載の受信装置。

（６）
前記シンボル信号は、DVB-C2規格におけるFECFrame Headerの信号であり、
前記選択部は、
前記FECFrame Headerの位置が特定される前、前記所定のビットを表す前記第１のブランチの信号と前記第２のブランチの信号とを対象として前記一方の信号を選択し、
前記FECFrame Headerの位置が特定された後、前記複数のビット全体を表す前記第１のブランチの信号と前記第２のブランチの信号とを対象として前記一方の信号を選択する
前記（４）または（５）に記載の受信装置。

（７）
同一の送信対象の情報を表す第１のブランチの信号と第２のブランチの信号にマップを行うことによって生成されたシンボル信号を受信し、前記シンボル信号のデマップを硬判定により行い、
前記デマップによって得られた前記第１のブランチの信号と前記第２のブランチの信号のうちの一方の信号を受信状態に従って選択し、
前記一方の信号に基づいて前記送信対象の情報を復号する
ステップを含む受信方法。

（８）
同一の送信対象の情報を表す第１のブランチの信号と第２のブランチの信号にマップを行うことによって生成されたシンボル信号を受信し、前記シンボル信号のデマップを硬判定により行い、
前記デマップによって得られた前記第１のブランチの信号と前記第２のブランチの信号のうちの一方の信号を受信状態に従って選択し、
前記一方の信号に基づいて前記送信対象の情報を復号する
ステップを含む処理をコンピュータに実行させるプログラム。

（９）
伝送路を介して送信されてきた信号を受信する受信部と、
前記受信部により受信された受信信号の復調処理を行う復調部と、
前記復調部により復調されたデータに信号処理を施し、送信対象のデータを取得する信号処理部と、
前記信号処理部により取得された前記送信対象のデータを出力する出力部と
を備え、
前記信号処理部は、
同一の送信対象の情報を表す第１のブランチの信号と第２のブランチの信号にマップを行うことによって生成されたシンボル信号を受信し、前記シンボル信号のデマップを硬判定により行うデマップ部と、
前記デマップによって得られた前記第１のブランチの信号と前記第２のブランチの信号のうちの一方の信号を受信状態に従って選択する選択部と、
前記一方の信号に基づいて前記送信対象の情報を復号する復号部と
を備える
受信システム。

１０１，１０２ Header処理部， １１１ QPSKデマッパ， １１２ デスクランブル処理部， １１４ セレクタ， １１５ RMデコーダ， １２１ コントローラ， １２２乃至１２５ フリップフロップ， １４１，１４２ フリップフロップ， １４３ 比較部， １４４，１４５ フリップフロップ， １４６ セレクタ， １５１−０乃至１５１−３０ フリップフロップ

Claims (9)

1. 同一の送信対象の情報を表す第１のブランチの信号と第２のブランチの信号にマップを行うことによって生成されたシンボル信号を受信し、前記シンボル信号のデマップを硬判定により行うデマップ部と、
   前記デマップによって得られた前記第１のブランチの信号と前記第２のブランチの信号のうちの一方の信号を受信状態に従って選択する選択部と、
   前記一方の信号に基づいて前記送信対象の情報を復号する復号部と
   を備える受信装置。
2. 前記選択部は、前記シンボル信号の受信状態を表す情報に基づいて、前記第１のブランチの信号と前記第２のブランチの信号のうちの受信状態のよい方の信号を選択する
   請求項１に記載の受信装置。
3. 前記シンボル信号は、DVB-C2規格におけるFECFrame HeaderまたはPreamble Headerの信号である
   請求項１に記載の受信装置。
4. 前記シンボル信号の送信装置においては前記第２のブランチの信号に対して巡回シフトが行われており、
   前記デマップによって得られた前記第２のブランチの信号に対して、前記送信装置による巡回シフトの順番と逆順で巡回シフトを行う巡回シフト部をさらに備え、
   前記選択部は、前記デマップによって得られた前記第２のブランチの信号により表される複数のビットのうち、前記巡回シフト部による巡回シフト後の並びで先頭から所定の範囲にあるビットを除く所定のビットを表す前記第２のブランチの信号と、前記所定のビットを表す前記第１のブランチの信号とを対象として、前記一方の信号の選択を行う
   請求項１に記載の受信装置。
5. 前記選択部は、前記所定の範囲にあるビットを表す前記一方の信号として、前記第１のブランチの信号を選択する
   請求項４に記載の受信装置。
6. 前記シンボル信号は、DVB-C2規格におけるFECFrame Headerの信号であり、
   前記選択部は、
   前記FECFrame Headerの位置が特定される前、前記所定のビットを表す前記第１のブランチの信号と前記第２のブランチの信号とを対象として前記一方の信号を選択し、
   前記FECFrame Headerの位置が特定された後、前記複数のビット全体を表す前記第１のブランチの信号と前記第２のブランチの信号とを対象として前記一方の信号を選択する
   請求項４に記載の受信装置。
7. 同一の送信対象の情報を表す第１のブランチの信号と第２のブランチの信号にマップを行うことによって生成されたシンボル信号を受信し、前記シンボル信号のデマップを硬判定により行い、
   前記デマップによって得られた前記第１のブランチの信号と前記第２のブランチの信号のうちの一方の信号を受信状態に従って選択し、
   前記一方の信号に基づいて前記送信対象の情報を復号する
   ステップを含む受信方法。
8. 同一の送信対象の情報を表す第１のブランチの信号と第２のブランチの信号にマップを行うことによって生成されたシンボル信号を受信し、前記シンボル信号のデマップを硬判定により行い、
   前記デマップによって得られた前記第１のブランチの信号と前記第２のブランチの信号のうちの一方の信号を受信状態に従って選択し、
   前記一方の信号に基づいて前記送信対象の情報を復号する
   ステップを含む処理をコンピュータに実行させるプログラム。
9. 伝送路を介して送信されてきた信号を受信する受信部と、
   前記受信部により受信された受信信号の復調処理を行う復調部と、
   前記復調部により復調されたデータに信号処理を施し、送信対象のデータを取得する信号処理部と、
   前記信号処理部により取得された前記送信対象のデータを出力する出力部と
   を備え、
   前記信号処理部は、
   同一の送信対象の情報を表す第１のブランチの信号と第２のブランチの信号にマップを行うことによって生成されたシンボル信号を受信し、前記シンボル信号のデマップを硬判定により行うデマップ部と、
   前記デマップによって得られた前記第１のブランチの信号と前記第２のブランチの信号のうちの一方の信号を受信状態に従って選択する選択部と、
   前記一方の信号に基づいて前記送信対象の情報を復号する復号部と
   を備える
   受信システム。

Images