WO2012131863A1 - 設計支援方法、設計支援プログラムおよび設計支援装置 - Google Patents

設計支援方法、設計支援プログラムおよび設計支援装置 Download PDF

Info

Publication number
WO2012131863A1
WO2012131863A1 PCT/JP2011/057580 JP2011057580W WO2012131863A1 WO 2012131863 A1 WO2012131863 A1 WO 2012131863A1 JP 2011057580 W JP2011057580 W JP 2011057580W WO 2012131863 A1 WO2012131863 A1 WO 2012131863A1
Authority
WO
WIPO (PCT)
Prior art keywords
voltage
circuit model
voltage source
gives
parameter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2011/057580
Other languages
English (en)
French (fr)
Inventor
工 宮下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2013506889A priority Critical patent/JPWO2012131863A1/ja
Priority to PCT/JP2011/057580 priority patent/WO2012131863A1/ja
Publication of WO2012131863A1 publication Critical patent/WO2012131863A1/ja
Priority to US14/025,444 priority patent/US20140019926A1/en
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/33—Design verification, e.g. functional simulation or model checking
    • G06F30/3308—Design verification, e.g. functional simulation or model checking using simulation
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/20—Design optimisation, verification or simulation
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/33—Design verification, e.g. functional simulation or model checking
    • G06F30/3323—Design verification, e.g. functional simulation or model checking using formal methods, e.g. equivalence checking or property checking
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/36—Circuit design at the analogue level
    • G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/06—Power analysis or power optimisation

Definitions

  • the impedance matching condition and the harmonic termination condition from the first to the higher order of the non-linear high-frequency circuit are not independent of each other and are related to each other. Therefore, when the designer determines the phase and amplitude of the voltage source after comprehensively judging many evaluation results, there is a problem that the procedure becomes complicated.
  • the present invention has been made in view of these points, and an object of the present invention is to provide a design support method, a design support program, and a design support apparatus that obtain the voltage of a voltage source in a non-linear high-frequency circuit by calculation.
  • a disclosed design support method is provided.
  • the computer executes the following processing.
  • a parameter indicating a relationship between input and output voltages and currents in each of the nonlinear device model included in the circuit model to be verified and the circuit model of the passive element connected to the nonlinear device model is determined.
  • the voltage of the voltage source that gives the fundamental wave of the verification target circuit model is calculated.
  • the voltage of the voltage source that gives the harmonic of the circuit model to be verified is calculated.
  • the voltage source mpc1 is a voltage source that gives a fundamental wave
  • the voltage sources mpc2 to mpc4 are voltage sources that give second-order to fourth-order harmonic termination conditions, respectively.
  • voltage sources mpc5 to mpc8 are connected in series to the output terminal 10b of the equivalent circuit model 2. In FIG. 1, one voltage source is shown for the sake of space.
  • the voltage source mpc5 is a voltage source that gives a fundamental wave
  • the voltage sources mpc6 to mpc8 are voltage sources that give second-order to fourth-order harmonic termination conditions, respectively.
  • the determination unit 1a measures the basic voltage and current of each contact of the device model 2a and the passive circuit models 2b to 2d by actually measuring a circuit that embodies the circuit model to be verified or by performing circuit simulation of the circuit model to be verified. Find wave components and higher-order components. Examples of the fundamental and higher order components of the voltage and current to be obtained include the input currents i1 (1) to i1 (4) of the passive circuit model 2b and the input currents i2 (1) to i2 (4) of the device model 2a.
  • the determination unit 1a determines the input and output voltages and currents in the device model 2a and the passive circuit models 2b, 2c, and 2d, based on the obtained fundamental wave components and higher-order components of the voltages and currents of the respective contacts.
  • a parameter indicating the relationship is obtained.
  • the passive circuit model 2c is regarded as a two-terminal pair circuit, and the g parameter, the y parameter, and the like of the passive circuit model 2c can be cited.
  • the arithmetic unit 1b may recalculate the parameters of the equivalent circuit model 2 based on the determined amplitude and phase of the voltage sources mpc1 to mpc8.
  • a determination criterion for performing recalculation can be determined, for example, based on whether or not the amplitudes and phases of the voltage sources mpc1 to mpc8 converge within a certain range.
  • the voltage of the voltage source in the non-linear high-frequency circuit can be obtained by calculation. Therefore, for example, the determination time of the phase and amplitude of the voltage source in the non-linear high-frequency circuit can be shortened as compared with the case where the designer determines the voltage of the voltage source based on the measurement value. Further, by recalculating the parameters of the equivalent circuit model 2, the amplitude and phase of the voltage sources mpc1 to mpc8 are converged to obtain the voltage sources mpc1 to mpc8 satisfying the impedance matching condition and the harmonic termination condition. The possibility can be increased.
  • FIG. 2 is a diagram illustrating a configuration example of hardware of the design support apparatus according to the second embodiment.
  • the design support apparatus 10 is controlled by the CPU 101 as a whole.
  • the CPU 101 is connected to the RAM 102 and a plurality of peripheral devices via the bus 108.
  • Peripheral devices connected to the bus 108 include a hard disk drive 103, a graphic processing device 104, an input interface 105, a drive device 106, and a communication interface 107.
  • the hard disk drive 103 magnetically writes and reads data to and from the built-in disk.
  • the hard disk drive 103 is used as a secondary storage device of the design support apparatus 10.
  • the hard disk drive 103 stores an OS program, application programs, and various data.
  • a semiconductor storage device such as a flash memory can be used.
  • a monitor 104 a is connected to the graphic processing device 104.
  • the graphic processing device 104 displays an image on the screen of the monitor 104a in accordance with a command from the CPU 101.
  • Examples of the monitor 104a include a liquid crystal display device using a CRT (Cathode RayubeTube).
  • the drive device 106 reads data recorded on a portable recording medium such as an optical disc on which data is recorded so as to be readable by reflection of light or a USB (Universal Serial Bus) memory.
  • a portable recording medium such as an optical disc on which data is recorded so as to be readable by reflection of light or a USB (Universal Serial Bus) memory.
  • data recorded on the optical disc 200 is read using a laser beam or the like.
  • the optical disc 200 include Blu-ray (registered trademark), DVD (Digital Versatile Disc), DVD-RAM, CD-ROM (Compact Disc Read Only Memory), CD-R (Recordable) / RW (ReWritable), and the like. .
  • the communication interface 107 is connected to the network 50.
  • the communication interface 107 transmits and receives data to and from other computers or communication devices via the network 50.
  • FIG. 3 is a block diagram illustrating functions of the design support apparatus according to the second embodiment.
  • the design support apparatus 10 includes a main control unit 11, a simulation execution unit 12, an equivalent circuit model creation unit 13, and a voltage adjustment unit 14.
  • the main control unit 11 gives an instruction to the simulation execution unit 12, the equivalent circuit model creation unit 13, and the voltage adjustment unit 14, thereby setting the amplitude and phase of the voltage source that supplies the fundamental wave and the harmonic to the circuit model to be verified. decide.
  • the voltage values of the voltage sources mpc21 to mpc28 are expressed as mpc (1) to mpc (8).
  • the voltage values on the input side are mpc (1) to mpc (n)
  • the voltage values on the output side have a relationship of mpc (n + 1) to mpc (2n).
  • the circuit model 20 to be verified includes a device model 21 of a non-linear device of an amplification element, a capacitor C21, a resistor R21, an inductor L21 that modeled a passive element on the input side of the device model 21, and a passive on the output side of the device model 21. It has a capacitor C22 and an inductor L22 that model the element, and a capacitor C23 and an inductor L23 that model a passive element between the device model 21 and GND.
  • currents c (1) to c (4) shown in FIG. 4 are primary to quaternary currents from the voltage sources mpc21 to mpc24 to the input terminal 20a, respectively.
  • Currents c (5) to c (8) are primary to quaternary currents from the voltage sources mpc25 to mpc28 to the output terminal 20b, respectively.
  • the currents CID (1) to CID (4) are the primary to quaternary gate currents of the transistor Tr1 of the device model 21, respectively.
  • the currents CID (5) to CID (8) are the transistors Tr1 of the device model 21, respectively.
  • the voltages vid (1) to vid (4) are the primary to quaternary gate voltages of the transistor Tr1 of the device model 21, respectively.
  • the voltages vid (5) to vid (8) are the transistors Tr1 of the device model 21, respectively. Are the first to fourth order drain voltages.
  • the current cis is the source current of the transistor Tr1 of the device model 21. This current cis changes according to the combination of the currents CID (1) to CID (8).
  • the voltage vis is the source voltage of the transistor Tr1 of the device model 21. This current vis changes according to the combination of the voltages vid (1) to vid (8).
  • the current cgnd is a current between the passive circuit model 32c and GND.
  • FIG. 5 is a diagram showing an equivalent circuit model.
  • Voltage sources mpc21 to mpc24 are connected in series to the input terminal 30a of the equivalent circuit model 30. Further, voltage sources mpc25 to mpc28 are connected to the output terminal 30b of the equivalent circuit model 30.
  • the equivalent circuit model 30 includes current sources 31a and 31b and passive circuit models 32a, 32b, and 32c.
  • the current sources 31a and 31b are obtained by modeling the device model 21.
  • the passive circuit models 32a, 32b, and 32c are all linear models.
  • the passive circuit model 32a models the capacitor C21, the resistor R21, and the inductor L21.
  • the passive circuit model 32b models the capacitor C22 and the inductor L22.
  • the passive circuit model 32c is a model of the capacitor C23 and the inductor L23.
  • the impedance matching unit 14b converges the value of the voltage value mpc (1) of the voltage source mpc21 by repeatedly executing the process of recalculating the voltage value mpc (1) using the previously obtained voltage value mpc (1). Execute the process.
  • the impedance matching unit 14b converges the voltage value mpc (5) of the voltage source mpc25 by repeatedly executing the process of recalculating the voltage value mpc (5) using the previously obtained voltage value mpc (5). Execute the process.
  • the harmonic termination condition determination unit 14c determines the voltage values mpc (2) to mpc (4) and voltage sources mpc26 to mpc28 of the voltage sources mpc22 to mpc24. Voltage values mpc (6) to mpc (8) are determined.
  • the input voltage adjustment unit 14a uses the electric power pinm of the signal input to the equivalent circuit model 30 as the voltage value mpc (1) of the voltage source mpc21 obtained last time, and the current c (b) between the voltage source mpc21 and the passive circuit model 32a. It calculates
  • the initial value of the voltage value mpc (1) gives a value determined by the designer (for example, 1 mV).
  • the input voltage adjustment unit 14a multiplies the current voltage value mpc (1) of the voltage source mpc21 by the square root of the ratio between the power pinm obtained by the equation (1) and the target input power pino given by the designer. This value is determined as the voltage value of the voltage source mpc21 used for the next simulation.
  • the voltage value mpc '(1) is obtained by the input voltage adjustment unit 14a executing the following equation (2).
  • the impedance matching unit 14b obtains a parameter (g parameter of a two-terminal pair circuit) gac5 of the passive circuit model 32a.
  • the parameter gac5 includes the voltage value mpc (5) of the voltage source mpc25, the current value of the current c (5) between the voltage source mpc25 and the passive circuit model 32b, and the current cid between the passive circuit model 32b and the current source 31b.
  • the current value of (5) and the voltage value of the voltage vid (5) between the passive circuit model 32b and the current source 31b can be obtained by the following equation (3).
  • the output power pout can be obtained by the following equation (4).
  • the impedance matching unit 14b sets the voltage source mpc (5) to be substituted into the next equation (3) to the following equation (5) and the following equation (6) from the condition that the output power pout of the equation (4) is maximum. Ask.
  • gac5 (1,2) and (1,1) indicate the values of the positions of the matrix of the equation (3).
  • I () indicates the imaginary part, and R () indicates the real part.
  • ⁇ Determination Method of Voltage Value mpc (5) by Output Efficiency Matching> Next, how to obtain the voltage value mpc (5) of the voltage source mpc25 that maximizes the efficiency will be described.
  • the impedance matching unit 14b obtains the parameter gac5 using the above-described equation (3).
  • the impedance matching unit 14b uses the following equation (8) and the following equation (9) to calculate the voltage value mpc ′ (5) to be substituted into the equation (3) when the next parameter gac5 is obtained by the equation (3).
  • each harmonic at the gate and drain contact of the device model 21 is reflected by high impedance (harmonic termination) according to the ht class vector (hereinafter referred to as “htc”).
  • i 6, 7, and 8 for the orders 2, 3, and 4 of the voltage sources mpc26 to 28.
  • i n + 2, n + 3,..., 2n for the orders 2, 3,... N of the voltage sources mpc26 to 2 (n).
  • htc [0,1, -1,0, -1,1].
  • the numbers in [] correspond to the orders of the voltage sources mpc22 to 24 and the voltage sources mpc26 to 28 from the left side, respectively.
  • htc [0, -1,1,0,1, -1].
  • the harmonic termination condition determination unit 14c determines that the voltage values mpc (2) to mpc (4) and the voltage value mpc (6) so that the voltage vid and the current CID satisfy the relationship of the expressions (10) and (11). Determine the value of ⁇ mpc (8). Specifically, the harmonic termination condition determination unit 14c calculates the following expressions (13) and (15).
  • gac i (2, 1) indicates the value in the second row and first column of the g parameter of the passive circuit model 32a at the voltage value mpc (i).
  • gac2 (2,1) indicates the value of the second row and first column of the g parameter of the passive circuit model 32a in the voltage value mpc (2) of the voltage source mpc22.
  • gac7 (2,1) indicates the value of the second row and first column of the g parameter of the passive circuit model 32b in the voltage value mpc (7) of the voltage source mpc27.
  • the harmonic termination condition determination unit 14c obtains the amplitude and phase of the voltage source mpc ′ (i) by the following equation (13) obtained by modifying the equation (12).
  • yac represents the y parameter (admittance matrix) of the passive circuit models 32a and 32b. Therefore, the harmonic termination condition determination unit 14c obtains the amplitude and phase of the voltage source mpc ′ (i) by the following equation (15).
  • the simulation of the verification target circuit model 20 is repeatedly executed using the voltage values mpc (6) to mpc (8) of mpc26 to mpc28. By repeating the simulation, the amplitude and phase of the voltage sources mpc21 to mpc28 can be converged. Therefore, it is possible to increase the possibility of obtaining voltage sources mpc21 to mpc28 that satisfy the impedance matching condition, the harmonic termination condition, and the like.
  • FIG. 6 is a flowchart for explaining processing of the design support apparatus according to the second embodiment.
  • the main control unit 11 receives an input of the target input power pino defined by the designer. Thereafter, the process proceeds to step S2.
  • Step S2 The main control unit 11 initializes the voltage values mpc (1) to mpc (8) of the voltage sources mpc21 to mpc28. Thereafter, the process proceeds to step S3.
  • Step S3 The main control unit 11 defines F-class and inverse F-class ht class vectors. Thereafter, the process proceeds to step S4.
  • Step S5 The main control unit 11 adds 1 to the parameter k. Then, the process proceeds to step S6.
  • Step S ⁇ b> 6 The main control unit 11 sends an instruction to execute the simulation of the verification target circuit model 20 to the simulation execution unit 12. In response to this instruction, the simulation execution unit 12 executes a simulation of the circuit model 20 to be verified. When the simulation of the circuit model 20 to be verified is completed, the main control unit 11 sends an instruction to execute the creation of an equivalent circuit model to the equivalent circuit model creation unit 13. In response to this instruction, the equivalent circuit model creation unit 13 creates an equivalent circuit model based on the simulation result. Thereafter, the main control unit 11 sends a voltage adjustment instruction including output power matching or output efficiency matching given by the designer to the voltage adjusting unit 14. Then, the process proceeds to step S7.
  • Step S7 In response to a voltage adjustment instruction from the main control unit 11, the input voltage adjustment unit 14a calculates the expression (1) and the expression (2) to determine the voltage value mpc '(1) of the voltage source mpc21. Thereafter, the process proceeds to operation S8.
  • Step S8 In response to the voltage adjustment instruction from the main control unit 11, the impedance matching unit 14b sets the voltage value mpc ′ (5) of the voltage source mpc25 according to the output power matching or the output efficiency matching instructed in Step S6. decide. As described above, when determining the voltage value mpc ′ (5) of the voltage source mpc25 by output power matching, the impedance matching unit 14b calculates Expressions (3) to (6). Further, when determining the voltage value mpc ′ (5) of the voltage source mpc25 by the output efficiency matching, the impedance matching unit 14b calculates Expression (3) and Expressions (7) to (9). Thereafter, the process proceeds to operation S9.
  • Step S9 In response to the voltage adjustment instruction from the main control unit 11, the harmonic termination condition determination unit 14c calculates Equation (12) to Equation (15) based on the ht class vector defined in Step S3. The values mpc (2) to mpc (4) and the voltage values mpc (6) to mpc (8) are determined. Then, the process proceeds to step S10.
  • Step S10 The main control unit 11 determines whether or not the parameter k matches a predetermined value (k_max). When the parameter k matches k_max (Yes in step S10), the process in FIG. 6 is terminated. If the parameter k does not match k_max (No in step S10), the process proceeds to step S5, and the processes after step S5 are continued. Above, description of the process of FIG. 6 is complete
  • the voltage values mpc (1) to mpc (8) of the voltage sources mpc21 to mpc28 are obtained based on the simulation result. Therefore, the combination of the fundamental wave and the harmonic can be obtained quickly as compared with the conventional case.
  • FIG. 7 is a flowchart for explaining processing of the design support apparatus according to the third embodiment.
  • the main control unit 11 receives an input of the target input power pino defined by the designer. Thereafter, the process proceeds to operation S12.
  • Step S12 The main controller 11 initializes the input-side voltage sources mpc (1) to mpc (4) and the output-side voltage sources mpc (5) to mpc (8). Thereafter, the process proceeds to operation S13.
  • Step S13 The main control unit 11 defines F-class and inverse F-class ht class vectors. Thereafter, the process proceeds to operation S14.
  • Step S ⁇ b> 14 The main control unit 11 sends an instruction to execute the simulation of the circuit model 20 to be verified to the simulation execution unit 12. In response to this instruction, the simulation execution unit 12 executes a simulation of the circuit model 20 to be verified. When the simulation of the circuit model 20 to be verified is completed, the main control unit 11 sends an instruction to execute the creation of the equivalent circuit model 30 to the equivalent circuit model creation unit 13. In response to this instruction, the equivalent circuit model creation unit 13 creates an equivalent circuit model 30 based on the simulation result. Thereafter, the process proceeds to operation S15.
  • Step S15 The main control unit 11 prepares a parameter hn indicating the order. Then, the initial value of the parameter hn is set to 0. Thereafter, the process proceeds to operation S16.
  • Step S16 The main control unit 11 adds 1 to the parameter hn. Thereafter, the process proceeds to operation S17.
  • Step S17 The main control unit 11 determines whether or not the value of the parameter hn is an even number. When the value of the parameter hn is an even number (Yes in step S17), the process proceeds to step S18. When the value of the parameter hn is not an even number (No in step S17), the process proceeds to step S19.
  • Step S18 According to the voltage adjustment instruction from the main control unit 11, the impedance matching unit 14b determines the voltage value mpc '(5) of the voltage source mpc25 by the output power matching. Thereafter, the process proceeds to operation S16.
  • Step S19 The main control unit 11 determines whether or not the value of the parameter hn is 1. When the value of the parameter hn is 1 (Yes in step S19), the process proceeds to step S20. When the value of the parameter hn is not 1 (No in Step S19), the process proceeds to Step S21.
  • Step S20 In response to a voltage adjustment instruction from the main control unit 11, the input voltage adjustment unit 14a calculates the expression (1) and the expression (2) to determine the voltage value mpc '(1) of the voltage source mpc21. Thereafter, the process proceeds to operation S16.
  • Step S21 The main control unit 11 determines whether or not the value of the parameter hn is 15. When the value of the parameter hn is 15 (Yes in step S21), the process proceeds to step S23. When the value of the parameter hn is not 15 (No in Step S21), the process proceeds to Step S22.
  • Step S22 In response to a voltage adjustment instruction from the main control unit 11, the harmonic termination condition determination unit 14c calculates the equations (10) to (13) to obtain the voltage values mpc (2) to mpc (4) and the voltage value. Determine mpc (6) to mpc (8).
  • Step S23 In response to a voltage adjustment instruction from the main control unit 11, the impedance matching unit 14b determines a voltage value mpc '(5) of the voltage source mpc25 by output efficiency matching. Then, the process of FIG. 7 is complete
  • the design support apparatus 10 of the third embodiment the same effect as the design support apparatus 10 of the second embodiment can be obtained.
  • the possibility that the voltage values mpc (1) to mpc (8) converge is further increased as compared with the second embodiment. Further, it is possible to determine the voltage values mpc (1) to mpc (8) intended to achieve both the efficiency of the output power and the power value of the circuit model 20 to be verified.
  • the simulation is performed once, and the process is performed based on the result of the simulation performed.
  • the circuit simulation may be executed a plurality of times. At that time, a natural gradient method may be used.
  • a general genetic algorithm Genetic Algorithm
  • a simulated annealing method can be used as a release of the multivariable nonlinear problem.
  • the processing performed by the design support apparatus 10 may be distributed by a plurality of apparatuses. For example, one device performs circuit simulation on the circuit model 20 to be verified to generate an equivalent circuit model 30, and another device uses the equivalent circuit model 30 to determine the amplitude and phase of the voltage sources mpc21 to mpc28. May be requested.
  • the above processing functions can be realized by a computer.
  • a program describing the processing contents of the functions of the design support apparatuses 1 and 10 is provided.
  • the above processing functions are realized on the computer.
  • the program describing the processing contents can be recorded on a computer-readable recording medium.
  • the computer-readable recording medium include a magnetic storage device, an optical disk, a magneto-optical recording medium, and a semiconductor memory.
  • the magnetic storage device include a hard disk drive, a flexible disk (FD), and a magnetic tape.
  • the optical disc include a DVD, a DVD-RAM, and a CD-ROM / RW.
  • the magneto-optical recording medium include MO (Magneto-Optical disk).
  • the computer that executes the program stores, for example, the program recorded on the portable recording medium or the program transferred from the server computer in its own storage device. Then, the computer reads the program from its own storage device and executes processing according to the program. The computer can also read the program directly from the portable recording medium and execute processing according to the program. In addition, each time a program is transferred from a server computer connected via a network, the computer can sequentially execute processing according to the received program.
  • processing functions described above can be realized by an electronic circuit such as a DSP (Digital Signal Processor), an ASIC (Application Specific Integrated Circuit), or a PLD (Programmable Logic Device).
  • DSP Digital Signal Processor
  • ASIC Application Specific Integrated Circuit
  • PLD Programmable Logic Device

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

　非線型の高周波回路における電圧源の電圧を演算により求めること。　決定部（１ａ）は、非線型デバイスを備える高周波回路のモデルが備える非線型デバイスモデル、および非線型デバイスモデルに接続された受動素子の回路モデルそれぞれにおける入力と出力の電圧と電流の関係を示すパラメータを決定する。演算部（１ｂ）は、設計者が予め定めた入力電力とインピーダンス整合条件、および決定部（１ａ）が決定したパラメータに基づいて、等価回路モデル（２）の基本波を与える電圧源（ｍｐｃ１、ｍｐｃ５）の振幅と位相を演算する。また、演算部（１ｂ）は、設計者が予め定めた高調波終端条件および決定部（１ａ）が決定したパラメータに基づいて、等価回路モデル（２）の高調波を与える電圧源（ｍｐｃ２～ｍｐｃ４）および電圧源（ｍｐｃ６～ｍｐｃ８）の振幅と位相をそれぞれ演算する。

Description

設計支援方法、設計支援プログラムおよび設計支援装置
　本発明は設計支援方法、設計支援プログラムおよび設計支援装置に関する。
　高周波回路における消費電力の低減等を目的として、電力増幅器等の非線型回路をできるだけ高い効率で動作させる方法が求められている。
　図８は、非線型回路の入出力インピーダンスを測定する回路の一例を示す図である。
　図８に示す回路９０は、非線型回路のＤＵＴ９１が設けられている。ＤＵＴ９１の入力側には、基本波を出力する電圧源９２および、２倍、３倍の高調波をそれぞれ出力する電圧源９３、９４が設けられている。また、ＤＵＴ９１の出力側には基本波を出力する電圧源９５および、２倍、３倍の高調波をそれぞれ出力する電圧源９６、９７が設けられている。
　出力電力や、効率等を評価する際には、例えば、回路９０の入力側と出力側の基本波および高調波の組合せについて、１次から高次に至るインピーダンスを順次変化させてインピーダンス平面上を走査しながら出力電力や効率を各点で測定する。そして、測定された特性値の等高線をインピーダンス平面上に表示し、人間が等高線を見てどの点を選ぶのかを決定する。この方法によれば、ＤＵＴ９１に提供される入出力インピーダンスを自由に定めることができるので、入出力インピーダンスを変化させながらＤＵＴ９１の出力電力や、効率等を評価することができる。
A. mallet他,「A DESIGN METHOD FOR EFFICIENCY CLASS F HBT AMPLIFIERS」,IEEE MTT-S Digest, 1996, pp.855-858
　非線型の高周波回路の１次から高次に至るインピーダンス整合条件および高調波終端条件はそれぞれ独立しているわけではなく、相互に関連性がある。従って、設計者が多くの評価結果を総合的に判断した上で電圧源の位相および振幅を決定すると、手続きが煩雑になるという問題がある。
　本発明はこのような点に鑑みてなされたものであり、非線型の高周波回路における電圧源の電圧を演算により求める設計支援方法、設計支援プログラムおよび設計支援装置を提供することを目的とする。
　上記目的を達成するために、開示の設計支援方法が提供される。この設計支援方法は、コンピュータが、以下の処理を実行する。
　検証対象回路モデルが備える非線型デバイスモデルおよび非線型デバイスモデルに接続された受動素子の回路モデルそれぞれにおける入力と出力の電圧と電流の関係を示すパラメータを決定する。そして、与えられる検証対象回路モデルへの入力電力条件とインピーダンス整合条件および演算したパラメータに基づいて、検証対象回路モデルの基本波を与える電圧源の電圧を演算する。また、与えられる高調波終端条件および決定したパラメータに基づいて、検証対象回路モデルの高調波を与える電圧源の電圧を演算する。
　非線型の高周波回路における電圧源の電圧を演算により求めることができる。
　本発明の上記および他の目的、特徴および利点は本発明の例として好ましい実施の形態を表す添付の図面と関連した以下の説明により明らかになるであろう。
第１の実施の形態の設計支援装置を示す図である。 第２の実施の形態の設計支援装置のハードウェアの一構成例を示す図である。 第２の実施の形態の設計支援装置の機能を示すブロック図である。 検証対象回路モデルの一例を示す図である。 等価回路モデルを示す図である。 第２の実施の形態の設計支援装置の処理を説明するフローチャートである。 第３の実施の形態の設計支援装置の処理を説明するフローチャートである。 非線型回路の入出力インピーダンスを測定する回路の一例を示す図である。
　以下、実施の形態の設計支援装置を、図面を参照して詳細に説明する。第１の実施の形態において、開示の設計支援装置の実施の形態について説明し、その後、第２、第３の実施の形態において、開示の設計支援装置をより具体的に説明する。
　＜第１の実施の形態＞
　図１は、第１の実施の形態の設計支援装置を示す図である。
　第１の実施の形態の設計支援装置（コンピュータ）１は、決定部１ａと、演算部１ｂとを有している。
　決定部１ａは、非線型デバイスを備える高周波回路のモデル（以下、「検証対象回路モデル」と言う）が備える非線型デバイスモデル、および非線型デバイスモデルに接続された受動素子の回路モデルそれぞれにおける入力と出力の電圧と電流の関係を示すパラメータを決定する。本実施の形態では、検証対象回路モデルの等価回路モデルを用いてパラメータを決定する。図１には、等価回路モデルの一例を示している。この等価回路モデル２の入力端子１０ａには、電圧源ｍｐｃ１～ｍｐｃ４が直列に接続されている。なお、図１では、紙面の都合上、１つの電圧源を表記している。電圧源ｍｐｃ１は、基本波を与える電圧源であり、電圧源ｍｐｃ２～ｍｐｃ４は、それぞれ２次～４次の高調波終端条件を与える電圧源である。また、等価回路モデル２の出力端子１０ｂには、電圧源ｍｐｃ５～ｍｐｃ８が直列に接続されている。なお、図１では、紙面の都合上、１つの電圧源を表記している。電圧源ｍｐｃ５は、基本波を与える電圧源であり、電圧源ｍｐｃ６～ｍｐｃ８は、それぞれ２次～４次の高調波終端条件を与える電圧源である。
　等価回路モデル２は、デバイスモデル２ａと、受動回路モデル２ｂ、２ｃ、２ｄとを有している。
　デバイスモデル２ａは、検証対象回路モデルが備える非線型デバイスをモデル化したものである。デバイスモデル２ａは、電流源や電圧源を有する。
　受動回路モデル２ｂは、入力端子１０ａとデバイスモデル２ａ間の検証対象回路モデルのワイヤのインピーダンスや、配線上のインピーダンスをモデル化したものである。受動回路モデル２ｃは、デバイスモデル２ａと出力端子１０ｂ間の検証対象回路モデルのワイヤのインピーダンスや、配線上のインピーダンスをモデル化したものである。また、受動回路モデル２ｄは、デバイスモデル２ａとグランド（ＧＮＤ）間の検証対象回路モデルのワイヤのインピーダンスや、配線上のインピーダンスをモデル化したものである。
　決定部１ａは、検証対象回路モデルを具現した回路を実測したり、検証対象回路モデルの回路シミュレーションを行ったりすることにより、デバイスモデル２ａおよび受動回路モデル２ｂ～２ｄ各接点の電圧および電流の基本波成分と高次の成分を求める。求める電圧および電流の基本波成分と高次の成分としては、例えば、受動回路モデル２ｂの入力電流ｉ１（１）～ｉ１（４）、デバイスモデル２ａの入力電流ｉ２（１）～ｉ２（４）、ｉ３（５）～ｉ３（８）、受動回路モデル２ｃの入力電流ｉ４（５）～ｉ４（８）、受動回路モデル２ｄの入力電流ｉ５、受動回路モデル２ｄの出力電流ｉ６、デバイスモデル２ａと受動回路モデル２ｂとの間の電圧ｖ１、デバイスモデル２ａと受動回路モデル２ｃとの間の電圧ｖ２、デバイスモデル２ａと受動回路モデル２ｄとの間の電圧ｖ３等が挙げられる。なお、カッコ内の数字は、電圧源ｍｐｃ１～ｍｐｃ８にそれぞれ対応している。例えば、ｉ１（１）は、電圧源ｍｐｃ１による受動回路モデル２ｂの入力電流を示している。また、ｉ１（２）は、電圧源ｍｐｃ２による受動回路モデル２ｂの入力電流を示している。
　そして、決定部１ａは、求めた各接点の電圧および電流の基本波成分と高次の成分に基づいて、デバイスモデル２ａおよび受動回路モデル２ｂ、２ｃ、２ｄそれぞれにおける、入力と出力の電圧と電流の関係を示すパラメータを求める。求めるパラメータとしては、例えば受動回路モデル２ｃを二端子対回路とみなし、受動回路モデル２ｃのｇパラメータやｙパラメータ等が挙げられる。
　演算部１ｂは、設計者が予め定めた入力電力とインピーダンス整合条件、および決定部１ａが決定したパラメータに基づいて、等価回路モデル２の基本波を与える電圧源ｍｐｃ１、ｍｐｃ５の振幅と位相を演算する。また、演算部１ｂは、設計者が予め定めた高調波終端条件および決定部１ａが決定したパラメータに基づいて、等価回路モデル２の高調波を与える電圧源ｍｐｃ２～ｍｐｃ４および電圧源ｍｐｃ６～ｍｐｃ８の振幅と位相をそれぞれ演算する。
　なお、演算部１ｂは、決定した電圧源ｍｐｃ１～ｍｐｃ８の振幅と位相に基づいて、等価回路モデル２のパラメータを再計算するようにしてもよい。再計算を行う判断基準としては、例えば、電圧源ｍｐｃ１～ｍｐｃ８の振幅および位相が一定範囲内に収束するか否か等によって判断することができる。
　この設計支援装置１によれば、非線型の高周波回路における電圧源の電圧を演算により求めることができる。従って、例えば設計者が測定値に基づいて電圧源の電圧を決定する場合に比べ、非線型の高周波回路における電圧源の位相および振幅の決定時間を短縮することができる。また、等価回路モデル２のパラメータを再計算することによって電圧源ｍｐｃ１～ｍｐｃ８の振幅および位相の収束を図ることにより、インピーダンス整合条件や、高調波終端条件等を満たす電圧源ｍｐｃ１～ｍｐｃ８が得られる可能性を高めることができる。
　なお、決定部１ａおよび演算部１ｂは、設計支援装置１が有するＣＰＵ（Central Processing Unit）が備える機能により実現することができる。また、電圧源ｍｐｃ１～ｍｐｃ８や、等価回路モデル２を記憶する記憶領域は、設計支援装置１が有するＲＡＭ（Random Access Memory）やハードディスクドライブ（ＨＤＤ:Hard Disk Drive）等が備えるデータ記憶領域により実現することができる。
　＜第２の実施の形態＞
　図２は、第２の実施の形態の設計支援装置のハードウェアの一構成例を示す図である。設計支援装置１０は、ＣＰＵ１０１によって装置全体が制御されている。ＣＰＵ１０１には、バス１０８を介してＲＡＭ１０２と複数の周辺機器が接続されている。
　ＲＡＭ１０２は、設計支援装置１０の主記憶装置として使用される。ＲＡＭ１０２には、ＣＰＵ１０１に実行させるＯＳ（Operating System）のプログラムやアプリケーションプログラムの少なくとも一部が一時的に格納される。また、ＲＡＭ１０２には、ＣＰＵ１０１による処理に使用する各種データが格納される。
　バス１０８に接続されている周辺機器としては、ハードディスクドライブ１０３、グラフィック処理装置１０４、入力インタフェース１０５、ドライブ装置１０６、および通信インタフェース１０７がある。
　ハードディスクドライブ１０３は、内蔵したディスクに対して、磁気的にデータの書き込みおよび読み出しを行う。ハードディスクドライブ１０３は、設計支援装置１０の二次記憶装置として使用される。ハードディスクドライブ１０３には、ＯＳのプログラム、アプリケーションプログラム、および各種データが格納される。なお、二次記憶装置としては、フラッシュメモリ等の半導体記憶装置を使用することもできる。
　グラフィック処理装置１０４には、モニタ１０４ａが接続されている。グラフィック処理装置１０４は、ＣＰＵ１０１からの命令に従って、画像をモニタ１０４ａの画面に表示させる。モニタ１０４ａとしては、ＣＲＴ（Cathode Ray Tube）を用いた液晶表示装置等が挙げられる。
　入力インタフェース１０５には、キーボード１０５ａとマウス１０５ｂとが接続されている。入力インタフェース１０５は、キーボード１０５ａやマウス１０５ｂから送られてくる信号をＣＰＵ１０１に送信する。なお、マウス１０５ｂは、ポインティングデバイスの一例であり、他のポインティングデバイスを使用することもできる。他のポインティングデバイスとしては、タッチパネル、タブレット、タッチパッド、トラックボール等が挙げられる。
　ドライブ装置１０６は、例えば、光の反射によって読み取り可能なようにデータが記録された光ディスクや、ＵＳＢ（Universal Serial Bus）メモリ等の持ち運び可能な記録媒体に記録されたデータの読み取りを行う。例えば、ドライブ装置１０６が光学ドライブ装置である場合、レーザ光等を利用して、光ディスク２００に記録されたデータの読み取りを行う。光ディスク２００には、Ｂｌｕ－ｒａｙ（登録商標）、ＤＶＤ（Digital Versatile Disc）、ＤＶＤ－ＲＡＭ、ＣＤ－ＲＯＭ（Compact Disc Read Only Memory）、ＣＤ－Ｒ（Recordable）／ＲＷ（ReWritable）等が挙げられる。
　通信インタフェース１０７は、ネットワーク５０に接続されている。通信インタフェース１０７は、ネットワーク５０を介して、他のコンピュータまたは通信機器との間でデータの送受信を行う。以上のようなハードウェア構成によって、本実施の形態の処理機能を実現することができる。
　このようなハードウェア構成の設計支援装置１０内には、以下のような機能が設けられる。
　図３は、第２の実施の形態の設計支援装置の機能を示すブロック図である。
　設計支援装置１０は、主制御部１１と、シミュレーション実行部１２と、等価回路モデル作成部１３と、電圧調整部１４とを有している。
　主制御部１１は、シミュレーション実行部１２、等価回路モデル作成部１３、および電圧調整部１４に指示を与えることにより、検証対象回路モデルに基本波および高調波を供給する電圧源の振幅および位相を決定する。
　シミュレーション実行部１２は、主制御部１１の指示により、増幅素子の非線型デバイスモデルを有する検証対象回路モデルに対しシミュレーションを実行する。
　図４は、検証対象回路モデルの一例を示す図である。
　検証対象回路モデル２０の入出力端子それぞれには、同じ数の電圧源が直列に接続されている。なお、図４では、紙面の都合上、入出力端子それぞれに接続された電圧源を１つずつ表記している。後述する図５も同様である。具体的には、検証対象回路モデル２０の入力端子２０ａには、入力信号の基本波を出力する電圧源ｍｐｃ２１と、それぞれが２次～４次の高調波終端条件を与える電圧源ｍｐｃ２２～２４が直列に接続されている。また、検証対象回路モデル２０の出力端子２０ｂには、出力信号の基本波を出力する電圧源ｍｐｃ２５と、それぞれが２次～４次の高調波終端条件を与える電圧源ｍｐｃ２６～２８が直列に接続されている。以下、電圧源ｍｐｃ２１～ｍｐｃ２８の電圧値を、ｍｐｃ（１）～ｍｐｃ（８）と表記する。入力側の電圧値をｍｐｃ（１）～ｍｐｃ（ｎ）とすると、出力側の電圧値は、ｍｐｃ（ｎ＋１）～ｍｐｃ（２ｎ）の関係にある。
　検証対象回路モデル２０は、増幅素子の非線型デバイスのデバイスモデル２１と、デバイスモデル２１の入力側の受動素子をモデル化した容量Ｃ２１、抵抗Ｒ２１、インダクタＬ２１と、デバイスモデル２１の出力側の受動素子をモデル化した容量Ｃ２２、インダクタＬ２２と、デバイスモデル２１とＧＮＤ間の受動素子をモデル化した容量Ｃ２３、インダクタＬ２３とを有している。
　ここで図４に示す電流ｃ（１）～ｃ（４）は、それぞれ電圧源ｍｐｃ２１～ｍｐｃ２４から入力端子２０ａへの１次～４次の電流である。また、電流ｃ（５）～ｃ（８）は、それぞれ電圧源ｍｐｃ２５～ｍｐｃ２８から出力端子２０ｂへの１次～４次の電流である。電流ｃｉｄ（１）～ｃｉｄ（４）は、それぞれデバイスモデル２１のトランジスタＴｒ１の１次～４次のゲート電流であり、電流ｃｉｄ（５）～ｃｉｄ（８）は、それぞれデバイスモデル２１のトランジスタＴｒ１の１次～４次のドレイン電流である。電圧ｖｉｄ（１）～ｖｉｄ（４）は、それぞれデバイスモデル２１のトランジスタＴｒ１の１次～４次のゲート電圧であり、電圧ｖｉｄ（５）～ｖｉｄ（８）は、それぞれデバイスモデル２１のトランジスタＴｒ１の１次～４次のドレイン電圧である。
　電流ｃｉｓは、デバイスモデル２１のトランジスタＴｒ１のソース電流である。この電流ｃｉｓは、電流ｃｉｄ（１）～ｃｉｄ（８）の組合せに応じて変化する。電圧ｖｉｓは、デバイスモデル２１のトランジスタＴｒ１のソース電圧である。この電流ｖｉｓは、電圧ｖｉｄ（１）～ｖｉｄ（８）の組合せに応じて変化する。電流ｃｇｎｄは、受動回路モデル３２ｃとＧＮＤ間の電流である。
　等価回路モデル作成部１３は、主制御部１１の指示により、シミュレーション実行部１２が実行したシミュレーションの結果に基づいて、等価回路モデルを作成する。なお、等価回路モデル作成部１３は、決定部の一例である。
　図５は、等価回路モデルを示す図である。
　等価回路モデル３０の入力端子３０ａには、電圧源ｍｐｃ２１～ｍｐｃ２４が直列に接続されている。また、等価回路モデル３０の出力端子３０ｂには、電圧源ｍｐｃ２５～ｍｐｃ２８が接続されている。この等価回路モデル３０は、電流源３１ａ、３１ｂと、受動回路モデル３２ａ、３２ｂ、３２ｃを有している。電流源３１ａ、３１ｂは、デバイスモデル２１をモデル化したものである。受動回路モデル３２ａ、３２ｂ、３２ｃは、いずれも線型のモデルである。受動回路モデル３２ａは、容量Ｃ２１、抵抗Ｒ２１、インダクタＬ２１をモデル化したものである。受動回路モデル３２ｂは、容量Ｃ２２、インダクタＬ２２をモデル化したものである。受動回路モデル３２ｃは、容量Ｃ２３、インダクタＬ２３をモデル化したものである。
　等価回路モデル作成部１３は、検証対象回路モデル２０のシミュレーションにより得られた各接点の電流値および電圧値を等価回路モデル３０に与える。図５において、図４と対応する接点の電流値および電圧値には、図４と同じ符号を付している。
　電圧調整部１４は、等価回路モデル３０を用いて電圧源ｍｐｃ２１～ｍｐｃ２８の振幅および位相を演算により決定する。この電圧調整部１４は、入力電圧調整部１４ａと、インピーダンス整合部１４ｂと高調波終端条件決定部１４ｃとを有している。
　インピーダンス整合部１４ｂは、前回求めた電圧値ｍｐｃ（１）を用いて電圧値ｍｐｃ（１）を再計算する処理を繰り返し実行することにより、電圧源ｍｐｃ２１の電圧値ｍｐｃ（１）の値を収束させる処理を実行する。
　インピーダンス整合部１４ｂは、前回求めた電圧値ｍｐｃ（５）を用いて電圧値ｍｐｃ（５）を再計算する処理を繰り返し実行することにより、電圧源ｍｐｃ２５の電圧値ｍｐｃ（５）の値を収束させる処理を実行する。
　高調波終端条件決定部１４ｃは、デバイスモデル２１のゲート接点およびドレイン接点における高調波終端条件に基づいて、電圧源ｍｐｃ２２～ｍｐｃ２４の電圧値ｍｐｃ（２）～ｍｐｃ（４）および電圧源ｍｐｃ２６～ｍｐｃ２８の電圧値ｍｐｃ（６）～ｍｐｃ（８）を決定する。
　以下、電圧源ｍｐｃ２１の電圧値ｍｐｃ（１）を決定する方法、電圧源ｍｐｃ２５の電圧値ｍｐｃ（５）を決定する方法、電圧源ｍｐｃ２２～ｍｐｃ２４の電圧値ｍｐｃ（２）～ｍｐｃ（４）および電圧源ｍｐｃ２６～ｍｐｃ２８の電圧値ｍｐｃ（６）～ｍｐｃ（８）を決定する方法を順に説明する。
　＜電圧値ｍｐｃ（１）の決定方法＞
　入力電圧調整部１４ａは、等価回路モデル３０に入力される信号の電力ｐｉｎｍを、前回求めた電圧源ｍｐｃ２１の電圧値ｍｐｃ（１）、電圧源ｍｐｃ２１と受動回路モデル３２ａとの間の電流ｃ（１）の電流値を用いて以下の式（１）で求める。なお、式（１）内のアスタリスクは複素共役を示している。電圧値ｍｐｃ（１）の初期値は、設計者が決定した値（例えば１ｍＶ）を与える。
Figure JPOXMLDOC01-appb-M000001
　入力電圧調整部１４ａは、式（１）にて求めた電力ｐｉｎｍと、設計者が与える目標入力電力ｐｉｎｏとの比の２乗根を、電圧源ｍｐｃ２１の現在の電圧値ｍｐｃ（１）に乗じた値を、次回のシミュレーションに使用する電圧源ｍｐｃ２１の電圧値に決定する。この電圧値ｍｐｃ’（１）は、入力電圧調整部１４ａが次式（２）を実行して求める。
Figure JPOXMLDOC01-appb-M000002
　＜出力電力整合による電圧値ｍｐｃ（５）の決定方法＞
　次に、出力電力が最大となる電圧源ｍｐｃ２５の電圧値ｍｐｃ（５）の求め方を説明する。まず、インピーダンス整合部１４ｂは、受動回路モデル３２ａのパラメータ（二端子対回路のｇパラメータ）ｇａｃ５を求める。パラメータｇａｃ５は、電圧源ｍｐｃ２５の電圧値ｍｐｃ（５）、電圧源ｍｐｃ２５と受動回路モデル３２ｂとの間の電流ｃ（５）の電流値、受動回路モデル３２ｂと電流源３１ｂとの間の電流ｃｉｄ（５）の電流値、および受動回路モデル３２ｂと電流源３１ｂとの間の電圧ｖｉｄ（５）の電圧値を用いて次式（３）で求めることができる。
Figure JPOXMLDOC01-appb-M000003
　ここで、出力電力ｐｏｕｔは、次式（４）で求めることができる。
Figure JPOXMLDOC01-appb-M000004
　従って、インピーダンス整合部１４ｂは、式（４）の出力電力ｐｏｕｔが最大となる条件より次回の式（３）に代入する電圧源ｍｐｃ（５）を次式（５）および次式（６）にて求める。
Figure JPOXMLDOC01-appb-M000005
Figure JPOXMLDOC01-appb-M000006
　ここで、ｇａｃ５（１，２）および（１，１）は、式（３）の行列の位置の値を示している。また、Ｉ（）は、虚数部を示しており、Ｒ（）は、実数部を示している。
　＜出力効率整合による電圧値ｍｐｃ（５）の決定方法＞
　次に、効率が最大となる電圧源ｍｐｃ２５の電圧値ｍｐｃ（５）の求め方を説明する。まず、インピーダンス整合部１４ｂは、前述した式（３）を用いてパラメータｇａｃ５を求める。
　次に、本実施の形態では、ドレイン効率（有効出力と最終段トランジスタ入力との比）を高くするためにデバイスモデル２１の損失が最小となる条件を与える。これは、デバイスモデル２１の電圧ｖｉｄ（５）の位相が、電流ｃｉｄ（５）の位相の逆であればよい。従って、次式（７）
Figure JPOXMLDOC01-appb-M000007
　を用いてインピーダンス整合部１４ｂは、次回のパラメータｇａｃ５を式（３）で求める際に、式（３）に代入する電圧値ｍｐｃ’（５）を次式（８）および次式（９）にて求める。
Figure JPOXMLDOC01-appb-M000008
Figure JPOXMLDOC01-appb-M000009
　＜高調波終端条件による電圧値ｍｐｃ（２）～ｍｐｃ（４）および電圧値ｍｐｃ（６）～ｍｐｃ（８）の決定方法＞
　Ｆ－級または逆Ｆ－級の増幅器では、デバイスモデル２１のゲートおよびドレイン接点において各高調波は、ｈｔクラスベクトル（以下、「ｈｔｃ」と表記する）に応じて高インピーダンスによる反射（高調波終端条件は、ｈｔｃ（ｉ）＝１）または低インピーダンスによる反射（高調波終端条件は、ｈｔｃ（ｉ）＝－１）が起こる。なお、引数ｉは、電圧源ｍｐｃ２２～２４の次数２、３、４に対し、ｉ＝２、３、４とする。また、電圧源ｍｐｃ２６～２８の次数２、３、４に対し、ｉ＝６、７、８とする。一般化すると、引数ｉは、電圧源ｍｐｃ２２～２（ｎ）の次数２、３、・・・ｎに対し、ｉ＝２、３、・・・、ｎとする。また、電圧源ｍｐｃ２６～２（ｎ）の次数２、３、・・・ｎに対し、ｉ＝ｎ＋２、ｎ＋３、・・・、２ｎとする。
　ここで、電圧源ｍｐｃ２２～ｍｐｃ２４の高調波と電圧源ｍｐｃ２６～ｍｐｃ２８の高調波の各次の位相関係は、デバイスモデル２１のゲートおよびドレイン接点において逆相の関係となる。
　本実施の形態では、Ｆ－級では、ｈｔｃ＝［0,1,-1,0,-1,1］とする。なお、［］内の数字は、左側からそれぞれ電圧源ｍｐｃ２２～２４および電圧源ｍｐｃ２６～２８の次数に対応している。なお、次数が５以上の場合、入力側、出力側の電圧源それぞれについて［］内の数字を繰り返し代入する。例えば、入力側、出力側の電圧源がそれぞれ７次であれば、ｈｔｃ＝［0,1,-1,0,1,-1,0,-1,1,0,-1,1,］とする。
　また、Ｆ－級の電圧と電流の波形を入れ替えた逆Ｆ－級では、ｈｔｃ＝［0,-1,1,0,1,-1］とする。なお、基本波については高調波終端条件を、ｈｔｃ（１）＝０とする。
　本実施の形態では、高インピーダンスによる反射（ｈｔｃ（ｉ）＝１）または低インピーダンスによる反射（ｈｔｃ（ｉ）＝－１）を実現する電圧ｖｉｄおよび電流ｃｉｄの目標値をそれぞれｖｉｄ’、ｃｉｄ’とすると、次式（１０）、（１１）のように関係を定める。
　ｖｉｄ’＝（Ｆ＋１）．＊ｖｉｄ・・・（１０）
　ｃｉｄ’＝（１－Ｆ）／２．＊ｃｉｄ・・・（１１）
　ここで、「．＊」は、次数毎の積を表す。
　従って、高調波終端条件決定部１４ｃは、電圧ｖｉｄと電流ｃｉｄが式（１０）、（１１）の関係を満たすように、電圧値ｍｐｃ（２）～ｍｐｃ（４）および電圧値ｍｐｃ（６）～ｍｐｃ（８）の値を決定する。具体的には、高調波終端条件決定部１４ｃは、以下の式（１３）および式（１５）を演算する。
　低インピーダンスによる反射（ｈｔｃ（ｉ）＝－１）では、出力電圧ｖｉｄ（ｉ）＝０となるので、ｍｐｃ'（ｉ）＝ｖ（ｉ）とすれば次式（１２）の関係を満たす。
Figure JPOXMLDOC01-appb-M000010
　この式（１２）により、ｈｔｃ＝［0,1,-1,0,-1,1］のとき、実質的に｜ｖｉｄ（ｎ）｜＝πｖｄｄ／２となる。また、ｈｔｃ＝［0,-1,1,0,1,-1］のとき実質的に｜ｖｉｄ（ｎ）｜＝２πｖｄｄとなる。
　ここで、ｇａｃｉ（２，１）は、電圧値ｍｐｃ（ｉ）における受動回路モデル３２ａのｇパラメータの２行１列目の値を示す。例えば、ｇａｃ２（２，１）は、電圧源ｍｐｃ２２の電圧値ｍｐｃ（２）における受動回路モデル３２ａのｇパラメータの２行１列目の値を示す。また、例えば、ｇａｃ７（２，１）は、電圧源ｍｐｃ２７の電圧値ｍｐｃ（７）における受動回路モデル３２ｂのｇパラメータの２行１列目の値を示す。
　高調波終端条件決定部１４ｃは、電圧源ｍｐｃ’（ｉ）の振幅および位相を、式（１２）を変形した次式（１３）にて求める。
Figure JPOXMLDOC01-appb-M000011
　高インピーダンスによる反射（ｈｔｃ（ｉ）＝１）ではｃｉｄ（ｉ）＝０であるので、次式（１４）の関係を満たす。
Figure JPOXMLDOC01-appb-M000012
　ここで、ｙａｃは、受動回路モデル３２ａ、３２ｂのｙパラメータ（アドミタンス行列）を示す。
　従って、高調波終端条件決定部１４ｃは、電圧源ｍｐｃ’（ｉ）の振幅および位相を、次式（１５）にて求める。
Figure JPOXMLDOC01-appb-M000013
　以上、説明した方法で求めた電圧源ｍｐｃ２１の電圧値ｍｐｃ（１）、電圧源ｍｐｃ２５の電圧値ｍｐｃ（５）、電圧源ｍｐｃ２２～ｍｐｃ２４の電圧値ｍｐｃ（２）～ｍｐｃ（４）および電圧源ｍｐｃ２６～ｍｐｃ２８の電圧値ｍｐｃ（６）～ｍｐｃ（８）を用いて検証対象回路モデル２０のシミュレーションを繰り返し実行する。シミュレーションを繰り返すことにより、電圧源ｍｐｃ２１～ｍｐｃ２８の振幅および位相の収束が図れる。このため、インピーダンス整合条件や、高調波終端条件等を満たす電圧源ｍｐｃ２１～ｍｐｃ２８が得られる可能性を高めることができる。
　次に、設計支援装置１０の処理を、フローチャートを用いて説明する。
　図６は、第２の実施の形態の設計支援装置の処理を説明するフローチャートである。
　［ステップＳ１］　主制御部１１は、設計者が定義した目標入力電力ｐｉｎｏの入力を受け付ける。その後、ステップＳ２に遷移する。
　［ステップＳ２］　主制御部１１は、電圧源ｍｐｃ２１～ｍｐｃ２８の電圧値ｍｐｃ（１）～ｍｐｃ（８）を初期化する。その後、ステップＳ３に遷移する。
　［ステップＳ３］　主制御部１１は、Ｆ－級および逆Ｆ－級のｈｔクラスベクトルを定義する。その後、ステップＳ４に遷移する。
　［ステップＳ４］　主制御部１１は、繰り返し回数を示すパラメータｋ＝０に設定する。その後、ステップＳ５に遷移する。
　［ステップＳ５］　主制御部１１は、パラメータｋに１を加える。その後、ステップＳ６に遷移する。
　［ステップＳ６］　主制御部１１は、検証対象回路モデル２０のシミュレーションを実行させる指示をシミュレーション実行部１２に送る。この指示により、シミュレーション実行部１２は、検証対象回路モデル２０のシミュレーションを実行する。検証対象回路モデル２０のシミュレーションが終了すると、主制御部１１は、等価回路モデルの作成を実行させる指示を等価回路モデル作成部１３に送る。この指示により、等価回路モデル作成部１３は、シミュレーション結果に基づく等価回路モデルを作成する。その後、主制御部１１は、設計者により与えられる出力電力整合または出力効率整合を含む電圧調整指示を電圧調整部１４に送る。その後、ステップＳ７に遷移する。
　［ステップＳ７］　主制御部１１の電圧調整指示により、入力電圧調整部１４ａは、式（１）および式（２）を演算して電圧源ｍｐｃ２１の電圧値ｍｐｃ’（１）を決定する。その後、ステップＳ８に遷移する。
　［ステップＳ８］　主制御部１１の電圧調整指示により、インピーダンス整合部１４ｂは、ステップＳ６にて指示された出力電力整合または出力効率整合に応じて、電圧源ｍｐｃ２５の電圧値ｍｐｃ’（５）を決定する。前述したように、出力電力整合による電圧源ｍｐｃ２５の電圧値ｍｐｃ’（５）を決定する際には、インピーダンス整合部１４ｂは、式（３）～式（６）を演算する。また、出力効率整合による電圧源ｍｐｃ２５の電圧値ｍｐｃ’（５）を決定する際には、インピーダンス整合部１４ｂは、式（３）、および式（７）～式（９）を演算する。その後、ステップＳ９に遷移する。
　［ステップＳ９］　主制御部１１の電圧調整指示により、高調波終端条件決定部１４ｃは、ステップＳ３にて定義したｈｔクラスベクトルに基づいて、式（１２）～式（１５）を演算して電圧値ｍｐｃ（２）～ｍｐｃ（４）および電圧値ｍｐｃ（６）～ｍｐｃ（８）を決定する。その後、ステップＳ１０に遷移する。
　［ステップＳ１０］　主制御部１１は、パラメータｋが、予め定めた値（ｋ＿ｍａｘ）に一致するか否かを判断する。パラメータｋが、ｋ＿ｍａｘに一致する場合（ステップＳ１０のＹｅｓ）、図６の処理を終了する。パラメータｋが、ｋ＿ｍａｘに一致しない場合（ステップＳ１０のＮｏ）、ステップＳ５に遷移し、ステップＳ５以降の処理を引き続き行う。以上で、図６の処理の説明を終了する。なお、設計支援装置１０の処理の順番は、図６に限定されない。
　以上述べたように、設計支援装置１０によれば、シミュレーション結果に基づいて電圧源ｍｐｃ２１～ｍｐｃ２８の各電圧値ｍｐｃ（１）～ｍｐｃ（８）を求める。従って、従来に比べ基本波および高調波の組合せを迅速に得ることができる。
　また、ｋ＿ｍａｘを定め、各基本波および高調波の計算を、ある程度収束するまで繰り返し実行することにより、得られる基本波および高調波の信頼性を向上させることができる。
　＜第３の実施の形態＞
　以下、第３の実施の形態の設計支援装置について、前述した第２の実施の形態との相違点を中心に説明し、同様の事項については、その説明を省略する。
　第３の実施の形態は、主制御部１１の制御方法が、第２の実施の形態とは異なっている。
　第３の実施の形態の主制御部１１の制御方法は、電圧値ｍｐｃ（１）～ｍｐｃ（８）の決定方法が第２の実施の形態と異なっている。以下、フローチャートを用いて第３の実施の形態の設計支援装置１０の処理を説明する。
　図７は、第３の実施の形態の設計支援装置の処理を説明するフローチャートである。
　［ステップＳ１１］　主制御部１１は、設計者が定義した目標入力電力ｐｉｎｏの入力を受け付ける。その後、ステップＳ１２に遷移する。
　［ステップＳ１２］　主制御部１１は、入力側の電圧源ｍｐｃ（１）～ｍｐｃ（４）および出力側の電圧源ｍｐｃ（５）～ｍｐｃ（８）を初期化する。その後、ステップＳ１３に遷移する。
　［ステップＳ１３］　主制御部１１は、Ｆ－級および逆Ｆ－級のｈｔクラスベクトルを定義する。その後、ステップＳ１４に遷移する。
　［ステップＳ１４］　主制御部１１は、検証対象回路モデル２０のシミュレーションを実行させる指示をシミュレーション実行部１２に送る。この指示により、シミュレーション実行部１２は、検証対象回路モデル２０のシミュレーションを実行する。検証対象回路モデル２０のシミュレーションが終了すると、主制御部１１は、等価回路モデル３０の作成を実行させる指示を等価回路モデル作成部１３に送る。この指示により、等価回路モデル作成部１３は、シミュレーション結果に基づく等価回路モデル３０を作成する。その後、ステップＳ１５に遷移する。
　［ステップＳ１５］　主制御部１１は、次数を示すパラメータｈｎを用意する。そして、パラメータｈｎの初期値を０に設定する。その後、ステップＳ１６に遷移する。
　［ステップＳ１６］　主制御部１１は、パラメータｈｎに１を加える。その後、ステップＳ１７に遷移する。
　［ステップＳ１７］　主制御部１１は、パラメータｈｎの値が偶数か否かを判断する。パラメータｈｎの値が偶数である場合（ステップＳ１７のＹｅｓ）、ステップＳ１８に遷移する。パラメータｈｎの値が偶数ではない場合（ステップＳ１７のＮｏ）、ステップＳ１９に遷移する。
　［ステップＳ１８］　主制御部１１の電圧調整指示により、インピーダンス整合部１４ｂは、出力電力整合による電圧源ｍｐｃ２５の電圧値ｍｐｃ’（５）を決定する。その後、ステップＳ１６に遷移する。
　［ステップＳ１９］　主制御部１１は、パラメータｈｎの値が１か否かを判断する。パラメータｈｎの値が１である場合（ステップＳ１９のＹｅｓ）、ステップＳ２０に遷移する。パラメータｈｎの値が１ではない場合（ステップＳ１９のＮｏ）、ステップＳ２１に遷移する。
　［ステップＳ２０］　主制御部１１の電圧調整指示により、入力電圧調整部１４ａは、式（１）および式（２）を演算して電圧源ｍｐｃ２１の電圧値ｍｐｃ’（１）を決定する。その後、ステップＳ１６に遷移する。
　［ステップＳ２１］　主制御部１１は、パラメータｈｎの値が１５か否かを判断する。パラメータｈｎの値が１５である場合（ステップＳ２１のＹｅｓ）、ステップＳ２３に遷移する。パラメータｈｎの値が１５ではない場合（ステップＳ２１のＮｏ）、ステップＳ２２に遷移する。
　［ステップＳ２２］　主制御部１１の電圧調整指示により、高調波終端条件決定部１４ｃは、式（１０）～式（１３）を演算して電圧値ｍｐｃ（２）～ｍｐｃ（４）および電圧値ｍｐｃ（６）～ｍｐｃ（８）を決定する。なお、パラメータｈｎの値に応じて、ｍｐｃの引数ｉの値を変える。例えば、パラメータｈｎ＝３のとき引数ｉ＝６に設定する。パラメータｈｎ＝５のとき引数ｉ＝７に設定する。パラメータｈｎ＝７のとき引数ｉ＝８に設定する。パラメータｈｎ＝９のとき引数ｉ＝２に設定する。パラメータｈｎ＝１１のとき引数ｉ＝６に設定する。パラメータｈｎ＝１３のとき引数ｉ＝４に設定する。これは、高調波の主な発生源がデバイスモデル２１の出力端であり、低次の高調波の終端条件が大きな効果をもつことによる。高調波終端処理が終了すると、ステップＳ１６に遷移する。
　［ステップＳ２３］　主制御部１１の電圧調整指示により、インピーダンス整合部１４ｂは、出力効率整合による電圧源ｍｐｃ２５の電圧値ｍｐｃ’（５）を決定する。その後、図７の処理を終了する。なお、設計支援装置１０の処理の順番は、図７に限定されない。
　この第３の実施の形態の設計支援装置１０によれば、第２の実施の形態の設計支援装置１０と同様の効果が得られる。そして、第３の実施の形態の設計支援装置１０によれば、第２の実施の形態に比べ、電圧値ｍｐｃ（１）～ｍｐｃ（８）が収束する可能性をさらに高めることができる。また、検証対象回路モデル２０の出力電力の効率と電力値の両立を意図した電圧値ｍｐｃ（１）～ｍｐｃ（８）を決定することができる。
　なお、第３の実施の形態では、シミュレーションを１回行い、行ったシミュレーションの結果に基づいて処理を行った。しかし、第２の実施の形態にて説明したように、回路シミュレーションを複数回実行してもよい。その際、自然勾配法を用いてもよい。また、多変数非線型問題の解放として、一般的な遺伝的アルゴリズム（Genetic Algorithm）やシミュレイテド・アニーリング（Simulated Annealing）法を用いることができる。
　なお、設計支援装置１０が行った処理が、複数の装置によって分散処理されるようにしてもよい。例えば、１つの装置が、検証対象回路モデル２０に対し回路シミュレーションを行って等価回路モデル３０を生成しておき、他の装置が、等価回路モデル３０を用いて電圧源ｍｐｃ２１～ｍｐｃ２８の振幅および位相を求めるようにしてもよい。
　なお、前述した各実施の形態では、基本波および２次～４次の高調波を出力する電圧源の値を算出する例を説明したが、５次以上の高調波を出力する電圧源の値を算出することもできる。
　以上、本発明の設計支援方法、設計支援プログラムおよび設計支援装置を、図示の実施の形態に基づいて説明したが、上記については単に本発明の原理を示すものである。さらに、多数の変形、変更が当業者にとって可能であり、本発明は上記に示し、説明した正確な構成および応用例に限定されるものではなく、対応するすべての変形例および均等物は、添付の請求項およびその均等物による本発明の範囲とみなされる。
　なお、上記の処理機能は、コンピュータによって実現することができる。その場合、設計支援装置１、１０が有する機能の処理内容を記述したプログラムが提供される。そのプログラムをコンピュータで実行することにより、上記処理機能がコンピュータ上で実現される。処理内容を記述したプログラムは、コンピュータで読み取り可能な記録媒体に記録しておくことができる。コンピュータで読み取り可能な記録媒体としては、磁気記憶装置、光ディスク、光磁気記録媒体、半導体メモリ等が挙げられる。磁気記憶装置には、ハードディスクドライブ、フレキシブルディスク（ＦＤ）、磁気テープ等が挙げられる。光ディスクには、ＤＶＤ、ＤＶＤ－ＲＡＭ、ＣＤ－ＲＯＭ／ＲＷ等が挙げられる。光磁気記録媒体には、ＭＯ（Magneto-Optical disk）等が挙げられる。
　プログラムを流通させる場合には、例えば、そのプログラムが記録されたＤＶＤ、ＣＤ－ＲＯＭ等の可搬型記録媒体が販売される。また、プログラムをサーバコンピュータの記憶装置に格納しておき、ネットワークを介して、サーバコンピュータから他のコンピュータにそのプログラムを転送することもできる。
　プログラムを実行するコンピュータは、例えば、可搬型記録媒体に記録されたプログラムもしくはサーバコンピュータから転送されたプログラムを、自己の記憶装置に格納する。そして、コンピュータは、自己の記憶装置からプログラムを読み取り、プログラムに従った処理を実行する。なお、コンピュータは、可搬型記録媒体から直接プログラムを読み取り、そのプログラムに従った処理を実行することもできる。また、コンピュータは、ネットワークを介して接続されたサーバコンピュータからプログラムが転送される毎に、逐次、受け取ったプログラムに従った処理を実行することもできる。
　また、上記の処理機能の少なくとも一部を、ＤＳＰ（Digital Signal Processor）、ＡＳＩＣ（Application Specific Integrated Circuit）、ＰＬＤ（Programmable Logic Device）等の電子回路で実現することもできる。
　１、１０　設計支援装置
　１ａ　決定部
　１ｂ　演算部
　２、３０　等価回路モデル
　２ａ、２１　デバイスモデル
　２ｂ、２ｃ、２ｄ、３２ａ、３２ｂ、３２ｃ　受動回路モデル
　１１　主制御部
　１２　シミュレーション実行部
　１３　等価回路モデル作成部
　１４　電圧調整部
　１４ａ　入力電圧調整部
　１４ｂ　インピーダンス整合部
　１４ｃ　高調波終端条件決定部
　３１ａ、３１ｂ　電流源
　ｍｐｃ１～ｍｐｃ８、ｍｐｃ２１～ｍｐｃ２８　電圧源

Claims (10)

  1. 　コンピュータが、
    　検証対象回路モデルが備える非線型デバイスモデルおよび前記非線型デバイスモデルに接続された受動素子の回路モデルそれぞれにおける入力と出力の電圧と電流の関係を示すパラメータを決定し、
    　与えられる前記検証対象回路モデルへの入力電力条件とインピーダンス整合条件および演算した前記パラメータに基づいて、前記検証対象回路モデルの基本波を与える電圧源の電圧を演算し、
    　与えられる高調波終端条件および決定した前記パラメータに基づいて、前記検証対象回路モデルの高調波を与える電圧源の電圧を演算する、
    　処理を実行することを特徴とする設計支援方法。
  2. 　前記検証対象回路モデルをシミュレートした結果得られる等価回路モデルの前記パラメータに基づいて、基本波を与える前記電圧源の電圧と高調波を与える前記電圧源の電圧を演算することを特徴とする請求の範囲第１項記載の設計支援方法。
  3. 　演算により得られた基本波を与える前記電圧源の電圧および高調波を与える電圧源の電圧を用いて前記検証対象回路モデルを再度シミュレートし、得られる等価回路モデルの前記パラメータに基づいて、基本波を与える前記電圧源の電圧と高調波を与える前記電圧源の電圧を再度演算することを特徴とする請求の範囲第２項記載の設計支援方法。
  4. 　前回の演算により得られた基本波を与える前記電圧源の電圧と前記受動素子の回路モデルの前記パラメータとに基づいて、前記等価回路モデルの出力電力を最大にする今回の基本波を与える前記電圧源の電圧を演算し、演算により得られた前記電圧を用いて前記検証対象回路モデルを再度シミュレートすることを特徴とする請求の範囲第２項記載の設計支援方法。
  5. 　前記パラメータは、前記受動素子の回路モデルの２端子対回路のパラメータであることを特徴とする請求の範囲第４項記載の設計支援方法。
  6. 　前回の演算により得られた基本波を与える前記電圧源の電圧と前記受動素子の回路モデルの前記パラメータとに基づいて、前記等価回路モデルの出力電力の効率を最大にする今回の基本波を与える前記電圧源の電圧を演算し、演算により得られた前記電圧を用いて前記検証対象回路モデルを再度シミュレートすることを特徴とする請求の範囲第２項記載の設計支援方法。
  7. 　前回の演算により得られた高調波を与える前記電圧源の電圧と前記受動素子の回路モデルの前記パラメータとに基づいて、今回の高調波を与える前記電圧源の電圧を演算し、演算により得られた前記電圧を用いて前記検証対象回路モデルを再度シミュレートすることを特徴とする請求の範囲第２項記載の設計支援方法。
  8. 　前回の演算により得られた基本波を与える前記電圧源の電圧と前記受動素子の回路モデルの前記パラメータとに基づいて前記等価回路モデルの出力電力を最大にする今回の基本波を与える前記電圧源の電圧を演算する処理を複数回繰り返すことにより得られた基本波を与える前記電圧源の電圧と前記受動素子の回路モデルの前記パラメータとに基づいて、前記等価回路モデルの出力電力の効率を最大にする基本波を与える前記電圧源の電圧を演算することを特徴とする請求の範囲第２項記載の設計支援方法。
  9. 　コンピュータに、
    　検証対象回路モデルが備える非線型デバイスモデルおよび前記非線型デバイスモデルに接続された受動素子の回路モデルそれぞれにおける入力と出力の電圧と電流の関係を示すパラメータを決定し、
    　与えられる入力電力条件とインピーダンス整合条件および演算した前記パラメータに基づいて、前記検証対象回路モデルの基本波を与える電圧源の電圧を演算し、
    　与えられる高調波終端条件および決定した前記パラメータに基づいて、前記検証対象回路モデルの高調波を与える電圧源の電圧を演算する、
    　処理を実行させることを特徴とする設計支援プログラム。
  10. 　検証対象回路モデルが備える非線型デバイスモデルおよび前記非線型デバイスモデルに接続された受動素子の回路モデルそれぞれにおける入力と出力の電圧と電流の関係を示すパラメータを決定する決定部と、
    　与えられる入力電力条件とインピーダンス整合条件および演算した前記パラメータに基づいて、前記検証対象回路モデルの基本波を与える電圧源の電圧を演算し、与えられる高調波終端条件および決定した前記パラメータに基づいて、前記検証対象回路モデルの高調波を与える電圧源の電圧を演算する演算部と、
    　を有することを特徴とする設計支援装置。
PCT/JP2011/057580 2011-03-28 2011-03-28 設計支援方法、設計支援プログラムおよび設計支援装置 Ceased WO2012131863A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2013506889A JPWO2012131863A1 (ja) 2011-03-28 2011-03-28 設計支援方法、設計支援プログラムおよび設計支援装置
PCT/JP2011/057580 WO2012131863A1 (ja) 2011-03-28 2011-03-28 設計支援方法、設計支援プログラムおよび設計支援装置
US14/025,444 US20140019926A1 (en) 2011-03-28 2013-09-12 Design support method and design support apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2011/057580 WO2012131863A1 (ja) 2011-03-28 2011-03-28 設計支援方法、設計支援プログラムおよび設計支援装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US14/025,444 Continuation US20140019926A1 (en) 2011-03-28 2013-09-12 Design support method and design support apparatus

Publications (1)

Publication Number Publication Date
WO2012131863A1 true WO2012131863A1 (ja) 2012-10-04

Family

ID=46929702

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2011/057580 Ceased WO2012131863A1 (ja) 2011-03-28 2011-03-28 設計支援方法、設計支援プログラムおよび設計支援装置

Country Status (3)

Country Link
US (1) US20140019926A1 (ja)
JP (1) JPWO2012131863A1 (ja)
WO (1) WO2012131863A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105550450A (zh) * 2015-12-17 2016-05-04 国网智能电网研究院 一种电能质量干扰源特征谐波建模方法
KR20210075230A (ko) * 2019-12-09 2021-06-23 한국전자기술연구원 고출력 mmic 전력증폭기 설계 방법
CN119438708A (zh) * 2025-01-09 2025-02-14 国网浙江省电力有限公司温州供电公司 一种时变谐波阻抗估计方法、装置、设备、介质和产品

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014185294A1 (ja) * 2013-05-14 2014-11-20 株式会社村田製作所 インダクタのシミュレーション方法およびインダクタの非線形等価回路モデル
CN111969639B (zh) * 2020-08-17 2022-03-11 中国科学院电工研究所 电力电子化电网级联型换流器多时间尺度暂态建模方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005063431A (ja) * 2003-07-31 2005-03-10 Taiyo Yuden Co Ltd 高周波回路の設計方法及び設計装置と高周波回路の設計に係る表示方法
WO2009093360A1 (ja) * 2008-01-24 2009-07-30 Nec Corporation 回路シミュレータおよび回路シミュレーション方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030206021A1 (en) * 1997-07-25 2003-11-06 Laletin William H. Method and apparatus for measuring and analyzing electrical or electrochemical systems
US6396298B1 (en) * 2000-04-14 2002-05-28 The Aerospace Corporation Active feedback pulsed measurement method
US6388512B1 (en) * 2000-11-03 2002-05-14 The United States Of America As Represented By The Administrator Of National Aeronautics And Space Administration Process for a high efficiency Class D microwave power amplifier operating in the S-Band
US8103463B2 (en) * 2006-09-21 2012-01-24 Impact Technologies, Llc Systems and methods for predicting failure of electronic systems and assessing level of degradation and remaining useful life
US8797105B2 (en) * 2011-10-04 2014-08-05 Cornell University Tunable signal source

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005063431A (ja) * 2003-07-31 2005-03-10 Taiyo Yuden Co Ltd 高周波回路の設計方法及び設計装置と高周波回路の設計に係る表示方法
WO2009093360A1 (ja) * 2008-01-24 2009-07-30 Nec Corporation 回路シミュレータおよび回路シミュレーション方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105550450A (zh) * 2015-12-17 2016-05-04 国网智能电网研究院 一种电能质量干扰源特征谐波建模方法
CN105550450B (zh) * 2015-12-17 2020-10-13 国网智能电网研究院 一种电能质量干扰源特征谐波建模方法
KR20210075230A (ko) * 2019-12-09 2021-06-23 한국전자기술연구원 고출력 mmic 전력증폭기 설계 방법
KR102520560B1 (ko) * 2019-12-09 2023-04-11 한국전자기술연구원 고출력 mmic 전력증폭기 설계 방법
CN119438708A (zh) * 2025-01-09 2025-02-14 国网浙江省电力有限公司温州供电公司 一种时变谐波阻抗估计方法、装置、设备、介质和产品

Also Published As

Publication number Publication date
US20140019926A1 (en) 2014-01-16
JPWO2012131863A1 (ja) 2014-07-24

Similar Documents

Publication Publication Date Title
JP6922945B2 (ja) 情報処理方法
JP7320033B2 (ja) 量子制御パルス生成方法、装置、電子デバイス、記憶媒体、及びプログラム
JP6937085B2 (ja) 有界整数領域上の多項式を表すハミルトニアンを有する超電導キュービットのシステムを設定する方法およびシステム
WO2012131863A1 (ja) 設計支援方法、設計支援プログラムおよび設計支援装置
KR102604320B1 (ko) 시뮬레이션 모델 보정 시스템 및 방법
JP5176895B2 (ja) Ｓｒａｍ形状パラメータ等の多目的最適化設計支援装置、方法、及びプログラム
CN120409569B (zh) 基于深度学习确定散射参数的方法、装置、介质及产品
JP5587093B2 (ja) 情報処理装置、情報処理方法、およびプログラム
JP5994515B2 (ja) 最適値計算装置、最適値計算システム、最適値計算方法及びプログラム
JP7658152B2 (ja) Ｅｍｉ算出プログラム、ｅｍｉ算出方法およびｅｍｉ算出装置
WO2010125752A1 (ja) 電源設計システム、電源設計方法、及び電源設計用プログラム
CN114510888A (zh) 电路系统镇定性分析方法、装置、设备及存储介质
CN105608237A (zh) 一种电路版图后仿真阶段的快速波形预测方法
US20240225738A1 (en) Biomechanical model for predicting deformations of a patient body
JP2021170163A (ja) 学習プログラム、学習方法及び情報処理装置
JP7647436B2 (ja) 信号生成装置、信号生成プログラムおよび信号生成方法
JP2022021214A (ja) 最適化装置、最適化方法および最適化プログラム
CN116661135A (zh) 波前整形方法、装置、计算机设备和存储介质
JP4102182B2 (ja) 電力変換器用半導体素子の設計支援方法、設計支援装置、設計支援プログラム、設計支援プログラムの記録媒体及び電力変換器用半導体装置開発システム
CN115494303A (zh) 一种emi接收机信号转化方法、装置及存储介质
JP2018195029A (ja) 推定プログラム、推定方法および推定装置
JP4539356B2 (ja) 電界効果トランジスタモデル生成装置、電界効果トランジスタモデル生成方法等
JP7798169B2 (ja) 検証装置、検証方法、および検証プログラム
Jing The Parametric Characteristic of Frequency Response Functions
CN108920802A (zh) 电子元件等效直流电阻仿真方法、装置及设备

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11862687

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2013506889

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 11862687

Country of ref document: EP

Kind code of ref document: A1