KR20210075230A - 고출력 mmic 전력증폭기 설계 방법 - Google Patents

고출력 mmic 전력증폭기 설계 방법 Download PDF

Info

Publication number
KR20210075230A
KR20210075230A KR1020190162638A KR20190162638A KR20210075230A KR 20210075230 A KR20210075230 A KR 20210075230A KR 1020190162638 A KR1020190162638 A KR 1020190162638A KR 20190162638 A KR20190162638 A KR 20190162638A KR 20210075230 A KR20210075230 A KR 20210075230A
Authority
KR
South Korea
Prior art keywords
power amplifier
circuit
transistors
replaced
parameters
Prior art date
Application number
KR1020190162638A
Other languages
English (en)
Other versions
KR102520560B1 (ko
Inventor
김기진
안광호
Original Assignee
한국전자기술연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자기술연구원 filed Critical 한국전자기술연구원
Priority to KR1020190162638A priority Critical patent/KR102520560B1/ko
Publication of KR20210075230A publication Critical patent/KR20210075230A/ko
Application granted granted Critical
Publication of KR102520560B1 publication Critical patent/KR102520560B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/36—Circuit design at the analogue level
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/211—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Amplifiers (AREA)

Abstract

정밀하게 측정된 모델링 정보를 바탕으로 EM 시뮬레이션에 의해 장시간에 걸쳐 설계했던 방식을 벗어나, MMIC 전력증폭기를 단순한 모델링과 단순한 등가회로로 개략적으로 설계하는 방법이 제공된다. 본 발명의 실시예에 따른 전력증폭기 설계 방법은 컴퓨팅 시스템이, 트랜지스터들을 결합하여 구성하는 전력증폭기 회로를 구성하는 단계; 컴퓨팅 시스템이, 전력증폭기 회로의 트랜지스터들을 트랜지스터 등가 모델로 대체하는 단계; 컴퓨팅 시스템이, 전력증폭기 회로의 전송 선로들을 등가 회로로 대체하는 단계; 및 컴퓨팅 시스템이, 트랜지스터들과 전송 선로들이 등가로 대체된 전력증폭기 회로의 파라미터들을 입력받는 단계; 입력된 파라미터들로 구성된 전력증폭기 회로의 성능을 평가하는 단계;를 포함한다.
이에 의해, MMIC 전력증폭기를 단순한 모델링과 단순한 등가회로로 개략적으로 설계하여, 정밀하게 측정된 모델링 정보를 바탕으로 EM 시뮬레이션에 의해 장시간에 걸쳐 설계했던 기존의 방식으로부터 탈피할 수 있다. 이에 따라, 반도체 공정시 소자의 성능을 확인함에 있어, 편리함과 속도성을 제공함으로써, 소자 개발에 있어서 성능 개선에 크게 기여 할 수 있게 된다.

Description

고출력 MMIC 전력증폭기 설계 방법{High Power MMIC Power Amplifier Design Method}
본 발명은 고주파 회로 설계 기술에 관한 것으로, 더욱 상세하게는 5G 이동통신, 군용 레이더 등의 고주파와 고출력이 요구되는 전력증폭기를 설계하는 방법에 관한 것이다.
RF 전력증폭기를 개발하는데 있어서 C-band 이하의 주파수에서는 discrete transistor를 구매하고 PCB 보드에서 Matching을 수행하는 모듈 타입의 전력증폭기가 대부분 이였다.
하지만 동작 주파수가 높아짐에 따라 기존 방식은 기생 캐패시턴스와 인덕턴스 문제로 사용할 수 없게 되었다. 이를 위한 솔루션이 MMIC(Monolithic Microwave Integrated Circuit)이다. MMIC란 반도체 공정내에 트랜지스터와 매칭회로를 다 집적하여 외부로 연결되는 선은 오직 입 출력 50옴Ω라인만 있는 RF 반도체 회로를 의미한다.
도 1은 MMIC를 이용하여 높은 파워를 출력하기 위한 방법을 블록도로 도시한 것이다. 높은 출력을 얻기 위해서는 큰 트랜지스터가 필요하다. MMIC라는 작은 소자에서 한 개의 큰 트랜지스터를 사용하면 열 문제와 이득 열하 문제를 가지고 있어, 도 1과 같이 작은 트랜지스터들을 병렬로 연결하여 높은 출력을 얻는 방법을 선택해야 한다.
도 2는 이렇게 개발된 MMIC 전력증폭기 사진이다. 사진에서 보듯이 다수의 작은 트랜지스터들이 병렬로 연결되면서 다양한 매칭회로를 통과하여 출력되는 것을 확인 할 수 있다.
고주파 회로에서는 이런 복잡한 매칭회로는 주로 EM(Electromagnetic) 시뮬레이션을 통해 설계 되고 이런 과정이 상당한 시간이 소모되기 때문에 회로 설계에 있어서 많은 어려움을 겪고 있다.
도 3은 Load Pull 시뮬레이션 결과를 보여준다. Load Pull이란 디바이스가 동작 주파수에서 최대의 출력을 낼 수 있는 임피던스와 최대 효율을 내는 임피던스를 임피던스 튜너라는 장비를 통해 얻어내는 방법으로써, MMIC 전력증폭기 설계에서 가장 중요한 정보를 제공한다 볼 수 있다.
도 4는 이런 load pull data를 얻기 위한 load pull 장비 셋업을 보여주고 있다. 주파수가 높아짐에 따라 도 4와 같은 장비를 구축하는 것은 굉장히 어려운 작업이 될 수 있고 이런 정보 또한 쉽게 얻을 수 없는 문제점을 가지고 있다.
이에 따라, 고가의 장비가 없는 환경에서도 MMIC 전력증폭기를 개발하는데 있어서 가능한 솔루션이 필요한 실정이다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 본 발명의 목적은, 정밀하게 측정된 모델링 정보를 바탕으로 EM 시뮬레이션에 의해 장시간에 걸쳐 설계했던 방식을 벗어나, MMIC 전력증폭기를 단순한 모델링과 단순한 등가회로로 개략적으로 설계하는 방법을 제공함에 있다.
상기 목적을 달성하기 위한 본 발명의 일 실시예에 따른, 전력증폭기 설계 방법은 컴퓨팅 시스템이, 트랜지스터들을 결합하여 구성하는 전력증폭기 회로를 구성하는 단계; 컴퓨팅 시스템이, 전력증폭기 회로의 트랜지스터들을 트랜지스터 등가 모델로 대체하는 단계; 컴퓨팅 시스템이, 전력증폭기 회로의 전송 선로들을 등가 회로로 대체하는 단계; 및 컴퓨팅 시스템이, 트랜지스터들과 전송 선로들이 등가로 대체된 전력증폭기 회로의 파라미터들을 입력받는 단계; 입력된 파라미터들로 구성된 전력증폭기 회로의 성능을 평가하는 단계;를 포함한다.
트랜지터들을 구성하는 트랜지스터 각각은, RC 등가회로로 대체될 수 있다.
RC 등가회로를 구성하는 Req와 Ceq는,
Figure pat00001
Figure pat00002
위의 수식들로 계산될 수 있다.
Req를 계산하는 수식의 파라미터들은, 트랜지스터의 DC 특성을 측정하여 획득하고, Ceq를 계산하는 수식의 파라미터들은, 네트워크 분석기로 측정하여 획득할 수 있다.
결합된 N개의 트랜지스터들은, 하나의 RC 등가회로로 대체될 수 있다.
하나의 RC 등가회로를 구성하는 R과 C는,
R = Req/N
C = Ceq*N
위 수식들로 계산될 수 있다.
전송 선로들의 등가 회로는, AC Ground에 연결되어 있지 않은 전송선로는, L로 대체하고, AC Ground에 연결되어 있는 전송선로는, C로 대체하는 것일 수 있다.
본 발명의 다른 측면에 따르면, 트랜지스터들을 결합하여 구성하는 전력증폭기 회로를 구성하고, 전력증폭기 회로의 트랜지스터들을 트랜지스터 등가 모델로 대체하며, 전력증폭기 회로의 전송 선로들을 등가 회로로 대체하고, 입력부를 통해 입력된 파라미터들로 구성된 전력증폭기 회로의 성능을 평가하는 프로세서; 및 트랜지스터들과 전송 선로들이 등가로 대체된 전력증폭기 회로의 파라미터들을 입력받아 프로세서로 전달하는 입력부;를 포함하는 것을 특징으로 하는 전력증폭기 설계 시스템이 제공된다.
이상 설명한 바와 같이, 본 발명의 실시예들에 따르면, MMIC 전력증폭기를 단순한 모델링과 단순한 등가회로로 개략적으로 설계하여, 정밀하게 측정된 모델링 정보를 바탕으로 EM 시뮬레이션에 의해 장시간에 걸쳐 설계했던 기존의 방식으로부터 탈피할 수 있다. 이에 따라, 반도체 공정시 소자의 성능을 확인함에 있어, 편리함과 속도성을 제공함으로써, 소자 개발에 있어서 성능 개선에 크게 기여 할 수 있게 된다.
도 1은 일반적인 MMIC의 High Power 구성을 위한 작은 전력증폭기의 병렬 결합 구조,
도 2는 MMIC 전력증폭기의 사진,
도 3은 Load Pull 시뮬레이션 결과,
도 4는 Load Pull 장비 셋업
도 5는 트랜지스터의 RC 등가회로,
도 6은 4개의 트랜지스터를 결합하는 경우의 연결 가능한 구조,
도 7은 RC 등가회로를 바탕으로 구성된 출력 매칭회로,
도 8은 본 발명의 일 실시예에 따른 전력증폭기 설계 방법의 설명에 제공되는 흐름도,
도 9는 본 발명의 다른 실시예에 따른 전력증폭기 설계 시스템의 블럭도이다.
이하에서는 도면을 참조하여 본 발명을 보다 상세하게 설명한다.
본 발명의 실시예에서는, 고출력 MMIC(Monolithic Microwave Integrated Circuit) 전력증폭기를 단순한 모델링과 단순한 등가회로로 개략적으로 설계하는 방법을 제시한다.
구체적으로, 본 발명의 실시예에 따른 MMIC 전력증폭기 설계방법은, 고가의 장비가 셋업되지 않은 환경에서도, 간단한 모델링과 설계 방법을 사용하면서도 상당히 정확한 설계 결과를 얻는 방법이다.
도 5는 트랜지스터의 등가회로를 도시한 도면이다. 여기서 트랜지스터의 등가 저항 Req와 등가 캐패시턴스 Ceq는 아래의 수식 (1)과 수식 (2)로 구할 수 있다.
Figure pat00003
(1)
Figure pat00004
(2)
트랜지스터의 DC 특성을 측정하면 수식(1)의 파라미터들은 다 확보할 수 있다. 또한, 수식 (2)의 파라미터들도 네트워크 분석기를 이용하면 간단히 측정할 수 있다.
이와 같이 측정된 파라미터들을 가지고 Ceq를 무시(Cancel) 하면서 50Ω으로 임피던스 매칭하는 회로를 구성하면, Load pull 장비 없이 그리고 복잡한 EM 시뮬레이션을 간소화하여 증폭기를 개발할 수 있다.
한편, 고출력 MMIC 전력증폭기를 설계함에 있어 고출력을 얻기 위해, 다수의 트랜지스터들을 병렬로 연결하여 결합할 수 있다. 만약, Req와 Ceq로 등가 변환되는 N개의 트랜지스터를 결합한다면, 결합된 트랜지스터의 R과 C는 다음의 수식 (3)과 (4)가 된다.
R = Req/N
C = Ceq*N
한편, 트랜지스터들을 결합하려면 전송 선로(transmission line)을 이용하여 트랜지스터들을 연결하여야 한다. 도 5은 일반적으로 연결할 수 있는 구조를 나타내고 있다. 구체적으로, 도 6에는 4개의 트랜지스터를 결합하는 경우의 연결 가능한 구조를 제시하였다.
L3는 전송 선로이지만 끝이 AC Ground로 되어 있어 캐패시터로 동작할 수 있으며, 바이어스 전압을 인가할 수 있는 구조이다. 도 6에 제시된 회로의 등가회로를 앞에서 설명한 RC 등가회로를 이용하여 구성하면 도 7과 같다.
도 7에서는 도 6의 회로를 매칭할 수 있도록 등가회로를 구성하였다. 이렇게 했을 때 구현할 수 있는 L1~L5 그리고 C1을 쉽게 계산할 수 있어, 복잡한 EM 없이 쉽게 매칭할 수 있게 된다.
물론 세부적인 튜닝은 EM이 필요하지만 처음 설계에서 이런 방식을 사용하면 훨씬 빠르게 설계를 할 수 있을 것이다.
위에서 설명한 기법을 이용한 고출력 MMIC 전력증폭기 설계 방법에 대해, 이하에서 도 8을 참조하여 상세히 설명한다. 도 8은 본 발명의 일 실시예에 따른 전력증폭기 설계 방법의 설명에 제공되는 흐름도이다.
도시된 바와 같이, 먼저, 트랜지스터들과 전송 선로들을 결합하여 전력증폭기 회로를 구성한다(S110). S110단계에서의 전력증폭기 회로 구성은, 설계자의 조작/입력에 따른다.
이후, S110단계에서 구성된 전력증폭기 회로의 트랜지스터들을 트랜지스터 등가 모델로 대체한다(S120). 트랜지터들을 구성하는 트랜지스터 각각은 전술한 RC 등가회로로 대체된다.
이 RC 등가회로를 구성하는 Req를 계산하는 수식의 파라미터들은 트랜지스터의 DC 특성을 측정하여 획득할 수 있고, RC 등가회로의 Ceq를 계산하는 수식의 파라미터들은 네트워크 분석기로 측정하여 획득할 수 있다.
한편, 결합된 N개의 트랜지스터들은 S120단계에서 하나의 RC 등가회로로 대체된다.
다음, S110단계에서 구성된 전력증폭기 회로의 전송 선로들을 등가 회로로 대체한다(S130). 이때, AC Ground에 연결되어 있지 않은 전송선로는 L로 대체하지만, AC Ground에 연결되어 있는 전송선로는 C로 대체한다.
이후, S120단계와 S130단계를 통해 트랜지스터들과 전송 선로들이 등가로 대체된 전력증폭기 회로를 표시하고(S140), 전력증폭기 회로를 구성하는 파라미터들을 입력받는다(S150).
그러면, 입력된 파라미터들로 구성된 전력증폭기 회로의 성능을 평가하고(S160), 평가 결과를 표시하여, 설계자에게 제공한다(S170).
도 9는 본 발명의 다른 실시예에 따른 전력증폭기 설계 시스템의 블럭도이다. 본 발명의 실시예에 따른 전력증폭기 설계 시스템은, 도 9에 도시된 바와 같이, 통신부(210), 출력부(220), 프로세서(230), 입력부(240) 및 저장부(250)를 포함하여 구성되는 컴퓨팅 시스템으로 구현가능하다.
통신부(210)는 외부 기기 또는 외부 네트워크에 연결하여 통신하는 수단이다. 측정 장비에 연결되어 측정 결과를 수신할 수 있고, 관리자 단말에 연결되어 설계 결과와 성능 평가 결과를 전송할 수 있다.
출력부(220)는 설계 내용, 설계 결과 및 성능 평가 결과와 같은 정보를 시각적으로 표시하여 설계자가 볼 수 있도록 하는 디스플레이이다. 입력부(240)는 설계자의 조작/입력을 프로세서(230)에 전달하는 수단으로, 전력 증폭기의 구성들과 등가 회로들의 파라미터들을 입력받는데 사용된다.
프로세서(230)는 입력부(240)를 통한 설계자의 조작에 따라 트랜지스터들과 전송 선로들을 결합하여전력증폭기 회로를 구성하며, 구성된 전력증폭기 회로의 트랜지스터들과 전송 선로들을 등가 회로로 대체한다.
그리고, 프로세서(230)는 등가로 대체된 전력증폭기 회로를 출력부(220)에 표시하고, 입력부(240)를 통해 전력증폭기 회로를 구성하는 파라미터들을 입력받는다.
또한, 프로세서(230)는 입력부(240)를 통해 입력된 파라미터들로 구성된 전력증폭기 회로의 성능을 평가하고, 평가 결과를 출력부(220)에 표시하여 설계자에게 제공한다.
저장부(250)는 프로세서(230)가 동작함에 있어 필요한 저장 공간을 제공한다.
지금까지, 고출력 MMIC 전력증폭기 설계 방법에 대해 바람직한 실시예들을 들어 상세히 설명하였다.
정밀하게 측정된 모델링 정보를 바탕으로 EM 시뮬레이션에 의해 장시간에 걸쳐 설계했던 기존 기술과 달리, 본 발명의 실시예에서는 MMIC 전력증폭기를 단순한 모델링과 단순한 등가회로로도 비교적 정교하게 설계 하는 방법을 제시하였다.
이를 통해, 반도체 설계사가 소자의 성능을 확인하는데 편리함과 속도성을 제공함으로써 소자 개발에 있어서 성능 개선에 크게 기여 할 수 있을 것으로 기대된다.
한편, 본 실시예에 따른 장치와 방법의 기능을 수행하게 하는 컴퓨터 프로그램을 수록한 컴퓨터로 읽을 수 있는 기록매체에도 본 발명의 기술적 사상이 적용될 수 있음은 물론이다. 또한, 본 발명의 다양한 실시예에 따른 기술적 사상은 컴퓨터로 읽을 수 있는 기록매체에 기록된 컴퓨터로 읽을 수 있는 코드 형태로 구현될 수도 있다. 컴퓨터로 읽을 수 있는 기록매체는 컴퓨터에 의해 읽을 수 있고 데이터를 저장할 수 있는 어떤 데이터 저장 장치이더라도 가능하다. 예를 들어, 컴퓨터로 읽을 수 있는 기록매체는 ROM, RAM, CD-ROM, 자기 테이프, 플로피 디스크, 광디스크, 하드 디스크 드라이브, 등이 될 수 있음은 물론이다. 또한, 컴퓨터로 읽을 수 있는 기록매체에 저장된 컴퓨터로 읽을 수 있는 코드 또는 프로그램은 컴퓨터간에 연결된 네트워크를 통해 전송될 수도 있다.
또한, 이상에서는 본 발명의 바람직한 실시예에 대하여 도시하고 설명하였지만, 본 발명은 상술한 특정의 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형실시들은 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해되어져서는 안될 것이다.
Req : 등가 저항
Ceq : 등가 캐패시턴스
R = Req/N
C = Ceq*N
L1, L2, L3, L4,L5 : 전송 선로
C1 :캐패시터

Claims (8)

  1. 컴퓨팅 시스템이, 트랜지스터들을 결합하여 구성하는 전력증폭기 회로를 구성하는 단계;
    컴퓨팅 시스템이, 전력증폭기 회로의 트랜지스터들을 트랜지스터 등가 모델로 대체하는 단계;
    컴퓨팅 시스템이, 전력증폭기 회로의 전송 선로들을 등가 회로로 대체하는 단계; 및
    컴퓨팅 시스템이, 트랜지스터들과 전송 선로들이 등가로 대체된 전력증폭기 회로의 파라미터들을 입력받는 단계;
    입력된 파라미터들로 구성된 전력증폭기 회로의 성능을 평가하는 단계;를 포함하는 것을 특징으로 하는 전력증폭기 설계 방법.
  2. 청구항 1에 있어서,
    트랜지터들을 구성하는 트랜지스터 각각은,
    RC 등가회로로 대체되는 것을 특징으로 하는 전력증폭기 설계 방법.
  3. 청구항 2에 있어서,
    RC 등가회로를 구성하는 Req와 Ceq는,
    Figure pat00005

    Figure pat00006

    위의 수식들로 계산되는 것을 특징으로 하는 전력증폭기 설계 방법.
  4. 청구항 3에 있어서,
    Req를 계산하는 수식의 파라미터들은,
    트랜지스터의 DC 특성을 측정하여 획득하고,
    Ceq를 계산하는 수식의 파라미터들은,
    네트워크 분석기로 측정하여 획득한 것을 특징으로 하는 전력증폭기 설계 방법.
  5. 청구항 3에 있어서,
    결합된 N개의 트랜지스터들은,
    하나의 RC 등가회로로 대체되는 것을 특징으로 하는 전력증폭기 설계 방법.
  6. 청구항 5에 있어서,
    하나의 RC 등가회로를 구성하는 R과 C는,
    R = Req/N
    C = Ceq*N
    위 수식들로 계산되는 것을 특징으로 하는 전력증폭기 설계 방법.
  7. 청구항 1에 있어서,
    전송 선로들의 등가 회로는,
    AC Ground에 연결되어 있지 않은 전송선로는,
    L로 대체하고,
    AC Ground에 연결되어 있는 전송선로는,
    C로 대체하는 것을 특징으로 하는 전력증폭기 설계 방법.
  8. 트랜지스터들을 결합하여 구성하는 전력증폭기 회로를 구성하고, 전력증폭기 회로의 트랜지스터들을 트랜지스터 등가 모델로 대체하며, 전력증폭기 회로의 전송 선로들을 등가 회로로 대체하고, 입력부를 통해 입력된 파라미터들로 구성된 전력증폭기 회로의 성능을 평가하는 프로세서; 및
    트랜지스터들과 전송 선로들이 등가로 대체된 전력증폭기 회로의 파라미터들을 입력받아 프로세서로 전달하는 입력부;를 포함하는 것을 특징으로 하는 전력증폭기 설계 시스템.
KR1020190162638A 2019-12-09 2019-12-09 고출력 mmic 전력증폭기 설계 방법 KR102520560B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020190162638A KR102520560B1 (ko) 2019-12-09 2019-12-09 고출력 mmic 전력증폭기 설계 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190162638A KR102520560B1 (ko) 2019-12-09 2019-12-09 고출력 mmic 전력증폭기 설계 방법

Publications (2)

Publication Number Publication Date
KR20210075230A true KR20210075230A (ko) 2021-06-23
KR102520560B1 KR102520560B1 (ko) 2023-04-11

Family

ID=76599515

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190162638A KR102520560B1 (ko) 2019-12-09 2019-12-09 고출력 mmic 전력증폭기 설계 방법

Country Status (1)

Country Link
KR (1) KR102520560B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003142952A (ja) * 2001-10-30 2003-05-16 Mitsubishi Electric Corp 半導体集積回路の設計方法および半導体装置
JP2003141201A (ja) * 2001-11-05 2003-05-16 Hitachi Ltd シミュレーション方法およびこれを用いた高周波電力増幅器の設計方法
WO2012131863A1 (ja) * 2011-03-28 2012-10-04 富士通株式会社 設計支援方法、設計支援プログラムおよび設計支援装置
WO2019074384A1 (en) * 2017-10-10 2019-04-18 De Araujo Borges Montezuma De Carvalho Paulo Miguel ANALOGUE-DIGITAL CONVERTER WITH QUANTIFIED DIGITAL CONTROLLED AMPLIFICATION

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003142952A (ja) * 2001-10-30 2003-05-16 Mitsubishi Electric Corp 半導体集積回路の設計方法および半導体装置
JP2003141201A (ja) * 2001-11-05 2003-05-16 Hitachi Ltd シミュレーション方法およびこれを用いた高周波電力増幅器の設計方法
WO2012131863A1 (ja) * 2011-03-28 2012-10-04 富士通株式会社 設計支援方法、設計支援プログラムおよび設計支援装置
WO2019074384A1 (en) * 2017-10-10 2019-04-18 De Araujo Borges Montezuma De Carvalho Paulo Miguel ANALOGUE-DIGITAL CONVERTER WITH QUANTIFIED DIGITAL CONTROLLED AMPLIFICATION

Also Published As

Publication number Publication date
KR102520560B1 (ko) 2023-04-11

Similar Documents

Publication Publication Date Title
Wu et al. Overview of signal integrity and EMC design technologies on PCB: Fundamentals and latest progress
Fritsche et al. A Broadband 200 GHz Amplifier with 17 dB Gain and 18 mW DC-Power Consumption in 0.13$\mu $ m SiGe BiCMOS
US9824165B2 (en) Transformer synthesis and optimization in integrated circuit design
US20120136598A1 (en) Optimization of Decoupling Device Choice for Electronic Design
CN107257947B (zh) 发射数模转换器（dac）杂散衰减
KR102520560B1 (ko) 고출력 mmic 전력증폭기 설계 방법
CN115828823B (zh) 超导量子芯片中读取腔与滤波器的版图信息输出方法及装置
WO2018040160A1 (zh) 射频传输线的失配补偿方法及失配补偿装置
Cui et al. Design of 199 to 238 GHz broadband subharmonic mixer combining two‐stage reduced matching technology with Global Design Method
CN115455886B (zh) Pcb板设计方法、pcb板、电子设备、存储介质及终端
Zhang et al. Modeling and Design of High-Power Non-Isolating RF Power Combiners based on Transmission Lines
Kim et al. Analysis and solution for RF interference caused by PMIC noise in mobile platforms
Wahib et al. A miniaturized lumped element directional coupler with parasitics compensation
Hwang et al. Wideband noise measurement technique in duplex systems for RF interference
Pengelly et al. Load pull simulation speeds design of wideband high-efficiency pas [Application Notes]
Hwang et al. LCD baseband noise modulation estimation for radio frequency interference in mobile phones
Rebenaque et al. Application of polynomial design of multiplexers to the implementation of a manifold microstrip triplexer
US20040130396A1 (en) VHF/UHF broadband high power amplifier module
Guo et al. Design of Low‐Cost Full W‐Band 8th Harmonic Mixers for Frequency Extension of Spectrum Analyzer
Farkas mmWave Power Amplifier MMIC Design and Modeling Challenges.
Gubsky et al. Computer Model of Microstrip Directional Coupler for Virtual Laboratory
Zmuda et al. A new coupler concept for contactless high-speed data transmission monitoring
WO2021117936A1 (ko) 전력증폭기 안정도 판별 방법 및 이를 이용한 전력증폭기 설계 방법
Webster Approach to modelling uniform transmission lines for broadband high‐frequency applications
Longshore et al. Using High Accuracy Models to Achieve First Pass Design Success-A Transmitter Case Study: Part 2, Power Amplifier Design

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant