WO2012126585A1 - Elektrische schaltung - Google Patents

Elektrische schaltung Download PDF

Info

Publication number
WO2012126585A1
WO2012126585A1 PCT/EP2012/001112 EP2012001112W WO2012126585A1 WO 2012126585 A1 WO2012126585 A1 WO 2012126585A1 EP 2012001112 W EP2012001112 W EP 2012001112W WO 2012126585 A1 WO2012126585 A1 WO 2012126585A1
Authority
WO
WIPO (PCT)
Prior art keywords
source
gate
voltage
circuit
voltage divider
Prior art date
Application number
PCT/EP2012/001112
Other languages
English (en)
French (fr)
Inventor
Giovanni Biancuzzi
Martin Wischke
Peter Woias
Original Assignee
Albert-Ludwigs-Universität Freiburg
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Albert-Ludwigs-Universität Freiburg filed Critical Albert-Ludwigs-Universität Freiburg
Publication of WO2012126585A1 publication Critical patent/WO2012126585A1/de

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00369—Modifications for compensating variations of temperature, supply voltage or other physical parameters
    • H03K19/00384—Modifications for compensating variations of temperature, supply voltage or other physical parameters in field effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
    • H03K17/223—Modifications for ensuring a predetermined initial state when the supply voltage has been applied in field-effect transistor switches

Definitions

  • the invention relates to an electrical circuit having an input terminal for connection to a source voltage and an output terminal for connection to an electrical load to be fed in the presence of a sufficient source voltage, the circuit comprising a PMOS transistor having a first gate and a first source drain.
  • the NMOS transistor has a second gate and a second source-drain path, wherein the input terminal is connected to the output terminal by a current path leading through the first source-drain path, and wherein the second gate via at least a first voltage divider element is connected to the input terminal and via at least a second voltage divider element with an eferenzpo- potential terminal.
  • CMOS ICs are designed to operate at a source voltage that temporarily assumes the 0V range, as in the case of energy harvesting systems, suffer from CMOS components below their threshold voltage experiencing uncontrolled power consumption that compromises performance the voltage source far exceeds. Consequently, the source voltage can not rise to the desired level because all of the energy of the source is lost through the unwanted current path through the CMOS components without these components operating. Since so the source voltage never reaches the operating voltage, the CMOS circuit remains in an uncontrolled state without function.
  • the turn-on voltage of the current source between the charge storage device and the load corresponds to the upper operating voltage of the load and the turn-off voltage corresponds to the lower operating voltage. Due to the difference between the two switching voltages creates a hysteresis, which allows the safe operation of an electrical load from a charge storage.
  • the circuit has a first NMOS transistor whose gate is connected to the input terminal via at least one first voltage divider resistor and to a ground terminal via a second voltage divider resistor.
  • the source of this NMOS transistor is at ground potential and the drain is connected to a node, via the source-drain path of a PMOS transistor whose gate is at ground potential, with the input terminal and in addition via three inverters connected in series with the Output terminal is connected.
  • the circuit has a second NMOS transistor whose source-drain path in parallel
  • the gate of the second NMOS transistor is connected to the node via an inverter having a further NMOS transistor and further PMOS transistors. Once the node is grounded through the conductive source-drain path of the first NMOS transistor, the second NMOS transistor forces that
  • the power-up signal can only be reset by disconnecting the entire circuit from the supply voltage.
  • the circuit is correspondingly complex due to the many components. 5 Another disadvantage is that the circuit has no controlled switch-off mechanism and high power consumption due to the many components. This is disadvantageous in particular in applications in which the electrical voltage present at the input terminal is obtained by energy harvesting from mechanical energy and / or optical radiation or in which an electrical energy store (battery, rechargeable battery, condenser) serves as the voltage source.
  • an electrical energy store battery, rechargeable battery, condenser
  • the MIC2779L has two separate comparators to define the on and off voltage. Their signal is used to contact the load with another logical component. All these complex internal components must be supplied with electricity
  • this object is achieved in that the first gate is connected to the reference potential terminal by a further current path leading through the second source-drain path, and that the output terminal is connected to the second gate via a feedback branch to generate a switching hysteresis.
  • the circuit monitors the input voltage applied to the input terminal and only connects the load to the terminal via the PMOS transistor Input terminal when the input voltage exceeds a predetermined value predetermined by the voltage divider formed by the voltage dividing elements. As soon as the PMOS transistor is turned on, the potential at the gate of the NMOS transistor is raised somewhat via the feedback branch, whereby the hysteresis is generated and the PMOS transistor is only blocked again when the input voltage falls below a second value, the smaller one is considered the first value. Thus, a simple operation of the consumer with impermissible voltages is avoided. As a result, consumers who include CMOS devices experience virtually no sub-threshold losses; It is also advantageous that the circuit works reliably at input voltages from 0 V.
  • the circuit Since, with an input voltage smaller than the second value, both the NMOS transistor and the PMOS transistor are turned off, together with the highest possible input impedance, the circuit has extremely low power consumption. With only two transistors and four resistors, the circuit also has an extremely simple and inexpensive construction.
  • the first gate is connected via a resistor to the source of the PMOS transistor.
  • an ohmic feedback resistor is arranged in the feedback branch via which the output terminal is connected to the second gate. If required, the ohmic resistance can also be formed by a transistor circuit.
  • the resistance value of the feedback resistor is adjustable.
  • the width of the hysteresis can then be easily adjusted and adapted to the particular application.
  • the first voltage divider element and / or the second voltage divider element may be an ohmic resistor. But it is also conceivable that at least one voltage divider element is designed as a transistor circuit. In a preferred embodiment of the invention, the circuit is monolithically integrated in a semiconductor chip.
  • FIG. 1 shows a circuit diagram of the electrical circuit according to the invention, a graphical representation of the power consumption of the novel electrical circuit with connected 300 kOhm load resistance, wherein the abscissa the supply voltage in volts and on the ordinate of the power consumption in ⁇ ⁇ ⁇ is applied, the Power consumption of the electrical circuit with resistive load by triangular points and the power consumption of a comparison circuit with equivalent resistive load is marked by square points, and
  • FIG. 3 shows a detail enlargement of FIG. 2.
  • An electrical circuit 1 has an input terminal 2; which is connectable to a supply voltage to a voltage source 3 for applying.
  • the input terminal 2 is associated with a reference voltage terminal 4, which is at a reference potential, for example at ground potential.
  • the circuit 1 has an output terminal 5, likewise associated with the reference voltage terminal 4, which can be connected to an electrical load 6 shown only schematically in the drawing.
  • the consumer 6 may be, for example, a CMOS circuit.
  • the circuit 1 has a PMOS transistor 7, which has a first gate, a first source and a first drain.
  • the first source is connected to the input terminal 2 and the first drain is connected to the output terminal 5.
  • the first gate is connected via a resistor 8 to the first source.
  • the electrical circuit 1 has an NMOS transistor 9 with a second gate, a second source and a second drain. The second drain is connected to the first gate and the source to the reference voltage terminal 4.
  • the source-drain path of the PMOS transistor 7 and the source-drain path of the NMOS transistor 9 each have a very low on-resistance.
  • the second gate is connected to the input terminal 2 via a first voltage divider element 10 and to the reference voltage terminal 4 via a second voltage divider element 11.
  • the voltage divider elements 10, 1 1 are designed as ohmic resistors.
  • the voltage between the second gate and the second source corresponds approximately to the source voltage applied between the input terminal 2 and the reference voltage terminal 4 15 multiplied by the quotient of the resistance value of the second voltage divider element 1 1 and the sum of the resistance elements of the first voltage divider element 10 and the second voltage divider element 1 1.
  • the output terminal 5 and the drain of the PMOS transistor 7 are connected via a feedback branch to the feedback resistor 1 2 to the gate of the NMOS transistor 9.
  • the PMOS transistor 7 is turned on, a higher voltage is applied to the gate of the NMOS transistor 9 than when the PMOS transistor 7 is off. In the former case
  • the feedback resistor 1 2 is connected by the load 6 to the reference potential 4 and is connected in parallel to the second voltage divider element 1 1 practically.
  • the circuit 1 functions as follows: In the case of the "cold starr", starting at 0 V, the gate of the PMOS transistor 7 is charged via the resistor 8 until the gate voltage corresponds to the supply voltage at the input terminal 2. In this state, the gate-source voltage at the PMOS transistor 7 is zero and the PMOS transistor 7 is turned off. In addition, the gate of the NMOS transistor 9 via the
  • the source-drain path of the NMOS transistor 9 is conductive and reduces the gate voltage of the PMOS transistor 7 until its gate-source voltage corresponds approximately to the negative value of the supply voltage. Then, the source-drain path of the PMOS transistor 7 5 is conductive, so that between the output terminal 5 and the reference voltage terminal 4, the supply voltage is applied.
  • the positive feedback via the feedback resistor 12 increases the switching speed and produces a hysteresis behavior.
  • the NMOS transistor 9 switches at a smaller voltage value than at increasing input voltage io. The difference between the turn-on and turn-off voltage defines the hysteresis and allows the transfer of electrical energy to the load 6.
  • Fig. 2 the hysteresis is shown graphically.
  • the power consumption of the circuit according to the invention is marked by triangles.
  • the power consumption of a circuit commercially available under the type designation MIC2779L is marked by squares.
  • the circuit according to the invention has a significantly lower power consumption at supply voltages above approximately 0.7 V than the circuit MIC2779L
  • the electrical circuit 1 does not contain a CMOS circuit. Namely, CMOS circuits can cause problems when the operating voltage slowly rises from zero to a nominal value 25, and thereby both complementary transistors of the CMOS circuit become conductive.

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Manipulation Of Pulses (AREA)
  • Measurement Of Current Or Voltage (AREA)
  • Electronic Switches (AREA)
  • Control Of Electrical Variables (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)

Abstract

Eine elektrische Schaltung (1) mit einem Eingangsanschluss zum Verbinden mit einer Quellspannung (3) und einem Ausgangsanschluss (5) zum Verbinden mit einem bei Vorliegen einer ausreichenden Eingangsspannung (3) zu speisenden elektrischen Verbraucher (6), weist einen PMOS-Transistor (7) mit einem ersten Gate und einer ersten sowie einen NMOS-Transistor (9) mit einem zweiten Gate und einer zweiten Source-Drain-Strecke auf. Der Eingangsanschluss ist durch einen durch die erste Source-Drain-Strecke führenden Strompfad mit dem Ausgangsanschluss (5) verbunden. Das zweite Gate ist über mindestens ein erstes Spannungsteilerelement (10) mit dem Eingangsanschluss und über wenigstens ein zweites Spannungsteilerelement (11) mit einem Referenzpotentialanschluss (4) verbunden. Das erste Gate ist durch einen durch die zweite Source-Drain-Strecke führenden weiteren Strompfad mit dem Referenzpotentialanschluss (4) verbunden. Der Ausgangsanschluss (5) ist zum Erzeugen einer Schalthysterese über einen Rückkopplungszweig mit dem zweiten Gate verbunden.

Description

Elektrische Schaltung
Die Erfindung betrifft eine elektrische Schaltung mit einem Eingangsanschluss zum Verbinden mit einer Quellspannung und einem Ausgangsanschluss zum Verbin- den mit einem bei Vorliegen einer ausreichenden Quellspannung zu speisenden elektrischen Verbraucher, wobei die Schaltung einen PMOS Transistor mit einem ersten Gate und einer ersten Source-Drain-Strecke sowie einen NMOS-Transistor mit einem zweiten Gate und einer zweiten Source-Drain-Strecke aufweist wobei der Eingangsanschluss durch einen durch die erste Source-Drain-Strecke fuhrenden Strompfad mit dem Ausgangsanschluss verbunden ist, und wobei das zweite Gate über mindestens ein erstes Spannungsteilerelement mit dem Eingangsanschluss und über wenigstens ein zweites Spannungsteilerelement mit einem eferenzpo- tentialanschluss verbunden ist. Anwendungen bei denen CMOS ICs mit einer Quellspannung betrieben werden sollen, die zeitweise den Bereich von 0 V annimmt, wie es im Fall bei Energy Harvesting Systemen ist, leiden darunter, dass CMOS Bauteile unterhalb ihrer Threshold-Spannung einen unkontrollierten Stromverbrauch aufweisen, der das Leistungsvermögen der Spannungsquelle bei weitem überschreitet. Folglich kann die Quellspannung nicht auf das gewünschte Level ansteigen, weil die gesamte Energie der Quelle durch den ungewünschten Strompfad durch die CMOS Komponenten verloren geht, ohne dass diese Komponenten in Betrieb sind. Da so die Quellspannung nie die Betriebsspannung erreicht, verbleibt die CMOS Schaltung im unkontrollierten Zustand ohne Funktion.
Deswegen ist es von großem Vorteil mit einer entsprechenden Schaltung CMOS Verbrauch so lange von der Spannungsquelle zu trennen bis die Quellspannung den Betriebsbereich der CMOS Komponenten erreicht hat. Besonders bei Betrieb von elektrischen Verbrauchern aus Ladungsspeichern, wie zum Beispiel Batterien, Kondensatoren oder Akkus, ist der Verbrauch von elektrischer Leistung mit einem Abfall der Quellspannung verbunden. Unter Berücksichtigung des oben beschriebenen Verhaltens ist es zum Schutz des Ladungsspeichers deshalb notwendig, den elektrischen Verbrauch vom Ladungsspeicher zu trennen sobald die Quellspannung die Betriebsspannung unterschreitet. Vorteilhafterweise entspricht die Einschaltspannung des Strompfddes zwischen Ladungsspeicher und dem Verbraucher der oberen Betriebsspannung des Verbrauchers und die 5 Ausschaltspannung der unteren Betriebsspannung. Durch den Unterschied der beiden Schaltspannungen entsteht eine Hysterese, welche den sicheren Betrieb eines elektrischen Verbrauchers aus einem Ladungsspeicher ermöglicht.
Eine elektrische„Power-up" Schaltung der eingangs genannten Art ist aus i o US 0 731 143 B2 bekannt. Die elektrische Schaltung gibt an ihrem Ausgangsan- schluss ausschließlich ein sogenanntes Power-up Signal aus, wenn die von der Spannungsquelle abgegebene, am Eingangsanschluss anliegende elektrische Spannung höher ist als ein vorbestimmter Mindestwert. Dieses Power-up Signal kann dazu genutzt werden eine weitere elektrische Schaltung, welche in der US 6 15 731 143 B2 nicht näher bezeichnet ist, zu aktivieren.
Die Schaltung weist zu diesem Zweck einen ersten NMOS-Transistor auf, dessen Gate über mindestens einen ersten Spannungsteiler-Widerstand mit dem Eingangsanschluss und über einen zweiten Spannungsteiler-Widerstand mit einem 20 Masseanschluss verbunden ist. Die Source dieses NMOS-Transistors liegt auf Massepotential und die Drain ist an einem Knotenpunkt angeschlossen, der über die Source-Drain-Strecke eines PMOS-Transistors, dessen Gate auf Massepotential liegt, mit dem Eingangsanschluss und zusätzlich über drei in Reihe geschaltete Inverter mit dem Ausgangsanschluss verbunden ist.
25
Damit bei dieser Schaltung keine fehlerhaften Betriebszustände auftreten können, wenn am Eingangsanschluss eine niedrige, mit einem Rauschen behaftete Spannung anliegt, und um die Schaltgeschwindigkeit zu erhöhen, weist die Schaltung einen zweiten NMOS-Transistor auf, dessen Source-Drain-Strecke parallel
30 zur Source-Drain-Strecke des ersten NMOS-Transistors geschaltet ist. Das Gate des zweiten NMOS-Transistors ist über einen Inverter, der einen weiteren NMOS- Transistor und weitere PMOS-Transistoren aufweist, mit dem Knotenpunkt verbunden. Sobald der Knotenpunkt einmal durch die leitenden Source-Drain-Strecke des ersten NMOS-Transistors auf Masse liegt, erzwingt der zweite NMOS-Transistor, dass
35 dieser Zustand und das Power-up Signal am Schaltungsausgang dauerhaft erhalten bleibt. Das Power-up Signal kann nur zurück gesetzt werden, indem die gesamte Schaltung von der Versorgungsspannung getrennt wird.
Die Schaltung ist aufgrund der vielen Komponenten entsprechend aufwändig. 5 Ungünstig ist außerdem, dass die Schaltung keine kontrollierten Ausschaltmechanismus und einen hohen Stromverbrauch durch die vielen Komponenten aufweist. Dies ist insbesondere bei Anwendungen nachteilig, bei denen die am Eingangs- anschluss anliegende elektrische Spannung durch Energy-Harvesting aus mechanischer Energie und/oder optischer Strahlung gewonnen wird oder bei denen als i o Spannungsquelle ein elektrischer Energiespeicher (Batterie, Akku, Kondensator) dient.
Es gibt ICs die eine Funktionalität, ähnliche zu der gewünschten, besitzen, wie zum Beispiel MIC2779L und LT1 540. Diese ICs beinhalten aber Schmitt-Trigger-
15 Komparatoren und ein externes Widerstandsnetzwerk um die Schalt- und Hystereseeigenschaften zu realisieren. Der MIC2779L zum Beispiel besitzt zwei getrennte Komparatoren, um die Ein- und Ausschaltspannung zu definieren. Deren Signal wird genutzt, um mit einer weiteren logischen Komponente die Last zu kontaktieren. Alle diese aufwendigen internen Komponenten müssen elektrisch versorgt werden
20 und sind ein klarer Nachteil mit Fokus auf eine einfache und energiesparende Schaltung.
Es besteht deshalb die Aufgabe, eine elektrische Schaltung der eingangs genannten Art zu schaffen, die einen einfachen Aufbau aufweist, insbesondere ab Span- 25 nungen um 0 V störungsfrei arbeitet und eine sehr geringe Stromaufhahme besitzt.
Erfindung.
Erfindungsgemäß wird diese Aufgabe dadurch gelöst, dass das erste Gate durch einen durch die zweite Source-Drain-Strecke fuhrenden weiteren Strompfad mit 30 dem Referenzpotentialanschluss verbunden ist, und dass der Ausgangsanschluss zum Erzeugen einer Schalthysterese über einen Rückkopplungszweig mit dem zweiten Gate verbunden ist.
Die Schaltung überwacht die am Eingangsanschluss anliegende Eingangsspan- 35 nung und verbindet den Verbraucher nur dann über den PMOS-Transistor mit dem Eingangsanschluss, wenn die Eingangs-spannung einen, durch den aus den Spannungsteilerelementen gebildeten Spannungsteiler vorbestimmten ersten Wert überschreitet. Sobald der PMOS-Transistor durchgeschaltet ist, wird über den Rückkopplungszweig das Potential am Gate des NMOS-Transistors etwas angeho- ben, wodurch die Hysterese erzeugt und der PMOS-Transistor erst dann wieder gesperrt wird, wenn die Eingangsspannung einen zweiten Wert unterschreitet, der kleiner ist als der erste Wert. Somit wird auf einfache Weise ein Betrieb des Verbrauchers mit unzulässigen Spannungen vermieden. Dadurch treten bei Verbrauchern, die CMOS-Bauelemente enthalten, praktisch keine Verluste im sub-threshold Bereich auf; Vorteilhaft ist auch, dass die Schaltung bei Eingangsspannungen ab 0 V zuverlässig funktioniert. Da bei einer Eingangsspannung, die kleiner ist als der zweite Wert, sowohl der NMOS-Transistor als auch der PMOS-Transistor gesperrt sind, zusammen mit der möglichst hoch gewählten Eingangsimpedanz, besitzt die Schaltung einen extrem geringen Energieverbrauch. Mit nur zwei Transistoren und vier Widerständen, hat die Schaltung außerdem ein äußert einfacher und kostengünstigen Aufbau.
Vorteilhaft ist wenn das erste Gate über einen Widerstand mit der Source des PMOS-Transistors verbunden ist. Dadurch wird erreicht dass bei gesperrtem NMOS- Transistor stets ein definiertes elektrisches Potential am Gate des PMOS-Transistors anliegt, das den PMOS-Transistor sperrt.
Bei einer bevorzugten Ausgestaltung der Erfindung ist in dem Rückkopplungszweig ein ohmscher Rückkopplungswiderstand angeordnet über den der Ausgangsan- schluss mit dem zweiten Gate verbunden ist. Bei Bedarf kann der ohmsche Widerstand auch durch eine Transistorschaltung gebildet sein.
Vorteilhaft ist, wenn der Widerstandswert des Rückkopplungswiderstands einstellbar ist. Die Breite der Hysterese kann dann auf einfache Weise verstellt und an die jeweilige Anwendung angepasst werden.
Das erste Spannungsteilerelement und/oder das zweite Spannungsteilerelement kann ein ohmscher Widerstand sein. Es ist aber auch denkbar, dass mindestens ein Spannungsteilerelement als Transistorschaltung ausgestaltet ist. Bei einer bevorzugten Ausgestaltung der Erfindung ist die Schaltung monolithisch in einen Halbleiterchip integriert.
Nachfolgend ist ein Ausfuhrungsbeispiel der Erfindung näher erläutert. Es zeigt Fig. 1 ein Schaltbild der erfindungsgemäßen elektrischen Schaltung, eine grafische Darstellung des Leistungsverbrauchs der neuartigen elektrischen Schaltung mit angeschlossenem 300 kOhm Lastwiderstand, wobei auf der Abszisse die Versorgungsspannung in Volt und auf der Ordinate der Leistungsverbrauch in μ\Α aufgetragen ist, wobei der Leistungsverbrauch der elektrischen Schaltung mit ohmscher Last durch dreieckige Punkte und der Leistungsverbrauch einer Vergleichsschaltung mit gleichwertiger ohmscher Last durch quadratische Punkte markiert ist, und
Fig. 3 eine Ausschnittvergrößerung von Fig. 2.
Eine elektrische Schaltung 1 weist einen Eingangsanschluss 2 auf; der zum Anlegen einer Versorgungsspannung mit einer Spannungsquelle 3 verbindbar ist. Dem Eingangsanschluss 2 ist ein Referenzspannungsanschluss 4 zugeordnet, der auf einem Referenzpotential liegt, beispielsweise auf Massepotential. Außerdem hat die Schaltung 1 einen ebenfalls dem Referenzspannungsanschluss 4 zugeordneten Ausgangsanschluss 5, der mit einem in der Zeichnung nur schematisch dargestell- ten elektrischen Verbraucher 6 verbindbar ist. Der Verbraucher 6 kann zum Beispiel eine CMOS-Schaltung sein.
Wie in Fig. 1 erkennbar ist, hat die Schaltung 1 einen PMOS-Transistor 7, der ein erstes Gate, eine erste Source und eine ersten Drain aufweist. Die erste Source ist mit dem Eingangsanschluss 2 und die erste Drain mit dem Ausgangsanschluss 5 verbunden. Durch die Source-Drain-Strecke des PMOS-Transistors 7 kann der Eingangsanschluss 2 mit dem Ausgangsanschluss 5 elektrisch verbunden werden. Das erste Gate ist über einen Widerstand 8 mit der ersten Source verbunden. Außerdem weist die elektrische Schaltung 1 einen NMOS-Transistor 9 mit einem zweiten Gate, einer zweiten Source und einer zweiten Drain auf Die zweite Drain ist mit dem ersten Gate und die Source mit dem Referenzspannungsanschluss 4 verbunden. Die Source-Drain-Strecke des PMOS-Transistors 7 und die Source-Drain- 5 Strecke des NMOS-Transistors 9 haben jeweils einen sehr niedrigen Durchlasswiderstand.
Das zweite Gate ist über ein erstes Spannungsteilerelement 1 0 mit dem Eingangsanschluss 2 und über ein zweites Spannungsteilerelement 1 1 mit dem Referenz- i o spannungsanschluss 4 verbunden. Die Spannungsteilerelemente 10, 1 1 sind als ohmsche Widerstände ausgestaltet.
Die Spannung zwischen dem zweiten Gate und der zweiten Source entspricht etwa der zwischen dem Eingangsanschluss 2 und dem Referenzspannungsanschluss 4 15 anliegenden Quellspannung multipliziert mit dem Quotient aus dem Widerstandswert des zweiten Spannungsteilerelements 1 1 und der Summe der Widerstandselemente des ersten Spannungsteilerelements 1 0 und der zweiten Spannungsteilerelements 1 1.
20 Zum Erzeugen einer Schalthysterese ist der Ausgangsanschluss 5 und die Drain des PMOS-Transistors 7 über ein Rückkopplungszweig mit dem Rückkopplungswiderstand 1 2 mit dem Gate des NMOS-Transistors 9 verbunden. Wenn der PMOS- Transistor 7 durchgeschaltet ist liegt am Gate des NMOS-Transistor 9 eine höhere Spannung an, als bei gesperrtem PMOS-Transistor 7. In dem zuerst genannten Fall
25 ist nämlich der Rückkopplungswiderstand 12 zum ersten Spannungsteilerelement 1 0 parallel geschaltet. In dem anderen Fall ist der Rückkopplungswiderstand 1 2 durch die Last 6 mit dem Referenzpotential 4 verbunden und ist praktisch parallel zum zweiten Spannungsteilerelement 1 1 geschaltet.
30 Die Schaltung 1 funktioniert wie folgt: Beim "Kalt-Starr", ab 0 V, wird das Gate des PMOS Transistors 7 über den Widerstand 8 geladen, bis die Gate-Spannung der Versorgungsspannung am Eingangsanschluss 2 entspricht. In diesem Zustand ist die Gate-Source Spannung am PMOS-Transistor 7 gleich Null und der PMOS- Transistor 7 ist gesperrt. Außerdem wird das Gate des NMOS-Transistors 9 über das
35 erste Spannungsteilerelement 1 0 geladen. Sobald die Gate-Spannung des NMOS- Transistors 9 dessen Schaltschwelle übersteigt wird die Source-Drain Strecke des NMOS-Transistors 9 leitend und reduziert die Gatespannung des PMOS-Transistors 7, bis dessen Gate-Source Spannung etwa dem negativen Wert der Versorgungsspannung entspricht. Dann ist die Source-Drain Strecke des PMOS-Transistors 7 5 leitend, so dass zwischen dem Ausgangsanschluss 5 und dem Referenzspan- nungsanschluss 4 die Versorgungsspannung anliegt. Die positive Rückkopplung über den Rückkopplungswiderstand 12 erhöht die Schaltgeschwindigkeit und erzeugt ein Hysterese-Verhalten. Wenn die Eingangsspannung sinkt, schaltet der NMOS-Transistor 9 bei einem kleineren Spannungswert als bei ansteigende i o Eingangsspannung. Der Unterschied zwischen der Einschalt- und der Ausschaltspannung definiert die Hysterese und erlaubt den Transfer von elektrischer Energie zum Verbraucher 6.
In Fig. 2 ist die Hysterese grafisch dargestellt. Dabei ist der Leistungsverbrauch der 15 erfindungsgemäßen Schaltung durch Dreiecke markiert. Zum Vergleich ist der Leistungsverbrauch einer im Handel unter der Typenbezeichnung MIC2779L verfügbaren Schaltung durch Quadrate markiert. Wie insbesondere in Fig. 3 erkennbar ist weist die erfindungsgemäße Schaltung bei Versorgungsspannungen über etwa 0,7 Volt einen deutlich geringeren Leistungsverbrauch auf als die 20 Schaltung MIC2779L
Erwähnt werden soll noch, dass die erfindungsgemäße elektrische Schaltung 1 keine CMOS-Schaltung enthält. CMOS-Schaltungen können nämlich Probleme bereiten, wenn die Betriebsspannung langsam von Null auf einen nominalen Wert 25 ansteigt und dabei beide zueinander komplementären Transistoren der CMOS- Schaltung leitend werden.

Claims

Patentansprüche
1. Elektrische Schaltung (1 ) mit einem Eingangsanschluss zum Verbinden mit einer Quellspannung (3) und einem Ausgangsanschluss (5) zum Verbinden mit einem bei Vorliegen einer ausreichenden Quellspannung (3) zu speisenden elektrischen Verbraucher (6), wobei die Schaltung (1 ) einen PMOS- Transistor (7) mit einem ersten Gate und einer ersten Source-Drain-Strecke sowie einen NMOS-Transistor (9) mit einem zweiten Gate und einer zweiten Source-Drain-Strecke aufweist wobei der Eingangsanschluss durch einen durch die erste Source-Drain-Strecke fuhrende Strompfad mit dem Ausgangsanschluss (5) verbunden ist, und wobei das zweite Gate über mindestens ein erstes Spannungsteilerelement (1 0) mit dem Eingangsanschluss und über wenigstens ein zweites Spannungsteilerelement (1 1 ) mit einem Referenzpotentialanschluss (4) verbunden ist dadurch gekennzeichnet dass das erste Gate durch einen durch die zweite Source-Drain-Strecke führenden weiteren Strompfad mit dem Referenzpotentialanschluss (4) verbunden ist und dass der Ausgangsanschluss (5) zum Erzeugen einer Schalthysterese über einen Rückkopplungszweig mit dem zweiten Gate verbunden ist.
2. Elektrische Schaltung (1 ) nach Anspruch 1, dadurch gekennzeichnet, dass das erste Gate über einen Widerstand (8) mit der Source des PMOS- Transistors (7) verbunden ist.
3. Elektrische Schaltung (1 ) nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass in dem Rückkopplungszweig ein Ohmscher Rückkopplungswiderstand (12) angeordnet ist, über den der Ausgangsanschluss (5) mit dem zweiten Gate verbunden ist.
4. Elektrische Schaltung (1 ) nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet dass der Widerstandswert des Rückkopplungswiderstands (1 2) einstellbar ist.
5. Elektrische Schaltung (1 ) nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass das erste Spannungsteilerelement (10) und/oder das zweite Spannungsteilerelement (1 1) ein Ohmscher Widerstand ist.
6. Elektrische Schaltung (1 ) nach einenn der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass der Widerstandswert des ersten Spannungsteilerelements (1 0) und/oder des zweiten Spannungsteilerelements (1 1 ) einstellbar ist.
7. Elektrische Schaltung (1 ) nach einem der Ansprüche 1 bis o, dadurch gekennzeichnet dass das erste Spannungsteilerelement (10) und/oder das zweite Spannungsteilerelement (1 1 ) eine Schaltung bestehend aus mindestens einem Transistor ist.
8. Elektrische Schaltung (1 ) nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet dass sie monolithisch in einen Halbleiterchip integriert ist.
PCT/EP2012/001112 2011-03-18 2012-03-13 Elektrische schaltung WO2012126585A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102011014512.5 2011-03-18
DE201110014512 DE102011014512B4 (de) 2011-03-18 2011-03-18 Elektrische Schaltung

Publications (1)

Publication Number Publication Date
WO2012126585A1 true WO2012126585A1 (de) 2012-09-27

Family

ID=45952442

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2012/001112 WO2012126585A1 (de) 2011-03-18 2012-03-13 Elektrische schaltung

Country Status (2)

Country Link
DE (1) DE102011014512B4 (de)
WO (1) WO2012126585A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106602155A (zh) * 2016-12-19 2017-04-26 珠海格力电器股份有限公司 一种电池

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040012418A1 (en) * 2002-07-19 2004-01-22 Kim Kyung Whan Power-up circuit
DE102004001578A1 (de) * 2004-01-10 2005-08-11 Infineon Technologies Ag Integrierte Schaltung und Verfahren zum Erzeugen eines Bereitschaftssignals
US7078944B1 (en) * 2003-07-16 2006-07-18 Cypress Semiconductor Corporation Power on reset circuit

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100937948B1 (ko) * 2008-06-04 2010-01-21 주식회사 하이닉스반도체 파워 업 신호 생성회로와 생성 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040012418A1 (en) * 2002-07-19 2004-01-22 Kim Kyung Whan Power-up circuit
US6731143B2 (en) 2002-07-19 2004-05-04 Hynix Semiconductor Inc. Power-up circuit
US7078944B1 (en) * 2003-07-16 2006-07-18 Cypress Semiconductor Corporation Power on reset circuit
DE102004001578A1 (de) * 2004-01-10 2005-08-11 Infineon Technologies Ag Integrierte Schaltung und Verfahren zum Erzeugen eines Bereitschaftssignals

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106602155A (zh) * 2016-12-19 2017-04-26 珠海格力电器股份有限公司 一种电池
CN106602155B (zh) * 2016-12-19 2024-03-15 珠海格力电器股份有限公司 一种电池

Also Published As

Publication number Publication date
DE102011014512A1 (de) 2012-09-20
DE102011014512B4 (de) 2014-03-20

Similar Documents

Publication Publication Date Title
DE60009214T2 (de) Leistungs MOSFET mit vorgespanntem Gate
DE112013006828T5 (de) Schutz einer Stromwandlerschaltung mit geschalteten Kondensatoren
DE102016120152A1 (de) Vorladestromkreis, der sich selbst ein- und ausschaltet zur begrenzung des bulkkondensatoreinschaltstromstosses
DE102017124120A1 (de) Treiberschaltung für elektronischen Schalter
DE102008045968A1 (de) Stromversorgungs-Steuergerät
EP2141781A1 (de) Schaltungsanordnung mit einem bistabilen Relais zwischen einem Netz und einem Wechselrichter
DE102015111687A1 (de) High-Side-Schalter mit Strombegrenzungsrückkopplung
DE102014226690A1 (de) Schutzschaltung für einen Wechselrichter sowie Wechselrichtersystem
EP2858194A2 (de) Elektronische Schaltungsanordnung
DE102010028149B4 (de) Redundanzmodul mit Selbstversorgung des aktiven Entkoppelbauelements aus einer in weitem Bereich variablen und auch niedrigen Eingangsspannung
DE102004062205B4 (de) Schaltungsanordnung zum Schutz einer Schaltung vor elektrostatischen Entladungen
DE102011014512B4 (de) Elektrische Schaltung
EP3494622B1 (de) Verpolschutzschaltung
DE112019003896T5 (de) LDO-Spannungsreglerschaltung mit zwei Eingängen
DE102013106376B4 (de) Massefreier Vorspannungsgenerator
DE202018000753U1 (de) Startschaltung für Energy Harvesting Schaltungen
DE102009007818A1 (de) Schaltungsanordnung mit einer Schaltbrücke aus NMOS-Transistoren und mit einer Verpolschutzeinrichtung
DE102015015466B4 (de) Elektronische Sicherungseinrichtung
DE102014002058A1 (de) Überstromschutzvorrichtung
DE102018102341A1 (de) Leistungsschaltersteuerung über einen Versorgungsspannungsanschluss
DE3801399A1 (de) Netzteil zur erzeugung einer geregelten gleichspannung
DE102008029680B4 (de) Verfahren und elektronische Schaltung für eine elektronische Schaltungseinheit
EP3276767B1 (de) Trennschalteranordnung, insbesondere für ein bordspannungssystem eines fahrzeugs
DE112020003959T5 (de) Ausgabevorrichtung
DE10349629B4 (de) Elektronischer Schaltkreis

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12713588

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 12713588

Country of ref document: EP

Kind code of ref document: A1