WO2012124523A1 - ノイズ低減処理装置及び表示装置 - Google Patents

ノイズ低減処理装置及び表示装置 Download PDF

Info

Publication number
WO2012124523A1
WO2012124523A1 PCT/JP2012/055566 JP2012055566W WO2012124523A1 WO 2012124523 A1 WO2012124523 A1 WO 2012124523A1 JP 2012055566 W JP2012055566 W JP 2012055566W WO 2012124523 A1 WO2012124523 A1 WO 2012124523A1
Authority
WO
WIPO (PCT)
Prior art keywords
noise
circuit
processing circuit
signal
processing
Prior art date
Application number
PCT/JP2012/055566
Other languages
English (en)
French (fr)
Inventor
沼尾　孝次
Original Assignee
シャープ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シャープ株式会社 filed Critical シャープ株式会社
Publication of WO2012124523A1 publication Critical patent/WO2012124523A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/14—Picture signal circuitry for video frequency region
    • H04N5/21—Circuitry for suppressing or minimising disturbance, e.g. moiré or halo

Definitions

  • the present invention relates to a noise reduction technology using a digital image processing system, and more particularly to a noise reduction processing device and a display device using a noise reduction technology for moving images such as a television.
  • FIG. 20 to 22 are explanatory diagrams of the adaptive low-pass filter disclosed in Patent Document 1.
  • FIG. 20 to 22 are explanatory diagrams of the adaptive low-pass filter disclosed in Patent Document 1.
  • the value E1 of the processing pixel from the delay circuit 12 is compared with the output E2 of the 3-tap median filter 13 (see FIG. 21), and the value of the processing pixel is compared.
  • E1 is larger than the output E2 of the 3-tap median filter 13
  • the noise amount E3 output from the noise level detection circuit 14 is subtracted from the value E1 of the processing pixel.
  • the noise amount E3 is added to the value E1 of the processing pixel.
  • the processing pixel value E1 is equal to the output E2 of the 3-tap median filter 13, the processing pixel value E1 is output as it is.
  • the noise level E3 is detected from the noise component of the line portion having no image signal in the vertical blanking period using the noise level detection circuit 14.
  • Japanese Patent Publication Japanese Patent Laid-Open No. 7-250264 (published on September 26, 1995)”
  • the present invention has been made in view of the above-described problems, and an object thereof is to provide a noise reduction processing device and a display device that are more effective in reducing noise than the means of the above-mentioned Patent Document 1 and are less likely to produce an image. That is.
  • the present invention provides a noise reduction processing device that performs noise reduction processing on a video signal input to pixels arranged in a matrix according to the pixel value of the pixel.
  • an interpolation signal generation circuit that generates an interpolation signal having a sampling frequency n (n> 1) times the sampling frequency of the original signal, and the original signal
  • a noise processing circuit that performs noise processing according to a relationship between the target pixel and a plurality of comparison target pixels of the target pixel, and a low-pass filter in a frequency band including the sampling frequency of the original signal, and generates the interpolation signal.
  • a signal having an n times sampling frequency is synthesized from the interpolation signal generated by the circuit and the original signal reduced in noise by the noise processing circuit, and the low-pass It is characterized by performing the filtering process by the filter.
  • the original signal pixels are arranged in a matrix. Accordingly, there are a large number of pixels in the upper, lower, left, and right diagonal directions around the processing target pixel (target pixel). Two or more pixels to be compared are selected from the pixels existing in the upper, lower, left, and right diagonal directions of these processing target pixels (for example, one pixel on the left and three pixels on the right, etc.).
  • noise reduction processing is performed by the noise processing circuit assuming that the target pixel normally has noise.
  • the absolute value obtained by subtracting the pixel value of the comparison target pixel from the pixel value of the target pixel is larger than a preset value. In such a case, if noise reduction processing is performed, an image with a blurred edge is obtained.
  • the noise component is on the high frequency side. If this signal is filtered by a low-pass filter in a frequency band including the sampling frequency of the original signal, the noise component shifted to the high frequency side is removed.
  • the low-pass filter passes a signal in a frequency band including the sampling frequency of the original signal, it is possible to obtain an output signal from which only the noise component is removed without changing the information of the original signal.
  • the present invention is a noise reduction processing device that performs noise reduction processing on a video signal input to pixels arranged in a matrix according to a pixel value of the pixel, and the video signal before the noise reduction processing is processed.
  • an interpolation signal generation circuit that generates an interpolation signal having a sampling frequency n (n> 1) times the sampling frequency of the original signal, and a target pixel and a plurality of the target pixels with respect to the original signal.
  • a noise processing circuit that performs noise processing according to the relationship with the comparison target pixel, and a low-pass filter in a frequency band that includes the sampling frequency of the original signal, the interpolation signal generated by the interpolation signal generation circuit, A signal with n times sampling frequency is synthesized from the original signal whose noise has been reduced by the noise processing circuit, and filtered by the low-pass filter.
  • FIG. 2 is a schematic configuration block diagram of an NR circuit in an image processing engine provided in the liquid crystal display device shown in FIG. 1.
  • FIG. 4 is a schematic configuration block diagram of the NR circuit shown in FIG. 3.
  • FIG. 4 is a schematic configuration block diagram of an interpolation filter and a low-pass filter of the NR circuit shown in FIG. 3.
  • FIG. 4 is a schematic block diagram showing details of the noise processing unit in which the noise amount detection unit is omitted in the NR circuit shown in FIG. 3. It is a graph for demonstrating the effect of this invention. It is a figure for demonstrating the effect of the invention shown in FIG. 6 in principle.
  • FIG. 6 is a diagram showing an original image for explaining an effect in the first embodiment.
  • FIG. 10 is a diagram illustrating a noise reduction process after illustrating an effect in the first embodiment. It is a figure which shows after the noise reduction process by the prior art as a comparative example for demonstrating the effect in Embodiment 1.
  • FIG. 6 It is a figure which shows the difference in the image after the noise reduction process by Embodiment 1 and the prior art as a comparative example.
  • FIG. 6 is a block diagram schematically illustrating a configuration of an interdot noise processing circuit in an NR circuit according to a second embodiment.
  • FIG. 6 is a block diagram of a schematic configuration of an inter-line noise processing circuit in an NR circuit according to a second embodiment.
  • FIG. 16 is a schematic configuration block diagram of an interpolation filter and a low-pass filter in the inter-line noise processing circuit shown in FIG. 15. It is a figure which shows after the noise reduction process for demonstrating the effect in Embodiment 2.
  • FIG. It is a figure which shows the difference in the image after the noise reduction process by Embodiment 2 and the prior art as a comparative example. It is a figure which shows the difference in the image after the noise reduction process by Embodiment 2 and Embodiment 1.
  • FIG. It is a schematic block diagram of a conventional adaptive low-pass filter. It is a figure explaining the structure of the median filter used with the adaptive low-pass filter shown in FIG. It is a figure explaining the effect of the adaptive low-pass filter shown in FIG. 20 in principle.
  • FIG. 1 is a block diagram showing the overall configuration of a liquid crystal display device 101 as a display device to which the noise reduction processing apparatus of the present invention is applied.
  • the liquid crystal display device 101 includes a liquid crystal module 102 for displaying an image, an image processing engine 103 for supplying a video signal for display to the liquid crystal module 102, and the image processing engine 103. It has a configuration including at least a tuner 104 for detecting the supplied RF signal (video signal).
  • a broadcast wave as the video signal.
  • the broadcast wave signal system is an interlaced signal such as NTSC system or PAL system.
  • the image processing engine 103 includes a Y / C separation circuit 105, an NR circuit (noise reduction processing device) 106, and an I / P conversion circuit 107, and performs predetermined processing on the detected RF signal (video signal). Then, it is sent to the subsequent liquid crystal module (display device) 102.
  • the liquid crystal display device 101 detects an RF signal received from an antenna or a cable with the tuner 104 and sends a CVBS (composite video signal) to the image processing engine 103.
  • the CVBS is separated into a luminance signal Y and a color signal C by the Y / C separation circuit 105.
  • the NR circuit 106 removes noise from the YC signal and outputs it to the I / P conversion circuit 107.
  • the I / P conversion circuit 107 converts the resolution of the input video in accordance with the resolution of the liquid crystal and outputs it to the liquid crystal module 102.
  • the input video signal is received by a TCON (timing controller) 108, converted into a signal and timing according to the specifications of the LCD (liquid crystal panel) 109, and displayed on the LCD 109.
  • the LCD 109 is a display panel (display unit) arranged in a matrix and having pixels corresponding to input image data.
  • the NR circuit 106 for executing the noise reduction processing has a configuration in which at least three types of noise processing circuits are connected in series.
  • the inter-frame noise processing circuit 210 the inter-dot noise processing circuit 220, in order from the input side (in) to the output side (out),
  • the inter-line noise processing circuit 230 is connected in series.
  • the inter-frame noise processing circuit 210 includes a noise processing unit 211, a frame memory (FDL) 212, a frame memory (FDL) 213, and a noise amount detection unit 214, and performs noise removal by correlation between frames. ing.
  • the inter-dot noise processing circuit 220 includes a noise processing unit 221, a latch (DL1) 222, a latch (DL2) 223, and a noise amount detection unit 224, and performs noise removal by correlation between dots in the horizontal direction. It has become.
  • the number of latches in the latch (DL1) 222 and the latch (DL2) 223 is variable in the range of about 1 to 5 latches, there is no problem in terms of function. Therefore, the number of latches in the latch (DL1) 222 and the latch (DL2) 223, that is, the number of stages may not be the same.
  • the inter-line noise processing circuit 230 includes a noise processing unit 231, a line memory (HDL1) 232, a line memory (HDL2) 233, and a noise amount detection unit 234, and performs noise removal by correlation between lines in the vertical direction. It is like that.
  • the number of lines in the line memory (HDL1) 232 and the line memory (HDL2) 233 is variable in the range of about 1 to 5 lines, there is no problem in terms of function. For this reason, the number of lines in the line memory (HDL1) 232 and the line memory (HDL2) 233, that is, the number of stages may not be the same.
  • multistage noise processing is performed using three types of noise processing circuits. For example, it is possible to reduce only noise with a high probability and eliminate unnecessary noise reduction processing for the video.
  • the noise between the frames of the video is removed by the inter-frame noise processing circuit 210, and the horizontal direction of the video subjected to the inter-frame noise processing by the inter-dot noise processing circuit 220.
  • noise is removed by the correlation between dots, and noise is removed by the correlation between lines in the vertical direction of the image subjected to the inter-dot noise processing by the inter-line noise processing circuit 230. It becomes multifaceted, and it is possible to more reliably determine whether it is video or noise.
  • noise amount detection units 214, 224, and 234 provided in each noise processing circuit.
  • the inter-dot noise processing circuit 220 further includes an interpolation filter circuit (interpolation signal generation circuit) 225, a low-pass filter circuit 226, and a signal changeover switch 227.
  • interpolation filter circuit interpolation signal generation circuit
  • the interpolation filter circuit 225 generates an interpolation signal having a sampling frequency that is twice the sampling frequency of the original signal when the video signal before the noise reduction processing is used as the original signal.
  • the interpolation signal generated here is output to the downstream low-pass filter circuit 226 via the signal changeover switch 237.
  • the low-pass filter circuit 226 includes a low-pass filter (LPF) having a frequency band including the sampling frequency of the original signal, and a sampling unit that samples and outputs a signal subjected to the filtering process by the LPF at a predetermined frequency. It is out.
  • LPF low-pass filter
  • the signal selector switch 227 switches the signal that has been subjected to noise reduction processing by the noise processing unit 221 and the interpolation signal generated by the interpolation filter circuit 225 so that they are alternately input to the low-pass filter circuit 226. Yes.
  • the inter-line noise processing circuit 230 also includes an interpolation filter circuit 235, a low-pass filter circuit 236, and a signal changeover switch 237, similar to the inter-dot noise processing circuit 220. Each of these circuits has the same function as each circuit of the inter-dot noise processing circuit 220.
  • the interpolation filter circuit 235 generates an interpolation signal having a sampling frequency twice as high as the sampling frequency of the original signal when the video signal before the noise reduction processing is used as the original signal.
  • the interpolation signal generated here is output to the downstream low-pass filter circuit 236 via the signal changeover switch 237.
  • the low-pass filter circuit 236 includes a low-pass filter (LPF) having a frequency band including the sampling frequency of the original signal, and a sampling unit that samples and outputs a signal filtered by the LPF at a predetermined frequency. It is out.
  • LPF low-pass filter
  • the signal selector switch 237 switches the signal that has been subjected to noise reduction processing by the noise processing unit 231 and the interpolation signal generated by the interpolation filter circuit 235 so that they are alternately input to the low-pass filter circuit 236. Yes.
  • FIG. 3 shows a schematic block diagram of the interdot noise processing circuit 220.
  • the noise amount detection unit 224 has an absolute value of the difference between the average values of the target pixel (hereinafter referred to as a processing target pixel) B and the comparison target pixels A and C. The distribution at the maximum frequency is detected as the amount of noise.
  • the noise amount detected by the noise amount detection unit 224 is sent to the noise processing unit 221 as nlv.
  • the interpolation filter circuit 225 and the LPF in the low-pass filter circuit 226 are composed of a plurality of delay elements DL, a plurality of multipliers Xa1 to Xa7, and an adder ⁇ .
  • the interpolation filter circuit 225 0 is inserted where the interpolation signal should be, and the interpolation signal is multiplied by the following Lanchos function.
  • Lan [-0.0625 0 0.5625 1 0.5625 0 -0.0625]
  • the LPF used the following simple filter.
  • Fily [-0.0915 0 0.3282 0.5266 0.3282 0 -0.0915] ⁇ Noise processing unit>
  • FIG. 5 shows a schematic block diagram of the inter-dot noise processing circuit 220 shown in FIG. 3 with the noise amount detection unit 224 omitted.
  • the video signal input from in is input to the latch (DL1) 222 and the latch (DL2) 223 as two delay circuits, Input to the noise processing unit 221.
  • the noise processing unit 221 includes two comparison circuits 221a and 221b as pixel value comparison units for comparing pixel values, two AND circuits 221c and 221d as determination units, an adder 221e, and a subtractor 221f. And two switches 221g and 221h.
  • the comparison circuit 221a determines whether or not the pixel value of the processing target pixel B and the pixel value of the comparison target pixel A have a relationship of A ⁇ B.
  • a ⁇ B a high level signal is sent to each of the AND circuits 221c and 221d
  • a ⁇ B a low level signal is sent to each of the AND circuits 221c and 221d.
  • the comparison circuit 221b determines whether or not the pixel value of the processing target pixel B and the pixel value of the comparison target pixel C have a relationship of B ⁇ C.
  • B ⁇ C a high level signal is sent to each of the AND circuits 221c and 221d.
  • B ⁇ C a low level signal is sent to each of the AND circuits 221c and 221d.
  • the video signal output from the latch (DL1) 222 is sent to the wiring connected to the adder 221e and the subtracter 221f, and to the wiring not connected to either the adder 221e or the subtracter 221f. And is output as an output signal (out) from any of the wirings.
  • the above-described wiring switching is performed by switching the above-described switches 221g and 221h. Normally, the switches 221g and 221h are in a position to conduct the wiring to which neither the adder 221e nor the subtracter 221f is connected.
  • the switch 221g switches to the wiring connected to the subtracter 221f when the signal output from the AND circuit 221c is at a high level.
  • the switch 221h switches to the wiring connected to the adder 221e when the signal output from the AND circuit 221d is at a high level.
  • the AND circuit 221c receives a high level signal (a signal indicating A ⁇ B) from the comparison circuit 221a as it is, and a polarity of a low level signal (a signal indicating B ⁇ C) from the comparison circuit 221b.
  • a high level signal is output only when it is input.
  • the pixel value of the processing target pixel B is larger than the pixel value of the comparison target pixel A, but indicates that it is the same as or larger than the pixel value of the comparison target pixel C. That is, since it can be determined that a positive amount of noise is on the processing target pixel B, the noise amount nlv detected by the noise amount detection unit 224 is subtracted from the pixel value of the processing target pixel B.
  • the AND circuit 221d receives a low level signal (a signal indicating A ⁇ B) from the comparison circuit 221a with the polarity inverted, and receives a high level signal (a signal indicating B ⁇ C) from the comparison circuit 221b.
  • a high level signal is output only when is input as is.
  • the pixel value of the processing target pixel B is the same as or smaller than the pixel value of the comparison target pixel A and smaller than the pixel value of the comparison target pixel C. That is, since it can be determined that a negative amount of noise is on the processing target pixel B, the noise amount nlv detected by the noise amount detection unit 224 is added to the pixel value of the processing target pixel B.
  • the noise processing unit 221 performs noise processing and outputs the noise to the low-pass filter circuit 226 at the subsequent stage.
  • the original signal input from in is input to the interpolation filter circuit 225 in addition to the noise processing unit 221, and an interpolation signal is generated from the original signal, and is output to the low-pass filter circuit 226 at the subsequent stage.
  • the interpolated signal is output to the low-pass filter circuit 226 as it is without passing through the noise processing unit 221.
  • an original signal that has passed through the noise processing unit 221 (hereinafter referred to as a noise processing target signal) and an interpolation signal that has passed through the interpolation filter circuit 225 are alternately switched by the signal changeover switch 227 while being alternately switched to the low-pass filter circuit 226. Is input.
  • interpolated signal an interpolated pixel signal
  • the original signal is compared with the comparison target pixels A and C as the processing target pixel B, and if the processing target pixel B is the maximum with respect to the comparison target pixels A and C, the noise amount nlv obtained separately from the original signal pull. If the processing target pixel B is minimum with respect to the comparison target pixels A and C, a noise amount nlv separately obtained is added to the original signal.
  • the interpolation signal is inserted between the noise reduction signals without performing the noise reduction processing in the noise processing unit 221.
  • the low pass filter circuit 226 applies LPF to the signal in which the noise reduction signal and the interpolation signal are alternately arranged.
  • the noise component is shifted to the high frequency side. Therefore, by passing the signal with the noise component shifted to the high frequency side through the low-pass filter circuit 226 having an LPF that passes the frequency band including the sampling frequency of the original signal, only the noise component remains without changing the video signal in the original signal. Can be appropriately removed.
  • the sampling frequency is doubled and interpolation pixels are inserted, so that the possible frequency band is up to f0 as shown in FIG. Extend.
  • the signal of the pixel having the original signal is extracted, so that the extracted signal becomes a signal in which noise reduction is achieved and blur is suppressed. In this way, it is possible to perform noise reduction processing with reduced noise but reduced blur.
  • FIG. 9 shows a video signal (original image) with noise.
  • FIG. 10 is a diagram showing a result of subordinately performing noise processing between frames, between dots, and between lines on the original image shown in FIG. 9 using the noise reduction processing apparatus according to the first embodiment. It is.
  • FIG. 11 shows the noise processing between frames, dots, and lines as a subordinate to the original image shown in FIG. 9 using the conventional noise reduction processing method (without shifting the noise component to the high frequency side). It is a figure which shows the result of having performed.
  • FIG. 12 is a diagram showing the difference between FIG. 10 and FIG.
  • FIG. 12 shows a result of obtaining (YCbCr value of each pixel in FIG. 10) ⁇ (YCbCr value of each pixel in FIG. 11).
  • the noise reduction processing is performed on the direction between dots, that is, the horizontal direction in the video signal, or in the case of the inter-line noise processing circuit 230, the direction between the lines, that is, the vertical direction in the video signal.
  • the arrangement direction of reference pixels is the interpolation signal generation direction
  • the filtering direction for the signal is the LPF direction
  • the noise reduction processing direction and the interpolation signal generation The direction and the LPF processing direction have been described based on the same direction.
  • Embodiment 2 below describes an example in which the noise reduction processing direction, the interpolation signal generation direction, and the LPF processing direction are orthogonal to each other.
  • the inter-dot noise processing circuit 220 of the NR circuit 106 shown in FIG. 2 of the first embodiment is replaced with the inter-dot noise processing circuit 320 shown in FIG.
  • a noise reduction processing apparatus in which the noise processing circuit 230 is replaced with an interline noise processing circuit 330 shown in FIG. 15 will be described.
  • the inter-dot noise processing circuit 320 shown in FIG. 13 has substantially the same configuration as the inter-dot noise processing circuit 220 of the first embodiment.
  • the noise processing unit 321, the latches 322 and 323, and the noise amount detection unit 324 in the inter-dot noise processing circuit 320 configured as described above are the noise processing unit 221 in the inter-dot noise processing circuit 220 of the first embodiment.
  • the configuration is the same as that of the latches 222 and 223 and the noise amount detection unit 224.
  • the difference is the interpolation filter circuit 325 and the low-pass filter circuit 326.
  • FIG. 14 shows a schematic block diagram of the interpolation filter circuit 325 and the low-pass filter circuit 326.
  • the interpolation filter circuit 325 and the low-pass filter circuit 326 configured as described above generate an interpolation signal between lines, not between dots, which is the direction of noise reduction processing performed by the noise processing unit 321, and perform filtering by LPF. It has become. That is, the interpolation filter circuit 325 and the low-pass filter circuit 326 configured as described above perform interpolation in a direction orthogonal to the horizontal direction, that is, between lines (vertical direction) when the direction of noise reduction processing is between dots, that is, in the horizontal direction. LPF is applied.
  • the noise reduction processing direction, the interpolation direction, and the LPF direction are orthogonal to each other.
  • interline noise processing circuit 330 shown in FIG. 15 has substantially the same configuration as the interline noise processing circuit 230 of the first embodiment.
  • the noise processing unit 331, the latches 332 and 333, and the noise amount detection unit 334 in the inter-line noise processing circuit 330 having the above configuration the noise processing unit 231 in the inter-line noise processing circuit 230 of the first embodiment.
  • the configuration is the same as that of the latches 232 and 233 and the noise amount detection unit 234.
  • the difference is the interpolation filter circuit 335 and the low-pass filter circuit 336.
  • FIG. 16 shows a schematic block diagram of the interpolation filter circuit 335 and the low-pass filter circuit 336 of the inter-line noise processing circuit 330 shown in FIG.
  • the interpolation filter circuit 335 and the low-pass filter circuit 336 configured as described above generate an interpolation signal between dots, not between lines, which is the direction of noise reduction processing performed by the noise processing unit 331, and perform filtering by LPF. It has become.
  • the interpolation filter circuit 335 and the low-pass filter circuit 336 configured as described above perform interpolation in a direction orthogonal to the vertical direction, that is, between dots (horizontal direction) when the direction of noise reduction processing is between lines, that is, the vertical direction. LPF is applied.
  • the noise reduction processing direction, the interpolation direction, and the LPF direction are orthogonal to each other.
  • the noise reduction processing direction, the interpolation signal generation direction, and the LPF processing direction are orthogonal to each other, the pixel value changes rapidly in a certain direction, such as an edge portion of the video signal. Even if it is, the noise reduction processing direction, the interpolation signal generation direction, and the LPF processing direction are orthogonal to each other.
  • the video signal can be restored to some extent. As a result, unnecessary noise reduction processing can be reduced, so that edge blurring in the video signal can be further reduced, and an image with clear edges can be provided.
  • FIG. 17 shows the result of applying the noise reduction processing described in the second embodiment to the video (original image) in which noise in FIG. 9 is placed.
  • FIG. 18 shows the difference between the image shown in FIG. 17 and the image subjected to the conventional noise reduction processing of FIG. From the video shown in FIG. 18 as well, the video shown in FIG. 18 is a clear video with reduced noise and no loss of detail compared to a video that has been subjected to conventional noise reduction processing. I understand.
  • the noise reduction processing direction, the interpolation direction, and the LPF direction are orthogonal to each other, it is necessary to provide a two-way latch. For this reason, the cost is higher than in the case where only one-way latch is required as in the first embodiment.
  • the inter-frame noise processing circuit 210, the inter-dot noise processing circuit 220 (320), and the inter-line noise processing circuit 230 (330) are arranged in this order from the input side to the output side. Are connected in series. The order of connection is not limited, and the interframe noise processing circuit 210, the interdot noise processing circuit 220 (320), and the interline noise processing circuit 230 (330) may be connected in series in any order.
  • the inter-frame noise processing circuit 210, the inter-dot noise processing circuit 220 (320), and the interline noise processing circuit 230 (330) will be described.
  • the arrangement of the inter-frame noise processing circuit 210, the inter-dot noise processing circuit 220 (320), and the inter-line noise processing circuit 230 (330) constituting the NR circuit 106 in the first and second embodiments is changed. The case will be described.
  • the inter-line noise processing circuit 230 (330) is arranged last, the horizontal line is less noticeable and the vertical line is more noticeable.
  • the inter-line noise processing circuit 230 (330) at the end, the horizontal lines in the video are less noticeable and the vertical lines are more noticeable, which is effective in the case where noise is present on the horizontal lines of the video. It is. In analog broadcasting, since noise is generated continuously for a certain period of time, it tends to be horizontal noise.
  • the inter-dot noise processing circuit 220 (320) is arranged last, the vertical line is less noticeable and the horizontal line is more noticeable.
  • the inter-dot noise processing circuit 220 (320) at the end, the vertical lines in the video are less noticeable and the horizontal lines are more noticeable, which is effective when there are originally many horizontal lines in the video.
  • the inter-frame noise processing circuit 210 does not cause any particular problems even if it is arranged last like the inter-line noise processing circuit 230 (330) or the inter-dot noise processing circuit 220 (320). However, since flicker does not occur when noise between frames is first reduced, it is preferable that the inter-frame noise processing circuit 210 is arranged first.
  • the inter-frame noise processing circuit 210 when performing inter-dot noise processing and inter-line noise processing in the subsequent stage, it can be performed on an image without flicker. It is possible to more accurately determine whether or not it is placed.
  • the inter-frame noise processing circuit 210 is first arranged, and the arrangement positions of the remaining noise processing circuits may be appropriately determined in accordance with the noise tendency of the video signal.
  • the interpolation filter circuit 225 or the like sets the sampling frequency when generating the interpolation signal to be twice the sampling frequency of the original signal for the video signal before the noise reduction processing. Is not to be done.
  • sampling frequency higher than the sampling frequency of the original signal may be used. That is, an interpolation signal having a sampling frequency n (n> 1) times the sampling frequency of the original signal may be generated.
  • the noise processing circuit may have the following circuit configuration.
  • the noise processing circuit includes a pixel value comparison unit that compares a pixel value of a target pixel and a pixel value of a comparison target pixel that exists in an up, down, left, and right diagonal direction of the target pixel, and the comparison result by the pixel value comparison unit is When the pixel value of the target pixel indicates that it is larger (or smaller) than any of the pixel values of the plurality of comparison target pixels of the target pixel, noise reduction processing is performed on the target pixel.
  • a noise amount detection circuit that detects a noise amount generated in the target pixel from the pixel value of the target pixel and the pixel value of the comparison target pixel of the target pixel is provided, and the noise processing circuit includes the determination unit When it is determined that the noise reduction process is performed on the target pixel, it is preferable to add or subtract the noise amount detected by the noise amount detection circuit from the pixel value of the target pixel.
  • the detected amount of noise for the pixel value of the target pixel is calculated.
  • Noise reduction processing can be performed simply by adding and subtracting.
  • the noise reduction processing device of the present invention is a noise reduction processing device that performs noise reduction processing on a video signal input to pixels arranged in a matrix according to the pixel value of the pixel, An inter-frame noise processing circuit that performs noise processing for each frame, an inter-dot noise processing circuit that performs noise processing in the horizontal direction of the video signal, and an inter-line noise processing circuit that performs noise processing in the vertical direction of the video signal,
  • the inter-frame noise processing circuit, the inter-dot noise processing circuit, and the inter-line noise processing circuit are connected in series.
  • the interpolation includes a noise processing circuit that performs noise processing according to the relationship between the target pixel and a plurality of comparison target pixels of the target pixel, and a low-pass filter in a frequency band including the sampling frequency of the original signal.
  • the interpolated signal generated by the signal generation circuit and the original signal reduced in noise by the noise processing circuit are subjected to filtering processing by the low-pass filter, and the inter-line noise processing circuit converts the video signal before the noise reduction processing.
  • an interpolation signal generation circuit that generates an interpolation signal having a sampling frequency n (n> 1) times the sampling frequency between the lines of the original signal, and the pixel of interest
  • a noise processing circuit for performing noise processing according to the relationship between the target pixel and a plurality of comparison target pixels; and a sample of the original signal
  • the interpolation signal generation circuit preferably generates an interpolation signal between pixels in a direction orthogonal to the noise processing direction in the noise processing circuit.
  • the noise component is shifted to the high frequency side in two directions. It becomes possible to clearly distinguish the components. Therefore, if the signal in which the noise component is shifted to the high frequency side in these two directions is filtered by the low-pass filter, it is possible to reduce the noise and obtain a sharp image.
  • inter-frame noise processing circuit inter-dot noise processing circuit
  • inter-line noise processing circuit it is preferable that the inter-line noise processing circuit is connected last.
  • the horizontal lines in the video are less noticeable and the vertical lines are more noticeable, which is effective in the case where noise is placed on the horizontal lines of the video.
  • the inter-dot noise processing circuit is preferably connected last.
  • the vertical lines in the video are less noticeable and the horizontal lines are more noticeable, which is effective when there are originally many horizontal lines in the video.
  • inter-frame noise processing circuit As the above-mentioned inter-frame noise processing circuit, inter-dot noise processing circuit, and inter-line noise processing circuit, it is preferable that the inter-frame noise processing circuit is connected first.
  • the display device of the present invention includes pixels arranged in a matrix, and displays a video based on a supplied video signal, and the pixel value of the pixel with respect to the video signal input to the pixel And a noise reduction processing device that performs noise reduction processing in accordance with the noise reduction processing device having the above configuration as the noise reduction processing device, the display device has less noise. In addition, it is possible to display an image with high display quality with little loss.
  • the present invention relates to noise reduction processing and is not limited to the above-described embodiments, and is effective for all display devices such as liquid crystal display devices and plasma display devices.
  • the present invention can be applied to an apparatus that processes an image signal and an audio signal.
  • the present invention can be suitably applied to a display device that displays a still image or a moving image.

Abstract

　ノイズ低減処理装置は、ノイズ低減処理前の映像信号を原信号としたとき、上記原信号のサンプリング周波数のｎ（ｎ＞１）倍のサンプリング周波数の補間信号を生成する補間フィルタ回路（２２５）によって生成された補間信号と、ノイズ処理部（２２１）によってノイズ低減された原信号とを、ローパスフィルタ回路（２２６）によるフィルタリング処理を施す。これにより、映像が暈けにくいノイズ低減処理装置を提供できる。

Description

ノイズ低減処理装置及び表示装置
　本発明は、デジタル画像処理システムを用いたノイズ低減技術に関し、特にテレビなどの動画像のノイズ低減技術を用いたノイズ低減処理装置及び表示装置に関する。
　日本では２０１１年にアナログ放送が停波する。先進各国でもアナログ放送が終わり、デジタル放送へ切り替わろうとしている。このため、２０１１年頃まで先進各国でテレビ買い換え需要が盛り上がることが見込める。
　しかし、２０１２年以降の先進各国のテレビ需要は低迷するものと思われる。一方、アジアや南米の新興国では高い経済成長率を背景に、２０１２年以降もテレビ需要が盛り上がることが期待されている。このため、２０１２年以降のテレビ市場は新興国市場が中心になるものと思われる。
　しかしながら、新興国では放送環境が劣悪なため、アナログ放送では電界が弱くノイズの多い映像信号となる。また、デジタル放送でも過去に録画したアナログ映像をデジタル化し再放送することも多く、ノイズの多い映像信号となる。このため、新興国で必要とされるテレビには、ノイズ低減技術が不可欠である。
　このノイズ低減技術としてローパスフィルタが知られているが、ローパスフィルタを用いるとノイズを低減させることができるものの、映像が暈けるという課題がある。
　そこでメディアンフィルタを用いた適応型ローパスフィルタが提案されている。図２０～図２２は、特許文献１に示された適応型ローパスフィルタの説明図である。
　特許文献１に開示された技術では、図２０に示すように、遅延回路１２からの処理画素の値Ｅ１と３タップメディアンフィルタ１３(図２１参照）の出力Ｅ２を比較し、上記処
理画素の値Ｅ１が３タップメディアンフィルタ１３の出力Ｅ２より大きい場合には、処理画素の値Ｅ１から、雑音レベル検出回路１４から出力されるノイズ量Ｅ３を引く。処理画素の値Ｅ１が３タップメディアンフィルタ１３の出力Ｅ２より小さい場合には、処理画素の値Ｅ１に対して上記ノイズ量Ｅ３を加える。処理画素の値Ｅ１が３タップメディアンフィルタ１３の出力Ｅ２と等しい場合には、処理画素の値Ｅ１をそのまま出力する。
　ノイズ量Ｅ３は雑音レベル検出回路１４を用い、垂直ブランキング期間の画像信号の無いライン部分の雑音成分から検出する。
　この結果、図２２の（ａ）に示されるような雑音が載った映像から、ピークが抑えられた図２２の（ｂ）のような映像が得られる。
日本国公開特許公報「特開平７－２５０２６４号公報（１９９５年９月２６日公開）」
　しかしながら、特許文献１に開示されているような適合型ローパスフィルタを用いても、図２２の（ａ）のピークが生じた原因がノイズによるものか、本来の映像信号なのか、適切に判断することは困難である。
　このため、本来の映像信号における入力波形のピークも抑えられ、ノイズ低減処理後の映像が暈けてしまうという問題が生じる。
　本発明は、上記の問題点に鑑みなされたものであり、その目的は、上記特許文献１の手段よりノイズを落とす効果があり、かつ映像が暈けにくいノイズ低減処理装置及び表示装置を提供することである。
　上記の課題を解決するために、本発明は、マトリックス状に配置された画素に入力される映像信号に対して、当該画素の画素値に応じてノイズ低減処理を施すノイズ低減処理装置であって、ノイズ低減処理前の映像信号を原信号としたとき、上記原信号のサンプリング周波数のｎ（ｎ＞１）倍のサンプリング周波数の補間信号を生成する補間信号生成回路と、上記原信号に対して、注目画素と当該注目画素の複数の比較対象画素との関係に応じたノイズ処理を施すノイズ処理回路と、上記原信号のサンプリング周波数を含んだ周波数帯域のローパスフィルタとを備え、上記補間信号生成回路によって生成された補間信号と、上記ノイズ処理回路によってノイズ低減された原信号とからｎ倍サンプリング周波数の信号を合成し、上記ローパスフィルタによるフィルタリング処理を施すことを特徴としている。
　上記原信号の画素は、マトリックス状に配置されているものとする。従って、処理対象画素（注目画素）の周囲には、上下左右斜め方向に多数の画素が存在している。これらの処理対象画素の上下左右斜め方向に存在する画素から２画素以上の比較対象画素を選ぶ（例えば左に１画素、右に３画素離れた画素等）。そして、注目画素の画素値が、比較対象画素の画素値よりも大きい場合、通常、その注目画素にはノイズが載っているとして、ノイズ処理回路によって、ノイズ低減処理が施される。しかしながら、例えば映像のエッジ部上の画素が注目画素である場合、注目画素の画素値から比較対象画素の画素値を減算した絶対値は、予め設定した値よりも大きくなる。このような場合に、ノイズ低減処理を施せば、エッジ部が暈けた映像となる。
　そこで、上記構成のように、ノイズ低減処理された原信号の間に、当該原信号のサンプリング周波数のｎ（ｎ＞１）倍のサンプリング周波数の補間信号を挿入することで、ノイズ成分が高周波側にシフトした信号とし、この信号を、原信号のサンプリング周波数を含んだ周波数帯域のローパスフィルタによってフィルタリング処理すれば、高周波側にシフトしたノイズ成分が除去される。また、上記ローパルフィルタは、原信号のサンプリング周波数を含んだ周波数帯域の信号を通すので、原信号の情報はそのままで、ノイズ成分のみが除去された出力信号を得ることができる。
　これにより、ノイズ成分として判断されやすい映像のエッジ部における不要なノイズ低減処理を抑制できるので、本来の映像信号における入力波形のピークが抑えられる事態を回避することができ、この結果、ノイズ低減処理後の映像が暈けてしまうという問題は生じない。
　従って、ノイズ低減処理後であっても、映像が暈けにくいノイズ低減処理装置を提供することができるという効果を奏する。
　本発明は、マトリックス状に配置された画素に入力される映像信号に対して、当該画素の画素値に応じてノイズ低減処理を施すノイズ低減処理装置であって、ノイズ低減処理前の映像信号を原信号としたとき、上記原信号のサンプリング周波数のｎ（ｎ＞１）倍のサンプリング周波数の補間信号を生成する補間信号生成回路と、上記原信号に対して、注目画素と当該注目画素の複数の比較対象画素との関係に応じたノイズ処理を施すノイズ処理回路と、上記原信号のサンプリング周波数を含んだ周波数帯域のローパスフィルタとを備え、上記補間信号生成回路によって生成された補間信号と、上記ノイズ処理回路によってノイズ低減された原信号とからｎ倍サンプリング周波数の信号を合成し、上記ローパスフィルタによるフィルタリング処理を施すことで、ノイズ低減処理後であっても、映像が暈けにくいノイズ低減処理装置を提供することができるという効果を奏する。
本発明の実施の形態１に係るノイズ低減処理装置を適用した液晶表示装置の概略構成ブロック図である。 図１に示す液晶表示装置に備えられた画像処理エンジン内のＮＲ回路の概略構成ブロック図である。 図３に示すＮＲ回路の概略構成ブロック図である。 図３に示すＮＲ回路の補間フィルタ、ローパスフィルタの概略構成ブロック図である。 図３に示すＮＲ回路において、ノイズ量検出部を省略してノイズ処理部の詳細を示した概略構成ブロック図である。 本発明の効果を説明するためのグラフである。 図６に示す発明の効果を原理的に説明するための図である。 図６に示す発明の効果を原理的に説明するための図である。 実施の形態１における効果を説明するための原画像を示す図である。 実施の形態１における効果を説明するためのノイズ低減処理後を示す図である。 実施の形態１における効果を説明するための比較例としての従来技術によるノイズ低減処理後を示す図である。 実施の形態１と比較例としての従来技術とによるノイズ低減処理後の画像における差分を示す図である。 実施の形態２におけるＮＲ回路内のドット間ノイズ処理回路の概略構成ブロック図である。 図１３に示すドット間ノイズ処理回路内の補間フィルタ、ローパスフィルタの概略構成ブロック図である。 実施の形態２におけるＮＲ回路内のライン間ノイズ処理回路の概略構成ブロック図である。 図１５に示すライン間ノイズ処理回路内の補間フィルタ、ローパスフィルタの概略構成ブロック図である。 実施の形態２における効果を説明するためのノイズ低減処理後を示す図である。 実施の形態２と比較例としての従来技術とによるノイズ低減処理後の画像における差分を示す図である。 実施の形態２と実施の形態１とによるノイズ低減処理後の画像における差分を示す図である。 従来の適応型ローパスフィルタの概略構成ブロック図である。 図２０に示す適応型ローパスフィルタで用いたメディアンフィルタの構成を説明する図である。 図２０に示す適応型ローパスフィルタの効果を原理的に説明する図である。
　＜液晶表示装置全体＞
　本発明の一実施の形態について説明すれば、以下の通りである。
　図１は、本発明のノイズ低減処理装置を適用した表示装置としての液晶表示装置１０１の全体構成ブロック図を示す。
　上記液晶表示装置１０１は、図１に示すように、画像を表示するための液晶モジュール１０２、上記液晶モジュール１０２に表示用の映像信号を供給するための画像処理エンジン１０３、上記画像処理エンジン１０３に供給されるＲＦ信号（映像信号）を検波するチューナー１０４を少なくとも含んだ構成となっている。ここでは、映像信号として、放送波を想定して説明する。放送波の信号方式としては、ＮＴＳＣ方式、ＰＡＬ方式等のインターレース信号とする。
　上記画像処理エンジン１０３は、Ｙ／Ｃ分離回路１０５、ＮＲ回路（ノイズ低減処理装置）１０６、Ｉ／Ｐ変換回路１０７を備えて、検波後のＲＦ信号（映像信号）に対して所定の処理を施して、後段の液晶モジュール（表示装置）１０２に送る。
　すなわち、上記液晶表示装置１０１は、アンテナやケーブルから届くＲＦ信号をチューナー１０４で検波し、ＣＶＢＳ（コンポジットビデオ信号）を画像処理エンジン１０３に送る。画像処理エンジン１０３において、ＣＶＢＳをＹ／Ｃ分離回路１０５で輝度信号Ｙと色信号Ｃに分離する。ＮＲ回路１０６では、ＹＣ信号からノイズを落としＩ／Ｐ変換回路１０７に出力する。Ｉ／Ｐ変換回路１０７では、液晶の解像度に合わせて入力映像を解像度変換し、液晶モジュール１０２へ出力する。
　液晶モジュール１０２では、入力された映像信号をＴＣＯＮ（タイミングコントローラ）１０８で受けて、ＬＣＤ（液晶パネル）１０９の仕様に合わせた信号とタイミングに変換し、ＬＣＤ１０９に表示させる。このＬＣＤ１０９は、マトリックス状に配置され、入力される画像データに対応する画素を有する表示パネル（表示部）である。
　＜ノイズ低減処理装置＞
　上記のノイズ低減処理を実行するためのＮＲ回路１０６は、少なくとも３種類のノイズ処理回路が直列に接続された構成となっている。
　本実施の形態に係るＮＲ回路１０６では、図２に示すように、入力側（ｉｎ）から出力側（ｏｕｔ）に向かって、順番に、フレーム間ノイズ処理回路２１０、ドット間ノイズ処理回路２２０、ライン間ノイズ処理回路２３０が直列に接続された構成となっている。
　上記フレーム間ノイズ処理回路２１０は、ノイズ処理部２１１、フレームメモリ（ＦＤＬ）２１２、フレームメモリ（ＦＤＬ）２１３、ノイズ量検出部２１４を備えており、フレーム間の相関でノイズ除去を行うようになっている。
　上記ドット間ノイズ処理回路２２０は、ノイズ処理部２２１、ラッチ（ＤＬ１）２２２、ラッチ（ＤＬ２）２２３、ノイズ量検出部２２４を備えており、水平方向のドット間の相関でノイズ除去を行うようになっている。
　ここで、ラッチ（ＤＬ１）２２２、ラッチ（ＤＬ２）２２３におけるラッチ数は、１～５ラッチ程度の範囲で可変であっても、機能面で問題はない。このため、ラッチ（ＤＬ１）２２２、ラッチ（ＤＬ２）２２３におけるラッチ数、すなわち段数は同じでなくてもよい。
　上記ライン間ノイズ処理回路２３０は、ノイズ処理部２３１、ラインメモリ（ＨＤＬ１）２３２、ラインメモリ（ＨＤＬ２）２３３、ノイズ量検出部２３４を備えており、垂直方向のライン間の相関でノイズ除去を行うようになっている。
　ここで、ラインメモリ（ＨＤＬ１）２３２、ラインメモリ（ＨＤＬ２）２３３におけるライン数は、１～５ライン程度の範囲で可変であっても機能面で問題はない。このため、ラインメモリ（ＨＤＬ１）２３２、ラインメモリ（ＨＤＬ２）２３３におけるライン数、すなわち段数は同じでなくてもよい。
　以上のように、上記構成のＮＲ回路１０６によれば、ノイズ低減処理対象の画素が、映像かノイズか判然としない場合であっても、３種類のノイズ処理回路による多段階のノイズ処理を行えば、高い確率でノイズのみを低減し、映像に対する不要なノイズ低減処理を施すことを無くすことが可能となる。
　つまり、上記構成のＮＲ回路１０６によれば、フレーム間ノイズ処理回路２１０によって、映像のフレーム間の相関でノイズを除去し、ドット間ノイズ処理回路２２０によって、フレーム間ノイズ処理された映像の水平方向のドット間の相関でノイズを除去し、さらに、ライン間ノイズ処理回路２３０によって、ドット間ノイズ処理された映像の垂直方向のライン間の相関でノイズを除去するので、映像かノイズかの判断を多面的に行うことになり、より確実に映像かノイズかを判断することが可能となる。
　ここで、各ノイズ処理回路においては、ノイズ処理部においてノイズ除去を行うと判断した際に、処理対象画素にどの程度のノイズが載っているか否かを検出する必要がある。このノイズが載っている量（以下、ノイズ量と称する）を検出するための回路が、各ノイズ処理回路に設けられたノイズ量検出部２１４，２２４，２３４である。
　また、ドット間ノイズ処理回路２２０は、さらに、補間フィルタ回路（補間信号生成回路）２２５、ローパスフィルタ回路２２６、及び信号切替スイッチ２２７を備えている。
　上記補間フィルタ回路２２５は、ノイズ低減処理前の映像信号を原信号としたとき、上記原信号のサンプリング周波数の２倍のサンプリング周波数の補間信号を生成する。ここで生成された補間信号は、信号切替スイッチ２３７を介して後段のローパスフィルタ回路２２６に出力される。
　上記ローパスフィルタ回路２２６は、上記原信号のサンプリング周波数を含んだ周波数帯域のローパスフィルタ（ＬＰＦ）と、このＬＰＦによりフィルタリング処理を施した信号を所定の周波数でサンプリングして出力するサンプリング部とを含んでいる。
　上記信号切替スイッチ２２７は、ノイズ処理部２２１によりノイズ低減処理が施された信号と補間フィルタ回路２２５により生成された補間信号とを交互にローパスフィルタ回路２２６に入力されるように切り替えるようになっている。
　また、ライン間ノイズ処理回路２３０も、上記ドット間ノイズ処理回路２２０と同様に、補間フィルタ回路２３５、ローパスフィルタ回路２３６、及び信号切替スイッチ２３７を備えている。これら各回路は、上記ドット間ノイズ処理回路２２０の各回路と同様の機能を有している。
　すなわち、上記補間フィルタ回路２３５は、ノイズ低減処理前の映像信号を原信号としたとき、上記原信号のサンプリング周波数の２倍のサンプリング周波数の補間信号を生成する。ここで生成された補間信号は、信号切替スイッチ２３７を介して後段のローパスフィルタ回路２３６に出力される。
　上記ローパスフィルタ回路２３６は、上記原信号のサンプリング周波数を含んだ周波数帯域のローパスフィルタ（ＬＰＦ）と、このＬＰＦによりフィルタリング処理を施した信号を所定の周波数でサンプリングして出力するサンプリング部とを含んでいる。
　上記信号切替スイッチ２３７は、ノイズ処理部２３１によりノイズ低減処理が施された信号と補間フィルタ回路２３５により生成された補間信号とを交互にローパスフィルタ回路２３６に入力されるように切り替えるようになっている。
　＜ノイズ量検出回路＞
　上記ノイズ量検出部２１４，２２４，２３４は、同じ回路構成であるので、ここでは、代表して、ドット間ノイズ処理回路２２０におけるノイズ量検出部２２４によるノイズ量検出について説明する。
　図３は、ドット間ノイズ処理回路２２０の概略構成ブロック図を示している。
　上記ドット間ノイズ処理回路２２０において、ノイズ量検出部２２４は、図３に示すように、注目画素（以下、処理対象画素と称する）Ｂと比較対象画素Ａ，Ｃの平均値の差の絶対値の分布を１フレーム期間集計し、頻度が最大となったところの差をノイズ量として検出するようになっている。
　上記ノイズ量検出部２２４によって検出されたノイズ量は、ｎｌｖとしてノイズ処理部２２１に送られる。
　＜補間フィルタ回路、ローパスフィルタ回路＞
　上述した補間フィルタ回路２２５と、ローパスフィルタ回路２２６内のＬＰＦとは、図４に示すように、複数段の遅延素子ＤＬと複数段の掛け算器Ｘａ１～Ｘａ７と加算機Σで構成される。
　本実施の形態では、補間フィルタ回路２２５において、補間信号のあるべきところに０を挿入し、以下のランチョス関数を掛け補間信号としている。
Lan=[-0.0625　0　0.5625　1　0.5625　0　-0.0625]
　また、ＬＰＦは、以下の単純なフィルタを用いた。
Fily=[-0.0915　0　0.3282　0.5266　0.3282　0　-0.0915]
　＜ノイズ処理部＞
　次に、ノイズ処理部２２１におけるノイズ処理について説明する。
　図５は、図３に示すドット間ノイズ処理回路２２０において、ノイズ量検出部２２４を省略した状態の概略構成ブロック図を示している。
　上記ドット間ノイズ処理回路２２０では、図５に示すように、ｉｎより入力された映像信号に対して、２つの遅延回路としてのラッチ（ＤＬ１）２２２、ラッチ（ＤＬ２）２２３に入力される一方、ノイズ処理部２２１に入力される。
　上記ノイズ処理部２２１は、画素値を比較するための画素値比較部としての２つの比較回路２２１ａ，２２１ｂと、判断部としての２つのＡＮＤ回路２２１ｃ、２２１ｄと、加算器２２１ｅと、減算器２２１ｆと、２つのスイッチ２２１ｇ、２２１ｈとを備えている。
　比較回路２２１ａでは、処理対象画素Ｂの画素値と比較対象画素Ａの画素値がＡ＜Ｂの関係になっているか否かを判断している。ここで、Ａ＜Ｂである場合には、ハイレベルの信号をＡＮＤ回路２２１ｃ，２２１ｄそれぞれに送る一方、Ａ≧Ｂである場合には、ローレベルの信号を上記ＡＮＤ回路２２１ｃ，２２１ｄそれぞれに送る。
　同様に、比較回路２２１ｂでは、処理対象画素Ｂの画素値と比較対象画素Ｃの画素値がＢ＜Ｃの関係になっているか否かを判断している。Ｂ＜Ｃである場合には、ハイレベルの信号をＡＮＤ回路２２１ｃ，２２１ｄそれぞれに送る一方、Ｂ≧Ｃである場合には、ローレベルの信号を上記ＡＮＤ回路２２１ｃ，２２１ｄそれぞれに送る。
　一方、ラッチ（ＤＬ１）２２２から出力される映像信号は、加算器２２１ｅ、減算器２２１ｆに接続された配線にそれぞれ送られると共に、加算器２２１ｅ、減算器２２１ｆの何れにも接続されていない配線にも送られ、何れかの配線から出力信号（ｏｕｔ）として出力される。
　上記の配線の切り替えは、上述したスイッチ２２１ｇ、２２１ｈを切り替えることで行う。なお、通常、スイッチ２２１ｇ、２２１ｈは、加算器２２１ｅ、減算器２２１ｆの何れも接続されていない配線を導通する位置にある。
　従って、上記スイッチ２２１ｇは、上記ＡＮＤ回路２２１ｃから出力される信号がハイレベルのとき、減算器２２１ｆに接続された配線に切り替える。一方、上記スイッチ２２１ｈは、上記ＡＮＤ回路２２１ｄから出力される信号がハイレベルのとき、加算器２２１ｅに接続された配線に切り替える。
　上記ＡＮＤ回路２２１ｃには、比較回路２２１ａからハイレベルの信号（Ａ＜Ｂを示す信号）がそのまま入力されると共に、比較回路２２１ｂからローレベルの信号（Ｂ≧Ｃを示す信号）が極性反転して入力された場合だけ、ハイレベルの信号を出力している。
　ここで、処理対象画素Ｂの画素値は、比較対象画素Ａの画素値よりも大きいが、比較対象画素Ｃの画素値と同じか大きいことを示している。つまり、プラスの量のノイズが処理対象画素Ｂに載っていると判断できるので、ノイズ量検出部２２４によって検出されたノイズ量ｎｌｖを、当該処理対象画素Ｂの画素値から減算することになる。
　一方、上記ＡＮＤ回路２２１ｄには、比較回路２２１ａからロ－レベルの信号（Ａ≧Ｂを示す信号）が極性反転して入力され、比較回路２２１ｂからハイレベルの信号（Ｂ＜Ｃを示す信号）がそのまま入力された場合だけ、ハイレベルの信号を出力している。
　ここで、処理対象画素Ｂの画素値は、比較対象画素Ａの画素値と同じか小さく、比較対象画素Ｃの画素値よりも小さいことを示している。つまり、マイナスの量のノイズが処理対象画素Ｂに載っていると判断できるので、ノイズ量検出部２２４によって検出されたノイズ量ｎｌｖを、当該処理対象画素Ｂの画素値に加算することになる。
　このように、原信号は、ノイズが載っていれば、ノイズ処理部２２１によりノイズ処理が施され、後段のローパスフィルタ回路２２６に出力される。
　一方、ｉｎから入力された原信号は、ノイズ処理部２２１の他に、補間フィルタ回路２２５にも入力され、当該原信号から補間信号が生成され、後段のローパスフィルタ回路２２６に出力される。この補間信号は、図５に示すように、ノイズ処理部２２１を通らずに、そのままローパスフィルタ回路２２６に出力されるようになっている。
　なお、ノイズ処理部２２１を通った原信号（以下、ノイズ処理対象信号と称する）と、補間フィルタ回路２２５を通った補間信号とは、信号切替スイッチ２２７により切り替えられながら、交互にローパスフィルタ回路２２６に入力される。
　＜ノイズ低減処理＞
　具体的には、図６に示す原信号（映像信号）を入力とし、その原信号の間に補間画素信号（以下、補間信号）を生成する。
　そして、原信号を処理対象画素Ｂとして、比較対象画素Ａ，Ｃと比較し、処理対処画素Ｂが比較対象画素Ａ，Ｃに対して最大となっていれば、原信号から別に求めるノイズ量ｎｌｖを引く。処理対処画素Ｂが比較対象画素Ａ，Ｃに対して最小となっていれば、原信号へ別に求めるノイズ量ｎｌｖを加える。
　補間信号は、上記ノイズ処理部２２１におけるノイズ低減処理を行わず、ノイズ低減信号の間に挿入される。
　そして、ノイズ低減信号と補間信号とが交互に配列された信号に対して、ローパスフィルタ回路２２６によりＬＰＦを掛けることになる。
　上記ローパスフィルタ回路２２６に入力される信号は、ノイズ低減信号と補間信号とが交互に配列された信号なので、高周波数側に、ノイズ成分がシフトした状態となっている。従って、ノイズ成分が高周波数側にシフトした信号を、原信号のサンプリング周波数を含む周波数帯域を通らせるＬＰＦを有するローパスフィルタ回路２２６に通すことで、原信号における映像信号をそのままに、ノイズ成分だけを適切に除去することが可能となる。
　例えば、図７に示すように、原信号の周波数帯域をｆ０／２とすると、サンプリング周波数を２倍とし、補間画素を入れたことで、図８に示すように、取りうる周波数帯域はｆ０まで延びる。
　このうち原信号にだけノイズ低減処理を施すので、ノイズ低減処理を行った画素信号（ノイズ低減信号）と補間信号との間には、図６に示すように、不連続性が現れる。このためノイズ低減処理を行った画素では、ｆ０／２を超える周波数が発生する。
　これは、上記処理によりノイズ成分が高周波成分側にシフトしたことになるので、通過帯域ｆ０/２のＬＰＦを掛けることでノイズ成分を落とすことができる。
　このＬＰＦ後、原信号があった画素の信号を取り出すことで、取り出した信号は、ノイズ低減が図られ、且つ暈けが抑えたれた信号となる。このようにして、ノイズは落とすがボケを抑えたノイズ低減処理を可能としている。
　＜ノイズ低減処理による効果説明＞
　以下、本実施の形態１で説明したノイズ低減処理による効果を実際の画像を比較しながら説明する。
　図９は、ノイズが載った状態の映像信号（原画像）とする。
　図１０は、図９に示す原画像に対して、本実施の形態１に係るノイズ低減処理装置を用いて、フレーム間、ドット間、ライン間の各ノイズ処理を従属に行った結果を示す図である。
　図１１は、図９に示す原画像に対して、従来例のノイズ低減処理方法（ノイズ成分の高周波数側へのシフト処理無し）でフレーム間、ドット間、ライン間の各ノイズ処理を従属に行った結果を示す図である。
　図１２は、図１０と図１１の差を示す図である。
　図１０と図１１との画像を比べれば判る通り、本実施の形態１の方がセーターのデテールが残っている。どの程度デテールに差があるかは、図１２に示す差を見れば明らかである。なお、図１２は、（図１０の各画素のＹＣｂＣｒ値）－（図１１の各画素のＹＣｂＣｒ値）を求めた結果を示している。
　また、図９の原画像の背景にあるノイズは、図１０、図１２ともに消えていることが判る。
　ここで、ドット間ノイズ処理回路２２０の場合、ドット間の方向、すなわち映像信号における水平方向、または、ライン間ノイズ処理回路２３０の場合、ライン間の方向、すなわち映像信号における垂直方向をノイズ低減処理方向とし、補間信号を生成する際に、参照する画素の並び方向を補間信号生成方向とし、信号に対するフィルタリングする方向をＬＰＦ方向とした場合、本実施の形態では、ノイズ低減処理方向と補間信号生成方向及びＬＰＦ処理方向とは同じ方向を前提として説明した。
　以下の実施の形態２では、ノイズ低減処理方向と補間信号生成方向及びＬＰＦ処理方向とが直交する場合の例について説明する。
　〔実施の形態２〕
　本発明の他の実施の形態について説明すれば、以下の通りである。
　本実施の形態では、前記実施の形態１の図２に示したＮＲ回路１０６のドット間ノイズ処理回路２２０を、図１３に示すドット間ノイズ処理回路３２０に置き換えると共に、上記ＮＲ回路１０６のライン間ノイズ処理回路２３０を、図１５に示すライン間ノイズ処理回路３３０に置き換えたノイズ低減処理装置について説明する。
　ここで、図１３に示すドット間ノイズ処理回路３２０は、前記実施の形態１のドット間ノイズ処理回路２２０とほぼ同じ構成を有している。
　すなわち、上記構成のドット間ノイズ処理回路３２０における、ノイズ処理部３２１、ラッチ３２２、３２３、ノイズ量検出部３２４については、前記実施の形態１のドット間ノイズ処理回路２２０における、ノイズ処理部２２１、ラッチ２２２，２２３、ノイズ量検出部２２４と同じ構成である。異なるのは、補間フィルタ回路３２５、ローパスフィルタ回路３２６である。
　ここで、図１４は、上記補間フィルタ回路３２５、ローパスフィルタ回路３２６の概略構成ブロック図を示している。
　上記構成の補間フィルタ回路３２５、ローパスフィルタ回路３２６は、ノイズ処理部３２１によって行うノイズ低減処理の方向であるドット間ではなく、ライン間で補間信号を生成して、ＬＰＦによるフィルタングを行うようになっている。つまり、上記構成の補間フィルタ回路３２５、ローパスフィルタ回路３２６は、ノイズ低減処理の方向がドット間、すなわち水平方向である場合、この水平方向に直交する方向、すなわちライン間（垂直方向）の補間とＬＰＦを掛けるようになっている。
　すなわち、ノイズ低減処理方向と、補間方向及びＬＰＦ方向を直交させている。
　また、図１５に示すライン間ノイズ処理回路３３０は、前記実施の形態１のライン間ノイズ処理回路２３０とほぼ同じ構成を有している。
　すなわち、上記構成のライン間ノイズ処理回路３３０における、ノイズ処理部３３１、ラッチ３３２、３３３、ノイズ量検出部３３４については、前記実施の形態１のライン間ノイズ処理回路２３０における、ノイズ処理部２３１、ラッチ２３２，２３３、ノイズ量検出部２３４と同じ構成である。異なるのは、補間フィルタ回路３３５、ローパスフィルタ回路３３６である。
　ここで、図１６は、図１５に示すライン間ノイズ処理回路３３０の補間フィルタ回路３３５、ローパスフィルタ回路３３６の概略構成ブロック図を示している。
　上記構成の補間フィルタ回路３３５、ローパスフィルタ回路３３６は、ノイズ処理部３３１によって行うノイズ低減処理の方向であるライン間ではなく、ドット間で補間信号を生成して、ＬＰＦによるフィルタングを行うようになっている。つまり、上記構成の補間フィルタ回路３３５、ローパスフィルタ回路３３６は、ノイズ低減処理の方向がライン間、すなわち垂直方向である場合、この垂直方向に直交する方向、すなわちドット間（水平方向）の補間とＬＰＦを掛けるようになっている。
　すなわち、ノイズ低減処理方向と、補間方向及びＬＰＦ方向を直交させている。
　以上のように、ノイズ低減処理方向と補間信号生成方向及びＬＰＦ処理方向とが直交するようにした場合、映像信号のエッジ部のように、画素値がある方向で急激に変化するような部位であっても、ノイズ低減処理方向と補間信号生成方向及びＬＰＦ処理方向とが直交しているので、処理対象画素の映像信号一方向から見て誤ってノイズと判定しても、直交する方向に補間信号とＬＰＦを掛けることで、その映像信号をある程度復元することが可能となる。これにより、不要なノイズ低減処理を減らすことが可能となるので、映像信号におけるエッジの暈けをさらに低減させることができ、エッジのクッキリとした映像を提供することが可能となる。
　＜ノイズ低減処理による効果説明＞
　以下に、本実施の形態２によるノイズ低減処理の効果について、図１７～図１９を参照しながら説明する。
　図１７は、図９のノイズが載っている状態の映像（原画像）に対して、本実施の形態２で説明したノイズ低減処理を施した結果を示す。
　図１８は、図１７に示す映像と図１１の従来のノイズ低減処理を施した映像との差分を示す。この図１８に示す映像からも、図１８に示した映像は、従来のノイズ低減処理を施した映像に比べて、ノイズが低減され、且つ、デテールが落ちていないクッキリした映像となっていることが判る。
　また、図１７に示す映像は、前記実施の形態１による結果を示す図１０に示す映像に比べてクッキリしていることが判る。
　これは、図１９に示す実施の形態２の結果と実施の形態１の結果との差分を見れば、実施の形態２は、実施の形態１に比べてエッジがよりクッキリしていることが判る。
　但し、本実施の形態２では、ノイズ低減処理方向と補間方向及びＬＰＦ方向を直交させているので、２方向のラッチを備える必要がある。このため、コストが前記実施の形態１のように１方向のラッチで済む場合に比べて高くなる。
　なお、上記の各実施の形態における、ＮＲ回路１０６では、フレーム間ノイズ処理回路２１０、ドット間ノイズ処理回路２２０（３２０）、ライン間ノイズ処理回路２３０（３３０）の順番で入力側から出力側に向かって直列に接続されている。この接続順に限定されるものではなく、フレーム間ノイズ処理回路２１０、ドット間ノイズ処理回路２２０（３２０）、ライン間ノイズ処理回路２３０（３３０）は、順不同で直列に接続されていてもよい。以下の実施の形態３では、フレーム間ノイズ処理回路２１０、ドット間ノイズ処理回路２２０（３２０）、ライン間ノイズ処理回路２３０（３３０）の並びを変更した例について説明する。
　〔実施の形態３〕
　＜ノイズ低減回路全体＞
　本発明のさらに他の実施の形態について説明すれば、以下の通りである。
　本実施の形態では、前記実施の形態１、２におけるＮＲ回路１０６を構成するフレーム間ノイズ処理回路２１０、ドット間ノイズ処理回路２２０（３２０）、ライン間ノイズ処理回路２３０（３３０）の並びを変更した場合について説明する。
　フレーム間ノイズ処理回路２１０、ドット間ノイズ処理回路２２０（３２０）、ライン間ノイズ処理回路２３０（３３０）の並びを変更する場合、最後に処理する方向で線が残りやすい傾向がある。
　従って、ライン間ノイズ処理回路２３０（３３０）を最後に配置すると横線が目立ちにくくなり、縦線が目立ち易くなる。
　このように、ライン間ノイズ処理回路２３０（３３０）を最後に設けることにより、映像における横線が目立ちにくくなり、縦線が目立ち易くなるので、映像の横線にノイズが載っているような場合に有効である。そして、アナログ放送では、ノイズはある程度の時間継続して発生するので、横線ノイズに成りやすい。
　また、ドット間ノイズ処理回路２２０（３２０）を最後に配置すると縦線が目立ちにくくなり、横線が目立ち易くなる。
　このように、ドット間ノイズ処理回路２２０（３２０）を最後に設けることにより、映像における縦線が目立ちにくくなり、横線が目立ち易くなるので、映像に元々横線が多いような場合に有効である。
　なお、フレーム間ノイズ処理回路２１０には、ライン間ノイズ処理回路２３０（３３０）やドット間ノイズ処理回路２２０（３２０）のように、最後に配置しても特に問題は生じない。しかしながら、最初にフレーム間のノイズを落とすと、フリッカしなくなるので、フレーム間ノイズ処理回路２１０は、最初に配置するのが好ましい。
　このように、フレーム間ノイズ処理回路２１０を最初に配置した場合、後段のドット間ノイズ処理、ライン間ノイズ処理を行う際に、フリッカの無い映像に対して行うことができるので、画素にノイズが載っているか否かの判断をより正確に行うことができる。
　従って、不要なノイズ低減処理を避けて、ノイズ低減処理の対象となる画素を的確に判断し、ノイズ低減処理を施すことができるので、ノイズ低減処理後であっても、映像が暈けにくいノイズ低減処理装置を提供することができるという効果を奏する。
　以上のことから、ＮＲ回路１０６では、フレーム間ノイズ処理回路２１０を最初に配置し、残りのノイズ処理回路については、映像信号のノイズの傾向に合わせて配置位置を適宜決めればよい。
　また、上記各実施の形態において、補間フィルタ回路２２５等では、補間信号を生成する際のサンプリング周波数を、ノイズ低減処理前の映像信号を原信号のサンプリング周波数の２倍としているが、これに限定されるものではない。
　原信号のサンプリング周波数よりも大きなサンプリング周波数であればよい。つまり、原信号のサンプリング周波数のｎ（ｎ＞１）倍のサンプリング周波数の補間信号を生成すればよい。
　なお、原信号のサンプリング周波数を２倍とした場合、３倍以上とする場合より、ノイズ処理回路の規模小さくすることができるというメリットがある。
　上記ノイズ処理回路は、具体的には、以下の回路構成であってもよい。
　上記ノイズ処理回路は、注目画素の画素値と当該注目画素の上下左右斜め方向に存在する比較対象画素の画素値とを比較する画素値比較部を備え、上記画素値比較部による比較結果が、注目画素の画素値が当該注目画素の複数の比較対象画素の画素値の何れよりも大きい（または小さい）ことを示している場合に、上記注目画素に対してノイズ低減処理を行う構成である。
　さらに、注目画素の画素値と、当該注目画素の比較対象画素の画素値とから、当該注目画素に生じているノイズ量を検出するノイズ量検出回路を備え、上記ノイズ処理回路は、上記判断部が注目画素に対してノイズ低減処理を施すと判断したとき、上記ノイズ量検出回路により検出されたノイズ量を、注目画素の画素値から加減算することが好ましい。
　上記構成によれば、注目画素におけるノイズ量が予め検出されるので、当該注目画素に対してノイズ低減処理を施すと判断された場合に、当該注目画素の画素値に対して検出したノイズ量を加減算するだけでノイズ低減処理を行うことができる。
　本発明のノイズ低減処理装置は、マトリックス状に配置された画素に入力される映像信号に対して、当該画素の画素値に応じてノイズ低減処理を施すノイズ低減処理装置であって、映像信号のフレーム毎にノイズ処理を行うフレーム間ノイズ処理回路と、映像信号の水平方向のノイズ処理を行うドット間ノイズ処理回路と、映像信号の垂直方向のノイズ処理を行うライン間ノイズ処理回路とを備え、上記フレーム間ノイズ処理回路、ドット間ノイズ処理回路、ライン間ノイズ処理回路は、直列に接続され、上記ドット間ノイズ処理回路は、ノイズ低減処理前の映像信号を原信号としたとき、上記原信号のドット間において、サンプリング周波数のｎ（ｎ＞１）倍のサンプリング周波数の補間信号を生成する補間信号生成回路と、上記原信号に対して、注目画素と当該注目画素の複数の比較対象画素との関係に応じたノイズ処理を施すノイズ処理回路と、上記原信号のサンプリング周波数を含んだ周波数帯域のローパスフィルタとを備え、上記補間信号生成回路によって生成された補間信号と、上記ノイズ処理回路によってノイズ低減された原信号とを、上記ローパスフィルタによるフィルタリング処理を施し、上記ライン間ノイズ処理回路は、ノイズ低減処理前の映像信号を原信号としたとき、上記原信号のライン間において、サンプリング周波数のｎ（ｎ＞１）倍のサンプリング周波数の補間信号を生成する補間信号生成回路と、上記原信号に対して、注目画素と当該注目画素の複数の比較対象画素との関係に応じたノイズ処理を施すノイズ処理回路と、上記原信号のサンプリング周波数を含んだ周波数帯域のローパスフィルタとを備え、上記補間信号生成回路によって生成された補間信号と、上記ノイズ処理回路によってノイズ低減された原信号とからｎ倍サンプリング周波数の信号を合成し、上記ローパスフィルタによるフィルタリング処理を施すことを特徴としている。
　上記の構成によれば、フレーム間ノイズ処理回路、ドット間ノイズ処理回路、ライン間ノイズ処理回路といった３種類のノイズ処理を順番に行うことになる。このように、異なるノイズ処理を段階的に行うことで、映像かノイズかをより明確に特定できるようになるので、ノイズ低減をより効果的に行うことができ、不要なノイズ低減処理を行わずに済む。
　これにより、ノイズ低減処理によって、本来の映像信号における入力波形のピークが抑えられる事態を回避することができるので、ノイズ低減処理後の映像が暈けてしまうという問題は生じない。
　従って、ノイズ低減処理の対象となる画素を的確に判断し、ノイズ低減処理を施すことができるので、ノイズ低減処理後であっても、映像が暈けにくいノイズ低減処理装置を提供することができるという効果を奏する。
　上記補間信号生成回路は、上記ノイズ処理回路におけるノイズ処理方向と直交する方向の画素間の補間信号を生成することが好ましい。
　上記の構成によれば、ノイズ処理回路におけるノイズ処理方向と直交する方向の画素間の補間信号を生成することで、２方向でノイズ成分が高周波側にシフトした信号となるので、映像信号とノイズ成分とを明確に区別することが可能となる。従って、この２方向でノイズ成分が高周波側にシフトした信号をローパスフィルタにおいてフィルタリング処理すれば、ノイズが低減され、且つエッジのクッキリした映像とすることが可能となる。
　上記フレーム間ノイズ処理回路、ドット間ノイズ処理回路、ライン間ノイズ処理回路のうち、ライン間ノイズ処理回路が最後に接続されていることが好ましい。
　上記構成のように、ライン間ノイズ処理を最後にすると、映像における横線が目立ちにくくなり、縦線が目立ち易くなるので、映像の横線にノイズが載っているような場合に有効である。
　上記フレーム間ノイズ処理回路、ドット間ノイズ処理回路、ライン間ノイズ処理回路のうち、ドット間ノイズ処理回路が最後に接続されていることが好ましい。
　上記構成のように、ドット間ノイズ処理を最後にすると、映像における縦線が目立ちにくくなり、横線が目立ち易くなるので、映像に元々横線が多いような場合に有効である。
　上記フレーム間ノイズ処理回路、ドット間ノイズ処理回路、ライン間ノイズ処理回路のうち、フレーム間ノイズ処理回路が最初に接続されていることが好ましい。
　上記構成のように、フレーム間ノイズ処理を最初に行うことで、最初にフレーム間のノイズを落とすことができるので、フリッカしなくなる。このため、後段のドット間ノイズ処理、ライン間ノイズ処理を行う際に、フリッカの無い映像に対して行うことができるので、画素にノイズが載っているか否かの判断をより正確に行うことができる。
　従って、不要なノイズ低減処理を避けて、ノイズ低減処理の対象となる画素を的確に判断し、ノイズ低減処理を施すことができるので、ノイズ低減処理後であっても、映像が暈けにくいノイズ低減処理装置を提供することができるという効果を奏する。
　本発明の表示装置は、マトリックス状に配置された画素からなり、供給される映像信号に基づいて映像を表示する表示部と、上記画素に入力される映像信号に対して、当該画素の画素値に応じてノイズ低減処理を施すノイズ低減処理装置とを備えた表示装置であって、上記ノイズ低減処理装置として、上記構成の各ノイズ低減処理装置を用いることで、当該表示装置は、ノイズが少なく、且つ暈けの少ない表示品位の高い映像を表示することが可能となる。
　本発明はノイズ低減処理に拘わるものであり、上述した各実施形態に限定されるものではなく、液晶表示装置を始めプラズマ表示装置などあらゆる表示装置に有効である。
　本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
　本発明は、画像信号や音声信号を処理する装置に適用できる。特に、静止画や動画像などを表示するディスプレイ装置等に好適に適用できる。
１０１　液晶表示装置
１０２　液晶モジュール
１０３　画像処理エンジン
１０４　チューナー
１０５　Ｙ／Ｃ分離回路
１０６　ＮＲ回路
１０７　Ｉ／Ｐ変換回路
１０８　ＴＣＯＮ
１０９　ＬＣＤ
２１０　フレーム間ノイズ処理回路
２１１　ノイズ処理部
２１２　フレームメモリ
２１３　フレームメモリ
２１４　ノイズ量検出部
２２０　ドット間ノイズ処理回路
２２１　ノイズ処理部
２２１ａ　比較回路
２２１ｂ　比較回路
２２１ｃ　ＡＮＤ回路
２２１ｄ　ＡＮＤ回路
２２１ｅ　加算器
２２１ｆ　減算器
２２１ｇ　スイッチ
２２１ｈ　スイッチ
２２２　ラッチ
２２３　ラッチ
２２４　ノイズ量検出部
２２５　補間フィルタ回路
２２６　ローパスフィルタ回路
２２７　信号切替スイッチ
２３０　ライン間ノイズ処理回路
２３１　ノイズ処理部
２３２　ラインメモリ
２３３　ラインメモリ
２３４　ノイズ量検出部
２３５　補間フィルタ回路
２３６　ローパスフィルタ回路
２３７　信号切替スイッチ
３２０　ドット間ノイズ処理回路
３２１　ノイズ処理部
３２２　ラッチ
３２３　ラッチ
３２４　ノイズ量検出部
３２５　補間フィルタ回路
３２６　ローパスフィルタ回路
３３０　ライン間ノイズ処理回路
３３１　ノイズ処理部
３３２　ラッチ
３３３　ラッチ
３３４　ノイズ量検出部
３３５　補間フィルタ回路
３３６　ローパスフィルタ回路
Ａ　比較対象画素
Ｂ　処理対象画素
Ｃ　比較対象画素
ｆ０　通過帯域
ｎｌｖ　ノイズ量

 

Claims (9)

  1. 　マトリックス状に配置された画素に入力される映像信号に対して、当該画素の画素値に応じてノイズ低減処理を施すノイズ低減処理装置であって、
    　ノイズ低減処理前の映像信号を原信号としたとき、
    　上記原信号のサンプリング周波数のｎ（ｎ＞１）倍のサンプリング周波数の補間信号を生成する補間信号生成回路と、
    　上記原信号に対して、注目画素と当該注目画素の複数の比較対象画素との関係に応じたノイズ処理を施すノイズ処理回路と、
    　上記原信号のサンプリング周波数を含んだ周波数帯域のローパスフィルタとを備え、
    　上記補間信号生成回路によって生成された補間信号と、上記ノイズ処理回路によってノイズ低減された原信号とを、上記ローパスフィルタによるフィルタリング処理を施すことを特徴とするノイズ低減処理装置。
  2. 　上記ノイズ処理回路は、
    　注目画素の画素値と当該注目画素の上下左右斜め方向に存在する比較対象画素の画素値とを比較する画素値比較部を備え、
    　上記画素値比較部による比較結果が、注目画素の画素値が当該注目画素の複数の比較対象画素の画素値の何れよりも大きい（または小さい）ことを示している場合に、上記注目画素に対してノイズ低減処理を行うことを特徴とする請求項１に記載のノイズ低減処理装置。
  3. 　さらに、注目画素の画素値と、当該注目画素の比較対象画素の画素値とから、当該注目画素に生じているノイズ量を検出するノイズ量検出回路を備え、
    　上記ノイズ処理回路は、上記注目画素に対してノイズ低減処理を施すと判断したとき、上記ノイズ量検出回路により検出されたノイズ量を、注目画素の画素値から加減算することを特徴とする請求項２に記載のノイズ低減処理装置。
  4. 　マトリックス状に配置された画素に入力される映像信号に対して、当該画素の画素値に応じてノイズ低減処理を施すノイズ低減処理装置であって、
    　映像信号のフレーム毎にノイズ処理を行うフレーム間ノイズ処理回路と、
    　映像信号の水平方向のノイズ処理を行うドット間ノイズ処理回路と、
    　映像信号の垂直方向のノイズ処理を行うライン間ノイズ処理回路とを備え、
    　上記フレーム間ノイズ処理回路、ドット間ノイズ処理回路、ライン間ノイズ処理回路は、直列に接続され、
    　上記ドット間ノイズ処理回路は、
    　ノイズ低減処理前の映像信号を原信号としたとき、
    　上記原信号のドット間において、サンプリング周波数のｎ（ｎ＞１）倍のサンプリング周波数の補間信号を生成する補間信号生成回路と、
    　上記原信号に対して、注目画素と当該注目画素の複数の比較対象画素との関係に応じたノイズ処理を施すノイズ処理回路と、
    　上記原信号のサンプリング周波数を含んだ周波数帯域のローパスフィルタとを備え、
    　上記補間信号生成回路によって生成された補間信号と、上記ノイズ処理回路によってノイズ低減された原信号とを、上記ローパスフィルタによるフィルタリング処理を施し、
    　上記ライン間ノイズ処理回路は、
    　ノイズ低減処理前の映像信号を原信号としたとき、
    　上記原信号のライン間において、サンプリング周波数のｎ（ｎ＞１）倍のサンプリング周波数の補間信号を生成する補間信号生成回路と、
    　上記原信号に対して、注目画素と当該注目画素の複数の比較対象画素との関係に応じたノイズ処理を施すノイズ処理回路と、
    　上記原信号のサンプリング周波数を含んだ周波数帯域のローパスフィルタとを備え、
    　上記補間信号生成回路によって生成された補間信号と、上記ノイズ処理回路によってノイズ低減された原信号とを、上記ローパスフィルタによるフィルタリング処理を施すことを特徴とするノイズ低減処理装置。
  5. 　上記補間信号生成回路は、
    　上記ノイズ処理回路におけるノイズ処理方向と直交する方向の画素間の補間信号を生成することを特徴とする請求項４に記載のノイズ低減処理装置。
  6. 　上記フレーム間ノイズ処理回路、ドット間ノイズ処理回路、ライン間ノイズ処理回路のうち、ライン間ノイズ処理回路が最後に接続されていることを特徴とする請求項４または５に記載のノイズ低減処理装置。
  7. 　上記フレーム間ノイズ処理回路、ドット間ノイズ処理回路、ライン間ノイズ処理回路のうち、ドット間ノイズ処理回路が最後に接続されていることを特徴とする請求項４または５に記載のノイズ低減処理装置。
  8. 　上記フレーム間ノイズ処理回路、ドット間ノイズ処理回路、ライン間ノイズ処理回路のうち、フレーム間ノイズ処理回路が最初に接続されていることを特徴とする請求項４～７の何れか１項に記載のノイズ低減処理装置。
  9. 　マトリックス状に配置された画素からなり、供給される映像信号に基づいて映像を表示する表示部と、上記画素に入力される映像信号に対して、当該画素の画素値に応じてノイズ低減処理を施すノイズ低減処理装置とを備えた表示装置であって、
    　上記ノイズ低減処理装置は、請求項１～８の何れか１項に記載のノイズ低減処理装置であることを特徴とする表示装置。
PCT/JP2012/055566 2011-03-11 2012-03-05 ノイズ低減処理装置及び表示装置 WO2012124523A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011-054805 2011-03-11
JP2011054805 2011-03-11

Publications (1)

Publication Number Publication Date
WO2012124523A1 true WO2012124523A1 (ja) 2012-09-20

Family

ID=46830598

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2012/055566 WO2012124523A1 (ja) 2011-03-11 2012-03-05 ノイズ低減処理装置及び表示装置

Country Status (1)

Country Link
WO (1) WO2012124523A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07250264A (ja) * 1994-03-10 1995-09-26 Nippon Hoso Kyokai <Nhk> 雑音低減回路
JP2006023981A (ja) * 2004-07-08 2006-01-26 Megachips Lsi Solutions Inc ノイズリダクション装置
JP2009135860A (ja) * 2007-12-03 2009-06-18 Oki Semiconductor Co Ltd ノイズ低減処理装置及びノイズ低減処理方法
JP2010102483A (ja) * 2008-10-23 2010-05-06 Sony Corp 画像処理装置、画像処理方法、及び、プログラム

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07250264A (ja) * 1994-03-10 1995-09-26 Nippon Hoso Kyokai <Nhk> 雑音低減回路
JP2006023981A (ja) * 2004-07-08 2006-01-26 Megachips Lsi Solutions Inc ノイズリダクション装置
JP2009135860A (ja) * 2007-12-03 2009-06-18 Oki Semiconductor Co Ltd ノイズ低減処理装置及びノイズ低減処理方法
JP2010102483A (ja) * 2008-10-23 2010-05-06 Sony Corp 画像処理装置、画像処理方法、及び、プログラム

Similar Documents

Publication Publication Date Title
US9185431B2 (en) Motion detection device and method, video signal processing device and method and video display device
US7705918B2 (en) Noise reduction apparatus and noise reduction method
US8274605B2 (en) System and method for adjacent field comparison in video processing
KR101358409B1 (ko) 신호처리장치 및 그 제어방법
JP4768510B2 (ja) 画質改善装置および画質改善方法
JP2010198321A (ja) 画像処理装置及び画像処理方法
WO2012124523A1 (ja) ノイズ低減処理装置及び表示装置
WO2011145365A1 (ja) 画像処理システム及び表示装置
WO2012124516A1 (ja) ノイズ低減処理装置及び表示装置
GB2444529A (en) Motion adaptive image processing
JPWO2008038442A1 (ja) 色差信号ｉｐ変換方法
JP4257287B2 (ja) 画質改善装置および画質改善方法
JP4135442B2 (ja) 巡回型のノイズリダクション装置およびノイズリダクション方法
WO2011102046A1 (ja) 画像処理システム及び表示装置
JP2011078136A (ja) 映像ノイズ削減処理装置及び映像処理装置
US8760580B2 (en) Image sharpness device and method for the same
JP2006030352A (ja) 液晶表示装置
TWI462595B (zh) 用以消除影像誤差之濾波器與方法以及相關之顯示電路
JP5257291B2 (ja) 映像信号処理装置、ドット妨害検出方法およびプログラム
JP2007295224A (ja) 映像処理装置
JP2007295226A (ja) 映像処理装置
WO2012056792A1 (ja) 画像処理装置および画像処理方法
JP2007104652A (ja) 画像信号処理装置、画像信号処理方法、およびプログラム
Cho et al. Color transient improvement with transient detection and variable length nonlinear filtering
RU123276U1 (ru) Устройство обработки изображений на основе технологии pixp (pix picture)

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12757208

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 12757208

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP