WO2012121205A1 - スイッチング電流制御回路、ｌｅｄ調光システムおよびｌｅｄ照明機器 - Google Patents

スイッチング電流制御回路、ｌｅｄ調光システムおよびｌｅｄ照明機器 Download PDF

Info

Publication number
WO2012121205A1
WO2012121205A1 PCT/JP2012/055542 JP2012055542W WO2012121205A1 WO 2012121205 A1 WO2012121205 A1 WO 2012121205A1 JP 2012055542 W JP2012055542 W JP 2012055542W WO 2012121205 A1 WO2012121205 A1 WO 2012121205A1
Authority
WO
WIPO (PCT)
Prior art keywords
current
switching
control circuit
circuit
period
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2012/055542
Other languages
English (en)
French (fr)
Inventor
陽信 澤田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2013503534A priority Critical patent/JP5947786B2/ja
Priority to US14/003,184 priority patent/US9374083B2/en
Publication of WO2012121205A1 publication Critical patent/WO2012121205A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B45/00—Circuit arrangements for operating light-emitting diodes [LED]
    • H05B45/30—Driver circuits
    • H05B45/37—Converter circuits
    • H05B45/3725—Switched mode power supply [SMPS]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B45/00—Circuit arrangements for operating light-emitting diodes [LED]
    • H05B45/30—Driver circuits
    • H05B45/37—Converter circuits
    • H05B45/3725—Switched mode power supply [SMPS]
    • H05B45/375—Switched mode power supply [SMPS] using buck topology
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B20/00—Energy efficient lighting technologies, e.g. halogen lamps or gas discharge lamps
    • Y02B20/30—Semiconductor lamps, e.g. solid state lamps [SSL] light emitting diodes [LED] or organic LED [OLED]

Definitions

  • the present invention relates to a switching current control circuit for driving a load in a continuous mode, a switching current control circuit for holding a load current at a constant current value, an LED dimming system and an LED lighting device that prevent malfunction.
  • the output current Iout changes due to changes in the voltage Vin of the DC power supply, the voltage drop Vout of the light emitting diode, and the inductance L of the inductor. For example, considering the case where the voltage value of the voltage Vin of the DC power source is increased, the change in the output current Iout increases the slope of the straight line portion of the triangular waveform of the output current Iout.
  • the peak current Ipk is fixed.
  • the switching operation is turned off.
  • the output current Iout is reduced beyond the lower limit current value, the switching operation is turned on. Therefore, the current waveform of the output current Iout changes greatly, the on-off period is shortened, and the duty cycle is shortened. If the ON period becomes too short, a time during which the load current does not flow to the light emitting diode occurs, and so-called discontinuous mode (DCM) may occur.
  • DCM discontinuous mode
  • flicker may occur if the LED is dimmed using a triac dimmer.
  • the object of the present invention was devised to solve the above-described problems.
  • the continuous mode (CCM) or the discontinuous mode (DCM) is efficiently determined.
  • Another object of the present invention is to provide a switching current control circuit that can be connected to continuous mode (CCM) driving.
  • Another object of the present invention is to provide a switching current control circuit that keeps the fluctuation of the output current of the load within a predetermined range by the switching control and does not fluctuate the average value of the output current.
  • Another object of the present invention is to provide an LED dimming system and an LED lighting device that can prevent flickering of LEDs.
  • a switching current control circuit for controlling a load current flowing through a predetermined device by a switching operation, wherein the switching current supply circuit supplies a switching pulse for performing the switching operation.
  • a pulse supply circuit ; a comparison circuit that detects a load current in the on-period of the switching pulse as a detection current and compares it with a peak current value; and detects a load current in the on-period of the switching pulse as a detection current to generate digital data.
  • a switching current control circuit for controlling a load current flowing through a predetermined device by a switching operation, the switching pulse supply circuit supplying a switching pulse for performing the switching operation,
  • a comparison circuit that detects a load current in the ON period of the switching pulse as a detection current and compares it with a peak current value, calculates a linear increase rate of the detection current in the ON period of the switching pulse, and uses the increase rate
  • a peak current calculation circuit that calculates a maximum current value assuming that the detected current has increased until the end of the ON period of the switching operation and uses the maximum current value as the peak current value, and the detected current is the peak current
  • the output signal of the comparison circuit Switching current control circuit switching pulse is turned off period is provided.
  • an LED dimming system that includes the switching current control circuit according to any one of claims 1 to 20 and performs dimming of an LED, and is provided at one end of an AC power source.
  • an LED dimming system comprising a bleeder control unit for controlling the bleeder.
  • the switching current when the load current is controlled by switching control, the switching current that can efficiently determine the continuous mode (CCM) or the discontinuous mode (DCM) and lead to the driving of the continuous mode (CCM).
  • a control circuit can be provided.
  • the figure which shows the time chart corresponding to the flowchart of FIG. The figure which shows the operation mode allocated for every period of a switching pulse.
  • the figure which shows the time chart corresponding to the operation mode of FIG. The figure which shows the operation mode of increase / decrease in switching frequency.
  • the figure which shows the circuit structure of the switching current control circuit of this invention The figure which shows the determination method of the peak current value of the switching current control circuit of this invention.
  • the figure which shows the time chart corresponding to the operation mode of FIG. A) The figure which shows the connection structure for evaluation using the switching current control circuit of this invention, and an input voltage characteristic,
  • (b) Connection of circuit elements is basically the same as in FIG.
  • FIG. 8 shows a circuit configuration in which a conventional switching current control circuit is connected to the drive circuit of the light emitting diode 52.
  • the anode side of the light emitting diode 52 is connected to the DC power source 51, and the anode side of the light emitting diode 52 is connected to the inductor 53.
  • a diode 54 is provided in parallel to the light emitting diode 52 and the inductor 53 connected in series.
  • An FET (field effect transistor) 55 as a switching element is connected to the cathode side of the inductor 53 and the diode 54, and a current detection resistor 56 is connected in series to the FET 55.
  • a switching current control circuit 70 for switching control of the FET 55 is provided.
  • the switching current control circuit 70 includes a comparator 57 and an RS flip-flop 58.
  • One end of the current detection resistor 56 is connected to a plus terminal of a comparator 57, and the other end of the current detection resistor 56 is connected to GND.
  • the output of the comparator 57 is connected to the R terminal of the RS flip-flop 58, and the output of the RS flip-flop 58 is connected to the gate of the FET 55.
  • the current flowing through the light emitting diode 52 is controlled using the switching current control circuit 70.
  • the SW1 signal in the time chart of FIG. 9 is an output signal of the RS flip-flop 58 and an input signal to the gate of the FET 55.
  • Iout in FIG. 9 is a current flowing through the light emitting diode 52 and the inductor 53. Further, during the ON period, the current Isen flowing through the current detection resistor 56 is the same current as Iout.
  • Vpk indicates a peak voltage corresponding to the peak current (upper limit value) Ipk of the current Iout flowing through the light emitting diode 52.
  • the output of the comparator 57 is at a low level, and a low level signal is input to the R terminal of the RS flip-flop 58. For this reason, when a high level pulse signal is input to the S terminal, the output of the RS flip-flop 58 becomes a high level signal, and the ON period continues.
  • the FET 55 In the off period, the FET 55 is turned off, and no current flows through the FET 55 and the current detection resistor 56. However, the light emitting diode 52, the inductor 53, and the diode 54 form a closed circuit.
  • the FET 55 When the FET 55 is turned off, the current that has been flowing through the inductor 53 until then is interrupted, and thus back electromotive force is generated in the inductor 53. Due to the counter electromotive force of the inductor 53, the diode 54 becomes conductive, and a current flows through the closed circuit of the light emitting diode 52, the inductor 53, and the diode 54. Since the back electromotive force of the inductor 53 gradually decreases, Iout also decreases linearly.
  • the output current Iout changes due to changes in the voltage Vin of the DC power supply 51, the voltage drop Vout of the light emitting diode 52, and the inductance L of the inductor 53.
  • the change in Iout increases the slopes ⁇ ION and ⁇ IOFF of the straight line portion of the triangular waveform of Iout.
  • the peak current Ipk is fixed, and when Iout exceeds Ipk, the switching operation is turned off. When Iout is reduced beyond the lower limit current value, the switching operation is turned on. Becomes like SW2. Therefore, the current waveform of Iout changes greatly as shown by the broken line in FIG. 9, and the on-off period is shortened and the duty cycle is shortened. If the ON period becomes too short, a time during which the load current does not flow in the light emitting diode 53 occurs, and a so-called discontinuous mode (DCM) may occur.
  • DCM discontinuous mode
  • a switching current control circuit 100 is a switching current control circuit that controls a load current flowing through a predetermined device by a switching operation.
  • a switching pulse supply circuit 90 that supplies a switching pulse for performing a switching operation
  • a comparison circuit 91 that detects a load current in the ON period of the switching pulse as a detection current and compares it with a peak current value
  • a calculation control circuit 3 for calculating a lower limit value of the detection current that gives a timing for switching from OFF to ON of the switching pulse, and the continuous mode when the lower limit value of the detection current calculated by the calculation control circuit 3 is 0 or more.
  • the lower limit value of the detected current is a negative value, it is determined that the discontinuous mode is set.
  • FIG. 1 shows a configuration example of a switching current control circuit 100 of the present invention.
  • the same reference numerals as those in FIG. 8 denote the same circuit elements. Therefore, the light-emitting diode 52 is considered as an example of the load, and the drive circuit portion of the light-emitting diode 52 is similarly configured. That is, the DC power supply 51, the inductor 53, the diode 54, the FET 55, the current detection resistor 56, and the like are connected in the same manner as in FIG.
  • the switching current control circuit 100 includes an analog circuit unit 100a and a digital circuit unit 100b.
  • the analog circuit unit 100a includes a switching pulse supply circuit 90 and a comparison circuit 91.
  • the comparison circuit 91 is configured by the comparator 1.
  • the switching pulse supply circuit 90 includes a level shifter 9, a P-type MOS FET 10, an N-type MOS FET 11, and the like. The gate of the FET 10 and the gate of the FET 11 are connected, the source of the FET 10 and the drain of the FET 11 are connected, and the FET 10 and the FET 11 constitute an inverter.
  • the digital circuit unit 100b includes an A / D converter 2, an arithmetic control circuit 3, an AD / DA offset setting unit 4, a D / A conversion circuit 5, a timing control circuit 6, a logic circuit 7, an RS flip-flop 8, and an initial value setting.
  • the unit 12 includes a frequency setting unit (frequency setting circuit) 13, a comparator 14, and a frequency counter 15.
  • FIG. 2 shows how the current flowing through the light emitting diode 52 is controlled by the switching current control circuit 100 of FIG.
  • the upper part of FIG. 2 shows a change in load current flowing through the light emitting diode 52.
  • the lower part shows a change in Isen flowing through the current detection resistor 56.
  • the current Isen is the same as the current flowing through the light emitting diode.
  • the FET 55 is turned off, so that the current Isen is zero.
  • the graph SN shown in the figure shows such a state of the current Isen.
  • the SN data is sampled at two time points t0 and t1 in the ON period.
  • the SN data at t0 is y0
  • the SN data at t1 is y1.
  • Y1 in the figure is a value set by the initial value setting unit 12
  • Y1 is a peak current value (upper limit current value) of the load current or detection current
  • Y0 is a lower limit current value of the load current.
  • the on period of the on / off period based on the initially set peak current value Y1 and the constant frequency is assumed to be Ton.
  • t0 Ton ⁇ 1/4
  • t1 Ton ⁇ 3/4.
  • the current value at t0 of Isen is y0
  • the current value at t1 of Isen is y1. From these data, the slope SL of the straight line portion of SN (Isen) is obtained.
  • This slope SL is also an increase rate of the current Isen and an increase rate of the current flowing through the light emitting diode 52.
  • the lower limit value Y0 ym ⁇ SL ⁇ Ton ⁇ (1/2).
  • the lower limit value Y0 is 0 or more.
  • the lower limit value Y0 can be set to 0 or more by increasing the switching frequency. In this way, it is possible to return to the pulse continuous mode.
  • FIG. 3 is a flowchart showing a normal operation when the switching frequency increasing / decreasing operation of the switching pulse is not considered.
  • FIG. 4 shows a timing chart corresponding to the flowchart of FIG. In FIG. 4, the master clock MCLK is set to 5 MHz, for example. If SWCONVEN from the timing control circuit 6 is in the enable period, the switching pulse supply circuit 90 can be operated, so it is first determined whether or not SWCONVEN is in the enable period (step S1). If SWCONVEN is not in the enable period, the off mode is set (step S2), and the process returns to step S1 again.
  • SWCONVEN is an enable period
  • the process proceeds to the next step S3, where it is determined whether or not it is a current detection period (ON period). If it is not the current detection period, the process returns to step S3 again. If it is the current detection period, the process proceeds to step S4 to generate a SETCLK signal that is a blank period signal.
  • the ISENS shown in FIG. 4 is the ISENS signal shown in FIG. 1 and corresponds to Vsens detected as a voltage by the comparison circuit 91. If the voltage Vsens is detected and the value of the current detection resistor 56 is known, the current Isen flowing through the current detection resistor 56 is known. Here, since it is easier to explain the operation by using the current signal, the ISENS signal is assumed to be the same current signal as the current Isen.
  • the ISENS signal since the ISENS signal generates switching noise when the FET 55 is switched from OFF to ON, the ISENS signal is masked so as not to detect the current in this portion. This corresponds to the Blank Time of SETCLK and can be set to 400 ns, for example.
  • the ISENS signal is compared with a preset peak current value Ipeak (step S5), and if it is larger than Ipeak, RSTCLK is generated (step S7), and the process returns to step S3.
  • RSTCLK is generated and ISENS is larger than Ipeak
  • the output IPEAKDET of the comparator 1 is at a high level.
  • the output of the logic circuit 7 becomes a high level signal and is input to the R terminal of the RS flip-flop 8.
  • the DC voltage level is adjusted by the level shifter 9 to become a high level signal.
  • This high level signal is converted into a low level signal by an inverter circuit comprising FETs 10 and 11. That is, since VOUT becomes a low level signal, the FET 55 is turned off.
  • step S6 it is determined whether the duty of the on / off period of the switching pulse is maximum. If the duty is not maximum, the process returns to step S5. If the duty is maximum, RSTCLK is generated (step S7), and the process returns to step S3. Also in this case, as in the case where the current ISENS is larger than the peak current value Ipeak, the FET 55 is turned off because VOUT becomes a low level signal.
  • the A / D converter 2 includes two sample-holds and one AD converter.
  • the A / D converter 2 outputs A / D converted values y0 and y1, which are input to the peak current calculation circuit 3.
  • the D / A conversion circuit 5 is a decoder type D / A conversion circuit, and includes a DAC decoder 5a and an R-2R ladder type DA converter 5b.
  • the AD / DA offset setting unit 4 stores the AD offset value of the A / D converter 2 measured in advance and the DA offset value of the D / A conversion circuit 5.
  • the peak current calculation circuit 3 subtracts the AD offset value from the A / D conversion data and subtracts the DA offset value from the D / A conversion value. Is done.
  • FIG. 5 is a diagram showing the transition of the operation mode assigned for each cycle of the switching pulse when the switching frequency is increased or decreased in the switching current control circuit of the present invention.
  • FIG. 6 shows a time chart corresponding to the transition of the operation mode of FIG.
  • FIG. 7 is a diagram showing transition of the operation mode when changing the switching frequency. 5 and 7, control signals are transmitted from a control unit (not shown).
  • the initial state is an idle state and a non-operating state.
  • SWCONVEN is in an enable period
  • PWM is at a high level.
  • the change of the period of the on-off period of the switching operation is enabled.
  • the sampling mode is shifted to one cycle of the first first switching pulse.
  • the sampling mode as shown in FIG. 2, it is desired to sample and hold the current value y0 at IS0 t0 and the current value y1 at t1, but the A / D converter 2 includes one AD converter. Therefore, A / D conversion cannot be performed while holding two values at a time.
  • y0 is sampled and held by the sample hold in the A / D converter 2 at the first rising timing (1) of the SMPHLD1 signal as shown in FIG.
  • the current value y0 is A / D converted and output at the rising timing (2).
  • the y0 A / D conversion output is input to the arithmetic control circuit 3 as an ADOUT signal.
  • the current value y1 is sampled and held by the sample hold of the A / D converter 2 at the second rising timing (3) of the SMPHLD1 signal.
  • the cycle of the second switching pulse which is the on / off cycle of the next switching operation, is entered.
  • the period of the second switching pulse is the A / D conversion mode.
  • the current value y1 sampled and held in the sampling mode is A / D converted by the A / D converter 2 at the second rise timing (4) of the SMPHLD2 signal and output.
  • the y1 A / D conversion output is input to the arithmetic control circuit 3 as an ADOUT signal.
  • the process proceeds to the period of the third switching pulse, which is the on-off cycle of the next switching operation.
  • the period of the third switching pulse is the calculation mode.
  • the A / D converter 2 performs only A / D conversion of the current ISENS, and does not sample and hold the data of y0 and y1.
  • the A / D conversion data of the current ISENS is output to the arithmetic control circuit 3 as an ADOUT signal.
  • the arithmetic control circuit 3 determines whether it is a discontinuous mode or a continuous mode, as shown in FIG.
  • the continuous mode (CCM) is determined when y1 ⁇ 3y0, and the discontinuous mode is determined when y1> 3y0. If it is determined that the mode is discontinuous, the frequency of the switching pulse is increased so that y1 ⁇ 3y0 and the continuous mode is restored.
  • the value of the switching frequency to be changed is transmitted from the arithmetic control circuit 3 to the frequency setting circuit 13 and held, and the frequency value held in the frequency setting circuit 13 and the frequency counter 15
  • the data is compared with the comparator 14 and when the frequency value is reached, the comparator 14 is caused to generate SETCLK.
  • the frequency counter 15 is operated with a 10 MHz clock, for example. Since the SWON cycle and duty change according to the SETCLK signal, VOUT also changes in the same manner.
  • the lower limit value Y0 when the switching frequency is increased, the lower limit value Y0 also increases. Therefore, when the increased lower limit value Y0 is satisfied, if 2y0> y1, it is determined that Y0 is sufficiently large and is set first. It is desirable to return to the switching frequency. Therefore, when the switching frequency is changed and y1> 2y0, the lower limit value Y0 is decreased to decrease the switching frequency and return to the initially set switching frequency.
  • the switching frequency is decreased and the minimum duty cycle is released.
  • the minimum duty cycle is 400 ns, which is the same as the Blank time for masking switching noise, and this on-time is a problem in operation.
  • the lower limit value Y0 is decreased to decrease the switching frequency, and the on-time is lengthened to cancel the minimum duty cycle state.
  • the value of the switching frequency to be changed is transmitted from the arithmetic control circuit 3 to the frequency setting circuit 13 and held, and the frequency value held in the frequency setting circuit 13 is compared with the data from the frequency counter 15.
  • SETCLK is generated in the comparator 14.
  • the peak current value (upper limit value) is normally fixed, but the peak current value can be changed.
  • the peak current value is changed, the changed peak current value is output from the arithmetic control circuit 3 as a digital signal called IPEAKSET and supplied to the D / A conversion circuit 5.
  • the D / A conversion circuit 5 D / A converts IPEAKSET and outputs it as an analog signal called IDAC, which becomes a new threshold voltage of the comparator 1.
  • the output IPEAKDET of the comparator 1 becomes a high level signal when the current ISENS (voltage Vsens) exceeds the threshold voltage IDAC of the comparator 1, the output SWON through the subsequent logic circuit 7, RS flip-flop 8 and the like.
  • the signal becomes a low level signal, and the DC voltage level is changed by the level shifter 9 to become a high level signal.
  • This high level signal becomes a low level signal by the next inverter of the FETs 10 and 11, and the FET 55 is turned off.
  • the load current during the ON period of the switching pulse is detected as the detection current and is output from the A / D conversion circuit 5 that converts it into digital data.
  • a lower limit value of the detected current that gives a timing to switch the switching pulse from OFF to ON is calculated, and when the lower limit value of the detected current is 0 or more, it is determined that the continuous mode is set, When the lower limit value of the detection current is a negative value, it is determined that the discontinuous mode is set, and therefore, the determination can be made from the detection current without measuring the actual load current. it can.
  • the switching current control circuit 100 itself is connected to the LED 52 via the switching element 55 and the inductor 53 so that the average current flowing through the LED 52 is controlled to be constant even when the frequency of the switching pulse is increased. it can. Thereby, power consumption can be suppressed.
  • FIG. 8 shows a circuit configuration in which a conventional switching current control circuit is connected to the drive circuit of the light emitting diode 52.
  • the anode side of the light emitting diode 52 is connected to the DC power source 51, and the cathode side of the light emitting diode 52 is connected to the inductor 53.
  • a diode 54 is provided in parallel to the light emitting diode 52 and the inductor 53 connected in series.
  • An FET (field effect transistor) 55 as a switching element is connected to the cathode side of the inductor 53 and the diode 54, and a current detection resistor 56 is connected in series to the FET 55.
  • a switching current control circuit 70 for switching control of the FET 55 is provided.
  • the switching current control circuit 70 includes a comparator (comparator) 57 and an RS flip-flop 58.
  • One end of the current detection resistor 56 is connected to the plus terminal of the comparator 57, and the other end of the current detection resistor 56 is connected to GND.
  • the output of the comparator 57 is connected to the R terminal of the RS flip-flop 58, and the output of the RS flip-flop 58 is connected to the gate of the FET 55.
  • the current flowing through the light emitting diode 52 is controlled using the switching current control circuit 70.
  • the SW signal in the time chart of FIG. 13 is an output signal of the RS flip-flop 58 and an input signal to the gate of the FET 55.
  • Iout in FIG. 9 is a current flowing through the light emitting diode 52 and the inductor 53. Further, during the ON period, the current Isen flowing through the current detection resistor 56 is the same current as Iout.
  • Vpk indicates a peak voltage corresponding to the peak current (upper limit value) Ipk of the current Iout flowing through the light emitting diode 52.
  • the output of the comparator 57 is at a low level, and a low level signal is input to the R terminal of the RS flip-flop 58. For this reason, when a high level pulse signal is input to the S terminal, the output of the RS flip-flop 58 becomes a high level signal, and the ON period continues.
  • the FET 55 In the off period, the FET 55 is turned off, and no current flows through the FET 55 and the current detection resistor 56. However, the light emitting diode 52, the inductor 53, and the diode 54 form a closed circuit.
  • the FET 55 When the FET 55 is turned off, the current that has been flowing through the inductor 53 until then is interrupted, and thus back electromotive force is generated in the inductor 53. Due to the counter electromotive force of the inductor 53, the diode 54 becomes conductive, and a current flows through the closed circuit of the light emitting diode 52, the inductor 53, and the diode 54. Since the back electromotive force of the inductor 53 gradually decreases, Iout also decreases linearly.
  • Iout has a triangular wave shape, but the current flowing through the light-emitting diode 52 is obtained by an integral value of Iout. Thereby, the average value of the current flowing through the light emitting diode 52 is calculated.
  • the output current Iout changes due to changes in the voltage Vin of the DC power supply 51, the voltage drop Vout of the light emitting diode 52, and the inductance L of the inductor 53.
  • the change in Iout increases the slopes ⁇ ION and ⁇ IOFF of the straight line portion of the triangular waveform of Iout.
  • a switching current control circuit 100 is a switching current control circuit that controls a load current flowing through a predetermined device by a switching operation.
  • a switching pulse supply circuit 90 that supplies a switching pulse for performing a switching operation
  • a comparison circuit 91 that detects a load current in the ON period of the switching pulse as a detection current and compares it with a peak current value
  • a switching The linear increase rate of the detection current during the pulse ON period is calculated, and the maximum current value is calculated using the increase rate when the detection current is assumed to increase until the end of the ON period of the switching operation.
  • a peak current calculation circuit 3 having a peak current value as a value. When the detected current exceeds the peak current value calculated by the peak current calculation circuit 3, the switching pulse is turned off by the output signal of the comparison circuit 91. Is.
  • FIG. 10 shows a configuration example of the switching current control circuit 100 of the present invention.
  • the same reference numerals as those in FIG. 8 indicate the same circuit elements. Therefore, the light emitting diode 52 of FIG. 8 is considered as an example of the load, and the drive circuit portion of the light emitting diode 52 is similarly configured. That is, the DC power supply 51, the inductor 53, the diode 54, the FET 55, the current detection resistor 56, and the like are connected in the same manner as in FIG.
  • the switching current control circuit 100 includes an analog circuit unit 100a and a digital circuit unit 100b.
  • the analog circuit unit 100a includes a switching pulse supply circuit 90 and a comparison circuit 91.
  • the comparison circuit 91 is configured by the comparator 1.
  • the switching pulse supply circuit 90 includes a level shifter 9, a P-type MOS FET 10, an N-type MOS FET 11, and the like. The gate of the FET 10 and the gate of the FET 11 are connected, the source of the FET 10 and the drain of the FET 11 are connected, and the FET 10 and the FET 11 constitute an inverter.
  • the digital circuit unit 100b includes an A / D converter 2, a peak current calculation circuit 3, an AD / DA offset setting unit 4, a D / A conversion circuit 5, a timing control circuit 6, a logic circuit 7, an RS flip-flop 8, an initial value
  • the setting unit 12 is configured.
  • FIG. 11 shows how the current flowing through the light emitting diode 52 is controlled by the switching current control circuit 100 of FIG.
  • the upper part of FIG. 11 shows changes in the current flowing through the light emitting diode 52.
  • the lower part shows a change in Isen flowing through the current detection resistor 56.
  • the current Isen is the same as the current flowing through the light emitting diode.
  • the FET 55 is turned off, so that the current Isen is zero.
  • the SN data is sampled at two time points t0 and t1 in the ON period.
  • the SN data at t0 is y0
  • the SN data at t1 is y1.
  • Y1 and Y0 are values set by the initial value setting unit 12
  • Y1 is a peak current value (upper limit current value) of the load current or detected current
  • Y0 is a lower limit current of the load current or detected current.
  • the initially set peak current value is Y1
  • the lower limit value is Y0
  • the on period of the on / off period based on these Y1 and Y0 is Ton.
  • the current Isen at the first time and the current flowing through the light emitting diode 52 are indicated by broken lines, and the off period at that time is off 2.
  • the lower limit value Y0 is fixed without being changed.
  • the new upper limit value Y12 is calculated by the same algorithm as described above.
  • the average value of the upper limit value Y11 and the lower limit value Y0 is AVE1.
  • y2 and y3 are data sampled at two points during the ON period. The sampling at these two points is performed at the time point 1/4 of Ton and the time point 3/4 of Ton.
  • AVE1 (y2 + y3) / 2
  • Y12 AVE1 + ((y3 ⁇ y2) / 2) ⁇ (Ton / 2).
  • FIG. 3 is a flowchart showing a normal operation when a change in the slope SL of the straight line of the current Isen is not taken into consideration.
  • the master clock MCLK is set to 5 MHz, for example. If SWCONVEN from the timing control circuit 6 is in the enable period, the switching pulse supply circuit 90 can be operated, so it is first determined whether or not SWCONVEN is in the enable period (step S1). If SWCONVEN is not in the enable period, the off mode is set (S step 2), and the process returns to step S1 again.
  • SWCONVEN is an enable period
  • the process proceeds to the next step S3, where it is determined whether or not it is a current detection period (ON period). If it is not the current detection period, the process returns to step S3 again. If it is the current detection period, the process proceeds to step S4 to generate a SETCLK signal that is a blank period signal.
  • ISENS shown in FIG. 4 is the Isens signal shown in FIG. 10 and corresponds to Vsens detected as a voltage by the comparison circuit 91. If the voltage Vsens is detected and the value of the current detection resistor 56 is known, the current Isen flowing through the current detection resistor 56 is known.
  • the ISENS signal is assumed to be the same current signal as the current Isen.
  • the ISENS signal since the ISENS signal generates switching noise when the FET 55 is switched from OFF to ON, the ISENS signal is masked so as not to detect the current in this portion. This corresponds to the Blank Time of SETCLK and can be set to 400 ns, for example.
  • the ISENS signal is compared with a preset peak current value Ipeak (step S5), and if it is larger than Ipeak, RSTCLK is generated (step S7), and the process returns to step S3.
  • RSTCLK is generated and ISENS is larger than Ipeak
  • the output IPEAKDET of the comparator 1 is at a high level.
  • the output of the logic circuit 7 becomes a high level signal and is input to the R terminal of the RS flip-flop 8.
  • the DC voltage level is adjusted by the level shifter 9 to become a high level signal.
  • This high level signal is converted into a low level signal by an inverter circuit comprising FETs 10 and 11. That is, since VOUT becomes a low level signal, the FET 55 is turned off.
  • step S6 it is determined whether the duty of the on / off period of the switching pulse is maximum. If the duty is not maximum, the process returns to step S5. If the duty is maximum, RSTCLK is generated (step S7), and the process returns to step S3. Also in this case, as in the case where the current ISENS is larger than the peak current value Ipeak, the FET 55 is turned off because VOUT becomes a low level signal.
  • the A / D converter 2 includes two sample-holds and one AD converter.
  • the A / D converter 2 outputs A / D converted values y0 and y1, which are input to the peak current calculation circuit 3.
  • the D / A conversion circuit 5 is a decoder type D / A conversion circuit, and includes a DAC decoder 5a and an R-2R ladder type DA converter 5b.
  • the AD / DA offset setting unit 4 stores the AD offset value of the A / D converter 2 measured in advance and the DA offset value of the D / A conversion circuit 5.
  • the peak current calculation circuit 3 subtracts the AD offset value from the A / D conversion data and subtracts the DA offset value from the D / A conversion value. Is done.
  • FIG. 12 is a diagram showing the transition of the operation mode assigned for each cycle of the switching pulse when the peak current value is changed in the switching current control circuit of the present invention.
  • FIG. 13 is a time chart corresponding to the transition of the operation mode of FIG.
  • the initial state is an idle state and a non-operating state.
  • SWCONVEN is in an enable period
  • PWM is at a high level.
  • the sampling mode is shifted to one cycle of the first first switching pulse.
  • the sampling mode as shown in FIG. 11, it is desired to sample and hold the current value y0 at IS0 t0 and the current value y1 at t1, but the A / D converter 2 includes one AD converter. Therefore, A / D conversion cannot be performed while holding two values at a time.
  • y0 is sampled and held by the sample hold in the A / D converter 2 at the first rising timing (1) of the SMPHLD1 signal, as shown in FIG.
  • the current value y0 is A / D converted and output at the rising timing (2).
  • the y0 A / D conversion output is input to the peak current calculation circuit 3 as an ADOUT signal.
  • the current value y1 is sampled and held by the sample hold of the A / D converter 2 at the second rising timing (3) of the SMPHLD1 signal.
  • the cycle of the second switching pulse which is the on / off cycle of the next switching operation, is entered.
  • the period of the second switching pulse is the A / D conversion mode.
  • the current value y1 sampled and held in the sampling mode is A / D converted by the A / D converter 2 at the second rise timing (4) of the SMPHLD2 signal and output.
  • the y1 A / D conversion output is input to the peak current calculation circuit 3 as an ADOUT signal.
  • the process proceeds to the period of the third switching pulse, which is the on-off cycle of the next switching operation.
  • the period of the third switching pulse is the calculation mode.
  • the A / D converter 2 performs only A / D conversion of the current ISENS, and does not sample and hold the data of y0 and y1.
  • the A / D conversion data of the current ISENS is output to the peak current calculation circuit 3 as an ADOUT signal.
  • the peak current calculation circuit 3 calculates a new peak current value Y11 by using the AD offset value, the DA offset value, and the like stored in the setting unit 4.
  • the new peak current value Y11 is output from the peak current calculation circuit 3 as a digital signal called IPEAKSET and supplied to the D / A conversion circuit 5.
  • the D / A conversion circuit 5 D / A converts IPEAKSET and outputs it as an analog signal called IDAC, which becomes a new threshold voltage of the comparator 1.
  • the output IPEAKDET of the comparator 1 becomes a high level signal when the current ISENS (voltage Vsens) exceeds the new threshold voltage IDAC of the comparator 1, the output through the subsequent logic circuit 7 and RS flip-flop 8 etc.
  • the SWON signal becomes a low level signal, and the DC voltage level is changed by the level shifter 9 to become a high level signal.
  • This high level signal becomes a low level signal by the next inverter of the FETs 10 and 11, and the FET 55 is turned off. In other words, with reference to the signal of FIG. 13, the FET 55 is turned off at the timing (5) when the current ISENS exceeds the new peak current value Ipeak. In this way, the sampling mode, A / D conversion mode, and calculation mode of FIG. 12 are repeated.
  • the peak current value set by the switching current control circuit is changed each time according to the linear increase rate (increase rate) of Isen that is the detected current.
  • the maximum current value when reaching the end point of the ON period of the initially set switching period while maintaining the linear increase rate of the detection current Isen is changed to the new peak current. Value.
  • the on-off cycle of the switching operation changes, but the on period of the switching operation does not change from the initial setting and is in a fixed state. Since the operation is performed in this way, the integrated value of the current flowing through the light emitting diode can be maintained at a substantially constant value even if the increase rate of the detected current changes, so that the average current value flowing through the load is Does not fluctuate.
  • the switching current control circuit 100 of the present embodiment is arranged on the evaluation substrate, and the variable DC power source VIN for input voltage and the light emitting diode 52 are connected. That is, the components of the DC power supply 51, the light emitting diode 52, the inductor 53, the FET 55, and the current detection resistor 56 in FIG. 8 are used as they are, and a circuit configuration using the variable DC power supply VIN instead of the DC power supply 51 is adopted.
  • the light emitting diode 52 six 1W LEDs connected in series were used as the light emitting diode 52.
  • the current IL flowing through the light emitting diode 52 was measured with the ammeter 60 while changing the input voltage VIN.
  • the result is shown in FIG.
  • the horizontal axis indicates VIN (V)
  • the vertical axis indicates the current IL (mA).
  • the current IL hardly fluctuated with respect to the change of the input voltage VIN, and a preferable result was obtained.
  • the area A is based on the maximum duty cycle (50%) which is a limit, and is not a problem.
  • the circuit elements are basically connected in the same manner as FIG. 14B, but the power source is changed from the variable DC power source VIN to a 100V AC power source, and this AC power source is converted to a DC voltage. Used as input voltage.
  • the light-emitting diode 52 was a 15-W LED connected in series.
  • the measurement result is shown in FIG.
  • the horizontal axis indicates the DC input voltage VL (V)
  • the vertical axis indicates the current IL (mA) flowing through the light emitting diode 52. Even when the input voltage VL was changed, there was almost no change in the current IL, and a favorable result was obtained.
  • FIG. 16 shows the results of measuring the power supply voltage fluctuation, the current IL flowing through the LED, and the voltage ISENSE input to the comparator 1 in the configuration of FIG. 14 or FIG.
  • one scale indicates 5 V
  • voltage ISENSE one scale indicates 200 mV.
  • feedback is performed so that the average voltage ISENS is 500 mV (line D in the figure).
  • the average current of IL is maintained at 335 mA.
  • FIG. 17 shows the result of measuring the current IL flowing through the light emitting diode by changing the input voltage using the switching current control circuit of the present invention as shown in FIG. 14 or 15 (input voltage characteristic X). 14 and FIG. 15 using a conventional switching current control circuit of another company's product, and similarly, the result of measuring the current IL flowing through the light emitting diode by changing the input voltage (input voltage characteristic Y , Z).
  • the current detection resistor 56 was 1 ⁇ .
  • the vertical axis represents current IL (mA), and the horizontal axis represents input voltage (V).
  • the switching current control circuit of the present embodiment As can be seen from the input voltage characteristic X by the switching current control circuit of the present embodiment, it can be seen that a constant current flows through the light emitting diode even if the input voltage changes.
  • especially the Z or the like is not preferable because the current flowing through the light emitting diode decreases with the change of the input voltage.
  • the power factor can be improved and flicker can be prevented. Therefore, it can be applied to a PFC (power factor correction) circuit, a circuit without an electrolytic capacitor, and the like.
  • FIG. 18 shows the result of measuring the relationship (output voltage characteristics) between the current IL flowing through the light emitting diode and the output voltage of the light emitting diode in the measurement performed in FIG.
  • the vertical axis represents current IL (mA)
  • the horizontal axis represents output voltage (V).
  • the switching current control circuit 100 shows that the current IL is not affected by the magnitude of the voltage drop of the light emitting diode. Therefore, the switching current control circuit 100 of the present embodiment can also be applied to a case where a plurality of various LEDs are used and connected in series.
  • the average current flowing through the light emitting diode changes in the voltage Vin of the DC power supply 51, the voltage drop of the light emitting diode 52, and the inductance L of the inductor 53. Even if there is, as described above, the peak current value is changed according to the increasing rate of the detection current Isen (ISENSE), and the ON period of the switching period is not changed. For this reason, the average current flowing through the light-emitting diode is not affected by elements other than the current detection resistor 56 serving as an external resistor. Therefore, the average current value flowing through the light-emitting diode is appropriately set by changing only the external resistor. can do.
  • the linear increase rate of the detection current during the ON period of the switching pulse is calculated, and the maximum current value when the detection current is assumed to increase until the end of the ON period of the switching operation is calculated using the increase rate.
  • the maximum current value is replaced with a peak current value.
  • the peak current value input to the comparison circuit changes according to the linear increase rate of the detection current, and the peak current value increases as the detection current linear increase rate increases. Since the peak current value also decreases as the increase rate decreases, the peak current value increases even if, for example, the linear increase rate of the detection current increases, the on-off cycle is shortened, and the on-period is shortened. Since the maximum value of the load current increases, the average current can be kept constant.
  • PWM pulse width modulation
  • triac dimming phase dimming
  • linear dimming linear dimming
  • PWM dimming is a method of adjusting the brightness by controlling the lighting time and extinguishing time of the LED.
  • the brightness is controlled by adjusting the duty ratio (ratio between on time and off time) of the PWM signal output from the PWM dimmer 401.
  • curves a and b indicate the relationship between the PWM duty and current ratio in the case of DC output and burst output.
  • a voltage dimming method for dimming by changing a voltage (or current) supplied to the LED and a burst dimming method for intermittently lighting the lamp by a PWM pulse.
  • the curve a indicates the voltage dimming method
  • the curve b indicates the burst dimming method.
  • the brightness is adjusted by controlling the timing (phase angle) for giving a trigger to the TRIAC included in the TRIAC dimmer 32.
  • TRIAC dimming is a method mainly used to adjust the brightness of lighting fixtures installed in ordinary houses. This is a mechanism to adjust the brightness by cutting out a part of the input alternating current using a triac with a structure in which thyristors are combined face to face (in reverse parallel).
  • the diode when a trigger is applied to the triac in the middle of the AC waveform, the diode changes to a conductive state (ON state), and this state continues until the AC waveform reaches 0V.
  • ⁇ Adjust the brightness by controlling the timing to give the trigger, that is, the angle at which the AC waveform is cut out. If the timing to give a trigger is early (small angle), it becomes bright, and if the timing is late (large angle), it becomes dark.
  • This triac dimming is characterized by high consistency with incandescent bulbs whose brightness is determined by the effective value of input power.
  • the curve c indicates the DC output and the curve d indicates the burst output.
  • area E1 indicates a range suitable for dimming according to the sensitivity of the human eye.
  • the linear dimming is a method of performing dimming by changing a DC voltage by a variable resistor 402 such as a volume resistor or a slide resistor.
  • the curve e indicates the DC output and the curve f indicates the burst output.
  • area E2 indicates a range suitable for dimming according to the sensitivity of the human eye.
  • the triac dimmer 32 needs to keep a holding current flowing when the triac is turned on, and the triac is turned off when it falls below the holding current.
  • the triac is turned off when the holding current for the triac included in the triac dimmer falls below the threshold due to the discharge of the smoothing capacitor or the like, and when the triac is turned on again, the triac is turned off again for the same reason.
  • a bleeder resistor R1 connected to the output side of the triac dimmer 32 and a bleeder controller 21 that controls the current flowing through the bleeder resistor R1 are provided. .
  • the LED dimming system S according to the third embodiment is an LED dimming system that includes the switching current control circuit 100 according to the first or second embodiment and performs dimming of the LED 52, and is an AC power source. 30, a bridge-type full-wave rectifier circuit 31 connected to one end of the AC power supply 30, a triac dimmer 32 connected to the other end of the AC power supply 30, and a bleeder resistor R 1 connected to the output side of the triac dimmer 32. And a bleeder control unit 21 that controls the current flowing through the bleeder resistor R1.
  • the bleeder control unit 21 performs control so as to supply a predetermined holding current for holding the ON state to the triac dimmer 32 via the bleeder resistor R1.
  • the LED dimming system S is roughly divided into a control unit 20 that controls the entire system, and LEDs that are turned on by the control of the control unit 20 (in the example shown in FIG. 22, a plurality of LEDs are connected in series). 52, a dimmer 150 that performs triac dimming of the LED 52, a bleeder circuit 40 that supplies a holding current to the triac dimmer 32 included in the dimmer 150, and other circuit components.
  • the control unit 20 includes the switching current control circuit 100 according to the first or second embodiment, the bleeder control unit 21 that controls the bleeder circuit 40, and any of triac dimming, PWM dimming, and linear dimming.
  • a dimming interface unit 22 to be selected, a power supply unit 23 that supplies power to the entire system, and a dimming control unit 24 that performs dimming control are provided.
  • FIG. 22 shows a schematic configuration of the switching current control circuit 100. Since the detailed configuration of the switching current control circuit 100 has been described in the description of the first or second embodiment, the same members are denoted by the same reference numerals and the description thereof is omitted.
  • the OSC 201 is an oscillator that generates a signal of 20 to 30 kHz.
  • the bleeder control unit 21 is connected to a bleeder control logic circuit 213 that outputs a logical operation result to a NOT circuit 212 connected to a gate electrode of a switching element TR2 described later, and a control resistor R2 and a monitor resistor R3 described later.
  • An operational amplifier 210 that inputs an amplified signal to the bleeder control logic circuit 213, and an FET 211 that has a drain electrode connected to the control resistor R2 and a gate electrode connected to the bleeder control logic circuit 213.
  • the dimming interface unit 22 includes an operational amplifier 221 connected to the triac input side, a NOT circuit 222 connected to the PWM input side, and a linear input terminal LD.
  • the operational amplifier 221, the NOT circuit 222, and the linear output terminal are regulated. It is connected to the light control unit 24.
  • the dimming interface unit 22 includes a first dimming mode for performing phase dimming using the triac dimmer 32, a second dimming mode for performing pulse width modulation dimming, and linear using a variable resistor. It functions as switching means for switching to the third dimming mode for performing dimming.
  • the power supply unit 23 includes a protection circuit 231 and a power supply unit 232 that supplies power of 12 V and 3.3 V.
  • the protection circuit 231 has functions such as LED open / short protection, power supply voltage abnormality protection, temperature abnormality protection, and detection terminal open / short protection.
  • the dimming control unit 24 includes a dimming control logic circuit 242 that controls triac dimming, PWM dimming, and linear dimming, and a soft start timer 241 that gently turns on the LED 52.
  • the dimmer 150 is connected to the AC power source (AC power source) 30, a bridge-type full-wave rectifier circuit 31 including a bridge diode connected to one end side of the AC power source 30, and the other end side of the AC power source 30. And a bleeder resistor R1 connected to the output side of the triac dimmer 32.
  • a control resistor R2 and a monitor resistor R3, which will be described later, are connected to the anodes of the diodes D2, D3 of the bridge diode constituting the bridge-type full-wave rectifier circuit 31.
  • the cathode of the bridge diode of the diode D1, D4 constituting the bridge type full-wave rectifying circuit 31 is connected to LED52 through the diode D IN.
  • the bleeder circuit 40 includes a bleeder resistor R1 connected to the drain electrode of the FET 401 as a switching element, a control resistor R2 connected to the source electrode of the FET 401, and a monitor resistor R3 connected to the control resistor R2 via the node N1. And.
  • control resistor R2 and the monitor resistor R3 are connected to the operational amplifier 210 of the bleeder control unit 21 via the node N2.
  • the bleeder resistor R1 is a resistor that supplies a holding current to the triac of the triac dimmer 32 through the bridge-type full-wave rectifier circuit 31.
  • the resistance value is 1 K ⁇ .
  • the source electrode of the FET 401 and the control resistor R2 are connected to the drain electrode of the FET 211 provided in the bleeder control unit 21 via the node N3.
  • the resistance value of the control resistor R2 is 330 ⁇ .
  • the monitor resistor R3 is a resistor that monitors the holding current supplied to the triac of the triac dimmer 32.
  • the resistance value of the monitor resistor R3 is 2 ⁇ .
  • the triac input terminal VHV of the dimming interface unit 22 is connected to boost resistors R VHV1 and R VHV2 via a node N10.
  • the bleeder control unit 21 controls the bleeder current supplied from the bleeder circuit 40 by turning on / off the FET 401 according to the value of the current flowing through the monitor resistor R3, and prevents the triac dimmer 32 from malfunctioning. Thereby, the flicker of LED52 is suppressed.
  • the AC voltage of the AC power supply (AC power supply) 30 is ON and the voltage VHV ⁇ 400 mA.
  • both the FET 211 and the FET 401 are turned on, and control is performed so that a sufficient current is supplied to the triac of the triac dimmer 32 via the bleeder resistor R1 and the control resistor R2.
  • the condition is that the voltage of the AC power supply (AC power supply) 30 is ON and the AC current is small, for example, the voltage VHV ⁇ 400 mA, ISUP> ⁇ 100 mA.
  • the FET 211 is OFF and the FET 401 is ON.
  • the holding current I HLD can be set to 20 to 50 mA by changing the resistance value of the control resistor R2.
  • the triac of the triac dimmer 32 can be kept on, and flickering of the LED 52 is prevented.
  • the voltage of the AC power supply (AC power supply) 30 is ON and the AC current is large, for example, the conditions of voltage VHV ⁇ 400 mA and ISUP ⁇ ⁇ 100 mA. In this case, both the FET 211 and the FET 401 are turned off.
  • the triac can be kept in the on state, and flickering of the LED 52 is prevented.
  • Lighting devices using the LED 52 include a ceiling lamp (ceiling light type LED lighting device) disposed on the ceiling of a living room, a light bulb type lamp (light bulb type LED lighting device) and a spotlight used in place of an incandescent bulb. Type LED lighting equipment.
  • FIG. 26 illustrates a ceiling light type LED lighting device 300.
  • the ceiling light type LED lighting apparatus 300 includes, for example, power consumption (41 W), light color (white daylight + bulb color), fixture luminous flux (3220 lm), applicable tatami mat number (8 tatami mats), width (500 mm), depth (500 mm) , Height (39 mm), weight (2.8 kg).
  • the ceiling light type LED lighting device 300 can use a PWM dimming method as shown in FIG. 29 (a), for example.
  • a power factor correction (PFC) circuit 465 As shown in FIG. 29 (a), for example, a power factor correction (PFC) circuit 465, drivers 461 and 462, and a microcomputer 450 that controls devices by wireless operation are provided.
  • PFC power factor correction
  • the dimming interface unit 22 switches to the second dimming mode for performing pulse width modulation dimming. Controlled.
  • FIG. 27 exemplifies bulb-type LED lighting devices 301 and 302.
  • the light bulb type LED lighting device 301 in FIG. 27 (a) emits light of daylight, and the light bulb type LED lighting device 301 in FIG. 27 (b) emits light of a light bulb color.
  • Both the bulb-type LED lighting devices 301 and 302 have, for example, power consumption (6 W), luminous flux (390 lm), life (40000 hours), and base standard (E26).
  • the dimming interface unit 22 When the LED dimming system S according to the present embodiment is applied to the bulb-type LED lighting devices 301 and 302, the dimming interface unit 22 performs phase dimming using the triac dimmer 32. It is controlled by switching to the 1 dimming mode. That is, as shown schematically in FIG. 29B, triac dimming is performed using a driver 463 to which the LED dimming system S is applied.
  • FIG. 28 illustrates a spotlight type LED lighting device 303.
  • the spotlight type LED lighting device 303 is movably attached to the rail 304 via an attachment 305.
  • the spotlight type LED lighting device 303 is, for example, power consumption (4 W), luminous flux (256 lm), and base standard (E17).
  • the dimming interface unit 22 When the LED dimming system S according to this embodiment is applied to the spotlight type LED lighting device 303, the dimming interface unit 22 performs the third dimming that performs linear dimming using a variable resistor. It is controlled by switching to the mode.
  • dimming control is performed using a slide resistor 452 and a driver 464.
  • the switching current control circuit of the present invention can be applied to a device that performs constant current driving, such as an LED, or an integrated circuit for driver of a device that is driven by constant current.
  • the LED dimming system of the present invention can be applied to a light bulb type LED lighting device or a ceiling light type LED lighting device.

Landscapes

  • Circuit Arrangement For Electric Light Sources In General (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

　スイッチング電流制御回路は、スイッチングパルス供給回路、比較回路、アナログ回路部、デジタル回路部等で構成されている。Ａ／Ｄ変換器２では、スイッチングパルスのオン期間における負荷電流を検出電流として検出してデジタルデータに変換する。このデータに基づいて、演算制御回路３でスイッチングパルスのオフからオンに切り替えるタイミングを与える検出電流の下限値を算出する。この下限値が０以上か否かで連続／不連続モードを判定する。

Description

スイッチング電流制御回路、ＬＥＤ調光システムおよびＬＥＤ照明機器
　本発明は、負荷を連続モードで駆動するためのスイッチング電流制御回路、負荷電流を一定の電流値に保持するためのスイッチング電流制御回路、誤作動を防止したＬＥＤ調光システムおよびＬＥＤ照明機器に関する。
　従来、スイッチング動作により負荷電流を定電流に制御する方式では、検出電流が所定のレベルに達したときに、スイッチングパルスをオフ状態にして、スイッチングのオン－オフのデューティサイクルを制御していた（例えば、特許文献１参照）。
特開２０１０－１１０１９０号公報
　しかし、上記従来技術のスイッチング電流制御回路では、直流電源の電圧Ｖinや発光ダイオードの電圧降下Ｖout、インダクタのインダクタンスＬの値の変化により出力電流Ｉoutが変化してしまう。例えば、直流電源の電圧Ｖinの電圧値が大きくなった場合を考えると、出力電流Ｉoutの変化は、出力電流Ｉoutの三角波形の直線部の傾きを大きくしてしまう。
　ピーク電流Ｉpkは固定されており、出力電流Ｉoutがピーク電流Ｉpkを越えたときにスイッチング動作のオフ期間になり、また、出力電流Ｉoutが下限電流値を越えて減少したときにスイッチング動作のオン期間となるので、出力電流Ｉoutの電流波形が大きく変わり、オン－オフの期間が短くなるとともに、デューティサイクルも短くなる。オン期間が短くなりすぎると、発光ダイオードに負荷電流が流れなくなる時間が発生して、いわゆる不連続モード（ＤＣＭ）になる場合がある。
　ピーク電流Ｉpkは固定されており、出力電流Ｉoutがピーク電流Ｉpkを越えたときにオフ期間になるので、出力電流Ｉoutの電流波形が大きく変わり、オン－オフの期間が短くなるとともに、デューティサイクルも変化するため、負荷電流の平均値を一定にすることが難しい。
　また、上記スイッチング電流制御回路を用いてＬＥＤを点灯させる際に、ＬＥＤの調光をトライアック調光器を用いて行うとチラツキを生じる場合がある。
　即ち、トライアック調光器が備えるトライアックに対する保持電流が、平滑コンデンサの放電等により閾値以下となるとトライアックがオフ状態となり、再びオン状態となった場合にも同様の原因によりトライアックが再度オフ状態となる。
　このようなオン・オフ状態が繰り返されることにより、ＬＥＤの使用者に不快感を与えるチラツキを生じるという問題がある。
　本発明の目的は、上述した課題を解決するために創案されたものであり、スイッチング制御によって負荷の電流を制御する場合に、連続モード（ＣＣＭ）か不連続モード（ＤＣＭ）を効率良く判定し、連続モード（ＣＣＭ）の駆動に繋げることができるスイッチング電流制御回路を提供することにある。
　また、本発明の他の目的は、スイッチング制御によって負荷の出力電流の変動を所定の範囲に留めるとともに、出力電流の平均値が変動しないスイッチング電流制御回路を提供することにある。
　また、本発明の他の目的は、ＬＥＤのチラツキを防止することのできるＬＥＤ調光システムおよびＬＥＤ照明機器を提供することにある。
　上記目的を達成するための本発明の一態様によれば、所定の装置に流れる負荷電流をスイッチング動作により制御するスイッチング電流制御回路であって、前記スイッチング動作を行うためのスイッチングパルスを供給するスイッチングパルス供給回路と、前記スイッチングパルスのオン期間における負荷電流を検出電流として検出してピーク電流値と比較する比較回路と、前記スイッチングパルスのオン期間における負荷電流を検出電流として検出してデジタルデータに変換するＡ／Ｄ変換回路と、前記Ａ／Ｄ変換回路から出力される検出電流のデータに基づいて、前記スイッチングパルスのオフからオンに切り替えるタイミングを与える検出電流の下限値を算出する演算制御回路とを備え、前記演算制御回路の算出した前記検出電流の下限値が０以上である場合に連続モードであると判定し、前記検出電流の下限値が負の値の場合は不連続モードであると判定するスイッチング電流制御回路が提供される。
　本発明の他の態様によれば、所定の装置に流れる負荷電流をスイッチング動作により制御するスイッチング電流制御回路であって、前記スイッチング動作を行うためのスイッチングパルスを供給するスイッチングパルス供給回路と、前記スイッチングパルスのオン期間における負荷電流を検出電流として検出してピーク電流値と比較する比較回路と、前記スイッチングパルスのオン期間における検出電流の直線的な増加率を算出し、該増加率を用いてスイッチング動作のオン期間終了まで検出電流が増加したと仮定した場合の最大電流値を算出して該最大電流値を前記ピーク電流値とするピーク電流算出回路とを備え、前記検出電流が前記ピーク電流算出回路により算出されたピーク電流値を越えたときに前記比較回路の出力信号により前記スイッチングパルスがオフ期間となるスイッチング電流制御回路が提供される。
　本発明の他の態様によれば、請求項１～２０のいずれか１項に記載のスイッチング電流制御回路を備え、ＬＥＤの調光を行うＬＥＤ調光システムであって、交流電源の一端側に接続されるブリッジ形全波整流回路と、前記交流電源の他端側に接続されるトライアック調光器と、前記トライアック調光器の出力側に接続されるブリーダ抵抗と、前記ブリーダ抵抗に流れる電流を制御するブリーダ制御部とを備えるＬＥＤ調光システムが提供される。
　本発明によれば、スイッチング制御によって負荷の電流を制御する場合に、連続モード（ＣＣＭ）か不連続モード（ＤＣＭ）を効率良く判定し、連続モード（ＣＣＭ）の駆動に繋げることができるスイッチング電流制御回路を提供することができる。
　また、他の発明によれば、スイッチング制御によって負荷の出力電流の変動を所定の範囲に留めるとともに、出力電流の平均値が変動しないスイッチング電流制御回路を提供することができる。
　また、本発明によれば、ＬＥＤのチラツキを防止することのできるＬＥＤ調光システムおよびＬＥＤ照明機器を提供することができる。
本発明のスイッチング電流制御回路の回路構成を示す図。 本発明のスイッチング電流制御回路による不連続モード、連続モードの判定方法に関する図。 スイッチング電流制御回路の通常の動作を示すフローチャート図。 図３のフローチャートに対応したタイムチャートを示す図。 スイッチングパルスの１周期毎に割り当てられる動作モードを示す図。 図５の動作モードに対応したタイムチャートを示す図。 スイッチング周波数の増減の動作モードを示す図。 発光ダイオードの駆動回路に、従来のスイッチング電流制御回路が接続された回路構成例を示す図。 図８の回路で、入力電圧Ｖinが変動して大きくなった場合の負荷電流を示す図。 本発明のスイッチング電流制御回路の回路構成を示す図。 本発明のスイッチング電流制御回路のピーク電流値の決定方法を示す図。 スイッチングパルスの１周期毎に割り当てられる動作モードを示す図。 図５の動作モードに対応したタイムチャートを示す図。 （ａ）本発明のスイッチング電流制御回路を用いた評価用接続構成と入力電圧特性を示す図、（ｂ）本実施の形態のスイッチング電流制御回路１００を評価用基板上に配置し、入力電圧用の可変直流電源ＶＩＮ、発光ダイオード５２を接続した図。 （ａ）本発明のスイッチング電流制御回路を用いた評価用接続構成と入力電圧特性を示す図、（ｂ）図１４（ｂ）と基本的に回路素子の接続は同じであるが、電源を可変直流電源ＶＩＮから１００Ｖの交流電源に変更し、この交流電源から直流電圧に変換して入力電圧として用いた図。 電源電圧変動、負荷電流、検出電流の関係を示す図。 本発明のスイッチング電流制御回路の入力電圧特性と、従来のスイッチング電流制御回路の入力電圧特性を比較した図。 本発明のスイッチング電流制御回路の出力電圧特性と、従来のスイッチング電流制御回路の出力電圧特性を比較した図。 ＰＷＭ調光方式を示す説明図およびＰＷＭ調光曲線を示すグラフ。 トライアック調光方式を示す説明図およびトライアック調光曲線を示すグラフ。 リニア調光方式を示す説明図およびリニア調光曲線を示すグラフ。 ＬＥＤ調光システムの構成例を示すブロック図。 ブリーダ制御の動作例を示す説明図。 ブリーダ制御の他の動作例を示す説明図。 ブリーダ制御の他の動作例を示す説明図。 シーリングライト型ＬＥＤ照明機器を例示する撮像図。 電球型ＬＥＤ照明機器を例示する撮像図。 スポットライト型ＬＥＤ照明機器を例示する撮像図。 （ａ）シーリングライト型ＬＥＤ照明機器の制御例を示す説明図、（ｂ）電球型ＬＥＤ照明機器の制御例を示す説明図、（ｃ）スポットライト型ＬＥＤ照明機器の制御例を示す説明図。
　次に、図面を参照して、実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。又、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。
　又、以下に示す実施の形態は、この発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の実施の形態は、構成部品の材質、形状、構造、配置等を下記のものに特定するものでない。この発明の実施の形態は、特許請求の範囲において、種々の変更を加えることができる。
[第１の実施の形態]
（比較例）
　第１の実施の形態に係るスイッチング電流制御回路１００について説明するに先立って、比較例に係るスイッチング電流制御回路について、図８および図９を参照して説明する。
　図８は、発光ダイオード５２の駆動回路に、従来のスイッチング電流制御回路が接続された回路構成を示す。
　直流電源５１に発光ダイオード５２のアノード側が接続されており、発光ダイオード５２のアノード側は、インダクタ５３に接続されている。直列に接続された発光ダイオード５２とインダクタ５３に並列にダイオード５４が設けられている。インダクタ５３及びダイオード５４のカソード側には、スイッチング素子としてのＦＥＴ（電界効果トランジスタ）５５が接続され、ＦＥＴ５５に直列に電流検出抵抗５６が接続されている。
　ＦＥＴ５５をスイッチング制御するためのスイッチング電流制御回路７０が設けられている。スイッチング電流制御回路７０は、比較器５７、ＲＳフリップフロップ５８で構成される。電流検出抵抗５６の一端は比較器（コンパレータ）５７のプラス端子に、電流検出抵抗５６の他端はＧＮＤに接続されている。コンパレータ５７の出力はＲＳフリップフロップ５８のＲ端子に、ＲＳフリップフロップ５８の出力はＦＥＴ５５のゲートに接続されている。
　ここで、スイッチング電流制御回路７０を用いて、発光ダイオード５２に流れる電流制御を行なう。図９のタイムチャートにおけるＳＷ１信号は、ＲＳフリップフロップ５８の出力信号であり、ＦＥＴ５５のゲートへの入力信号である。図９のＩoutは、発光ダイオード５２及びインダクタ５３を流れる電流である。また、オン期間中は、電流検出抵抗５６を流れる電流Ｉsenは、Ｉoutと同じ電流となる。
　ＦＥＴ５５がオンになった直後は、Ｉsenの値は低いため、コンパレータ５７のプラス端子にかかる電圧は低く、電流検出抵抗５６にかかる電圧はＶpkよりも低い。ここで、Ｖpkは発光ダイオード５２に流れる電流Ｉoutのピーク電流（上限値）Ｉpkに対応したピーク電圧を示す。
　この場合、コンパレータ５７の出力はローレベルであり、ＲＳフリップフロップ５８のＲ端子にはローレベル信号が入力される。このため、Ｓ端子にハイレベルのパルス信号が入力されると、ＲＳフリップフロップ５８の出力はハイレベル信号となり、オン期間が継続する。
　しかし、時間が経過すると、発光ダイオード５２に流れる電流Ｉoutは増加していく。この場合、Ｉsenも増加するので、電流検出抵抗５６にかかる電圧が、Ｖpkよりも高くなると、コンパレータ５７の出力はハイレベルとなり、ＲＳフリップフロップ５８のＲ端子にはハイレベル信号が入力される。このため、Ｓ端子がローレベルの状態であると、ＲＳフリップフロップ５８の出力はローレベル信号となり、この期間が図９のＳＷ１のオフ期間である。
　オフ期間では、ＦＥＴ５５がオフとなり、ＦＥＴ５５及び電流検出抵抗５６には電流が流れなくなる。しかし、発光ダイオード５２、インダクタ５３、ダイオード５４で閉回路を形成している。ＦＥＴ５５がオフになると、それまでインダクタ５３に流れていた電流が遮断されるので、インダクタ５３には逆起電力が発生する。インダクタ５３の逆起電力により、ダイオード５４が導通し、発光ダイオード５２、インダクタ５３、ダイオード５４の閉回路に電流が流れる。インダクタ５３の逆起電力は、次第に減少していくので、Ｉoutも直線的に減少していく。
　図９のように、ピーク電流Ｉpkを定めている場合には、図のようにオン期間中にＩoutが直線的に増加していき、Ｉpkに達すると、オフ期間に切り替わる。オフ期間では、ＦＥＴ５５がオフとなるので、Ｉoutは、直線的に減少していく。一定の電流値まで減少すると、また、オン期間となり、直流電源５１から電流が供給されて、Ｉoutが直線的に増加する。このように、オンとオフを繰り返しながら、発光ダイオード５２の負荷電流が制御されている。
　図９に示すように、Ｉoutは、三角波形状になるが、発光ダイオード５２を流れる電流は、Ｉoutの積分値により求められる。これにより、発光ダイオード５２を流れる電流の平均値が算出される。実際には、インダクタ５３の平均電流と発光ダイオード５２の負荷電流は等価で、発光ダイオード５２の平均負荷電流ＩＡは、インダクタ５３のリップル電流ΔＩＬで決まる。したがって、いわゆる連続モード（ＣＣＭ）のときは、ＩＡ＝Ｉpk－（ΔＩＬ／２）の式から平均電流ＩＡを求めていた。
　しかし、比較例に係るスイッチング電流制御回路では、直流電源５１の電圧Ｖinや発光ダイオード５２の電圧降下Ｖout、インダクタ５３のインダクタンスＬの値の変化により出力電流Ｉoutが変化してしまう。例えば、Ｖinの電圧値が大きくなった場合を考えると、Ｉoutの変化は、Ｉoutの三角波形の直線部の傾きΔＩＯＮ、ΔＩＯＦＦを大きくしてしまう。
　ピーク電流Ｉpkは固定されており、ＩoutがＩpkを越えたときにスイッチング動作のオフ期間になり、また、Ｉoutが下限電流値を越えて減少したときにスイッチング動作のオン期間となるので、スイッチングパルスはＳＷ２のようになる。したがって、Ｉoutの電流波形が図９の破線のように大きく変わり、オン－オフの期間が短くなるとともに、デューティサイクルも短くなる。オン期間が短くなりすぎると、発光ダイオード５３に負荷電流が流れなくなる時間が発生して、いわゆる不連続モード（ＤＣＭ）になる場合がある。
（第１の実施の形態に係るスイッチング電流制御回路）
　図１に示すように、第１の実施の形態に係るスイッチング電流制御回路１００は、所定の装置に流れる負荷電流をスイッチング動作により制御するスイッチング電流制御回路である。
　具体的には、スイッチング動作を行うためのスイッチングパルスを供給するスイッチングパルス供給回路９０と、スイッチングパルスのオン期間における負荷電流を検出電流として検出してピーク電流値と比較する比較回路９１と、スイッチングパルスのオン期間における負荷電流を検出電流として検出してデジタルデータに変換するＡ／Ｄ変換回路（Ａ／Ｄ変換器）２と、Ａ／Ｄ変換回路２から出力される検出電流のデータに基づいて、スイッチングパルスのオフからオンに切り替えるタイミングを与える検出電流の下限値を算出する演算制御回路３とを備え、演算制御回路３の算出した検出電流の下限値が０以上である場合に連続モードであると判定し、検出電流の下限値が負の値の場合は不連続モードであると判定するものである。
　図１は、本発明のスイッチング電流制御回路１００の構成例を示す。図８と同じ符号を付しているものは、同じ回路素子を示す。したがって、負荷の一例として発光ダイオード５２を考え、かつ発光ダイオード５２の駆動回路部分についても同様に構成している。すなわち、直流電源５１、インダクタ５３、ダイオード５４、ＦＥＴ５５、電流検出抵抗５６等は、図８と同様に接続されている。
　スイッチング電流制御回路１００は、アナログ回路部１００ａとデジタル回路部１００ｂとで構成されている。アナログ回路部１００ａは、スイッチングパルス供給回路９０と比較回路９１で構成される。比較回路９１は比較器１により構成されている。スイッチングパルス供給回路９０は、レベルシフト器９、Ｐ型ＭＯＳのＦＥＴ１０、Ｎ型ＭＯＳのＦＥＴ１１等で構成される。ＦＥＴ１０のゲートとＦＥＴ１１のゲートが接続され、ＦＥＴ１０のソースとＦＥＴ１１のドレインが接続されており、ＦＥＴ１０とＦＥＴ１１とでインバータを構成している。
　デジタル回路部１００ｂは、Ａ／Ｄ変換器２、演算制御回路３、ＡＤ／ＤＡオフセット設定部４、Ｄ／Ａ変換回路５、タイミング制御回路６、論理回路７、ＲＳフリップフロップ８、初期値設定部１２、周波数設定部（周波数設定回路）１３、比較器１４、周波数カウンタ１５で構成されている。
　図１のスイッチング電流制御回路１００によって、どのように、発光ダイオード５２に流れる電流を制御するかを示すのが、図２である。図２の上段は、発光ダイオード５２に流れる負荷電流の変化を示す。一方、下段は、電流検出抵抗５６を流れるＩsenの変化を示す。スイッチング動作（スイッチングパルス）のオン期間中、電流Ｉsenは、発光ダイオードを流れる電流と同じ電流となる。ただし、スイッチングパルスのオフ期間中は、ＦＥＴ５５がオフとなるため、電流Ｉsenは０となる。このような、電流Ｉｓｅｎの状態を示すのが、図に示されるグラフＳＮである。
　また、ＳＮはＦＥＴ５５のスイッチング動作により、オフからオンに切り替わる際に、図２に示すように、スイッチングノイズが発生する。このスイッチングノイズ期間を避けて、オン期間において、ｔ０、ｔ１の２つの時点で、ＳＮのデータのサンプリングを行なう。ｔ０のときのＳＮのデータをｙ０、ｔ１のときのＳＮのデータをｙ１とする。
　また、図中のＹ１は、初期値設定部１２により設定される値であり、Ｙ１は負荷電流又は検出電流のピーク電流値（上限電流値）、Ｙ０は負荷電流の下限電流値である。最初に設定されているピーク電流値Ｙ１及び一定周波数に基づいてオン－オフされる期間のオン期間をＴｏｎとする。ここで、ｔ０＝Ｔon×１／４、ｔ１＝Ｔon×３／４である。また、Ｉsenのｔ０における電流値がｙ０、Ｉsenのｔ１における電流値がｙ１である。これらのデータにより、ＳＮ（Ｉsen）の直線部分の傾きＳＬが求まる。この傾きＳＬは、電流Ｉsenの増加率でもあり、発光ダイオード５２を流れる電流の増加率でもある。次に、演算制御回路３において、これらのデータにより、不連続モードであるか否かを判定する方法を以下に示す。
　傾きＳＬ＝（ｙ１－ｙ０）／（ｔ１－ｔ０）となる。
　次に、ｙ１とｙ０の平均をｙｍとすると、ｙｍ＝（ｙ０＋ｙ１）／２であり、下限値Ｙ０＝ｙｍ＋ＳＬ×Ｔon×（１／２）－ＳＬ×Ｔｏｎとなる。
　すなわち、下限値Ｙ０＝ｙｍ－ＳＬ×Ｔon×（１／２）である。
　ｔ１－ｔ０＝Ｔon×（１／２）であるから、上記ＳＬの式は、ＳＬ＝２×（ｙ１－ｙ０）／Ｔonとなる。
　これより、Ｙ０＝ｙｍ－ＳＬ×Ｔon×（１／２）＝ｙｍ－（ｙ１－ｙ０）である。
　Ｙ０＝（（ｙ０＋ｙ１）／２）－（ｙ１－ｙ０）＝（３ｙ０－ｙ１）／２となる。
　ここで、スイッチング電流制御が不連続モード（ＤＣＭ）でない場合は、上記下限値Ｙ０が０以上である。
　したがって、（３ｙ０－ｙ１）／２≧０
　よって、ｙ１≦３ｙ０のときに、連続モード（ＣＣＭ）又は臨界モード（ＢＣＭ）となる。反対に、ｙ１＞３ｙ０の場合は、不連続モードとなる。
　また、上記の判定基準により、不連続モードと判定された場合は、スイッチング周波数を増加させていくことで、下限値Ｙ０を０以上にすることができる。このようにして、パルス連続モードに復帰させることができる。
　図３は、スイッチングパルスのスイッチング周波数の増減動作を考慮しない場合の通常の動作を示すフローチャート図である。また、図３のフローチャートに対応したタイミングチャートを図４に示す。図４では、マスタークロックＭＣＬＫを例えば５ＭＨｚとしている。タイミング制御回路６からのＳＷＣＯＮＶＥＮがイネーブル期間であると、スイッチングパルス供給回路９０の動作が可能になるので、最初にＳＷＣＯＮＶＥＮがイネーブル期間か否か判定する（ステップＳ１）。ＳＷＣＯＮＶＥＮがイネーブル期間でなければ、オフモード設定がされ（ステップＳ２）、再度ステップＳ１に戻る。
　ＳＷＣＯＮＶＥＮがイネーブル期間であれば、次のステップＳ３に進み、電流検出期間（オン期間）であるかどうか判定される。電流検出期間でない場合は、再度ステップＳ３に戻る。電流検出期間である場合には、ステップＳ４に進みブランク期間信号であるＳＥＴＣＬＫ信号を発生する。図４に示すＩＳＥＮＳは、図１に示されるＩＳＥＮＳ信号であり、比較回路９１に電圧として検出されるＶsensに相当する。電圧Ｖsensが検出され、電流検出抵抗５６の値がわかれば、電流検出抵抗５６に流れる電流Ｉsenがわかる。ここでは、電流信号を用いた方が動作の説明が行いやすいので、ＩＳＥＮＳ信号を、電流Ｉsenと同じ電流信号であるとして説明する。
　図４に示されるように、ＩＳＥＮＳ信号は、ＦＥＴ５５がオフからオンに切り替わるときに、スイッチングノイズを発生させるので、この部分の電流を検出しないようにマスクをかけている。これが、ＳＥＴＣＬＫのＢｌａｎｋ　Ｔｉｍｅに相当し、例えば４００ｎｓとすることができる。
　そして、ＩＳＥＮＳ信号が、あらかじめ設定されたピーク電流値Ｉｐｅａｋと比較し（ステップＳ５）、Ｉpeakよりも大きい場合はＲＳＴＣＬＫを発生させた後（ステップＳ７）、ステップＳ３に戻る。この場合は、ＲＳＴＣＬＫが発生し、ＩpeakよりもＩＳＥＮＳが大きくなっているので、比較器１の出力ＩＰＥＡＫＤＥＴはハイレベルとなっている。論理回路７の出力は、ハイレベル信号となり、ＲＳフリップフロップ８のＲ端子に入力される。ＲＳフリップフロップ８の出力はローレベル信号となった後、レベルシフト器９によりＤＣ電圧レベルが調整され、ハイレベル信号となる。このハイレベル信号は、ＦＥＴ１０，１１によるインバータ回路でローレベル信号に変換される。すなわち、ＶＯＵＴがローレベル信号となるのでＦＥＴ５５はオフとなる。
　一方、ＩＳＥＮＳが、Ｉpeakと同じか、Ｉpeakより小さい場合は、ステップＳ６に進み、スイッチングパルスのオン－オフ期間のデューティが最大かどうか判定される。デューティが最大でない場合はステップＳ５に戻り、デューティが最大である場合には、ＲＳＴＣＬＫを発生させ（ステップＳ７）、ステップＳ３に戻る。この場合も、電流ＩＳＥＮＳがピーク電流値Ｉpeakよりも大きい場合と同様、ＶＯＵＴがローレベル信号となるのでＦＥＴ５５はオフとなる。
　次に、上記通常の動作からスイッチング周波数の変更を行う場合の動作について説明する。まず、図１のＡ／Ｄ変換器２は、例えば１０ビットＡ／Ｄ変換可能なデバイスが用いられる。また、Ａ／Ｄ変換器２は、２個のサンプルホールドと１個のＡＤコンバータから構成される。Ａ／Ｄ変換器２からは、Ａ／Ｄ変換されたｙ０、ｙ１の値が出力され、これらはピーク電流算出回路３に入力される。
　Ｄ／Ａ変換回路５は、デコーダ型Ｄ／Ａ変換回路であり、ＤＡＣデコーダ５ａとＲ－２Ｒラダー型ＤＡ変換器５ｂとで構成されている。ＡＤ／ＤＡオフセット設定部４は、あらかじめ測定されたＡ／Ｄ変換器２のＡＤオフセット値が、Ｄ／Ａ変換回路５のＤＡオフセット値が記憶されている。Ａ／Ｄ変換器２、Ｄ／Ａ変換回路５の駆動時には、ピーク電流算出回路３において、Ａ／Ｄ変換データからはＡＤオフセット値が減算され、Ｄ／Ａ変換値からはＤＡオフセット値が減算される。
　図５は、本発明のスイッチング電流制御回路で、スイッチング周波数の増減を行う場合のスイッチングパルスの１周期毎に割り当てられる動作モードの遷移を示す図である。図６は、図５の動作モードの遷移に対応したタイムチャート図を示す。また、図７は、スイッチング周波数の変更を行う場合の動作モードの遷移を示す図である。なお、図５、７の動作モードのコントロール等については、制御部（図示せず）から制御信号が送信される。最初はアイドル状態であり、非動作の状態となっている。図４の場合と同様、まず、最初にＳＷＣＯＮＶＥＮがイネーブル期間か否か判定され、ＰＷＭがハイレベルかどうか判定される。ＰＷＭがハイレベルのときに、スイッチング動作のオン－オフ期間の周期の変更がイネーブルされる。
　図５に示すように、上記の条件で、最初の第１のスイッチングパルスの１周期に、サンプリングモードに移行する。サンプリングモードでは、図２に示したように、ＩＳＥＮＳのｔ０における電流値ｙ０、ｔ１における電流値ｙ１をサンプリングして保持したいが、Ａ／Ｄ変換器２は、１個のＡＤコンバータを備えているだけであるので、一度に２つの値を保持してＡ／Ｄ変換することはできない。
　そこで、サンプリングモードでは、図６に示すように、ＳＭＰＨＬＤ１信号の第１の立ち上がりのタイミング（１）で、Ａ／Ｄ変換器２内のサンプルホールドによりｙ０をサンプルホールドし、ＳＭＰＨＬＤ２信号の第１の立ち上がりのタイミング（２）で電流値ｙ０をＡ／Ｄ変換して出力する。このｙ０のＡ／Ｄ変換出力は、ＡＤＯＵＴ信号として演算制御回路３に入力される。さらに、第１のスイッチングパルスでは、ＳＭＰＨＬＤ１信号の第２の立ち上がりのタイミング（３）で、Ａ／Ｄ変換器２のサンプルホールドにより電流値ｙ１をサンプルホールドする。
　サンプリングモードが終了すると、次のスイッチング動作のオン－オフサイクルである第２のスイッチングパルスの周期に移行する。第２のスイッチングパルスの周期は、Ａ／Ｄ変換モードとなる。Ａ／Ｄ変換モードでは、サンプリングモードでサンプリングホールドした電流値ｙ１を、ＳＭＰＨＬＤ２信号の第２の立ち上がりのタイミング（４）で、Ａ／Ｄ変換器２によりＡ／Ｄ変換して出力する。このｙ１のＡ／Ｄ変換出力は、ＡＤＯＵＴ信号として演算制御回路３に入力される。
　Ａ／Ｄ変換モードが終了すると、次のスイッチング動作のオン－オフサイクルである第３のスイッチングパルスの周期に移行する。第３のスイッチングパルスの周期は計算モードとなる。計算モードでは、Ａ／Ｄ変換器２は、電流ＩＳＥＮＳのＡ／Ｄ変換のみを行い、ｙ０、ｙ１のデータのサンプルホールドは行わない。電流ＩＳＥＮＳのＡ／Ｄ変換データは、ＡＤＯＵＴ信号として演算制御回路３に出力される。
　計算モードでは、演算制御回路３に入力されたｙ０、ｙ１、及び、初期値設定部１２で記憶されている初期値の上限値Ｙ１、オン期間Ｔｏｎ、初期のスイッチング周波数ｆ、また、ＡＤ／ＤＡオフセット設定部４に記憶されているＡＤオフセット値、ＤＡオフセット値等を用いる。また、下限値Ｙ０を変化させた場合には、電流検出抵抗５６で検出されるＩＳＥＮＳＥ信号から下限値Ｙ０を検出することができる。
　以上の値を用い、演算制御回路３が、図７に示すように、不連続モードか、連続モードかを判定する。前述したように、ｙ１≦３ｙ０のときに、連続モード（ＣＣＭ）と判定し、ｙ１＞３ｙ０の場合は、不連続モードと判定する。不連続モードと判定された場合は、スッチングパルスの周波数を上昇させて、ｙ１≦３ｙ０となるようにし、連続モードに復帰させる。
　スイッチングパルスの周波数を増大させる場合は、変更したいスイッチング周波数の値を演算制御回路３から周波数設定回路１３に送信して保持させ、周波数設定回路１３に保持されている周波数値と周波数カウンタ１５からのデータと比較器１４で比較して、その周波数値になったときに、比較器１４にＳＥＴＣＬＫを発生させる。なお、周波数カウンタ１５は、例えば、１０ＭＨｚのクロックで作動させる。ＳＥＴＣＬＫ信号により、ＳＷＯＮの周期とデューティが変化するので、同様にＶＯＵＴも変化する。
　一方、上記のようにスイッチング周波数が変更されて連続モードになった後に、さらにスイッチング周波数をどの程度まで増大させていくのかを考える。この場合、スイッチング周波数の上昇によって、下限値Ｙ０が十分大きな正の値になっているかどうかを判断する。上述したように、Ｙ０＝（３ｙ０－ｙ１）／２である。目安としては、Ｙ０がｙ０／２よりも大きくなっていれば、０よりも十分大きくなったと判断しても良い。したがって、Ｙ０＞（ｙ０／２）の条件となるので、（３ｙ０－ｙ１）／２＞（ｙ０／２）となり、これを整理すると、２ｙ０＞ｙ１が導き出せる。
　したがって、スイッチング周波数を上げると、下限値Ｙ０も上昇しているので、この上昇した下限値Ｙ０のとき、２ｙ０＞ｙ１であれば、十分Ｙ０が大きくなっていると判断し、最初に設定されたスイッチング周波数に戻すのが望ましい。そこで、スイッチング周波数が変更されており、かつ、ｙ１＞２ｙ０のときに、下限値Ｙ０を減少させてスイッチング周波数を減少させ、最初に設定されたスイッチング周波数に戻す。
　他方、最小デューティサイクルを検出した場合は、スイッチング周波数を減少させて、最小デューティサイクルを解除する。最小デューティサイクルとは、オン時間がスイッチングノイズをマスクするためのＢｌａｎｋ　ｔｉｍｅと同じ４００ｎｓであり、この４００ｎｓ以下のオン時間は動作上問題である。この場合、下限値Ｙ０を減少させてスイッチング周波数を減少させ、オン時間を長くして最小デューティサイクル状態を解除する。
　スイッチング周波数を減少させる場合、変更したいスイッチング周波数の値を演算制御回路３から周波数設定回路１３に送信して保持させ、周波数設定回路１３に保持されている周波数値と周波数カウンタ１５からのデータと比較器１４で比較して、その周波数値になったときに、比較器１４にＳＥＴＣＬＫを発生させる。
　以上のように、スイッチング周波数が増減すると、スイッチングパルスのオフ期間（５）やスイッチングパルスのオン期間（６）の期間が変化する。このようにして、図５及び図７の動作が繰り返される。
　本実施の形態では、通常はピーク電流値（上限値）は固定されているが、ピーク電流値の変更も可能である。ピーク電流値が変更された場合は、変更されたピーク電流値がＩＰＥＡＫＳＥＴというデジタル信号として、演算制御回路３から出力され、Ｄ／Ａ変換回路５に供給される。Ｄ／Ａ変換回路５は、ＩＰＥＡＫＳＥＴをＤ／Ａ変換してＩＤＡＣというアナログ信号として出力され、比較器１の新しい閾値電圧となる。
　比較器１の閾値電圧ＩＤＡＣを電流ＩＳＥＮＳ（電圧Ｖsens）が越えた時点で、比較器１の出力ＩＰＥＡＫＤＥＴがハイレベル信号となるため、その後の論理回路７、ＲＳフリップフロップ８等を経た出力のＳＷＯＮ信号は、ローレベル信号となり、レベルシフト器９によりＤＣ電圧レベルが変更されて、ハイレベル信号となる。このハイレベル信号は、次のＦＥＴ１０，１１によるインバータによりローレベル信号となって、ＦＥＴ５５はオフとなる。
　以上述べたように、第１の実施の形態に係るスイッチング電流制御回路１００では、スイッチングパルスのオン期間における負荷電流を検出電流として検出してデジタルデータに変換するＡ／Ｄ変換回路５から出力される検出電流のデータに基づいて、スイッチングパルスのオフからオンに切り替えるタイミングを与える検出電流の下限値を算出し、この検出電流の下限値が０以上である場合に連続モードであると判定し、前記検出電流の下限値が負の値の場合は不連続モードであると判定しているため、実際の負荷電流を測定せずとも、検出電流から判定できるので、効率良く迅速に判断することができる。
　また、スイッチング電流制御回路１００自身は、スイッチング素子５５およびインダクタ５３を介してＬＥＤ５２に接続され、スイッチングパルスの周波数を上げた場合にも、ＬＥＤ５２に流れる平均電流が一定となるように制御するようにできる。これにより、消費電力を抑制することができる。
[第２の実施の形態]
（比較例）
　第２の実施の形態に係るスイッチング電流制御回路１００について説明するに先立って、比較例に係るスイッチング電流制御回路について、前出の図８および図９を参照して説明する。
　図８は、発光ダイオード５２の駆動回路に、従来のスイッチング電流制御回路が接続された回路構成を示す。
　直流電源５１に発光ダイオード５２のアノード側が接続されており、発光ダイオード５２のカソード側は、インダクタ５３に接続されている。直列に接続された発光ダイオード５２とインダクタ５３に並列にダイオード５４が設けられている。インダクタ５３及びダイオード５４のカソード側には、スイッチング素子としてのＦＥＴ（電界効果トランジスタ）５５が接続され、ＦＥＴ５５に直列に電流検出抵抗５６が接続されている。
　ＦＥＴ５５をスイッチング制御するためのスイッチング電流制御回路７０が設けられている。スイッチング電流制御回路７０は、比較器（コンパレータ）５７、ＲＳフリップフロップ５８で構成される。電流検出抵抗５６の一端は比較器５７のプラス端子に、電流検出抵抗５６の他端はＧＮＤに接続されている。コンパレータ５７の出力はＲＳフリップフロップ５８のＲ端子に、ＲＳフリップフロップ５８の出力はＦＥＴ５５のゲートに接続されている。
　ここで、スイッチング電流制御回路７０を用いて、発光ダイオード５２に流れる電流制御を行なう。図１３のタイムチャートにおけるＳＷ信号は、ＲＳフリップフロップ５８の出力信号であり、ＦＥＴ５５のゲートへの入力信号である。図９のＩoutは、発光ダイオード５２及びインダクタ５３を流れる電流である。また、オン期間中は、電流検出抵抗５６を流れる電流Ｉsenは、Ｉoutと同じ電流となる。
　ＦＥＴ５５がオンになった直後は、Ｉsenの値は低いため、コンパレータ５７のプラス端子にかかる電圧は低く、電流検出抵抗５６にかかる電圧はＶpkよりも低い。ここで、Ｖpkは発光ダイオード５２に流れる電流Ｉoutのピーク電流（上限値）Ｉpkに対応したピーク電圧を示す。
　この場合、コンパレータ５７の出力はローレベルであり、ＲＳフリップフロップ５８のＲ端子にはローレベル信号が入力される。このため、Ｓ端子にハイレベルのパルス信号が入力されると、ＲＳフリップフロップ５８の出力はハイレベル信号となり、オン期間が継続する。
　しかし、時間が経過すると、発光ダイオード５２に流れる電流Ｉoutは増加していく。この場合、Ｉsenも増加するので、電流検出抵抗５６にかかる電圧が、Ｖpkよりも高くなると、コンパレータ５７の出力はハイレベルとなり、ＲＳフリップフロップ５８のＲ端子にはハイレベル信号が入力される。このため、Ｓ端子がローレベルの状態であると、ＲＳフリップフロップ５８の出力はローレベル信号となり、この期間が図９のオフ期間である。
　オフ期間では、ＦＥＴ５５がオフとなり、ＦＥＴ５５及び電流検出抵抗５６には電流が流れなくなる。しかし、発光ダイオード５２、インダクタ５３、ダイオード５４で閉回路を形成している。ＦＥＴ５５がオフになると、それまでインダクタ５３に流れていた電流が遮断されるので、インダクタ５３には逆起電力が発生する。インダクタ５３の逆起電力により、ダイオード５４が導通し、発光ダイオード５２、インダクタ５３、ダイオード５４の閉回路に電流が流れる。インダクタ５３の逆起電力は、次第に減少していくので、Ｉoutも直線的に減少していく。
　図９のように、ピーク電流Ｉpkを定めている場合には、図のようにオン期間中にＩoutが直線的に増加していき、Ｉpkに達すると、オフ期間に切り替わる。オフ期間では、ＦＥＴ５５がオフとなるので、Ｉoutは、直線的に減少していく。一定の電流値まで減少すると、また、オン期間となり、直流電源５１から電流が供給されて、Ｉoutが直線的に増加する。このように、オンとオフを繰り返しながら、発光ダイオード５２の負荷電流が制御されている。
　図９に示すように、Ｉoutは、三角波形状になるが、発光ダイオード５２を流れる電流は、Ｉoutの積分値により求められる。これにより、発光ダイオード５２を流れる電流の平均値が算出される。
　しかし、比較例に係るスイッチング電流制御回路では、直流電源５１の電圧Ｖinや発光ダイオード５２の電圧降下Ｖout、インダクタ５３のインダクタンスＬの値の変化により出力電流Ｉoutが変化してしまう。例えば、Ｖinの電圧値が大きくなった場合を考えると、Ｉoutの変化は、Ｉoutの三角波形の直線部の傾きΔＩＯＮ、ΔＩＯＦＦを大きくしてしまう。
　ピーク電流Ｉpkは固定されており、ＩoutがＩpkを越えたときにオフ期間になるので、Ｉoutの電流波形が図９の破線のように大きく変わり、オン－オフの期間が短くなるとともに、デューティサイクルも変化する。このため、Ｖinの変動前と変動後のＩoutの波形を見ると、三角波形の面積は明らかに異なり、負荷電流の平均値を一定にすることが難しい。
（第２の実施の形態に係るスイッチング電流制御回路）
　図１０に示すように、第２の実施の形態に係るスイッチング電流制御回路１００は、所定の装置に流れる負荷電流をスイッチング動作により制御するスイッチング電流制御回路である。
　具体的には、スイッチング動作を行うためのスイッチングパルスを供給するスイッチングパルス供給回路９０と、スイッチングパルスのオン期間における負荷電流を検出電流として検出してピーク電流値と比較する比較回路９１と、スイッチングパルスのオン期間における検出電流の直線的な増加率を算出し、該増加率を用いてスイッチング動作のオン期間終了まで検出電流が増加したと仮定した場合の最大電流値を算出して該最大電流値をピーク電流値とするピーク電流算出回路３とを備え、検出電流がピーク電流算出回路３により算出されたピーク電流値を越えたときに比較回路９１の出力信号によりスイッチングパルスがオフ期間となるものである。
　図１０は、本発明のスイッチング電流制御回路１００の構成例を示す。前出の図８と同じ符号を付しているものは、同じ回路素子を示す。したがって、負荷の一例として図８の発光ダイオード５２を考え、かつ発光ダイオード５２の駆動回路部分についても同様に構成している。すなわち、直流電源５１、インダクタ５３、ダイオード５４、ＦＥＴ５５、電流検出抵抗５６等は、図８と同様に接続されている。
　スイッチング電流制御回路１００は、アナログ回路部１００ａとデジタル回路部１００ｂとで構成されている。アナログ回路部１００ａは、スイッチングパルス供給回路９０と比較回路９１で構成される。比較回路９１は比較器１により構成されている。スイッチングパルス供給回路９０は、レベルシフト器９、Ｐ型ＭＯＳのＦＥＴ１０、Ｎ型ＭＯＳのＦＥＴ１１等で構成される。ＦＥＴ１０のゲートとＦＥＴ１１のゲートが接続され、ＦＥＴ１０のソースとＦＥＴ１１のドレインが接続されており、ＦＥＴ１０とＦＥＴ１１とでインバータを構成している。
　デジタル回路部１００ｂは、Ａ／Ｄ変換器２、ピーク電流算出回路３、ＡＤ／ＤＡオフセット設定部４、Ｄ／Ａ変換回路５、タイミング制御回路６、論理回路７、ＲＳフリップフロップ８、初期値設定部１２で構成されている。
　図１０のスイッチング電流制御回路１００によって、どのように、発光ダイオード５２に流れる電流を制御するかを示すのが、図１１である。図１１の上段は、発光ダイオード５２に流れる電流の変化を示す。一方、下段は、電流検出抵抗５６を流れるＩsenの変化を示す。スイッチング動作（スイッチングパルス）のオン期間中、電流Ｉsenは、発光ダイオードを流れる電流と同じ電流となる。ただし、スイッチングパルスのオフ期間中は、ＦＥＴ５５がオフとなるため、電流Ｉsenは０となる。
　また、ＳＮはＦＥＴ５５のスイッチング動作により、オフからオンに切り替わる際に、図１１に示すように、スイッチングノイズが発生する。このスイッチングノイズ期間を避けて、オン期間において、ｔ０、ｔ１の２つの時点で、ＳＮのデータのサンプリングを行なう。ｔ０のときのＳＮのデータをｙ０、ｔ１のときのＳＮのデータをｙ１とする。
　また、図中のＹ１、Ｙ０は、初期値設定部１２により設定される値であり、Ｙ１は負荷電流又は検出電流のピーク電流値（上限電流値）、Ｙ０は負荷電流又は検出電流の下限電流値である。最初に設定されているピーク電流値をＹ１、下限値をＹ０とし、これらのＹ１、Ｙ０に基づいてオン－オフされる期間のオン期間をＴｏｎとする。また、最初のときの電流Ｉｓｅｎ、及び発光ダイオード５２に流れる電流を破線で示し、そのときのオフ期間をオフ２としている。
　ここで、例えば、直流電源５１の電圧Ｖinや発光ダイオード５２の電圧降下Ｖout、インダクタ５３のインダクタンスＬに変化があった場合、発光ダイオード５２に流れる電流が変化し、電流Ｉsenも変化したとする。変化した電流Ｉsenを実線のＳＮで示す。また、ｔ０＝Ｔon×（１／４）、ｔ１＝Ｔon×（３／４）の時点のデータがｙ０、ｙ１である。これらのデータにより、ＳＮ（Ｉsen）の直線部分の傾きＳＬが求まる。この傾きＳＬは、電流Ｉsenの増加率でもあり、発光ダイオード５２を流れる電流の増加率でもある。
　傾きＳＬ＝（ｙ１－ｙ０）／（ｔ１－ｔ０）となる。この傾きＳＬに応じて、ＳＮのピーク電流値を変化させる。
　変化後の電流Ｉsenの平均値ＡＶＥは、ＡＶＥ＝（ｙ０＋ｙ１）／２となる。新たなピーク電流値Ｙ１１は、Ｙ１１＝ＡＶＥ＋ＳＬ×（Ｔon／２）となるように設定する。すなわち、Ｙ１１＝ＡＶＥ＋（（ｙ１－ｙ０）／２）×（Ｔon／２）となるように設定する。また、下限値Ｙ０は、変化させずに固定する。
　これは、スイッチングパルスのオン期間における検出電流Ｉsenの直線的な増加率を算出し、この増加率を用いてスイッチングパルスのオン期間終了まで検出電流Ｉｓｅｎが増加したと仮定した場合の最大電流値を算出していることに等しい。また、このように設定することで、スイッチング動作の周期は変化するが、スイッチング動作のオン期間であるＴonは変化しない。ピーク電流値がＹ１１に変更された場合の発光ダイオード５２を流れる電流の変化を図１１の上段の実線で示す。
　この状態から、再度、ＳＮデータの直線の傾きＳＬが変化した場合は、上記と同じアルゴリズムにより、新上限値Ｙ１２が算出される。例えば、上限値Ｙ１１と下限値Ｙ０の平均値をＡＶＥ１とする。また、オン期間中に２点でサンプリングしたデータをｙ２、ｙ３とする。この２点のサンプリングは、Ｔonの１／４の時点と、Ｔonの３／４の時点で行なわれる。
　ＡＶＥ１＝（ｙ２＋ｙ３）／２
　Ｙ１２＝ＡＶＥ１＋（（ｙ３－ｙ２）／２）×（Ｔon／２）となる。
　ここで、第１の実施の形態に係るスイッチング電流制御回路１００の説明で用いた図３のフローチャートおよび図４のタイミングチャートを参照する。
　図３は、電流Ｉsenの直線の傾きＳＬの変化を考慮しない場合の通常の動作を示すフローチャート図である。
　図４では、マスタークロックＭＣＬＫを例えば５ＭＨｚとしている。タイミング制御回路６からのＳＷＣＯＮＶＥＮがイネーブル期間であると、スイッチングパルス供給回路９０の動作が可能になるので、最初にＳＷＣＯＮＶＥＮがイネーブル期間か否か判定する（ステップＳ１）。ＳＷＣＯＮＶＥＮがイネーブル期間でなければ、オフモード設定がされ（Ｓステップ２）、再度ステップＳ１に戻る。
　ＳＷＣＯＮＶＥＮがイネーブル期間であれば、次のステップＳ３に進み、電流検出期間（オン期間）であるかどうか判定される。電流検出期間でない場合は、再度ステップＳ３に戻る。電流検出期間である場合には、ステップＳ４に進みブランク期間信号であるＳＥＴＣＬＫ信号を発生する。図４に示すＩＳＥＮＳは、図１０に示されるＩsens信号であり、比較回路９１に電圧として検出されるＶsensに相当する。電圧Ｖsensが検出され、電流検出抵抗５６の値がわかれば、電流検出抵抗５６に流れる電流Ｉsenがわかる。ここでは、電流信号を用いた方が動作の説明が行いやすいので、ＩＳＥＮＳ信号を、電流Ｉsenと同じ電流信号であるとして説明する。
　図４に示されるように、ＩＳＥＮＳ信号は、ＦＥＴ５５がオフからオンに切り替わるときに、スイッチングノイズを発生させるので、この部分の電流を検出しないようにマスクをかけている。これが、ＳＥＴＣＬＫのＢｌａｎｋ　Ｔｉｍｅに相当し、例えば４００ｎｓとすることができる。
　そして、ＩＳＥＮＳ信号が、あらかじめ設定されたピーク電流値Ｉpeakと比較し（ステップＳ５）、Ｉpeakよりも大きい場合はＲＳＴＣＬＫを発生させた後（ステップＳ７）、ステップＳ３に戻る。この場合は、ＲＳＴＣＬＫが発生し、ＩpeakよりもＩＳＥＮＳが大きくなっているので、比較器１の出力ＩＰＥＡＫＤＥＴはハイレベルとなっている。論理回路７の出力は、ハイレベル信号となり、ＲＳフリップフロップ８のＲ端子に入力される。ＲＳフリップフロップ８の出力はローレベル信号となった後、レベルシフト器９によりＤＣ電圧レベルが調整され、ハイレベル信号となる。このハイレベル信号は、ＦＥＴ１０，１１によるインバータ回路でローレベル信号に変換される。すなわち、ＶＯＵＴがローレベル信号となるのでＦＥＴ５５はオフとなる。
　一方、ＩＳＥＮＳが、Ｉpeakと同じか、Ｉpeakより小さい場合は、ステップＳ６に進み、スイッチングパルスのオン－オフ期間のデューティが最大かどうか判定される。デューティが最大でない場合はステップＳ５に戻り、デューティが最大である場合には、ＲＳＴＣＬＫを発生させ（ステップＳ７）、ステップＳ３に戻る。この場合も、電流ＩＳＥＮＳがピーク電流値Ｉpeakよりも大きい場合と同様、ＶＯＵＴがローレベル信号となるのでＦＥＴ５５はオフとなる。
　次に、上記通常の動作からＩＳＥＮＳ信号の直線の傾きＳＬが変化し、ピーク電流値（上限値）の変更を行う場合の動作について説明する。まず、図１０のＡ／Ｄ変換器２は、例えば１０ビットＡ／Ｄ変換可能なデバイスが用いられる。また、Ａ／Ｄ変換器２は、２個のサンプルホールドと１個のＡＤコンバータから構成される。Ａ／Ｄ変換器２からは、Ａ／Ｄ変換されたｙ０、ｙ１の値が出力され、これらはピーク電流算出回路３に入力される。
　Ｄ／Ａ変換回路５は、デコーダ型Ｄ／Ａ変換回路であり、ＤＡＣデコーダ５ａとＲ－２Ｒラダー型ＤＡ変換器５ｂとで構成されている。ＡＤ／ＤＡオフセット設定部４は、あらかじめ測定されたＡ／Ｄ変換器２のＡＤオフセット値が、Ｄ／Ａ変換回路５のＤＡオフセット値が記憶されている。Ａ／Ｄ変換器２、Ｄ／Ａ変換回路５の駆動時には、ピーク電流算出回路３において、Ａ／Ｄ変換データからはＡＤオフセット値が減算され、Ｄ／Ａ変換値からはＤＡオフセット値が減算される。
　図１２は、本発明のスイッチング電流制御回路で、ピーク電流値の変更を行う場合のスイッチングパルスの１周期毎に割り当てられる動作モードの遷移を示す図である。図１３は、図１２の動作モードの遷移に対応したタイムチャート図を示す。なお、図１２の動作モードのコントロール等については、制御部（図示せず）から制御信号が送信される。最初はアイドル状態であり、非動作の状態となっている。図４の場合と同様、まず、最初にＳＷＣＯＮＶＥＮがイネーブル期間か否か判定され、ＰＷＭがハイレベルかどうか判定される。ＰＷＭがハイレベルのときに、スイッチング動作のオン－オフ期間の周期の変更がイネーブルされる。
　上記の条件で、最初の第１のスイッチングパルスの１周期に、サンプリングモードに移行する。サンプリングモードでは、図１１に示したように、ＩＳＥＮＳのｔ０における電流値ｙ０、ｔ１における電流値ｙ１をサンプリングして保持したいが、Ａ／Ｄ変換器２は、１個のＡＤコンバータを備えているだけであるので、一度に２つの値を保持してＡ／Ｄ変換することはできない。
　そこで、サンプリングモードでは、図１３に示すように、ＳＭＰＨＬＤ１信号の第１の立ち上がりのタイミング（１）で、Ａ／Ｄ変換器２内のサンプルホールドによりｙ０をサンプルホールドし、ＳＭＰＨＬＤ２信号の第１の立ち上がりのタイミング（２）で電流値ｙ０をＡ／Ｄ変換して出力する。このｙ０のＡ／Ｄ変換出力は、ＡＤＯＵＴ信号としてピーク電流算出回路３に入力される。さらに、第１のスイッチングパルスでは、ＳＭＰＨＬＤ１信号の第２の立ち上がりのタイミング（３）で、Ａ／Ｄ変換器２のサンプルホールドにより電流値ｙ１をサンプルホールドする。
　サンプリングモードが終了すると、次のスイッチング動作のオン－オフサイクルである第２のスイッチングパルスの周期に移行する。第２のスイッチングパルスの周期は、Ａ／Ｄ変換モードとなる。Ａ／Ｄ変換モードでは、サンプリングモードでサンプリングホールドした電流値ｙ１を、ＳＭＰＨＬＤ２信号の第２の立ち上がりのタイミング（４）で、Ａ／Ｄ変換器２によりＡ／Ｄ変換して出力する。このｙ１のＡ／Ｄ変換出力は、ＡＤＯＵＴ信号としてピーク電流算出回路３に入力される。
　Ａ／Ｄ変換モードが終了すると、次のスイッチング動作のオン－オフサイクルである第３のスイッチングパルスの周期に移行する。第３のスイッチングパルスの周期は計算モードとなる。計算モードでは、Ａ／Ｄ変換器２は、電流ＩＳＥＮＳのＡ／Ｄ変換のみを行い、ｙ０、ｙ１のデータのサンプルホールドは行わない。電流ＩＳＥＮＳのＡ／Ｄ変換データは、ＡＤＯＵＴ信号としてピーク電流算出回路３に出力される。
　計算モードでは、ピーク電流算出回路３に入力されたｙ０、ｙ１、及び、初期値設定部１２で記憶されている初期値の下限値Ｙ０、上限値Ｙ１、オン期間Ｔｏｎ、また、ＡＤ／ＤＡオフセット設定部４に記憶されているＡＤオフセット値、ＤＡオフセット値等を用いることにより、ピーク電流算出回路３が新ピーク電流値Ｙ１１を算出する。新ピーク電流値Ｙ１１がＩＰＥＡＫＳＥＴというデジタル信号として、ピーク電流算出回路３から出力され、Ｄ／Ａ変換回路５に供給される。Ｄ／Ａ変換回路５は、ＩＰＥＡＫＳＥＴをＤ／Ａ変換してＩＤＡＣというアナログ信号として出力され、比較器１の新しい閾値電圧となる。
　比較器１の新しい閾値電圧ＩＤＡＣを電流ＩＳＥＮＳ（電圧Ｖsens）が越えた時点で、比較器１の出力ＩＰＥＡＫＤＥＴがハイレベル信号となるため、その後の論理回路７、ＲＳフリップフロップ８等を経た出力のＳＷＯＮ信号は、ローレベル信号となり、レベルシフト器９によりＤＣ電圧レベルが変更されて、ハイレベル信号となる。このハイレベル信号は、次のＦＥＴ１０，１１によるインバータによりローレベル信号となって、ＦＥＴ５５はオフとなる。つまり、図１３の信号で説明すると、新ピーク電流値Ｉpeakを電流ＩＳＥＮＳが越えたタイミング（５）でＦＥＴ５５がオフとなる。このようにして、図１２のサンプリングモード、Ａ／Ｄ変換モード、計算モードが繰り返される。
　以上のように、スイッチング電流制御回路で設定するピーク電流値を、検出電流であるＩsenの直線的な増加率（増加割合）に応じて、その都度、ピーク電流値を変化させている。また、ピーク電流値の変更については、検出電流Ｉsenの直線的な増加率を維持したまま、最初に設定されたスイッチング周期のオン期間の終了時点まで到達した場合の最大電流値を、新しいピーク電流値としている。このため、スイッチング動作のオン－オフサイクルは変化するが、スイッチング動作のオン期間は、最初の設定から変化せず、固定された状態となる。このように動作させるようにしているので、検出電流の増加割合が変化したとしても、発光ダイオードを流れる電流の積分値は、ほぼ一定の値を保つことができるので、負荷を流れる平均電流値が変動しない。
　上記のことを、実験により確かめた。図１４（ｂ）に示すように、本実施の形態のスイッチング電流制御回路１００を評価用基板上に配置し、入力電圧用の可変直流電源ＶＩＮ、発光ダイオード５２を接続した。すなわち、図８の直流電源５１、発光ダイオード５２、インダクタ５３、ＦＥＴ５５、電流検出抵抗５６の構成部分は、そのまま用い、直流電源５１の替わりに可変直流電源ＶＩＮを用いた回路構成とした。また、発光ダイオード５２については、１ＷのＬＥＤを６個直列に接続したものを用いた。
　ここで、入力電圧ＶＩＮを変化させて電流計６０で発光ダイオード５２を流れる電流ＩＬを測定した。この結果を、図１４（ａ）に示す。図１４（ａ）の横軸はＶＩＮ（Ｖ）を、縦軸は電流ＩＬ（ｍＡ）を示す。電流ＩＬは、入力電圧ＶＩＮの変化に対して、ほとんど変動しておらず、好ましい結果が得られた。Ａの領域は限界となる最大デューティサイクル（５０％）よるものであり、問題ではない。
　図１５（ｂ）は、図１４（ｂ）と基本的に回路素子の接続は同じであるが、電源を可変直流電源ＶＩＮから１００Ｖの交流電源に変更し、この交流電源から直流電圧に変換して入力電圧として用いた。また、発光ダイオード５２は１ＷのＬＥＤを１５個直列に接続したものを用いた。この測定結果を図１５（ａ）に示す。図１５（ａ）の横軸は直流の入力電圧ＶＬ（Ｖ）を、縦軸は発光ダイオード５２を流れる電流ＩＬ（ｍＡ）を示す。入力電圧ＶＬを変化させても、電流ＩＬにはほとんど変化がなく、好ましい結果が得られた。
　図１６は、図１４又は図１５の構成において、電源電圧変動と、ＬＥＤを流れる電流ＩＬと比較器１に入力される電圧ＩＳＥＮＳＥをそれぞれ測定した結果を示す。電源電圧変動については１スケールが５Ｖを、電圧ＩＳＥＮＳＥについては１スケールが２００ｍＶを示す。ここで、電圧ＩＳＥＮＳの平均が５００ｍＶ（図のＤのライン）になるように帰還している。図１６からもわかるように、電源電圧変動があっても、ＩＬの平均電流は、３３５ｍＡに維持されている。
　図１７は、本発明のスイッチング電流制御回路を用いて、図１４又は図１５のように構成して、入力電圧を変化させて、発光ダイオードに流れる電流ＩＬを測定した結果（入力電圧特性Ｘ）と、他社製品の従来のスイッチング電流制御回路を用いて図１４又は図１５のように構成し、同様に、入力電圧を変化させて、発光ダイオードに流れる電流ＩＬを測定した結果（入力電圧特性Ｙ、Ｚ）とを比較したものである。測定に際して電流検出抵抗５６は、１Ωとした。縦軸は電流ＩＬ（ｍＡ）を、横軸は入力電圧（Ｖ）を示す。
　本実施の形態のスイッチング電流制御回路による入力電圧特性Ｘからわかるように、入力電圧が変化しても、一定の電流が発光ダイオードに流れていることがわかる。これに対して、比較例のスイッチング電流制御回路を用いた入力電圧特性については、特にＺ等は入力電圧の変化に伴い、発光ダイオードに流れる電流が減少しており、好ましくない。このように、本実施の形態によれば、発光ダイオードに流れる電流が入力電圧に対して一定のため、力率を改善したり、フリッカを防止したりすることができる。このため、ＰＦＣ（力率改善）回路や電解コンデンサを持たない回路等に適用することができる。
　図１８は、図１７で行った測定において、発光ダイオードに流れる電流ＩＬと発光ダイオードの出力電圧との関係（出力電圧特性）を測定した結果を示す。縦軸は電流ＩＬ（ｍＡ）を、横軸は出力電圧（Ｖ）を示す。本実施の形態のスイッチング電流制御回路１００による出力電圧特性Ｘからわかるように、入力電圧が変化しても、一定の電流が発光ダイオードに流れているとともに、出力電圧も一定に維持されることがわかる。これに対して、比較例のスイッチング回路による測定結果であるＹ、Ｚは、ともに出力電圧が大きくなると、電流ＩＬが減少している。
　このように、本実施の形態のスイッチング電流制御回路１００は、電流ＩＬが発光ダイオードの電圧降下の大きさに影響されないことがわかる。したがって、本実施の形態のスイッチング電流制御回路１００は、様々なＬＥＤを複数用いて直列接続した場合にも適用することができる。
　以上述べたように、本実施の形態のスイッチング電流制御回路１００によれば、発光ダイオードを流れる平均電流は、直流電源５１の電圧Ｖinや発光ダイオード５２の電圧降下、インダクタ５３のインダクタンスＬに変化があった場合でも、上記のように、検出電流Ｉｓｅｎ（ＩＳＥＮＳＥ）の増加率に応じてピーク電流値を変更させ、かつスイッチング期間のオン期間を変えないようにしている。このため、発光ダイオードを流れる平均電流は、外部抵抗となる電流検出抵抗５６以外の素子から影響を受けることがなくなるので、発光ダイオードを流れる平均電流値を外部抵抗のみを変更することにより、適宜設定することができる。
　即ち、スイッチングパルスのオン期間における検出電流の直線的な増加率を算出し、該増加率を用いてスイッチング動作のオン期間終了まで検出電流が増加したと仮定した場合の最大電流値を算出して、この最大電流値をピーク電流値に置き換えるようにしている。
　つまり、比較回路に入力されるピーク電流値は、検出電流の直線的な増加率に応じて変化し、検出電流の直線的な増加率が大きくなるとピーク電流値も大きくなり、検出電流の直線的な増加率が小さくなるとピーク電流値も小さくなるので、例えば、検出電流の直線的な増加率が大きくなって、オン－オフの周期が短くなり、オン期間が短くなったとしても、ピーク電流値が大きくなるため、負荷電流の最大値が上昇するので、平均電流を一定に保つことができる。
[第３の実施の形態]
　図１９から図２９を参照して第３の実施の形態に係るＬＥＤ調光システムＳおよびＬＥＤ照明機器について説明する。
（ＬＥＤの調光方式）
　まず、図１９から図２１を参照して、ＬＥＤの調光方式について簡単に説明する。
　ＬＥＤにおける調光方式は大きく分けて、パルス幅変調（ＰＷＭ：Pulse Width Modulation）調光と、位相調光（トライアック調光）と、リニア調光の３種類がある。
　ＰＷＭ調光は、ＬＥＤの点灯時間と消灯時間を制御することで明るさを調整する方式である。実際には、図１９に示すように、ＰＷＭ調光器４０１から出力されるＰＷＭ信号のデューティ比（オン時間とオフ時間の割合）を調整することで明るさを制御している。
　但し、点灯と消灯を繰り返す周波数が低いと、人間の目には「チラツキ」と感じてしまう。従って、ＰＷＭ信号の周波数を十分に高める必要がある。一般照明器具や液晶パネルのバックライトなどの用途であれば、２００Ｈｚ程度に設定すれば問題はない。一方で、製造ラインなどで用いるマシン・ビジョンなどの用途では、２００Ｈｚ程度だと取得した画像に干渉縞が現れてしまう可能性が高い。このような用途では１ｋＨｚ程度と高めに設定する必要がある。
　なお、ＰＷＭ調光曲線を示すグラフにおいて、曲線ａ、ｂ（図１９では両極曲線は略重なっている）は、ＤＣ出力の場合と、バースト出力の場合のＰＷＭデューティと電流比との関係を示す。
　ここで、ＬＥＤの明るさを制御する方式としては、ＬＥＤに供給する電圧（又は電流）を変化させて調光する電圧調光方式と、ＰＷＭパルスによりランプを間欠的に点灯するバースト調光方式がある。前記曲線ａは電圧調光方式の場合、前記曲線ｂはバースト調光方式の場合をそれぞれ示す。
　一方、トライアック調光は、図２０に示すように、トライアック調光器３２が備えるトライアックにトリガを与えるタイミング（位相角）を制御することで明るさを調整する。
　トライアック調光は、一般住宅に設置した照明器具の明るさ調整で主に使われている方式である。サイリスタを向かい合わせに（逆並列に）組み合わせた構造のトライアックを用い、入力された交流の一部分を切り出すことで明るさを調整する仕組みである。
　より詳細には、交流波形の途中でトライアックにトリガを与えると、ダイオードは導通状態（オン状態）に変化し、交流波形が０Ｖになるまでその状態が続く。
　トリガを与えるタイミング、つまり交流波形を切り出す角度を制御して明るさを調整する。トリガを与えるタイミングが早ければ（角度が小さければ）明るくなり、タイミングが遅ければ（角度が大きければ）暗くなる。
　なお、このトライアック調光は、明るさが投入電力の実効値で決まる白熱電球との整合性が高いという特徴を有する。
　トライアック調光曲線のグラフにおいて、曲線ｃはＤＣ出力、曲線ｄはバースト出力の場合を示す。なお、トライアック調光曲線のグラフにおいてエリアＥ１は、人の目の感度に応じて調光を行うのに適した範囲を示す。
　また、リニア調光は、図２１に示すように、ボリューム抵抗器やスライド抵抗器などの可変抵抗４０２により直流電圧を変化させて調光を行う方式である。
　リニア調光曲線のグラフにおいて、曲線ｅはＤＣ出力、曲線ｆはバースト出力の場合を示す。なお、リニア調光曲線のグラフにおいてエリアＥ２は、人の目の感度に応じて調光を行うのに適した範囲を示す。
　ここで、トライアック調光器３２は、トライアックがオンすると保持電流を流し続ける必要があり、保持電流を下回ると、トライアックがオフしてしまう。
　即ち、トライアック調光器が備えるトライアックに対する保持電流が、平滑コンデンサの放電等により閾値以下となるとトライアックがオフとなり、再びオンとなった場合にも同様の原因によりトライアックが再度オフとなる。
　このようなオン・オフ状態が繰り返されることにより、ＬＥＤの使用者に不快感を与えるフリッカ（チラツキ）を生じる。
　第３の実施の形態に係るＬＥＤ調光システムＳでは、トライアック調光器３２の出力側に接続されるブリーダ抵抗Ｒ１と、ブリーダ抵抗Ｒ１に流れる電流を制御するブリーダ制御部２１とを設けている。
（第３の実施の形態に係るＬＥＤ調光システム）
　第３の実施の形態に係るＬＥＤ調光システムＳは、第１または第２の実施の形態に係るスイッチング電流制御回路１００を備え、ＬＥＤ５２の調光を行うＬＥＤ調光システムであって、交流電源３０の一端側に接続されるブリッジ形全波整流回路３１と、交流電源３０の他端側に接続されるトライアック調光器３２と、トライアック調光器３２の出力側に接続されるブリーダ抵抗Ｒ１と、ブリーダ抵抗Ｒ１に流れる電流を制御するブリーダ制御部２１とを備える。
　ブリーダ制御部２１は、ブリーダ抵抗Ｒ１を介してトライアック調光器３２に対してオン状態を保持する所定の保持電流を供給するように制御する。
　ここで、図２２のブロック図を参照して、ＬＥＤ調光システムＳの全体構成について説明する。
　ＬＥＤ調光システムＳは、大きく分けて、システム全体の制御を司る制御部２０と、制御部２０の制御により点灯されるＬＥＤ（図２２に示す例では、複数のＬＥＤが直列接続されている）５２と、ＬＥＤ５２のトライアック調光を行う調光部１５０と、調光部１５０が備えるトライアック調光器３２に対する保持電流を供給するブリーダ回路４０と、その他の回路構成部材とから構成されている。
　制御部２０は、第１または第２の実施の形態に係るスイッチング電流制御回路１００と、ブリーダ回路４０を制御するブリーダ制御部２１と、トライアック調光、ＰＷＭ調光、リニア調光のいずれかを選択する調光インターフェイス部２２と、システム全体への電源供給を行う電源供給部２３と、調光制御を行う調光制御部２４とを備える。
　図２２は、スイッチング電流制御回路１００についての概略構成を示す。スイッチング電流制御回路１００の詳細な構成は、第１または第２の実施の形態の説明で述べたので、同一部材には同一符号を付して説明は省略する。なお、ＯＳＣ２０１は、２０～３０ｋＨｚの信号を生成する発振器である。
　ブリーダ制御部２１は、後述するスイッチング素子ＴＲ２のゲート電極に接続されるＮＯＴ回路２１２に対して論理演算結果を出力するブリーダ制御論理回路２１３と、後述する制御抵抗Ｒ２およびモニタ抵抗Ｒ３に接続されて増幅信号をブリーダ制御論理回路２１３に入力するオペアンプ２１０と、ドレイン電極が制御抵抗Ｒ２に接続され、ゲート電極がブリーダ制御論理回路２１３に接続されるＦＥＴ２１１とを備える。
　調光インターフェイス部２２は、トライアック入力側に接続されるオペアンプ２２１と、ＰＷＭ入力側に接続されるＮＯＴ回路２２２と、リニア入力端ＬＤとを備え、オペアンプ２２１、ＮＯＴ回路２２２およびリニア出力端は調光制御部２４に接続されている。
　この調光インターフェイス部２２は、トライアック調光器３２を用いた位相調光を行う第１の調光モードと、パルス幅変調調光を行う第２の調光モードと、可変抵抗を用いたリニア調光を行う第３の調光モードとを切り換える切換手段としての機能を果たす。
　電源供給部２３は、保護回路２３１と、１２Ｖおよび３．３Ｖの電源を供給する電源部２３２とを備える。
　保護回路２３１は、例えば、ＬＥＤオープン／ショート保護、電源電圧異常保護、温度異常保護、検出端子オープン／ショート保護等の機能を有する。
　調光制御部２４は、トライアック調光、ＰＷＭ調光およびリニア調光の制御を行う調光制御論理回路２４２と、ＬＥＤ５２の点灯を緩やかに行うソフトスタートタイマ２４１とを備える。
　調光部１５０は、交流電源（ＡＣ電源）３０と、交流電源３０の一端側に接続されるブリッジダイオードで構成されるブリッジ形全波整流回路３１と、交流電源３０の他端側に接続されるトライアック調光器３２と、トライアック調光器３２の出力側に接続されるブリーダ抵抗Ｒ１とを備える。
　なお、交流電源としては、９０～２５６Ｖが適用される。
　ブリッジ形全波整流回路３１を構成するブリッジダイオードのダイオードＤ２、Ｄ３のアノードには、後述する制御抵抗Ｒ２およびモニタ抵抗Ｒ３が接続されている。
　また、ブリッジ形全波整流回路３１を構成するブリッジダイオードのダイオードＤ１、Ｄ４のカソードは、ダイオードＤINを介してＬＥＤ５２に接続されている。
　ブリーダ回路４０は、スイッチング素子としてのＦＥＴ４０１のドレイン電極に接続されるブリーダ抵抗Ｒ１と、ＦＥＴ４０１のソース電極に接続される制御抵抗Ｒ２と、制御抵抗Ｒ２にノードＮ１を介して接続されるモニタ抵抗Ｒ３とを備えている。
　また、ノードＮ２を介して制御抵抗Ｒ２およびモニタ抵抗Ｒ３は、ブリーダ制御部２１のオペアンプ２１０に接続されている。
　ブリーダ抵抗Ｒ１は、ブリッジ形全波整流回路３１を介してトライアック調光器３２のトライアックに保持電流を供給する抵抗であり、本実施の形態では抵抗値は１ＫΩとされる。
　また、ＦＥＴ４０１のソース電極および制御抵抗Ｒ２は、ノードＮ３を介してブリーダ制御部２１が備えるＦＥＴ２１１のドレイン電極に接続される。本実施の形態では、制御抵抗Ｒ２の抵抗値は３３０Ωとされる。
　モニタ抵抗Ｒ３は、トライアック調光器３２のトライアックに供給される保持電流をモニタする抵抗である。本実施の形態では、モニタ抵抗Ｒ３の抵抗値は２Ωとされる。
　また、調光インターフェイス部２２のトライアック入力端ＶＨＶには、ノードＮ１０を介して昇圧抵抗ＲVHV1、ＲVHV2等が接続されている。
（ブリーダ制御）
　図２３から図２５を参照して、ブリーダ制御部２１およびブリーダ回路４０で行われるブリーダ制御について説明する。
　ブリーダ制御部２１は、モニタ抵抗Ｒ３に流れる電流値に応じてＦＥＴ４０１をオン・オフ制御することで、ブリーダ回路４０から供給されるブリーダ電流を制御し、トライアック調光器３２の誤動作を防止する。これにより、ＬＥＤ５２のチラツキが抑制される。
　図２３に示す場合は、交流電源（ＡＣ電源）３０のＡＣ電圧がＯＮで、電圧ＶＨＶ＜４００ｍＡの条件である。この場合に、ＦＥＴ２１１およびＦＥＴ４０１は共にＯＮとなり、ブリーダ抵抗Ｒ１および制御抵抗Ｒ２を介してトライアック調光器３２のトライアックに十分な電流が供給されるように制御される。
　図２４に示す場合は、交流電源（ＡＣ電源）３０の電圧がＯＮで、ＡＣ電流が小さい条件、例えば、電圧ＶＨＶ≧４００ｍＡ、ＩＳＵＰ＞－１００ｍＡの条件である。この場合に、ＦＥＴ２１１はＯＦＦ、ＦＥＴ４０１はＯＮとなる。
　この場合の保持電流ＩHLDは、ＩHLD＝（ＶGATE－Ｖｆ）／Ｒ２＝（１２［Ｖ］－２［Ｖ］）／３３０［Ω］＝約３０ｍＡとなる。
　なお、保持電流ＩHLDは、制御抵抗Ｒ２の抵抗値の変更等により２０～５０ｍＡとすることができる。
　この保持電流ＩHLDにより、トライアック調光器３２のトライアックはオン状態を保持することができ、ＬＥＤ５２のチラツキが防止される。
　図２５に示す場合は、交流電源（ＡＣ電源）３０の電圧がＯＮで、ＡＣ電流が大きい条件、例えば、電圧ＶＨＶ≧４００ｍＡ、ＩＳＵＰ≦－１００ｍＡの条件である。この場合に、ＦＥＴ２１１とＦＥＴ４０１は共にＯＦＦとなる。
　この場合には、図２５に示すように、トライアック調光器３２のトライアックに供給される電流Ａが逓減した場合にも、トライアックのオン状態を保持する保持電流Ｂが流れる。
　したがって、トライアックはオン状態を保持することができ、ＬＥＤ５２のチラツキが防止される。
（ＬＥＤ照明機器への適用）
　ＬＥＤ５２を用いた照明機器としては、リビングルーム等の天井に配置されるシーリンランプ（シーリングライト型ＬＥＤ照明機器）、白熱球に代えて使用される電球型ランプ（電球型ＬＥＤ照明機器）やスポットライト型ＬＥＤ照明機器などがある。
　図２６には、シーリングライト型ＬＥＤ照明機器３００を例示する。シーリングライト型ＬＥＤ照明機器３００は、例えば、消費電力（４１Ｗ）、光色（昼白色＋電球色）、器具光束（３２２０ｌｍ）、適用畳数（８畳）、幅（５００ｍｍ）、奥行（５００ｍｍ）、高さ（３９ｍｍ）、重量（２．８ｋｇ）である。
　シーリングライト型ＬＥＤ照明機器３００は、例えば図２９（ａ）に示すようにＰＷＭ調光方式を用いることができる。
　図２９（ａ）に示すように、例えば力率改善（ＰＦＣ：Power Factor Correction）回路４６５、ドライバ４６１、４６２、無線操作で機器を制御するマイクロコンピュータ４５０等を備えている。
　そして、シーリングライト型ＬＥＤ照明機器３００に本実施の形態に係るＬＥＤ調光システムＳを適用する場合には、調光インターフェイス部２２で、パルス幅変調調光を行う第２の調光モードに切り替えて制御される。
　図２７には、電球型ＬＥＤ照明機器３０１、３０２を例示する。
　図２７（ａ）の電球型ＬＥＤ照明機器３０１は昼白色、図２７（ｂ）の電球型ＬＥＤ照明機器３０１は電球色の光を発する。
　電球型ＬＥＤ照明機器３０１、３０２は共に、例えば、消費電力（６Ｗ）、光束（３９０ｌｍ）、寿命（４００００時間）、口金規格（Ｅ２６）とされる。
　そして、電球型ＬＥＤ照明機器３０１、３０２に本実施の形態に係るＬＥＤ調光システムＳを適用する場合には、調光インターフェイス部２２で、トライアック調光器３２を用いた位相調光を行う第１の調光モードに切り替えて制御される。即ち、概略的には図２９（ｂ）に示すようにＬＥＤ調光システムＳを適用したドライバ４６３を用いてトライアック調光が行われる。
　これにより、上述のようにトライアック調光器３２の誤動作が防止され、電球型ＬＥＤ照明機器３０１、３０２のチラツキが防止される。
　図２８には、スポットライト型ＬＥＤ照明機器３０３を例示する。
　スポットライト型ＬＥＤ照明機器３０３は、レール３０４に取付け具３０５を介して移動自在に取付けられる。
　スポットライト型ＬＥＤ照明機器３０３は、例えば、消費電力（４Ｗ）、光束（２５６ｌｍ）、口金規格（Ｅ１７）とされる。
　そして、スポットライト型ＬＥＤ照明機器３０３に本実施の形態に係るＬＥＤ調光システムＳを適用する場合には、調光インターフェイス部２２で、可変抵抗を用いたリニア調光を行う第３の調光モードに切り替えて制御される。
　例えば、図２９（ｃ）に示すように、スライド抵抗４５２とドライバ４６４を用いて調光制御が行われる。
[その他の実施の形態]
　上記のように、実施の形態によって記載したが、この開示の一部をなす論述および図面は例示的なものであり、この発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例および運用技術が明らかとなろう。
　本発明のスイッチング電流制御回路は、ＬＥＤ等の定電流駆動を行うデバイスや、定電流で駆動するデバイスのドライバ用集積回路等に適用することができる。
　また、本発明のＬＥＤ調光システムは、電球型ＬＥＤ照明機器またはシーリングライト型ＬＥＤ照明機器に適用することができる。
１、１４、５７…コンパレータ（比較器）
２…Ａ／Ｄ変換器
３…演算制御回路
４…ＡＤ／ＤＡオフセット設定部
５…Ｄ／Ａ変換回路
５ａ…ＤＡＣデコーダ
５ｂ…Ｒ－２Ｒ型ＤＡ変換器
６…タイミング制御回路
７…論理回路
８、５８…ＲＳフリップフロップ
９…レベルシフト器
１０、１１、５５、２１１、４０１…ＦＥＴ
１２…初期値設定部
１３…周波数設定部（周波数設定回路）
１５…周波数カウンタ
２０…制御部
２１…ブリーダ制御部
２２…調光インターフェイス部
２３…電源供給部
２４…調光制御部
３０…交流電源
３１…ブリッジ形全波整流回路
３２…トライアック調光器
４０…ブリーダ回路
５１…直流電源
５２、５３…発光ダイオード
５４…ダイオード
５６…電流検出抵抗
６０…電流計
７０、１００…スイッチング電流制御回路
９０…スイッチングパルス供給回路
９１…比較回路
１００ａ…アナログ回路部
１００ｂ…デジタル回路部
１５０…調光部
２０１…ＯＳＣ
２１０、２２１…オペアンプ
２１２、２２２…ＮＯＴ回路
２１３…ブリーダ制御論理回路
２３１…保護回路
２３２…電源部
２４１…ソフトスタートタイマ
２４２…調光制御論理回路
３００…シーリングライト型ＬＥＤ照明機器
３０１…電球型ＬＥＤ照明機器
３０３…スポットライト型ＬＥＤ照明機器
３０４…レール
３０５…取付け具
４０１…ＰＷＭ調光器
４０２…可変抵抗
４５０…マイクロコンピュータ
４５２…スライド抵抗
４６１、４６３、４６４…ドライバ
４６５…ＰＦＣ回路

Claims (27)

  1. 　所定の装置に流れる負荷電流をスイッチング動作により制御するスイッチング電流制御回路であって、
    　前記スイッチング動作を行うためのスイッチングパルスを供給するスイッチングパルス供給回路と、
    　前記スイッチングパルスのオン期間における負荷電流を検出電流として検出してピーク電流値と比較する比較回路と、
    　前記スイッチングパルスのオン期間における負荷電流を検出電流として検出してデジタルデータに変換するＡ／Ｄ変換回路と、
    　前記Ａ／Ｄ変換回路から出力される検出電流のデータに基づいて、前記スイッチングパルスのオフからオンに切り替えるタイミングを与える検出電流の下限値を算出する演算制御回路と
    　を備え、
    　前記演算制御回路の算出した前記検出電流の下限値が０以上である場合に連続モードであると判定し、前記検出電流の下限値が負の値の場合は不連続モードであると判定することを特徴とするスイッチング電流制御回路。
  2. 　前記検出電流の下限値により不連続モードであると判定された場合は、前記スイッチングパルスの周波数を上げることにより、前記検出電流の下限値が０以上となるようにすることを特徴とする請求項１に記載のスイッチング電流制御回路。
  3. 　前記スイッチングパルスの周波数を上げることにより、前記検出電流の下限値が０以上なり、さらに所定の値を超えたときに、前記スイッチングパルスの周波数を最初に設定されていた周波数に戻すことを特徴とする請求項２に記載のスイッチング電流制御回路。
  4. 　前記検出電流の下限値により連続モードと判定され、かつ前記スイッチングパルスのオン期間が、前記スイッチングパルスのオンからオフに切り替る際に起きるスイッチングノイズ発生期間以下の長さの場合には、前記スイッチングパルスの周波数を下げることを特徴とする請求項１に記載のスイッチング電流制御回路。
  5. 　前記Ａ／Ｄ変換回路は、前記スイッチングパルスのオン期間における検出電流を逐次Ａ／Ｄ変換するか、または検出電流の２点における電流値をＡ／Ｄ変換することを特徴とする請求項１～４のいずれか１項に記載のスイッチング電流制御回路。
  6. 　前記Ａ／Ｄ変換回路は、２つのサンプルホールド回路と１つのＡ／Ｄコンバータとで構成されていることを特徴とする請求項５に記載のスイッチング電流制御回路。
  7. 　前記Ａ／Ｄ変換回路は、前記スイッチングパルスの３周期分の１周期毎に動作モードが割り当てられており、第１の周期では、前記Ａ／Ｄ変換回路によって前記検出電流の２点における電流値のうち一方の値をＡ／Ｄ変換出力し、他方の値をサンプルホールドすることを特徴とする請求項６に記載のスイッチング電流制御回路。
  8. 　前記スイッチングパルスの第２の周期では、前記第１の周期においてサンプルホールドしていた電流値を、前記Ａ／Ｄ変換回路によってＡ／Ｄ変換出力することを特徴とする請求項７に記載のスイッチング電流制御回路。
  9. 　前記スイッチングパルスの第３の周期では、スイッチングパルスのオン期間における検出電流を逐次Ａ／Ｄ変換することを特徴とする請求項７または請求項８のいずれかに記載のスイッチング電流制御回路。
  10. 　スイッチング電流制御回路自身は、スイッチング素子およびインダクタを介してＬＥＤに接続され、
    　前記スイッチングパルスの周波数を上げた場合にも、前記ＬＥＤに流れる平均電流が一定となるように制御することを特徴とする請求項１～９のいずれか１項に記載のスイッチング電流制御回路。
  11. 　所定の装置に流れる負荷電流をスイッチング動作により制御するスイッチング電流制御回路であって、
    　前記スイッチング動作を行うためのスイッチングパルスを供給するスイッチングパルス供給回路と、
    　前記スイッチングパルスのオン期間における負荷電流を検出電流として検出してピーク電流値と比較する比較回路と、
    　前記スイッチングパルスのオン期間における検出電流の直線的な増加率を算出し、該増加率を用いてスイッチング動作のオン期間終了まで検出電流が増加したと仮定した場合の最大電流値を算出して該最大電流値を前記ピーク電流値とするピーク電流算出回路と
    　を備え、
    　前記検出電流が前記ピーク電流算出回路により算出されたピーク電流値を越えたときに前記比較回路の出力信号により前記スイッチングパルスがオフ期間となることを特徴とするスイッチング電流制御回路。
  12. 　前記検出電流の直線的な増加率は、前記スイッチングパルスのオン期間における検出電流の２点の電流値を検出し、この２点間の直線の傾きを求めることにより算出されることを特徴とする請求項１１に記載のスイッチング電流制御回路。
  13. 　前記スイッチングパルスをオフ期間からオン期間に切り替えるために、前記負荷電流に対する固定された下限値が設定されていることを特徴とする請求項１１または請求項１２のいずれかに記載のスイッチング電流制御回路。
  14. 　前記スイッチングパルスのオン期間における検出電流の２点における電流値をＡ／Ｄ変換するＡ／Ｄ変換回路が備えられていることを特徴とする請求項１２または請求項１３のいずれかに記載のスイッチング電流制御回路。
  15. 　前記Ａ／Ｄ変換回路は、２つのサンプルホールド回路と１つのＡ／Ｄコンバータとで構成されていることを特徴とする請求項１３に記載のスイッチング電流制御回路。
  16. 　前記スイッチングパルスの１周期毎に動作モードが割り当てられており、前記Ａ／Ｄ変換回路によるサンプルモード、前記Ａ／Ｄ変換回路によるＡ／Ｄ変換モード、前記Ａ／Ｄ変換回路と前記ピーク電流算出回路による計算モードの３つの周期で動作することを特徴とする請求項１５に記載のスイッチング電流制御回路。
  17. 　前記サンプルモードでは、前記Ａ／Ｄ変換回路によって前記検出電流の２点における電流値のうち一方の値をＡ／Ｄ変換出力し、他方の値をサンプルホールドすることを特徴とする請求項１６に記載のスイッチング電流制御回路。
  18. 　前記Ａ／Ｄ変換モードでは、前記サンプルモードにおいてサンプルホールドしていた電流値を、前記Ａ／Ｄ変換回路によってＡ／Ｄ変換出力することを特徴とする請求項１６に記載のスイッチング電流制御回路。
  19. 　前記ピーク電流算出回路から出力されるピーク電流値をＤ／Ａ変換して前記比較回路に出力するＤ／Ａ変換回路を備えたことを特徴とする請求項１１～１８のいずれか１項に記載のスイッチング電流制御回路。
  20. 　前記Ｄ／Ａ変換回路は、ＤＡＣデコーダとＲ－２Ｒ型ＤＡ変換器で構成されていることを特徴とする請求項１９に記載のスイッチング電流制御回路。
  21. 　請求項１～２０のいずれか１項に記載のスイッチング電流制御回路を備え、ＬＥＤの調光を行うＬＥＤ調光システムであって、
    　交流電源の一端側に接続されるブリッジ形全波整流回路と、
    　前記交流電源の他端側に接続されるトライアック調光器と、
    　前記トライアック調光器の出力側に接続されるブリーダ抵抗と、
    　前記ブリーダ抵抗に流れる電流を制御するブリーダ制御部と
    　を備えることを特徴とするＬＥＤ調光システム。
  22. 　前記ブリーダ制御部は、前記ブリーダ抵抗を介して前記トライアック調光器に対してオン状態を保持する所定の保持電流を供給するように制御することを特徴とする請求項２１に記載のＬＥＤ調光システム。
  23. 　前記ブリーダ抵抗にスイッチング素子を介して接続される制御抵抗と、
    　前記制御抵抗および前記ブリッジ形全波整流回路に接続されるモニタ抵抗とを備え、
    　前記ブリーダ制御部は、前記モニタ抵抗に流れる電流値に応じて前記スイッチング素子をオン・オフ制御することを特徴とする請求項２１または請求項２２のいずれかに記載のＬＥＤ調光システム。
  24. 　前記ブリーダ抵抗に流れる電流は、２０～５０ｍＡとなるように制御されることを特徴とする請求項２１～２３のいずれか１項に記載のＬＥＤ調光システム。
  25. 　前記トライアック調光器を用いた位相調光を行う第１の調光モードと、パルス幅変調調光を行う第２の調光モードと、可変抵抗を用いたリニア調光を行う第３の調光モードとを有し、
    　前記各調光モードを切り換える切換手段を備えることを特徴とする請求項２１～２４のいずれか１項に記載のＬＥＤ調光システム。
  26. 　請求項２１～２５のいずれか１項に記載のＬＥＤ調光システムを備えることを特徴とするＬＥＤ照明機器。
  27. 　電球型ＬＥＤ照明機器またはシーリングライト型ＬＥＤ照明機器として構成されることを特徴とする請求項２６に記載のＬＥＤ照明機器。
PCT/JP2012/055542 2011-03-07 2012-03-05 スイッチング電流制御回路、ｌｅｄ調光システムおよびｌｅｄ照明機器 Ceased WO2012121205A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2013503534A JP5947786B2 (ja) 2011-03-07 2012-03-05 スイッチング電流制御回路、ｌｅｄ調光システムおよびｌｅｄ照明機器
US14/003,184 US9374083B2 (en) 2011-03-07 2012-03-05 Switching current control circuit, LED dimmer system, and LED illumination device

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2011-049357 2011-03-07
JP2011049357 2011-03-07
JP2011049354 2011-03-07
JP2011-049354 2011-03-07

Publications (1)

Publication Number Publication Date
WO2012121205A1 true WO2012121205A1 (ja) 2012-09-13

Family

ID=46798166

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2012/055542 Ceased WO2012121205A1 (ja) 2011-03-07 2012-03-05 スイッチング電流制御回路、ｌｅｄ調光システムおよびｌｅｄ照明機器

Country Status (3)

Country Link
US (1) US9374083B2 (ja)
JP (1) JP5947786B2 (ja)
WO (1) WO2012121205A1 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014056793A (ja) * 2012-09-14 2014-03-27 Rohm Co Ltd 負荷駆動装置及びこれを用いたｌｅｄ照明機器
CN103997191A (zh) * 2013-11-30 2014-08-20 成都岷创科技有限公司 开关电源功率管过载检测电路
JP2015064941A (ja) * 2013-09-24 2015-04-09 株式会社アイ・ライティング・システム 調光用点灯装置
CN105122942A (zh) * 2013-04-03 2015-12-02 皇家飞利浦有限公司 调光器以及带有调光模式的led驱动器
JP2016059218A (ja) * 2014-09-11 2016-04-21 矢崎総業株式会社 スイッチング電源
JP2016082702A (ja) * 2014-10-16 2016-05-16 ローム株式会社 スイッチング電源回路
US11515788B2 (en) * 2018-03-22 2022-11-29 Rohm Co., Ltd. Switching control circuit

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9692316B1 (en) * 2013-07-18 2017-06-27 Marvell International Ltd. Bleeder method using switch node coupling capacitor for TRIAC dimming of solid state lighting
US9491814B1 (en) * 2013-10-14 2016-11-08 Buddy Stefanoff Systems, devices, and methods for infinite dimming of semiconductor lights
KR101635549B1 (ko) * 2014-03-18 2016-07-04 주식회사 르코어테크놀러지 Led 구동 집적회로 및 그 구동 방법
US9402293B2 (en) * 2014-04-24 2016-07-26 Power Integrations, Inc. Multi-bleeder mode control for improved LED driver performance
WO2016084051A1 (en) * 2014-11-29 2016-06-02 Xsi Semiconductors Pvt Ltd A system and method for active power factor correction and current regulation in led circuit
US10349482B2 (en) 2014-11-29 2019-07-09 Globalfoundries Inc. System and method to regulate primary side current using an event driven architecture in LED circuit
KR102453820B1 (ko) * 2015-08-21 2022-10-17 서울반도체 주식회사 발광소자 구동회로 및 조명장치
JP6512079B2 (ja) * 2015-11-26 2019-05-15 株式会社デンソー 負荷駆動回路
CN107426875A (zh) * 2017-08-25 2017-12-01 赛尔富电子有限公司 一种恒压led灯具组的幅值调光电源
WO2019148163A1 (en) * 2018-01-29 2019-08-01 Once Innovations, Inc. Dimmer
CN108601135A (zh) * 2018-03-02 2018-09-28 长沙凯上电子科技有限公司 一种智能电源控制电路及其控制方法
US10405392B1 (en) * 2018-04-16 2019-09-03 Dialog Semiconductor Inc. Dimmer multi-fire to increase direct AC LED device efficiency
TWI685183B (zh) 2018-07-04 2020-02-11 群光電能科技股份有限公司 混模式升壓型功因校正轉換器
JP7189804B2 (ja) * 2019-02-26 2022-12-14 ローム株式会社 発光素子駆動装置、発光素子駆動システム及び発光システム
CN111942271B (zh) * 2019-05-14 2022-12-20 嘉兴海拉灯具有限公司 一种用于车灯的安全电路及其控制方法
EP3829043A1 (en) 2019-11-26 2021-06-02 OSRAM GmbH Electronic converter, corresponding lighting system and method of operating an electronic converter
WO2021134653A1 (zh) * 2019-12-31 2021-07-08 宗仁科技(平潭)有限公司 电力载波信号识别电路、方法和集成电路芯片
CN113054628B (zh) * 2021-03-23 2023-06-02 厦门立林科技有限公司 一种mos管过流保护系统

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001008443A (ja) * 1999-06-22 2001-01-12 Tdk Corp 電流駆動回路
JP2007194478A (ja) * 2006-01-20 2007-08-02 Matsushita Electric Ind Co Ltd 発光ダイオード駆動装置
JP2010110190A (ja) * 2008-10-31 2010-05-13 Sharp Corp スイッチング制御回路及びこれを用いたスイッチング電源装置
JP2011040673A (ja) * 2009-08-18 2011-02-24 Sanken Electric Co Ltd Ｌｅｄ駆動回路

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7902769B2 (en) * 2006-01-20 2011-03-08 Exclara, Inc. Current regulator for modulating brightness levels of solid state lighting

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001008443A (ja) * 1999-06-22 2001-01-12 Tdk Corp 電流駆動回路
JP2007194478A (ja) * 2006-01-20 2007-08-02 Matsushita Electric Ind Co Ltd 発光ダイオード駆動装置
JP2010110190A (ja) * 2008-10-31 2010-05-13 Sharp Corp スイッチング制御回路及びこれを用いたスイッチング電源装置
JP2011040673A (ja) * 2009-08-18 2011-02-24 Sanken Electric Co Ltd Ｌｅｄ駆動回路

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014056793A (ja) * 2012-09-14 2014-03-27 Rohm Co Ltd 負荷駆動装置及びこれを用いたｌｅｄ照明機器
CN105122942A (zh) * 2013-04-03 2015-12-02 皇家飞利浦有限公司 调光器以及带有调光模式的led驱动器
CN105122942B (zh) * 2013-04-03 2017-05-03 飞利浦照明控股有限公司 调光器以及带有调光模式的led驱动器
JP2015064941A (ja) * 2013-09-24 2015-04-09 株式会社アイ・ライティング・システム 調光用点灯装置
CN103997191A (zh) * 2013-11-30 2014-08-20 成都岷创科技有限公司 开关电源功率管过载检测电路
JP2016059218A (ja) * 2014-09-11 2016-04-21 矢崎総業株式会社 スイッチング電源
JP2016082702A (ja) * 2014-10-16 2016-05-16 ローム株式会社 スイッチング電源回路
US11515788B2 (en) * 2018-03-22 2022-11-29 Rohm Co., Ltd. Switching control circuit

Also Published As

Publication number Publication date
JP5947786B2 (ja) 2016-07-06
JPWO2012121205A1 (ja) 2014-07-17
US20130342122A1 (en) 2013-12-26
US9374083B2 (en) 2016-06-21

Similar Documents

Publication Publication Date Title
JP5947786B2 (ja) スイッチング電流制御回路、ｌｅｄ調光システムおよびｌｅｄ照明機器
JP5576819B2 (ja) 点灯装置及び照明器具
US8183797B2 (en) 90-260Vac dimmable MR16 LED lamp
CN101637064B (zh) 功率因数校正控制数据由相位调制信号确定的照明系统
TWI420960B (zh) Ｌｅｄ驅動電路、調光裝置、ｌｅｄ照明器具、ｌｅｄ照明裝置、及ｌｅｄ照明系統
US8680775B2 (en) Lighting driver circuit and light fixture
TWI533746B (zh) 調光控制器、光源驅動電路及調光控制方法
US8698409B2 (en) Lighting device and lighting fixture using the same
TWI420958B (zh) 光源驅動電路、光源驅動方法、以及光源調光控制器
TWI436689B (zh) 發光裝置及其控制方法
US20110181199A1 (en) Controllers, systems and methods for controlling dimming of light sources
US9402286B2 (en) Circuits and methods for driving a light source
CN102685975A (zh) 控制光源调光的控制器、方法及驱动系统
JP2011065980A (ja) 光源を駆動するためのシステム及び方法
US8922130B2 (en) Solid-state light-emitting element drive device, lighting system and lighting fixture
CN101516151A (zh) Led驱动电路及使用它的led照明设备
JP2012199002A (ja) 固体発光素子点灯装置及びそれを用いた照明器具
TWI509963B (zh) 不具電流感測之恆定電流控制器及用於控制電源供應器之電流的方法
JP2013069448A (ja) 点灯装置およびそれを備えた照明器具
JP6827199B2 (ja) 調光制御装置、照明器具、及び、制御方法
GB2513478A (en) Circuits and methods for driving light sources
JP2014102950A (ja) 固体発光素子駆動装置及び照明装置、照明器具
JP2017107777A (ja) 点灯装置及びそれを備えた照明器具
JP2014232599A (ja) 点灯装置
CN204795733U (zh) 发光二极管灯

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12755037

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2013503534

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 14003184

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 12755037

Country of ref document: EP

Kind code of ref document: A1