WO2012109983A1 - 一种印刷电路板、安全数码卡和制造印刷电路板的方法 - Google Patents

一种印刷电路板、安全数码卡和制造印刷电路板的方法 Download PDF

Info

Publication number
WO2012109983A1
WO2012109983A1 PCT/CN2012/071133 CN2012071133W WO2012109983A1 WO 2012109983 A1 WO2012109983 A1 WO 2012109983A1 CN 2012071133 W CN2012071133 W CN 2012071133W WO 2012109983 A1 WO2012109983 A1 WO 2012109983A1
Authority
WO
WIPO (PCT)
Prior art keywords
radio frequency
disposed
pcb
line
circuit
Prior art date
Application number
PCT/CN2012/071133
Other languages
English (en)
French (fr)
Inventor
张玉辉
赵龙
李春澍
Original Assignee
华为终端有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 华为终端有限公司 filed Critical 华为终端有限公司
Publication of WO2012109983A1 publication Critical patent/WO2012109983A1/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H05K3/4605—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated made from inorganic insulating material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0154—Polyimide
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10098—Components for radio transmission, e.g. radio frequency identification [RFID] tag, printed or non-printed antennas

Definitions

  • a printed circuit board, a secure digital card, and a method of manufacturing a printed circuit board are disclosed.
  • the present application claims priority to Chinese Patent Application No. 201110037500.9, filed on Feb. 14, 2011, which is hereby incorporated by reference. in.
  • the present invention relates to the field of electronic technology, and more particularly to a Secure Digital Card (SDC) printed circuit board, a secure digital card, and a method of manufacturing a printed circuit board.
  • SDC Secure Digital Card
  • SD card Secure digital card
  • PCB internal printed circuit board
  • 3G mobile communications module for example module Ml, of a size of about 33mm 50mm, PCB usually FR4 material, 6, or 8-storey layer HDI (High Density Interconnection, HDI) laminate , thickness is 0.8 ⁇ lmm.
  • HDI High Density Interconnection
  • One embodiment of the present invention provides a printed circuit board (PCB) for an SD card to realize integration of a small-sized cellular network communication module and an SD card, which is convenient to carry.
  • PCB printed circuit board
  • the circuit board comprises: a safety digital input and output (SDIO) terminal located at the PCB end, an antenna disposed at the other end away from the SDIO terminal, and a radio frequency circuit disposed in an area adjacent to the antenna, not in the antenna Adjacent areas are provided with storage modules.
  • SDIO safety digital input and output
  • Another embodiment of the present invention provides a secure digital card comprising the PCB described above.
  • Yet another embodiment of the present invention provides a method of manufacturing an SD card sized PCB, comprising: arranging an SDIO terminal at one end of the PCB;
  • a radio frequency circuit is disposed in an area adjacent to the antenna.
  • the PCB, the SD card and the method provided by the embodiment of the present invention enable the small-sized cellular network wireless communication module to realize integration with the SD card, are convenient to carry, and create a new terminal form, so that any SD card can be inserted. Devices can be networked anytime, anywhere, making information transfer more convenient.
  • FIG. 1 is a cross-sectional view of an SD card disclosed in an embodiment of the present invention.
  • FIG. 2 is a schematic layout view of a PCB disclosed in an embodiment of the present invention.
  • 3A is a schematic view showing the layout of a first outer layer of a PCB in an example of the present invention
  • 3B is a schematic view showing the layout of the second outer layer of the PCB in an example of the present invention.
  • FIG. 4A is a layout view of a first outer layer of a PCB in another example of the present invention
  • FIG. 4B is a layout view of a second outer layer of a PCB in another example of the present invention
  • FIG. 5 is a cascading example of a specific layout of the present invention.
  • Figure 6 is a schematic view of hollowing out under the RF line
  • Figure 7 is a flow chart of an embodiment of a PCB design method of the present invention. detailed description
  • an embodiment of the present invention discloses a printed circuit board (PCB) of an SD card, including a Secure Digital Input & Output (SDIO) terminal 1 at the PCB end.
  • An antenna 2 is disposed at the other end remote from the SDIO terminal 1, and a radio frequency circuit 3 is disposed in a region adjacent to the antenna 2.
  • the height of the PCB is preferably 0.3 ⁇ 1mm.
  • the storage module 4 is disposed in an area not adjacent to the antenna.
  • the storage module may be disposed in an area adjacent to the SDIO terminal 1 or The area on the back of the SDIO terminal 1.
  • the antenna 2 and the SDIO terminal 1 may be disposed on the same outer layer of the PCB, or may be respectively disposed on the two outer layers of the PCB.
  • Antenna 2 can be Print the antenna.
  • the wireless communication processing module 5 can also be disposed on the PCB for processing the wireless signal, and the wireless communication processing module can be a cellular network baseband processor (such as a 2G baseband processor, a 3G baseband processor), a wireless local area network card chip, etc. .
  • the wireless communication processing module 5 can be disposed in an area adjacent to the radio frequency circuit 3.
  • the radio frequency circuit 3 includes a radio frequency transmitting circuit and a radio frequency receiving circuit.
  • the radio frequency transmitting circuit generally includes a radio frequency power amplifier
  • the radio frequency receiving circuit generally includes a duplexer and a matching network.
  • the storage module 4 and the wireless communication processing module 5 are respectively coupled to the SDIO terminal 1, the RF circuit 3 is coupled to the antenna 2, and the wireless communication processing module 5 and the RF circuit 3 are coupled.
  • the substrate is preferably made of a material having a high glass transition temperature, a low dielectric constant, and a low thermal expansion rate, such as bismaleimide- Bishaleimide-triazine (BT) resin, PTFE (PTEE, commonly known as teflon; Dk2.1 ⁇ 2.6), polyimide (PI), polyphenylene ether (PPE or PPO), cyanate resin (CE), etc.
  • BT bismaleimide- Bishaleimide-triazine
  • PTEE PTFE
  • teflon Dk2.1 ⁇ 2.6
  • PI polyimide
  • PPE or PPO polyphenylene ether
  • CE cyanate resin
  • the PCB can be designed in 4, 5, 6, 7, 8, 9 or 10 layers and can be designed with 1st to 3rd order HDI designs or any layer interconnect technology. Since the PCB area is small, the opening on the hole is preferably a laser hole, and the aperture is less than or equal to 0.15 mm. Of course, if the mechanical hole can meet the size requirement, it can also be used. A small opening can increase the wiring area of the PCB and help to arrange more wires on a limited area.
  • the antenna In order to ensure the wireless performance of the cellular network connection, the antenna needs to occupy a certain width.
  • the length of the antenna is equal to the width of the SD card, and the width of the antenna is 3-7 mm.
  • 3A and 3B are a specific layout example of the PCB.
  • an antenna 2 in the first outer layer of the PCB, an antenna 2, a radio frequency transmitting circuit 31, a radio frequency receiving circuit 32, a crystal oscillator circuit 6, a memory module 4, and a subscriber identity module (SIM) 7 are disposed.
  • SIM subscriber identity module
  • a digital radio frequency integrated chip 51 wherein the antenna 2 is disposed at one end of the PCB, the radio frequency transmitting circuit 31 and the radio frequency receiving circuit 32 are disposed in an area adjacent to the antenna, and the storage module 4 is disposed in an area not adjacent to the antenna 2, The other end of the PCB is disposed away from the antenna 2 in FIG. 3A.
  • the digital radio frequency integrated chip 51 is disposed in an area adjacent to the radio frequency transmitting circuit 31 and the radio frequency receiving circuit 32.
  • the SIM module 7 is disposed in an area adjacent to the memory module 4, and the crystal circuit 6 is disposed in an area adjacent to the antenna 2.
  • FIG. 3B is a schematic view showing the layout of the second outer layer of the PCB of this example.
  • a universal serial bus (USB) conversion circuit 8 and a filter circuit 9 are provided in the middle portion of the PCB.
  • USB conversion circuit 8 is to convert the USB signal outputted by the digital RF integrated chip 51 into an SDIO signal, because many current digital RF integrated chips do not support direct output of the SDIO signal.
  • the wireless communication processing module 5 integrates a USB conversion circuit or supports direct output of the SDIO signal, it is not necessary to provide a separate USB conversion circuit.
  • the function of the filter circuit 9 is to filter the RF signal output from the digital RF integrated chip 51.
  • the antenna area referred to herein refers to the projection area of the antenna 2 on the second outer layer.
  • the antenna 2 and the SDIO terminal 1 are provided on different outer layers of the PCB, and as described above, they may be disposed on the same outer layer.
  • the digital radio frequency integrated chip 51 in this example is a specific implementation manner of the foregoing wireless communication processing module 5, and is a chip integrated with a baseband processor, a radio frequency transceiver (Radio Frequency Transceiver) module, and a power management module, such as As known to those skilled in the art, the role of the radio frequency transceiver is to modulate the baseband signal onto the radio frequency signal and demodulate the radio frequency signal to obtain a baseband signal. Since the chip integrates more functions and the device distribution of the filter is relatively concentrated, in this example, a filter circuit is arranged in which a region is arranged for filtering, and the position of the filter circuit is preferably on the back of the digital RF integrated chip. Therefore, the filter circuit is close to the digital RF integrated chip, and the interference and loss are relatively small.
  • the positions of the memory module 4, the SIM module 7, and the crystal oscillator circuit 6 can be adjusted according to the actual condition of the layout board.
  • the RF circuit 3 is disposed adjacent to the antenna.
  • the area and storage module 4 may be disposed in a layout principle of an area not adjacent to the antenna 2.
  • the SIM module 7 and the memory module 4 can be swapped, the SIM module 7 and the crystal oscillator circuit 6 can be swapped, the SIM module and/or the crystal oscillator circuit can be placed in other blank areas on the PCB, and the like.
  • the first outer layer of the PCB is provided with an antenna 2, a memory module 4, a radio frequency transmitting circuit 31, and a baseband processor 52.
  • the antenna 2 is disposed at one end of the PCB
  • the storage module 4 is disposed at the other end away from the antenna 2
  • the radio frequency transmitting circuit 31 is disposed in an area adjacent to the antenna
  • the baseband processor 52 is located adjacent to the radio frequency transmitting circuit 31 and the antenna 2. region.
  • the PCB may further include a SIM module and a USB conversion circuit 8, as shown in FIG. 4A.
  • the SIM module 7 is disposed in an area adjacent to the RF transmission circuit 31, and the USB conversion circuit 8 is located on the PCB.
  • FIG. 4B is a schematic view showing the layout of the second outer layer of the PCB.
  • an SDIO terminal 1 a radio frequency transceiver 10, a radio frequency receiving circuit 32, and a power management circuit 11 are disposed on the second outer layer, wherein the radio frequency receiving circuit 32 is disposed adjacent to the antenna region.
  • the SDIO terminal 1 is disposed on the PCB away from the other end of the antenna area, the RF transceiver 10 is disposed between the SDIO terminal 1 and the RF receiving circuit 32, and the remaining area is provided with the power management circuit 11.
  • the baseband processor 52 in this example is another specific implementation of the wireless communication processing module 5.
  • the chip does not integrate the radio frequency transceiver module and the power management module. Therefore, in this example, a separate radio frequency transceiver is provided. 10 and power management circuit 11.
  • the RF transceiver is preferably placed on the back of the baseband processor. Since the baseband processor 52, the radio frequency transceiver 10, and the power management circuit 11 are not integrated, the devices that filter these circuits can be decentralized, so there is no need to specifically create an area for the filter circuit.
  • the positions of the memory module 4, the SIM module 7, and the crystal oscillator circuit 6 can be adjusted according to the actual condition of the layout board, as long as the antenna 2 and the SDIO terminal 1 are arranged to be separated from the two ends of the PCB, and the RF circuit 3 is disposed adjacent to the antenna 2.
  • the area and storage module 4 may be disposed in a layout principle of an area not adjacent to the antenna 2.
  • the SIM module 7 and the memory module 4 can be swapped, the SIM module 7 and the crystal oscillator circuit 6 can be swapped, the SIM module 7 and/or the crystal oscillator circuit 6 can be placed on other blank areas on the PCB, and the like.
  • the traces other than the RF line are arranged in the inner layer, and the inner layer is the main layer (the inner layer is the ground layer).
  • the formation is preferably an inner layer which is not adjacent to the outer layer, and of course, the inner layer adjacent to the outer layer is not excluded.
  • the role of the primary ground is to provide a reflow path for the signal, which can reduce crosstalk between signals.
  • the inner layer acts as the main ground, providing a complete large-area reflow ground, while the crosstalk between the signals with the main ground as the signal return path is relatively small.
  • the outer layer is not arranged with wires other than the radio frequency line.
  • a small number of lines other than the radio frequency line may be disposed on the outer layer, but the lines disposed outside the radio frequency line in the outer layer should be less than a line other than the radio frequency line of the inner layer, in one embodiment, disposed on the outer layer Lines other than the RF line are less than lines other than the RF line disposed in any of the inner layers (except the formation).
  • the signal lines are routed by function partition, that is, the signal lines are classified according to the function of the signal lines, and the same kinds of signal lines are arranged together.
  • the line that stores the data signal is arranged in one area
  • the line that walks the baseband signal is arranged in another area.
  • the signal lines are arranged in clusters by type, that is, the same kinds of lines are arranged in parallel (or substantially parallel) to form a cluster. Partition routing can effectively reduce crosstalk.
  • different types of signal lines may be separated by a ground line that is in communication with the main ground.
  • a signal line transmitting a certain signal is disposed in a projection area of a device that transceives the signal, for example, a signal line transmitting the stored signal is disposed in a projection area of the memory module, and a signal line transmitting the baseband signal is transmitted.
  • a signal line partially transmitting a certain signal may be arranged outside the projection area of the device transmitting and receiving the signal, but the signal line disposed outside the projection area should be less than the projection. Signal lines within the area.
  • the main power line goes to the inner layer and walks along the edge of the board.
  • the inner layer adjacent to the layer where the filter circuit or the power management circuit is located is the preferred layer of the power line trace.
  • the main power line can be arranged adjacent to the layer where the filter circuit is located.
  • the edge of the inner layer There is a wide ground wire or copper skin between the main power line and the edge of the board, or the ground can be well connected to the other layers at a certain distance along the length of the isolated ground.
  • the other power lines go to the inner layer, and the priority wiring layer is the inner layer adjacent to the layer where the filter circuit or the power management circuit is located. When routing, try to cross as little as possible with the trace of the other inner layer. If it is crossed, it should be as vertical as possible.
  • the RF line is arranged on the outer layer. Because the RF line is a high-frequency analog signal, it is easy to generate crosstalk with other signal lines. In addition, the inner layer wiring needs to be punched and connected to the outer device. For the RF line, the via hole will be carried. To distribute the capacitance, affecting the quality of the RF signal. Depending on the actual condition of the layout, the RF lines may also be arranged in the inner layer, but the RF lines disposed in the inner layer should be less than the RF lines disposed in the outer layer. In one embodiment, the RF lines disposed in the inner layer are less than Any RF line placed on the outer layer. When the RF line is arranged on the outer layer, it can be made into a microstrip line, and the RF line can be formed into a strip line when it is arranged in the inner layer.
  • vias such as blind vias, via holes, buried vias, and the like can be disposed on the PCB.
  • the vias can be fully The part is placed under the pad.
  • vias may also be provided outside the pads. In one embodiment, the vias outside the pads should be smaller than the vias under the pads.
  • the final impedance control target value is generally proposed at the time of design, and the specific adjustment is made by the manufacturer according to the respective production process level to reach the final impedance control target value.
  • the consistency (or continuity) of the impedance control of the RF signal line is prioritized over the final impedance control target value.
  • an embodiment of the present invention by controlling the line width / storey medium D k value / a copper thickness is controlled indirectly consistency / final target impedance value.
  • the layer height the greater the impedance, the smaller the line width, and the greater the impedance, so increasing the impedance requires increasing the layer height or decreasing the line width.
  • the layer height of a single layer may be difficult to meet the needs of the RF line impedance design.
  • the line width needs to be reduced, but the line width cannot be too small, because the line is too thin.
  • the process is difficult to implement, and the loss is large, and the tolerance control is also difficult.
  • the hollowing down of the RF line can be performed, that is, the RF line is on at least one adjacent layer.
  • the conductor is not laid in the projection area, so that the impedance of the RF line is referenced to the lower layer, which is equivalent to increasing the layer height, so that the impedance control target can be achieved without avoiding the line being thinned.
  • the outer device layout is shown in Figures 3A and 3B.
  • the PCB in this example is a 6-layer board having a thickness of 0.39 mm, wherein the first and sixth layers are outer layers, and the second to fifth layers are inner layers.
  • the fourth layer is used as the ground layer, that is, a large area of metal is laid on the fourth layer.
  • the second and third layers are arranged to store signal lines and baseband signal lines, and the fifth layer is arranged with baseband signal lines and power lines.
  • the thickness of each layer is as follows: Plate thickness: 0.39mm Tolerance is +/- 0.04mm
  • Prepreg (BT Tree Moon) Prepreg 43 ⁇ Copper (COPPER) third circuit layer (third layer LAYER3) 18 ⁇
  • the RF lines are mainly arranged on the first layer, and a small number of RF lines are laid on the second and fifth layers, but the number is less than the number of layers laid on the first layer.
  • the corresponding area on the adjacent layer below the RF line is hollowed out, for example, the corresponding area of the second layer below the RF line on the first layer is hollowed out.
  • the projection area of the RF line should be hollowed out.
  • the entire area including the projection area will be hollowed out.
  • FIG. 1 Another embodiment of the present invention discloses an SD card having a wireless communication function, including the PCB disclosed in the foregoing embodiments.
  • Still another embodiment of the present invention discloses a method of manufacturing a PCB of an SD card, as shown in FIG. 7, comprising the following steps:
  • the SDIO terminal is disposed at one end of the PCB;
  • the above method further includes:
  • the above method further includes:
  • the wireless communication processing module is disposed in an area adjacent to the radio frequency circuit, and the wireless communication processing module is configured to process the wireless signal.
  • the above method further includes:
  • the method further includes:

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Transceivers (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明提供一种印刷电路板（PCB），以实现小尺寸的蜂窝网络通信模块，方便携带。该电路板包括：位于该PCB—端的安全数码输入输出（SDIO）端子，在远离所述SDIO端子的另一端设置有天线，在与所述天线相邻的区域设置有射频电路，在不与天线相邻的区域设置有存储模块。本发明还提供一种安全数码卡，其包括上述的PCB。本发明还提供一种制造SD卡尺寸的PCB的方法，包括：将SDIO端子布置在该PCB的一端；将天线布置在远离SDIO端子的另一端；将射频电路设置在与所述天线相邻的区域。

Description

一种印刷电路板、 安全数码卡和制造印刷电路板的方法 本申请要求 2011 年 2 月 14 日递交中国专利局、 申请号为 201110037500.9 的中国专利申请的优先权， 其全文通过引用结合在本申请 中。
技术领域
本发明涉及电子技术领域， 尤其是一种安全数码卡 （Secure Digital Card, SD卡） 印刷电路板、 安全数码卡和制造印刷电路板的方法。 背景技术
安全数码卡 （SD卡）是一种十分普及的存储卡， 因其体积小巧、 传输 速度较快、 成本较为低廉， 而成为现在各种电子设备（如数码相机、 平板 电脑、 笔记本电脑）通用的扩展存储卡。 根据现有的 SD卡规范， SD卡的尺 寸为 24mm X 32mm X 2. lmm, 其内部的印刷电路板 ( Printed Circuit Board, PCB )较为简单， 通常层叠如下表：
Figure imgf000003_0001
现有的第三代（3rd Generation, 3G )移动通信模块， 例如 Ml模块， 尺 寸大约为 33mm 50mm, PCB通常采用 FR4材质， 6层或 8层高密度互连（ High Density Interconnection, HDI )层叠, 厚度为 0.8〜lmm。
发明人在实现本发明的过程中发现： 现有的 3G通信模块尺寸过大， 携 带不便， 难以实现和 SD卡的集成。
发明内容
本发明的一个实施例提供一种 SD卡的印刷电路板 ( PCB ) , 以实现小 尺寸的蜂窝网络通信模块和 SD卡集成， 方便携带。
该电路板包括： 位于该 PCB—端的安全数码输入输出 （SDIO) 端子， 在远离所述 SDIO端子的另一端设置有天线 ,在与所述天线相邻的区域设置 有射频电路， 在不与天线相邻的区域设置有存储模块。
本发明的另一个实施例提供一种安全数码卡， 其包括上述的 PCB。 本发明的又一个实施例提供一种制造 SD卡尺寸的 PCB的方法， 包括： 将 SDIO端子布置在该 PCB的一端；
将天线布置在远离 SDIO端子的另一端；
将射频电路设置在与所述天线相邻的区域。
上述本发明实施例提供的 PCB、 SD卡和方法， 使得小尺寸的蜂窝网络 无线通信模块可以实现和 SD卡的集成，方便携带，且创造了新的终端形态， 使得任何能够接插 SD卡的设备可以随时随地联网 , 使信息的传输更为方 便。 附图说明
图 1是本发明实施例公开的 SD卡的剖视图；
图 2是本发明一个实施例公开的 PCB的布局示意图；
图 3A是本发明一个实例中 PCB的第一外层的布局示意图；
图 3B是本发明一个实例中 PCB的第二外层的布局示意图；
图 4A是本发明另一个实例中 PCB的第一外层的布局示意图； 图 4B是本发明另一个实例中 PCB的第二外层的布局示意图； 图 5是本发明一个具体布板实例的层叠示意图；
图 6是射频线下方挖空的示意图；
图 7是本发明 PCB设计方法的实施例的流程图。 具体实施方式
以下结合附图对本发明的具体实施方式进行说明。
如图 1和图 2所示，本发明的一个实施例公开一种 SD卡的印刷电路板 ( PCB ), 包括位于该 PCB—端的安全数码输入输出 （ Secure Digital Input & Output, SDIO )端子 1 , 在远离 SDIO端子 1的另一端设置有天线 2 , 在与 天线 2相邻的区域设置有射频电路 3。 为了保证 SD卡尺寸的要求， 扣除芯 片和塑封的高度， 该 PCB的高度以 0.3〜lmm为宜， 当然， 如果芯片和塑封 够薄， 在符合 SD卡厚度要求的前提下， 该 PCB的厚度可以更大一些。 在一 个实施例中， 在不与天线相邻的区域设置有存储模块 4 , 为避免存储模块 4 对天线 2和射频电路 3的干扰，可以将存储模块设置在与 SDIO端子 1相邻 的区域或 SDIO端子 1背面的区域。 天线 2和 SDIO端子 1 可以设置在该 PCB的同一外层， 也可以分别设置在该 PCB的两个外层上。 天线 2可以为 印制天线。 该 PCB上还可以设置无线通信处理模块 5, 用于对无线信号进 行处理，无线通信处理模块可以为蜂窝网络基带处理器（如 2G基带处理器、 3G基带处理器）、 无线局域网的网卡芯片等。 无线通信处理模块 5可以设 置在与射频电路 3相邻的区域。 射频电路 3 包括射频发射电路和射频接收 电路， 射频发射电路一般包括射频功率放大器， 射频接收电路一般包括双 工器和匹配网络。
其中， 存储模块 4和无线通信处理模块 5分别与 SDIO端子 1相耦合， 射频电路 3与天线 2相耦合， 无线通信处理模块 5和射频电路 3相耦合。
由于上述 PCB尺寸很小， 非常薄， 为保证足够的强度以及满足塑封的 需要， 其基材优选采用高玻璃化温度、 低介电常数、 低热膨胀率的材料， 例如双马来酰亚胺-三漆（ Bismaleimide-triazine, BT )树脂、 聚四氟乙婦 (PTEE,俗称 teflon; Dk2.1 ~ 2.6)、 聚酰亚胺 (PI)、 聚苯醚 (PPE或 PPO)、 氰酸酯树脂（CE)等。
该 PCB可以采用 4、 5、 6、 7、 8、 9或 10层板设计， 并可采用 1阶到 3阶 HDI设计或者任意层互连技术设计。 由于该 PCB面积很小， 其上的开 孔优选采用激光孔， 孔径小于或等于 0.15mm, 当然， 如果机械孔能够满足 尺寸上的需要， 亦可采用。 开孔小可以提高 PCB的布线面积， 有助于在有 限的面积上布置更多的线。
为了保证蜂窝网络连接的无线性能， 天线需占据一定的宽度， 在一个 实施例当中， 天线的长度等于 SD卡的宽度， 天线的宽度为 3-7mm。
图 3A和图 3B是该 PCB的一个具体的布局实例。 如图 3A所示， 在该 PCB的第一外层， 设置有天线 2、 射频发射电路 31、 射频接收电路 32、 晶 振电路 6、存储模块 4、用户识别模块（ Subscriber Identity Module, SIM ) 7, 数字射频集成芯片 51 ,其中天线 2设置在该 PCB的一端，射频发射电路 31 和射频接收电路 32设置在与天线相邻的区域， 存储模块 4则设置在与天线 2不相邻的区域，在图 3A中设置在该 PCB上远离天线 2的另一端。数字射 频集成芯片 51设置在与射频发射电路 31和射频接收电路 32相邻的区域。 在本例中， SIM模块 7设置在与存储模块 4相邻的区域， 而晶振电路 6设 置在与天线 2相邻的区域。
图 3B是本例 PCB的第二外层的布局示意图。 在该第二外层， 远离天 线区域的一端设有 SDIO 端子 1 , 在 PCB 的中间部分设有通用串行总线 ( Universal Serial Bus, USB )转换电路 8和滤波电路 9。 这里 USB转换电 路 8的作用是将数字射频集成芯片 51输出的 USB信号转换为 SDIO信号， 因为当前许多型号的数字射频集成芯片都不支持直接输出 SDIO信号。 当 然， 如果无线通信处理模块 5 集成了 USB 转换电路， 或者支持直接输出 SDIO信号， 则没有必要设置单独的 USB转换电路。 滤波电路 9的作用是 为数字射频集成芯片 51输出的射频信号进行滤波。 这里说的天线区域是指 天线 2在第二外层上的投影区域。 本例中天线 2和 SDIO端子 1设在 PCB 的不同外层上， 如前所述， 它们也可设置在同一外层上。
本例中的数字射频集成芯片 51即是前述的无线通信处理模块 5的一种 具体实施方式， 是一块集成了基带处理器、 射频收发器（Radio Frequency Transceiver )模块和电源管理模块的芯片， 如本领域技术人员所知， 射频收 发器的作用是将基带信号调制到射频信号上， 以及将射频信号解调得到基 带信号。 由于该芯片集成了较多的功能， 为其滤波的器件分布相对集中， 所以在本例中单辟了一块区域布置为其滤波的滤波电路， 该滤波电路的位 置优选在数字射频集成芯片的背面， 这样滤波电路离数字射频集成芯片近， 干扰和损耗都比较小。
本例中存储模块 4、 SIM模块 7、 晶振电路 6的位置可以根据布板的实 际情况进行调整， 只要遵循天线 2和 SDIO端子 1分设 PCB的两端、 射频 电路 3设置在与天线相邻的区域、 存储模块 4设置在不与天线 2相邻的区 域的布局原则即可。 例如， 可以将 SIM模块 7和存储模块 4位置调换， 将 SIM模块 7和晶振电路 6位置调换，将 SIM模块和 /或晶振电路设置在 PCB 上其他空白区域， 等等。
图 4A和图 4B是该 PCB的另一种布局方案。 如图 4A所示， 该 PCB 的第一外层设置有天线 2、存储模块 4、射频发射电路 31和基带处理器 52。 天线 2设置在该 PCB的一端， 存储模块 4设置在远离天线 2的另一端， 射 频发射电路 31设置在与天线相邻的区域， 基带处理器 52位于和射频发射 电路 31 以及天线 2相邻的区域。 此外， 该 PCB还可以包括 SIM模块 Ί和 USB转换电路 8 , 如图 4A所示， 在本例中， SIM模块 7设置在与射频发射 电路 31相邻的区域， USB转换电路 8位于该 PCB的一角， 远离天线。 图 4B是该 PCB的第二外层的布局示意图。 如图所示， 在第二外层上 设置有 SDIO端子 1、 射频收发器（ Radio Frequency Transceiver ) 10、 射频 接收电路 32和电源管理电路 11 , 其中射频接收电路 32设置在与天线区域 相邻的区域， SDIO端子 1设置在该 PCB上远离天线区域的另一端， 射频 收发器 10设置在 SDIO端子 1和射频接收电路 32之间，其余区域设置电源 管理电路 11。
本例中的基带处理器 52是所述无线通信处理模块 5的另一种具体实施 方式， 该芯片并未集成射频收发器模块和电源管理模块， 故而在本例中设 置了单独的射频收发器 10和电源管理电路 11。为了避免引出过长的射频线 (过长的射频线损耗较大， 且更易受到干扰）， 射频收发器优选设置在基带 处理器的背面。 由于基带处理器 52、 射频收发器 10、 电源管理电路 11没 有集成在一起， 为这些电路滤波的器件可以分散设置， 因此没有必要专门 为滤波电路辟出一块区域。
本例中存储模块 4、 SIM模块 7、 晶振电路 6的位置可以根据布板的实 际情况进行调整， 只要遵循天线 2和 SDIO端子 1分设 PCB的两端、 射频 电路 3设置在与天线 2相邻的区域、 存储模块 4设置在不与天线 2相邻的 区域的布局原则即可。 例如， 可以将 SIM模块 7和存储模块 4位置调换， 将 SIM模块 7和晶振电路 6位置调换， 将 SIM模块 7和 /或晶振电路 6设 置在 PCB上其他空白区域， 等等。
以下实施例介绍该 PCB的一种布线方案：
将除射频线以外的走线布置在内层， 以一个内层为主地（该内层即为 地层）。 当该 PCB的层数大于 4时， 该地层优选为不与外层相邻的内层， 当 然， 也不排除以与外层相邻的内层为主地。 主地的作用是为信号提供回流 路径， 可以减少信号间的串扰。 内层作为主地， 能提供完整的大面积回流 地， 而以主地作为信号回流路径的信号之间的串扰比较小。 除了单独设置 地层之外， 还可以在其他电路层上铺地， 特别是可以在外层上铺地， 这些 其他电路层上的地通过过孔与地层相连。
外层不布置除射频线以外的线， 但是根据布板的实际情况， 也可以在 外层布置少量的除射频线以外的线， 但是布置在外层的除射频线以外的线， 应少于布置在内层的除射频线以外的线， 在一个实施例中， 布置在外层的 除射频线以外的线少于布置在任何一个内层 （地层除外） 的除射频线以外 的线。
信号线实行按功能分区布线， 也就是说， 按照信号线的功能对信号线 进行分类， 相同种类的信号线布置在一起。 例如， 将走存储数据信号的线 布置在一个区域， 而将走基带信号的线布置在另一个区域。 或者， 将信号 线按种类分簇布置， 即把相同种类的线平行（或大致平行）地布置在一起， 形成一簇。 分区布线可以有效减少串扰。 为了更进一步的减小串扰， 可以 用地线将不同种类的信号线隔开， 所述地线与主地连通。
在一个实施例中， 将传输某种信号的信号线布置在收发该信号的器件 的投影区域内 , 例如将传输存储信号的信号线布置在存储模块的投影区域 内， 将传输基带信号的信号线布置在无线通信处理模块的投影区域内， 等 等。 当然， 根据布板的实际情况， 可以将部分传输某种信号的信号线布置 在收发该信号的器件的投影区域外， 但是布置在所述投影区域外的信号线 应少于布置在所述投影区域内的信号线。
主电源线走内层， 沿板边走， 与滤波电路或者电源管理电路所在层相 邻的内层为电源线走线优选层， 例如可以将主电源线布置在与滤波电路所 在层相邻的内层的板边。 主电源线与板边之间有宽地线或铜皮隔离， 或者 可以在该隔离地沿长度方向上每间隔一定距离就增加地孔和其它层的地良 好连通。 其它电源线走内层， 优先布线层为与滤波电路或者电源管理电路 所在层相邻的内层。 走线时与另一个内层的走线尽量少交叉， 若交叉也要 尽量垂直。
射频线布置在外层， 因为射频线上走的是高频模拟信号， 易与别的信 号线产生串扰， 此外在内层布线需要打孔和外层器件相连， 对于射频线来 说过孔会带来分布电容， 影响射频信号的质量。 根据布板的实际情况， 也 可以将射频线布置在内层， 但是布置在内层的射频线应少于布置在外层的 射频线， 在一个实施例中， 布置在内层的射频线少于任何一个外层上布置 的射频线。 射频线布置在外层时， 可以走成微带线， 射频线布置在内层时 可以走成带状线。
在该 PCB上可以设置盲孔、 通孔、 埋孔等各种过孔， 如前所述， 由于 该 PCB面积小， 优选使用激光孔。 为提高外层的面积利用率， 过孔可以全 部设置在焊盘下。 当然， 根据布板的实际情况， 也可以在焊盘之外设置过 孔， 在一个实施例中， 焊盘之外的过孔应少于焊盘下的过孔。
设置线宽和层高控制阻抗目标值。 目前 PCB的生产过程中， 一般是设 计时提出最终阻抗控制目标值， 具体由厂家按各自生产工艺水平进行调整 达到该最终阻抗控制目标值。 而对于本发明实施例提供的 PCB, 由于面积 小走线短， 射频信号线走线的阻抗控制的一致性（或称连续性）优先于最 终阻抗控制目标值。 基于这个原理， 本发明实施例中， 通过控制线宽 /层高 /介质 Dk值 /铜厚的一致性来间接控制最终阻抗目标值。 只要线宽 /层高 /介 质 Dk值 /铜厚达到设计参数， 则能保证最终阻抗控制目标值。 这个方法在 保证阻抗控制的同时， 也保证了不同 PCB厂家制造单板整板电气性能的一 致性， 这一点有利于电路参数调整， 便于各种电气指标裕量的保证， 也使 单板运行更加稳定可靠。
如本领域技术人员所知， 层高越大， 阻抗越大， 线宽越小， 阻抗越大， 因此要增大阻抗就需要增加层高或者减小线宽。 考虑到本发明实施例中的 PCB很薄， 单独一层的层高可能难以满足射频线阻抗设计的需要， 此时就 需要减小线宽， 但是线宽不能太小， 因为太细的线在工艺上实现困难， 同 时损耗大， 容差控制也比较困难， 为此， 如图 6 所示， 可以对射频线的下 方作挖空处理， 也就是在一条射频线在至少一个相邻层上的投影区域内不 铺设导体， 这样一来， 射频线的阻抗就参考更下面的一层， 相当于增大了 层高， 如此可以在避免把线做得艮细的情况下达到阻抗控制的目标。
如图 5 所示， 下面介绍一个具体的布板实例。 该实例中， 外层的器件 布局如图 3A和图 3B所示。 该实例中的 PCB为 6层板， 厚度为 0.39mm, 其中第一层和第六层为外层， 第二至五层为内层。 在本例中， 以第四层为 地层， 即在第四层铺设大面积的金属地。 第二层和第三层布置存储信号线 和基带信号线， 第五层布置基带信号线和电源线。 各层的厚度如下表： 板厚： 0.39mm 公差为 +/- 0.04mm
参考叠构：
材料 层名 最终厚度 铜 （COPPER ) 第一电路层（第一层 LAYER1 ) 20μηι
半固化片 （BT树月旨） 半固化片 43μηι
铜 （COPPER ) 第二电路层（第二层 LAYER2 ) 18μηι
半固化片 （BT树月旨） 半固化片 43μηι 铜 （COPPER ) 第三电路层（第三层 LAYER3 ) 18μηι
双面板芯材 ( LAMINATE ) 芯材层 67μηι
铜 （COPPER ) 第四电路层（第四层 LAYER4 ) 18μηι
半固化片 （BT树月旨） 半固化片 43μηι
铜 （COPPER ) 第五电路层（第五层 LAYER5 ) 18μηι
半固化片 （BT树月旨） 半固化片 43μηι
铜 （COPPER ) 第六电路层（第六层 LAYER6 ) 20μηι
射频线主要布置在第一层， 在第二层和第五层布有少量的射频线， 但 是其数量均少于布在第一层的数量。 射频线下方的相邻层上的相应区域挖 空， 例如， 第一层上的射频线下方的第二层相应区域挖空。 挖空时， 至少 要把射频线的投影区域挖空， 实际挖空时都是将把包括该投影区域的一块 区域整个挖空。
在该 PCB上设置有盲孔、 通孔、 埋孔等各种过孔， 全部为激光孔。 如图 1所示，本发明的另一实施例公开一种具有无线通信功能的 SD卡 , 包括有前述实施例所揭示的 PCB。
本发明的再一实施例公开一种制造 SD卡的 PCB的方法，如图 7所示， 包括以下步骤：
5701 , 将 SDIO端子布置在该 PCB的一端；
5702, 将天线布置在远离 SDIO端子的另一端；
5703 , 将射频电路设置在与所述天线相邻的区域。
在一个实施例中， 上述方法还包括：
5704, 将存储模块设置在不与天线相邻的区域。
在一个实施例中， 上述方法还包括：
5705 , 将无线通信处理模块设置在与所述射频电路相邻的区域， 所述 无线通信处理模块用于对无线信号进行处理。
在另一个实施例中， 上述方法还包括：
5706, 将除射频线以外的走线布置在内层， 以一个内层为主地；
5707, 将射频线布置在外层；
在又一个实施例中， 上述方法还包括：
5708, 设置线宽和层高控制阻抗目标值。 本领域技术人员可以理解， 上述各步骤的执行顺序可以根据实际需要 进行调整， 不必拘泥于上述的顺序。 以上实施例中分别说明的各技术、 系统、 装置、 方法以及各实施例中 分别说明的技术特征可以进行组合， 从而形成不脱离本发明的精神和原则 之内的其他的模块， 方法， 装置， 系统及技术， 这些根据本发明实施例的 记载组合而成的模块， 方法， 装置， 系统及技术均在本发明的保护范围之 内。 以上只是本发明的较佳实施例， 并非用于限定本发明的保护范围。 凡 在本发明的精神和原则之内所作的任何修改、 等同替换、 改进等， 均包含 在本发明的保护范围内。

Claims

权利要求书
1. 一种安全数码 SD卡的印刷电路板 PCB, 包括位于该 PCB—端的安 全数码输入输出 SDIO端子， 在远离所述 SDIO端子的另一端设置有天线， 在与所述天线相邻的区域设置有射频电路， 在不与天线相邻的区域设置有 存储模块， 所述 PCB上还设置有无线通信处理模块； 其中， 所述存储模块 和所述无线通信处理模块分别与所述 SDIO端子相耦合，所述射频电路与所 述天线相耦合， 所述无线通信处理模块和所述射频电路相耦合。
2. 如权利要求 1 所述的 PCB, 其特征在于： 所述无线通信处理模块为 蜂窝网络基带处理器。
3. 如权利要求 1或 2所述的 PCB, 其特征在于： 所述无线通信处理模 块设置在与所述射频电路相邻的区域。
4. 如权利要求 1-3任一项所述的 PCB, 其特征在于： 所述 PCB的基材 为双马来酰亚胺 -三嗪树脂、聚四氟乙烯、聚酰亚胺、聚苯醚或氰酸酯树脂。
5. 如权利要求 1-4任一项所述的 PCB, 其特征在于： 所述 PCB为 4-10 层板。
6. 如权利要求 1或 4或 5所述的 PCB, 其特征在于：
所述 PCB上还设置有晶振电路、用户识别模块、通用串行总线 USB转 换电路和滤波电路， 所述无线通信处理模块具体为数字射频集成芯片， 所 述射频电路包括射频接收电路和射频发射电路；
所述天线、 所述射频发射电路、 所述射频接收电路、 所述晶振电路、 所述存储模块、所述用户识别模块、所述数字射频集成芯片设置在所述 PCB 的第一外层， 其中所述天线设置在所述 PCB的一端， 所述射频发射电路和 所述射频接收电路设置在与天线相邻的区域， 所述存储模块设置在与所述 天线不相邻的区域， 所述数字射频集成芯片设置在与所述射频发射电路和 所述射频接收电路相邻的区域；
所述 SDIO端子设置在所述 PCB的第二外层上远离天线区域的一端， 所述 USB转换电路和所述滤波电路设置在所述第二外层的中间部分；
所述 USB转换电路用于将所述数字射频集成芯片输出的 USB信号转换 为 SDIO信号，所述滤波电路用于为所述数字射频集成芯片输出的射频信号 进行滤波；
所述天线区域是指所述天线在所述第二外层上的投影区域。
7. 如权利要求 2或 4或 5所述的 PCB, 其特征在于：
所述 PCB上还设置有晶振电路、 用户识别模块、 USB转换电路、 射频 收发器和电源管理电路， 所述射频电路包括射频接收电路和射频发射电路； 所述天线、 所述存储模块、 所述射频发射电路和所述蜂窝网络基带处 理器设置在该 PCB的第一外层， 所述天线设置在所述 PCB的一端， 所述存 储模块设置在远离所述天线的另一端， 所述射频发射电路设置在与所述天 线相邻的区域， 所述蜂窝网络基带处理器位于和所述射频发射电路以及所 述天线相邻的区域；
所述 SDIO端子、 所述射频收发器、 所述射频接收电路和所述电源管理 电路设置在所述 PCB的第二外层上， 其中所述射频接收电路设置在与天线 区域相邻的区域，所述 SDIO端子设置在所述第二外层上远离所述天线区域 的另一端， 所述射频收发器设置在所述 SDIO 端子和所述射频接收电路之 间 , 所述第二外层上的其余区域设置所述电源管理电路；
所述天线区域是指所述天线在所述第二外层上的投影区域。
8. 如权利要求 7所述的 PCB, 其特征在于： 所述射频收发器设置在所述蜂 窝网络基带处理器的背面。
9. 如权利要求 1-8任一项所述的 PCB, 其特征在于：
除射频线以外的走线布置在内层， 以一个内层为地层；
射频线布置在外层， 或者布置在内层的射频线少于布置在外层的射频 线， 布置在外层的射频线走成微带线， 布置在内层的射频线走成带状线； 信号线按功能分区布线；
主电源线布置在与所述 PCB上的滤波电路或者电源管理电路所在层相 邻的内层， 且沿板边走线， 所述主电源线与所述板边之间有宽地线或导体 隔离。
10. 如权利要求 1-8任一项所述的 PCB, 其特征在于：
布置在外层的除射频线以外的线少于布置在内层的除射频线以外的 线； 射频线布置在外层， 或者布置在内层的射频线少于布置在外层的射频 线， 布置在外层的射频线走成微带线， 布置在内层的射频线走成带状线； 主电源线布置在与所述 PCB上的滤波电路或者电源管理电路所在层相 邻的内层， 且沿板边走线， 所述主电源线与所述板边之间有宽地线或导体 隔离。
11.如权利要求 9或 10所述的 PCB, 其特征在于： 布置在外层的除射频线 以外的线少于布置在除地层外任何一个内层的除射频线以外的线。
12.如权利要求 9-11任一项所述的 PCB, 其特征在于： 布置在内层的射频 线少于任何一个外层上布置的射频线。
13.如权利要求 9-12任一项所述的 PCB, 其特征在于： 至少一条射频线在 至少一个相邻层上的投影区域内不铺设导体。
14.如权利要求 9-13任一项所述的 PCB, 其特征在于， 所述信号线按功能 分区布线具体为： 按照信号线的功能对信号线进行分类， 相同种类的信号 线布置在一起。
15.如权利要求 9-13任一项所述的 PCB, 其特征在于， 所述信号线按功能 分区布线具体为： 按照信号线的功能对信号线进行分类， 相同种类的信号 线大致平行地布置在一起， 形成一簇。
16.如权利要求 14或 15所述的 PCB, 其特征在于： 不同种类的信号线用地 线隔开， 所述地线与主地连通。
17.如权利要求 9-16任一项所述所述的 PCB, 其特征在于： 信号线布置在 收发该信号线所传输信号的器件的投影区域内， 或者布置在所述投影区域 外的所述信号线少于布置在所述投影区域内的所述信号线。
18.如权利要求 9-17任一项所述的 PCB,其特征在于： 所述 PCB为六层板， 其中第一层和第六层为外层， 第二至五层为内层， 第四层为地层， 第二层 和第三层布置存储信号线和基带信号线， 第五层布置基带信号线和电源线， 射频线布置在第一层、 第二层和第五层， 且布置在第二层或第五层的射频 线均少于布在第一层的射频线。
19.一种安全数码 SD卡， 其特征在于： 包括如权利要求 1-18任一项所述的 印刷电路板。
20.—种制造安全数码 SD卡的印刷电路板 PCB的方法， 包括：
将 SDIO端子布置在该 PCB的一端；
将天线布置在远离 SDIO端子的另一端；
将射频电路设置在与所述天线相邻的区域。
21. 如权利要求 20所述的方法， 其特征在于， 还包括：
将存储模块设置在不与天线相邻的区域。
22. 如权利要求 20或 21所述的方法， 其特征在于， 还包括：
将无线通信处理模块设置在与所述射频电路相邻的区域， 所述无线通 信处理模块用于对无线信号进行处理。
23. 如权利要求 20-22任一项所述的方法， 其特征在于， 还包括：
将除射频线以外的走线布置在内层， 以一个内层为主地；
将射频线布置在外层。
24.如权利要求 20-23任一项所述的方法， 其特征在于， 还包括：
设置线宽和层高控制阻抗目标值。
PCT/CN2012/071133 2011-02-14 2012-02-14 一种印刷电路板、安全数码卡和制造印刷电路板的方法 WO2012109983A1 (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201110037500.9 2011-02-14
CN 201110037500 CN102176236B (zh) 2011-02-14 2011-02-14 一种印刷电路板、安全数码卡和制造印刷电路板的方法

Publications (1)

Publication Number Publication Date
WO2012109983A1 true WO2012109983A1 (zh) 2012-08-23

Family

ID=44519416

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2012/071133 WO2012109983A1 (zh) 2011-02-14 2012-02-14 一种印刷电路板、安全数码卡和制造印刷电路板的方法

Country Status (2)

Country Link
CN (1) CN102176236B (zh)
WO (1) WO2012109983A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102176236B (zh) * 2011-02-14 2013-07-10 华为终端有限公司 一种印刷电路板、安全数码卡和制造印刷电路板的方法
CN103942171A (zh) * 2014-04-04 2014-07-23 广东翼卡车联网服务有限公司 一种带有通信功能的tf卡
CN106934083B (zh) * 2015-12-30 2020-07-21 小米科技有限责任公司 电路设计方法和装置
CN107708304A (zh) * 2017-09-30 2018-02-16 广东欧珀移动通信有限公司 一种电子设备及其主板布局结构
CN110545618B (zh) * 2019-08-19 2023-09-19 闻泰通讯股份有限公司 电路板结构
CN112929759A (zh) * 2021-01-22 2021-06-08 厦门狄耐克智能科技股份有限公司 一种能够应对处理多种事件的家庭网关
CN114051316B (zh) * 2022-01-11 2022-03-22 龙旗电子(惠州)有限公司 一种印刷电路板
CN114916126B (zh) * 2022-07-15 2022-11-04 龙旗电子(惠州)有限公司 一种印刷电路板和移动设备

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010006902A1 (en) * 2000-01-05 2001-07-05 Takafumi Ito IC card with radio interface function, antenna module and data processing apparatus using the IC card
CN2786711Y (zh) * 2005-03-04 2006-06-07 吕小辉 支持两种数字输入输出接口的sd卡
CN101799881A (zh) * 2008-10-24 2010-08-11 上海吉芯电子有限公司 一种sd卡接口的td-scdma通讯卡
CN201717847U (zh) * 2010-07-14 2011-01-19 深圳市江波龙电子有限公司 一种无线通讯卡
CN102176236A (zh) * 2011-02-14 2011-09-07 华为终端有限公司 一种印刷电路板、安全数码卡和制造印刷电路板的方法
CN201986165U (zh) * 2010-12-21 2011-09-21 国民技术股份有限公司 一种采用sdio接口的无线通信装置及系统

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070145135A1 (en) * 2005-12-28 2007-06-28 Fabrice Jogand-Coulomb Methods used in a nested memory system with near field communications capability
CN201281857Y (zh) * 2008-10-30 2009-07-29 中兴长天信息技术（南昌）有限公司 一种便携式sd卡型rfid阅读器
CN102237342B (zh) * 2010-05-05 2016-01-20 中兴通讯股份有限公司 一种无线通讯模块产品
CN201673527U (zh) * 2010-06-11 2010-12-15 北京华大智宝电子系统有限公司 一种双界面sd卡
CN201698403U (zh) * 2010-06-18 2011-01-05 哈尔滨工业大学深圳研究生院 基带中频一体化开发板

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010006902A1 (en) * 2000-01-05 2001-07-05 Takafumi Ito IC card with radio interface function, antenna module and data processing apparatus using the IC card
CN2786711Y (zh) * 2005-03-04 2006-06-07 吕小辉 支持两种数字输入输出接口的sd卡
CN101799881A (zh) * 2008-10-24 2010-08-11 上海吉芯电子有限公司 一种sd卡接口的td-scdma通讯卡
CN201717847U (zh) * 2010-07-14 2011-01-19 深圳市江波龙电子有限公司 一种无线通讯卡
CN201986165U (zh) * 2010-12-21 2011-09-21 国民技术股份有限公司 一种采用sdio接口的无线通信装置及系统
CN102176236A (zh) * 2011-02-14 2011-09-07 华为终端有限公司 一种印刷电路板、安全数码卡和制造印刷电路板的方法

Also Published As

Publication number Publication date
CN102176236B (zh) 2013-07-10
CN102176236A (zh) 2011-09-07

Similar Documents

Publication Publication Date Title
WO2012109983A1 (zh) 一种印刷电路板、安全数码卡和制造印刷电路板的方法
EP2330683B1 (en) In-millimeter-wave dielectric transmission device and method for manufacturing same, and wireless transmission device and wireless transmission method
US8384596B2 (en) Method and system for inter-chip communication via integrated circuit package antennas
US8269344B2 (en) Method and system for inter-chip communication via integrated circuit package waveguides
JP4811055B2 (ja) 非対称平面アンテナ、その製造方法及び信号処理ユニット
CN112599958B (zh) 一种天线和通信装置
US8274147B2 (en) Method and system for intra-printed circuit board communication via waveguides
US8450846B2 (en) Method and system for communicating via flip-chip die and package waveguides
WO2019134497A1 (zh) 一种移动终端天线模组
CN104022321B (zh) 一种基于ltcc的微型瓦片式t/r组件
JP5669043B2 (ja) ポスト壁導波路アンテナ及びアンテナモジュール
WO2002017502A1 (fr) Dispositif radio emetteur/recepteur
US11037892B2 (en) Substrate dielectric waveguides in semiconductor packages
CN108598690A (zh) 毫米波Massive MIMO天线单元及阵列天线
WO2018094994A1 (zh) 电调天线馈电装置及方法
US11469190B2 (en) Parasitic-aware integrated substrate balanced filter and apparatus to achieve transmission zeros
JP2007235451A (ja) 電子機器及び通信方法
US7196274B2 (en) Multi-layer integrated RF/IF circuit board
CN111971852A (zh) 一种天线封装结构
WO2017160280A1 (en) Integrated substrate communication frontend with balanced filter
US7202419B2 (en) Multi-layer integrated RF/IF circuit board including a central non-conductive layer
TWI258325B (en) A motherboard with a RF module and the fabricating method thereof
US7471146B2 (en) Optimized circuits for three dimensional packaging and methods of manufacture therefore
WO2017160281A1 (en) Integrated substrate communication frontend
KR20090069411A (ko) 방향성 결합기 및 이를 포함하는 듀플렉스 송수신 시스템의시스템 인 패키지

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12747119

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 12747119

Country of ref document: EP

Kind code of ref document: A1