WO2012081815A1 - Non-shrink varistor board and method for manufacturing same - Google Patents

Non-shrink varistor board and method for manufacturing same Download PDF

Info

Publication number
WO2012081815A1
WO2012081815A1 PCT/KR2011/007459 KR2011007459W WO2012081815A1 WO 2012081815 A1 WO2012081815 A1 WO 2012081815A1 KR 2011007459 W KR2011007459 W KR 2011007459W WO 2012081815 A1 WO2012081815 A1 WO 2012081815A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
varistor
substrate
shrink
ceramic
Prior art date
Application number
PCT/KR2011/007459
Other languages
French (fr)
Korean (ko)
Inventor
우경환
Original Assignee
(주) 아모엘이디
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주) 아모엘이디 filed Critical (주) 아모엘이디
Publication of WO2012081815A1 publication Critical patent/WO2012081815A1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C7/00Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/10Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material voltage responsive, i.e. varistors
    • H01C7/102Varistor boundary, e.g. surface layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C17/00Apparatus or processes specially adapted for manufacturing resistors

Definitions

  • the present invention relates to a non-shrink varistor substrate (NON-SHRINKAGE VARISTOR SUBSTRATE) and a method of manufacturing the same, and more particularly, to a varistor substrate having a built-in antistatic function, low shrinkage, high mechanical strength and a method of manufacturing the same will be.
  • LEDs Light emitting diodes
  • advantages such as low power, high efficiency, high brightness and long life, and are widely used in electronic components as packages.
  • the light emitting diode has a disadvantage in that it is weak to static electricity or reverse voltage.
  • a Zener diode or varistor is connected in parallel with the LED chip and used as a substitute for static electricity and reverse voltage.
  • the method of packaging the Zener diode or varistor integrally with the LED chip has problems such as space limitation due to the additional process, increase in the number of processes and size increase due to additional mounting, and increase in manufacturing cost.
  • the light generated in the LED chip is scattered and refracted by a Zener diode or a varistor placed on the same plane as the LED chip, thereby limiting the efficient control of the direction of light.
  • a method of embedding a zener diode or varistor in a substrate has been used.
  • An inner electrode and an outer electrode are used for the substrate including the varistor element, and the inner electrode is printed and sintered between the sheets of the substrate to be laminated.
  • the outer electrode is connected with the inner electrode.
  • An insulating layer and a reflective layer are respectively formed on the upper surface of the substrate including the varistor element to increase the resistance to heat and to effectively reflect the light emitted from the LED.
  • an object of the present invention is to provide a varistor substrate having a low shrinkage rate due to plasticity and improved mechanical strength through a simple process in a varistor substrate having an antistatic function.
  • the purpose is to supply a varistor substrate with high utilization by improving the reflectance.
  • the non-shrink varistor substrate formed therein an internal electrode for the varistor function, a via hole filled with a conductive material for the electrical connection between the internal electrode and the outside;
  • the reinforcing layer is made of at least one of Al 2 O 3 , MgO, CaO, TiO 2 , Co 3 O 4 , Nd 2 O 3 , Pr 6 O 11 , Bi 2 O 3 , Sb 2 O 3 , ZrO 2 and ZnO.
  • Varistor layer comprising a different material layer.
  • the reinforcing layer is MgO having a weight ratio of 3 to 8 wt%, CaO of 9 to 15%, Co 3 O 4 of 1 to 3 wt%, and Nd 2 O 3 to 2 to 3 wt%, based on the total weight of the reinforcing layer. 6 wt% of Pr 6 O 11 and 3 wt% or more of ZnO.
  • the reinforcement layer may also comprise a ceramic material including low temperature cofired ceramics (LTCC) or high temperature cofired ceramics (HTCC).
  • LTCC low temperature cofired ceramics
  • HTCC high temperature cofired ceramics
  • the reflective layer may be a material containing Ni or Ag, or a mixture of one or more of TiO 2 , ZrO 2 , and ZnO with ceramic powder. When the ceramic powder is added to the material, the reflective layer may be formed after firing the varistor layer on which the reinforcing layer is formed.
  • the external electrode may comprise Au.
  • a method of manufacturing a non-shrink varistor substrate may include forming a varistor layer by filling a conductive material in a via hole formed in a green sheet while stacking a plurality of green sheets with an internal electrode printed thereon; Forming a reinforcement layer having a predetermined thickness including a material different from that of the varistor layer on an upper surface of the varistor layer; Printing and firing the reflective layer on the upper surface of the reinforcing layer; And forming an external electrode on an upper surface of the reflective layer and a lower surface of the varistor substrate.
  • the reinforcing layer may be formed of at least one of Al 2 O 3 , MgO, CaO, TiO 2 , Co 3 O 4 , Nd 2 O 3 , Pr 6 O 11 , Bi 2 O 3 , Sb 2 O 3 , ZrO 2, and ZnO.
  • the weight ratio of the entire reinforcing layer is MgO of 3 to 8 wt%, CaO of 9 to 15%, Co 3 O 4 of 1 to 3 wt%, Nd 2 O 3 of 1 to 3 wt% , 2 to 6 wt% of Pr 6 O 11 and 3 wt% or more of ZnO.
  • the reinforcement layer may be manufactured by including a ceramic material including a low temperature cofired ceramic (LTCC) or a high temperature cofired ceramic (HTCC), wherein the step of forming a varistor layer when the reinforcement layer is a low temperature cofired ceramic And firing the varistor layer between the step of forming the reinforcing layer.
  • LTCC low temperature cofired ceramic
  • HTCC high temperature cofired ceramic
  • the reflective layer may be a material including Ni or Ag or a mixture of one or more of TiO 2 , ZrO 2 , and ZnO with ceramic powder.
  • the method further includes firing the varistor layer having the reinforcing layer formed between the step of forming the reinforcing layer and the printing and firing step.
  • the external electrode includes Ag or Au.
  • a varistor substrate is manufactured by using a reinforcing layer having a heterogeneous ceramic material. Accordingly, the varistor substrate having a low shrinkage ratio can be manufactured by the reinforcing layer on the surface, and since the heterogeneous varistor or ceramic is used as the reinforcing layer, the effect of strengthening the substrate strength by forming a reaction layer on the surface or inside can be obtained. have.
  • the reflective layer on the surface is formed of a ceramic reflective layer, it is possible to form a reflective layer having high reflectance and good adhesion, thereby producing a varistor substrate having high reflectance and high productivity.
  • FIG. 1 is a side cross-sectional view of a non-shrink varistor substrate according to an embodiment of the present invention.
  • FIG. 2 is a perspective cross-sectional view of a non-shrink varistor substrate according to an embodiment of the present invention.
  • 3 is a schematic diagram of the laminated composition of the reinforcement layer, the reflection layer, and the external electrode.
  • FIG. 4 illustrates a configuration example of a non-shrink varistor substrate according to an embodiment of the present invention.
  • 5 is a graph comparing the strength when different materials are used for the reinforcement layer.
  • FIG. 6 is a flowchart of a method of manufacturing a non-shrink varistor substrate according to an embodiment of the present invention.
  • FIG. 1 is a side cross-sectional view of a non-shrink varistor substrate according to an embodiment of the present invention.
  • the light emitting device 60 is mounted on the upper surface of the varistor layer 20. Accordingly, the light emitting device 60 is not mounted on the bottom surface of the varistor layer 20, and only the external electrode 42 is formed. However, for convenience of description, the lower and lower surfaces are separately described, and the light emitting device 60 may be mounted on the upper or lower surface of the varistor layer 20, and the external electrode 42 may be formed on the opposite surface of the varistor layer 20. It will be natural.
  • the varistor layer 20 means a varistor element having an antistatic function.
  • Varistor is an abbreviation of Variable Resistor, and refers to a nonlinear semiconductor resistance device whose resistance value is changed by voltages applied to both ends. Accordingly, when the predetermined voltage is over, it discharges electricity to protect the device.
  • the characteristics of the varistor are evaluated by the varistor voltage and the capacitance, and the varistor voltage is determined by the linear distance between the internal electrodes 46 shown in FIG. 1, and the capacitance is determined by the area and distance between the internal electrodes 46 and the raw materials. Determined by the material of
  • the substrate material itself becomes conductive due to the characteristics of the varistor. Accordingly, the electrical resistance may be lowered during electroplating so that the external electrodes 40 and 42 may spread, and thus, the external electrodes 40 and 42 may be short-circuited with each other. Therefore, the insulating layer is attached between the varistor substrate 20 and the external electrodes 40 and 42.
  • the varistor substrate 20 may have a structure in which a plurality of green sheets are stacked.
  • the green sheet can generally be manufactured using a method for producing the varistor substrate 20.
  • ZnO powder is added with ZnO powder, additives such as Bi 2 O 3 , Sb 2 O 3 , and any one of Co 3 O 4 , Nd 2 O 3 , and Pr 6 O 11 to adjust the desired composition.
  • a ZnO powder having a suitable composition is ball milled for 24 hours using water or alcohol as a solvent to prepare a raw material powder.
  • PVB-based binder binder
  • the slurry is then milled and mixed with a small ball mill for about 24 hours.
  • Such a slurry can be formed into a plurality of green sheets of a desired size by a method such as a doctor blade.
  • any method of forming the varistor substrate 20 may be used in addition to the above-mentioned method.
  • a pattern for the internal electrode may be printed on the green sheets of some of the manufactured green sheets.
  • the internal electrode may comprise a component such as Ag or AgPd, for example.
  • the melting point of Ag is about 960 ° C, it can be melted during sintering after laminating the green sheet, and mainly AgPd is used as the internal electrode 46.
  • Ag is also used as the internal electrode 46 depending on the sintering temperature according to the material of the substrate. could be used.
  • the non-shrink varistor substrate may include a varistor layer 20 and a reinforcement layer in which a via hole 45 filled with an inner substrate 46 and a conductive material 44 is formed. 10), reflective layer 30 and external electrodes 40, 42.
  • the varistor layer 20 refers to a structure in which a plurality of green sheets that perform the function of the varistor through the internal electrode 46 are stacked.
  • the green sheet laminated structure will be integrated through a later firing process.
  • the reinforcement layer 10 is positioned on the upper surface of the varistor layer 20, and prevents the varistor layer 20 from shrinking during sintering. In addition, by forming a reaction layer (not shown) on the surface or the inside of the reinforcing layer 10 of the portion where the varistor layer 20 and the reinforcing layer 10 abuts to increase the bending strength, which is the mechanical strength of the substrate. .
  • the reinforcement layer 10 serves to hold the varistor layer 20 so as not to shrink, and reacts with the upper surface of the varistor layer 20 to form a reaction layer (not shown), thereby. It is installed on the varistor layer 20 to serve to improve the strength of the entire substrate.
  • the reinforcement layer 10 includes a material different from the varistor layer 20 according to the purpose of reducing the shrinkage of the varistor layer 20 and strengthening the strength of the entire varistor substrate.
  • the varistor layer 20 includes a ZnO-based material. Accordingly, the reinforcement layer 10 includes heterogeneous varistor materials or heterogeneous ceramic materials.
  • the reinforcement layer 10 includes Al 2 O 3 , MgO, CaO, TiO 2 , Co 3 O 4 , Nd 2 O 3 , Pr 6 O 11 , Bi 2 O 3 , Sb 2 O 3 , ZrO 2, and It may contain one or more materials of ZnO. In particular, when including one or more of the above materials, it may be desirable to include a material different from the material included in the varistor layer 20.
  • the mixing ratio is 3 to 8wt% for MgO, 9 to 15% for CaO, 1 to 1 for Co 3 O 4 3 wt%, 1 to 3 wt% for Nd 2 O 3 , 2 to 6 wt% for Pr 6 O 11 and 3 wt% or more for ZnO.
  • ZnO can have a content of up to about 95 wt%.
  • a substrate capable of reducing shrinkage and increasing strength may be manufactured.
  • the reinforcement layer 10 may include a material of ceramic material, and may include, for example, a high temperature cofired ceramic (HTCC) or a low temperature cofired ceramic (LTCC).
  • HTCC high temperature cofired ceramic
  • LTCC low temperature cofired ceramic
  • the firing temperature is very low due to the characteristics of the material (for example, about 850 to 880 degrees Celsius).
  • the firing temperature is about 1000 degrees Celsius.
  • the varistor layer 20 in which a plurality of green sheets are laminated is first formed at a predetermined temperature before the reinforcement layer 10 is formed on the upper surface of the varistor layer 20. After firing at (eg, 1000 degrees Celsius), the reinforcement layer 10 may be formed and then fired at another temperature (for example, 850 to 880 degrees Celsius) to form a reaction layer.
  • the reflective layer 30 is formed on the upper surface of the reinforcement layer 10.
  • the light emitting device 60 is mounted on the external electrode 40 or the top surface of the reflective layer 30 to emit light, the reflective layer 30 prevents light from being absorbed by the reinforcement layer 10 and the like, and thus the light efficiency is lowered. It means a layer formed for.
  • Reflective layer 30 will therefore mean a reflective material having a predetermined thickness and printed on the top surface of reinforcement layer 10.
  • a metal reflector including Ag may be used, or may include a material in which at least one of TiO 2 , ZrO 2 , and ZnO is mixed with ceramic powder.
  • the bonding force between the reflective layer 30 and the reinforcing layer 10 may be improved, thereby increasing productivity. .
  • the varistor layer 20 may be collectively calcined at a set temperature (about 900 degrees Celsius or 1000 degrees). (Except when the reinforcing layer 10 is a low temperature cofired ceramic).
  • the firing temperature may be low (about 850 to 880 degrees Celsius), and in this case, the varistor layer 20 is fired.
  • the reflective layer 30 Forming and firing will be able to complete the substrate.
  • the external electrodes 40 and 42 may be formed.
  • the external electrodes 40 and 42 may be formed through nickel (Ni) plating or silver (Ag) or gold (Au) plating, and may be formed on the bottom surface of the varistor layer 20 and the top surface of the reflective layer 30, respectively. Can be.
  • the external electrodes 40 and 42 may be electrically connected to the conductive material 44 and the internal electrode 46 filled in the via hole 45, respectively. It would also be natural for each pole to be electrically insulated.
  • Static electricity that may occur at the outer electrodes 40, 42 will be transferred to the inner electrode 46, and the inner electrodes 46 will be spaced apart by the varistor layers 20 between each pole.
  • the external electrode 42 formed on the bottom surface of the varistor layer 20 may be in contact with the bottom surface of the varistor layer 20 or may be formed to be spaced apart from the varistor layer 20 by a predetermined insulating layer (not shown). will be.
  • the light emitting device 60 is mounted on an upper surface of the formed external electrode 40. This is because the LED chip, which is the light emitting device 60, is directly connected to the external electrode 40 with one pole directly connected to the external electrode 40 through the wire 50.
  • other methods of mounting may be used, such as using two wires.
  • FIG. 2 is a perspective cross-sectional view of a non-shrink varistor substrate according to an embodiment of the present invention.
  • portions that overlap with the description of FIG. 1 will be omitted.
  • the external electrode 40 has a structure in which the external electrode 40 is electrically connected to the via hole 40 filled with the conductive material 44.
  • the external electrode 40 is not formed in the via hole 45. However, this is illustrated to clearly indicate that the via hole 45 and the external electrode 40 are electrically connected.
  • the external electrode 40 will cover the via hole 45.
  • three internal electrodes 46 are formed to be alternately formed in FIG. 2, but a plurality of internal electrodes 46 are formed in the varistor layer 20 to perform a varistor function.
  • the varistor layer 20, the reinforcement layer 10, and the reflective layer 30 are sequentially formed, and a portion of the via hole 45 is perforated.
  • the varistor layer 20 has a structure in which a plurality of green sheets are stacked, and the internal electrodes 46 may be printed on a part of the green sheets to form the internal electrodes 46.
  • FIG 3 is a diagram illustrating a stacking composition of the reinforcement layer 10, the reflective layer 30, and the external electrode 40.
  • a varistor substrate 20 exists first, and a reinforcement layer 10 is formed on an upper surface thereof.
  • the reinforcement layer 10 reacts with the top surface of the varistor layer 20 to form a reaction layer (not shown), thereby preventing shrinkage due to thermal firing of the entire substrate and improving mechanical flexural strength of the entire substrate. It will perform the function.
  • the reinforcement layer 10 has a thickness of about 100 ⁇ m to about 300 ⁇ m, as shown in FIG. 3.
  • the reflective layer 30 is formed by stacking Ag on the upper surface of the reinforcement layer 10 about 10 ⁇ m.
  • the external electrode 40 includes a material of Ni, Ag or Au, and has a thickness of about 0.3 ⁇ m for Ni and about 0.5 ⁇ m for Ag or Au.
  • the thickness will be only one embodiment, and may vary depending on the use and design of the varistor substrate.
  • FIGS. 1 to 3 illustrates a configuration example of a non-shrink varistor substrate according to an embodiment of the present invention.
  • portions overlapping with the description of FIGS. 1 to 3 will be omitted.
  • the structure of the varistor layer 20 in which the plurality of green sheets 21 are stacked may be confirmed.
  • a plurality of green sheets 21 may be stacked to form a structure of the varistor layer 20.
  • Via holes 45 will be perforated in each green sheet 21, and the positions thereof will be the same for each of the upper and lower green sheets 21, so that the vertical via holes 45 will be formed according to the stacking of the green sheets 21.
  • the internal electrodes 46 may be stacked to be alternately connected to each pole as shown in FIG. 4. This is the stacking order for performing the function of the varistor.
  • the green sheets 21 without the internal electrodes 46 may also be stacked between the green sheets 21 on which the internal electrodes 46 are formed.
  • the conductive material 44 may be continuously filled while stacking the plurality of green sheets 21, and may be filled while stacking the reinforcing layer 10 and the reflective layer 30.
  • FIG. 5 is a graph comparing the strength when different materials are used for the reinforcement layer 10. In the following description, portions that overlap with the description of FIGS. 1 to 4 will be omitted.
  • the strength 20 of the varistor material such as a varistor layer 20, the Al in the varistor to the intensity 22, a varistor during the addition of Al 2 O 3, MgO, CaO Strength 24 when forming the reinforcement layer 10 composed of TiO 2 , Co 3 O 4 , Nd 2 O 3 , Pr 6 O 11 , Bi 2 O 3 , Sb 2 O 3 , ZrO 2 and ZnO
  • the strength 26 of low temperature cofired ceramics and the strength 28 of high temperature cofired ceramics are described.
  • the flexural strength is much stronger when the material of the varistor and the other material is used for the reinforcement layer 10 as compared to the strength of the ordinary varistor.
  • all materials may be mixed and used, and according to the required strength, material cost, and simplification of the process depending on the field in which the varistor substrate is used (because different firing temperatures have to be fired in each step).
  • Various materials may be mixed and used as required.
  • FIG. 6 is a flowchart of a method of manufacturing a non-shrink varistor substrate according to an embodiment of the present invention. In the following description, portions overlapping with the description of FIGS. 1 to 5 will be omitted.
  • step S10 the green sheet is manufactured by the example method as mentioned in the description of FIG.
  • the internal electrode 46 may be formed on a part of the green sheet 21 to exist at a predetermined thickness inside the varistor layer 20 according to the varistor function.
  • the step S30 of forming the reinforcement layer 10 on the upper surface of the varistor layer 20 is performed to stack the reinforcement layer 10 thereon. do. If the reinforcing layer 10 is a low temperature cofired ceramic, the step of firing the varistor layer 20 may be further included between the steps S20 and S30.
  • step S40 forming the reflective layer 30 on the upper surface of the reinforcing layer 10 will be performed (S40).
  • the step of firing the varistor layer 20 in which the reinforcing layer 10 is formed may also be included between steps S40 and S30.
  • the step S50 of firing the entire varistor substrate will be performed, and then the step S60 of forming the external electrodes 40 and 42 to complete the substrate will be performed.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Thermistors And Varistors (AREA)

Abstract

Provided are a varistor board having low shrinkage and high mechanical flexural strength during deformation processing and a method for manufacturing same. The non-shrink varistor board is a ZnO-based varistor board including an internal electrode and an external electrode. A reinforced layer is disposed between the varistor layer including the internal electrode and a reflective layer. The reinforced layer is formed of a material different from that of the varistor layer to reduce shrinkage. Also, a reaction surface may be formed on the surfaces between the reinforced layer and the varistor layer and in the reinforced layer and the varistor layer to improve flexural strength.

Description

무수축 바리스터 기판 및 그 제조 방법Non-shrink varistor substrate and its manufacturing method
본 발명은 무수축 바리스터 기판(NON-SHRINKAGE VARISTOR SUBSTRATE) 및 그 제조 방법에 관한 것으로서, 더욱 자세하게는 정전기 방지 기능이 내장되어 있고, 수축율이 적으며, 기계적 강도가 높은 바리스터 기판 및 그 제조 방법에 대한 것이다.The present invention relates to a non-shrink varistor substrate (NON-SHRINKAGE VARISTOR SUBSTRATE) and a method of manufacturing the same, and more particularly, to a varistor substrate having a built-in antistatic function, low shrinkage, high mechanical strength and a method of manufacturing the same will be.
발광 다이오드(Light Emitting Diode, LED)는 저전력, 고효율, 고휘도 및 장수명 등의 장점을 갖고 있어 전자부품에 패키지 형태로 많이 채택되고 있다. 한편, 발광 다이오드는 정전기 또는 역전압에 약하다는 단점이 있다. Light emitting diodes (LEDs) have many advantages such as low power, high efficiency, high brightness and long life, and are widely used in electronic components as packages. On the other hand, the light emitting diode has a disadvantage in that it is weak to static electricity or reverse voltage.
이에 따라서, LED를 활용 시, LED 칩과 병렬로 제너 다이오드 또는 바리스터를 연결하여 정전기 및 역전압 대체용으로 사용하고 있다.Accordingly, when using LED, a Zener diode or varistor is connected in parallel with the LED chip and used as a substitute for static electricity and reverse voltage.
그러나 제너 다이오드 또는 바리스터를 일체로 LED 칩과 패키징 하는 방법은 추가되는 공정에 따른 공간의 제약, 공정수의 증가 및 추가 실장에 따른 사이즈의 증가, 제조 비용 증가 등의 문제가 있다. However, the method of packaging the Zener diode or varistor integrally with the LED chip has problems such as space limitation due to the additional process, increase in the number of processes and size increase due to additional mounting, and increase in manufacturing cost.
또한, LED 칩과 동일한 평면에 놓은 제너 다이오드 또는 바리스터에 의해 엘이디 칩에서 생성된 빛이 산란 및 굴절되어 빛의 지향각 등의 효율적인 제어에 제약을 받아왔다. 따라서, 제너 다이오드 또는 바리스터를 기판에 임베드하는 방법이 사용되어 왔다.In addition, the light generated in the LED chip is scattered and refracted by a Zener diode or a varistor placed on the same plane as the LED chip, thereby limiting the efficient control of the direction of light. Thus, a method of embedding a zener diode or varistor in a substrate has been used.
바리스터 소자를 포함하는 기판에는 내부 전극과 외부 전극이 사용되며, 내부 전극은 적층되는 기판의 시트 사이에 인쇄되어 소결된다. 외부 전극은 내부 전극과 연결된다.An inner electrode and an outer electrode are used for the substrate including the varistor element, and the inner electrode is printed and sintered between the sheets of the substrate to be laminated. The outer electrode is connected with the inner electrode.
바리스터 소자를 포함하는 기판의 상면에는 절연층과 반사층이 각각 형성되어 열에 대한 저항을 높이고, LED 로부터 방출되는 빛을 효과적으로 반사하게 된다.An insulating layer and a reflective layer are respectively formed on the upper surface of the substrate including the varistor element to increase the resistance to heat and to effectively reflect the light emitted from the LED.
그러나, 종래의 바리스터 기판의 경우, 바리스터 기판의 재질 등에 의해 기판의 소성 시 수축 변형이 일어나게 되고, 수축율 역시 일정하지 않아 정밀한 치수 규격에 만족하는 바리스터 기판을 제조하기 어려웠다. 또한, 수축율을 줄이기 위한 경우 공정이 복잡하여 생산성이 떨어지는 한편, 바리스터 기판에 대한 기계적인 강도를 향상시키지 못하여 기판에 대한 활용도가 떨어지는 문제점이 지적되어 왔다.However, in the case of the conventional varistor substrate, shrinkage deformation occurs during the firing of the substrate due to the material of the varistor substrate, etc., and the shrinkage ratio is also not constant, making it difficult to manufacture a varistor substrate satisfying a precise dimensional specification. In addition, in order to reduce the shrinkage rate has been pointed out that the complexity of the process, the productivity is low, while the mechanical strength of the varistor substrate does not improve the utilization of the substrate.
이에 본 발명은, 정전기 방지 기능을 갖는 바리스터 기판에 있어서, 간단한 공정을 통하여, 소성에 따른 수축율이 적고, 동시에 기계적인 강도가 향상된 바리스터 기판을 공급하는 데 그 목적이 있다. 또한 반사율 역시 향상시켜 활용도가 높은 바리스터 기판을 공급하는 데 그 목적이 있다.Accordingly, an object of the present invention is to provide a varistor substrate having a low shrinkage rate due to plasticity and improved mechanical strength through a simple process in a varistor substrate having an antistatic function. In addition, the purpose is to supply a varistor substrate with high utilization by improving the reflectance.
상기 목적을 달성하기 위하여, 본 발명의 실시 예에 따른 무수축 바리스터 기판은, 내부에 바리스터 기능을 위한 내부 전극, 내부 전극과 외부의 전기적 연결을 위해 전도성 물질이 채워진 비아홀이 형성된 바리스터층; 바리스터층과 다른 재질을 포함하고, 바리스터층의 상면에 소정 두께로 형성된 강화층; 강화층의 상면에 인쇄되는 반사층; 및 반사층 상면 및 바리스터층 하면에 형성된 외부 전극을 포함하는 것을 특징으로 한다.In order to achieve the above object, the non-shrink varistor substrate according to an embodiment of the present invention, the varistor layer formed therein an internal electrode for the varistor function, a via hole filled with a conductive material for the electrical connection between the internal electrode and the outside; A reinforcement layer including a material different from that of the varistor layer and formed to a predetermined thickness on an upper surface of the varistor layer; A reflective layer printed on the upper surface of the reinforcing layer; And external electrodes formed on an upper surface of the reflective layer and a lower surface of the varistor layer.
이때 강화층은, Al2O3, MgO, CaO, TiO2, Co3O4, Nd2O3, Pr6O11, Bi2O3, Sb2O3, ZrO2 및 ZnO 중 하나 이상의 재료를 포함하는 바리스터층과 다른 재질의 층이다. 이때, 강화층은 강화층 전체에 대한 중량비가 3 내지 8wt%인 MgO, 9 내지 15%인 CaO, 1 내지 3 wt%인 Co3O4, 1 내지 3 wt%인 Nd2O3, 2 내지 6 wt%인 Pr6O11 및 3wt% 이상인 ZnO를 포함하여 제조될 수 있다.In this case, the reinforcing layer is made of at least one of Al 2 O 3 , MgO, CaO, TiO 2 , Co 3 O 4 , Nd 2 O 3 , Pr 6 O 11 , Bi 2 O 3 , Sb 2 O 3 , ZrO 2 and ZnO. Varistor layer comprising a different material layer. In this case, the reinforcing layer is MgO having a weight ratio of 3 to 8 wt%, CaO of 9 to 15%, Co 3 O 4 of 1 to 3 wt%, and Nd 2 O 3 to 2 to 3 wt%, based on the total weight of the reinforcing layer. 6 wt% of Pr 6 O 11 and 3 wt% or more of ZnO.
강화층은 또한 저온 동시소성 세라믹(LTCC) 또는 고온 동시소성 세라믹(HTCC)을 포함하는 세라믹 재질을 포함할 수 있다. 강화층이 저온 동시소성 세라믹인 경우에는 바리스터층을 소성한 후, 강화층 및 반사층을 형성하게 된다.The reinforcement layer may also comprise a ceramic material including low temperature cofired ceramics (LTCC) or high temperature cofired ceramics (HTCC). When the reinforcement layer is a low temperature cofired ceramic, the varistor layer is fired, and then the reinforcement layer and the reflection layer are formed.
반사층은, Ni 또는 Ag을 포함하거나, 세라믹 분말에 TiO2, ZrO2, 및 ZnO 중 하나 이상의 물질을 혼합한 물질일 수 있다. 세라믹 분말이 첨가된 재질인 경우, 반사층은 강화층이 형성된 바리스터층을 소성한 후 형성될 수 있다.The reflective layer may be a material containing Ni or Ag, or a mixture of one or more of TiO 2 , ZrO 2 , and ZnO with ceramic powder. When the ceramic powder is added to the material, the reflective layer may be formed after firing the varistor layer on which the reinforcing layer is formed.
외부 전극은 Au를 포함할 수 있다.The external electrode may comprise Au.
본 발명의 실시 예에 따른 무수축 바리스터 기판의 제조 방법은, 일부에 내부 전극이 인쇄된 복수개의 그린 시트를 적층하면서 그린 시트에 형성된 비아홀에 전도성 물질을 충진하여 바리스터층을 형성하는 단계; 바리스터층의 상면에 바리스터층과 다른 재질을 포함하는 소정 두께의 강화층을 형성하는 단계; 강화층의 상면에 반사층을 인쇄하고 소성하는 단계; 및 반사층 상면 및 바리스터 기판 하면에 외부 전극을 형성하는 단계를 포함하는 것을 특징으로 한다.According to an embodiment of the present invention, a method of manufacturing a non-shrink varistor substrate may include forming a varistor layer by filling a conductive material in a via hole formed in a green sheet while stacking a plurality of green sheets with an internal electrode printed thereon; Forming a reinforcement layer having a predetermined thickness including a material different from that of the varistor layer on an upper surface of the varistor layer; Printing and firing the reflective layer on the upper surface of the reinforcing layer; And forming an external electrode on an upper surface of the reflective layer and a lower surface of the varistor substrate.
강화층은, Al2O3, MgO, CaO, TiO2, Co3O4, Nd2O3, Pr6O11, Bi2O3, Sb2O3, ZrO2 및 ZnO 중 하나 이상의 재료를 포함하여 제조될 수 있으며, 특히 강화층 전체에 대한 중량비가 3 내지 8wt%인 MgO, 9 내지 15%인 CaO, 1 내지 3 wt%인 Co3O4, 1 내지 3 wt%인 Nd2O3, 2 내지 6 wt%인 Pr6O11 및 3wt% 이상인 ZnO를 포함하여 제조될 수 있다.The reinforcing layer may be formed of at least one of Al 2 O 3 , MgO, CaO, TiO 2 , Co 3 O 4 , Nd 2 O 3 , Pr 6 O 11 , Bi 2 O 3 , Sb 2 O 3 , ZrO 2, and ZnO. In particular, the weight ratio of the entire reinforcing layer is MgO of 3 to 8 wt%, CaO of 9 to 15%, Co 3 O 4 of 1 to 3 wt%, Nd 2 O 3 of 1 to 3 wt% , 2 to 6 wt% of Pr 6 O 11 and 3 wt% or more of ZnO.
한편 강화층은, 저온 동시소성 세라믹(LTCC) 또는 고온 동시소성 세라믹(HTCC)을 포함하는 세라믹 재질을 포함하여 제조될 수도 있으며, 이때 강화층이 저온 동시소성 세라믹일 경우, 바리스터층을 형성하는 단계와 강화층을 형성하는 단계 사이에 바리스터 층을 소성하는 단계를 더 포함하게 된다.Meanwhile, the reinforcement layer may be manufactured by including a ceramic material including a low temperature cofired ceramic (LTCC) or a high temperature cofired ceramic (HTCC), wherein the step of forming a varistor layer when the reinforcement layer is a low temperature cofired ceramic And firing the varistor layer between the step of forming the reinforcing layer.
반사층은, Ni 또는 Ag을 포함하거나 세라믹 분말에 TiO2, ZrO2, 및 ZnO 중 하나 이상의 물질을 혼합한 물질일 수 있다. 반사층이 세라믹 분말을 포함하는 재료일 경우, 강화층을 형성하는 단계와 인쇄하고 소성하는 단계 사이에 강화층이 형성된 바리스터층을 소성하는 단계를 더 포함하게 된다.The reflective layer may be a material including Ni or Ag or a mixture of one or more of TiO 2 , ZrO 2 , and ZnO with ceramic powder. When the reflective layer is a material including ceramic powder, the method further includes firing the varistor layer having the reinforcing layer formed between the step of forming the reinforcing layer and the printing and firing step.
외부 전극은 Ag 또는 Au를 포함한다.The external electrode includes Ag or Au.
본 발명에 의하면, 이종의 세라믹 재질을 갖는 강화층을 사용하여 바리스터 기판을 제조하게 된다. 이에 따라서, 표면의 강화층에 의해 수축율이 적은 바리스터 기판을 제조할 수 있으며, 이종의 바리스터 또는 세라믹을 강화층으로 사용하기 때문에 표면 또는 내부에서 반응층을 형성하여 기판 강도를 강화하는 효과를 얻을 수 있다.According to the present invention, a varistor substrate is manufactured by using a reinforcing layer having a heterogeneous ceramic material. Accordingly, the varistor substrate having a low shrinkage ratio can be manufactured by the reinforcing layer on the surface, and since the heterogeneous varistor or ceramic is used as the reinforcing layer, the effect of strengthening the substrate strength by forming a reaction layer on the surface or inside can be obtained. have.
또한 표면의 반사층을 세라믹 재질의 반사층으로 형성하기 때문에, 반사율이 높은 한편 고착력이 좋은 반사층을 형성할 수 있어, 반사율이 높고 생산성이 좋은 바리스터 기판을 제조할 수 있는 효과가 있다.In addition, since the reflective layer on the surface is formed of a ceramic reflective layer, it is possible to form a reflective layer having high reflectance and good adhesion, thereby producing a varistor substrate having high reflectance and high productivity.
도 1은 본 발명의 실시 예에 따른 무수축 바리스터 기판의 측단면도이다.1 is a side cross-sectional view of a non-shrink varistor substrate according to an embodiment of the present invention.
도 2는 본 발명의 실시 예에 따른 무수축 바리스터 기판의 사시단면도이다.2 is a perspective cross-sectional view of a non-shrink varistor substrate according to an embodiment of the present invention.
도 3은 강화층, 반사층 및 외부 전극의 적층 구도를 도식화한 것이다.3 is a schematic diagram of the laminated composition of the reinforcement layer, the reflection layer, and the external electrode.
도 4는 본 발명의 실시 예에 따른 무수축 바리스터 기판의 구성 예를 도시한 것이다.4 illustrates a configuration example of a non-shrink varistor substrate according to an embodiment of the present invention.
도 5는 강화층에 각기 다른 재료를 사용했을 때의 강도를 비교한 그래프이다.5 is a graph comparing the strength when different materials are used for the reinforcement layer.
도 6은 본 발명의 실시예에 따른 무수축 바리스터 기판의 제조 방법에 대한 플로우차트이다.6 is a flowchart of a method of manufacturing a non-shrink varistor substrate according to an embodiment of the present invention.
이하 첨부된 도면을 참조하여 본 발명의 실시 예에 따른 무수축 바리스터 기판 및 그 제조방법에 대하여 설명하기로 한다. 이하의 설명에서, 동일한 참조부호는 동일한 구성을 지칭하는 것을 의미할 것이다.Hereinafter, a non-shrink varistor substrate and a manufacturing method thereof according to an embodiment of the present invention will be described with reference to the accompanying drawings. In the following description, the same reference numerals will mean to refer to the same configuration.
도 1은 본 발명의 실시 예에 따른 무수축 바리스터 기판의 측단면도이다.1 is a side cross-sectional view of a non-shrink varistor substrate according to an embodiment of the present invention.
도 1을 포함한 이하의 설명에서는 바리스터층(20)의 상면에 발광소자(60)가 탑재되는 것으로 설명된다. 이에 따라서, 바리스터층(20)의 하면에는 발광소자(60)가 탑재되지 않고 외부 전극(42)만이 형성되어 있다. 그러나, 이는 설명의 편의상 상 하면을 구분하여 설명하는 것이며, 바리스터층(20)의 상면 또는 하면에 발광소자(60)가 탑재될 수 있으며, 그 반대면에 외부 전극(42)이 형성되어 있을 수도 있을 것임은 당연할 것이다.In the following description including FIG. 1, it is described that the light emitting device 60 is mounted on the upper surface of the varistor layer 20. Accordingly, the light emitting device 60 is not mounted on the bottom surface of the varistor layer 20, and only the external electrode 42 is formed. However, for convenience of description, the lower and lower surfaces are separately described, and the light emitting device 60 may be mounted on the upper or lower surface of the varistor layer 20, and the external electrode 42 may be formed on the opposite surface of the varistor layer 20. It will be natural.
바리스터층(20)은, 정전기 방지 기능을 포함하는 바리스터 소자를 의미한다. 바리스터(Varistor)는 배리어블 레지스터(Variable Resistor)의 약자로서, 가해지는 양끝의 전압에 의해 저항값이 변하는 비선형 반도체 저항 소자를 의미한다. 이에 따라서 일정 전압 이상이 되면, 전기를 방전시켜 소자를 보호하는 역할을 수행한다.The varistor layer 20 means a varistor element having an antistatic function. Varistor is an abbreviation of Variable Resistor, and refers to a nonlinear semiconductor resistance device whose resistance value is changed by voltages applied to both ends. Accordingly, when the predetermined voltage is over, it discharges electricity to protect the device.
바리스터의 특성은 바리스터 전압과 정전용량 등으로 평가되며, 바리스터 전압은 도 1에 도시된 내부 전극(46) 간의 직선 거리에 의해 결정되며, 정전용량은 내부 전극(46)끼지 겹치는 면적과 거리 및 원재료의 재질에 의해 결정된다.The characteristics of the varistor are evaluated by the varistor voltage and the capacitance, and the varistor voltage is determined by the linear distance between the internal electrodes 46 shown in FIG. 1, and the capacitance is determined by the area and distance between the internal electrodes 46 and the raw materials. Determined by the material of
바리스터층(20)의 외부에 전극 패턴을 형성하기 위하여 또는 비아 홀(45)을 채우기 위해 도금을 진행하게 되면 바리스터의 특성에 의해 기판 재료 자체가 도전성으로 변한다. 이에 따라서, 전기 도금시에 전기적 저항이 낮아져 외부의 전극(40, 42)이 번지게 될 수도 있으며, 이에 따라서 외부 전극(40, 42)이 서로 단락되는 문제점이 발생할 수도 있다. 따라서, 절연층을 바리스터 기판(20)과 외부 전극(40, 42) 사이에 부착하게 되는 것이다.When plating is performed to form an electrode pattern on the outside of the varistor layer 20 or to fill the via hole 45, the substrate material itself becomes conductive due to the characteristics of the varistor. Accordingly, the electrical resistance may be lowered during electroplating so that the external electrodes 40 and 42 may spread, and thus, the external electrodes 40 and 42 may be short-circuited with each other. Therefore, the insulating layer is attached between the varistor substrate 20 and the external electrodes 40 and 42.
바리스터 기판(20)은 복수개의 그린 시트가 적층된 구조를 가질 수 있다. 그린 시트는 일반적으로 바리스터 기판(20)을 생성하기 위한 방법을 사용하여 제조할 수 있다.The varistor substrate 20 may have a structure in which a plurality of green sheets are stacked. The green sheet can generally be manufactured using a method for producing the varistor substrate 20.
예를 들어 ZnO 분말에 ZnO 분말에 Bi2O3, Sb2O3 등의 첨가제 및 Co3O4, Nd2O3, Pr6O11중의 어느 한 재료를 넣어 원하는 조성을 맞춘다. 그 조성이 맞추어진 ZnO분말을 물 또는 알코올 등을 용매로 하여 24시간 볼밀(ball mill)하여 원료분말을 준비한다. 성형 시트를 준비하기 위해 그 준비된 원료분말에 첨가제로 PVB계 바인더(binder)를 원료 분말 대비 약 6wt% 정도 측량한 후 톨루엔/알코올(toluene/alcohol)계 솔벤트(solvent)에 용해시켜 투입한다. 그 후, 소형 볼밀로 약 24시간 동안 밀링(milling) 및 혼합하여 슬러리(slurry)를 제조한다. 이러한 슬러리를 닥터 블레이드(doctor blade) 등의 방법으로 원하는 사이즈의 다수개의 그린 시트를 형성할 수 있다. 그러나 바리스터 기판(20)을 형성하는 어떠한 방법이라도 상기 언급한 방법 외에 사용될 수 있을 것이다.For example, ZnO powder is added with ZnO powder, additives such as Bi 2 O 3 , Sb 2 O 3 , and any one of Co 3 O 4 , Nd 2 O 3 , and Pr 6 O 11 to adjust the desired composition. A ZnO powder having a suitable composition is ball milled for 24 hours using water or alcohol as a solvent to prepare a raw material powder. In order to prepare a molded sheet, PVB-based binder (binder) is measured as an additive to the prepared raw powder, and then dissolved in toluene / alcohol (toluene / alcohol) -based solvent. The slurry is then milled and mixed with a small ball mill for about 24 hours. Such a slurry can be formed into a plurality of green sheets of a desired size by a method such as a doctor blade. However, any method of forming the varistor substrate 20 may be used in addition to the above-mentioned method.
내부 전극(46)의 형성을 위하여, 제조된 그린 시트 중 일부의 그린 시트에는 내부 전극용 패턴을 인쇄할 수 있다. 내부 전극은, 예를 들어 Ag 또는 AgPd 등의 성분을 포함할 수 있다. 그러나 Ag는 녹는점이 대략 960℃이기 때문에, 그린시트 적층 후 소결 시 녹을 수 있어, 주로 AgPd를 내부 전극(46)으로 사용하나, 기판의 재질에 따른 소결 온도에 따라서 Ag 역시 내부 전극(46)으로 사용될 수 있을 것이다.In order to form the internal electrode 46, a pattern for the internal electrode may be printed on the green sheets of some of the manufactured green sheets. The internal electrode may comprise a component such as Ag or AgPd, for example. However, since the melting point of Ag is about 960 ° C, it can be melted during sintering after laminating the green sheet, and mainly AgPd is used as the internal electrode 46. However, Ag is also used as the internal electrode 46 depending on the sintering temperature according to the material of the substrate. Could be used.
다시 도 1을 참조하면, 본 발명의 실시 예에 따른 무수축 바리스터 기판은, 내부 기판(46) 및 전도성 물질(44)이 채워진 비아홀(45)이 형성되어 있는 바리스터층(20), 강화층(10), 반사층(30) 및 외부 전극(40, 42)을 포함한다.Referring back to FIG. 1, the non-shrink varistor substrate according to an embodiment of the present invention may include a varistor layer 20 and a reinforcement layer in which a via hole 45 filled with an inner substrate 46 and a conductive material 44 is formed. 10), reflective layer 30 and external electrodes 40, 42.
바리스터층(20)은 상기 언급한 바와 같이 내부 전극(46)을 통해 바리스터의 기능을 수행하는 복수의 그린시트가 적층된 구조를 의미한다. 그린시트가 적층된 구조는, 추후 소성 과정을 통하여 일체화될 것이다.As described above, the varistor layer 20 refers to a structure in which a plurality of green sheets that perform the function of the varistor through the internal electrode 46 are stacked. The green sheet laminated structure will be integrated through a later firing process.
강화층(10)은, 바리스터층(20)의 상면에 위치하게 되며, 바리스터층(20)이 소결 시 수축하는 것을 방지하게 된다. 또한, 바리스터층(20)과 강화층(10)이 맞닿는 부분의 강화층(10)의 표면 또는 내부에서 반응층(미도시)을 형성하여 기판의 기계적 강도인 굴곡 강도를 증가하는 기능을 수행한다. The reinforcement layer 10 is positioned on the upper surface of the varistor layer 20, and prevents the varistor layer 20 from shrinking during sintering. In addition, by forming a reaction layer (not shown) on the surface or the inside of the reinforcing layer 10 of the portion where the varistor layer 20 and the reinforcing layer 10 abuts to increase the bending strength, which is the mechanical strength of the substrate. .
즉, 강화층(10)은 바리스터층(20)이 수축되지 않도록 잡아주는 역할을 수행하는 한편, 표면 및 내부에서 바리스터층(20) 상면과 반응하여 반응층(미도시)을 형성하고, 이에 따라 바리스터층(20) 상면에 설치되어 전체 기판의 강도를 향상하는 역할을 수행하게 되는 것이다.That is, the reinforcement layer 10 serves to hold the varistor layer 20 so as not to shrink, and reacts with the upper surface of the varistor layer 20 to form a reaction layer (not shown), thereby. It is installed on the varistor layer 20 to serve to improve the strength of the entire substrate.
강화층(10)의 경우, 상기 언급한 바와 같이 바리스터층(20)의 수축을 감소시키는 한편 전제 바리스터 기판의 강도를 강화해야 하는 목적에 따라, 바리스터층(20)과 다른 재질을 포함하고 있다.As described above, the reinforcement layer 10 includes a material different from the varistor layer 20 according to the purpose of reducing the shrinkage of the varistor layer 20 and strengthening the strength of the entire varistor substrate.
본 발명의 실시 예에서 바리스터층(20)은 ZnO계열의 재질을 포함하고 있다. 이에 따라 강화층(10)은 이종의 바리스터 재질을 포함하거나, 이종의 세라믹 재질을 포함하고 있다. In an embodiment of the present invention, the varistor layer 20 includes a ZnO-based material. Accordingly, the reinforcement layer 10 includes heterogeneous varistor materials or heterogeneous ceramic materials.
예를 들어, 강화층(10)에는 Al2O3, MgO, CaO, TiO2, Co3O4, Nd2O3, Pr6O11, Bi2O3, Sb2O3, ZrO2 및 ZnO 중 하나 이상의 재료를 포함하고 있을 수 있다. 특히, 상기 재료들 중 하나 이상의 재료를 포함하고 있는 경우, 바리스터층(20)에 포함된 재료와 다른 재료를 포함함이 바람직할 것이다.For example, the reinforcement layer 10 includes Al 2 O 3 , MgO, CaO, TiO 2 , Co 3 O 4 , Nd 2 O 3 , Pr 6 O 11 , Bi 2 O 3 , Sb 2 O 3 , ZrO 2, and It may contain one or more materials of ZnO. In particular, when including one or more of the above materials, it may be desirable to include a material different from the material included in the varistor layer 20.
상기 각 재료를 혼합한 강화층(10)을 생성시, 그 혼합 비율은 강화층 전체에 대한 중량비가 MgO 의 경우 3 내지 8wt%, CaO 의 경우 9 내지 15%, Co3O4의 경우 1 내지 3 wt%, Nd2O3의 경우 1 내지 3 wt%, Pr6O11 의 경우 2 내지 6 wt% 및 ZnO의 경우 3wt% 이상이 될 수 있을 것이다.When generating the reinforcing layer 10 mixed with each of the above materials, the mixing ratio is 3 to 8wt% for MgO, 9 to 15% for CaO, 1 to 1 for Co 3 O 4 3 wt%, 1 to 3 wt% for Nd 2 O 3 , 2 to 6 wt% for Pr 6 O 11 and 3 wt% or more for ZnO.
ZnO의 함량에 따라, 상기에 혼합 비율에 대한 설명에서 포함된 재료 이외에 강화층(10)에 포함될 수 있는 상기의 재료들이 함께 포함될 수 있을 것은 당연할 것이다. ZnO는 최대 약 95wt%까지의 함량을 가질 수 있다.Depending on the content of ZnO, it will be obvious that the above materials which may be included in the reinforcement layer 10 may be included together in addition to the materials included in the above description of the mixing ratio. ZnO can have a content of up to about 95 wt%.
이에 따라서 ZnO 계열의 바리스터층(20)과는 다른 재질의 바리스터 기판의 제조에 사용되는 재료를 포함함으로써, 수축을 줄이고 강도를 높일 수 있는 기판을 제조할 수 있을 것이다.Accordingly, by including a material used to manufacture a varistor substrate of a material different from that of the ZnO-based varistor layer 20, a substrate capable of reducing shrinkage and increasing strength may be manufactured.
한편, 강화층(10)을 세라믹 재질의 재료를 포함할 수 있으며, 예를 들어 고온 동시소성 세라믹(HTCC) 또는 저온 동시소성 세라믹(LTCC)을 포함하고 있을 수 있을 것이다.Meanwhile, the reinforcement layer 10 may include a material of ceramic material, and may include, for example, a high temperature cofired ceramic (HTCC) or a low temperature cofired ceramic (LTCC).
특히, 강화층(10)이 저온 동시소성 세라믹인 경우에는, 재료의 특성 상 소성 온도가 매우 낮다(예를 들어 약 섭씨 850도 ~ 880도). 한편, 바리스터층(20)의 경우 소성 온도가 약 섭씨 1000도 정도가 된다.In particular, when the reinforcing layer 10 is a low temperature cofired ceramic, the firing temperature is very low due to the characteristics of the material (for example, about 850 to 880 degrees Celsius). On the other hand, in the case of the varistor layer 20, the firing temperature is about 1000 degrees Celsius.
따라서 이 경우, 저온 동시 소성 세라믹을 강화층(10)으로 형성한 후 섭씨 1000도 정도의 조건에서 일괄 소성을 할 경우, 강화층(10)과 바리스터층(20)의 경계에서 양 층의 표면 및 내부에 반응층이 형성되지 않아, 강도가 향상되지 않는 단점이 발생할 수 있다.Therefore, in this case, when the low-temperature co-fired ceramic is formed into the reinforcement layer 10 and then collectively fired at a temperature of about 1000 degrees Celsius, the surfaces of both layers at the boundary between the reinforcement layer 10 and the varistor layer 20 and Since the reaction layer is not formed therein, a disadvantage may occur in that the strength is not improved.
따라서, 강화층(10)이 저온 동시소성 세라믹인 경우에는 강화층(10)을 바리스터층(20)의 상면에 형성하기 전, 복수개의 그린시트를 적층한 바리스터층(20)을 먼저 소정의 온도(예를 들어 섭씨 1000도)에서 소성한 뒤, 강화층(10)을 형성하고 다른 온도(예를 들어 섭씨 850~880도)에서 소성하여 반응층을 형성할 수 있도록 해야 할 것이다.Therefore, when the reinforcement layer 10 is a low temperature co-fired ceramic, the varistor layer 20 in which a plurality of green sheets are laminated is first formed at a predetermined temperature before the reinforcement layer 10 is formed on the upper surface of the varistor layer 20. After firing at (eg, 1000 degrees Celsius), the reinforcement layer 10 may be formed and then fired at another temperature (for example, 850 to 880 degrees Celsius) to form a reaction layer.
강화층(10)이 바리스터층(20)의 상면에 형성되면, 반사층(30)이 강화층(10)의 상면에 형성된다. 반사층(30)은, 발광소자(60)가 외부 전극(40) 또는 반사층(30) 상면에 실장되어 빛을 방출할 때, 강화층(10) 등에 의해 빛이 흡수되어 광효율이 저하되는 것을 방지하기 위하여 형성되는 층을 의미한다.When the reinforcement layer 10 is formed on the upper surface of the varistor layer 20, the reflective layer 30 is formed on the upper surface of the reinforcement layer 10. When the light emitting device 60 is mounted on the external electrode 40 or the top surface of the reflective layer 30 to emit light, the reflective layer 30 prevents light from being absorbed by the reinforcement layer 10 and the like, and thus the light efficiency is lowered. It means a layer formed for.
반사층(30)은 따라서, 소정의 두께를 갖고 강화층(10)의 상면에 인쇄되는 반사성 물질을 의미할 것이다. 예를 들어, Ag를 포함하는 금속 반사물질이 사용되거나, 세라믹 분말에 TiO2, ZrO2, 및 ZnO 중 하나 이상의 물질을 혼합한 물질을 포함할 수 있다. 특히, 반사층(30)에 세라믹 분말의 혼합 물질을 사용하고 강화층(10)에 세라믹 재질의 재료를 사용할 경우, 반사층(30)과 강화층(10) 사이의 결합력이 좋아져 생산성이 높아질 수 있을 것이다. Reflective layer 30 will therefore mean a reflective material having a predetermined thickness and printed on the top surface of reinforcement layer 10. For example, a metal reflector including Ag may be used, or may include a material in which at least one of TiO 2 , ZrO 2 , and ZnO is mixed with ceramic powder. In particular, when a mixed material of ceramic powder is used for the reflective layer 30 and a ceramic material is used for the reinforcing layer 10, the bonding force between the reflective layer 30 and the reinforcing layer 10 may be improved, thereby increasing productivity. .
만약 반사층(30)에 은(Ag)를 사용하는 경우라면, 바리스터층(20), 강화층(10) 및 반사층(30)을 설정된 온도(약 섭씨 900도 또는 1000도)에서 일괄 소성할 수 있을 것이다(강화층(10)이 저온 동시소성 세라믹인 경우 제외).If silver (Ag) is used for the reflective layer 30, the varistor layer 20, the reinforcement layer 10 and the reflective layer 30 may be collectively calcined at a set temperature (about 900 degrees Celsius or 1000 degrees). (Except when the reinforcing layer 10 is a low temperature cofired ceramic).
그러나 반사층(30)에 세라믹 분말을 혼합한 재료가 사용되는 경우라면, 상기 언급한 바와 같이 그 소성 온도가 낮을 수 있으므로(약 섭씨 850~880도), 이 경우에는, 바리스터층(20)을 소성하고 저온 동시소성 세라믹의 강화층(10) 및 반사층(30)을 형성 후 다시 소성하거나(다른 온도로), 바리스터층(20) 및 강화층(10)을 형성하고 소성한 후, 반사층(30)을 형성하고 소성하여 기판을 완성할 수 있게 될 것이다.However, if a material mixed with ceramic powder is used in the reflective layer 30, as described above, the firing temperature may be low (about 850 to 880 degrees Celsius), and in this case, the varistor layer 20 is fired. After forming the reinforcement layer 10 and the reflective layer 30 of the low-temperature cofired ceramics and baking again (at different temperatures), or after forming and firing the varistor layer 20 and the reinforcement layer 10, the reflective layer 30 Forming and firing will be able to complete the substrate.
반사층(30)이 형성되면, 외부 전극(40, 42))이 형성될 수 있다. 외부 전극(40, 42)은 니켈(Ni) 도금이나, 은(Ag) 또는 금(Au) 도금을 통해 생성될 수 있으며, 바리스터층(20)의 하면과 반사층(30)의 상면에 각각 형성될 수 있다.When the reflective layer 30 is formed, the external electrodes 40 and 42 may be formed. The external electrodes 40 and 42 may be formed through nickel (Ni) plating or silver (Ag) or gold (Au) plating, and may be formed on the bottom surface of the varistor layer 20 and the top surface of the reflective layer 30, respectively. Can be.
본 발명의 실시 예에서 외부 전극(40, 42)은 각각 비아홀(45)에 충진된 전도성 물질(44) 및 내부 전극(46)과 전기적으로 연결되어 있을 것이다. 또한 각 극마다 전기적으로 절연되어 있을 것은 당연할 것이다.In the embodiment of the present invention, the external electrodes 40 and 42 may be electrically connected to the conductive material 44 and the internal electrode 46 filled in the via hole 45, respectively. It would also be natural for each pole to be electrically insulated.
외부 전극(40, 42)에서 발생할 수 있는 정전기는, 내부 전극(46)으로 전달될 것이며, 내부 전극(46)은 각 극끼리 바리스터 층(20)에 의해 이격되어 있을 것이다.Static electricity that may occur at the outer electrodes 40, 42 will be transferred to the inner electrode 46, and the inner electrodes 46 will be spaced apart by the varistor layers 20 between each pole.
바리스터층(20)의 하면에 형성되는 외부 전극(42)은 바리스터층(20)의 하면에 접촉되어 있거나, 소정의 절연층(미도시)에 의해 바리스터층(20)과 이격되어 형성될 수도 있을 것이다.The external electrode 42 formed on the bottom surface of the varistor layer 20 may be in contact with the bottom surface of the varistor layer 20 or may be formed to be spaced apart from the varistor layer 20 by a predetermined insulating layer (not shown). will be.
도 1을 참조하면 형성된 외부 전극(40)의 상면에 발광소자(60)가 탑재된다. 이는 발광소자(60) 인 LED칩이 한 극은 외부 전극(40)에 바로 연결되고, 한 극은 와이어(50)를 통해 외부 전극(40)에 연결되기 때문이다. 그러나 두 개의 와이어를 사용하는 방식과 같이 다른 방식의 실장 방법이 사용될 수도 있을 것이다.Referring to FIG. 1, the light emitting device 60 is mounted on an upper surface of the formed external electrode 40. This is because the LED chip, which is the light emitting device 60, is directly connected to the external electrode 40 with one pole directly connected to the external electrode 40 through the wire 50. However, other methods of mounting may be used, such as using two wires.
도 2는 본 발명의 실시 예에 따른 무수축 바리스터 기판의 사시단면도이다. 이하의 설명에서 도 1에 대한 설명과 중복되는 부분은 그 설명을 생략하기로 한다.2 is a perspective cross-sectional view of a non-shrink varistor substrate according to an embodiment of the present invention. In the following description, portions that overlap with the description of FIG. 1 will be omitted.
도 2를 참조하면, 외부 전극(40)은 전도성 물질(44)이 충진된 비아홀(40)과 전기적으로 연결되는 구조로 형성되어 있다. 도 2에서는 비아홀(45) 부분에 외부 전극(40)이 형성되지 않은 것으로 도시되어 있으나, 이는 비아홀(45)과 외부 전극(40)이 전기적으로 연결되어 있는 것을 명시하기 위해 도시된 것이며, 일반적으로는 외부 전극(40)이 비아홀(45)을 덮고 있을 것이다.Referring to FIG. 2, the external electrode 40 has a structure in which the external electrode 40 is electrically connected to the via hole 40 filled with the conductive material 44. In FIG. 2, the external electrode 40 is not formed in the via hole 45. However, this is illustrated to clearly indicate that the via hole 45 and the external electrode 40 are electrically connected. The external electrode 40 will cover the via hole 45.
또한 내부 전극(46)은 도 2에서는 3개가 서로 엇갈리는 형태로 형성되어 있으나, 내부 전극(46)은 바리스터 기능을 수행하기 위한 형태로 복수개가 바리스터층(20) 내부에 형성되어 있을 것이다.In addition, three internal electrodes 46 are formed to be alternately formed in FIG. 2, but a plurality of internal electrodes 46 are formed in the varistor layer 20 to perform a varistor function.
도 2를 참조하면, 바리스터층(20), 강화층(10), 및 반사층(30)이 차례로 형성되어 있으며, 비아홀(45) 부분이 천공되어 있는 것을 볼 수 있다.Referring to FIG. 2, it can be seen that the varistor layer 20, the reinforcement layer 10, and the reflective layer 30 are sequentially formed, and a portion of the via hole 45 is perforated.
바리스터층(20)은 복수개의 그린시트가 적층된 구조이고, 내부 전극(46)의 형태를 형성하기 위하여 일부의 그린시트에 내부 전극(46)이 인쇄될 수 있을 것이다.The varistor layer 20 has a structure in which a plurality of green sheets are stacked, and the internal electrodes 46 may be printed on a part of the green sheets to form the internal electrodes 46.
도 3은 강화층(10), 반사층(30) 및 외부 전극(40)의 적층 구도를 도식화한 것이다.3 is a diagram illustrating a stacking composition of the reinforcement layer 10, the reflective layer 30, and the external electrode 40.
도 3을 참조하면, 먼저 바리스터 기판(20)이 존재하며, 강화층(10)이 그 상면에 형성되어 있다. 강화층(10)은 바리스터층(20)의 상면과 반응하여 반응층(미도시)을 형성하고, 이에 따라서 전체 기판의 열 소성에 의한 수축을 방지하며, 전체 기판의 기계적인 굴곡 강도를 향상시키는 기능을 수행하게 된다.Referring to FIG. 3, a varistor substrate 20 exists first, and a reinforcement layer 10 is formed on an upper surface thereof. The reinforcement layer 10 reacts with the top surface of the varistor layer 20 to form a reaction layer (not shown), thereby preventing shrinkage due to thermal firing of the entire substrate and improving mechanical flexural strength of the entire substrate. It will perform the function.
본 발명의 실시 예에서 강화층(10)은, 도 3에 도시된 바와 같이 약 100~ 300㎛의 두께를 갖고 있다. 반사층(30)은 도 3의 실시 예에서는 Ag를 강화층(10) 상면에 약 10㎛ 적층하여 이루어 진다.In an embodiment of the present invention, the reinforcement layer 10 has a thickness of about 100 μm to about 300 μm, as shown in FIG. 3. In the embodiment of FIG. 3, the reflective layer 30 is formed by stacking Ag on the upper surface of the reinforcement layer 10 about 10 μm.
외부전극(40)은, Ni, Ag 또는 Au의 재료를 포함하고 있으며, Ni의 경우 약 0.3㎛, Ag 또는 Au의 경우 약 0.5㎛의 두께를 가지고 있다. 상기의 두께는 하나의 실시 예에 불과할 뿐일 것이며, 바리스터 기판의 용도 및 설계 정도에 따라서 변동될 수 있을 것이다.The external electrode 40 includes a material of Ni, Ag or Au, and has a thickness of about 0.3 μm for Ni and about 0.5 μm for Ag or Au. The thickness will be only one embodiment, and may vary depending on the use and design of the varistor substrate.
도 4는 본 발명의 실시 예에 따른 무수축 바리스터 기판의 구성 예를 도시한 것이다. 이하의 설명에서 도 1 내지 3에 대한 설명과 중복되는 부분은 그 설명을 생략하기로 한다.4 illustrates a configuration example of a non-shrink varistor substrate according to an embodiment of the present invention. In the following description, portions overlapping with the description of FIGS. 1 to 3 will be omitted.
도 4에서는 복수의 그린시트(21)가 적층된 바리스터층(20)의 구조를 확인할 수 있을 것이다.In FIG. 4, the structure of the varistor layer 20 in which the plurality of green sheets 21 are stacked may be confirmed.
도 4를 참조하면, 복수개의 그린시트(21)가 바리스터층(20)의 구조를 형성하기 위하여 적층될 것이다. 각 그린시트(21)에는 비아홀(45)이 천공되어 있을 것이며, 그 위치는 상 하의 그린시트(21)마다 동일하여 수직의 비아홀(45)이 그린시트(21)의 적층에 따라서 형성될 것이다. Referring to FIG. 4, a plurality of green sheets 21 may be stacked to form a structure of the varistor layer 20. Via holes 45 will be perforated in each green sheet 21, and the positions thereof will be the same for each of the upper and lower green sheets 21, so that the vertical via holes 45 will be formed according to the stacking of the green sheets 21.
내부 전극(46)은, 각 그린시트(21)가 적층될 때, 도 4에 도시된 바와 같이 양 극마다 교대로 연결되도록 적층될 것이다. 이는 바리스터의 기능을 수행하기 위한 적층 순서이다. 또한, 내부 전극(46) 간의 간격을 형성하기 위해, 내부 전극(46)이 형성된 그린시트(21) 사이에, 내부 전극(46)이 형성되지 않은 그린시트(21) 역시 적층될 수 있을 것이다.When the green sheets 21 are stacked, the internal electrodes 46 may be stacked to be alternately connected to each pole as shown in FIG. 4. This is the stacking order for performing the function of the varistor. In addition, in order to form a gap between the internal electrodes 46, the green sheets 21 without the internal electrodes 46 may also be stacked between the green sheets 21 on which the internal electrodes 46 are formed.
전도성 물질(44)은 복수개의 그린시트(21)를 적층하면서 계속적으로 충진될 수 있으며, 이외에 강화층(10) 및 반사층(30)을 적층하면서 충진될 수 있을 것이다.The conductive material 44 may be continuously filled while stacking the plurality of green sheets 21, and may be filled while stacking the reinforcing layer 10 and the reflective layer 30.
도 5는 강화층(10)에 각기 다른 재료를 사용했을 때의 강도를 비교한 그래프이다. 이하의 설명에서, 도 1 내지 4에 대한 설명과 중복되는 부분은 그 설명을 생략하기로 한다.5 is a graph comparing the strength when different materials are used for the reinforcement layer 10. In the following description, portions that overlap with the description of FIGS. 1 to 4 will be omitted.
도 5를 참조하면, 비교를 위하여 바리스터층(20)과 같은 재료의 바리스터의 강도(20)를 측정하였으며, 바리스터에 Al을 첨가시의 강도(22), 바리스터에 Al2O3, MgO, CaO, TiO2, Co3O4, Nd2O3, Pr6O11, Bi2O3, Sb2O3, ZrO2 및 ZnO로 조성된 강화층(10)을 형성했을 때의 강도(24), 저온 동시소성 세라믹의 강도(26) 및 고온 동시소성 세라믹의 강도(28)가 기재되어 있다.5, for comparison it was measured the strength 20 of the varistor material, such as a varistor layer 20, the Al in the varistor to the intensity 22, a varistor during the addition of Al 2 O 3, MgO, CaO Strength 24 when forming the reinforcement layer 10 composed of TiO 2 , Co 3 O 4 , Nd 2 O 3 , Pr 6 O 11 , Bi 2 O 3 , Sb 2 O 3 , ZrO 2 and ZnO The strength 26 of low temperature cofired ceramics and the strength 28 of high temperature cofired ceramics are described.
도 5에 도시된 바와 같이, 보통의 바리스터의 강도에 비해 강화층(10)에 바리스터와 다른 재질의 재료를 사용했을 때 훨씬 그 굴곡 강도가 세지는 것을 볼 수 있다. As shown in FIG. 5, it can be seen that the flexural strength is much stronger when the material of the varistor and the other material is used for the reinforcement layer 10 as compared to the strength of the ordinary varistor.
물론, 본 발명에서는, 각 재료를 모두 혼합하여 사용할 수도 있을 것이며, 바리스터 기판이 사용되는 분야에 따른 요구 강도, 재료비, 공정의 단순화(소성 온도가 다를수록 각 단계별로 소성을 해야하기 때문에)에 따른 요구에 따라서 다양하게 재료를 혼합하여 사용할 수 있을 것이다.Of course, in the present invention, all materials may be mixed and used, and according to the required strength, material cost, and simplification of the process depending on the field in which the varistor substrate is used (because different firing temperatures have to be fired in each step). Various materials may be mixed and used as required.
도 6은, 본 발명의 실시 예에 다른 무수축 바리스터 기판의 제조 방법에 대한 플로우차트이다. 이하의 설명에서 도 1 내지 5에 대한 설명과 중복되는 부분은 그 설명을 생략하기로 한다.6 is a flowchart of a method of manufacturing a non-shrink varistor substrate according to an embodiment of the present invention. In the following description, portions overlapping with the description of FIGS. 1 to 5 will be omitted.
도 6을 참조하면, 먼저 바리스터용 그린시트(21)를 준비하는 단계(S10)가 수행된다. S10 단계에서는, 상기 도 1에 대한 설명에서 언급한 바와 같은 예의 방법으로 그린시트를 제조하게 된다.Referring to FIG. 6, first, a step (S10) of preparing the varistor green sheet 21 is performed. In step S10, the green sheet is manufactured by the example method as mentioned in the description of FIG.
이후, 바리스터 기능을 위해 그린시트(21) 중 일부의 상면에 내부 전극(46)을 형성하는 단계(S20)가 수행된다. 내부 전극(46)은 바리스터 기능에 따라서 바리스터층(20) 내부에 소정 두께마다 존재하도록 그린시트(21)의 일부에 형성될 것이다.Thereafter, the step S20 of forming the internal electrode 46 on the upper surface of the part of the green sheet 21 for the varistor function is performed. The internal electrode 46 may be formed on a part of the green sheet 21 to exist at a predetermined thickness inside the varistor layer 20 according to the varistor function.
그린시트(21)를 적층하여 바리스터층(20)이 완성되면, 그 위에 강화층(10)을 적층하기 위해 강화층(10)을 바리스터층(20)의 상면에 형성하는 단계(S30)가 수행된다. 만약, 강화층(10)이 저온 동시소성 세라믹이라면, S20 단계와 S30단계 사이에 1차로 바리스터층(20)을 소성하는 단계가 더 포함되어 있을 수 있다.When the varistor layer 20 is completed by stacking the green sheets 21, the step S30 of forming the reinforcement layer 10 on the upper surface of the varistor layer 20 is performed to stack the reinforcement layer 10 thereon. do. If the reinforcing layer 10 is a low temperature cofired ceramic, the step of firing the varistor layer 20 may be further included between the steps S20 and S30.
S30 단계 후, 강화층(10)의 상면에 반사층(30)을 형성하는 단계(S40)가 수행될 것이다. 이 때, 반사층(30)에 세라믹 재질이 포함되는 경우, S40 단계와 S30 단계의 사이에 역시 강화층(10)이 형성된 바리스터층(20)을 소성하는 단계가 또한 포함되어 있을 수 있다.After the step S30, forming the reflective layer 30 on the upper surface of the reinforcing layer 10 will be performed (S40). In this case, when the ceramic layer is included in the reflective layer 30, the step of firing the varistor layer 20 in which the reinforcing layer 10 is formed may also be included between steps S40 and S30.
반사층(30)이 형성되면, 바리스터 기판 전체를 소성하는 단계(S50)가 수행될 것이며, 이후 외부 전극(40, 42)을 형성하여 기판을 완성하는 단계(S60)가 수행될 것이다.When the reflective layer 30 is formed, the step S50 of firing the entire varistor substrate will be performed, and then the step S60 of forming the external electrodes 40 and 42 to complete the substrate will be performed.
상기 언급한 본 발명의 실시 예에 따른 무수축 바리스터 기판 및 그 제조방법에 대한 설명은 특허청구범위를 제한하는 것이 아니다. 또한, 본 발명의 상기 실시 예 이외에도, 본 발명과 동일한 기능을 수행하는 균등한 발명 역시 본 발명의 권리 범위에 속할 것은 당연할 것이다.The above-described description of the non-shrink varistor substrate and its manufacturing method according to the embodiment of the present invention is not intended to limit the claims. In addition, in addition to the above embodiment of the present invention, it will be obvious that the equivalent invention performing the same function as the present invention also belongs to the scope of the present invention.

Claims (16)

  1. 내부에 바리스터 기능을 위한 내부 전극, 내부 전극과 외부의 전기적 연결을 위해 전도성 물질이 채워진 비아홀이 형성된 바리스터층; An internal electrode for a varistor function therein, a varistor layer having a via hole filled with a conductive material for electrical connection between the internal electrode and the outside;
    상기 바리스터층과 다른 재질을 포함하고, 상기 바리스터층의 상면에 소정 두께로 형성된 강화층; A reinforcement layer including a material different from the varistor layer and formed to a predetermined thickness on an upper surface of the varistor layer;
    상기 강화층의 상면에 인쇄되는 반사층; 및 A reflective layer printed on an upper surface of the reinforcement layer; And
    상기 반사층 상면 및 상기 바리스터층 하면에 형성된 외부 전극을 포함하는 것을 특징으로 하는 무수축 바리스터 기판.And an external electrode formed on an upper surface of the reflective layer and a lower surface of the varistor layer.
  2. 청구항 1에 있어서,The method according to claim 1,
    상기 강화층은,The reinforcement layer,
    Al2O3, MgO, CaO, TiO2, Co3O4, Nd2O3, Pr6O11, Bi2O3, Sb2O3, ZrO2 및 ZnO 중 하나 이상의 재료를 포함하는 것을 특징으로 하는 무수축 바리스터 기판.At least one of Al 2 O 3 , MgO, CaO, TiO 2 , Co 3 O 4 , Nd 2 O 3 , Pr 6 O 11 , Bi 2 O 3 , Sb 2 O 3 , ZrO 2 and ZnO A non-shrink varistor substrate.
  3. 청구항 1에 있어서,The method according to claim 1,
    상기 강화층은 저온 동시소성 세라믹(LTCC) 또는 고온 동시소성 세라믹(HTCC)을 포함하는 세라믹 재질을 포함하는 것을 특징으로 하는 무수축 바리스터 기판. The reinforcing layer is a non-shrink varistor substrate, characterized in that it comprises a ceramic material including a low temperature co-fired ceramic (LTCC) or a high temperature co-fired ceramic (HTCC).
  4. 청구항 3에 있어서,The method according to claim 3,
    상기 강화층이 저온 동시소성 세라믹인 경우, 상기 바리스터층을 소성한 후, 상기 강화층 및 상기 반사층을 형성하는 것을 특징으로 하는 무수축 바리스터 기판.When the reinforcing layer is a low temperature cofired ceramic, the varistor layer is fired, and then the reinforcing layer and the reflective layer are formed.
  5. 청구항 1에 있어서,The method according to claim 1,
    상기 반사층은,The reflective layer,
    Ag 를 포함하는 것을 특징으로 하는 무수축 바리스터 기판.A non-shrink varistor substrate comprising Ag.
  6. 청구항 1에 있어서,The method according to claim 1,
    상기 반사층은,The reflective layer,
    세라믹 분말에 TiO2, ZrO2, 및 ZnO 중 하나 이상의 물질을 혼합한 물질인 것을 특징으로 하는 무수축 바리스터 기판.A non-shrink varistor substrate, characterized in that the ceramic powder is a material in which at least one of TiO 2 , ZrO 2 , and ZnO is mixed.
  7. 청구항 6에 있어서,The method according to claim 6,
    상기 반사층은,The reflective layer,
    상기 강화층이 형성된 상기 바리스터층을 소성한 후 형성되는 것을 특징으로 하는 무수축 바리스터 기판.A non-shrink varistor substrate, characterized in that formed after firing the varistor layer on which the reinforcement layer is formed.
  8. 청구항 1에 있어서,The method according to claim 1,
    상기 외부 전극은 Ni, Ag 및 Au 중 하나 이상의 재료를 포함하는 것을 특징으로 하는 무수축 바리스터 기판.And the external electrode comprises at least one material of Ni, Ag, and Au.
  9. 일부에 내부 전극이 인쇄된 복수개의 그린 시트를 적층하면서 상기 그린 시트에 형성된 비아홀에 전도성 물질을 충진하여 바리스터층을 형성하는 단계;Forming a varistor layer by filling a conductive material in a via hole formed in the green sheet while stacking a plurality of green sheets printed with internal electrodes thereon;
    상기 바리스터층의 상면에 상기 바리스터층과 다른 재질을 포함하는 소정 두께의 강화층을 형성하는 단계;Forming a reinforcement layer having a predetermined thickness including a material different from that of the varistor layer on an upper surface of the varistor layer;
    상기 강화층의 상면에 반사층을 인쇄하고 소성하는 단계; 및Printing and firing a reflective layer on an upper surface of the reinforcement layer; And
    상기 반사층 상면 및 상기 바리스터 기판 하면에 외부 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 무수축 바리스터 기판의 제조 방법.And forming an external electrode on an upper surface of the reflective layer and a lower surface of the varistor substrate.
  10. 청구항 9에 있어서,The method according to claim 9,
    상기 강화층은, The reinforcement layer,
    Al2O3, MgO, CaO, TiO2, Co3O4, Nd2O3, Pr6O11, Bi2O3, Sb2O3, ZrO2 및 ZnO 중 하나 이상의 재료를 포함하여 제조되는 것을 특징으로 하는 무수축 바리스터 기판의 제조 방법.Prepared by including one or more of Al 2 O 3 , MgO, CaO, TiO 2 , Co 3 O 4 , Nd 2 O 3 , Pr 6 O 11 , Bi 2 O 3 , Sb 2 O 3 , ZrO 2 and ZnO The manufacturing method of a non-shrink varistor board | substrate characterized by the above-mentioned.
  11. 청구항 9에 있어서,The method according to claim 9,
    상기 강화층은,The reinforcement layer,
    저온 동시소성 세라믹(LTCC) 또는 고온 동시소성 세라믹(HTCC)을 포함하는 세라믹 재질을 포함하는 것을 특징으로 하는 무수축 바리스터 기판의 제조 방법.A method for manufacturing a non-shrink varistor substrate, comprising a ceramic material comprising a low temperature cofired ceramic (LTCC) or a high temperature cofired ceramic (HTCC).
  12. 청구항 11에 있어서,The method according to claim 11,
    상기 강화층이 저온 동시소성 세라믹일 경우, 상기 바리스터층을 형성하는 단계와 상기 강화층을 형성하는 단계 사이에 상기 바리스터 층을 소성하는 단계를 더 포함하는 것을 특징으로 하는 무수축 바리스터 기판의 제조 방법.If the reinforcing layer is a low temperature co-fired ceramic, further comprising firing the varistor layer between the forming of the varistor layer and the forming of the reinforcing layer. .
  13. 청구항 9에 있어서,The method according to claim 9,
    상기 반사층은,The reflective layer,
    Ag을 포함하는 것을 특징으로 하는 무수축 바리스터 기판의 제조 방법.A method for producing a non-shrink varistor substrate, comprising Ag.
  14. 청구항 9에 있어서,The method according to claim 9,
    상기 반사층은 세라믹 분말에 TiO2, ZrO2, 및 ZnO 중 하나 이상의 물질을 혼합한 물질인 것을 특징으로 하는 무수축 바리스터 기판의 제조 방법.The reflective layer is a method of manufacturing a non-shrink varistor substrate, characterized in that the ceramic powder is a mixture of at least one of TiO 2 , ZrO 2 , and ZnO.
  15. 청구항 14에 있어서,The method according to claim 14,
    상기 강화층을 형성하는 단계와 상기 인쇄하고 소성하는 단계 사이에 상기 강화층이 형성된 상기 바리스터층을 소성하는 단계를 더 포함하는 것을 특징으로 하는 무수축 바리스터 기판의 제조 방법.And firing the varistor layer on which the reinforcing layer is formed between the forming of the reinforcing layer and the printing and firing step.
  16. 청구항 9에 있어서,The method according to claim 9,
    상기 외부 전극은 Ni, Ag 및 Au 중 어느 하나 이상의 재료를 포함하는 것을 특징으로 하는 무수축 바리스터 기판의 제조 방법.And the external electrode comprises at least one of Ni, Ag, and Au.
PCT/KR2011/007459 2010-12-14 2011-10-07 Non-shrink varistor board and method for manufacturing same WO2012081815A1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2010-0127824 2010-12-14
KR1020100127824A KR101137405B1 (en) 2010-12-14 2010-12-14 Non-shrinkage varistor substrate and method for manufacturing the same

Publications (1)

Publication Number Publication Date
WO2012081815A1 true WO2012081815A1 (en) 2012-06-21

Family

ID=46143827

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2011/007459 WO2012081815A1 (en) 2010-12-14 2011-10-07 Non-shrink varistor board and method for manufacturing same

Country Status (2)

Country Link
KR (1) KR101137405B1 (en)
WO (1) WO2012081815A1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015078873A1 (en) * 2013-11-29 2015-06-04 Epcos Ag Electronic component and use thereof

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101483259B1 (en) 2012-08-28 2015-01-14 주식회사 아모센스 Non-shrinkage varistor substrate and method for manufacturing the same
WO2014035143A1 (en) * 2012-08-28 2014-03-06 ㈜ 아모엘이디 Non-shrink varistor substrate and production method for same
WO2014092296A1 (en) * 2012-12-14 2014-06-19 ㈜ 아모엘이디 Varistor substrate in which thermal via is formed, and method for manufacturing same
KR101664443B1 (en) * 2014-09-24 2016-10-10 주식회사 아모센스 Non-shrinkage varistor substrate, method for manufacturing the same and led package using the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040055621A (en) * 2002-12-17 2004-06-26 티디케이가부시기가이샤 Multilayer chip varistor and method of manufacturing the same
JP2006186316A (en) * 2004-11-30 2006-07-13 Kyocera Corp Ceramic electronic component and laminated ceramic capacitor
KR100850682B1 (en) * 2007-03-29 2008-08-07 주식회사 바일테크놀러지 A array filter integrated device with difference materials
KR20080109675A (en) * 2007-06-13 2008-12-17 티디케이가부시기가이샤 Ceramic electronic component

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006000935B4 (en) * 2006-01-05 2016-03-10 Epcos Ag Monolithic ceramic component and method of manufacture
KR100745541B1 (en) * 2006-03-08 2007-08-02 (주) 래트론 A array varistor-noise filter integrated device with difference materials

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040055621A (en) * 2002-12-17 2004-06-26 티디케이가부시기가이샤 Multilayer chip varistor and method of manufacturing the same
JP2006186316A (en) * 2004-11-30 2006-07-13 Kyocera Corp Ceramic electronic component and laminated ceramic capacitor
KR100850682B1 (en) * 2007-03-29 2008-08-07 주식회사 바일테크놀러지 A array filter integrated device with difference materials
KR20080109675A (en) * 2007-06-13 2008-12-17 티디케이가부시기가이샤 Ceramic electronic component

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015078873A1 (en) * 2013-11-29 2015-06-04 Epcos Ag Electronic component and use thereof
US10225965B2 (en) 2013-11-29 2019-03-05 Epcos Ag Electronic component and use thereof

Also Published As

Publication number Publication date
KR101137405B1 (en) 2012-04-20

Similar Documents

Publication Publication Date Title
WO2012081815A1 (en) Non-shrink varistor board and method for manufacturing same
EP2372798A1 (en) Substrate for light-emitting element and light-emitting device employing it
US20110233601A1 (en) Substrate for light-emitting element and light-emitting device
US20090027157A1 (en) Varistor and electronic component module using same
EP2541629A1 (en) Substrate for mounting light emitting element, and light emitting device
KR20110103307A (en) Light emitting device
JP2012018948A (en) Board for device, light-emitting device and method of manufacturing board for device
US20120018759A1 (en) Substrate for mounting light-emitting element, production process thereof and light-emitting device
JP2006093565A (en) Wiring board for light emitting element, light emitting device and method for manufacturing it
US9402300B2 (en) Substrate for light-emitting diode
KR20080060184A (en) Multilayer ceramic substrate
US20120201037A1 (en) Substrate for light-emitting element and light-emitting device
EP2530749A1 (en) Substrate for mounting light emitting element, method for producing same, and light emitting device
JP2013197236A (en) Light-emitting device and manufacturing method therefor
KR20140029124A (en) Non-shrinkage varistor substrate and method for manufacturing the same
CN114747301B (en) Circuit board and method for manufacturing circuit board
WO2012133990A1 (en) Method for manufacturing high heat-dissipation circuit board appropriate for mounting light emitting diode
CN101266851A (en) Electrostatic protection component, and electronic component module using the same
WO2014092296A1 (en) Varistor substrate in which thermal via is formed, and method for manufacturing same
KR101241133B1 (en) Non-shrinkage varistor substrate, led package having the same and method for manufacturing non-shrinkage varistor substrate
JP2012209310A (en) Substrate for light-emitting element, and light-emitting device
WO2014035143A1 (en) Non-shrink varistor substrate and production method for same
WO2012036132A1 (en) Substrate for mounting light-emitting element, and light-emitting device
KR101208635B1 (en) Semiconductor substrate for led package and method for manufacturing thereof
JP2015070088A (en) Substrate for light-emitting element and light-emitting device

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11849499

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 11849499

Country of ref document: EP

Kind code of ref document: A1