JP2012018948A - Board for device, light-emitting device and method of manufacturing board for device - Google Patents

Board for device, light-emitting device and method of manufacturing board for device Download PDF

Info

Publication number
JP2012018948A
JP2012018948A JP2010153627A JP2010153627A JP2012018948A JP 2012018948 A JP2012018948 A JP 2012018948A JP 2010153627 A JP2010153627 A JP 2010153627A JP 2010153627 A JP2010153627 A JP 2010153627A JP 2012018948 A JP2012018948 A JP 2012018948A
Authority
JP
Japan
Prior art keywords
mounting surface
thermal via
layer
diameter
surface side
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010153627A
Other languages
Japanese (ja)
Other versions
JP5499960B2 (en
Inventor
Katsuhisa Nakayama
勝寿 中山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AGC Inc
Original Assignee
Asahi Glass Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Asahi Glass Co Ltd filed Critical Asahi Glass Co Ltd
Priority to JP2010153627A priority Critical patent/JP5499960B2/en
Publication of JP2012018948A publication Critical patent/JP2012018948A/en
Application granted granted Critical
Publication of JP5499960B2 publication Critical patent/JP5499960B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item

Abstract

PROBLEM TO BE SOLVED: To provide a board for devices, a light-emitting device and a method of manufacturing the board for devices, which can prevent the increase in the heat conduction resistance of each thermal via hole formed in the board even if through-holes of respective layers of green sheets are displaced in stacking the green sheets to form a laminate.SOLUTION: A board 1 for devices has: a board main body 2 including a sintered compact of glass ceramic composition containing glass powder and a ceramic filler, and having a device-mount face 21 to mount a light-emitting element 11 thereon; and thermal via holes 6 each provided in the board main body 2 to pierce the main body from the device-mount face 21 to the non-mount face 23 and formed by stacking the plurality of layers from the device-mount face 21 towards the non-mount face 23. In at least two adjacent layers of the stacked layers, the diameter of the thermal via hole 6 in the layer on the side of the device-mount face 21 is smaller than the diameter in the layer in contact with the side of the non-mount face 23.

Description

本発明は、素子を搭載する素子用基板、素子用基板に搭載された発光素子と素子用基板とを有する発光装置、及び素子用基板の製造方法に関する。   The present invention relates to an element substrate on which an element is mounted, a light emitting device including a light emitting element mounted on the element substrate and the element substrate, and a method for manufacturing the element substrate.

近年、発光ダイオード(Light Emitting Diode;LED)素子(チップ)の高輝度、白色化に伴い、照明、各種ディスプレイ、大型液晶TVのバックライト等としてLED素子等の発光素子を用いた白色光を発光する発光装置が使用されている。   In recent years, with the increase in brightness and whiteness of light emitting diode (LED) elements (chips), white light is emitted using light emitting elements such as LED elements as backlights for lighting, various displays, and large liquid crystal TVs. A light emitting device is used.

このような発光装置は、耐候性に優れていないと、屋外等で長期間使用できない。また、発光装置は、光取り出し効率が低いと、同じ駆動電力に対して十分な発光輝度を得られない。また、発光装置は、放熱に優れていないと、LED素子の高輝度化に伴って発熱量が増加し、その温度が過度に上昇するため、十分な発光輝度を得られない。従って、LED素子等の発光素子を搭載するための素子用基板としては、耐候性、光取り出し効率、放熱のそれぞれの特性についての要求仕様を満たす必要がある。そのため、素子用基板として低温同時焼成セラミックス基板(以下「LTCC基板」という。)が広く使用されている。   Such a light-emitting device cannot be used outdoors for a long time unless it has excellent weather resistance. Further, if the light extraction efficiency of the light emitting device is low, sufficient light emission luminance cannot be obtained for the same driving power. In addition, if the light emitting device is not excellent in heat dissipation, the amount of heat generated increases as the brightness of the LED element increases, and the temperature rises excessively, so that sufficient light emission luminance cannot be obtained. Therefore, the element substrate for mounting a light emitting element such as an LED element needs to satisfy the required specifications for the respective characteristics of weather resistance, light extraction efficiency, and heat dissipation. Therefore, a low-temperature co-fired ceramic substrate (hereinafter referred to as “LTCC substrate”) is widely used as a device substrate.

LTCC基板は、例えば、セラミックス層と、セラミックス層のそれぞれ表面及び裏面に形成された表面導体層及び裏面導体層と、セラミックス層を貫通し、表面導体層と裏面導体層とを接続する貫通導体を有する(例えば特許文献1参照)。   The LTCC substrate includes, for example, a ceramic layer, a front conductor layer and a rear conductor layer formed on the front and rear surfaces of the ceramic layer, and a through conductor that penetrates the ceramic layer and connects the front conductor layer and the rear conductor layer. (For example, refer to Patent Document 1).

このようなLTCC基板には、例えば発光素子が搭載される搭載面からその反対面に貫通するように金属等の高熱伝導材料からなるサーマルビアが設けられ、搭載面と反対面との間の伝熱抵抗を低減させている。サーマルビアは、セラミックス層を形成するためのグリーンシートに、グリーンシートを貫通する貫通孔を形成し、形成された貫通孔に金属等の高熱伝導材料(通常は、導電性材料でもある)を含む導電ペーストを充填し、焼成することによって形成される。サーマルビアとして、例えば発光素子より小さいものを複数配置するLTCC基板の例や、発光素子と略同等の大きさのものを1つのみ配置するLTCC基板の例が開示されている(例えば特許文献2参照)。   Such an LTCC substrate is provided with a thermal via made of a high thermal conductive material such as a metal so as to penetrate from the mounting surface on which the light emitting element is mounted to the opposite surface thereof, and is transmitted between the mounting surface and the opposite surface. Thermal resistance is reduced. The thermal via forms a through-hole penetrating the green sheet in the green sheet for forming the ceramic layer, and the formed through-hole includes a high thermal conductive material such as metal (usually also a conductive material). It is formed by filling a conductive paste and baking it. For example, an example of an LTCC substrate in which a plurality of thermal vias smaller than a light emitting element are arranged, or an example of an LTCC substrate in which only one having a size approximately the same as the light emitting element is arranged is disclosed (for example, Patent Document 2). reference).

特開2009−117564号公報JP 2009-117564 A 特開2006−41230号公報Japanese Patent Laid-Open No. 2006-41230

ところが、上記したLTCC基板のような発光素子を搭載する素子用基板では、次のような問題がある。   However, an element substrate on which a light emitting element such as the above-described LTCC substrate is mounted has the following problems.

特許文献2に記載されているような素子用基板では、ガラス粉末とセラミックスフィラーとを含むガラスセラミックス組成物にバインダー等を添加してスラリーを調製し、これをドクターブレード法等によりシート状に成形し、乾燥させることによって、グリーンシートを作製する。そして、作製したグリーンシートを複数枚積層して形成した積層体を焼成することによって、素子用基板を得る。それぞれのグリーンシートの同一の位置に、グリーンシートを貫通するように例えばパンチングによって貫通孔が形成されており、形成された貫通孔に金属等の導電材料を含む導電ペーストが充填されているため、グリーンシートを積層して焼成することによって、素子用基板を貫通するようにサーマルビアが設けられる。   In the element substrate as described in Patent Document 2, a slurry is prepared by adding a binder to a glass ceramic composition containing glass powder and a ceramic filler, and this is formed into a sheet by a doctor blade method or the like. And drying to produce a green sheet. And the board | substrate for elements is obtained by baking the laminated body formed by laminating | stacking several produced green sheets. A through hole is formed by punching, for example, so as to penetrate the green sheet at the same position of each green sheet, and since the formed through hole is filled with a conductive paste containing a conductive material such as metal, By laminating and firing the green sheets, thermal vias are provided so as to penetrate the element substrate.

しかし、グリーンシートを積層する際に位置合わせ精度の限界に起因してグリーンシートの位置がずれるか、又はグリーンシートに貫通孔を形成する際にパンチングの加工精度の限界に起因して貫通孔の位置がずれることがある。このような各層における貫通孔の位置ずれが発生すると、各層におけるサーマルビア間の接触面積が減少する。接触面積が減少すると、サーマルビアの伝熱抵抗が増大し、発光素子の搭載面から反対面に向けての放熱特性が低下する。   However, when the green sheets are stacked, the position of the green sheet is shifted due to the limit of alignment accuracy, or when the through hole is formed in the green sheet, The position may shift. When such positional deviation of the through holes in each layer occurs, the contact area between the thermal vias in each layer decreases. When the contact area decreases, the heat transfer resistance of the thermal via increases, and the heat dissipation characteristics from the mounting surface of the light emitting element toward the opposite surface deteriorate.

また、上記した問題は、素子用基板に発光素子を搭載する場合のみならず、昨今では素子の駆動周波数の高速化に伴って発熱量が増大している例えばパワー系半導体素子等の各種の半導体素子を搭載する場合にも共通する。   In addition, the above-described problem is not only in the case where a light emitting element is mounted on an element substrate, but also in recent years, various types of semiconductors such as power-based semiconductor elements, in which the amount of heat generation has increased as the driving frequency of the element has increased. This is also common when mounting elements.

本発明は上記の点に鑑みてなされたものであり、グリーンシートを積層して積層体を形成する際に、各層の貫通孔の位置が位置ずれしたときも、形成されるサーマルビアの伝熱抵抗の増大を防止できる素子用基板、発光装置及び素子用基板の製造方法を提供する。   The present invention has been made in view of the above points, and when a green sheet is laminated to form a laminate, the heat transfer of the formed thermal via is also performed when the position of the through hole of each layer is displaced. Provided are a device substrate, a light emitting device, and a method for manufacturing the device substrate, which can prevent an increase in resistance.

上記の課題を解決するために本発明では、次に述べる手段を講じたことを特徴とするものである。   In order to solve the above problems, the present invention is characterized by the following measures.

本発明は、ガラス粉末とセラミックスフィラーとを含むガラスセラミックス組成物の焼結体よりなり、半導体素子が搭載される搭載面を有する基板本体と、前記搭載面から前記搭載面の反対面である非搭載面に貫通するように前記基板本体に設けられ、前記搭載面から前記非搭載面に向かって複数の層が積層されてなるサーマルビアとを有し、前記サーマルビアは、積層する層のうち互いに接する少なくとも任意の二層において、前記搭載面側のサーマルビアの径が前記非搭載面側のサーマルビアの径よりも小さいことを特徴とする、素子用基板を提供する。   The present invention consists of a sintered body of a glass ceramic composition containing glass powder and a ceramic filler, and has a substrate body having a mounting surface on which a semiconductor element is mounted, and a non-surface opposite from the mounting surface to the mounting surface. A thermal via that is provided in the substrate body so as to penetrate the mounting surface, and in which a plurality of layers are laminated from the mounting surface toward the non-mounting surface; Provided is an element substrate characterized in that the diameter of the thermal via on the mounting surface side is smaller than the diameter of the thermal via on the non-mounting surface side in at least any two layers that are in contact with each other.

径の小さいサーマルビアを有する層は、前記搭載面側の最表層であることが好ましい。また、前記サーマルビアは、前記搭載面から所定距離の範囲内で、各層における前記サーマルビアの径が、前記搭載面側の最表層から前記非搭載面に向かって順次増大することが好ましい。また、前記サーマルビアは、各層における前記サーマルビアの径が、前記搭載面側の最表層から前記非搭載面側の最表層まで順次増大することが好ましい。   The layer having a thermal via having a small diameter is preferably the outermost layer on the mounting surface side. Moreover, it is preferable that the diameter of the thermal via in each layer gradually increases from the outermost layer on the mounting surface side toward the non-mounting surface within a predetermined distance from the mounting surface. In the thermal via, it is preferable that the diameter of the thermal via in each layer sequentially increases from the outermost layer on the mounting surface side to the outermost layer on the non-mounting surface side.

また、互いに接する2つの層における前記サーマルビアの径の差は、30μm以上60μm以下であることが好ましい。また、径の小さいサーマルビアを有する層における前記サーマルビアの径が100μm以上200μm以下であり、かつ、前記サーマルビアの近傍における前記搭載面の最高部と最低部との高低差が5μm以下であることが好ましい。また、前記サーマルビアは、銀を含み、前記サーマルビアの径が大きい層ほど、前記層における前記サーマルビア中の銀の含有率が大きいことが好ましい。また、前記半導体素子は、発光素子であることが好ましい。   The difference in diameter of the thermal vias in the two layers in contact with each other is preferably 30 μm or more and 60 μm or less. Further, the diameter of the thermal via in the layer having the thermal via having a small diameter is 100 μm or more and 200 μm or less, and the height difference between the highest part and the lowest part of the mounting surface in the vicinity of the thermal via is 5 μm or less. It is preferable. Moreover, it is preferable that the thermal via contains silver, and the larger the diameter of the thermal via, the larger the silver content in the thermal via in the layer. The semiconductor element is preferably a light emitting element.

また、本発明は、本発明に係る素子用基板と、前記搭載面に搭載されている前記発光素子とを有する発光装置を提供する。   Moreover, this invention provides the light-emitting device which has the board | substrate for elements based on this invention, and the said light emitting element mounted in the said mounting surface.

また、本発明は、ガラス粉末とセラミックスフィラーとを含むガラスセラミックス組成物の焼結体よりなり、半導体素子が搭載される搭載面を有する基板本体と、前記搭載面から前記搭載面の反対面である非搭載面に貫通するように前記基板本体に設けられ、前記搭載面から前記非搭載面に向かって複数の層が積層されてなるサーマルビアとを有し、前記サーマルビアは、積層する層のうち互いに接する少なくとも任意の二層において、前記搭載面側のサーマルビアの径が前記非搭載面側のサーマルビアの径より小さい、素子用基板の製造方法であって、金属粉末およびガラス粉末を含有する導体ペーストが充填された貫通孔を備えた、前記ガラスセラミックス組成物よりなるグリーンシートを、複数積層してなる積層体を焼成する焼成工程を有し、前記積層体は、互いに接する少なくとも任意の二層において、前記搭載面側のグリーンシートにおける前記貫通孔の径が、前記非搭載面側のグリーンシートにおける前記貫通孔の径よりも小さい、素子用基板の製造方法を提供する。   The present invention also includes a substrate body having a mounting surface on which a semiconductor element is mounted, and a surface opposite to the mounting surface from the mounting surface, which is made of a sintered body of a glass ceramic composition including glass powder and a ceramic filler. A thermal via provided in the substrate body so as to penetrate a certain non-mounting surface, and a plurality of layers stacked from the mounting surface toward the non-mounting surface, and the thermal via is a layer to be stacked A method of manufacturing a device substrate, wherein the diameter of the thermal via on the mounting surface side is smaller than the diameter of the thermal via on the non-mounting surface side in at least any two layers in contact with each other. A firing step of firing a laminate formed by laminating a plurality of green sheets made of the glass ceramic composition, each having a through-hole filled with a conductive paste containing The laminated body has at least two arbitrary layers in contact with each other, and the diameter of the through hole in the green sheet on the mounting surface side is smaller than the diameter of the through hole in the green sheet on the non-mounting surface side, A method for manufacturing a device substrate is provided.

本発明によれば、グリーンシートを積層して積層体を形成する際に、各層の貫通孔の位置が位置ずれしたときも、形成されるサーマルビアの伝熱抵抗の増大を防止できる。   According to the present invention, when forming a laminated body by laminating green sheets, it is possible to prevent an increase in the heat transfer resistance of the formed thermal via even when the position of the through hole of each layer is displaced.

実施の形態(第1の態様)に係る素子用基板の一例を示す断面図である。It is sectional drawing which shows an example of the board | substrate for elements concerning embodiment (1st aspect). 実施の形態(第1の態様)に係る素子用基板におけるサーマルビアの近傍を拡大して示す断面図である。It is sectional drawing which expands and shows the vicinity of the thermal via in the board | substrate for elements concerning embodiment (1st aspect). 比較例に係る素子用基板について、グリーンシートを積層する際に位置ずれした場合のサーマルビアの近傍を拡大して示す断面図である。It is sectional drawing which expands and shows the vicinity of the thermal via at the time of position shift about the board | substrate for elements concerning a comparative example when laminating | stacking a green sheet. 実施の形態(第1の態様)に係る素子用基板について、グリーンシートを積層する際に位置ずれするときのサーマルビアの近傍を拡大して示す断面図である。It is sectional drawing which expands and shows the vicinity of the thermal via at the time of position shift, when laminating | stacking a green sheet about the element | substrate board | substrate which concerns on embodiment (1st aspect). 搭載面における最高部と最低部との間の高低差を説明するための断面図である。It is sectional drawing for demonstrating the height difference between the highest part and the lowest part in a mounting surface. ガラス膜が設けられている素子用基板の別の例を示す断面図である。It is sectional drawing which shows another example of the board | substrate for elements provided with the glass film. 実施の形態(第1の態様)に係る発光装置10の一例を示す断面図である。It is sectional drawing which shows an example of the light-emitting device 10 which concerns on embodiment (1st aspect). 実施の形態(第1の態様)に係る素子用基板の製造方法における工程の一部を模式的に示す図である。It is a figure which shows typically a part of process in the manufacturing method of the board | substrate for elements concerning embodiment (1st aspect). 第2の態様に係る素子用基板におけるサーマルビアの近傍を拡大して示す断面図である。It is sectional drawing which expands and shows the vicinity of the thermal via in the element | substrate board | substrate which concerns on a 2nd aspect. 第3の態様に係る素子用基板におけるサーマルビアの近傍を拡大して示す断面図である。It is sectional drawing which expands and shows the vicinity of the thermal via in the element | substrate board | substrate which concerns on a 3rd aspect.

次に、本発明を実施するための形態について図面と共に説明する。
(実施の形態)
始めに図1から図5を参照し、実施の形態に係る素子用基板及び発光装置について説明する。図1は、本実施の形態に係る素子用基板1の一例を示す断面図である。図2は、本実施の形態(第1の態様、後で説明)に係る素子用基板1におけるサーマルビア6の近傍を拡大して示す断面図である。図3は、比較例に係る素子用基板について、グリーンシートを積層する際に位置ずれした場合のサーマルビアの近傍を拡大して示す断面図である。図4は、本実施の形態(第1の態様)に係る素子用基板1について、グリーンシートを積層する際に位置ずれするときのサーマルビアの近傍を拡大して示す断面図である。図5は、搭載面21における最高部と最低部との間の高低差を説明するための断面図である。
Next, a mode for carrying out the present invention will be described with reference to the drawings.
(Embodiment)
First, an element substrate and a light emitting device according to an embodiment will be described with reference to FIGS. FIG. 1 is a cross-sectional view showing an example of an element substrate 1 according to the present embodiment. FIG. 2 is an enlarged cross-sectional view showing the vicinity of the thermal via 6 in the element substrate 1 according to the present embodiment (first aspect, which will be described later). FIG. 3 is an enlarged cross-sectional view of the vicinity of the thermal via when the element substrate according to the comparative example is displaced when the green sheets are stacked. FIG. 4 is an enlarged cross-sectional view showing the vicinity of the thermal via when the element substrate 1 according to the present embodiment (first aspect) is displaced when the green sheets are stacked. FIG. 5 is a cross-sectional view for explaining the height difference between the highest portion and the lowest portion on the mounting surface 21.

素子用基板1は、基板本体2、接続端子3、外部電極端子4、貫通導体5、及びサーマルビア6を有している。   The element substrate 1 includes a substrate body 2, connection terminals 3, external electrode terminals 4, through conductors 5, and thermal vias 6.

基板本体2は、ガラス粉末とセラミックスフィラーとを含むガラスセラミックス組成物の焼結体からなり、一方の主面(図中、上側)として、発光素子が搭載される搭載面21を有している。搭載面21の略中央部は、実際に発光素子の搭載される搭載部22となっている。また、基板本体2は、他方の主面として、発光素子の搭載されない非搭載面23を有している。非搭載面23は、主面である搭載面21の反対面である。基板本体2は、発光素子の搭載時、その後の使用時における損傷等を抑制する観点から、例えば抗折強度が250MPa以上となるものであることが好ましい。   The substrate body 2 is made of a sintered body of a glass ceramic composition containing glass powder and a ceramic filler, and has a mounting surface 21 on which a light emitting element is mounted as one main surface (upper side in the figure). . A substantially central portion of the mounting surface 21 is a mounting portion 22 on which a light emitting element is actually mounted. The substrate body 2 has a non-mounting surface 23 on which the light emitting element is not mounted as the other main surface. The non-mounting surface 23 is the opposite surface of the mounting surface 21 that is the main surface. The substrate body 2 preferably has a bending strength of, for example, 250 MPa or more from the viewpoint of suppressing damage or the like when the light emitting element is mounted and thereafter used.

搭載面21には、発光素子と電気的に接続される接続端子3が設けられている。また非搭載面23には、外部回路と電気的に接続される外部電極端子4が設けられている。そして、基板本体2の内部に、これら接続端子3と外部電極端子4とを電気的に接続する貫通導体5が設けられている。   The mounting surface 21 is provided with a connection terminal 3 that is electrically connected to the light emitting element. The non-mounting surface 23 is provided with external electrode terminals 4 that are electrically connected to an external circuit. A through conductor 5 that electrically connects the connection terminal 3 and the external electrode terminal 4 is provided inside the substrate body 2.

伝熱抵抗を低減するためのサーマルビア6は、搭載面21から非搭載面23に貫通するように基板本体2に設けられており、搭載面21から非搭載面23に向かって複数の層が積層されてなる。   The thermal via 6 for reducing the heat transfer resistance is provided in the substrate body 2 so as to penetrate from the mounting surface 21 to the non-mounting surface 23, and a plurality of layers are formed from the mounting surface 21 toward the non-mounting surface 23. It is laminated.

ここでは、図2に示すように、基板本体2において6つの層2−1〜2−6が積層されている例について説明する。搭載面側最表層2−1を第1の層2−1とし、非搭載面側最表層2−6を第6の層2−6とし、搭載面側最表層2−1と非搭載面側最表層2−6との間の層を、搭載面側最表層2−1側から順次、第2の層2−2、第3の層2−3、第4の層2−4、第5の層2−5とする。また、第1の層2−1から第6の層2−6までの各層におけるサーマルビア61〜66の径を、D1、D2、D3、D4、D5、D6とする。   Here, as shown in FIG. 2, an example in which six layers 2-1 to 2-6 are stacked in the substrate body 2 will be described. The mounting surface side outermost layer 2-1 is the first layer 2-1, the non-mounting surface side outermost layer 2-6 is the sixth layer 2-6, the mounting surface side outermost layer 2-1 and the non-mounting surface side The layers between the outermost layer 2-6 and the second layer 2-2, the third layer 2-3, the fourth layer 2-4, and the fifth layer in order from the mounting surface side outermost layer 2-1 side. Layer 2-5. In addition, the diameters of the thermal vias 61 to 66 in the layers from the first layer 2-1 to the sixth layer 2-6 are D1, D2, D3, D4, D5, and D6.

なお、基板本体2において積層される層数は、6つに限定されるものではなく、2以上の複数の数のいずれであってもよい(後述する第1の態様から第3の態様においても同様)。   Note that the number of layers stacked in the substrate body 2 is not limited to six, and may be any of a plurality of two or more (also in the first to third aspects described later). The same).

各層におけるサーマルビア61〜66には、その層の上面及び下面に、サーマルビア61〜66の径D1〜D6よりも若干大きい径を有するランド7が設けられていてもよい。ランド7は、各層におけるサーマルビア61〜66の接触面積を増大させるために設けられるものである。   The thermal vias 61 to 66 in each layer may be provided with lands 7 having diameters slightly larger than the diameters D1 to D6 of the thermal vias 61 to 66 on the upper and lower surfaces of the layers. The land 7 is provided to increase the contact area of the thermal vias 61 to 66 in each layer.

また、図1に示すように、サーマルビア6は、搭載部22の直下に複数設けられていてもよい。   Further, as shown in FIG. 1, a plurality of thermal vias 6 may be provided immediately below the mounting portion 22.

本発明におけるサーマルビアは、積層する層のうち互いに接する少なくとも任意の二層において、搭載面側のサーマルビアの径が非搭載面側のサーマルビアの径よりも小さいことを特徴とするが、これには、主に3つの態様がある。なお、3つの態様以外に、各態様をマイナー変更してもよい。   The thermal via in the present invention is characterized in that the diameter of the thermal via on the mounting surface side is smaller than the diameter of the thermal via on the non-mounting surface side in at least any two layers in contact with each other among the layers to be laminated. There are mainly three modes. In addition to the three modes, each mode may be changed slightly.

まず、第1の態様は、積層される全ての層(積層される層数が6の場合、6層の全て)において、上記関係を有する場合である。第2の態様は、発光素子搭載面から、途中の層(例えば、積層される層数が6の場合、第1の層から第3の層)まで上記関係を有し、上記関係を有する層のうち最も非搭載面側にある層と残りの層(例えば、第3の層と、第4の層から第6の層)ではサーマルビアの径が同一の場合である。   First, a 1st aspect is a case where it has the said relationship in all the layers laminated | stacked (when the number of laminated | stacked layers is 6, all 6 layers). The second aspect has the above relationship from the light emitting element mounting surface to an intermediate layer (for example, when the number of stacked layers is 6, the first layer to the third layer), and the layer having the above relationship This is a case where the diameter of the thermal via is the same in the layer on the most non-mounting surface side and the remaining layers (for example, the third layer and the fourth to sixth layers).

第3の態様は、積層する層のうち途中の互いに接する少なくとも二層において上記関係を有する場合である。第3の態様の例としては、例えば、積層される層数が6の場合、第1の層と第2の層のサーマルビアの径は同一で、第3の層と第4の層のサーマルビアの径に上記関係があり、第4の層と、第5および第6の層のサーマルビアの径は同一であるような場合である。以下、第1の態様から順に説明する。
[第1の態様]
本実施の形態に係る素子用基板1では、図2に示すように、サーマルビア6は、各層におけるサーマルビア61〜66の径D1〜D6が、搭載面側最表層2−1から非搭載面側最表層2−6まで順次増大する。
A 3rd aspect is a case where it has the said relationship in the at least 2 layer which mutually contact | connects the middle among the layers to laminate | stack. As an example of the third mode, for example, when the number of stacked layers is 6, the diameters of the thermal vias of the first layer and the second layer are the same, and the thermals of the third layer and the fourth layer are the same. This is a case where the diameter of the via has the above relationship and the diameters of the thermal vias of the fourth layer and the fifth and sixth layers are the same. Hereinafter, the first aspect will be described in order.
[First aspect]
In the element substrate 1 according to the present embodiment, as illustrated in FIG. 2, the thermal vias 6 have the diameters D1 to D6 of the thermal vias 61 to 66 in the respective layers from the mounting surface side outermost layer 2-1 to the non-mounting surface. It gradually increases to the side outermost layer 2-6.

従来の素子用基板101では、例えば図3に示すように、基板本体102において6つの層102−1〜102−6が積層されているとき、各層におけるサーマルビア161〜166の径が、搭載面側最表層102−1から非搭載面側最表層102−6まで同一である。従って、グリーンシートを積層して積層体を形成する際に、各層の貫通孔の位置が位置ずれしたときは、各層におけるサーマルビア161〜166の間の接触面積が減少することがあり、又は各層におけるサーマルビア106の間で断線することがある。その結果、形成されるサーマルビア106の伝熱抵抗が増大する。   In the conventional element substrate 101, for example, as shown in FIG. 3, when six layers 102-1 to 102-6 are laminated in the substrate body 102, the diameters of the thermal vias 161 to 166 in each layer are the mounting surface. It is the same from the side outermost layer 102-1 to the non-mounting surface side outermost layer 102-6. Therefore, when forming the laminated body by laminating the green sheets, if the positions of the through holes of each layer are displaced, the contact area between the thermal vias 161 to 166 in each layer may decrease, or each layer May break between the thermal vias 106. As a result, the heat transfer resistance of the formed thermal via 106 increases.

一方、本実施の形態に係る素子用基板1では、各層におけるサーマルビア61〜66の径が、搭載面側最表層2−1から非搭載面側最表層2−6まで順次増大する。従って、図4に示すように、グリーンシートを積層して積層体を形成する際に、各層の貫通孔の位置が位置ずれしたときも、各層におけるサーマルビア61〜66の間の接触面積が減少すること、又は各層におけるサーマルビア61〜66の間の断線を防止できる。そして、形成されるサーマルビア6の伝熱抵抗の増大を防止できる。   On the other hand, in the element substrate 1 according to the present embodiment, the diameter of the thermal vias 61 to 66 in each layer sequentially increases from the mounting surface side outermost layer 2-1 to the non-mounting surface side outermost layer 2-6. Therefore, as shown in FIG. 4, when the green sheets are laminated to form a laminate, the contact area between the thermal vias 61 to 66 in each layer is reduced even when the position of the through hole in each layer is displaced. Or disconnection between the thermal vias 61 to 66 in each layer can be prevented. And the increase in the heat transfer resistance of the formed thermal via 6 can be prevented.

また、搭載面側最表層2−1におけるサーマルビア61の径D1が100μm未満である場合、伝熱抵抗が増大し、放熱性が低下するおそれがある。また、搭載面側最表層2−1におけるサーマルビア61の径D1が200μmを超える場合、非搭載面側最表層2−6におけるサーマルビア66の径D6が大きくなりすぎるため、図5を用いて後述するように、充填される導体ペーストの表面平坦性が低下するか、形成されるサーマルビア6の表面平坦性が低下することがある。従って、搭載面側最表層2−1におけるサーマルビア61の径D1は、100μm以上200μm以下であることが好ましい。これにより、導体ペーストの表面平坦性を低下させることなく、放熱性を確保できる。   Moreover, when the diameter D1 of the thermal via 61 in the mounting surface side outermost layer 2-1 is less than 100 μm, the heat transfer resistance may increase, and the heat dissipation may be deteriorated. Further, when the diameter D1 of the thermal via 61 in the mounting surface side outermost layer 2-1 exceeds 200 μm, the diameter D6 of the thermal via 66 in the non-mounting surface side outermost layer 2-6 becomes too large. As will be described later, the surface flatness of the conductor paste to be filled may decrease, or the surface flatness of the thermal via 6 to be formed may decrease. Accordingly, the diameter D1 of the thermal via 61 in the mounting surface side outermost layer 2-1 is preferably 100 μm or more and 200 μm or less. Thereby, heat dissipation is securable without reducing the surface flatness of the conductor paste.

また、互いに接する2つの層におけるサーマルビア6の径の差が30μm未満である場合、グリーンシートを積層する際に位置ずれによりサーマルビア6の断線が発生しやすくなる。一般的なグリーンシートを積層する際に位置合わせ精度の限界、及びグリーンシートに貫通孔を形成する際にパンチングの加工精度の限界が、20μm程度であるからである。   In addition, when the difference in the diameter of the thermal via 6 in the two layers that are in contact with each other is less than 30 μm, the thermal via 6 is likely to be disconnected due to misalignment when the green sheets are stacked. This is because the limit of alignment accuracy when laminating a general green sheet and the limit of punching processing accuracy when forming a through hole in the green sheet are about 20 μm.

一方、互いに接する2つの層におけるサーマルビア6の径の差が60μmを超える場合、非搭載面側最表層2−6におけるサーマルビア6の径が大きくなりすぎ、サーマルビア6の配置の自由度が制限される。従って、互いに接する2つの層におけるサーマルビア6の径の差は、30μm以上60μm以下であることが好ましい。図2に示す例では、D2−D1、D3−D2、D4−D3、D5−D4、D6−D5のいずれも、30μm以上60μm以下であることが好ましい。これにより、サーマルビア6の配置の自由度も確保しつつ、グリーンシートを積層する際に位置ずれによるサーマルビア6の断線を防止できる。   On the other hand, if the difference between the diameters of the thermal vias 6 in the two layers in contact with each other exceeds 60 μm, the diameter of the thermal via 6 in the non-mounting surface side outermost layer 2-6 becomes too large, and the degree of freedom of arrangement of the thermal vias 6 is increased. Limited. Therefore, the difference in the diameter of the thermal via 6 in the two layers in contact with each other is preferably 30 μm or more and 60 μm or less. In the example shown in FIG. 2, all of D2-D1, D3-D2, D4-D3, D5-D4, and D6-D5 are preferably 30 μm or more and 60 μm or less. Thereby, disconnection of the thermal via 6 due to misalignment can be prevented when the green sheets are stacked while securing the degree of freedom of arrangement of the thermal via 6.

また、各層におけるグリーンシートの厚さTが70μm未満である場合、製造時に、グリーンシートを取り扱う際に、グリーンシートが切れるか、又は伸びることがあり、グリーンシートを積層する際の位置ずれによりサーマルビア6の断線が発生しやすくなる。一方、各層の厚さTが200μmを超える場合、グリーンシートに形成されるサーマルビア形成用の貫通孔の径に対する高さの比(アスペクト比)が大きくなり、貫通孔に導体ペーストを充填する際に、導体ペーストを十分充填できないおそれがある。   In addition, when the thickness T of the green sheet in each layer is less than 70 μm, the green sheet may be cut or stretched when the green sheet is handled at the time of manufacture. Disconnection of the via 6 is likely to occur. On the other hand, when the thickness T of each layer exceeds 200 μm, the ratio of the height to the diameter of the through hole for forming the thermal via formed in the green sheet (aspect ratio) becomes large, and the conductor paste is filled in the through hole. In addition, there is a possibility that the conductor paste cannot be sufficiently filled.

具体的には、搭載面側最表層2−1におけるサーマルビア61の径D1が100μmであるときに、各層の厚さTが200μmを超える場合、サーマルビア形成用の貫通孔のアスペクト比率が2より大きくなるため、貫通孔に導体ペーストを十分充填できない。従って、各層におけるグリーンシートの厚さTは、70μm以上200μm以下であることが好ましい。これにより、グリーンシートを取り扱う際に、グリーンシートが切れるか、又は伸びることを防止でき、かつ、貫通孔に導体ペーストを十分充填できる。   Specifically, when the diameter D1 of the thermal via 61 in the mounting surface side outermost layer 2-1 is 100 μm and the thickness T of each layer exceeds 200 μm, the aspect ratio of the through hole for forming the thermal via is 2 Since it becomes larger, the through-hole cannot be sufficiently filled with the conductive paste. Accordingly, the thickness T of the green sheet in each layer is preferably 70 μm or more and 200 μm or less. As a result, when the green sheet is handled, the green sheet can be prevented from being cut or stretched, and the through-hole can be sufficiently filled with the conductive paste.

すなわち、複数の層の各層の厚さTは、70μm以上200μm以下であることが好ましい。   That is, the thickness T of each layer of the plurality of layers is preferably 70 μm or more and 200 μm or less.

また、搭載面側最表層2−1におけるサーマルビア61の径D1が100μm未満である場合、貫通孔に導体ペーストを充填する際に、導体ペーストを十分充填できないおそれがある。すなわち、図5(a)に示すように、サーマルビア6を形成する際に、貫通孔の周縁での搭載面21における最高部と最低部との高低差ΔHが5μmを超えるおそれがある。一方、搭載面側最表層2−1におけるサーマルビア61の径D1が200μmを超える場合、貫通孔に導体ペーストを充填する際に、充填される導体ペーストの表面平坦性が低下するおそれがある。   Moreover, when the diameter D1 of the thermal via 61 in the mounting surface side outermost layer 2-1 is less than 100 μm, there is a possibility that the conductor paste cannot be sufficiently filled when filling the through hole with the conductor paste. That is, as shown in FIG. 5A, when the thermal via 6 is formed, the height difference ΔH between the highest part and the lowest part on the mounting surface 21 at the periphery of the through hole may exceed 5 μm. On the other hand, when the diameter D1 of the thermal via 61 in the mounting surface side outermost layer 2-1 exceeds 200 μm, the surface flatness of the filled conductive paste may be lowered when the through hole is filled with the conductive paste.

また、貫通孔に導体ペーストが充填されているグリーンシートを焼成する際に、導体ペーストが流動し、形成されるサーマルビア6の表面平坦性が低下するおそれがある。すなわち、図5(b)に示すように、サーマルビア6を形成する際に、貫通孔の周縁での搭載面21における最高部と最低部との間の高低差ΔHが5μmを超えるおそれがある。従って、搭載面側最表層2−1におけるサーマルビア61の径D1は、100μm以上200μm以下であることが好ましい。これによって、サーマルビア6の近傍における搭載面21の最高部と最低部との高低差ΔHを5μm以下にできる。   Moreover, when baking the green sheet with which the through-hole is filled with the conductor paste, a conductor paste may flow and the surface flatness of the thermal via 6 formed may fall. That is, as shown in FIG. 5B, when forming the thermal via 6, the height difference ΔH between the highest part and the lowest part of the mounting surface 21 at the periphery of the through hole may exceed 5 μm. . Accordingly, the diameter D1 of the thermal via 61 in the mounting surface side outermost layer 2-1 is preferably 100 μm or more and 200 μm or less. Thereby, the height difference ΔH between the highest part and the lowest part of the mounting surface 21 in the vicinity of the thermal via 6 can be reduced to 5 μm or less.

ここで、最高部とは、搭載面21の中で最も高い部分のことであり、通常はサーマルビア6が設けられている付近が最高部となる。一方、最低部とは、搭載面21の中で最も低い部分のことであり、通常は隣接するサーマルビア6どうしの中間点付近が最低部となる。そして、高低差ΔHは、最高部と最低部との高さの差として求められる。高低差ΔHは平坦度を現す指標となるものであり、このような高低差ΔHが5μm以下であれば、十分に伝熱抵抗の小さいものとなり、また発光素子の傾きも効果的に抑制される。   Here, the highest part is the highest part of the mounting surface 21, and usually the vicinity where the thermal via 6 is provided is the highest part. On the other hand, the lowest part is the lowest part of the mounting surface 21, and usually the middle part between adjacent thermal vias 6 is the lowest part. The height difference ΔH is obtained as a difference in height between the highest part and the lowest part. The height difference ΔH is an index indicating the flatness. If the height difference ΔH is 5 μm or less, the heat transfer resistance is sufficiently small, and the inclination of the light emitting element is also effectively suppressed. .

また、サーマルビア6の径が大きい層ほど、グリーンシートを焼成してサーマルビア6を形成する際に、導体ペーストが流動し、形成されるサーマルビア6の表面平坦性が低下するおそれがある。従って、サーマルビア6が銀を含んでいるときは、サーマルビア6の径が大きい層ほど、すなわち、非搭載面23側の層ほど、導体ペースト中の銀の含有率が大きいことが好ましい。これにより、非搭載面23側の層ほど、導体ペーストが流動しにくくなり、サーマルビア6の変形を防止できる。   In addition, the larger the diameter of the thermal via 6, the more the conductor paste flows when the green sheet is baked to form the thermal via 6, and the surface flatness of the formed thermal via 6 may be lowered. Therefore, when the thermal via 6 contains silver, it is preferable that the layer with the larger diameter of the thermal via 6, that is, the layer on the non-mounting surface 23 side, has a larger silver content in the conductor paste. Thereby, the conductor paste is less likely to flow in the layer on the non-mounting surface 23 side, and deformation of the thermal via 6 can be prevented.

すなわち、サーマルビア6は、サーマルビア6の径が大きい層ほど、すなわち、非搭載面23側の層ほど、導体ペースト中の銀の含有率が大きいことが好ましい。   That is, it is preferable that the thermal via 6 has a larger silver content in the conductor paste as the diameter of the thermal via 6 is larger, that is, as the layer is closer to the non-mounting surface 23 side.

このような構成とすることで、搭載面21、特に搭載部22の平坦度を向上させることができ、伝熱抵抗を低減し、また発光素子を搭載したときの傾きも抑制できる。   With such a configuration, the flatness of the mounting surface 21, particularly the mounting portion 22, can be improved, the heat transfer resistance can be reduced, and the inclination when the light emitting element is mounted can be suppressed.

なお、サーマルビア6は、必ずしも搭載部22の直下にある必要はなく、その近傍に設けられていてもよい。また、サーマルビア6は、必ずしも搭載部22より小さいものである必要はなく、搭載部22と略同様の大きさのものであってもよい。   The thermal via 6 does not necessarily have to be directly below the mounting portion 22 and may be provided in the vicinity thereof. Further, the thermal via 6 is not necessarily smaller than the mounting portion 22, and may have a size substantially the same as that of the mounting portion 22.

また、搭載部22には、図6に示すように、例えば表面粗さRaが0.1μm以下のガラス膜8を設けてもよい。図6は、ガラス膜8が設けられている素子用基板1の別の例を示す断面図である。一般的なLTCC基板の表面粗さRaが0.5μm程度であることから、このようなガラス膜8を搭載部22に設けることで、より平坦性を向上させることができる。なお、表面粗さRaは算術平均粗さRaのことであり、算術平均粗さRaの値は、JIS:B0601(1994年)の3「定義された算術平均粗さの定義及び表示」によって表されるものである。   Further, as shown in FIG. 6, for example, the mounting portion 22 may be provided with a glass film 8 having a surface roughness Ra of 0.1 μm or less. FIG. 6 is a cross-sectional view showing another example of the element substrate 1 on which the glass film 8 is provided. Since the surface roughness Ra of a general LTCC substrate is about 0.5 μm, the flatness can be further improved by providing such a glass film 8 on the mounting portion 22. The surface roughness Ra is the arithmetic average roughness Ra, and the value of the arithmetic average roughness Ra is represented by 3 “Definition and display of defined arithmetic average roughness” of JIS: B0601 (1994). It is what is done.

また、搭載される半導体素子が発光素子の場合、搭載部22には、発光素子が発光する光を可能な限り前方に反射することを目的として銀反射膜を設けてもよい。反射膜の構成材料としては経済性及び反射率の点から銀を用いるのが好ましい。反射膜が銀の場合、その表面には銀の酸化や硫化を防止するため、ガラス膜(ガラスオーバーコート膜ともいう。)が銀反射膜を覆うように設けられてもよい。   When the semiconductor element to be mounted is a light emitting element, the mounting portion 22 may be provided with a silver reflecting film for the purpose of reflecting the light emitted from the light emitting element as far forward as possible. As a constituent material of the reflective film, silver is preferably used from the viewpoint of economy and reflectance. When the reflective film is silver, a glass film (also referred to as a glass overcoat film) may be provided on the surface so as to cover the silver reflective film in order to prevent oxidation and sulfurization of silver.

以上、本実施の形態に係る素子用基板1について一例を挙げて説明したが、本発明の趣旨に反しない限度において、また必要に応じて、その構成を適宜変更できる。既に説明したように、サーマルビア6の個数、配置については、適宜変更できる。また、搭載面21には、例えば発光素子の光を反射する枠体(リフレクタ)等を設けてもよい。   As described above, the element substrate 1 according to the present embodiment has been described with reference to an example. However, the configuration can be appropriately changed as long as it is not contrary to the gist of the present invention. As already described, the number and arrangement of the thermal vias 6 can be changed as appropriate. The mounting surface 21 may be provided with a frame (reflector) that reflects light from the light emitting element, for example.

なお、サーマルビア6の、基板本体2を貫通する方向の垂直な断面が円形形状でなくてもよく、例えば矩形形状でもよい。サーマルビア6の基板本体2を貫通する方向の垂直な断面が矩形形状の場合は、各層における、例えばその矩形を構成する辺の長さが、搭載面側最表層2−1から非搭載面側最表層2−6まで順次増大すればよい。ただし、金型の製作が容易である等の理由により、サーマルビア6の基板本体2を貫通する方向の垂直な断面が円形形状であることが好ましい。   In addition, the vertical cross section of the thermal via 6 in the direction penetrating the substrate body 2 may not be circular, and may be rectangular, for example. When the vertical cross section of the thermal via 6 in the direction penetrating the substrate body 2 is a rectangular shape, the length of each side of each layer, for example, constituting the rectangle is from the mounting surface side outermost layer 2-1 to the non-mounting surface side. What is necessary is just to increase to the outermost layer 2-6 sequentially. However, it is preferable that the vertical cross section of the thermal via 6 in the direction penetrating the substrate body 2 has a circular shape for reasons such as easy fabrication of the mold.

本実施の形態に係る発光装置10は、例えば図7に示すように、素子用基板1の搭載部22にLED素子等の発光素子11が搭載されたものである。図7は、本実施の形態に係る発光装置10の一例を示す断面図である。発光素子11は、搭載部22に接着剤12を用いて固定され、その図示しない電極がボンディングワイヤ13によって接続端子3に電気的に接続されている。そして、発光素子11やボンディングワイヤ13を覆うようにモールド材14が設けられて発光装置10が構成されている。   In the light emitting device 10 according to the present embodiment, for example, as shown in FIG. 7, a light emitting element 11 such as an LED element is mounted on the mounting portion 22 of the element substrate 1. FIG. 7 is a cross-sectional view illustrating an example of the light-emitting device 10 according to the present embodiment. The light emitting element 11 is fixed to the mounting portion 22 with an adhesive 12, and an electrode (not shown) is electrically connected to the connection terminal 3 by a bonding wire 13. The light emitting device 10 is configured by providing a molding material 14 so as to cover the light emitting element 11 and the bonding wire 13.

本実施の形態に係る発光装置10によれば、グリーンシートを積層して積層体を形成する際に、各層の貫通孔の位置が位置ずれしたときも、形成されるサーマルビア6の伝熱抵抗の増大を防止できる。従って、発光素子11の過度な温度上昇を抑制し、高輝度に発光させることができる。また、サーマルビア6の伝熱抵抗の増大を防止しつつ、搭載面21におけるサーマルビア6の径を、表面平坦性を向上させるための適切な範囲の径にできる。これにより、発光素子11の傾きが抑制されるために、その損傷や光軸ずれが抑制されたものとできる。このような本実施の形態に係る発光装置10は、例えば携帯電話や大型液晶ディスプレイ等のバックライト、自動車用あるいは装飾用の照明、その他の光源として好適に用いることができる。   According to the light emitting device 10 according to the present embodiment, the heat transfer resistance of the formed thermal via 6 is formed even when the position of the through hole of each layer is displaced when the green sheet is laminated to form a laminated body. Can be prevented. Therefore, an excessive temperature rise of the light emitting element 11 can be suppressed and light can be emitted with high luminance. In addition, the diameter of the thermal via 6 on the mounting surface 21 can be set to an appropriate range for improving the surface flatness while preventing an increase in the heat transfer resistance of the thermal via 6. Thereby, since the inclination of the light emitting element 11 is suppressed, the damage and the optical axis shift can be suppressed. Such a light emitting device 10 according to the present embodiment can be suitably used as a backlight such as a mobile phone or a large liquid crystal display, an illumination for automobiles or decoration, and other light sources.

次に、図8を参照し、本実施の形態に係る素子用基板の製造方法について説明する。図8は、本実施の形態に係る素子用基板の製造方法における工程の一部を模式的に示す図である。なお、以下の説明では、その製造に用いる部材について、完成品の部材と同一の符号を付して説明する。   Next, with reference to FIG. 8, the manufacturing method of the element substrate according to the present embodiment will be described. FIG. 8 is a diagram schematically showing a part of the process in the method for manufacturing an element substrate according to the present embodiment. In the following description, the members used for the manufacture will be described with the same reference numerals as those of the finished product.

素子用基板1は、例えば図8に示すようにして得ることができる。まず、互いに異なる径を有する未焼成サーマルビア6が形成された、未焼成搭載面側最表層部材2−1、未焼成本体部材2−2〜2−5、及び未焼成非搭載面側最表層部材2−6を製造し、これらを積層して積層体を形成し、形成した積層体を未焼成素子用基板1とする。そして、未焼成素子用基板1を、脱脂、焼成を行うことによって、素子用基板1を得ることができる。   The element substrate 1 can be obtained, for example, as shown in FIG. First, the unfired mounting surface side outermost layer member 2-1, the unfired main body members 2-2 to 2-5, and the unfired unmounted surface side outermost layer in which the unfired thermal vias 6 having different diameters are formed. The member 2-6 is manufactured, these are laminated | stacked, a laminated body is formed, and the formed laminated body is made into the board | substrate 1 for unbaking elements. The element substrate 1 can be obtained by degreasing and firing the unfired element substrate 1.

未焼成搭載面側最表層部材2−1は、例えば搭載面側最表層用グリーンシート2a−1に、未焼成サーマルビア61を形成すると共に、搭載面21に未焼成接続端子3及び未焼成貫通導体5を形成することにより製造できる。未焼成本体部材2−2〜2−5は、例えば4つの本体用グリーンシート2a−2〜2a−5に、その両主面を貫通するように未焼成サーマルビア62、63、64、65を形成することによって、製造できる。   The unsintered mounting surface side outermost layer member 2-1 forms the unsintered thermal via 61 on the mounting surface side outermost layer green sheet 2a-1, for example, and unsintered connection terminals 3 and unsintered throughs on the mounting surface 21. It can be manufactured by forming the conductor 5. For example, the unfired main body members 2-2 to 2-5 are provided with unfired thermal vias 62, 63, 64, and 65 in four main body green sheets 2a-2 to 2a-5 so as to penetrate both main surfaces thereof. It can be manufactured by forming.

また、未焼成非搭載面側最表層部材2−6は、例えば非搭載面側最表層用グリーンシート2a−6に、その両主面を貫通するように未焼成サーマルビア66を形成すると共に、非搭載面23に未焼成外部電極端子4や未焼成貫通導体5を形成することによって、製造できる。ここで、未焼成サーマルビア6は、搭載面側最表層用グリーンシート2a−1、本体用グリーンシートの各層2a−2〜2a−5、及び非搭載面側最表層用グリーンシート2a−6における未焼成サーマルビア61〜66の径が、搭載面側最表層2−1から非搭載面側最表層2−6まで順次増大している。   Further, the unfired non-mounting surface side outermost layer member 2-6 is formed, for example, on the non-mounting surface side outermost layer green sheet 2a-6 with unfired thermal vias 66 penetrating both main surfaces, It can be manufactured by forming the unfired external electrode terminal 4 and the unfired through conductor 5 on the non-mounting surface 23. Here, the unfired thermal via 6 is formed in the mounting surface side outermost layer green sheet 2a-1, the main body green sheet layers 2a-2 to 2a-5, and the non-mounting surface side outermost layer green sheet 2a-6. The diameters of the unfired thermal vias 61 to 66 are sequentially increased from the mounting surface side outermost layer 2-1 to the non-mounting surface side outermost layer 2-6.

搭載面側最表層用グリーンシート2a−1、本体用グリーンシート2a−2〜2a−5、及び非搭載面側最表層用グリーンシート2a−6は、以下のようにして製造できる。まず、ガラス粉末とセラミックスフィラーとを含むガラスセラミックス組成物にバインダー、必要に応じて可塑剤、溶剤等を添加してスラリーを調製する。そして、調製したスラリーを、ドクターブレード法等によりシート状に成形し、乾燥させることによって製造する。   The mounting surface side outermost layer green sheet 2a-1, the main body green sheets 2a-2 to 2a-5, and the non-mounting surface side outermost layer green sheet 2a-6 can be manufactured as follows. First, a slurry is prepared by adding a binder, and if necessary, a plasticizer and a solvent to a glass ceramic composition containing glass powder and a ceramic filler. Then, the prepared slurry is formed into a sheet by a doctor blade method or the like and dried.

ガラス粉末は、必ずしも限定されるものではないものの、ガラス転移点(Tg)が550℃以上700℃以下のものが好ましい。ガラス転移点(Tg)が550℃未満の場合、脱脂が困難となるおそれがあり、700℃を超える場合、収縮開始温度が高くなり、寸法精度が低下するおそれがある。   The glass powder is not necessarily limited, but a glass transition point (Tg) of 550 ° C. or higher and 700 ° C. or lower is preferable. When the glass transition point (Tg) is less than 550 ° C., degreasing may be difficult. When the glass transition point (Tg) exceeds 700 ° C., the shrinkage start temperature becomes high and the dimensional accuracy may be lowered.

また、850℃以上900℃以下で焼成したときに結晶が析出するものであることが好ましい。結晶が析出しないものの場合、十分な機械的強度を得ることができないおそれがある。さらに、DTAにより測定される結晶化ピーク温度(Tc)が880℃以下のものが好ましい。結晶化ピーク温度(Tc)が880℃を超える場合、寸法精度が低下するおそれがある。   Moreover, it is preferable that a crystal | crystallization precipitates when it bakes at 850 degreeC or more and 900 degrees C or less. In the case where crystals do not precipitate, there is a possibility that sufficient mechanical strength cannot be obtained. Furthermore, the thing whose crystallization peak temperature (Tc) measured by DTA is 880 degrees C or less is preferable. When the crystallization peak temperature (Tc) exceeds 880 ° C., the dimensional accuracy may be lowered.

このようなガラス粉末としては、例えばSiOを57mol%以上65mol%以下、Bを13mol%以上18mol%以下、CaOを9mol%以上23mol%以下、Alを3mol%以上8mol%以下、KOおよびNaOから選ばれる少なくとも一方を合計で0.5mol%以上6mol%以下含有するものが好ましい。このようなものを用いることで、より搭載面21の平坦度を向上させることが容易となる。 As such glass powder, for example, SiO 2 is 57 mol% or more and 65 mol% or less, B 2 O 3 is 13 mol% or more and 18 mol% or less, CaO is 9 mol% or more and 23 mol% or less, and Al 2 O 3 is 3 mol% or more and 8 mol% or less. hereinafter, those containing less 0.5 mol% or more 6 mol% of at least one in total selected from K 2 O and Na 2 O are preferred. By using such a thing, it becomes easy to improve the flatness of the mounting surface 21 more.

ここで、SiOは、ガラスのネットワークフォーマとなるものである。SiOの含有率が57mol%未満の場合、安定なガラスを得ることが難しく、また化学的耐久性も低下するおそれがある。一方、SiOの含有率が65mol%を超える場合、ガラス溶融温度やガラス転移点(Tg)が過度に高くなるおそれある。SiOの含有率は、好ましくは58mol%以上、より好ましくは59mol%以上、特に好ましくは60mol%以上である。また、SiOの含有率は、好ましくは64mol%以下、より好ましくは63mol%以下である。 Here, SiO 2 serves as a glass network former. When the content of SiO 2 is less than 57 mol%, it is difficult to obtain a stable glass and the chemical durability may be lowered. On the other hand, when the content of SiO 2 exceeds 65 mol%, the glass melting temperature and the glass transition point (Tg) may be excessively high. The content of SiO 2 is preferably 58 mol% or more, more preferably 59 mol% or more, and particularly preferably 60 mol% or more. The content of SiO 2 is preferably less 64 mol%, more preferably not more than 63 mol%.

は、ガラスのネットワークフォーマとなるものである。Bの含有率が13mol%未満の場合、ガラス溶融温度やガラス転移点(Tg)が過度に高くなるおそれがある。一方、Bの含有率が18mol%を超える場合、安定なガラスを得ることが難しく、また化学的耐久性も低下するおそれがある。Bの含有率は、好ましくは14mol%以上、より好ましくは15mol%以上である。また、Bの含有率は、好ましくは17mol%以下、より好ましくは16mol%以下である。 B 2 O 3 is a glass network former. If the content of B 2 O 3 is less than 13 mol%, there is a possibility that the glass melting temperature or the glass transition point (Tg) becomes too high. On the other hand, when the content of B 2 O 3 exceeds 18 mol%, it is difficult to obtain a stable glass, and the chemical durability may be lowered. The B 2 O 3 content is preferably at least: 14 mol%, more preferably more than 15 mol%. The content of B 2 O 3 is preferably less 17 mol%, more preferably not more than 16 mol%.

Alは、ガラスの安定性、化学的耐久性、および強度を高めるために添加される。Alの含有率が3mol%未満の場合、ガラスが不安定となるおそれがある。一方、Alの含有率が8mol%を超える場合、ガラス溶融温度やガラス転移点(Tg)が過度に高くなるおそれがある。Alの含有率は、好ましくは4mol%以上、より好ましくは5mol%以上である。また、Alの含有率は、好ましくは7mol%以下、より好ましくは6mol%以下である。 Al 2 O 3 is added to increase the stability, chemical durability, and strength of the glass. When the content of Al 2 O 3 is less than 3 mol%, the glass may become unstable. On the other hand, when the content of Al 2 O 3 exceeds 8 mol%, the glass melting temperature and the glass transition point (Tg) may be excessively high. The content of Al 2 O 3 is preferably 4 mol% or more, more preferably 5 mol% or more. Further, the content of Al 2 O 3 is preferably less 7 mol%, more preferably at most 6 mol%.

CaOは、ガラスの安定性や結晶の析出性を高めると共に、ガラス溶融温度やガラス転移点(Tg)を低下させるために添加される。CaOの含有率が9mol%未満の場合、ガラス溶融温度が過度に高くなるおそれがある。一方、CaOの含有率が23mol%を超える場合、ガラスが不安定となるおそれがある。CaOの含有率は、好ましくは12mol%以上、より好ましくは13mol%以上、特に好ましくは14mol%以上である。また、CaOの含有率は、好ましくは22mol%以下、より好ましくは21mol%以下、特に好ましくは20mol%以下である。   CaO is added to increase glass stability and crystal precipitation, and to lower the glass melting temperature and the glass transition point (Tg). If the CaO content is less than 9 mol%, the glass melting temperature may be excessively high. On the other hand, if the CaO content exceeds 23 mol%, the glass may become unstable. The content of CaO is preferably 12 mol% or more, more preferably 13 mol% or more, and particularly preferably 14 mol% or more. The CaO content is preferably 22 mol% or less, more preferably 21 mol% or less, and particularly preferably 20 mol% or less.

O、NaOは、ガラス転移点(Tg)を低下させるために添加される。KOおよびNaOの合計した含有率が0.5mol%未満の場合、ガラス溶融温度やガラス転移点(Tg)が過度に高くなるおそれがある。一方、KOおよびNaOの合計した含有率が6mol%を超える場合、化学的耐久性、特に耐酸性が低下するおそれがあり、電気的絶縁性も低下するおそれがある。KOおよびNaOの合計した含有率は、0.8mol%以上5mol%以下であることが好ましい。 K 2 O and Na 2 O are added to lower the glass transition point (Tg). When K 2 O and Na 2 O summed content is less than 0.5 mol%, there is a possibility that the glass melting temperature or the glass transition point (Tg) becomes too high. On the other hand, when the total content of K 2 O and Na 2 O exceeds 6 mol%, chemical durability, particularly acid resistance may be lowered, and electrical insulation may be lowered. The total content of K 2 O and Na 2 O is preferably 0.8 mol% or more and 5 mol% or less.

なお、ガラス粉末は、必ずしも上記成分のみからなるものに限定されず、ガラス転移点(Tg)等の諸特性を満たす範囲で他の成分を含有できる。他の成分を含有する場合、その合計した含有率は10mol%以下であることが好ましい。   In addition, glass powder is not necessarily limited to what consists only of the said component, Other components can be contained in the range with which various characteristics, such as a glass transition point (Tg), are satisfy | filled. When it contains another component, it is preferable that the total content rate is 10 mol% or less.

ガラス粉末は、上記したようなガラス組成を有するガラスを溶融法によって製造し、乾式粉砕法や湿式粉砕法によって粉砕することにより得ることができる。湿式粉砕法の場合、溶媒として水を用いることが好ましい。粉砕は、例えばロールミル、ボールミル、ジェットミル等の粉砕機が使用できる。   The glass powder can be obtained by producing a glass having the above glass composition by a melting method and pulverizing it by a dry pulverization method or a wet pulverization method. In the case of the wet pulverization method, it is preferable to use water as a solvent. For the pulverization, for example, a pulverizer such as a roll mill, a ball mill, or a jet mill can be used.

ガラス粉末の50%粒径(D50)は0.5μm以上2μm以下であることが好ましい。ガラス粉末の50%粒径が0.5μm未満の場合、ガラス粉末が凝集しやすく、取り扱いが困難となると共に、均一に分散させることが困難となる。一方、ガラス粉末の50%粒径が2μmを超える場合、ガラス軟化温度の上昇や焼結不足が発生するおそれがある。粒径の調整は、例えば粉砕後に必要に応じて分級することにより得られる。 The 50% particle size (D 50 ) of the glass powder is preferably 0.5 μm or more and 2 μm or less. When the 50% particle size of the glass powder is less than 0.5 μm, the glass powder is likely to aggregate, making it difficult to handle and uniformly dispersing. On the other hand, when the 50% particle size of the glass powder exceeds 2 μm, the glass softening temperature may increase or the sintering may be insufficient. Adjustment of the particle size can be obtained, for example, by classifying as necessary after pulverization.

一方、セラミックスフィラーとしては、従来からLTCC基板の製造に用いられるものを特に制限なく用いることができ、例えばアルミナ粉末、ジルコニア粉末、またはアルミナ粉末とジルコニア粉末との混合物を好適に用いることができる。セラミックスフィラーの50%粒径(D50)は、例えば0.5μm以上4μm以下であることが好ましい。 On the other hand, as the ceramic filler, those conventionally used for the production of LTCC substrates can be used without particular limitation. For example, alumina powder, zirconia powder, or a mixture of alumina powder and zirconia powder can be suitably used. The 50% particle size (D 50 ) of the ceramic filler is preferably, for example, from 0.5 μm to 4 μm.

このようなガラス粉末とセラミックスフィラーとを、例えばガラス粉末が30質量%以上50質量%以下、それに対応してセラミックスフィラーが70質量%以下50質量%以上となるように配合、混合することによりガラスセラミックス組成物を得ることができる。また、このガラスセラミックス組成物に、バインダー、必要に応じて可塑剤、溶剤等を添加することによりスラリーを得ることができる。   By mixing and mixing such glass powder and ceramic filler, for example, glass powder is 30% by mass to 50% by mass and correspondingly ceramic filler is 70% by mass to 50% by mass. A ceramic composition can be obtained. Moreover, a slurry can be obtained by adding a binder and, if necessary, a plasticizer, a solvent, and the like to the glass ceramic composition.

バインダーとしては、例えばポリビニルブチラール、アクリル樹脂等を好適に用いることができる。可塑剤としては、例えばフタル酸ジブチル、フタル酸ジオクチル、フタル酸ブチルベンジル等が使用できる。また、溶剤としては、トルエン、キシレン、ブタノール等の有機溶剤を好適に用いることができる。   As the binder, for example, polyvinyl butyral, acrylic resin and the like can be suitably used. As the plasticizer, for example, dibutyl phthalate, dioctyl phthalate, butyl benzyl phthalate and the like can be used. Moreover, as a solvent, organic solvents, such as toluene, xylene, butanol, can be used suitably.

このスラリーをドクターブレード法等によりシート状に成形し、乾燥させることで、搭載面側最表層用グリーンシート2a−1、本体用グリーンシート2a−2〜2a−5、及び非搭載面側最表層用グリーンシート2a−6を製造できる。搭載面側最表層用グリーンシート2a−1には、未焼成サーマルビア61を形成すると共に、未焼成接続端子3や未焼成貫通導体5を形成して未焼成搭載面側最表層部材2−1とできる。   The slurry is formed into a sheet by a doctor blade method or the like, and dried to allow the mounting surface side outermost layer green sheet 2a-1, the main body green sheets 2a-2 to 2a-5, and the non-mounting surface side outermost layer. Green sheet 2a-6 can be manufactured. The green sheet 2a-1 for the mounting surface side outermost layer is formed with the unfired thermal via 61 and the unfired connection terminals 3 and the unfired through conductors 5 to form the unfired mounting surface side outermost layer member 2-1. And can.

本体用グリーンシート2a−2〜2a−5には、孔開け機等により形成した貫通孔に導体ペーストを充填することによって、未焼成サーマルビア62〜65を形成して未焼成本体部材2−2〜2−5とできる。非搭載面側最表層用グリーンシート2a−6には、未焼成サーマルビア66を形成すると共に、未焼成外部電極端子4や未焼成貫通導体5を形成して未焼成非搭載面側最表層部材2−6とできる。   The green sheets 2a-2 to 2a-5 for the main body are filled with a conductive paste in through holes formed by a punching machine or the like, thereby forming unfired thermal vias 62 to 65 to form an unfired main body member 2-2. ~ 2-5. The green sheet 2a-6 for the non-mounting surface side outermost layer is formed with the unfired thermal via 66 and the unfired external electrode terminals 4 and the unfired through conductors 5 to form the unfired unmounted surface side outermost layer member. 2-6.

未焼成サーマルビア6、未焼成外部電極端子4及び未焼成貫通導体5の形成方法は、特に限定されるものではなく、スクリーン印刷法により導体ペーストを塗布、充填することにより行うことができる。導体ペーストとしては、例えば銅、銀、金等を主成分とする金属粉末に、エチルセルロース等のビヒクル、必要に応じて溶剤等を添加してペースト状としたものが使用できる。   The formation method of the unfired thermal via 6, the unfired external electrode terminal 4, and the unfired through conductor 5 is not particularly limited, and can be performed by applying and filling a conductor paste by a screen printing method. As the conductive paste, for example, a paste obtained by adding a vehicle such as ethyl cellulose to a metal powder mainly composed of copper, silver, gold or the like, and a solvent or the like as required can be used.

前述したように、未焼成サーマルビア6については、非搭載面23側の層ほど、導体ペースト中の銀の含有率が大きいことが好ましい。銀を主成分とする導体ペーストを貫通孔に充填して未焼成サーマルビア6を形成する場合には、搭載面側最表層用グリーンシート2a−1の貫通孔に充填する導体ペーストにおける銀の成分を85質量%とできる。そして、搭載面側最表層用グリーンシート2a−1から非搭載面23側に向け、本体用グリーンシート2a−2〜2a−5及び非搭載面側最表層用グリーンシート2a−6の各層の貫通孔に充填する導体ペーストにおける銀の成分を、順次1〜2質量%ずつ、最大95質量%まで増加させることができる。   As described above, regarding the unfired thermal via 6, it is preferable that the silver content in the conductor paste is larger in the layer on the non-mounting surface 23 side. When filling the through hole with a conductor paste mainly composed of silver to form the unfired thermal via 6, the silver component in the conductor paste filling the through hole of the mounting surface side outermost surface green sheet 2a-1 Can be 85 mass%. Then, the green sheets 2a-2 to 2a-5 for the main body and the green sheet 2a-6 for the non-mounting surface side outermost layer penetrate from the mounting surface side outermost surface green sheet 2a-1 toward the non-mounting surface 23 side. The silver component in the conductor paste filling the holes can be sequentially increased by 1 to 2% by mass up to 95% by mass.

また、ガラス膜8を設ける場合、未焼成搭載面側最表層部材2−1の搭載部22となる部分にスクリーン印刷法によりガラスペーストを塗布して未焼成ガラス膜8を形成する。ガラスペーストは、ガラス粉末に、エチルセルロース等のビヒクル、必要に応じて溶剤等を添加してペースト状としたものが使用できる。   Moreover, when providing the glass film 8, a glass paste is apply | coated by the screen printing method to the part used as the mounting part 22 of the unbaking mounting surface side outermost layer member 2-1, and the unbaking glass film 8 is formed. As the glass paste, a paste obtained by adding a vehicle such as ethyl cellulose to a glass powder and, if necessary, a solvent or the like can be used.

ガラス粉末としては、未焼成搭載面側最表層部材2−1、未焼成本体部材2−2〜2−5、及び未焼成非搭載面側最表層部材2−6と同時に焼成して膜状のガラスを得られるものであればよく、その50%粒径(D50)は0.5μm以上2μm以下であることが好ましい。また、ガラス膜8の表面粗さRaの調整は、例えばこのガラス粉末の粒度により行うことができる。 The glass powder is fired simultaneously with the unfired mounting surface side outermost layer member 2-1, the unfired main body members 2-2 to 2-5, and the unfired unmounted surface side outermost layer member 2-6. as long as the resulting glass, 50% particle size (D 50) is preferably at 0.5μm or 2μm or less. Moreover, adjustment of the surface roughness Ra of the glass film 8 can be performed, for example with the particle size of this glass powder.

また、反射膜を設ける場合、未焼成搭載面側最表層部材2−1の搭載部22となる部分にスクリーン印刷法により導電性の反射膜用ペーストを塗布して未焼成反射膜を形成する。このような反射膜の構成材料として、具体的には、銀、銀パラジウム混合物、銀白金混合物等が挙げられる。なお、本発明においては、経済性及び反射率の点から銀が好ましく用いられる。   Moreover, when providing a reflective film, the paste for conductive reflective films is apply | coated to the part used as the mounting part 22 of the unbaking mounting surface side outermost layer member 2-1 by a screen printing method, and an unbaking reflective film is formed. Specific examples of the constituent material of such a reflective film include silver, a silver palladium mixture, and a silver platinum mixture. In the present invention, silver is preferably used from the viewpoint of economy and reflectivity.

さらに、反射膜を保護するためのガラスオーバーコート膜を反射膜の上に形成する場合には、所望の成分からなるガラス粉末(例えば、mol%表示でSiO:81.6%、B:16.6%、KO:1.8%など)を含むペーストを調製し、それをスクリーン印刷して上記反射膜と同様に焼成して形成する方法などが挙げられる。 Further, when a glass overcoat film for protecting the reflective film is formed on the reflective film, glass powder composed of a desired component (for example, SiO 2 : 81.6% in terms of mol%, B 2 O). 3 : 16.6%, K 2 O: 1.8%, etc.), and a method of forming the paste by screen printing and baking it in the same manner as the reflective film.

ここで反射膜の膜厚は、反射膜の構成材料や発光素子搭載用基板が用いられる発光装置の設計にもよるが、たとえば、銀反射膜を用いた場合には、十分な反射性能を得るために5μm以上であることが好ましく、経済性、基板本体との熱膨張率差による変形等を考慮すると50μm以下が好ましい。同様に、ガラスオーバーコート膜の膜厚としては、5〜50μmとするのが好ましい。   Here, the film thickness of the reflection film depends on the material of the reflection film and the design of the light emitting device using the light emitting element mounting substrate. For example, when a silver reflection film is used, sufficient reflection performance is obtained. Therefore, the thickness is preferably 5 μm or more, and is preferably 50 μm or less in consideration of economy, deformation due to a difference in thermal expansion coefficient from the substrate body, and the like. Similarly, the thickness of the glass overcoat film is preferably 5 to 50 μm.

未焼成搭載面側最表層部材2−1、未焼成本体部材2−2〜2−5、及び未焼成非搭載面側最表層部材2−6を重ね合わせて積層し、熱圧着により一体化した積層体を形成することによって、未焼成素子用基板1を形成できる。このとき、積層体である未焼成素子用基板1は、導体ペーストが充填された貫通孔を有し、ガラスセラミックス組成物よりなるグリーンシートである、未焼成搭載面側最表層部材2−1、未焼成本体部材2−2〜2−5、及び未焼成非搭載面側最表層部材2−6を複数積層した積層構造を有している。また、各層における貫通孔の径が、未焼成搭載面側最表層部材2−1から未焼成非搭載面側最表層部材2−6まで順次増大する。   The unfired mounting surface side outermost layer member 2-1, the unfired main body members 2-2 to 2-5, and the unfired non-mounting surface side outermost layer member 2-6 were laminated and laminated, and integrated by thermocompression bonding. By forming a laminated body, the unfired element substrate 1 can be formed. At this time, the unfired element substrate 1 that is a laminated body has a through hole filled with a conductive paste, and is a green sheet made of a glass ceramic composition. It has a laminated structure in which a plurality of unfired main body members 2-2 to 2-5 and unfired non-mounting surface side outermost layer member 2-6 are laminated. Moreover, the diameter of the through-hole in each layer increases sequentially from the unfired mounting surface side outermost layer member 2-1 to the unfired non-mounting surface side outermost layer member 2-6.

その後、バインダー等を除去するための脱脂を行い、ガラスセラミックス組成物等を焼結させるための焼成を行って素子用基板1とできる。   Thereafter, degreasing for removing the binder and the like is performed, and firing for sintering the glass ceramic composition and the like is performed to obtain the element substrate 1.

脱脂は、例えば550℃で5時間保持することにより行うことができる。脱脂温度が低すぎるとバインダー等を十分に除去できないおそれがある。一方、脱脂温度は550℃程度、脱脂時間は5時間程度とすれば、十分にバインダー等を除去でき、これを超えるとかえって生産性等が低下するおそれがある。   Degreasing can be performed, for example, by holding at 550 ° C. for 5 hours. If the degreasing temperature is too low, the binder or the like may not be sufficiently removed. On the other hand, if the degreasing temperature is about 550 ° C. and the degreasing time is about 5 hours, the binder or the like can be sufficiently removed, and if it exceeds this, productivity and the like may be lowered.

また、焼成は、例えば850℃以上900℃以下の温度で20分以上60分以下保持することにより行うことができ、特に860℃以上880℃以下の温度で行うことが好ましい。焼成温度が850℃未満、焼成時間が20分未満の場合、緻密なものが得られないおそれがある。一方、焼成温度は900℃程度、焼成時間は60分程度とすれば、十分に緻密なものが得られ、これを超えるとかえって生産性等が低下するおそれがある。また、銀を主成分とする金属粉末を含有する導体ペーストを用いた場合、焼成温度が880℃を超えると、過度に軟化するために所定の形状を維持できなくなるおそれがある。   Moreover, baking can be performed by hold | maintaining for 20 minutes or more and 60 minutes or less at the temperature of 850 degreeC or more and 900 degrees C or less, for example, and it is preferable to perform especially at the temperature of 860 degreeC or more and 880 degrees C or less. If the firing temperature is less than 850 ° C. and the firing time is less than 20 minutes, a dense product may not be obtained. On the other hand, if the firing temperature is about 900 ° C. and the firing time is about 60 minutes, a sufficiently dense product can be obtained, and if it exceeds this, productivity and the like may be lowered. Moreover, when the conductor paste containing the metal powder which has silver as a main component is used, when a calcination temperature exceeds 880 degreeC, there exists a possibility that it may become impossible to maintain a predetermined shape, since it softens too much.

以上、素子用基板1の製造方法について説明したが、各部の形成順序等についても、素子用基板1の製造が可能な限度において適宜変更できる。   As described above, the manufacturing method of the element substrate 1 has been described. However, the order of forming each part can be changed as appropriate as long as the element substrate 1 can be manufactured.

なお、本実施の形態では、素子用基板1の各層におけるサーマルビア61〜66の径が、未焼成搭載面側最表層部材2−1から未焼成非搭載面側最表層部材2−6まで順次増大する例について説明した。しかし、貫通孔の形状に関する特定の関係は、サーマルビア6である例に限定されるものではない。従って、素子用基板1の各層における貫通導体5の径が、未焼成搭載面側最表層部材2−1から未焼成非搭載面側最表層部材2−6まで順次増大するものであってもよい。これにより、グリーンシートを積層して積層体を形成する際に、各層の貫通孔の位置が位置ずれしたときも、形成される貫通導体5の電気抵抗が増大することを防止できる。   In the present embodiment, the diameters of the thermal vias 61 to 66 in each layer of the element substrate 1 are sequentially increased from the unfired mounting surface side outermost layer member 2-1 to the unfired non-mounting surface side outermost layer member 2-6. An increasing example has been described. However, the specific relationship regarding the shape of the through hole is not limited to the example of the thermal via 6. Therefore, the diameter of the through conductor 5 in each layer of the element substrate 1 may sequentially increase from the unfired mounting surface side outermost layer member 2-1 to the unfired non-mounting surface side outermost layer member 2-6. . Thereby, when forming the laminated body by laminating the green sheets, it is possible to prevent the electrical resistance of the formed through conductor 5 from increasing even when the position of the through hole of each layer is displaced.

また、本実施の形態では、素子用基板1に発光素子11が搭載される例について説明した。しかし、本実施の形態に係る素子用基板1は、発熱量が大きい例えばパワー系半導体素子等の各種の半導体素子を搭載する例にも適用可能である。
[第2の態様]
次に、図9を参照し、第2の態様に係る素子用基板及び発光装置について説明する。図9は、本変形例に係る素子用基板1aにおけるサーマルビア6aの近傍を拡大して示す断面図である。
In the present embodiment, the example in which the light emitting element 11 is mounted on the element substrate 1 has been described. However, the element substrate 1 according to the present embodiment can be applied to an example in which various semiconductor elements such as a power semiconductor element having a large calorific value are mounted.
[Second embodiment]
Next, the element substrate and the light emitting device according to the second aspect will be described with reference to FIG. FIG. 9 is an enlarged sectional view showing the vicinity of the thermal via 6a in the element substrate 1a according to the present modification.

第2の態様に係る素子用基板1aは、搭載面21から所定距離Lの範囲内で、各層におけるサーマルビア61〜66の径が、搭載面側最表層2−1から非搭載面23に向かって順次増大するものである。   In the element substrate 1a according to the second aspect, the diameter of the thermal vias 61 to 66 in each layer is from the mounting surface side outermost layer 2-1 to the non-mounting surface 23 within a predetermined distance L from the mounting surface 21. Will gradually increase.

第2の態様における搭載面側最表層2−1は、本発明におけるサーマルビアの径の小さいサーマルビアを有する層及び搭載面側の最表層に相当する。また、本変形例における非搭載面側最表層2−6は、本発明における搭載面と反対面である非搭載面側の最表層に相当する。   The mounting surface side outermost layer 2-1 in the second embodiment corresponds to a layer having a thermal via with a small diameter of the thermal via and a mounting surface side outermost layer in the present invention. Moreover, the non-mounting surface side outermost layer 2-6 in this modification corresponds to the outermost layer on the non-mounting surface side that is the surface opposite to the mounting surface in the present invention.

素子用基板1aは、基板本体2、接続端子3、外部電極端子4、貫通導体5、及びサーマルビア6aを有し、サーマルビア6aの形状が異なる点を除き、例えば、図1を用いて説明した実施の形態に係る素子用基板1と同様にできる。   The element substrate 1a includes a substrate body 2, a connection terminal 3, an external electrode terminal 4, a through conductor 5, and a thermal via 6a. Except for the point that the shape of the thermal via 6a is different, the element substrate 1a is described with reference to FIG. This can be performed in the same manner as the element substrate 1 according to the embodiment.

第2の態様に係る素子用基板1aでは、図9に示すように、サーマルビア6aは、搭載面21から所定距離Lの範囲内で、各層におけるサーマルビア61〜66の径が、搭載面側最表層2−1から非搭載面23に向かって順次増大する。そして、搭載面21から所定距離Lよりも大きい距離にある範囲では、すなわち搭載面21から所定距離Lの範囲外では、各層におけるサーマルビア61〜66の径は、略一定である。所定距離Lとして、例えば400μmとできる。なお、本明細書において、略一定とは、直径の差が5μm未満のことをいう。   In the element substrate 1a according to the second aspect, as shown in FIG. 9, the thermal via 6a is within a predetermined distance L from the mounting surface 21, and the diameter of the thermal vias 61 to 66 in each layer is the mounting surface side. It increases sequentially from the outermost layer 2-1 toward the non-mounting surface 23. And in the range which is larger than the predetermined distance L from the mounting surface 21, that is, outside the range of the predetermined distance L from the mounting surface 21, the diameters of the thermal vias 61 to 66 in each layer are substantially constant. The predetermined distance L can be 400 μm, for example. In the present specification, “substantially constant” means that the difference in diameter is less than 5 μm.

図9に示す例では、搭載面21から所定距離Lの範囲内で、サーマルビア61〜63の径D1〜D3が、搭載面側最表層(第1の層)2−1から第3の層2−3まで順次増大する。そして、搭載面21から所定距離Lの範囲外では、サーマルビア64〜66の径が、第4の層2−4から非搭載面側最表層(第6の層)2−6まで略一定である。   In the example shown in FIG. 9, the diameters D <b> 1 to D <b> 3 of the thermal vias 61 to 63 are within a predetermined distance L from the mounting surface 21, and the mounting surface side outermost layer (first layer) 2-1 to the third layer. Sequentially increases to 2-3. Outside the range of the predetermined distance L from the mounting surface 21, the diameter of the thermal vias 64 to 66 is substantially constant from the fourth layer 2-4 to the non-mounting surface side outermost layer (sixth layer) 2-6. is there.

これにより、グリーンシートを積層して積層体を形成する際に、各層の貫通孔の位置が位置ずれしたときも、各層におけるサーマルビア61〜66の間の接触面積が減少すること、又は各層におけるサーマルビア61〜66の間で断線を防止できる。そして、形成されるサーマルビア6aの伝熱抵抗の増大を防止できる。   Thereby, when forming the laminated body by laminating the green sheets, the contact area between the thermal vias 61 to 66 in each layer is reduced even when the position of the through hole of each layer is displaced, or in each layer Disconnection between the thermal vias 61 to 66 can be prevented. And the increase in the heat transfer resistance of the formed thermal via 6a can be prevented.

第2の態様でも、搭載面側最表層2−1におけるサーマルビア61の径D1は、100μm以上200μm以下であることが好ましい。これにより、導体ペーストの表面平坦性を低下させることなく、放熱性を確保できる。   Also in the second aspect, the diameter D1 of the thermal via 61 in the mounting surface side outermost layer 2-1 is preferably 100 μm or more and 200 μm or less. Thereby, heat dissipation is securable without reducing the surface flatness of the conductor paste.

第2の態様でも、互いに接する2つの層におけるサーマルビア6aの径の差は、30μm以上60μm以下であることが好ましい。図9に示す例では、D2−D1、D3−D2のいずれも、30μm以上60μm以下であることが好ましい。これにより、サーマルビア6aの配置の自由度も確保しつつ、グリーンシートを積層する際に位置ずれによりサーマルビア6aの断線が発生するのを防止できる。   Also in the second aspect, it is preferable that the difference in the diameter of the thermal via 6a between two layers in contact with each other is 30 μm or more and 60 μm or less. In the example shown in FIG. 9, both D2-D1 and D3-D2 are preferably 30 μm or more and 60 μm or less. Thereby, it is possible to prevent disconnection of the thermal via 6a due to misalignment when the green sheets are stacked while securing the degree of freedom of arrangement of the thermal via 6a.

また、第2の態様でも、複数の層の各層の厚さTは、70μm以上200μm以下であることが好ましい。これにより、グリーンシートを取り扱う際に、グリーンシートが切れるか、又は伸びることを防止でき、かつ、グリーンシートに形成される貫通孔に導体ペーストを十分充填できる。   Also in the second aspect, the thickness T of each of the plurality of layers is preferably 70 μm or more and 200 μm or less. Accordingly, when the green sheet is handled, the green sheet can be prevented from being cut or stretched, and the through-hole formed in the green sheet can be sufficiently filled with the conductor paste.

また、第2の態様でも、搭載面側最表層2−1におけるサーマルビア61の径D1は、100μm以上200μm以下であることが好ましい。これによって、サーマルビア6aの近傍における搭載面21の最高部と最低部との高低差ΔHを5μm以下にできる。   Also in the second aspect, the diameter D1 of the thermal via 61 in the mounting surface side outermost layer 2-1 is preferably 100 μm or more and 200 μm or less. Thereby, the height difference ΔH between the highest portion and the lowest portion of the mounting surface 21 in the vicinity of the thermal via 6a can be reduced to 5 μm or less.

また、第2の態様でも、サーマルビア6aは、サーマルビア6aの径が大きい層ほど、銀の含有率が大きいことが好ましい。これにより、搭載面21、特に搭載部22の平坦度を向上させることができ、伝熱抵抗を低減し、また発光素子を搭載したときの傾きも抑制できる。   Also in the second aspect, it is preferable that the thermal via 6a has a higher silver content in a layer having a larger diameter of the thermal via 6a. Thereby, the flatness of the mounting surface 21, particularly the mounting portion 22, can be improved, the heat transfer resistance can be reduced, and the inclination when the light emitting element is mounted can be suppressed.

第2の態様に係る素子用基板1aに発光素子を搭載してなる発光装置も、搭載面21から所定距離Lよりも大きい距離にある範囲では、サーマルビア64〜66の径が一定である点を除き、例えば、図7を用いて説明した実施の形態に係る発光装置10と同様にできる。   In the light emitting device in which the light emitting element is mounted on the element substrate 1a according to the second aspect, the diameters of the thermal vias 64 to 66 are constant in a range that is larger than the predetermined distance L from the mounting surface 21. For example, the light emitting device 10 according to the embodiment described with reference to FIG.

第2の態様に係る素子用基板の製造方法も、搭載面21から所定距離Lよりも大きい距離にある範囲では、未焼成サーマルビア64〜66の径が一定である点を除き、図8を用いて説明した実施の形態に係る素子用基板の製造方法と同様にできる。   In the method for manufacturing the element substrate according to the second aspect, as shown in FIG. 8 except that the diameter of the unfired thermal vias 64 to 66 is constant in a range that is larger than the predetermined distance L from the mounting surface 21. This can be performed in the same manner as the device substrate manufacturing method according to the embodiment described above.

すなわち、第2の態様でも、未焼成素子用基板1aは、導体ペーストが充填された貫通孔を有し、ガラスセラミックス組成物よりなるグリーンシートである未焼成搭載面側最表層部材2−1、未焼成本体部材2−2〜2−5、未焼成非搭載面側最表層部材2−6よりなる複数の層を積層してなる積層体である。ただし、第2の態様では、搭載面21から所定距離Lの範囲内で、搭載面側最表層用グリーンシート2a−1から本体用グリーンシート2a−3の各層における未焼成サーマルビア61〜63の径D1〜D3が、搭載面側最表層用グリーンシート2a−1から本体用グリーンシート2a−3まで順次増大する。そして、搭載面21から所定距離Lよりも大きい距離にある範囲では、本体用グリーンシート2a−3から非搭載面側最表層用グリーンシート2a−6の各層における未焼成サーマルビア64〜66の径が一定である。   That is, also in the second embodiment, the unfired element substrate 1a has a through-hole filled with a conductive paste, and is a green sheet made of a glass ceramic composition. It is a laminated body formed by laminating a plurality of layers including unfired main body members 2-2 to 2-5 and unfired non-mounting surface side outermost surface layer member 2-6. However, in the second mode, within the range of a predetermined distance L from the mounting surface 21, the unfired thermal vias 61 to 63 in the layers from the mounting surface side outermost surface green sheet 2 a-1 to the main body green sheet 2 a-3. The diameters D1 to D3 increase sequentially from the mounting surface side outermost surface green sheet 2a-1 to the main body green sheet 2a-3. And in the range which exists in the distance larger than the predetermined distance L from the mounting surface 21, the diameter of the unfired thermal vias 64-66 in each layer of the green sheet 2a-3 for the main body to the green sheet 2a-6 for the non-mounting surface side outermost layer Is constant.

また、第2の態様でも、貫通孔の形状に関する特定の関係は、サーマルビア6aである例に限定されるものではない。素子用基板1aの各層における貫通導体5の径が、搭載面21から所定距離Lの範囲内で、搭載面21から非搭載面23に向け順次増大し、搭載面21から所定距離Lよりも大きい距離にある範囲では、各層における貫通導体5の径は、略一定であってもよい。これにより、グリーンシートを積層して積層体を形成する際に、各層の貫通孔の位置が位置ずれしたときも、形成される貫通導体5の電気抵抗の増大を防止できる。   Also in the second aspect, the specific relationship regarding the shape of the through hole is not limited to the example of the thermal via 6a. The diameter of the through conductor 5 in each layer of the element substrate 1a is sequentially increased from the mounting surface 21 to the non-mounting surface 23 within a range of the predetermined distance L from the mounting surface 21, and is larger than the predetermined distance L from the mounting surface 21. In a range within the distance, the diameter of the through conductor 5 in each layer may be substantially constant. Thereby, when forming the laminated body by laminating the green sheets, it is possible to prevent an increase in electrical resistance of the formed through conductor 5 even when the position of the through hole of each layer is displaced.

また、第2の態様に係る素子用基板1aも、発熱量が大きい例えばパワー系半導体素子等の各種の半導体素子を搭載する例にも適用可能である。   The element substrate 1a according to the second aspect can also be applied to an example in which various semiconductor elements such as a power semiconductor element having a large calorific value are mounted.

なお、第2の態様の変形した態様としては、第2の態様において、2−6層のサーマルビア径を2−5層のサーマルビア径より大きくする態様(第2Aの態様)などがある。また、搭載面21から所定距離Lの範囲内でサーマルビア径が略同一で、それより下の層においては、搭載面側から非搭載面側に向かってサーマルビア径が順次増大する態様(第2Bの態様)もある。
[第3の態様]
次に、図10を参照し、第3の態様に係る素子用基板及び発光装置について説明する。図10は、第3の態様に係る素子用基板1bにおけるサーマルビア6bの近傍を拡大して示す断面図である。
As a modified form of the second aspect, there is an aspect in which the thermal via diameter of the 2-6 layer is larger than the thermal via diameter of the 2-5 layer (second aspect A) in the second aspect. Further, the thermal via diameter is substantially the same within a predetermined distance L from the mounting surface 21, and the thermal via diameter sequentially increases from the mounting surface side toward the non-mounting surface side in the lower layer (first). 2B).
[Third aspect]
Next, the element substrate and the light emitting device according to the third aspect will be described with reference to FIG. FIG. 10 is an enlarged cross-sectional view showing the vicinity of the thermal via 6b in the element substrate 1b according to the third aspect.

第3の態様に係る素子用基板1bは、第2の層2−2におけるサーマルビア6bの径が、第2の層2−2の非搭載面側23に接する第3の層2−3におけるサーマルビア6bの径よりも小さいものである。   In the element substrate 1b according to the third aspect, the diameter of the thermal via 6b in the second layer 2-2 is in the third layer 2-3 in contact with the non-mounting surface side 23 of the second layer 2-2. The diameter is smaller than the diameter of the thermal via 6b.

素子用基板1bは、基板本体2、接続端子3、外部電極端子4、貫通導体5、及びサーマルビア6bを有し、サーマルビア6bの形状が異なる点を除き、例えば、図1を用いて説明した実施の形態に係る素子用基板1と同様にできる。   The element substrate 1b includes a substrate body 2, a connection terminal 3, an external electrode terminal 4, a through conductor 5, and a thermal via 6b. Except for the difference in the shape of the thermal via 6b, for example, an explanation will be given with reference to FIG. This can be performed in the same manner as the element substrate 1 according to the embodiment.

第3の態様に係る素子用基板1bでは、図10に示すように、搭載面側最表層(第1の層)2−1及び第2の層2−2の各層におけるサーマルビア61、62の径は、略一定である。そして、第2の層2−2の非搭載面23側に接する第3の層2−3におけるサーマルビア63の径D2は、第2の層2−2におけるサーマルビア62の径D1よりも大きい。また、第3の層2−3の非搭載面23側に接する第4の層2−4におけるサーマルビア64の径D3は、第3の層2−3におけるサーマルビア63の径D2よりも大きい。そして、第4の層2−4から非搭載面側最表層(第6の層)2−6までの各層におけるサーマルビア64〜66の径は、略一定である。   In the element substrate 1b according to the third aspect, as shown in FIG. 10, the thermal vias 61 and 62 in each of the mounting surface side outermost layer (first layer) 2-1 and the second layer 2-2 are formed. The diameter is substantially constant. The diameter D2 of the thermal via 63 in the third layer 2-3 in contact with the non-mounting surface 23 side of the second layer 2-2 is larger than the diameter D1 of the thermal via 62 in the second layer 2-2. . The diameter D3 of the thermal via 64 in the fourth layer 2-4 in contact with the non-mounting surface 23 side of the third layer 2-3 is larger than the diameter D2 of the thermal via 63 in the third layer 2-3. . The diameters of the thermal vias 64 to 66 in each layer from the fourth layer 2-4 to the non-mounting surface side outermost layer (sixth layer) 2-6 are substantially constant.

これにより、グリーンシートを積層して積層体を形成する際に、第2の層2−2から非搭載面23側の各層の貫通孔の位置が位置ずれしたときも、各層におけるサーマルビア62〜66の間の接触面積が減少すること、又は各層におけるサーマルビア62〜66の間での断線を防止できる。そして、形成されるサーマルビア6bの伝熱抵抗の増大を防止できる。   Thereby, when the green sheet is laminated to form a laminated body, the positions of the through holes in the respective layers on the non-mounting surface 23 side from the second layer 2-2 are also displaced. The contact area between 66 can be reduced, or disconnection between the thermal vias 62 to 66 in each layer can be prevented. And the increase in the heat transfer resistance of the formed thermal via 6b can be prevented.

第3の態様でも、搭載面側最表層2−1及び第2の層2−2の各層におけるサーマルビア61、62の径は、100μm以上200μm以下であることが好ましい。これにより、導体ペーストの表面平坦性を低下させることなく、放熱性を確保できる。   Also in the third aspect, the diameters of the thermal vias 61 and 62 in each of the mounting surface side outermost layer 2-1 and the second layer 2-2 are preferably 100 μm or more and 200 μm or less. Thereby, heat dissipation is securable without reducing the surface flatness of the conductor paste.

第3の態様でも、第2の層2−2と第3の層2−3との間でのサーマルビア6bの径の差および第3の層2−3と第4の層2−4との間でのサーマルビア6bの径の差は、30μm以上60μm以下であることが好ましい。図10に示す例では、D2−D1、D3−D2のいずれも、30μm以上60μm以下であることが好ましい。これにより、サーマルビア6bの配置の自由度も確保しつつ、グリーンシートを積層する際に位置ずれによりサーマルビア6bの断線を防止できる。   Also in the third mode, the difference in the diameter of the thermal via 6b between the second layer 2-2 and the third layer 2-3 and the third layer 2-3 and the fourth layer 2-4 The difference in the diameter of the thermal via 6b is preferably 30 μm or more and 60 μm or less. In the example shown in FIG. 10, both D2-D1 and D3-D2 are preferably 30 μm or more and 60 μm or less. Thereby, it is possible to prevent disconnection of the thermal via 6b due to misalignment when the green sheets are stacked while securing the degree of freedom of arrangement of the thermal via 6b.

また、第3の態様でも、複数の層の各層の厚さTは、70μm以上200μm以下であることが好ましい。これにより、グリーンシートを取り扱う際に、グリーンシートが切れるか、又は伸びることを防止でき、かつ、グリーンシートに形成される貫通孔に導体ペーストを十分充填できる。   Also in the third aspect, the thickness T of each of the plurality of layers is preferably 70 μm or more and 200 μm or less. Accordingly, when the green sheet is handled, the green sheet can be prevented from being cut or stretched, and the through-hole formed in the green sheet can be sufficiently filled with the conductor paste.

また、第3の態様でも、搭載面側最表層2−1から第2の層2−2までの各層におけるサーマルビア6bの径が、100μm以上200μm以下であることが好ましい。これによって、サーマルビア6bの近傍における搭載面21の最高部と最低部との高低差ΔHを5μm以下にできる。   Also in the third aspect, it is preferable that the diameter of the thermal via 6b in each layer from the mounting surface side outermost layer 2-1 to the second layer 2-2 is 100 μm or more and 200 μm or less. Thereby, the height difference ΔH between the highest part and the lowest part of the mounting surface 21 in the vicinity of the thermal via 6b can be reduced to 5 μm or less.

また、第3の態様でも、サーマルビア6bは、サーマルビア6bの径が大きい層ほど銀の含有率が大きいこと、すなわち、第3の層2−3におけるサーマルビア63の銀の含有率が、第2の層2−2におけるサーマルビア62の銀の含有率よりも大きいことが好ましい。これにより、搭載面21、特に搭載部22の平坦度を向上させることができ、伝熱抵抗を低減し、また発光素子を搭載したときの傾きも抑制できる。   In the third mode, the thermal via 6b has a larger silver content in the layer having the larger diameter of the thermal via 6b, that is, the silver content in the thermal via 63 in the third layer 2-3 is as follows. The silver content of the thermal via 62 in the second layer 2-2 is preferably larger. Thereby, the flatness of the mounting surface 21, particularly the mounting portion 22, can be improved, the heat transfer resistance can be reduced, and the inclination when the light emitting element is mounted can be suppressed.

第3の態様に係る素子用基板1bに発光素子を搭載してなる発光装置も、搭載面側最表層2−1及び第2の層2−2の各層におけるサーマルビア61、62の径が一定であり、第4の層2−4から非搭載面側最表層2−6までは各層におけるサーマルビア64〜66の径が一定である点を除き、例えば、図7を用いて説明した実施の形態に係る発光装置10と同様にできる。   In the light emitting device in which the light emitting element is mounted on the element substrate 1b according to the third aspect, the diameters of the thermal vias 61 and 62 in each of the mounting surface side outermost layer 2-1 and the second layer 2-2 are constant. Except for the point that the diameters of the thermal vias 64 to 66 in each layer are constant from the fourth layer 2-4 to the non-mounting surface side outermost layer 2-6, for example, the embodiment described with reference to FIG. This can be the same as the light emitting device 10 according to the embodiment.

第3の態様に係る素子用基板の製造方法も、搭載面側最表層2−1及び第2の層2−2の各層における未焼成サーマルビア61、62の径が一定であり、第4の層2−4から非搭載面側最表層2−6までは各層における未焼成サーマルビア64〜66の径が一定である点を除き、図8を用いて説明した実施の形態に係る素子用基板の製造方法と同様にできる。   In the device substrate manufacturing method according to the third aspect, the diameters of the unfired thermal vias 61 and 62 in each of the mounting surface side outermost layer 2-1 and the second layer 2-2 are constant, The element substrate according to the embodiment described with reference to FIG. 8 except that the diameter of the unfired thermal vias 64 to 66 in each layer is constant from the layer 2-4 to the non-mounting surface side outermost layer 2-6. This can be done in the same way as the manufacturing method.

すなわち、第3の態様でも、未焼成素子用基板1bは、導体ペーストが充填された貫通孔を有し、ガラスセラミックス組成物よりなるグリーンシートである未焼成搭載面側最表層部材2−1、未焼成本体部材2−2〜2−5、未焼成非搭載面側最表層部材2−6よりなる複数の層を積層してなる積層体である。ただし、第3の態様では、搭載面側最表層用グリーンシート2a−1及び本体用グリーンシート2a−2の各層における未焼成サーマルビア61、62の径が一定である。   That is, also in the third aspect, the unfired element substrate 1b has a through hole filled with a conductive paste, and is a green sheet made of a glass ceramic composition. It is a laminated body formed by laminating a plurality of layers including unfired main body members 2-2 to 2-5 and unfired non-mounting surface side outermost surface layer member 2-6. However, in the third aspect, the diameters of the unfired thermal vias 61 and 62 in the layers of the mounting surface side outermost layer green sheet 2a-1 and the main body green sheet 2a-2 are constant.

そして、本体用グリーンシート2a−2の非搭載面23側に接する本体用グリーンシート2a−3における未焼成サーマルビア63の径D2は、本体用グリーンシート2a−2における未焼成サーマルビア62の径D1よりも大きい。また、本体用グリーンシート2a−3の非搭載面23側に接する本体用グリーンシート2a−4における未焼成サーマルビア64の径D3は、本体用グリーンシート2a−3における未焼成サーマルビア63の径D2よりも大きい。更に、本体用グリーンシート2a−4から非搭載面側最表層2−6までは各層における未焼成サーマルビア64〜66の径が一定である。   The diameter D2 of the unfired thermal via 63 in the main body green sheet 2a-3 in contact with the non-mounting surface 23 side of the main body green sheet 2a-2 is equal to the diameter of the unfired thermal via 62 in the main body green sheet 2a-2. Greater than D1. Further, the diameter D3 of the unfired thermal via 64 in the main body green sheet 2a-4 in contact with the non-mounting surface 23 side of the main body green sheet 2a-3 is equal to the diameter of the unfired thermal via 63 in the main body green sheet 2a-3. Greater than D2. Further, the diameter of the unfired thermal vias 64 to 66 in each layer is constant from the main body green sheet 2 a-4 to the non-mounting surface side outermost layer 2-6.

また、第3の態様でも、貫通孔の形状に関する特定の関係はサーマルビア6bである例に限定されるものではなく、素子用基板1bの第2の層2−2における貫通導体5の径が、第2の層2−2の非搭載面側に接する第3の層2−3における貫通導体5の径よりも小さいものであってもよい。これにより、グリーンシートを積層して積層体を形成する際に、各層の貫通孔の位置が位置ずれしたときも、形成される貫通導体5の電気抵抗の増大を防止できる。   In the third aspect, the specific relationship regarding the shape of the through hole is not limited to the example of the thermal via 6b, and the diameter of the through conductor 5 in the second layer 2-2 of the element substrate 1b is not limited. The diameter of the through conductor 5 in the third layer 2-3 in contact with the non-mounting surface side of the second layer 2-2 may be smaller. Thereby, when forming the laminated body by laminating the green sheets, it is possible to prevent an increase in electrical resistance of the formed through conductor 5 even when the position of the through hole of each layer is displaced.

また、第3の態様に係る素子用基板1bも、発熱量が大きい例えばパワー系半導体素子等の各種の半導体素子を搭載する例にも適用可能である。   The element substrate 1b according to the third aspect is also applicable to an example in which various semiconductor elements such as a power semiconductor element having a large calorific value are mounted.

以下、実施例により、本発明をさらに具体的に説明するが、本発明は、実施例により限定されて解釈されるものではない。
(実施例1)
まず、搭載面側最表層用グリーンシート2a−1、本体用グリーンシート2a−2〜2a−5、及び非搭載面側最表層用グリーンシート2a−6を製造した。すなわち、SiOが60.4mol%、Bが15.6mol%、Alが6mol%、CaOが15mol%、KOが1mol%、NaOが2mol%となるように原料を配合、混合した。そして、この原料混合物を白金ルツボに入れて1600℃で60分間溶融させた後、この溶融状態のガラスを流し出し冷却した。このガラスをアルミナ製ボールミルにより20〜60時間粉砕してガラス粉末を製造した。なお、粉砕時の溶媒にはエチルアルコールを用いた。
Hereinafter, the present invention will be described more specifically with reference to examples. However, the present invention is not construed as being limited to the examples.
Example 1
First, the mounting surface side outermost surface green sheet 2a-1, the main body green sheets 2a-2 to 2a-5, and the non-mounting surface side outermost surface green sheet 2a-6 were manufactured. That, SiO 2 is 60.4mol%, B 2 O 3 is 15.6mol%, Al 2 O 3 is 6 mol%, CaO is 15mol%, K 2 O is 1 mol%, as Na 2 O is 2 mol% The raw materials were blended and mixed. The raw material mixture was put in a platinum crucible and melted at 1600 ° C. for 60 minutes, and then the molten glass was poured out and cooled. This glass was pulverized with an alumina ball mill for 20 to 60 hours to produce a glass powder. In addition, ethyl alcohol was used as a solvent for pulverization.

このガラス粉末が40質量%、アルミナフィラー(昭和電工社製、商品名:AL−45H)が60質量%となるように配合し、混合することによりガラスセラミックス組成物を製造した。このガラスセラミックス組成物50gに、有機溶剤(トルエン、キシレン、2−プロパノール、2−ブタノールを質量比4:2:2:1で混合したもの)15g、可塑剤(フタル酸ジ−2−エチルヘキシル)2.5g、バインダーとしてのポリビニルブチラール(デンカ社製、商品名:PVK#3000K)5g、さらに分散剤(ビックケミー社製、商品名:BYK180)を配合し、混合してスラリーを調製した。   A glass ceramic composition was produced by blending and mixing the glass powder at 40% by mass and alumina filler (made by Showa Denko KK, trade name: AL-45H) at 60% by mass. 50 g of this glass ceramic composition, 15 g of an organic solvent (toluene, xylene, 2-propanol, 2-butanol mixed at a mass ratio of 4: 2: 2: 1), plasticizer (di-2-ethylhexyl phthalate) 2.5 g of polyvinyl butyral (trade name: PVK # 3000K, manufactured by Denka) as a binder and 5 g of a dispersant (trade name: BYK180, manufactured by Big Chemie) were further blended and mixed to prepare a slurry.

このスラリーをPETフィルム上にドクターブレード法により塗布し、乾燥させ、焼成後の厚さが0.1mmとなる搭載面側最表層用グリーンシート2a−1を1層製造した。同様に、焼成後の厚さが0.12mmとなる本体用グリーンシートを4層(2a−2〜2a−5)製造した。更に、同様に、焼成後の厚さが0.15mmとなる非搭載面側最表層用グリーンシート2a−6を1層製造した。   This slurry was applied onto a PET film by a doctor blade method, dried, and one layer of green sheet 2a-1 for mounting surface side outermost layer having a thickness after firing of 0.1 mm was produced. Similarly, four layers (2a-2 to 2a-5) of green sheets for a main body having a thickness after firing of 0.12 mm were produced. Furthermore, similarly, one layer of the non-mounting surface side outermost layer green sheet 2a-6 having a thickness after firing of 0.15 mm was manufactured.

一方、導電性粉末(大研化学工業社製、商品名:S550)、ビヒクルとしてのエチルセルロースを質量比85:15の割合で配合し、固形分が85質量%となるように溶剤としてのαテレピネオールに分散した。その後、磁器乳鉢中で1時間混練を行い、さらに三本ロールにて3回分散を行って導体ペーストを製造した。   On the other hand, conductive powder (manufactured by Daiken Chemical Industry Co., Ltd., trade name: S550) and ethyl cellulose as a vehicle are blended at a mass ratio of 85:15, and α-terpineol as a solvent so that the solid content is 85 mass%. Dispersed. Thereafter, kneading was carried out for 1 hour in a porcelain mortar, and further dispersed three times with three rolls to produce a conductor paste.

搭載面側最表層用グリーンシート2a−1に孔空け機を用いて貫通孔を形成し、スクリーン印刷法により導体ペーストを充填して未焼成サーマルビア61を形成すると共に、未焼成接続端子3や未焼成貫通導体5を形成して未焼成搭載面側最表層部材2−1を製造した。本体用グリーンシート2a−2〜2a−5に孔空け機を用いて貫通孔を形成し、スクリーン印刷法により導体ペーストを充填して未焼成サーマルビア62〜65を形成して未焼成本体部材2−2〜2−5を製造した。また、非搭載面側最表層用グリーンシート2a−6に孔空け機を用いて貫通孔を形成し、スクリーン印刷法により導体ペーストを充填して未焼成サーマルビア66を形成すると共に、未焼成外部電極端子4、未焼成貫通導体5を形成して未焼成非搭載面側最表層部材2−6を製造した。   A through hole is formed in the mounting surface side outermost surface green sheet 2a-1 using a hole punch, and a conductive paste is filled by a screen printing method to form an unfired thermal via 61. An unfired through conductor 5 was formed to produce an unfired mounting surface side outermost layer member 2-1. The body green sheets 2a-2 to 2a-5 are formed with through holes using a punching machine, filled with a conductive paste by a screen printing method to form unfired thermal vias 62 to 65, and the unfired body member 2 -2 to 2-5 were produced. Further, through holes are formed in the non-mounting surface side outermost surface green sheet 2a-6 using a hole punch, and a conductive paste is filled by a screen printing method to form an unfired thermal via 66. An electrode terminal 4 and an unfired through conductor 5 were formed to produce an unfired unmounted surface-side outermost layer member 2-6.

ここで、搭載面側最表層用グリーンシート2a−1の貫通孔の直径を100μmとし、4層の本体用グリーンシート2a−2〜2a−5の貫通孔の直径を、それぞれ130μm、160μm、160μm、160μm、とし、非搭載面側最表層用グリーンシート2a−6の貫通孔の直径を190μmとした。   Here, the diameter of the through hole of the green sheet 2a-1 for the mounting surface side outermost layer is 100 μm, and the diameters of the through holes of the four-layer green sheets 2a-2 to 2a-5 for the main body are 130 μm, 160 μm, and 160 μm, respectively. 160 μm, and the diameter of the through hole of the non-mounting surface side outermost surface green sheet 2 a-6 was 190 μm.

そして、下層側から、1層の未焼成非搭載面側最表層部材2−6、4層の未焼成本体部材2−5〜2−2、1層の未焼成搭載面側最表層部材2−1を重ね合わせて積層し、熱圧着により一体化した積層体を形成することによって、未焼成素子用基板1とした。その後、550℃で5時間保持して脱脂を行い、さらに870℃で30分間保持して焼成して素子用基板を製造した。
(比較例1)
基板本体102において、各層におけるサーマルビア106の径が略等しくなるような、従来構造の素子用基板101を製造した。すなわち、1層の搭載面側最表層用グリーンシート102a−1、4層の本体用グリーンシート102a−2〜102a−5、及び1層の非搭載面側最表層用グリーンシート102a−6における貫通孔の直径を全て等しく
150μmとしたこと以外は、実施例1と同様にして製造を行った。
Then, from the lower layer side, one layer of unfired non-mounting surface side outermost layer member 2-6, four layers of unfired main body members 2-5 to 2-2, and one layer of unfired mounting surface side outermost layer member 2- By laminating and laminating 1 and forming a laminated body integrated by thermocompression bonding, a substrate 1 for an unfired element was obtained. Thereafter, degreasing was carried out by holding at 550 ° C. for 5 hours, and further holding at 870 ° C. for 30 minutes and firing to produce an element substrate.
(Comparative Example 1)
In the substrate main body 102, the element substrate 101 having a conventional structure was manufactured so that the diameters of the thermal vias 106 in each layer were substantially equal. That is, the penetration in the one mounting surface side outermost surface green sheet 102a-1, the four layers main body green sheets 102a-2 to 102a-5, and the one non-mounting surface side outermost surface green sheet 102a-6. Manufacture was carried out in the same manner as in Example 1 except that all the diameters of the holes were equally set to 150 μm.

次に、実施例1及び比較例1の素子用基板について、搭載部の高低差ΔH、またガラス膜が設けられている場合にはその表面粗さRaを表面粗さ計により測定した。   Next, regarding the element substrates of Example 1 and Comparative Example 1, the height difference ΔH of the mounting portion and, when a glass film was provided, the surface roughness Ra thereof was measured with a surface roughness meter.

また、実施例1及び比較例1の素子用基板にLED素子を搭載して熱抵抗を測定した。すなわち、搭載部に6個のLED素子(昭和電工社製、商品名:GQ2CR460Z)を直列に接続した状態でダイボンド材(信越化学工業株式会社製、商品名:KER−3000−M2)により固定し、さらに封止剤(信越化学工業株式会社、商品名:SCR−1016A)により封止した。   Moreover, the LED element was mounted on the element substrate of Example 1 and Comparative Example 1, and the thermal resistance was measured. That is, six LED elements (product name: GQ2CR460Z, manufactured by Showa Denko KK) are connected in series to the mounting portion and fixed with a die bond material (product name: KER-3000-M2 manufactured by Shin-Etsu Chemical Co., Ltd.). Furthermore, it was sealed with a sealant (Shin-Etsu Chemical Co., Ltd., trade name: SCR-1016A).

このLED素子が搭載された素子用基板について、熱抵抗測定器(嶺光音電機株式会社製、商品名:TH−2167)を用いて熱抵抗を測定した。なお、印加電流は35mAとし、電圧降下が飽和する時間まで通電し、降下した電圧とLED素子の温度−電圧降下特性から導かれる温度係数によって飽和温度Tj(℃)を算出した。   About the element | substrate board | substrate with which this LED element was mounted, the thermal resistance was measured using the thermal resistance measuring device (The product made from Fluorescence sound electric company, brand name: TH-2167). The applied current was set to 35 mA, current was applied until the voltage drop saturated, and the saturation temperature Tj (° C.) was calculated from the dropped voltage and the temperature coefficient derived from the temperature-voltage drop characteristics of the LED element.

実施例1及び比較例1における、搭載部における高低差ΔH、ガラス膜の表面粗さRa、熱抵抗の測定結果を表1に示す。   Table 1 shows the measurement results of the height difference ΔH, the surface roughness Ra of the glass film, and the thermal resistance in the mounting portion in Example 1 and Comparative Example 1.

Figure 2012018948
尚、熱抵抗は実施例1の測定値を100とした時の結果を比較例1に示した。熱抵抗は大きくなるほど伝熱抵抗が悪く、小さければ伝熱抵抗が良い。
Figure 2012018948
In addition, the thermal resistance is shown in Comparative Example 1 when the measured value of Example 1 is 100. The larger the heat resistance, the worse the heat transfer resistance, and the smaller the heat resistance, the better the heat transfer resistance.

表1から明らかなように、従来構造とした比較例1の素子用基板101については、全体的に高低差ΔHが大きくなり、熱抵抗も高くなることが認められた。一方、各層におけるサーマルビア61〜66の径が、搭載面側最表層2−1から非搭載面側最表層2−6のうち互いに接する少なくとも二層において増大する構造とした実施例1の素子用基板1については、全体的に高低差ΔHが抑制され、熱抵抗も低くなることが認められた。これは、グリーンシートを積層して積層体を形成する際に、各層の貫通孔の位置が位置ずれしたときも、各層におけるサーマルビア6の間の接触面積が減少すること、又は各層におけるサーマルビア6の間で断線することを防止できるためである。   As is apparent from Table 1, it was confirmed that the height difference ΔH and the thermal resistance of the element substrate 101 of Comparative Example 1 having a conventional structure were increased as a whole. On the other hand, for the element of Example 1, the diameter of the thermal vias 61 to 66 in each layer increases in at least two layers in contact with each other among the mounting surface side outermost layer 2-1 to the non-mounting surface side outermost layer 2-6. Regarding the substrate 1, it was confirmed that the height difference ΔH was suppressed as a whole and the thermal resistance was also lowered. This is because when a green sheet is laminated to form a laminate, the contact area between the thermal vias 6 in each layer is reduced or the thermal vias in each layer are reduced even if the positions of the through holes in each layer are displaced. This is because it is possible to prevent disconnection between the six.

以上、本発明の好ましい実施の形態について記述したが、本発明はかかる特定の実施の形態に限定されるものではなく、特許請求の範囲内に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。   The preferred embodiments of the present invention have been described above, but the present invention is not limited to such specific embodiments, and various modifications can be made within the scope of the gist of the present invention described in the claims. Can be modified or changed.

1 素子用基板
2 基板本体
3 接続端子
4 外部電極端子
5 貫通導体
6 サーマルビア
7 ランド
8 ガラス膜
10 発光装置
11 発光素子
12 接着剤
13 ボンディングワイヤ
14 モールド材
21 搭載面
22 搭載部
23 非搭載面
DESCRIPTION OF SYMBOLS 1 Element board | substrate 2 Board | substrate body 3 Connection terminal 4 External electrode terminal 5 Through-conductor 6 Thermal via 7 Land 8 Glass film 10 Light-emitting device 11 Light-emitting element 12 Adhesive 13 Bonding wire 14 Mold material 21 Mounting surface 22 Mounting part 23 Non-mounting surface

Claims (10)

ガラス粉末とセラミックスフィラーとを含むガラスセラミックス組成物の焼結体よりなり、半導体素子が搭載される搭載面を有する基板本体と、
前記搭載面から前記搭載面の反対面である非搭載面に貫通するように前記基板本体に設けられ、前記搭載面から前記非搭載面に向かって複数の層が積層されてなるサーマルビアとを有し、
前記サーマルビアは、積層する層のうち互いに接する少なくとも任意の二層において、前記搭載面側のサーマルビアの径が前記非搭載面側のサーマルビアの径より小さいことを特徴とする、素子用基板。
A substrate body comprising a sintered body of a glass ceramic composition containing glass powder and a ceramic filler, and having a mounting surface on which a semiconductor element is mounted;
A thermal via provided in the substrate body so as to penetrate from the mounting surface to a non-mounting surface opposite to the mounting surface, and having a plurality of layers stacked from the mounting surface toward the non-mounting surface; Have
The element substrate, wherein the thermal via has a diameter of the thermal via on the mounting surface side smaller than the diameter of the thermal via on the non-mounting surface side in at least two arbitrary layers that are in contact with each other among the laminated layers. .
径の小さいサーマルビアを有する層は、前記搭載面側の最表層である請求項1に記載の素子用基板。   The element substrate according to claim 1, wherein the layer having a thermal via having a small diameter is an outermost layer on the mounting surface side. 前記サーマルビアは、前記搭載面から所定距離の範囲内で、各層における前記サーマルビアの径が、前記搭載面側の最表層から前記非搭載面に向かって順次増大する請求項2に記載の素子用基板。   3. The element according to claim 2, wherein the thermal via has a diameter within a predetermined distance from the mounting surface, and the diameter of the thermal via in each layer sequentially increases from the outermost layer on the mounting surface side toward the non-mounting surface. Substrate. 前記サーマルビアは、各層における前記サーマルビアの径が、前記搭載面側の最表層から前記非搭載面側の最表層まで順次増大する請求項3に記載の素子用基板。   4. The element substrate according to claim 3, wherein the diameter of the thermal via in each layer increases sequentially from the outermost layer on the mounting surface side to the outermost layer on the non-mounting surface side. 互いに接する2つの層における前記サーマルビアの径の差は、30μm以上60μm以下である請求項1から請求項4のいずれかに記載の素子用基板。   5. The element substrate according to claim 1, wherein a difference in diameter of the thermal via in two layers in contact with each other is 30 μm or more and 60 μm or less. 径の小さいサーマルビアを有する層における前記サーマルビアの径が100μm以上200μm以下であり、かつ、前記サーマルビアの近傍における前記搭載面の最高部と最低部との高低差が5μm以下である請求項1から請求項5のいずれかに記載の素子用基板。   A diameter of the thermal via in a layer having a thermal via having a small diameter is 100 μm or more and 200 μm or less, and a height difference between the highest part and the lowest part of the mounting surface in the vicinity of the thermal via is 5 μm or less. The element substrate according to any one of claims 1 to 5. 前記サーマルビアは、銀を含み、前記サーマルビアの径が大きい層ほど、前記層における前記サーマルビア中の銀の含有率が大きい、請求項1から請求項6のいずれかに記載の素子用基板。   The element substrate according to any one of claims 1 to 6, wherein the thermal via includes silver, and a layer having a larger diameter of the thermal via has a larger silver content in the thermal via in the layer. . 前記半導体素子は、発光素子である、請求項1から請求項7のいずれかに記載の素子用基板。   The element substrate according to claim 1, wherein the semiconductor element is a light emitting element. 請求項8に記載の素子用基板と、
前記搭載面に搭載されている前記発光素子と
を有する発光装置。
A device substrate according to claim 8,
A light emitting device having the light emitting element mounted on the mounting surface.
ガラス粉末とセラミックスフィラーとを含むガラスセラミックス組成物の焼結体よりなり、半導体素子が搭載される搭載面を有する基板本体と、前記搭載面から前記搭載面の反対面である非搭載面に貫通するように前記基板本体に設けられ、前記搭載面から前記非搭載面に向かって複数の層が積層されてなるサーマルビアとを有し、前記サーマルビアは、積層する層のうち互いに接する少なくとも任意の二層において、前記搭載面側のサーマルビアの径が前記非搭載面側のサーマルビアの径より小さい、素子用基板の製造方法であって、
金属粉末およびガラス粉末を含有する導体ペーストが充填された貫通孔を備えた、前記ガラスセラミックス組成物よりなるグリーンシートを、複数積層してなる積層体を焼成する焼成工程を有し、
前記積層体は、互いに接する少なくとも任意の二層において、前記搭載面側のグリーンシートにおける前記貫通孔の径が、前記非搭載面側のグリーンシートにおける前記貫通孔の径よりも小さい、素子用基板の製造方法。
It consists of a sintered body of a glass ceramic composition containing glass powder and ceramic filler, and has a substrate body having a mounting surface on which a semiconductor element is mounted, and penetrates from the mounting surface to a non-mounting surface opposite to the mounting surface And a thermal via formed by laminating a plurality of layers from the mounting surface toward the non-mounting surface, and the thermal via is at least arbitrarily in contact with each other among the layers to be stacked In the two layers, the diameter of the thermal via on the mounting surface side is smaller than the diameter of the thermal via on the non-mounting surface side.
Having a through-hole filled with a conductive paste containing metal powder and glass powder, and having a firing step of firing a laminate formed by laminating a plurality of green sheets made of the glass ceramic composition;
In the laminated body, in at least any two layers in contact with each other, the diameter of the through hole in the green sheet on the mounting surface side is smaller than the diameter of the through hole in the green sheet on the non-mounting surface side Manufacturing method.
JP2010153627A 2010-07-06 2010-07-06 Element substrate, light emitting device Active JP5499960B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010153627A JP5499960B2 (en) 2010-07-06 2010-07-06 Element substrate, light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010153627A JP5499960B2 (en) 2010-07-06 2010-07-06 Element substrate, light emitting device

Publications (2)

Publication Number Publication Date
JP2012018948A true JP2012018948A (en) 2012-01-26
JP5499960B2 JP5499960B2 (en) 2014-05-21

Family

ID=45604021

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010153627A Active JP5499960B2 (en) 2010-07-06 2010-07-06 Element substrate, light emitting device

Country Status (1)

Country Link
JP (1) JP5499960B2 (en)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013247357A (en) * 2012-05-29 2013-12-09 Zhuhai Advanced Chip Carriers & Electronic Substrates Solutions Technologies Co Ltd Multilayer electronic structure with integral stepped stack structures
JP2014075498A (en) * 2012-10-05 2014-04-24 Ngk Spark Plug Co Ltd Method of manufacturing ceramic substrate
JP2014099543A (en) * 2012-11-15 2014-05-29 Shirai Electronics Industrial Co Ltd Printed board and method of manufacturing printed board
WO2015072294A1 (en) * 2013-11-12 2015-05-21 日立オートモティブシステムズ株式会社 Heat dissipation structure for vehicle-mounted electronic control device
WO2015111452A1 (en) * 2014-01-24 2015-07-30 旭硝子株式会社 Substrate for light-emitting element and light-emitting device
JP2016111313A (en) * 2014-12-05 2016-06-20 ツーハイ アドバンスド チップ キャリアーズ アンド エレクトロニック サブストレート ソリューションズ テクノロジーズ カンパニー リミテッド Method of fabricating polymer frame with rectangular array of cavities
JP2016178242A (en) * 2015-03-20 2016-10-06 旭硝子株式会社 LED light source
JP2016207761A (en) * 2015-04-20 2016-12-08 三菱電機株式会社 Mounting board and manufacturing method therefor
JP2018121005A (en) * 2017-01-27 2018-08-02 京セラ株式会社 Electronic element mounting substrate, electronic device, and electronic module
CN109714887A (en) * 2019-03-14 2019-05-03 维沃移动通信有限公司 A kind of printed circuit board and preparation method thereof and electronic equipment

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08335782A (en) * 1995-06-07 1996-12-17 Nippondenso Co Ltd Multilayer board
JP2006093565A (en) * 2004-09-27 2006-04-06 Kyocera Corp Wiring board for light emitting element, light emitting device and method for manufacturing it
JP2007103736A (en) * 2005-10-05 2007-04-19 Tdk Corp Electronic component, manufacturing method therefor, and semiconductor device
JP2008085035A (en) * 2006-09-27 2008-04-10 Kyocera Corp Multilayer wiring substrate

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08335782A (en) * 1995-06-07 1996-12-17 Nippondenso Co Ltd Multilayer board
JP2006093565A (en) * 2004-09-27 2006-04-06 Kyocera Corp Wiring board for light emitting element, light emitting device and method for manufacturing it
JP2007103736A (en) * 2005-10-05 2007-04-19 Tdk Corp Electronic component, manufacturing method therefor, and semiconductor device
JP2008085035A (en) * 2006-09-27 2008-04-10 Kyocera Corp Multilayer wiring substrate

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013247357A (en) * 2012-05-29 2013-12-09 Zhuhai Advanced Chip Carriers & Electronic Substrates Solutions Technologies Co Ltd Multilayer electronic structure with integral stepped stack structures
JP2014075498A (en) * 2012-10-05 2014-04-24 Ngk Spark Plug Co Ltd Method of manufacturing ceramic substrate
JP2014099543A (en) * 2012-11-15 2014-05-29 Shirai Electronics Industrial Co Ltd Printed board and method of manufacturing printed board
JPWO2015072294A1 (en) * 2013-11-12 2017-03-16 日立オートモティブシステムズ株式会社 Heat dissipation structure for in-vehicle electronic control unit
WO2015072294A1 (en) * 2013-11-12 2015-05-21 日立オートモティブシステムズ株式会社 Heat dissipation structure for vehicle-mounted electronic control device
JPWO2015111452A1 (en) * 2014-01-24 2017-03-23 旭硝子株式会社 Light emitting element substrate and light emitting device
WO2015111452A1 (en) * 2014-01-24 2015-07-30 旭硝子株式会社 Substrate for light-emitting element and light-emitting device
JP2016111313A (en) * 2014-12-05 2016-06-20 ツーハイ アドバンスド チップ キャリアーズ アンド エレクトロニック サブストレート ソリューションズ テクノロジーズ カンパニー リミテッド Method of fabricating polymer frame with rectangular array of cavities
JP2016178242A (en) * 2015-03-20 2016-10-06 旭硝子株式会社 LED light source
JP2016207761A (en) * 2015-04-20 2016-12-08 三菱電機株式会社 Mounting board and manufacturing method therefor
JP2018121005A (en) * 2017-01-27 2018-08-02 京セラ株式会社 Electronic element mounting substrate, electronic device, and electronic module
JP7011395B2 (en) 2017-01-27 2022-01-26 京セラ株式会社 Substrate for mounting electronic devices, electronic devices and electronic modules
CN109714887A (en) * 2019-03-14 2019-05-03 维沃移动通信有限公司 A kind of printed circuit board and preparation method thereof and electronic equipment

Also Published As

Publication number Publication date
JP5499960B2 (en) 2014-05-21

Similar Documents

Publication Publication Date Title
JP5499960B2 (en) Element substrate, light emitting device
JP5640632B2 (en) Light emitting device
JP5742353B2 (en) Light emitting element substrate and light emitting device
JP5729375B2 (en) Light emitting device
JP2011228653A (en) Substrate for light-emitting element and light-emitting device
JP5644771B2 (en) Light emitting element substrate and light emitting device
JP5862574B2 (en) Light emitting element substrate and light emitting device
WO2011092945A1 (en) Substrate for mounting light emitting element, method for producing same, and light emitting device
JP2013197236A (en) Light-emitting device and manufacturing method therefor
JP5725029B2 (en) Light emitting element mounting substrate and light emitting device
JP2014067965A (en) Light-emitting device
JP5812092B2 (en) Light emitting element substrate and light emitting device
JP2012209310A (en) Substrate for light-emitting element, and light-emitting device
WO2012067204A1 (en) Substrate for light-emitting element, and light-emitting device
WO2013141322A1 (en) Method for manufacturing substrate for light-emitting element, substrate for light-emitting element, and light-emitting device
JP2012074478A (en) Substrate for light emitting element, and light emitting device
JP2013239546A (en) Substrate for mounting light emitting element and light emitting device
JP2012248593A (en) Light-emitting element substrate and light-emitting device
JP2011176303A (en) Substrate for mounting light emitting element and method for manufacturing the same
JP2015070088A (en) Substrate for light-emitting element and light-emitting device
JP2012238855A (en) Substrate for light emitting element and light emitting device
JP2011176302A (en) Substrate for mounting light emitting element and method for manufacturing the same
JP2011228652A (en) Substrate for light-emitting element and light-emitting device
JPWO2012057234A1 (en) Light emitting element substrate and light emitting device
JP2012033781A (en) Substrate for mounting light emitting element, and light emitting device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130531

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131209

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131217

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140120

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140212

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140225

R151 Written notification of patent or utility model registration

Ref document number: 5499960

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250