WO2012081224A1 - 液晶表示装置及び液晶表示方法 - Google Patents

液晶表示装置及び液晶表示方法 Download PDF

Info

Publication number
WO2012081224A1
WO2012081224A1 PCT/JP2011/006934 JP2011006934W WO2012081224A1 WO 2012081224 A1 WO2012081224 A1 WO 2012081224A1 JP 2011006934 W JP2011006934 W JP 2011006934W WO 2012081224 A1 WO2012081224 A1 WO 2012081224A1
Authority
WO
WIPO (PCT)
Prior art keywords
frame rate
signal
unit
correction
voltage application
Prior art date
Application number
PCT/JP2011/006934
Other languages
English (en)
French (fr)
Inventor
小林　隆宏
善雄 梅田
Original Assignee
パナソニック株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パナソニック株式会社 filed Critical パナソニック株式会社
Publication of WO2012081224A1 publication Critical patent/WO2012081224A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0248—Precharge or discharge of column electrodes before or after applying exact column voltages
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0435—Change or adaptation of the frame rate of the video stream

Definitions

  • the present invention relates to a liquid crystal display device and a liquid crystal display method for adaptively controlling a frame rate and performing gradation display according to an image signal.
  • a liquid crystal panel of a liquid crystal display device using an active matrix driving method includes a semiconductor substrate on which transparent pixel electrodes and thin film transistors (TFTs) are arranged, a counter substrate on which one transparent electrode is formed on the entire surface, and these two substrates. A liquid crystal is sealed between two substrates facing each other. A predetermined voltage is applied to each pixel electrode by controlling a TFT having a switching function, and a potential difference between each pixel electrode and the opposite substrate electrode. By changing the transmissivity of the liquid crystal, an image is displayed.
  • TFTs thin film transistors
  • a data line for sending a gradation voltage applied to each pixel electrode and a scanning line for sending a switching control signal (scanning signal) of the TFT are wired.
  • a pulsed scanning signal is sent to each scanning line from the scanning line driving circuit, and when the scanning signal applied to the scanning line is at a high level, all the TFTs connected to the scanning line are turned on by the data line driving circuit, Sometimes the gradation voltage sent to the data line is applied to the pixel electrode via the turned-on TFT.
  • the scanning signal becomes a low level and the TFT changes to the off state the potential difference between the pixel electrode and the counter substrate electrode is held until the next gradation voltage is applied to the pixel electrode.
  • a predetermined gradation voltage is applied to all the pixel electrodes by sequentially sending a scanning signal to each scanning line, and an image can be displayed by rewriting the gradation voltage at a frame period.
  • liquid crystal display devices have been increased in frame rate in order to suppress screen flicker and improve the display performance of moving images.
  • the above-described precharge method is used because one horizontal scanning period is short and insufficient writing of pixels occurs.
  • the present invention has been made to solve the above-described problems, and an object of the present invention is to provide a liquid crystal display device and a liquid crystal display method capable of preventing deterioration of image quality.
  • a frame rate switching unit that switches a frame rate of an input image signal and a frame rate switched by the frame rate switching unit are written before one horizontal scanning period in one frame.
  • a difference detection unit that detects a difference between display data and display data written in the current horizontal scanning period, and a correction voltage that exceeds a target voltage determined by the input image signal according to a difference between the display data detected by the difference detection unit Is generated by a correction voltage application signal generation unit that generates a correction voltage application signal for applying the signal within one horizontal scanning period, and the correction voltage application signal generation unit according to the frame rate switched by the frame rate switching unit.
  • a multiplier for multiplying the corrected voltage application signal by the correction gain value, and switching by the frame rate switching unit.
  • the correction gain value that the multiplication unit multiplies the correction voltage application signal is when the frame rate switched by the frame rate switching unit is higher than the X-times speed.
  • the multiplier is smaller than a correction gain value that is multiplied by the correction voltage application signal.
  • the frame rate switching unit switches the frame rate of the input image signal.
  • the difference detection unit detects a difference between display data written before one horizontal scanning period and display data written during the current horizontal scanning period within one frame of the frame rate switched by the frame rate switching unit.
  • the correction voltage application signal generation unit generates a correction voltage application signal for applying a correction voltage exceeding a target voltage determined by the input image signal within one horizontal scanning period.
  • the correction voltage application signal is generated according to the difference between the display data detected by the difference detection unit.
  • the multiplication unit multiplies the correction voltage application signal generated by the correction voltage application signal generation unit by the correction gain value according to the frame rate switched by the frame rate switching unit.
  • the correction gain value that the multiplication unit multiplies the correction voltage application signal is when the frame rate switched by the frame rate switching unit is higher than the X-times speed.
  • the multiplier is smaller than the correction gain value multiplied by the correction voltage application signal.
  • the correction gain applied to multiply the correction voltage application signal when the frame rate is switched to the X-times speed is multiplied by the correction voltage application signal when the frame rate is switched to the Y-times speed higher than the X-times speed. Therefore, the image quality can be adjusted according to the frame rate, and deterioration of the image quality due to insufficient charging or overcharging can be prevented.
  • FIG. 1 It is a figure which shows the structure of the liquid crystal display device which concerns on Embodiment 1 of this invention. It is a figure which shows an example of the image data displayed on a liquid crystal panel.
  • (A) is a figure which shows an example of the drive signal output to a source driver when precharge is added in Embodiment 1
  • (B) is the case where precharge is added in Embodiment 1.
  • 6 is a diagram illustrating a relationship between a reference voltage and a gradation value in the case where an image is displayed at a quadruple speed frame rate in Embodiment 1.
  • FIG. 1 shows the structure of the liquid crystal display device which concerns on Embodiment 1 of this invention. It is a figure which shows an example of the image data displayed on a liquid crystal panel.
  • (A) is a figure which shows an example of the drive signal output to a source driver when precharge is added in Embod
  • FIG. 6 is a diagram illustrating a relationship between a reference voltage and a gradation value in the case where an image is displayed at a double frame rate in Embodiment 1.
  • FIG. 10 is a diagram illustrating a relationship between a reference voltage and a gradation value in a case where an image is displayed at a double frame rate in the modification of the first embodiment. It is a figure which shows the structure of another example of the liquid crystal display device which concerns on Embodiment 1 of this invention. It is a figure which shows the structure of the liquid crystal display device which concerns on Embodiment 2 of this invention. In Embodiment 2, it is a figure which shows an example of the drive signal output to a source driver.
  • FIG. 1 is a diagram showing a configuration of a liquid crystal display device according to Embodiment 1 of the present invention.
  • the liquid crystal display device 1 includes a frame rate conversion unit 2, a difference detection unit 3, a multiplication unit 4, an addition unit 5, a precharge signal generation unit 6, a multiplication unit 7, an addition unit 8, a double speed processing unit 9, A liquid crystal panel 10, a source driver 11, a gate driver 12, a reference voltage application unit 13, and a timing controller 14 are provided.
  • the frame rate conversion unit 2 converts the frame rate of the input image signal to a predetermined double speed frame rate.
  • the frame rate conversion unit 2 determines and switches the frame rate according to preset control in accordance with various conditions such as the feature amount of the input image signal such as the moving image amount of the image and the vertical sharpness, and the temperature of the panel.
  • the frame rate conversion unit 2 includes a frame memory (not shown), an interpolation image processing circuit (not shown), etc., stores the original input image signal in the frame memory, and the interpolation image processing circuit responds to the frame rate. An interpolated image is generated, inserted between the original input images, and output. In this way, the frame rate conversion unit 2 outputs an image corresponding to the determined frame rate.
  • Multiplier 4 multiplies the image signal output from frame rate converter 2 by a predetermined signal gain value.
  • the signal gain value is, for example, “192/256”.
  • the adder 5 adds a predetermined offset value to the image signal multiplied by the signal gain value by the multiplier 4.
  • the offset value is “32”, for example.
  • the difference detection unit 3 detects a difference between display data (gradation voltage) written before one horizontal scanning period in one frame and display data (gradation voltage) written during the current horizontal scanning period.
  • the input image signal is not directly written as display data in the panel pixels, but is the same for a plurality of pixels connected to the same video signal line and connected to different scanning signal lines.
  • Display data may be written. For example, one pixel group is formed for every four pixels aligned in the direction parallel to the video signal line (sub-scanning direction). A process of simultaneously writing display data defined by the input video signal to the first pixel of the group is performed on the four pixels included in the pixel group.
  • the display data defined by the input video signal for the first pixel included in the pixel group and the next pixel group following the sub-scanning direction are used. The difference from the display date specified by the input video signal is detected for the first pixel included.
  • it is synonymous with detecting a difference between display data written in the current horizontal scanning period and display data written in the same frame before one horizontal scanning period.
  • the difference detection unit 3 includes a line memory that stores display data for two scanning lines, and an arithmetic circuit that detects a difference between the stored display data for two scanning lines.
  • the precharge signal generator 6 generates a precharge signal for applying a precharge voltage exceeding a target voltage determined by the input image signal within one horizontal period.
  • the precharge signal generation unit 6 outputs a precharge signal according to the difference between the display data written before one horizontal scanning period detected by the difference detection unit 3 and the display data written during the current horizontal scanning period. decide. That is, the precharge signal generation unit 6 increases the precharge signal as the difference between the display data detected by the difference detection unit 3 increases.
  • the multiplication unit 7 multiplies the correction voltage application signal (precharge signal) generated by the precharge signal generation unit 6 by the correction gain value according to the frame rate switched by the frame rate conversion unit 2.
  • the correction gain value that the multiplication unit 7 multiplies the correction voltage application signal (precharge signal) is the frame that is switched by the frame rate conversion unit 2.
  • the rate is Y-times higher than the X-times, the multiplication unit 7 is smaller than the correction gain value multiplied by the correction voltage application signal (precharge signal).
  • the multiplication unit 7 When the frame rate converted by the frame rate conversion unit 2 is equal to or higher than the M-times speed that is a predetermined double speed, the multiplication unit 7 adds a correction gain value “” to the precharge signal generated by the precharge signal generation unit 6. Multiply by 1 ".
  • the multiplication unit 7 is generated by the precharge signal generation unit 6 when the frame rate converted by the frame rate conversion unit 2 is equal to or less than a N-times speed (N is smaller than M), which is a predetermined double speed set in advance.
  • the precharge signal is multiplied by the correction gain value “0”.
  • the multiplication unit 7 adds a correction gain value of 0 to 1 to the precharge signal generated by the precharge signal generation unit 6. Multiply numbers. Therefore, when the frame rate converted by the frame rate conversion unit 2 is higher than the N-times speed, the multiplication unit 7 outputs the precharge signal generated by the precharge signal generation unit 6, and the frame rate conversion unit 2 When the frame rate converted by the above is N times or less, the precharge signal generated by the precharge signal generator 6 is not output.
  • the addition unit 8 adds the precharge signal output from the multiplication unit 7 to the image signal output from the addition unit 5.
  • the addition unit 8 outputs the image signal output from the addition unit 5 without adding the precharge signal.
  • the double speed processing unit 9 doubles the image signal output from the adder 5 and the adder 8 for each line using a line memory or the like, and adds the double speed image signal and the double speed precharge signal. A drive signal including the image signal thus generated is generated and output to the source driver 11.
  • the double speed processing unit 9 outputs the image signal output from the adding unit 8 in the first half of one horizontal scanning period, and outputs the image signal output from the adding unit 5 in the second half of one horizontal scanning period. As a result, a precharge voltage exceeding the target voltage is applied in the first half of one horizontal scanning period, and the target voltage is applied in the second half of one horizontal scanning period.
  • the liquid crystal panel 10 is a TFT type display panel.
  • the liquid crystal panel 10 includes a counter substrate having a common electrode formed on the inner surface, and a TFT substrate having a pixel electrode, a gate line (scanning signal line), a source line (data signal line), and a switching element formed on the inner surface. It arrange
  • the gate lines and source lines are arranged in a matrix on the TFT substrate.
  • One source line is formed in each column so as to be parallel to each other in the column direction (vertical direction), and one gate line is provided in each row so as to be parallel to each other in the row direction (lateral direction). Is formed.
  • the pixel electrode and the switching element are formed corresponding to each intersection of the source line and the gate line, and the TFT source electrode is connected to the source line, the gate electrode is connected to the gate line, and the drain electrode is connected to the pixel electrode.
  • Each gate line is connected to the gate driver 12, and each source line is connected to the source driver 11.
  • the timing controller 14 receives a horizontal synchronization signal and a vertical synchronization signal from the outside, generates various timing pulses synchronized with the horizontal synchronization signal and the vertical synchronization signal, and controls driving of the source driver 11 and the gate driver 12.
  • the gate driver 12 applies a scanning signal voltage to the gate lines to sequentially turn on the switching elements of the pixels.
  • the reference voltage application unit 13 applies a plurality of levels of reference voltage Vref to the source driver 11.
  • the source driver 11 applies a gradation voltage generated based on the image signal and the reference voltage Vref to the source line.
  • the source driver 11 generates gradation voltages of selection candidates of a plurality of levels from the reference voltages Vref applied by the reference voltage application unit 13 in accordance with the timing at which the gate driver 12 applies the scanning signal voltage to the gate lines.
  • one gradation voltage corresponding to the image signal is selected from the generated gradation voltages of a plurality of levels, and the selected gradation voltage is applied to the pixel electrode of each pixel through the source line.
  • the liquid crystal molecules of the liquid crystal panel 10 are modulated, and the light transmittance changes.
  • an image corresponding to the image signal is displayed, and gradation display according to the image signal is realized.
  • the gate driver 12 sequentially outputs a gate signal for turning on the switching element to the gate line of the row in synchronization with the horizontal scanning period of each row.
  • the source driver 11 outputs a signal voltage to each source line. This signal voltage is a gradation voltage obtained by converting the image signal input to the source driver 11 through the double speed processing unit 9 into a voltage corresponding to a desired gradation.
  • the frame rate conversion unit 2 corresponds to an example of a frame rate switching unit
  • the difference detection unit 3 corresponds to an example of a difference detection unit
  • the precharge voltage corresponds to an example of a correction voltage.
  • the precharge signal corresponds to an example of a correction voltage application signal
  • the precharge signal generation unit 6 corresponds to an example of a correction voltage application signal generation unit
  • the multiplication unit 7 corresponds to an example of a multiplication unit
  • the source driver 11 This corresponds to an example of a source driver
  • the reference voltage application unit 13 corresponds to an example of a reference voltage application unit.
  • FIG. 2 is a diagram illustrating an example of image data displayed on the liquid crystal panel.
  • FIGS. 3A and 3B are diagrams illustrating an example of a drive signal output to the source driver in the first embodiment.
  • FIG. 2 is a diagram illustrating an example of image data displayed on the liquid crystal panel.
  • FIGS. 3A and 3B are diagrams illustrating an example of a drive signal output to the source driver in the first embodiment.
  • FIG. 3A and 3B are diagrams illustrating an example of a drive signal output to the source driver in the first embodiment.
  • the entire screen of the display screen 20 is displayed in black (minimum luminance level) as the background image 21, and the white line (one pixel is arranged in three columns in the horizontal direction) at the maximum luminance level.
  • Line 22 is displayed at the center of the display screen 20.
  • a gradation voltage exceeding the target voltage is applied and charged rapidly.
  • FIG. 3A shows a drive signal when the precharge signal is added at the edge portion of the boundary between the black image and the white image shown in FIG. 2, and FIG. 3B shows the black image shown in FIG.
  • the drive signal when the precharge signal at the edge portion of the boundary between the white image and the white image is not added is shown.
  • 3A and 3B the color changes from black to white, three lines of white are displayed, and the color changes from white to black.
  • FIG. 3A shows an example in which a precharge signal is added when driving at 4 ⁇ speed. As shown in FIG. 3A, one horizontal scanning period (1H) is divided into a first half period and a second half period. When changing from black to white, a signal voltage higher than the target voltage is applied in the first half of one horizontal scanning period.
  • FIG. 3B shows an example in which the precharge signal is not added when driving at double speed.
  • the same signal voltage as the target voltage is applied in one horizontal scanning period (1H).
  • one horizontal scanning period (1H) is equally described, but one horizontal scanning period in the case of quadruple speed in FIG. 3A.
  • (1H) is a half period of one horizontal scanning period (1H) in FIG.
  • N-times speed a preset predetermined double speed
  • the precharge process is performed to eliminate the shortage of writing at the edge portion.
  • the image quality can be improved.
  • a video is displayed at a frame rate equal to or less than N-times speed, for example, a frame rate of 2 times speed
  • the precharge process is not performed, so that overcorrection is caused, and conversely, deterioration of image quality is prevented.
  • FIG. 4 is a diagram showing the relationship between the reference voltage Vref and the gradation value when displaying an image at a frame rate of 4 ⁇ speed in the first embodiment.
  • the gradation value is, for example, 8 bits (0 to 255).
  • liquid crystal Called “AC drive” Since the liquid crystal has the property that its characteristics deteriorate when a DC voltage is applied, in the above-described driving, in general, driving that reverses the polarity of the voltage applied to the liquid crystal (this is referred to as “liquid crystal Called “AC drive”).
  • alternating current driving of liquid crystal an inversion method (frame inversion method) in which the polarity of a voltage applied to the liquid crystal is inverted every frame is widely adopted.
  • the reference voltage Vref includes a negative voltage from V0 to V7 and a positive voltage from V5 to V12.
  • the gradation value 255 is associated with the negative voltage V0
  • the positive voltage is associated with V12
  • the gradation value 224 is associated with the negative voltage V1
  • the positive voltage V11 is associated with the gradation value 32.
  • the negative side voltage and the positive side voltage are associated with V6, and the gradation value 0 is associated with negative side voltage V7 and positive side voltage V5.
  • the voltages V0 to V12 are, for example, 0V to 12V, respectively.
  • the negative side voltages V0 to V1, the negative side voltage V6 to V7, the positive side voltage V5 to V6, and the positive side voltage V11 to V12 represent precharge voltages. Therefore, among the gradation values 0 to 255, the gradation values 32 to 224 are used for gradation display, and the gradation values 0 to 32 and 224 to 255 are used for the precharge process.
  • the gradation values 0 to 255 of the input image signal are assigned to the gradation values 32 to 224 used for gradation display in this embodiment.
  • Each voltage of the reference voltage Vref is set so that the gamma value of the entire liquid crystal system until the gradation signal of the input image signal is finally output as the luminance of the liquid crystal panel 10 is 2.2.
  • the frame rate conversion unit 2 converts the frame rate of the input image signal to a quadruple frame rate.
  • the frame rate conversion unit 2 outputs the image signal converted to the quadruple frame rate to the multiplication unit 4 and the difference detection unit 3.
  • the multiplication unit 4 multiplies the frame rate converted image signal by the signal gain value “192/256”.
  • the multiplier 4 outputs the image signal multiplied by the signal gain value to the adder 5.
  • the adder 5 adds the offset value “32” to the image signal multiplied by the signal gain value by the multiplier 4.
  • the adding unit 5 outputs the image signal added with the offset value to the double speed processing unit 9 and the adding unit 8.
  • the difference detection unit 3 detects a difference between display data (grayscale voltage) written before one horizontal scanning period in one frame and display data (grayscale voltage) written during the current horizontal scanning period.
  • the precharge signal generation unit 6 generates a precharge signal for applying a precharge voltage exceeding the target voltage in the first half of one horizontal period.
  • the precharge signal generation unit 6 outputs the generated precharge signal to the multiplication unit 7.
  • the multiplier 7 multiplies the precharge signal generated by the precharge signal generator 6 by the correction gain value “1”.
  • the multiplier 7 outputs a precharge signal multiplied by the correction gain value to the adder 8.
  • the adder 8 adds the precharge signal output from the multiplier 7 to the image signal output from the adder 5.
  • the adding unit 8 outputs the image signal obtained by adding the precharge signal to the double speed processing unit 9.
  • the double speed processing unit 9 outputs the image signal output from the adding unit 8 in the first half of one horizontal scanning period, and outputs the image signal output from the adding unit 5 in the second half of one horizontal scanning period.
  • the timing controller 14 receives a horizontal synchronization signal and a vertical synchronization signal from the outside, and outputs various timing pulses synchronized with the horizontal synchronization signal and the vertical synchronization signal to the source driver 11 and the gate driver 12.
  • the source driver 11 generates gradation voltages of selection candidates of a plurality of levels from the reference voltages Vref applied by the reference voltage application unit 13 in accordance with the timing at which the gate driver 12 applies the scanning signal voltage to the gate lines. To do. Then, the source driver 11 selects one gradation signal corresponding to the image signal from the generated gradation voltages of the plurality of selection candidates, and applies the selected gradation voltage to the pixel electrode of each pixel through the source line. Apply.
  • the frame rate conversion unit 2 converts the frame rate of the input image signal to a double frame rate.
  • the multiplication unit 4 multiplies the image signal output from the frame rate conversion unit 2 by a signal gain value “192/256”.
  • the multiplier 4 outputs the image signal multiplied by the signal gain value to the adder 5.
  • the adder 5 adds the offset value “32” to the image signal multiplied by the signal gain value by the multiplier 4.
  • the adding unit 5 outputs the image signal added with the offset value to the double speed processing unit 9 and the adding unit 8.
  • the difference detection unit 3 detects a difference between display data (grayscale voltage) written before one horizontal scanning period in one frame and display data (grayscale voltage) written during the current horizontal scanning period.
  • the precharge signal generation unit 6 generates a precharge signal for applying a precharge voltage exceeding the target voltage in the first half of one horizontal period.
  • the precharge signal generation unit 6 outputs the generated precharge signal to the multiplication unit 7.
  • the multiplier 7 multiplies the precharge signal generated by the precharge signal generator 6 by the correction gain value “0”.
  • the multiplier 7 outputs a precharge signal multiplied by the correction gain value to the adder 8.
  • the adder 8 adds the precharge signal output from the multiplier 7 to the image signal output from the adder 5.
  • the adding unit 8 outputs the image signal obtained by adding the precharge signal to the double speed processing unit 9.
  • the adder 8 adds “0” as the precharge signal. Therefore, the adding unit 8 outputs the image signal output from the adding unit 5 to the double speed processing unit 9 as it is.
  • the double speed processing unit 9 outputs the image signal output from the adding unit 8 in the first half of one horizontal scanning period, and outputs the image signal output from the adding unit 5 in the second half of one horizontal scanning period.
  • the timing controller 14 receives a horizontal synchronization signal and a vertical synchronization signal from the outside, and outputs various timing pulses synchronized with the horizontal synchronization signal and the vertical synchronization signal to the source driver 11 and the gate driver 12.
  • the source driver 11 generates gradation voltages of selection candidates of a plurality of levels from the reference voltages Vref applied by the reference voltage application unit 13 in accordance with the timing at which the gate driver 12 applies the scanning signal voltage to the gate lines. To do. Then, the source driver 11 selects one gradation signal corresponding to the image signal from the generated gradation voltages of the plurality of selection candidates, and applies the selected gradation voltage to the pixel electrode of each pixel through the source line. Apply.
  • FIG. 5 is a diagram showing the relationship between the reference voltage Vref and the gradation value when displaying a video at the double speed frame rate in the first embodiment.
  • the gradation value is, for example, 8 bits (0 to 255).
  • the reference voltage Vref includes a negative voltage from V0 to V7 and a positive voltage from V5 to V12.
  • the gradation value 224 output from the double speed processing section 9 is associated with V1 for the negative voltage and V11 for the positive voltage, and the gradation value 32 output from the double speed processing section 9 includes + V6 is associated with both the side voltage and the minus side voltage.
  • the precharge voltage is not added to the image signal. Therefore, the negative side voltages V0 to V1, the negative side voltage V6 to V7, the positive side voltage V5 to V6, and the positive side voltage V11 to V12 indicated by hatching in FIG. 5 are not used. Therefore, among the gradation values 0 to 255, the gradation values 32 to 224 are used for gradation display, and the gradation values 0 to 32 and 224 to 255 are not used for gradation display.
  • the precharge signal is not output when the frame rate is switched to a low frame rate, it is possible to prevent image quality deterioration due to overcorrection.
  • the frame rate conversion unit 2 switches from the X-times frame rate to the Y-times frame rate higher than the X-times in a stepwise manner.
  • the multiplier unit 7 steps the correction gain value to be multiplied by the correction voltage application signal (precharge signal). Make it high.
  • the frame rate conversion unit 2 switches from the Y double frame rate to the X double frame rate step by step.
  • the multiplier unit 7 steps the correction gain value by which the correction voltage application signal (precharge signal) is multiplied. make low.
  • FIG. 6 is a diagram illustrating an example of the relationship between the frame rate and the correction gain value.
  • the frame rate is gradually switched from a high frame rate to a low frame rate.
  • the frame rate conversion unit switches the frame rate from 4 ⁇ speed to 2 ⁇ speed step by step.
  • the conversion is performed such as 4, 3.5, 3, 2.5, and double speed.
  • the frame rate is not limited to an integer.
  • the speed is doubled, and when two interpolated images are inserted, the speed is tripled.
  • a frame rate other than an integral multiple can be realized by alternately processing the case where an interpolated image is inserted between original images and the case where an interpolated image is not inserted, or by alternately inserting different numbers of interpolated images. By performing such processing, it is possible to realize a natural frame rate switching by the viewer.
  • the correction gain value As the frame rate decreases, the correction gain value also changes. When the frame rate is M times or more, the correction gain remains “1” and does not change. As the frame rate is gradually switched from M-times to N-times, the correction gain is “1”. Gradually switch from “0” to “0”. That is, the correction gain value changes, for example, 1, 0.75, 0.5, 0.25, 0. When the frame rate is N times or less, it remains “0” and does not change.
  • the correction gain value is also gradually switched from “0” to “1”.
  • N is 2 or more and 3 or less
  • M is 3 or more and 4 or less.
  • N is 2 or more and 3 or less
  • M is 3 or more and 4 or less.
  • it is not limited to this, and is set individually according to the characteristics of the panel and the driving technology. Is possible.
  • the gradation values 0 to 255 are used for the precharge process, and only the gradation values 32 to 224 are used for the gradation display.
  • Bit accuracy will deteriorate.
  • the control is performed to increase the frame rate in the case of an image with a low vertical sharpness, deterioration of bit accuracy is not particularly problematic.
  • the control is performed so that the frame rate is lowered. Therefore, in the modification of the first embodiment, when displaying an image at a low frame rate, all the gradation values 0 to 255 are used for gradation display.
  • n-bit is an integer of 1 or more
  • all the n-bit gradation values are gradations. Used for display.
  • the multiplication unit 4 multiplies an image signal having a gradation value of n bits (n is an integer of 1 or more), whose frame rate is switched by the frame rate conversion unit 2, by a predetermined signal gain value.
  • the multiplier 4 changes the signal gain value so that the image signal is displayed with all n-bit gradation values.
  • n-bit n is an integer of 1 or more
  • the gradation value used for the process of applying the correction voltage when the frame rate switched by the frame rate conversion unit 2 is X-times is the Y-speed that the frame rate switched by the frame rate conversion unit 2 is higher than the X-speed. In this case, it is smaller than the gradation value used for the process of applying the correction voltage.
  • the multiplication unit 4 multiplies the image signal by a predetermined signal gain value.
  • the signal gain value for example, has a range of “1” to “192/256”, and when the frame rate is switched to a frame rate of M times or higher, the signal gain value of “192/256” is multiplied to be N times or lower. When the frame rate is switched to a low frame rate, a signal gain value of “1” is multiplied.
  • the addition unit 5 adds a predetermined offset value to the image signal multiplied by the signal gain value by the multiplication unit 4.
  • the offset value has a range of “0” to “32”, and when the frame rate is switched to a frame rate of M times or higher, the offset value of “32” is added and switched to a frame rate of N times or less. In this case, an offset of “0” is added.
  • the frame rate conversion unit 2 switches the frame rate of the input image signal from the quadruple frame rate to the double frame rate step by step.
  • the multiplication unit 4 multiplies the image signal by a signal gain value “1”.
  • the multiplier 4 outputs the image signal multiplied by the signal gain value to the adder 5.
  • the adder 5 adds the offset value “0” to the image signal multiplied by the signal gain value by the multiplier 4.
  • the adding unit 5 outputs the image signal added with the offset value to the double speed processing unit 9 and the adding unit 8. As a result, the adder 5 outputs an image signal having all n-bit gradation values.
  • the precharge signal generator 6 generates a precharge signal for applying a precharge voltage exceeding the target voltage in the first half of one horizontal period.
  • the precharge signal generation unit 6 outputs the generated precharge signal to the multiplication unit 7.
  • the multiplier 7 multiplies the precharge signal generated by the precharge signal generator 6 by the correction gain value “0”.
  • the multiplier 7 outputs a precharge signal multiplied by the correction gain value to the adder 8.
  • the adder 8 adds the precharge signal output from the multiplier 7 to the image signal output from the adder 5.
  • the adding unit 8 outputs the image signal obtained by adding the precharge signal to the double speed processing unit 9.
  • the adder 8 adds “0” as the precharge signal. Therefore, the adding unit 8 outputs the image signal output from the adding unit 5 to the double speed processing unit 9 as it is.
  • the double speed processing unit 9 outputs the image signal output from the adding unit 8 in the first half of one horizontal scanning period, and outputs the image signal output from the adding unit 5 in the second half of one horizontal scanning period.
  • the timing controller 14 receives a horizontal synchronization signal and a vertical synchronization signal from the outside, and outputs various timing pulses synchronized with the horizontal synchronization signal and the vertical synchronization signal to the source driver 11 and the gate driver 12.
  • the reference voltage application unit 13 applies a plurality of levels of reference voltage Vref excluding the precharge voltage to the source driver 11. For example, the reference voltage application unit 13 applies the voltages V0 to V12 as the reference voltage Vref when the frame rate is switched to quadruple speed, whereas the reference voltage application unit 13 sets the precharge voltage when the frame rate is switched to double speed.
  • the voltages V1 to V11 excluding the corresponding voltages V0 to V1 and V11 to V12 are applied as the reference voltage Vref.
  • the gamma value of the entire liquid crystal system until the gradation signal of the input image signal is finally output from the liquid crystal panel 10 is 2.2.
  • Each voltage of the reference voltage Vref is set so that
  • the source driver 11 generates gradation voltages of selection candidates of a plurality of levels from the reference voltages Vref applied by the reference voltage application unit 13 in accordance with the timing at which the gate driver 12 applies the scanning signal voltage to the gate lines. To do. Then, the source driver 11 selects one gradation signal corresponding to the image signal from the generated gradation voltages of the plurality of selection candidates, and applies the selected gradation voltage to the pixel electrode of each pixel through the source line. Apply.
  • FIG. 7 is a diagram showing the relationship between the reference voltage Vref and the gradation value when displaying a video at a double frame rate in the modification of the first embodiment.
  • the gradation value is, for example, 8 bits (0 to 255).
  • the reference voltage application unit 13 applies a plurality of levels of reference voltage Vref excluding the precharge voltage to the source driver 11. As shown in FIG. 7, the reference voltage Vref includes a negative voltage from V1 to V6 and a positive voltage from V6 to V11. The gradation value 255 is associated with the negative side voltage V1, the positive side voltage is associated with V11, and the gradation value 0 is associated with both the negative side voltage and the positive side voltage V6.
  • the frame rate conversion unit 2 performs frame conversion according to various conditions such as a feature amount of an input video signal (for example, a motion amount of a video, a vertical sharpness of a video, etc.) and a panel temperature. Switch rates.
  • FIG. 8 is a diagram showing a configuration of another example of the liquid crystal display device according to Embodiment 1 of the present invention.
  • the difference from the liquid crystal display device according to Embodiment 1 shown in FIG. 1 is that a ⁇ correction unit 15 is provided instead of the reference voltage application unit 13.
  • the ⁇ correction unit 15 performs ⁇ correction on the image signal output from the frame rate conversion unit 2.
  • the gamma correction unit 15 performs correction so that the gamma correction value of the entire liquid crystal system is the same, for example, 2.2 regardless of the frame rate switched by the frame rate conversion unit 2.
  • FIG. 9 is a diagram showing a configuration of a liquid crystal display device according to Embodiment 2 of the present invention.
  • a liquid crystal display device 1 ′ includes a frame rate conversion unit 2, a difference detection unit 3, a multiplication unit 4, an addition unit 5, a precharge signal generation unit 6, a multiplication unit 7, an addition unit 8, a liquid crystal panel 10, and a source.
  • a driver 11, a gate driver 12, a reference voltage application unit 13, and a timing controller 14 are provided.
  • the liquid crystal display device according to the second embodiment is different from the liquid crystal display device according to the first embodiment shown in FIG. 1 in that the double speed processing unit 9 is not provided.
  • the addition unit 8 adds the precharge signal output from the multiplication unit 7 to the image signal output from the addition unit 5.
  • the adder 8 outputs an image signal obtained by adding the precharge signal to the source driver 11.
  • the addition unit 8 outputs the image signal output from the addition unit 5 without adding the precharge signal.
  • FIG. 10 is a diagram illustrating an example of a drive signal output to the source driver in the second embodiment.
  • the image data displayed on the liquid crystal panel is the same as in FIG.
  • FIG. 10 shows a drive signal at the edge portion of the boundary between the black image and the white image shown in FIG.
  • the color changes from black to white, three lines of white are displayed, and the color changes from white to black.
  • one horizontal scanning period (1H) is not divided into two parts, a first half period and a second half period.
  • a signal voltage higher than the target voltage is charged in one horizontal scanning period.
  • the same signal voltage as the target voltage is charged.
  • a signal voltage smaller than the target voltage is charged in one horizontal scanning period.
  • the same signal voltage as the target voltage is charged.
  • the operation of the liquid crystal display device in the second embodiment is the same as that of the liquid crystal display device in the first embodiment except that a signal voltage exceeding the target voltage is charged in one horizontal scanning period.
  • a frame rate switching unit that switches a frame rate of an input image signal and a frame rate switched by the frame rate switching unit are written before one horizontal scanning period in one frame.
  • a difference detection unit that detects a difference between display data and display data written in the current horizontal scanning period, and a correction voltage that exceeds a target voltage determined by the input image signal according to a difference between the display data detected by the difference detection unit Is generated by a correction voltage application signal generation unit that generates a correction voltage application signal for applying the signal within one horizontal scanning period, and the correction voltage application signal generation unit according to the frame rate switched by the frame rate switching unit.
  • a multiplier for multiplying the corrected voltage application signal by the correction gain value, and switching by the frame rate switching unit.
  • the correction gain value that the multiplication unit multiplies the correction voltage application signal is when the frame rate switched by the frame rate switching unit is higher than the X-times speed.
  • the multiplier is smaller than a correction gain value that is multiplied by the correction voltage application signal.
  • the frame rate switching unit switches the frame rate of the input image signal.
  • the difference detection unit detects a difference between display data written before one horizontal scanning period and display data written during the current horizontal scanning period within one frame of the frame rate switched by the frame rate switching unit.
  • the correction voltage application signal generation unit generates a correction voltage application signal for applying a correction voltage exceeding a target voltage determined by the input image signal within one horizontal scanning period.
  • the correction voltage application signal is generated according to the difference between the display data detected by the difference detection unit.
  • the multiplication unit multiplies the correction voltage application signal generated by the correction voltage application signal generation unit by the correction gain value according to the frame rate switched by the frame rate switching unit.
  • the correction gain value that the multiplication unit multiplies the correction voltage application signal is when the frame rate switched by the frame rate switching unit is higher than the X-times speed.
  • the multiplier is smaller than the correction gain value multiplied by the correction voltage application signal.
  • the correction gain value to be multiplied to the correction voltage application signal is the correction gain value to be multiplied to the correction voltage application signal when the frame rate is switched to the Y-times higher than the X-times speed. Therefore, the image quality can be adjusted according to the frame rate, and deterioration of the image quality due to insufficient charging or overcharging can be prevented.
  • the frame rate switching unit switches from the X-times frame rate to the Y-times frame rate stepwise, and the multiplier unit is configured to switch the X-times speed by the frame rate switching unit.
  • the frame rate is switched stepwise from the frame rate to the Y-times frame rate, it is preferable that the correction gain value multiplied by the correction voltage application signal is increased stepwise.
  • the frame rate switching unit switches from the X-times frame rate to the Y-times frame rate stepwise, and the frame rate switching unit steps from the X-times frame rate to the Y-times frame rate.
  • the multiplication unit multiplies the correction gain value by which the correction voltage application signal is multiplied in a stepwise manner.
  • the frame rate switching unit switches from the Y-times frame rate to the X-times frame rate stepwise, and the multiplier unit uses the frame rate switching unit to change the Y-times rate.
  • the correction gain value to be multiplied by the correction voltage application signal is decreased stepwise.
  • the frame rate switching unit switches from the M-times frame rate to the N-times frame rate stepwise, and the frame rate switching unit steps from the Y-times frame rate to the X-times frame rate step by step.
  • the multiplication unit lowers the correction gain value to be multiplied by the correction voltage application signal in a stepwise manner.
  • the correction voltage application signal corresponding to the frame rate can be output, and the image quality can be adjusted to be optimal for the frame rate.
  • n-bit an integer of 1 or more grayscale values.
  • the correction voltage is used when the gradation value is used for the process of applying the correction voltage, the other gradation value is used for gradation display, and the frame rate switched by the frame rate switching unit is the X-times speed. It is preferable that the gradation value used for the process to be applied is smaller than the gradation value used for the process of applying the correction voltage when the frame rate switched by the frame rate switching unit is the Y-times speed.
  • the correction gain value that the multiplication unit multiplies the correction voltage application signal is greater than 0, some of the gradation values among n-bit (n is an integer of 1 or more) gradation values are corrected. It is used for the process of applying a voltage, and other gradation values are used for gradation display. Further, the gradation value used in the process of applying the correction voltage when the frame rate switched by the frame rate switching unit is X-times speed is the correction value when the frame rate switched by the frame rate switching unit is Y-times speed. Is smaller than the gradation value used in the process of applying.
  • the gradation value used for the process of applying the correction voltage when the frame rate is switched to the X-times speed is the gradation value used for the process of applying the correction voltage when the frame rate is switched to the Y-times speed. Therefore, when displaying an image at a low frame rate, deterioration of bit accuracy can be suppressed.
  • the frame rate switching unit determines a frame rate based on a feature amount of the input image signal.
  • the frame rate can be switched in accordance with the input image signal, and the correction voltage application signal in accordance with the frame rate is output, so that the optimum adjustment can be performed on the input image.
  • a liquid crystal display method includes a frame rate switching step for switching a frame rate of an input image signal, and writing before one horizontal scanning period in one frame of the frame rate switched in the frame rate switching step.
  • a difference detection step for detecting a difference between display data to be written and display data written in the current horizontal scanning period, and a target voltage determined by the input image signal exceeds a difference between the display data detected in the difference detection step
  • a correction voltage application signal generation step for generating a correction voltage application signal for applying a correction voltage within one horizontal scanning period, and a correction voltage application signal generation step according to the frame rate switched in the frame rate switching step
  • Correction to correction voltage application signal generated in A correction gain value for multiplying the correction voltage application signal in the multiplication step when the frame rate switched in the frame rate switching step is X-times speed.
  • the correction gain value to be multiplied by the correction voltage application signal in the multiplication step is smaller.
  • the frame rate switching step switches the frame rate.
  • the difference detection step detects a difference between display data written before one horizontal scanning period and display data written during the current horizontal scanning period within one frame of the frame rate switched in the frame rate switching step.
  • the correction voltage application signal generation step generates a correction voltage application signal for applying a correction voltage exceeding a target voltage determined by the input image signal within one horizontal scanning period.
  • the correction voltage application signal is generated according to the difference between the display data detected in the difference detection step.
  • the multiplication step multiplies the correction voltage application signal generated in the correction voltage application signal generation step by the correction gain value according to the frame rate switched in the frame rate switching step.
  • the correction gain value to be multiplied to the correction voltage application signal in the multiplication step is when the frame rate switched in the frame rate switching step is higher than the X-times speed. Is smaller than the correction gain value multiplied by the correction voltage application signal in the multiplication step.
  • the correction gain value to be multiplied to the correction voltage application signal is the correction gain value to be multiplied to the correction voltage application signal when the frame rate is switched to the Y-times higher than the X-times speed. Therefore, the image quality can be adjusted according to the frame rate, and deterioration of the image quality due to insufficient charging or overcharging can be prevented.
  • the liquid crystal display device and the liquid crystal display method according to the present invention prevent deterioration in image quality regardless of the frame rate even when switching from a high frame rate to a low frame rate or from a low frame rate to a high frame rate. It is useful for a liquid crystal display device and a liquid crystal display method for adaptively controlling the frame rate and performing gradation display according to an image signal.

Abstract

　画質の劣化を防止することができる液晶表示装置及び液晶表示方法を提供する。液晶表示装置（１）は、入力画像信号のフレームレートを切り替えるフレームレート変換部（２）と、入力画像信号によって定まる目標電圧を超えるプリチャージ電圧を１水平走査期間内に印加するためのプリチャージ信号を生成するプリチャージ信号生成部（６）と、切り替えられたフレームレートに応じて、プリチャージ信号に補正ゲイン値を乗算する乗算部（７）とを備え、切り替えられたフレームレートがＸ倍速の場合に乗算部（７）がプリチャージ信号に乗算する補正ゲイン値は、切り替えられたフレームレートがＸ倍速より高いＹ倍速の場合に乗算部（７）がプリチャージ信号に乗算する補正ゲイン値に比べて小さい。

Description

液晶表示装置及び液晶表示方法
　本発明は、フレームレートを適応制御するとともに、画像信号に応じた階調表示を行う液晶表示装置及び液晶表示方法に関するものである。
　一般に、アクティブマトリクス駆動方式を用いた液晶表示装置の液晶パネルは、透明な画素電極及び薄膜トランジスタ（ＴＦＴ）を配置した半導体基板と、面全体に１つの透明な電極を形成した対向基板と、これら２枚の基板を対向させて間に液晶を封入した構造からなり、スイッチング機能を持つＴＦＴを制御することにより各画素電極に所定の電圧を印加し、各画素電極と対向基板電極との間の電位差により液晶の透過率を変化させて画像を表示する。
　半導体基板上には、各画素電極へ印加する階調電圧を送るデータ線と、ＴＦＴのスイッチング制御信号（走査信号）を送る走査線とが配線されている。各走査線にはパルス状の走査信号が走査線駆動回路より送られ、走査線に印加された走査信号がハイレベルのとき、データ線駆動回路よりその走査線につながるＴＦＴが全てオンとなり、そのときにデータ線に送られた階調電圧が、オンとなったＴＦＴを介して画素電極に印加される。そして、走査信号がローレベルとなり、ＴＦＴがオフ状態に変化すると、画素電極と対向基板電極との電位差は、次の階調電圧が画素電極に印加されるまでの間保持される。そして、各走査線に順次走査信号を送ることにより、全ての画素電極に所定の階調電圧が印加され、フレーム周期で階調電圧の書き替えを行うことにより画像を表示することができる。
　従来の液晶表示装置では、階調電圧が低電圧側から高電圧側に移行する場合に、目標とする電圧よりもさらに高い電圧を１水平走査期間の前半で与え、その後半に目標とする階調電圧を与えることにより、高速な書き込みを実現するプリチャージ方式が採用されている（例えば、特許文献１及び特許文献２参照）。
　近年、液晶表示装置では、画面のちらつきを抑えたり、動画の表示性能を向上させたりするために、高フレームレート化が進められている。例えば、高フレームレートで画像を表示する場合、１水平走査期間が短く画素の書き込み不足が発生するため、上記のプリチャージ方式が用いられる。
　しかしながら、例えば、上記のプリチャージ方式を用いて低フレームレートで画像を表示する場合、１水平走査期間が長く画素の書き込み不足が発生しないにもかかわらず、目標とする電圧よりもさらに高い電圧が１水平走査期間の前半で与えられるので、過補正となり、逆に、画質が劣化するおそれがある。
特開２００５－１４０８８３号公報 特開２００８－２０９８９０号公報
　本発明は、上記の問題を解決するためになされたもので、画質の劣化を防止することができる液晶表示装置及び液晶表示方法を提供することを目的とするものである。
　本発明の一局面に係る液晶表示装置は、入力画像信号のフレームレートを切り替えるフレームレート切替部と、前記フレームレート切替部で切り替えられたフレームレートの一フレーム内の１水平走査期間前に書き込まれる表示データと現水平走査期間に書き込まれる表示データとの差分を検出する差分検出部と、前記差分検出部が検出した表示データの差分に応じて、前記入力画像信号によって定まる目標電圧を超える補正電圧を１水平走査期間内に印加するための補正電圧印加信号を生成する補正電圧印加信号生成部と、前記フレームレート切替部によって切り替えられた前記フレームレートに応じて、補正電圧印加信号生成部が生成した補正電圧印加信号に補正ゲイン値を乗算する乗算部とを備え、前記フレームレート切替部で切り替えられたフレームレートがＸ倍速の場合に前記乗算部が前記補正電圧印加信号に乗算する補正ゲイン値は、前記フレームレート切替部で切り替えられたフレームレートが前記Ｘ倍速より高いＹ倍速の場合に前記乗算部が前記補正電圧印加信号に乗算する補正ゲイン値に比べて小さい。
　この構成によれば、フレームレート切替部は入力画像信号のフレームレートを切り替える。差分検出部は、フレームレート切替部で切り替えられたフレームレートの一フレーム内の１水平走査期間前に書き込まれる表示データと現水平走査期間に書き込まれる表示データとの差分を検出する。補正電圧印加信号生成部は、入力画像信号によって定まる目標電圧を超える補正電圧を１水平走査期間内に印加するための補正電圧印加信号を生成する。補正電圧印加信号は、差分検出部が検出した表示データの差分に応じて生成される。乗算部は、フレームレート切替部によって切り替えられたフレームレートに応じて、補正電圧印加信号生成部が生成した補正電圧印加信号に補正ゲイン値を乗算する。フレームレート切替部で切り替えられたフレームレートがＸ倍速の場合に乗算部が補正電圧印加信号に乗算する補正ゲイン値は、フレームレート切替部で切り替えられたフレームレートがＸ倍速より高いＹ倍速の場合に乗算部が補正電圧印加信号に乗算する補正ゲイン値に比べて小さい。
　本発明によれば、フレームレートがＸ倍速に切り替えられた場合に補正電圧印加信号に乗算する補正ゲイン値は、フレームレートがＸ倍速より高いＹ倍速に切り替えられた場合に補正電圧印加信号に乗算する補正ゲイン値に比べて小さいので、フレームレートに応じた画質の調整を行うことができ、充電不足又は過充電による画質の劣化を防止することができる。
　本発明の目的、特徴及び利点は、以下の詳細な説明と添付図面とによって、より明白となる。
本発明の実施の形態１に係る液晶表示装置の構成を示す図である。 液晶パネルに表示される画像データの一例を示す図である。 （Ａ）は、実施の形態１において、プリチャージが加算された場合のソースドライバに出力される駆動信号の一例を示す図であり、（Ｂ）は、実施の形態１において、プリチャージが加算されない場合のソースドライバに出力される駆動信号の一例を示す図である。 実施の形態１において、４倍速のフレームレートで映像を表示する場合における、基準電圧と、階調値との関係を示す図である。 実施の形態１において、２倍速のフレームレートで映像を表示する場合における、基準電圧と、階調値との関係を示す図である。 実施の形態１において、フレームレートと補正ゲイン値との関係の一例を示す図である。 実施の形態１の変形例において、２倍速のフレームレートで映像を表示する場合における、基準電圧と、階調値との関係を示す図である。 本発明の実施の形態１に係る液晶表示装置の別の例の構成を示す図である。 本発明の実施の形態２に係る液晶表示装置の構成を示す図である。 実施の形態２において、ソースドライバに出力される駆動信号の一例を示す図である。
　以下添付図面を参照しながら、本発明の実施の形態について説明する。尚、以下の実施の形態は、本発明を具体化した一例であって、本発明の技術的範囲を限定する性格のものではない。
　（実施の形態１）
　図１は、本発明の実施の形態１に係る液晶表示装置の構成を示す図である。
　図１において、液晶表示装置１は、フレームレート変換部２、差分検出部３、乗算部４、加算部５、プリチャージ信号生成部６、乗算部７、加算部８、倍速化処理部９、液晶パネル１０、ソースドライバ１１、ゲートドライバ１２、基準電圧印加部１３及びタイミングコントローラ１４を備える。
　フレームレート変換部２は、入力画像信号のフレームレートを所定の倍速のフレームレートに変換する。フレームレート変換部２は、画像の動画量や垂直先鋭度などの入力画像信号の特徴量、パネルの温度などの諸条件に応じて予め設定された制御に従いフレームレートを決定し、切り替える。フレームレート変換部２は、フレームメモリ（図示せず）及び補間画像処理回路（図示せず）などを備え、オリジナルの入力画像信号をフレームメモリに記憶し、補間画像処理回路がフレームレートに応じた補間画像を生成し、オリジナルの入力画像間に挿入して出力する。このようにして、フレームレート変換部２は、決定されたフレームレートに応じた画像を出力する。
　乗算部４は、フレームレート変換部２から出力された画像信号に所定の信号ゲイン値を乗算する。信号ゲイン値は、例えば、“１９２／２５６”である。加算部５は、乗算部４によって信号ゲイン値が乗算された画像信号に所定のオフセット値を加算する。オフセット値は、例えば、“３２”である。差分検出部３は、一フレーム内の１水平走査期間前に書き込まれる表示データ（階調電圧）と現水平走査期間に書き込まれる表示データ（階調電圧）との差分を検出する。
　なお、駆動方法によっては、入力画像信号を表示データとしてパネルの画素にそのまま書き込むのではなく、同じ映像信号線と連結し、かつ異なる走査信号線と連結している複数の画素に対して、同一の表示データを書き込む場合がある。例えば、映像信号線と平行な方向（副走査方向）に整列した４つの画素ごとに一つの画素グループを構成する。かかる画素グループに含まれる４つの画素に、当該グループの最初の画素に対して入力映像信号が規定する表示データを同時に書き込む処理を行う。このような駆動方法において、本実施の形態を適用した場合には、当該画素グループに含まれる最初の画素に対して入力映像信号が規定する表示データと、副走査方向に続く次の画素グループに含まれる最初の画素に対して入力映像信号が規定する表示デートとの差分を検出することになる。但し、かかる処理がなされる場合でも、現水平走査期間に書き込まれる表示データと、同じフレーム内で１水平走査期間前に書き込まれる表示データとの差分を検出ことと同義となる。
　差分検出部３は、２走査線分の表示データを格納するラインメモリと、格納された２走査線分の表示データの差分を検出する演算回路とを備える。プリチャージ信号生成部６は、入力画像信号によって定まる目標電圧を超えるプリチャージ電圧を１水平期間内に印加するためのプリチャージ信号を生成する。ここで、プリチャージ信号生成部６は、差分検出部３で検出された１水平走査期間前に書き込まれる表示データと現水平走査期間に書き込まれる表示データとの差分に応じて、プリチャージ信号を決定する。すなわち、プリチャージ信号生成部６は、差分検出部３で検出された表示データの差分が大きくなるにつれて、プリチャージ信号を大きくする。
　乗算部７は、フレームレート変換部２によって切り替えられたフレームレートに応じて、プリチャージ信号生成部６が生成した補正電圧印加信号（プリチャージ信号）に補正ゲイン値を乗算する。なお、フレームレート変換部２で切り替えられたフレームレートがＸ倍速の場合に乗算部７が補正電圧印加信号（プリチャージ信号）に乗算する補正ゲイン値は、フレームレート変換部２で切り替えられたフレームレートがＸ倍速より高いＹ倍速の場合に乗算部７が補正電圧印加信号（プリチャージ信号）に乗算する補正ゲイン値に比べて小さい。
　乗算部７は、フレームレート変換部２によって変換されたフレームレートが予め設定された所定の倍速であるＭ倍速以上の場合、プリチャージ信号生成部６によって生成されるプリチャージ信号に補正ゲイン値“１”を乗算する。また、乗算部７は、フレームレート変換部２によって変換されたフレームレートが予め設定された所定の倍速であるＮ倍速（ＮはＭより小さい）以下の場合、プリチャージ信号生成部６によって生成されるプリチャージ信号に補正ゲイン値“０”を乗算する。さらに、乗算部７は、フレームレート変換部２によって変換されたフレームレートがＮ以上Ｍ以下の倍速の場合、プリチャージ信号生成部６によって生成されるプリチャージ信号に補正ゲイン値０以上１以下の数値を乗算する。したがって、乗算部７は、フレームレート変換部２によって変換されたフレームレートがＮ倍速より高いフレームレートの場合、プリチャージ信号生成部６によって生成されるプリチャージ信号を出力し、フレームレート変換部２によって変換されたフレームレートがＮ倍速以下の場合、プリチャージ信号生成部６によって生成されるプリチャージ信号を出力しないこととなる。
　加算部８は、加算部５から出力された画像信号に乗算部７から出力されたプリチャージ信号を加算する。なお、乗算部７によってプリチャージ信号に補正ゲイン値“０”が乗算された場合、加算部８は、加算部５から出力された画像信号にプリチャージ信号を加算することなく出力する。
　倍速化処理部９は、加算部５及び加算部８から出力された画像信号をラインメモリ等を用いてライン毎に倍速化するとともに、２倍速の画像信号と、２倍速のプリチャージ信号が加算された画像信号とからなる駆動信号を生成してソースドライバ１１へ出力する。倍速化処理部９は、１水平走査期間の前半部分において加算部８から出力された画像信号を出力し、１水平走査期間の後半部分において加算部５から出力された画像信号を出力する。これにより、１水平走査期間の前半部分で目標電圧を超えたプリチャージ電圧が印加され、１水平走査期間の後半部分で目標電圧が印加されることになる。
　液晶パネル１０は、ＴＦＴ型の表示パネルである。液晶パネル１０は、内面に共通電極が形成された対向基板と、内面に画素電極、ゲートライン（走査信号線）、ソースライン（データ信号線）及びスイッチング素子が形成されたＴＦＴ基板とが、液晶層を挟んで対向するように配置されている。ゲートラインとソースラインとは、ＴＦＴ基板上でマトリックス状に配設されている。ソースラインは、列方向（縦方向）に互いに平行となるように各列に１本ずつ形成されており、ゲートラインは、行方向（横方向）に互いに平行となるように各行に１本ずつ形成されている。画素電極及びスイッチング素子は、ソースラインとゲートラインとの各交点に対応してそれぞれ形成されており、ＴＦＴのソース電極がソースラインに、ゲート電極がゲートラインに、ドレイン電極が画素電極にそれぞれ接続されている。そして、各ゲートラインはゲートドライバ１２に接続されており、各ソースラインは、ソースドライバ１１に接続されている。
　タイミングコントローラ１４は、外部から水平同期信号及び垂直同期信号が入力されて、水平同期信号及び垂直同期信号に同期した各種タイミングパルスを発生し、ソースドライバ１１及びゲートドライバ１２の駆動を制御する。その結果、ゲートドライバ１２は、ゲートラインに走査信号電圧を印加して各画素のスイッチング素子を順次オンさせる。 
　基準電圧印加部１３は、複数レベルの基準電圧Ｖｒｅｆをソースドライバ１１に印加する。
　ソースドライバ１１は、画像信号及び基準電圧Ｖｒｅｆに基づいて生成される階調電圧をソースラインに印加する。ソースドライバ１１は、ゲートドライバ１２がゲートラインに走査信号電圧を印加するタイミングに合わせて、基準電圧印加部１３によって印加される複数レベルの基準電圧Ｖｒｅｆから複数レベルの選択候補の階調電圧を生成するとともに、生成した複数レベルの選択候補の階調電圧の中から画像信号に対応した１つの階調電圧を選択し、選択した階調電圧をソースラインを通じて各画素の画素電極に印加する。これにより、液晶パネル１０の液晶分子が変調され、光の透過率が変化する。その結果、画像信号に対応する画像が表示され、画像信号に応じた階調表示が実現される。
　本実施の形態１では、周期的に繰り返される垂直走査期間におけるアクティブ期間（有効走査期間）において、各行の水平走査期間を順次割り当て、各行を順次走査していく。そのため、ゲートドライバ１２は、スイッチング素子をオンするためのゲート信号を各行の水平走査期間に同期して当該行のゲートラインに対して順次出力する。また、ソースドライバ１１は、各ソースラインに対して信号電圧を出力する。この信号電圧は、倍速化処理部９を介してソースドライバ１１に入力された画像信号を、所望の階調に対応する電圧に変換した階調電圧である。
　なお、本実施の形態１において、フレームレート変換部２がフレームレート切替部の一例に相当し、差分検出部３が差分検出部の一例に相当し、プリチャージ電圧が補正電圧の一例に相当し、プリチャージ信号が補正電圧印加信号の一例に相当し、プリチャージ信号生成部６が補正電圧印加信号生成部の一例に相当し、乗算部７が乗算部の一例に相当し、ソースドライバ１１がソースドライバの一例に相当し、基準電圧印加部１３が基準電圧印加部の一例に相当する。
　次に、本実施の形態１におけるプリチャージ処理について説明する。図２は、液晶パネルに表示される画像データの一例を示す図であり、図３（Ａ）及び図３（Ｂ）は、実施の形態１において、ソースドライバに出力される駆動信号の一例を示す図である。
　図２に示す表示画面画像データは、背景画像２１として表示画面２０の全画面が黒色（最低輝度レベル）で表示されるとともに、最大輝度レベルの白色ライン（１画素が水平方向に３列並んだライン）２２が表示画面２０の中央に表示されている。
　プリチャージ処理では、垂直先鋭度の高い画像において、エッジ部分での書き込み不足による先鋭感の劣化を防止するため、２分割した１水平走査期間の前半期間に、映像（階調電圧）の変化量に応じた、目標電圧を超えた階調電圧を印加し急激にチャージする。
　図３（Ａ）は、図２に示す黒色画像と白色画像との境界のエッジ部分におけるプリチャージ信号が加算された場合の駆動信号を示し、図３（Ｂ）は、図２に示す黒色画像と白色画像との境界のエッジ部分におけるプリチャージ信号が加算されない場合の駆動信号を示している。図３（Ａ）及び図３（Ｂ）では、黒色から白色に変化し、３ラインの白色を表示し、白色から黒色に変化する。図３（Ａ）では、４倍速で駆動する場合に、プリチャージ信号が加算された例を示している。図３（Ａ）に示すように、１水平走査期間（１Ｈ）は、前半期間と後半期間との２つに分割される。黒色から白色に変化する際、１水平走査期間の１／２の前半期間において、目標電圧よりも大きい信号電圧が印加される。そして、当該１水平走査期間の１／２の後半期間以降において、目標電圧と同じ信号電圧が印加される。その後、白色から黒色に変化する際、１水平走査期間の１／２の前半期間において、目標電圧よりも小さい信号電圧が印加される。そして、当該１水平走査期間の１／２の後半期間以降において、目標電圧と同じ信号電圧が印加される。一方、図３（Ｂ）では、２倍速で駆動する場合に、プリチャージ信号が加算されない例を示している。図３（Ｂ）に示すように、黒色から白色に変化する際、白色から黒色に変換する際のいずれの場合でも、１水平走査期間（１Ｈ）に目標電圧と同じ信号電圧が印加される。なお、図の記載上、図３（Ａ）と図３（Ｂ）とにおいて１水平走査期間（１Ｈ）を等しく記載しているが、図３（Ａ）の４倍速の場合の１水平走査期間（１Ｈ）は、図３（Ｂ）の１水平走査期間（１Ｈ）の半分の期間である。
　かかる処理により、予め設定された所定の倍速（Ｎ倍速）より高いフレームレート、例えば４倍速のフレームレートで映像を表示する場合、プリチャージ処理が行われることにより、エッジ部分での書き込み不足が解消され、画質を向上させることができる。一方、Ｎ倍速以下のフレームレート、例えば２倍速のフレームレートで映像を表示する場合、プリチャージ処理が行わないことにより、過補正となり、逆に、画質が劣化することを防止する。
　ここで、予め設定された所定の倍速（Ｎ倍速）より高いフレームレート、例えば４倍速のフレームレートで映像を表示する場合の動作について説明する。
　図４は、実施の形態１において、４倍速のフレームレートで映像を表示する場合における、基準電圧Ｖｒｅｆと、階調値との関係を示す図である。なお、図４において、階調値は、例えば８ビット（０～２５５）である。
　液晶は直流電圧が印加されると特性が劣化してしまうという性質を持っているため、上述した駆動において、一般に、液晶に印加する電圧の極性を交互に反転するような駆動（これを「液晶の交流駆動」と呼ぶ）が採用されている。液晶の交流駆動の１つの方式としては、液晶に印加される電圧の極性を、フレーム毎に反転させる反転方式（フレーム反転方式）が広く採用されている。
　したがって、図４に示すように、基準電圧Ｖｒｅｆは、Ｖ０～Ｖ７までの－側電圧と、Ｖ５～Ｖ１２までの＋側電圧とを含む。階調値２５５には－側電圧はＶ０が、＋側電圧はＶ１２が対応付けられ、階調値２２４には－側電圧はＶ１が、＋側電圧のＶ１１が対応付けられ、階調値３２には－側電圧および＋側電圧ともＶ６が対応付けられ、階調値０には－側電圧のＶ７が、＋側電圧のＶ５が対応付けられている。なお、電圧Ｖ０～Ｖ１２は、それぞれ例えば０Ｖ～１２Ｖである。
　図４中の破線で示す、－側電圧のＶ０～Ｖ１、－側電圧のＶ６～Ｖ７、＋側電圧のＶ５～Ｖ６及び＋側電圧のＶ１１～Ｖ１２は、プリチャージ電圧を表している。そのため、階調値０～２５５のうち、階調値３２～２２４が階調表示に用いられ、階調値０～３２，２２４～２５５がプリチャージ処理に用いられる。
　なお、入力画像信号の階調値０～２５５は本実施例で階調表示に用いられる階調値３２～２２４に割り当てられる。この入力画像信号の階調信号が最終的に液晶パネル１０の輝度として出力されるまでの液晶システム全体のガンマ値が２．２になるように基準電圧Ｖｒｅｆの各電圧が設定されている。
　まず、フレームレート変換部２は、入力画像信号のフレームレートを４倍速のフレームレートに変換する。フレームレート変換部２は、４倍速のフレームレートに変換された画像信号を乗算部４及び差分検出部３へ出力する。
　次に、乗算部４は、フレームレート変換された画像信号に信号ゲイン値“１９２／２５６”を乗算する。乗算部４は、信号ゲイン値を乗算した画像信号を加算部５へ出力する。次に、加算部５は、乗算部４によって信号ゲイン値が乗算された画像信号にオフセット値“３２”を加算する。加算部５は、オフセット値を加算した画像信号を倍速化処理部９及び加算部８へ出力する。
　一方、差分検出部３は、一フレーム内の１水平走査期間前に書き込まれる表示データ（階調電圧）と現水平走査期間に書き込まれる表示データ（階調電圧）との差分を検出する。プリチャージ信号生成部６は、１水平期間の前半期間に目標電圧を超えるプリチャージ電圧を印加するためのプリチャージ信号を生成する。プリチャージ信号生成部６は、生成したプリチャージ信号を乗算部７へ出力する。乗算部７は、プリチャージ信号生成部６によって生成されるプリチャージ信号に補正ゲイン値“１”を乗算する。乗算部７は、補正ゲイン値を乗算したプリチャージ信号を加算部８へ出力する。
　次に、加算部８は、加算部５から出力された画像信号に乗算部７から出力されたプリチャージ信号を加算する。加算部８は、プリチャージ信号を加算した画像信号を倍速化処理部９へ出力する。倍速化処理部９は、１水平走査期間の前半部分において加算部８から出力された画像信号を出力し、１水平走査期間の後半部分において加算部５から出力された画像信号を出力する。
　タイミングコントローラ１４は、外部から水平同期信号及び垂直同期信号が入力されて、水平同期信号及び垂直同期信号に同期した各種タイミングパルスをソースドライバ１１及びゲートドライバ１２へ出力する。
　ソースドライバ１１は、ゲートドライバ１２がゲートラインに走査信号電圧を印加するタイミングに合わせて、基準電圧印加部１３によって印加される複数レベルの基準電圧Ｖｒｅｆから複数レベルの選択候補の階調電圧を生成する。そして、ソースドライバ１１は、生成した複数レベルの選択候補の階調電圧の中から画像信号に対応した１つの階調信号を選択し、選択した階調電圧をソースラインを通じて各画素の画素電極に印加する。
　続いて、予め設定された所定の倍速（Ｎ倍速）以下のフレームレート、例えば２倍速のフレームレートで映像を表示する場合の動作について説明する。
　まず、フレームレート変換部２は、入力画像信号のフレームレートを２倍速のフレームレートに変換する。
　次に、乗算部４は、フレームレート変換部２から出力された画像信号に信号ゲイン値“１９２／２５６”を乗算する。乗算部４は、信号ゲイン値を乗算した画像信号を加算部５へ出力する。次に、加算部５は、乗算部４によって信号ゲイン値が乗算された画像信号にオフセット値“３２”を加算する。加算部５は、オフセット値を加算した画像信号を倍速化処理部９及び加算部８へ出力する。
　一方、差分検出部３は、一フレーム内の１水平走査期間前に書き込まれる表示データ（階調電圧）と現水平走査期間に書き込まれる表示データ（階調電圧）との差分を検出する。プリチャージ信号生成部６は、１水平期間の前半期間に目標電圧を超えるプリチャージ電圧を印加するためのプリチャージ信号を生成する。プリチャージ信号生成部６は、生成したプリチャージ信号を乗算部７へ出力する。乗算部７は、プリチャージ信号生成部６によって生成されるプリチャージ信号に補正ゲイン値“０”を乗算する。乗算部７は、補正ゲイン値を乗算したプリチャージ信号を加算部８へ出力する。
　次に、加算部８は、加算部５から出力された画像信号に乗算部７から出力されたプリチャージ信号を加算する。加算部８は、プリチャージ信号を加算した画像信号を倍速化処理部９へ出力する。なお、乗算部７において乗算される補正ゲイン値が“０”である場合、加算部８は、プリチャージ信号として“０”を加算する。そのため、加算部８は、加算部５から出力された画像信号をそのまま倍速化処理部９へ出力することになる。倍速化処理部９は、１水平走査期間の前半部分において加算部８から出力された画像信号を出力し、１水平走査期間の後半部分において加算部５から出力された画像信号を出力する。
　タイミングコントローラ１４は、外部から水平同期信号及び垂直同期信号が入力されて、水平同期信号及び垂直同期信号に同期した各種タイミングパルスをソースドライバ１１及びゲートドライバ１２へ出力する。
　ソースドライバ１１は、ゲートドライバ１２がゲートラインに走査信号電圧を印加するタイミングに合わせて、基準電圧印加部１３によって印加される複数レベルの基準電圧Ｖｒｅｆから複数レベルの選択候補の階調電圧を生成する。そして、ソースドライバ１１は、生成した複数レベルの選択候補の階調電圧の中から画像信号に対応した１つの階調信号を選択し、選択した階調電圧をソースラインを通じて各画素の画素電極に印加する。
　図５は、実施の形態１において、２倍速のフレームレートで映像を表示する場合における、基準電圧Ｖｒｅｆと、階調値との関係を示す図である。なお、図５において、階調値は、例えば８ビット（０～２５５）である。
　図５に示すように、基準電圧Ｖｒｅｆは、Ｖ０～Ｖ７までの－側電圧と、Ｖ５～Ｖ１２までの＋側電圧とを含む。倍速化処理部９から出力された階調値２２４には、－側電圧ではＶ１が、＋側電圧ではＶ１１が対応付けられ、倍速化処理部９から出力された階調値３２には、＋側電圧及び－側電圧ともにＶ６が対応付けられている。
　２倍速のフレームレートで映像を表示する場合、画像信号にプリチャージ電圧が加算されない。そのため、図５中のハッチングで示す、－側電圧のＶ０～Ｖ１、－側電圧のＶ６～Ｖ７、＋側電圧のＶ５～Ｖ６及び＋側電圧のＶ１１～Ｖ１２は、使用されない。そのため、階調値０～２５５のうち、階調値３２～２２４が階調表示に用いられ、階調値０～３２，２２４～２５５は階調表示に用いられない。
　このように、低フレームレートへ切り替えた場合には、プリチャージ信号が出力されないため、過補正による画質の劣化を防止することができる。
　次に、高（低）フレームレートから低（高）フレームレートに切り替える場合の動作過程について説明する。例として、高フレームレートから低フレームレートに切り替える場合について説明する。
　フレームレート変換部２は、Ｘ倍速のフレームレートから、Ｘ倍速より高いＹ倍速のフレームレートに段階的に切り替える。乗算部７は、フレームレート変換部２によってＸ倍速のフレームレートからＹ倍速のフレームレートに段階的に切り替えられた場合、補正電圧印加信号（プリチャージ信号）に乗算する補正ゲイン値を段階的に高くする。
　また、フレームレート変換部２は、Ｙ倍速のフレームレートからＸ倍速のフレームレートに段階的に切り替える。乗算部７は、フレームレート変換部２によってＹ倍速のフレームレートからＸ倍速のフレームレートに段階的に切り替えられた場合、補正電圧印加信号（プリチャージ信号）に乗算する補正ゲイン値を段階的に低くする。
　図６は、フレームレートと補正ゲイン値との関係の一例を示す図である。フレームレートは高フレームレートから低フレームレートへ徐々に切り替えられる。例えば、フレームレートを４倍速から２倍速に切り替える場合、フレームレート変換部によりフレームレートは４倍速から２倍速に段階的に切り替えられる。例えば、４、３．５、３、２．５、２倍速というように変換する。このようにフレームレートは整数に囚われない。例えば、オリジナル画像間に、補間画像が１つ挿入された場合は２倍速となり、補間画像が２つ挿入された場合は３倍速となる。また、オリジナル画像間に補間画像が挿入される場合と挿入されない場合を交互に処理したり、異なる数の補間画像を交互に挿入する処理を行うことにより、整数倍以外のフレームレートを実現できる。かかる処理を行うことにより、見る者により自然なフレームレートの切り替えを実現することが出来る。
　フレームレートが減少するに従い補正ゲイン値も変化し、フレームレートがＭ倍速以上の場合には、補正ゲインは“１”のまま変化しない。フレームレートがＭ倍速からＮ倍速に徐々に切り替えるに従い、補正ゲインも“１”
から“０”に徐々に切り替える。すなわち、補正ゲイン値は、例えば１、０．７５、０．５、０．２５、０というように変化する。フレームレートがＮ倍速以下の場合、“０”のまま変化しない。
　また、低フレームレートから高フレームレートに切り替える場合についても同様に、例えば、Ｎ倍速からＭ倍速のフレームレートに徐々に切り替えられるにつれて、補正ゲイン値も“０”から“１”へ段階的に切り替える。
　本実施の形態では、フレームレートと補正ゲインの関係について、Ｎ倍速以上Ｍ倍速以下の場合に、比例して補正ゲインが増加する制御を行う例を示したが、これに限定されるものではなく、例えばステップ状に増加する場合や、フレームレートの２乗に比例する場合など様々な制御が考えられる。また、本実施の形態では、Ｎが２以上３以下でＭが３以上４以下の数値となっているが、これに捉われるものではなく、パネルの特性や駆動技術などに応じて個別に設定が可能である。
　次に、本実施の形態１の変形例について説明する。本実施の形態１では、階調値０～２５５のうち、階調値０～３２，２２４～２５５がプリチャージ処理に用いられ、階調値３２～２２４のみが階調表示に用いられるので、ビット精度が劣化することになる。一般に動き量が大きい動画の場合、垂直先鋭度が低い画像の場合などに、フレームレートを高くするように制御するため、ビット精度の劣化は特に問題にならない。一方、静止画の場合や垂直先鋭度が高い画像の場合に、フレームレートが低くなる様に制御するため、ビット精度の劣化による画質の低下が問題となる。そこで、本実施の形態１の変形例では、低フレームレートで映像を表示する場合、全ての階調値０～２５５を階調表示に用いる。
　なお、実施の形態１の変形例における液晶表示装置の構成は、図１に示す実施の形態１の構成と同じであるので、図１を参照して実施の形態１の変形例を説明する。
　実施の形態１の変形例において、フレームレート変換部２によってＮ倍速より高いフレームレートに切り替えられた場合、ｎビット（ｎは１以上の整数）の階調値のうち、一部の階調値がプリチャージ処理に用いられ、他の階調値が階調表示に用いられ、フレームレート変換部２によってＮ倍速以下のフレームレートに切り替えられた場合、ｎビットの全ての階調値が階調表示に用いられる。
　乗算部４は、フレームレート変換部２によってフレームレートが切り替えられた、ｎビット（ｎは１以上の整数）の階調値を有する画像信号に対して所定の信号ゲイン値を乗算する。乗算部４は、Ｎ倍速のフレームレートに切り替える場合、ｎビットの全ての階調値で画像信号を表示するように信号ゲイン値を変化させる。
　乗算部７が補正電圧印加信号（プリチャージ信号）に乗算する補正ゲイン値が０より大きい場合、ｎビット（ｎは１以上の整数）の階調値のうち、一部の階調値が補正電圧を印加する処理に用いられ、他の階調値が階調表示に用いられる。フレームレート変換部２で切り替えられたフレームレートがＸ倍速の場合に補正電圧を印加する処理に用いられる階調値は、フレームレート変換部２で切り替えられたフレームレートがＸ倍速より高いＹ倍速の場合に補正電圧を印加する処理に用いられる階調値に比べて小さい。
　より具体的には、乗算部４は、画像信号に所定の信号ゲイン値を乗算する。信号ゲイン値は、例えば、“１”～“１９２／２５６”の範囲を有し、Ｍ倍速以上のフレームレートに切り替えられた場合、“１９２／２５６”の信号ゲイン値が乗算され、Ｎ倍速以下の低フレームレートに切り替えられた場合、“１”の信号ゲイン値が乗算される。
　加算部５は、乗算部４によって信号ゲイン値が乗算された画像信号に所定のオフセット値を加算する。オフセット値は、例えば、“０”～“３２”の範囲を有し、Ｍ倍速以上のフレームレートに切り替えられた場合、“３２”のオフセット値が加算され、Ｎ倍速以下のフレームレートに切り替えられた場合、“０”のオフセットが加算される。
　次に、例えば、４倍速のフレームレートから２倍速のフレームレートに切り替えて映像を表示する場合の動作について説明する。なお、４倍速のフレームレートで映像を表示する場合の動作は、上記の実施の形態１における動作と同じである。
　まず、フレームレート変換部２は、入力画像信号のフレームレートを４倍速のフレームレートから２倍速のフレームレートに段階的に切り替える。
　次に、乗算部４は画像信号に信号ゲイン値“１”を乗算する。乗算部４は、信号ゲイン値を乗算した画像信号を加算部５へ出力する。次に、加算部５は、乗算部４によって信号ゲイン値が乗算された画像信号にオフセット値“０”を加算する。加算部５は、オフセット値を加算した画像信号を倍速化処理部９及び加算部８へ出力する。これにより、加算部５からは、ｎビットの全ての階調値を有する画像信号が出力される。
　一方、プリチャージ信号生成部６は、１水平期間の前半期間に目標電圧を超えるプリチャージ電圧を印加するためのプリチャージ信号を生成する。プリチャージ信号生成部６は、生成したプリチャージ信号を乗算部７へ出力する。乗算部７は、プリチャージ信号生成部６によって生成されるプリチャージ信号に補正ゲイン値“０”を乗算する。乗算部７は、補正ゲイン値を乗算したプリチャージ信号を加算部８へ出力する。
　次に、加算部８は、加算部５から出力された画像信号に乗算部７から出力されたプリチャージ信号を加算する。加算部８は、プリチャージ信号を加算した画像信号を倍速化処理部９へ出力する。なお、乗算部７において乗算される補正ゲイン値が“０”である場合、加算部８は、プリチャージ信号として“０”を加算する。そのため、加算部８は、加算部５から出力された画像信号をそのまま倍速化処理部９へ出力することになる。倍速化処理部９は、１水平走査期間の前半部分において加算部８から出力された画像信号を出力し、１水平走査期間の後半部分において加算部５から出力された画像信号を出力する。
　タイミングコントローラ１４は、外部から水平同期信号及び垂直同期信号が入力されて、水平同期信号及び垂直同期信号に同期した各種タイミングパルスをソースドライバ１１及びゲートドライバ１２へ出力する。
　また、基準電圧印加部１３は、プリチャージ電圧を除いた複数レベルの基準電圧Ｖｒｅｆをソースドライバ１１に印加する。例えば、基準電圧印加部１３は、フレームレートが４倍速に切り替えられた場合、電圧Ｖ０～Ｖ１２を基準電圧Ｖｒｅｆとして印加するのに対し、フレームレートが２倍速に切り替えられた場合、プリチャージ電圧に相当する電圧Ｖ０～Ｖ１及びＶ１１～Ｖ１２を除いた電圧Ｖ１～Ｖ１１を基準電圧Ｖｒｅｆとして印加する。かかる処理を通して、フレームレート変換部２により切り替えられたフレームレートを問わず、この入力画像信号の階調信号が最終的に液晶パネル１０から出力されるまでの液晶システム全体のガンマ値が２．２になるように基準電圧Ｖｒｅｆの各電圧が設定される。
　ソースドライバ１１は、ゲートドライバ１２がゲートラインに走査信号電圧を印加するタイミングに合わせて、基準電圧印加部１３によって印加される複数レベルの基準電圧Ｖｒｅｆから複数レベルの選択候補の階調電圧を生成する。そして、ソースドライバ１１は、生成した複数レベルの選択候補の階調電圧の中から画像信号に対応した１つの階調信号を選択し、選択した階調電圧をソースラインを通じて各画素の画素電極に印加する。
　図７は、実施の形態１の変形例において、２倍速のフレームレートで映像を表示する場合における、基準電圧Ｖｒｅｆと、階調値との関係を示す図である。なお、図７において、階調値は、例えば８ビット（０～２５５）である。
　基準電圧印加部１３は、プリチャージ電圧を除いた複数レベルの基準電圧Ｖｒｅｆをソースドライバ１１に印加する。図７に示すように、基準電圧Ｖｒｅｆは、Ｖ１～Ｖ６までの－側電圧と、Ｖ６～Ｖ１１までの＋側電圧とを含む。階調値２５５には－側電圧はＶ１が、＋側電圧はＶ１１が対応付けられ、階調値０には－側および＋側電圧ともにＶ６が対応付けられている。
　実施の形態１の変形例では、２倍速のフレームレートで映像を表示する場合、８ビットの全ての階調値０～２５５が階調表示に用いられる。そのため、ビット精度の劣化を抑えることができる。
　なお、本実施の形態１において、フレームレート変換部２は、入力される映像信号の特徴量（例えば、映像の動き量、映像の垂直先鋭度など）やパネルの温度などの諸条件により、フレームレートを切り替える。
　実施の形態１およびその変形例では、基準電圧印加部１３によりγ値の調整を行ったが、それ以外の方法を示す。図８は、本発明の実施の形態１に係る液晶表示装置の別の例の構成を示す図である。図１に示す実施の形態１に係る液晶表示装置とは異なる点は、基準電圧印加部１３を備えない代わりに、γ補正部１５を備えている点である。γ補正部１５は、フレームレート変換部２から出力された画像信号に対してγ補正を施す。γ補正部１５は、フレームレート変換部２によって切り替えられたフレームレートを問わず、液晶システム全体のガンマ補正値を同じ、例えば２．２とするように補正を行う。
　本発明の実施の形態では、γ補正を行うにあたり、γ補正部１５または基準電圧印加部１３のいずれか一方を用いた例を説明したが、これに捉われるものではなく、両方を組み合わせてγ補正を行うこともできる。つまりγ補正部１５または基準電圧印加部１３のいずれか一方またはその両方を用いて、フレームレートを問わず入力画像信号から液晶パネルからの出力までのガンマ値を一定とする制御を行えば足りる。
　（実施の形態２）
　図９は、本発明の実施の形態２に係る液晶表示装置の構成を示す図である。
　図９において、液晶表示装置１’は、フレームレート変換部２、差分検出部３、乗算部４、加算部５、プリチャージ信号生成部６、乗算部７、加算部８、液晶パネル１０、ソースドライバ１１、ゲートドライバ１２、基準電圧印加部１３及びタイミングコントローラ１４を備える。実施の形態２に係る液晶表示装置が、図１に示す実施の形態１に係る液晶表示装置とは異なる点は、倍速化処理部９を備えていない点である。
　加算部８は、加算部５から出力された画像信号に乗算部７から出力されたプリチャージ信号を加算する。加算部８は、プリチャージ信号を加算した画像信号をソースドライバ１１へ出力する。なお、乗算部７によってプリチャージ信号に補正ゲイン値“０”が乗算された場合、加算部８は、加算部５から出力された画像信号にプリチャージ信号を加算することなく出力する。
　ここで、本実施の形態２におけるプリチャージ処理について説明する。図１０は、実施の形態２において、ソースドライバに出力される駆動信号の一例を示す図である。なお、液晶パネルに表示される画像データは、図２と同じである。
　図１０は、図２に示す黒色画像と白色画像との境界のエッジ部分における駆動信号を示している。図１０では、黒色から白色に変化し、３ラインの白色を表示し、白色から黒色に変化する。図１０に示すように、実施の形態２では、実施の形態１とは異なり、１水平走査期間（１Ｈ）は、前半期間と後半期間との２つに分割されない。黒色から白色に変化する際、１水平走査期間において、目標電圧よりも大きい信号電圧がチャージされる。そして、次の１水平走査期間以降において、目標電圧と同じ信号電圧がチャージされる。その後、白色から黒色に変化する際、１水平走査期間において、目標電圧よりも小さい信号電圧がチャージされる。そして、次の１水平走査期間以降において、目標電圧と同じ信号電圧がチャージされる。
　なお、実施の形態２における液晶表示装置の動作は、１水平走査期間に目標電圧を越える信号電圧がチャージされること以外は、実施の形態１における液晶表示装置の動作と同じである。
　なお、上述した具体的実施形態には以下の構成を有する発明が主に含まれている。
　本発明の一局面に係る液晶表示装置は、入力画像信号のフレームレートを切り替えるフレームレート切替部と、前記フレームレート切替部で切り替えられたフレームレートの一フレーム内の１水平走査期間前に書き込まれる表示データと現水平走査期間に書き込まれる表示データとの差分を検出する差分検出部と、前記差分検出部が検出した表示データの差分に応じて、前記入力画像信号によって定まる目標電圧を超える補正電圧を１水平走査期間内に印加するための補正電圧印加信号を生成する補正電圧印加信号生成部と、前記フレームレート切替部によって切り替えられた前記フレームレートに応じて、補正電圧印加信号生成部が生成した補正電圧印加信号に補正ゲイン値を乗算する乗算部とを備え、前記フレームレート切替部で切り替えられたフレームレートがＸ倍速の場合に前記乗算部が前記補正電圧印加信号に乗算する補正ゲイン値は、前記フレームレート切替部で切り替えられたフレームレートが前記Ｘ倍速より高いＹ倍速の場合に前記乗算部が前記補正電圧印加信号に乗算する補正ゲイン値に比べて小さい。
　この構成によれば、フレームレート切替部は入力画像信号のフレームレートを切り替える。差分検出部は、フレームレート切替部で切り替えられたフレームレートの一フレーム内の１水平走査期間前に書き込まれる表示データと現水平走査期間に書き込まれる表示データとの差分を検出する。補正電圧印加信号生成部は、入力画像信号によって定まる目標電圧を超える補正電圧を１水平走査期間内に印加するための補正電圧印加信号を生成する。補正電圧印加信号は、差分検出部が検出した表示データの差分に応じて生成される。乗算部は、フレームレート切替部によって切り替えられたフレームレートに応じて、補正電圧印加信号生成部が生成した補正電圧印加信号に補正ゲイン値を乗算する。フレームレート切替部で切り替えられたフレームレートがＸ倍速の場合に乗算部が補正電圧印加信号に乗算する補正ゲイン値は、フレームレート切替部で切り替えられたフレームレートがＸ倍速より高いＹ倍速の場合に乗算部が補正電圧印加信号に乗算する補正ゲイン値に比べて小さい。
　したがって、フレームレートがＸ倍速に切り替えられた場合に補正電圧印加信号に乗算する補正ゲイン値は、フレームレートがＸ倍速より高いＹ倍速に切り替えられた場合に補正電圧印加信号に乗算する補正ゲイン値に比べて小さいので、フレームレートに応じた画質の調整を行うことができ、充電不足又は過充電による画質の劣化を防止することができる。
　また、上記の液晶表示装置において、前記フレームレート切替部は、前記Ｘ倍速のフレームレートから前記Ｙ倍速のフレームレートに段階的に切り替え、前記乗算部は、前記フレームレート切替部によって前記Ｘ倍速のフレームレートから前記Ｙ倍速のフレームレートに段階的に切り替えられた場合、前記補正電圧印加信号に乗算する補正ゲイン値を段階的に高くすることが好ましい。
　この構成によれば、フレームレート切替部によって、Ｘ倍速のフレームレートからＹ倍速のフレームレートに段階的に切り替えられ、フレームレート切替部でＸ倍速のフレームレートからＹ倍速のフレームレートに段階的に切り替えられた場合、乗算部によって、補正電圧印加信号に乗算する補正ゲイン値が段階的に高くされる。
　したがって、補正電圧印加信号に乗算する補正ゲイン値を段階的に高くすることにより、フレームレートに応じた補正電圧印加信号を出力することができ、フレームレートに最適な画質に調整することができる。
　また、上記の液晶表示装置において、前記フレームレート切替部は、前記Ｙ倍速のフレームレートから前記Ｘ倍速のフレームレートに段階的に切り替え、前記乗算部は、前記フレームレート切替部によって前記Ｙ倍速のフレームレートから前記Ｘ倍速のフレームレートに段階的に切り替えられた場合、前記補正電圧印加信号に乗算する補正ゲイン値を段階的に低くすることが好ましい。
　この構成によれば、フレームレート切替部によって、Ｍ倍速のフレームレートからＮ倍速のフレームレートに段階的に切り替えられ、フレームレート切替部でＹ倍速のフレームレートからＸ倍速のフレームレートに段階的に切り替えられた場合、乗算部によって、補正電圧印加信号に乗算する補正ゲイン値が段階的に低くされる。
　したがって、補正電圧印加信号に乗算する補正ゲイン値を段階的に低くすることにより、フレームレートに応じた補正電圧印加信号を出力することができ、フレームレートに最適な画質に調整することができる。
　また、上記の液晶表示装置において、前記乗算部が前記補正電圧印加信号に乗算する補正ゲイン値が０より大きい場合、ｎビット（ｎは１以上の整数）の階調値のうち、一部の階調値が前記補正電圧を印加する処理に用いられ、他の階調値が階調表示に用いられ、前記フレームレート切替部で切り替えられたフレームレートが前記Ｘ倍速の場合に前記補正電圧を印加する処理に用いられる階調値は、前記フレームレート切替部で切り替えられたフレームレートが前記Ｙ倍速の場合に前記補正電圧を印加する処理に用いられる階調値に比べて小さいことが好ましい。
　この構成によれば、乗算部が補正電圧印加信号に乗算する補正ゲイン値が０より大きい場合、ｎビット（ｎは１以上の整数）の階調値のうち、一部の階調値が補正電圧を印加する処理に用いられ、他の階調値が階調表示に用いられる。また、フレームレート切替部で切り替えられたフレームレートがＸ倍速の場合に補正電圧を印加する処理に用いられる階調値は、フレームレート切替部で切り替えられたフレームレートがＹ倍速の場合に補正電圧を印加する処理に用いられる階調値に比べて小さい。
　したがって、フレームレートがＸ倍速に切り替えられた場合に補正電圧を印加する処理に用いられる階調値は、フレームレートがＹ倍速に切り替えられた場合に補正電圧を印加する処理に用いられる階調値に比べて小さいので、低フレームレートで画像を表示する場合にビット精度の劣化を抑えることができる。
　また、上記の液晶表示装置において、前記フレームレート切替部は、前記入力画像信号の特徴量によりフレームレートを決定することが好ましい。
　この構成によれば、入力画像信号に応じてフレームレートを切り替えられ、フレームレートに応じた補正電圧印加信号が出力されるため、入力画像に最適な調整を行うことができる。
　本発明の他の局面に係る液晶表示方法は、入力画像信号のフレームレートを切り替えるフレームレート切替ステップと、前記フレームレート切替ステップにおいて切り替えられたフレームレートの一フレーム内の１水平走査期間前に書き込まれる表示データと現水平走査期間に書き込まれる表示データとの差分を検出する差分検出ステップと、前記差分検出ステップにおいて検出された表示データの差分に応じて、前記入力画像信号によって定まる目標電圧を超える補正電圧を１水平走査期間内に印加するための補正電圧印加信号を生成する補正電圧印加信号生成ステップと、前記フレームレート切替ステップにおいて切り替えられた前記フレームレートに応じて、補正電圧印加信号生成ステップにおいて生成した補正電圧印加信号に補正ゲイン値を乗算する乗算ステップとを含み、前記フレームレート切替ステップにおいて切り替えられたフレームレートがＸ倍速の場合に前記乗算ステップにおいて前記補正電圧印加信号に乗算する補正ゲイン値は、前記フレームレート切替ステップで切り替えられたフレームレートが前記Ｘ倍速より高いＹ倍速の場合に前記乗算ステップにおいて前記補正電圧印加信号に乗算する補正ゲイン値に比べて小さい。
　この構成によれば、フレームレート切替ステップは、フレームレートを切り替える。差分検出ステップは、フレームレート切替ステップにおいて切り替えられたフレームレートの一フレーム内の１水平走査期間前に書き込まれる表示データと現水平走査期間に書き込まれる表示データとの差分を検出する。補正電圧印加信号生成ステップは、入力画像信号によって定まる目標電圧を超える補正電圧を１水平走査期間内に印加するための補正電圧印加信号を生成する。ここで、補正電圧印加信号は、差分検出ステップにおいて検出された表示データの差分に応じて生成される。乗算ステップは、フレームレート切替ステップにおいて切り替えられたフレームレートに応じて、補正電圧印加信号生成ステップにおいて生成した補正電圧印加信号に補正ゲイン値を乗算する。フレームレート切替ステップにおいて切り替えられたフレームレートがＸ倍速の場合に乗算ステップにおいて補正電圧印加信号に乗算する補正ゲイン値は、フレームレート切替ステップで切り替えられたフレームレートがＸ倍速より高いＹ倍速の場合に乗算ステップにおいて補正電圧印加信号に乗算する補正ゲイン値に比べて小さい。
　したがって、フレームレートがＸ倍速に切り替えられた場合に補正電圧印加信号に乗算する補正ゲイン値は、フレームレートがＸ倍速より高いＹ倍速に切り替えられた場合に補正電圧印加信号に乗算する補正ゲイン値に比べて小さいので、フレームレートに応じた画質の調整を行うことができ、充電不足又は過充電による画質の劣化を防止することができる。
　なお、発明を実施するための形態の項においてなされた具体的な実施態様または実施例は、あくまでも、本発明の技術内容を明らかにするものであって、そのような具体例にのみ限定して狭義に解釈されるべきものではなく、本発明の精神と特許請求事項との範囲内で、種々変更して実施することができるものである。
　本発明に係る液晶表示装置及び液晶表示方法は、高フレームレートから低フレームレート又は低フレームレートから高フレームレートへ切り替えた場合であっても、フレームレートを問わず、画質の劣化を防止することができ、フレームレートを適応制御するとともに、画像信号に応じた階調表示を行う液晶表示装置及び液晶表示方法に有用である。

Claims (6)

  1. 　入力画像信号のフレームレートを切り替えるフレームレート切替部と、
    　前記フレームレート切替部で切り替えられたフレームレートの一フレーム内の１水平走査期間前に書き込まれる表示データと現水平走査期間に書き込まれる表示データとの差分を検出する差分検出部と、
    　前記差分検出部が検出した表示データの差分に応じて、前記入力画像信号によって定まる目標電圧を超える補正電圧を１水平走査期間内に印加するための補正電圧印加信号を生成する補正電圧印加信号生成部と、
    　前記フレームレート切替部によって切り替えられた前記フレームレートに応じて、補正電圧印加信号生成部が生成した補正電圧印加信号に補正ゲイン値を乗算する乗算部とを備え、
    　前記フレームレート切替部で切り替えられたフレームレートがＸ倍速の場合に前記乗算部が前記補正電圧印加信号に乗算する補正ゲイン値は、前記フレームレート切替部で切り替えられたフレームレートが前記Ｘ倍速より高いＹ倍速の場合に前記乗算部が前記補正電圧印加信号に乗算する補正ゲイン値に比べて小さいことを特徴とする液晶表示装置。
  2. 　前記フレームレート切替部は、前記Ｘ倍速のフレームレートから前記Ｙ倍速のフレームレートに段階的に切り替え、
    　前記乗算部は、前記フレームレート切替部によって前記Ｘ倍速のフレームレートから前記Ｙ倍速のフレームレートに段階的に切り替えられた場合、前記補正電圧印加信号に乗算する補正ゲイン値を段階的に高くすることを特徴とする請求項１記載の液晶表示装置。
  3. 　前記フレームレート切替部は、前記Ｙ倍速のフレームレートから前記Ｘ倍速のフレームレートに段階的に切り替え、
    　前記乗算部は、前記フレームレート切替部によって前記Ｙ倍速のフレームレートから前記Ｘ倍速のフレームレートに段階的に切り替えられた場合、前記補正電圧印加信号に乗算する補正ゲイン値を段階的に低くすることを特徴とする請求項１または２記載の液晶表示装置。
  4. 　前記乗算部が前記補正電圧印加信号に乗算する補正ゲイン値が０より大きい場合、ｎビット（ｎは１以上の整数）の階調値のうち、一部の階調値が前記補正電圧を印加する処理に用いられ、他の階調値が階調表示に用いられ、
    　前記フレームレート切替部で切り替えられたフレームレートが前記Ｘ倍速の場合に前記補正電圧を印加する処理に用いられる階調値は、前記フレームレート切替部で切り替えられたフレームレートが前記Ｙ倍速の場合に前記補正電圧を印加する処理に用いられる階調値に比べて小さいことを特徴とする請求項１～３のいずれかに記載の液晶表示装置。
  5. 　前記フレームレート切替部は、前記入力画像信号の特徴量によりフレームレートを決定することを特徴とする請求項１～４のいずれかに記載の液晶表示装置。
  6. 　入力画像信号のフレームレートを切り替えるフレームレート切替ステップと、
    　前記フレームレート切替ステップにおいて切り替えられたフレームレートの一フレーム内の１水平走査期間前に書き込まれる表示データと現水平走査期間に書き込まれる表示データとの差分を検出する差分検出ステップと、
    　前記差分検出ステップにおいて検出された表示データの差分に応じて、前記入力画像信号によって定まる目標電圧を超える補正電圧を１水平走査期間内に印加するための補正電圧印加信号を生成する補正電圧印加信号生成ステップと、
    　前記フレームレート切替ステップにおいて切り替えられた前記フレームレートに応じて、補正電圧印加信号生成ステップにおいて生成した補正電圧印加信号に補正ゲイン値を乗算する乗算ステップとを含み、
    　前記フレームレート切替ステップにおいて切り替えられたフレームレートがＸ倍速の場合に前記乗算ステップにおいて前記補正電圧印加信号に乗算する補正ゲイン値は、前記フレームレート切替ステップで切り替えられたフレームレートが前記Ｘ倍速より高いＹ倍速の場合に前記乗算ステップにおいて前記補正電圧印加信号に乗算する補正ゲイン値に比べて小さいことを特徴とする液晶表示方法。
PCT/JP2011/006934 2010-12-16 2011-12-12 液晶表示装置及び液晶表示方法 WO2012081224A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010280496 2010-12-16
JP2010-280496 2010-12-16

Publications (1)

Publication Number Publication Date
WO2012081224A1 true WO2012081224A1 (ja) 2012-06-21

Family

ID=46244343

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2011/006934 WO2012081224A1 (ja) 2010-12-16 2011-12-12 液晶表示装置及び液晶表示方法

Country Status (1)

Country Link
WO (1) WO2012081224A1 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11126050A (ja) * 1997-10-23 1999-05-11 Canon Inc 液晶表示パネル駆動装置と駆動方法
JP2002108294A (ja) * 2000-09-28 2002-04-10 Advanced Display Inc 液晶表示装置
JP2003207762A (ja) * 2001-11-09 2003-07-25 Sharp Corp 液晶表示装置
JP2004233949A (ja) * 2002-12-03 2004-08-19 Sharp Corp 液晶表示装置
JP2004294991A (ja) * 2003-03-28 2004-10-21 Fujitsu Display Technologies Corp 駆動補償を行う液晶表示装置の制御回路
JP2005140883A (ja) * 2003-11-05 2005-06-02 Hitachi Ltd 表示装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11126050A (ja) * 1997-10-23 1999-05-11 Canon Inc 液晶表示パネル駆動装置と駆動方法
JP2002108294A (ja) * 2000-09-28 2002-04-10 Advanced Display Inc 液晶表示装置
JP2003207762A (ja) * 2001-11-09 2003-07-25 Sharp Corp 液晶表示装置
JP2004233949A (ja) * 2002-12-03 2004-08-19 Sharp Corp 液晶表示装置
JP2004294991A (ja) * 2003-03-28 2004-10-21 Fujitsu Display Technologies Corp 駆動補償を行う液晶表示装置の制御回路
JP2005140883A (ja) * 2003-11-05 2005-06-02 Hitachi Ltd 表示装置

Similar Documents

Publication Publication Date Title
JP5220268B2 (ja) 表示装置
JP5173342B2 (ja) 表示装置
KR100915234B1 (ko) 계조 전압의 선택 범위를 변경할 수 있는 액정 표시장치의 구동 장치 및 그 방법
JP4816031B2 (ja) 表示装置および表示装置の駆動方法
JP2007538268A (ja) 液晶表示装置及びその駆動方法、並びに液晶表示装置を備えた液晶テレビ及び液晶モニタ
KR20140108957A (ko) 액정 표시 장치 및 영상 신호 처리 방법
JP2006330171A (ja) 液晶表示装置
WO2017173869A1 (zh) 液晶显示面板驱动方法、时序控制器及液晶显示装置
JP2008256954A (ja) 表示装置
US20070195045A1 (en) Liquid crystal display device
KR20150047965A (ko) 액정 표시 장치 및 그 구동 방법
JP2011102876A (ja) 液晶表示装置
JP4245550B2 (ja) 動画質の向上した液晶ディスプレイ及びその駆動方法
JP2005140883A (ja) 表示装置
WO2006126373A1 (ja) 液晶表示装置及びその駆動方法
KR101051104B1 (ko) 액정표시패널용 신호 처리 장치 및 이를 포함하는액정표시장치
JP2009058784A (ja) 表示装置
JP2007156474A (ja) 液晶表示装置及びその画像信号補正方法
WO2011145379A1 (ja) 液晶表示装置及び液晶表示装置の駆動方法
WO2016171069A1 (ja) 表示制御装置、液晶表示装置、表示制御プログラム及び記録媒体
KR20130028596A (ko) 액정표시장치의 도트 인버전 제어방법
KR20120089081A (ko) 액정 표시 장치, 영상 신호 보정 장치 및 영상 신호 보정 방법
WO2014156402A1 (ja) 液晶表示装置およびその駆動方法
WO2013015209A1 (ja) 液晶表示装置
WO2012081224A1 (ja) 液晶表示装置及び液晶表示方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11849091

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 11849091

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP