WO2012074000A1

WO2012074000A1 - 表示装置の製造方法

Info

Publication number: WO2012074000A1
Application number: PCT/JP2011/077653
Authority: WO
Inventors: 杉原　利典
Original assignee: シャープ株式会社
Priority date: 2010-12-01
Filing date: 2011-11-30
Publication date: 2012-06-07

Abstract

　本発明は、大型の絶縁基板を用いたとしても、放電破壊の発生の抑制を図ることができる表示装置の製造方法を提供することを目的とする。　本発明における表示装置の製造方法は、短絡配線（７２）と、一方向に延びる第１配線（２４）と、第１配線に沿って延びる第２配線（４０）と、第１配線及び短絡配線を接続する第１接続部（７７）と、短絡配線および第１配線の少なくとも一方と第２配線とを接続する第２接続部とを含む配線層を形成する工程と、第１絶縁膜を形成する工程と、第１絶縁膜をパターニングして、ホール（６８）と、第１コンタクトホールと、第２コンタクトホールとを形成する工程と、第２導電膜を形成する工程と、接続配線を形成すると共に、ホール（６８）から露出する第２接続部を断線する工程とを有する。

Description

表示装置の製造方法

　本発明は、表示装置に関し、特に、表示装置の製造過程において生じる静電放電の抑制が図られた表示装置の製造方法を提供することである。

　液晶表示装置やプラズマ表示装置など表示装置は、絶縁基板上に金属膜を形成する工程、当該金属膜をパターニングする工程、および絶縁膜を形成する工程などの各種工程を行うことで各種配線および各種絶縁膜を形成することで製造されている。

　たとえば、スパッタリング装置などで絶縁基板上に金属膜を形成し、その後、フォークなどで絶縁基板をスパッタリング装置から引き出し、レジストパターンを金属膜上に形成する。その後、エッチング装置に絶縁基板を搬入する。エッチング装置内で金属膜をパターニングして配線を形成し、その後、フォーク等で絶縁基板をエッチング装置から引き出し、絶縁膜を形成するＣＶＤ装置に搬入する。そして、ＣＶＤ装置内で絶縁基板上に絶縁膜が形成される。

　このように、表示装置を製造する過程においては、絶縁基板を各種装置内に置いたり、装置内に置かれた絶縁基板を取り出したりすることが繰り返し行われる。

　このため、絶縁基板が静電気を帯びると、たとえば、装置内に置かれた絶縁基板を持ち上げる際に、絶縁基板と装置との間で静電放電が生じ、絶縁基板上に形成された絶縁膜や配線が損傷する場合がある。

　このような静電破壊を抑制するために、ショートリングを形成する方法などの各種の手法が従来から提案されている。

　たとえば、特開平８－２３４２２７号公報に記載された液晶表示装置によれば、走査線検査用パッドおよび走査線接続用パッドが形成された走査線と、補助容量接続用兼検査用パッドが形成された補助容量配線と、走査線検査用パッドと補助容量接続用兼検査用パッドとに設けられた突起部とを備える。さらに、当該液晶表示装置は、接続パッド部分を除いて走査線および補助容量配線を覆う絶縁膜と、この絶縁膜上に形成され、走査線および補助容量配線に対して絶縁膜を隔てて交差するように形成された信号線とを備える。

　この液晶表示装置の製造工程は、走査線および補助容量配線を形成する工程と、この走査線および補助容量配線を覆うゲート絶縁膜を形成する工程と、このゲート絶縁膜上に半導体層を形成する工程と、信号線をおよび信号線同士を接続するショートリングを形成する工程とを備える。

　このような液晶表示装置の製造過程において、放電が生じる際には、突起部の先端部分に電荷が集中し、この部分で電極に溜まった静電荷が放電される。突起部は、走査線、補助容量線の本体の部分および信号線と離れた位置に形成される。これにより、突起部で放電を積極的に放電を発生させることで、走査線や補助容量線の本体の部分と、絶縁膜を隔てて交差して形成される信号線との間で放電が生じることが抑制されている。

特開平８－２３４２２７号公報

　その一方で、近年、製造効率の向上などの観点からマザー基板としての絶縁基板は大型化している。このため、絶縁基板に蓄積される電荷も高くなり、放電電圧および放電電流も高くなっている。

　たとえば、上記の特開平８－２３４２２７号公報に記載された手法では、突起部の周囲が大きく損傷し、絶縁基板をも損傷するおそれがある。

　本発明は、上記のような課題に鑑みてなされたものであって、その目的は、大型の絶縁基板を用いたとしても、放電破壊の発生の抑制を図ることができる表示装置の製造方法を提供することである。

　本発明に係る表示装置の製造方法は、主表面を有する絶縁基板を準備する工程と、主表面上に第１導電膜を形成する工程と、第１導電膜をパターニングして、短絡配線と、一方向に延びる第１配線と、第１配線に沿って延びる第２配線と、第１配線および短絡配線を接続する第１接続部と、短絡配線および第１配線の少なくとも一方と第２配線とを接続する第２接続部とを含む配線層を形成する工程とを備える。さらに、表示装置の製造方法は、配線層を覆う第１絶縁膜を形成する工程と、第１絶縁膜をパターニングして、第２接続部を露出するホールと、第２配線の一部を露出する第１コンタクトホールと、短絡配線の一部を露出する第２コンタクトホールとを形成する工程とを備える。

　表示装置の製造方法は、ホール、第１コンタクトホールおよび第２コンタクトホールが形成された第１絶縁膜上に第２導電膜を形成する工程と、第２導電膜をパターニングして、第１コンタクトホールから露出する第２配線および第２コンタクトホールから露出する短絡配線を接続する接続配線を形成すると共に、ホールから露出する第２接続部を断線する工程とを備える。

　好ましくは、上記第２導電膜は、ウエットエッチングでパターニングされる。上記第２接続部はウエットエッチングされることで、第２接続部のうち、ホールから露出する露出部分と露出部分の周囲に位置する部分とが除去される。好ましくは、上記ホールから露出する露出部分の第２接続部は、前記配線層の配線幅のうち、最も最小とされる。

　好ましくは、配線層は、第１配線に接続された第１電極を含む。表示装置の製造方法は、第１電極の上方に位置する第１絶縁膜の上面に半導体膜を形成する工程をさらに備える。上記第２導電膜をパターニングすることで、接続配線と共に、半導体膜上に位置する第３電極および第４電極と、第３電極に接続された第３配線とを形成する。

　好ましくは、上記第１配線には、第１パッド部が形成され、接続配線には、第２パッド部が形成され、第３配線には、第３パッド部が形成される。

　表示装置の製造方法は、接続配線および第１絶縁膜を覆うように形成された第２絶縁膜を形成する工程と、第２絶縁膜および第１絶縁膜をパターニングして、第１パッド部に達する第４コンタクトホールと、第２パッド部に達する第５コンタクトホールと、第３パッド部に達する第６コンタクトホールとを形成する工程とを備える。

　表示装置の製造方法は、第４コンタクトホールと、第５コンタクトホールと、第６コンタクトホールとが形成された第２絶縁膜上に透明導電膜を形成する工程と、透明導電膜をパターニングして、第４コンタクトホールをとおり第１パッド部に接続された第１端子部と、第５コンタクトホールをとおり第２パッド部に形成された接続端子部と、第６コンタクトホールをとおり第３配線に接続された第３端子部とを形成する工程とを備える。

　好ましくは、上記第２絶縁膜をパターニングすることで、第４電極に達する第７コンタクトホールが形成され、透明導電膜をパターニングすることで、第７コンタクトホールをとおり、第４電極に接続された画素電極を形成する。

　好ましくは、上記第１配線には、第１パッド部が形成される。表示装置の製造方法は、第１絶縁膜をパターニングして、第１パッド部に達する第８コンタクトホールを形成する工程と、第２導電膜をパターニングして、第８コンタクトホールをとおり第１パッド部に接続された中間パッド部を形成する工程とを備える。表示装置の製造方法は、前接続配線、中間パッド部および第１絶縁膜を覆うように形成された第２絶縁膜を形成する工程と、第２絶縁膜をパターニングして、中間パッド部に達する第８コンタクトホールを形成する工程とを備える。表示装置の製造方法は、第８コンタクトホールが形成された第２絶縁膜に透明導電膜を形成する工程と、透明導電膜をパターニングして、第８コンタクトホールをとおり、中間パッド部に接続された第１端子部を形成する工程とを備える。

　好ましくは、上記主表面には複数のパネル形成領域が規定される。上記短絡配線は、各パネル形成領域の外周に沿って形成されたリング部と、リング部同士を接続するリング接続部とを含む。好ましくは、上記導電膜は、透明導電膜もしくは金属膜とされる。

　本発明に係る表示装置の製造方法によれば、大型の絶縁基板を用いたとしても静電破壊の発生を抑制することができる。

本実施の形態１に係る液晶表示装置を搭載したテレビジョン受信機１の分解斜視図である。液晶表示装置２を模式的に示す斜視図である。アクティブマトリクス基板２０に形成された回路を模式的に示す平面図である。スイッチング素子２３を示す液晶表示パネル１０の断面図である。液晶表示パネル１０の第１変形例を示す断面図である。液晶表示パネル１０の第２変形例を示す断面図である。図３に示すＶＩＩ－ＶＩＩ線における断面図である。液晶表示パネル１０の第１変形例を示す断面図である。液晶表示パネル１０の第２変形例を示す断面図である。液晶表示装置２の製造工程の第１工程を示す平面図である。図１０に示す製造工程後の第２工程を示すマザー絶縁基板７０の平面図である。図１１に示すパネル形成領域７１の一部を拡大視した平面図である。図１２におけるＸＩＩＩ－ＸＩＩＩ線における断面図である。図１２に示すＸＩＶ－ＸＩＶ線における断面図である。液晶表示パネル１０の第３工程を示す平面図である。図１５に示すＸＶＩ－ＸＶＩ線における断面図である。図１５に示すＸＶＩＩ－ＸＶＩＩ線における断面図である。液晶表示パネル１０の第４工程を示す平面図である。図１８に示すＸＩＸ－ＸＩＸ線における断面図である。液晶表示パネル１０の第５工程を示す断面図である。液晶表示パネル１０の第６工程を示す平面図である。図２１に示すＸＸＩＩ－ＸＸＩＩ線における断面図である。図２１に示すＸＸＩＩＩ－ＸＸＩＩＩ線における断面図である。液晶表示パネル１０の第７工程を示す断面図であり、スイッチング素子２３を示す断面図である。液晶表示パネル１０の第７工程を示す断面図であり、ゲートパッド６０およびＣｓパッド６３を示す断面図である。液晶表示パネル１０の製造工程の第８工程を示す平面図である。図２６に示すＸＸＶＩＩ－ＸＸＶＩＩ線における断面図である。図２６に示すＸＸＶＩＩＩ－ＸＸＶＩＩＩ線における断面図である。接続部７７の変形例を示す平面図である。接続部７７の変形例を示す平面図である。本実施の形態２に係る液晶表示パネルのアクティブマトリクス基板２０の断面図である。図３１に示す液晶表示パネルの製造工程を示す断面図である。図３２に示す製造工程後の製造工程を示す断面図である。本実施の形態３に係る液晶表示パネル１０の断面図である。図３４に示す断面と別の位置における断面図である。アクティブマトリクス基板２０を模式的に示す平面図である。アクティブマトリクス基板２０の周辺領域を示す平面図である。上記実施の形態１の図１８に示す製造工程に対応する工程を示す平面図である。図３６に示す製造工程後の製造工程を示す平面図である。

　図１から図３９を用いて、本発明に係る表示装置の製造方法と、当該製造方法によって製造される表示装置について説明する。なお、以下に説明する実施の形態においては、代表例として、液晶表示装置の製造方法および当該製造方法によって製造される表示装置について説明するが、液晶表示装置のみならず、プラズマ表示装置、有機ＥＬ表示装置、電子ペーパなどの他の表示装置にも適用することができる。

　（実施の形態１）
　図１は、本実施の形態１に係る液晶表示装置を搭載したテレビジョン受信機１の分解斜視図である。

　テレビジョン受信機１は、液晶表示装置２と、液晶表示装置２を収容する筐体３と、液晶表示装置２の駆動を制御する制御部４とを備える。

　筐体３は、液晶表示装置２の前面側に配置される前面パネル５と、液晶表示装置２の背面側に配置される背面ケース６と、背面ケース６を支持する台７とを含む。前面パネル５には、液晶表示装置２の画面を外部に露出させる窓部８が形成されており、前面パネル５は枠状に形成されている。

　図２は、液晶表示装置２を模式的に示す斜視図である。この図２に示すように、液晶表示装置２は、板状に形成された液晶表示パネル１０と、液晶表示パネル１０の一方の主表面に設けられた偏光板１１と、液晶表示パネル１０の他方の主表面に設けられた偏光板１２と、液晶表示パネル１０に向けて光を照射するバックライトユニット１３とを含む。

　偏光板１１が通過する光の振動方向と偏光板１２が通過する光の振動方向とが互いに直交するように、偏光板１１および偏光板１２が配置されている。バックライトユニット１３は、たとえば、複数のＬＥＤを有する光源などを備える。

　液晶表示パネル１０は、バックライトユニット１３側に配置されたアクティブマトリクス基板２０と、アクティブマトリクス基板２０上に配置された対向基板２１とを含む。

　図３は、アクティブマトリクス基板２０に形成された回路を模式的に示す平面図である。この図３に示すように、アクティブマトリクス基板２０は、絶縁基板２２と、この絶縁基板２２の主表面上にアレイ状に形成された複数のスイッチング素子２３と、スイッチング素子２３のゲート電極に接続されたゲート配線２４と、スイッチング素子２３のソース電極に接続されたソース配線２５と、スイッチング素子２３のドレイン電極に接続された画素電極２６とを備える。なお、本実施の形態１では、本願発明を液晶表示装置に適用した例について説明しているため、絶縁基板２２は、ガラス基板などの透明基板が採用されている。

　スイッチング素子２３は、ゲート電極３０と、ソース電極３１と、ドレイン電極３２とを備え、スイッチング素子２３としては、たとえば、薄膜トランジスタ（ＴＦＴ）が採用される。

　ゲート配線２４は、第１方向に長尺に形成され、第１方向と直交する第２方向に間隔をあけて複数形成されている。ゲート配線２４の一方の端部には、ゲート端子部２７が設けられている。

　ソース配線２５は、第２方向に長尺に形成されており、第１方向に間隔をあけて複数形成されている。ソース配線２５の一方の端部にはソース端子部２８が設けられている。

　ゲート端子部２７は、絶縁基板２２の一短辺部に沿って配列しており、ソース端子部２８は、絶縁基板２２の一長辺部に沿って配列している。

　アクティブマトリクス基板２０は、複数の容量配線４０と、各容量配線４０の端部を接続する容量信号配線４１と、容量信号配線４１の端部に設けられた容量配線用端子部４２とを備える。容量配線４０は、ゲート配線２４の間に設けられ、ゲート配線２４と同様に第１方向に長尺に形成されている。

　図４は、スイッチング素子２３を示す液晶表示パネル１０の断面図である。この図４に示すように、液晶表示パネル１０は、アクティブマトリクス基板２０と、アクティブマトリクス基板２０から間隔をあけて設けられた対向基板２１と、アクティブマトリクス基板２０および対向基板２１の間に設けられ、表示媒体層としての液晶層２９と、アクティブマトリクス基板２０の上面に設けられた配向膜（図示せず）と、対向基板２１の主表面のうち、アクティブマトリクス基板２０と対向する主表面に設けられた配向膜（図示せず）とを備える。

　対向基板２１は、ガラス基板などの絶縁基板３３と、絶縁基板３３の主表面に設けられたカラーフィルタ３４と、カラーフィルタ３４よりもアクティブマトリクス基板２０側に設けられた共有電極３５と、共有電極３５よりも、アクティブマトリクス基板２０側に配置された配向膜とを含む。

　アクティブマトリクス基板２０は、絶縁基板２２の主表面上に設けられたスイッチング素子２３と、このスイッチング素子２３を覆うように設けられた層間絶縁膜５０と、層間絶縁膜５０の上面上に形成された画素電極２６と、画素電極２６上に形成された配向膜とを備える。層間絶縁膜５０は、パッシベーション膜５１と、パッシベーション膜５１上に形成された平坦化膜５２とを含む。パッシベーション膜５１は、たとえば、シリコン窒化膜などの無機絶縁膜から形成されており、平坦化膜５２は、たとえば、アクリル樹脂などの有機絶縁膜などから形成されている。

　スイッチング素子２３は、絶縁基板２２の主表面上に形成されたゲート電極３０と、このゲート電極３０を覆うように絶縁基板２２の主表面上に形成されたゲート絶縁膜３６と、ゲート電極３０の上方に位置するゲート絶縁膜３６の上面に形成された半導体層３７とを含む。スイッチング素子２３は、半導体層３７上に形成されたソース電極３１と、ソース電極３１と間隔をあけて設けられたドレイン電極３２とを含む。

　ゲート電極３０は、下層金属膜４３と、この下層金属膜４３の上面上に形成された上層金属膜４４とを含む積層金属膜から形成されている。同様に、ソース電極３１およびドレイン電極３２も、ゲート電極３０と同じ下層金属膜４３および上層金属膜４４を含む積層金属膜から形成されている。

　上層金属膜４４と下層金属膜４３としては、たとえば、上層金属膜４４としてＣｕ（銅）を採用し、下層金属膜４３としてＴｉ（チタン）を採用することができる。上層金属膜４４として、Ｃｕ（銅）を採用し、下層金属膜４３として、ＭｏＴｉ合金を採用してもよい。

　なお、この図４に示す例においては、ゲート電極３０、ソース電極３１およびドレイン電極３２を、２層の金属膜を含む積層金属膜から形成した例を示すが、たとえば、図５に示すように、ゲート電極３０を３層の金属積層膜とし、ソース電極３１およびドレイン電極３２を３層金属膜としてもよい。

　この図５に示す例においては、ゲート電極３０は、下層金属膜４３と、中層金属膜４７と、上層金属膜４４とを含む３層金属積層膜とされ、ソース電極３１およびドレイン電極３２は、ゲート電極と同様の下層金属膜４３と、中層金属膜４７と上層金属膜４４を含む３層金属積層膜とされている。

　この場合、上層金属膜４４としてＭｏ（モリブデン）を採用し、中層金属膜４７として、Ａｌ（アルミニウム）を採用し、下層金属膜４３としてＭｏ（モリブデン）を採用する例が挙げられる。

　なお、図６は、ゲート電極３０、ソース電極３１およびドレイン電極３２を単層金属膜から形成した例を示し、この場合には、ゲート電極３０、ソース電極３１およびドレイン電極３２をアルミニウム合金膜から形成する。

　図７は、図３に示すＶＩＩ－ＶＩＩ線における断面図である。この図７および図３において、ゲート配線２４の端部には、配線本体部よりも幅広に形成されたゲートパッド６０が形成されている。層間絶縁膜５０およびゲート絶縁膜３６には、ゲートパッド６０の上面に達するコンタクトホール６２が形成されている。ゲート端子部２７は、ゲートパッド６０の上面に接続され、コンタクトホール６２の内周面をとおり、層間絶縁膜５０の上面に達する透明導電膜６１によって形成されている。

　容量配線４０の端部にも、配線本体よりも幅広に形成されたＣｓパッド６３が形成されている。ゲート絶縁膜３６には、Ｃｓパッド６３の上面に達するコンタクトホール６４が形成されており、容量信号配線４１は、このコンタクトホール６４をとおり、Ｃｓパッド６３に接続されている。

　図３に示す容量信号配線４１の端部には、配線本体よりも幅広に形成された信号用パッド６５が形成され、層間絶縁膜５０には信号用パッド６５の上面に達するコンタクトホール６７が形成されている。容量配線用端子部４２は、コンタクトホール６７の底部に位置する信号用パッド６５の上面に接続され、層間絶縁膜５０上に達する透明導電膜６６によって形成されている。

　ソース配線２５の端部には、一端部にはソースパッド８２が形成されおり、層間絶縁膜５０には、ソースパッド８２の上面に達するコンタクトホール７８が形成されている。ソース端子部２８は、透明導電膜８３によって形成されており、透明導電膜８３は、ソースパッド８２の上面に接続され、コンタクトホール７８をとおり層間絶縁膜５０の上面に達するように形成されている。

　図３および図７に示すように、ゲート配線２４には延出部８０が形成され、Ｃｓパッド６３にも、延出部８１が形成され、延出部８０と延出部８１との間は、断線している。

　そして、ゲート絶縁膜３６の上面のうち、延出部８０および延出部８１の間の上方に位置する部分には、ホール６８が形成されている。延出部８０および延出部８１の間には、層間絶縁膜５０が入り込んでおり、ゲート配線２４および容量配線４０とは電気的に分離されている。

　延出部８０と延出部８１とは、ホール６８の開口部から離れるように形成されてる。このため、ホール６８の周囲に位置するゲート絶縁膜３６は、延出部８０，８１の端部から突出し、庇状に形成されている。

　図７において、容量配線４０は、ゲート配線２４と同じ金属材料によって形成されている。図４、およびこの図７に示す例においては、容量配線４０およびＣｓパッド６３は、下層金属膜４３と、この下層金属膜４３の上面に形成された上層金属膜４４とによって形成されている。

　容量信号配線４１は、ソース電極３１およびドレイン電極３２と同じ金属材料によって形成されている。図４および図７に示すように、容量信号配線４１は、下層金属膜４３と、上層金属膜４４とから形成されている。

　なお、上層金属膜４４と下層金属膜４３としては、たとえば、上層金属膜４４としてＣｕ（銅）を採用し、下層金属膜４３としてＴｉ（チタン）を採用することができる。上層金属膜４４として、Ｃｕ（銅）を採用し、下層金属膜４３として、ＭｏＴｉ合金を採用してもよい。

　図５に示すように、ゲート電極３０を下層金属膜４３と、中層金属膜４７と、上層金属膜４４とによって形成し、ソース電極３１およびドレイン電極３２を下層金属膜４３と、中層金属膜４７と上層金属膜４４で形成する場合には、図８に示すように、容量信号配線４１も、下層金属膜４３と、下層金属膜４３上に形成された中層金属膜４７と、中層金属膜４７上に形成された上層金属膜４４とによって形成する。この場合、上層金属膜４４としてＭｏ（モリブデン）を採用し、中層金属膜４７として、Ａｌ（アルミニウム）を採用し、下層金属膜４３としてＭｏ（モリブデン）を採用する例が挙げられる。また、ＭｏとＡｌを組み合わせる場合には、ゲート電極は中層金属膜４７として、Ａｌ（アルミニウム）を下層膜，その上に上層金属膜４４としてＭｏ（モリブデン）を採用する２層構造であってもよい。

　図６に示すように、ゲート電極３０、ソース電極３１、およびドレイン電極３２を、たとえば、アルミニウム合金材料膜などの単層金属膜で形成する場合には、図９に示すように、容量信号配線４１も、ゲート電極３０などと同じアルミニウム合金材料膜などの単層金属膜で形成する。

　上記のように構成された液晶表示装置２の製造方法について説明する。
　液晶表示装置２は、図２に示す液晶表示パネル１０を製造した後、偏光板１１，１２と、バックライトユニット１３とを順次液晶表示パネル１０に組み付けることで組み立てられる。

　液晶表示パネル１０は、アクティブマトリクス基板２０と、対向基板２１と別々の製造工程で製造した後、対向基板２１およびアクティブマトリクス基板２０を貼り合わせることで形成される。

　対向基板２１とアクティブマトリクス基板２０とを貼り合わせる際には、対向基板２１とアクティブマトリクス基板２０との間に液晶層を封止する。

　対向基板２１は、主表面を有するマザー絶縁基板の主表面上に、カラーフィルタと、対向電極膜と、配向膜とを順次形成し、当該マザー絶縁基板をパネル形成領域ごとに切り離すことで対向基板２１を形成することができる。

　そこで、アクティブマトリクス基板２０の製造工程について説明する。
　図１０は、液晶表示装置２の製造工程の第１工程を示す平面図である。図１０に示すように、まず、主表面を有するマザー絶縁基板７０を準備する。マザー絶縁基板７０としては、たとえば、ガラス基板などが採用される。マザー絶縁基板７０の主表面には、複数のパネル形成領域７１が規定されており、各パネル形成領域７１にゲート配線、容量配線、スイッチング素子および容量信号配線などが形成される。その後、各パネル形成領域７１ごとに切り離すことでアクティブマトリクス基板２０を形成することができる。

　図１１は、図１０に示す製造工程後の第２工程を示すマザー絶縁基板７０の平面図であり、図１２は、図１１に示すパネル形成領域７１の一部を拡大視した平面図である。

　まず、マザー絶縁基板７０の主表面上に、スパッタリング等で下層金属膜４３および上層金属膜４４を順次形成する。

　その後、マザー絶縁基板７０に形成された下層金属膜４３および上層金属膜４４上にレジストパターンを形成する。そして、このレジストパターンをマスクとして、下層金属膜４３および上層金属膜４４をウエットエッチングして、図１１に示す配線層７５を形成する。

　たとえば、上層金属膜４４としてＣｕ（銅）を採用し、下層金属膜４３としてＴｉ（チタン）を採用したときには、エッチング薬液としては、硝酸、フッ酸＋過酸化水素水あるいはフッ化アンモニウム＋過酸化水素水のように過酸化水素やオゾンもしくは酸素などを混合薬液を用いることができる。このようなエッチング薬液を採用することで、銅膜とチタン膜とをエッチングすることができる。さらに，図５のようなＭｏとＡｌの組み合わせの場合は、燐酸、酢酸および硝酸の混合液などをエッチング液として採用することができる。

　上層金属膜４４として、Ｃｕ（銅）を採用し、下層金属膜４３として、ＭｏＴｉ合金を採用した場合には、リン酸、硝酸、酢酸からなる混酸溶液や、リン酸塩、カルボン酸塩か、および過酸化水素を含む混合溶液などをエッチング液として採用することができる。当該エッチング液を採用することで、銅膜と、ＭｏＴｉ合金膜とをエッチングすることができる。

　配線層７５は、短絡配線７２と、容量配線およびゲート配線などとを含む。短絡配線７２は、各パネル形成領域７１の外周縁部に沿って延びるショートリング７３と、ショートリング７３同士を接続するリング接続部７４とを含む。

　図１２に示すように、配線層７５は、ショートリング７３内に配置されたゲート配線２４と、ショートリング７３およびゲート配線２４を接続する接続部７６と、ショートリング７３内に配置された容量配線４０と、容量配線４０の端部とゲート配線２４とを接続する接続部７７とを含む。

　ゲート配線２４は、接続部７６によってショートリング７３に接続されており、さらに、容量配線４０も接続部７７およびゲート配線２４を介してショートリング７３に接続されている。

　このため、静電気などによって、ゲート配線２４が帯電したとしても接続部７６をとおり、ショートリング７３に電荷が速やかに移動し、ゲート配線２４の帯電量が高くなることを抑制することができる。

　同様に、静電気などによって、容量配線４０が帯電したとしても接続部７７およびゲート配線２４をとおって、ショートリング７３に電荷が速やかに移動し、容量配線４０の帯電量が高くなることを抑制することができる。

　図１３は、図１２におけるＸＩＩＩ－ＸＩＩＩ線における断面図である。この図１３に示および図１２に示すように、ゲート配線２４に接続されたゲート電極３０がマザー絶縁基板７０の主表面上に形成される。

　図１４は、図１２に示すＸＩＶ－ＸＩＶ線における断面図である。この図１４および図１２に示すように、ゲート配線２４、接続部７７および容量配線４０は、下層金属膜４３および上層金属膜４４から形成されている。

　図１５は、液晶表示パネル１０の第３工程を示す平面図である。図１６は、図１５に示すＸＶＩ－ＸＶＩ線における断面図である。図１７は、図１５に示すＸＶＩＩ－ＸＶＩＩ線における断面図である。

　この図１６および図１５に示すように、絶縁基板２２の主表面上に、シリコン酸化膜やシリコン窒化膜などのゲート絶縁膜３６を形成し、ゲート電極３０、ゲート配線２４および容量配線４０などがゲート絶縁膜３６によって覆われる。このゲート絶縁膜３６の上面上にアモルファスシリコン膜４５およびｎ＋アモルファスシリコン膜４６を堆積して、アモルファスシリコン膜４５およびｎ＋アモルファスシリコン膜４６をパターニングする。

　これにより、図１５および図１６に示すように、ゲート電極３０の上方に位置するゲート絶縁膜３６の上面に半導体層３７が形成される。なお、図１５においては、ゲート絶縁膜３６は図示されていない。この際、図１７に示すように、ゲート配線２４、接続部７７および容量配線４０上には、ゲート絶縁膜３６が形成され、アモルファスシリコン膜４５およびｎ＋アモルファスシリコン膜４６は除去される。

　図１８は、液晶表示パネル１０の第４工程を示す平面図であり、図１９は、図１８に示すＸＩＸ－ＸＩＸ線における断面図である。

　この図１８および図１９に示すように、ゲート絶縁膜３６をパターニングして、ゲート絶縁膜３６のうち、Ｃｓパッド６３上に位置する部分にコンタクトホール６４を形成する。さらに、ゲート絶縁膜３６のうち、接続部７７の上面上に位置する部分に、ホール６８を形成する。さらに、ゲート絶縁膜３６のうち、ショートリング７３上に位置する部分にコンタクトホール６９を形成する。なお、コンタクトホール６４およびコンタクトホール６９は一方向に配列している。また、図１８に示すように、ゲート絶縁膜３６のうち、ショートリング７３上に位置する部分に、コンタクトホール７９を形成する。

　図２０は、液晶表示パネル１０の第５工程を示す断面図である。この図２０に示すように、ホール６８と、コンタクトホール６４、コンタクトホール６９およびコンタクトホール７９が形成されたゲート絶縁膜３６の上面上に、下層金属膜４３および上層金属膜４４を順次積層する。

　図２１は、液晶表示パネル１０の第６工程を示す平面図であり、図２２は、図２１に示すＸＸＩＩ－ＸＸＩＩ線における断面図である。図２１において、ゲート絶縁膜３６上に堆積された下層金属膜４３および上層金属膜４４をパターニングして、容量信号配線４１と、複数のソース配線２５とを形成する。

　容量信号配線４１は、各コンタクトホール６４をとおり各Ｃｓパッド６３に接続されると共に、コンタクトホール６９を介してショートリング７３に接続されている。

　その一方で、上記図２０において、ホール６８を通して、ゲート絶縁膜３６の下側に位置する接続部７７がゲート絶縁膜３６から露出している。さらに、接続部７７を構成する金属材料と、ゲート絶縁膜３６上に形成された金属材料とは同じ金属材料によって形成されているため、ゲート絶縁膜３６の上面上に形成された下層金属膜４３および上層金属膜４４をパターニングする際に、ホール６８が露出する接続部７７もパターニングされる。

　このため、図２１および図２２に示すように、接続部７７が切断（除去）され、延出部８０および延出部８１が形成される。なお、接続部７７は、ホール６８から露出する部分であって、延出部８０はゲート配線の一部である。

　ゲート絶縁膜３６上に形成された下層金属膜４３および上層金属膜４４はウエットエッチングによってパターニングされる。このパターニングの過程において、ゲート絶縁膜３６上に設けられた下層金属膜４３および上層金属膜４４のうち、ホール６８を覆う部分が除去される。

　この際、下層金属膜４３および上層金属膜４４は、いずれも、同じエッチング溶液によってエッチングされるため、図２０において、露出部分７７ａがエッチングされ始める。さらに、ウエットエッチングは、等方性を有するため、露出部分７７ａと隣接する隣接部分７７ｂもエッチングされ始める。

　この結果、図２１および図２２に示すように、接続部７７が切断され、ゲート配線２４から延び出るように形成された延出部８０と、Ｃｓパッド６３から延び出るように形成された延出部８１とが残留する。延出部８０および延出部８１の先端部は、ホール６８の開口部から離れている。このため、ゲート絶縁膜３６のうち、ホール６８の縁部に位置する部分は、延出部８０，８１から突出するように庇状に形成されている。

　ここで、図１８および図２１において、図１８に示す第４工程においては、各容量配線４０は、接続部７７およびゲート配線２４によってショートリング７３に接続されている。そして、次の工程の第５工程においては、各容量配線４０は、容量信号配線４１によってショートリング７３に接続されている。このため、容量配線４０がショートリング７３に電気的に接続された状態が維持され、容量配線４０が電気的にフローティングな状態とならない。

　図２３は、図２１に示すＸＸＩＩＩ－ＸＸＩＩＩ線における断面図である。この図２３に示すように、ゲート絶縁膜３６上に形成された下層金属膜４３および上層金属膜４４をパターニングすることで、半導体層３７上にソース電極３１とドレイン電極３２とが形成される。なお、ソース電極３１は、図２１に示すように、ソース配線２５と一体的に形成される。このようにして、スイッチング素子２３が形成される。

　図２４は、液晶表示パネル１０の第７工程を示す断面図であり、スイッチング素子２３を示す断面図であり、図２５は、液晶表示パネル１０の第７工程を示す断面図であり、ゲートパッド６０およびＣｓパッド６３を示す断面図である。

　この図２４および図２５に示すように、パッシベーション膜５１および平坦化膜５２を堆積し、層間絶縁膜５０を形成する。この際、延出部８０および延出部８１の間と、ホール６８とは、層間絶縁膜５０によって埋められる。

　図２６は、液晶表示パネル１０の製造工程の第８工程を示す平面図であり、図２７は、図２６に示すＸＸＶＩＩ－ＸＸＶＩＩ線における断面図であり、図２８は、図２６に示すＸＸＶＩＩＩ－ＸＸＶＩＩＩ線における断面図である。図２６に示すように、層間絶縁膜５０にパターニングを施す。

　具体的には、まず、平坦化膜５２をパターニングした後、このパターニングされた平坦化膜５２をマスクとして、パッシベーション膜５１をパターニングする。この際、パッシベーション膜５１とゲート絶縁膜３６とは、いずれもパターニングされる。

　このように、層間絶縁膜５０およびゲート絶縁膜３６をパターニングすることで、図２７に示すように、ドレイン電極３２に達するコンタクトホール５３と、図２８に示すように、ゲートパッド６０の上面に達するコンタクトホール６２と、図２６に示す信号用パッド６５に達するコンタクトホール６７とが形成される。

　その後、この層間絶縁膜５０の上面上にＩＴＯ（Indium　Tin　Oxide）膜やＩＺＯ（Indium　Zinc　Oxide）膜などの透明導電膜を形成する。そして、この透明導電膜をパターニングすることで、ドレイン電極３２に接続された画素電極２６と、ゲートパッド６０に接続された透明導電膜６１と、信号用パッド６５に接続された透明導電膜６６と、ソースパッド８２に接続された透明導電膜８３とが形成される。この各透明導電膜が形成されることで、画素電極２６、ゲート端子部２７、容量配線用端子部４２およびソース端子部２８が形成される。

　その後、図２６に示す切断ライン８４でマザー絶縁基板７０を切断し、各パネル形成領域７１ごとに切り離す。これにより、アクティブマトリクス基板２０が形成される。

　このように、容量配線４０が形成されてから、最終的にマザー絶縁基板７０が切断されるまでの間において、容量配線４０は、ショートリング７３に接続されている。このため、容量配線４０が製造過程において、電気的にフローティングな状態となることを抑制することができる。これにより、仮に、製造過程において、静電気により容量配線４０の電位が上昇したとしても、蓄積された電荷は速やかにショートリング７３を介して全配線に拡散し、配線間に電位差が生じない。

　さらに、ゲート配線２４もショートリング７３に接続されているため、ゲート配線２４に電荷が蓄積したとしても、速やかに電荷がショートリング７３を介して全配線に拡散し、配線間に電位差が生じない。

　また、本実施の形態においては、最終的にアクティブマトリクス基板２０が切り出される直前まで、図１１に示すように、各ショートリング７３はリング接続部７４によって接続されている。このため、各ショートリング７３間で電位に差が生じたとしても、直ぐに、電荷が移動し、各ショートリング７３の電位が均一化される。

　このため、マザー絶縁基板７０の特定の部位の電位が高くなることを抑制することができ、放電および静電破壊の抑制を図ることができる。加えて、マザー透明基板７０に蓄積した電荷を除去するために、正負のイオンを発生させ、そのイオンをマザー透明基板７０に吹き付ける形で除電する場合にも、マザー透明基板７０の大きさにより、マザー透明基板７０の一部から除電が開始されても、マザー透明基板７０に蓄積した電荷が速やかに除電された部分に拡散し、マザー透明基板７０の特定の部分の電位が高くなることを抑制することができる。

　なお、本実施の形態１においては、当初容量配線４０をゲート配線２４に接続するようにしているが、図２９に示すように、ショートリング７３に直接接続するようにしてもよい。この図２９に示すように、接続部７７を形成した場合においても、図３０に示すように、容量信号配線４１およびソース配線２５を形成する工程において、接続部７７を切断することができる。

　さらに、アクティブマトリクス基板２０の製造工程の第２工程において、マザー絶縁基板７０の主表面上にゲート配線２４と、このゲート配線２４に沿って延びる容量配線４０とを形成する例について説明したが、当該工程でマザー絶縁基板７０上に形成される配線としては、当該容量配線４０に限られない。

　たとえば、横電界方式の液晶表示装置においては、絶縁基板２２の主表面上に形成され、第１方向に延び、第２方向に間隔をあけて設けられた複数のゲート配線と、当該ゲート配線に沿って伸び、前記ゲート配線間に設けられた共有配線とを備える。

　そして、後に形成されるドレイン電極に接続された画素電極と共有配線に所定の電位が印加され、ドレイン電極と共有配線との間に電界が形成され、当該電界によって液晶層内の液晶分子の向きが制御される。

　このような横電界方式の液晶表示装置の製造方法としては、まず、マザー絶縁基板７０を準備する工程と、このマザー絶縁基板７０の主表面上に金属膜を形成する工程と、この金属膜をパターニングして、短絡配線７２と、ゲート配線と、共有配線と、ゲート配線および短絡配線７２とを接続する第１接続部と、短絡配線７２またはゲート配線の少なくとも一方と前記共有配線とを接続する第２接続部とを含む配線層７５を形成する工程とを備える。

　さらに、横電界方式の液晶表示装置の製造工程は、この配線層７５を覆うゲート絶縁膜３６を形成する工程を備え、当該ゲート絶縁膜３６をパターニングして、第２接続部の少なくとも一部を露出するホールと、各共有電極に達するように形成された第１コンタクトホールと、ショートリング７３に達する第２コンタクトホールとを形成する工程を備える。

　さらに、当該電界方式の液晶表示装置の製造工程は、上記ホール、第１および第２コンタクトホールが形成されたゲート絶縁膜３６上に導電膜を形成する工程と、この導電膜をパターニングして、ホールから露出する第２接続部を切断すると共に、第１および第２コンタクトホールをとおり、共有電極およびショートリング７３に接続された接続配線を形成する工程とを備える。

　このような、横電界方式の液晶表示装置の製造方法によれば、マザー絶縁基板７０上に形成される共有配線が電気的にフローティングとなることを抑制することができ、静電破壊の発生を抑制することができる。

　さらに、液晶表示装置においては、画素電極２６と、ソース配線との間に形成される寄生容量の低減を図ることを目的として、絶縁基板２２上にシールド配線とシールド電極とを形成する場合がある。このシールド配線もゲート配線に沿って延びるように形成されている。そして、このシールド配線に定電位電圧を印加することで、画素電極２６と、隣り合うソース配線との間で容量が形成されることを抑制することができる。

　このようなシールド配線を備えた液晶表示装置の製造方法にも本願発明を適用することができる。

　当該液晶表示装置の製造工程は、ゲート配線と、このゲート配線に沿って延びるシールド配線と、ゲート配線およびショートリング７３を接続する第１接続部と、ゲート配線およびショートリング７３の少なくとも一方とシールド配線とを接続する第２接続部とを含む配線層７５を形成する工程を備える。

　液晶表示装置の製造工程は、当該配線層７５上にゲート絶縁膜３６を形成する工程と、第２接続部の一部を露出するホールと、シールド配線に達する第１コンタクトホールと、ショートリング７３に達する第２コンタクトホールをゲート絶縁膜３６に形成する工程とを備える。

　さらに、ホール、第１および第２コンタクトホールが形成されたゲート絶縁膜３６上に導電膜を形成する工程と、この導電膜をパターニングして、第２接続部を切断すると共に、シールド配線およびショートリング７３を接続する接続配線を形成する工程とを含む。

　当該液晶表示装置の製造方法によれば、シールド配線が電気的にフローティングな状態となることを抑制することができ、静電破壊の抑制を図ることができる。なお、接続部７７の線幅は、パネル内に配置される全配線の最小線幅以下であることがより望ましく、このことにより、より確実に接続部７７を切断することが可能になる。なお、接続部７７の幅は、たとえば、１．５μｍ以上４μｍ未満とされている。その一方で、ゲート配線２４の幅は、４μｍ以上であり、容量配線４０の幅は、８μｍ程度とされている。このように、接続部７７のうち、露出部分７７ａの幅は、配線層の配線幅のうち、最も最小とされている。

　（実施の形態２）
　図３１から図３３を用いて、本実施の形態２に係る液晶表示パネル１０の製造方法について説明する。なお、図３１から図３３に示す構成のうち、上記図１から図３０に示す構成と同一または相当する構成については、同一の符号を付してその説明を省略する。

　図３１は、本実施の形態２に係る液晶表示パネルのアクティブマトリクス基板２０の断面図である。この図３１に示すように、アクティブマトリクス基板２０はゲートパッド６０に達するようにゲート絶縁膜３６に形成されたコンタクトホール９１と、このコンタクトホール９１をとおりゲートパッド６０に達するように形成された中間パッド９０と、層間絶縁膜５０に形成され、中間パッド９０に達するように形成されたコンタクトホール６２と、コンタクトホール６２をとおり、中間パッド９０に達するように形成された透明導電膜６１（ゲート端子部２７）とを含む。このように、透明導電膜６１を中間パッド９０を介して、ゲートパッド６０に接続することで、ゲート端子部２７の接触抵抗の低減を図ることができる。

　このような中間パッド９０を形成するには、図３２に示すように、ゲート絶縁膜３６上に形成された下層金属膜４３および上層金属膜４４をパターニングする際に、中間パッド９０と容量信号配線４１等とを形成する。さらに、この際、接続部７７を切断する。そして、図３３に示すように、パッシベーション膜５１および平坦化膜５２を順次積層して、層間絶縁膜５０を形成する。

　その後、層間絶縁膜５０をパターニングして、図３１に示すコンタクトホール６２を形成する。この際、層間絶縁膜５０およびゲート絶縁膜３６のいずれもパターニングする場合と比較して、パターニングの時間を短くすることができ、製造時間の短縮化を図ることができる。さらに、透明導電膜６１とのコンタクト面に必要以上にダメージを与えることが無く、より良好な接続を形成することができる。コンタクトホール６２を形成した後、ＩＴＯ膜やＩＺＯ膜などの透明導電膜を形成する。透明導電膜をパターニングして、透明導電膜６１を形成する。なお、他のゲート端子などにおいても、中間パッド９０と同様の金属膜が形成されている。

　なお、本発明のポイントは、図１０に示すように、マザー絶縁基板７０を準備する工程と、このマザー絶縁基板７０の主表面上に導電膜を形成する工程と、この導電膜をパターニングして、図１１および図１２に示すように、短絡配線７２と、第１配線としてのゲート配線２４と、第２配線としての容量配線４０と、ゲート配線２４および短絡配線７２を接続する第１接続部としての接続部７６と、ゲート配線２４と容量配線４０とを接続する接続部７７とを含む配線層７５を形成する工程と、この配線層７５上に第１絶縁膜としてのゲート絶縁膜を形成する工程と、このゲート絶縁膜に図１８に示すように、接続部７７を露出させるホール６８を形成する工程と、図２０に示すように、ゲート絶縁膜３６上に導電膜を形成する工程と、図２２に示すように、ゲート絶縁膜３６上に形成された導電膜をパターニングして、ホール６８から露出する接続部７７を断線させる工程とを備えることである。これにより、配線層を形成した後、ゲート絶縁膜３６上の導電膜をパターニングするまでの間において、容量配線４０が電気的にフローティングな状態となることを抑制することができる。

　また、本発明の他の局面では、マザー絶縁基板７０を準備する工程と、マザー絶縁基板７０の主表面上に導電膜を形成する工程と、この導電膜をパターニングすることで、短絡配線７２と、第１配線としてのゲート配線２４と第２配線としての容量配線４０とを含む配線層７５を形成する工程と、この配線層７５を覆う絶縁膜を形成する工程と、この絶縁膜をパターニングして、容量配線４０に達する第１コンタクトホールと、短絡配線７２に達する第２コンタクトホールとを形成する工程と、第１および第２コンタクトホールが形成された絶縁膜上に第２導電膜を形成する工程と、この第２導電膜をパターニングして、容量配線４０と短絡配線７２とを接続する接続配線を形成する工程とを備えることである。このような製造工程によれば、接続配線を形成した後、短絡配線を除去するまでの間に、容量配線４０が電気的にフローティングとなることを抑制することができる。

　（実施の形態３）
　図３４から図３９を用いて本実施の形態３に係る液晶表示パネル１０について説明する。なお、本実施の形態３においては、ＩＰＳ（In　Plane　Switching）方式の液晶表示パネルに本願発明を適用した例について説明する。

　図３４から図３９に示す構成のうち、上記図１から図３３に示す構成と同一または相当する構成については、同一の符号を付してその説明を省略する場合がある。

　図３４は、本実施の形態３に係る液晶表示パネル１０の断面図であり、図３５は、図３４に示す断面と別の位置における断面図である。

　図３４に示すように、本実施の形態３に係る液晶表示パネル１０も、アクティブマトリクス基板２０と、対向基板２１と、アクティブマトリクス基板２０および対向基板２１の間に封入された液晶層２９とを備える。

　アクティブマトリクス基板２０は、スイッチング素子２３を複数備え、スイッチング素子２３のドレイン電極３２には、画素電極２６が接続されている。なお、画素電極２６は、透明導電膜でもよく、さらに、金属膜であってもよい。

　なお、本実施の形態３においては、対向基板２１に共有電極は形成されておらず、図３５に示すように、アクティブマトリクス基板２０に共有電極９５が形成されている。

　図３４および図３５に示すように、共有電極９５およびゲート電極３０は、いずれも、同一層上に形成されており、共有電極９５およびゲート電極３０は、いずれも、絶縁基板２２の主表面上に形成されている。

　共有電極９５と、ゲート電極３０とは、いずれも、下層金属膜４３と、下層金属膜４３上に形成された上層金属膜４４とによって形成されている。そして、共有電極９５およびゲート電極３０を覆うようにゲート絶縁膜３６が形成されている。

　図３６は、アクティブマトリクス基板２０を模式的に示す平面図である。この図３６に示すように、画素電極２６は、帯状に延びる帯部９７を含む。画素電極２６および共有電極９５を平面視すると、共有電極９５は、帯部９７の両側に位置する２つの帯部９８を含む。

　図３７は、アクティブマトリクス基板２０の周辺領域を示す平面図である。この図３７に示すように、液晶表示パネル１０は、共有電極９５の端部に形成されたパッド部１０１と、このパッド部１０１を接続する接続配線１００と、この接続配線１００の端部に形成されたパッド部１０５と、このパッド部１０５に形成された共有電極用端子部１０３とを含む。

　接続配線１００は、ゲート絶縁膜３６上に形成されており、共有電極用端子部１０３は、層間絶縁膜５０上に形成されている。

　ゲート絶縁膜３６には、パッド部１０１に達するコンタクトホール１０２が形成されており、接続配線１００とパッド部１０１とが接続されている。層間絶縁膜５０にはパッド部１０５に達するコンタクトホール１０４が形成されており、共有電極用端子部１０３と接続配線１００とが接続されている。

　ここで、共有電極用端子部１０３に所定の電位が印加されることで、各共有電極９５に一括的に一定電位が印加される。そして、図３６において、共有電極９５に一定電位が印加され、画素電極２６も所定の電位が印加されることで、帯部９７および帯部９８の間で電気力線が発生する。この電気力線によって液晶層内の液晶分子の向きが制御される。

　このように構成されたアクティブマトリクス基板２０の製造方法について説明する。図３８は、上記実施の形態１の図１８に示す製造工程に対応する工程を示す平面図である。

　この図３８において、絶縁基板２２の主表面上に、配線層を形成する。この配線層は、短絡配線７２と、複数のゲート配線２４と、複数の共有電極９５と、共有電極９５およびゲート配線２４を接続する接続部１０７とを含む。

　このような配線層を形成した後に、ゲート絶縁膜をマザー絶縁基板上に堆積する。その後、ゲート絶縁膜にパターニングを施して、コンタクトホール１０２と、コンタクトホール１０９と、ホール６８とを形成する。

　コンタクトホール１０２は、共有電極９５の端部に形成されたパッド部１０１に達するように形成され、コンタクトホール１０９は、ショートリング７３に達するように形成される。

　ホール６８は、接続部１０７を露出するように形成され、接続部１０７の上面がゲート絶縁膜から露出する。

　図３９は、図３６に示す製造工程後の製造工程を示す平面図である。この図３９において、まず、ゲート絶縁膜上に、下層金属膜４３および上層金属膜４４を堆積する。その後、この下層金属膜４３および上層金属膜４４をパターニングして、接続配線１００と、図３４に示すソース電極３１およびドレイン電極３２とを形成する。

　さらに、下層金属膜４３および上層金属膜４４をパターニングする際には、図３８に示すように接続部１０７の上面は、ホール６８から露出しているため、接続部１０７が断線（除去）される。接続部１０７が除去されることで、パッド部１０１から延び出る延出部１０６と、ゲート配線２４から延び出る延出部８０とが形成される。

　また、ゲート絶縁膜には、コンタクトホール１０２と、コンタクトホール１０９とが形成されており、接続配線１００は、コンタクトホール１０２を通じて各共有電極９５に接続される。また、接続配線１００は、コンタクトホール１０９を通じてショートリング７３に接続される。

　このように、接続配線１００、ソース電極３１およびドレイン電極３２が形成されたゲート絶縁膜３６上に層間絶縁膜５０が形成される。その後、層間絶縁膜５０をパターニングして、パッド部１０５に達するコンタクトホールが形成される。その後、この層間絶縁膜５０上に、透明導電膜または金属膜などの導電膜を堆積する。この導電膜をパターニングすることで、図３６に示す画素電極２６と、図３７に示す共有電極用端子部１０３およびゲート端子部２７などを形成する。その後、各パネル形成領域ごとに切断することで、本実施の形態に係るアクティブマトリクス基板２０を製作することができる。

　このように、本実施の形態３においても、共有電極９５が電気的にフローティングとなることが抑制されており、上記実施の形態１などと同様に放電破壊が発生することが抑制されている。なお、上記実施の形態１～３においては、液晶表示装置に適用した例について説明したが、本発明は、有機ＥＬ表示装置、プラズマ表示装置、および電子ペーパにも適用することができる。

　以上のように本発明の実施の形態について説明を行ったが、今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。さらに、上記数値などは、例示であり、上記数値および範囲にかぎられない。

　１　テレビジョン受信機、２　液晶表示装置、３　筐体、４　制御部、５　前面パネル、６　背面ケース、７　台、８　窓部、１０　液晶表示パネル、１１，１２　偏光板、１３　バックライトユニット、２０　アクティブマトリクス基板、２１　対向基板、２２，３３　絶縁基板、２３　スイッチング素子、２４　ゲート配線、２５　ソース配線、２６　画素電極、２７　ゲート端子部、２８　ソース端子部、２９　液晶層、３０　ゲート電極、３１　ソース電極、３２　ドレイン電極、３４　カラーフィルタ、３５　共有電極、３６　ゲート絶縁膜、３７　半導体層、４０　容量配線、４１　容量信号配線、４２　容量配線用端子部、４３　下層金属膜、４４　上層金属膜、４５，４６　アモルファスシリコン膜、４７　中層金属膜、５０　層間絶縁膜、５１　パッシベーション膜、５２　平坦化膜、５３，６２，６４，６７，６９，７８　コンタクトホール、６０　ゲートパッド、６１，６６，８３　透明導電膜、６３　パッド、６５　信号用パッド、６８　ホール、７０　マザー絶縁基板、７１　パネル形成領域、７２　短絡配線、７３　ショートリング、７４　リング接続部、７５　配線層、７６，７７　接続部、７７ａ　露出部分、７７ｂ　隣接部分、８０，８１　延出部、８２　ソースパッド、８４　切断ライン。

Claims

　主表面を有する絶縁基板（７０）を準備する工程と、
　前記主表面上に第１導電膜を形成する工程と、
　前記第１導電膜をパターニングして、短絡配線（７２）と、一方向に延びる第１配線（２４）と、前記第１配線（２４）に沿って延びる第２配線（４０）と、前記第１配線（２４）および前記短絡配線（７２）を接続する第１接続部（７６）と、前記短絡配線（７２）および前記第１配線（２４）の少なくとも一方と前記第２配線（４０）とを接続する第２接続部（７７）とを含む配線層（７５）を形成する工程と、
　前記配線層（７５）を覆う第１絶縁膜を形成する工程と、
　前記第１絶縁膜をパターニングして、前記第２接続部（７７）を露出するホール（６８）と、前記第２配線（４０）の一部を露出する第１コンタクトホール（６４）と、前記短絡配線（７２）の一部を露出する第２コンタクトホール（６９）とを形成する工程と、
　前記ホール（６８）、前記第１コンタクトホール（６４）および第２コンタクトホール（６９）が形成された前記第１絶縁膜上に第２導電膜を形成する工程と、
　前記第２導電膜をパターニングして、前記第１コンタクトホール（６４）から露出する前記第２配線（４０）および前記第２コンタクトホール（６９）から露出する前記短絡配線（７２）を接続する接続配線を形成すると共に、前記ホール（６８）から露出する前記第２接続部（７７）を断線させる工程と、
　を備えた、表示装置の製造方法。
　前記第２導電膜は、ウエットエッチングでパターニングされ、
　前記第２接続部（７７）はウエットエッチングされることで、前記第２接続部（７７）のうち、前記ホール（６８）から露出する露出部分と前記露出部分の周囲に位置する部分とが除去される、請求項１に記載の表示装置の製造方法。
　前記ホール（６８）から露出する露出部分の第２接続部（７７）は、前記配線層（７５）の配線幅のうち、最も最小とされた、請求項１または請求項２に記載の表示装置の製造方法。
　前記配線層（７５）は、前記第１配線（２４）に接続された第１電極を含み、
　前記第１電極の上方に位置する前記第１絶縁膜の上面に半導体膜を形成する工程をさらに備え、
　前記第２導電膜をパターニングすることで、前記接続配線と共に、前記半導体膜上に位置する第３電極および第４電極と、前記第３電極に接続された第３配線とを形成する、請求項１から請求項３のいずれかに記載の表示装置の製造方法。
　前記第１配線（２４）には、第１パッド部が形成され、
　前記接続配線には、第２パッド部が形成され、
　前記第３配線には、第３パッド部が形成され、
　前接続配線および前記第１絶縁膜を覆うように形成された第２絶縁膜を形成する工程と、
　前記第２絶縁膜および前記第１絶縁膜をパターニングして、前記第１パッド部に達する第４コンタクトホールと、前記第２パッド部に達する第５コンタクトホールと、前記第３パッド部に達する第６コンタクトホールとを形成する工程と、
　前記第４コンタクトホールと、前記第５コンタクトホールと、前記第６コンタクトホールとが形成された前記第２絶縁膜上に導電膜を形成する工程と、
　前記導電膜をパターニングして、前記第４コンタクトホールをとおり前記第１パッド部に接続された第１端子部と、前記第５コンタクトホールをとおり前記第２パッド部に形成された接続端子部と、前記第６コンタクトホールをとおり前記第３配線に接続された第３端子部とを形成する工程と、
　を備えた、請求項４に記載の表示装置の製造方法。
　前記導電膜は、透明導電膜もしくは金属膜とされた、請求項５に記載の表示装置の製造方法。
　前記第２絶縁膜をパターニングすることで、前記第４電極に達する第７コンタクトホールが形成され、
　前記導電膜をパターニングすることで、前記第７コンタクトホールをとおり、前記第４電極に接続された画素電極を形成する、請求項５または請求項６に記載の表示装置の製造方法。
　前記第１配線（２４）には、第１パッド部が形成され、
　前記第１絶縁膜をパターニングして、前記第１パッド部に達する第８コンタクトホールを形成する工程と、
　前記第２導電膜をパターニングして、前記第８コンタクトホールをとおり前記第１パッド部に接続された中間パッド部を形成する工程と、
　前接続配線、前記中間パッド部および前記第１絶縁膜を覆うように形成された第２絶縁膜を形成する工程と、
　前記第２絶縁膜をパターニングして、前記中間パッド部に達する第９コンタクトホールを形成する工程と、
　前記第９コンタクトホールが形成された第２絶縁膜に導電膜を形成する工程と、
　前記導電膜をパターニングして、前記第９コンタクトホールをとおり、前記中間パッド部に接続された第１端子部を形成する工程と、
　をさらに備えた、請求項１から請求項３のいずれかに記載の表示装置の製造方法。
　前記導電膜は、透明導電膜もしくは金属膜とされた、請求項８に記載の表示装置の製造方法。
　前記主表面には複数のパネル形成領域が規定され、
　前記短絡配線（７２）は、各前記パネル形成領域の外周に沿って形成されたリング部と、前記リング部同士を接続するリング接続部とを含む、請求項１から請求項９のいずれかに記載の表示装置の製造方法。