WO2012066634A1 - バースト受信器 - Google Patents

バースト受信器 Download PDF

Info

Publication number
WO2012066634A1
WO2012066634A1 PCT/JP2010/070367 JP2010070367W WO2012066634A1 WO 2012066634 A1 WO2012066634 A1 WO 2012066634A1 JP 2010070367 W JP2010070367 W JP 2010070367W WO 2012066634 A1 WO2012066634 A1 WO 2012066634A1
Authority
WO
WIPO (PCT)
Prior art keywords
circuit
signal
speed
atc
output
Prior art date
Application number
PCT/JP2010/070367
Other languages
English (en)
French (fr)
Inventor
聡 吉間
巨生 鈴木
雅樹 野田
Original Assignee
三菱電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱電機株式会社 filed Critical 三菱電機株式会社
Priority to PCT/JP2010/070367 priority Critical patent/WO2012066634A1/ja
Publication of WO2012066634A1 publication Critical patent/WO2012066634A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H03G3/3052—Automatic control in amplifiers having semiconductor devices in bandpass amplifiers (H.F. or I.F.) or in frequency-changers used in a (super)heterodyne receiver
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H03G3/3052—Automatic control in amplifiers having semiconductor devices in bandpass amplifiers (H.F. or I.F.) or in frequency-changers used in a (super)heterodyne receiver
    • H03G3/3078—Circuits generating control signals for digitally modulated signals

Definitions

  • the present invention relates to a burst receiver, and more particularly to a burst receiver used in an optical communication system.
  • the master station side receiver requires a wide dynamic range characteristic and a high-speed burst response characteristic.
  • the wide dynamic range characteristic is a characteristic for stably reproducing packets having different light reception levels.
  • the high-speed burst response characteristic is a characteristic that improves transmission efficiency.
  • a burst receiver which is a master station side receiver is provided with an AGC (Automatic Gain Control: automatic gain control) circuit and an ATC (Automatic Threshold Control: automatic threshold generation) circuit.
  • the AGC circuit is a circuit for changing the conversion gain of the preamplifier (preamplifier) in accordance with the light reception level.
  • the ATC circuit is a circuit for converting a single-phase output from the preamplifier into a differential signal at high speed.
  • a single phase-differential conversion circuit In the conventional burst receiver, a single phase-differential conversion circuit is used.
  • the single-phase to differential conversion circuit always uses an ATC circuit having a unique convergence response speed. For this reason, the single-phase-to-differential converter circuit has the same convergence response speed and the same sign continuous strength with respect to the input signal from any preamplifier (for example, see Non-Patent Document 1). .
  • the conventional average value detection type preamplifier realizes the AGC function using the high-speed AGC circuit output voltage signal only in the preamble portion of the packet in order to improve both the convergence response speed and the continuous resistance to the same sign. It was.
  • the conventional average value detection type preamplifier realizes the AGC function by using a low-speed AGC circuit output voltage signal in the data portion (see, for example, Patent Document 1).
  • Non-Patent Document 1 an ATC circuit that always has the same convergence response speed is used in a single-phase-to-differential conversion circuit used in a burst receiver. For this reason, when the convergence response speed is increased so that the ATC circuit converges in the preamble portion of the packet of the burst signal, there is a problem that the same-code continuity tolerance decreases in the data portion of the packet. On the other hand, when the convergence response speed of the ATC circuit is slowed in order to improve the continuous strength of the same sign, there is a problem that the ATC circuit output does not converge in the preamble part and an error is likely to occur in the preamble part. It was. As described above, the technique disclosed in Non-Patent Document 1 has a trade-off problem between the convergence response speed and the continuous strength of the same sign.
  • the present invention has been made to solve such a problem, and an object of the present invention is to obtain a burst receiver capable of achieving both a high convergence response speed and an excellent same-code continuous strength.
  • the present invention receives a single-phase input signal from a preamplifier, determines a convergence state of the input signal based on a change in voltage level of the input signal, and determines the input signal based on the convergence state.
  • a convergence state determining circuit for determining a preamble portion and a data portion of a packet constituting the packet, a time constant switching signal generating logic circuit for converting and outputting a voltage level of an output signal from the convergence state determining circuit, and the preamplifier
  • the high-speed ATC circuit that calculates the average value of the voltage value of the input signal at high speed and outputs it, and the input signal is input from the preamplifier, and the voltage value of the input signal
  • a low-speed ATC circuit that calculates and outputs an average value of the low-speed ATC, and an output signal from the high-speed ATC circuit according to an output signal from the time constant switching signal generation logic circuit
  • An ATC switching circuit that outputs one of the output voltages from the ATC circuit and the output
  • a phase-to-differential conversion circuit wherein the ATC switching circuit outputs an output voltage of the high-speed ATC circuit in the preamble portion of the packet based on an output signal of the time constant switching signal generation logic circuit;
  • the data portion outputs the output voltage of the low-speed ATC circuit, and the single-phase-to-differential conversion circuit generates the differential signal from the output voltage of the high-speed ATC circuit in the preamble portion, and the data portion A burst receiver that generates the differential signal from an output voltage of a low-speed ATC circuit.
  • the present invention receives a single-phase input signal from a preamplifier, determines a convergence state of the input signal based on a change in voltage level of the input signal, and determines the input signal based on the convergence state.
  • a convergence state determining circuit for determining a preamble portion and a data portion of a packet constituting the packet, a time constant switching signal generating logic circuit for converting and outputting a voltage level of an output signal from the convergence state determining circuit, and the preamplifier
  • the high-speed ATC circuit that calculates the average value of the voltage value of the input signal at high speed and outputs it, and the input signal is input from the preamplifier, and the voltage value of the input signal
  • a low-speed ATC circuit that calculates and outputs an average value of the low-speed ATC, and an output signal from the high-speed ATC circuit according to an output signal from the time constant switching signal generation logic circuit
  • An ATC switching circuit that outputs one of the output voltages from the ATC circuit and the output
  • a phase-to-differential conversion circuit wherein the ATC switching circuit outputs an output voltage of the high-speed ATC circuit in the preamble portion of the packet based on an output signal of the time constant switching signal generation logic circuit;
  • the data portion outputs the output voltage of the low-speed ATC circuit, and the single-phase-to-differential conversion circuit generates the differential signal from the output voltage of the high-speed ATC circuit in the preamble portion, and the data portion Since the burst receiver is characterized in that the differential signal is generated from the output voltage of the low-speed ATC circuit, it has a high convergence response speed and an excellent same sign sequence. It is possible to achieve both the strength.
  • FIG. 1 shows a configuration diagram of a burst receiver according to Embodiment 1 of the present invention.
  • the burst receiver includes a convergence state determination circuit 11, a time constant switching signal generation logic circuit 12, a low speed ATC circuit 13, a high speed ATC circuit 14, an ATC switching circuit 15, a single phase- And a differential conversion circuit 16.
  • the low-speed ATC circuit 13 and the high-speed ATC circuit 14 for example, an RC type average value detection circuit can be used.
  • the burst receiver shown in FIG. 1 is connected to a preamplifier (not shown), and an input signal (burst signal) is input from the preamplifier.
  • the input signal is a single-phase signal and is composed of a plurality of continuous packets. Each packet is composed of a leading preamble portion and a subsequent data portion (see FIG. 4).
  • the preamplifier is connected to a light receiving element such as a photodiode.
  • the light receiving element receives an optical signal transmitted through an optical fiber for optical communication, and outputs a current corresponding to the received light level of the received optical signal.
  • the preamplifier converts the current signal output from the light receiving element into a voltage signal, and inputs the voltage signal to the burst receiver as the input signal shown in FIG.
  • the input signal input from the preamplifier to the burst receiver is input to the convergence state determination circuit 11, the high-speed ATC circuit 14, and the low-speed ATC circuit 13.
  • the high-speed ATC circuit 14 is a high-speed automatic threshold value generation circuit that follows the average value of the voltage value of the input signal at high speed. Therefore, the high-speed ATC circuit 14 responds quickly to changes in the voltage value of the input signal (see (2) in FIG. 2), and the convergence response speed is fast.
  • the low-speed ATC circuit 13 is a low-speed automatic threshold value generation circuit that follows the average value of the voltage value of the input signal at a low speed.
  • the low-speed ATC circuit 13 has a long time constant of the ATC loop, and its output changes gradually without depending on the pattern sequence of the input signal (see (3) in FIG. 2).
  • the ATC switching circuit 15 outputs either the output voltage from the high-speed ATC circuit 14 or the output voltage from the low-speed ATC circuit 13 according to the output signal of the time constant switching signal generation logic circuit 12.
  • the convergence state determination circuit 11 determines the convergence state of the input signal input from the preamplifier and outputs a determination signal. The determination signal indicates whether the ATC switching circuit 15 should output the output voltage from the high speed ATC circuit 14 or the output voltage from the low speed ATC circuit 13.
  • the time constant switching signal generation logic circuit 12 converts the voltage level of the determination signal from the convergence state determination circuit 11 into a voltage level that can drive the ATC switching circuit 15 and inputs the voltage level to the ATC switching circuit 15.
  • the single-phase-to-differential conversion circuit 16 converts the input signal input from the preamplifier into a differential signal using the output voltage output from the ATC switching circuit 15, and converts the differential signal into a burst receiver. As an output signal.
  • the single-phase-to-differential conversion circuit 16 is connected to the high-speed ATC circuit 14 in the preamble portion of the packet constituting the input signal input from the preamplifier.
  • the single-phase-to-differential conversion circuit 16 is connected to the high-speed ATC circuit 14 in the preamble portion of the packet constituting the input signal input from the preamplifier.
  • FIG. 2 shows a timing chart showing signal waveforms of respective parts in FIG. (1) shows an input signal voltage from a preamplifier (not shown).
  • (2) shows the output signal voltage of the ATC switching circuit 15 when the output signal from the high-speed ATC circuit 14 is always used.
  • (3) shows the output signal voltage of the ATC switching circuit 15 when the output signal from the low-speed ATC circuit 13 is always used.
  • (4) shows the output signal voltage of the ATC switching circuit 15 when the signals from the high-speed ATC circuit 14 and the low-speed ATC circuit 13 are appropriately switched by the convergence state determination circuit 11 and the time constant switching signal generation logic circuit 12.
  • (5) indicates a signal voltage output from the time constant switching signal generation logic circuit 12.
  • (2), (3), and (4) are shown by overlapping (1) with a broken line in order to clarify the relationship with the input signal voltage from the preamplifier. .
  • FIG. 3 shows a configuration diagram of the convergence state determination circuit 11.
  • the convergence state determination circuit 11 includes an average value detection circuit 111 and a differentiation circuit 112.
  • the average value detection circuit 111 calculates the average value of the input signal from the preamplifier.
  • the differentiation circuit 112 outputs a signal having a voltage amplitude greater than a certain value when the output of the average value detection circuit 111 changes.
  • the differentiation circuit 112 sets the signal output to 0 or outputs a signal having a voltage amplitude less than a certain value after the output of the average value detection circuit 111 converges.
  • FIG. 4 shows a conceptual diagram of the packet signal output from the preamplifier and the output signal of the average value detection circuit 111.
  • a case is shown in which packets having different received light powers for the preamble and the data portion are input from the preamplifier to the burst receiver.
  • the output voltage of the average value detection circuit 111 changes in the preamble portion of the packet. Therefore, a signal having a voltage amplitude of a certain level or more is output from the differentiation circuit 112.
  • the change in the output voltage of the average value detection circuit 111 is small in the data portion of the packet. For this reason, the differentiation circuit 112 outputs a signal having a voltage amplitude of 0 or a signal having a voltage amplitude less than a certain value.
  • FIG. 5 shows a configuration diagram of the time constant switching signal generation logic circuit 12.
  • the time constant switching signal generation logic circuit 12 includes a differential amplifier 121, comparators 122 and 123, and an AND circuit 124.
  • the differential amplifier 121 receives the signal from the differentiation circuit 112 in FIG. 3 and outputs a normal phase output signal and a negative phase output signal.
  • the comparator 122 compares the positive phase output signal of the differential amplifier 121 with a predetermined reference voltage, and outputs a logic signal indicating the comparison result.
  • the comparator 123 compares the negative phase output signal of the differential amplifier 121 with a predetermined reference voltage, and outputs a logic signal indicating the comparison result.
  • the AND circuit 124 outputs a logical sum signal of the logic signal from the comparator 122 and the logic signal from the comparator 123.
  • the time constant switching signal generation logic circuit 12 forms an amplitude detection circuit that detects the output signal amplitude from the differentiation circuit 112 in FIG. 3 as a whole.
  • FIG. 6 shows a timing chart showing signal waveforms of the respective parts shown in FIGS.
  • (1) shows an output voltage signal of the average value detection circuit 111.
  • (2) shows an output voltage signal of the differentiating circuit 112.
  • the differentiation circuit 112 outputs a positive pulse when the output voltage of the average value detection circuit 111 increases, and outputs a negative pulse when the output voltage of the average value detection circuit 111 decreases.
  • (3) shows the output voltage signal of the differential amplifier 121.
  • a signal indicated by a solid line is a normal phase output voltage signal
  • a signal indicated by a broken line is a negative phase output voltage signal.
  • (4) shows output voltage signals of the comparator 122 and the comparator 123.
  • a signal indicated by a solid line indicates an output voltage signal of the comparator 122
  • a signal indicated by a broken line indicates an output voltage signal of the comparator 123.
  • (5) shows the output voltage signal of the AND circuit 124.
  • the ATC switching circuit 15 is driven and the output from the ATC switching circuit 15 is switched by the output voltage signal of the time constant switching signal generation logic circuit 12 shown in FIG. As a result, as shown in FIG. 2, the output voltage signal of the high-speed ATC circuit 14 is used in the preamble portion of the packet, and the output voltage signal of the low-speed ATC circuit 13 is used in the data portion of the packet. Excellent continuous strength with the same sign can be realized at the same time.
  • an input signal is input from the preamplifier to the convergence state determination circuit 11, the high-speed ATC circuit 14, and the low-speed ATC circuit 13.
  • the convergence state determination circuit 11 obtains an average value of the input signal from the preamplifier and outputs a determination signal indicating whether or not the average value has changed. That is, the convergence state determination circuit 11 outputs a determination signal indicating whether the packet is a preamble portion or a data portion.
  • the time constant switching signal generation logic circuit 12 converts the voltage level of the determination signal to a voltage level that can drive the ATC switching circuit 15 and inputs the voltage level to the ATC switching circuit 15.
  • the high-speed ATC circuit 14 calculates and outputs an average value of voltage values of the input signal from the preamplifier at high speed.
  • the low speed ATC circuit 13 calculates the average value of the voltage value of the input signal from the preamplifier at low speed and outputs it.
  • the ATC switching circuit 15 outputs either the output voltage from the high-speed ATC circuit 14 or the output voltage from the low-speed ATC circuit 13 according to the output signal of the time constant switching signal generation logic circuit 12. Specifically, the ATC switching circuit 15 outputs the output voltage from the high-speed ATC circuit 14 in the preamble portion of the packet, and outputs the output voltage of the low-speed ATC circuit 13 in the data portion of the packet.
  • the single-phase-to-differential conversion circuit 16 inputs the input signal from the preamplifier and the output voltage from the ATC switching circuit 15, and uses the output signal from the ATC switching circuit to convert the input signal from the preamplifier. Convert to differential signal. Specifically, the single-phase to differential conversion circuit 16 generates a differential signal using the output voltage from the high-speed ATC circuit 14 in the preamble portion of the packet, and from the low-speed ATC circuit 13 in the data portion of the packet. A differential signal is generated using the output voltage of
  • the burst receiver includes the high-speed ATC circuit 14 and the low-speed ATC circuit 13 as the ATC circuit.
  • the burst receiver detects a change in the average value of the voltage of the input signal from the preamplifier, and determines a preamble portion and a data portion of the packet based on the level of the change.
  • a differential signal is generated using the output signal from the high-speed ATC circuit 14.
  • a differential signal is generated using an output signal from the low-speed ATC circuit 13.
  • symbol continuous proof stress can be improved. Therefore, in the burst receiver according to the first embodiment, it is possible to achieve both a high convergence response speed and an excellent continuous resistance with the same sign.
  • Embodiment 2 FIG. In the first embodiment, as shown in FIG. 1, the configuration of the burst receiver does not depend on the preamplifier. However, in the second embodiment, the AGC circuit having the average value detection type AGC circuit is provided. A burst receiver connected to the preamplifier will be described.
  • FIG. 7 shows the configuration of the burst receiver and the preamplifier according to the second embodiment.
  • the burst receiver includes a differentiating circuit 23, a time constant switching signal generation logic circuit 12, a low speed ATC circuit 13, a high speed ATC circuit 14, an ATC switching circuit 15, and a single phase-differential. And a conversion circuit 16.
  • a low-speed ATC circuit 13 and the high-speed ATC circuit 14 for example, an RC type average value detection circuit can be used.
  • the differentiation circuit 23 is provided instead of the convergence state determination circuit 11 of FIG. 1 and determines the convergence state of the input signal.
  • the other configurations are basically the same as those in FIG.
  • a TIA (Transimpedance Amplifier) circuit 21 and an AGC circuit 22 shown in FIG. 7 constitute a preamplifier.
  • the AGC circuit 22 is an average value detection type AGC circuit.
  • the TIA circuit 21 is a circuit that converts current into voltage and amplifies it.
  • the TIA circuit 21 is used for optical communication, for example. In optical communication, light transmitted through an optical fiber is received by a light receiving element such as a photodiode and converted into a current.
  • the TIA circuit 21 converts the output current of the light receiving element into an amplified voltage signal and outputs it.
  • the TIA circuit 21 has a range of input current magnitudes that can be appropriately amplified. Therefore, when the level of the input current changes significantly, the TIA circuit 21 cannot amplify the input current with high accuracy. In such a case, the TIA circuit 21 needs an AGC circuit.
  • the AGC circuit 22 controls the gain of the TIA circuit 21 based on the output voltage of the TIA circuit 21. When the output voltage of the TIA circuit 21 is small, the AGC circuit 22 does not control the gain. On the other hand, when the output voltage of the TIA circuit 21 increases, the gain of the TIA circuit 21 is decreased according to the increase. By the action of the AGC circuit 22, the TIA circuit 21 can always amplify a weak input current optical signal and a large input current optical signal with high sensitivity.
  • the output voltage signal of the average value detection type AGC circuit 22 is also used as the input signal of the differentiation circuit 23. Therefore, it is not necessary to provide a circuit like the average value detection circuit 111.
  • the differentiating circuit 23 receives the output voltage signal of the AGC circuit 22 and performs the same operation as the differentiating circuit 112 of the first embodiment. That is, the differentiation circuit 23 outputs a signal having a voltage amplitude greater than a certain value when the output of the AGC circuit 22 is changing.
  • the differentiation circuit 23 sets the signal output to 0 or outputs a signal having a voltage amplitude less than a certain value.
  • the differentiating circuit 23 outputs a signal having a voltage amplitude of a certain level or more in the preamble portion of the packet, and sets a signal output to 0 in the data portion of the packet or a signal having a voltage amplitude of less than a certain level. Output. In this way, the differentiating circuit 23 discriminates between the preamble portion and the data portion of the packet, similarly to the convergence state determination circuit 11 of the first embodiment.
  • the second embodiment differs from the first embodiment only in that a differentiation circuit 23 is provided instead of the convergence state determination circuit 11 and the output signal of the AGC circuit 22 is used as an input to the differentiation circuit 22.
  • the operations of .about.16 are the same as in the first embodiment.
  • the output voltage signal of the high-speed ATC circuit 14 is used in the preamble portion of the packet, while the low-speed is used in the data portion of the packet.
  • the output voltage signal of the ATC circuit 13 is used.
  • the same effect as in the first embodiment can be obtained. Furthermore, since the output signal from the AGC circuit of the preamplifier is used in the differentiating circuit 23, the average value detection circuit 111 of the first embodiment is not necessary. Therefore, the effect that the configuration of the burst receiver is simplified can also be obtained.
  • Embodiment 3 FIG. In the first and second embodiments, as shown in FIGS. 1 and 7, only the ATC circuits 13 and 14 are configured to switch the convergence response speed. In the third embodiment, the speed of the AGC circuit provided in the preamplifier is also switched between the preamble portion and the data portion of the packet.
  • FIG. 8 shows the configuration of the burst receiver and the preamplifier according to the third embodiment.
  • the burst receiver includes a convergence state determination circuit 11, a time constant switching signal generation logic circuit 12, a low-speed ATC circuit 13, a high-speed ATC circuit 14, an ATC switching circuit 15, and a single unit as in the first embodiment.
  • the phase-differential conversion circuit 16 is configured. Since these are the same as those in the first embodiment, description thereof is omitted here.
  • the preamplifier includes a TIA circuit 21, a low speed AGC circuit 24, a high speed AGC circuit 25, and an AGC switching circuit 26. Since the TIA circuit 21 is the same as that of the second embodiment, description thereof is omitted.
  • the low-speed AGC circuit 24 is an average value detection type automatic gain control circuit that follows the average value of the single-phase signal voltage value of the preamplifier to the low speed.
  • the high-speed AGC circuit 25 is an average value detection type automatic gain control circuit that rapidly follows the average value of the single-phase signal voltage value of the preamplifier.
  • the AGC switching circuit 26 performs output switching based on the output signal of the time constant switching signal generation logic circuit 12 and outputs one of the output voltages of the high-speed AGC circuit 25 and the low-speed AGC circuit 24. Specifically, the AGC switching circuit 26 receives the same signal as the signal input from the time constant switching signal generation logic circuit 12 to the ATC switching circuit 15. Thereby, the AGC switching circuit 26 performs the switching so that the output signal of the high-speed AGC circuit 25 is used in the preamble portion of the packet and the output signal of the low-speed AGC circuit 24 is used in the data portion.
  • the low-speed AGC circuit 24 the high-speed AGC circuit 25, the low-speed ATC circuit 13, and the high-speed ATC circuit 14, for example, an RC type average value detection circuit can be used.
  • Embodiment 3 in addition to the convergence response time of the ATC circuits 13 and 14, in addition to the convergence response time of the AGC circuits 24 and 25, a signal waveform as shown in FIG. 2 is basically obtained. That is, a differential signal is generated using the output voltage signal of the high-speed AGC circuit 25 and the output voltage signal of the high-speed ATC circuit 14 in the preamble portion of the packet, and the output voltage signal of the low-speed AGC circuit 24 and the low-speed ATC circuit 13 in the data portion. By generating the differential signal using the output voltage signal, it is possible to simultaneously realize a higher convergence response speed and a more excellent same sign continuous strength as compared with the first and second embodiments.
  • the same effect as in the first and second embodiments can be obtained. Further, in the third embodiment, since the convergence response times of the AGC circuits 24 and 25 are switched in addition to the convergence response times of the ATC circuits 13 and 14, a higher convergence response speed and a more excellent same response time can be obtained. Sign continuous strength can be realized.
  • 11 convergence state determination circuit 12 time constant switching signal generation logic circuit, 13 low-speed ATC circuit, 14 high-speed ATC circuit, 15 ATC switching circuit, 16 single-phase to differential conversion circuit, 21 TIA circuit, 22 AGC circuit, 23 differentiation circuit 24 low-speed AGC circuit, 25 high-speed AGC circuit, 26 AGC switching circuit, 111 average value detection circuit, 112 differentiation circuit, 121 differential amplifier, 122, 123 comparator, 124 AND circuit.

Landscapes

  • Optical Communication System (AREA)

Abstract

　バースト受信器は、前置増幅器からの入力信号の電圧レベルの収束状態に基づいて入力信号のパケットのプリアンブル部分とデータ部分とを判別する収束状態判定回路１１と、収束状態判定回路１１の出力信号から切替信号を生成する時定数切替信号生成ロジック回路１２と、前置増幅器からの入力信号の電圧値の平均値を高速に演算する高速ＡＴＣ回路１４と、当該入力信号の電圧値の平均値を低速に演算する低速ＡＴＣ回路１３と、時定数切替信号生成ロジック回路１２からの切替信号に従って、高速ＡＴＣ回路１４の出力電圧または低速ＡＴＣ回路１３の出力電圧を出力するＡＴＣ切替回路１５と、ＡＴＣ切替回路１５からの出力電圧を用いて差動信号を生成する単相－差動変換回路１６とを備えている。単相－差動変換回路１６は、プリアンブル部分では高速ＡＴＣ回路１４の出力電圧を用い、データ部分では低速ＡＴＣ回路１３の出力電圧を用いる。

Description

バースト受信器
　本発明はバースト受信器に関し、特に、光通信システムで用いられるバースト受信器に関する。
　近年、時分割多重方式を適用した１対多光通信システムが用いられている。当該光通信システムでは、親局装置と複数の子局装置との間の距離が異なる。それにより、親局側受信器への入力信号強度が子局装置ごとに異なる。そのため、親局側受信器は、広ダイナミックレンジ特性と高速バースト応答特性とを必要とする。ここで、広ダイナミックレンジ特性とは、異なる受光レベルのパケットを安定に再生する特性である。また、高速バースト応答特性とは、伝送効率を向上させる特性である。
　従って、一般的に、親局側受信器であるバースト受信器には、ＡＧＣ（Ａｕｔｏｍａｔｉｃ　Ｇａｉｎ　Ｃｏｎｔｒｏｌ：自動利得制御）回路とＡＴＣ（Ａｕｔｏｍａｔｉｃ　Ｔｈｒｅｓｈｏｌｄ　Ｃｏｎｔｒｏｌ：自動閾値生成）回路とが備えられている。ここで、ＡＧＣ回路とは、受光レベルに応じて、前置増幅器（プリアンプ）の変換利得を変化させるための回路である。また、ＡＴＣ回路とは、前置増幅器からの単相出力を高速に差動信号へと変換するための回路である。
　従来のバースト受信器内には、単相－差動変換回路が用いられている。単相－差動変換回路は、常に一意の収束応答速度を持つＡＴＣ回路を用いている。そのため、単相－差動変換回路は、どのような前置増幅器からの入力信号に対しても、同一の収束応答速度と同符号連続耐力を保持していた（例えば、非特許文献１参照）。
　また、従来の平均値検出型前置増幅器は、収束応答速度と同符号連続耐力の双方を向上させるために、パケットのプリアンブル部分のみ高速のＡＧＣ回路出力電圧信号を用いてＡＧＣ機能を実現していた。一方、従来の平均値検出型前置増幅器は、データ部分には、低速のＡＧＣ回路出力電圧信号用いて、ＡＧＣ機能を実現していた（例えば、特許文献１参照）。
国際公開第２００８／０７５４３０号パンフレット
Junichi Nakagawa et al.,≡10.3-Gb/s Burst-Mode 3R Receiver Incorporating Full AGC Optical Receiver and 82.5-GS/s Over-Sampling CDR for 10G-EPON Systems≡, IEEE Photonics Technology Letters, vol. 22, no. 7, pp. 471-473, April 2010.
　上記非特許文献１に示された技術では、バースト受信器内に用いられる単相－差動変換回路内に、常に同じ収束応答速度を持つＡＴＣ回路を用いていた。そのため、バースト信号のパケットのプリアンブル部分でＡＴＣ回路が収束するように収束応答速度を速くした場合、パケットのデータ部分で同符号連続耐力が低下するという問題点があった。一方、同符号連続耐力を向上させるためにＡＴＣ回路の収束応答速度を遅くした場合には、プリアンブル部分でＡＴＣ回路出力が収束しきらずに、プリアンブル部分でエラーが発生しやすくなるという問題点があった。このように、上記非特許文献１に示された技術においては、収束応答速度と同符号連続耐力とのトレードオフの問題があった。
　また、上記特許文献１に示された技術では、前置増幅器として、上記トレードオフの問題を解決するために、プリアンブル部分のみ高速ＡＧＣ回路の出力電圧信号を用いて、データ部分には低速ＡＧＣ回路の出力電圧信号を用いていた。しかしながら、前置増幅器の後段に接続する単相－差動変換回路が、収束応答速度が一定のＡＴＣ回路を用いた場合には、バースト受信器全体として、所望の収束応答速度と同符号連続耐力を実現できない可能性があるという問題点があった。
　本発明は、かかる問題点を解決するためになされたもので、高速な収束応答速度と優れた同符号連続耐力を両立することが可能な、バースト受信器を得ることを目的とする。
　本発明は、前置増幅器から単相の入力信号が入力されて、前記入力信号の電圧レベルの変化に基づいて前記入力信号の収束状態を判定して、当該収束状態に基づいて前記入力信号を構成するパケットのプリアンブル部分とデータ部分とを判別する収束状態判定回路と、前記収束状態判定回路からの出力信号の電圧レベルを変換して出力する時定数切替信号生成ロジック回路と、前記前置増幅器から前記入力信号が入力されて、前記入力信号の電圧値の平均値を高速に演算して出力する高速ＡＴＣ回路と、前記前置増幅器から前記入力信号が入力されて、前記入力信号の電圧値の平均値を低速に演算して出力する低速ＡＴＣ回路と、前記時定数切替信号生成ロジック回路からの出力信号に従って、前記高速ＡＴＣ回路の出力電圧および前記低速ＡＴＣ回路からの出力電圧のいずれか一方を出力するＡＴＣ切替回路と、前記ＡＴＣ切替回路から出力される前記出力電圧を用いて、前記前置増幅器からの前記入力信号を差動信号に変換する単相－差動変換回路とを備え、前記ＡＴＣ切替回路は、前記時定数切替信号生成ロジック回路の出力信号に基づいて、前記パケットの前記プリアンブル部分では前記高速ＡＴＣ回路の出力電圧を出力し、前記データ部分では前記低速ＡＴＣ回路の出力電圧を出力して、前記単相－差動変換回路は、前記プリアンブル部分では前記高速ＡＴＣ回路の出力電圧から前記差動信号を生成し、前記データ部分では前記低速ＡＴＣ回路の出力電圧から前記差動信号を生成することを特徴とするバースト受信器である。
　本発明は、前置増幅器から単相の入力信号が入力されて、前記入力信号の電圧レベルの変化に基づいて前記入力信号の収束状態を判定して、当該収束状態に基づいて前記入力信号を構成するパケットのプリアンブル部分とデータ部分とを判別する収束状態判定回路と、前記収束状態判定回路からの出力信号の電圧レベルを変換して出力する時定数切替信号生成ロジック回路と、前記前置増幅器から前記入力信号が入力されて、前記入力信号の電圧値の平均値を高速に演算して出力する高速ＡＴＣ回路と、前記前置増幅器から前記入力信号が入力されて、前記入力信号の電圧値の平均値を低速に演算して出力する低速ＡＴＣ回路と、前記時定数切替信号生成ロジック回路からの出力信号に従って、前記高速ＡＴＣ回路の出力電圧および前記低速ＡＴＣ回路からの出力電圧のいずれか一方を出力するＡＴＣ切替回路と、前記ＡＴＣ切替回路から出力される前記出力電圧を用いて、前記前置増幅器からの前記入力信号を差動信号に変換する単相－差動変換回路とを備え、前記ＡＴＣ切替回路は、前記時定数切替信号生成ロジック回路の出力信号に基づいて、前記パケットの前記プリアンブル部分では前記高速ＡＴＣ回路の出力電圧を出力し、前記データ部分では前記低速ＡＴＣ回路の出力電圧を出力して、前記単相－差動変換回路は、前記プリアンブル部分では前記高速ＡＴＣ回路の出力電圧から前記差動信号を生成し、前記データ部分では前記低速ＡＴＣ回路の出力電圧から前記差動信号を生成することを特徴とするバースト受信器であるので、高速な収束応答速度と優れた同符号連続耐力を両立することができる。
本発明の実施の形態１に係るバースト受信器の構成を示した構成図である。 図１に示した各部の信号波形を示すタイミングチャートである。 本発明の実施の形態１に係るバースト受信器に設けられた収束状態判定回路の構成を示したブロック図である。 本発明の実施の形態１に係るバースト受信器における、前置増幅器の出力信号と図３に示した平均値検出回路の出力信号とを示したタイミングチャートである。 本発明の実施の形態１に係るバースト受信器に設けられた時定数切替信号生成ロジック回路の構成を示したブロック図である。 図３および図５に示した各部の信号波形を示すタイミングチャートである。 本発明の実施の形態２に係るバースト受信器の構成を示した構成図である。 本発明の実施の形態３に係るバースト受信器の構成を示した構成図である。
　実施の形態１．
　図１に、本発明の実施の形態１に係るバースト受信器の構成図を示す。図１に示すように、バースト受信器は、収束状態判定回路１１と、時定数切替信号生成ロジック回路１２と、低速ＡＴＣ回路１３と、高速ＡＴＣ回路１４と、ＡＴＣ切替回路１５と、単相－差動変換回路１６とを備えている。低速ＡＴＣ回路１３および高速ＡＴＣ回路１４として、例えば、ＲＣ型の平均値検出回路を用いることが出来る。
　図１に示すバースト受信器は、前置増幅器（図示せず）に接続され、前置増幅器から、入力信号（バースト信号）が入力される。当該入力信号は、単相信号であり、連続した複数のパケットから構成されている。各パケットは、先頭のプリアンブル部分と、後続のデータ部分とから構成される（図４参照）。
　前置増幅器は、フォトダイオード等の受光素子に接続されている。受光素子は、光通信の光ファイバによって伝送された光信号を受信し、受信した光信号の受光レベルに応じた電流を出力する。前置増幅器は、受光素子から出力される電流信号を電圧信号に変換して、図１に示す入力信号として、バースト受信器に入力する。
　図１において、前置増幅器からバースト受信器に入力された当該入力信号は、収束状態判定回路１１、高速ＡＴＣ回路１４および低速ＡＴＣ回路１３に入力される。
　高速ＡＴＣ回路１４は、当該入力信号の電圧値の平均値を高速に追従する高速自動閾値生成回路である。従って、高速ＡＴＣ回路１４は、入力信号の電圧値の変化に対して高速に応答し（図２の（２）参照）、収束応答速度が速い。
　低速ＡＴＣ回路１３は、当該入力信号の電圧値の平均値を低速で追従する低速自動閾値生成回路である。従って、低速ＡＴＣ回路１３は、ＡＴＣループの時定数が長く、その出力は、入力信号のパターン列に依存することなく、緩やかな変化となり（図２の（３）参照）、同符号連続耐力に優れている。
　ＡＴＣ切替回路１５は、時定数切替信号生成ロジック回路１２の出力信号に従って、高速ＡＴＣ回路１４からの出力電圧および低速ＡＴＣ回路１３の出力電圧のいずれか一方を出力する。
　収束状態判定回路１１は、前置増幅器から入力される入力信号の収束状態を判定し、判定信号を出力する。当該判定信号は、ＡＴＣ切替回路１５が、高速ＡＴＣ回路１４からの出力電圧を出力するべきか、あるいは、低速ＡＴＣ回路１３からの出力電圧を出力するべきかを示す。
　時定数切替信号生成ロジック回路１２は、収束状態判定回路１１からの判定信号の電圧レベルを、ＡＴＣ切替回路１５を駆動可能な電圧レベルに変換して、ＡＴＣ切替回路１５に入力する。
　単相－差動変換回路１６は、ＡＴＣ切替回路１５から出力される出力電圧を用いて、前置増幅器から入力された入力信号を差動信号に変換し、当該差動信号を、バースト受信器の出力信号として、外部に出力する。
　本実施の形態１に係るバースト受信器においては、上記構成において、前置増幅器から入力される入力信号を構成するパケットのプリアンブル部分においては、単相－差動変換回路１６が、高速ＡＴＣ回路１４からの出力電圧から差動信号を生成し、パケットのデータ部分では低速ＡＴＣ回路１３からの出力信号から差動信号を生成することにより、高速なバースト収束応答特性と優れた同符号連続耐力を両立する。
　図２に、図１の各部の信号波形を示すタイミングチャートを示す。（１）は、前置増幅器（図示せず）からの入力信号電圧を示す。（２）は、高速ＡＴＣ回路１４からの出力信号を常に用いた場合のＡＴＣ切替回路１５の出力信号電圧を示す。（３）は、低速ＡＴＣ回路１３からの出力信号を常に用いた場合のＡＴＣ切替回路１５の出力信号電圧を示す。（４）は、収束状態判定回路１１および時定数切替信号生成ロジック回路１２によって、高速ＡＴＣ回路１４および低速ＡＴＣ回路１３からの信号を適切に切り替えた場合のＡＴＣ切替回路１５の出力信号電圧を示す。（５）は、時定数切替信号生成ロジック回路１２から出力される信号電圧を示している。なお、図２において、（２）、（３）、（４）については、前置増幅器からの入力信号電圧との関係を明確化するために、（１）を破線により重ねて表示している。
　図３に、収束状態判定回路１１の構成図を示す。収束状態判定回路１１は、平均値検出回路１１１および微分回路１１２を備えている。平均値検出回路１１１は、前置増幅器からの入力信号の平均値を演算する。微分回路１１２は、平均値検出回路１１１の出力が変化している場合は、ある一定以上の電圧振幅を持つ信号を出力する。微分回路１１２は、平均値検出回路１１１の出力が収束した後には、信号出力を０とするか、あるいは、ある一定未満の電圧振幅を持つ信号を出力する。
　図４に、前置増幅器から出力されるパケット信号と平均値検出回路１１１の出力信号の概念図を示す。ここでは、前置増幅器から、プリアンブル分とデータ部分とで受光パワーの異なるパケットがバースト受信器に入力される場合を示す。当該場合においては、パケットのプリアンブル部分においては、平均値検出回路１１１の出力電圧が変化する。そのため、微分回路１１２から、ある一定以上の電圧振幅を持つ信号が出力される。一方、パケットのデータ部分においては、平均値検出回路１１１の出力電圧の変化が少ない。そのため、微分回路１１２から、電圧振幅が０の信号、あるいは、ある一定未満の電圧振幅を持つ信号が出力される。
　図５に、時定数切替信号生成ロジック回路１２の構成図を示す。時定数切替信号生成ロジック回路１２は、差動増幅器１２１と、比較器１２２，１２３と、ＡＮＤ回路１２４とを備えている。差動増幅器１２１は、図３の微分回路１１２からの信号が入力され、正相出力信号と逆相出力信号とを出力する。比較器１２２は、差動増幅器１２１の正相出力信号と所定の基準電圧とを比較し、比較結果を示すロジック信号を出力する。比較器１２３は、差動増幅器１２１の逆相出力信号と所定の基準電圧とを比較し、比較結果を示すロジック信号を出力する。ＡＮＤ回路１２４は、比較器１２２からのロジック信号と比較器１２３からのロジック信号との論理和信号を出力する。これにより、時定数切替信号生成ロジック回路１２は、全体として、図３の微分回路１１２からの出力信号振幅を検出する振幅検出回路を構成している。
　図６に、図３および図５に示した各部の信号波形を示すタイミングチャートを示す。図６において、（１）は、平均値検出回路１１１の出力電圧信号を示す。（２）は、微分回路１１２の出力電圧信号を示す。微分回路１１２は、平均値検出回路１１１の出力電圧が増加するときに正のパルスを出力し、平均値検出回路１１１の出力電圧が減少するときに負のパルスを出力する。（３）は、差動増幅器１２１の出力電圧信号を示す。（３）において、実線で示した信号は正相出力電圧信号であり、破線で示した信号は、逆相出力電圧信号である。（４）は、比較器１２２および比較器１２３の出力電圧信号を示す。（４）において、実線で示した信号は比較器１２２の出力電圧信号を示し、破線で示した信号は比較器１２３の出力電圧信号を示している。（５）は、ＡＮＤ回路１２４の出力電圧信号を示している。
　図６（５）に示した時定数切替信号生成ロジック回路１２の出力電圧信号によって、ＡＴＣ切替回路１５を駆動し、ＡＴＣ切替回路１５からの出力を切り替える。それにより、図２に示すように、パケットのプリアンブル部分では高速ＡＴＣ回路１４の出力電圧信号を用いて、パケットのデータ部分では低速ＡＴＣ回路１３の出力電圧信号を用いることで、高速な収束応答速度と優れた同符号連続耐力を同時に実現することが出来る。
　次に、本実施の形態１におけるバースト受信器の動作について説明する。
　まず、前置増幅器から、入力信号が、収束状態判定回路１１、高速ＡＴＣ回路１４、および、低速ＡＴＣ回路１３に入力される。
　収束状態判定回路１１は、前置増幅器からの入力信号の平均値を求め、当該平均値が変化しているか否かを示す判定信号を出力する。すなわち、収束状態判定回路１１は、パケットのプリアンブル部分かデータ部分かを示す判定信号を出力する。時定数切替信号生成ロジック回路１２は、当該判定信号の電圧レベルを、ＡＴＣ切替回路１５を駆動可能な電圧レベルまで変換し、ＡＴＣ切替回路１５に入力する。
　高速ＡＴＣ回路１４は、前置増幅器からの入力信号の電圧値の平均値を高速に演算し、出力する。低速ＡＴＣ回路１３は、前置増幅器からの入力信号の電圧値の平均値を低速で演算し、出力する。ＡＴＣ切替回路１５は、時定数切替信号生成ロジック回路１２の出力信号に従って、高速ＡＴＣ回路１４からの出力電圧および低速ＡＴＣ回路１３の出力電圧のいずれか一方を出力する。具体的には、ＡＴＣ切替回路１５は、パケットのプリアンブル部分では高速ＡＴＣ回路１４からの出力電圧を出力し、パケットのデータ部分では、低速ＡＴＣ回路１３の出力電圧を出力する。
　単相－差動変換回路１６は、前置増幅器からの入力信号とＡＴＣ切替回路１５からの出力電圧とを入力し、ＡＴＣ切替回路からの出力信号を用いて、前置増幅器からの入力信号を差動信号に変換する。具体的には、単相－差動変換回路１６は、パケットのプリアンブル部分では、高速ＡＴＣ回路１４からの出力電圧を用いて差動信号を生成し、パケットのデータ部分では、低速ＡＴＣ回路１３からの出力電圧を用いて差動信号を生成する。
　以上のように、本実施の形態１に係るバースト受信器においては、ＡＴＣ回路として、高速ＡＴＣ回路１４と低速ＡＴＣ回路１３とを備えている。バースト受信器は、前置増幅器からの入力信号の電圧の平均値の変化を検出し、当該変化のレベルに基づいて、パケットのプリアンブル部分とデータ部分とを判別する。そうして、プリアンブル部分では、高速ＡＴＣ回路１４からの出力信号を用いて、差動信号を生成する。これにより、高速な収束応答特性を実現する。一方、データ部分では、低速ＡＴＣ回路１３からの出力信号を用いて、差動信号を生成する。これにより、同符号連続耐力を向上させることができる。従って、本実施の形態１に係るバースト受信器においては、高速な収束応答速度と優れた同符号連続耐力を両立させることが出来る。
　実施の形態２．
　上記の実施の形態１では、図１に示したように、前置増幅器に依存しないバースト受信器の構成となっていたが、本実施の形態２では、平均値検出型のＡＧＣ回路を有する前置増幅器に接続されるバースト受信器について説明する。
　図７に、本実施の形態２に係るバースト受信器および前置増幅器の構成を示す。図７に示すように、バースト受信器は、微分回路２３と、時定数切替信号生成ロジック回路１２と、低速ＡＴＣ回路１３と、高速ＡＴＣ回路１４と、ＡＴＣ切替回路１５と、単相－差動変換回路１６とから構成される。低速ＡＴＣ回路１３、および、高速ＡＴＣ回路１４として、例えばＲＣ型の平均値検出回路を用いることが出来る。微分回路２３は、図１の収束状態判定回路１１の代わりに設けられたもので、入力信号の収束状態を判定するものである。他の構成については、基本的に、図１の構成と同じである。
　本実施の形態２においては、図７に示すＴＩＡ（Transimpedance Amplifier）回路２１およびＡＧＣ回路２２が、前置増幅器を構成する。ＡＧＣ回路２２は平均値検出型のＡＧＣ回路である。ＡＧＣ回路２２として、例えばＲＣ型の平均値検出回路を用いることが出来る。また、ＴＩＡ回路２１は、電流を電圧に変換して増幅する回路である。ＴＩＡ回路２１は、例えば、光通信に用いられる。光通信では、光ファイバによって伝送された光は、フォトダイオード等の受光素子により受光され電流に変換される。ＴＩＡ回路２１は、この受光素子の出力電流を増幅した電圧信号に変換して出力する。しかしながら、ＴＩＡ回路２１には、適正に増幅できる入力電流の大きさの範囲がある。そのため、入力電流のレベルが大幅に変化すると、ＴＩＡ回路２１は入力電流を高精度に増幅することができない。このような場合、ＴＩＡ回路２１には、ＡＧＣ回路が必要となる。ＡＧＣ回路２２は、ＴＩＡ回路２１の出力電圧に基づき、ＴＩＡ回路２１の利得を制御する。ＴＩＡ回路２１の出力電圧が小さい場合、ＡＧＣ回路２２は利得を制御しないが、一方、ＴＩＡ回路２１の出力電圧が増加する場合は、当該増加に応じて、ＴＩＡ回路２１の利得を減少させる。ＡＧＣ回路２２の働きにより、ＴＩＡ回路２１は、微弱な入力電流の光信号も、大きな入力電流の光信号も、常に高感度に増幅することができる。
　上記の実施の形態１では、収束状態判定回路１１において、図３に示すように、微分回路１１２の前段に、平均値検出回路１１１を設置する必要があった。本実施の形態２では、平均値検出型のＡＧＣ回路２２の出力電圧信号を、微分回路２３の入力信号としても流用する。そのため、平均値検出回路１１１のような回路を設ける必要はない。本実施の形態２においては、微分回路２３は、ＡＧＣ回路２２の出力電圧信号が入力されて、上記の実施の形態１の微分回路１１２と同じ動作を行う。すなわち、微分回路２３は、ＡＧＣ回路２２の出力が変化している場合は、ある一定以上の電圧振幅を持つ信号を出力する。一方、微分回路２３は、ＡＧＣ回路２２の出力が収束した後には、信号出力を０とするか、あるいは、ある一定未満の電圧振幅を持つ信号を出力する。
　従って、微分回路２３は、パケットのプリアンブル部分ではある一定以上の電圧振幅を持つ信号を出力し、パケットのデータ部分では信号出力を０とするか、あるいは、ある一定未満の電圧振幅を持つ信号を出力する。こうして、微分回路２３は、実施の形態１の収束状態判定回路１１と同様に、パケットのプリアンブル部分とデータ部分とを判別する。
　本実施の形態２においては、収束状態判定回路１１の代わりに微分回路２３を設け、微分回路２２への入力としてＡＧＣ回路２２の出力信号を用いた点のみが実施の形態１と異なり、回路１２～１６の動作は実施の形態１と同じである。
　従って、本実施の形態２においても、実施の形態１と同様に、図２に示すように、パケットのプリアンブル部分では高速ＡＴＣ回路１４の出力電圧信号を用いて、一方、パケットのデータ部分では低速ＡＴＣ回路１３の出力電圧信号を用いる。これにより、実施の形態１と同様に、高速な収束応答速度と優れた同符号連続耐力を同時に実現することが出来る。
　以上のように、本実施の形態２においては、上記の実施の形態１と同様の効果が得られる。さらに、前置増幅器のＡＧＣ回路からの出力信号を微分回路２３に流用するようにしたので、実施の形態１の平均値検出回路１１１が不要となる。そのため、バースト受信器の構成が簡易化されるという効果も得られる。
　実施の形態３．
　上記の実施の形態１，２では、図１および図７に示したように、ＡＴＣ回路１３，１４のみが収束応答速度を切り替える構成となっていた。本実施の形態３では、前置増幅器に設けられたＡＧＣ回路の速度もパケットのプリアンブル部分とデータ部分とで切り替える。
　図８に、本実施の形態３に係るバースト受信器および前置増幅器の構成を示す。図８において、バースト受信器は、実施の形態１と同様に、収束状態判定回路１１、時定数切替信号生成ロジック回路１２、低速ＡＴＣ回路１３、高速ＡＴＣ回路１４、ＡＴＣ切替回路１５、および、単相－差動変換回路１６から構成される。これらについては、実施の形態１と同じであるため、ここでは説明を省略する。
　本実施の形態３においては、前置増幅器は、ＴＩＡ回路２１、低速ＡＧＣ回路２４、高速ＡＧＣ回路２５、および、ＡＧＣ切替回路２６から構成される。
　ＴＩＡ回路２１は、実施の形態２と同じであるため、説明は省略する。
　低速ＡＧＣ回路２４は、前置増幅器の単相信号電圧値の平均値を低速に追従する平均値検出型自動利得制御回路である。
　高速ＡＧＣ回路２５は、前置増幅器の単相信号電圧値の平均値を高速に追従する平均値検出型自動利得制御回路である。
　ＡＧＣ切替回路２６は、時定数切替信号生成ロジック回路１２の出力信号に基づいて、出力の切り替えを行って、高速ＡＧＣ回路２５および低速ＡＧＣ回路２４の出力電圧のいずれか一方を出力する。具体的には、ＡＧＣ切替回路２６には、時定数切替信号生成ロジック回路１２からＡＴＣ切替回路１５に入力される信号と同じ信号が入力される。それにより、ＡＧＣ切替回路２６は、パケットのプリアンブル部分では高速ＡＧＣ回路２５の出力信号を用いて、データ部分では低速ＡＧＣ回路２４の出力信号を用いるように、上記切り替えを行う。
　なお、低速ＡＧＣ回路２４、高速ＡＧＣ回路２５、低速ＡＴＣ回路１３、および、高速ＡＴＣ回路１４として、例えばＲＣ型の平均値検出回路を用いることが出来る。
　実施の形態３では、ＡＴＣ回路１３，１４の収束応答時間に加えて、ＡＧＣ回路２４，２５の収束応答時間も切り替えることにより、基本的には、図２に示すような信号波形となる。すなわち、パケットのプリアンブル部分では高速ＡＧＣ回路２５の出力電圧信号および高速ＡＴＣ回路１４の出力電圧信号を用いて差分信号を生成し、データ部分では低速ＡＧＣ回路２４の出力電圧信号および低速ＡＴＣ回路１３の出力電圧信号を用いて差分信号を生成することで、実施の形態１および実施の形態２と比較して、より高速な収束応答速度とさらに優れた同符号連続耐力を同時に実現することが出来る。
　以上のように、本実施の形態３においても、上記の実施の形態１，２と同様の効果が得られる。さらに、本実施の形態３においては、ＡＴＣ回路１３，１４の収束応答時間に加えて、ＡＧＣ回路２４，２５の収束応答時間も切り替えるようにしたので、より高速な収束応答速度とさらに優れた同符号連続耐力を実現することが出来る。
　１１　収束状態判定回路、１２　時定数切替信号生成ロジック回路、１３　低速ＡＴＣ回路、１４　高速ＡＴＣ回路、１５　ＡＴＣ切替回路、１６　単相－差動変換回路、２１　ＴＩＡ回路、２２　ＡＧＣ回路、２３　微分回路、２４　低速ＡＧＣ回路、２５　高速ＡＧＣ回路、２６　ＡＧＣ切替回路、１１１　平均値検出回路、１１２　微分回路、１２１　差動増幅器、１２２，１２３　比較器、１２４　ＡＮＤ回路。

Claims (4)

  1. 　前置増幅器から単相の入力信号が入力されて、前記入力信号の電圧レベルの変化に基づいて前記入力信号の収束状態を判定して、当該収束状態に基づいて前記入力信号を構成するパケットのプリアンブル部分とデータ部分とを判別する収束状態判定回路と、
    　前記収束状態判定回路からの出力信号の電圧レベルを変換して出力する時定数切替信号生成ロジック回路と、
    　前記前置増幅器から前記入力信号が入力されて、前記入力信号の電圧値の平均値を高速に演算して出力する高速ＡＴＣ回路と、
    　前記前置増幅器から前記入力信号が入力されて、前記入力信号の電圧値の平均値を低速に演算して出力する低速ＡＴＣ回路と、
    　前記時定数切替信号生成ロジック回路からの出力信号に従って、前記高速ＡＴＣ回路の出力電圧および前記低速ＡＴＣ回路からの出力電圧のいずれか一方を出力するＡＴＣ切替回路と、
    　前記ＡＴＣ切替回路から出力される前記出力電圧を用いて、前記前置増幅器からの前記入力信号を差動信号に変換する単相－差動変換回路と
    　を備え、
    　前記ＡＴＣ切替回路は、前記時定数切替信号生成ロジック回路の出力信号に基づいて、前記パケットの前記プリアンブル部分では前記高速ＡＴＣ回路の出力電圧を出力し、前記データ部分では前記低速ＡＴＣ回路の出力電圧を出力して、
    　前記単相－差動変換回路は、前記プリアンブル部分では前記高速ＡＴＣ回路の出力電圧から前記差動信号を生成し、前記データ部分では前記低速ＡＴＣ回路の出力電圧から前記差動信号を生成する
    　ことを特徴とするバースト受信器。
  2. 　前記収束状態判定回路は、前記前置増幅器からの前記入力信号の電圧レベルの平均値を検出する平均値検出回路と、前記平均値検出回路によって得られた前記平均値が変化しているか否かを示す信号を出力する微分回路とを備え、
    　前記時定数切替信号生成ロジック回路は、前記微分回路からの出力信号振幅を検出する振幅検出回路を備えている
    　ことを特徴とする請求項１に記載のバースト受信器。
  3. 　前記前置増幅器はＡＧＣ回路を有するものであって、
    　前記収束状態判定回路は微分回路から構成され、
    　前記微分回路は、前記ＡＧＣ回路からの出力信号を入力し、前記ＡＧＣ回路からの出力信号が変化しているか否かを示す信号を出力し、
    　前記時定数切替信号生成ロジック回路は、前記微分回路からの出力信号振幅を検出する振幅検出回路を備えている
    　ことを特徴とする請求項１に記載のバースト受信器。
  4. 　前記前置増幅器は、
    　単相信号を出力するＴＩＡ回路と、
    　前記ＴＩＡ回路からの前記単相信号の電圧値の平均値を高速に演算する高速ＡＧＣ回路と、
    　前記ＴＩＡ回路からの前記単相信号の電圧値の平均値を低速に演算する低速ＡＧＣ回路と、
    　前記時定数切替信号生成ロジック回路からの出力信号に従って、前記高速ＡＧＣ回路の出力電圧および前記低速ＡＧＣ回路の出力電圧のいずれか一方を出力するＡＧＣ切替回路と
    　を備え、
    　前記ＡＧＣ切替回路は、前記前置増幅器からの前記入力信号として、前記単相信号を構成するパケットのプリアンブル部分では、前記高速ＡＧＣ回路の出力電圧を出力し、前記パケットのデータ部分では前記低速ＡＧＣ回路の出力電圧を出力する
    　ことを特徴とする請求項１または２に記載のバースト受信器。
PCT/JP2010/070367 2010-11-16 2010-11-16 バースト受信器 WO2012066634A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PCT/JP2010/070367 WO2012066634A1 (ja) 2010-11-16 2010-11-16 バースト受信器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2010/070367 WO2012066634A1 (ja) 2010-11-16 2010-11-16 バースト受信器

Publications (1)

Publication Number Publication Date
WO2012066634A1 true WO2012066634A1 (ja) 2012-05-24

Family

ID=46083598

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2010/070367 WO2012066634A1 (ja) 2010-11-16 2010-11-16 バースト受信器

Country Status (1)

Country Link
WO (1) WO2012066634A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2020225893A1 (ja) * 2019-05-08 2020-11-12

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008075430A1 (ja) * 2006-12-21 2008-06-26 Mitsubishi Electric Corporation 光受信器
JP2009135849A (ja) * 2007-12-03 2009-06-18 Fujitsu Ltd 光受信装置，光局側装置および光ネットワークシステム

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008075430A1 (ja) * 2006-12-21 2008-06-26 Mitsubishi Electric Corporation 光受信器
JP2009135849A (ja) * 2007-12-03 2009-06-18 Fujitsu Ltd 光受信装置，光局側装置および光ネットワークシステム

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2020225893A1 (ja) * 2019-05-08 2020-11-12
WO2020225893A1 (ja) * 2019-05-08 2020-11-12 日本電信電話株式会社 トランスインピーダンスアンプ

Similar Documents

Publication Publication Date Title
JP4850919B2 (ja) 光受信器
JP6223584B2 (ja) 光受信器、光終端装置および光通信システム
JP5481240B2 (ja) マルチレート用バーストモード受信機
US7936842B2 (en) Automatic bit rate control circuit
JP4558829B2 (ja) 光受信器
JP5407265B2 (ja) 光受信機及び光受信方法
JP5279956B2 (ja) 光受信器
JP5172046B1 (ja) 親局側装置
JP2008236455A (ja) トランスインピーダンスアンプ及びトランスインピーダンスアンプの制御方法
JP6661057B1 (ja) リミッティング増幅回路
WO2012066634A1 (ja) バースト受信器
JP2012114738A (ja) 信号断検出回路、信号断検出方法及び光受信器
EP4322427A1 (en) Optical receivers
WO2020225893A1 (ja) トランスインピーダンスアンプ
CN114389715A (zh) 一种qkd的同步光检测与监控纠正系统
WO2015053166A1 (ja) リミッタアンプ回路
JP2007116514A (ja) 瞬時応答振幅制限増幅回路

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 10859780

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 10859780

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP