WO2012056659A1

WO2012056659A1 - アクティブマトリクス基板及びその製造方法、対向基板及びその製造方法、並びに表示パネル

Info

Publication number: WO2012056659A1
Application number: PCT/JP2011/005888
Authority: WO
Inventors: 勇夫中西
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 2010-10-27
Filing date: 2011-10-20
Publication date: 2012-05-03
Anticipated expiration: 2013-04-27

Abstract

　基板（１０ａ）にマトリクス状に設けられた複数の画素電極（２１ｒａ、２１ｇａ、２１ｂａ）を備え、各画素電極に対応して、互いに異なる色を表示するための第１副画素（Ｐｒ）、第２副画素（Ｐｇ）及び第３副画素（Ｐｂ）が規定されたアクティブマトリクス基板（３０ａ）であって、第１副画素（Ｐｒ）の画素電極（２１ｒａ）は、第１透明導電膜により形成された第１透明第１導電層（１８ａ）、第２透明導電膜により形成された第２透明第１導電層（１９ａ）、及び第３透明導電膜により形成された第３透明導電層（２０ａ）を有し、第２副画素（Ｐｇ）の画素電極（２１ｇａ）は、第１透明導電膜により形成された第１透明第２導電層（１８ｂ）、及び第２透明導電膜により形成された第２透明第２導電層（１９ｂ）を有し、第３副画素（Ｐｂ）の画素電極（２１ｂａ）は、第１透明導電膜により形成された第１透明第３導電層（１８ｃ）を有している。

Description

アクティブマトリクス基板及びその製造方法、対向基板及びその製造方法、並びに表示パネル

　本発明は、アクティブマトリクス基板及びその製造方法、対向基板及びその製造方法、並びに表示パネルに関し、特に、アクティブマトリクス基板における画素電極や対向基板における共通電極の構成及びその形成方法に関するものである。

　液晶表示パネルは、例えば、画像の最小単位である各副画素毎に薄膜トランジスタ（Thin Film Transistor、以下、「ＴＦＴ」とも称する）や画素電極などが設けられたアクティブマトリクス基板と、アクティブマトリクス基板に対向して配置され、共通電極などが設けられた対向基板と、アクティブマトリクス基板及び対向基板の間に封入された液晶層とを備えている。

　対向基板は、例えば、ガラス基板上に格子状に設けられたブラックマトリクスと、ブラックマトリクスの各格子間、すなわち、各副画素毎にそれぞれ設けられた赤色層、緑色層及び青色層などからなる複数の着色層と、ブラックマトリクス及び各着色層を覆うように設けられた共通電極とを備えている。

　上記構成の対向基板においては、共通電極がスパッタリング法により成膜された透明導電膜により形成されるので、例えば、赤色層が設けられた赤色の階調表示を行う副画素、緑色層が設けられた緑色の階調表示を行う副画素、及び青色層が設けられた青色の階調表示を行う副画素における共通電極の各膜厚が基板面内で同じになり、各副画素毎に所望の光学特性を得ることが困難である。また、上記構成のアクティブマトリクス基板においても、各画素電極がスパッタリング法により成膜された透明導電膜をパターニングして形成されるので、例えば、赤色の階調表示を行う副画素、緑色の階調表示を行う副画素、及び青色の階調表示を行う副画素における各画素電極の膜厚が基板面内で同じになり、各副画素毎に所望の光学特性を得ることが困難である。なお、各画素電極及び共通電極において、各表示色の副画素毎に所望の光学特性を得ることは、アクティブマトリクス基板又は対向基板及びそれらを備えた表示パネルにおける透過率の向上に有効である。

　例えば、特許文献１には、透明導電膜材料の微粒子をバインダに分散したインクをインクジェットで塗布した後に、その塗布膜を焼成して透明導電膜を形成する際のインクの塗布量で透明導電膜の膜厚を各画素（副画素）の色毎に制御することにより、透明導電膜の光学膜厚を各画素（副画素）の色毎に異ならせたカラーフィルターを備えた表示装置及びその製造方法が開示されている。

特開２００８－９２１４号公報

　ここで、特許文献１に開示された製造方法では、各着色層毎に透明導電膜の膜厚を設定して、各着色層毎に所望の光学特性を得ることができるものの、その透明導電膜を形成するためのインクジェット設備を既存の製造ラインに導入する必要がある。

　ところで、アクティブマトリクス基板や対向基板を製造するための製造ラインでは、ＩＴＯ（Indium Tin Oxide）やＩＺＯ（Indium Zinc Oxide）などの透明導電膜の種類毎に、スパッタリング装置及びエッチング装置が設けられていることが多いので、各副画素毎に透明導電膜の膜厚が互いに異なるようにするには、ある透明導電膜を成膜するスパッタリング装置、及びそれに対応するエッチング装置を少なくとも３回用いることが必要になる。そうなると、特定のスパッタリング装置、及びそれに対応するエッチング装置における処理が集中してしまうので、製造効率が大幅に低下してしまう。

　本発明は、かかる点に鑑みてなされたものであり、その目的とするところは、製造効率の低下を抑制して、各副画素毎に所望の光学特性を得ることにある。

　上記目的を達成するために、本発明は、第１副画素において、第１透明導電膜により形成された第１透明第１導電層、第２透明導電膜により形成された第２透明第１導電層、及び第３透明導電膜により形成された第３透明導電層を有し、第２副画素において、第１透明導電膜により形成された第１透明第２導電層、及び第２透明導電膜により形成された第２透明第２導電層を有し、第３副画素において、第１透明導電膜により形成された第１透明第３導電層を有しているようにしたものである。

　具体的に本発明に係るアクティブマトリクス基板は、基板にマトリクス状に設けられた複数の画素電極を備え、上記各画素電極に対応して、互いに異なる色を表示するための第１副画素、第２副画素及び第３副画素が規定されたアクティブマトリクス基板であって、上記第１副画素の画素電極は、第１透明導電膜により形成された第１透明第１導電層、第２透明導電膜により形成された第２透明第１導電層、及び第３透明導電膜により形成された第３透明導電層を有し、上記第２副画素の画素電極は、上記第１透明導電膜により形成された第１透明第２導電層、及び上記第２透明導電膜により形成された第２透明第２導電層を有し、上記第３副画素の画素電極は、上記第１透明導電膜により形成された第１透明第３導電層を有していることを特徴とする。

　上記の構成によれば、第１副画素の画素電極が、第１透明導電膜により形成された第１透明第１導電層、第２透明導電膜により形成された第２透明第１導電層、及び第３透明導電膜により形成された第３透明導電層を有し、第２副画素の画素電極が、第１透明導電膜により形成された第１透明第２導電層、及び第２透明導電膜により形成された第２透明第２導電層を有し、第３副画素の画素電極が、第１透明導電膜により形成された第１透明第３導電層を有しているので、各副画素における画素電極の膜厚が、第１副画素、第２副画素及び第３副画素の順に薄くなる。そのため、第１副画素の画素電極、第２副画素の画素電極及び第３副画素の画素電極が互いに異なる膜厚を有しているので、アクティブマトリクス基板において、各副画素毎に所望の光学特性が得られる。ここで、各画素電極が、第１透明導電膜、第２透明導電膜及び第３透明導電膜の３種類の透明導電膜を適宜選択して形成されているので、例えば、第１透明導電膜、第２透明導電膜及び第３透明導電膜をそれぞれ成膜するための３種類の専用のスパッタリング装置、並びに第１透明導電膜、第２透明導電膜及び第３透明導電膜をそれぞれエッチングするための３種類の専用のエッチング装置が設けられた製造ラインでは、特定のスパッタリング装置及びそれに対応するエッチング装置における処理の集中が抑制され、アクティブマトリクス基板の製造効率の低下が抑制される。したがって、アクティブマトリクス基板において、製造効率の低下を抑制して、各副画素毎に所望の光学特性を得ることが可能になる。

　上記第１副画素の画素電極では、上記第１透明第１導電層、第２透明第１導電層及び第３透明導電層が順に積層されていてもよい。

　上記の構成によれば、第１副画素の画素電極では、第１透明第１導電層、第２透明第１導電層及び第３透明導電層が順に積層されているので、まず、第１透明導電膜を成膜した後に、その第１透明導電膜をパターニングして、第１透明第１導電層、第１透明第２導電層及び第１透明第３導電層をそれぞれ形成し、続いて、第２透明導電膜を成膜した後に、その第２透明導電膜をパターニングして、第２透明第１導電層及び第２透明第２導電層をそれぞれ形成し、さらに、第３透明導電膜を成膜した後に、その第３透明導電膜をパターニングして、第３透明導電層を形成することにより、アクティブマトリクス基板が具体的に製造される。

　上記第１透明導電膜は、多結晶の酸化インジウムスズ膜であり、上記第２透明導電膜は、非晶質の酸化インジウムスズ膜をアニール処理して形成され、上記第３透明導電膜は、酸化インジウム亜鉛膜であってもよい。

　上記の構成によれば、第１透明導電膜が多結晶の酸化インジウムスズ膜であり、第２透明導電膜が非晶質の酸化インジウムスズ膜をアニール処理して形成され、第３透明導電膜が酸化インジウム亜鉛膜であるので、例えば、第２透明導電膜がパターニングされた後にアニール処理されたとすると、第２透明導電膜をエッチングによりパターニングする際には、第１透明導電膜（多結晶の酸化インジウムスズ膜）が第２透明導電膜（非晶質の酸化インジウムスズ膜）よりも耐エッチング性が高くなることにより、第１透明導電膜のエッチングが進行し難くなり、また、第３透明導電膜をエッチングによりパターニングする際には、第１透明導電膜（多結晶の酸化インジウムスズ膜）及び第２透明導電膜（非晶質の酸化インジウムスズ膜を多結晶化した多結晶の酸化インジウムスズ膜）が第３透明導電膜（酸化インジウム亜鉛膜）よりも耐エッチング性が高くなることにより、第１透明導電膜及び第２透明導電膜のエッチングが進行し難くなる。

　また、本発明に係るアクティブマトリクス基板の製造方法は、基板にマトリクス状に設けられた複数の画素電極を備え、上記各画素電極に対応して、互いに異なる色を表示するための第１副画素、第２副画素及び第３副画素が規定されたアクティブマトリクス基板を製造する方法であって、上記基板に第１透明導電膜をスパッタリング法により成膜した後に、該第１透明導電膜をエッチングによりパターニングして、上記第１副画素に第１透明第１導電層、上記第２副画素に第１透明第２導電層、及び上記第３副画素に第１透明第３導電層をそれぞれ形成する第１透明導電層形成工程と、上記基板に第２透明導電膜をスパッタリング法により成膜した後に、該第２透明導電膜をエッチングによりパターニングして、上記第１副画素に第２透明第１導電層、及び上記第２副画素に第２透明第２導電層をそれぞれ形成する第２透明導電層形成工程と、上記基板に第３透明導電膜をスパッタリング法により成膜した後に、該第３透明導電膜をエッチングによりパターニングして、上記第１副画素に第３透明導電層を形成する第３透明導電層形成工程とを備えることを特徴とする。

　上記の方法によれば、第１副画素の画素電極が、第１透明導電層形成工程で第１透明導電膜をパターニングして形成された第１透明第１導電層、第２透明導電層形成工程で第２透明導電膜をパターニングして形成された第２透明第１導電層、及び第３透明導電層形成工程で第３透明導電膜をパターニングして形成された第３透明導電層を有し、第２副画素の画素電極が、第１透明導電層形成工程で第１透明導電膜をパターニングして形成された第１透明第２導電層、及び第２透明導電層形成工程で第２透明導電膜をパターニングして形成された第２透明第２導電層を有し、第３副画素の画素電極が、第１透明導電層形成工程で第１透明導電膜をパターニングして形成された第１透明第３導電層を有することになるので、各副画素における画素電極の膜厚が、第１副画素、第２副画素及び第３副画素の順に薄くなる。そのため、第１副画素の画素電極、第２副画素の画素電極及び第３副画素の画素電極が互いに異なる膜厚を有しているので、アクティブマトリクス基板において、各副画素毎に所望の光学特性が得られる。ここで、各画素電極が、第１透明導電膜、第２透明導電膜及び第３透明導電膜の３種類の透明導電膜を適宜選択して形成されているので、例えば、第１透明導電膜、第２透明導電膜及び第３透明導電膜をそれぞれ成膜するための３種類の専用のスパッタリング装置、並びに第１透明導電膜、第２透明導電膜及び第３透明導電膜をそれぞれエッチングするための３種類の専用のエッチング装置が設けられた製造ラインでは、特定のスパッタリング装置及びそれに対応するエッチング装置における処理の集中が抑制され、アクティブマトリクス基板の製造効率の低下が抑制される。したがって、アクティブマトリクス基板において、製造効率の低下を抑制して、各副画素毎に所望の光学特性を得ることが可能になる。

　上記第１透明導電層形成工程、第２透明導電層形成工程及び第３透明導電層形成工程を順に行い、上記第１透明導電膜は、多結晶の酸化インジウムスズ膜であり、上記第２透明導電膜は、上記第２透明導電層形成工程において、非晶質の酸化インジウムスズ膜として成膜され、該成膜された酸化インジウムスズ膜をパターニングした後に、アニール処理により多結晶化され、上記第３透明導電膜は、酸化インジウム亜鉛膜であってもよい。

　上記の方法によれば、第１透明導電層形成工程、第２透明導電層形成工程及び第３透明導電層形成工程を順に行い、第１透明導電膜が多結晶の酸化インジウムスズ膜であり、第２透明導電膜が非晶質の酸化インジウムスズ膜として成膜され、パターニングした後にアニール処理により多結晶化され、第３透明導電膜が酸化インジウム亜鉛膜であるので、第２透明導電層形成工程において、第２透明導電膜をエッチングによりパターニングする際には、第１透明導電膜（多結晶の酸化インジウムスズ膜）が第２透明導電膜（非晶質の酸化インジウムスズ膜）よりも耐エッチング性が高くなることにより、第１透明導電膜（第１透明第３導電層）のエッチングが進行し難くなり、また、第３透明導電層形成工程において、第３透明導電膜をエッチングによりパターニングする際には、第１透明導電膜（多結晶の酸化インジウムスズ膜）及び第２透明導電膜（非晶質の酸化インジウムスズ膜を多結晶化した多結晶の酸化インジウムスズ膜）が第３透明導電膜（酸化インジウム亜鉛膜）よりも耐エッチング性が高くなることにより、第１透明導電膜（第１透明第３導電層）及び第２透明導電膜（第２透明第２導電層）のエッチングが進行し難くなる。

　また、本発明に係る対向基板は、基板に設けられた共通電極を備え、上記共通電極に対して、互いに異なる色を表示するための第１副画素、第２副画素及び第３副画素が規定された対向基板であって、上記共通電極は、上記第１副画素において、第１透明導電膜により形成された第１透明第１導電層、第２透明導電膜により形成された第２透明第１導電層、及び第３透明導電膜により形成された第３透明導電層を有し、上記第２副画素において、上記第１透明導電膜により形成された第１透明第２導電層、及び上記第２透明導電膜により形成された第２透明第２導電層を有し、上記第３副画素において、上記第１透明導電膜により形成された第１透明第３導電層を有し、上記第１透明第１導電層、第１透明第２導電層、第１透明第３導電層、第２透明第１導電層、第２透明第２導電層及び第３透明導電層は、互いに接続されていることを特徴とする。

　上記の構成によれば、共通電極が、第１副画素において、第１透明導電膜により形成された第１透明第１導電層、第２透明導電膜により形成された第２透明第１導電層、及び第３透明導電膜により形成された第３透明導電層を有し、第２副画素において、第１透明導電膜により形成された第１透明第２導電層、及び第２透明導電膜により形成された第２透明第２導電層を有し、第３副画素において、第１透明導電膜により形成された第１透明第３導電層を有し、第１透明第１導電層、第１透明第２導電層、第１透明第３導電層、第２透明第１導電層、第２透明第２導電層及び第３透明導電層が互いに接続されているので、共通電極が具体的に構成され、各副画素における共通電極の膜厚が、第１副画素、第２副画素及び第３副画素の順に薄くなる。そのため、共通電極が、第１副画素、第２副画素及び第３副画素において、互いに異なる膜厚を有しているので、対向基板において、各副画素毎に所望の光学特性が得られる。ここで、共通電極が、第１透明導電膜、第２透明導電膜及び第３透明導電膜の３種類の透明導電膜を適宜選択して形成されているので、例えば、第１透明導電膜、第２透明導電膜及び第３透明導電膜をそれぞれ成膜するための３種類の専用のスパッタリング装置、並びに第１透明導電膜、第２透明導電膜及び第３透明導電膜をそれぞれエッチングするための３種類の専用のエッチング装置が設けられた製造ラインでは、特定のスパッタリング装置及びそれに対応するエッチング装置における処理の集中が抑制され、対向基板の製造効率の低下が抑制される。したがって、対向基板において、製造効率の低下を抑制して、各副画素毎に所望の光学特性を得ることが可能になる。

　上記第１透明第１導電層、第１透明第２導電層、第１透明第３導電層は、一体に形成されていてもよい。

　上記の構成によれば、第１透明第１導電層、第１透明第２導電層、第１透明第３導電層が一体に形成されているので、第１透明第１導電層、第１透明第２導電層、第１透明第３導電層、第２透明第１導電層、第２透明第２導電層及び第３透明導電層が互いに接続され、共通電極が具体的に構成される。

　上記基板と、上記第１透明第１導電層、第１透明第２導電層、第１透明第３導電層、第２透明第１導電層、第２透明第２導電層及び第３透明導電層との間には、上記第１副画素、第２副画素及び第３副画素に対応して、第１着色層、第２着色層及び第３着色層がそれぞれ設けられていてもよい。

　上記の構成によれば、基板と、第１透明第１導電層、第１透明第２導電層、第１透明第３導電層、第２透明第１導電層、第２透明第２導電層及び第３透明導電層との間に、第１副画素、第２副画素及び第３副画素に対応して、第１着色層、第２着色層及び第３着色層がそれぞれ設けられているので、いわゆる、カラーフィルター基板と呼ばれる対向基板が具体的に構成される。

　また、本発明に係る対向基板の製造方法は、基板に設けられた共通電極を備え、上記共通電極に対して、互いに異なる色を表示するための第１副画素、第２副画素及び第３副画素が規定された対向基板を製造する方法であって、上記基板に第１透明導電膜をスパッタリング法により成膜した後に、該第１透明導電膜をエッチングによりパターニングして、上記第１副画素に第１透明第１導電層、上記第２副画素に第１透明第２導電層、及び上記第３副画素に第１透明第３導電層を一体に形成する第１透明導電層形成工程と、上記基板に第２透明導電膜をスパッタリング法により成膜した後に、該第２透明導電膜をエッチングによりパターニングして、上記第１副画素に第２透明第１導電層、及び上記第２副画素に第２透明第２導電層をそれぞれ形成する第２透明導電層形成工程と、上記基板に第３透明導電膜をスパッタリング法により成膜した後に、該第３透明導電膜をエッチングによりパターニングして、上記第１副画素に第３透明導電層を形成する第３透明導電層形成工程とを備えることを特徴とする。

　上記の方法によれば、共通電極が、第１副画素において、第１透明導電層形成工程で第１透明導電膜をパターニングして形成された第１透明第１導電層、第２透明導電層形成工程で第２透明導電膜をパターニングして形成された第２透明第１導電層、及び第３透明導電層形成工程で第３透明導電膜をパターニングして形成された第３透明導電層を有し、第２副画素において、第１透明導電層形成工程で第１透明導電膜をパターニングして形成された第１透明第２導電層、及び第２透明導電層形成工程で第２透明導電膜をパターニングして形成された第２透明第２導電層を有し、第３副画素において、第１透明導電層形成工程で第１透明導電膜をパターニングして形成された第１透明第３導電層を有し、第１透明第１導電層、第１透明第２導電層及び第１透明第３導電層が一体に形成されるので、共通電極が具体的に形成され、各副画素における共通電極の膜厚が、第１副画素、第２副画素及び第３副画素の順に薄くなる。そのため、共通電極が、第１副画素、第２副画素及び第３副画素において、互いに異なる膜厚を有しているので、対向基板において、各副画素毎に所望の光学特性が得られる。ここで、共通電極が、第１透明導電膜、第２透明導電膜及び第３透明導電膜の３種類の透明導電膜を適宜選択して形成されているので、例えば、第１透明導電膜、第２透明導電膜及び第３透明導電膜をそれぞれ成膜するための３種類の専用のスパッタリング装置、並びに第１透明導電膜、第２透明導電膜及び第３透明導電膜をそれぞれエッチングするための３種類の専用のエッチング装置が設けられた製造ラインでは、特定のスパッタリング装置及びそれに対応するエッチング装置における処理の集中が抑制され、対向基板の製造効率の低下が抑制される。したがって、対向基板において、製造効率の低下を抑制して、各副画素毎に所望の光学特性を得ることが可能になる。

　また、本発明に係る表示パネルは、互いに対向するように設けられたアクティブマトリクス基板及び対向基板と、上記アクティブマトリクス基板及び対向基板の間に設けられた表示媒体層とを備えた表示パネルであって、上記アクティブマトリクス基板は、基板にマトリクス状に設けられた複数の画素電極を備え、上記各画素電極に対応して、互いに異なる色を表示するための第１副画素、第２副画素及び第３副画素が規定され、上記第１副画素の画素電極は、第１透明導電膜により形成された第１透明第１導電層、第２透明導電膜により形成された第２透明第１導電層、及び第３透明導電膜により形成された第３透明導電層を有し、上記第２副画素の画素電極は、上記第１透明導電膜により形成された第１透明第２導電層、及び上記第２透明導電膜により形成された第２透明第２導電層を有し、上記第３副画素の画素電極は、上記第１透明導電膜により形成された第１透明第３導電層を有していることを特徴とする。

　上記の構成によれば、アクティブマトリクス基板において、第１副画素の画素電極が、第１透明導電膜により形成された第１透明第１導電層、第２透明導電膜により形成された第２透明第１導電層、及び第３透明導電膜により形成された第３透明導電層を有し、第２副画素の画素電極が、第１透明導電膜により形成された第１透明第２導電層、及び第２透明導電膜により形成された第２透明第２導電層を有し、第３副画素の画素電極が、第１透明導電膜により形成された第１透明第３導電層を有しているので、各副画素における画素電極の膜厚が、第１副画素、第２副画素及び第３副画素の順に薄くなる。そのため、第１副画素の画素電極、第２副画素の画素電極及び第３副画素の画素電極が互いに異なる膜厚を有しているので、アクティブマトリクス基板において、各副画素毎に所望の光学特性が得られる。ここで、各画素電極が、第１透明導電膜、第２透明導電膜及び第３透明導電膜の３種類の透明導電膜を適宜選択して形成されているので、例えば、第１透明導電膜、第２透明導電膜及び第３透明導電膜をそれぞれ成膜するための３種類の専用のスパッタリング装置、並びに第１透明導電膜、第２透明導電膜及び第３透明導電膜をそれぞれエッチングするための３種類の専用のエッチング装置が設けられた製造ラインでは、特定のスパッタリング装置及びそれに対応するエッチング装置における処理の集中が抑制され、アクティブマトリクス基板の製造効率の低下が抑制される。したがって、アクティブマトリクス基板を備えた表示パネルにおいて、製造効率の低下を抑制して、各副画素毎に所望の光学特性を得ることが可能になる。

　また、本発明に係る表示パネルは、互いに対向するように設けられたアクティブマトリクス基板及び対向基板と、上記アクティブマトリクス基板及び対向基板の間に設けられた表示媒体層とを備えた表示パネルであって、上記対向基板は、基板に設けられた共通電極を備え、上記共通電極に対して、互いに異なる色を表示するための第１副画素、第２副画素及び第３副画素が規定され、上記共通電極は、上記第１副画素において、第１透明導電膜により形成された第１透明第１導電層、第２透明導電膜により形成された第２透明第１導電層、及び第３透明導電膜により形成された第３透明導電層を有し、上記第２副画素において、上記第１透明導電膜により形成された第１透明第２導電層、及び上記第２透明導電膜により形成された第２透明第２導電層を有し、上記第３副画素において、上記第１透明導電膜により形成された第１透明第３導電層を有し、上記第１透明第１導電層、第１透明第２導電層、第１透明第３導電層、第２透明第１導電層、第２透明第２導電層及び第３透明導電層は、互いに接続されていることを特徴とする。

　上記の構成によれば、対向基板に設けられた共通電極が、第１副画素において、第１透明導電膜により形成された第１透明第１導電層、第２透明導電膜により形成された第２透明第１導電層、及び第３透明導電膜により形成された第３透明導電層を有し、第２副画素において、第１透明導電膜により形成された第１透明第２導電層、及び第２透明導電膜により形成された第２透明第２導電層を有し、第３副画素において、第１透明導電膜により形成された第１透明第３導電層を有し、第１透明第１導電層、第１透明第２導電層、第１透明第３導電層、第２透明第１導電層、第２透明第２導電層及び第３透明導電層が互いに接続されているので、共通電極が具体的に構成され、各副画素における共通電極の膜厚が、第１副画素、第２副画素及び第３副画素の順に薄くなる。そのため、共通電極が、第１副画素、第２副画素及び第３副画素において、互いに異なる膜厚を有しているので、対向基板において、各副画素毎に所望の光学特性が得られる。ここで、共通電極が、第１透明導電膜、第２透明導電膜及び第３透明導電膜の３種類の透明導電膜を適宜選択して形成されているので、例えば、第１透明導電膜、第２透明導電膜及び第３透明導電膜をそれぞれ成膜するための３種類の専用のスパッタリング装置、並びに第１透明導電膜、第２透明導電膜及び第３透明導電膜をそれぞれエッチングするための３種類の専用のエッチング装置が設けられた製造ラインでは、特定のスパッタリング装置及びそれに対応するエッチング装置における処理の集中が抑制され、対向基板の製造効率の低下が抑制される。したがって、対向基板を備えた表示パネルにおいて、製造効率の低下を抑制して、各副画素毎に所望の光学特性を得ることが可能になる。

　本発明によれば、第１副画素において、第１透明導電膜により形成された第１透明第１導電層、第２透明導電膜により形成された第２透明第１導電層、及び第３透明導電膜により形成された第３透明導電層を有し、第２副画素において、第１透明導電膜により形成された第１透明第２導電層、及び第２透明導電膜により形成された第２透明第２導電層を有し、第３副画素において、第１透明導電膜により形成された第１透明第３導電層を有しているので、製造効率の低下を抑制して、各副画素毎に所望の光学特性を得ることができる。

図１は、実施形態１に係る液晶表示パネルの断面図である。図２は、実施形態１に係る液晶表示パネルの簡略化した断面図である。図３は、実施形態１に係る液晶表示パネルを構成するアクティブマトリクス基板の製造工程の一部を断面で示す説明図である。図４は、実施形態１に係る実験で得られた透明導電膜の膜厚と透過率との関係を示すグラフである。図５は、実施形態１に係る実験で得られた透明導電膜の膜厚と色度との関係を示すグラフである。図６は、実施形態２に係る液晶表示パネルの簡略化した断面図である。図７は、実施形態２に係る液晶表示パネルを構成するアクティブマトリクス基板の製造工程の一部を断面で示す説明図である。図８は、実施形態３に係る液晶表示パネルの簡略化した断面図である。図９は、実施形態３に係る液晶表示パネルを構成するアクティブマトリクス基板の製造工程の一部を断面で示す説明図である。図１０は、実施形態４に係る液晶表示パネルの断面図である。図１１は、実施形態４に係る液晶表示パネルの簡略化した断面図である。図１２は、実施形態４に係る液晶表示パネルを構成する対向基板の製造工程の一部を断面で示す説明図である。図１３は、実施形態５に係る液晶表示パネルの簡略化した断面図である。図１４は、実施形態５に係る液晶表示パネルを構成する対向基板の製造工程の一部を断面で示す説明図である。図１５は、実施形態６に係る液晶表示パネルの簡略化した断面図である。図１６は、実施形態６に係る液晶表示パネルを構成する対向基板の製造工程の一部を断面で示す説明図である。

　以下、本発明の実施形態を図面に基づいて詳細に説明する。なお、本発明は、以下の各実施形態に限定されるものではない。

　《発明の実施形態１》
　図１～図５は、本発明に係るアクティブマトリクス基板及びその製造方法、対向基板及びその製造方法、並びに表示パネルの実施形態１を示している。具体的に、図１は、本実施形態の液晶表示パネル５０ａの断面図であり、図２は、液晶表示パネル５０ａの簡略化した断面図である。

　液晶表示パネル５０ａは、図１及び図２に示すように、互いに対向するように設けられたアクティブマトリクス基板３０ａ及び対向基板４０と、アクティブマトリクス基板３０ａ及び対向基板４０の間に表示媒体層として設けられた液晶層４５と、アクティブマトリクス基板３０ａ及び対向基板４０を互いに接着すると共に、アクティブマトリクス基板３０ａ及び対向基板４０の間に液晶層４５を封入するために枠状に設けられたシール材（不図示）とを備えている。

　液晶表示パネル５０ａでは、図１及び図２に示すように、複数の画素Ｐがマトリクス状に設けられ、各画素Ｐにおいて、赤色の階調表示を行う第１副画素Ｐｒ、緑色の階調表示を行う第２副画素Ｐｇ、及び青色の階調表示を行う第３副画素Ｐｂが並んで設けられている。

　アクティブマトリクス基板３０ａは、図１及び図２に示すように、基板１０ａと、基板１０ａに互いに平行に延びるように設けられた複数のゲート線（不図示）と、各ゲート線と直交する方向に互いに平行に延びるように設けられた複数のソース線（不図示）と、各ゲート線及び各ソース線の交差部分毎、すなわち、各副画素毎にそれぞれ設けられた複数のＴＦＴ５と、各ＴＦＴ５を覆うように設けられた層間絶縁膜１７と、層間絶縁膜１７上に各副画素Ｐｒ、Ｐｇ及びＰｂ毎にそれぞれ設けられ、マトリクス状に配置された複数の画素電極２１ｒａ、２１ｇａ及び２１ｂａと、各画素電極２１ｒａ、２１ｇａ及び２１ｂａを覆うように設けられた配向膜２２とを備えている。

　ＴＦＴ５は、図１に示すように、基板１０ａ上にベースコート膜１１を介して設けられた半導体層１２と、半導体層１２を覆うように設けられたゲート絶縁膜１３と、ゲート絶縁膜１３上に半導体層１２の一部と重なるように設けられたゲート電極１４と、ゲート電極１４を覆うように設けられた保護絶縁膜１５と、保護絶縁膜１５上に設けられ、互いに離間及び対峙するように配置されたソース電極１６ａ及びドレイン電極１６ｂとを備えている。

　半導体層１２は、ゲート電極１４に重なるように設けられたチャネル領域と、チャネル領域を挟んで互いに離間及び対峙するように設けられたソース領域及びドレイン領域とを備えている。なお、半導体層１２のチャネル領域とソース領域及びドレイン領域との間には、ＬＤＤ（Lightly Doped Drain）領域が設けられていてもよい。

　ゲート電極１４は、ゲート絶縁膜１３上に互いに平行に延びるように設けられた複数のゲート線（不図示）における各副画素Ｐｒ、Ｐｇ及びＰｂ毎の一部又は側方への突出部である。

　ソース電極１６ａは、保護絶縁膜１５上に各ゲート線と直交する方向に互いに平行に延びるように設けられた複数のソース線（不図示）における各副画素Ｐｒ、Ｐｇ及びＰｂ毎の一部又は側方への突出部である。また、ソース電極１６ａは、図１に示すように、ゲート絶縁膜１３及び保護絶縁膜１５の積層膜に形成されたコンタクトホール１５ａを介して、半導体層１２のソース領域に接続されている。

　ドレイン電極１６ｂは、図１に示すように、ゲート絶縁膜１３及び保護絶縁膜１５の積層膜に形成されたコンタクトホール１５ｂを介して半導体層１２のドレイン領域に接続されていると共に、層間絶縁膜１７に形成されたコンタクトホール１７ａを介して画素電極２１ｒａ、２１ｇａ又は２１ｂａに接続されている。

　第１副画素Ｐｒに設けられた画素電極２１ｒａは、図１及び図２に示すように、基板１０ａ側から順に積層された第１透明第１導電層１８ａ、第２透明第１導電層１９ａ及び第３透明導電層２０ａを備えている。

　第２副画素Ｐｇに設けられた画素電極２１ｇａは、図１及び図２に示すように、基板１０ａ側から順に積層された第１透明第２導電層１８ｂ及び第２透明第２導電層１９ｂを備えている。

　第３副画素Ｐｂに設けられた画素電極２１ｂａは、図１及び図２に示すように、第１透明第３導電層１８ｃにより構成されている。

　対向基板４０は、図１及び図２に示すように、基板１０ｂと、基板１０ｂに格子状に設けられたブラックマトリクス３１と、ブラックマトリクス３１の各格子間に、第１副画素Ｐｒ、第２副画素Ｐｇ及び第３副画素Ｐｂに対応するように、第１着色層、第２着色層及び第３着色層として、それぞれ設けられた赤色層３２ｒ、緑色層３２ｇ及び青色層３２ｂと、ブラックマトリクス３１、赤色層３２ｒ、緑色層３２ｇ及び青色層３２ｂを覆うように設けられた共通電極３４と、共通電極３４を覆うように設けられた配向膜３８とを備えている。

　液晶層４５は、電気光学特性を有するネマチックの液晶材料などにより構成されている。

　上記構成の液晶表示パネル５０ａは、アクティブマトリクス基板３０ａ上の各画素電極２１ｒａ、２１ｇａ及び２１ｂａと対向基板４０上の共通電極３４との間に配向膜２２及び３８を介して配置する液晶層４５に各副画素Ｐｒ、Ｐｇ及びＰｂ毎に所定の電圧を印加して、液晶層４５の配向状態を変えることにより、各副画素Ｐｒ、Ｐｇ及びＰｂ毎にパネル内を透過する光の透過率を調整して、画像を表示するように構成されている。

　次に、本実施形態の液晶表示パネル５０ａの製造方法について、図１～図３を用いて説明する。ここで、本実施形態の液晶表示パネル５０ａの製造方法は、アクティブマトリクス基板製造工程、対向基板製造工程及び液晶注入工程を備える。なお、図３は、アクティブマトリクス基板３０ａの製造工程の一部を断面で示す説明図である。

　＜アクティブマトリクス基板製造工程＞
　まず、ガラス基板などの基板１０ａ上に、例えば、ＣＶＤ（Chemical Vapor Deposition）法により、窒化シリコン膜、酸化シリコン膜又はそれらの積層膜などを厚さ２００ｎｍ程度で成膜して、ベースコート膜１１を形成する。

　続いて、ベースコート膜１１が形成された基板全体に、例えば、ＣＶＤ法により、真性アモルファスシリコン膜を厚さ５０ｎｍ程度で成膜した後に、レーザー光の照射などのアニール処理により多結晶化してポリシリコン膜を形成し、そのポリシリコン膜に対して、フォトリソグラフィ処理、エッチング処理及びレジストの剥離処理を行うことにより、半導体層１２を形成する。

　その後、半導体層１２が形成された基板全体に、例えば、ＣＶＤ法により、窒化シリコン膜、酸化シリコン膜又はそれらの積層膜などを厚さ１００ｎｍ程度で成膜して、ゲート絶縁膜１３を形成する。

　さらに、ゲート絶縁膜１３が形成された基板全体に、例えば、スパッタリング法により、モリブデン膜などの金属膜を厚さ３００ｎｍ程度で成膜した後に、その金属膜に対して、フォトリソグラフィ処理、エッチング処理及びレジストの剥離処理を行うことにより、ゲート電極１４及びゲート線（不図示）を形成する。

　続いて、ゲート電極１４などが形成された基板上の半導体層１２に対して、ゲート電極１４ａをマスクとしてリンなどの不純物を注入することにより、半導体層１２にチャネル領域、ソース領域及びドレイン領域を形成する。

　さらに、半導体層１２のチャネル領域、ソース領域及びドレイン領域が形成された基板全体に、例えば、ＣＶＤ法により、窒化シリコン膜、酸化シリコン膜又はそれらの積層膜などの無機絶縁膜を厚さ７００ｎｍ程度で成膜した後に、その無機絶縁膜及びその下層のゲート絶縁膜１３に対して、フォトリソグラフィ処理、エッチング処理及びレジストの剥離処理を行うことにより、コンタクトホール１５ａ及び１５ｂを有する保護絶縁膜１５を形成する。

　そして、保護絶縁膜１５が形成された基板全体に、例えば、スパッタリング法により、チタン膜、アルミニウム膜及びチタン膜などを順に積層した金属膜を厚さ５００ｎｍ程度で成膜した後に、その金属膜に対して、フォトリソグラフィ処理、エッチング処理及びレジストの剥離処理を行うことにより、ソース電極１６ａ、ドレイン電極１６ｂ及びソース線（不図示）を形成する。

　さらに、ソース電極１６ａ及びドレイン電極１６ｂなどが形成された基板全体に、例えば、スピンコート法やスリットコート法により、アクリル系の感光性樹脂膜を厚さ２μｍ程度で塗布した後に、その塗布膜に対して、プリベーク、露光、現像及びポストベークを行うことにより、コンタクトホール１７ａを有する層間絶縁膜１７を形成する。

　引き続いて、層間絶縁膜１７が形成された基板全体に、例えば、スパッタリング法により、ポリＩＴＯ膜などの第１透明導電膜１８を厚さ１００ｎｍ程度で成膜した後に、図３（ａ）に示すように、フォトリソグラフィ処理を行うことにより第１透明導電膜１８上にレジストＲａａを形成し、レジストＲａａから露出する第１透明導電膜１８に対するエッチング処理、及びレジストＲａａの剥離処理を行うことにより、図３（ｂ）に示すように、第１透明第１導電層１８ａ、第１透明第２導電層１８ｂ及び第１透明第３導電層１８ｃを形成する（第１透明導電層形成工程）。

　そして、第１透明第１導電層１８ａ、第１透明第２導電層１８ｂ及び第１透明第３導電層１８ｃが形成された基板全体に、例えば、スパッタリング法により、アモルファスＩＴＯ膜などの第２透明導電膜１９を厚さ１００ｎｍ程度で成膜した後に、図３（ｃ）に示すように、フォトリソグラフィ処理を行うことにより第２透明導電膜１９上にレジストＲａｂを形成し、レジストＲａｂから露出する第２透明導電膜１９に対するエッチング処理、レジストＲａｂの剥離処理、及びアニール処理による多結晶化を行うことにより、図３（ｄ）に示すように、第２透明第１導電層１９ａ及び第２透明第２導電層１９ｂを形成する（第２透明導電層形成工程）。

　さらに、第２透明第１導電層１９ａ及び第２透明第２導電層１９ｂが形成された基板全体に、例えば、スパッタリング法により、ＩＺＯ膜などの第３透明導電膜２０を厚さ１００ｎｍ程度で成膜した後に、図３（ｅ）に示すように、フォトリソグラフィ処理を行うことにより第３透明導電膜２０上にレジストＲａｃを形成し、レジストＲａｃから露出する第３透明導電膜２０に対するエッチング処理、及びレジストＲａｃの剥離処理を行うことにより、図３（ｆ）に示すように、第３透明導電層２０ａを形成して、第１副画素Ｐｒに画素電極２１ｒａ、第２副画素Ｐｇに画素電極２１ｇａ、及び第３副画素Ｐｂに画素電極２１ｂａをそれぞれ形成する（第３透明導電層形成工程）。

　最後に、画素電極２１ｒａ、２１ｇａ及び２１ｂａが形成された基板全体に、例えば、スピンコート法、スリットコート法又は印刷法により、ポリイミド系の樹脂膜を塗布した後に、その塗布膜に対して、焼成及びラビング処理を行うことにより、配向膜２２を形成する。

　以上のようにして、本実施形態のアクティブマトリクス基板３０ａを製造することができる。

　＜対向基板製造工程＞
　まず、ガラス基板などの基板１０ｂの基板全体に、例えば、スピンコート法又はスリットコート法により、黒色に着色された感光性樹脂を塗布した後に、その塗布膜を露光及び現像することにより、ブラックマトリクス３１を厚さ１μｍ程度に形成する。

　続いて、ブラックマトリクス３１が形成された基板全体に、例えば、スピンコート法又はスリットコート法により、赤色、緑色又は青色に着色された感光性樹脂を塗布した後に、その塗布膜を露光及び現像することにより、選択した色の着色層（例えば、赤色層３２ｒ）を厚さ１μｍ～３μｍ程度に形成する。そして、他の２色についても同様な工程を繰り返して、他の２色の着色層（例えば、緑色層３２ｇ及び青色層３２ｂ）を厚さ１μｍ～３μｍ程度に形成する。

　さらに、赤色層３２ｒ、緑色層３２ｇ及び青色層３２ｂが形成された基板全体に、例えば、スパッタリング法により、アモルファスＩＴＯ膜などの透明導電膜をマスクを用いて厚さ１００ｎｍ程度で成膜することにより、共通電極３４を形成する。

　最後に、共通電極３４が形成された基板全体に、スピンコート法、スリットコート法又は印刷法により、ポリイミド系の樹脂膜を塗布した後に、その塗布膜に対して、焼成及びラビング処理を行うことにより、配向膜３８を形成する。

　以上のようにして、本実施形態の対向基板４０を製造することができる。

　＜液晶注入工程＞
　まず、例えば、上記対向基板製造工程で製造された対向基板４０の表面に、ＵＶ（ultraviolet）硬化及び熱硬化併用型樹脂などからなるシール材を枠状に印刷した後に、シール材の内側に液晶材料を滴下する。

　続いて、上記液晶材料が滴下された対向基板４０と、上記アクティブマトリクス基板製造工程で製造されたアクティブマトリクス基板３０ａとを、減圧下で貼り合わせた後に、その貼り合わせた貼合体を大気圧に開放することにより、その貼合体の表面及び裏面を加圧する。

　さらに、上記貼合体に挟持されたシール材にＵＶ光を照射した後に、その貼合体を加熱することによりシールを硬化させる。

　最後に、上記シール材を硬化させた貼合体を、例えば、ダイシングにより分断することにより、その不要な部分を除去する。

　以上のようにして、本実施形態の液晶表示パネル５０ａを製造することができる。

　次に、具体的に行った実験について、図４及び図５を用いて説明する。ここで、図４は、本実施形態の実験で得られた透明導電膜の膜厚と透過率との関係を示すグラフであり、図５は、その透明導電膜の膜厚と色度との関係を示すＣＩＥ１９３１表色系の色度図である。なお、図４では、「○」が透過率データの平均値を示し、縦線で連結された一対の「－」が透過率データの最大値及び最小値を示している。

　具体的な実験としては、ガラス基板上に種々の膜厚（２０ｎｍ、５０ｎｍ、８０ｎｍ、１１０ｎｍ、１４０ｎｍ、１７０ｎｍ及び２００ｎｍ）のＩＺＯ膜をスパッタリング法により形成して、その形成された各ＩＺＯ膜について、顕微分光測定器（オリンパス株式会社製ＯＳＰ－ＳＰ２００）を用いて、透過率（Ｙ値）及び色度（ｘ、ｙ）を５点ずつ測定した。

　図４及び図５から分かるように、ＩＺＯ膜の膜厚を変化させることにより、透過率（Ｙ値）及び色度（ｘ、ｙ）が変化することが確認されたので、本実施形態のように、各副画素毎に、第１透明導電膜、第２透明導電膜及び第３透明導電膜を適宜積層して、各副画素毎に画素電極の膜厚を異ならせることにより、各副画素毎に所望の光学特性を得ることができる、といえる。

　以上説明したように、本実施形態のアクティブマトリクス基板３０ａ及びその製造方法、並びに液晶表示パネル５０ａによれば、第１副画素Ｐｒの画素電極２１ｒａが、第１透明導電層形成工程で第１透明導電膜１８をパターニングして形成された第１透明第１導電層１８ａ、第２透明導電層形成工程で第２透明導電膜１９をパターニングして形成された第２透明第１導電層１９ａ、及び第３透明導電層形成工程で第３透明導電膜２０をパターニングして形成された第３透明導電層２０ａを有し、第２副画素Ｐｇの画素電極２１ｇａが、第１透明導電層形成工程で第１透明導電膜１８をパターニングして形成された第１透明第２導電層１８ｂ、及び第２透明導電層形成工程で第２透明導電膜１９をパターニングして形成された第２透明第２導電層１９ｂを有し、第３副画素Ｐｂの画素電極２１ｂａが、第１透明導電層形成工程で第１透明導電膜１８をパターニングして形成された第１透明第３導電層１８ｃを有することになるので、各副画素Ｐｒ、Ｐｇ及びＰｂにおける画素電極２１ｒａ、２１ｇａ及び２１ｂａの膜厚が、第１副画素Ｐｒ、第２副画素Ｐｇ及び第３副画素Ｐｂの順に薄くなる。そのため、第１副画素Ｐｒの画素電極２１ｒａ、第２副画素Ｐｇの画素電極２１ｇａ及び第３副画素Ｐｂの画素電極２１ｂａが互いに異なる膜厚を有しているので、アクティブマトリクス基板３０ａにおいて、各副画素Ｐｒ、Ｐｇ及びＰｂ毎に所望の光学特性を得ることができる。ここで、各画素電極２１ｒａ、２１ｇａ及び２１ｂａが、第１透明導電膜１８、第２透明導電膜１９及び第３透明導電膜２０の３種類の透明導電膜を適宜選択して形成されているので、例えば、第１透明導電膜１８、第２透明導電膜１９及び第３透明導電膜２０をそれぞれ成膜するための３種類の専用のスパッタリング装置、並びに第１透明導電膜１８、第２透明導電膜１９及び第３透明導電膜２０をそれぞれエッチングするための３種類の専用のエッチング装置が設けられた製造ラインでは、特定のスパッタリング装置及びそれに対応するエッチング装置における処理の集中を抑制することができ、アクティブマトリクス基板３０ａの製造効率の低下を抑制することができる。したがって、アクティブマトリクス基板３０ａ及びそれを備えた液晶表示パネル５０ａにおいて、製造効率の低下を抑制して、各副画素Ｐｒ、Ｐｇ及びＰｂ毎に所望の光学特性を得ることができる。

　また、本実施形態のアクティブマトリクス基板３０ａ及びその製造方法によれば、第１透明導電層形成工程、第２透明導電層形成工程及び第３透明導電層形成工程を順に行い、第１透明導電膜１８がポリＩＴＯ膜であり、第２透明導電膜１９がアモルファスＩＴＯ膜として成膜され、パターニングした後にアニール処理により多結晶化され、第３透明導電膜２０がＩＺＯ膜であるので、第２透明導電層形成工程において、第２透明導電膜１９をエッチングによりパターニングする際には、第１透明導電膜１８（ポリＩＴＯ膜）が第２透明導電膜１９（アモルファスＩＴＯ膜）よりも耐エッチング性が高くなることにより、第１透明導電膜１８（第１透明第３導電層１８ｃ）のエッチングを進行し難くすることができ、また、第３透明導電層形成工程において、第３透明導電膜２０をエッチングによりパターニングする際には、第１透明導電膜１８（ポリＩＴＯ膜）及び第２透明導電膜１９（アモルファスＩＴＯ膜を多結晶化したポリＩＴＯ膜）が第３透明導電膜２０（ＩＺＯ膜）よりも耐エッチング性が高くなることにより、第１透明導電膜１８（第１透明第３導電層１８ｃ）及び第２透明導電膜１９（第２透明第２導電層１９ｂ）のエッチングを進行し難くすることができる。

　《発明の実施形態２》
　図６は、図２に対応する本実施形態の液晶表示パネル５０ｂの簡略化した断面図である。なお、以下の各実施形態において、図１～図５と同じ部分については同じ符号を付して、その詳細な説明を省略する。

　上記実施形態１では、第１透明導電膜１８、第２透明導電膜１９及び第３透明導電膜２０を順に成膜して製造されたアクティブマトリクス基板３０ａを例示したが、本実施形態では、第３透明導電膜２０、第２透明導電膜１９及び第１透明導電膜１８を順に成膜して製造されたアクティブマトリクス基板３０ｂを例示する。

　液晶表示パネル５０ｂは、図６に示すように、互いに対向するように設けられたアクティブマトリクス基板３０ｂ及び対向基板４０と、アクティブマトリクス基板３０ｂ及び対向基板４０の間に表示媒体層として設けられた液晶層４５と、アクティブマトリクス基板３０ｂ及び対向基板４０を互いに接着すると共に、アクティブマトリクス基板３０ｂ及び対向基板４０の間に液晶層４５を封入するために枠状に設けられたシール材（不図示）とを備えている。

　アクティブマトリクス基板３０ｂは、図６に示すように、基板１０ａと、基板１０ａに互いに平行に延びるように設けられた複数のゲート線（不図示）と、各ゲート線と直交する方向に互いに平行に延びるように設けられた複数のソース線（不図示）と、各ゲート線及び各ソース線の交差部分毎、すなわち、各副画素毎にそれぞれ設けられた複数のＴＦＴ（不図示）と、各ＴＦＴを覆うように設けられた層間絶縁膜１７（図７参照）と、層間絶縁膜１７上に各副画素Ｐｒ、Ｐｇ及びＰｂ毎にそれぞれ設けられ、マトリクス状に配置された複数の画素電極２１ｒｂ、２１ｇｂ及び２１ｂｂと、各画素電極２１ｒｂ、２１ｇｂ及び２１ｂｂを覆うように設けられた配向膜２２とを備えている。ここで、アクティブマトリクス基板３０ｂでは、基板１０ａと層間絶縁膜１７との間の構成が上記実施形態１のアクティブマトリクス基板３０ａにおける基板１０ａと層間絶縁膜１７との間の構成と実質的に同じになっている。

　第１副画素Ｐｒに設けられた画素電極２１ｒｂは、図６に示すように、基板１０ａ側から順に積層された第３透明導電層２０ｂ、第２透明第１導電層１９ｃ及び第１透明第１導電層１８ｄを備えている。

　第２副画素Ｐｇに設けられた画素電極２１ｇｂは、図６に示すように、基板１０ａ側から順に積層された第２透明第２導電層１９ｄ及び第１透明第２導電層１８ｅを備えている。

　第３副画素Ｐｂに設けられた画素電極２１ｂａは、図６に示すように、第１透明第３導電層１８ｆにより構成されている。

　上記構成の液晶表示パネル５０ｂは、アクティブマトリクス基板３０ｂ上の各画素電極２１ｒｂ、２１ｇｂ及び２１ｂｂと対向基板４０上の共通電極３４との間に配向膜２２及び３８を介して配置する液晶層４５に各副画素Ｐｒ、Ｐｇ及びＰｂ毎に所定の電圧を印加して、液晶層４５の配向状態を変えることにより、各副画素Ｐｒ、Ｐｇ及びＰｂ毎にパネル内を透過する光の透過率を調整して、画像を表示するように構成されている。

　次に、本実施形態の液晶表示パネル５０ｂの製造方法について説明する。なお、本実施形態の液晶表示パネル５０ｂの製造方法は、アクティブマトリクス基板製造工程、対向基板製造工程及び液晶注入工程を備えるが、対向基板製造工程及び液晶注入工程については、上記実施形態１と実質的に同じであるので、以下に、アクティブマトリクス基板製造工程について図７を用いて説明する。ここで、図７は、アクティブマトリクス基板３０ｂの製造工程の一部を断面で示す説明図である。

　まず、上記実施形態１と同様な方法により層間絶縁膜１７までを形成し、層間絶縁膜１７が形成された基板全体に、例えば、スパッタリング法により、ポリＩＴＯ膜などの第３透明導電膜２０を厚さ１００ｎｍ程度で成膜した後に、図７（ａ）に示すように、フォトリソグラフィ処理を行うことにより第３透明導電膜２０上にレジストＲｂａを形成し、レジストＲｂａから露出する第３透明導電膜２０に対するエッチング処理、及びレジストＲｂａの剥離処理を行うことにより、図７（ｂ）に示すように、第３透明導電層２０ｂを形成する（第３透明導電層形成工程）。

　続いて、第３透明導電層２０ｂが形成された基板全体に、例えば、スパッタリング法により、アモルファスＩＴＯ膜などの第２透明導電膜１９を厚さ１００ｎｍ程度で成膜した後に、図７（ｃ）に示すように、フォトリソグラフィ処理を行うことにより第２透明導電膜１９上にレジストＲｂｂを形成し、レジストＲｂｂから露出する第２透明導電膜１９に対するエッチング処理、レジストＲｂｂの剥離処理、及びアニール処理による多結晶化を行うことにより、図７（ｄ）に示すように、第２透明第１導電層１９ｃ及び第２透明第２導電層１９ｄを形成する（第２透明導電層形成工程）。

　さらに、第２透明第１導電層１９ｃ及び第２透明第２導電層１９ｄが形成された基板全体に、例えば、スパッタリング法により、ＩＺＯ膜などの第１透明導電膜１８を厚さ１００ｎｍ程度で成膜した後に、図７（ｅ）に示すように、フォトリソグラフィ処理を行うことにより第１透明導電膜１８上にレジストＲｂｃを形成し、レジストＲｂｃから露出する第１透明導電膜１８に対するエッチング処理、及びレジストＲｂｃの剥離処理を行うことにより、図７（ｆ）に示すように、第１透明第１導電層１８ｄ、第１透明第２導電層１８ｅ及び第１透明第３導電層１８ｆを形成して、第１副画素Ｐｒに画素電極２１ｒｂ、第２副画素Ｐｇに画素電極２１ｇｂ、及び第３副画素Ｐｂに画素電極２１ｂｂをそれぞれ形成する（第１透明導電層形成工程）。

　最後に、画素電極２１ｒｂ、２１ｇｂ及び２１ｂｂが形成された基板全体に、例えば、スピンコート法、スリットコート法又は印刷法により、ポリイミド系の樹脂膜を塗布した後に、その塗布膜に対して、焼成及びラビング処理を行うことにより、配向膜２２を形成する。

　以上のようにして、本実施形態のアクティブマトリクス基板３０ｂを製造することができる。

　以上説明したように、本実施形態のアクティブマトリクス基板３０ｂ及びその製造方法、並びに液晶表示パネル５０ｂによれば、第１副画素Ｐｒの画素電極２１ｒｂが、第１透明導電層形成工程で第１透明導電膜１８をパターニングして形成された第１透明第１導電層１８ｄ、第２透明導電層形成工程で第２透明導電膜１９をパターニングして形成された第２透明第１導電層１９ｃ、及び第３透明導電層形成工程で第３透明導電膜２０をパターニングして形成された第３透明導電層２０ｂを有し、第２副画素Ｐｇの画素電極２１ｇｂが、第１透明導電層形成工程で第１透明導電膜１８をパターニングして形成された第１透明第２導電層１８ｅ、及び第２透明導電層形成工程で第２透明導電膜１９をパターニングして形成された第２透明第２導電層１９ｄを有し、第３副画素Ｐｂの画素電極２１ｂｂが、第１透明導電層形成工程で第１透明導電膜１８をパターニングして形成された第１透明第３導電層１８ｆを有することになるので、各副画素Ｐｒ、Ｐｇ及びＰｂにおける画素電極２１ｒｂ、２１ｇｂ及び２１ｂｂの膜厚が、第１副画素Ｐｒ、第２副画素Ｐｇ及び第３副画素Ｐｂの順に薄くなる。そのため、第１副画素Ｐｒの画素電極２１ｒｂ、第２副画素Ｐｇの画素電極２１ｇｂ及び第３副画素Ｐｂの画素電極２１ｂｂが互いに異なる膜厚を有しているので、アクティブマトリクス基板３０ｂにおいて、各副画素Ｐｒ、Ｐｇ及びＰｂ毎に所望の光学特性を得ることができる。ここで、各画素電極２１ｒｂ、２１ｇｂ及び２１ｂｂが、第１透明導電膜１８、第２透明導電膜１９及び第３透明導電膜２０の３種類の透明導電膜を適宜選択して形成されているので、例えば、第１透明導電膜１８、第２透明導電膜１９及び第３透明導電膜２０をそれぞれ成膜するための３種類の専用のスパッタリング装置、並びに第１透明導電膜１８、第２透明導電膜１９及び第３透明導電膜２０をそれぞれエッチングするための３種類の専用のエッチング装置が設けられた製造ラインでは、特定のスパッタリング装置及びそれに対応するエッチング装置における処理の集中を抑制することができ、アクティブマトリクス基板３０ｂの製造効率の低下を抑制することができる。したがって、アクティブマトリクス基板３０ｂ及びそれを備えた液晶表示パネル５０ｂにおいて、製造効率の低下を抑制して、各副画素Ｐｒ、Ｐｇ及びＰｂ毎に所望の光学特性を得ることができる。

　《発明の実施形態３》
　図８は、図２及び図６に対応する本実施形態の液晶表示パネル５０ｃの簡略化した断面図である。

　上記実施形態１では、第１透明導電膜１８、第２透明導電膜１９及び第３透明導電膜２０を順に成膜して製造されたアクティブマトリクス基板３０ａを例示し、上記実施形態２では、第３透明導電膜２０、第２透明導電膜１９及び第１透明導電膜１８を順に成膜して製造されたアクティブマトリクス基板３０ｂを例示したが、本実施形態では、第２透明導電膜１９、第３透明導電膜２０及び第１透明導電膜１８を順に成膜して製造されたアクティブマトリクス基板３０ｃを例示する。

　液晶表示パネル５０ｃは、図８に示すように、互いに対向するように設けられたアクティブマトリクス基板３０ｃ及び対向基板４０と、アクティブマトリクス基板３０ｃ及び対向基板４０の間に表示媒体層として設けられた液晶層４５と、アクティブマトリクス基板３０ｃ及び対向基板４０を互いに接着すると共に、アクティブマトリクス基板３０ｃ及び対向基板４０の間に液晶層４５を封入するために枠状に設けられたシール材（不図示）とを備えている。

　アクティブマトリクス基板３０ｃは、図８に示すように、基板１０ａと、基板１０ａに互いに平行に延びるように設けられた複数のゲート線（不図示）と、各ゲート線と直交する方向に互いに平行に延びるように設けられた複数のソース線（不図示）と、各ゲート線及び各ソース線の交差部分毎、すなわち、各副画素毎にそれぞれ設けられた複数のＴＦＴ（不図示）と、各ＴＦＴを覆うように設けられた層間絶縁膜１７（図９参照）と、層間絶縁膜１７上に各副画素Ｐｒ、Ｐｇ及びＰｂ毎にそれぞれ設けられ、マトリクス状に配置された複数の画素電極２１ｒｃ、２１ｇｃ及び２１ｂｃと、各画素電極２１ｒｃ、２１ｇｃ及び２１ｂｃを覆うように設けられた配向膜２２とを備えている。ここで、アクティブマトリクス基板３０ｃでは、基板１０ａと層間絶縁膜１７との間の構成が上記実施形態１のアクティブマトリクス基板３０ａにおける基板１０ａと層間絶縁膜１７との間の構成と実質的に同じになっている。

　第１副画素Ｐｒに設けられた画素電極２１ｒｃは、図８に示すように、基板１０ａ側から順に積層された第２透明第１導電層１９ｅ、第３透明導電層２０ｃ、及び第１透明第１導電層１８ｇを備えている。

　第２副画素Ｐｇに設けられた画素電極２１ｇｃは、図８に示すように、基板１０ａ側から順に積層された第２透明第２導電層１９ｆ及び第１透明第２導電層１８ｈを備えている。

　第３副画素Ｐｂに設けられた画素電極２１ｂｃは、図８に示すように、第１透明第３導電層１８ｉにより構成されている。

　上記構成の液晶表示パネル５０ｃは、アクティブマトリクス基板３０ｃ上の各画素電極２１ｒｃ、２１ｇｃ及び２１ｂｃと対向基板４０上の共通電極３４との間に配向膜２２及び３８を介して配置する液晶層４５に各副画素Ｐｒ、Ｐｇ及びＰｂ毎に所定の電圧を印加して、液晶層４５の配向状態を変えることにより、各副画素Ｐｒ、Ｐｇ及びＰｂ毎にパネル内を透過する光の透過率を調整して、画像を表示するように構成されている。

　次に、本実施形態の液晶表示パネル５０ｃの製造方法について説明する。なお、本実施形態の液晶表示パネル５０ｃの製造方法は、アクティブマトリクス基板製造工程、対向基板製造工程及び液晶注入工程を備えるが、対向基板製造工程及び液晶注入工程については、上記実施形態１と実質的に同じであるので、以下に、アクティブマトリクス基板製造工程について図９を用いて説明する。ここで、図９は、アクティブマトリクス基板３０ｃの製造工程の一部を断面で示す説明図である。

　まず、上記実施形態１と同様な方法により層間絶縁膜１７までを形成し、層間絶縁膜１７が形成された基板全体に、例えば、スパッタリング法により、ポリＩＴＯ膜などの第３透明導電膜１９を厚さ１００ｎｍ程度で成膜した後に、図９（ａ）に示すように、フォトリソグラフィ処理を行うことにより第２透明導電膜１９上にレジストＲｃａを形成し、レジストＲｃａから露出する第２透明導電膜１９に対するエッチング処理、及びレジストＲｃａの剥離処理を行うことにより、図９（ｂ）に示すように、第２透明第１導電層１９ｅ及び第２透明第２導電層１９ｆを形成する（第２透明導電層形成工程）。

　続いて、第２透明第１導電層１９ｅ及び第２透明第２導電層１９ｆが形成された基板全体に、例えば、スパッタリング法により、アモルファスＩＴＯ膜などの第３透明導電膜２０を厚さ１００ｎｍ程度で成膜した後に、図９（ｃ）に示すように、フォトリソグラフィ処理を行うことにより第３透明導電膜２０上にレジストＲｃｂを形成し、レジストＲｃｂから露出する第３透明導電膜２０に対するエッチング処理、レジストＲｃｂの剥離処理、及びアニール処理による多結晶化を行うことにより、図９（ｄ）に示すように、第３透明導電層２０ｃを形成する（第３透明導電層形成工程）。

　さらに、第３透明導電層２０ｃが形成された基板全体に、例えば、スパッタリング法により、ＩＺＯ膜などの第１透明導電膜１８を厚さ１００ｎｍ程度で成膜した後に、図９（ｅ）に示すように、フォトリソグラフィ処理を行うことにより第１透明導電膜１８上にレジストＲｃｃを形成し、レジストＲｃｃから露出する第１透明導電膜１８に対するエッチング処理、及びレジストＲｃｃの剥離処理を行うことにより、図９（ｆ）に示すように、第１透明第１導電層１８ｇ、第１透明第２導電層１８ｈ及び第１透明第３導電層１８ｉを形成して、第１副画素Ｐｒに画素電極２１ｒｃ、第２副画素Ｐｇに画素電極２１ｇｃ、及び第３副画素Ｐｂに画素電極２１ｂｃをそれぞれ形成する（第１透明導電層形成工程）。

　最後に、画素電極２１ｒｃ、２１ｇｃ及び２１ｂｃが形成された基板全体に、例えば、スピンコート法、スリットコート法又は印刷法により、ポリイミド系の樹脂膜を塗布した後に、その塗布膜に対して、焼成及びラビング処理を行うことにより、配向膜２２を形成する。

　以上のようにして、本実施形態のアクティブマトリクス基板３０ｃを製造することができる。

　以上説明したように、本実施形態のアクティブマトリクス基板３０ｃ及びその製造方法、並びに液晶表示パネル５０ｃによれば、第１副画素Ｐｒの画素電極２１ｒｃが、第１透明導電層形成工程で第１透明導電膜１８をパターニングして形成された第１透明第１導電層１８ｇ、第２透明導電層形成工程で第２透明導電膜１９をパターニングして形成された第２透明第１導電層１９ｅ、及び第３透明導電層形成工程で第３透明導電膜２０をパターニングして形成された第３透明導電層２０ｃを有し、第２副画素Ｐｇの画素電極２１ｇｃが、第１透明導電層形成工程で第１透明導電膜１８をパターニングして形成された第１透明第２導電層１８ｈ、及び第２透明導電層形成工程で第２透明導電膜１９をパターニングして形成された第２透明第２導電層１９ｆを有し、第３副画素Ｐｂの画素電極２１ｂｃが、第１透明導電層形成工程で第１透明導電膜１８をパターニングして形成された第１透明第３導電層１８ｉを有することになるので、各副画素Ｐｒ、Ｐｇ及びＰｂにおける画素電極２１ｒｃ、２１ｇｃ及び２１ｂｃの膜厚が、第１副画素Ｐｒ、第２副画素Ｐｇ及び第３副画素Ｐｂの順に薄くなる。そのため、第１副画素Ｐｒの画素電極２１ｒｃ、第２副画素Ｐｇの画素電極２１ｇｃ及び第３副画素Ｐｂの画素電極２１ｂｃが互いに異なる膜厚を有しているので、アクティブマトリクス基板３０ｃにおいて、各副画素Ｐｒ、Ｐｇ及びＰｂ毎に所望の光学特性を得ることができる。ここで、各画素電極２１ｒｃ、２１ｇｃ及び２１ｂｃが、第１透明導電膜１８、第２透明導電膜１９及び第３透明導電膜２０の３種類の透明導電膜を適宜選択して形成されているので、例えば、第１透明導電膜１８、第２透明導電膜１９及び第３透明導電膜２０をそれぞれ成膜するための３種類の専用のスパッタリング装置、並びに第１透明導電膜１８、第２透明導電膜１９及び第３透明導電膜２０をそれぞれエッチングするための３種類の専用のエッチング装置が設けられた製造ラインでは、特定のスパッタリング装置及びそれに対応するエッチング装置における処理の集中を抑制することができ、アクティブマトリクス基板３０ｃの製造効率の低下を抑制することができる。したがって、アクティブマトリクス基板３０ｃ及びそれを備えた液晶表示パネル５０ｃにおいて、製造効率の低下を抑制して、各副画素Ｐｒ、Ｐｇ及びＰｂ毎に所望の光学特性を得ることができる。

　《発明の実施形態４》
　図１０は、本実施形態の液晶表示パネル５０ｄの断面図であり、図１１は、液晶表示パネル５０ｄの簡略化した断面図である。

　上記各実施形態では、画素電極の膜厚を各副画素毎に異ならせたアクティブマトリクス基板３０ａ～３０ｃを備えた液晶表示パネル５０ａ～５０ｃを例示したが、本実施形態では、共通電極の膜厚を各副画素毎に異ならせた対向基板４０ａを備えた液晶表示パネル５０ｄを例示する。

　液晶表示パネル５０ｄは、図１０及び図１１に示すように、互いに対向するように設けられたアクティブマトリクス基板３０及び対向基板４０ａと、アクティブマトリクス基板３０及び対向基板４０ａの間に表示媒体層として設けられた液晶層４５と、アクティブマトリクス基板３０及び対向基板４０ａを互いに接着すると共に、アクティブマトリクス基板３０及び対向基板４０ａの間に液晶層４５を封入するために枠状に設けられたシール材（不図示）とを備えている。

　アクティブマトリクス基板３０は、図１０及び図１１に示すように、基板１０ａと、基板１０ａに互いに平行に延びるように設けられた複数のゲート線（不図示）と、各ゲート線と直交する方向に互いに平行に延びるように設けられた複数のソース線（不図示）と、各ゲート線及び各ソース線の交差部分毎、すなわち、各副画素毎にそれぞれ設けられた複数のＴＦＴ５と、各ＴＦＴ５を覆うように設けられた層間絶縁膜１７と、層間絶縁膜１７上に各副画素Ｐｒ、Ｐｇ及びＰｂ毎にそれぞれ設けられ、マトリクス状に配置された複数の画素電極１８ｊと、各画素電極１８ｊを覆うように設けられた配向膜２２とを備えている。ここで、アクティブマトリクス基板３０では、基板１０ａと層間絶縁膜１７との間の構成が上記実施形態１のアクティブマトリクス基板３０ａにおける基板１０ａと層間絶縁膜１７との間の構成と実質的に同じになっている。なお、ＴＦＴ５のドレイン電極１６ｂは、図１０に示すように、層間絶縁膜１７に形成されたコンタクトホール１７ａを介して画素電極１８ｊに接続されている。

　対向基板４０ａは、図１０及び図１１に示すように、基板１０ｂと、基板１０ｂに格子状に設けられたブラックマトリクス３１と、ブラックマトリクス３１の各格子間に、第１副画素Ｐｒ、第２副画素Ｐｇ及び第３副画素Ｐｂに対応するように、第１着色層、第２着色層及び第３着色層として、それぞれ設けられた赤色層３２ｒ、緑色層３２ｇ及び青色層３２ｂと、ブラックマトリクス３１、赤色層３２ｒ、緑色層３２ｇ及び青色層３２ｂを覆うように設けられた共通電極３７ａと、共通電極３７ａを覆うように設けられた配向膜３８とを備えている。

　共通電極３７ａは、図１０及び図１１に示すように、第１副画素Ｐｒにおいて、基板１０ｂ側から順に積層された第１透明第１導電層３４ａ、第２透明第１導電層３５ａ及び第３透明導電層３６ａを有し、第２副画素Ｐｇにおいて、基板１０ｂ側から順に積層された第１透明第２導電層３４ｂ及び第２透明第２導電層３５ｂを有し、第３副画素Ｐｂにおいて、第１透明第３導電層３４ｃを有している。

　第１透明第１導電層３４ａ、第１透明第２導電層３４ｂ、第１透明第３導電層３４ｃ、第２透明第１導電層３５ａ、第２透明第２導電層３５ｂ及び第３透明導電層３６ａは、図１０及び図１１に示すように、第１透明第１導電層３４ａ、第１透明第２導電層３４ｂ及び第１透明第３導電層３４ｃが一体に形成されていることにより、互いに接続されている。なお、本実施形態では、第２透明第１導電層３５ａ及び第２透明第２導電層３５ｂが独立して形成されているが、第２透明第１導電層３５ａ及び第２透明第２導電層３５ｂは、一体に形成されていてもよく、また、第２透明第１導電層３５ａ及び第２透明第２導電層３５ｂが一体に形成されている場合には、第１透明第１導電層３４ａ及び第１透明第２導電層３４ｂが一体に形成されていなくてもよい。

　上記構成の液晶表示パネル５０ｄは、アクティブマトリクス基板３０上の各画素電極１８ｊと対向基板４０ａ上の共通電極３７ａとの間に配向膜２２及び３８を介して配置する液晶層４５に各副画素Ｐｒ、Ｐｇ及びＰｂ毎に所定の電圧を印加して、液晶層４５の配向状態を変えることにより、各副画素Ｐｒ、Ｐｇ及びＰｂ毎にパネル内を透過する光の透過率を調整して、画像を表示するように構成されている。

　次に、本実施形態の液晶表示パネル５０ｄの製造方法について、図１０～図１２を用いて説明する。ここで、本実施形態の液晶表示パネル５０ｄの製造方法は、アクティブマトリクス基板製造工程、対向基板製造工程及びパネル製造工程を備えるが、液晶注入工程については、上記実施形態１と実質的に同じであるので、以下に、アクティブマトリクス基板製造工程及び対向基板製造工程について、図１０～図１２を用いて説明する。なお、図１２は、対向基板４０ａの製造工程の一部を断面で示す説明図である。そして、図１１及び図１２（ｆ）では、対向基板４０ａの構成が左右反転して図示されているが、両者は、実質的に同じである。

　＜アクティブマトリクス基板製造工程＞
　まず、上記実施形態１と同様な方法により層間絶縁膜１７までを形成し、層間絶縁膜１７が形成された基板全体に、例えば、スパッタリング法により、アモルファスＩＴＯ膜などの透明導電膜を厚さ１００ｎｍ程度で成膜した後に、その透明導電膜に対して、フォトリソグラフィ処理、エッチング処理及びレジストの剥離処理を行うことにより、画素電極１８ｊを形成する。

　さらに、画素電極１８ｊが形成された基板全体に、例えば、スピンコート法、スリットコート法又は印刷法により、ポリイミド系の樹脂膜を塗布した後に、その塗布膜に対して、焼成及びラビング処理を行うことにより、配向膜２２を形成する。

　以上のようにして、本実施形態のアクティブマトリクス基板３０を製造することができる。

　＜対向基板製造工程＞
　まず、上記実施形態１と同様な方法により赤色層３２ｒ、緑色層３２ｇ及び青色層３２ｂまでを形成し、赤色層３２ｒ、緑色層３２ｇ及び青色層３２ｂからなるカラーフィルター３２が形成された基板全体に、例えば、スパッタリング法により、ポリＩＴＯ膜などの第１透明導電膜３４を厚さ１００ｎｍ程度で成膜した後に、図１２（ａ）に示すように、フォトリソグラフィ処理を行うことにより第１透明導電膜３４上にレジストＲｄａを形成し、レジストＲｄａから露出する第１透明導電膜３４に対するエッチング処理、及びレジストＲｄａの剥離処理を行うことにより、図１２（ｂ）に示すように、第１透明第１導電層３４ａ、第１透明第２導電層３４ｂ及び第１透明第３導電層３４ｃを一体に形成する（第１透明導電層形成工程）。

　続いて、第１透明第１導電層３４ａ、第１透明第２導電層３４ｂ及び第１透明第３導電層３４ｃが形成された基板全体に、例えば、スパッタリング法により、アモルファスＩＴＯ膜などの第２透明導電膜３５を厚さ１００ｎｍ程度で成膜した後に、図１２（ｃ）に示すように、フォトリソグラフィ処理を行うことにより第２透明導電膜３５上にレジストＲｄｂを形成し、レジストＲｄｂから露出する第２透明導電膜３５に対するエッチング処理、レジストＲｄｂの剥離処理、及びアニール処理による多結晶化を行うことにより、図１２（ｄ）に示すように、第２透明第１導電層３５ａ及び第２透明第２導電層３５ｂを形成する（第２透明導電層形成工程）。

　さらに、第２透明第１導電層３５ａ及び第２透明第２導電層３５ｂが形成された基板全体に、例えば、スパッタリング法により、ＩＺＯ膜などの第３透明導電膜３６を厚さ１００ｎｍ程度で成膜した後に、図１２（ｅ）に示すように、フォトリソグラフィ処理を行うことにより第３透明導電膜３６上にレジストＲｄｃを形成し、レジストＲｄｃから露出する第３透明導電膜３６に対するエッチング処理、及びレジストＲｄｃの剥離処理を行うことにより、図１２（ｆ）に示すように、第３透明導電層３６ａを形成して、共通電極３７ａを形成する（第３透明導電層形成工程）。

　最後に、共通電極３７ａが形成された基板全体に、例えば、スピンコート法、スリットコート法又は印刷法により、ポリイミド系の樹脂膜を塗布した後に、その塗布膜に対して、焼成及びラビング処理を行うことにより、配向膜３８を形成する。

　以上のようにして、本実施形態の対向基板４０ａを製造することができる。

　以上説明したように、本実施形態の対向基板４０ａ及びその製造方法、並びに液晶表示パネル５０ｄによれば、共通電極３７ａが、第１副画素Ｐｒにおいて、第１透明導電層形成工程で第１透明導電膜３４をパターニングして形成された第１透明第１導電層３４ａ、第２透明導電層形成工程で第２透明導電膜３５をパターニングして形成された第２透明第１導電層３５ａ、及び第３透明導電層形成工程で第３透明導電膜３６をパターニングして形成された第３透明導電層３６ａを有し、第２副画素Ｐｇにおいて、第１透明導電層形成工程で第１透明導電膜３４をパターニングして形成された第１透明第２導電層３４ｂ、及び第２透明導電層形成工程で第２透明導電膜３５をパターニングして形成された第２透明第２導電層３５ｂを有し、第３副画素Ｐｂにおいて、第１透明導電層形成工程で第１透明導電膜３４をパターニングして形成された第１透明第３導電層３４ｃを有し、第１透明第１導電層３４ａ、第１透明第２導電層３４ｂ及び第１透明第３導電層３４ｃが一体に形成されるので、共通電極３７ａが具体的に形成され、各副画素Ｐｒ、Ｐｇ及びＰｂにおける共通電極３７ａの膜厚が、第１副画素Ｐｒ、第２副画素Ｐｇ及び第３副画素Ｐｂの順に薄くなる。そのため、共通電極３７ａが、第１副画素Ｐｒ、第２副画素Ｐｇ及び第３副画素Ｐｂにおいて、互いに異なる膜厚を有しているので、対向基板４０ａにおいて、各副画素Ｐｒ、Ｐｇ及びＰｂ毎に所望の光学特性を得ることができる。ここで、共通電極３７ａが、第１透明導電膜３４、第２透明導電膜３５及び第３透明導電膜３６の３種類の透明導電膜を適宜選択して形成されているので、例えば、第１透明導電膜３４、第２透明導電膜３５及び第３透明導電膜３６をそれぞれ成膜するための３種類の専用のスパッタリング装置、並びに第１透明導電膜３４、第２透明導電膜３５及び第３透明導電膜３６をそれぞれエッチングするための３種類の専用のエッチング装置が設けられた製造ラインでは、特定のスパッタリング装置及びそれに対応するエッチング装置における処理の集中を抑制することができ、対向基板４０ａの製造効率の低下を抑制することができる。したがって、対向基板４０ａにおいて、製造効率の低下を抑制して、各副画素Ｐｒ、Ｐｇ及びＰｂ毎に所望の光学特性を得ることができる。

　また、本実施形態の対向基板４０ａ及びその製造方法によれば、第１透明導電層形成工程、第２透明導電層形成工程及び第３透明導電層形成工程を順に行い、第１透明導電膜３４がポリＩＴＯ膜であり、第２透明導電膜３５がアモルファスＩＴＯ膜として成膜され、パターニングした後にアニール処理により多結晶化され、第３透明導電膜３６がＩＺＯ膜であるので、第２透明導電層形成工程において、第２透明導電膜３５をエッチングによりパターニングする際には、第１透明導電膜３４（ポリＩＴＯ膜）が第２透明導電膜３５（アモルファスＩＴＯ膜）よりも耐エッチング性が高くなることにより、第１透明導電膜３４（第１透明第３導電層３４ｃ）のエッチングを進行し難くすることができ、また、第３透明導電層形成工程において、第３透明導電膜３６をエッチングによりパターニングする際には、第１透明導電膜３４（ポリＩＴＯ膜）及び第２透明導電膜３５（アモルファスＩＴＯ膜を多結晶化したポリＩＴＯ膜）が第３透明導電膜３６（ＩＺＯ膜）よりも耐エッチング性が高くなることにより、第１透明導電膜３４（第１透明第３導電層３４ｃ）及び第２透明導電膜３５（第２透明第２導電層３５ｂ）のエッチングを進行し難くすることができる。

　《発明の実施形態５》
　図１３は、図１１に対応する本実施形態の液晶表示パネル５０ｅの簡略化した断面図である。

　上記実施形態４では、第１透明導電膜３４、第２透明導電膜３５及び第３透明導電膜３６を順に成膜して製造された対向基板４０ａを例示したが、本実施形態では、第３透明導電膜３６、第２透明導電膜３５及び第１透明導電膜３４を順に成膜して製造された対向基板４０ｂを例示する。

　液晶表示パネル５０ｅは、図１３に示すように、互いに対向するように設けられたアクティブマトリクス基板３０及び対向基板４０ｂと、アクティブマトリクス基板３０及び対向基板４０ｂの間に表示媒体層として設けられた液晶層４５と、アクティブマトリクス基板３０及び対向基板４０ｂを互いに接着すると共に、アクティブマトリクス基板３０及び対向基板４０ｂの間に液晶層４５を封入するために枠状に設けられたシール材（不図示）とを備えている。

　対向基板４０ｂは、図１３に示すように、基板１０ｂと、基板１０ｂに格子状に設けられたブラックマトリクス３１（図１０参照）と、ブラックマトリクス３１の各格子間に、第１副画素Ｐｒ、第２副画素Ｐｇ及び第３副画素Ｐｂに対応するように、第１着色層、第２着色層及び第３着色層として、それぞれ設けられた赤色層３２ｒ、緑色層３２ｇ及び青色層３２ｂと、ブラックマトリクス３１、赤色層３２ｒ、緑色層３２ｇ及び青色層３２ｂを覆うように設けられた共通電極３７ｂと、共通電極３７ｂを覆うように設けられた配向膜３８とを備えている。

　共通電極３７ｂは、図１３に示すように、第１副画素Ｐｒにおいて、基板１０ｂ側から順に積層された第３透明導電層３６ｂ、第２透明第１導電層３５ｃ及び第１透明第１導電層３４ｄを有し、第２副画素Ｐｇにおいて、基板１０ｂ側から順に積層された第２透明第２導電層３５ｄ及び第１透明第２導電層３４ｅを有し、第３副画素Ｐｂにおいて、第１透明第３導電層３４ｆを有している。

　第１透明第１導電層３４ｄ、第１透明第２導電層３４ｅ、第１透明第３導電層３４ｆ、第２透明第１導電層３５ｃ、第２透明第２導電層３５ｄ及び第３透明導電層３６ｂは、図１３に示すように、第１透明第１導電層３４ｄ、第１透明第２導電層３４ｅ及び第１透明第３導電層３４ｆが一体に形成されていることにより、互いに接続されている。

　上記構成の液晶表示パネル５０ｅは、アクティブマトリクス基板３０上の各画素電極１８ｊと対向基板４０ｂ上の共通電極３７ｂとの間に配向膜２２及び３８を介して配置する液晶層４５に各副画素Ｐｒ、Ｐｇ及びＰｂ毎に所定の電圧を印加して、液晶層４５の配向状態を変えることにより、各副画素Ｐｒ、Ｐｇ及びＰｂ毎にパネル内を透過する光の透過率を調整して、画像を表示するように構成されている。

　次に、本実施形態の液晶表示パネル５０ｅの製造方法について説明する。なお、本実施形態の液晶表示パネル５０ｅの製造方法は、アクティブマトリクス基板製造工程、対向基板製造工程及び液晶注入工程を備えるが、アクティブマトリクス基板製造工程及び液晶注入工程については、上記実施形態４と実質的に同じであるので、以下に、対向基板製造工程について図１４を用いて説明する。ここで、図１４は、対向基板４０ｂの製造工程の一部を断面で示す説明図である。そして、図１３及び図１４（ｆ）では、対向基板４０ｂの構成が左右反転して図示されているが、両者は、実質的に同じである。

　まず、上記実施形態１と同様な方法により赤色層３２ｒ、緑色層３２ｇ及び青色層３２ｂまでを形成し、赤色層３２ｒ、緑色層３２ｇ及び青色層３２ｂからなるカラーフィルター３２が形成された基板全体に、例えば、スパッタリング法により、ポリＩＴＯ膜などの第３透明導電膜３６を厚さ１００ｎｍ程度で成膜した後に、図１４（ａ）に示すように、フォトリソグラフィ処理を行うことにより第３透明導電膜３６上にレジストＲｅａを形成し、レジストＲｅａから露出する第３透明導電膜３６に対するエッチング処理、及びレジストＲｅａの剥離処理を行うことにより、図１４（ｂ）に示すように、第３透明導電層３６ｂを形成する（第３透明導電層形成工程）。

　続いて、第３透明導電層３６ｂが形成された基板全体に、例えば、スパッタリング法により、アモルファスＩＴＯ膜などの第２透明導電膜３５を厚さ１００ｎｍ程度で成膜した後に、図１４（ｃ）に示すように、フォトリソグラフィ処理を行うことにより第２透明導電膜３５上にレジストＲｅｂを形成し、レジストＲｅｂから露出する第２透明導電膜３５に対するエッチング処理、レジストＲｅｂの剥離処理、及びアニール処理による多結晶化を行うことにより、図１４（ｄ）に示すように、第２透明第１導電層３５ｃ及び第２透明第２導電層３５ｄを形成する（第２透明導電層形成工程）。

　さらに、第２透明第１導電層３５ｃ及び第２透明第２導電層３５ｄが形成された基板全体に、例えば、スパッタリング法により、ＩＺＯ膜などの第１透明導電膜３４を厚さ１００ｎｍ程度で成膜した後に、図１４（ｅ）に示すように、フォトリソグラフィ処理を行うことにより第１透明導電膜３４上にレジストＲｅｃを形成し、レジストＲｅｃから露出する第１透明導電膜３４に対するエッチング処理、及びレジストＲｅｃの剥離処理を行うことにより、図１４（ｆ）に示すように、第１透明第１導電層３４ｄ、第１透明第２導電層３４ｅ及び第１透明第３導電層３４ｆを一体に形成して、共通電極３７ｂを形成する（第１透明導電層形成工程）。

　最後に、共通電極３７ｂが形成された基板全体に、例えば、スピンコート法、スリットコート法又は印刷法により、ポリイミド系の樹脂膜を塗布した後に、その塗布膜に対して、焼成及びラビング処理を行うことにより、配向膜３８を形成する。

　以上のようにして、本実施形態の対向基板４０ｂを製造することができる。

　以上説明したように、本実施形態の対向基板４０ｂ及びその製造方法、並びに液晶表示パネル５０ｅによれば、共通電極３７ｂが、第１副画素Ｐｒにおいて、第１透明導電層形成工程で第１透明導電膜３４をパターニングして形成された第１透明第１導電層３４ｄ、第２透明導電層形成工程で第２透明導電膜３５をパターニングして形成された第２透明第１導電層３５ｃ、及び第３透明導電層形成工程で第３透明導電膜３６をパターニングして形成された第３透明導電層３６ｂを有し、第２副画素Ｐｇにおいて、第１透明導電層形成工程で第１透明導電膜３４をパターニングして形成された第１透明第２導電層３４ｅ、及び第２透明導電層形成工程で第２透明導電膜３５をパターニングして形成された第２透明第２導電層３５ｄを有し、第３副画素Ｐｂにおいて、第１透明導電層形成工程で第１透明導電膜３４をパターニングして形成された第１透明第３導電層３４ｆを有し、第１透明第１導電層３４ｄ、第１透明第２導電層３４ｅ及び第１透明第３導電層３４ｆが一体に形成されるので、共通電極３７ｂが具体的に形成され、各副画素Ｐｒ、Ｐｇ及びＰｂにおける共通電極３７ｂの膜厚が、第１副画素Ｐｒ、第２副画素Ｐｇ及び第３副画素Ｐｂの順に薄くなる。そのため、共通電極３７ｂが、第１副画素Ｐｒ、第２副画素Ｐｇ及び第３副画素Ｐｂにおいて、互いに異なる膜厚を有しているので、対向基板４０ｂにおいて、各副画素Ｐｒ、Ｐｇ及びＰｂ毎に所望の光学特性を得ることができる。ここで、共通電極３７ｂが、第１透明導電膜３４、第２透明導電膜３５及び第３透明導電膜３６の３種類の透明導電膜を適宜選択して形成されているので、例えば、第１透明導電膜３４、第２透明導電膜３５及び第３透明導電膜３６をそれぞれ成膜するための３種類の専用のスパッタリング装置、並びに第１透明導電膜３４、第２透明導電膜３５及び第３透明導電膜３６をそれぞれエッチングするための３種類の専用のエッチング装置が設けられた製造ラインでは、特定のスパッタリング装置及びそれに対応するエッチング装置における処理の集中を抑制することができ、対向基板４０ｂの製造効率の低下を抑制することができる。したがって、対向基板４０ｂにおいて、製造効率の低下を抑制して、各副画素Ｐｒ、Ｐｇ及びＰｂ毎に所望の光学特性を得ることができる。

　《発明の実施形態６》
　図１５は、図１１及び図１３に対応する図本実施形態の液晶表示パネル５０ｆの簡略化した断面図である。

　上記実施形態４では、第１透明導電膜３４、第２透明導電膜３５及び第３透明導電膜３６を順に成膜して製造された対向基板４０ａを例示し、上記実施形態５では、第３透明導電膜３６、第２透明導電膜３５及び第１透明導電膜３４を順に成膜して製造された対向基板４０ｂを例示したが、本実施形態では、第２透明導電膜３５、第３透明導電膜３６及び第１透明導電膜３４を順に成膜して製造された対向基板４０ｃを例示する。

　液晶表示パネル５０ｆは、図１５に示すように、互いに対向するように設けられたアクティブマトリクス基板３０及び対向基板４０ｃと、アクティブマトリクス基板３０及び対向基板４０ｃの間に表示媒体層として設けられた液晶層４５と、アクティブマトリクス基板３０及び対向基板４０ｃを互いに接着すると共に、アクティブマトリクス基板３０及び対向基板４０ｃの間に液晶層４５を封入するために枠状に設けられたシール材（不図示）とを備えている。

　対向基板４０ｃは、図１５に示すように、基板１０ｂと、基板１０ｂに格子状に設けられたブラックマトリクス３１（図１０参照）と、ブラックマトリクス３１の各格子間に、第１副画素Ｐｒ、第２副画素Ｐｇ及び第３副画素Ｐｂに対応するように、第１着色層、第２着色層及び第３着色層として、それぞれ設けられた赤色層３２ｒ、緑色層３２ｇ及び青色層３２ｂと、ブラックマトリクス３１、赤色層３２ｒ、緑色層３２ｇ及び青色層３２ｂを覆うように設けられた共通電極３７ｃと、共通電極３７ｃを覆うように設けられた配向膜３８とを備えている。

　共通電極３７ｃは、図１５に示すように、第１副画素Ｐｒにおいて、基板１０ｂ側から順に積層された第２透明第１導電層３５ｅ、第３透明導電層３６ｃ及び第１透明第１導電層３４ｇを有し、第２副画素Ｐｇにおいて、基板１０ｂ側から順に積層された第２透明第２導電層３５ｆ及び第１透明第２導電層３４ｈを有し、第３副画素Ｐｂにおいて、第１透明第３導電層３４ｉを有している。

　第１透明第１導電層３４ｇ、第１透明第２導電層３４ｈ、第１透明第３導電層３４ｉ、第２透明第１導電層３５ｅ、第２透明第２導電層３５ｆ及び第３透明導電層３６ｃは、図１５に示すように、第１透明第１導電層３４ｇ、第１透明第２導電層３４ｈ及び第１透明第３導電層３４ｉが一体に形成されていることにより、互いに接続されている。

　上記構成の液晶表示パネル５０ｆは、アクティブマトリクス基板３０上の各画素電極１８ｊと対向基板４０ｃ上の共通電極３７ｃとの間に配向膜２２及び３８を介して配置する液晶層４５に各副画素Ｐｒ、Ｐｇ及びＰｂ毎に所定の電圧を印加して、液晶層４５の配向状態を変えることにより、各副画素Ｐｒ、Ｐｇ及びＰｂ毎にパネル内を透過する光の透過率を調整して、画像を表示するように構成されている。

　次に、本実施形態の液晶表示パネル５０ｆの製造方法について説明する。なお、本実施形態の液晶表示パネル５０ｆの製造方法は、アクティブマトリクス基板製造工程、対向基板製造工程及び液晶注入工程を備えるが、アクティブマトリクス基板製造工程及び液晶注入工程については、上記実施形態４と実質的に同じであるので、以下に、対向基板製造工程について図１６を用いて説明する。ここで、図１６は、対向基板４０ｃの製造工程の一部を断面で示す説明図である。そして、図１５及び図１６（ｆ）では、対向基板４０ｃの構成が左右反転して図示されているが、両者は、実質的に同じである。

　まず、上記実施形態１と同様な方法により赤色層３２ｒ、緑色層３２ｇ及び青色層３２ｂまでを形成し、赤色層３２ｒ、緑色層３２ｇ及び青色層３２ｂからなるカラーフィルター３２が形成された基板全体に、例えば、スパッタリング法により、ポリＩＴＯ膜などの第２透明導電膜３５を厚さ１００ｎｍ程度で成膜した後に、図１６（ａ）に示すように、フォトリソグラフィ処理を行うことにより第２透明導電膜３５上にレジストＲｆａを形成し、レジストＲｆａから露出する第２透明導電膜３５に対するエッチング処理、及びレジストＲｅａの剥離処理を行うことにより、図１６（ｂ）に示すように、第２透明第１導電層３５ｅ及び第２透明第２導電層３５ｆを形成する（第２透明導電層形成工程）。

　続いて、第２透明第１導電層３５ｅ及び第２透明第２導電層３５ｆが形成された基板全体に、例えば、スパッタリング法により、アモルファスＩＴＯ膜などの第３透明導電膜３６を厚さ１００ｎｍ程度で成膜した後に、図１６（ｃ）に示すように、フォトリソグラフィ処理を行うことにより第３透明導電膜３６上にレジストＲｆｂを形成し、レジストＲｆｂから露出する第３透明導電膜３６に対するエッチング処理、レジストＲｆｂの剥離処理、及びアニール処理による多結晶化を行うことにより、図１６（ｄ）に示すように、第３透明導電層３６ｃを形成する（第３透明導電層形成工程）。

　さらに、第３透明導電層３６ｃが形成された基板全体に、例えば、スパッタリング法により、ＩＺＯ膜などの第１透明導電膜３４を厚さ１００ｎｍ程度で成膜した後に、図１６（ｅ）に示すように、フォトリソグラフィ処理を行うことにより第１透明導電膜３４上にレジストＲｆｃを形成し、レジストＲｆｃから露出する第１透明導電膜３４に対するエッチング処理、及びレジストＲｆｃの剥離処理を行うことにより、図１６（ｆ）に示すように、第１透明第１導電層３４ｇ、第１透明第２導電層３４ｈ及び第１透明第３導電層３４ｉを一体に形成して、共通電極３７ｃを形成する（第１透明導電層形成工程）。

　最後に、共通電極３７ｃが形成された基板全体に、例えば、スピンコート法、スリットコート法又は印刷法により、ポリイミド系の樹脂膜を塗布した後に、その塗布膜に対して、焼成及びラビング処理を行うことにより、配向膜３８を形成する。

　以上のようにして、本実施形態の対向基板４０ｃを製造することができる。

　以上説明したように、本実施形態の対向基板４０ｃ及びその製造方法、並びに液晶表示パネル５０ｆによれば、共通電極３７ｃが、第１副画素Ｐｒにおいて、第１透明導電層形成工程で第１透明導電膜３４をパターニングして形成された第１透明第１導電層３４ｇ、第２透明導電層形成工程で第２透明導電膜３５をパターニングして形成された第２透明第１導電層３５ｅ、及び第３透明導電層形成工程で第３透明導電膜３６をパターニングして形成された第３透明導電層３６ｃを有し、第２副画素Ｐｇにおいて、第１透明導電層形成工程で第１透明導電膜３４をパターニングして形成された第１透明第２導電層３４ｈ、及び第２透明導電層形成工程で第２透明導電膜３５をパターニングして形成された第２透明第２導電層３５ｆを有し、第３副画素Ｐｂにおいて、第１透明導電層形成工程で第１透明導電膜３４をパターニングして形成された第１透明第３導電層３４ｉを有し、第１透明第１導電層３４ｇ、第１透明第２導電層３４ｈ及び第１透明第３導電層３４ｉが一体に形成されるので、共通電極３７ｃが具体的に形成され、各副画素Ｐｒ、Ｐｇ及びＰｂにおける共通電極３７ｃの膜厚が、第１副画素Ｐｒ、第２副画素Ｐｇ及び第３副画素Ｐｂの順に薄くなる。そのため、共通電極３７ｃが、第１副画素Ｐｒ、第２副画素Ｐｇ及び第３副画素Ｐｂにおいて、互いに異なる膜厚を有しているので、対向基板４０ｃにおいて、各副画素Ｐｒ、Ｐｇ及びＰｂ毎に所望の光学特性を得ることができる。ここで、共通電極３７ｃが、第１透明導電膜３４、第２透明導電膜３５及び第３透明導電膜３６の３種類の透明導電膜を適宜選択して形成されているので、例えば、第１透明導電膜３４、第２透明導電膜３５及び第３透明導電膜３６をそれぞれ成膜するための３種類の専用のスパッタリング装置、並びに第１透明導電膜３４、第２透明導電膜３５及び第３透明導電膜３６をそれぞれエッチングするための３種類の専用のエッチング装置が設けられた製造ラインでは、特定のスパッタリング装置及びそれに対応するエッチング装置における処理の集中を抑制することができ、対向基板４０ｃの製造効率の低下を抑制することができる。したがって、対向基板４０ｃにおいて、製造効率の低下を抑制して、各副画素Ｐｒ、Ｐｇ及びＰｂ毎に所望の光学特性を得ることができる。

　なお、上記各実施形態では、赤色の階調表示を行う第１副画素Ｐｒにおける画素電極又は共通電極が相対的に厚くなり、青色の階調表示を行う第３副画素Ｐｂにおける画素電極又は共通電極が相対的に薄くなる構成を例示したが、本発明は、この構成（膜厚の組み合わせ）に限定されるものではない。

　また、上記各実施形態では、副画素の配列がストライプ配列になった液晶表示パネルを例示したが、本発明は、副画素の配列がデルタ配列やモザイク配列などになった表示パネルにも適用することができる。

　また、上記各実施形態では、各画素が第１副画素、第２副画素及び第３副画素を有する液晶表示パネルを例示したが、本発明は、透明導電膜の種類を増やすことにより、各画素が４つ以上の副画素を有する表示パネルにも適用することができる。

　また、上記各実施形態では、第１着色層、第２着色層及び第３着色層が対向基板側に設けられた液晶表示パネルを例示したが、本発明は、第１着色層、第２着色層及び第３着色層がアクティブマトリクス基板側に設けられたカラーフィルターオンアレイ構造を有する表示パネルにも適用することができる。

　また、上記各実施形態では、表示パネルとして、液晶表示パネルを例示したが、本発明は、有機ＥＬ（Electro Luminescence）パネルなどの他の表示パネルにも適用することができる。

　また、上記各実施形態では、画素電極に接続されたＴＦＴの電極をドレイン電極としたアクティブマトリクス基板を例示したが、本発明は、画素電極に接続されたＴＦＴの電極をソース電極と呼ぶアクティブマトリクス基板にも適用することができる。

　以上説明したように、本発明は、製造効率の低下を抑制して、各副画素毎に所望の光学特性を得ることができるので、液晶表示パネルや有機ＥＬパネルなどの表示パネルについて有用である。

Ｐｒ　　　第１副画素
Ｐｇ　　　第２副画素
Ｐｂ　　　第３副画素
１０ａ，１０ｂ　　基板
１８，３４　　　第１透明導電膜
１８ａ，１８ｄ，１８ｇ，３４ａ，３４ｄ，３４ｇ　　第１透明第１導電層
１８ｂ，１８ｅ，１８ｈ，３４ｂ，３４ｅ，３４ｈ　　第１透明第２導電層
１８ｃ，１８ｆ，１８ｉ，３４ｃ，３４ｆ，３４ｉ　　第１透明第３導電層
１９，３５　　　第２透明導電膜
１９ａ，１９ｃ，１９ｅ，３５ａ，３５ｃ，３５ｅ　　第２透明第１導電層
１９ｂ，１９ｄ，１９ｆ，３５ｂ，３５ｄ，３５ｆ　　第２透明第２導電層
２０，３６　　　第３透明導電膜
２０ａ，２０ｂ，２０ｃ，３６ａ，３６ｂ，３６ｃ　　第３透明導電層
２１ｒａ，２１ｒｂ，２１ｒｃ　　（第１副画素の）画素電極
２１ｇａ，２１ｇｂ，２１ｇｃ　　（第２副画素の）画素電極
２１ｂａ，２１ｂｂ，２１ｂｃ　　（第３副画素の）画素電極
３０，３０ａ～３０ｃ　　アクティブマトリクス基板
３２ｒ　　赤色層（第１着色層）
３２ｇ　　緑色層（第２着色層）
３２ｂ　　青色層（第３着色層）
３７ａ～３７ｃ　　共通電極
４０，４０ａ～４０ｃ　　対向基板
４５　　　液晶層（表示媒体層）
５０ａ～５０ｆ　　液晶表示パネル

Claims

　基板にマトリクス状に設けられた複数の画素電極を備え、
　上記各画素電極に対応して、互いに異なる色を表示するための第１副画素、第２副画素及び第３副画素が規定されたアクティブマトリクス基板であって、
　上記第１副画素の画素電極は、第１透明導電膜により形成された第１透明第１導電層、第２透明導電膜により形成された第２透明第１導電層、及び第３透明導電膜により形成された第３透明導電層を有し、
　上記第２副画素の画素電極は、上記第１透明導電膜により形成された第１透明第２導電層、及び上記第２透明導電膜により形成された第２透明第２導電層を有し、
　上記第３副画素の画素電極は、上記第１透明導電膜により形成された第１透明第３導電層を有していることを特徴とするアクティブマトリクス基板。
　請求項１に記載されたアクティブマトリクス基板において、
　上記第１副画素の画素電極では、上記第１透明第１導電層、第２透明第１導電層及び第３透明導電層が順に積層されていることを特徴とするアクティブマトリクス基板。
　請求項２に記載されたアクティブマトリクス基板において、
　上記第１透明導電膜は、多結晶の酸化インジウムスズ膜であり、
　上記第２透明導電膜は、非晶質の酸化インジウムスズ膜をアニール処理して形成され、
　上記第３透明導電膜は、酸化インジウム亜鉛膜であることを特徴とするアクティブマトリクス基板。
　基板にマトリクス状に設けられた複数の画素電極を備え、
　上記各画素電極に対応して、互いに異なる色を表示するための第１副画素、第２副画素及び第３副画素が規定されたアクティブマトリクス基板を製造する方法であって、
　上記基板に第１透明導電膜をスパッタリング法により成膜した後に、該第１透明導電膜をエッチングによりパターニングして、上記第１副画素に第１透明第１導電層、上記第２副画素に第１透明第２導電層、及び上記第３副画素に第１透明第３導電層をそれぞれ形成する第１透明導電層形成工程と、
　上記基板に第２透明導電膜をスパッタリング法により成膜した後に、該第２透明導電膜をエッチングによりパターニングして、上記第１副画素に第２透明第１導電層、及び上記第２副画素に第２透明第２導電層をそれぞれ形成する第２透明導電層形成工程と、
　上記基板に第３透明導電膜をスパッタリング法により成膜した後に、該第３透明導電膜をエッチングによりパターニングして、上記第１副画素に第３透明導電層を形成する第３透明導電層形成工程とを備えることを特徴とするアクティブマトリクス基板の製造方法。
　請求項４に記載されたアクティブマトリクス基板の製造方法において、
　上記第１透明導電層形成工程、第２透明導電層形成工程及び第３透明導電層形成工程を順に行い、
　上記第１透明導電膜は、多結晶の酸化インジウムスズ膜であり、
　上記第２透明導電膜は、上記第２透明導電層形成工程において、非晶質の酸化インジウムスズ膜として成膜され、該成膜された酸化インジウムスズ膜をパターニングした後に、アニール処理により多結晶化され、
　上記第３透明導電膜は、酸化インジウム亜鉛膜であることを特徴とするアクティブマトリクス基板の製造方法。
　基板に設けられた共通電極を備え、
　上記共通電極に対して、互いに異なる色を表示するための第１副画素、第２副画素及び第３副画素が規定された対向基板であって、
　上記共通電極は、上記第１副画素において、第１透明導電膜により形成された第１透明第１導電層、第２透明導電膜により形成された第２透明第１導電層、及び第３透明導電膜により形成された第３透明導電層を有し、上記第２副画素において、上記第１透明導電膜により形成された第１透明第２導電層、及び上記第２透明導電膜により形成された第２透明第２導電層を有し、上記第３副画素において、上記第１透明導電膜により形成された第１透明第３導電層を有し、
　上記第１透明第１導電層、第１透明第２導電層、第１透明第３導電層、第２透明第１導電層、第２透明第２導電層及び第３透明導電層は、互いに接続されていることを特徴とする対向基板。
　請求項６に記載された対向基板において、
　上記第１透明第１導電層、第１透明第２導電層、第１透明第３導電層は、一体に形成されていることを特徴とする対向基板。
　請求項６又は７に記載された対向基板において、
　上記基板と、上記第１透明第１導電層、第１透明第２導電層、第１透明第３導電層、第２透明第１導電層、第２透明第２導電層及び第３透明導電層との間には、上記第１副画素、第２副画素及び第３副画素に対応して、第１着色層、第２着色層及び第３着色層がそれぞれ設けられていることを特徴とする対向基板。
　基板に設けられた共通電極を備え、
　上記共通電極に対して、互いに異なる色を表示するための第１副画素、第２副画素及び第３副画素が規定された対向基板を製造する方法であって、
　上記基板に第１透明導電膜をスパッタリング法により成膜した後に、該第１透明導電膜をエッチングによりパターニングして、上記第１副画素に第１透明第１導電層、上記第２副画素に第１透明第２導電層、及び上記第３副画素に第１透明第３導電層を一体に形成する第１透明導電層形成工程と、
　上記基板に第２透明導電膜をスパッタリング法により成膜した後に、該第２透明導電膜をエッチングによりパターニングして、上記第１副画素に第２透明第１導電層、及び上記第２副画素に第２透明第２導電層をそれぞれ形成する第２透明導電層形成工程と、
　上記基板に第３透明導電膜をスパッタリング法により成膜した後に、該第３透明導電膜をエッチングによりパターニングして、上記第１副画素に第３透明導電層を形成する第３透明導電層形成工程とを備えることを特徴とする対向基板の製造方法。
　互いに対向するように設けられたアクティブマトリクス基板及び対向基板と、
　上記アクティブマトリクス基板及び対向基板の間に設けられた表示媒体層とを備えた表示パネルであって、
　上記アクティブマトリクス基板は、
　基板にマトリクス状に設けられた複数の画素電極を備え、
　上記各画素電極に対応して、互いに異なる色を表示するための第１副画素、第２副画素及び第３副画素が規定され、
　上記第１副画素の画素電極は、第１透明導電膜により形成された第１透明第１導電層、第２透明導電膜により形成された第２透明第１導電層、及び第３透明導電膜により形成された第３透明導電層を有し、
　上記第２副画素の画素電極は、上記第１透明導電膜により形成された第１透明第２導電層、及び上記第２透明導電膜により形成された第２透明第２導電層を有し、
　上記第３副画素の画素電極は、上記第１透明導電膜により形成された第１透明第３導電層を有していることを特徴とする表示パネル。
　互いに対向するように設けられたアクティブマトリクス基板及び対向基板と、
　上記アクティブマトリクス基板及び対向基板の間に設けられた表示媒体層とを備えた表示パネルであって、
　上記対向基板は、
　基板に設けられた共通電極を備え、
　上記共通電極に対して、互いに異なる色を表示するための第１副画素、第２副画素及び第３副画素が規定され、
　上記共通電極は、上記第１副画素において、第１透明導電膜により形成された第１透明第１導電層、第２透明導電膜により形成された第２透明第１導電層、及び第３透明導電膜により形成された第３透明導電層を有し、上記第２副画素において、上記第１透明導電膜により形成された第１透明第２導電層、及び上記第２透明導電膜により形成された第２透明第２導電層を有し、上記第３副画素において、上記第１透明導電膜により形成された第１透明第３導電層を有し、
　上記第１透明第１導電層、第１透明第２導電層、第１透明第３導電層、第２透明第１導電層、第２透明第２導電層及び第３透明導電層は、互いに接続されていることを特徴とする表示パネル。