WO2012053500A1 - 半導体装置の製造方法およびそれに用いられる基板カセット - Google Patents

半導体装置の製造方法およびそれに用いられる基板カセット Download PDF

Info

Publication number
WO2012053500A1
WO2012053500A1 PCT/JP2011/073896 JP2011073896W WO2012053500A1 WO 2012053500 A1 WO2012053500 A1 WO 2012053500A1 JP 2011073896 W JP2011073896 W JP 2011073896W WO 2012053500 A1 WO2012053500 A1 WO 2012053500A1
Authority
WO
WIPO (PCT)
Prior art keywords
substrate
cassette
substrate cassette
semiconductor device
manufacturing
Prior art date
Application number
PCT/JP2011/073896
Other languages
English (en)
French (fr)
Inventor
大 川出
真吾 岡本
Original Assignee
三洋電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三洋電機株式会社 filed Critical 三洋電機株式会社
Publication of WO2012053500A1 publication Critical patent/WO2012053500A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67028—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
    • H01L21/6704—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing
    • H01L21/67057—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing with the semiconductor substrates being dipped in baths or vessels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67075—Apparatus for fluid treatment for etching for wet etching
    • H01L21/67086—Apparatus for fluid treatment for etching for wet etching with the semiconductor substrates being dipped in baths or vessels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H01L21/67326—Horizontal carrier comprising wall type elements whereby the substrates are vertically supported, e.g. comprising sidewalls

Definitions

  • the present invention relates to a method of manufacturing a semiconductor device that performs surface treatment of a substrate, and more particularly to a method of processing a substrate in a semiconductor manufacturing process and a substrate cassette used therefor.
  • an etching process is used for removing a damaged layer on a substrate surface generated when a wafer is formed.
  • an etching process is also used to form a texture shape of a light receiving surface.
  • a treatment method a chemical reaction in a gas phase or a liquid phase is often used.
  • this etching process is performed by placing a plurality of substrates in a cassette and immersing the cassette in an etching solution in an etching tank.
  • a substrate cassette used for a solar cell etching process a substrate cassette having a plurality of ribs (or grooves) is known in order to accommodate a plurality of substrates, as described in Patent Document 1. .
  • FIG. 16 is a perspective view showing a conventional substrate cassette
  • FIG. 17 is a schematic view showing an etching process using the substrate cassette described above.
  • the substrate cassette 100 has an open top surface and a plurality of ribs 112 on the left and right side surfaces.
  • the substrate 2 is inserted and held between the ribs 112.
  • a plurality of substrates 2 are held in the substrate cassette 100, and the substrate cassette 100 and the substrate cassette 100 are put into the processing tank 3 in which the processing liquid 30 is stored, and etching processing is performed collectively.
  • the etched substrate 2 is taken out from the processing tank 3, and washed with water and dried.
  • the substrate 2 is attached to the rib 112 as shown in FIG. 18 during the etching process, or the substrates 2 and 2 are attached as shown in FIG.
  • the substrate may be bent and stick to each other.
  • the processing liquid such as the cleaning liquid or the etching liquid does not sufficiently touch the surface of the substrate 2, and the cleaning unevenness, the etching unevenness, and the drying unevenness are generated in the portion where the rib 112 is adhered or where the substrates are adhered.
  • the processing liquid such as the cleaning liquid or the etching liquid does not sufficiently touch the surface of the substrate 2, and the cleaning unevenness, the etching unevenness, and the drying unevenness are generated in the portion where the rib 112 is adhered or where the substrates are adhered.
  • An object of the present invention is to provide a method for suppressing the occurrence of unevenness during substrate processing such as cleaning and etching, and a substrate cassette used therefor.
  • the present invention is a method of manufacturing a semiconductor device, comprising a step of holding a substrate made of a polygonal semiconductor in a substrate cassette, immersing the substrate cassette in a processing liquid in a tank, and processing the substrate.
  • the substrate is subjected to surface treatment by holding three or more corner portions of the substrate in the substrate cassette.
  • the present invention is a substrate cassette that is immersed in a tank that holds a plurality of substrates and performs a surface treatment, and the substrate cassette includes a cassette body having an upper surface opened, and a rib portion that holds the substrates. The four corners of the substrate are held in the substrate cassette by the ribs.
  • the bending of the substrate held in the substrate cassette is suppressed, the sticking between the substrates is prevented, and the processing solution such as the etching solution and the cleaning solution flows between the substrates, so that the processing solution is smoothly applied to the substrate surface. Flow and uniform substrate processing can be realized.
  • FIG. 1 is a perspective view of a substrate cassette 1 used for substrate processing according to the present embodiment
  • FIG. 2 is a schematic side sectional view
  • FIG. 4 is a schematic view showing a state in which the substrate 2 is inserted into the substrate cassette 1 used in the substrate processing apparatus according to the first embodiment
  • FIG. 5 is a schematic cross-sectional view showing a state in which the substrate 2 is held.
  • FIG. 6 is a schematic view of a state in which the substrate 2 is held by the substrate cassette used in the substrate processing apparatus according to the present embodiment, and the substrate cassette 1 is immersed in the processing liquid 30.
  • a crystalline silicon substrate (substrate) 2 made of a silicon wafer sliced from an ingot is put into a treatment tank 3 containing a treatment solution 30 which is an etching solution made of an alkaline solution such as NaOH and etched.
  • a treatment solution 30 which is an etching solution made of an alkaline solution such as NaOH and etched.
  • a plurality of substrates 2 are held in the substrate cassette 1, and the substrate cassette 1 is put into the processing tank 3 to perform etching processing collectively.
  • Examples of the substrate 2 include semiconductor substrates such as single crystal silicon and polycrystalline silicon.
  • the substrate 2 may have either n-type or p-type polarity.
  • Examples of the p-type dopant include group III elements such as boron or compounds thereof, and examples of the n-type dopant include group V elements such as phosphorus and arsenic.
  • the substrate 2 made of n-type crystalline silicon in which phosphorus that is an n-type dopant is diffused is used.
  • the material of the substrate cassette 1 is PPS (polyphenylene sulfide), PTFE (polytetrafluoroethylene), PFA (tetrafluoroethylene / perfluoroalkyl vinyl ether copolymer), FEP (tetrafluoroethylene / hexafluoropropylene copolymer). And synthetic resin materials such as polypropylene and polyethylene can be used.
  • the etched substrate 2 is taken out from the processing tank 3, and post-processing such as water washing and drying is performed.
  • the substrate cassette 1 has a main body portion 10 that is open at the top and a lid portion 11 that is provided on the main body portion 10 so as to be openable and closable.
  • the substrate 2 can be inserted.
  • the main body 10 and the lid 11 are provided with windows 10a and 11a, respectively, so that the processing liquid 30 flows smoothly into the substrate cassette 1 when the substrate cassette 1 is put into the processing tank 3. ing.
  • a plurality of ribs 12 are provided in the vicinity of the center portion of the opposite side surfaces of the main body portion 10 of the substrate cassette 1 and the center portion of the bottom surface portion.
  • a plurality of ribs 12 are also provided in the central portion of the lid portion 11.
  • the substrate 2 is inserted and held between the ribs 12 and 12.
  • the window part 10a is provided in the side surface in which the rib of the main-body part 10 is not provided.
  • the window portion 11 a is provided on both sides of the rib 12 of the lid portion 11.
  • each corner portion of the substantially square substrate 2 is held by the rib 12.
  • the substrate 2 may be chamfered at four corners. As shown in FIG. 4, the substrate 2 is inserted into the main body 10 of the substrate cassette 1 at a predetermined angle ( ⁇ ) so that the vertical direction of the bottom surface of the substrate cassette 1 and the side of the substrate 2 intersect. In the present embodiment, the substrate 2 is inserted at an angle of 45 degrees, and the three corner portions of the substrate 2 are held by the ribs 12 provided on both side surfaces and the bottom surface portion of the main body portion 10. When the lid portion 11 is closed, the remaining corner portions are held by the ribs 12 of the lid portion 11, and the four corner portions of the crystalline silicon substrate 2 are held by the ribs 12.
  • the lid portion 11 is provided on the main body portion 10 so as to be freely opened and closed, and not only the substrate 2 is held on both side surfaces and the bottom surface portion of the main body portion 10 but also the upper surface portion is closed by closing the lid portion 11. Also holds the substrate 2.
  • the substrate cassette 1 is immersed in the processing liquid 30 in the processing tank 3 as shown in FIG. 6 with the plurality of substrates 2 held in the substrate cassette 1.
  • FIG. 7 is a perspective view showing a substrate cassette 1 used for substrate processing according to the second embodiment of the present invention
  • FIG. 8 is a top view of the substrate cassette 1 of FIG.
  • symbol is attached
  • the ribs 12 provided in the substrate cassette 10 are respectively provided at locations corresponding to the corner portions of the substrate 2.
  • ribs 12 that are continuous from the upper surface side to the bottom surface portion are provided from both side surfaces of the substrate cassette 10 toward the bottom surface portion.
  • the rib 12 provided in the bottom face part is also continued toward both side surfaces. That is, the ribs 12 provided on the both side surfaces and the bottom surface are formed in a U shape with the top surface opened.
  • the ribs 12 provided on the lid part 11 are configured to enter between the ribs 12 on both side surfaces as shown in FIG. 8 when the lid part 11 is closed.
  • the ribs 12 are provided on the four surfaces of the top surface, the left and right side surfaces, and the bottom surface portion.
  • the substrate 2 is inserted so that the vertical direction of the bottom surface and the side of the substrate 2 intersect each other, and three corner portions of the substantially square substrate 2 are provided on both side surfaces and the bottom surface. It is held by the rib 12.
  • the lid portion 11 When the lid portion 11 is closed, the remaining corner portions are held by the ribs 12 of the lid portion 11, and the four corner portions of the substrate 2 are held by the ribs 12.
  • the four corner portions of the substrate 2 are held by the ribs 12, but in the present invention, the upper portion is opened without providing the lid portion 11, and the substrate 2 may be configured to hold the three corners.
  • the bending of the substrate 2 can be suppressed as compared with a conventional substrate cassette 1 that holds two side portions. Moreover, there is an advantage that the processing liquid can smoothly enter the substrate cassette 1 by opening the upper surface.
  • the etching process for the substrate 2 has been described.
  • the present invention can be used for a process such as a cleaning process in addition to the etching process.
  • FIG. 9 is a perspective view showing a substrate cassette 1 used for substrate processing according to the third embodiment of the present invention
  • FIG. 10 is a top view of the substrate cassette 1 of FIG.
  • symbol is attached
  • the substrate cassette 12 when the substrate 2 is inserted so that the vertical direction of the bottom surface and the side of the substrate 2 intersect, the substrate cassette 12 has four corner portions of the substrate 2. Ribs 12 are provided so as to hold them. In contrast, in the third embodiment, the substrate cassette 12 can hold the four corner portions of the substrate 2 when the substrate 2 is inserted so that the vertical direction of the bottom surface portion and the sides of the substrate 2 are substantially parallel. Ribs 12 are provided.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

　エッチングや洗浄等の基板処理時に、洗浄ムラやエッチングのムラや乾燥ムラを抑制することを課題とする。この発明は、基板カセット（１）に、多角形状の基板（２）を保持させ、基板カセット（１）を処理槽（３）内の処理液（３０）に浸し、基板（２）の表面処理を行う工程を有する半導体装置の製造方法であって、基板（２）の３箇所以上のコーナー部分を基板カセット（１）に設けられたリブ（１２）に保持させて基板（２）の表面処理を行う。

Description

半導体装置の製造方法およびそれに用いられる基板カセット
　この発明は、基板の表面処理を行う半導体装置の製造方法に関し、より詳しくは半導体製造プロセスにおける基板の処理を行う方法およびそれに用いられる基板カセットに関するものである。
　半導体素子においては、ウエハを作成する際などに生じた基板表面のダメージ層の除去等のためにエッチング処理が用いられる。また、特に半導体素子のうち、太陽電池においては、受光面のテクスチャ形状を形成するためにもエッチング処理が用いられる。処理の方法としては、気相や液相における化学反応が利用されることが多い。
　従来、このエッチング処理は、複数の基板をカセットに入れ、カセットごとエッチング槽内のエッチング液に浸して行われる。太陽電池のエッチング処理に用いられる基板カセットとしては、特許文献１に記載されているように、複数の基板を収容するために、複数のリブ（または溝）が設けられたものが知られている。
　図１６は、従来の基板カセットを示す斜視図、図１７は、上記した基板カセットを用いたエッチング処理を示す模式図である。図１６に示すように、基板カセット１００は、上面が開放され、左右両側面に複数のリブ１１２が設けられている。このリブ１１２間に基板２が挿入され、保持される。そして、図１７に示すように、基板２を基板カセット１００に複数枚保持させ、基板カセット１００ごと処理液３０が収容された処理槽３に投入して一括してエッチング処理が行われる。エッチング終了後、処理槽３からエッチングされた基板２が取り出され、水洗、乾燥が行われる。
特開平１０－３０３４４３号公報
　しかしながら、従来の方法では、基板２の厚さが薄くなるにつれ、エッチング処理時に、図１８に示すように、リブ１１２に基板２が貼り付いたり、図１９に示すように、基板２、２が撓み、基板同士が貼り付くことがある。このため、洗浄液やエッチング液等の処理液が基板２の表面に十分に触れず、リブ１１２部分に貼り付いた箇所や基板同士が貼り付いた箇所に洗浄ムラやエッチングのムラや乾燥ムラが発生することがある。この結果、基板２の外観悪化や、デバイス特性が低下するなどの問題があった。
　この発明は、洗浄やエッチング処理等の基板の処理時に、ムラが生じることを抑制する方法及びそれに用いる基板カセットを提供することを目的とする。
　本発明は、基板カセットに、多角形状の半導体からなる基板を保持させ、前記基板カセットを槽内の処理液に浸し、前記基板に処理を行う工程を有する半導体装置の製造方法であって、前記基板の３箇所以上のコーナー部分を前記基板カセットに保持させて前記基板の表面処理を行うことを特徴とする。
　本発明は、複数の基板を保持して表面処理を行う槽内に浸される基板カセットであって、前記基板カセットは、上面部が開放されたカセット本体と、前記基板を保持するリブ部と、を備え、前記基板の４つのコーナー部が前記リブで基板カセットに保持されることを特徴とする。
　本発明によれば、基板カセットに保持された基板の撓みを抑制し、基板同士の貼り付きを防止し、エッチング液や洗浄液等の処理液が基板間に回り込み、処理液を基板表面にスムーズに流し、均一な基板処理が実現できる。
本発明の第１の実施形態に係る基板処理に用いられる基板カセットを示す斜視図である。 本発明の第１の実施形態に係る基板処理に用いられる基板カセットを示す概略側面断面図である。 本発明の第１の実施形態に係る本体部の上面図である。 本発明の第１の実施形態に係る基板カセットに基板を挿入する状態を示す模式図である。 本発明の第１の実施形態に係る基板カセットに基板を保持させた状態を示す概略断面図である。 本発明の第１の実施形態に係る基板カセットを処理液に浸した状態の模式図である。 本発明の第２の実施形態に係る基板処理に用いられる基板カセットを示す斜視図である。 本発明の第２の実施形態に係る基板処理に用いられる基板カセットの本体部の上面図である。 本発明の第３の実施形態に係る基板処理に用いられる基板カセットを示す斜視図である。 本発明の第３の実施形態に係る基板処理に用いられる基板カセットの本体部の上面からみた概略断面図である。 本発明の第１の実施形態に係る基板処理を用いて製造する太陽電池の工程別の概略断面図である。 本発明の第１の実施形態に係る基板装置を用いて製造する太陽電池の工程別の概略断面図である。 本発明の第１の実施形態に係る基板処理を用いて製造する太陽電池の工程別の概略平面図である。 本発明の第１の実施形態に係る基板処理を用いて製造する太陽電池の工程別の概略断面図である。 本発明第１の実施形態に係る基板処理を用いて製造する太陽電池の工程別の概略断面図である。 従来の基板カセットを示す斜視図である。 従来の基板カセットを用いた表面処理を示す模式図である。 従来の基板カセットを用いて表面処理を行った場合の問題点を示す上面図である。 従来の基板カセットを用いて表面処理を行った場合の問題点を示す上面図である。
　本発明の第１の実施形態について図面を参照しながら詳細に説明する。尚、図中同一または相当部分には同一符号を付し、説明の重複を避けるためにその説明は繰返さない。
　本発明に係る基板処理に係る第１の実施形態として、エッチング処理への適用例について、図を参照して説明する。本実施形態に係る基板処理に用いられる基板カセット１の斜視図が図１、概略側面断面図が図２、上面図が図３である。第１の実施形態に係る基板処理装置に用いられる基板カセット１に、図４は基板２を挿入する状態を示す模式図、図５は基板２を保持させた状態を示す概略断面図である。そして、図６は本実施形態に係る基板処理装置に用いられる基板カセットに基板２を保持させ、基板カセット１を処理液３０に浸した状態の模式図である。
　インゴットからスライスされたシリコンウエハからなる結晶シリコン基板（基板）２は、ＮａＯＨなどのアルカリ溶液からなるエッチング液である処理液３０の入った処理槽３に投入され、エッチングされる。一般的に、自動搬送装置を用いる場合は、基板２を基板カセット１に複数枚保持させ、基板カセット１ごと処理槽３に投入して一括してエッチング処理が行われる。
　基板２としては、単結晶シリコン、多結晶シリコン等の半導体基板が挙げられる。また、基板２は、ｎ型あるいはｐ型のどちらの極性を有していてもよい。ｐ型ドーパントとしては、ホウ素のようなＩＩＩ族元素又はその化合物が挙げられ、ｎ型ドーパントとしては、リン、砒素等のＶ族元素が挙げられる。本実施形態では、ｎ型ドーパントであるリンを拡散したｎ型結晶シリコンからなる基板２を用いた。
　基板カセット１の材質としては、ＰＰＳ（ポリフェニレンサルファイド）の他、ＰＴＦＥ（ポリテトラフルオロエチレン）、ＰＦＡ（テトラフルオロエチレン・パーフルオロアルキルビニルエーテル共重合体）、ＦＥＰ（テトラフルオロエチレン・ヘキサフルオロプロピレン共重合体）等のフッ素樹脂やポリプロピレン、ポリエチレン等の合成樹脂材料を用いることができる。エッチング終了後、処理槽３からエッチングされた基板２が取り出され、水洗、乾燥等の後処理が行われる。
　図１ないし図３に示すように、基板カセット１は、上部が開口した本体部１０と、この本体部１０に開閉自在に設けられた蓋部１１を有し、蓋部１１を開放した状態で基板２を挿入できる構造となっている。本体部１０及び蓋部１１には、それぞれ窓部１０ａ、１１ａが設けられ、処理槽３内に基板カセット１を投入した際に、基板カセット１内に処理液３０がスムーズに流れ込むように構成されている。
　図示する様に、基板カセット１の本体部１０の互いに対向する側面の中央部付近並びに底面部の中央部分に複数のリブ１２が設けられている。また、蓋部１１の中央部分にも複数のリブ１２が設けられている。これらリブ１２、１２間に基板２が挿入され、保持される。また、窓部１０ａは本体部１０のリブが設けられてない側面に設けられている。窓部１１ａは、蓋部１１のリブ１２の両側に設けられている。
　本実施形態においては、略正方形状の基板２の各コーナー部分が前記リブ１２に保持される。基板２は、四隅が面取り加工されていても良い。図４に示すように、基板カセット１の底面部の垂直方向と基板２の辺が交差するように所定角度（α）傾けて、基板２を基板カセット１の本体部１０に挿入する。本実施形態では、４５度の角度で基板２を挿入し、基板２の３つのコーナー部が本体部１０の両側面並びに底面部に設けられた各リブ１２に保持される。そして、蓋部１１を閉めると残りのコーナー部が蓋部１１のリブ１２で保持され、結晶シリコン基板２の４つのコーナー部がリブ１２で保持されることになる。
　第１の実施形態においては、本体部１０に開閉自在に蓋部１１を設け、本体部１０の両側面部並びに底面部で基板２を保持するだけでなく、蓋部１１を閉めることにより、上面部も基板２を保持することになる。
　このように、基板カセット１に複数の基板２を保持させた状態で、図６に示すように、処理槽３内の処理液３０に基板カセット１を浸す。
　第１の実施形態は、基板２を４箇所で保持することになり、基板の撓み、可動範囲が制限される。このため、基板２間に処理液３０が入り込んでも、基板間の貼り付きが抑制される。そして、処理液３０が基板２表面に十分回り込み、均一なエッチングが実現できる。また、基板カセット１に、基板が斜め方向に挿入されて保持されているので、処理液３０から基板カセット１を引き上げる際の水面との接触長が短くなり、基板間に液体が残ることが減少し、乾燥ムラも抑制できる。さらに、後のエッチング液の洗浄も容易に行なうことができる。
　次に、本発明の第２の実施形態につき、図７及び図８を参照して説明する。図７は、本発明の第２の実施形態に係る基板処理に用いられる基板カセット１を示す斜視図、図８は、図７の基板カセット１の上面図である。尚、第１の実施形態と同一部分には同一符号を付し、説明の重複を避けるために、ここでは、その説明を割愛する。
　上記した第１の実施形態は、基板カセット１０に設けたリブ１２は、基板２のコーナー部分に対応した箇所にそれぞれ設けられている。これに対して、第２の実施形態は、基板カセット１０の両側面から底面部に向かって、上面側から底面部まで連なるリブ１２が設けられている。また、底面部に設けられたリブ１２も両側面に向かって連なっている。すなわち、この両側面、底面部に設けられたリブ１２は、上面部が開放したコの字状に形成されている。また、蓋部１１に設けられたリブ１２は、蓋部１１を閉めたときに、図８に示すように、両側面のリブ１２間に入り込むように構成されている。このように、第２の実施形態では、蓋部１１を示すと、リブ１２が上面、左右側面、底面部の４箇所の面に設けられることになる。
　本実施形態では、底面部の垂直方向と基板２の辺が交差するように傾けて基板２を挿入し、略正方形状の基板２の３箇所のコーナー部分が両側面及び底面部に設けられたリブ１２に保持される。蓋部１１を閉めると残りのコーナー部が蓋部１１のリブ１２で保持され、基板２の４箇所のコーナー部がリブ１２で保持されることになる。
　第１の実施形態と同様に、本実施形態では底面部の垂直方向に対する基板２の一辺の傾きを４５度とし、基板カセット１のリブ１２、１２の間に基板２を挿入して配置した。そして、基板２を複数枚保持した基板カセット１を処理液としてエッチング液が収容された処理槽３に投入し、基板２の表面をエッチングする。そして、後のエッチング液の洗浄も容易に行なうことができる。
　上記した第１、第２の実施形態においては、基板２のコーナー部の４箇所をリブ１２で保持しているが、本発明においては、蓋部１１を設けずに、上方を開放し、基板２の３箇所のコーナー部を保持するように構成してもよい。
　コーナー部の３箇所の保持においても、従来の基板カセット１のように、側面部を２箇所保持するものに比して、基板２の撓みを抑制できる。また、上面を開放することで、処理液の基板カセット１内への入り込みをスムーズに行えるという利点がある。
　尚、本実施形態においては、基板２のエッチング処理について説明したが、エッチング処理以外に洗浄処理等の処理に使うこともできる。
　次に、本発明の第３の実施形態につき、図９及び図１０参照して説明する。図９は、本発明の第３の実施形態に係る基板処理に用いられる基板カセット１を示す斜視図、図１０は、図９の基板カセット１の上面図である。尚、第１及び第２の実施形態と同一部分には同一符号を付し、説明の重複を避けるために、ここでは、その説明を割愛する。
　上記した第１及び第２の実施形態では、底面部の垂直方向と基板２の辺が交差するように傾けて基板２を挿入したときに、基板カセット１２は、基板２の４箇所のコーナー部分を保持できるようにリブ１２が設けられている。これに対して、第３の実施形態は、底面部の垂直方向と基板２の辺が略平行に基板２を挿入したときに、基板カセット１２は、基板２の４箇所のコーナー部分を保持できるようにリブ１２を設けられている。具体的には、基板カセット１０の底面部と右側面部とが接する角部の箇所、及び底面部と左側面部とが接する角部の箇所に加え、蓋部１１が締められたときに基板カセットの１０の開口部側の右側面部と蓋部１１、及び左側面部と蓋部１１とが接する角部の箇所にリブ１２が位置するように、右側面部と左側面部にリブ１２が設けられる。つまり、基板カセット１０の四隅にリブ１２を設けた構成とされる。
　本実施形態では、略正方形状の基板２の４箇所のコーナー部分が基板カセット１０の四隅に設けられたリブ１２に保持されることになる。このため、第１や第２の実施形態と同様に、上記した基板カセット１のリブ１２、１２の間に基板２を配置し、基板２を複数枚保持した基板カセット１を処理液としてエッチング液が収容された処理槽３に投入し、基板２の表面をエッチングする。そして、後のエッチング液の洗浄も容易に行なうことができる。
　また、本実施形態においては、第１、第２の実施形態に比べ、同サイズの基板２を処理する場合、基板カセット１を小さくすることができる。このため、処理槽３により多くの基板カセット１を投入し、同時に多くの基板２にエッチング処理を施すことができ、生産性を向上させることができる。また、本実施形態においては、蓋部１１は必ずしも必要ではなく、省略してもよい。尚、蓋部１１を設けていれば、基板カセット１を搬送する際に、基板カセット１内に保持された基板２が外部への脱落を防止できる。
　尚、本実施形態においては、基板２のエッチング処理について説明したが、エッチング処理以外に洗浄処理等の処理に使うこともできる。
　次に、本発明の第１の実施形態に係る基板処理を適用した太陽電池の製造プロセスにつき説明する。
　まず、約１Ω・ｃｍの抵抗率と約１５０μｍの厚みとを有するｎ型結晶シリコンからなる基板２を用意する。そして、図１１に示す基板２のコーナー部の３箇所以上を基板カセット１のリブ１２に保持し、処理槽３の処理液３０に浸してエッチングを行う。これにより、洗浄され、不純物を除去するとともに、テクスチャ構造を形成する。
　続いて、図１２に示すように、ＣＶＤ法を用いて、ｎ型結晶シリコンからなる基板２の上面上に約５ｎｍの厚みを有するｉ型非晶質シリコン層２２と、約５ｎｍの厚みを有するｐ型非晶質シリコン層２３とをこの順番で形成する。
　そして、ｎ型結晶シリコンからなる基板２の下面上に約５ｎｍの厚みを有するｉ型非晶質シリコン層２６と、約５ｎｍの厚みを有するｎ型非晶質シリコン層２７とをこの順番で形成する。
　尚、非晶質シリコン層の形成方法としては、プラズマＣＶＤ法、ＥＣＲ法等の公知手法を用いることができる。又、非晶質シリコン層としては、水素、フッ素の少なくとも一方を含む、非晶質又は微結晶のＳｉ、ＳｉＧｅ、ＳｉＣ、等が用いられる。
　次に、図１３に示すように、ｐ型非晶質シリコン層４及びｎ型非晶質シリコン層８の各々の上に、３０～１００ｎｍの厚みを有する酸化インジウムからなる透明導電膜２４及び２８をスパッタ法のＰＶＤ法を用いてそれぞれ形成する。
　次に、図１４に示すように、基板２のコーナー部の４箇所のリブ１２に保持されていた箇所（Ｃ）にＹＡＧレーザ等のレーザ照射により切断溝を形成し、図中Ｃで示す箇所で基板を割る。
　そして、透明導電膜２４及び２８の各々の上の所定領域にスクリーン印刷法を用いて、Ａｇペーストを、高さ１０μｍ～６０μｍ、幅１００μｍ～５００μｍに形成する。その後、銀ペーストを硬化させ、集電極２５及び２９を形成する。このようにして、図１５に示す本実施形態に係る太陽電池が形成される。尚、前述した基板２のコーナー部をカットする工程は、集電極２５及び２９の形成後に行っても良い。
　以上のように、第１の実施形態に係る基板処理を太陽電池の製造プロセスに適用することにより、基板２の撓みを抑制でき、基板２同士の貼り付き、エッチングムラ等が生じることを防止することができる。また、リブ１２に保持されることによりムラが生じやすいコーナー部分については、無効部として切断することで、リブ１２に基板２が貼り付いて生じたエッチングムラ等が発生しても、ムラになった箇所を除去することができる。この結果、処理後の基板２には、エッチングムラや洗浄ムラなどが無い状態となり、太陽電池のデバイス特性の低下を抑制することができる。
　今回開示された実施形態はすべての点で例示であって制限的なものではないと考えられるべきである。この発明の範囲は、上記した実施形態の説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。例えば、この発明は処理液としてエッチング液を用いたエッチング処理に適用したが、エッチング処理に限らず、基板洗浄などの処理液を用いた処理一般に使用することができる。また、この発明は、結晶シリコン基板を用い、熱拡散法によりｐｎ接合を形成した太陽電池の作成にも用いることができる。また、この発明は、太陽電池に限らずその他の半導体装置一般の作成に用いることができる。
　１　基板カセット
　２　基板
　１０　本体部
　１１　蓋
　１２　リブ

Claims (9)

  1. 　基板カセットに、多角形状の基板を保持させ、前記基板カセットを槽内の処理液に浸し、前記基板の表面処理を行う工程を有する半導体装置の製造方法であって、前記基板の３箇所以上のコーナー部分を前記基板カセットに保持させて前記基板の表面処理を行う、半導体装置の製造方法。
  2. 　前記基板は、矩形形状の基板のコーナー部が面取りされている、請求項１に記載の半導体装置の製造方法。
  3. 　前記基板カセットの底面部の垂直方向と前記基板の辺が交差するように傾けて前記基板が挿入される、請求項２に記載の半導体装置の製造方法。
  4. 　前記基板カセットは、両側面部、底面部、上面部に基板を保持するリブが設けられ、基板の４つのコーナー部で基板カセットに保持する、請求項１ないし請求項３のいずれか１項に記載の半導体装置の製造方法。
  5. 　前記基板カセットは、四隅に基板を保持するリブが設けられ、基板の４つのコーナー部で基板カセットに保持する、請求項１または請求項２に記載の半導体装置の製造方法。
  6. 　前記基板の基板カセットに保持された箇所を後工程でカットする、請求項１ないし請求項５のいずれか１項に記載の半導体装置の製造方法。
  7. 　前記基板は結晶シリコンからなる、請求項１ないし請求項６のいずれか１項に記載の半導体装置の製造方法。
  8. 　複数の基板を保持して表面処理を行う処理液に浸される基板カセットであって、
    　前記基板カセットは、上面部が開放された本体部と、前記基板を保持するリブ部と、を備え、基板の４つのコーナー部が前記リブで基板カセットに保持される、基板カセット。
  9. 　前記本体部の上面部に開閉自在に蓋部を取り付けた、請求項８に記載の基板カセット。
     
PCT/JP2011/073896 2010-10-19 2011-10-18 半導体装置の製造方法およびそれに用いられる基板カセット WO2012053500A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010234759 2010-10-19
JP2010-234759 2010-10-19

Publications (1)

Publication Number Publication Date
WO2012053500A1 true WO2012053500A1 (ja) 2012-04-26

Family

ID=45975211

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2011/073896 WO2012053500A1 (ja) 2010-10-19 2011-10-18 半導体装置の製造方法およびそれに用いられる基板カセット

Country Status (1)

Country Link
WO (1) WO2012053500A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015151377A1 (ja) * 2014-03-31 2015-10-08 パナソニックＩｐマネジメント株式会社 太陽電池セルの製造方法及びそれに用いる基板カセット
JP2019102659A (ja) * 2017-12-04 2019-06-24 東京エレクトロン株式会社 基板処理装置および基板処理方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6422031A (en) * 1987-07-17 1989-01-25 Matsushita Electric Ind Co Ltd Washer for substrate
JP2002329702A (ja) * 2001-05-01 2002-11-15 Sumitomo Electric Ind Ltd 半導体基板洗浄治具と半導体基板洗浄治具へのウエハ挿入方法
JP2009529781A (ja) * 2006-12-15 2009-08-20 レナ ゾンデルマシーネン ゲーエムベーハー 物体、特に薄いディスクを洗浄する装置及び方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6422031A (en) * 1987-07-17 1989-01-25 Matsushita Electric Ind Co Ltd Washer for substrate
JP2002329702A (ja) * 2001-05-01 2002-11-15 Sumitomo Electric Ind Ltd 半導体基板洗浄治具と半導体基板洗浄治具へのウエハ挿入方法
JP2009529781A (ja) * 2006-12-15 2009-08-20 レナ ゾンデルマシーネン ゲーエムベーハー 物体、特に薄いディスクを洗浄する装置及び方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015151377A1 (ja) * 2014-03-31 2015-10-08 パナソニックＩｐマネジメント株式会社 太陽電池セルの製造方法及びそれに用いる基板カセット
JPWO2015151377A1 (ja) * 2014-03-31 2017-04-13 パナソニックＩｐマネジメント株式会社 太陽電池セルの製造方法及びそれに用いる基板カセット
JP2019102659A (ja) * 2017-12-04 2019-06-24 東京エレクトロン株式会社 基板処理装置および基板処理方法

Similar Documents

Publication Publication Date Title
US8987038B2 (en) Method for forming solar cell with selective emitters
US8119438B2 (en) Method of manufacturing solar cell
KR20160062004A (ko) 전해-연마 및 다공화
CN112088436B (zh) 太阳能电池的制造方法及用于该方法中的承载装置
KR20100112656A (ko) 태양전지의 제조방법, 태양전지의 제조장치 및 태양전지
Deligiannis et al. Wet-chemical treatment for improved surface passivation of textured silicon heterojunction solar cells
JP2006294752A (ja) 基板表面処理用の基板のキャリアホルダー
WO2012053500A1 (ja) 半導体装置の製造方法およびそれに用いられる基板カセット
JP5927027B2 (ja) 光電変換装置
KR101657626B1 (ko) 태양전지제조방법 및 그 방법에 의하여 제조된 태양전지
CN204680649U (zh) 用于高能离子注入的复合掩膜
JP5874675B2 (ja) テクスチャ形成方法及び太陽電池の製造方法
TW201411871A (zh) 可移除蓋系統及製造太陽能電池之方法
US9842956B2 (en) System and method for mass-production of high-efficiency photovoltaic structures
KR101653478B1 (ko) 탑다운 방식의 그래핀 전사 방법
WO2012036177A1 (ja) ウェーハの表面処理方法および製造方法
WO2017187623A1 (ja) 太陽電池の製造方法および太陽電池
JP2013021309A (ja) 光電変換装置
JP5768513B2 (ja) 基板処理方法及び半導体装置の製造方法
WO2017203751A1 (ja) 太陽電池及びその製造方法、並びに太陽電池パネル
JP7471239B2 (ja) 太陽電池製造用の基板トレイ及び太陽電池の製造方法
JP2017017082A (ja) ウェハ処理装置、ウェハカセット搬送装置、太陽電池用基板の製造方法
JP2022138764A (ja) 基板カセット、基板カセットを用いた基板浸漬処理装置、および基板カセットを用いた太陽電池の製造方法
TWI606599B (zh) 轉移薄膜的方法
WO2012132654A1 (ja) 裏面接合型の光電変換素子及び裏面接合型の光電変換素子の製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11834339

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 11834339

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP