WO2012042988A1 - 固体撮像素子及び撮像装置 - Google Patents

固体撮像素子及び撮像装置 Download PDF

Info

Publication number
WO2012042988A1
WO2012042988A1 PCT/JP2011/064276 JP2011064276W WO2012042988A1 WO 2012042988 A1 WO2012042988 A1 WO 2012042988A1 JP 2011064276 W JP2011064276 W JP 2011064276W WO 2012042988 A1 WO2012042988 A1 WO 2012042988A1
Authority
WO
WIPO (PCT)
Prior art keywords
solid
imaging device
state imaging
counter electrode
region
Prior art date
Application number
PCT/JP2011/064276
Other languages
English (en)
French (fr)
Inventor
崇 後藤
Original Assignee
富士フイルム株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 富士フイルム株式会社 filed Critical 富士フイルム株式会社
Priority to KR1020137007606A priority Critical patent/KR101577509B1/ko
Publication of WO2012042988A1 publication Critical patent/WO2012042988A1/ja
Priority to US13/848,613 priority patent/US20130214265A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K30/00—Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation
    • H10K30/80—Constructional details
    • H10K30/81—Electrodes
    • H10K30/82—Transparent electrodes, e.g. indium tin oxide [ITO] electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K39/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic radiation-sensitive element covered by group H10K30/00
    • H10K39/30—Devices controlled by radiation
    • H10K39/32—Organic image sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K30/00—Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation
    • H10K30/20—Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation comprising organic-organic junctions, e.g. donor-acceptor junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K30/00—Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation
    • H10K30/30—Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation comprising bulk heterojunctions, e.g. interpenetrating networks of donor and acceptor material domains
    • H10K30/353—Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation comprising bulk heterojunctions, e.g. interpenetrating networks of donor and acceptor material domains comprising blocking layers, e.g. exciton blocking layers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells

Definitions

  • the present invention relates to a solid-state imaging device and an imaging apparatus.
  • a plurality of pixel electrodes are arranged above a semiconductor substrate, a single photoelectric conversion layer is formed above the plurality of pixel electrodes, and the photoelectric conversion layer is disposed above the photoelectric conversion layer.
  • one counter electrode is formed.
  • Such a stacked solid-state imaging device applies a bias voltage to the counter electrode, applies an electric field to the photoelectric conversion layer, moves charges generated in the photoelectric conversion layer to the pixel electrode, and is connected to the pixel electrode. To read out a signal corresponding to the electric charge.
  • a wiring for supplying a bias voltage is connected to the counter electrode. Since the counter electrode has a resistance value, in the counter electrode, the voltage drop increases as the position is farther from the position where the wiring is connected. As a result, the bias voltage applied across the counter electrode becomes uneven. Since the unevenness becomes unevenness (sensitivity unevenness) of the captured image, the captured image quality is deteriorated.
  • Such sensitivity unevenness can be reduced to a theoretically negligible level by selecting the resistivity of the photoelectric conversion layer and the counter electrode, the size of the light receiving portion where the plurality of pixel electrodes are arranged, and the like.
  • the photoelectric conversion layer includes an organic material
  • the counter electrode is formed of a transparent conductive oxide, and is connected to a voltage supply unit that supplies a bias voltage.
  • a stack type solid-state imaging device having a configuration in which a connection portion for electrically connecting the wiring and the counter electrode is provided in contact with the counter electrode and a bias voltage is applied to the counter electrode through the connection portion is manufactured. It has been found that, depending on the arrangement of the connecting portions, sensitivity unevenness that should not occur theoretically occurs.
  • This sensitivity unevenness is considered to be caused by various factors such as the resistance value of the connection part, the surface irregularities formed at the time of manufacturing the pixel electrode, and the photoelectric conversion layer being an organic material. However, the cause is not clear.
  • Patent Document 1 does not describe a specific configuration for applying a bias voltage to the counter electrode, and does not describe a method for eliminating the sensitivity unevenness caused by the above various factors.
  • Patent Document 2 discloses a configuration in which a bias voltage supply line is connected to two diagonal points of a rectangular counter electrode included in a stacked solid-state imaging device.
  • the photoelectric conversion layer is made of an inorganic material, and the above-described various factors are not generated. Further, Patent Document 2 does not specifically describe a method of connecting the bias voltage supply line to the counter electrode in order to eliminate sensitivity unevenness caused by the above various factors.
  • the present invention has been made in view of the above circumstances, and an object thereof is to provide a solid-state imaging device and an imaging apparatus capable of improving the quality of a captured image.
  • the solid-state imaging device of the present invention is composed of a plurality of pixel electrodes arranged two-dimensionally above the substrate, and a transparent conductive oxide having a resistance of 100 k ⁇ / ⁇ or less formed on an upper layer of the plurality of pixel electrodes.
  • a counter electrode a light receiving layer including a photoelectric conversion layer including an organic material formed between the plurality of pixel electrodes and the counter electrode, a voltage supply line for supplying a bias voltage to be applied to the counter electrode,
  • a rectangular region in which the plurality of pixel electrodes are arranged in a plan view is a pixel region, and the size of the pixel region is 5 inches or less, and the connection unit Is a region along one side in the vicinity of at least one of the four sides of the pixel region in the peripheral region outside the pixel region, or at least two corners of the four corners of the pixel region Shape in the vicinity of Is, the counter electrode is being formed extends to over the connecting portion.
  • the imaging device of the present invention includes the solid-state imaging device.
  • FIG. 1 is a schematic plan view showing a schematic configuration of a solid-state imaging device for explaining an embodiment of the present invention.
  • positioning of a connection part in which a sensitivity nonuniformity is reduced in the solid-state image sensor shown in FIG. The figure which shows the example of arrangement
  • positioning of a connection part in which a sensitivity nonuniformity is reduced in the solid-state image sensor shown in FIG. The figure which shows the example of arrangement
  • FIG. 1 is a schematic plan view showing a schematic configuration of a solid-state imaging device for explaining an embodiment of the present invention.
  • a solid-state imaging device 1 shown in FIG. 1 includes a rectangular pixel region 2 and other peripheral regions. Two connecting portions 3 described later in detail are formed in the peripheral region.
  • a counter electrode 23 is formed in part of the pixel region 2 and the peripheral region.
  • a voltage supply unit 5 for supplying a bias voltage to the counter electrode 23 is formed, and a bias voltage supply line 4 is connected to the voltage supply unit 5.
  • the bias voltage supply line 4 is formed to extend below each of the two connection portions 3.
  • the bias voltage supply line 4 is electrically connected to the connection portion 3 by a plug (not shown) below the connection portion 3.
  • the pixel region 2 is a region formed by arranging a plurality of photoelectric conversion elements in a two-dimensional shape (for example, a square lattice shape) in a horizontal direction Y and a vertical direction X orthogonal thereto.
  • a two-dimensional shape for example, a square lattice shape
  • a plurality of pixel electrodes are two-dimensionally arranged above the semiconductor substrate 6, and a single light-receiving layer is formed above the entire plurality of pixel electrodes.
  • a single electrode counter electrode 23 is formed above the light-receiving layer.
  • Each pixel electrode, the counter electrode 23 facing the pixel electrode, and the light receiving layer between these electrodes constitute a photoelectric conversion element.
  • connection portion 3 is for electrical connection between the counter electrode 23 and the bias voltage supply line 4 and is formed of a conductive material.
  • the connection portion 3 in the peripheral region of the solid-state imaging device 1, is formed along each side next to each of two sides extending in the horizontal direction Y among the four sides of the pixel region 2.
  • FIG. 2 is a schematic cross-sectional view taken along the line AA in the solid-state imaging device 1 shown in FIG.
  • an insulating layer 7 is formed on the semiconductor substrate 6.
  • pixel electrodes 21 are two-dimensionally arranged on the surface of the insulating layer 7, and one light receiving layer 22 is formed on the plurality of pixel electrodes 21.
  • a counter electrode 23 is formed on the light receiving layer 22, and the counter electrode 23 extends not only to the pixel region 2 but also to the insulating layer 7 in the peripheral region outside the pixel region 2.
  • the light receiving layer 22 includes at least a photoelectric conversion layer, and the photoelectric conversion layer is configured to include an organic material.
  • the resistance of the light receiving layer 22 and the counter electrode 23 is reduced so that the voltage drop due to the distance from the supply point of the bias voltage to the counter electrode 23 (the connection portion 3 in the example of FIG. 1) can be ignored.
  • the value and the size of the pixel region 2 in which the plurality of pixel electrodes 21 are arranged are selected.
  • the size of the pixel region 2 (rectangular diagonal length) is 5 inches or less, and the ratio of the resistance values of the light receiving layer 22 and the counter electrode 23 is two digits or more.
  • the resistance value of the light receiving layer 22 is at least 10 M ⁇ / ⁇ when a practical material is used. For this reason, more specifically, the size of the pixel region 2 is 5 inches or less, and the resistance value of the counter electrode 23 is 100 k ⁇ / ⁇ or less.
  • the pixel electrode 21 is an electrode that collects charges generated in the photoelectric conversion layer included in the light receiving layer 22.
  • the pixel electrode 21 only needs to be made of a conductive material.
  • the pixel electrode 21 preferably includes at least one of TiN, W, Cr, ITO, Al, Cu, and AlCu.
  • the counter electrode 23 is made of a transparent conductive oxide. ITO can be preferably used as the transparent conductive oxide.
  • FIG. 3 is a graph showing the relationship between the ITO film thickness and the transmittance.
  • the transmittance of the counter electrode 23 is 95% or more, preferably 98% or more.
  • the film thickness is preferably 20 nm or less (preferably 10 nm) from the data shown in FIG.
  • a readout circuit 25 is formed on the semiconductor substrate 6 in the pixel region 2 corresponding to each pixel electrode 21.
  • the readout circuit 25 reads out a signal corresponding to the electric charge collected by the corresponding pixel electrode 21, and is composed of, for example, a CCD or a MOS circuit.
  • the read circuit 25 may be constituted by a TFT circuit when a glass substrate or the like is used instead of the semiconductor substrate 6.
  • Each pixel electrode 21 and the corresponding readout circuit 25 are electrically connected by a conductive plug 24 embedded in the insulating layer 7.
  • connection portion 3 is formed in the same layer as the pixel electrode 21 in the peripheral area on the right and left sides of the pixel area 2.
  • the connection portion 3 only needs to be made of a conductive material, but preferably includes a conductive material that is the same as the conductive material included in the pixel electrode 21. With such a configuration, the connection portion 3 can be formed simultaneously with the pixel electrode 21, and the manufacturing process can be simplified.
  • the connecting portion 3 is formed under the counter electrode 23 formed in the peripheral region, and is in direct contact with the counter electrode 23.
  • the connection unit 3 applies a bias voltage supplied from the bias voltage supply line 4 to the counter electrode 23.
  • a low resistance bias voltage supply line 4 is formed below the connection portion 3.
  • the connection part 3 and the bias voltage supply line 4 are electrically connected by a conductive plug 3 a provided under the connection part 3.
  • the connecting portion 3 has an elongated shape in the horizontal direction Y. For this reason, the bias voltage supply line 4 and the connection portion 3 may be connected by the conductive plug 3a at a plurality of locations in the connection portion 3 so that the bias voltage is stably supplied to the counter electrode 23.
  • a voltage supply unit 5 is formed above the bias voltage supply line 4.
  • the voltage supply unit 5 supplies a bias voltage higher than the power supply voltage of the readout circuit 25 formed on the semiconductor substrate 6.
  • the voltage supply unit 5 includes a booster circuit that boosts the power supply voltage of the readout circuit 25 formed on the semiconductor substrate 6 to generate a bias voltage.
  • An electrode pad that can be electrically connected from the outside of the solid-state imaging device 1 may be used as the voltage supply unit 5, and a bias voltage higher than the power supply voltage may be supplied to the electrode pad from a power source outside the solid-state imaging device 1.
  • the difference between the potential at the output terminal of the voltage supply unit 5 and the potential at the connection portion of the connection unit 3 with the bias voltage supply line 4 is preferably 0.1 V or less, and is such a value. It is preferable to determine the resistance value, wiring length, etc. of the bias voltage supply line 4.
  • the bias voltage supply line 4 may be composed of a multi-layer wiring in order to reduce the resistance.
  • FIG. 4 is a diagram showing the relationship between the bias voltage and sensitivity in an organic photoelectric conversion element using an organic material for the photoelectric conversion layer.
  • FIG. 4 shows data when holes are collected by the pixel electrode.
  • the sensitivity of the organic photoelectric conversion element increases as the bias voltage (counter voltage) applied to the counter electrode increases.
  • this sensitivity is saturated above 20V. This characteristic varies depending on the material of the light receiving layer and the like, but if the bias voltage is 30 V or more, the sensitivity of most elements is saturated.
  • the bias voltage supplied by the voltage supply unit 5 may be selected from a range of 0V to 30V if holes are read as a signal, and a range of ⁇ 30V to 0V if electrons are read as a signal. Should be selected.
  • the counter electrode 23 is made of a transparent conductive oxide, the photoelectric conversion layer containing an organic material is used, and the counter electrode 23 is connected to the counter electrode 23 via the connection portion 3. Even when the bias voltage is supplied, the sensitivity generated by a factor different from the sensitivity unevenness due to the voltage drop caused by the distance from the supply point of the bias voltage to the counter electrode 23 (the connection portion 3 in the example of FIG. 1). Unevenness can be kept low.
  • connection part 3 is as follows, the sensitivity nonuniformity which arises by said another factor can be suppressed.
  • connection portion 3 is provided in the region extending along the two sides adjacent to two adjacent sides of the four sides of the pixel region 2 as shown in FIG. Similarly, sensitivity unevenness can be suppressed.
  • connection part 3 is provided only in a region extending along one side of the four sides of the pixel region 2, Similarly, sensitivity unevenness can be suppressed.
  • connection portion 3 is provided in a region extending along the three sides next to three sides of the four sides of the pixel region 2 (not shown). Sensitivity unevenness can be suppressed.
  • connection portion 3 is provided in the region extending along the four sides next to all the four sides of the pixel region 2 is the same. It is possible to suppress uneven sensitivity.
  • connection portion 3 is provided in the vicinity of each of the two corners of the four corners of the pixel region 2 makes it possible to similarly detect sensitivity unevenness. Can be suppressed.
  • connection portion 3 in which the connection portion 3 is provided in the vicinity of each of the two adjacent corners of the four corners of the pixel region 2 similarly suppresses sensitivity unevenness. be able to.
  • connection portion 3 is provided in the vicinity of each of the three corners of the four corners of the pixel region 2 (not shown), so that sensitivity unevenness can be similarly suppressed. .
  • connection portion 3 is provided in the vicinity region of each of the four corners of the pixel region 2 can similarly suppress sensitivity unevenness. it can.
  • connection portion 3 is provided in a region extending along at least one side of at least one of the four sides of the pixel region 2, or 4 in the pixel region 2.
  • the present invention is particularly effective in a solid-state imaging device in which the pixel electrode 21 and the connection portion 3 are made of the same material and film thickness.
  • connection part 3 of the solid-state imaging device 1 is formed in the same layer as the pixel electrode 21, and the counter electrode 23 covers the side wall of the light receiving layer 22 in order to come into contact with the connection part 3.
  • the present invention is particularly effective in the solid-state imaging device in which the counter electrode 23 is in contact with the side wall of the light receiving layer 22.
  • the bias voltage applied to the counter electrode 23 is as low as 0 to 30 V in absolute value. For this reason, the change in the bias voltage is likely to affect the sensitivity unevenness as compared with the case where a large bias voltage of 5000 to 15000 V is applied as in the element described in Patent Document 2. Therefore, it is effective to adopt the configuration of the present invention.
  • FIG. 12 is a cross section illustrating an example of the configuration of the light receiving layer 22.
  • the light receiving layer 22 includes a charge blocking layer 22b formed on the pixel electrode 21 and a photoelectric conversion layer 22a formed on the charge blocking layer 22b.
  • the charge blocking layer 22b has a function of suppressing dark current.
  • the charge blocking layer may be composed of a plurality of layers. As described above, by forming the charge blocking layer 22b into a plurality of layers, an interface is formed between the plurality of charge blocking layers, and discontinuity occurs in the intermediate levels existing in each layer. It becomes difficult for the charge carriers to move through this intermediate level, and dark current can be strongly suppressed.
  • the photoelectric conversion layer 22a includes a p-type organic semiconductor and an n-type organic semiconductor.
  • Exciton dissociation efficiency can be increased by joining a p-type organic semiconductor and an n-type organic semiconductor to form a donor-acceptor interface. For this reason, the photoelectric conversion layer 22a having a configuration in which a p-type organic semiconductor and an n-type organic semiconductor are joined exhibits high photoelectric conversion efficiency.
  • the photoelectric conversion layer 22a in which a p-type organic semiconductor and an n-type organic semiconductor are mixed is preferable because the junction interface is increased and the photoelectric conversion efficiency is improved.
  • the p-type organic semiconductor is a donor organic semiconductor, and is mainly an organic compound represented by a hole transporting organic compound and having a property of easily donating electrons. More specifically, an organic compound having a smaller ionization potential when two organic materials are used in contact with each other. Therefore, any organic compound can be used as the donor organic compound as long as it is an electron-donating organic compound.
  • the metal complex etc. which it has as can be used.
  • any organic compound having an ionization potential smaller than that of the organic compound used as the n-type (acceptor) compound may be used as the donor organic semiconductor.
  • An n-type organic semiconductor is an acceptor organic semiconductor, and is mainly represented by an electron-transporting organic compound and refers to an organic compound having a property of easily accepting electrons. More specifically, an n-type organic semiconductor refers to an organic compound having a larger electron affinity when two organic compounds are used in contact with each other. Therefore, any organic compound can be used as the acceptor organic compound as long as it is an electron-accepting organic compound.
  • condensed aromatic carbocyclic compounds naphthalene derivatives, anthracene derivatives, phenanthrene derivatives, tetracene derivatives, pyrene derivatives, perylene derivatives, fluoranthene derivatives
  • 5- to 7-membered heterocyclic compounds containing nitrogen atoms, oxygen atoms, and sulfur atoms E.g., pyridine, pyrazine, pyrimidine, pyridazine, triazine, quinoline, quinoxaline, quinazoline, phthalazine, cinnoline, isoquinoline, pteridine, acridine, phenazine, phenanthroline, tetrazole, pyrazole, imidazole, thiazole, oxazole, indazole, benzimidazole, benzotriazole, Benzoxazole, benzothiazole, carbazole, purine, triazolopyrid
  • Any organic dye may be used as the p-type organic semiconductor or the n-type organic semiconductor, but preferably a cyanine dye, a styryl dye, a hemicyanine dye, a merocyanine dye (including zero methine merocyanine (simple merocyanine)), 3 Nuclear merocyanine dye, 4-nuclear merocyanine dye, rhodacyanine dye, complex cyanine dye, complex merocyanine dye, allopolar dye, oxonol dye, hemioxonol dye, squalium dye, croconium dye, azamethine dye, coumarin dye, arylidene dye, anthraquinone dye, tri Phenylmethane dye, azo dye, azomethine dye, spiro compound, metallocene dye, fluorenone dye, fulgide dye, perylene dye, perinone dye, phenazine dye, pheno
  • fullerene or a fullerene derivative having excellent electron transport properties.
  • Fullerenes are fullerene C 60 , fullerene C 70 , fullerene C 76 , fullerene C 78 , fullerene C 80 , fullerene C 82 , fullerene C 84 , fullerene C 90 , fullerene C 96 , fullerene C 240 , fullerene 540 , mixed fullerene Represents a fullerene nanotube, and a fullerene derivative represents a compound having a substituent added thereto.
  • the photoelectric conversion layer 22a contains fullerene or a fullerene derivative
  • electrons generated by photoelectric conversion can be quickly transported to the pixel electrode 21 or the counter electrode 23 via the fullerene molecule or fullerene derivative molecule.
  • fullerene molecules or fullerene derivative molecules are connected to form an electron path, the electron transport property is improved, and the high-speed response of the photoelectric conversion element can be realized.
  • the p-type organic semiconductor is reduced, the junction interface is reduced, and the exciton dissociation efficiency is lowered.
  • the photoelectric conversion layer 22a when a triarylamine compound described in Japanese Patent No. 4213832 is used as a p-type organic semiconductor mixed with fullerene or a fullerene derivative, a high SN ratio of the photoelectric conversion element can be expressed. Particularly preferred.
  • the ratio of fullerene or fullerene derivative in the photoelectric conversion layer 22a is too large, the amount of the triarylamine compound is reduced and the amount of incident light absorbed is reduced. Since this reduces photoelectric conversion efficiency, it is preferable that the fullerene or fullerene derivative contained in the photoelectric conversion layer 22a has a composition of 85% or less.
  • An electron donating organic material can be used for the charge blocking layer 22b.
  • TPD N, N′-bis
  • Polyphyrin compounds triazole derivatives, oxa Use of zazole derivatives, imidazole derivatives, polyarylalkane derivatives, pyrazoline derivatives, pyrazolone derivatives, phenylenediamine derivatives, annealed amine derivatives, amino-substituted chalcone derivatives, oxazole derivatives, styrylanthracene derivatives, fluorenone derivatives, hydrazone derivatives, silazane derivatives, etc.
  • a polymer such as phenylene vinylene, fluorene, carbazole, indole, pyrene, pyrrole, picoline, thiophene, acetylene, diacetylene, or a derivative thereof can be used. Any compound having sufficient hole transportability can be used.
  • An inorganic material can also be used as the charge blocking layer 22b.
  • an inorganic material has a dielectric constant larger than that of an organic material, a large voltage is applied to the photoelectric conversion layer 22a when used for the charge blocking layer 22b, and the photoelectric conversion efficiency can be increased.
  • Materials that can be used as the charge blocking layer 22b include calcium oxide, chromium oxide, chromium oxide copper, manganese oxide, cobalt oxide, nickel oxide, copper oxide, gallium copper oxide, strontium copper oxide, niobium oxide, molybdenum oxide, indium copper oxide, Examples include indium silver oxide and iridium oxide.
  • the layer adjacent to the photoelectric conversion layer 22a among the plurality of layers is preferably a layer made of the same material as the p-type organic semiconductor contained in the photoelectric conversion layer 22a.
  • the same p-type organic semiconductor for the charge blocking layer 22b it is possible to suppress the formation of an intermediate level at the interface between the layer adjacent to the photoelectric conversion layer 22a and further suppress the dark current.
  • the layer can be a layer made of an inorganic material, and in the case of a plurality of layers, one or more layers can be a layer made of an inorganic material.
  • Example 1 The solid-state imaging device shown in FIG. 1 was produced.
  • the size of the pixel region was 1/4 inch, and the thickness of the counter electrode was designed so that the resistance was 10 k ⁇ / ⁇ .
  • the light receiving layer 22 is configured to have the sensitivity shown in FIG. 4, and 15 V is applied as a counter voltage to the voltage supply unit.
  • the pixel electrode and the connection portion are made of TiN, and the potential difference between the counter electrode and the voltage supply portion is 100 mV or less.
  • Example 2 A solid-state imaging device was manufactured in the same manner as in Example 1 except that the number and arrangement of the connection portions 3 and the layout of the bias voltage supply line 4 were changed to the configurations shown in FIGS.
  • Example 1 A solid-state imaging device was manufactured in the same manner as in Example 1 except that the number and arrangement of the connection portions 3 and the layout of the bias voltage supply line 4 were changed to the configuration shown in FIG.
  • the output average value of all pixels is calculated as a reference value (excluding defective pixels), and the ratio of the output average value for each divided area to the reference value ⁇ (output average value ⁇ reference value) ⁇ 100 ⁇ (%) Calculated.
  • a value obtained by subtracting the ratio of the divided area having the smallest ratio from 100% was defined as sensitivity unevenness of the solid-state imaging device.
  • Table 1 shows the results of the sensitivity unevenness of each solid-state imaging device.
  • the solid-state imaging device shown in Comparative Example 1 has a large sensitivity unevenness of 1.2%. It was. In the solid-state imaging devices of Examples 1 to 5, the sensitivity unevenness is 0.5% or less, which is a practically no problem level, and it has been found that the sensitivity unevenness can be suppressed by the configuration of the present invention.
  • the solid-state imaging device described above can be used by being mounted on an imaging device such as a digital camera, a digital video camera, an electronic endoscope device, and a camera-equipped mobile phone.
  • an imaging device such as a digital camera, a digital video camera, an electronic endoscope device, and a camera-equipped mobile phone.
  • the disclosed solid-state imaging device is composed of a plurality of pixel electrodes arranged two-dimensionally above the substrate, and a transparent conductive oxide having a resistance of 100 k ⁇ / ⁇ or less formed on an upper layer of the pixel electrodes.
  • a connection portion that performs electrical connection with the counter electrode, and a substantially rectangular region in which the plurality of pixel electrodes are arranged in plan view is defined as a pixel region, and the size of the pixel region is 5 inches or less, and the connection The portion is a region along the one side in the vicinity of at least one of the four sides of the pixel region in the peripheral region outside the pixel region, or at least two of the four corners of the pixel region. Neighborhood of two corners Are formed on, the counter electrode is being formed extends to over the connecting portion.
  • connection portion is formed in the same layer as the pixel electrode.
  • connection portion includes the same conductive material as the conductive material that forms the pixel electrode.
  • the conductive material includes at least one of TiN, W, Cr, ITO, Al, Cu, and AlCu.
  • the connecting portion is made of a conductive material different from the counter electrode.
  • the transparent conductive oxide is ITO.
  • the disclosed solid-state imaging device has a transmittance of the counter electrode of 95% or more.
  • the counter electrode extends to the connection portion so as to cover a side wall of the light receiving layer.
  • connection portion and the voltage supply line are electrically connected at a plurality of locations.
  • the connecting portion is formed in a region along each side in the vicinity of each of two sides of the four sides of the pixel region in the peripheral region. is there.
  • the two sides are two opposite sides.
  • the two sides are two adjacent sides.
  • connection portion is formed in a region along the side in the vicinity of all sides of the pixel region in the peripheral region.
  • connection portion is formed in a region near each of two corners of the four corners of the pixel region in the peripheral region.
  • the two corners are two diagonal corners.
  • the two corners are two adjacent corners.
  • the connecting portion is formed in a region near all corners of the pixel region in the peripheral region.
  • the disclosed solid-state imaging device includes a voltage supply unit that supplies the bias voltage to the voltage supply line.
  • the disclosed solid-state imaging device has an absolute value of the bias voltage in a range of 0V to 30V.
  • a potential difference between the potential of the voltage supply unit and the potential of the connection unit is 0.1 V or less.
  • a reading unit that reads a signal corresponding to the charge collected by the pixel electrode is formed on the substrate, and the bias voltage is higher than a power supply voltage supplied to the reading unit Is.
  • the disclosed solid-state imaging device is a booster circuit in which the voltage supply unit boosts the power supply voltage to generate the bias voltage.
  • the voltage supply unit is a pad connected to an external power source.
  • the voltage supply line is composed of a plurality of layers.
  • the disclosed imaging device includes the solid-state imaging device.

Landscapes

  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Light Receiving Elements (AREA)

Abstract

　撮像画像品質を向上させることが可能な固体撮像素子を提供する。　半導体基板６上方に二次元状に配列された複数の画素電極２１と、画素電極２１の上層に形成された抵抗が１００ｋΩ／□以下の透明導電性酸化物で構成される対向電極２３と、画素電極２１と対向電極２３との間に形成された有機材料を含む光電変換層を含む受光層２２と、対向電極２３に印加するバイアス電圧を供給する電圧供給線４と対向電極２３との電気的接続を行う接続部３とを備え、平面視において画素電極２１が配列された略矩形の領域を画素領域２とし、画素領域２のサイズは５インチ以下であり、接続部３は、画素領域２より外側の周辺領域のうち、画素領域２の４辺のうちの少なくとも１辺の近傍で当該１辺に沿った領域、又は、画素領域２の４つの角のうちの少なくとも２つの角の近傍領域に形成され、対向電極２３は接続部３上にまで伸びて形成されている。

Description

固体撮像素子及び撮像装置
　本発明は、固体撮像素子及び撮像装置に関する。
　半導体基板内にフォトダイオードを有する一般的な固体撮像素子は、画素サイズが微細化の限界に達しており、感度等の性能向上が難しくなっている。そこで、半導体基板上方に光電変換層を設けて開口率１００％を達成できるようにした高感度の積層型固体撮像素子が提案されている（特許文献１参照）。
　特許文献１に記載された積層型固体撮像素子は、半導体基板上方に複数の画素電極が配列形成され、複数の画素電極の上方に１つの光電変換層が形成され、この光電変換層の上方に１つの対向電極が形成された構成である。このような積層型固体撮像素子は、対向電極にバイアス電圧を印加することで光電変換層に電界を加え、光電変換層で発生した電荷を画素電極に移動させ、画素電極に接続された読み出し回路によって当該電荷に応じた信号を読み出す。
　対向電極にはバイアス電圧を供給する配線が接続される。対向電極は抵抗値を持つため、対向電極において、配線が接続された位置から遠い位置ほど電圧降下が大きくなり、この結果、対向電極全体で印加されるバイアス電圧にムラが生じる。このムラは撮像画像のムラ（感度ムラ）となるため、撮像画像品質を低下させる。
　このような感度ムラは、光電変換層と対向電極の抵抗率、複数の画素電極が配置される受光部のサイズ等を選択することで、理論的には無視できるほど小さくすることができる。
　しかし、このような理想的な設計値のもとで、光電変換層として有機材料を含む構成とし、対向電極を透明導電性酸化物で構成し、バイアス電圧を供給する電圧供給部に接続される配線と対向電極とを電気的に接続するための接続部を対向電極に接触させて設け、この接続部を介して対向電極にバイアス電圧を印加する構成とした積層型固体撮像素子を作製したところ、接続部の配置によっては、理論的には発生しないはずの感度ムラが発生することがわかった。
　この感度ムラは、接続部の抵抗値、画素電極の製造時にできる表面の凹凸、光電変換層が有機材料であること等、種々の要因で発生していると考えられる。しかし、その要因は定かではない。
　特許文献１には、対向電極にバイアス電圧を印加するための具体的な構成については記載されておらず、上記種々の要因で発生する感度ムラをなくす方法についての記載はない。
　また、特許文献２には、積層型固体撮像素子に含まれる矩形の対向電極の対角の２点にバイアス電圧供給線が接続される構成が開示されている。しかし、特許文献２では光電変換層が無機材料で構成されており、上記種々の要因が発生する構成になっていない。また、特許文献２には、上記種々の要因で発生する感度ムラをなくすための、対向電極へのバイアス電圧供給線の接続方法については具体的に記載されていない。
日本国特開２００８－２６３１７８号公報 日本国特開２００２－２３６９５４号公報
　本発明は、上記事情に鑑みてなされたものであり、撮像画像品質を向上させることが可能な固体撮像素子及び撮像装置を提供することを目的とする。
　本発明の固体撮像素子は、基板上方に二次元状に配列された複数の画素電極と、前記複数の画素電極の上層に形成された抵抗が１００ｋΩ／□以下の透明導電性酸化物で構成される対向電極と、前記複数の画素電極と前記対向電極との間に形成された有機材料を含む光電変換層を含む受光層と、前記対向電極に印加するバイアス電圧を供給する電圧供給線と前記対向電極との電気的接続を行う接続部とを備え、平面視において前記複数の画素電極が配列された矩形の領域を画素領域とし、前記画素領域のサイズは５インチ以下であり、前記接続部は、前記画素領域より外側の周辺領域の前記画素領域の４辺のうちの少なくとも１辺の近傍で当該１辺に沿った領域、又は、前記画素領域の４つの角のうちの少なくとも２つの角の近傍領域に形成され、前記対向電極は前記接続部上にまで伸びて形成されているものである。
　この構成によれば、対向電極の電圧降下以外の要因で発生する感度ムラを抑制することができる。
　本発明の撮像装置は、前記固体撮像素子を備えるものである。
　本発明によれば、撮像画像品質を向上させることが可能な固体撮像素子及び撮像装置を提供することができる。
本発明の一実施形態を説明するための固体撮像素子の概略構成を示す平面模式図 図１に示した固体撮像素子１におけるＡ－Ａ線断面模式図 ＩＴＯの膜厚と透過率との関係を示した図 光電変換層に有機材料を用いた有機光電変換素子におけるバイアス電圧と感度との関係を示す図 図１に示す固体撮像素子において感度ムラが低減される接続部配置例を示す図 図１に示す固体撮像素子において感度ムラが低減される接続部配置例を示す図 図１に示す固体撮像素子において感度ムラが低減される接続部配置例を示す図 図１に示す固体撮像素子において感度ムラが低減される接続部配置例を示す図 図１に示す固体撮像素子において感度ムラが低減される接続部配置例を示す図 図１に示す固体撮像素子において感度ムラが低減される接続部配置例を示す図 図１に示す固体撮像素子において感度ムラが低減されない接続部配置例を示す図 図１に示す固体撮像素子の受光層の構成例を示す図
　以下、本発明の実施形態について図面を参照して説明する。
　図１は、本発明の一実施形態を説明するための固体撮像素子の概略構成を示す平面模式図である。図１に示す固体撮像素子１は、矩形の画素領域２とそれ以外の周辺領域とを備える。周辺領域には詳細は後述する２つの接続部３が形成されている。画素領域２と周辺領域の一部には対向電極２３が形成されている。
　周辺領域には、対向電極２３にバイアス電圧を供給する電圧供給部５が形成され、電圧供給部５にはバイアス電圧供給線４が接続されている。このバイアス電圧供給線４が、２つの接続部３の各々の下方にまで伸びて形成されている。バイアス電圧供給線４は、接続部３の下方で、図示しないプラグにより接続部３と電気的に接続されている。
　画素領域２は、複数の光電変換素子が水平方向Ｙとこれに直交する垂直方向Ｘに二次元状（例えば正方格子状）に配列して形成された領域である。
　画素領域２には、半導体基板６上方に複数の画素電極が二次元状に配列され、この複数の画素電極全体の上方に１枚構成の受光層が形成されており、この受光層の上方に１枚構成の対向電極２３が形成されている。各画素電極とこれに対向する対向電極２３と、これら電極の間の受光層とにより、光電変換素子が構成される。
　接続部３は、対向電極２３とバイアス電圧供給線４との電気的接続を図るためのものであり、導電性材料で形成されている。図１の例では、固体撮像素子１の周辺領域において、画素領域２の４辺のうちの水平方向Ｙに伸びる２辺の各々の隣に、この辺に沿って接続部３が形成されている。
　図２は、図１に示した固体撮像素子１におけるＡ－Ａ線断面模式図である。
　図２に示すように、半導体基板６上には絶縁層７が形成されている。画素領域２には、絶縁層７の表面に画素電極２１が二次元状に配列形成され、複数の画素電極２１の上に１つの受光層２２が形成されている。受光層２２上には対向電極２３が形成されており、対向電極２３は、画素領域２だけでなく、それよりも外側の周辺領域にある絶縁層７上にまで伸びて形成されている。
　受光層２２は、少なくとも光電変換層を含み、この光電変換層は有機材料を含んで構成されている。
　固体撮像素子１では、対向電極２３に対するバイアス電圧の供給点（図１の例では接続部３）からの距離に起因する電圧降下が無視できるほど小さくなるよう、受光層２２と対向電極２３の抵抗値、複数の画素電極２１が配置される画素領域２のサイズが選択されている。
　具体的には、画素領域２のサイズ（矩形の対角線の長さ）は５インチ以下であり、かつ、受光層２２と対向電極２３の抵抗値の比が２桁以上となっている。受光層２２の抵抗値は、実用的な材料を使うと少なくとも１０ＭΩ／□以上になる。このため、より具体的には、画素領域２のサイズが５インチ以下で、かつ、対向電極２３の抵抗値が１００ｋΩ／□以下となっている。
　画素電極２１は、受光層２２に含まれる光電変換層で発生した電荷を捕集する電極である。画素電極２１は導電性材料で構成されていればよい。画素電極２１としては、ＴｉＮ、Ｗ，Ｃｒ，ＩＴＯ，Ａｌ，Ｃｕ，ＡｌＣｕの少なくとも１つを含む構成が好ましい。
　対向電極２３は、透明導電性酸化物で構成されている。透明導電性酸化物として好ましくはＩＴＯを用いることができる。
　図３は、ＩＴＯの膜厚と透過率との関係を示した図である。感度を高くするには、対向電極２３の透過率が９５％以上、好ましくは９８％以上あることが好ましい。このため、対向電極としてＩＴＯを用いた場合には、図３に示すデータから膜厚を２０ｎｍ以下（好ましくは１０ｎｍ）とすることが好ましい。
　画素領域２内の半導体基板６には、各画素電極２１に対応して読み出し回路２５が形成されている。
　読み出し回路２５は、対応する画素電極２１で捕集された電荷に応じた信号を読み出すものであり、例えばＣＣＤ又はＭＯＳ回路等で構成されている。読み出し回路２５は、半導体基板６の代わりにガラス基板等を用いた場合にはＴＦＴ回路で構成してもよい。
　各画素電極２１とそれに対応する読み出し回路２５とは、絶縁層７内に埋設された導電性プラグ２４によって電気的に接続されている。
　図２において画素領域２の右隣と左隣の周辺領域には、画素電極２１と同じ層に接続部３が形成されている。接続部３は、導電性材料で構成されていればよいが、画素電極２１に含まれる導電性材料と同じ導電性材料を含む構成にすることが好ましい。このような構成にすることで、接続部３を画素電極２１と同時に形成することができ、製造工程を簡略化することができる。
　接続部３は、周辺領域に形成された対向電極２３の下に形成されており、対向電極２３と直接接触している。接続部３は、バイアス電圧供給線４から供給されるバイアス電圧を対向電極２３に印加する。
　接続部３よりも下層には、低抵抗のバイアス電圧供給線４が形成されている。接続部３とバイアス電圧供給線４は、接続部３下に設けられた導電性プラグ３ａによって電気的に接続されている。なお、接続部３は、水平方向Ｙに細長い形状である。このため、対向電極２３にバイアス電圧が安定して供給されるように、接続部３における複数箇所で、導電性プラグ３ａによってバイアス電圧供給線４と接続部３とを接続してもよい。
　バイアス電圧供給線４よりも上層には電圧供給部５が形成されている。電圧供給部５は、半導体基板６に形成された読み出し回路２５の電源電圧よりも高いバイアス電圧を供給するものである。
　例えば、電圧供給部５は、半導体基板６に形成された読み出し回路２５の電源電圧を昇圧してバイアス電圧を生成する昇圧回路で構成されている。固体撮像素子１外部から電気的接続が可能な電極パッドを電圧供給部５とし、この電極パッドに、固体撮像素子１外部の電源から上記電源電圧よりも高いバイアス電圧を供給する構成としてもよい。
　この電圧供給部５の出力端子における電位と、接続部３のバイアス電圧供給線４との接続部分における電位との差は、０．１Ｖ以下とすることが好ましく、このような値になるように、バイアス電圧供給線４の抵抗値や配線長等を決定することが好ましい。バイアス電圧供給線４は、低抵抗化を図るために、複数層配線で構成してもよい。
　図４は、光電変換層に有機材料を用いた有機光電変換素子におけるバイアス電圧と感度との関係を示す図である。図４では、画素電極で正孔を捕集する場合のデータを示した。
　図４に示すように、有機光電変換素子の感度は、対向電極に印加するバイアス電圧（対向電圧）が大きいほど高くなる。しかし、この感度は、２０Ｖ以上では飽和している。この特性は受光層の材料等によってもばらつくが、バイアス電圧が３０Ｖ以上であれば、大概の素子の感度は飽和する。
　なお、画素電極で電子を捕集する場合には、バイアス電圧が－３０Ｖ以下であれば、大概の素子の感度は飽和する。このため、電圧供給部５が供給するバイアス電圧は、正孔を信号として読み出すのであれば０Ｖ～３０Ｖの範囲の値を選択すればよく、電子を信号として読み出すのであれば－３０Ｖ～０Ｖの範囲の値を選択すればよい。
　以上のような構成の固体撮像素子１によれば、対向電極２３を透明導電性酸化物で構成し、光電変換層として有機材料を含むものを用い、かつ、対向電極２３に接続部３を介してバイアス電圧を供給する構成であっても、対向電極２３に対するバイアス電圧の供給点（図１の例では接続部３）からの距離に起因する電圧降下による感度ムラとは別の要因で生じる感度ムラを低く抑えることができる。
　なお、接続部３の構成は、以下のようなものであっても、上記別の要因で生じる感度ムラを抑えることができる。
　例えば、周辺領域において、画素領域２の４辺のうちの隣り合う２つの辺の隣の、この２つの辺に沿って伸びる領域に接続部３を設けた図５に示した構成とすることで、同様に感度ムラを抑えることができる。
　また、周辺領域において、画素領域２の４辺のうちの１つの辺の隣の、この１つの辺に沿って伸びる領域にのみ接続部３を設けた図６に示した構成とすることで、同様に感度ムラを抑えることができる。
　また、周辺領域において、画素領域２の４辺のうちの３つの辺の隣の、この３つの辺に沿って伸びる領域に接続部３を設けた構成（不図示）とすることで、同様に感度ムラを抑えることができる。
　また、周辺領域において、画素領域２の４辺のうちの全ての辺の隣の、この４つの辺に沿って伸びる領域に接続部３を設けた図７に示した構成とすることで、同様に感度ムラを抑えることができる。
　また、周辺領域において、画素領域２の４つの角のうちの対角にある２つの角の各々の近傍領域に接続部３を設けた図８に示した構成とすることで、同様に感度ムラを抑えることができる。
　また、周辺領域において、画素領域２の４つの角のうちの隣り合う２つの角の各々の近傍領域に接続部３を設けた図９に示した構成とすることで、同様に感度ムラを抑えることができる。
　また、周辺領域において、画素領域２の４つの角のうちの３つの角の各々の近傍領域に接続部３を設けた構成（不図示）とすることで、同様に感度ムラを抑えることができる。
　また、周辺領域において、画素領域２の４つの角のうちの全ての角の各々の近傍領域に接続部３を設けた図１０に示した構成とすることで、同様に感度ムラを抑えることができる。
　一方、周辺領域において、画素領域２の矩形の４つの角のうちの１の角の近傍領域にのみ接続部３を設けた図１１に示した構成では、実用上問題となる程度に感度ムラが大きくなる。
　このように、周辺領域において、画素領域２の４辺のうちの少なくとも１つの辺の隣の、この少なくとも１つの辺に沿って伸びる領域に接続部３を設ける構成、又は、画素領域２の４つの角のうちの少なくとも２つの角の各々の近傍領域に接続部３を設ける構成にすることで、感度ムラを実用上問題ないレベルまで改善することができる。
　なお、上記感度ムラは、画素電極２１と接続部３を同時に形成してそれぞれの材料及び厚みを同じにしたことが要因で発生していることも考えられる。したがって、画素電極２１と接続部３が同じ材料及び膜厚になっている固体撮像素子において本発明が特に有効である。
　また、固体撮像素子１の接続部３は画素電極２１と同一層に形成され、この接続部３と接触するために、対向電極２３は、受光層２２の側壁も覆う構成となっている。このような構成によって、対向電極２３の電圧降下以外の感度ムラの要因が発生していることも考えられる。このため、受光層２２の側壁に対向電極２３が接している構成となっている固体撮像素子において本発明が特に有効である。
　また、固体撮像素子１は、対向電極２３に印加するバイアス電圧が絶対値で０～３０Ｖと低い。このため、特許文献２に記載の素子のように５０００～１５０００Ｖという大きなバイアス電圧を印加するものと比べると、バイアス電圧の変化が感度ムラにも影響しやすい。したがって、本発明の構成を採用することが有効となる。
　以下では、受光層２２の好ましい構成について説明する。
　＜受光層＞
　図１２は、受光層２２の構成の一例を示す断面である。図１２に示すように受光層２２は、画素電極２１上に形成された電荷ブロッキング層２２ｂと、電荷ブロッキング層２２ｂ上に形成された光電変換層２２ａとを含む。
　電荷ブロッキング層２２ｂは、暗電流を抑制する機能を有する。電荷ブロッキング層は複数層で構成してもよい。このように、電荷ブロッキング層２２ｂを複数層にすることにより、複数の電荷ブロッキング層の間に界面が形成され、各層に存在する中間準位に不連続性が生じる。この中間準位を介して電荷担体が移動しにくくなり、暗電流を強く抑制することができる。
　光電変換層２２ａは、ｐ型有機半導体とｎ型有機半導体とを含む。ｐ型有機半導体とｎ型有機半導体を接合させてドナー‐アクセプタ界面を形成することにより励起子解離効率を増加させることができる。このために、ｐ型有機半導体とｎ型有機半導体を接合させた構成の光電変換層２２ａは高い光電変換効率を発現する。特に、ｐ型有機半導体とｎ型有機半導体を混合した光電変換層２２ａは、接合界面が増大して光電変換効率が向上するので好ましい。
　ｐ型有機半導体（化合物）は、ドナー性有機半導体であり、主に正孔輸送性有機化合物に代表され、電子を供与しやすい性質がある有機化合物をいう。更に詳しくは２つの有機材料を接触させて用いたときにイオン化ポテンシャルの小さい方の有機化合物をいう。したがって、ドナー性有機化合物は、電子供与性のある有機化合物であればいずれの有機化合物も使用可能である。例えば、トリアリールアミン化合物、ベンジジン化合物、ピラゾリン化合物、スチリルアミン化合物、ヒドラゾン化合物、トリフェニルメタン化合物、カルバゾール化合物、ポリシラン化合物、チオフェン化合物、フタロシアニン化合物、シアニン化合物、メロシアニン化合物、オキソノール化合物、ポリアミン化合物、インドール化合物、ピロール化合物、ピラゾール化合物、ポリアリーレン化合物、縮合芳香族炭素環化合物（ナフタレン誘導体、アントラセン誘導体、フェナントレン誘導体、テトラセン誘導体、ピレン誘導体、ペリレン誘導体、フルオランテン誘導体）、含窒素ヘテロ環化合物を配位子として有する金属錯体等を用いることができる。なお、これに限らず、上記したように、ｎ型（アクセプタ性）化合物として用いた有機化合物よりもイオン化ポテンシャルの小さい有機化合物であればドナー性有機半導体として用いてよい。
　ｎ型有機半導体（化合物）は、アクセプタ性有機半導体であり、主に電子輸送性有機化合物に代表され、電子を受容しやすい性質がある有機化合物をいう。更に詳しくは、ｎ型有機半導体とは、２つの有機化合物を接触させて用いたときに電子親和力の大きい方の有機化合物をいう。したがって、アクセプタ性有機化合物は、電子受容性のある有機化合物であればいずれの有機化合物も使用可能である。例えば、縮合芳香族炭素環化合物（ナフタレン誘導体、アントラセン誘導体、フェナントレン誘導体、テトラセン誘導体、ピレン誘導体、ペリレン誘導体、フルオランテン誘導体）、窒素原子、酸素原子、硫黄原子を含有する５～７員のヘテロ環化合物（例えばピリジン、ピラジン、ピリミジン、ピリダジン、トリアジン、キノリン、キノキサリン、キナゾリン、フタラジン、シンノリン、イソキノリン、プテリジン、アクリジン、フェナジン、フェナントロリン、テトラゾール、ピラゾール、イミダゾール、チアゾール、オキサゾール、インダゾール、ベンズイミダゾール、ベンゾトリアゾール、ベンゾオキサゾール、ベンゾチアゾール、カルバゾール、プリン、トリアゾロピリダジン、トリアゾロピリミジン、テトラザインデン、オキサジアゾール、イミダゾピリジン、ピラリジン、ピロロピリジン、チアジアゾロピリジン、ジベンズアゼピン、トリベンズアゼピン等）、ポリアリーレン化合物、フルオレン化合物、シクロペンタジエン化合物、シリル化合物、含窒素ヘテロ環化合物を配位子として有する金属錯体などが挙げられる。なお、これに限らず、上記したように、ｐ型（ドナ性）化合物として用いた有機化合物よりも電子親和力の大きな有機化合物であればアクセプタ性有機半導体として用いてよい。
　ｐ型有機半導体、又はｎ型有機半導体としては、いかなる有機色素を用いても良いが、好ましくは、シアニン色素、スチリル色素、ヘミシアニン色素、メロシアニン色素（ゼロメチンメロシアニン（シンプルメロシアニン）を含む）、３核メロシアニン色素、４核メロシアニン色素、ロダシアニン色素、コンプレックスシアニン色素、コンプレックスメロシアニン色素、アロポーラー色素、オキソノール色素、ヘミオキソノール色素、スクアリウム色素、クロコニウム色素、アザメチン色素、クマリン色素、アリーリデン色素、アントラキノン色素、トリフェニルメタン色素、アゾ色素、アゾメチン色素、スピロ化合物、メタロセン色素、フルオレノン色素、フルギド色素、ペリレン色素、ペリノン色素、フェナジン色素、フェノチアジン色素、キノン色素、ジフェニルメタン色素、ポリエン色素、アクリジン色素、アクリジノン色素、ジフェニルアミン色素、キナクリドン色素、キノフタロン色素、フェノキサジン色素、フタロペリレン色素、ジケトピロロピロール色素、ジオキサン色素、ポルフィリン色素、クロロフィル色素、フタロシアニン色素、金属錯体色素、縮合芳香族炭素環系色素（ナフタレン誘導体、アントラセン誘導体、フェナントレン誘導体、テトラセン誘導体、ピレン誘導体、ペリレン誘導体、フルオランテン誘導体）が挙げられる。
　ｎ型有機半導体として、電子輸送性に優れた、フラーレン又はフラーレン誘導体を用いることが特に好ましい。フラーレンとは、フラーレンＣ６０、フラーレンＣ７０、フラーレンＣ７６、フラーレンＣ７８、フラーレンＣ８０、フラーレンＣ８２、フラーレンＣ８４、フラーレンＣ９０、フラーレンＣ９６、フラーレンＣ２４０、フラーレン５４０、ミックスドフラーレン、フラーレンナノチューブを表し、フラーレン誘導体とはこれらに置換基が付加された化合物のことを表す。
　光電変換層２２ａがフラーレン又はフラーレン誘導体を含むことで、フラーレン分子又はフラーレン誘導体分子を経由して、光電変換により発生した電子を画素電極２１又は対向電極２３まで早く輸送できる。フラーレン分子又はフラーレン誘導体分子が連なった状態になって電子の経路が形成されていると、電子輸送性が向上して光電変換素子の高速応答性が実現可能となる。このためにはフラーレン又はフラーレン誘導体が光電変換層２２ａに４０％以上含まれていることが好ましい。もっとも、フラーレン又はフラーレン誘導体が多すぎるとｐ型有機半導体が少なくなって接合界面が小さくなり励起子解離効率が低下してしまう。
　光電変換層２２ａにおいて、フラーレン又はフラーレン誘導体と共に混合されるｐ型有機半導体として、特許第４２１３８３２号公報等に記載されたトリアリールアミン化合物を用いると光電変換素子の高ＳＮ比が発現可能になり、特に好ましい。光電変換層２２ａ内のフラーレン又はフラーレン誘導体の比率が大きすぎると該トリアリールアミン化合物が少なくなって入射光の吸収量が低下する。これにより光電変換効率が減少するので、光電変換層２２ａに含まれるフラーレン又はフラーレン誘導体は８５％以下の組成であることが好ましい。
　電荷ブロッキング層２２ｂには、電子供与性有機材料を用いることができる。具体的には、低分子材料では、Ｎ，Ｎ’－ビス（３－メチルフェニル）－（１，１’－ビフェニル）－４，４’－ジアミン（ＴＰＤ）や４，４’－ビス［Ｎ－（ナフチル）－Ｎ－フェニル－アミノ］ビフェニル（α－ＮＰＤ）等の芳香族ジアミン化合物、オキサゾール、オキサジアゾール、トリアゾール、イミダゾール、イミダゾロン、スチルベン誘導体、ピラゾリン誘導体、テトラヒドロイミダゾール、ポリアリールアルカン、ブタジエン、４，４’，４”－トリス（Ｎ－（３－メチルフェニル）Ｎ－フェニルアミノ）トリフェニルアミン（ｍ－ＭＴＤＡＴＡ）、ポルフィン、テトラフェニルポルフィン銅、フタロシアニン、銅フタロシアニン、チタニウムフタロシアニンオキサイド等のポリフィリン化合物、トリアゾール誘導体、オキサジザゾール誘導体、イミダゾール誘導体、ポリアリールアルカン誘導体、ピラゾリン誘導体、ピラゾロン誘導体、フェニレンジアミン誘導体、アニールアミン誘導体、アミノ置換カルコン誘導体、オキサゾール誘導体、スチリルアントラセン誘導体、フルオレノン誘導体、ヒドラゾン誘導体、シラザン誘導体などを用いることができ、高分子材料では、フェニレンビニレン、フルオレン、カルバゾール、インドール、ピレン、ピロール、ピコリン、チオフェン、アセチレン、ジアセチレン等の重合体や、その誘導体を用いることができる。電子供与性化合物でなくとも、充分な正孔輸送性を有する化合物であれば用いることは可能である。
　電荷ブロッキング層２２ｂとしては無機材料を用いることもできる。一般的に、無機材料は有機材料よりも誘電率が大きいため、電荷ブロッキング層２２ｂに用いた場合に、光電変換層２２ａに電圧が多くかかるようになり、光電変換効率を高くすることができる。電荷ブロッキング層２２ｂとなりうる材料としては、酸化カルシウム、酸化クロム、酸化クロム銅、酸化マンガン、酸化コバルト、酸化ニッケル、酸化銅、酸化ガリウム銅、酸化ストロンチウム銅、酸化ニオブ、酸化モリブデン、酸化インジウム銅、酸化インジウム銀、酸化イリジウム等がある。
　複数層からなる電荷ブロッキング層２２ｂにおいて、複数層のうち光電変換層２２ａと隣接する層が該光電変換層２２ａに含まれるｐ型有機半導体と同じ材料からなる層であることが好ましい。電荷ブロッキング層２２ｂにも同じｐ型有機半導体を用いることで、光電変換層２２ａと隣接する層の界面に中間準位が形成されるのを抑制し、暗電流を更に抑制することができる。
　電荷ブロッキング層２２ｂが単層の場合にはその層を無機材料からなる層とすることができ、複数層の場合には１つ又は２以上の層を無機材料からなる層とすることができる。　　　
　（実施例１）
　図１に示した固体撮像素子を作製した。画素領域のサイズは１／４インチとし、対向電極は抵抗が１０ｋΩ／□となるように膜厚を設計した。また、受光層２２は図４に示した感度を有する構成とし、対向電圧として電圧供給部に１５Ｖ印加した。画素電極及び接続部はＴｉＮで構成し、対向電極と電圧供給部の電位差が１００ｍＶ以下となるような構成とした。
　（実施例２）
　接続部３の数及び配置とバイアス電圧供給線４のレイアウトを図５，６，８，９に示した構成に変更した以外は実施例１と同様にして固体撮像素子を作製した。
　（比較例１）
　接続部３の数及び配置とバイアス電圧供給線４のレイアウトを図１１に示した構成に変更した以外は実施例１と同様にして固体撮像素子を作製した。
　作製した全ての固体撮像素子に一様光を照射し、１０×１０画素の分割エリア毎の出力の平均値を取得した。ただし、明らかな欠陥画素の出力値は平均値算出の対象からは除外した。
　全ての画素の出力平均値を算出して基準値とし（欠陥画素は除外）、分割エリア毎の出力平均値の当該基準値に対する比｛（出力平均値÷基準値）×１００｝（％）を算出した。当該比が最も小さい分割エリアの比を１００％から引いた値を、その固体撮像素子の感度ムラと定義した。各固体撮像素子の感度ムラの結果を表１に示す。
Figure JPOXMLDOC01-appb-T000001
　対向電極の電圧降下が無視できるような画素領域のサイズ及び対向電極の抵抗値にしているにも関わらず、比較例１に示す固体撮像素子では、感度ムラが１．２％と大きい値になった。実施例１～５の固体撮像素子では感度ムラが実用上問題ないレベルである０．５％以下となっており、本発明の構成によって感度ムラが抑えられることが分かった。
　なお、以上説明した固体撮像素子は、デジタルカメラ、デジタルビデオカメラ、電子内視鏡装置、カメラ付携帯電話機等の撮像装置に搭載して用いることができる。
　本明細書には以下の事項が開示されている。
　開示された固体撮像素子は、基板上方に二次元状に配列された複数の画素電極と、前記複数の画素電極の上層に形成された抵抗が１００ｋΩ／□以下の透明導電性酸化物で構成される対向電極と、前記複数の画素電極と前記対向電極との間に形成された有機材料を含む光電変換層を含む受光層と、前記対向電極に印加するバイアス電圧を供給する電圧供給線と前記対向電極との電気的接続を行う接続部とを備え、平面視において前記複数の画素電極が配列された略矩形の領域を画素領域とし、前記画素領域のサイズは５インチ以下であり、前記接続部は、前記画素領域より外側の周辺領域の、前記画素領域の４辺のうちの少なくとも１辺の近傍で当該１辺に沿った領域、又は、前記画素領域の４つの角のうちの少なくとも２つの角の近傍領域に形成され、前記対向電極は前記接続部上にまで伸びて形成されているものである。
　開示された固体撮像素子は、前記接続部が前記画素電極と同じ層に形成されているものである。
　開示された固体撮像素子は、前記接続部が、前記画素電極を構成する導電性材料と同じ導電性材料を含んで構成されているものである。
　開示された固体撮像素子は、前記導電性材料が、ＴｉＮ、Ｗ、Ｃｒ、ＩＴＯ、Ａｌ、Ｃｕ、ＡｌＣｕの少なくとも１つを含むものである。
　開示された固体撮像素子は、前記接続部が、前記対向電極とは異なる導電性材料で構成されているものである。
　開示された固体撮像素子は、前記透明導電性酸化物がＩＴＯであるものである。
　開示された固体撮像素子は、前記対向電極の透過率が９５％以上であるものである。
　開示された固体撮像素子は、前記対向電極が、前記受光層の側壁を覆って前記接続部上まで伸びているものである。
　開示された固体撮像素子は、前記接続部と前記電圧供給線が複数箇所で電気的に接続されているものである。
　開示された固体撮像素子は、前記接続部は、前記周辺領域のうち、前記画素領域の４辺のうちの２辺の各々の近傍で当該各々の辺に沿った領域に形成されているものである。
　開示された固体撮像素子は、前記２辺が、対向する２辺であるものである。
　開示された固体撮像素子は、前記２辺が、隣り合う２辺であるものである。
　開示された固体撮像素子は、前記接続部は、前記周辺領域のうち、前記画素領域の全ての辺の近傍で当該辺に沿った領域に形成されているものである。
　開示された固体撮像素子は、前記接続部は、前記周辺領域のうち、前記画素領域の４つの角のうちの２つの角の各々の近傍領域に形成されているものである。
　開示された固体撮像素子は、前記２つの角が、対角の２つの角であるものである。
　開示された固体撮像素子は、前記２つの角が、隣り合う２つの角であるものである。
　開示された固体撮像素子は、前記接続部は、前記周辺領域のうち、前記画素領域の全ての角の近傍領域に形成されているものである。
　開示された固体撮像素子は、前記電圧供給線に前記バイアス電圧を供給する電圧供給部を備えるものである。
　開示された固体撮像素子は、前記バイアス電圧の絶対値が、０Ｖ～３０Ｖの範囲の値であるものである。
　開示された固体撮像素子は、前記電圧供給部の電位と前記接続部の電位との電位差が０．１Ｖ以下であるものである。
　開示された固体撮像素子は、前記基板には前記画素電極で捕集された電荷に応じた信号を読み出す読み出し部が形成され、前記バイアス電圧は、前記読み出し部に供給される電源電圧よりも高いものである。
　開示された固体撮像素子は、前記電圧供給部が、前記電源電圧を昇圧して前記バイアス電圧を生成する昇圧回路であるものである。
　開示された固体撮像素子は、前記電圧供給部が、外部電源と接続されるパッドであるものである。
　開示された固体撮像素子は、前記電圧供給線が複数層で構成されているものである。
　開示された撮像装置は、前記固体撮像素子を備えるものである。
　本発明によれば、撮像画像品質を向上させることが可能な固体撮像素子及び撮像装置を提供することができる。
　本発明を詳細にまた特定の実施態様を参照して説明したが、本発明の精神と範囲を逸脱することなく様々な変更や修正を加えることができることは当業者にとって明らかである。
　本出願は、２０１０年９月２７日出願の日本出願（特願２０１０－２１６１０３）に基づくものであり、その内容はここに参照として取り込まれる。
１　固体撮像素子
２　画素領域
３　接続部
４　バイアス電圧供給線
５　電圧供給部
６　半導体基板
２１　画素電極
２２　受光層
２３　対向電極

Claims (25)

  1. 　基板上方に二次元状に配列された複数の画素電極と、
    　前記複数の画素電極の上層に形成された抵抗が１００ｋΩ／□以下の透明導電性酸化物で構成される対向電極と、
    　前記複数の画素電極と前記対向電極との間に形成された有機材料を含む光電変換層を含む受光層と、
    　前記対向電極に印加するバイアス電圧を供給する電圧供給線と前記対向電極との電気的接続を行う接続部とを備え、
    　平面視において前記複数の画素電極が配列された矩形の領域を画素領域とし、
    　前記画素領域のサイズは５インチ以下であり、
    　前記接続部は、前記画素領域より外側の周辺領域において、前記画素領域の４辺のうちの少なくとも１辺の近傍で当該１辺に沿った領域、又は、前記画素領域の４つの角のうちの少なくとも２つの角の近傍領域に形成され、
    　前記対向電極は前記接続部上にまで伸びて形成されている固体撮像素子。
  2. 　請求項１記載の固体撮像素子であって、
    　前記接続部が前記画素電極と同じ層に形成されている固体撮像素子。
  3. 　請求項２記載の固体撮像素子であって、
    　前記接続部が、前記画素電極を構成する導電性材料と同じ導電性材料を含んで構成されている固体撮像素子。
  4. 　請求項３記載の固体撮像素子であって、
    　前記導電性材料が、ＴｉＮ、Ｗ、Ｃｒ、ＩＴＯ、Ａｌ、Ｃｕ、ＡｌＣｕの少なくとも１つを含む固体撮像素子。
  5. 　請求項１～３のいずれか１項記載の固体撮像素子であって、
    　前記接続部が、前記対向電極とは異なる導電性材料で構成されている固体撮像素子。
  6. 　請求項１～５のいずれか１項記載の固体撮像素子であって、
    　前記透明導電性酸化物がＩＴＯである固体撮像素子。
  7. 　請求項１～６のいずれか１項記載の固体撮像素子であって、
    　前記対向電極の透過率が９５％以上である固体撮像素子。
  8. 　請求項１～７のいずれか１項記載の固体撮像素子であって、
    　前記対向電極が、前記受光層の側壁を覆って前記接続部上まで伸びている固体撮像素子。
  9. 　請求項１～８のいずれか１項記載の固体撮像素子であって、
    　前記接続部と前記電圧供給線が複数箇所で電気的に接続されている固体撮像素子。
  10. 　請求項１～９のいずれか１項記載の固体撮像素子であって、
    　前記接続部は、前記周辺領域のうち、前記画素領域の４辺のうちの２辺の各々の近傍で当該各々の辺に沿った領域に形成されている固体撮像素子。
  11. 　請求項１０記載の固体撮像素子であって、
    　前記２辺が、対向する２辺である固体撮像素子。
  12. 　請求項１０記載の固体撮像素子であって、
    　前記２辺が、隣り合う２辺である固体撮像素子。
  13. 　請求項１～９のいずれか１項記載の固体撮像素子であって、
    　前記接続部は、前記周辺領域のうち、前記画素領域の全ての辺の近傍で当該辺に沿った領域に形成されている固体撮像素子。
  14. 　請求項１～９のいずれか１項記載の固体撮像素子であって、
    　前記接続部は、前記周辺領域のうち、前記画素領域の４つの角のうちの２つの角の各々の近傍領域に形成されている固体撮像素子。
  15. 　請求項１４記載の固体撮像素子であって、
    　前記２つの角が、対角の２つの角である固体撮像素子。
  16. 　請求項１４記載の固体撮像素子であって、
    　前記２つの角が、隣り合う２つの角である固体撮像素子。
  17. 　請求項１～９のいずれか１項記載の固体撮像素子であって、
    　前記接続部は、前記周辺領域のうち、前記画素領域の全ての角の近傍領域に形成されている固体撮像素子。
  18. 　請求項１～１７のいずれか１項記載の固体撮像素子であって、
    　前記電圧供給線に前記バイアス電圧を供給する電圧供給部を備える固体撮像素子。
  19. 　請求項１８記載の固体撮像素子であって、
    　前記バイアス電圧の絶対値が、０Ｖ～３０Ｖの範囲の値である固体撮像素子。
  20. 　請求項１８又は１９記載の固体撮像素子であって、
    　前記電圧供給部の電位と前記接続部の電位との電位差が０．１Ｖ以下である固体撮像素子。
  21. 　請求項１８～２０のいずれか１項記載の固体撮像素子であって、
    　前記基板には前記画素電極で捕集された電荷に応じた信号を読み出す読み出し部が形成され、
    　前記バイアス電圧は、前記読み出し部に供給される電源電圧よりも高い固体撮像素子。
  22. 　請求項２１記載の固体撮像素子であって、
    　前記電圧供給部が、前記電源電圧を昇圧して前記バイアス電圧を生成する昇圧回路である固体撮像素子。
  23. 　請求項１８～２１のいずれか１項記載の固体撮像素子であって、
    　前記電圧供給部が、外部電源と接続されるパッドである固体撮像素子。
  24. 　請求項１～２３のいずれか１項記載の固体撮像素子であって、
    　前記電圧供給線が複数層で構成されている固体撮像素子。
  25. 　請求項１～２４のいずれか１項記載の固体撮像素子を備える撮像装置。
PCT/JP2011/064276 2010-09-27 2011-06-22 固体撮像素子及び撮像装置 WO2012042988A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020137007606A KR101577509B1 (ko) 2010-09-27 2011-06-22 고체 촬상 소자 및 촬상 장치
US13/848,613 US20130214265A1 (en) 2010-09-27 2013-03-21 Solid-state imaging device and imaging apparatus

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010-216103 2010-09-27
JP2010216103A JP2012074418A (ja) 2010-09-27 2010-09-27 固体撮像素子及び撮像装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US13/848,613 Continuation US20130214265A1 (en) 2010-09-27 2013-03-21 Solid-state imaging device and imaging apparatus

Publications (1)

Publication Number Publication Date
WO2012042988A1 true WO2012042988A1 (ja) 2012-04-05

Family

ID=45892469

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2011/064276 WO2012042988A1 (ja) 2010-09-27 2011-06-22 固体撮像素子及び撮像装置

Country Status (4)

Country Link
US (1) US20130214265A1 (ja)
JP (1) JP2012074418A (ja)
KR (1) KR101577509B1 (ja)
WO (1) WO2012042988A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104837000A (zh) * 2015-04-17 2015-08-12 东南大学 一种利用轮廓感知的虚拟视点合成方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101949503B1 (ko) * 2012-04-18 2019-02-18 에스케이하이닉스 주식회사 적층형 반도체 장치, 그 제조 방법 및 테스트 방법
JP6465597B2 (ja) * 2014-09-09 2019-02-06 キヤノン株式会社 光電変換装置、光電変換システム
JP6557921B2 (ja) * 2015-04-27 2019-08-14 株式会社テージーケー 電動弁装置および電動弁制御装置
KR20210044026A (ko) 2019-10-14 2021-04-22 주식회사 엘지화학 쌍안정릴레이를 이용한 병렬 전지팩 제어시스템 및 그 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005353626A (ja) * 2004-06-08 2005-12-22 Fuji Photo Film Co Ltd 光電変換膜積層型固体撮像素子及びその製造方法
JP2007227657A (ja) * 2006-02-23 2007-09-06 Fujifilm Corp 固体撮像素子の製造方法、固体撮像素子
JP4444371B1 (ja) * 2009-09-01 2010-03-31 富士フイルム株式会社 撮像素子及び撮像装置
JP2010103457A (ja) * 2008-03-07 2010-05-06 Fujifilm Corp 光電変換素子及び撮像素子

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4866656B2 (ja) * 2006-05-18 2012-02-01 富士フイルム株式会社 光電変換膜積層型カラー固体撮像装置
JP4852497B2 (ja) * 2007-08-27 2012-01-11 富士フイルム株式会社 固体撮像素子

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005353626A (ja) * 2004-06-08 2005-12-22 Fuji Photo Film Co Ltd 光電変換膜積層型固体撮像素子及びその製造方法
JP2007227657A (ja) * 2006-02-23 2007-09-06 Fujifilm Corp 固体撮像素子の製造方法、固体撮像素子
JP2010103457A (ja) * 2008-03-07 2010-05-06 Fujifilm Corp 光電変換素子及び撮像素子
JP4444371B1 (ja) * 2009-09-01 2010-03-31 富士フイルム株式会社 撮像素子及び撮像装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104837000A (zh) * 2015-04-17 2015-08-12 东南大学 一种利用轮廓感知的虚拟视点合成方法
CN104837000B (zh) * 2015-04-17 2017-03-15 东南大学 一种利用轮廓感知的虚拟视点合成方法

Also Published As

Publication number Publication date
US20130214265A1 (en) 2013-08-22
KR20140001844A (ko) 2014-01-07
JP2012074418A (ja) 2012-04-12
KR101577509B1 (ko) 2015-12-14

Similar Documents

Publication Publication Date Title
JP4802286B2 (ja) 光電変換素子及び撮像素子
JP5087304B2 (ja) 固体撮像素子の製造方法
JP4887452B2 (ja) 光電変換層積層型固体撮像素子及び撮像装置
JP5677890B2 (ja) 光電変換素子、光電変換素子の製造方法、及び撮像素子
JP5677921B2 (ja) 光電変換素子の製造方法
JP5172175B2 (ja) 光電変換素子及び固体撮像素子
US10559629B2 (en) Imaging device including at least one unit pixel cell
JP2011228648A (ja) 撮像素子
US8698141B2 (en) Solid state image pickup device and manufacturing method of solid state image pickup device, and image pickup apparatus
JP6128593B2 (ja) 有機光電変換素子および撮像素子
JP5572611B2 (ja) 光電変換素子の製造方法、固体撮像素子、撮像装置
WO2012042988A1 (ja) 固体撮像素子及び撮像装置
JP7190715B2 (ja) 撮像装置
JP2012191222A (ja) 光電変換素子の製造方法
JP5683245B2 (ja) 撮像素子及び撮像素子の製造方法
JP5876265B2 (ja) 有機撮像素子
JP5525894B2 (ja) 固体撮像素子の製造方法
JP2013093353A (ja) 有機撮像素子
WO2021033518A1 (ja) 光センサ

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11828549

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 20137007606

Country of ref document: KR

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 11828549

Country of ref document: EP

Kind code of ref document: A1