WO2012001787A1 - 情報処理装置、情報処理方法、および情報処理プログラム - Google Patents

情報処理装置、情報処理方法、および情報処理プログラム Download PDF

Info

Publication number
WO2012001787A1
WO2012001787A1 PCT/JP2010/061190 JP2010061190W WO2012001787A1 WO 2012001787 A1 WO2012001787 A1 WO 2012001787A1 JP 2010061190 W JP2010061190 W JP 2010061190W WO 2012001787 A1 WO2012001787 A1 WO 2012001787A1
Authority
WO
WIPO (PCT)
Prior art keywords
information processing
state
processing apparatus
switching
area
Prior art date
Application number
PCT/JP2010/061190
Other languages
English (en)
French (fr)
Inventor
浩一郎 山下
宏真 山内
鈴木　貴久
康志 栗原
Original Assignee
富士通株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 富士通株式会社 filed Critical 富士通株式会社
Priority to CN2010800677746A priority Critical patent/CN102971709A/zh
Priority to PCT/JP2010/061190 priority patent/WO2012001787A1/ja
Priority to JP2012522392A priority patent/JPWO2012001787A1/ja
Publication of WO2012001787A1 publication Critical patent/WO2012001787A1/ja
Priority to US13/730,161 priority patent/US20130117762A1/en

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/54—Interprogram communication
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/48—Program initiating; Program switching, e.g. by interrupt
    • G06F9/4806—Task transfer initiation or dispatching
    • G06F9/4843—Task transfer initiation or dispatching by program, e.g. task dispatcher, supervisor, operating system
    • G06F9/485—Task life-cycle, e.g. stopping, restarting, resuming execution
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/455—Emulation; Interpretation; Software simulation, e.g. virtualisation or emulation of application or operating system execution engines
    • G06F9/45533—Hypervisors; Virtual machine monitors
    • G06F9/45545—Guest-host, i.e. hypervisor is an application program itself, e.g. VirtualBox

Definitions

  • the present invention relates to an information processing apparatus, an information processing method, and an information processing program for switching an OS.
  • VM refers to software that virtualizes resources such as CPUs and storage devices and is executed on the virtualized resources.
  • Software that virtualizes resources is also called a hypervisor.
  • Hybrid OS is a technology in which a slave OS, which is another OS, is executed as one process of the base master OS.
  • a real-time OS is adopted as a master OS and a general-purpose OS is adopted as a slave OS.
  • the real-time OS executes real-time processing that requires high processing performance
  • the general-purpose OS executes other processing, so that software assets of the general-purpose OS can be diverted while maintaining real-time performance, and development costs are increased. Can be suppressed.
  • the VM requires a hypervisor that switches the OS.
  • a system equipped with a hypervisor has a problem that it has a large software structure.
  • the hybrid OS can be implemented more easily than the VM, but the slave OS is a process executed on the master OS, and the processor allocation cycle is under the control of the master OS. For this reason, even if the master OS sets the priority of the entire slave OS to a low state, even if the slave OS executes a process with a high priority, the allocation period of the processor to the process remains small. There was a problem.
  • the present invention eliminates delays in processing of an OS that is a slave OS and improves response performance when switching between OSs. And an information processing program.
  • the disclosed information processing apparatus performs a switching request in a first state in which a first OS executes a process including a second OS different from the first OS. Is detected, the second OS switches from the first state to the second state in which a process including the first OS is executed.
  • the information processing apparatus According to the information processing apparatus, the information processing method, and the information processing program, there is an effect that, when the OS is switched, the processing delay of the OS that is the slave OS is eliminated, and the response performance can be improved.
  • FIG. 10 is an explanatory diagram illustrating a display example in which the OS is switched by the information processing apparatus 100.
  • FIG. It is explanatory drawing which shows an example of memory address space. It is explanatory drawing which shows the dispatch condition of the application at the time of OS switching. It is explanatory drawing which shows the outline of OS switching process. It is a flowchart of OS switching processing.
  • FIG. 1 is a block diagram illustrating hardware of the information processing apparatus 100 according to the embodiment.
  • the information processing apparatus 100 includes a CPU 101, a ROM (Read-Only Memory) 102, and a RAM (Random Access Memory) 103.
  • the information processing apparatus 100 also includes a flash ROM 104, a flash ROM controller 105, and a flash ROM 106.
  • the information processing apparatus 100 includes a display 107, an I / F (Interface) 108, and a keyboard 109 as input / output devices for a user and other devices. Each unit is connected by a bus 110.
  • the CPU 101 controls the entire information processing apparatus 100.
  • the ROM 102 stores a program such as a boot program.
  • the RAM 103 is used as a work area for the CPU 101.
  • the flash ROM 104 stores system software such as an OS (Operating System), application software, and the like.
  • the flash ROM controller 105 controls reading / writing of data with respect to the flash ROM 106 according to the control of the CPU 101.
  • the flash ROM 106 stores data written under the control of the flash ROM controller 105. Specific examples of the data include image data and video data acquired by the user using the information processing apparatus 100 through the I / F 108.
  • As the flash ROM 106 for example, a memory card, an SD card, or the like can be adopted.
  • the display 107 displays data such as a document, an image, and function information as well as a cursor, an icon, or a tool box.
  • a TFT liquid crystal display can be adopted as the display 107.
  • the I / F 108 is connected to a network 111 such as a LAN (Local Area Network), a WAN (Wide Area Network), and the Internet through a communication line, and is connected to another device via the network 111.
  • the I / F 108 controls an internal interface with the network 111 and controls data input / output from an external device.
  • a modem or a LAN adapter can be employed as the I / F 108.
  • the keyboard 109 has keys for inputting numbers, various instructions, etc., and inputs data.
  • the keyboard 109 may be a touch panel type input pad or a numeric keypad.
  • FIG. 2 is an explanatory diagram illustrating a state in which the OS is switched by the information processing apparatus 100.
  • the information processing apparatus 100 can take two states: a state 201 in which OS # 1 is being executed as a master OS, and a state 202 in which OS # 2 is being executed as a master OS.
  • OS # 1 and OS # 2 are OSes operating on the CPU 101.
  • OS # 1 and OS # 2 provide libraries used by processes as functions of the OS.
  • OS # 1 and OS # 2 have a function of performing process scheduling.
  • the master OS is an OS that controls the information processing apparatus 100.
  • the slave OS is an OS executed as one process of the master OS. By executing the slave OS, a plurality of OSs are simultaneously executed in the information processing apparatus 100, and the information processing apparatus 100 shows an aspect of a multi-core processor having a plurality of cores in a pseudo manner.
  • the information processing apparatus 100 in the state 201 uses the OS # 1 as the master OS, and executes the process 203 including the processes of the process A, the process B, and the OS # 2 under the control of the OS # 1. Inside the process 203, the information processing apparatus 100 executes process C and process D under the control of OS # 2. When the information processing apparatus 100 detects a switching request, the information processing apparatus 100 switches from the state 201 to the state 202 by switching between the master OS and the slave OS.
  • the information processing apparatus 100 in the state 202 uses the OS # 2 as a master OS, and executes a process 204 including processes C, D, and OS # 1 under the control of the OS # 2. Inside the process 204, the information processing apparatus 100 executes process A and process B under the control of OS # 1.
  • FIG. 3 is a block diagram illustrating functions of the information processing apparatus 100.
  • the information processing apparatus 100 includes a detection unit 301, a switching unit 302, a stop unit 303, a transition unit 304, an acquisition unit 305, and an allocation unit 306.
  • the functions (detection unit 301 to allocation unit 306) serving as the control unit are realized by the CPU 101 executing the program stored in the storage device. Examples of the storage device include the ROM 102, the RAM 103, the flash ROM 104, and the flash ROM 106 shown in FIG. Alternatively, the function may be realized by another CPU executing via the I / F 108.
  • the detecting unit 301 has a function of detecting a switching request in a first state in which the first OS executes a process including a second OS different from the first OS. For example, in the state 201 in which the OS 203 whose information processing apparatus 100 is the master OS executes the process 203 including the OS # 2 that is the slave OS, the detection unit 301 issues a switching request issued by a user operation or the like. Is detected. The detection result is stored in a storage area such as a register of the CPU 101 or the RAM 103.
  • the switching unit 302 has a function of switching from the first state to the second state in which the second OS executes a process including the first OS when the detection unit 301 detects a switching request.
  • the switching unit 302 may switch from the first state to the second state when the execution authority is transferred to the second OS by the transfer unit 304.
  • the switching unit 302 changes the state of the information processing apparatus 100 from the state 201 to the state 202 where the OS # 2 executes the process 204 using a pointer to the process 204 including the OS # 1 secured by the transition unit 304. Switch.
  • the switching unit 302 may switch from the first state to a state in which processing related to the user interface of the second OS is executed in addition to the second state.
  • the process related to the user interface is, for example, a key event process corresponding to the keyboard 109 or a mouse event process corresponding to the case where the display 107 is a touch panel.
  • the switching unit 302 further executes key event processing and mouse event processing of OS # 2 in a state 202 in which OS # 2 becomes the master OS.
  • the information indicating the switching may be stored in a storage area such as the register of the CPU 101 or the RAM 103.
  • the stop unit 303 has a function of stopping a process including the second OS when the detection unit 301 detects a switching request. For example, the stop unit 303 stops the process 203 when a switching request is detected. When the process 203 is stopped, the process 203 cannot be assigned to the CPU 101, but the information of the process 203 exists on the RAM 103.
  • the stop unit 303 may further stop processing related to the user interface of the first OS. For example, the stop unit 303 stops key event processing and mouse event processing of OS # 1. Information that processing related to the process or the user interface has been stopped is stored in a storage area such as a register of the CPU 101 or the RAM 103.
  • the migration unit 304 has a function of migrating the execution authority for the CPU 101 from the first OS to the second OS when the process including the second OS is stopped by the stop unit 303.
  • the transfer unit 304 transfers the execution authority from OS # 1 to OS # 2.
  • the master OS changes from OS # 1 to OS # 2.
  • the OS # 1 releases the pointer to the process 203, and the OS # 2 secures the pointer to the process 204, so that the execution authority is transferred from the OS # 1 to the OS # 2.
  • Information that the execution authority has been transferred and the master OS has been switched is stored in a storage area such as the register of the CPU 101 and the RAM 103.
  • the acquisition unit 305 assigns from the system area of the first OS assigned to a predetermined position in the first memory area accessible from the processor to the user area of the first OS and the process executed by the first OS.
  • the second memory area is obtained.
  • the first memory area is a storage area such as the ROM 102 and the RAM 103 that can be accessed by the CPU.
  • the system area is a memory area used by the OS or device driver, and the user area is an area allocated to the OS other than the system area, and is used by a process executed by the OS.
  • the predetermined position to which the system area is allocated may be any position as long as it does not move after the information processing apparatus 100 is activated.
  • the system area of OS # 1 may be assigned to the top address of the RAM 103.
  • the system area of OS # 2 may be allocated to the memory area next to the memory area allocated as the system area of OS # 1.
  • the second memory area allocated to the process is a memory area allocated as a process context.
  • the process stores data used by the process such as a CPU register value, a program counter, and a stack pointer in the context.
  • the acquisition unit 305 acquires a user area of OS # 1 and a memory area allocated as a context of process A and process B from the system area of OS # 1. In more detail, the acquisition unit 305 acquires a pointer that points to the memory area.
  • the acquired area information is stored in a storage area such as the register of the CPU 101 and the RAM 103.
  • the allocation unit 306 includes at least one of the memory areas excluding the second memory area from the user area of the first OS acquired by the acquisition unit 305. It has a function of allocating a part of the memory area to the second OS. For example, the assigning unit 306 assigns at least a part of the unused memory area obtained by removing the memory area assigned as the context of the process A and the process B from the user area of the OS # 1 to the OS # 2 Allocate as user area.
  • FIG. 4 is an explanatory diagram illustrating a display example in which the OS is switched by the information processing apparatus 100.
  • the information processing apparatus 100 in the state 401 and the state 402 executes a Web browser as the process A and a map display process as the process C on the information processing apparatus 100 in the state 201 and the state 202, respectively.
  • the Web browser is in the foreground, and an HTML (HyperText Markup Language) document is displayed.
  • the information processing apparatus 100 displays the map display process as a small window of the Web browser.
  • the map display process is a service on OS # 2, and is executed with low priority on the background.
  • a switching request is issued by an operation on the Web browser by the user, for example, by an operation such as clicking a map display process.
  • the information processing apparatus 100 transitions from the state 401 to the state 402, and the master OS and the slave OS, OS # 1 and OS # 2, are switched.
  • the map display process is in the foreground, and the web browser is in the background.
  • the information processing apparatus 100 notifies the map display process of the key event by the OS # 2 key event processing. Since the map display process requests a screen image indicating the front on the map based on the key event, the information processing apparatus 100 acquires the image image through the I / F 108 and displays it on the display 107.
  • OS # 2 is the master OS, the driver that controls the keyboard 109, the I / F 108, and the display 107 can be directly accessed, and drawing is performed at high speed from the time when the up arrow key is pressed. be able to.
  • OS # 2 is a slave OS under the control of OS # 1, and therefore OS # 2 is required to access the driver that controls the keyboard 109, the I / F 108, and the display 107. It was via # 1. Therefore, in the information processing apparatus 100 according to the conventional example, even if the priority of OS # 2 is increased and drawing is performed at a high speed, the information is processed at a high speed because it passes through the relatively low-speed OS # 1. I could not.
  • FIG. 5 is an explanatory diagram showing an example of a memory address space.
  • FIG. 5 shows a memory address space 501 and a memory address space 502 showing the contents stored in the RAM 103.
  • the information processing apparatus 100 expands the OS boot image stored in the flash ROM 104 or the like on the RAM 103 by the boot loader 503.
  • the address space of the RAM 103 displayed in FIG. 5 is indicated by an offset from the head address of the RAM 103.
  • a memory address space 501 indicates the stored contents of the RAM 103 in the state 201
  • a memory address space 502 indicates the stored contents of the RAM 103 in the state 202.
  • FIG. 5 it is assumed that the information processing apparatus 100 is activated in the state 201.
  • the boot loader 503 allocates system areas that are boot-up points for OS # 1 and OS # 2 to 0x0000 to 0x01ff and 0x0200 to 0x02ff, respectively, with a fixed size. Further, the boot loader 503 assigns the memory area 504 of 0x0300 to 0x23ff as the user area of OS # 1, and assigns 0x2400 to 0x31ff as the memory area 505 used by OS # 2.
  • the allocated memory area 505 can be regarded as the context of the process 203 including the processing of OS # 2.
  • OS # 1 stores the start address that is the context of the process 203 in the pointer 506.
  • the remaining 0x3200 to 0xffff are OS # 1 user areas and are managed by OS # 1.
  • the user area of OS # 1 is not a continuous memory area, but can be managed by an MMU (Memory Management Unit) even in such a state.
  • MMU Memory Management Unit
  • OS # 2 assigns the OS # 2 context, which is the work area of OS # 2, in the memory area 505 to 0x2400 to 0x24ff, and assigns the OS # 2 user area to 0x2500 to 0x31ff.
  • OS # 1 assigns the context area of process A to 0x2000 to 0x21ff and the context of process B to 0x2200 to 0x23ff from the unused area of the user area of OS # 1.
  • OS # 2 assigns the context of process C to 0x3000 to 0x31ff from 0x2500 to 0x31ff, which is the user area of OS # 2.
  • OS # 1 stores the start address of the user area of OS # 1 in the pointer 507. Further, OS # 1 stores the start address of the context of process A in the pointer 508 and stores the start address of the context of process B in the pointer 509.
  • the stored pointers 506 to 509 are stored in the system area of OS # 1. Further, a pointer 508 and a pointer 509 relating to the process are also stored in a process dispatch table 601 described later.
  • OS # 2 stores the start address of the user area of OS # 2 in the pointer 510, and stores the start address of the context of the process C in the pointer 511.
  • the stored pointer 510 and pointer 511 are stored in the system area of OS # 2.
  • the process-related pointer 511 is also stored in the process dispatch table 601.
  • the information processing apparatus 100 changes the memory address space from the memory address space 501 to the memory address space 502.
  • the memory address space 501 and the memory address space 502 are not changed in the allocated contents of the RAM 103, but some pointers are changed.
  • OS # 1 releases the pointer 506 that stored the start address of the process 203.
  • OS # 1 releases 0x3200 to 0xffff, which are unused memory areas.
  • OS # 2 regards the OS # 1 user area, the process A context, and the process B context in the memory area 504 under the management of OS # 1 as the context of the process 204, and starts the OS # 1 user area.
  • the address is stored in the pointer 512. Since OS # 1 releases the pointer 506 to the context of the process 203 and OS # 2 secures the pointer 512 to the context of the process 204, the execution authority has shifted from OS # 1 to OS # 2. .
  • the OS # 2 manages 0x3200 to 0xffff, which are unused areas. As a result, the OS # 2 that has become the master OS can allocate memory beyond the memory area allocated in the state 201 to a newly started process or a process that has requested a larger memory area. it can.
  • the boot loader 503 determines that the system area of OS # 1 is: OS # 2. System area:...: The system area of OS # N is allocated to the RAM 103 with a fixed size. Next, the boot loader 503 allocates the user area of OS # 1: user area of OS # 2:...: OS # N to the RAM 103 with a variable size.
  • FIG. 6 is an explanatory diagram showing the dispatch status of the application when the OS is switched.
  • the process dispatch table 601 stores pointers to the contexts of processes executed by all OSs.
  • the process dispatch table 601 stores pointers such as a pointer 508 to the context of the process A, a pointer 509 to the context of the process B, a pointer 511 to the context of the process C, and so on.
  • the cyclic dispatch management unit installed in the scheduler of each OS refers to the process dispatch table 601.
  • the cyclic dispatch manager can obtain a pointer to the process context by referring to the process dispatch table 601. Using the pointer to the process context, the cyclic dispatch manager reconstructs the dispatch loop based on the scheduling.
  • the scheduler of OS # 1 constructs a dispatch loop 602 by referring to the process dispatch table 601 by the cyclic dispatch manager.
  • the dispatch loop 602 is constructed so that the processes A, B, and 203 are executed in a time slice. Furthermore, the dispatch loop 602 is constructed so that the priority of the process A becomes high.
  • the scheduler of OS # 2 constructs a dispatch loop 603 by referring to the process dispatch table 601 by the cyclic dispatch manager.
  • the dispatch loop 603 is constructed so that the processes C, D, and 204 are executed in a time slice. Furthermore, the dispatch loop 603 is constructed so that the priority of the process C becomes high.
  • the scheduler of each OS can easily perform priority control.
  • FIG. 7 is an explanatory diagram showing an outline of the OS switching process.
  • the information processing apparatus 100 in the state 201 executes each process based on a UI (user interface) and a framework provided by the OS # 1.
  • UI user interface
  • OS # 2 the process A and OS # 2 that are in the foreground are executed by the UI of OS # 1.
  • OS # 2 a background process C is executed.
  • OS # 1 executes a mouse event process by moving an arrow icon or the like by a pointing device, and processes a request for a user process.
  • the information processing apparatus 100 executes OS switching processing. Details of the OS switching process will be described later with reference to FIG. Inside the OS switching process, the UI of OS # 1 is temporarily stopped and the stop of the UI of OS # 2 is released.
  • the information processing apparatus 100 that has finished the OS switching process and has entered the state 202 executes each process based on the UI and framework provided by the OS # 2. For example, in FIG. 7, the process C and OS # 1 that have become the foreground by the UI of OS # 2 are executed. In OS # 1, the process A that is a background is executed.
  • FIG. 8 is a flowchart of the OS switching process.
  • the OS switching process illustrated in FIG. 8 is a flowchart when the information processing apparatus 100 transitions from the state 201 to the state 202.
  • the processes of OS # 2 and OS # 1 are interchanged.
  • the information processing apparatus 100 executes steps S802, S803, S804, and S809 as processes on the OS # 1 side.
  • the information processing apparatus 100 executes Step S805, Step S807, Step S808, and Step S810 as processing on the OS # 2 side.
  • OS # 1 performs a lock process from the user (step S801).
  • the information processing apparatus 100 that has executed the lock process does not perform an external interrupt process including a user operation.
  • OS # 1 releases the pointer of the process 203 including OS # 2 (step S802).
  • OS # 1 deletes the process 203 from the dispatch loop managed by OS # 1 (step S803). Specifically, the OS # 1 deletes the pointer 506 that is a pointer indicating the context of the process 203.
  • OS # 1 acquires the address of the system area that is the boot-up point of OS # 1, and notifies OS # 2 of it (step S804). Subsequently, along with the notification, the CPU 101 switches the execution authority from OS # 1 to OS # 2 (step S806). As a result, the master OS is switched from OS # 1 to OS # 2. Actually, OS # 1 deletes the pointer to the process 203 from the system area of OS # 1 in step S803, and OS # 2 secures the pointer to the process 204 in step S806, so that the execution authority is switched. It will be. When the execution authority is transferred, the CPU 101 releases at least a part of the unused memory area from the user area of OS # 1, and allocates the released memory area as the user area of OS # 2.
  • OS # 2 newly secures a pointer that points to the process 204 (step S805), and acquires a pointer in the system area of OS # 1 by notification from OS # 1.
  • OS # 2 sets the address of OS # 1 as a new pointer (step S807).
  • OS # 2 sets the address of the user area of OS # 1 acquired from the system area of OS # 1 in the pointer 512 serving as a pointer indicating the context of the process 204.
  • the pointer 512 indicates the context of the process 204.
  • OS # 2 adds the process 204 including OS # 1 to the dispatch loop managed by OS # 2 (step S808). If a new pointer is secured in the process of step S805, the process 204 is added to the dispatch loop in the process of step S807 if the new pointer is added to the dispatch loop. In such a case, OS # 2 does not need to perform the process of step S808. After the addition, OS # 1 temporarily stops using the UI function (step S809), and OS # 2 releases the UI function from the stop (step S810).
  • OS # 2 After completing the process of step S809 by OS # 1 and the process of step S810 by OS # 2, OS # 2 performs an unlock process from the user (step S811), and ends the OS switching process.
  • the information processing apparatus 100 that has executed the unlock process performs an external interrupt process including a user operation.
  • OS # 1 that is the master OS and OS # 2 that is the slave OS are replaced with OS # 2.
  • OS # 1 is set as the slave OS in the master OS.
  • the information processing apparatus can eliminate the delay in processing from OS # 2 which is the slave OS to the device, and can improve the response performance of OS # 2.
  • the information processing apparatus stops the process including OS # 2 that is being executed in OS # 1, and switches the execution authority of the processor from OS # 1 to OS # 2.
  • OS # 2 may be a master OS and OS # 1 may be a slave OS.
  • OS # 1 may be a slave OS.
  • the information processing apparatus can switch the OS while avoiding an infinite loop state in which OS # 2 is under OS # 1 and OS # 1 is under OS # 2.
  • the information processing apparatus acquires the OS # 1 user area and the memory area assigned to the process executed by OS # 1 from the OS # 1 system area assigned to a predetermined position at the time of OS switching, An unused portion of the OS # 1 user area may be assigned to OS # 2.
  • the information processing apparatus can realize dynamic memory allocation such that when the OS that is the slave OS becomes the master OS, the memory is used beyond the memory area set at the time of the slave OS. it can.
  • the information processing apparatus may stop the UI function of OS # 1 and release the stop of the UI function of OS # 2 when the OS is switched.
  • the information processing apparatus can display the master OS on which the window to be operated is displayed on the display when the master-slave relationship is switched. Will be limited to this window. Therefore, the processing amount can be reduced by stopping the UI of the slave OS that is not displayed on the screen.
  • the information processing apparatus can improve the response performance by switching the master-slave relationship.
  • the switch interval of the process of OS # M that is the master OS is ⁇ m and the number of processes is M
  • the switch interval of the process of OS # N that is the slave OS is ⁇ n
  • the number of processes is N.
  • the worst M ⁇ m + N ⁇ n time is required for the process existing in OS # N to be called.
  • the master-slave relationship is switched, so that the switching can be performed in N ⁇ n time.
  • the information processing method described in this embodiment can be realized by executing a program prepared in advance on a computer such as a personal computer or a workstation.
  • the information processing program is recorded on a computer-readable recording medium such as a hard disk, a flexible disk, a CD-ROM, an MO, and a DVD, and is executed by being read from the recording medium by the computer.
  • the information processing program may be distributed through a network such as the Internet.

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Stored Programmes (AREA)

Abstract

　情報処理装置（１００）は、検出部（３０１）によってＯＳ（＃１）がＯＳ（＃１）とは異なるＯＳ（＃２）を含むプロセスを実行する第１の状態で、切り替え要求を検出する。情報処理装置（１００）は、検出部（３０１）によって切り替え要求が検出された場合、停止部（３０３）によってＯＳ（＃２）を含むプロセスを停止させる。プロセスを停止させた後、情報処理装置（１００）は、移行部（３０４）によってプロセッサに対する実行権限をＯＳ（＃１）からＯＳ（＃２）に移行する。実行権限を移行後、情報処理装置（１００）は、切替部（３０２）によって、第１の状態からＯＳ（＃２）がＯＳ（＃１）を含むプロセスを実行する第２の状態へ切り替える。

Description

情報処理装置、情報処理方法、および情報処理プログラム
　本発明は、ＯＳを切り替える情報処理装置、情報処理方法、および情報処理プログラムに関する。
　従来から、単一のプロセッサシステムで複数のＯＳ（Ｏｐｅｒａｔｉｎｇ　Ｓｙｓｔｅｍ）を実行させる技術が存在する。この技術は、ユーザが享受したいサービスがＯＳに依存している場合で、かつ、享受したいサービスが複数あり、各々のサービスを実現するためのＯＳが異なる場合に１つのプロセッサシステム上で実現するために存在する。この機構を実現する方式として、ＶＭ（Ｖｉｒｔｕａｌ　Ｍａｃｈｉｎｅ）と、ハイブリッドＯＳなどが存在する。
　ＶＭは、ＣＰＵや記憶装置などのリソースを仮想化し、仮想化したリソース上で実行されるソフトウェアを指す。リソースを仮想化するソフトウェアはハイパーバイザとも呼ばれる。ＶＭを単一のプロセッサシステムに複数搭載することにより、２つ以上のＯＳを実行することができる。ＶＭを搭載したプロセッサシステムでは、複数搭載されたＯＳのうち１つのＯＳがマスタＯＳとなり、プロセッサシステムの全体をマネジメントする機構を持つ。
　ハイブリッドＯＳは、基盤となるマスタＯＳの１プロセスとして、別のＯＳであるスレイブＯＳが実行される技術である。組み込みシステムなど、リアルタイム性を要求される環境では、マスタＯＳにリアルタイムＯＳが採用され、スレイブＯＳに汎用ＯＳが採用されるケースが存在する。たとえば、高い処理性能が求められるリアルタイム性の処理をリアルタイムＯＳが実行し、それ以外の処理を汎用ＯＳが実行することで、リアルタイム性能を維持しつつ、汎用ＯＳのソフトウェア資産を流用でき、開発コストを抑えることができる。
　たとえば、ハイブリッドＯＳを利用した技術として、マスタＯＳとスレイブＯＳがそれぞれ制御する画面の解像度が異なる場合、画面の切り替えを高速に行える技術が開示されている（たとえば、下記特許文献１を参照。）。
　また、ハイブリッドＯＳに関する技術として、たとえば、メモリ管理テーブルを変換し、マスタＯＳの処理とスレイブＯＳの処理を切り替えることにより、マスタＯＳに障害が発生してもスレイブＯＳを操作可能とする技術が開示されている（たとえば、下記特許文献２を参照。）。
特開平５－１８１４４３号公報 特開２００７－３３４５７２号公報
　上述した従来技術において、ＶＭでは、ＯＳを切り替えるハイパーバイザが要求される。ハイパーバイザを搭載したシステムは大掛かりなソフトウェア構造となってしまう問題があった。また、ハイブリッドＯＳは、ＶＭより実装を簡略化することが可能であるが、スレイブＯＳはマスタＯＳ上で実行されるプロセスであり、プロセッサの割り当て周期はマスタＯＳの制御配下にある。このため、マスタＯＳがスレイブＯＳ全体の優先度を低い状態に設定している状態で、スレイブＯＳが優先度の高いプロセスを実行しても、プロセスへのプロセッサの割り当て周期は少ないままとなるという問題があった。
　また、特許文献１、２にかかる技術では、スレイブＯＳのプロセスを高優先度に設定すると、相対的にマスタＯＳの優先度が低下する。したがって、高優先度となったスレイブＯＳのプロセスがデバイスへのアクセスを行う場合、マスタＯＳを介してデバイスへのアクセスを行うために、優先度が低下したマスタＯＳがボトルネックとなり、処理が遅延するという問題があった。
　本発明は、上述した従来技術による問題点を解消するため、ＯＳを切り替えた際に、スレイブＯＳであったＯＳの処理の遅延を解消し、応答性能を向上できる情報処理装置、情報処理方法、および情報処理プログラムを提供することを目的とする。
　上述した課題を解決し、目的を達成するため、開示の情報処理装置は、第１のＯＳが第１のＯＳとは異なる第２のＯＳを含むプロセスを実行する第１の状態で、切り替え要求が検出された場合、第１の状態から第２のＯＳが第１のＯＳを含むプロセスを実行する第２の状態へ切り替える。
　本情報処理装置、情報処理方法、および情報処理プログラムによれば、ＯＳを切り替えた際に、スレイブＯＳであったＯＳの処理の遅延を解消し、応答性能を向上できるという効果を奏する。
実施の形態にかかる情報処理装置１００のハードウェアを示すブロック図である。 情報処理装置１００によるＯＳを切り替えた状態を示す説明図である。 情報処理装置１００の機能を示すブロック図である。 情報処理装置１００によるＯＳを切り替えた表示例を示す説明図である。 メモリアドレス空間の一例を示す説明図である。 ＯＳ切り替え時のアプリケーションのディスパッチ状況を示す説明図である。 ＯＳ切り替え処理の概略を示す説明図である。 ＯＳ切り替え処理のフローチャートである。
　以下に添付図面を参照して、本発明にかかる情報処理装置、情報処理方法、および情報処理プログラムの好適な実施の形態を詳細に説明する。
（情報処理装置のハードウェア）
　図１は、実施の形態にかかる情報処理装置１００のハードウェアを示すブロック図である。図１において、情報処理装置１００は、ＣＰＵ１０１と、ＲＯＭ（Ｒｅａｄ‐Ｏｎｌｙ　Ｍｅｍｏｒｙ）１０２と、ＲＡＭ（Ｒａｎｄｏｍ　Ａｃｃｅｓｓ　Ｍｅｍｏｒｙ）１０３と、を有する。また、情報処理装置１００は、フラッシュＲＯＭ１０４と、フラッシュＲＯＭコントローラ１０５と、フラッシュＲＯＭ１０６と、を有している。また、情報処理装置１００は、ユーザやその他の機器との入出力装置として、ディスプレイ１０７と、Ｉ／Ｆ（Ｉｎｔｅｒｆａｃｅ）１０８と、キーボード１０９と、を有している。また、各部はバス１１０によってそれぞれ接続されている。
　ここで、ＣＰＵ１０１は、情報処理装置１００の全体の制御を司る。ＲＯＭ１０２は、ブートプログラムなどのプログラムを記憶している。ＲＡＭ１０３は、ＣＰＵ１０１のワークエリアとして使用される。フラッシュＲＯＭ１０４は、ＯＳ（Ｏｐｅｒａｔｉｎｇ　Ｓｙｓｔｅｍ）などのシステムソフトウェアやアプリケーションソフトウェアなどを記憶している。
　フラッシュＲＯＭコントローラ１０５は、ＣＰＵ１０１の制御に従ってフラッシュＲＯＭ１０６に対するデータのリード／ライトを制御する。フラッシュＲＯＭ１０６は、フラッシュＲＯＭコントローラ１０５の制御で書き込まれたデータを記憶する。データの具体例としては、情報処理装置１００を使用するユーザがＩ／Ｆ１０８を通して取得した画像データ、映像データなどである。フラッシュＲＯＭ１０６は、たとえば、メモリカード、ＳＤカードなどを採用することができる。
　ディスプレイ１０７は、カーソル、アイコンあるいはツールボックスをはじめ、文書、画像、機能情報などのデータを表示する。このディスプレイ１０７は、たとえば、ＴＦＴ液晶ディスプレイなどを採用することができる。
　Ｉ／Ｆ１０８は、通信回線を通じてＬＡＮ（Ｌｏｃａｌ　Ａｒｅａ　Ｎｅｔｗｏｒｋ）、ＷＡＮ（Ｗｉｄｅ　Ａｒｅａ　Ｎｅｔｗｏｒｋ）、インターネットなどのネットワーク１１１に接続され、ネットワーク１１１を介して他の装置に接続される。そして、Ｉ／Ｆ１０８は、ネットワーク１１１と内部のインターフェースを司り、外部装置からのデータの入出力を制御する。Ｉ／Ｆ１０８には、たとえばモデムやＬＡＮアダプタなどを採用することができる。
　キーボード１０９は、数字、各種指示などの入力のためのキーを有し、データの入力を行う。また、キーボード１０９は、タッチパネル式の入力パッドやテンキーなどであってもよい。
　図２は、情報処理装置１００によるＯＳを切り替えた状態を示す説明図である。情報処理装置１００は、ＯＳ＃１をマスタＯＳとして実行中である状態２０１と、ＯＳ＃２をマスタＯＳとして実行中である状態２０２の、２つの状態をとり得る。
　ＯＳ＃１とＯＳ＃２は、ＣＰＵ１０１上で動作するＯＳである。たとえば、ＯＳ＃１とＯＳ＃２は、ＯＳの機能として、プロセスが使用するライブラリを提供する。また、ＯＳ＃１とＯＳ＃２は、プロセスのスケジューリング処理を行う機能を有する。
　マスタＯＳは、情報処理装置１００を制御するＯＳである。スレイブＯＳは、マスタＯＳの１プロセスとして実行されるＯＳである。スレイブＯＳを実行することで、情報処理装置１００では複数のＯＳが同時に実行されることになり、情報処理装置１００は擬似的に複数のコアを持つマルチコアプロセッサの様相を示すことになる。
　状態２０１における情報処理装置１００は、ＯＳ＃１をマスタＯＳとし、ＯＳ＃１の制御のもと、プロセスＡと、プロセスＢと、ＯＳ＃２の処理を含むプロセス２０３を実行している。プロセス２０３の内部にて情報処理装置１００は、ＯＳ＃２の制御のもと、プロセスＣと、プロセスＤを実行している。情報処理装置１００は、切り替え要求を検出した場合にマスタＯＳとスレイブＯＳと切り替えることで、状態２０１から状態２０２に遷移する。
　状態２０２における情報処理装置１００は、ＯＳ＃２をマスタＯＳとし、ＯＳ＃２の制御のもと、プロセスＣと、プロセスＤと、ＯＳ＃１の処理を含むプロセス２０４を実行している。プロセス２０４の内部にて情報処理装置１００は、ＯＳ＃１の制御のもと、プロセスＡと、プロセスＢを実行している。
（情報処理装置１００の機能）
　次に、情報処理装置１００の機能について説明する。図３は、情報処理装置１００の機能を示すブロック図である。情報処理装置１００は、検出部３０１と、切替部３０２と、停止部３０３と、移行部３０４と、取得部３０５と、割当部３０６と、を含む。この制御部となる機能（検出部３０１～割当部３０６）は、記憶装置に記憶されたプログラムをＣＰＵ１０１が実行することにより、その機能を実現する。記憶装置とは、たとえば、図１に示したＲＯＭ１０２、ＲＡＭ１０３、フラッシュＲＯＭ１０４、フラッシュＲＯＭ１０６などである。または、Ｉ／Ｆ１０８を経由して他のＣＰＵが実行することにより、その機能を実現してもよい。
　検出部３０１は、第１のＯＳが第１のＯＳとは異なる第２のＯＳを含むプロセスを実行する第１の状態で、切り替え要求を検出する機能を有する。たとえば、検出部３０１は、情報処理装置１００がマスタＯＳとなるＯＳ＃１が、スレイブＯＳとなるＯＳ＃２を含むプロセス２０３を実行する状態２０１で、利用者の操作等によって発行された切り替え要求を検出する。なお、検出結果は、ＣＰＵ１０１のレジスタ、ＲＡＭ１０３などの記憶領域に記憶される。
　切替部３０２は、検出部３０１によって切り替え要求が検出された場合、第１の状態から第２のＯＳが第１のＯＳを含むプロセスを実行する第２の状態へ切り替える機能を有する。また、切替部３０２は、移行部３０４によって実行権限が第２のＯＳに移行された場合、第１の状態から第２の状態へ切り替えてもよい。たとえば、切替部３０２は、情報処理装置１００の状態を状態２０１から、移行部３０４によって確保されたＯＳ＃１を含むプロセス２０４へのポインタを用いてＯＳ＃２がプロセス２０４を実行する状態２０２へ切り替える。
　また、切替部３０２は、第１の状態から第２の状態に加え第２のＯＳのユーザインタフェイスに関連する処理を実行する状態へ切り替えてもよい。ユーザインタフェイスに関連する処理とは、たとえば、キーボード１０９に対応したキーイベント処理や、ディスプレイ１０７がタッチパネルであった場合に対応したマウスイベント処理などである。たとえば、切替部３０２は、ＯＳ＃２がマスタＯＳとなった状態２０２にて、さらにＯＳ＃２のキーイベント処理やマウスイベント処理を実行する。なお、切り替えたという情報は、ＣＰＵ１０１のレジスタ、ＲＡＭ１０３などの記憶領域に記憶されてもよい。
　停止部３０３は、検出部３０１によって切り替え要求が検出された場合、第２のＯＳを含むプロセスを停止させる機能を有する。たとえば、停止部３０３は、切り替え要求が検出された場合、プロセス２０３を停止させる。プロセス２０３が停止した場合、プロセス２０３がＣＰＵ１０１に割り当てられなくなるが、ＲＡＭ１０３上にプロセス２０３の情報は存在している。
　また、停止部３０３は、さらに、第１のＯＳのユーザインタフェイスに関連する処理を停止させてもよい。たとえば、停止部３０３は、ＯＳ＃１のキーイベント処理やマウスイベント処理を停止させる。なお、プロセスまたはユーザインタフェイスに関連する処理を停止させたという情報は、ＣＰＵ１０１のレジスタ、ＲＡＭ１０３などの記憶領域に記憶される。
　移行部３０４は、停止部３０３によって第２のＯＳを含むプロセスが停止した場合、ＣＰＵ１０１に対する実行権限を第１のＯＳから第２のＯＳに移行する機能を有する。たとえば、移行部３０４は、停止部３０３によってプロセス２０３が停止した場合、実行権限をＯＳ＃１からＯＳ＃２に移行する。実行権限が移行することにより、マスタＯＳがＯＳ＃１からＯＳ＃２となる。実際には、ＯＳ＃１がプロセス２０３へのポインタを解放し、ＯＳ＃２がプロセス２０４へのポインタを確保することで、実行権限がＯＳ＃１からＯＳ＃２に移行する。さらに詳細な動作については、図５にて記述する。なお、実行権限が移行され、マスタＯＳが切り替わったという情報は、ＣＰＵ１０１のレジスタ、ＲＡＭ１０３などの記憶領域に記憶される。
　取得部３０５は、プロセッサからアクセス可能な第１のメモリ領域の所定の位置に割り当てられた第１のＯＳのシステム領域から、第１のＯＳのユーザ領域と第１のＯＳが実行するプロセスに割り当てられた第２のメモリ領域とを取得する機能を有する。第１のメモリ領域とは、ＣＰＵがアクセス可能なＲＯＭ１０２、ＲＡＭ１０３等といった記憶領域である。
　システム領域とは、ＯＳやデバイスドライバなどによって使用されるメモリ領域のことであり、ユーザ領域は、システム領域以外にＯＳに割り当てられた領域であり、ＯＳによって実行されるプロセスによって使用される。システム領域が割り当てられる所定の位置とは、情報処理装置１００の起動後から移動しなければどの位置であってもよい。
　たとえば、ＯＳ＃１のシステム領域は、ＲＡＭ１０３の先頭アドレスに割り当てられてもよい。さらに、ＯＳ＃２のシステム領域は、ＯＳ＃１のシステム領域として割り当てられたメモリ領域の次のメモリ領域に割り当てられてもよい。また、プロセスに割り当てられた第２のメモリ領域は、プロセスのコンテキストとして割り当てられたメモリ領域である。プロセスは、コンテキストにＣＰＵのレジスタの値、プログラムカウンタ、スタックポインタなどといったプロセスが使用するデータを格納する。
　たとえば、取得部３０５は、ＯＳ＃１のシステム領域から、ＯＳ＃１のユーザ領域とプロセスＡおよびプロセスＢのコンテキストとして割り当てられたメモリ領域とを取得する。また、詳細には、取得部３０５は、メモリ領域を指し示すポインタを取得する。取得された領域の情報は、ＣＰＵ１０１のレジスタ、ＲＡＭ１０３などの記憶領域に記憶される。
　割当部３０６は、移行部３０４によって実行権限が第２のＯＳに移行された場合、取得部３０５によって取得された第１のＯＳのユーザ領域から第２のメモリ領域を除いたメモリ領域のうち少なくとも一部のメモリ領域を、第２のＯＳに割り当てる機能を有する。たとえば、割当部３０６は、ＯＳ＃１のユーザ領域からプロセスＡおよびプロセスＢのコンテキストとして割り当てられたメモリ領域を除いた未使用であるメモリ領域のうち少なくとも一部のメモリ領域を、ＯＳ＃２のユーザ領域として割り当てる。
　なお、割当部３０６は、未使用であるメモリ領域のうち、すべてのメモリ領域を第２のＯＳに割り当ててもよいし、一部のメモリ領域であってもよい。たとえば、ＯＳ＃１のユーザ領域が７［Ｍバイト］であり、ＯＳ＃２のユーザ領域が４［Ｍバイト］であり、プロセスＡおよびプロセスＢのコンテキストとして割り当てられたメモリ領域の合計が３［Ｍバイト］である場合を想定する。このとき、割当部３０６は、ＯＳ＃１のユーザ領域の未使用部分の４［Ｍバイト］をＯＳ＃２のユーザ領域に割り当ててもよいし、１［Ｍバイト］はＯＳ＃１のユーザ領域としておき、残りの３［Ｍバイト］をＯＳ＃２のユーザ領域に割り当て、ＯＳ＃２のユーザ領域を４＋３＝７［Ｍバイト］としてもよい。
　図４は、情報処理装置１００によるＯＳを切り替えた表示例を示す説明図である。状態４０１、状態４０２における情報処理装置１００は、それぞれ、状態２０１、状態２０２の情報処理装置１００に、プロセスＡとしてＷｅｂブラウザを実行し、プロセスＣとして地図表示プロセスを実行している。状態４０１における情報処理装置１００は、Ｗｅｂブラウザがフォアグラウンドであり、ＨＴＭＬ（ＨｙｐｅｒＴｅｘｔ　Ｍａｒｋｕｐ　Ｌａｎｇｕａｇｅ）文書を表示している。さらに、情報処理装置１００は、Ｗｅｂブラウザの小窓として地図表示プロセスを表示している。地図表示プロセスは、ＯＳ＃２上のサービスであり、バックグラウンド上で低い優先度で実行されている。
　ユーザによるＷｅｂブラウザ上の操作で、たとえば、地図表示プロセスがクリックされた等の動作により、切り替え要求が発行される。切り替え要求が発行されると、情報処理装置１００は、状態４０１から状態４０２に状態遷移し、マスタＯＳとスレイブＯＳであるＯＳ＃１とＯＳ＃２が切り替わる。
　状態４０２における情報処理装置１００は、地図表示プロセスがフォアグラウンドであり、Ｗｅｂブラウザがバックグラウンドとなっている。たとえば、キーボード１０９の上矢印キーが押下されると、情報処理装置１００は、ＯＳ＃２のキーイベント処理によって地図表示プロセスにキーイベントを通知する。情報処理装置１００は、地図表示プロセスがキーイベントに基づいて地図上の前方を示す画面イメージを要求するため、Ｉ／Ｆ１０８を通じて画像イメージを取得し、ディスプレイ１０７に表示する。このとき、ＯＳ＃２はマスタＯＳとなっているため、キーボード１０９、Ｉ／Ｆ１０８、ディスプレイ１０７を制御するドライバに直接アクセスすることができ、上矢印キーが押下された時刻からみて高速に描画を行うことができる。
　従来例にかかる情報処理装置１００では、ＯＳ＃２は、ＯＳ＃１の配下のスレイブＯＳであるため、ＯＳ＃２がキーボード１０９、Ｉ／Ｆ１０８、ディスプレイ１０７を制御するドライバにアクセスするにはＯＳ＃１を経由していた。したがって、従来例にかかる情報処理装置１００では、ＯＳ＃２の優先度を高くし高速に描画を行おうとしても、相対的に低速となったＯＳ＃１を経由するため、高速に表示することができなかった。
　図５は、メモリアドレス空間の一例を示す説明図である。図５では、ＲＡＭ１０３の記憶内容を示したメモリアドレス空間５０１およびメモリアドレス空間５０２を示している。情報処理装置１００は、フラッシュＲＯＭ１０４などに格納されているＯＳブートイメージをブートローダ５０３によってＲＡＭ１０３に展開する。図５に表示されたＲＡＭ１０３のアドレス空間は、ＲＡＭ１０３の先頭アドレスからのオフセットで示されている。メモリアドレス空間５０１は、状態２０１におけるＲＡＭ１０３の記憶内容を示しており、メモリアドレス空間５０２は、状態２０２におけるＲＡＭ１０３の記憶内容を示している。図５では、状態２０１の状態で情報処理装置１００が起動されることを想定している。
　ブートローダ５０３は、ＯＳ＃１、ＯＳ＃２のブートアップポイントとなるシステム領域を、それぞれ０ｘ００００～０ｘ０１ｆｆ、０ｘ０２００～０ｘ０２ｆｆに固定サイズで割り当てる。さらに、ブートローダ５０３は、０ｘ０３００～０ｘ２３ｆｆであるメモリ領域５０４をＯＳ＃１のユーザ領域として割り当て、０ｘ２４００～０ｘ３１ｆｆをＯＳ＃２が使用するメモリ領域５０５として割り当てる。割り当てられたメモリ領域５０５はＯＳ＃２の処理を含むプロセス２０３のコンテキストとみなすことができる。
　割り当て後、ＯＳ＃１は、プロセス２０３のコンテキストとなった先頭アドレスをポインタ５０６に記憶する。残りの０ｘ３２００～０ｘｆｆｆｆは、ＯＳ＃１のユーザ領域となり、ＯＳ＃１の管理下となる。なお、ＯＳ＃１のユーザ領域は連続したメモリ領域ではなくなるが、このような状態であってもＭＭＵ（Ｍｅｍｏｒｙ　Ｍａｎａｇｅｍｅｎｔ　Ｕｎｉｔ）によって管理することができる。
　また、ＯＳ＃２は、メモリ領域５０５のうち、ＯＳ＃２のワーク領域となるＯＳ＃２のコンテキストを０ｘ２４００～０ｘ２４ｆｆに割り当て、ＯＳ＃２のユーザ領域を０ｘ２５００～０ｘ３１ｆｆに割り当てる。
　また、ＯＳ＃１は、ＯＳ＃１のユーザ領域の未使用領域から、プロセスＡのコンテキスト領域を０ｘ２０００～０ｘ２１ｆｆに割り当て、プロセスＢのコンテキストを０ｘ２２００～０ｘ２３ｆｆに割り当てる。ＯＳ＃２は、ＯＳ＃２のユーザ領域となる０ｘ２５００～０ｘ３１ｆｆから、プロセスＣのコンテキストを０ｘ３０００～０ｘ３１ｆｆに割り当てる。
　割り当て後、ＯＳ＃１は、ＯＳ＃１のユーザ領域の先頭アドレスをポインタ５０７に記憶する。さらに、ＯＳ＃１は、プロセスＡのコンテキストの先頭アドレスをポインタ５０８に記憶し、プロセスＢのコンテキストの先頭アドレスをポインタ５０９に記憶する。なお、記憶されたポインタ５０６～ポインタ５０９は、ＯＳ＃１のシステム領域にて格納される。また、プロセスに関するポインタ５０８とポインタ５０９は、後述するプロセスディスパッチテーブル６０１にも格納される。
　同様に、ＯＳ＃２は、ＯＳ＃２のユーザ領域の先頭アドレスをポインタ５１０に記憶し、プロセスＣのコンテキストの先頭アドレスをポインタ５１１に記憶する。なお、記憶されたポインタ５１０、ポインタ５１１は、ＯＳ＃２のシステム領域にて格納される。また、プロセスに関するポインタ５１１はプロセスディスパッチテーブル６０１にも格納される。
　ユーザによる切り替え要求が発行された場合、情報処理装置１００は、メモリアドレス空間をメモリアドレス空間５０１からメモリアドレス空間５０２に変更する。メモリアドレス空間５０１とメモリアドレス空間５０２は、ＲＡＭ１０３の割り当てられている内容に変化はないが、いくつかのポインタが変更される。具体的には、ＯＳ＃１は、プロセス２０３の先頭アドレスを記憶していたポインタ５０６を解放する。また、ＯＳ＃１は、未使用のメモリ領域である０ｘ３２００～０ｘｆｆｆｆを解放する。
　続けて、ＯＳ＃２は、ＯＳ＃１の管理下となるメモリ領域５０４のＯＳ＃１ユーザ領域、プロセスＡのコンテキスト、プロセスＢのコンテキストをプロセス２０４のコンテキストとみなし、ＯＳ＃１ユーザ領域の先頭アドレスをポインタ５１２に記憶する。ＯＳ＃１がプロセス２０３のコンテキストへのポインタ５０６を解放し、ＯＳ＃２がプロセス２０４のコンテキストへのポインタ５１２を確保したことで、実行権限がＯＳ＃１からＯＳ＃２に移行したことになる。また、ＯＳ＃２は、未使用の領域であった０ｘ３２００～０ｘｆｆｆｆを管理する。これにより、マスタＯＳとなったＯＳ＃２は、新たに起動されたプロセスやより多くのメモリ領域を要求したプロセスに対して、状態２０１で割り当てられていたメモリ領域を超えてメモリを割り当てることができる。
　図５の例では、情報処理装置１００にＯＳが２つ搭載される場合で説明を行ったが、ＯＳがＮ個搭載される場合も、ブートローダ５０３は、ＯＳ＃１のシステム領域：ＯＳ＃２のシステム領域：…：ＯＳ＃Ｎのシステム領域を固定サイズでＲＡＭ１０３に割り当てる。次に、ブートローダ５０３は、ＯＳ＃１のユーザ領域：ＯＳ＃２のユーザ領域：…：ＯＳ＃Ｎのユーザ領域を可変サイズでＲＡＭ１０３に割り当てる。
　図６は、ＯＳ切り替え時のアプリケーションのディスパッチ状況を示す説明図である。プロセスディスパッチテーブル６０１は、すべてのＯＳで実行されているプロセスのコンテキストへのポインタが格納されている。たとえば、プロセスディスパッチテーブル６０１には、プロセスＡのコンテキストへのポインタ５０８、プロセスＢのコンテキストへのポインタ５０９、プロセスＣのコンテキストへのポインタ５１１…といったポインタが格納されている。
　各ＯＳのスケジューラに搭載される巡回ディスパッチ管理部は、プロセスディスパッチテーブル６０１を参照する。巡回ディスパッチ管理部は、プロセスディスパッチテーブル６０１を参照することで、プロセスのコンテキストへのポインタを取得することができる。プロセスのコンテキストへのポインタを用いて、巡回ディスパッチ管理部は、スケジューリングに基づいて、ディスパッチループを再構築する。
　具体的には、ＯＳ＃１のスケジューラは、巡回ディスパッチ管理部によってプロセスディスパッチテーブル６０１の参照により、ディスパッチループ６０２を構築する。ディスパッチループ６０２は、プロセスＡ、プロセスＢ、プロセス２０３がタイムスライスで実行されるように構築されている。さらに、ディスパッチループ６０２は、プロセスＡの優先度が高くなるように構築されている。
　ユーザによる操作等によって切り替え要求が発行されると、ＯＳ＃２のスケジューラが、巡回ディスパッチ管理部によってプロセスディスパッチテーブル６０１の参照により、ディスパッチループ６０３を構築する。ディスパッチループ６０３は、プロセスＣ、プロセスＤ、プロセス２０４がタイムスライスで実行されるように構築されている。さらに、ディスパッチループ６０３は、プロセスＣの優先度が高くなるように構築されている。このように、プロセスディスパッチテーブル６０１を参照することで、各ＯＳのスケジューラは、優先度制御を容易に行うことができる。
　図７は、ＯＳ切り替え処理の概略を示す説明図である。状態２０１における情報処理装置１００は、ＯＳ＃１が提供するＵＩ（ユーザインターフェイス）やフレームワークに基づいて各プロセスを実行している。たとえば、図７では、ＯＳ＃１のＵＩによってフォアグラウンドとなるプロセスＡやＯＳ＃２が実行されている。ＯＳ＃２の中では、バックグラウンドとなるプロセスＣが実行されている。たとえば、ＯＳ＃１の提供するＵＩがＧＵＩであれば、ＯＳ＃１は、ポインティングデバイスによる矢印アイコン等を移動することによりマウスイベント処理を実行し、ユーザのプロセスに対する要求を処理する。
　ユーザによる切り替え要求が発行されると、情報処理装置１００は、ＯＳ切り替え処理を実行する。ＯＳ切り替え処理の詳細は、図８にて後述する。ＯＳ切り替え処理の内部では、ＯＳ＃１のＵＩを一時停止させ、ＯＳ＃２のＵＩに停止解除させる。
　ＯＳ切り替え処理が終了し、状態２０２となった情報処理装置１００は、ＯＳ＃２が提供するＵＩやフレームワークに基づいて各プロセスを実行する。たとえば、図７では、ＯＳ＃２のＵＩによってフォアグラウンドとなったプロセスＣやＯＳ＃１が実行される。ＯＳ＃１の中では、バックグラウンドとなったプロセスＡが実行される。
　図８は、ＯＳ切り替え処理のフローチャートである。図８に示すＯＳ切り替え処理は、情報処理装置１００が状態２０１から状態２０２に遷移する場合のフローチャートを示している。情報処理装置１００が状態２０２から状態２０１に遷移する場合は、ＯＳ＃２とＯＳ＃１の処理が入れ替わることになる。また、ステップＳ８０１の処理後、情報処理装置１００は、ステップＳ８０２、ステップＳ８０３、ステップＳ８０４、ステップＳ８０９をＯＳ＃１側の処理として実行する。また、情報処理装置１００は、ステップＳ８０５、ステップＳ８０７、ステップＳ８０８、ステップＳ８１０をＯＳ＃２側の処理として実行する。
　ＯＳ＃１は、ユーザからのロック処理を行う（ステップＳ８０１）。ロック処理が実行された情報処理装置１００は、ユーザ操作を含む外部割り込み処理を行わない。ロック処理後、ＯＳ＃１は、ＯＳ＃２を含むプロセス２０３のポインタを解放する（ステップＳ８０２）。続けて、ＯＳ＃１は、ＯＳ＃１が管理中のディスパッチループからプロセス２０３を削除する（ステップＳ８０３）。具体的には、ＯＳ＃１は、プロセス２０３のコンテキストを示すポインタであるポインタ５０６を削除する。
　次に、ＯＳ＃１は、ＯＳ＃１のブートアップポイントとなるシステム領域のアドレスを取得し、ＯＳ＃２に通知する（ステップＳ８０４）。続けて、通知とあわせて、ＣＰＵ１０１は、実行権限をＯＳ＃１からＯＳ＃２に切り替える（ステップＳ８０６）。これにより、マスタＯＳがＯＳ＃１からＯＳ＃２に切り替わることになる。実際には、ＯＳ＃１がステップＳ８０３にてＯＳ＃１のシステム領域からプロセス２０３へのポインタを削除し、ステップＳ８０６にてＯＳ＃２がプロセス２０４へのポインタを確保することで実行権限が切り替わることになる。また、実行権限を移行時に、ＣＰＵ１０１は、ＯＳ＃１のユーザ領域から未使用のメモリ領域のうち少なくとも一部のメモリ領域を解放し、解放されたメモリ領域をＯＳ＃２のユーザ領域として割り当てる。
　ＯＳ＃２は、プロセス２０４を指すことになるポインタを新規に確保し（ステップＳ８０５）、ＯＳ＃１からの通知によってＯＳ＃１のシステム領域のポインタを取得する。取得後、ＯＳ＃２は、新規ポインタとしてＯＳ＃１のアドレスを設定する（ステップＳ８０７）。具体的には、ＯＳ＃２は、プロセス２０４のコンテキストを指すポインタとなるポインタ５１２に、ＯＳ＃１のシステム領域から取得したＯＳ＃１のユーザ領域のアドレスを設定する。これにより、ポインタ５１２は、プロセス２０４のコンテキストを示すことになる。
　設定後、ＯＳ＃２は、ＯＳ＃２が管理中のディスパッチループにＯＳ＃１を含んだプロセス２０４を追加する（ステップＳ８０８）。また、ステップＳ８０５の処理にて、ポインタを新規に確保すると、新規ポインタがディスパッチループに追加される機構であれば、ステップＳ８０７の処理にてプロセス２０４がディスパッチループに追加されていることになる。このような場合、ＯＳ＃２は、ステップＳ８０８の処理を行わずともよい。追加後、ＯＳ＃１は、ＵＩ機能の利用を一時停止させ（ステップＳ８０９）、ＯＳ＃２は、ＵＩ機能を停止解除させる（ステップＳ８１０）。
　ＯＳ＃１によってステップＳ８０９の処理、ＯＳ＃２によってステップＳ８１０の処理を終了後、ＯＳ＃２は、ユーザからのアンロック処理を行い（ステップＳ８１１）、ＯＳ切り替え処理を終了する。アンロック処理が実行された情報処理装置１００は、ユーザ操作を含む外部割り込み処理を行うようになる。
　以上説明したように、情報処理装置、情報処理方法、および情報処理プログラムによれば、切り替え要求を検出した場合、マスタＯＳであるＯＳ＃１とスレイブＯＳであるＯＳ＃２を、ＯＳ＃２をマスタＯＳに、ＯＳ＃１をスレイブＯＳに設定する。これにより、情報処理装置は、スレイブＯＳの優先度を高くした場合に、スレイブＯＳとデバイスとのアクセスで間にあったマスタＯＳを省いてアクセスすることができ、スレイブＯＳからデバイスへのアクセスを高速化することができる。情報処理装置は、スレイブＯＳであったＯＳ＃２からデバイスへの処理の遅延を解消し、ＯＳ＃２の応答性能を向上させることができる。
　また、情報処理装置は、切り替え要求が検出された場合、ＯＳ＃１にて実行されている、ＯＳ＃２を含むプロセスを停止させ、プロセッサの実行権限をＯＳ＃１からＯＳ＃２に切り替えて、ＯＳ＃２をマスタＯＳに、ＯＳ＃１をスレイブＯＳにしてもよい。これにより、情報処理装置は、ＯＳ＃１の配下にＯＳ＃２があり、ＯＳ＃２の配下にＯＳ＃１がある、といった無限ループとなる状態を避けてＯＳを切り替えることができる。
　また、情報処理装置は、ＯＳ切り替え時に、所定の位置に割り当てられたＯＳ＃１のシステム領域から、ＯＳ＃１のユーザ領域とＯＳ＃１が実行するプロセスに割り当てられたメモリ領域を取得し、ＯＳ＃１のユーザ領域の未使用部分をＯＳ＃２に割り当ててもよい。これにより、情報処理装置は、スレイブＯＳであったＯＳがマスタＯＳとなった際に、スレイブＯＳ時に設定されたメモリ領域を越えてメモリを使用するといった、動的なメモリ割り当てを実現することができる。
　また、情報処理装置は、ＯＳ切り替え時に、ＯＳ＃１のＵＩ機能を停止させ、ＯＳ＃２のＵＩ機能を停止解除してもよい。これにより、情報処理装置が携帯端末などの、ディスプレイの表示領域が限られている場合に、情報処理装置は、主従関係が入れ替わった際に操作対象となるウインドウをディスプレイに表示されているマスタＯＳのウインドウに限定することになる。よって、画面に表示されていないスレイブＯＳのＵＩを停止させることで、処理量を削減することができる。
　また、情報処理装置は、主従関係が入れ替わることにより、応答性能を向上することができる。たとえば、マスタＯＳであるＯＳ＃Ｍのプロセスのスイッチ間隔をτｍ、プロセス数がＭ個とし、スレイブＯＳであるＯＳ＃Ｎのプロセスのスイッチ間隔をτｎ、プロセス数がＮ個とした場合を想定する。主従関係が固定である装置の場合、ＯＳ＃Ｎに存在するプロセスが呼び出されるには、最悪Ｍτｍ＋Ｎτｎ時間を要することになる。本実施の形態にかかる情報処理装置では、主従関係が入れ替わることで、Ｎτｎ時間で切り替えることが可能となる。
　なお、本実施の形態で説明した情報処理方法は、予め用意されたプログラムをパーソナル・コンピュータやワークステーション等のコンピュータで実行することにより実現することができる。本情報処理プログラムは、ハードディスク、フレキシブルディスク、ＣＤ－ＲＯＭ、ＭＯ、ＤＶＤ等のコンピュータで読み取り可能な記録媒体に記録され、コンピュータによって記録媒体から読み出されることによって実行される。また本情報処理プログラムは、インターネット等のネットワークを介して配布してもよい。
　＃１、＃２　ＯＳ
　１００　情報処理装置
　３０１　検出部
　３０２　切替部
　３０３　停止部
　３０４　移行部
　３０５　取得部
　３０６　割当部

Claims (6)

  1. 　第１のＯＳが前記第１のＯＳとは異なる第２のＯＳを含むプロセスを実行する第１の状態で、切り替え要求を検出する検出手段と、
    　前記検出手段によって前記切り替え要求が検出された場合、前記第１の状態から前記第２のＯＳが前記第１のＯＳを含むプロセスを実行する第２の状態へ切り替える切替手段と、
    　を備えることを特徴とする情報処理装置。
  2. 　前記検出手段によって前記切り替え要求が検出された場合、前記第２のＯＳを含むプロセスを停止させる停止手段と、
    　前記停止手段によって前記第２のＯＳを含むプロセスが停止した場合、プロセッサに対する実行権限を前記第１のＯＳから前記第２のＯＳに移行する移行手段と、をさらに備え、
    　前記切替手段は、
    　前記移行手段によって前記実行権限を前記第２のＯＳに移行した場合、前記第１の状態から前記第２の状態へ切り替えることを特徴とする請求項１に記載の情報処理装置。
  3. 　前記プロセッサからアクセス可能な第１のメモリ領域の所定の位置に割り当てられた前記第１のＯＳのシステム領域から、前記第１のＯＳのユーザ領域と前記第１のＯＳが実行するプロセスに割り当てられた第２のメモリ領域とを取得する取得手段と、
    　前記移行手段によって前記実行権限を前記第２のＯＳに移行した場合、前記取得手段によって取得された前記第１のＯＳのユーザ領域から前記第２のメモリ領域を除いたメモリ領域のうち少なくとも一部のメモリ領域を、前記第２のＯＳに割り当てる割当手段と、
    　をさらに備えることを特徴とする請求項２に記載の情報処理装置。
  4. 　前記停止手段は、
    　さらに、前記第１のＯＳのユーザインタフェイスに関連する処理を停止させ、
    　前記切替手段は、
    　前記第１の状態から前記第２の状態に加え前記第２のＯＳのユーザインタフェイスに関連する処理を実行する状態へ切り替えることを特徴とする請求項２または３に記載の情報処理装置。
  5. 　プロセッサが、
    　第１のＯＳが前記第１のＯＳとは異なる第２のＯＳを含むプロセスを実行する第１の状態で、前記切り替え要求を検出する検出工程と、
    　前記検出工程によって前記切り替え要求が検出された場合、前記第１の状態から前記第２のＯＳが前記第１のＯＳを含むプロセスを実行する第２の状態へ切り替える切替工程と、
    　を実行することを特徴とする情報処理方法。
  6. 　プロセッサに、
    　第１のＯＳが前記第１のＯＳとは異なる第２のＯＳを含むプロセスを実行する第１の状態で、前記切り替え要求を検出する検出工程と、
    　前記検出工程によって前記切り替え要求が検出された場合、前記第１の状態から前記第２のＯＳが前記第１のＯＳを含むプロセスを実行する第２の状態へ切り替える切替工程と、
    　を実行させることを特徴とする情報処理プログラム。
PCT/JP2010/061190 2010-06-30 2010-06-30 情報処理装置、情報処理方法、および情報処理プログラム WO2012001787A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN2010800677746A CN102971709A (zh) 2010-06-30 2010-06-30 信息处理装置、信息处理方法以及信息处理程序
PCT/JP2010/061190 WO2012001787A1 (ja) 2010-06-30 2010-06-30 情報処理装置、情報処理方法、および情報処理プログラム
JP2012522392A JPWO2012001787A1 (ja) 2010-06-30 2010-06-30 情報処理装置、情報処理方法、および情報処理プログラム
US13/730,161 US20130117762A1 (en) 2010-06-30 2012-12-28 Information processing apparatus, information processing method, and computer product

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2010/061190 WO2012001787A1 (ja) 2010-06-30 2010-06-30 情報処理装置、情報処理方法、および情報処理プログラム

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US13/730,161 Continuation US20130117762A1 (en) 2010-06-30 2012-12-28 Information processing apparatus, information processing method, and computer product

Publications (1)

Publication Number Publication Date
WO2012001787A1 true WO2012001787A1 (ja) 2012-01-05

Family

ID=45401542

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2010/061190 WO2012001787A1 (ja) 2010-06-30 2010-06-30 情報処理装置、情報処理方法、および情報処理プログラム

Country Status (4)

Country Link
US (1) US20130117762A1 (ja)
JP (1) JPWO2012001787A1 (ja)
CN (1) CN102971709A (ja)
WO (1) WO2012001787A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018514014A (ja) * 2015-02-27 2018-05-31 サムスン エレクトロニクス カンパニー リミテッド 複数のオペレーティングシステムを駆動するデバイス、及びその方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102667725B (zh) * 2010-01-13 2015-09-16 马维尔以色列(M.I.S.L.)有限公司 用于媒体处理的硬件虚拟化
JP5977778B2 (ja) * 2014-03-27 2016-08-24 京セラドキュメントソリューションズ株式会社 情報処理装置およびメモリー管理方法
US11489731B2 (en) 2016-09-30 2022-11-01 Salesforce.Com, Inc. Techniques and architectures for efficient allocation of under-utilized resources
US10963311B2 (en) * 2016-09-30 2021-03-30 Salesforce.Com, Inc. Techniques and architectures for protection of efficiently allocated under-utilized resources
DE112018007748T5 (de) * 2018-12-18 2021-04-08 Intel Corporation Berechnungsverfahren und Vorrichtung mit Mehrphasen/stufen-Start
KR20220017319A (ko) * 2020-08-04 2022-02-11 삼성전자주식회사 메모리 보호 방법 및 전자 장치

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05181443A (ja) * 1991-07-01 1993-07-23 Seiko Epson Corp コンピュータ
JP2001216171A (ja) * 2000-01-31 2001-08-10 Toshiba Corp 仮想計算機システム
JP2005234658A (ja) * 2004-02-17 2005-09-02 Fujitsu Ltd タスク管理プログラムおよびタスク管理装置
JP2006350956A (ja) * 2005-06-20 2006-12-28 Fuji Xerox Co Ltd 情報処理装置及びプログラム
JP2007334572A (ja) * 2006-06-14 2007-12-27 Nec Corp Ｏｓ切り替えシステム、仮想計算機システム、ｏｓ切り替え方法及びｏｓ切り替え用プログラム
JP2008108075A (ja) * 2006-10-25 2008-05-08 Matsushita Electric Ind Co Ltd タスク切替え制御方法及びコンピュータシステム

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007220086A (ja) * 2006-01-17 2007-08-30 Ntt Docomo Inc 入出力制御装置、入出力制御システム及び入出力制御方法
JP4342576B2 (ja) * 2006-07-25 2009-10-14 株式会社エヌ・ティ・ティ・ドコモ 複数オペレーティングシステム切替制御装置及びコンピュータシステム
US20090158299A1 (en) * 2007-10-31 2009-06-18 Carter Ernst B System for and method of uniform synchronization between multiple kernels running on single computer systems with multiple CPUs installed
US9286088B2 (en) * 2009-03-09 2016-03-15 Microsoft Technology Licensing, Llc User interface for interaction with virtual machine

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05181443A (ja) * 1991-07-01 1993-07-23 Seiko Epson Corp コンピュータ
JP2001216171A (ja) * 2000-01-31 2001-08-10 Toshiba Corp 仮想計算機システム
JP2005234658A (ja) * 2004-02-17 2005-09-02 Fujitsu Ltd タスク管理プログラムおよびタスク管理装置
JP2006350956A (ja) * 2005-06-20 2006-12-28 Fuji Xerox Co Ltd 情報処理装置及びプログラム
JP2007334572A (ja) * 2006-06-14 2007-12-27 Nec Corp Ｏｓ切り替えシステム、仮想計算機システム、ｏｓ切り替え方法及びｏｓ切り替え用プログラム
JP2008108075A (ja) * 2006-10-25 2008-05-08 Matsushita Electric Ind Co Ltd タスク切替え制御方法及びコンピュータシステム

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018514014A (ja) * 2015-02-27 2018-05-31 サムスン エレクトロニクス カンパニー リミテッド 複数のオペレーティングシステムを駆動するデバイス、及びその方法
US11243802B2 (en) 2015-02-27 2022-02-08 Samsung Electronics Co., Ltd. Device and method of running multiple operating systems and presenting multiple operation screens using locking of host operating system

Also Published As

Publication number Publication date
US20130117762A1 (en) 2013-05-09
CN102971709A (zh) 2013-03-13
JPWO2012001787A1 (ja) 2013-08-22

Similar Documents

Publication Publication Date Title
WO2012001787A1 (ja) 情報処理装置、情報処理方法、および情報処理プログラム
US9459922B2 (en) Assigning a first portion of physical computing resources to a first logical partition and a second portion of the physical computing resources to a second logical portion
US8612633B2 (en) Virtual machine fast emulation assist
EP2656206B1 (en) Probe insertion via background virtual machine
US8266618B2 (en) Graphics hardware resource usage in a fully virtualized computing environment
US8219988B2 (en) Partition adjunct for data processing system
JP5450620B2 (ja) コンピュータシステム、処理方法及びコンピュータプログラム
US20130054734A1 (en) Migration of cloud applications between a local computing device and cloud
JP5040136B2 (ja) チューニング支援装置、チューニング支援プログラム、チューニング支援プログラムを記録したコンピュータ読み取り可能な記録媒体およびチューニング支援方法
KR20070100367A (ko) 하나의 가상 머신에서 다른 가상 머신으로 메모리를동적으로 재할당하기 위한 방법, 장치 및 시스템
JP2015503784A (ja) グラフィックス処理部における仮想マシン間の移行
KR20110094764A (ko) 트랜잭션 기반 입출력 인터페이스를 제공하는 가상화 장치 및 방법
US10613606B2 (en) Wireless component state based power management
KR20120068573A (ko) 심리스 애플리케이션 통합 장치 및 방법
WO2015154226A1 (zh) 一种虚拟化环境中的数据通信的方法、装置及处理器
WO2013008326A1 (ja) ソフトウェア検証方法、およびソフトウェア検証システム
Kilic et al. Overcoming virtualization overheads for large-vcpu virtual machines
JP5780296B2 (ja) スレッド処理方法、およびスレッド処理システム
US10241821B2 (en) Interrupt generated random number generator states
KR20080076304A (ko) 게스트 운영체제의 화면 출력 제어 방법 및 장치
US9202592B2 (en) Systems and methods for memory management in a dynamic translation computer system
Sundar Rajan et al. Virtualizing an automotive state-of-the-art microcontroller: Techniques and its evaluation
US9824020B2 (en) Systems and methods for memory management in a dynamic translation computer system
JP2022055002A (ja) 情報処理装置、情報処理方法および情報処理プログラム
Kapoor et al. Kernel Operating System

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201080067774.6

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 10854084

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2012522392

Country of ref document: JP

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 10854084

Country of ref document: EP

Kind code of ref document: A1