WO2011145813A2 - 3차원 구조의 이미지센서 및 그 제조방법 - Google Patents

3차원 구조의 이미지센서 및 그 제조방법 Download PDF

Info

Publication number
WO2011145813A2
WO2011145813A2 PCT/KR2011/003108 KR2011003108W WO2011145813A2 WO 2011145813 A2 WO2011145813 A2 WO 2011145813A2 KR 2011003108 W KR2011003108 W KR 2011003108W WO 2011145813 A2 WO2011145813 A2 WO 2011145813A2
Authority
WO
WIPO (PCT)
Prior art keywords
wafer
bonding pad
image sensor
bonding
dimensional structure
Prior art date
Application number
PCT/KR2011/003108
Other languages
English (en)
French (fr)
Other versions
WO2011145813A3 (ko
Inventor
전인균
안희균
원준호
오세중
Original Assignee
(주)실리콘화일
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)실리콘화일 filed Critical (주)실리콘화일
Publication of WO2011145813A2 publication Critical patent/WO2011145813A2/ko
Publication of WO2011145813A3 publication Critical patent/WO2011145813A3/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469—Assemblies, i.e. hybrid integration

Definitions

  • the present invention relates to an image sensor having a three-dimensional structure and a manufacturing method thereof, and more particularly, to bonding the first wafer and the second wafer by varying the size of the bonding pad of the first wafer and the bonding pad of the second wafer.
  • the present invention relates to a three-dimensional image sensor and a method of manufacturing the same which ensure a process margin and maintain a uniform contact resistance by making contact areas between pixels uniform.
  • packaging technology for integrated circuits has been continuously developed to meet the demand for miniaturization and mounting reliability. Recently, two or more semiconductor chips or semiconductors are required as miniaturization of electric and electronic products and high performance are required.
  • Various techniques have been developed for stacking wafers in a 3D structure in which packages are stacked vertically.
  • the device of the 3D structure using the wafer stacking is stacked after wafer stacking to reduce the thickness of the wafer, followed by subsequent processing and sawing process. .
  • the CMOS image sensor having a three-dimensional structure using wafer stacking performs a separate process on the first wafer and the second wafer and then contacts the bonding pads formed on the two wafers with each other. Is produced in a way.
  • FIG. 1 is a cross-sectional view of a stacked wafer of a conventional three-dimensional image sensor.
  • the image sensor 100 having a conventional three-dimensional structure forms an optical integrated part 111 on the first wafer 110 and receives a signal of an optical integrated part on the second wafer 120.
  • the bonding pad 113 of the first wafer and the bonding pad 123 of the second wafer are adhered to each other.
  • FIG. 2 is a view showing that misalignment of the bonding pads occurs in a conventional three-dimensional image sensor.
  • distortion of the wafer occurs to cause a bonding pad 113-2 of one of the bonding pads 113 of the first wafer and a bonding pad 123-2 of one of the bonding pads of the second wafer. It can be seen that a misalignment 133 of a predetermined size has occurred between and.
  • the first contact surface 131 which is a contact surface between the bonding pad 113-1 of the bonding pads of the first wafer and the bonding pad 123-1 of the bonding pads of the second wafer, and the bonding pad of the first wafer
  • the contact area of the other bonding pad 113-2 and the bonding pad 123-2 of the bonding pad of the second wafer is different from each other.
  • the image sensor having a three-dimensional structure according to the prior art has a problem in that contact resistance becomes uneven due to uneven contact area between bonding pads when misalignment occurs due to distortion of the wafer and adversely affects the characteristics of the image sensor. there was.
  • the technical problem to be solved by the present invention is to secure the process margin when bonding the first wafer and the second wafer by varying the size of the bonding pad of the first wafer and the bonding pad of the second wafer in the three-dimensional image sensor
  • An object of the present invention is to provide an image sensor having a three-dimensional structure that can maintain a constant contact resistance by making a contact area uniform between pixels.
  • an image sensor having a three-dimensional structure, comprising: a first wafer including an optical integrated part, a transfer transistor, and a first bonding pad for connecting one terminal of the transfer transistor to the outside; And a second wafer including a driving circuit which processes and outputs a signal transmitted from the transfer transistor, and a second bonding pad for connecting to the first wafer.
  • the first bonding pads and the second bonding pads are formed in a stacked structure in contact with each other, and the first bonding pads and the second bonding pads have different sizes.
  • a method of manufacturing an image sensor having a three-dimensional structure including: a first wafer including an optical integrated part, a transfer transistor, and a first bonding pad for connecting one terminal of the transfer transistor to an outside; Forming a first wafer; A second wafer forming step of forming a second wafer having a driving circuit for processing and outputting a signal transmitted from the transfer transistor and a second bonding pad for connection with the first wafer; And a wafer bonding step of bonding the first wafer and the second wafer by bringing the first bonding pad and the second bonding pad into contact with each other, wherein the second bonding pad is formed in the second wafer forming step. It is characterized in that it is formed in a different size than the first bonding pad.
  • the process margin can be secured and the contact area between the pixels is uniform to maintain the contact resistance uniformly.
  • FIG. 1 is a cross-sectional view of a stacked wafer of a conventional three-dimensional image sensor.
  • FIG. 2 is a view showing that misalignment of the bonding pads occurs in a conventional three-dimensional image sensor.
  • FIG 3 is a cross-sectional view of a stacked wafer of an image sensor having a three-dimensional structure according to the present invention.
  • FIG. 4 is a view showing that misalignment of the bonding pads occurs in the image sensor having a three-dimensional structure according to the present invention.
  • FIG. 5 is an enlarged cross-sectional view and a plan view of a bonding pad portion of an image sensor having a three-dimensional structure according to the present invention as compared with the prior art.
  • FIG. 6 is a process flowchart of a method of manufacturing an image sensor having a three-dimensional structure according to the present invention.
  • FIG 3 is a cross-sectional view of a stacked wafer of an image sensor having a three-dimensional structure according to the present invention.
  • the image sensor 300 having a three-dimensional structure according to the present invention includes a first wafer 310 and a second wafer 320 formed in a stacked structure.
  • the first wafer 310 includes an optical integration unit 311, a transfer transistor 312, and a first bonding pad 313 for connecting one terminal of the transfer transistor to the outside.
  • the second wafer 320 includes a driving circuit 322 for processing and outputting a signal transmitted from the transfer transistor 312 and a second bonding pad 323 for connection with the first wafer 310. .
  • the first wafer 310 and the second wafer 320 are formed in a stacked structure in which the first bonding pads 313 and the second bonding pads 323 are in contact with each other, and the first bonding pads are in contact with each other. 313 and the second bonding pads 323 are different in size.
  • first bonding pad 313 is smaller than the second bonding pad 323, the second bonding pad 323 may be formed smaller than the first bonding pad 313 as necessary.
  • the first bonding pads 313 and the second bonding pads 323 preferably have the same pitch.
  • the pitch refers to the sum of the width of each bonding pad and the space between the bonding pads. Therefore, as the size of the bonding pad decreases, the distance between the bonding pads increases, and when the size of the bonding pads increases, the distance between the bonding pads decreases so that the pitch is the same.
  • FIG. 4 is a view showing that misalignment of the bonding pads occurs in the image sensor having a three-dimensional structure according to the present invention.
  • FIG. 5 is an enlarged cross-sectional view and a plan view of a bonding pad portion of an image sensor having a three-dimensional structure according to the present invention as compared with the prior art.
  • the bonding pad as shown in FIG. The space b of can not be made larger than the minimum design rule d.
  • the size (e) of the first bonding pad 313-1 may be larger than the contact (h) for wiring of the bonding pad, thereby reducing the size (e) of the first bonding pad 313-1 during the wafer bonding process.
  • the image sensor of the three-dimensional structure according to the prior art is the first bonding pad 113 of the first wafer as shown in ⁇ C> of FIG. -1) and the second bonding pads 123-2 of the second wafer are shorted with each other.
  • the image sensor having the three-dimensional structure according to the present invention is the same as the first bonding pad 313-1 of the first wafer despite the misalignment (M) of the same size as shown in ⁇ D> of FIG. Since the second bonding pad 323-2 of the second wafer still maintains a predetermined distance Y, a short is not generated. Therefore, there is an advantage that can improve the characteristics of the image sensor as a whole.
  • FIG. 6 is a process flowchart showing a manufacturing method of an image sensor having a three-dimensional structure according to the present invention.
  • the method for manufacturing an image sensor having a three-dimensional structure includes a first wafer forming step S100, a second wafer forming step S200, and a wafer bonding step S300.
  • a first bonding pad is formed on the first wafer to connect an optical integration unit, a transfer transistor, and one terminal of the transfer transistor to the outside.
  • a driving circuit for processing and outputting a signal transmitted from a transfer transistor formed on the first wafer is formed on a second wafer, and a second bonding pad for connecting with the first wafer is formed.
  • the second bonding pad may be formed to have a different size from the first bonding pad.
  • the second bonding pad is more preferably formed in the same pitch as the first bonding pad.
  • the first bonding pad and the second bonding pad are brought into contact with each other such that the first wafer and the second wafer are laminated to each other, and then bonded to form an image sensor having a three-dimensional structure. .

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

본 발명은 3차원 구조의 이미지센서 및 그 제조방법에 관하여 개시한다. 본 발명에 따른 3차원 구조의 이미지센서 및 그 제조방법에 의하면 제1 웨이퍼의 본딩패드와 제2 웨이퍼의 본딩 패드의 크기를 달리하여 제1 웨이퍼와 제2 웨이퍼의 본딩 시 공정 마진을 확보하고 각 픽셀간의 접촉면적을 균일하게 하여 접촉저항을 일정하게 유지할 수 있는 장점이 있다.

Description

3차원 구조의 이미지센서 및 그 제조방법
본 발명은 3차원 구조의 이미지센서 및 그 제조방법에 관한 것으로, 보다 상세하게는, 제1 웨이퍼의 본딩패드와 제2 웨이퍼의 본딩 패드의 크기를 달리하여 제1 웨이퍼와 제2 웨이퍼의 본딩 시 공정 마진을 확보하고 각 픽셀간의 접촉면적을 균일하게 하여 접촉저항을 일정하게 유지할 수 있는 3차원 구조의 이미지센서 및 그 제조방법에 관한 것이다.
반도체 산업에서 집적회로에 대한 패키징 기술은 소형화에 대한 요구 및 실장 신뢰성을 만족시키기 위해 지속적으로 발전되어 왔으며, 최근에 들어서는 전기 전자 제품의 소형화와 더불어 고성능화가 요구됨에 따라 2개 이상의 반도체 칩 또는, 반도체 패키지를 수직으로 쌓아 올리는 3D 구조의 웨이퍼 스태킹(stacking)에 대한 다양한 기술이 개발되고 있다.
이러한 웨이퍼 스태킹(stacking)을 이용한 3D 구조의 소자는 웨이퍼를 적층한 후 두께를 감소시키기 위해 웨이퍼의 후면을 그라인딩하는 공정(thinning)을 거친 후 후속공정을 수행하고 소잉(sawing) 공정을 거쳐 패키지화 된다.
이러한 웨이퍼 스태킹(stacking)을 이용한 3차원 구조의 씨모스 이미지센서(CMOS image sensor)는 제1 웨이퍼와 제2 웨이퍼에 별도의 공정을 진행한 후 두 개의 웨이퍼에 각각 형성된 본딩패드를 서로 포개어 접촉시키는 방식으로 제작된다.
도 1은 종래의 3차원 구조의 이미지센서의 적층된 웨이퍼의 단면을 나타내는 도면이다.
도 1에 도시된 바와 같이 종래의 3차원 구조의 이미지센서(100)는 제1 웨이퍼(110)에 광집적부(111)를 형성하고 제2 웨이퍼(120)에 광 집적 부분의 신호를 받아 이를 처리하여 출력 신호로 내보내는 구동 회로 부분(122)을 형성한 후 제1 웨이퍼의 본딩패드(113)와 제2 웨이퍼의 본딩패드(123)를 접착시킨다.
제1 웨이퍼(110)와 제2 웨이퍼(120)를 상하로 포개어 본딩을 할 때 각각의 본딩 패드(113, 123)를 정확하게 정렬(align)하는 것이 매우 곤란하다. 따라서 제1 웨이퍼의 본딩패드와 제2 웨이퍼의 본딩패드 사이에 오정렬(mis-align)이 발생하게 된다.
도 2는 종래의 3차원 구조의 이미지센서에서 본딩패드의 오정렬이 발생된 것을 나타내는 도면이다.
도 2를 참조하면 웨이퍼의 뒤틀림(distortion)이 발생하여 제1 웨이퍼의 본딩패드(113) 중 하나의 본딩패드(113-2)와 제2 웨이퍼의 본딩패드 중 하나의 본딩패드(123-2)와의 사이에 소정 크기의 오정렬(133)이 발생되었음을 알 수 있다.
이때 제1 웨이퍼의 본딩패드 중 하나의 본딩패드(113-1)와 제2 웨이퍼의 본딩패드 중 하나의 본딩패드(123-1)와의 접촉면인 제1접촉면(131)과 제1 웨이퍼의 본딩패드 중 다른 하나의 본딩패드(113-2)와 제2 웨이퍼의 본딩패드 중 하나의 본딩패드(123-2)와의 접촉면인 제2접촉면(132)은 그 접촉 면적이 서로 달라지게 된다.
이와 같이 종래 기술에 따른 3차원 구조의 이미지센서는 웨이퍼의 뒤틀림(distortion)에 의한 오 정렬 발생 시 본딩패드 간의 접촉면적의 불균일로 인해 접촉 저항이 불균일해 지고 이미지 센서의 특성에 악영향을 미치는 문제가 있었다.
본 발명이 해결하려는 기술적 과제는, 3차원 구조의 이미지센서에 있어서 제1 웨이퍼의 본딩패드와 제2 웨이퍼의 본딩 패드의 크기를 달리하여 제1 웨이퍼와 제2 웨이퍼의 본딩 시 공정 마진을 확보하고 각 픽셀간의 접촉면적을 균일하게 하여 접촉저항을 일정하게 유지할 수 있는 3차원 구조의 이미지센서 및 그 제조방법을 제공하는데 있다.
상기 기술적 과제를 이루기 위한 본 발명에 따른 3차원 구조의 이미지센서는, 광집적부, 전송트랜지스터 및 상기 전송트랜지스터의 일 단자를 외부와 연결하기 위한 제1 본딩패드를 구비하는 제1 웨이퍼; 및 상기 전송트랜지스터로부터 전송된 신호를 처리하여 출력하는 구동회로 및 상기 제1 웨이퍼와의 연결을 위한 제2 본딩패드를 구비하는 제2 웨이퍼;를 구비하고, 상기 제1 웨이퍼와 상기 제2 웨이퍼는 상기 제1 본딩패드 및 상기 제2 본딩패드가 서로 맞대어 접촉된 적층구조로 형성되며, 상기 제1 본딩패드 및 상기 제2 본딩패드는 그 크기가 서로 다른 것을 특징으로 한다.
상기 기술적 과제를 이루기 위한 본 발명에 따는 3차원 구조의 이미지센서의 제조방법은, 광집적부, 전송트랜지스터 및 상기 전송트랜지스터의 일 단자를 외부와 연결하기 위한 제1 본딩패드를 구비하는 제1 웨이퍼를 형성하는 제1 웨이퍼 형성단계; 상기 전송트랜지스터로부터 전송된 신호를 처리하여 출력하는 구동회로 및 상기 제1 웨이퍼와의 연결을 위한 제2 본딩패드를 구비하는 제2 웨이퍼를 형성하는 제2 웨이퍼 형성단계; 및 상기 제1 본딩패드 및 상기 제2 본딩패드를 서로 맞대어 접촉시킴으로써 상기 제1 웨이퍼와 상기 제2 웨이퍼를 본딩시키는 웨이퍼 본딩단계를 구비하고, 상기 제2 웨이퍼 형성단계에서 상기 제2 본딩패드는 상기 제1 본딩패드와 다른 크기로 형성하는 것을 특징으로 한다.
본 발명에 따른 3차원 구조의 이미지센서 및 그 제조방법에 의하면 웨이퍼 본딩 공정시 웨이퍼의 뒤틀림에 의한 오 정렬이 발생하더라도 공정 마진을 확보할 수 있으며 픽셀간의 접촉 면적이 균일하여 접촉저항을 균일하게 유지할 수 있는 장점이 있다.
도 1은 종래의 3차원 구조의 이미지센서의 적층된 웨이퍼의 단면을 나타내는 도면이다.
도 2는 종래의 3차원 구조의 이미지센서에서 본딩패드의 오정렬이 발생된 것을 나타내는 도면이다.
도 3은 본 발명에 따른 3차원 구조의 이미지센서의 적층된 웨이퍼의 단면을 나타내는 도면이다.
도 4는 본 발명에 따른 3차원 구조의 이미지센서에서 본딩패드의 오정렬이 발생된 것을 나타내는 도면이다.
도 5는 종래기술과 대비하여 본 발명에 따른 3차원 구조의 이미지센서의 본딩패드 부분을 확대한 단면도 및 평면도이다.
도 6은 본 발명에 따른 3차원 구조의 이미지센서의 제조방법의 공정 흐름도이다.
이하, 첨부된 도면을 참조하여 본 발명을 보다 상세히 설명하도록 한다.
도 3은 본 발명에 따른 3차원 구조의 이미지센서의 적층된 웨이퍼의 단면을 나타내는 도면이다.
도 3에 도시된 바와 같이 본 발명에 따른 3차원 구조의 이미지센서(300)는 적층구조로 형성된 제1 웨이퍼(310) 및 제2 웨이퍼(320)를 구비한다.
상기 제1 웨이퍼(310)는 광집적부(311), 전송트랜지스터(312) 및 상기 전송트랜지스터의 일 단자를 외부와 연결하기 위한 제1 본딩패드(313)를 구비한다.
상기 제2 웨이퍼(320)는 상기 전송트랜지스터(312)로부터 전송된 신호를 처리하여 출력하는 구동회로(322) 및 상기 제1 웨이퍼(310)와의 연결을 위한 제2 본딩패드(323)를 구비한다.
이때 상기 제1 웨이퍼(310)와 상기 제2 웨이퍼(320)는 상기 제1 본딩패드(313) 및 상기 제2 본딩패드(323)가 서로 맞대어 접촉된 적층구조로 형성되며, 상기 제1 본딩패드(313) 및 상기 제2 본딩패드(323)는 그 크기가 서로 다르다.
도 3에서는 제1 본딩패드(313)가 제2 본딩패드(323)보다 작은 것으로 도시되어 있으나 필요에 따라 제2 본딩패드(323)를 제1 본딩패드(313) 보다 작게 형성할 수도 있다.
한편 상기 제1 본딩패드(313) 및 상기 제2 본딩패드(323)는 그 피치(pitch)를 동일하게 형성하는 것이 바람직하다. 여기서 피치란 각 본딩패드의 크기(width)와 본딩패드 간의 거리(space)의 합을 말한다. 따라서 본딩패드의 크기가 작아지면 본딩패드 간의 거리는 커지고 본딩패드의 크기가 커지면 본딩패드 간의 거리는 작아져서 그 피치가 동일하게 되도록 하는 것이 바람직하다.
도 4는 본 발명에 따른 3차원 구조의 이미지센서에서 본딩패드의 오정렬이 발생된 것을 나타내는 도면이다.
도 2 및 도 4를 참고하면, 종래의 3차원 구조의 이미지센서에서 본딩패드의 오정렬(133)이 발생된 경우 제1접촉면(131)과 제2접촉면(132)의 그 접촉 면적이 서로 달라지는 것과 달리, 본 발명에 따른 3차원 구조의 이미지센서에서는 동일한 크기의 오정렬(333)이 발생된 경우에도 제1접촉면(331)과 제2접촉면(332)의 그 접촉 면적이 서로 균일하며, 이로 인해 접촉 저항이 균일하게 유지되는 장점이 있다.
도 5는 종래기술과 대비하여 본 발명에 따른 3차원 구조의 이미지센서의 본딩패드 부분을 확대한 단면도 및 평면도이다.
통상적으로 웨이퍼의 본딩 시 상하 웨이퍼의 오정렬의 정도가 본딩패드의 최소 디자인 룰(d)보다 크기 때문에 종래 기술에 따른 3차원 구조의 이미지센서의 경우 도 5의 <A>에 도시된 바와 같이 본딩패드의 스페이스(b)를 최소 디자인 룰(d)보다 크게 할 수 없다.
그러나 본 발명에 따른 3차원 구조의 이미지센서의 경우 도 5의 <B>에 도시된 바와 같이 제1 본딩패드(313-1)의 크기(e)를 작게 함으로써 본딩패드 스페이스를 최소 디자인 룰(d)과 동일하게 할 수 있다.
또한 제1 본딩패드(313-1)의 크기(e)는 본딩패드의 배선을 위한 컨택(h)보다 크면 되므로 제1 본딩패드(313-1)의 크기(e)를 줄여 웨이퍼 본딩 공정 시 공정마진(f)을 확보할 수 있는 장점이 있다.
한편, 웨이퍼 본딩 공정에서 소정의 오 정렬(M)이 발생하였을 때, 종래 기술에 따른 3차원 구조의 이미지센서는 도 5의 <C>에 도시된 바와 같이 제1 웨이퍼의 제1 본딩패드(113-1)와 제2 웨이퍼의 제2 본딩패드(123-2)가 서로 단락(short)이 된다.
그러나 본 발명에 따른 3차원 구조의 이미지센서는 도 5의 <D>에 도시된 바와 같이 동일한 크기의 오 정렬(M)이 발생하였음에도 불구하고 제1 웨이퍼의 제1 본딩패드(313-1)와 제2 웨이퍼의 제2 본딩패드(323-2)가 아직 일정 거리(Y)를 유지함으로써 단락(short)이 발생되지 않는다. 따라서 이미지센서의 특성을 전체적으로 향상시킬 수 있는 장점이 있다.
도 6은 본 발명에 따른 3차원 구조의 이미지센서의 제조방법을 나타내는 공정 흐름도이다.
도 6에 도시된 바와 같이 본 발명에 따는 3차원 구조의 이미지센서의 제조방법은, 제1 웨이퍼 형성단계(S100), 제2 웨이퍼 형성단계(S200) 및 웨이퍼 본딩단계(S300)를 구비한다.
상기 제1 웨이퍼 형성단계(S100)에서는 제1 웨이퍼에 광집적부, 전송트랜지스터 및 상기 전송트랜지스터의 일 단자를 외부와 연결하기 위한 제1 본딩패드를 형성한다.
상기 제2 웨이퍼 형성단계(S200)에서는 제2 웨이퍼에 상기 제1 웨이퍼에 형성된 전송트랜지스터로부터 전송된 신호를 처리하여 출력하는 구동회로 및 상기 제1 웨이퍼와의 연결을 위한 제2 본딩패드를 형성한다. 이때 상기 제2 본딩패드는 상기 제1 본딩패드와 다른 크기로 형성하는 것이 바람직하다. 한편, 상기 제2 본딩패드는 상기 제1 본딩패드와 동일한 피치로 형성하는 것이 더욱 바람직하다.
상기 웨이퍼 본딩단계(S300)에서는 상기 제1 웨이퍼와 상기 제2 웨이퍼를 적층구조가 되도록 상기 제1 본딩패드와 상기 제2 본딩패드를 서로 맞대어 접촉시킨 후 본딩함으로써 3차원 구조의 이미지센서를 형성한다.
이상에서 본 발명에 대한 기술사상을 첨부 도면과 함께 서술하였지만 이는 본 발명의 바람직한 실시예를 예시적으로 설명한 것이지 본 발명을 한정하는 것은 아니다. 또한 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 누구나 본 발명의 기술적 사상의 범주를 이탈하지 않는 범위 내에서 다양한 변형 및 모방이 가능함은 명백한 사실이다.

Claims (5)

  1. 3차원 구조의 이미지 센서에 있어서,
    광집적부, 전송트랜지스터 및 상기 전송트랜지스터의 일 단자를 외부와 연결하기 위한 제1 본딩패드를 구비하는 제1 웨이퍼; 및
    상기 전송트랜지스터로부터 전송된 신호를 처리하여 출력하는 구동회로 및 상기 제1 웨이퍼와의 연결을 위한 제2 본딩패드를 구비하는 제2 웨이퍼;를 구비하고
    상기 제1 웨이퍼와 상기 제2 웨이퍼는 상기 제1 본딩패드 및 상기 제2 본딩패드가 서로 맞대어 접촉된 적층구조로 형성되며,
    상기 제1 본딩패드 및 상기 제2 본딩패드는 그 크기가 서로 다른 것을 특징으로 하는 3차원 구조의 이미지 센서.
  2. 제 1항에 있어서, 상기 제1 본딩패드 및 상기 제2 본딩패드는
    그 피치가 서로 동일한 것을 특징으로 하는 3차원 구조의 이미지 센서.
  3. 제 1항에 있어서, 상기 제1 본딩패드 및 상기 제2 본딩패드는
    구리(Cu) 재질인 것을 특징으로 하는 3차원 구조의 이미지 센서.
  4. 3차원 구조의 이미지센서의 제조방법에 있어서
    광집적부, 전송트랜지스터 및 상기 전송트랜지스터의 일 단자를 외부와 연결하기 위한 제1 본딩패드를 구비하는 제1 웨이퍼를 형성하는 제1 웨이퍼 형성단계;
    상기 전송트랜지스터로부터 전송된 신호를 처리하여 출력하는 구동회로 및 상기 제1 웨이퍼와의 연결을 위한 제2 본딩패드를 구비하는 제2 웨이퍼를 형성하는 제2 웨이퍼 형성단계; 및
    상기 제1 본딩패드 및 상기 제2 본딩패드를 서로 맞대어 접촉시킴으로써 상기 제1 웨이퍼와 상기 제2 웨이퍼를 본딩시키는 웨이퍼 본딩단계를 구비하고,
    상기 제2 웨이퍼 형성단계에서 상기 제2 본딩패드는 상기 제1 본딩패드와 다른 크기로 형성하는 것을 특징으로 하는 3차원 구조의 이미지센서의 제조방법.
  5. 제 4항에 있어서,
    상기 제2 웨이퍼 형성단계에서 상기 제2 본딩패드는 상기 제1 본딩패드와 동일한 피치로 형성하는 것을 특징으로 하는 3차원 구조의 이미지센서의 제조방법.
PCT/KR2011/003108 2010-05-18 2011-04-27 3차원 구조의 이미지센서 및 그 제조방법 WO2011145813A2 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2010-0046400 2010-05-18
KR1020100046400A KR20110126891A (ko) 2010-05-18 2010-05-18 3차원 구조의 이미지센서 및 그 제조방법

Publications (2)

Publication Number Publication Date
WO2011145813A2 true WO2011145813A2 (ko) 2011-11-24
WO2011145813A3 WO2011145813A3 (ko) 2012-02-23

Family

ID=44992162

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2011/003108 WO2011145813A2 (ko) 2010-05-18 2011-04-27 3차원 구조의 이미지센서 및 그 제조방법

Country Status (2)

Country Link
KR (1) KR20110126891A (ko)
WO (1) WO2011145813A2 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9640231B1 (en) 2016-02-03 2017-05-02 Qualcomm Incorporated Shared sense amplifier
CN109698175A (zh) * 2017-10-24 2019-04-30 台湾积体电路制造股份有限公司 半导体结构及其制造方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101399338B1 (ko) 2011-08-08 2014-05-30 (주)실리콘화일 이중 감지 기능을 가지는 기판 적층형 이미지 센서
KR101456503B1 (ko) * 2013-05-15 2014-11-03 (주)실리콘화일 스택 메모리
KR102500813B1 (ko) 2015-09-24 2023-02-17 삼성전자주식회사 반도체 소자 및 이의 제조 방법
KR20220008996A (ko) 2020-07-14 2022-01-24 삼성전자주식회사 이미지 센서

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060077173A (ko) * 2004-12-30 2006-07-05 매그나칩 반도체 유한회사 수광영역을 넓힌 이미지센서 및 그 제조 방법
KR20060108378A (ko) * 2005-04-13 2006-10-18 (주)실리콘화일 3차원 구조를 갖는 이미지 센서의 분리형 단위화소 및 그제조방법
KR20070000578A (ko) * 2005-06-28 2007-01-03 (주)실리콘화일 3차원 구조를 갖는 이미지 센서의 분리형 단위화소 및 그제조방법
KR20070120255A (ko) * 2006-06-19 2007-12-24 (주)실리콘화일 배면 광 포토다이오드를 이용한 이미지센서 및 그 제조방법
US20090032893A1 (en) * 2007-08-01 2009-02-05 Visera Technologies Company Limited Image sensor package and fabrication method thereof

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060077173A (ko) * 2004-12-30 2006-07-05 매그나칩 반도체 유한회사 수광영역을 넓힌 이미지센서 및 그 제조 방법
KR20060108378A (ko) * 2005-04-13 2006-10-18 (주)실리콘화일 3차원 구조를 갖는 이미지 센서의 분리형 단위화소 및 그제조방법
KR20070000578A (ko) * 2005-06-28 2007-01-03 (주)실리콘화일 3차원 구조를 갖는 이미지 센서의 분리형 단위화소 및 그제조방법
KR20070120255A (ko) * 2006-06-19 2007-12-24 (주)실리콘화일 배면 광 포토다이오드를 이용한 이미지센서 및 그 제조방법
US20090032893A1 (en) * 2007-08-01 2009-02-05 Visera Technologies Company Limited Image sensor package and fabrication method thereof

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9640231B1 (en) 2016-02-03 2017-05-02 Qualcomm Incorporated Shared sense amplifier
CN109698175A (zh) * 2017-10-24 2019-04-30 台湾积体电路制造股份有限公司 半导体结构及其制造方法
CN109698175B (zh) * 2017-10-24 2023-04-14 台湾积体电路制造股份有限公司 半导体结构及其制造方法

Also Published As

Publication number Publication date
KR20110126891A (ko) 2011-11-24
WO2011145813A3 (ko) 2012-02-23

Similar Documents

Publication Publication Date Title
WO2011145813A2 (ko) 3차원 구조의 이미지센서 및 그 제조방법
US9922891B2 (en) Film for semiconductor package, semiconductor package using film and display device including the same
US8023282B2 (en) Hybrid structure of multi-layer substrates and manufacture method thereof
US9418964B2 (en) Chip package structure
US20120156823A1 (en) Method of forming semiconductor device
KR100934269B1 (ko) 반도체 및 전자 서브-시스템 패키징을 위한 칩 캐리어 기판및 인쇄 회로 기판 상의 강체 웨이브 패턴 설계
US8916911B2 (en) Semiconductor devices having backside illuminated image sensors
US7687312B2 (en) Method of manufacturing hybrid structure of multi-layer substrates
CN102646663B (zh) 半导体封装件
US8810048B2 (en) 3D IC and 3D CIS structure
WO2012086871A1 (en) Semiconductor chip stack package and manufacturing method thereof
US20130221469A1 (en) Semiconductor package and method of fabricating the same
US10290589B2 (en) Folding thin systems
CN110299375B (zh) 半导体结构及其形成方法
US8222733B2 (en) Semiconductor device package
WO2011155764A2 (ko) 3차원 구조의 이미지센서의 제조방법
US20150183637A1 (en) Compact electronic package with mems ic and related methods
CN105742257A (zh) 电子器件和制造电子器件的方法
KR20160081316A (ko) 전자 소자 및 이의 제조 방법
US9373526B2 (en) Chip package and method for forming the same
US20060263934A1 (en) Chip-type micro-connector and method of packaging the same
JP2005302815A (ja) 積層型半導体パッケージおよびその製造方法
WO2012005435A9 (en) Manufacturing method of chip package and chip package manufactured using the same
CN103354226A (zh) 堆叠封装器件
US20120012962A1 (en) Electronic device and method of fabricating the same

Legal Events

Date Code Title Description
NENP Non-entry into the national phase in:

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 11783695

Country of ref document: EP

Kind code of ref document: A2