WO2011114477A1 - 階層型マルチコアプロセッサ、マルチコアプロセッサシステム、および制御プログラム - Google Patents

階層型マルチコアプロセッサ、マルチコアプロセッサシステム、および制御プログラム Download PDF

Info

Publication number
WO2011114477A1
WO2011114477A1 PCT/JP2010/054607 JP2010054607W WO2011114477A1 WO 2011114477 A1 WO2011114477 A1 WO 2011114477A1 JP 2010054607 W JP2010054607 W JP 2010054607W WO 2011114477 A1 WO2011114477 A1 WO 2011114477A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
cluster
cpu
group
core processor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2010/054607
Other languages
English (en)
French (fr)
Inventor
浩一郎 山下
宏真 山内
清志 宮▲崎▼
鈴木　貴久
康志 栗原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2012505384A priority Critical patent/JPWO2011114477A1/ja
Priority to CN2010800654212A priority patent/CN102812445A/zh
Priority to PCT/JP2010/054607 priority patent/WO2011114477A1/ja
Publication of WO2011114477A1 publication Critical patent/WO2011114477A1/ja
Priority to US13/614,330 priority patent/US20130013892A1/en
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163—Interprocessor communication
    • G06F15/173—Interprocessor communication using an interconnection network, e.g. matrix, shuffle, pyramid, star, snowflake
    • G06F15/17356—Indirect interconnection networks
    • G06F15/17368—Indirect interconnection networks non hierarchical topologies
    • G06F15/17393—Indirect interconnection networks non hierarchical topologies having multistage networks, e.g. broadcasting scattering, gathering, hot spot contention, combining/decombining

Definitions

  • the present invention relates to a hierarchical multi-core processor, a multi-core processor system, and a control program that execute processing related to a communication function.
  • An object of the present invention is to provide a hierarchical multi-core processor that can suppress an increase in the scale of a system by reducing the number of connections between CPUs in order to solve the problems caused by the above-described conventional technology.
  • a core group is provided for each layer of a layer group that constitutes a series of communication functions divided according to a communication protocol, and the core group of one layer among the layer groups includes the one group.
  • a hierarchical multi-core processor connected to a core group of another hierarchy that constitutes a communication function executed following the communication function of a hierarchy.
  • This hierarchical multi-core processor has the effect of reducing the scale of the system by reducing the number of connections between CPUs.
  • FIG. 2 is a three-dimensional image diagram of a hierarchical multi-core processor 102 and a main CPU 101.
  • FIG. It is explanatory drawing which shows the detailed example of A shown in FIG. It is explanatory drawing which shows an example of the hierarchy group used by this Embodiment.
  • FIG. 11 is an explanatory diagram illustrating an example of a program stored in a memory 105.
  • 5 is an explanatory diagram illustrating an example of a library group.
  • FIG. 1 is a block diagram illustrating an example of a hardware configuration of a multi-core processor system.
  • the multi-core processor system 100 includes a main CPU 101 (Central Processing Unit), a hierarchical multi-core processor 102, a communication CPU 103, an RF 104, a memory 105, a memory 106, and an antenna 110.
  • the main CPU 101 and the memory 105 are connected by a bus 107.
  • the communication CPU 103 and the memory 106 are connected by a bus 108.
  • the bus 107 and the bus 108 are connected via a bridge 109.
  • the main CPU 101 is a processor that controls the entire processing related to application software, and has a built-in primary cache.
  • the communication CPU 103 is a processor that controls the overall processing related to communication. A configuration having a communication CPU 103 for communication and a main CPU 101 for applications separately is well known.
  • RF 104 is a high-frequency processing unit that receives data from a network such as the Internet via the antenna 110 and transmits data to the network.
  • the RF 104 is provided with an A (Analog) / D (Digital) converter, a D (Digital) / A (Analog) converter, or the like, and converts data from the network into a digital signal, or from the communication CPU 103. Or convert the data to analog signals.
  • the hierarchical multi-core processor 102 converts data from the communication CPU 103 into a state usable by the main CPU 101, or converts data from the main CPU 101 into a state usable by the communication CPU 103.
  • the hierarchical multi-core processor 102 includes a CPU group ( ⁇ in the figure), a crossbar network 301 to a crossbar network 312, and a local memory 201 to a local memory 203.
  • the local memory 203 is connected to the main CPU 101, and the crossbar network 301 and the bus 107 are connected.
  • the main CPU 101 and the CPU of the hierarchical multi-core processor 102 are not directly connected.
  • the main CPU 101 passes some information to the CPU of the hierarchical multicore processor 102 or receives some information from the CPU of the hierarchical multicore processor 102 via the local memory 203 or the memory 105.
  • the hierarchical multi-core processor 102 and the main CPU 101 (enclosed by dotted lines) will be described in detail.
  • FIG. 2 is a three-dimensional image diagram of the hierarchical multi-core processor 102 and the main CPU 101.
  • the z direction represents a hierarchy. In the z direction, it is shown that a CPU group is provided for each layer of layers that constitute a series of communication functions divided according to the communication protocol.
  • a communication protocol is a rule in communication.
  • the layer group constituting the series of communication functions is, for example, a layer realized by a program in the OSI reference model described later.
  • a CPU group in one hierarchy among the hierarchy groups is connected to a CPU group in another hierarchy that constitutes a communication function executed following the communication function in the one hierarchy, and the CPU group in the first hierarchy is connected to the one hierarchy CPU group. It is not connected to a CPU group in another layer that constitutes a communication function that is not executed following the communication function in the other layer.
  • Each CPU of the hierarchical multi-core processor 102 is composed of four arithmetic operation circuits and bit operation circuits (cores), and is suitable for packet bit data processing.
  • cores bit operation circuits
  • FIG. 3 is an explanatory diagram showing a detailed example of A shown in FIG.
  • the CPU group in each hierarchy is divided into a plurality of clusters.
  • a plurality of clusters are represented by the y direction.
  • the CPU group in each hierarchy is divided into four clusters, cluster # 0 to cluster # 3.
  • the CPU group in each hierarchy can be referred to as a cluster group in each hierarchy.
  • Each cluster has a plurality of CPUs.
  • a plurality of CPUs included in the cluster are represented in the x direction.
  • each cluster has four CPUs, CPU # 0 to CPU # 3.
  • the CPU # 0 of each cluster is a control processor (hereinafter referred to as “CP (Control Processor)”), and executes dispatch to CPUs in the cluster.
  • CP Control Processor
  • the CPU group of each cluster is connected by a crossbar switch.
  • CPUs # 0 to CPU # 3 of cluster # 0 are connected to the crossbar network 301, and CPUs # 0 to CPU # 3 of cluster # 1 are connected to the crossbar network 302, respectively.
  • CPU # 0 to CPU # 3 of cluster # 2 are connected to the crossbar network 303, and CPU # 0 to CPU # 3 of cluster # 3 are connected to the crossbar network 304, respectively.
  • the crossbar network 301 to the crossbar network 304 are connected to the local memory 201, respectively.
  • control is performed so that the main CPU 101 assigns a different communication function to each cluster.
  • CPU # 0 to CPU # 3 of cluster # 0 are connected to the crossbar network 305, and CPU # 0 to CPU # 3 of cluster # 1 are connected to the crossbar network 306, respectively.
  • CPU # 0 to CPU # 3 of cluster # 2 are connected to the crossbar network 307, and CPU # 0 to CPU # 3 of cluster # 3 are connected to the crossbar network 308, respectively.
  • the crossbar network 305 to the crossbar network 308 are connected to the local memory 201 and the local memory 202, respectively.
  • the crossbar network 309 to the crossbar network 312 are connected to the local memory 202 and the local memory 203, respectively.
  • the CP of each cluster controls the processing related to the protocol assigned to each cluster to be executed in parallel by a plurality of CPUs in each cluster. Since there is an iteration depending on the process related to the history function, the throughput can be improved by causing the CPU of the cluster to which the process related to the communication function is assigned to execute the iteration in parallel.
  • a hierarchy group used in the present embodiment will be described.
  • FIG. 4 is an explanatory diagram showing an example of a hierarchy group used in the present embodiment.
  • the OSI reference model is described as an example of the hierarchical group as described above.
  • the OSI reference model is a model in which the communication function is divided into a hierarchical structure as is well known, and is composed of a total of seven layers from the first layer to the seventh layer.
  • the first layer of the OSI reference model is the physical layer
  • the second layer is the data link layer
  • the third layer is the network layer
  • the fourth layer is the transport layer
  • the fifth layer is the session layer
  • the sixth layer is a presentation layer
  • the seventh layer is an application layer.
  • a UI User Interface (user interface)
  • UI / application an application program
  • Part of physical layer and data link layer is infrastructure, part of data link layer, part of network layer, transport layer and part of session layer are realized in hardwire, part of session layer, part of presentation layer and application layer
  • the layer and UI / application are realized by a program, and the COU loads and executes the program.
  • the CPU that executes the process related to the session layer protocol, the process related to the presentation layer protocol, the process related to the application layer protocol, and the process related to the UI / application is determined in advance.
  • Processing related to the UI / application is executed by the main CPU 101.
  • Examples of the session layer protocol include SSL (Secure Socket Layer) / TLS (Transport Layer Security) and RPC (Remote Procedure Call).
  • HTML Hyper Text Markup Language
  • XML Extensible Markup Language
  • AFP Apple Filing Protocol
  • SNMP Simple NetworkM
  • HTTP Hypertext Transfer Protocol
  • EHRP Endpoint Handolent Information Redundant Protocol
  • 9P IMAP4 (Internet Message Access Protocol, NTP).
  • IRC Internet Relay Chat
  • Gopher DHCP (Dynamic Host Configuration Protocol)
  • FTP File Transfer Protocol
  • GTP GTP (GPRS (General Packet Radio Service) Tunneling Protocol), like DNS (Domain Name System) is.
  • UI / applications include mobile phones, browsers, VoIP (Voice over Internet Protocol), virtual reality, telephony, downloaders, games, communications, net links, dial-ups, mailers, SNSs (Social Networking Service). ), P2P (Peer to Peer).
  • the UI is started immediately after the power is turned on.
  • the application is activated by an activation instruction from the user or is activated by an external factor. External factors include receiving mail and incoming calls. Therefore, the mailer and dial-up are applications that are in an execution waiting state immediately after the power is turned on. The mailer is activated immediately upon receipt of the mail, and dial-up is activated immediately upon receipt of the incoming call.
  • a mailer reception process will be described as an example of a process that is in an execution waiting state immediately after power-on, and a browser-related process will be described as an example of a process executed in response to a start instruction from a user.
  • IMAP4 in the application layer for example, IMAP4 in the application layer, SNMP in the presentation layer, and SSL in the session layer are used.
  • processing related to the browser for example, HTTP or FTP in the application layer, HTML or XML in the presentation layer, and TLS in the session layer are used.
  • the z direction indicates a hierarchy
  • the y direction indicates a cluster
  • the x direction indicates a CPU in the cluster.
  • the z direction indicates a hierarchy
  • the y direction indicates a protocol
  • the x direction indicates parallel processing related to the protocol.
  • FIGS. 2 and 4 show that a protocol corresponding to the hierarchy is assigned to the cluster of each hierarchy, that each cluster is assigned a process relating to a different protocol, and a plurality of processes relating to the protocol are performed in each cluster. It is shown to run in parallel on the core. Since each cluster of the hierarchical multiprocessor 102 has four CPUs, for example, when processing related to FTP is composed of four tasks as shown in FIG. 4, the CPU of the cluster to which processing related to FTP is assigned. Each task can be assigned to each.
  • the memory 106 stores various information and is used as a work area for the communication CPU 103.
  • the memory 105 stores various information and is used as a work area for the main CPU 101.
  • the memory 105 and the memory 106 are storage devices such as a ROM (Read Only Memory), a RAM (Random Access Memory), a flash memory, and a hard disk drive.
  • FIG. 5 is an explanatory diagram showing an example of a program stored in the memory 105.
  • the memory 105 stores an OS 501, an application program 504, a linker 503, and a process table 700.
  • the OS 501 has a library group 502, controls to assign a process related to each layer protocol to a cluster group corresponding to the hierarchy, and uses the process table 700 to determine which cluster among the cluster groups corresponding to the hierarchy. Have a function to control.
  • the library group 502 is a set of libraries.
  • a library is a program in which a plurality of highly versatile program parts are filed, and operates as a part of other programs that operate on the OS 501 such as the application program 504. It cannot be executed by the library alone.
  • the application program 504 and the OS 501 are loaded on the main CPU 101 to cause the main CPU 101 to execute a coded process. That is, the main CPU 101 executes a process for controlling to which cluster of the CPU cluster group corresponding to the hierarchy the process related to the protocol of each hierarchy is assigned using the process table 700.
  • a program having a function for controlling a plurality of CPUs in each cluster to execute processes related to protocols assigned to each cluster in parallel is stored in the memory 105. Then, the program is loaded into the CP of each cluster of the hierarchical multi-core processor 101, so that the coded processing is executed by the CP of each cluster of the hierarchical multi-core processor 101.
  • FIG. 6 is an explanatory diagram showing an example of the library group 502.
  • the library group 502 includes a protocol library group and another library group 604 that is not a protocol library, and is stored in the memory 105.
  • the protocol library group is classified into three library groups for each layer of the session layer library group 601, the presentation layer library group 602, and the application layer library group 603. Therefore, the main CPU 101 can specify which level of protocol the library of each protocol is.
  • the session layer library group 601 includes, for example, an SSL library, a TLS library, and a driver library
  • the presentation layer library group 602 includes, for example, an HTML library and an XML library, and an application layer library.
  • an IMAP4 library and an FTP library belong to the group 603.
  • the linker 503 is a program for linking the application program 504 and a library used by the application program 504.
  • the application program 504 is a program that runs on the OS 501 and executes processing by calling a library as necessary. Taking the browser as an example, the linker 503 links an HTTP library, an FTP library, an HTML library, an XML library, and a TLS library from the library group. A library specified by linking by the linker 503 is called an execution object.
  • FIG. 7 is an explanatory diagram showing an example of the process table 700.
  • the process table 700 shows the allocation state and the allocation schedule immediately after the power is turned on. It is classified into “Application_Layer:”, “Presentation_Layer:”, and “Session_Layer:”. “Application_Layer:” indicates the allocation state or allocation schedule to the CPU group corresponding to the application layer. “Presentation_Layer:” indicates an allocation state or allocation schedule to the CPU group corresponding to the presentation layer. “Session_Layer:” indicates an assignment state or assignment schedule to the CPU group corresponding to the session layer. Therefore, the z direction shown in FIG. 2 is shown by the name of each layer.
  • the total number of clusters indicates the number of clusters, and indicates the y direction shown in FIG.
  • the hierarchical multi-core processor 102 has two modes, a normal mode and a low power consumption mode.
  • the low power consumption mode indicates, for example, a state where the frequency of a clock supplied to the CPU is lowered.
  • control processing procedure and control processing procedure of the multi-core processor immediately after power-on are shown, and then the control processing procedure and control processing procedure of the multi-core processor when an application activation instruction is received from the user during operation is shown.
  • FIG. 8 is a flowchart showing a control processing procedure by the main CPU 101 immediately after power-on.
  • the main CPU 101 determines whether there is an unselected application among the applications that need to be prepared for activation (step S801). Examples of applications that need to be started immediately after power-on include mailers and dial-up as described above.
  • step S801 When it is determined that there is an unselected application among the applications that need to be prepared for activation (step S801: Yes), an arbitrary application is selected from the unselected applications (step S802). Next, the main CPU 101 specifies an execution object by linking a library related to the selected application with a linker (step S803).
  • the main CPU 101 reads the process table (step S804), and determines a cluster to which the execution object is assigned from the cluster group of the hierarchy corresponding to the execution object hierarchy (step S805).
  • the assignment of the code processing described in the execution object (library) is omitted, and the execution object (library) is assigned.
  • the main CPU 101 determines a cluster to be allocated by collecting the load amount of each cluster.
  • the main CPU 101 determines that there is an unselected execution object among the execution objects in the i-th layer (step S808: Yes)
  • an arbitrary execution object is selected from the unselected execution objects (step S809).
  • the main CPU 101 notifies an activation preparation instruction to the CP of the cluster to which the execution object is assigned (step S810), and determines whether an activation preparation completion notification has been received (step S811).
  • step S812 Yes
  • step S812 Yes
  • step S801 the main CPU 101 determines that there is no unselected application among the applications that need to be activated
  • step S801: No the operation is started (step S814), and the series of processing ends.
  • FIG. 9 is a flowchart showing a control processing procedure by the CP immediately after the power is turned on.
  • CP the CP of the cluster to which the execution object has been assigned
  • execution object activation preparation instruction from the main CPU (step S901). ).
  • Execution preparation of an execution object means that a process coded in the execution object (library) (hereinafter referred to as “process related to execution object” or “process related to library”) is immediately ready to be executed.
  • process related to execution object or “process related to library”
  • process related to library are used in the same meaning.
  • step S901: No When the CP determines that it has not received an execution object activation preparation instruction from the main CPU (step S901: No), the process returns to step S901.
  • step S901: Yes when the CP determines that the execution object activation preparation instruction has been received (step S901: Yes), the execution object is mapped on the local memory, and the execution object context information is generated (step S902).
  • the context information indicates the internal state of the program and where the program is arranged on the memory.
  • the processing related to the execution object is mapped on the local memory accessible by the cluster to which the execution object is assigned, and information indicating where the cluster is mapped on the local memory is generated as the context information.
  • the ready queue is a data structure for managing tasks that can be executed as is well known.
  • the CP can immediately execute the process related to the execution object by extracting the context information of the execution object registered in the ready queue. That is, an application that needs to be prepared for startup immediately after power-on is in a standby state.
  • FIG. 10 is a flowchart showing a control processing procedure by the CP that has received a start instruction for an execution object in a start preparation state.
  • CP a CP of a cluster to which an execution object that is in a start preparation state is assigned
  • the execution instruction for the execution object refers to a start instruction for processing related to the execution object.
  • step S1001: No the process returns to step S1001.
  • step S1002 determines that the execution instruction for the execution object has been received from the lower layer (step S1001: Yes)
  • the effective rate of the process related to the execution object for which the activation instruction has been received is acquired (step S1002).
  • the effective rate is a band, and the CP can be acquired by a “Ping” command.
  • the CP calculates the number of CPUs from the execution rate [bps (bit per second)] of the process related to the execution object and the processing capacity [bps] of the CPU (step S1003), and registers the calculated CPU number in the process table (step S1004). ).
  • registration in the process table will be described.
  • the memory 105 is accessed and directly registered in the process table 700.
  • the CP stops the unnecessary CPU (step S1005), acquires the execution object context information from the ready queue (step S1006), and executes the process related to the execution object (step S1007).
  • the unnecessary CPU refers to, for example, a remaining CPU excluding three CPUs from the four CPUs when three of the four CPUs in the cluster are used to execute a protocol-related process.
  • the CP establishes a socket (step S1008) and ends a series of processing.
  • FIG. 11 is a flowchart showing a control processing procedure by the CP when an execution object of an application that needs to be prepared for activation ends. Whether or not the CP of the cluster to which the execution object of the application that needs to be prepared for preparation (hereinafter referred to as “CP” is omitted in FIG. 11) has ended Is determined (step S1101). First, when the CP determines that the execution object of the application that needs to be activated is not finished (step S1101: No), the process returns to step S1101.
  • step S1101 when the CP determines that the execution object of the application that needs to be started is finished (step S1101: Yes), the context information of the finished execution object is saved in the ready queue (step S1102). Then, the CP stops unnecessary CPUs (step S1103), resets the number of CPUs of the cluster to which the execution object finished from the process table is assigned (step S1104), and ends a series of processing.
  • FIG. 12 is an explanatory diagram (part 1) of the first specific example.
  • mailer and dial-up are examples of applications that need to be activated.
  • mailer reception processing will be described as an example.
  • the main CPU 101 specifies an execution object necessary for mailer reception processing from the library group by the linker.
  • an execution object an SSL library, an SNMP library, and an IMAP4 library are specified.
  • the SSL library is omitted to be SSL
  • the SNMP library is omitted to SNMP
  • the IMAP4 library is omitted to IMAP4.
  • the main CPU 101 reads the process table 700, determines a cluster to which the execution object is allocated, and registers the determination result in the process table 700. For example, when the main CPU 101 refers to the process table 700 and nothing is assigned, the execution object may be assigned to any cluster. When the cluster to which the execution object is assigned is in the off state, the main CPU 101 switches the cluster to the low power consumption mode in the on state.
  • the SNMP library is scheduled to be assigned to cluster # 0 of “Presentation_Layer:”. Since SSL is a session layer protocol, in the process table 1300, the SSL library is scheduled to be assigned to the cluster # 0 of “Session_Layer:”.
  • the ready queue 1201 is stored in the local memory 201, for example.
  • FIG. 14 is an explanatory diagram (part 2) of the first specific example.
  • FIG. 14 illustrates an example when an SSL activation instruction is received following FIG. 13.
  • FIG. 15 is an explanatory diagram showing an example in which the calculation result is registered in the specific example 1.
  • FIG. 16 is a flowchart illustrating a control processing procedure performed by the main CPU 101 when starting an application.
  • a control processing procedure when the main CPU 101 receives an application activation instruction from a user will be described.
  • the main CPU 101 receives an application program activation instruction (step S1601).
  • steps S1602 to S1608 are the same processes as steps S803 to S809, respectively, and steps S1611 and S1612 are the same processes as steps S812 and S813, respectively, and thus description thereof is omitted.
  • step S1609, step S1610, and steps S1613 to S1615 will be described.
  • the main CPU 101 notifies the activation instruction to the CP of the cluster to which the execution object is assigned (step S1609), and determines whether the activation completion notification is received (step S1610). If the main CPU 101 determines that the activation completion notification has not been received (step S1610: No), the process returns to step S1610. On the other hand, if it is determined that a notification of activation completion has been received (step S1610: Yes), the process returns to step S1607.
  • step S1613 the main CPU 101 generates application context information (step S1613), establishes a socket between communication layers (step S1614), starts application software (step S1615), and ends a series of processing. To do.
  • FIG. 17 is a flowchart showing a control processing procedure by the CP that has received the activation instruction.
  • CP the CP of the cluster to which the execution object is assigned
  • step S1701 it is determined whether or not the CP of the cluster to which the execution object is assigned. If the CP determines that it has not received an execution object activation instruction from the main CPU (step S1701: NO), the process returns to step S1701.
  • step S1701 when the CP determines that an execution object activation instruction has been received from the main CPU (step S1701: Yes), it generates context information of the execution object that has received the activation instruction (step S1702), and stores the context information in the ready queue. Registration is performed (step S1703).
  • steps S1704 to S1710 are the same processes as steps S1002 to S1008, respectively, and thus description thereof will be omitted.
  • step S1710 the main CPU is notified of the completion of the execution of the execution object (step S1711), and the series of processes is terminated.
  • FIG. 18 is a flowchart showing a control processing procedure by the CP when an application activated by a user's activation instruction is terminated.
  • a CP (abbreviated as CP in FIG. 18) of a cluster to which an execution object of an application that has been activated in response to a user's activation instruction and is not required to be activated immediately after power-on is assigned. It is determined whether or not the execution object of the application activated by the activation instruction has ended (step S1801).
  • step S1801: No When the CP determines that the execution object of the application activated by the activation instruction of the user has not ended (step S1801: No), the process returns to step S1801. On the other hand, when the CP determines that the execution object of the application activated by the activation instruction of the user has ended (step S1801: Yes), the context information of the ended execution object is deleted (step S1802).
  • the CP stops the unnecessary CPU (step S1803), deletes the description related to the execution object that has ended from the process table (step S1804), and ends the series of processing.
  • the main CPU 101 performs the deletion process from the process table as well as the registration process to the process table.
  • the main CPU 101 or the CPU of cluster # 0 with z 0 executes the deletion process.
  • FIG. 19 is an explanatory diagram (part 1) of a specific example 2.
  • the main CPU 101 receives a browser activation instruction and links the library group 502 with the linker to specify an execution object.
  • an HTTP library and an FTP library in the application layer an HTTP library and an FTP library in the application layer, an HTML library in the presentation layer, and a TLS library in the session layer are specified.
  • the main CPU 101 reads the process table 1300, determines which cluster to assign each identified execution object from the cluster group corresponding to the hierarchy of the execution object, and registers it in the process table 1300.
  • the main CPU 101 performs control so that a different communication function is assigned to each cluster in the cluster group of each hierarchy.
  • the process table 1300 indicates that an SSL library is assigned to cluster # 0 in “Session_Layer:” and nothing is assigned to clusters # 1 to # 3.
  • the main CPU 101 determines to allocate the TLS library to cluster # 1.
  • FIG. 20 is an explanatory diagram showing an example in which the determination result is registered in the specific example 2.
  • the process table 2000 is an example in which the determination result is registered. Since TLS is a session layer protocol, “Session_Layer:” in the process table 2000 indicates that TLS is assigned to cluster # 1. Since HTML is a presentation layer protocol, “Presentation_Layer:” in the process table 2000 indicates that HTML is assigned to cluster # 1. Since HTTP and FTP are protocol in the application layer, “Application_Layer:” in the process table 2000 indicates that HTTP is assigned to cluster # 1, and that FTP is assigned to cluster # 2. ing.
  • the main CPU 101 after registering the determination result in the process table 2000, the main CPU 101 notifies the activation instruction to the CP of the cluster to which the processing related to each protocol is assigned.
  • the main CPU 101 notifies the CP of the cluster to which the process related to the upper layer protocol is assigned in order from the CP of the cluster to which the process related to the lower layer protocol is assigned.
  • An instruction to start processing related to HTML is sent to the # 1 CP.
  • FIG. 22 is an explanatory diagram showing an example in which the calculation result is registered in the specific example 2.
  • the process table 2200 is an example in which calculation results are registered.
  • the CP of the cluster to which the browser execution object is assigned deletes the context information of the execution object. Then, the description relating to the execution object that has ended is deleted from the process table 2200. The deletion result is the same as the process table 1300.
  • the hierarchical multi-core processor has a CPU group for each of the hierarchical groups constituting a series of communication functions. Then, a CPU group in one layer of the layer group is connected to a CPU group in another layer that constitutes a communication function executed subsequent to the communication function in the one layer, thereby connecting the CPUs. It is possible to reduce the size of the system and prevent the system from becoming large.
  • the core group of each layer is divided into a plurality of clusters, it is possible to cause the core group of one cluster to execute processing related to one communication function.
  • each cluster has a plurality of cores, one communication function can be executed in parallel, and throughput can be improved.
  • each process can be efficiently executed by assigning it to different CPUs even if the processes related to the communication protocol of the same layer are executed simultaneously.
  • each cluster has a plurality of CPUs
  • throughput can be improved by causing a plurality of cores in each cluster to execute processes related to the communication function assigned to each cluster in parallel.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Multi Processors (AREA)

Abstract

　マルチコアプロセッサシステム（１００）では、ＯＳＩ参照モデルのセッション層のプロトコルに関する処理をｚ＝０のＣＰＵ群が実行し、プレゼンテーション層のプロトコルに関する処理をｚ＝１のＣＰＵ群が実行し、アプリケーション層のプロトコルに関する処理をｚ＝２のＣＰＵ群が実行する。アプリケーションソフトウェアに関する処理をメインＣＰＵ（１０１）が実行する。ｚ＝０のＣＰＵ群はローカルメモリ（２０１）を介してｚ＝１のＣＰＵ群に接続され、ｚ＝１のＣＰＵ群はローカルメモリ（２０２）を介してｚ＝２のＣＰＵ群に接続され、ｚ＝２のＣＰＵ群はローカルメモリ（２０３）を介してメインＣＰＵ（１０１）に接続されている。パケットはＯＳＩ参照モデルの階層順に受け渡されるため、ｚ＝０のＣＰＵ群とｚ＝２のＣＰＵ群は直接接続されずにｚ＝１のＣＰＵ群を介してのみ接続されている。

Description

階層型マルチコアプロセッサ、マルチコアプロセッサシステム、および制御プログラム
　本発明は、通信機能に関する処理を実行する階層型マルチコアプロセッサ、マルチコアプロセッサシステム、および制御プログラムに関する。
　従来、マルチコアプロセッサシステムにおいてＣＰＵ群を１つのクラスタとして、アプリケーションソフトウェア（以下、「アプリケーション」と称する。）ごとに各クラスタでアプリケーションを実行する技術（従来技術１）が知られている（たとえば、下記特許文献１，２参照。）。マルチコアプロセッサシステムにおいてすべてのＣＰＵを等価に接続するとシステムが大規模になるため、クラスタを階層構造とし、結線を最適化する技術（従来技術２）が知られている（たとえば、下記特許文献３参照。）。
特開２００７－１９９８５９号公報 特開２００２－３４２２９５号公報 特開平５－２０４８７６号公報
　しかしながら、従来技術１では、１アプリケーションソフトウェアに関する処理に対して１クラスタを割り当てるため、同時実行するアプリケーションが増えると、クラスタも増やさなければならず、システムが大規模になる問題点があった。また、従来技術２では、クラスタが階層構造であっても同一階層のすべてのクラスタ間を相互に接続させる必要があり、システムが大規模になる問題点があった。
　本発明は、上述した従来技術による問題点を解消するため、ＣＰＵ間の接続数を減らすことで、システムの大規模化を抑制することができる階層型マルチコアプロセッサを提供することを目的とする。
　本発明の一観点によれば、通信プロトコルに従って分割された一連の通信機能を構成する階層群の階層ごとにコア群を有し、前記階層群のうち一の階層のコア群が、当該一の階層の通信機能に続いて実行される通信機能を構成する他の階層のコア群に接続される階層型マルチコアプロセッサが提供される。
　本階層型マルチコアプロセッサによれば、ＣＰＵ間の接続数を減らすことで、システムの大規模化を抑制することができるという効果を奏する。
マルチコアプロセッサシステムのハードウェア構成の一例を示すブロック図である。 階層型マルチコアプロセッサ１０２とメインＣＰＵ１０１との３次元イメージ図である。 図２で示したＡの詳細例を示す説明図である。 本実施の形態で用いる階層群の一例を示す説明図である。 メモリ１０５に記憶されているプログラム例を示す説明図である。 ライブラリ群５０２の一例を示す説明図である。 プロセステーブル７００の一例を示す説明図である。 電源投入直後におけるメインＣＰＵ１０１による制御処理手順を示すフローチャートである。 電源投入直後のＣＰによる制御処理手順を示すフローチャートである。 起動準備状態である実行オブジェクトの起動指示を受け付けたＣＰによる制御処理手順を示すフローチャートである。 起動準備が必要なアプリケーションの実行オブジェクトが終了する場合のＣＰによる制御処理手順を示すフローチャートである。 具体例１を示す説明図（その１）である。 具体例１において決定結果が登録された例を示す説明図である。 具体例１を示す説明図（その２）である。 具体例１において算出結果が登録された例を示す説明図である。 アプリケーション起動時のメインＣＰＵ１０１による制御処理手順を示すフローチャートである。 起動指示を受け付けたＣＰによる制御処理手順を示すフローチャートである。 利用者の起動指示により起動したアプリケーションが終了する場合のＣＰによる制御処理手順を示すフローチャートである。 具体例２を示す説明図（その１）である。 具体例２において決定結果が登録された例を示す説明図である。 具体例２を示す説明図（その２）である。 具体例２において算出結果が登録された例を示す説明図である。
　以下に添付図面を参照して、本発明にかかる階層型マルチコアプロセッサ、マルチコアプロセッサシステム、および制御プログラムの好適な実施の形態を詳細に説明する。
（マルチコアプロセッサシステムのハードウェア構成）
　図１は、マルチコアプロセッサシステムのハードウェア構成の一例を示すブロック図である。図１において、マルチコアプロセッサシステム１００は、メインＣＰＵ１０１（Ｃｅｎｔｒａｌ　Ｐｒｏｃｅｓｓｉｎｇ　Ｕｎｉｔ）と、階層型マルチコアプロセッサ１０２と、通信ＣＰＵ１０３と、ＲＦ１０４と、メモリ１０５と、メモリ１０６と、アンテナ１１０と、を有する。メインＣＰＵ１０１とメモリ１０５は、バス１０７により接続されている。そして、通信ＣＰＵ１０３とメモリ１０６はバス１０８により接続されている。バス１０７とバス１０８はブリッジ１０９を介して接続されている。
　ここで、メインＣＰＵ１０１は、アプリケーションソフトウェアに関する処理の全体の制御を司るプロセッサであり、一次キャッシュが内蔵されている。通信ＣＰＵ１０３は、通信に関する処理の全体の制御を司るプロセッサである。なお、通信用の通信ＣＰＵ１０３とアプリケーション用のメインＣＰＵ１０１とを別個に持つ構成は周知である。
　ＲＦ１０４は、高周波処理部であり、アンテナ１１０を介してインターネットなどのネットワークからデータを受信したり、該ネットワークへデータを送信したりする。ここでは、ＲＦ１０４は、Ａ（Ａｎａｌｏｇ）／Ｄ（Ｄｉｇｉｔａｌ）コンバータやＤ（Ｄｉｇｉｔａｌ）／Ａ（Ａｎａｌｏｇ）コンバータなどを備えていることとし、ネットワークからのデータをディジタル信号に変換したり、通信ＣＰＵ１０３からのデータをアナログ信号に変換したりする。
　階層型マルチコアプロセッサ１０２は、通信ＣＰＵ１０３からのデータをメインＣＰＵ１０１で使用可能な状態に変換、またはメインＣＰＵ１０１からのデータを通信ＣＰＵ１０３で使用可能な状態に変換する。階層型マルチコアプロセッサ１０２は、ＣＰＵ群（図中□）と、クロスバーネットワーク３０１～クロスバーネットワーク３１２と、ローカルメモリ２０１～ローカルメモリ２０３を備えている。
　そして、階層型マルチコアプロセッサ１０２では、ローカルメモリ２０３がメインＣＰＵ１０１と接続され、クロスバーネットワーク３０１とバス１０７が接続されている。メインＣＰＵ１０１と階層型マルチコアプロセッサ１０２のＣＰＵとは直接接続されていない。メインＣＰＵ１０１が何らかの情報を階層型マルチコアプロセッサ１０２のＣＰＵへ受け渡したり、階層型マルチコアプロセッサ１０２のＣＰＵから何らかの情報を受け取るにはローカルメモリ２０３やメモリ１０５を介して行う。つぎに、階層型マルチコアプロセッサ１０２およびメインＣＰＵ１０１（点線の囲い）について詳細に説明する。
　図２は、階層型マルチコアプロセッサ１０２とメインＣＰＵ１０１との３次元イメージ図である。まず、図２において、ｚ方向が階層を表している。ｚ方向においては、通信プロトコルに従って分割された一連の通信機能を構成する階層群の階層ごとにＣＰＵ群を有していることを示している。通信プロトコルとは、通信におけるルールである。
　ここで、一連の通信機能を構成する階層群とは、たとえば、後述するＯＳＩ参照モデルのうちプログラムにより実現される階層である。たとえば、ｚ＝０のＣＰＵ群がセッション層のプロトコルに沿って処理を実行し、ｚ＝１のＣＰＵ群がプレゼンテーション層のプロトコルに沿って処理を実行し、ｚ＝２のＣＰＵ群がアプリケーション層のプロトコルに沿って処理を実行する。
　階層群のうち一の階層のＣＰＵ群が、当該一の階層の通信機能に続いて実行される通信機能を構成する他の階層のＣＰＵ群に接続され、一の階層のＣＰＵ群が、当該一の階層の通信機能に続いて実行されない通信機能を構成する別の階層のＣＰＵ群とは接続されない。
　セッション層のＣＰＵ群（ｚ＝０のＣＰＵ群）は、セッション層の通信機能に続いて実行されるプレゼンテーション層のＣＰＵ群（ｚ＝１のＣＰＵ群）にローカルメモリ２０１を介して接続されている。セッション層のＣＰＵ群（ｚ＝０のＣＰＵ群）は、セッション層の通信機能に続いて実行されないアプリケーション層のＣＰＵ群（ｚ＝２のＣＰＵ群）とは接続されない。すなわち、セッション層のＣＰＵ群（ｚ＝０のＣＰＵ群）は、アプリケーション層のＣＰＵ群（ｚ＝２のＣＰＵ群）とはプレゼンテーション層のＣＰＵ群を介して接続されている。
　プレゼンテーション層のプロトコルに関する処理を実行するＣＰＵ群（ｚ＝１のＣＰＵ群）は、プレゼンテーション層の通信機能に続いて実行されるセッション層のＣＰＵ群（ｚ＝０のＣＰＵ群）にローカルメモリ２０１を介して接続されている。さらに、プレゼンテーション層の機能を実行するＣＰＵ群（ｚ＝１のＣＰＵ群）は、プレゼンテーション層の通信機能に続いて実行されるアプリケーション層のＣＰＵ群（ｚ＝２のＣＰＵ群）にローカルメモリ２０２を介して接続されている。
　アプリケーション層のＣＰＵ群（ｚ＝２のＣＰＵ群）は、アプリケーション層の通信機能に続いて実行されるプレゼンテーション層のＣＰＵ群（ｚ＝１のＣＰＵ群）にローカルメモリ２０２を介して接続されている。さらに、アプリケーション層のＣＰＵ群（ｚ＝２のＣＰＵ群）は、プレゼンテーション層の通信機能に続いて実行されるアプリケーションのメインＣＰＵ１０１にローカルメモリ２０３を介して接続されている。
　また、階層型マルチコアプロセッサ１０２の各ＣＰＵは、四則演算回路やビット演算回路（コア）で構成され、パケットのビットデータ処理に適した構成である。つぎに、ｙ方向とｘ方向については図３を用いて説明する。
　図３は、図２で示したＡの詳細例を示す説明図である。各階層のＣＰＵ群は、複数のクラスタに分割されている。図３において、ｙ方向により複数のクラスタが表されている。本実施の形態では、各階層のＣＰＵ群はクラスタ＃０～クラスタ＃３の４つのクラスタに分割されている。各階層のＣＰＵ群は、各階層のクラスタ群とも言い換えることができる。
　そして、各クラスタは、複数のＣＰＵを有している。図３においてｘ方向によりクラスタが有する複数のＣＰＵが表されている。本実施の形態では、各クラスタはＣＰＵ＃０～ＣＰＵ＃３の４つのＣＰＵを有している。また、各クラスタのＣＰＵ＃０は、コントロールプロセッサ（以下、「ＣＰ（Ｃｏｎｔｏｒｏｌ　Ｐｒｏｃｅｓｓｏｒ）」と称する。）であり、クラスタ内のＣＰＵへのディスパッチを実行する。
　また、各クラスタのＣＰＵ群はクロスバースイッチにより接続されている。たとえば、ｚ＝０において、クラスタ＃０のＣＰＵ＃０～ＣＰＵ＃３がそれぞれクロスバーネットワーク３０１に接続され、クラスタ＃１のＣＰＵ＃０～ＣＰＵ＃３がそれぞれクロスバーネットワーク３０２に接続されている。さらに、ｚ＝０において、クラスタ＃２のＣＰＵ＃０～ＣＰＵ＃３がそれぞれクロスバーネットワーク３０３に接続され、クラスタ＃３のＣＰＵ＃０～ＣＰＵ＃３がそれぞれクロスバーネットワーク３０４に接続されている。
　クロスバーネットワーク３０１～クロスバーネットワーク３０４はそれぞれローカルメモリ２０１に接続されている。本実施の形態では、メインＣＰＵ１０１が各クラスタに異なる通信機能を割り当てるように制御する。または、メインＣＰＵ１０１が複数のクラスタにまたがって一つの通信機能を割り当てないように制御するため、クラスタ間でのデータの受け渡しは発生しない。ｚ＝０において、もしクラスタ間でデータの受け渡しがある場合には、ローカルメモリ２０１を介して行われる。
　また、たとえば、ｚ＝１において、クラスタ＃０のＣＰＵ＃０～ＣＰＵ＃３がそれぞれクロスバーネットワーク３０５に接続され、クラスタ＃１のＣＰＵ＃０～ＣＰＵ＃３がそれぞれクロスバーネットワーク３０６に接続されている。さらに、ｚ＝１において、クラスタ＃２のＣＰＵ＃０～ＣＰＵ＃３がそれぞれクロスバーネットワーク３０７に接続され、クラスタ＃３のＣＰＵ＃０～ＣＰＵ＃３がそれぞれクロスバーネットワーク３０８に接続されている。クロスバーネットワーク３０５～クロスバーネットワーク３０８はそれぞれローカルメモリ２０１とローカルメモリ２０２に接続されている。
　また、図３に示していないが、たとえば、ｚ＝２において、クラスタ＃０のＣＰＵ＃０～ＣＰＵ＃３がそれぞれクロスバーネットワーク３０９に接続され、クラスタ＃１のＣＰＵ＃０～ＣＰＵ＃３がそれぞれクロスバーネットワーク３１０に接続されている。さらに、ｚ＝２において、クラスタ＃２のＣＰＵ＃０～ＣＰＵ＃３がそれぞれクロスバーネットワーク３１１に接続され、クラスタ＃３のＣＰＵ＃０～ＣＰＵ＃３がそれぞれクロスバーネットワーク３１２に接続されている。クロスバーネットワーク３０９～クロスバーネットワーク３１２はそれぞれローカルメモリ２０２とローカルメモリ２０３に接続されている。
　また、各クラスタのＣＰが、各クラスタに割り当てられたプロトコルに関する処理を、各クラスタ内の複数のＣＰＵに並列実行させるように制御する。通史機能に関する処理によっては、イタレーションがあるため、当該通信機能に関する処理が割り当てられたクラスタのＣＰＵに該イタレーションを並列に実行させることで、スループットを向上することができる。つぎに、本実施の形態で用いる階層群を説明する。
　図４は、本実施の形態で用いる階層群の一例を示す説明図である。本実施の形態においては、上述のように階層群としてＯＳＩ参照モデルを例に挙げて説明する。ＯＳＩ参照モデルは、周知のように通信機能を階層構造に分割したモデルであって、第１層から第７層までの計７層構造で成り立っている。
　ＯＳＩ参照モデルの第１層は物理層であり、第２層はデータリンク層であり、第３層がネットワーク層であり、第４層がトランスポート層であり、第５層がセッション層であり、第６層がプレゼンテーション層であり、第７層がアプリケーション層である。本実施の形態では、ＯＳＩ参照モデルに加えてＵＩ（Ｕｓｅｒ　Ｉｎｔｅｒｆａｃｅ（ユーザーインターフェース））やアプリケーションプログラム（以下、「ＵＩ／アプリケーション」と称する。）をアプリケーション層のさらに上位の階層として挙げる。
　物理層とデータリンク層の一部はインフラであり、データリンク層の一部とネットワーク層とトランスポート層とセッション層の一部はハードワイヤードで実現され、セッション層の一部とプレゼンテーション層とアプリケーション層とＵＩ／アプリケーションとがプログラムにより実現され、該プログラムをＣＯＵがロードして実行する。本実施の形態では、上述のようにセッション層のプロトコルに関する処理とプレゼンテーション層のプロトコルに処理とアプリケーション層のプロトコルに関する処理とＵＩ／アプリケーションに関する処理を実行するＣＰＵがあらかじめ決定されている。
　セッション層のプロトコルに関する処理はｚ＝０のＣＰＵ群で実行され、プレゼンテーション層のプロトコルに処理はｚ＝１のＣＰＵ群で実行され、アプリケーション層のプロトコルに関する処理ｚ＝２のＣＰＵ群で実行され、ＵＩ／アプリケーションに関する処理はメインＣＰＵ１０１で実行される。
　ここで、各層のプロトコル例を説明する。まず、セッション層のプロトコルとしては、たとえば、ＳＳＬ（Ｓｅｃｕｒｅ　Ｓｏｃｋｅｔ　Ｌａｙｅｒ）／ＴＬＳ（Ｔｒａｎｓｐｏｒｔ　Ｌａｙｅｒ　Ｓｅｃｕｒｉｔｙ）やＲＰＣ（Ｒｅｍｏｔｅ　Ｐｒｏｃｅｄｕｒｅ　Ｃａｌｌ）が挙げられる。
　つぎに、プレゼンテーション層のプロトコルとしては、たとえば、ＨＴＭＬ（Ｈｙｐｅｒ　Ｔｅｘｔ　Ｍａｒｋｕｐ　Ｌａｎｇｕａｇｅ）、ＸＭＬ（Ｅｘｔｅｎｓｉｂｌｅ　Ｍａｒｋｕｐ　Ｌａｎｇｕａｇｅ）、ＡＦＰ（Ａｐｐｌｅ　Ｆｉｌｉｎｇ　Ｐｒｏｔｏｃｏｌ）、ＳＮＭＰ（Ｓｉｍｐｌｅ　Ｎｅｔｗｏｒｋ　Ｍａｎａｇｅｍｅｎｔ　Ｐｒｏｔｏｃｏｌ）が挙げられる。
　そして、アプリケーション層のプロトコルとしては、たとえば、ＨＴＴＰ（Ｈｙｐｅｒｔｅｘｔ　Ｔｒａｎｓｆｅｒ　Ｐｒｏｔｏｃｏｌ）、ＥＨＲＰ（Ｅｎｄｐｏｉｎｔ　Ｈａｎｄｌｅｓｐａｃｅ　Ｒｅｄｕｎｄａｎｃｙ　Ｐｒｏｔｏｃｏｌ）、９Ｐ、ＩＭＡＰ４（Ｉｎｔｅｒｎｅｔ　Ｍｅｓｓａｇｅ　Ａｃｃｅｓｓ　Ｐｒｏｔｏｃｏｌ）、ＮＮＴＰ（Ｎｅｔｗｏｒｋ　Ｎｅｗｓ　Ｔｒａｎｓｆｅｒ　Ｐｒｏｔｏｃｏｌ）、ＣＭＩＰ（Ｃｏｍｍｏｎ　Ｍａｎａｇｅｍｅｎｔ　Ｉｎｆｏｒｍａｔｉｏｎ　Ｐｒｏｔｏｃｏｌ）、ＩＲＣ（Ｉｎｔｅｒｎｅｔ　Ｒｅｌａｙ　Ｃｈａｔ）、Ｇｏｐｈｅｒ、ＤＨＣＰ（Ｄｙｎａｍｉｃ　Ｈｏｓｔ　Ｃｏｎｆｉｇｕｒａｔｉｏｎ　Ｐｒｏｔｏｃｏｌ）、ＦＴＰ（Ｆｉｌｅ　Ｔｒａｎｓｆｅｒ　Ｐｒｏｔｏｃｏｌ）、ＧＴＰ（ＧＰＲＳ（Ｇｅｎｅｒａｌ　Ｐａｃｋｅｔ　Ｒａｄｉｏ　Ｓｅｒｖｉｃｅ）　Ｔｕｎｎｅｌｉｎｇ　Ｐｒｏｔｏｃｏｌ）、ＤＮＳ（Ｄｏｍａｉｎ　Ｎａｍｅ　Ｓｙｓｔｅｍ）が挙げられる。
　最後に、ＵＩ／アプリケーションは、携帯電話を例に挙げると、ブラウザ、ＶｏＩＰ（Ｖｏｉｃｅ　ｏｖｅｒ　Ｉｎｔｅｒｎｅｔ　Ｐｒｏｔｏｃｏｌ）、仮想現実、テレフォニー、ダウンローダ、ゲーム、コミュニケーション、ネットリンク、ダイヤルアップ、メーラ、ＳＮＳ（Ｓｏｃｉａｌ　Ｎｅｔｗｏｒｋｉｎｇ　Ｓｅｒｖｉｃｅ）、Ｐ２Ｐ（Ｐｅｅｒ　ｔｏ　Ｐｅｅｒ）が挙げられる。
　ここで、ＵＩは、電源投入後直ぐに起動される。一方、アプリケーションは利用者からの起動指示により起動されたり、外部要因によって起動される。外部要因とはメールの受信や電話の着信などが挙げられる。よって、メーラやダイヤルアップは電源投入後直ぐに実行待ち状態となるアプリケーションである。そして、メールの受信により直ぐにメーラが起動され、電話の着信により直ぐにダイヤルアップが起動される。
　本実施の形態では、電源投入直後に実行待ち状態となる処理としてメーラの受信処理を例に挙げ、利用者からの起動指示により実行される処理としてブラウザに関する処理を例に挙げて説明する。メーラの受信処理を実行するには、たとえば、アプリケーション層のＩＭＡＰ４とプレゼンテーション層のＳＮＭＰとセッション層のＳＳＬとが利用される。ブラウザに関する処理を実行するには、たとえば、アプリケーション層のＨＴＴＰやＦＴＰと、プレゼンテーション層のＨＴＭＬやＸＭＬと、セッション層のＴＬＳが利用される。
　図２においてはｚ方向が階層を示し、ｙ方向がクラスタを示し、ｘ方向がクラスタ内のＣＰＵを示していたが、図４においてはｚ方向が階層を示し、ｙ方向がプロトコルを示し、ｘ方向がプロトコルに関する並列処理を示している。図２および図４では、各階層のクラスタには当該階層に応じたプロトコルが割り当てられることを示し、各クラスタには、異なるプロトコルに関する処理を割り当てることを示し、プロトコルに関する処理を各クラスタ内の複数のコアに並列実行させることを示している。階層型マルチプロセッサ１０２の各クラスタは４つのＣＰＵを有しているため、たとえば、ＦＴＰに関する処理が図４のように４つのタスクから構成されている場合、ＦＴＰに関する処理が割り当てられたクラスタのＣＰＵごとにそれぞれのタスクを割り当てることができる。
　図１に戻って、つぎに、メモリ１０５とメモリ１０６について説明する。メモリ１０６は、各種情報を記憶したり、通信ＣＰＵ１０３のワークエリアとして使用される。メモリ１０５は、各種情報を記憶したり、メインＣＰＵ１０１のワークエリアとして使用される。メモリ１０５およびメモリ１０６は、具体的には、たとえば、ＲＯＭ（Ｒｅａｄ　Ｏｎｌｙ　Ｍｅｍｏｒｙ）、ＲＡＭ（Ｒａｎｄｏｍ　Ａｃｃｅｓｓ　Ｍｅｍｏｒｙ）、フラッシュメモリ、ハードディスクドライブなどの記憶装置である。
　図５は、メモリ１０５に記憶されているプログラム例を示す説明図である。メモリ１０５には、ＯＳ５０１と、アプリケーションプログラム５０４と、リンカ５０３と、プロセステーブル７００とが記憶されている。ＯＳ５０１は、ライブラリ群５０２を有し、各階層のプロトコルに関する処理を階層に応じたクラスタ群に割り当てるように制御し、階層に応じたクラスタ群のうちどのクラスタに割り当てるかを、プロセステーブル７００を用いて制御する機能を有する。
　ライブラリ群５０２は、ライブラリの集合である。ライブラリとは、汎用性の高い複数のプログラム部品をファイル化したプログラムであり、アプリケーションプログラム５０４などＯＳ５０１上で動作する他のプログラムの一部として動作する。ライブラリ単独では実行することはできない。
　アプリケーションプログラム５０４とＯＳ５０１は、メインＣＰＵ１０１にロードされることで、コーディングされている処理をメインＣＰＵ１０１に実行させることとなる。すなわち、各階層のプロトコルに関する処理を階層に応じたＣＰＵクラスタ群のうちどのクラスタに割り当てるかを、プロセステーブル７００を用いて制御する処理をメインＣＰＵ１０１が実行することとなる。
　また、図示していないが、各クラスタに割り当てられたプロトコルに関する処理を、各クラスタ内の複数のＣＰＵに並列実行させるように制御する機能を有するプログラムがメモリ１０５に記憶されている。そして、該プログラムは、階層型マルチコアプロセッサ１０１の各クラスタのＣＰにロードされることで、コーディングされている処理を階層型マルチコアプロセッサ１０１の各クラスタのＣＰに実行させることとなる。
　図６は、ライブラリ群５０２の一例を示す説明図である。ライブラリ群５０２は、プロトコルのライブラリ群やプロトコルのライブラリでないその他のライブラリ群６０４を有し、メモリ１０５に記憶されている。プロトコルのライブラリ群は、セッション層のライブラリ群６０１とプレゼンテーション層のライブラリ群６０２とアプリケーション層のライブラリ群６０３の階層ごとに３つのライブラリ群に分類されている。よって、メインＣＰＵ１０１は各プロトコルのライブラリがどの階層のプロトコルであるかを特定することができる。
　セッション層のライブラリ群６０１には、たとえば、ＳＳＬのライブラリやＴＬＳのライブラリやドライバのライブラリが属し、プレゼンテーション層のライブラリ群６０２には、たとえば、ＨＴＭＬのライブラリやＸＭＬのライブラリが属し、アプリケーション層のライブラリ群６０３には、たとえば、ＩＭＡＰ４のライブラリやＦＴＰのライブラリが属している。
　図５に戻って、リンカ５０３は、アプリケーションプログラム５０４とそのアプリケーションプログラム５０４で利用されるライブラリをリンクさせるプログラムである。アプリケーションプログラム５０４は、ＯＳ５０１上で動作するプログラムであり、必要に応じてライブラリを呼び出して処理を実行する。ブラウザを例に挙げると、リンカ５０３がライブラリ群からＨＴＴＰのライブラリと、ＦＴＰのライブラリと、ＨＴＭＬのライブラリと、ＸＭＬのライブラリと、ＴＬＳのライブラリとをリンクさせる。リンカ５０３がリンクすることにより特定されるライブラリを実行オブジェクトと称する。
　プロセステーブル７００は、階層ごとに各階層のプロトコルに関する処理を実行するＣＰＵ群にどのプロトコルがどのクラスタのいくつのＣＰＵに割り当てられているか（割り当て状態）、または割り当てられる予定であるか（割り当て予定）を示している。
　図７は、プロセステーブル７００の一例を示す説明図である。プロセステーブル７００では、電源投入直後の割り当て状態および割り当て予定を示している。「Ａｐｐｌｉｃａｔｉｏｎ＿Ｌａｙｅｒ：」と「Ｐｒｅｓｅｎｔａｔｉｏｎ＿Ｌａｙｅｒ：」と「Ｓｅｓｓｉｏｎ＿Ｌａｙｅｒ：」の３つに分類されている。「Ａｐｐｌｉｃａｔｉｏｎ＿Ｌａｙｅｒ：」がアプリケーション層に対応するＣＰＵ群への割り当て状態または割り当て予定を示している。「Ｐｒｅｓｅｎｔａｔｉｏｎ＿Ｌａｙｅｒ：」がプレゼンテーション層に対応するＣＰＵ群への割り当て状態または割り当て予定を示している。「Ｓｅｓｓｉｏｎ＿Ｌａｙｅｒ：」がセッション層に対応するＣＰＵ群への割り当て状態または割り当て予定を示している。よって、各層の名称により図２に示すｚ方向を示している。
　各層の割り当て状態および割り当て予定では、全クラスタ数がクラスタの数を示し、図３に示すｙ方向を示している。ＣＰＵ数が各クラスタのＣＰＵ数を示し、図４に示すｘ方向を示している。図４に示したようにｚ＝０において、クラスタ＃０～クラスタ＃３であるため「全クラスタ数＝４」であり、各クラスタはＣＰＵ＃０～ＣＰＵ＃３であるため「ＣＰＵ数＝４」である。
　電源投入直後のプロセステーブル７００は、実行待ち状態のアプリケーションや実行中のアプリケーションがまだ無いため、すべてのクラスタに何も割り当てられていない。「Ｏｆｆ」はクラスタ内の全ＣＰＵがオフ状態であることを示している。オフ状態とは、クロックまたはパワーが供給されていない状態を指す。一方、オン状態とは、クロックおよびパワーが供給されている状態を指す。また、階層型マルチコアプロセッサ１０２には通常モードと低消費電力モードの２つのモードがあり、低消費電力モードは、たとえば、ＣＰＵへ供給されるクロックの周波数が下げられている状態を指す。
　また、階層型マルチコアプロセッサ１０２のうちクロスバーネットワークおよびメインＣＰＵ１０１のみがバスに接続されているため、階層型マルチコアプロセッサ１０２のＣＰＵのうちｚ＝０のクラスタ＃０のＣＰＵを除く残余のＣＰＵはプロトコルのライブラリやプロセステーブル７００を直接参照できない。ライブラリの場合、ｚ＝０のクラスタ＃０のＣＰまたはメインＣＰＵ１０１がプロトコルのライブラリを複製し、複製したライブラリを各クラスタのＣＰがアクセス可能なローカルメモリへ転送させる。
　ｚ＝１のクラスタ＃１のＣＰがＨＴＴＰのライブラリをロードおよびマッピングする場合を例に挙げて説明する。まず、ｚ＝０のクラスタ＃０のＣＰがクロスバーネットワークを介してメモリ１０５へアクセスしてライブラリ群５０２のアプリケーション層のライブラリ群６０３からＨＴＴＰのライブラリを特定し、特定したＨＴＰＰのライブラリを複製する。そして、ｚ＝０のクラスタ＃０のＣＰが、複製したＨＴＴＰのライブラリをローカルメモリ２０１へ転送する。つづいて、ｚ＝１のクラスタ＃１のＣＰがクロスバーネットワーク３０５を介してローカルメモリ２０１にアクセスし、転送されたＨＴＴＰのライブラリをロードおよびマッピングする。
　ここで、電源投入直後におけるマルチコアプロセッサの制御処理手順と制御処理手順を示し、つぎに、運用時に利用者からアプリケーションの起動指示を受け付けた場合のマルチコアプロセッサの制御処理手順と制御処理手順を示す。
（電源投入直後におけるメインＣＰＵ１０１による制御処理手順）
　図８は、電源投入直後におけるメインＣＰＵ１０１による制御処理手順を示すフローチャートである。まず、メインＣＰＵ１０１が、起動準備が必要なアプリケーションのうち未選択のアプリケーションがあるか否かを判断する（ステップＳ８０１）。電源投入直後に起動準備が必要なアプリケーションとは、上述のようにメーラやダイヤルアップが挙げられる。
　起動準備が必要なアプリケーションのうち未選択のアプリケーションがあると判断された場合（ステップＳ８０１：Ｙｅｓ）、未選択のアプリケーションの中から任意のアプリケーションを選択する（ステップＳ８０２）。つぎに、メインＣＰＵ１０１が、選択されたアプリケーションに関するライブラリをリンカによりリンクすることで、実行オブジェクトを特定する（ステップＳ８０３）。
　そして、メインＣＰＵ１０１が、プロセステーブルを読み出し（ステップＳ８０４）、実行オブジェクトの階層に対応する階層のクラスタ群から実行オブジェクトを割り当てるクラスタを決定する（ステップＳ８０５）。ここでは、実行オブジェクト（ライブラリ）に記述されているコードの処理が割り当てられることを省略し、実行オブジェクト（ライブラリ）が割り当てられると称している。具体的には、たとえば、メインＣＰＵ１０１が、各クラスタの負荷量を集約して割り当てるクラスタを決定する。
　つぎに、メインＣＰＵ１０１が、決定結果をプロセステーブルに登録し（ステップＳ８０６）、ｉ＝４とし（ステップＳ８０７）、第ｉ層の実行オブジェクトの中で未選択の実行オブジェクトがあるか否かを判断する（ステップＳ８０８）。メインＣＰＵ１０１が、第ｉ層の実行オブジェクトの中で未選択の実行オブジェクトがあると判断した場合（ステップＳ８０８：Ｙｅｓ）、未選択の実行オブジェクトの中から任意の実行オブジェクトを選択する（ステップＳ８０９）。そして、メインＣＰＵ１０１が、実行オブジェクトが割り当てられたクラスタのＣＰへ起動準備指示を通知し（ステップＳ８１０）、起動準備完了の通知を受け付けたか否かを判断する（ステップＳ８１１）。
　メインＣＰＵ１０１が、起動準備完了の通知を受け付けていないと判断した場合（ステップＳ８１１：Ｎｏ）、ステップＳ８１１へ戻る。一方、メインＣＰＵ１０１が、起動準備完了の通知を受け付けたと判断した場合（ステップＳ８１１：Ｙｅｓ）、ステップＳ８０８へ戻る。また、メインＣＰＵ１０１が、第ｉ層の実行オブジェクトの中で未選択の実行オブジェクトがないと判断した場合（ステップＳ８０８：Ｎｏ）、ｉ＝７であるか否かを判断する（ステップＳ８１２）。そして、ｉ＝７でないと判断した場合（ステップＳ８１２：Ｎｏ）、ｉ＝ｉ＋１とし（ステップＳ８１３）、ステップＳ８０８へ戻る。
　一方、メインＣＰＵ１０１が、ｉ＝７であると判断した場合（ステップＳ８１２：Ｙｅｓ）、ステップＳ８０１へ戻る。つぎに、メインＣＰＵ１０１が、起動準備が必要なアプリケーションのうち未選択のアプリケーションがないと判断した場合（ステップＳ８０１：Ｎｏ）、運用を開始し（ステップＳ８１４）、一連の処理を終了する。
　図９は、電源投入直後のＣＰによる制御処理手順を示すフローチャートである。まず、実行オブジェクトが割り当てられたクラスタのＣＰ（図９の説明では省略して「ＣＰ」と称する。）が、メインＣＰＵからの実行オブジェクトの起動準備指示を受け付けたか否かを判断する（ステップＳ９０１）。実行オブジェクトの起動準備とは、実行オブジェクト（ライブラリ）にコーディングされている処理（以降、「実行オブジェクトに関する処理」または「ライブラリに関する処理」と称する。）を直ぐに実行可能な状態にすることを指す。なお、本実施の形態においてプロトコルのライブラリに関する処理とプロトコルに関する処理は同一の意味で用いている。
　ＣＰが、メインＣＰＵからの実行オブジェクトの起動準備指示を受け付けていないと判断した場合（ステップＳ９０１：Ｎｏ）、ステップＳ９０１へ戻る。一方、ＣＰが、実行オブジェクトの起動準備指示を受け付けたと判断した場合（ステップＳ９０１：Ｙｅｓ）、実行オブジェクトをローカルメモリ上にマッピングし、実行オブジェクトのコンテキスト情報を生成する（ステップＳ９０２）。コンテキスト情報は周知のようにプログラムの内部状態やプログラムがメモリ上のどこに配置されたかを示す。ここでは、実行オブジェクトに関する処理が、該実行オブジェクトを割り当てられたクラスタがアクセス可能なローカルメモリ上にマッピングされ、ローカルメモリ上のどこにマッピングされているかを示す情報がコンテキスト情報として生成される。
　そして、ＣＰが、コンテキスト情報をレディキューに登録すると（ステップＳ９０３）、起動準備完了をメインＣＰＵへ通知し（ステップＳ９０４）、一連の処理を終了する。レディキューとは、周知のように実行できる状態のタスクを管理するためのデータ構造である。ＣＰはレディキューに登録されている実行オブジェクトのコンテキスト情報を取り出すことで、実行オブジェクトに関する処理を直ぐに実行することができる。すなわち、電源投入直後に起動準備が必要なアプリケーションは待ち受け状態となっている。
　図１０は、起動準備状態である実行オブジェクトの起動指示を受け付けたＣＰによる制御処理手順を示すフローチャートである。まず、起動準備状態である実行オブジェクトが割り当てられているクラスタのＣＰ（図１０の説明では省略して「ＣＰ」と称する。）が、下層から実行オブジェクトの起動指示を受け付けたか否かを判断する（ステップＳ１００１）。実行オブジェクトの起動指示とは、実行オブジェクトに関する処理の起動指示を指している。まず、ＣＰが、下層から実行オブジェクトの起動指示を受け付けていないと判断した場合（ステップＳ１００１：Ｎｏ）、ステップＳ１００１へ戻る。
　一方、ＣＰが、下層から実行オブジェクトの起動指示を受け付けたと判断した場合（ステップＳ１００１：Ｙｅｓ）、起動指示を受け付けた実行オブジェクトに関する処理の実効レートを取得する（ステップＳ１００２）。実効レートは帯域であり、ＣＰは「Ｐｉｎｇ」コマンドにより取得することができる。
　ＣＰが、実行オブジェクトに関する処理の実行レート［ｂｐｓ（ｂｉｔ　ｐｅｒ　ｓｅｃｏｎｄ）］とＣＰＵの処理能力［ｂｐｓ］からＣＰＵ数を算出し（ステップＳ１００３）、算出したＣＰＵ数をプロセステーブルへ登録する（ステップＳ１００４）。ここで、プロセステーブルへの登録について説明する。ｚ＝０のクラスタ＃０のＣＰＵとメインＣＰＵ１０１の場合、メモリ１０５へアクセスして直接プロセステーブル７００に登録する。階層型マルチコアプロセッサ１０２のＣＰＵのうちｚ＝０のクラスタ＃０のＣＰＵを除く残余のＣＰＵについては、ｚ＝０のクラスタ＃０のＣＰＵまたはメインＣＰＵ１０１へプロセステーブル７００に算出したＣＰＵ数を登録するように通知する。
　そして、ＣＰが、不要ＣＰＵを停止し（ステップＳ１００５）、レディキューから実行オブジェクトのコンテキスト情報を取得し（ステップＳ１００６）、実行オブジェクトに関する処理を実行する（ステップＳ１００７）。ここで、不要ＣＰＵとは、たとえば、クラスタ内の４つのＣＰＵのうち３つのＣＰＵを用いてプロトコルに関する処理を実行する場合、４つのＣＰＵから３つのＣＰＵを除く残余のＣＰＵを指す。そして、ＣＰが、ソケットを確立し（ステップＳ１００８）、一連の処理を終了する。
　図１１は、起動準備が必要なアプリケーションの実行オブジェクトが終了する場合のＣＰによる制御処理手順を示すフローチャートである。起動準備が必要なアプリケーションの実行オブジェクトが割り当てられているクラスタのＣＰ（図１１の説明では省略して「ＣＰ」と称する。）が、当該起動準備が必要なアプリケーションの実行オブジェクトが終了したか否かを判断する（ステップＳ１１０１）。まず、ＣＰが、起動準備が必要なアプリケーションの実行オブジェクトが終了していないと判断した場合（ステップＳ１１０１：Ｎｏ）、ステップＳ１１０１へ戻る。
　つぎに、ＣＰが、起動準備が必要なアプリケーションの実行オブジェクトが終了したと判断した場合（ステップＳ１１０１：Ｙｅｓ）、終了した実行オブジェクトのコンテキスト情報をレディキューに退避する（ステップＳ１１０２）。そして、ＣＰが、不要ＣＰＵを停止し（ステップＳ１１０３）、プロセステーブルから終了した実行オブジェクトが割り当てられたクラスタのＣＰＵ数をリセットし（ステップＳ１１０４）、一連の処理を終了する。
（具体例１）
　ここで、電源投入直後におけるマルチコアプロセッサシステム１００の制御処理の具体例を説明する。
　図１２は、具体例１を示す説明図（その１）である。図１２では、電源投入直後におけるメインＣＰＵ１０１による制御処理と、ｚ＝０のクラスタ＃内のＣＰＵ＃０（クラスタ＃内のＣＰ）による制御処理を示している。まず、起動準備が必要なアプリケーションとしてメーラとダイヤルアップなどが挙げられるが、ここでは、メーラの受信処理を例に説明する。
　まず、メインＣＰＵ１０１が、リンカによりライブラリ群からメーラの受信処理に必要な実行オブジェクトを特定する。実行オブジェクトとしてＳＳＬのライブラリとＳＮＭＰのライブラリとＩＭＡＰ４のライブラリが特定される。図１２では、ＳＳＬのライブラリを省略してＳＳＬとし、ＳＮＭＰのライブラリを省略してＳＮＭＰとし、ＩＭＡＰ４のライブラリを省略してＩＭＡＰ４としている。
　つぎに、メインＣＰＵ１０１がプロセステーブル７００を読み出し、実行オブジェクトを割り当てるクラスタを決定し、決定結果をプロセステーブル７００に登録する。メインＣＰＵ１０１が、たとえば、プロセステーブル７００を参照すると何も割り当てられていないため、実行オブジェクトをどのクラスタに割り当ててもよい。また、実行オブジェクトが割り当てられたクラスタがオフ状態の場合、メインＣＰＵ１０１がそのクラスタをオン状態の低消費電力モードに切り替える。
　図１３は、具体例１において決定結果が登録された例を示す説明図である。ＩＭＡＰ４はアプリケーション層のプロトコルであるため、プロセステーブル１３００では、ＩＭＡＰ４のライブラリが「Ａｐｐｌｉｃａｔｉｏｎ＿Ｌａｙｅｒ：」のクラスタ＃０に割り当て予定となっている。「ＣＰＵ＝＃」では、プロトコルに関する処理をクラスタ＃０のＣＰＵのうちのいくつのＣＰＵに割り当てるかが決定されていない状態を示している。
　ＳＮＭＰはプレゼンテーション層のプロトコルであるため、プロセステーブル１３００では、ＳＮＭＰのライブラリが「Ｐｒｅｓｅｎｔａｔｉｏｎ＿Ｌａｙｅｒ：」のクラスタ＃０に割り当て予定となっている。ＳＳＬはセッション層のプロトコルであるため、プロセステーブル１３００では、ＳＳＬのライブラリが「Ｓｅｓｓｉｏｎ＿Ｌａｙｅｒ：」のクラスタ＃０に割り当て予定となっている。
　図１２に戻って、つぎに、ＳＳＬに関する処理がｚ＝０のクラスタ＃０に割り当てられたため、ｚ＝０のクラスタ＃０のＣＰ（ｚ＝０のクラスタ＃０のＣＰＵ＃０）にＳＳＬに関する処理の起動準備指示を通知する。そして、ｚ＝０のクラスタ＃０のＣＰが、ＳＳＬに関する処理の起動準備指示を受け付けると、ＳＳＬに関する処理をローカルメモリ２０３（またはローカルメモリ２０２）にマッピングし、コンテキスト情報を生成する。
　つぎに、ｚ＝０のクラスタ＃０のＣＰＵ＃０がＳＳＬのコンテキスト情報をレディキュー１２０１に登録し、ＳＳＬに関する処理の起動準備が完了したことをメインＣＰＵ１０１へ通知する。なお、レディキュー１２０１は、たとえば、ローカルメモリ２０１に記憶されている。そして、メインＣＰＵ１０１が、ＳＳＬに関する処理の起動準備完了を受け付けると、ＳＮＭＰに関する処理が割り当てられたｚ＝１のクラスタ＃０のＣＰＵ＃０へ起動準備指示を通知する。さらに、メインＣＰＵ１０１が、ＳＮＭＰに関する処理の起動準備完了を受け付けると、つぎに、ＩＭＡＰ４に関する処理が割り当てられたｚ＝０のクラスタ＃０のＣＰＵ＃０へ起動準備指示を通知する。
　図１４は、具体例１を示す説明図（その２）である。図１４では、図１３につづいてＳＳＬの起動指示を受け付けた場合の例を説明する。ｚ＝０のクラスタ＃０のＣＰＵ＃０が、ＳＳＬの起動指示を受け付けると、ＳＳＬに関する処理の実行レートを取得する。ＳＳＬに関する処理の実行レートが６０［ｂｐｓ］であり、各ＣＰＵの処理能力が３０［ｂｐｓ］であるとする。
　ｚ＝０のクラスタ＃０のＣＰＵ＃０が、ＳＳＬに関する処理の実行レートを各ＣＰＵの処理能力で割ることによりＳＳＬに関する処理に必要なＣＰＵ数を算出する。よって、ＳＳＬに関する処理に必要なＣＰＵ数は２である。つぎに、ｚ＝０のクラスタ＃０のＣＰＵ＃０が算出したＣＰＵ数をプロセステーブル１５００に登録する。
　図１５は、具体例１において算出結果が登録された例を示す説明図である。プロセステーブル１５００では、「Ｓｅｓｓｉｏｎ＿Ｌａｙｅｒ：」のクラスタ＃０に「ＳＳＬ：：ＣＰＵ＝２」が登録されている。
　図１４に戻って、つぎに、ｚ＝０のクラスタ＃０のＣＰＵ＃０が、不要ＣＰＵを停止し（オフ状態に切り替える）、ＳＳＬに関する処理が割り当てられたＣＰＵを低消費電力モードから通常モードに切り替える。そして、ｚ＝０のクラスタ＃０のＣＰＵ＃０が、ＳＳＬのコンテキスト情報をレディキュー１２０１から取得してＳＳＬに関する処理を実行し、ソケットを確立する。なお、ＳＳＬのコンテキスト情報はｚ＝０のクラスタ＃０のＣＰＵ＃０により取得されるとともに、レディキュー１２０１から削除される。ｚ＝０のクラスタ＃０のＣＰＵ＃０はＳＳＬに関する処理を実行すると、プレゼンテーション層のＳＮＭＰの起動指示を通知する。
　また、ＳＳＬに関する処理の終了時、ｚ＝０のクラスタ＃０のＣＰＵ＃０はＳＳＬのコンテキスト情報をレディキュー１２０１に退避し、不要ＣＰＵを停止する（オフ状態に切り替える）。そして、ｚ＝０のクラスタ＃０のＣＰＵ＃０はプロセステーブル１５００を読み出し、ＳＳＬに割り当てられているＣＰＵ数をリセットする。つぎに、利用者からアプリケーションの起動指示をメインＣＰＵ１０１が受け付けた場合について説明する。
（マルチコアプロセッサシステム１００のメインＣＰＵ１０１による制御処理手順）
　図１６は、アプリケーション起動時のメインＣＰＵ１０１による制御処理手順を示すフローチャートである。ここでは、メインＣＰＵ１０１が利用者からのアプリケーションの起動指示を受け付けた場合の制御処理手順について説明する。まず、メインＣＰＵ１０１が、アプリケーションプログラムの起動指示を受け付ける（ステップＳ１６０１）。
　つぎに、ステップＳ１６０２～ステップＳ１６０８までは、それぞれステップＳ８０３～ステップＳ８０９と同一処理であり、ステップＳ１６１１とステップＳ１６１２は、それぞれステップＳ８１２とステップＳ８１３と同一処理であるため、説明を省略する。ここでは、ステップＳ１６０９およびステップＳ１６１０とステップＳ１６１３～ステップＳ１６１５について説明する。
　まず、メインＣＰＵ１０１が、実行オブジェクトが割り当てられたクラスタのＣＰへ起動指示を通知し（ステップＳ１６０９）、起動完了の通知を受け付けたか否かを判断する（ステップＳ１６１０）。そして、メインＣＰＵ１０１が、起動完了の通知を受け付けていないと判断した場合（ステップＳ１６１０：Ｎｏ）、ステップＳ１６１０へ戻る。一方、起動完了の通知を受け付けたと判断した場合（ステップＳ１６１０：Ｙｅｓ）、ステップＳ１６０７へ戻る。
　つぎに、ステップＳ１６１３において、メインＣＰＵ１０１が、アプリケーションのコンテキスト情報を生成し（ステップＳ１６１３）、通信層間のソケットを確立し（ステップＳ１６１４）、アプリケーションソフトウェアを起動し（ステップＳ１６１５）、一連の処理を終了する。
　図１７は、起動指示を受け付けたＣＰによる制御処理手順を示すフローチャートである。まず、実行オブジェクトが割り当てられたクラスタのＣＰ（図１７では省略してＣＰと称する。）が、メインＣＰＵから実行オブジェクトの起動指示を受け付けたか否かを判断する（ステップＳ１７０１）。ＣＰが、メインＣＰＵから実行オブジェクトの起動指示を受け付けていないと判断した場合（ステップＳ１７０１：Ｎｏ）、ステップＳ１７０１へ戻る。
　一方、ＣＰが、メインＣＰＵから実行オブジェクトの起動指示を受け付けたと判断した場合（ステップＳ１７０１：Ｙｅｓ）、起動指示を受け付けた実行オブジェクトのコンテキスト情報を生成し（ステップＳ１７０２）、コンテキスト情報をレディキューに登録する（ステップＳ１７０３）。つぎに、ステップＳ１７０４～ステップＳ１７１０までは、それぞれステップＳ１００２～ステップＳ１００８と同一処理であるため説明を省略する。そして、ステップＳ１７１０のつぎに、実行オブジェクトの起動完了をメインＣＰＵへ通知し（ステップＳ１７１１）、一連の処理を終了する。
　図１８は、利用者の起動指示により起動したアプリケーションが終了する場合のＣＰによる制御処理手順を示すフローチャートである。利用者の起動指示により起動したアプリケーションであり、かつ電源投入直後に起動準備が必要でないアプリケーションの実行オブジェクトが割り当てられたクラスタのＣＰ（図１８では省略してＣＰと称する。）が、利用者の起動指示により起動したアプリケーションの実行オブジェクトが終了したか否かを判断する（ステップＳ１８０１）。
　ＣＰが、利用者の起動指示により起動したアプリケーションの実行オブジェクトが終了していないと判断した場合（ステップＳ１８０１：Ｎｏ）、ステップＳ１８０１へ戻る。一方、ＣＰが、利用者の起動指示により起動したアプリケーションの実行オブジェクトが終了したと判断した場合（ステップＳ１８０１：Ｙｅｓ）、終了した実行オブジェクトのコンテキスト情報を削除する（ステップＳ１８０２）。
　そして、ＣＰが、不要ＣＰＵを停止し（ステップＳ１８０３）、プロセステーブルから終了した実行オブジェクトに関する記述を削除し（ステップＳ１８０４）、一連の処理を終了する。また、階層型マルチコアプロセッサ１０２のうちｚ＝０のクラスタ＃０のＣＰＵを除く残余のＣＰＵはプロセステーブルへ直接アクセスできないため、プロセステーブルへの登録処理と同様にプロセステーブルからの削除処理についてもメインＣＰＵ１０１かｚ＝０のクラスタ＃０のＣＰＵへ実行オブジェクトに関する記述の削除を通知する。そして、メインＣＰＵ１０１またはｚ＝０のクラスタ＃０のＣＰＵが削除処理を実行する。
（具体例２）
　ここで、利用者からのアプリケーションの起動指示を受け付けた場合のマルチコアプロセッサシステムの制御処理の具体例を説明する。
　図１９は、具体例２を示す説明図（その１）である。まず、メインＣＰＵ１０１がブラウザの起動指示を受け付け、リンカによりライブラリ群５０２からリンクして実行オブジェクトを特定する。ブラウザの実行オブジェクトとして、アプリケーション層のＨＴＴＰのライブラリおよびＦＴＰのライブラリと、プレゼンテーション層のＨＴＭＬのライブラリと、セッション層のＴＬＳのライブラリとが特定される。
　そして、メインＣＰＵ１０１が、プロセステーブル１３００を読み出し、特定した各実行オブジェクトを該実行オブジェクトの階層に対応する階層のクラスタ群からどのクラスタに割り当てるかを決定し、プロセステーブル１３００に登録する。メインＣＰＵ１０１は、各階層のクラスタ群において各クラスタに異なる通信機能を割り当てるように制御する。
　ＴＬＳのライブラリが割り当てられるクラスタの決定例を説明する。たとえば、プロセステーブル１３００では、「Ｓｅｓｓｉｏｎ＿Ｌａｙｅｒ：」においてクラスタ＃０にＳＳＬのライブラリが割り当てられ、クラスタ＃１～クラスタ＃３には何も割り当てられていないことを示している。メインＣＰＵ１０１は、プロセステーブル１３００を参照し、ｚ＝０のクラスタ群のうちＳＳＬのライブラリが割り当てられているクラスタ＃０を除く残余のクラスタからＴＬＳのライブラリを割り当てるクラスタを決定する。ここでは、メインＣＰＵ１０１が、ＴＬＳのライブラリをクラスタ＃１に割り当てると決定する。また、もし「Ｓｅｓｓｉｏｎ＿Ｌａｙｅｒ：」のクラスタ＃０～クラスタ＃３のすべてに割り当てられていることがプロセステーブル１３００で示されている場合、たとえば、「ＣＰＵ＝」を参照してＣＰＵが空いているクラスタを実行オブジェクトの割り当てクラスタに決定することとする。
　図２０は、具体例２において決定結果が登録された例を示す説明図である。プロセステーブル２０００が、決定結果が登録された例である。ＴＬＳはセッション層のプロトコルであるため、プロセステーブル２０００の「Ｓｅｓｓｉｏｎ＿Ｌａｙｅｒ：」においてＴＬＳがクラスタ＃１に割り当てられていることが示されている。ＨＴＭＬはプレゼンテーション層のプロトコルであるため、プロセステーブル２０００の「Ｐｒｅｓｅｎｔａｉｏｎ＿Ｌａｙｅｒ：」においてＨＴＭＬがクラスタ＃１に割り当てられていることが示されている。ＨＴＴＰおよびＦＴＰはアプリケーション層のプロコルであるため、プロセステーブル２０００の「Ａｐｐｌｉｃａｔｉｏｎ＿Ｌａｙｅｒ：」においてＨＴＴＰがクラスタ＃１に割り当てられていることが示され、ＦＴＰがクラスタ＃２に割り当てられていることが示されている。
　図１９に戻って、メインＣＰＵ１０１が、プロセステーブル２０００に決定結果を登録後、起動指示をそれぞれのプロトコルに関する処理が割り当てられたクラスタのＣＰへ通知する。ここで、メインＣＰＵ１０１は、下層のプロトコルに関する処理が割り当てられたクラスタのＣＰから順に上層のプロトコルに関する処理が割り当てられたクラスタのＣＰへ通知する。具体例２においては、まず、ＴＬＳに関する処理が割り当てられたｚ＝０のクラスタ＃１のＣＰへＴＬＳに関する処理の起動指示を通知し、つぎに、ＨＴＭＬに関する処理が割り当てられたｚ＝１のクラスタ＃１のＣＰへＨＴＭＬに関する処理の起動指示を通知する。そして、ＨＴＴＰに関する処理が割り当てられたｚ＝２のクラスタ＃１のＣＰへＨＴＴＰに関する処理の起動指示を通知し、ＦＴＰに関する処理が割り当てられたｚ＝２のクラスタ＃２のＣＰへＦＴＰに関する処理の起動指示を通知する。
　図２１は、具体例２を示す説明図（その２）である。ＴＬＳに関する処理は、ｚ＝０のクラスタ＃１に割り当てられた。まず、ｚ＝０のクラスタ＃１のＣＰが、ＣＰＵからの起動指示を受け付けると、ＴＬＳに関する処理をローカルメモリ上にマッピングしてコンテキスト情報を生成し、生成したＴＬＳのコンテキスト情報をレディキュー２１０１に登録する。
　つぎに、ｚ＝０のクラスタ＃１のＣＰが、実行レートを取得し、取得した実行レートとクラスタ＃１内のＣＰＵの処理能力とに基づいてＴＬＳに関する処理に必要なＣＰＵ数を算出する。ここで、取得した実行レートが１２０［ｂｐｓ］であり、階層型マルチコアプロセッサ１０２の各ＣＰＵの処理能力が３０［ｂｐｓ］であると、ＴＬＳに関する処理に必要なＣＰＵ数は４つである。つぎに、ｚ＝０のクラスタ＃１のＣＰが、プロセステーブル２０００へ算出したＣＵＰ数（算出結果）を登録する。
　図２２は、具体例２において算出結果が登録された例を示す説明図である。プロセステーブル２２００は、算出結果が登録された例である。プロセステーブル２２００の「Ｓｅｓｓｉｏｎ＿Ｌａｙｅｒ：」のクラスタ＃１の行には、「ＴＬＳ：：ＣＰＵ＝４」と記述され、クラスタ＃１の４つのＣＰＵにＴＬＳが割り当てられて並列に処理されることが示されている。
　図２１に戻って、ｚ＝０のクラスタ＃１のＣＰが、レディキュー２１０１からＴＬＳのコンテキスト情報を取得してＴＬＳに関する処理を実行し、ＴＬＳのソケットを確立する。そして、ｚ＝０のクラスタ＃１のＣＰがメインＣＰＵ１０１へＴＬＳに関する処理の起動完了を通知し、メインＣＰＵ１０１がｚ＝０のクラスタ＃１のＣＰからのＴＬＳに関する処理の起動完了を受け付けると、ｚ＝１のクラスタ＃１のＣＰへＨＴＭＬに関する処理の起動指示を通知する。
　また、具体例２で挙げたブラウザが終了する場合、ブラウザの実行オブジェクトが割り当てられたクラスタのＣＰが、該実行オブジェクトのコンテキスト情報を削除する。そして、プロセステーブル２２００から終了した実行オブジェクトに関する記述を削除する。削除結果は、プロセステーブル１３００と同一となる。
　以上説明したように、階層型マルチコアプロセッサによれば、一連の通信機能を構成する階層群の階層ごとにＣＰＵ群を有している。そして、階層群のうち一の階層のＣＰＵ群が、当該一の階層の通信機能に続いて実行される通信機能を構成する他の階層のＣＰＵ群に接続されることにより、ＣＰＵ間の接続を減少させることができ、システムの大規模化を防止することができる。
　また、各階層のコア群が複数のクラスタに分割されていることで、一の通信機能に関する処理を一のクラスタのコア群に実行させることができる。
　また、各クラスタが複数のコアを有することで、一つの通信機能を並列に実行させることができ、スループットを向上させることができる。
　以上説明したように、マルチコアプロセッサシステムおよび制御プログラムによれば、通信プロトコルの階層ごとにＣＰＵ群を有することで、一の通信機能に関する処理を一の通信機能の階層に応じた階層のＣＰＵ群に割り当てる。これにより、通信プロトコルを伴うアプリケーションソフトウェアの処理を効率的に実行することができる。
　また、各階層のコア群が複数のクラスタに分割されている場合、同一階層の通信プロトコルに関する処理が同時に実行されても異なるＣＰＵに割り当てることで各処理を効率的に実行することができる。
　また、各クラスタが複数のＣＰＵを有している場合、各クラスタに割り当てられた通信機能に関する処理を各クラスタ内の複数のコアに並列実行させることで、スループットを向上させることができる。
　１００　マルチコアプロセッサシステム
　１０２　階層型マルチコアプロセッサ

Claims (7)

  1. 　通信プロトコルに従って分割された一連の通信機能を構成する階層群の階層ごとにコア群を有し、
    　前記階層群のうち一の階層のコア群が、当該一の階層の通信機能に続いて実行される通信機能を構成する他の階層のコア群に接続されることを特徴とする階層型マルチコアプロセッサ。
  2. 　前記各階層のコア群は、複数のクラスタに分割されていることを特徴とする請求項１に記載の階層型マルチコアプロセッサ。
  3. 　前記各クラスタは、複数のコアを有することを特徴とする請求項２に記載の階層型マルチコアプロセッサ。
  4. 　通信プロトコルに従って分割された一連の通信機能を構成する階層群の階層ごとにコア群を有し、前記階層群のうち一の階層のコア群が、当該一の階層の通信機能に続いて実行される通信機能を構成する他の階層のコア群に接続されている階層型マルチコアプロセッサと、
    　前記各階層のコア群に、当該階層に応じた通信機能を割り当てるように制御する制御手段と、
    　を備えることを特徴とするマルチコアプロセッサシステム。
  5. 　前記階層型マルチコアプロセッサでは、前記各階層のコア群が複数のクラスタに分割されており、
    　前記制御手段では、前記各階層のコア群において分割された前記各クラスタに異なる通信機能を割り当てるように制御することを特徴とする請求項４に記載のマルチコアプロセッサシステム。
  6. 　前記階層型マルチコアプロセッサでは、前記各クラスタが複数のコアを有しており、
    　前記制御手段では、前記各クラスタに割り当てられた通信機能に関する処理を、前記各クラスタ内の複数のコアに並列実行させることを特徴とする請求項５に記載のマルチコアプロセッサシステム。
  7. 　通信プロトコルに従って分割された一連の通信機能を構成する階層群の階層ごとにコア群を有し、前記階層群のうち一の階層のコア群が、当該一の階層の通信機能に続いて実行される通信機能を構成する他の階層のコア群に接続されている階層型マルチコアプロセッサを制御するコアに、
    　前記各階層のコア群に、当該階層に応じた通信機能を割り当てるように制御する制御工程、
    　を実行させることを特徴とする制御プログラム。
PCT/JP2010/054607 2010-03-17 2010-03-17 階層型マルチコアプロセッサ、マルチコアプロセッサシステム、および制御プログラム Ceased WO2011114477A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2012505384A JPWO2011114477A1 (ja) 2010-03-17 2010-03-17 階層型マルチコアプロセッサ、マルチコアプロセッサシステム、および制御プログラム
CN2010800654212A CN102812445A (zh) 2010-03-17 2010-03-17 分层型多核处理器、多核处理器系统、以及控制程序
PCT/JP2010/054607 WO2011114477A1 (ja) 2010-03-17 2010-03-17 階層型マルチコアプロセッサ、マルチコアプロセッサシステム、および制御プログラム
US13/614,330 US20130013892A1 (en) 2010-03-17 2012-09-13 Hierarchical multi-core processor, multi-core processor system, and computer product

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2010/054607 WO2011114477A1 (ja) 2010-03-17 2010-03-17 階層型マルチコアプロセッサ、マルチコアプロセッサシステム、および制御プログラム

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US13/614,330 Continuation US20130013892A1 (en) 2010-03-17 2012-09-13 Hierarchical multi-core processor, multi-core processor system, and computer product

Publications (1)

Publication Number Publication Date
WO2011114477A1 true WO2011114477A1 (ja) 2011-09-22

Family

ID=44648606

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2010/054607 Ceased WO2011114477A1 (ja) 2010-03-17 2010-03-17 階層型マルチコアプロセッサ、マルチコアプロセッサシステム、および制御プログラム

Country Status (4)

Country Link
US (1) US20130013892A1 (ja)
JP (1) JPWO2011114477A1 (ja)
CN (1) CN102812445A (ja)
WO (1) WO2011114477A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013114236A1 (en) * 2012-01-30 2013-08-08 International Business Machines Corporation Full exploitation of parallel processors for data processing

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9405340B2 (en) * 2013-06-27 2016-08-02 Intel Corporation Apparatus and method to implement power management of a processor
US9977699B2 (en) 2014-11-17 2018-05-22 Mediatek, Inc. Energy efficient multi-cluster system and its operations
US10031573B2 (en) 2014-11-17 2018-07-24 Mediatek, Inc. Energy efficiency strategy for interrupt handling in a multi-cluster system
CN105849670A (zh) * 2014-11-17 2016-08-10 联发科技股份有限公司 能源效率的多重群集系统及其操作
CN119003001A (zh) * 2023-05-22 2024-11-22 昆仑芯(北京)科技有限公司 数据处理器核、数据处理器、电子设备和存储介质

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06350670A (ja) * 1993-06-07 1994-12-22 Nippon Telegr & Teleph Corp <Ntt> データ受信並列処理方法
JPH0888666A (ja) * 1994-09-19 1996-04-02 Kokusai Denshin Denwa Co Ltd <Kdd> 通信プロトコルの並列処理のためのバッファ制御方法
JP2008512950A (ja) * 2004-09-10 2008-04-24 カビウム・ネットワークス パケットのキューイング、スケジューリングおよび順序づけ
JP2008523729A (ja) * 2004-12-13 2008-07-03 インテル・コーポレーション フロー割当て

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07105823B2 (ja) * 1987-09-09 1995-11-13 松下電器産業株式会社 通信プロトコル制御装置
SE514328C2 (sv) * 1998-12-18 2001-02-12 Ericsson Telefon Ab L M Förfarande och arrangemang i ett radiokommunikationssystem för utförande av meddelandeöverföring
US7360067B2 (en) * 2002-12-12 2008-04-15 International Business Machines Corporation Method and data processing system for microprocessor communication in a cluster-based multi-processor wireless network
JP4279588B2 (ja) * 2003-04-21 2009-06-17 エヌ・ティ・ティ・データ・ジェトロニクス株式会社 データ変換装置及び方法
JP4086304B2 (ja) * 2004-04-23 2008-05-14 株式会社東芝 通信装置、通信システム、および通信制御プログラム
KR100530856B1 (ko) * 2005-05-11 2005-11-23 (주) 위즈네트 임베디드 시스템을 위한 고속 데이터 처리 기능을 가지는통신방법 및 그 장치
CN101535956A (zh) * 2006-11-02 2009-09-16 日本电气株式会社 多处理器系统、多处理器系统中的系统构成方法及其程序
CN101546276B (zh) * 2008-03-26 2012-12-19 国际商业机器公司 多核环境下实现中断调度的方法及多核处理器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06350670A (ja) * 1993-06-07 1994-12-22 Nippon Telegr & Teleph Corp <Ntt> データ受信並列処理方法
JPH0888666A (ja) * 1994-09-19 1996-04-02 Kokusai Denshin Denwa Co Ltd <Kdd> 通信プロトコルの並列処理のためのバッファ制御方法
JP2008512950A (ja) * 2004-09-10 2008-04-24 カビウム・ネットワークス パケットのキューイング、スケジューリングおよび順序づけ
JP2008523729A (ja) * 2004-12-13 2008-07-03 インテル・コーポレーション フロー割当て

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013114236A1 (en) * 2012-01-30 2013-08-08 International Business Machines Corporation Full exploitation of parallel processors for data processing
US8959522B2 (en) 2012-01-30 2015-02-17 International Business Machines Corporation Full exploitation of parallel processors for data processing
US8959524B2 (en) 2012-01-30 2015-02-17 International Business Machines Corporation Full exploitation of parallel processors for data processing
US9436511B2 (en) 2012-01-30 2016-09-06 International Business Machines Corporation Full exploitation of parallel processors for data processing
US9448854B2 (en) 2012-01-30 2016-09-20 International Business Machines Corporation Full exploitation of parallel processors for data processing

Also Published As

Publication number Publication date
JPWO2011114477A1 (ja) 2013-06-27
US20130013892A1 (en) 2013-01-10
CN102812445A (zh) 2012-12-05

Similar Documents

Publication Publication Date Title
CN108270676B (zh) 一种基于Intel DPDK的网络数据处理方法及装置
WO2019179453A1 (zh) 虚拟机创建方法及装置
CN111176761B (zh) 微服务调用方法和装置
CN111090699A (zh) 业务数据的同步方法和装置、存储介质、电子装置
WO2011114477A1 (ja) 階層型マルチコアプロセッサ、マルチコアプロセッサシステム、および制御プログラム
WO2016112701A9 (zh) 异构多核可重构计算平台上任务调度的方法和装置
JP4171910B2 (ja) 並列処理システム及び並列処理プログラム
CN106161537A (zh) 远程过程调用的处理方法、装置、系统及电子设备
CN107666493B (zh) 一种数据库配置方法及其设备
CN110413822B (zh) 离线图像结构化分析方法、装置、系统和存储介质
CN118606079B (zh) 一种基于socket接口的通信方法和系统
CN116841952A (zh) 核间通信系统、方法、装置、设备、芯片及可读存储介质
WO2026077055A1 (zh) 处理事件的方法、装置、设备、存储介质及程序产品
CN120856413A (zh) 一种数据处理方法及相关装置
WO2013101093A1 (en) Initialization of multi-core processing system
TWI767427B (zh) 監控伺服器及其設備資源監控方法
WO2023093065A1 (zh) 数据传输方法、计算设备及计算系统
CN116149872A (zh) 数据处理系统和数据处理方法
CN114816796A (zh) 一种异构多核处理器的核间通信方法和相关装置
CN117389927B (zh) 用于汽车开放系统架构的数据处理方法、装置、设备和介质
CN117632393B (zh) 资源管控方法、电子设备、存储介质及程序产品
CN108989586B (zh) Ivr实现的方法、系统、设备及存储介质
CN111090503B (zh) 一种基于fpga芯片的高性价比云计算服务系统
CN118113448A (zh) 管理节点、计算节点、任务处理方法和服务器集群
HK40094528A (zh) 程序升级方法、装置、计算机设备和存储介质

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201080065421.2

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 10847892

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2012505384

Country of ref document: JP

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 10847892

Country of ref document: EP

Kind code of ref document: A1