WO2011105554A1 - 太陽電池及び太陽電池の製造方法 - Google Patents

太陽電池及び太陽電池の製造方法 Download PDF

Info

Publication number
WO2011105554A1
WO2011105554A1 PCT/JP2011/054310 JP2011054310W WO2011105554A1 WO 2011105554 A1 WO2011105554 A1 WO 2011105554A1 JP 2011054310 W JP2011054310 W JP 2011054310W WO 2011105554 A1 WO2011105554 A1 WO 2011105554A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor layer
solar cell
layer
insulating layer
electrode
Prior art date
Application number
PCT/JP2011/054310
Other languages
English (en)
French (fr)
Inventor
森上　光章
有二 菱田
井手　大輔
仁 坂田
三島　孝博
博幸 森
正人 重松
Original Assignee
三洋電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三洋電機株式会社 filed Critical 三洋電機株式会社
Priority to EP11747510.3A priority Critical patent/EP2541617B1/en
Priority to JP2012501883A priority patent/JP5906393B2/ja
Publication of WO2011105554A1 publication Critical patent/WO2011105554A1/ja
Priority to US13/594,201 priority patent/US9252301B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H01L31/022441—Electrode arrangements specially adapted for back-contact solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/068—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
    • H01L31/0682—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells back-junction, i.e. rearside emitter, solar cells, e.g. interdigitated base-emitter regions back-junction cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/072—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type
    • H01L31/0745—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type comprising a AIVBIV heterojunction, e.g. Si/Ge, SiGe/Si or Si/SiC solar cells
    • H01L31/0747—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type comprising a AIVBIV heterojunction, e.g. Si/Ge, SiGe/Si or Si/SiC solar cells comprising a heterojunction of crystalline and amorphous materials, e.g. heterojunction with intrinsic thin layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1884—Manufacture of transparent electrodes, e.g. TCO, ITO
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Definitions

  • the present invention relates to a back junction solar cell in which an n-type semiconductor layer and a p-type semiconductor layer are formed on the back surface of a semiconductor substrate, and a method for manufacturing the solar cell.
  • Solar cells are expected to be a new energy source because they can directly convert clean and inexhaustible solar energy into electrical energy.
  • Patent Document 1 a solar cell in which an n-type semiconductor layer and a p-type semiconductor layer are formed on the back surface of a semiconductor substrate, a so-called back junction solar cell is known (for example, Patent Document 1).
  • FIG. 1 is a cross-sectional view of a conventional back junction solar cell 100.
  • n-type semiconductor layer 120 and p-type semiconductor layer 130 are formed on the back surface of n-type semiconductor substrate 110.
  • An insulating layer 140 is formed across the n-type semiconductor layer 120 and the p-type semiconductor layer 130.
  • the solar cell 100 receives carriers to generate carriers (electrons and holes) in the semiconductor substrate 110.
  • a carrier consists of a majority carrier and a minority carrier.
  • the majority carriers are electrons and the minority carriers are holes.
  • FIG. 1 when the holes 5 generated in the vicinity of the n-type semiconductor layer 120 in the n-type semiconductor substrate 110 move to the p-side electrode 150 p, the p-type semiconductor layer covered with the insulating layer 140. It is necessary to pass near the junction of 130 and the semiconductor substrate 110. During this passage, the holes 5 tend to recombine with the majority carrier electrons. When recombination occurs, the number of carriers taken out from the electrode 150 decreases, and there is a concern about a decrease in conversion efficiency. The same applies to a p-type semiconductor substrate in which minority carriers are electrons.
  • the present invention has been made in view of such a situation, and an object of the present invention is to provide a solar cell in which recombination of minority carriers is reduced and conversion efficiency is improved, and a method for manufacturing the solar cell.
  • a first conductivity type semiconductor substrate semiconductor substrate 10n having a light receiving surface and a back surface (back surface 12), a first semiconductor layer having a first conductivity type (first semiconductor layer 20n), A second semiconductor layer (second semiconductor layer 30p) having a second conductivity type, a first electrode (first electrode 50n) electrically connected to the first semiconductor layer, and the second semiconductor layer electrically A second electrode (second electrode 50p) connected to the first electrode, and an insulating layer (insulating layer 40) having an insulating property, wherein the first semiconductor layer and the second semiconductor layer are formed on the back surface.
  • an end portion of the first semiconductor layer is defined as a first solar cell (solar cell 1).
  • the semiconductor layer end (first semiconductor layer end 27) is adjacent to the first semiconductor layer.
  • the end of the two semiconductor layers is defined as the second semiconductor layer end (second semiconductor layer end 37), and the end of the one insulating layer formed on the first semiconductor layer on the first electrode side is When the first insulating layer end (first insulating layer end 45a) is used, the other insulating layer end on the second electrode side is the second insulating layer end (second insulating layer end 45b).
  • the length along the arrangement direction from the end point (end point 39) in contact with the back surface of the end portion of the second semiconductor layer to the end portion of the second insulating layer is from the end point to the end portion of the first insulating layer.
  • the gist is that the length is shorter than the length along the arrangement direction.
  • the length along the arrangement direction from the end point in contact with the back surface of the second semiconductor layer end portion to the second insulating layer end portion is along the arrangement direction from the end point to the first insulating layer end portion. Shorter than length.
  • the minority carriers generated in the vicinity of the first semiconductor layer have a shorter length of passing through the vicinity of the junction between the second semiconductor layer covered with the insulating layer and the semiconductor substrate when moving to the second electrode. . Therefore, when compared with a solar cell having the same insulating layer width in the arrangement direction, the solar cell of the present invention can reduce recombination of minority carriers under the second semiconductor layer.
  • the gist of the invention is that the length along the arrangement direction from the end point to the end of the second insulating layer is within 0.1 mm.
  • the gist is that the end portion of the second insulating layer and the end portion of the first semiconductor layer are aligned.
  • the gist is that the end of the second insulating layer and the end of the first semiconductor layer are in the same position in the arrangement direction.
  • the solar cell includes a separation groove for preventing a short circuit, and the p-type of the first semiconductor layer formed on the back surface and the second semiconductor layer formed on the back surface.
  • the semiconductor layer having the conductivity type is a p-type semiconductor layer
  • the center of the separation groove is closer to the center of the p-type semiconductor layer than the center of the insulating layer in the arrangement direction.
  • a first semiconductor layer having a first conductivity type is formed on the back surface of a first conductivity type semiconductor substrate having a light receiving surface for receiving light and a back surface provided on the opposite side of the light receiving surface.
  • a solar cell having a semiconductor layer forming step, a second semiconductor layer forming step of forming a second semiconductor layer having a second conductivity type on the back surface, and an insulating layer forming step of forming an insulating layer having an insulating property
  • each step is performed in the order of the first semiconductor layer forming step, the insulating layer forming step, and the second semiconductor layer forming step, and the second semiconductor layer forming step, and the second semiconductor layer forming step includes the first semiconductor layer forming step.
  • the manufacturing method of the solar cell includes a separation groove forming step of forming a separation groove for preventing a short circuit, and the first semiconductor layer formed on the back surface and the back surface are formed on the back surface. If a semiconductor layer having p-type conductivity among the second semiconductor layers is a p-type semiconductor layer, the first semiconductor layer and the second semiconductor layer are alternately arranged in the separation groove forming step. In the arrangement direction, the center of the separation groove is formed closer to the center of the p-type semiconductor layer than the center of the insulating layer.
  • the present invention can provide a solar cell that reduces recombination of minority carriers and improves conversion efficiency, and a method for manufacturing the solar cell.
  • FIG. 1 is a cross-sectional view of a conventional back junction solar cell 100.
  • FIG. 2 is a plan view seen from the back surface 12 side of the solar cell 1A according to the embodiment of the present invention.
  • FIG. 3 is a cross-sectional view taken along line A-A ′ of FIG.
  • FIG. 4 is a cross-sectional view in a cross section along the vertical direction z and the arrangement direction x of the solar cell 1B according to the embodiment of the present invention.
  • FIG. 5 is a flowchart for explaining a method of manufacturing solar cell 1B according to the embodiment of the present invention.
  • FIG. 6 is a diagram for explaining a method of manufacturing the solar cell 1B according to the embodiment of the present invention.
  • FIG. 1 is a cross-sectional view of a conventional back junction solar cell 100.
  • FIG. 2 is a plan view seen from the back surface 12 side of the solar cell 1A according to the embodiment of the present invention.
  • FIG. 3 is a cross-sectional view taken along line
  • FIG. 7 is a diagram for explaining a method of manufacturing the solar cell 1B according to the embodiment of the present invention.
  • FIG. 8 is a diagram for explaining a method of manufacturing the solar cell 1B according to the embodiment of the present invention.
  • FIG. 9 is a diagram for explaining a method of manufacturing the solar cell 1B according to the embodiment of the present invention.
  • FIG. 10 is a diagram for explaining a method of manufacturing the solar cell 1B according to the embodiment of the present invention.
  • FIG. 11 is a diagram for explaining a method of manufacturing the solar cell 1B according to the embodiment of the present invention.
  • FIG. 12 is a diagram for explaining a method of manufacturing the solar cell 1B according to the embodiment of the present invention.
  • FIG. 13 is a cross-sectional view in a cross section along the vertical direction z and the arrangement direction x of the solar cell 1C according to the embodiment of the present invention.
  • FIG. 14 is a cross-sectional view in a cross section along the vertical direction z and the arrangement direction x of the solar cell 1D according to the embodiment of the present invention.
  • FIG. 1 is a plan view seen from the back surface 12 side of the solar cell 1A according to the embodiment of the present invention.
  • 3 is a cross-sectional view taken along line AA ′ of FIG.
  • the solar cell 1A includes a semiconductor substrate 10n, a first semiconductor layer 20n, a second semiconductor layer 30p, an insulating layer 40, a first electrode 50n, a second electrode 50p, a connection electrode 70n, A connection electrode 70p is provided.
  • the semiconductor substrate 10n has a light receiving surface for receiving light and a back surface 12 provided on the opposite side of the light receiving surface.
  • the semiconductor substrate 10n generates carriers (electrons and holes) by receiving light on the light receiving surface.
  • the semiconductor substrate 10n may be formed of a general semiconductor material including a crystalline semiconductor material such as single crystal Si or polycrystalline Si having n-type or p-type conductivity, or a compound semiconductor material such as GaAs or InP. it can. Minute irregularities may be formed on the light receiving surface and the back surface 12 of the semiconductor substrate 10n.
  • a structure for example, an electrode
  • the semiconductor substrate 10n can receive light over the entire light receiving surface.
  • the light receiving surface may be covered with a passivation layer.
  • the passivation layer has a passivation property that suppresses carrier recombination.
  • the passivation layer can include, for example, a substantially intrinsic amorphous semiconductor layer formed by adding no dopant or adding a small amount of dopant.
  • the semiconductor substrate 10n is the first conductivity type.
  • semiconductor substrate 10n is an n-type single crystal silicon substrate. Accordingly, the conductivity type of the semiconductor substrate 10n is n-type. For this reason, minority carriers become holes.
  • the first semiconductor layer 20n is formed on the back surface 12 of the semiconductor substrate 10n.
  • the first semiconductor layer 20n is formed to have a longitudinal direction. This longitudinal direction is defined as a longitudinal direction y.
  • the first semiconductor layer 20n has the same first conductivity type as the semiconductor substrate 10n.
  • the first semiconductor layer 20n is composed of an n-type amorphous semiconductor layer. According to such a configuration (so-called BSF structure), carrier recombination at the interface between the back surface 12 of the semiconductor substrate 10n and the first semiconductor layer 20n can be suppressed.
  • the second semiconductor layer 30p is formed on the back surface 12 of the semiconductor substrate 10n.
  • the second semiconductor layer 30p is formed to have the longitudinal direction y.
  • the second semiconductor layer 30p has a second conductivity type different from that of the semiconductor substrate 10n.
  • the second semiconductor layer 30p is configured by a p-type amorphous semiconductor layer. For this reason, the junction between the semiconductor substrate 10n and the second semiconductor layer 30p is a pn junction.
  • the second semiconductor layer 30p is also formed on the insulating layer 40.
  • a thin intrinsic amorphous semiconductor layer may be interposed between the first semiconductor layer 20n and the back surface 12, and between the second semiconductor layer 20p and the back surface 12, respectively. By doing in this way, a joining characteristic can be improved.
  • the first semiconductor layers 20n and the second semiconductor layers 30p are alternately arranged.
  • This arrangement direction is defined as an arrangement direction x.
  • the arrangement direction x and the longitudinal direction y are orthogonal to each other.
  • An end portion of the first semiconductor layer 20n in the arrangement direction x is referred to as a first semiconductor layer end portion 27.
  • An end portion in the arrangement direction x of the second semiconductor layer 30p adjacent to the first semiconductor layer 20n in the arrangement direction x is defined as a second semiconductor layer end portion 37.
  • a point in contact with the back surface 12 is an end point 39.
  • the first semiconductor layer end portion 27 and the second semiconductor layer end portion 37 are in contact with each other.
  • the second semiconductor layer 30p is also formed on the insulating layer 40
  • the second semiconductor layer end portion 37 refers to an end portion of the second semiconductor layer 30p formed on the back surface 12. Therefore, the end portion of the second semiconductor layer 30 p formed on the insulating layer 40 is not the second semiconductor layer end portion 37.
  • the insulating layer 40 has an insulating property.
  • the insulating layer 40 is formed on at least the first semiconductor layer 20n. In the solar cell 1A, the insulating layer 40 is formed across the first semiconductor layer 20n and the second semiconductor layer 30p.
  • As the insulating layer 40 aluminum nitride, silicon nitride, silicon oxide, or the like can be used.
  • the insulating layer 40 has an end in the arrangement direction x.
  • An end portion of one insulating layer 40 formed on the first semiconductor layer 20n and located on the first electrode 50n side in the arrangement direction x is defined as a first insulating layer end portion 45a.
  • An end portion of the other insulating layer 40 on the second electrode 50p side in the arrangement direction x is defined as a second insulating layer end portion 45b.
  • the length Ln along the arrangement direction x from the end point 39 to the first insulating layer end 45a is longer than the length Lp along the arrangement direction x from the end point 39 to the second insulating layer end 45b. That is, the length Lp is shorter than the length Ln.
  • the insulating layer 40 is formed closer to the first semiconductor layer 20n than to the second semiconductor layer 30p in the arrangement direction x.
  • the length Lp along the arrangement direction x from the end point 39 to the second insulating layer end 45b is preferably within 0.1 mm. If the length Lp is within 0.1 mm, the number of minority carriers to be recombined is small, so that the conversion efficiency can be improved.
  • the first electrode 50n is electrically connected to the first semiconductor layer 20n. As shown in FIG. 2, the first electrode 50 n is formed along the longitudinal direction y.
  • the first electrode 50n includes a transparent electrode layer 52n and a collecting electrode 55n.
  • the transparent electrode layer 52n is formed on the first semiconductor layer 20n. Further, it is also formed on the second semiconductor layer 30p formed on the insulating layer 40.
  • the transparent electrode layer 52n is formed of a light-transmitting conductive material.
  • ITO indium tin oxide
  • tin oxide tin oxide
  • zinc oxide or the like
  • the collecting electrode 55n is formed on the transparent electrode layer 52n.
  • the collecting electrode 55n can be formed using a resin-type conductive paste using a resin material as a binder and conductive particles such as silver particles as a filler, or silver by sputtering. Moreover, after forming a base metal on the transparent electrode layer 52n, it can also be formed using a plating method.
  • the second electrode 50p is electrically connected to the second semiconductor layer 30p. As shown in FIG. 2, the second electrode 50 p is formed along the longitudinal direction y.
  • the second electrode 50p has a transparent electrode layer 52p and a collecting electrode 55p.
  • the transparent electrode layer 52p is formed on the second semiconductor layer 30p.
  • the collection electrode 55p is formed on the transparent electrode layer 52p.
  • the transparent electrode layer 52p and the collection electrode 55p can be made of the same material as the transparent electrode layer 52n and the collection electrode 55n, respectively.
  • the first electrode 50n and the second electrode 50p collect carriers.
  • the first electrode 50n and the second electrode 50p are separated by a separation groove 60 for preventing a short circuit.
  • the separation groove 60 is provided in the transparent electrode 52.
  • the separation groove 60 is provided in the transparent electrode 52 formed on the second semiconductor layer 30p. Therefore, the bottom of the separation groove 60 is the second semiconductor layer 30p.
  • the second semiconductor layer 30p is the second semiconductor layer 30p formed on the insulating layer 40.
  • the separation groove 60 is formed along the longitudinal direction y. Note that the second semiconductor layer 30p is p-type and thus has low conductivity.
  • the thickness of the second semiconductor layer 30p is extremely small with respect to the width of the separation groove 60. For this reason, the leak between the first electrode 50n and the second electrode 50p through the second semiconductor layer 30p is extremely small.
  • connection electrode 70n is electrically connected to the plurality of first electrodes 50n. Specifically, as shown in FIG. 2, the connection electrode 70n is connected to the end of the first electrode 50n.
  • the connection electrode 70p is electrically connected to the plurality of second electrodes 50p. Specifically, as shown in FIG. 2, the connection electrode 70p is connected to the end of the second electrode 50p.
  • the connection electrode 70n and the connection electrode 70p further collect carriers collected by the plurality of first electrodes 50n and the plurality of second electrodes 50p.
  • FIG. 4 is a cross-sectional view of the solar cell 1B according to the embodiment of the present invention along the arrangement direction x and the vertical direction z perpendicular to the longitudinal direction y and the arrangement direction x.
  • the first semiconductor layer 20n includes an i-type amorphous semiconductor layer 22i and an n-type amorphous semiconductor layer 25n.
  • the i-type amorphous semiconductor layer 22i is formed on the back surface 12 of the semiconductor substrate 10n.
  • the n-type amorphous semiconductor layer 25n is formed on the i-type amorphous semiconductor layer 22i.
  • BSF structure carrier recombination on the back surface of the semiconductor substrate 10n is performed. Can be suppressed.
  • the second semiconductor layer 30p includes an i-type amorphous semiconductor layer 32i and a p-type amorphous semiconductor layer 35p.
  • the i-type amorphous semiconductor layer 32i is formed on the back surface 12 of the semiconductor substrate 10n.
  • the p-type amorphous semiconductor layer 35p is formed on the i-type amorphous semiconductor layer 32i.
  • the pn junction characteristics are improved. can do.
  • Each of the i-type amorphous semiconductor layer 22i, the i-type amorphous semiconductor layer 32i, the n-type amorphous semiconductor layer 25n, and the p-type amorphous semiconductor layer 35p may be composed of an amorphous semiconductor containing hydrogen. it can.
  • Examples of such an amorphous semiconductor include amorphous silicon, amorphous silicon carbide, and amorphous silicon germanium.
  • the amorphous semiconductor layer is not limited to this, and other amorphous semiconductors may be used.
  • the i-type amorphous semiconductor layer 22i, the i-type amorphous semiconductor layer 32i, the n-type amorphous semiconductor layer 25n, and the p-type amorphous semiconductor layer 35p are each composed of one kind of amorphous semiconductor. Also good.
  • the i-type amorphous semiconductor layer 22i, the i-type amorphous semiconductor layer 32i, the n-type amorphous semiconductor layer 25n, and the p-type amorphous semiconductor layer 35p each include a combination of two or more types of amorphous semiconductors. May be.
  • the second insulating layer end portion 45b and the first semiconductor layer end portion 27 are arranged side by side.
  • the second insulating layer end 45b and the first semiconductor layer end 27 are in the same position in the arrangement direction x.
  • the same position is substantially the same position and includes a deviation due to an error.
  • the semiconductor layer having p-type conductivity is the second semiconductor layer 30p.
  • the separation groove 60 that separates the first electrode 50n and the second electrode 50p is provided on the insulating layer 40 provided on the surface of the first semiconductor layer 20n.
  • the separation groove 60 is provided on the second semiconductor layer 30p on the insulating layer 40.
  • the separation groove 60 is provided in the transparent electrode layer 52 p provided on the second semiconductor layer 30 p on the insulating layer 40.
  • the center 60M of the separation groove 60 in the arrangement direction x is closer to the center 30pM of the second semiconductor layer 30p in the arrangement direction x than the center 40M of the insulating layer 40 in the arrangement direction x.
  • FIG. 5 is a flowchart for explaining a method of manufacturing solar cell 1B according to the embodiment of the present invention.
  • 6-12 is a figure for demonstrating the manufacturing method of the solar cell 1B which concerns on embodiment of this invention.
  • the manufacturing method of the solar cell 1B has process S1 to process S4.
  • Step S1 is a step of forming the first semiconductor layer 20n having the first conductivity type on the back surface 12 of the first conductivity type semiconductor substrate 10n.
  • the semiconductor substrate 10n is prepared. In order to remove dirt on the surface of the semiconductor substrate 10n, the semiconductor substrate 10n is etched with an acid or an alkali solution. A texture structure for reducing light reflection is formed on the light receiving surface of the semiconductor substrate 10n. The back surface of the semiconductor substrate 10n is flatter than the light receiving surface.
  • An i-type amorphous semiconductor layer 22i is formed on the back surface 12 of the prepared semiconductor substrate 10n.
  • An n-type amorphous semiconductor layer 25n is formed on the formed i-type amorphous semiconductor layer 22i.
  • the i-type amorphous semiconductor layer 22i and the n-type amorphous semiconductor layer 25n are formed by, for example, chemical vapor deposition (CVD).
  • CVD chemical vapor deposition
  • Step S2 is a step of forming an insulating layer 40 having insulating properties.
  • the insulating layer 40 is formed on the formed first semiconductor layer 20n. Specifically, as shown in FIG. 6, the insulating layer 40 is formed on the n-type amorphous semiconductor layer 25n.
  • the insulating layer 40 is formed by, for example, a CVD method.
  • Step S3 is a step of forming the second semiconductor layer 30p having the second conductivity type on the back surface 12 of the first conductivity type semiconductor substrate 10n.
  • Step S3 includes steps S31 to S33.
  • Step S31 is a step of removing the insulating layer 40 formed on the first semiconductor layer 20n.
  • a resist is applied on the insulating layer 40 by using a photolithography method or a screen printing method.
  • a resist is applied on the insulating layer 40 corresponding to the portion where the second semiconductor layer 30p is formed.
  • the portion of the insulating layer 40 not covered with the resist is dissolved and removed by an etching solution.
  • the first semiconductor layer 20n is exposed as shown in FIG. Further, the second insulating layer end portion 45b appears.
  • the first semiconductor layer 20n may be partially removed.
  • the insulating layer 40 As a method other than the pattern formation by resist, for example, there is a method of partially removing the insulating layer 40 with an etching paste. Not limited to these, the insulating layer 40 may be partially removed by other methods.
  • Step S32 is a step of removing the first semiconductor layer 20n exposed by removing the insulating layer 40.
  • the exposed first semiconductor layer 20n is washed with alkali.
  • the semiconductor substrate 10n is exposed as shown in FIG. Further, the first semiconductor layer end portion 27 appears.
  • the amount of the first semiconductor layer end portion 27 to be removed varies depending on the processing conditions. For this reason, when the insulating layer 40 is formed across the first semiconductor layer 20n and the second semiconductor layer 30p as in the solar cell 1A, for example, the processing time is lengthened.
  • step S32 the insulating layer 40 remaining without being removed serves as a protective layer for protecting the first semiconductor layer 20n. For this reason, the second insulating layer end and the first semiconductor layer end are formed side by side. In addition, the second insulating layer end 45b and the first semiconductor layer end 27 are in the same position in the arrangement direction x.
  • Step S33 is a step of forming the second semiconductor layer 30p on the semiconductor substrate 10n exposed by removing the first semiconductor layer 20n.
  • An i-type amorphous semiconductor layer 32i is formed on the back surface 12 of the semiconductor substrate 10n.
  • a p-type amorphous semiconductor layer 35p is formed on the formed i-type amorphous semiconductor layer 32i.
  • the i-type amorphous semiconductor layer 32i and the p-type amorphous semiconductor layer 35p are formed by, for example, a CVD method.
  • the second semiconductor layer 30p is formed on the back surface 12. As shown in FIG. 9, in the solar cell 1B, the second semiconductor layer 30p is formed over the entire surface.
  • the second semiconductor layer 30p is formed not only on the back surface 12 but also on the insulating layer 40.
  • the second semiconductor layer 30p covers the second insulating layer end 45b and the first semiconductor layer end 27. Since the second semiconductor layer end portion 37 is an end portion of the second semiconductor layer 30p formed on the back surface 12, the first semiconductor layer end portion 27 and the second semiconductor layer end portion 37 are in contact with each other.
  • Step S4 is a step of forming the first electrode 50n and the second electrode 50p.
  • Step S4 includes steps S41 to S44.
  • Process S41 is a process of removing the second semiconductor layer 30p and the insulating layer 40.
  • a resist is applied to a portion where the second semiconductor layer 30p is to be left by using a photolithography method or a screen printing method.
  • the second semiconductor layer 30p portion and the insulating layer 40 portion to which the resist is applied remain.
  • the second semiconductor layer 30p portion and the insulating layer 40 portion where the resist is not applied are removed.
  • cleaning is performed using hydrogen fluoride (HF). As a result, the first semiconductor layer 20n is exposed.
  • HF hydrogen fluoride
  • the second semiconductor layer 30p and the insulating layer 40 may be removed separately. Further, as in step S31, the second semiconductor layer 30p and the insulating layer 40 may be removed by a method other than the method using a resist.
  • Step S42 is a step of forming the transparent electrode layer 52.
  • the transparent electrode layer 52 is formed on the first semiconductor layer 20n and the second semiconductor layer 30p by using a physical vapor deposition method (PVD method). Then, you may form the base metal layer used as the base of the collection electrode 55 using PVD method. For example, Ti and Cu are used as the base metal.
  • PVD method physical vapor deposition method
  • Step S43 is a step of forming a separation groove 60 for preventing a short circuit.
  • the separation groove 60 is formed using a laser.
  • the separation groove 60 is provided in the transparent electrode 52 formed on the second semiconductor layer 30p.
  • the second semiconductor layer 30p is the second semiconductor layer 30p formed on the insulating layer 40. This is because the first semiconductor layer 20n or the second semiconductor layer 30p is damaged by the laser.
  • the separation groove 60 is formed using a resist and an etching solution.
  • the separation groove 60 is formed such that the center 60M of the separation groove 60 coincides with the center 40M of the insulating layer 40 in the arrangement direction x.
  • the separation groove 60 is formed near the p-type second semiconductor layer 30p in the arrangement direction x. That is, in the arrangement direction x, the center 60M of the separation groove 60 is formed closer to the center 30pM of the second semiconductor layer 30p than the center 40M of the insulating layer 40.
  • the width of the insulating layer 40 in the arrangement direction x is shortened, the first semiconductor layer 20n that is an n-type semiconductor layer is not damaged by the laser or the etching solution.
  • the width of the insulating layer 40 can be designed to be short, the distance that minority carriers generated under the first semiconductor layer 20n move to the second semiconductor layer 30p via the insulating layer 40 can be shortened. . Therefore, a reduction in efficiency due to recombination of minority carriers can be reduced.
  • Step S44 is a step of forming the collecting electrode 55.
  • a conductive paste is applied on the transparent electrode 52 by screen printing. Thereafter, the collecting electrode 55 is formed by baking the conductive paste. The collecting electrode 55 may be formed on the transparent electrode 52 by plating. Thereby, the solar cell 1B shown in FIG. 4 is formed.
  • the length Lp along the arrangement direction x from the end point 39 to the second insulating layer end 45b is from the end point 39 to the first insulating layer. It is shorter than the length Ln along the arrangement direction x up to the end 45a.
  • the length Lp along the arrangement direction x from the end point 39 to the second insulating layer end 45b is within 0.1 mm. If the length Lp is within 0.1 mm, the number of minority carriers to be recombined is small, so that the conversion efficiency can be improved.
  • the second insulating layer end 45b and the first semiconductor layer end 27 are arranged side by side.
  • the second insulating layer end 45b and the first semiconductor layer end 27 are in the same position in the arrangement direction x. Minority carriers can move to the second electrode 50p without passing through the vicinity of the junction between the second semiconductor layer 30p covered with the insulating layer 40 and the semiconductor substrate 10n.
  • the center 60M of the separation groove 60 is closer to the center 30pM of the second semiconductor layer 30p, which is a p-type semiconductor, than the center 40M of the insulating layer 40. close. For this reason, even if the width of the insulating layer 40 is short, the first semiconductor layer 20n, which is an n-type semiconductor layer, is not damaged by the formation of the isolation groove 60. By shortening the width of the insulating layer 40, the distance until minority carriers generated under the first semiconductor layer 20n reach the second electrode 50p is shortened. Therefore, loss due to recombination of minority carriers can be reduced.
  • the first semiconductor layer forming step S1, the insulating layer forming step S2, the second semiconductor layer forming step S3 are performed in this order, and the second semiconductor layer forming step S3 is performed.
  • the insulating layer 40 can be used as a protective film for the first semiconductor layer 20n.
  • the second insulating layer end and the first semiconductor layer end are formed side by side.
  • the second insulating layer end 45b and the first semiconductor layer end 27 are formed to be at the same position in the arrangement direction x.
  • the center 60M of the separation groove 60 is more than the center 40M of the insulating layer 40 in the arrangement direction x. It is formed close to 30p center 30pM.
  • the first semiconductor layer 20n which is an n-type semiconductor layer, is not exposed on the surface, and thus is not damaged by an etching solution or the like.
  • the separation groove 60 is formed by a laser, no damage is caused by the laser. Therefore, since the width of the insulating layer 40 can be designed to be short, the connection portion between the first semiconductor layer 20n under the insulating layer 40 and the semiconductor substrate 10n can be reduced.
  • the semiconductor substrate 10n is n-type, but it is not necessarily required. As shown in FIG. 13, a p-type semiconductor substrate 10p may be used. In this case, minority carriers are electrons. Therefore, in the solar cell 1C, the length Lp along the arrangement direction x from the end point 39 to the second insulating layer end 45a is the length along the arrangement direction x from the end point 39 to the first insulating layer end 45b. Longer than Ln. In FIG. 13, the second insulating layer end 45 b and the first semiconductor layer end 27 are aligned. In addition, the second insulating layer end 45b and the first semiconductor layer end 27 are in the same position in the arrangement direction x.
  • the center 60M of the separation groove 60 is closer to the center 20pM in the arrangement direction x of the first semiconductor layer that is the p-type semiconductor layer than the center 40M of the insulating layer 40.
  • the separation groove 60 is provided in the transparent electrode 52 formed on the second semiconductor layer 30p formed on the insulating layer 40, but due to misalignment. As shown in FIG. 14, a part of the separation groove 60 may be provided on the transparent electrode 52 formed on the second semiconductor layer 30 p formed on the back surface 12.
  • the thickness of the second semiconductor layer 30p covering the second insulating layer end 45b and the first semiconductor layer end 27 is thin, the distance between the transparent electrode layer 52p and the first semiconductor layer 20n is reduced, so that a short circuit is caused. It is possible that it will occur.
  • the formation of the separation groove 65 that is a part of the separation groove 60 reduces the possibility of such a short circuit.
  • the separation groove 65 may be provided in the transparent electrode 52 formed on the second semiconductor layer 30p formed on the back surface 12.

Landscapes

  • Engineering & Computer Science (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Sustainable Energy (AREA)
  • Sustainable Development (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Photovoltaic Devices (AREA)

Abstract

【課題】少数キャリアの再結合を減少させ、変換効率を向上させた太陽電池を提供する。 【解決手段】本発明は、第１導電型の半導体基板１０ｎと、第１導電型を有する第１半導体層２０ｎと、第２導電型を有する第２半導体層３０ｐと、第１電極５０ｎと、第２電極５０ｐと、絶縁層４０と、を備え、第１半導体層２０ｎ及び第２半導体層３０ｐは、裏面１２上に形成される太陽電池１であって、配列方向ｘにおいて、第１半導体層２０ｎ上に形成され、第１電極５０ｎ側にある一方の絶縁層４０の端部を第１絶縁層端部４５ａとし、第２電極５０ｐ側にある他方の絶縁層４０の端部を第２絶縁層端部４５ｂとすると、第２半導体層端部３７の裏面１２と接する端点３９から第２絶縁層端部４５ｂまでの配列方向ｘに沿った長さは、端点３９から第１絶縁層端部４５ａまでの配列方向ｘに沿った長さよりも短い。

Description

太陽電池及び太陽電池の製造方法
　本発明は、ｎ型半導体層及びｐ型半導体層が半導体基板の裏面上に形成された裏面接合型の太陽電池及びその太陽電池の製造方法に関する。
　太陽電池は、クリーンで無尽蔵に供給される太陽光エネルギーを直接電気エネルギー変換することができるため、新しいエネルギー源として期待されている。
　従来、ｎ型半導体層及びｐ型半導体層が半導体基板の裏面上に形成された太陽電池、いわゆる裏面接合型の太陽電池が知られている（例えば、特許文献１）。
　図１は、従来の裏面接合型の太陽電池１００の断面図である。図１に示すように、太陽電池１００では、ｎ型半導体基板１１０の裏面上にｎ型半導体層１２０とｐ型半導体層１３０とが形成されている。ｎ型半導体層１２０とｐ型半導体層１３０とに跨って、絶縁層１４０が形成されている。この絶縁層１４０上にｐ側電極１５０ｐとｎ側電極１５０ｎの分離溝１６０を形成することにより、両電極間の短絡を防いでいる。
特開２００９－２００２６７号公報
　太陽電池１００は、光を受光することにより半導体基板１１０内にキャリア（電子と正孔）が生成する。キャリアは、多数キャリアと少数キャリアとからなる。半導体基板１１０の導電型がｎ型である場合は、多数キャリアは電子であり、少数キャリアは正孔である。図１に示すように、ｎ型半導体基板１１０内のｎ型半導体層１２０付近で生成した正孔５は、ｐ側電極１５０ｐへと移動する際に、絶縁層１４０で覆われたｐ型半導体層１３０と半導体基板１１０との接合付近を通過する必要がある。この通過の際に、正孔５は、多数キャリアである電子と再結合を起こしやすい。再結合が起こると、電極１５０から取り出されるキャリアが減少するため、変換効率の低下が懸念される。また、少数キャリアが電子となるｐ型の半導体基板でも同様である。
　本発明は、このような状況に鑑みてなされたものであり、少数キャリアの再結合を減少させ、変換効率を向上させた太陽電池及びその太陽電池の製造方法を提供することを目的とする。
　上述した課題を解決するため、本発明は、次のような特徴を有している。本発明によれば、受光面と裏面（裏面１２）とを有する第１導電型の半導体基板（半導体基板１０ｎ）と、第１導電型を有する第１半導体層（第１半導体層２０ｎ）と、第２導電型を有する第２半導体層（第２半導体層３０ｐ）と、前記第１半導体層と電気的に接続された第１電極（第１電極５０ｎ）と、前記第２半導体層と電気的に接続された第２電極（第２電極５０ｐ）と、絶縁性を有する絶縁層（絶縁層４０）と、を備え、前記第１半導体層及び前記第２半導体層は、前記裏面上に形成される太陽電池（太陽電池１）であって、前記第１半導体層と前記第２半導体層とが交互に配列された配列方向（配列方向ｘ）において、前記第１半導体層の端部を第１半導体層端部（第１半導体層端部２７）とし、前記第１半導体層と隣り合う前記第２半導体層の端部を第２半導体層端部（第２半導体層端部３７）とし、前記第１半導体層上に形成され、前記第１電極側にある一方の前記絶縁層の端部を第１絶縁層端部（第１絶縁層端部４５ａ）とし、前記第２電極側にある他方の前記絶縁層の端部を第２絶縁層端部（第２絶縁層端部４５ｂ）とすると、前記第２半導体層端部の前記裏面と接する端点（端点３９）から前記第２絶縁層端部までの前記配列方向に沿った長さは、前記端点から前記第１絶縁層端部までの前記配列方向に沿った長さよりも短いことを要旨とする。
　本発明によれば、第２半導体層端部の裏面と接する端点から第２絶縁層端部までの配列方向に沿った長さは、端点から第１絶縁層端部までの配列方向に沿った長さよりも短い。これにより、第１半導体層付近で生成した少数キャリアは、第２電極へと移動する際に、絶縁層で覆われた第２半導体層と半導体基板との接合付近を通過する長さが短くなる。従って、配列方向における絶縁層の幅が同一の太陽電池と比べた場合、本発明の太陽電池の方が、第２半導体層下における少数キャリアの再結合を減少させることができる。
　また、前記端点から前記第２絶縁層端部までの前記配列方向に沿った長さは、０．１ｍｍ以内であることを要旨とする。
　また、前記第２絶縁層端部と前記第１半導体層端部とが並んでいることを要旨とする。
　また、前記第２絶縁層端部と前記第１半導体層端部とは、前記配列方向において、同一位置にあることを要旨とする。
　また、前記太陽電池は、短絡を防ぐための分離溝を備えており、前記裏面上に形成された前記第１半導体層と前記裏面上に形成された前記第２半導体層とのうち、ｐ型の導電型を有する半導体層をｐ型半導体層とすると、前記配列方向において、前記分離溝の中心は、前記絶縁層の中心よりも、前記ｐ型半導体層の中心に近いことを要旨とする。
　また、光を受ける受光面と前記受光面とは反対側に設けられる裏面とを有する第１導電型の半導体基板の前記裏面上に、第１導電型を有する第１半導体層を形成する第１半導体層形成工程と、前記裏面上に、第２導電型を有する第２半導体層を形成する第２半導体層形成工程と、絶縁性を有する絶縁層を形成する絶縁層形成工程とを有する太陽電池の製造方法であって、各工程は、前記第１半導体層形成工程、前記絶縁層形成工程、前記第２半導体層形成工程の順に行われ、前記第２半導体層形成工程は、前記第１半導体層上に形成された前記絶縁層の一部を除去する工程と、前記絶縁層が除去されることにより露出した前記第１半導体層を除去する工程と、前記第１半導体層が除去されることにより露出した前記半導体基板上に前記第２半導体層を形成する工程とを有することを要旨とする。
　また、前記太陽電池の製造方法は、短絡を防ぐための分離溝を形成する分離溝形成工程を有しており、前記裏面上に形成された前記第１半導体層と前記裏面上に形成された前記第２半導体層とのうち、ｐ型の導電型を有する半導体層をｐ型半導体層とすると、前記分離溝形成工程では、前記第１半導体層と前記第２半導体層とが交互に配列された配列方向において、前記分離溝の中心は、前記絶縁層の中心よりも、前記ｐ型半導体層の中心に近く形成されることを要旨とする。
　本発明は、少数キャリアの再結合を減少させ、変換効率を向上させる太陽電池及びその太陽電池の製造方法を提供することができる。
図１は、従来の裏面接合型の太陽電池１００の断面図である。 図２は、本発明の実施形態に係る太陽電池１Ａの裏面１２側から視た平面図である。 図３は、図２のＡ－Ａ’線における断面図である。 図４は、本発明の実施形態に係る太陽電池１Ｂの垂直方向ｚと配列方向ｘとに沿った断面における断面図である。 図５は、本発明の実施形態に係る太陽電池１Ｂの製造方法を説明するためのフローチャートである。 図６は、本発明の実施形態に係る太陽電池１Ｂの製造方法を説明するための図である。 図７は、本発明の実施形態に係る太陽電池１Ｂの製造方法を説明するための図である。 図８は、本発明の実施形態に係る太陽電池１Ｂの製造方法を説明するための図である。 図９は、本発明の実施形態に係る太陽電池１Ｂの製造方法を説明するための図である。 図１０は、本発明の実施形態に係る太陽電池１Ｂの製造方法を説明するための図である。 図１１は、本発明の実施形態に係る太陽電池１Ｂの製造方法を説明するための図である。 図１２は、本発明の実施形態に係る太陽電池１Ｂの製造方法を説明するための図である。 図１３は、本発明の実施形態に係る太陽電池１Ｃの垂直方向ｚと配列方向ｘとに沿った断面における断面図である。 図１４は、本発明の実施形態に係る太陽電池１Ｄの垂直方向ｚと配列方向ｘとに沿った断面における断面図である。
　本発明の実施形態に係る太陽電池１の一例について、図面を参照しながら説明する。以下の図面の記載において、同一または類似の部分には、同一又は類似の符号を付している。図面は模式的なのものであり、各寸法の比率などは現実のものとは異なることを留意すべきである。従って、具体的な寸法などは以下の説明を参酌して判断すべきものである。図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。
（１）太陽電池１Ａの概略構成
　本発明の実施形態に係る太陽電池１Ａの概略構成について、図２及び図３を参照しながら説明する。図２は、本発明の実施形態に係る太陽電池１Ａの裏面１２側から視た平面図である。図３は、図２のＡ－Ａ’線における断面図である。
　太陽電池１Ａは、図２及び図３に示すように、半導体基板１０ｎ、第１半導体層２０ｎ、第２半導体層３０ｐ、絶縁層４０、第１電極５０ｎ、第２電極５０ｐ、接続電極７０ｎ及び、接続電極７０ｐを備える。
　半導体基板１０ｎは、光を受ける受光面と受光面とは反対側に設けられる裏面１２とを有する。半導体基板１０ｎは、受光面における受光によってキャリア（電子と正孔）を生成する。
　半導体基板１０ｎは、ｎ型又はｐ型の導電型を有する単結晶Ｓｉ、多結晶Ｓｉなどの結晶系半導体材料や、ＧａＡｓ、ＩｎＰなどの化合物半導体材料を含む一般的な半導体材料によって構成することができる。半導体基板１０ｎの受光面及び裏面１２には、微小な凹凸が形成されていてもよい。図示しないが、半導体基板１０ｎの受光面には光の入射を遮る構造体（例えば、電極など）は形成されていない。半導体基板１０ｎは、受光面全面での受光が可能である。受光面は、パッシベーション層に覆われていても良い。パッシベーション層は、キャリアの再結合を抑制するパッシベーション性を有する。パッシベーション層は、例えば、ドーパントを添加せず、あるいは微量のドーパントを添加することによって形成される実質的に真正な非晶質半導体層を含むことができる。
　半導体基板１０ｎは、第１導電型である。太陽電池１Ａにおいて、半導体基板１０ｎがｎ型単結晶シリコン基板であるものとして説明する。従って、半導体基板１０ｎの導電型は、ｎ型となる。このため、少数キャリアは、正孔となる。
　第１半導体層２０ｎは、半導体基板１０ｎの裏面１２上に形成される。第１半導体層２０ｎは、長手方向を有するように形成される。この長手方向を長手方向ｙとする。第１半導体層２０ｎは、半導体基板１０ｎと同一の第１導電型を有する。第１半導体層２０ｎは、ｎ型非晶質半導体層によって構成されている。このような構成（いわゆるＢＳＦ構造）によれば、半導体基板１０ｎの裏面１２と第１半導体層２０ｎとの界面におけるキャリアの再結合を抑制することができる。
　第２半導体層３０ｐは、半導体基板１０ｎの裏面１２上に形成される。第２半導体層３０ｐは、長手方向ｙを有するように形成される。第２半導体層３０ｐは、半導体基板１０ｎと異なる第２導電型を有する。第２半導体層３０ｐは、ｐ型非晶質半導体層によって構成されている。このため、半導体基板１０ｎと第２半導体層３０ｐとの接合は、ｐｎ接合となる。第２半導体層３０ｐは、絶縁層４０上にも形成される。
　尚、第１半導体層２０ｎと裏面１２との間、第２半導体層２０ｐと裏面１２の間に夫々薄い真性非晶質半導体層を介挿しても良い。このようにすることで、接合特性を改善することができる。
　図３に示されるように、第１半導体層２０ｎと第２半導体層３０ｐとは、交互に配列される。この配列方向を配列方向ｘとする。太陽電池１Ａにおいて、配列方向ｘと長手方向ｙとは、直交している。
　配列方向ｘにおける第１半導体層２０ｎの端部を第１半導体層端部２７とする。配列方向ｘにおいて、第１半導体層２０ｎと隣り合う第２半導体層３０ｐの配列方向ｘにおける端部を第２半導体層端部３７とする。第２半導体層端部３７において、裏面１２と接する点を端点３９とする。太陽電池１Ａにおいて、第１半導体層端部２７と第２半導体層端部３７とは接している。なお、第２半導体層３０ｐは、絶縁層４０上にも形成されるが、第２半導体層端部３７とは、裏面１２上に形成された第２半導体層３０ｐにおける端部をいう。従って、絶縁層４０上に形成された第２半導体層３０ｐの端部は、第２半導体層端部３７でない。
　絶縁層４０は、絶縁性を有する。絶縁層４０は、少なくとも第１半導体層２０ｎ上に形成される。太陽電池１Ａにおいて、絶縁層４０は、第１半導体層２０ｎと第２半導体層３０ｐとに跨って形成される。絶縁層４０としては、窒化アルミニウム、窒化ケイ素、酸化ケイ素などを用いることができる。
　絶縁層４０は、配列方向ｘにおいて端部を有する。第１半導体層２０ｎ上に形成され、配列方向ｘにおいて第１電極５０ｎ側にある一方の絶縁層４０の端部を第１絶縁層端部４５ａとする。配列方向ｘにおいて第２電極５０ｐ側にある他方の絶縁層４０の端部を第２絶縁層端部４５ｂとする。端点３９から第１絶縁層端部４５ａまでの配列方向ｘに沿った長さＬｎは、端点３９から第２絶縁層端部４５ｂまでの配列方向ｘに沿った長さＬｐよりも長い。すなわち、長さＬｐは、長さＬｎよりも短い。言い換えると、絶縁層４０は、配列方向ｘにおいて、第２半導体層３０ｐよりも第１半導体層２０ｎに寄って形成される。端点３９から第２絶縁層端部４５ｂまでの配列方向ｘに沿った長さＬｐは、０．１ｍｍ以内が好ましい。長さＬｐが、０．１ｍｍ以内であれば、再結合する少数キャリアの数も少ないため、変換効率の向上が図られる。
　第１電極５０ｎは、第１半導体層２０ｎと電気的に接続されている。図２に示されるように、第１電極５０ｎは、長手方向ｙに沿って形成される。第１電極５０ｎは、透明電極層５２ｎと収集電極５５ｎとを有する。透明電極層５２ｎは、第１半導体層２０ｎ上に形成される。また、絶縁層４０上に形成された第２半導体層３０ｐ上にも形成される。透明電極層５２ｎは、透光性を有する導電性材料によって形成される。透明電極層５２ｎとしては、ＩＴＯ（酸化インジウム錫）、酸化錫、酸化亜鉛などを用いることができる。収集電極５５ｎは、透明電極層５２ｎ上に形成される。収集電極５５ｎとしては、樹脂材料をバインダーとし、銀粒子等の導電性粒子をフィラーとする樹脂型導電性ペーストや、スパッタリング法による銀などを用いて形成することができる。また、透明電極層５２ｎ上に下地金属を形成した後、メッキ法を用いて形成することもできる。
　第２電極５０ｐは、第２半導体層３０ｐと電気的に接続されている。図２に示されるように、第２電極５０ｐは、長手方向ｙに沿って形成される。第２電極５０ｐは、透明電極層５２ｐと収集電極５５ｐとを有する。透明電極層５２ｐは、第２半導体層３０ｐ上に形成される。収集電極５５ｐは、透明電極層５２ｐ上に形成される。透明電極層５２ｐ及び収集電極５５ｐは、それぞれ透明電極層５２ｎ、収集電極５５ｎと同一の材料を用いることができる。
　第１電極５０ｎ及び第２電極５０ｐは、キャリアを収集する。第１電極５０ｎ及び第２電極５０ｐは、短絡を防ぐための分離溝６０によって分離されている。分離溝６０は、透明電極５２に設けられる。分離溝６０は、第２半導体層３０ｐ上に形成された透明電極５２に設けられる。従って、分離溝６０の底は、第２半導体層３０ｐとなる。ここでいう第２半導体層３０ｐは、絶縁層４０上に形成された第２半導体層３０ｐである。分離溝６０は、長手方向ｙに沿って形成される。なお、第２半導体層３０ｐは、ｐ型であるため、導電性が低い。また、第２半導体層３０ｐの厚みは、分離溝６０の幅に対して極めて小さい。このため、第２半導体層３０ｐを介した第１電極５０ｎと第２電極５０ｐとの間のリークは、極めて小さい。
　接続電極７０ｎは、複数の第１電極５０ｎと電気的に接続される。具体的には、図２に示されるように、接続電極７０ｎは、第１電極５０ｎの端部と接続される。接続電極７０ｐは、複数の第２電極５０ｐと電気的に接続される。具体的には、図２に示されるように、接続電極７０ｐは、第２電極５０ｐの端部と接続される。接続電極７０ｎ及び接続電極７０ｐは、複数の第１電極５０ｎ及び複数の第２電極５０ｐに収集されたキャリアをさらに収集する。
（２）太陽電池１Ｂの概略構成
　本発明の実施形態に係る太陽電池１Ｂの概略構成について、図４を参照しながら説明する。以下において、太陽電池１Ａと同一部分については、説明を省略する。すなわち、太陽電池１Ａとの相違点を主に説明する。図４は、本発明の実施形態に係る太陽電池１Ｂの配列方向ｘ及び長手方向ｙに垂直な垂直方向ｚと配列方向ｘとに沿った断面図である。
　図４に示されるように、第１半導体層２０ｎは、ｉ型非晶質半導体層２２ｉとｎ型非晶質半導体層２５ｎとからなる。ｉ型非晶質半導体層２２ｉは、半導体基板１０ｎの裏面１２上に形成される。ｎ型非晶質半導体層２５ｎは、ｉ型非晶質半導体層２２ｉ上に形成される。このような、ｎ型の半導体基板１０ｎ、ｉ型非晶質半導体層２２ｉ、ｎ型非晶質半導体層２５ｎという構成（いわゆるＢＳＦ構造）によれば、半導体基板１０ｎの裏面におけるキャリアの再結合を抑制することができる。
　図４に示されるように、第２半導体層３０ｐは、ｉ型非晶質半導体層３２ｉとｐ型非晶質半導体層３５ｐとからなる。ｉ型非晶質半導体層３２ｉは、半導体基板１０ｎの裏面１２上に形成される。ｐ型非晶質半導体層３５ｐは、ｉ型非晶質半導体層３２ｉ上に形成される。このような、ｎ型の半導体基板１０ｎ、ｉ型非晶質半導体層３２ｉ、ｐ型非晶質半導体層３５ｐという構成（いわゆる「ＨＩＴ」（登録商標）構造）によれば、ｐｎ接合特性を向上することができる。
　ｉ型非晶質半導体層２２ｉ、ｉ型非晶質半導体層３２ｉ、ｎ型非晶質半導体層２５ｎ及びｐ型非晶質半導体層３５ｐそれぞれは、水素を含む非晶質半導体によって構成することができる。このような非晶質半導体としては、非晶質シリコン、非晶質シリコンカーバイド、或いは非晶質シリコンゲルマニウムなどが挙げられる。非晶質半導体層には、これに限らず他の非晶質半導体を用いてもよい。ｉ型非晶質半導体層２２ｉ、ｉ型非晶質半導体層３２ｉ、ｎ型非晶質半導体層２５ｎ及びｐ型非晶質半導体層３５ｐは、それぞれ１種の非晶質半導体によって構成されていてもよい。ｉ型非晶質半導体層２２ｉ、ｉ型非晶質半導体層３２ｉ、ｎ型非晶質半導体層２５ｎ及びｐ型非晶質半導体層３５ｐは、それぞれ２種以上の非晶質半導体が組み合わされていてもよい。
　図４に示されるように、第２絶縁層端部４５ｂと第１半導体層端部２７とが並んでいる。また、第２絶縁層端部４５ｂと第１半導体層端部２７とは配列方向ｘにおいて、同一位置にある。ここで、同一位置とは、略同一位置であり、誤差によるズレを含んでいる。
　太陽電池１Ｂにおいて、ｐ型の導電型を有する半導体層は、第２半導体層３０ｐである。本実施形態においても、第１電極５０ｎと第２電極５０ｐとを分離する分離溝６０は、第１半導体層２０ｎの表面上に設けられた絶縁層４０上に設けられている。また、分離溝６０は、絶縁層４０上の第２半導体層３０ｐ上に設けられている。さらに分離溝６０は、絶縁層４０上の第２半導体層３０ｐ上に設けられた透明電極層５２ｐに設けられている。また、図４に示されるように、配列方向ｘにおける分離溝６０の中心６０Ｍは、配列方向ｘにおける絶縁層４０の中心４０Ｍよりも、配列方向ｘにおける第２半導体層３０ｐの中心３０ｐＭに近い。すなわち、第２半導体層３０ｐの中心３０ｐＭから絶縁層４０の中心４０Ｍまでの長さＬ４０よりも、第２半導体層３０ｐの中心３０ｐＭから分離溝６０の中心６０Ｍまでの長さＬ６０の方が短い。配列方向ｘにおいて、分離溝６０は、絶縁層４０の中心に位置するのではなく、ｐ型の半導体層に寄って形成される。
（３）太陽電池１Ｂの製造方法
　本発明の実施形態に係る太陽電池１Ｂの製造方法について、図５から図１２を参照しながら説明する。図５は、本発明の実施形態に係る太陽電池１Ｂの製造方法を説明するためのフローチャートである。図６から図１２は、本発明の実施形態に係る太陽電池１Ｂの製造方法を説明するための図である。
　図５に示されるように、太陽電池１Ｂの製造方法は、工程Ｓ１から工程Ｓ４を有する。
　工程Ｓ１は、第１導電型の半導体基板１０ｎの裏面１２上に、第１導電型を有する第１半導体層２０ｎを形成する工程である。まず、半導体基板１０ｎが準備される。半導体基板１０ｎ表面の汚れを除去するため、半導体基板１０ｎには、酸又はアルカリ溶液でエッチングがなされている。半導体基板１０ｎの受光面には光反射低減用のテクスチャ構造が形成されている。半導体基板１０ｎの裏面は、受光面に比べ平坦にされている。準備された半導体基板１０ｎの裏面１２上に、ｉ型非晶質半導体層２２ｉが形成される。形成されたｉ型非晶質半導体層２２ｉ上に、ｎ型非晶質半導体層２５ｎが形成される。ｉ型非晶質半導体層２２ｉ及びｎ型非晶質半導体層２５ｎは、例えば、化学気相蒸着法（ＣＶＤ法）によって、形成される。この工程Ｓ１によって、裏面１２上に第１半導体層２０ｎが形成される。
　工程Ｓ２は、絶縁性を有する絶縁層４０を形成する工程である。工程Ｓ１により、形成された第１半導体層２０ｎ上に、絶縁層４０が形成される。具体的には、図６に示されるように、ｎ型非晶質半導体層２５ｎ上に、絶縁層４０が形成される。絶縁層４０は、例えば、ＣＶＤ法によって、形成される。
　工程Ｓ３は、第１導電型の半導体基板１０ｎの裏面１２上に、第２導電型を有する第２半導体層３０ｐを形成する工程である。工程Ｓ３は、工程Ｓ３１から工程Ｓ３３を有する。
　工程Ｓ３１は、第１半導体層２０ｎ上に形成された絶縁層４０を除去する工程である。フォトリソ法又はスクリーン印刷法を用いて、絶縁層４０上にレジストを塗布する。垂直方向ｚから裏面１２を見て、第２半導体層３０ｐが形成される部分に該当する絶縁層４０上にレジストを塗布する。その後、エッチング液によって、レジストで覆われていない部分の絶縁層４０を溶解及び除去する。これによって、図７に示されるように、第１半導体層２０ｎが露出する。また、第２絶縁層端部４５ｂが現れる。処理条件によっては、第１半導体層２０ｎも一部除去されることもある。
　レジストによるパターン形成以外の方法としては、例えば、エッチングペーストにより、絶縁層４０を部分的に除去する方法がある。これらに限らず、他の方法により、絶縁層４０を部分的に除去しても良い。
　工程Ｓ３２は、絶縁層４０が除去されることにより露出した第１半導体層２０ｎを除去する工程である。露出した第１半導体層２０ｎをアルカリ洗浄する。これにより、図８に示されるように、半導体基板１０ｎが露出する。また、第１半導体層端部２７が現れる。処理条件により、第１半導体層端部２７の除去される量が変わる。このため、太陽電池１Ａのように、絶縁層４０が第１半導体層２０ｎと第２半導体層３０ｐとに跨って形成する場合は、例えば、処理時間を長めにする。
　工程Ｓ３２では、除去されずに残った絶縁層４０が第１半導体層２０ｎを保護する保護層として働く。このため、第２絶縁層端部と第１半導体層端部とが並んで形成される。また、第２絶縁層端部４５ｂと第１半導体層端部２７とは配列方向ｘにおいて、同一位置にある。
　工程Ｓ３３は、第１半導体層２０ｎが除去されることにより露出した半導体基板１０ｎ上に第２半導体層３０ｐを形成する工程である。半導体基板１０ｎの裏面１２上に、ｉ型非晶質半導体層３２ｉが形成される。形成されたｉ型非晶質半導体層３２ｉ上に、ｐ型非晶質半導体層３５ｐが形成される。ｉ型非晶質半導体層３２ｉ及びｐ型非晶質半導体層３５ｐは、例えば、ＣＶＤ法によって、形成される。この工程Ｓ３３によって、裏面１２上に第２半導体層３０ｐが形成される。図９に示されるように、太陽電池１Ｂにおいて、第２半導体層３０ｐは、全面に渡って形成される。従って、第２半導体層３０ｐは、裏面１２上だけでなく、絶縁層４０上にも形成される。また、第２半導体層３０ｐは、第２絶縁層端部４５ｂ及び第１半導体層端部２７を覆う。第２半導体層端部３７は、裏面１２上に形成された第２半導体層３０ｐにおける端部であるため、第１半導体層端部２７と第２半導体層端部３７とは接している。
　工程Ｓ４は、第１電極５０ｎ及び第２電極５０ｐを形成する工程である。工程Ｓ４は、工程Ｓ４１から工程Ｓ４４を有する。
　工程Ｓ４１は、第２半導体層３０ｐ及び絶縁層４０を除去する工程である。絶縁層４０上に形成された第２半導体層３０ｐ上に、フォトリソ法やスクリーン印刷法を用いて、第２半導体層３０ｐを残したい部分にレジストを塗布する。その後、エッチング液を用いて処理を行うことにより、図１０に示されるように、レジストが塗布された第２半導体層３０ｐ部分及び絶縁層４０部分が残る。レジストが塗布されなかった第２半導体層３０ｐ部分及び絶縁層４０部分は、除去される。絶縁層４０が完全に除去されずに残る場合は、フッ化水素（ＨＦ）を用いて洗浄を行う。これにより、第１半導体層２０ｎが露出する。また、第１絶縁層端部４５ａが現れる。第２半導体層３０ｐ及び絶縁層４０を別々に除去しても良い。また、工程Ｓ３１と同様に、レジストを用いた方法以外の方法によって、第２半導体層３０ｐ及び絶縁層４０を除去しても良い。
　工程Ｓ４２は、透明電極層５２を形成する工程である。図１１に示されるように、第１半導体層２０ｎ上及び第２半導体層３０ｐ上に、物理蒸着法（ＰＶＤ法）を用いて、透明電極層５２を形成する。その後、ＰＶＤ法を用いて、収集電極５５の下地となる下地金属層を形成しても良い。下地金属には、例えば、Ｔｉ及びＣｕが用いられる。
　工程Ｓ４３は、短絡を防ぐための分離溝６０を形成する工程である。レーザーを用いて、分離溝６０を形成する。分離溝６０は、第２半導体層３０ｐ上に形成された透明電極５２に設けられる。ここでいう第２半導体層３０ｐは、絶縁層４０上に形成された第２半導体層３０ｐである。レーザーにより、第１半導体層２０ｎ又は第２半導体層３０ｐが傷つけられるためである。レーザーを用いる方法以外、例えば、レジストとエッチング液とを用いて分離溝６０を形成した場合も同様である。
　分離溝６０が適切な箇所に形成されるように、レーザーの放射口やレジストパターンの位置合わせは行われるものの、微小なずれを生じてしまう。この微小な位置合わせずれを考慮して、太陽電池１Ａでは、配列方向ｘにおける絶縁層４０の中心４０Ｍに、分離溝６０の中心６０Ｍが一致するようにして、分離溝６０が形成されている。
　一方、太陽電池１Ｂでは、配列方向ｘにおいて、分離溝６０が、ｐ型の第２半導体層３０ｐに寄って形成される。すなわち、配列方向ｘにおいて、分離溝６０の中心６０Ｍは、絶縁層４０の中心４０Ｍよりも、第２半導体層３０ｐの中心３０ｐＭに近く形成される。このような位置合わせを行うことにより、配列方向ｘにおける絶縁層４０の幅を短くしても、ｎ型の半導体層である第１半導体層２０ｎにレーザー又はエッチング液による損傷が生じることがない。これにより、絶縁層４０の幅を短く設計することができるため、第１半導体層２０ｎ下で発生した少数キャリアが、絶縁層４０下を経由して第２半導体層３０ｐまで移動する距離を短くできる。従って、少数キャリアの再結合による効率低下を低減させることができる。
　工程Ｓ４４は、収集電極５５を形成する工程である。スクリーン印刷法により、導電性ペーストを透明電極５２上に塗布する。その後、導電性ペーストを焼成することによって収集電極５５形成する。メッキ法により、透明電極５２上に、収集電極５５形成しても良い。これにより、図４に示される太陽電池１Ｂが形成される。
（４）作用・効果
　本発明の実施形態に係る太陽電池１によれば、端点３９から第２絶縁層端部４５ｂまでの配列方向ｘに沿った長さＬｐは、端点３９から第１絶縁層端部４５ａまでの配列方向ｘに沿った長さＬｎよりも短い。これによって、半導体基板１０ｎ内の第１半導体層２０ｎ付近で生成した少数キャリアは、第２電極５０ｐへと移動する際に、絶縁層４０で覆われた第２半導体層３０ｐと半導体基板１０ｎとの接合付近を通過する長さが短くなる。従って、配列方向ｘにおける絶縁層４０の幅が同一の太陽電池と比べた場合、太陽電池１の方が、第２半導体層３０ｐ下での少数キャリアが第２電極５０ｐに到達するまでの距離が短くなり、少数キャリアの再結合を減少させることができる。
　本発明の実施形態に係る太陽電池１によれば、端点３９から第２絶縁層端部４５ｂまでの配列方向ｘに沿った長さＬｐは、０．１ｍｍ以内である。長さＬｐが０．１ｍｍ以内であれば、再結合する少数キャリアの数も少ないため、変換効率の向上が図られる。
　本発明の実施形態に係る太陽電池１Ｂによれば、第２絶縁層端部４５ｂと第１半導体層端部２７とが並んでいる。また、第２絶縁層端部４５ｂと第１半導体層端部２７とは配列方向ｘにおいて、同一位置にある。少数キャリアは、絶縁層４０で覆われた第２半導体層３０ｐと半導体基板１０ｎとの接合付近を通過せずに、第２電極５０ｐへと移動できる。
　本発明の実施形態に係る太陽電池１Ｂによれば、配列方向ｘにおいて、分離溝６０の中心６０Ｍは、絶縁層４０の中心４０Ｍよりも、ｐ型半導体である第２半導体層３０ｐの中心３０ｐＭに近い。このため、絶縁層４０の幅が短くても、ｎ型の半導体層である第１半導体層２０ｎに、分離溝６０の形成による損傷が生じることがない。絶縁層４０の幅を短くすることにより、第１半導体層２０ｎ下で発生した少数キャリアが、第２電極５０ｐに到達するまでの距離が短くなる。従って、少数キャリアの再結合による損失を減少させることができる。
　本発明の実施形態に係る太陽電池１の製造方法によれば、第１半導体層形成工程Ｓ１、絶縁層形成工程Ｓ２、第２半導体層形成工程Ｓ３の順に行われ、第２半導体層形成工程Ｓ３は、第１半導体層２０ｎ上に形成された絶縁層４０を除去する工程Ｓ３１と、絶縁層４０が除去されることにより露出した第１半導体層２０ｎを除去する工程Ｓ３２と、第１半導体層２０ｎが除去されることにより露出した半導体基板１０ｎ上に第２半導体層３０ｐを形成する工程Ｓ３３とを有する。これによって、絶縁層４０を第１半導体層２０ｎの保護膜として用いることができる。その結果、第２絶縁層端部と第１半導体層端部とが並んで形成される。また、第２絶縁層端部４５ｂと第１半導体層端部２７とは配列方向ｘにおいて、同一位置となるように形成される。
　本発明の実施形態に係る太陽電池１Ｂの製造方法によれば、分離溝形成工程Ｓ４３では、配列方向ｘにおいて、分離溝６０の中心６０Ｍは、絶縁層４０の中心４０Ｍよりも、第２半導体層３０ｐの中心３０ｐＭに近く形成される。これによって、ｎ型の半導体層である第１半導体層２０ｎが表面に露出することがないため、エッチング液などによる損傷を受けない。また、分離溝６０をレーザーで形成する場合も、レーザーによる損傷を生じることはない。従って、絶縁層４０の幅を短く設計することができるため、絶縁層４０の下の第１半導体層２０ｎと半導体基板１０ｎとの接続部分を小さくできる。従って、少数キャリアが第１半導体層２０ｎ下を移動する距離を短くできる。また、絶縁層４０の幅が短くなるにつれ、半導体基板１０ｎ上に形成された第１半導体層２０ｎ上に形成される第１電極５０ｎ（透明電極層５２ｎ）の配列方向ｘにおける幅を長くできる。これによって、電流の抵抗損失を減少できる。
（５）その他の実施形態
　上述したように、本発明の実施形態を通じて本発明の内容を開示したが、この開示の一部をなす論述及び図面は、本発明を限定するものであると理解すべきではない。
　本発明の実施形態に係る太陽電池１では、半導体基板１０ｎはｎ型であったが、必ずしもそうである必要はない。図１３に示されるように、ｐ型の半導体基板１０ｐを用いても良い。この場合、少数キャリアは電子となる。このため、太陽電池１Ｃでは、端点３９から第２絶縁層端部４５ａまでの配列方向ｘに沿った長さＬｐは、端点３９から第１絶縁層端部４５ｂまでの配列方向ｘに沿った長さＬｎよりも長い。図１３において、第２絶縁層端部４５ｂと第１半導体層端部２７とが並んでいる。また、第２絶縁層端部４５ｂと第１半導体層端部２７とは配列方向ｘにおいて、同一位置にある。
　太陽電池１Ｃにおいても、配列方向ｘにおいて、分離溝６０の中心６０Ｍは、絶縁層４０の中心４０Ｍよりも、ｐ型半導体層である第１半導体層の配列方向ｘにおける中心２０ｐＭに近い。
　本発明の実施形態に係る太陽電池１では、分離溝６０は、絶縁層４０上に形成された第２半導体層３０ｐ上に形成された透明電極５２に設けられていたが、位置合わせのずれにより、図１４に示すように、分離溝６０の一部が、裏面１２上に形成された第２半導体層３０ｐ上に形成された透明電極５２に設けられていても良い。第２絶縁層端部４５ｂ及び第１半導体層端部２７を覆う第２半導体層３０ｐの厚さが薄い場合は、透明電極層５２ｐと第１半導体層２０ｎとの距離が近くなるため、短絡を生じる可能性が考えられる。分離溝６０の一部である分離溝６５が形成されることにより、そのような短絡を生じる可能性が減少する。分離溝６５の形成により、裏面１２上に形成された第２半導体層３０ｐに損傷を生じるものの、ｐ型の半導体層の損傷によるダメージは、ｎ型の半導体層の損傷によるダメージと比べて、充分小さい。従って、短絡を防ぐため、分離溝６５が、裏面１２上に形成された第２半導体層３０ｐ上に形成された透明電極５２に設けられていても良い。
　このように、本発明はここでは記載していない様々な実施形態を含む。従って、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。
　１，１Ａ，１Ｂ，１Ｃ，１Ｄ，１００…太陽電池、１０ｎ，１０ｐ…半導体基板、１２…裏面、２０ｎ，２０ｐ，１２０…第１半導体層、２２ｉ…ｉ型半導体結晶層、２５ｎ…ｎ型半導体結晶層、２５ｐ…ｐ型半導体結晶層、２７…第１半導体層端部、３０ｎ，３０ｐ…第２半導体層、３２ｉ…ｉ型半導体結晶層、３５ｎ…ｎ型半導体結晶層，３５ｐ…ｐ型半導体結晶層、３７…第２半導体層端部、３９…端点、４０…絶縁層、４５ａ…第１絶縁層端部、４５ｂ…第２絶縁層端部、５０ｎ，５０ｐ…第１電極，第２電極、５２ｎ，５２ｐ…透明電極層、５５ｎ，５５ｐ…収集電極、６０，６５…分離溝、７０ｎ，７０ｐ…接続電極

Claims (28)

  1. 　受光面と裏面とを有する第１導電型の半導体基板と、第１導電型を有する第１半導体層と、第２導電型を有する第２半導体層と、前記第１半導体層と電気的に接続された第１電極と、前記第２半導体層と電気的に接続された第２電極と、絶縁性を有する絶縁層と、を備え、前記第１半導体層及び前記第２半導体層は、前記裏面上に形成される太陽電池であって、
    　前記第１半導体層と前記第２半導体層とが交互に配列された配列方向において、前記第１半導体層の端部を第１半導体層端部とし、前記第１半導体層と隣り合う前記第２半導体層の端部を第２半導体層端部とし、前記第１半導体層上に形成され、前記第１電極側にある一方の前記絶縁層の端部を第１絶縁層端部とし、前記第２電極側にある他方の前記絶縁層の端部を第２絶縁層端部とすると、
    　前記第２半導体層端部の前記裏面と接する端点から前記第２絶縁層端部までの前記配列方向に沿った長さは、前記端点から前記第１絶縁層端部までの前記配列方向に沿った長さよりも短い太陽電池。
  2. 　前記端点から前記第２絶縁層端部までの前記配列方向に沿った長さは、０．１ｍｍ以内である請求項１に記載の太陽電池。
  3. 　前記第２絶縁層端部と前記第１半導体層端部とが並んでいる請求項１に記載の太陽電池。
  4. 　前記第２絶縁層端部と前記第１半導体層端部とは、前記配列方向において、同一位置にある請求項１に記載の太陽電池。
  5. 　前記太陽電池は、短絡を防ぐための分離溝を備えており、
    　前記分離溝は、前記絶縁層上に位置する、
    　請求項１に記載の太陽電池。
  6. 　前記裏面上に形成された前記第１半導体層と前記裏面上に形成された前記第２半導体層とのうち、ｐ型の導電型を有する半導体層をｐ型半導体層とすると、
    　前記配列方向において、前記分離溝の中心は、前記絶縁層の中心よりも、前記ｐ型半導体層の中心に近い請求項５に記載の太陽電池。
  7. 　前記受光面の全面で受光が可能である、請求項１に記載の太陽電池。
  8. 　前記受光面は、パッシベーション層で覆われている、請求項７に記載の太陽電池。
  9. 　前記パッシベーション層は、実質的に真正な非晶質半導体層を含む、請求項８に記載の太陽電池。
  10. 　前記受光面は、テクスチャ構造を有する、請求項７に記載の太陽電池。
  11. 　前記半導体基板の前記裏面は、前記受光面よりも平坦にされている、請求項１０に記載の太陽電池。
  12. 　受光面と裏面とを有する第１導電型の半導体基板と、前記半導体基板の前記裏面上に交互に配列された第１導電型を有する第１半導体層および第２導電型を有する第２半導体層と、前記第１半導体層に電気的に接続される第１電極と、前記第２半導体層に電気的に接続される第２電極と、を有する太陽電池であって、
    　前記第１半導体層の表面の端部の上に設けられた絶縁層を有し、
    　前記第２導体層は、前記絶縁層上を含んで前記半導体基板の前記裏面上に設けられ、
    　前記第１電極と前記第２電極とは、前記絶縁層上で電気的に分離されている、
    　太陽電池。
  13. 　前記第１電極と前記第２電極とを電気的に分離する分離溝が、前記絶縁層上に設けられている、請求項１２に記載の太陽電池。
  14. 　前記受光面の全面で受光が可能である、請求項１２に記載の太陽電池。
  15. 　前記受光面は、パッシベーション層で覆われている、請求項１４に記載の太陽電池。
  16. 　前記パッシベーション層は、実質的に真正な非晶質半導体層を含む、請求項１５記載の太陽電池。
  17. 　前記受光面は、テクスチャ構造を有する、請求項１４に記載の太陽電池。
  18. 　前記半導体基板の前記裏面は、前記受光面よりも平坦にされている、請求項１７に記載の太陽電池。
  19. 　光を受ける受光面と前記受光面とは反対側に設けられる裏面とを有する第１導電型の半導体基板の前記裏面上に、第１導電型を有する第１半導体層を形成する第１半導体層形成工程と、前記裏面上に、第２導電型を有する第２半導体層を形成する第２半導体層形成工程と、絶縁性を有する絶縁層を形成する絶縁層形成工程とを有する太陽電池の製造方法であって、
    　各工程は、前記第１半導体層形成工程、前記絶縁層形成工程、前記第２半導体層形成工程の順に行われ、
    　前記第２半導体層形成工程は、
    　前記第１半導体層上に形成された前記絶縁層の一部を除去する工程と、
    　前記絶縁層が除去されることにより露出した前記第１半導体層を除去する工程と、
    　前記第１半導体層が除去されることにより露出した前記半導体基板上に前記第２半導体層を形成する工程とを有する太陽電池の製造方法。
  20. 　前記第１半導体層形成工程は、
    　前記半導体基板の前記裏面の略全面上に、前記第１半導体層を形成する工程を含む、請求項１９に記載の太陽電池の製造方法。
  21. 　前記絶縁層形成工程は、前記第１半導体層の表面の略全面上に、前記絶縁層を形成する工程を含む、請求項２０に記載の太陽電池の製造方法。
  22. 　前記太陽電池の製造方法は、短絡を防ぐための分離溝を形成する分離溝形成工程を有しており、
    　前記分離溝形成工程では、前記絶縁層上に分離溝が形成される、
    　請求項１９に記載の太陽電池の製造方法。
  23. 　前記裏面上に形成された前記第１半導体層と前記裏面上に形成された前記第２半導体層とのうち、ｐ型の導電型を有する半導体層をｐ型半導体層とすると、
    　前記分離溝形成工程では、前記第１半導体層と前記第２半導体層とが交互に配列された配列方向において、前記分離溝の中心は、前記絶縁層の中心よりも、前記ｐ型半導体層の中心に近く形成される請求項２２に記載の太陽電池の製造方法。
  24. 　前記分離溝は、前記第１半導体層に接続される第１電極と、前記第２半導体層に接続される第２電極との短絡を防ぐ、請求項２２に記載の太陽電池の製造方法。
  25. 　前記第１半導体層に接続される第１電極と、前記第２半導体層に接続される第２電極とを形成する電極形成工程をさらに備え、
    　前記電極形成工程は、前記第１半導体層の表面上および前記第２半導体層の表面上に連なる電極層を形成する工程と、
    　前記電極層に、前記絶縁層上で分離溝を形成する工程と、を含む、
    　請求項１９に記載の太陽電池の製造方法。
  26. 　前記電極形成工程は、透明電極層を形成する工程と収集電極を形成する工程とを含み、
    　前記透明電極層を形成する工程は、透明電極膜を前記第１半導体層の表面上および前記第２半導体層の表面上に連なるように形成すると共に、前記透明電極膜に前記絶縁層上で分離溝を形成する工程を含み、
    　前記収集電極を形成する工程は、前記分離溝により分離された透明電極層のそれぞれの上に収集電極を形成する工程を含む、
    　請求項２５に記載の太陽電池の製造方法。
  27. 　前記透明電極層を形成する工程は、前記透明電極膜の表面上に下地金属膜を形成する工程を含む、請求項２６に記載の太陽電池の製造方法。
  28. 　前記収集電極の形成を、スクリーン印刷法またはメッキ法を用いて行う、請求項２６に記載の太陽電池の製造方法。
PCT/JP2011/054310 2010-02-26 2011-02-25 太陽電池及び太陽電池の製造方法 WO2011105554A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
EP11747510.3A EP2541617B1 (en) 2010-02-26 2011-02-25 Solar cell and method for manufacturing solar cell
JP2012501883A JP5906393B2 (ja) 2010-02-26 2011-02-25 太陽電池及び太陽電池の製造方法
US13/594,201 US9252301B2 (en) 2010-02-26 2012-08-24 Solar cell and method for manufacturing solar cell

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010-042330 2010-02-26
JP2010042330 2010-02-26

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US13/594,201 Continuation US9252301B2 (en) 2010-02-26 2012-08-24 Solar cell and method for manufacturing solar cell

Publications (1)

Publication Number Publication Date
WO2011105554A1 true WO2011105554A1 (ja) 2011-09-01

Family

ID=44506951

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2011/054310 WO2011105554A1 (ja) 2010-02-26 2011-02-25 太陽電池及び太陽電池の製造方法

Country Status (5)

Country Link
US (1) US9252301B2 (ja)
EP (1) EP2541617B1 (ja)
JP (1) JP5906393B2 (ja)
TW (1) TW201143113A (ja)
WO (1) WO2011105554A1 (ja)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013105905A (ja) * 2011-11-14 2013-05-30 Sharp Corp 光電変換素子
JP2013131586A (ja) * 2011-12-21 2013-07-04 Sharp Corp 裏面電極型太陽電池の製造方法
WO2014001885A1 (en) * 2012-06-29 2014-01-03 Rec Cells Pte. Ltd. Method for fabricating a rear contact heterojunction intrinsic thin layer silicon solar cell with only two masking steps and respective solar cell
KR20140009615A (ko) * 2012-07-11 2014-01-23 삼성에스디아이 주식회사 광전소자 및 그 제조방법
WO2014136715A1 (ja) * 2013-03-04 2014-09-12 シャープ株式会社 光電変換素子
WO2014157521A1 (ja) * 2013-03-28 2014-10-02 シャープ株式会社 光電変換素子
JP2015506584A (ja) * 2012-01-05 2015-03-02 コミサリア ア レネルジー アトミック エ オ ゼネルジー アルテルナティブＣｏｍｍｉｓｓａｒｉａｔ Ａｌ’Ｅｎｅｒｇｉｅ Ａｔｏｍｉｑｕｅ Ｅｔ Ａｕｘ Ｅｎｅｒｇｉｅｓａｌｔｅｒｎａｔｉｖｅｓ 光起電力セル及び製造方法
WO2015114903A1 (ja) * 2014-01-28 2015-08-06 パナソニックＩｐマネジメント株式会社 太陽電池及びその製造方法
WO2016125628A1 (ja) * 2015-02-05 2016-08-11 シャープ株式会社 光電変換素子および光電変換素子の製造方法
JPWO2014157525A1 (ja) * 2013-03-28 2017-02-16 シャープ株式会社 光電変換素子
WO2017098790A1 (ja) * 2015-12-07 2017-06-15 株式会社カネカ 光電変換装置およびその製造方法
WO2017168910A1 (ja) * 2016-03-28 2017-10-05 パナソニックＩｐマネジメント株式会社 太陽電池セル及びその製造方法
US10043935B2 (en) * 2013-02-08 2018-08-07 International Business Machines Corporation Interdigitated back contact heterojunction photovoltaic device
US10756230B2 (en) 2013-02-08 2020-08-25 International Business Machines Corporation Methods for forming an interdigitated back contact heterojunction photovoltaic device with a floating junction front surface field

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8597970B2 (en) 2011-12-21 2013-12-03 Sunpower Corporation Hybrid polysilicon heterojunction back contact cell
US9312406B2 (en) 2012-12-19 2016-04-12 Sunpower Corporation Hybrid emitter all back contact solar cell
US9196758B2 (en) 2013-12-20 2015-11-24 Sunpower Corporation Solar cell emitter region fabrication with differentiated p-type and n-type region architectures
JP2015185743A (ja) * 2014-03-25 2015-10-22 シャープ株式会社 光電変換素子
US9837576B2 (en) 2014-09-19 2017-12-05 Sunpower Corporation Solar cell emitter region fabrication with differentiated P-type and N-type architectures and incorporating dotted diffusion
US11355657B2 (en) * 2015-03-27 2022-06-07 Sunpower Corporation Metallization of solar cells with differentiated p-type and n-type region architectures
US9525083B2 (en) 2015-03-27 2016-12-20 Sunpower Corporation Solar cell emitter region fabrication with differentiated P-type and N-type architectures and incorporating a multi-purpose passivation and contact layer
US9502601B1 (en) 2016-04-01 2016-11-22 Sunpower Corporation Metallization of solar cells with differentiated P-type and N-type region architectures
FR3073670B1 (fr) * 2017-11-15 2019-12-13 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de formation d'electrodes

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008529265A (ja) * 2005-01-20 2008-07-31 コミツサリア タ レネルジー アトミーク へテロ接合およびインターフィンガ構造を有する半導体デバイス
WO2009074469A2 (de) * 2007-12-11 2009-06-18 Institut Für Solarenergieforschung Gmbh Rückkontaktsolarzelle mit grossflächigen rückseiten-emitterbereichen und herstellungsverfahren hierfür
JP2009200267A (ja) * 2008-02-21 2009-09-03 Sanyo Electric Co Ltd 太陽電池

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004193350A (ja) * 2002-12-11 2004-07-08 Sharp Corp 太陽電池セルおよびその製造方法
US7388147B2 (en) * 2003-04-10 2008-06-17 Sunpower Corporation Metal contact structure for solar cell and method of manufacture
US7339110B1 (en) * 2003-04-10 2008-03-04 Sunpower Corporation Solar cell and method of manufacture
WO2009096539A1 (ja) * 2008-01-30 2009-08-06 Kyocera Corporation 太陽電池素子および太陽電池素子の製造方法
US7999175B2 (en) * 2008-09-09 2011-08-16 Palo Alto Research Center Incorporated Interdigitated back contact silicon solar cells with laser ablated grooves
US8258050B2 (en) * 2009-07-17 2012-09-04 Hewlett-Packard Development Company, L.P. Method of making light trapping crystalline structures

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008529265A (ja) * 2005-01-20 2008-07-31 コミツサリア タ レネルジー アトミーク へテロ接合およびインターフィンガ構造を有する半導体デバイス
WO2009074469A2 (de) * 2007-12-11 2009-06-18 Institut Für Solarenergieforschung Gmbh Rückkontaktsolarzelle mit grossflächigen rückseiten-emitterbereichen und herstellungsverfahren hierfür
JP2009200267A (ja) * 2008-02-21 2009-09-03 Sanyo Electric Co Ltd 太陽電池

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP2541617A4 *

Cited By (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013105905A (ja) * 2011-11-14 2013-05-30 Sharp Corp 光電変換素子
JP2013131586A (ja) * 2011-12-21 2013-07-04 Sharp Corp 裏面電極型太陽電池の製造方法
JP2015506584A (ja) * 2012-01-05 2015-03-02 コミサリア ア レネルジー アトミック エ オ ゼネルジー アルテルナティブＣｏｍｍｉｓｓａｒｉａｔ Ａｌ’Ｅｎｅｒｇｉｅ Ａｔｏｍｉｑｕｅ Ｅｔ Ａｕｘ Ｅｎｅｒｇｉｅｓａｌｔｅｒｎａｔｉｖｅｓ 光起電力セル及び製造方法
WO2014001885A1 (en) * 2012-06-29 2014-01-03 Rec Cells Pte. Ltd. Method for fabricating a rear contact heterojunction intrinsic thin layer silicon solar cell with only two masking steps and respective solar cell
KR20140009615A (ko) * 2012-07-11 2014-01-23 삼성에스디아이 주식회사 광전소자 및 그 제조방법
KR101977927B1 (ko) 2012-07-11 2019-05-13 인텔렉츄얼 키스톤 테크놀로지 엘엘씨 광전소자 및 그 제조방법
US10756230B2 (en) 2013-02-08 2020-08-25 International Business Machines Corporation Methods for forming an interdigitated back contact heterojunction photovoltaic device with a floating junction front surface field
US10043935B2 (en) * 2013-02-08 2018-08-07 International Business Machines Corporation Interdigitated back contact heterojunction photovoltaic device
WO2014136715A1 (ja) * 2013-03-04 2014-09-12 シャープ株式会社 光電変換素子
JPWO2014136715A1 (ja) * 2013-03-04 2017-02-09 シャープ株式会社 光電変換素子
US9806210B2 (en) 2013-03-04 2017-10-31 Sharp Kabushiki Kaisha Photoelectric conversion element
US9761743B2 (en) 2013-03-28 2017-09-12 Sharp Kabushiki Kaisha Photoelectric conversion element
JPWO2014157521A1 (ja) * 2013-03-28 2017-02-16 シャープ株式会社 光電変換素子
JPWO2014157525A1 (ja) * 2013-03-28 2017-02-16 シャープ株式会社 光電変換素子
WO2014157521A1 (ja) * 2013-03-28 2014-10-02 シャープ株式会社 光電変換素子
JPWO2015114903A1 (ja) * 2014-01-28 2017-03-23 パナソニックＩｐマネジメント株式会社 太陽電池及びその製造方法
US9570637B2 (en) 2014-01-28 2017-02-14 Panasonic Intellectual Property Management Co., Ltd. Solar cell and manufacturing method of the same
WO2015114903A1 (ja) * 2014-01-28 2015-08-06 パナソニックＩｐマネジメント株式会社 太陽電池及びその製造方法
WO2016125628A1 (ja) * 2015-02-05 2016-08-11 シャープ株式会社 光電変換素子および光電変換素子の製造方法
WO2017098790A1 (ja) * 2015-12-07 2017-06-15 株式会社カネカ 光電変換装置およびその製造方法
JPWO2017098790A1 (ja) * 2015-12-07 2018-09-27 株式会社カネカ 光電変換装置およびその製造方法
US10446698B2 (en) 2015-12-07 2019-10-15 Kaneka Corporation Photoelectric conversion device and method for manufacturing same
WO2017168910A1 (ja) * 2016-03-28 2017-10-05 パナソニックＩｐマネジメント株式会社 太陽電池セル及びその製造方法

Also Published As

Publication number Publication date
JPWO2011105554A1 (ja) 2013-06-20
EP2541617B1 (en) 2017-03-22
TW201143113A (en) 2011-12-01
US20130247970A1 (en) 2013-09-26
EP2541617A4 (en) 2013-12-18
US9252301B2 (en) 2016-02-02
JP5906393B2 (ja) 2016-04-20
EP2541617A1 (en) 2013-01-02

Similar Documents

Publication Publication Date Title
JP5906393B2 (ja) 太陽電池及び太陽電池の製造方法
JP5845445B2 (ja) 太陽電池及びその製造方法
JP5461028B2 (ja) 太陽電池
JP5538360B2 (ja) 太陽電池の製造方法及び太陽電池
US8877545B2 (en) Method of manufacturing solar cell
US8664034B2 (en) Method of manufacturing solar cell
JP2013120863A (ja) 太陽電池の製造方法
JP2013131586A (ja) 裏面電極型太陽電池の製造方法
US9530913B2 (en) Solar cell
US9780241B2 (en) Solar cell
US9627557B2 (en) Solar cell
CN114365294B (zh) 太阳能电池和太阳能电池的制造方法
TWI772432B (zh) 太陽能電池、太陽能電池之製造方法、及太陽能電池模組
US10014420B2 (en) Solar cell
WO2012132834A1 (ja) 太陽電池及び太陽電池の製造方法
JP2014056875A (ja) 光電変換素子および光電変換素子の製造方法
JP6425143B2 (ja) 太陽電池及びその製造方法
WO2012132932A1 (ja) 太陽電池及び太陽電池の製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11747510

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2012501883

Country of ref document: JP

NENP Non-entry into the national phase

Ref country code: DE

REEP Request for entry into the european phase

Ref document number: 2011747510

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 2011747510

Country of ref document: EP