WO2011104097A1 - Verfahren zum herstellen einer mehrzahl von optoelektronischen halbleiterchips - Google Patents

Verfahren zum herstellen einer mehrzahl von optoelektronischen halbleiterchips Download PDF

Info

Publication number
WO2011104097A1
WO2011104097A1 PCT/EP2011/051574 EP2011051574W WO2011104097A1 WO 2011104097 A1 WO2011104097 A1 WO 2011104097A1 EP 2011051574 W EP2011051574 W EP 2011051574W WO 2011104097 A1 WO2011104097 A1 WO 2011104097A1
Authority
WO
WIPO (PCT)
Prior art keywords
carrier
region
carrier disk
component layer
vertical direction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/EP2011/051574
Other languages
English (en)
French (fr)
Inventor
Ewald Karl Michael GÜNTHER
Mathias KÄMPF
Jens Dennemarck
Nikolaus Gmeinwieser
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Priority to US13/580,491 priority Critical patent/US8916403B2/en
Publication of WO2011104097A1 publication Critical patent/WO2011104097A1/de
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H29/00—Integrated devices, or assemblies of multiple devices, comprising at least one light-emitting semiconductor element covered by group H10H20/00
    • H10H29/10—Integrated devices comprising at least one light-emitting semiconductor component covered by group H10H20/00
    • H10H29/14—Integrated devices comprising at least one light-emitting semiconductor component covered by group H10H20/00 comprising multiple light-emitting semiconductor components
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B28—WORKING CEMENT, CLAY, OR STONE
    • B28D—WORKING STONE OR STONE-LIKE MATERIALS
    • B28D5/00—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor
    • B28D5/0005—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by breaking, e.g. dicing
    • B28D5/0011—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by breaking, e.g. dicing with preliminary treatment, e.g. weakening by scoring
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P54/00—Cutting or separating of wafers, substrates or parts of devices

Definitions

  • a carrier disk which has a first and a first surface
  • the carrier wafer is a semiconductor wafer.
  • On the first surface is a plurality of individual, spaced apart in a lateral direction
  • Component layer sequences can be any combination of Component layer sequences.
  • the component layer sequences are layers which are formed with a nitride-based compound semiconductor material. "Applied" means that the component layers follow can be in direct contact with the first surface of the carrier disc, so that between the
  • Component layer sequences and the first surface forms neither a gap nor an interruption. It is likewise possible for one or more intermediate layers to be arranged between the component layer sequences.
  • Component layer sequences are then only in contact via such intermediate layers with the first surface of the carrier disk.
  • the component layer sequences are not epitaxially grown on the carrier disk, but soldered or glued, for example, on the first surface of the carrier disk.
  • the component layer sequences are thin-film layer sequences.
  • the carrier disk is then from a growth substrate
  • Component layer sequences and, for example, the first
  • each component layer sequence has at least one active zone suitable for generating electromagnetic radiation.
  • the active zone emits radiation in the range of ultraviolet to infrared light under external electrical contacting.
  • a step b) at least one crystal defect in at least one region the carrier disc, which overlaps in a vertical direction at least partially with a separating trench introduced.
  • crystal disorder means any externally generated change in the material of the carrier disk.
  • the crystal disorder is tensile or compressive stresses of the
  • Carrier disc material It is also possible that the crystal disturbance is a structural change in which the individual crystal chains are deformed and / or partially destroyed. After introducing the at least one crystal defect into the carrier disk, the carrier disk remains in one piece. This means that the carrier disc is not already through the
  • the crystal disturbance is preferably surrounded and bounded on all sides by undisturbed material of the carrier disk. "Undisturbed
  • the crystal disturbance is therefore limited to a region within the carrier disk. In other words, preferably no visible from the outside after the introduction of the crystal disorder in the carrier disk
  • the at least one crystal defect is introduced via the second surface of the carrier wafer.
  • the component layer sequences applied to the first surface become during the
  • a step c) the carrier disk is moved along the at least one
  • each semiconductor chip comprises at least one component layer sequence.
  • each semiconductor chip comprises a plurality of component layer sequences. It is the same
  • Component layer sequence is uniquely assigned. During the singling process, breakage nuclei are produced starting from the crystal disturbance, moving in the direction of the two
  • Method can be produced semiconductor chips, which have, for example, in a plan view of an n-sided base surface, where n> 3. It is especially so
  • the semiconductor chips have a base area that does not correspond to a regular N-corner, but has any number of corners and edges.
  • a carrier disk is first provided in a step a), which has a first and a second surface opposite the first surface. On the first surface is a
  • Each component layer sequence has at least one for generating electromagnetic radiation
  • a next step b) at least one crystal defect is introduced into at least one region of the carrier wafer which at least partially overlaps with a separating trench in a vertical direction.
  • the carrier wafer is separated into individual semiconductor chips along the at least one crystal defect, wherein each semiconductor chip has at least one semiconductor chip
  • Component layer sequence includes. Step b) can also take place before or after step a).
  • the method described here for producing a plurality of optoelectronic semiconductor chips is based inter alia on the finding that the production of
  • Edge regions of the later semiconductor chips goes along. If a carrier disk is separated, for example, by means of high-energy laser light, it is due to the high
  • Range of irradiation to material fractures such as macroscopic cracks in the carrier disk, and / or
  • Carrier disk applied component layer sequences can indeed be avoided by the
  • Component layer sequences are arranged on the carrier disk at a greater distance from each other, but this leads to a reduction of the chip yield, since fewer individual component layer sequences find space on the surface of the carrier disk.
  • At least one crystal defect is introduced in at least one region of the carrier wafer which at least partially overlaps with a separating trench in a vertical direction.
  • the introduction can take place via a surface of the carrier disk facing away from the component layer sequences.
  • the carrier disc remains in one piece. In other words, the carrier disk is not separated into individual semiconductor chips, for example, even after the introduction of the crystal disturbance. Only in one
  • the carrier disk is separated into individual semiconductor chips along the at least one crystal interference.
  • the carrier disk is separated from "outside", for example by means of separating loops, by means of the method described here, the
  • Carrier disk starting from the crystal defect, is separated from "inside" into individual semiconductor chips.
  • Component layer sequences find space on a carrier disk of a predeterminable size.
  • the carrier disk of a predeterminable size.
  • Crystal interference generated by the action of laser light in the vertical direction at least partially overlapping with a separation trench region of the carrier disk.
  • the laser beam has a wavelength which is tuned to the material of the carrier disk such that the laser light is not completely absorbed by the material of the carrier disk.
  • the laser light is an oscillating short-pulse light.
  • the optical absorption of the laser wavelength by the support disk may be neither too high, otherwise damage would be done to the surface structure of the carrier disk, nor may the optical
  • Crystal disturbance would be too low inside the carrier disk. It makes use of the fact that non-linear absorption effects occur in the carrier disk, so that at specifiable points within the
  • Carrier disk a maximum high absorption takes place at least at the focusing points. If the laser beam shines into the focusing point, the crystal disturbance within the focal point spreads from the focusing point
  • Carrier disk for example, spherical or in the form of an ellipsoid. Both the wavelength of the
  • the crystal disorder preferably does not continue to the two surfaces of the carrier disk, so that the
  • the method additionally comprises a step d), after which an intermediate carrier is applied to the second surface of the carrier wafer.
  • the intermediate carrier is a flexible, elastic film. This means, in particular, that the film is, for example, under external mechanical
  • the intermediate carrier is a plastic film.
  • the intermediate carrier is laminated onto the second surface of the carrier disk, so that the intermediate carrier is mechanically firmly connected to the carrier disk.
  • the method additionally comprises a step e), after which the intermediate carrier is expanded after step d). That means that the
  • Subcarrier is subjected to tensile forces, for example, under external mechanical stress, so that deforms the intermediate carrier under such stress at least in places.
  • the expansion of the intermediate carrier is carried out in lateral and / or vertical direction. Due to the different expansion behavior of carrier disk and intermediate carrier are due to the applied to the intermediate carrier tensile forces, starting from the
  • Subcarrier transferred into the carrier disk also in the field of crystal defects of the carrier disk tensile forces and / or pressure forces generated.
  • Crystal disturbances are then broken nuclei, for example, further crystal disturbances, generated in the carrier disk, which preferably continue in the vertical direction to the two surfaces of the carrier disk, so that means the expansion of the intermediate carrier individual fracture surfaces are generated in the carrier disk.
  • the carrier disk preferably continue in the vertical direction to the two surfaces of the carrier disk, so that means the expansion of the intermediate carrier individual fracture surfaces are generated in the carrier disk.
  • Damage on or in the chip can produce.
  • the semiconductor chips have no mechanical damage in edge regions, for example the side surfaces, resulting in a significantly more stable semiconductor chip, for example, with regard to the optical properties.
  • the intermediate layer is a ductile layer.
  • a "ductile layer” is a layer that has the property of deforming strongly plastically under mechanical overload before it fails.
  • the intermediate layer is a layer which is formed with a metallic solder or a plastic adhesive. On the intermediate layer are then the
  • the method additionally comprises a step f), according to which, at least in places, the intermediate layer is in the region of at least one separating trench is removed from the first surface of the cutting wheel.
  • Carrier disk material usually does not settle down to the one applied to the first surface of the carrier disk
  • the intermediate layer could be the individual cracks in the
  • step f) can take place directly after step a). It is also conceivable that step f) takes place, for example, only after step b).
  • the carrier disk is formed with silicon.
  • the carrier disk is formed with silicon.
  • Carrier disk made entirely of silicon. It is also conceivable that the carrier disk with other semiconductor materials, such as germanium or sapphire, is formed or consists of the materials mentioned.
  • the method additionally comprises a step g), according to which a connection layer is formed at least in places on free areas of the first surface of the carrier wafer and of the component layer sequences
  • the method additionally comprises a step h), according to which an auxiliary carrier is applied to the connecting layer, which after step d) is at least locally removed again from the component layer sequences.
  • the subcarrier is after introducing the crystal defects in the Carrier disk applied to the intermediate layer.
  • the auxiliary carrier is preferably a carrier which is designed in the manner of a plate or a disk. The subcarrier stabilizes the composite
  • Component layer sequence and carrier disk are Component layer sequence and carrier disk.
  • unwanted mechanical damage for example cracks
  • the optoelectronic semiconductor chip may be manufactured by the method described herein, as described in connection with one or more of the above
  • the carrier has a first surface and a second surface opposite the first surface, and is bounded laterally by at least one side surface.
  • the at least one side surface connects the first and second surfaces with each other.
  • the at least one component layer sequence has at least one active zone suitable for generating electromagnetic radiation.
  • the at least one side surface has at least one undisturbed and at least one disturbed region.
  • "Area” here means a two-dimensional area that forms the side area in places.
  • the at least one side surface is completely formed by the undisturbed and the disturbed region.
  • the at least one disturbed region has a multiplicity of crystal defects arranged in the lateral direction. "Lateral" means parallel to the first and / or second surface of the carrier. The at least one disturbed region can then be formed at least partially by the crystal defects.
  • the at least one disturbed region is spaced apart in the vertical direction from the at least one undisturbed region or adjacent to the at least one undisturbed region.
  • “Vertical” means perpendicular to the first and / or the second surface of the Carrier. If the at least one side surface has, for example, exactly one disturbed region, then it is conceivable that the disturbed region is adjacent in the vertical direction of two undisturbed regions, wherein the undisturbed regions then delimit, for example, the disturbed region on both sides. This means that then the disturbed area along the at least one side surface in the lateral direction
  • the undisturbed area is free or substantially free of the crystal disturbances.
  • “Essentially free” means that the density of crystal disturbances in the undisturbed area is significantly smaller than in the disturbed area.
  • the undisturbed and the disturbed area must not be “sharply" delimited from each other in the vertical direction.
  • the at least one side surface has at least two disturbed regions arranged in the vertical direction, which are separated from each other in the vertical direction by an undisturbed region.
  • the at least one side surface comprises two disturbed regions arranged in the vertical direction, which at least in places directly
  • Disturbed areas at an interface into each other and are then not separated by an undisturbed area are then not separated by an undisturbed area. It is conceivable that the disturbed regions differ in the number of crystal defects and / or an arrangement density of the crystal defects.
  • Two or more defective regions are preferably used for a carrier having a particularly large thickness.
  • a contact layer is applied to the second surface of the carrier.
  • the contact layer is an electrical one
  • conductive material for example a metal, which serves for contacting the optoelectronic semiconductor chip.
  • FIGS. 1 to 10 show individual production steps for
  • FIG. 11 shows a process flow diagram for producing an exemplary embodiment by a method described here.
  • FIGS. 12A, 12B and 13 are schematic views of FIG.
  • FIG. 1 shows a step a), in which initially a carrier disk 1, which has a first surface 11 and a second surface 12 lying opposite the first surface 11, is provided.
  • a carrier disk 1 which has a first surface 11 and a second surface 12 lying opposite the first surface 11, is provided.
  • an intermediate layer 8 is applied on the first surface 11 of the carrier disk 1.
  • the intermediate layer 8 is formed with an electrically conductive solder or an adhesive.
  • the intermediate layer 8 is in direct contact with the first surface 11 of the carrier disk 1.
  • the carrier disk 1 is made of silicon.
  • a carrier plate 1 facing away from the surface of the intermediate layer 8 is a
  • the individual component layer sequences 2 are in the lateral direction by separating trenches 3 from each other
  • Each of the component layer sequences 2 has at least one for generating electromagnetic
  • the carrier disk 1, the intermediate layer 8 and the component layer sequences 2 form a composite 30. It is also possible that the composite 30 is a composite of thin-film LED chips.
  • Component layer sequences 2 may then comprise metallic and / or dielectric layers. Furthermore, then the
  • Carrier disk 1 a carrier substrate, which of a
  • FIG. 2 shows a step f) in which the intermediate layer 8 is removed in places from the first surface 11 of the carrier disk 1 in the region 31 of a separating trench 3 becomes.
  • the intermediate layer 8 is embrittled in the region 31. That means that then the
  • FIG. 3 shows a step b), according to which
  • the laser light 411 is infrared laser light, for example at a wavelength of 1064 nm.
  • the optical absorption of the laser wavelength is dimensioned such that crystal defects 4 in the carrier disc are introduced, these crystal defects 4 but by the laser light 411 in the material of the support plate 1, that is in silicon, leading to no structural breaks. This ensures that starting from the focusing point P through the
  • Laser light 411 induced crystal disturbances not continue to the surfaces 11 and 12 of the support disk 1 and it is not directly after irradiation of the laser light 411 breaks in the support disk 1 comes.
  • the carrier disk 1 remains in one piece.
  • the carrier disk 1 after irradiation of the laser light 411 on the surfaces 11 and 12 neither material fractures nor
  • the crystal defects 4 are arranged in grid-like or grid-like fashion in the carrier disk 1.
  • FIG. 4 shows steps g) and h).
  • a step g) is first on exposed areas of the
  • a subcarrier 6 is applied to the bonding layer 5.
  • the auxiliary carrier 6 is a plastic wafer, which is designed in the manner of a disk or a plate. The plastic wafer 6 mechanically stabilizes the composite 30 via the bonding layer 5.
  • FIG. 5 shows a step h1), in which the second surface 12 of the carrier disk 1 is used
  • the carrier disk 1 After grinding, the carrier disk 1 has a rough surface 121. For example, after the
  • FIG. 6 shows a step d) in which a
  • Carrier disk 1 is applied.
  • the intermediate carrier 7 is laminated onto the second surface 12.
  • the intermediate carrier 7 and the intermediate carrier 7 are laminated onto the second surface 12.
  • the intermediate carrier 7 may be a flexible one
  • Plastic film act, which is easier to deform under external mechanical stress compared to the support plate 1.
  • both the auxiliary carrier 6 and the connecting layer 5 are again removed at least in places from the composite 30.
  • FIG. 8 shows next steps c) and e).
  • external mechanical and / or electrical forces in the lateral direction L are first applied to the intermediate carrier 7.
  • the intermediate carrier 7 is expanded by means of the external mechanical forces. The by the expansion of the intermediate carrier 7 within the intermediate carrier. 7
  • step el a further intermediate carrier 9 is first applied after singulation to the surfaces of the component layer sequences 2 facing away from the intermediate carrier 7. After application, then the intermediate carrier 7 of the individual
  • Semiconductor chips 1000 are removed. In other words, the surfaces of the individual semiconductor chips 1000 facing away from the further intermediate carrier 9 are then exposed.
  • Semiconductor chips 1000 a contact layer 10 applied.
  • the application of the contact layer 10 can be carried out advantageously without pre-structuring, since the fact is exploited that after the separation of the lateral distance between individual semiconductor chips 1000 on the other
  • Subcarrier 9 is significantly less than the thickness D2 of
  • Carrier disk 1 For example, the chip edges from excessive exposure to the contact layer
  • FIG. 11 is a process flow diagram according to the method sequence illustrated in FIGS. 1 to 10
  • the figure 11 therefore describes a
  • Step sequence a), f), b), g), h), hl), d), dl), c), e), el), e2). From the above step order can also
  • Production order Fl deviating production order F3 conceivable. In this case, for example, deviating from the
  • the production sequence F3 could then be as follows: a), g), h), hl), f), b), d), dl), c), e), el), e2).
  • Production processes Fl to F3 can also be combined as required.
  • the result is a process flow that is as flexible as possible, in which different process steps can be adapted to the respective production requirements.
  • Figures 12A and 12B show in a schematic
  • the optoelectronic semiconductor chip 1000 has a carrier 100.
  • a first Surface 11 and a second surface 12 of the carrier 100 face each other.
  • the first surface 11 and the second surface 12 are connected to four side surfaces 110
  • the optoelectronic semiconductor chip 1000 may also have a different number of side surfaces than those shown in FIG. 12A.
  • the first 11 and / or the second surface 12 of the carrier 100 may have n corners, where n> 3.
  • n 3.
  • the carrier 100 is made of silicon, wherein the deposited on the first surface 11 intermediate layer 8 is formed with a solder or a plastic adhesive. On a support 100 facing away from the surface of the intermediate layer 8, the component layer sequence 2 is glued.
  • Component layer sequence 2 is based on a nitride-based compound semiconductor material. Furthermore, the
  • Component layer sequence 2 one for the production of
  • Electromagnetic radiation suitable active zone 21 For electrical contacting, an electrical contact layer 10 is applied to the second surface 12 of the carrier 100.
  • Each of the side surfaces 110 is through an undisturbed
  • the disturbed region HOB has a plurality of crystal defects 4 arranged in the lateral direction.
  • Crystal disturbances 4 in the present case extend over the entire vertical extension of the disturbed region HOB. Between the individual crystal defects 4 can in lateral direction undisturbed material. Furthermore, the disturbed area HOB is bounded on both sides by the undisturbed areas 110A in the vertical direction.
  • FIG. 13 shows in a schematic side view a further exemplary embodiment according to an optoelectronic semiconductor chip 1000 described here. in the
  • the side surfaces 110 have two disturbed regions HOB arranged in the vertical direction.
  • the disturbed areas HOB are separated from an undisturbed area in the vertical direction.
  • Both the first 11 and the second surface 12 adjoin the two undisturbed areas HOA directly.
  • a vertical direction changes starting from the two surfaces 11 and / or 12 along the side surfaces HO

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Dicing (AREA)
  • Semiconductor Lasers (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Led Devices (AREA)

Abstract

Es wird ein Verfahren zum Herstellen einer Mehrzahl von optoelektronischen Halbleiterchips angegeben, das zumindest die folgenden Verfahrensschritte umfasst: a) Bereitstellen einer Trägerscheibe (1), welche eine erste (11) und eine der ersten Oberfläche (11) gegenüberliegende zweite Oberfläche (12) aufweist, wobei auf der ersten Oberfläche (11) eine Mehrzahl von einzelnen, in einer lateralen Richtung zueinander beabstandeten Bauelementschichtenfolgen (2) aufgebracht ist, die jeweils durch Trenngräben (3) voneinander getrennt sind; b) Einbringen von zumindest einer Kristallstörung (4) in zumindest einem Bereich (41) der Trägerscheibe (1), der in einer vertikalen Richtung zumindest teilweise mit einem Trenngraben (3) überlappt; c) Vereinzeln der Trägerscheibe (1) entlang der zumindest einen Kristallstörung (4) in einzelne Halbleiterchips (1000).

Description

Beschreibung
Verfahren zum Herstellen einer Mehrzahl von
optoelektronischen Halbleiterchips
Es werden ein Verfahren zum Herstellen einer Mehrzahl von optoelektronischen Halbleiterchips sowie ein
optoelektronischer Halbleiterchip angegeben.
Diese Patentanmeldung beansprucht die Priorität der deutschen Patentanmeldung 10 2010 009 015.8, deren Offenbarungsgehalt hiermit durch Rückbezug aufgenommen wird.
Eine zu lösende Aufgabe besteht darin, ein kostengünstiges Verfahren zur Herstellung solcher optoelektronischer
Halbleiterchips anzugeben.
Gemäß zumindest einer Ausführungsform des Verfahrens wird in einem Schritt a) zunächst eine Trägerscheibe bereitgestellt, welche eine erste und eine der ersten Oberfläche
gegenüberliegende zweite Oberfläche aufweist. Beispielsweise ist die Trägerscheibe ein Halbleiterwafer .
Auf der ersten Oberfläche ist eine Mehrzahl von einzelnen, in einer lateralen Richtung zueinander beabstandete
Bauelementschichtenfolgen aufgebracht. "Lateral" bedeutet in diesem Zusammenhang eine Richtung parallel zu einer
Haupterstreckungsrichtung der Trägerscheibe. Bei den
Bauelementschichtenfolgen kann es sich um
Halbleiterschichtenfolgen handeln. Beispielsweise handelt es sich bei den Bauelementschichtenfolgen um Schichten, die mit einem nitridbasierten Verbindungshalbleitermaterial gebildet sind. "Aufgebracht" heißt, dass die Bauelementschichtenfolgen in direktem Kontakt mit der ersten Oberfläche der Trägerscheibe stehen können, sodass sich zwischen den
Bauelementschichtenfolgen und der ersten Oberfläche weder ein Spalt noch eine Unterbrechung ausbildet. Ebenso ist es möglich, dass zwischen den Bauelementschichtenfolgen eine oder mehrere Zwischenschichten angeordnet sind. Die
Bauelementschichtenfolgen stehen dann lediglich über solche Zwischenschichten mit der ersten Oberfläche der Trägerscheibe in Kontakt. Vorzugsweise sind die Bauelementschichtenfolgen nicht epitaktisch auf die Trägerscheibe aufgewachsen, sondern beispielsweise auf die erste Oberfläche der Trägerscheibe aufgelötet oder aufgeklebt. Beispielsweise handelt es sich bei den Bauelementschichtenfolgen um Dünnfilmschichtfolgen. Die Trägerscheibe ist dann von einem Aufwachssubstrat
verschieden .
Weiter sind die Bauelementschichtenfolgen jeweils durch
Trenngräben voneinander getrennt. Mit anderen Worten sind die Bauelementschichtenfolgen dann in lateraler Richtung
beabstandet zueinander angeordnet. In einer Draufsicht auf die Trägerscheibe sind dann die Trenngräben durch die
Seitenflächen zweier jeweils aneinander angrenzender
Bauelementschichtenfolgen und beispielsweise der ersten
Oberfläche der Trägerscheibe begrenzt.
Ferner weist jede Bauelementschichtenfolge zumindest eine zur Erzeugung von elektromagnetischer Strahlung geeignete aktive Zone auf. Beispielsweise emittiert die aktive Zone unter externer elektrischer Kontaktierung Strahlung im Bereich von ultraviolettem bis infrarotem Licht.
Gemäß zumindest einer Ausführungsform wird in einem Schritt b) zumindest eine Kristallstörung in zumindest einem Bereich der Trägerscheibe, der in einer vertikalen Richtung zumindest teilweise mit einem Trenngraben überlappt, eingebracht.
"Vertikal" ist eine Richtung senkrecht zu einer
Haupterstreckungsrichtung der Trägerscheibe.
"Kristallstörung" bedeutet in diesem Zusammenhang, jede extern, das heißt von außen, erzeugte Veränderung im Material der Trägerscheibe. Beispielsweise handelt es sich bei der Kristallstörung um Zug- oder Druckverspannungen des
Trägerscheibenmaterials. Ebenso ist es möglich, dass die Kristallstörung eine Gefügeänderung ist, in der die einzelnen Kristallketten deformiert und/oder teilweise zerstört sind. Nach dem Einbringen der zumindest einen Kristallstörung in die Trägerscheibe bleibt die Trägerscheibe einstückig. Das heißt, dass die Trägerscheibe nicht schon durch das
Einbringen der Kristallstörung vereinzelt wird. Vorzugsweise ist die Kristallstörung allseitig von ungestörtem Material der Trägerscheibe umgeben und begrenzt. "Ungestörtes
Material" heißt in diesem Zusammenhang, dass in dieses
Material keine Kristallstörungen gezielt eingebracht sind. Beispielsweise ist die Kristallstörung also auf einen Bereich innerhalb der Trägerscheibe begrenzt. Mit anderen Worten zeigen sich nach dem Einbringen der Kristallstörung in die Trägerscheibe vorzugsweise keine von außen sichtbaren
Beschädigungen der Trägerscheibe, wie zum Beispiel
Materialabplatzer oder Gefügeänderungen.
Gemäß zumindest einer Ausführungsform wird die zumindest eine Kristallstörung über die zweite Oberfläche der Trägerscheibe eingebracht. Vorteilhaft werden die auf der ersten Oberfläche aufgebrachten Bauelementschichtenfolgen während des
Einbringens der Kristallstörung nicht geschädigt. Gemäß zumindest einer Ausführungsform wird in einem Schritt c) die Trägerscheibe entlang der zumindest einen
Kristallstörung in einzelne Halbleiterchips vereinzelt, wobei jeder Halbleiterchip zumindest eine Bauelementschichtenfolge umfasst. Beispielsweise umfasst jeder Halbleiterchip eine Mehrzahl von Bauelementschichtenfolgen. Ebenso ist es
möglich, dass jedem Halbleiterchip eine
Bauelementschichtenfolge eineindeutig zugeordnet ist. Während des Vereinzeins werden ausgehend von der Kristallstörung Bruchkeime erzeugt, die sich in Richtung der beiden
Oberflächen der Trägerscheibe fortsetzen. Das heißt, dass die Trägerscheibe von "innen" heraus, also von der
Kristallstörung ausgehend, vereinzelt wird. Mittels des
Verfahrens können Halbleiterchips erzeugt werden, die in einer Draufsicht beispielweise eine n-eckige Grundfläche aufweisen, wobei n>3. Dabei ist es insbesondere auch
möglich, dass die Halbleiterchips eine Grundfläche aufweisen, die nicht einem regelmäßigen n-Eck entspricht, sondern beliebig viele Ecken und Kanten aufweist.
Gemäß zumindest einer Ausführungsform wird zunächst in einem Schritt a) eine Trägerscheibe bereitgestellt, welche eine erste und eine der ersten Oberfläche gegenüberliegende zweite Oberfläche aufweist. Auf der ersten Oberfläche ist eine
Mehrzahl von einzelnen, in einer lateralen Richtung
zueinander beabstandete Bauelementschichtenfolgen
aufgebracht, die jeweils durch Trenngräben voneinander getrennt sind. Jede Bauelementschichtenfolge weist zumindest eine zur Erzeugung von elektromagnetischer Strahlung
geeignete aktive Zone auf. In einem nächsten Schritt b) wird zumindest eine Kristallstörung in zumindest einem Bereich der Trägerscheibe, der in einer vertikalen Richtung zumindest teilweise mit einem Trenngraben überlappt, eingebracht. In einem weiteren Schritt c) wird die Trägerscheibe entlang der zumindest einen Kristallstörung in einzelne Halbleiterchips vereinzelt, wobei jeder Halbleiterchip zumindest eine
Bauelementschichtenfolge umfasst. Der Schritt b) kann dabei auch vor oder nach dem Schritt a) erfolgen.
Das hier beschriebene Verfahren zum Herstellen einer Mehrzahl von optoelektronischen Halbleiterchips beruht dabei unter anderem auf der Erkenntnis, dass die Herstellung von
Halbleiterchips oftmals mit Materialschädigungen in
Randbereichen der späteren Halbleiterchips einhergeht. Wird eine Trägerscheibe beispielsweise mittels hochenergetischem Laserlicht vereinzelt, kommt es aufgrund der hohen
thermischen Belastung des einstrahlenden Laserlichts im
Bereich der Einstrahlung zu Materialbrüchen, wie zum Beispiel makroskopischen Rissen in der Trägerscheibe, und/oder
Abplatzern, die den späteren Halbleiterchip insbesondere im Hinblick auf seine Strahlungseigenschaften schädigen können. Ebenso kann ein Vereinzeln beispielsweise mittels
Trennschleifen insbesondere im Bereich der Oberflächen der Trägerscheibe ebenfalls zu Materialabplatzern führen. Durch das Vereinzeln einhergehende Schädigungen von auf der
Trägerscheibe aufgebrachter Bauelementschichtenfolgen können zwar dadurch vermieden werden, dass die
Bauelementschichtenfolgen auf der Trägerscheibe in einem größeren Abstand zueinander angeordnet werden, dies führt jedoch zu einer Verringerung der Chipausbeute, da weniger einzelne Bauelementschichtenfolgen auf der Oberfläche der Trägerscheibe Platz finden.
Um nun auf ein Material schonendes sowie kostengünstiges Verfahren zur Herstellung von optoelektronischen
Halbleiterchips zu kommen, macht das hier beschriebene
Verfahren von der Idee Gebrauch, zunächst eine Trägerscheibe bereitzustellen, auf der in lateraler Richtung zueinander beabstandete Bauelementschichtenfolgen aufgebracht sind. Die Bauelementschichtenfolgen sind jeweils durch Trenngräben voneinander getrennt. In einem nächsten Schritt wird
zumindest eine Kristallstörung in zumindest einem Bereich der Trägerscheibe, der in einer vertikalen Richtung zumindest teilweise mit einem Trenngraben überlappt, eingebracht. Dabei kann das Einbringen über eine den Bauelementschichtenfolgen abgewandte Oberfläche der Trägerscheibe erfolgen. Nach dem Einbringen der Kristallstörung verbleibt die Trägerscheibe einstückig. Mit anderen Worten ist die Trägerscheibe nicht schon nach dem Einbringen der Kristallstörung beispielsweise in einzelne Halbleiterchips vereinzelt. Erst in einem
nächsten Schritt wird die Trägerscheibe entlang der zumindest einen Kristallstörung in einzelne Halbleiterchips vereinzelt. Im Gegensatz zu Verfahren, bei denen die Trägerscheibe von "außen" beispielweise mittels Trennschleifen vereinzelt wird, wird mittels des hier beschriebenen Verfahrens die
Trägerscheibe ausgehend von der Kristallstörung von "innen" heraus in einzelne Halbleiterchips vereinzelt. Vorteilhaft weisen durch ein derartiges Verfahren hergestellte
Halbleiterchips an Seitenflächen beziehungsweise
Randbereichen möglichst wenige durch das Vereinzeln
hervorgerufene mechanische und daraus resultierende
elektrische Schädigungen auf. Durch ein derart schonendes Vereinzeln ist es ferner möglich, die Trenngräben zwischen einzelnen Bauelementschichtenfolgen möglichst klein zu wählen, sodass eine möglichst große Anzahl von
Bauelementschichtenfolgen auf einer Trägerscheibe einer vorgebbaren Größe Platz finden. Insofern wird die
Chipausbeute stark erhöht, wodurch das Verfahren zusätzlich erheblich kostengünstiger wird. Gemäß zumindest einer Ausführungsform wird die
Kristallstörung durch Einwirkung von Laserlicht in dem in vertikaler Richtung zumindest teilweise mit einem Trenngraben überlappenden Bereich der Trägerscheibe erzeugt.
Beispielsweise wird dazu das Laserlicht in vertikaler
Richtung mittig innerhalb der Trägerscheibe in einem
Fokussierungspunkt gebündelt. Der Laserstrahl weist eine Wellenlänge auf, die auf das Material der Trägerscheibe derart abgestimmt ist, dass das Laserlicht durch das Material der Trägerscheibe nicht vollständig absorbiert wird.
Beispielsweise handelt es sich bei dem Laserlicht um ein oszillierendes Kurzimpulslicht. Die optische Absorption der Laserwellenlänge durch die Trägerscheibe darf dabei weder zu hoch sein, da sonst Schädigungen der Oberflächenstruktur der Trägerscheibe erfolgen würden, noch darf die optische
Absorption zu niedrig sein, da sonst das Ausmaß der
Kristallstörung im Inneren der Trägerscheibe zu gering ausfallen würde. Dabei macht man sich die Tatsache zunutze, dass nichtlineare Absorptionseffekte in der Trägerscheibe auftreten, sodass an vorgebbaren Punkten innerhalb der
Trägerscheibe eine maximal hohe Absorption an zumindest den Fokussierungspunkten stattfindet. Strahlt der Laserstrahl in den Fokussierungspunkt ein, so breitet sich ausgehend von dem Fokussierungspunkt die Kristallstörung innerhalb der
Trägerscheibe beispielsweise kugelförmig oder in Form eines Ellipsoids aus. Dabei sind sowohl die Wellenlänge des
Laserlichts als auch die Einstrahldauer derart bemessen, dass sich die Kristallstörung vorzugsweise nicht bis an die beiden Oberflächen der Trägerscheibe fortsetzt, sodass die
Kristallstörung allseitig von ungestörtem Material der
Trägerscheibe umgeben ist. Gemäß zumindest einer Ausführungsform umfasst das Verfahren zusätzlich einen Schritt d) , wonach ein Zwischenträger auf die zweite Oberfläche der Trägerscheibe aufgebracht wird. Beispielsweise handelt es sich bei dem Zwischenträger um eine flexible, elastische Folie. Das heißt insbesondere, dass die Folie sich beispielsweise unter äußerer mechanischer
Belastung verformen lässt und nach mechanischer Belastung wieder in ihre Ausgangsform zumindest teilweise zurückkehrt. Zum Beispiel ist der Zwischenträger eine Kunststofffolie . Vorzugsweise ist der Zwischenträger auf die zweite Oberfläche der Trägerscheibe auflaminiert , sodass der Zwischenträger mit der Trägerscheibe mechanisch fest verbunden ist.
Gemäß zumindest einer Ausführungsform umfasst das Verfahren zusätzlich einen Schritt e) , wonach der Zwischenträger nach dem Schritt d) expandiert wird. Das heißt, dass der
Zwischenträger beispielsweise unter äußerer mechanischer Beanspruchung Zugkräften ausgesetzt wird, sodass sich der Zwischenträger unter einer derartigen Beanspruchung zumindest stellenweise verformt.
Gemäß zumindest einer Ausführungsform wird die Expansion des Zwischenträgers in lateraler und/oder in vertikaler Richtung durchgeführt. Durch das unterschiedliche Dehnungsverhalten von Trägerscheibe und Zwischenträger werden aufgrund an den Zwischenträger angelegten Zugkräften, die ausgehend vom
Zwischenträger sich in die Trägerscheibe übertragen, auch im Bereich der Kristallstörungen der Trägerscheibe Zugkräfte und/oder Druckkräfte erzeugt. Ausgehend von den
Kristallstörungen werden dann Bruchkeime, zum Beispiel weitere Kristallstörungen, in der Trägerscheibe generiert, die sich vorzugsweise in vertikaler Richtung zu den beiden Oberflächen der Trägerscheibe hin fortsetzen, sodass mittels der Expansion des Zwischenträgers einzelne Bruchflächen in der Trägerscheibe erzeugt werden. Vorzugsweise wird die
Expansion derart durchgeführt, dass mittels der Expansion die Trägerscheibe in einzelne Halbleiterchips vereinzelt wird. Vorteilhaft wird durch eine derartige Vereinzelung kein
Trägermaterial abgetragen, womit die Breite eines
Schnittgrabens zwischen den einzelnen durch die Trennung entstandenen Halbleiterchips sehr gering ist. Ebenso werden durch den Trennprozess keine Partikel beispielsweise der Trägerscheibe abgetragen, die elektrische oder optische
Schädigungen am oder im Chip erzeugen können. Zusätzlich weisen die Halbleiterchips keine mechanischen Schädigungen in Randbereichen, beispielsweise den Seitenflächen, auf, wodurch ein beispielsweise in Bezug auf die optischen Eigenschaften deutlich stabilerer Halbleiterchip entsteht.
Gemäß zumindest einer Ausführungsform ist zwischen den
Bauelementschichtenfolgen und der Trägerscheibe eine
Zwischenschicht angeordnet, wobei die Zwischenschicht sowohl mit der Trägerscheibe als auch mit den
Bauelementschichtenfolgen in direktem Kontakt steht. Bei der Zwischenschicht handelt es sich um eine duktile Schicht. Eine "duktile Schicht" ist eine Schicht, die die Eigenschaft besitzt, sich bei mechanischer Überbelastung erst stark plastisch zu verformen, bevor sie versagt. Beispielsweise handelt es sich bei der Zwischenschicht um eine Schicht, die mit einem metallischen Lot oder einem Kunststoffkleber gebildet ist. Auf die Zwischenschicht sind dann die
Bauelementschichtenfolgen aufgeklebt .
Gemäß zumindest einer Ausführungsform umfasst das Verfahren zusätzlich einen Schritt f) , wonach zumindest stellenweise die Zwischenschicht im Bereich zumindest eines Trenngrabens von der ersten Oberfläche der Trennscheibe entfernt wird. Die durch das Vereinzeln hervorgerufenen Risse im
Trägerscheibenmaterial setzen sich meist nicht bis in die auf die erste Oberfläche der Trägerscheibe aufgebrachte
Zwischenschicht fort, sondern enden an den beiden Oberflächen der Trägerscheibe. Ohne das Entfernen der Zwischenschicht in einem solchen Bereich der ersten Oberfläche der Trennscheibe könnte die Zwischenschicht die einzelnen Risse in der
Trägerscheibe überdecken und überbrücken. Eine Vereinzelung in einzelne Halbleiterschichten könnte die Zwischenschicht daher erschweren. Beispielsweise kann der Schritt f) direkt nach dem Schritt a) erfolgen. Ebenso ist denkbar, dass der Schritt f) beispielsweise erst nach dem Schritt b) erfolgt.
Gemäß zumindest einer Ausführungsform ist die Trägerscheibe mit Silizium gebildet. Beispielsweise besteht die
Trägerscheibe vollständig aus Silizium. Ebenso ist denkbar, dass die Trägerscheibe mit anderen Halbleitermaterialien, beispielsweise Germanium oder Saphir, gebildet ist oder aus den genannten Materialien besteht.
Gemäß zumindest einer Ausführungsform umfasst das Verfahren zusätzlich einen Schritt g) , wonach zumindest stellenweise auf freie Stellen der ersten Oberfläche der Trägerscheibe und der Bauelementschichtenfolgen eine Verbindungsschicht
aufgebracht wird.
Gemäß zumindest einer Ausführungsform umfasst das Verfahren zusätzlich einen Schritt h) , wonach ein Hilfsträger auf die Verbindungsschicht aufgebracht wird, der nach dem Schritt d) von den Bauelementschichtenfolgen zumindest stellenweise wieder entfernt wird. Beispielsweise wird der Hilfsträger nach dem Einbringen der Kristallstörungen in die Trägerscheibe auf die Zwischenschicht aufgebracht. Bei dem Hilfsträger handelt es sich vorzugsweise um einen Träger, der nach Art einer Platte oder einer Scheibe ausgebildet ist. Der Hilfsträger stabilisiert den Verbund aus
Bauelementschichtenfolge und Trägerscheibe. Vorteilhaft ist so sichergestellt, dass in der Trägerscheibe nicht bereits schon vor dem Aufbringen auf den Zwischenträger unerwünschte mechanische Beschädigungen, beispielsweise Risse, entstehen.
Ferner sei darauf hingewiesen, dass die hier dargestellten Schritte keine vorgegebene, beispielsweise sequentielle, Schrittreihenfolge zur Herstellung der optoelektronischen Halbleiterchips darstellen. Vielmehr können die einzelnen Schritte je nach Bedarf miteinander kombiniert werden.
Vorteilhaft ergibt sich so ein möglichst flexibler
Verfahrensablauf, in dem unterschiedliche Verfahrensschritte auf die jeweiligen Fertigungsbedürfnisse abgestimmt werden können .
Es wird darüber hinaus noch ein optoelektronischer
Halbleiterchip mit einem Träger und zumindest einer
Bauelementschichtenfolge angegeben .
Beispielsweise kann der optoelektronische Halbleiterchip mittels des hier beschriebenen Verfahrens hergestellt werden, wie es in Verbindung mit einem oder mehrerer der oben
genannten Ausführungsformen beschrieben ist. Das heißt, die für das hier beschriebene Verfahren aufgeführten Merkmale sind auch für den hier beschriebenen Halbleiterchip offenbart und umgekehrt.
Der Träger weist eine erste Oberfläche und eine der ersten Oberfläche gegenüberliegende zweite Oberfläche auf und ist durch zumindest eine Seitenfläche seitlich begrenzt. Die zumindest eine Seitenfläche verbindet die erste und die zweite Oberfläche miteinander.
Gemäß zumindest einer Ausführungsform weist die zumindest eine Bauelementschichtenfolge zumindest eine zur Erzeugung von elektromagnetischer Strahlung geeignete aktive Zone auf.
Gemäß zumindest einer Ausführungsform ist die
Bauelementschichtenfolge auf der ersten Oberfläche
angeordnet .
Gemäß zumindest einer Ausführungsform weist die zumindest eine Seitenfläche zumindest einen ungestörten und zumindest einen gestörten Bereich auf. "Bereich" bedeutet hierbei eine zweidimensionale Fläche, die stellenweise die Seitenfläche bildet. Vorzugsweise ist die zumindest eine Seitenfläche vollständig durch den ungestörten und den gestörten Bereich gebildet .
Gemäß zumindest einer Ausführungsform weist der zumindest eine gestörte Bereich eine Vielzahl von in lateraler Richtung angeordneten Kristallstörungen auf. "Lateral" bedeutet parallel zur ersten und/oder zur zweiten Oberfläche des Trägers. Der zumindest eine gestörte Bereich kann dann zumindest teilweise durch die Kristallstörungen gebildet sein .
Gemäß zumindest einer Ausführungsform ist der zumindest eine gestörte Bereich in vertikaler Richtung von dem zumindest einen ungestörten Bereich beabstandet oder zu dem zumindest einen ungestörten Bereich benachbart. "Vertikal" bedeutet senkrecht zur ersten und/oder zur zweiten Oberfläche des Trägers. Weist die zumindest eine Seitenfläche beispielsweise genau einen gestörten Bereich auf, so ist denkbar, dass der gestörte Bereich in vertikaler Richtung von zwei ungestörten Bereichen benachbart ist, wobei die ungestörten Bereiche dann zum Beispiel den gestörten Bereich beidseitig begrenzen. Das heißt, dass sich dann der gestörte Bereich entlang der zumindest einen Seitenfläche in lateraler Richtung
beispielsweise durchgehend und umlaufend erstreckt und in vertikaler Richtung an die ungestörten Bereiche direkt angrenzt .
Ferner ist der ungestörte Bereich frei oder im Wesentlichen frei von den Kristallstörungen. "Im Wesentlichen frei" bedeutet dabei, dass die Dichte von Kristallstörungen im ungestörten Bereich deutlich kleiner als im gestörten Bereich ist. Der ungestörte und der gestörte Bereich müssen dabei in vertikaler Richtung nicht "scharf" voneinander abgegrenzt sein .
Gemäß zumindest einer Ausführungsform weist die zumindest eine Seitenfläche zumindest zwei in vertikaler Richtung angeordnete gestörte Bereiche auf, die in vertikaler Richtung jeweils durch einen ungestörten Bereich voneinander getrennt sind .
Gemäß zumindest einer Ausführungsform umfasst die zumindest eine Seitenfläche zwei in vertikaler Richtung angeordnete gestörte Bereiche, die zumindest stellenweise direkt
aneinander angrenzen. Beispielsweise gehen die beiden
gestörten Bereiche an einer Grenzfläche ineinander über und sind dann nicht durch einen ungestörten Bereich getrennt. Denkbar ist, dass die gestörten Bereiche sich in der Anzahl der Kristallstörungen und/oder einer Anordnungsdichte der Kristallstörungen unterscheiden.
Zwei oder mehrere gestörte Bereiche finden bevorzugt für einen Träger mit einer besonders großen Dicke Verwendung.
Gemäß zumindest einer Ausführungsform ist auf die zweite Oberfläche des Trägers eine Kontaktschicht aufgebracht. Bei der Kontaktschicht handelt es sich um ein elektrisch
leitfähiges Material, beispielsweise ein Metall, welches zur Kontaktierung des optoelektronischen Halbleiterchips dient.
Im Folgenden werden das hier beschriebene Verfahren sowie ein optoelektronischer Halbleiterchip anhand von
Ausführungsbeispielen und den dazugehörigen Figuren näher erläutert .
Figuren 1 bis 10 zeigen einzelne Fertigungsschritte zur
Herstellung eines Ausführungsbeispiels durch ein hier beschriebenes Verfahren,
Figur 11 zeigt ein Verfahrensflussdiagramm zur Herstellung eines Ausführungsbeispiels durch ein hier beschriebenes Verfahren,
Figuren 12A, 12B und 13 zeigen schematische Ansichten von
Ausführungsbeispielen eines hier beschriebenen optoelektronischen Halbleiterchips .
In den Ausführungsbeispielen und den Figuren sind gleiche oder gleich wirkende Bestandteile jeweils mit den gleichen Bezugszeichen versehen. Die dargestellten Elemente sind nicht als maßstabsgerecht anzusehen, vielmehr können einzelne
Elemente zum besseren Verständnis übertrieben groß
dargestellt sein.
Die Figur 1 zeigt einen Schritt a) , bei dem zunächst eine Trägerscheibe 1, welche eine erste Oberfläche 11 sowie eine der ersten Oberfläche 11 gegenüberliegende zweite Oberfläche 12 aufweist, bereitgestellt wird. Auf die erste Oberfläche 11 der Trägerscheibe 1 ist eine Zwischenschicht 8 aufgebracht. Beispielsweise ist die Zwischenschicht 8 mit einem elektrisch leitfähigen Lot oder einem Klebstoff gebildet. Mit anderen Worten steht die Zwischenschicht 8 in direktem Kontakt mit der ersten Oberfläche 11 der Trägerscheibe 1. Ferner besteht die Trägerscheibe 1 aus Silizium. Auf einer der Trägerscheibe 1 abgewandten Oberfläche der Zwischenschicht 8 ist eine
Mehrzahl von Bauelementschichtenfolgen 2 beispielsweise aufgeklebt. Die einzelnen Bauelementschichtenfolgen 2 sind in lateraler Richtung durch Trenngräben 3 voneinander
beabstandet. Jede der Bauelementschichtenfolgen 2 weist zumindest eine zur Erzeugung von elektromagnetischer
Strahlung geeignete aktive Zone 21 auf. Vorliegend bilden also die Trägerscheibe 1, die Zwischenschicht 8 sowie die Bauelementschichtenfolgen 2 einen Verbund 30. Ebenso ist es möglich, dass es sich bei dem Verbund 30 um einen Verbund von Dünnfilmleuchtdiodenchips handelt. Die
Bauelementschichtenfolgen 2 können dann metallische und/oder dielektrische Schichten umfassen. Ferner ist dann die
Trägerscheibe 1 ein Trägersubstrat, welches von einem
Aufwachssubstrat verschieden ist.
In der Figur 2 ist ein Schritt f) gezeigt, bei dem im Bereich 31 eines Trenngrabens 3 die Zwischenschicht 8 stellenweise von der ersten Oberfläche 11 der Trägerscheibe 1 entfernt wird. Alternativ ist es möglich, dass die Zwischenschicht 8 im Bereich 31 versprödet wird. Das heißt, dass dann die
Zwischenschicht 8 durch das Verspröden weniger stark
verformbar wird und sich beispielsweise bereits nach geringer externer mechanischer oder elektronischer Belastung Brüche im Material der Zwischenschicht 8 ausbilden.
In der Figur 3 ist ein Schritt b) dargestellt, wonach
Kristallstörungen in jeden Bereich 41 der Trägerscheibe 1 eingebracht werden, die in einer vertikalen Richtung mit den Trenngräben 3 vollständig überlappen. Dazu wird
hochenergetisches Laserlicht 411 über die zweite Oberfläche 12 der Trägerscheibe 1 in einen Fokussierungspunkt P
innerhalb der Trägerscheibe 1 fokussiert. Beispielsweise befindet sich der Fokussierungspunkt P in vertikaler Richtung mittig in der Trägerscheibe 1. Vorliegend handelt es sich bei dem Laserlicht 411 um infrarotes Laserlicht, beispielsweise bei einer Wellenlänge von 1064 nm. Die optische Absorption der Laserwellenlänge ist dabei derart bemessen, dass zwar Kristallstörungen 4 in die Trägerscheibe eingebracht werden, diese Kristallstörungen 4 aber durch das Laserlicht 411 im Material der Trägerscheibe 1, das heißt im Silizium, zu keinen strukturellen Brüchen führt. Damit ist sichergestellt, dass sich ausgehend vom Fokussierungspunkt P durch das
Laserlicht 411 induzierte Kristallstörungen nicht bis an die Oberflächen 11 und 12 der Trägerscheibe 1 fortsetzen und es so nicht bereits direkt nach Einstrahlung des Laserlichts 411 zu Brüchen in der Trägerscheibe 1 kommt. Mit anderen Worten verbleibt nach Einstrahlung des hochenergetischen Laserlichts 411 die Trägerscheibe 1 einstückig. Vorteilhaft weist die Trägerscheibe 1 nach Einstrahlung des Laserlichts 411 an den Oberflächen 11 und 12 weder Materialbrüche noch
beispielsweise Materialabplatzer im Silizium auf. Zum Beispiel sind nach Einstrahlung des Laserlichts 411 auf die Trägerscheibe 1 die Kristallstörungen 4 gitternetz- oder rasterartig in der Trägerscheibe 1 angeordnet.
In der Figur 4 sind Schritte g) und h) dargestellt. In einem Schritt g) wird zunächst auf freiliegende Stellen der
Oberfläche 11, der Zwischenschicht 8 sowie der
Bauelementschichtfolgen 2 eine Verbindungsschicht 5
aufgebracht .
In einem nächsten Schritt h) wird ein Hilfsträger 6 auf die Verbindungsschicht 5 aufgebracht. Beispielsweise handelt es sich bei dem Hilfsträger 6 um einen Kunststoffwafer, der nach Art einer Scheibe oder einer Platte ausgebildet ist. Der Kunststoffwafer 6 stabilisiert über die Verbindungsschicht 5 den Verbund 30 mechanisch.
In der Figur 5 ist ein Schritt hl) dargestellt, bei dem von der zweiten Oberfläche 12 der Trägerscheibe 1 her die
Trägerscheibe 1 von einer Dicke D]_ auf eine Dicke D2
reduziert wird. Beispielsweise kann dies durch einen
Materialabtrag des Siliziums mittels Dünnschleifen geschehen. Vorzugsweise werden nach dem Dünnschleifen die
SchleifSchädigungen von der Trägerscheibe 1 wieder entfernt. Nach dem Abschleifen weist die Trägerscheibe 1 eine raue Oberfläche 121 auf. Beispielsweise kann nach dem
Dünnschleifen die raue Oberfläche 121 mittels Polieren und weiteren Oberflächenbehandlungsschritten wieder geglättet werden. Vorteilhaft führt eine derartige Dickenverringerung der Trägerscheibe 1 zu einem Verbund 30 mit einer wesentlich geringeren vertikalen Ausdehnung. Die Figur 6 zeigt einen Schritt d) , bei dem ein
Zwischenträger 7 auf die zweite Oberfläche 12 der
Trägerscheibe 1 aufgebracht wird. Beispielsweise wird der Zwischenträger 7 auf die zweite Oberfläche 12 auflaminiert . Vorzugsweise sind dann der Zwischenträger 7 und die
Trägerscheibe 1 mechanisch fest miteinander verbunden. Bei dem Zwischenträger 7 kann es sich um eine flexible
Kunststofffolie handeln, welche unter externer mechanischer Beanspruchung im Vergleich zur Trägerscheibe 1 leichter verformbar ist.
In einem in der Figur 7 gezeigten nächsten Schritt dl) wird sowohl der Hilfsträger 6 als auch die Verbindungsschicht 5 wieder von dem Verbund 30 zumindest stellenweise entfernt.
Die Figur 8 zeigt nächste Schritte c) und e) . Darin werden an den Zwischenträger 7 zunächst externe mechanische und/oder elektrische Kräfte in lateraler Richtung L angelegt. Mit anderen Worten wird der Zwischenträger 7 mittels der externen mechanischen Kräfte expandiert. Die durch die Expansion des Zwischenträgers 7 innerhalb des Zwischenträgers 7
entstehenden Zug- und/oder Druckverspannungen setzen sich aufgrund der mechanisch festen Verbindung zwischen
Zwischenträger 7 und Trägerscheibe 1 in die Trägerscheibe 1 fort. Ausgehend von den Kristallstörungen 4 innerhalb der Trägerscheibe 1 verursachen dann die durch die Zug- und/oder Druckverspannungen in die Trägerscheibe 1 induzierten Kräfte Risse. Vorzugsweise setzen sich diese Risse ausgehend von den Kristallstörungen 4 in Richtung sowohl der Oberfläche 11 als auch der Oberfläche 12 der Trägerscheibe 1 fort. Durch diese Rissbildung entstehen einzelne in vertikaler Richtung
entstehende Brüche vorzugsweise in den Bereichen 41 der Trägerscheibe 1, aufgrund derer der Verbund 30 in einzelne optoelektronische Halbleiterchips 1000 vereinzelt ist.
Denkbar ist auch eine Expansion des Verbunds 30 in vertikaler Richtung V beispielsweise mittels Keil-, Rollen- oder
Tapebrechanlagen .
In den Figuren 9 und 10 sind jeweils weitere
Verfahrensschritte el) und e2) dargestellt. In Schritt el) wird zunächst nach dem Vereinzeln auf die dem Zwischenträger 7 abgewandten Oberflächen der Bauelementschichtenfolgen 2 ein weiterer Zwischenträger 9 aufgebracht. Nach dem Aufbringen kann dann der Zwischenträger 7 von den einzelnen
Halbleiterchips 1000 entfernt werden. Mit anderen Worten liegen dann die dem weiteren Zwischenträger 9 abgewandten Oberflächen der einzelnen Halbleiterchips 1000 frei.
In einem Schritt e2) wird auf die dem weiteren Zwischenträger
9 abgewandten Oberflächen der optoelektronischen
Halbleiterchips 1000 eine Kontaktschicht 10 aufgebracht. Das Aufbringen der Kontaktschicht 10 kann dabei vorteilhaft ohne eine Vorstrukturierung erfolgen, da die Tatsache ausgenutzt wird, dass nach dem Vereinzeln der laterale Abstand zwischen einzelnen Halbleiterchips 1000 auf dem weiteren
Zwischenträger 9 deutlich geringer ist als die Dicke D2 der
Trägerscheibe 1. Damit sind beispielsweise die Chipflanken vor unzulässig starker Beschichtung durch die Kontaktschicht
10 geschützt.
In der Figur 11 ist ein Verfahrensflussdiagramm gemäß dem in den Figuren 1 bis 10 dargestellten Verfahrensablauf
dargestellt. Die Figur 11 beschreibt daher eine
Fertigungsreihenfolge Fl mit der folgenden
Schrittreihenfolge: a) , f) , b) , g) , h) , hl), d) , dl), c) , e) , el ) , e2 ) . Von der oben genannten Schrittreihenfolge kann auch
abgewichen werden. Denkbar ist in diesem Zusammenhang, dass das Aufbringen der Kontaktschicht 10 vor dem Aufbringen des Zwischenträgers 7 erfolgt. Ferner kann zusätzlich die
Kontaktschicht 10 beispielsweise mittels eines
lithografischen Verfahrens vorstrukturiert werden. Mit anderen Worten ist dann eine Fertigungsreihenfolge F2
denkbar: a) , f) , b) , g) , h) , hl), e2), d) , dl), c) , e) .
Ferner ist auch eine von den obig genannten
Fertigungsreihenfolge Fl abweichende Fertigungsreihenfolge F3 denkbar. Dabei findet beispielsweise abweichend von der
Fertigungsvariante Fl der in der Figur 5 dargestellte Schritt hl), wonach die Trägerscheibe 1 von der Oberfläche 12 her dünn geschliffen wird, vor dem Schritt b) , also vor dem
Einbringen der Kristallstörungen 4 in die Trägerscheibe 1, statt. Die Fertigungsreihenfolge F3 könnte dann wie folgt lauten: a) , g) , h) , hl), f) , b) , d) , dl), c) , e) , el), e2).
Ferner sei darauf hingewiesen, dass die einzelnen
Fertigungsabläufe Fl bis F3 auch je nach Bedarf miteinander kombiniert werden können. Vorteilhaft ergibt sich so ein möglichst flexibler Verfahrensablauf, in dem unterschiedliche Verfahrensschritte auf die jeweiligen Fertigungsbedürfnisse abgestimmt werden können.
Die Figuren 12A und 12B zeigen in einer schematischen
Seitenan- und Draufsicht einen optoelektronischen
Halbleiterchip 1000.
Wie in der Figur 12A dargestellt, weist der optoelektronische Halbleiterchip 1000 einen Träger 100 auf. Eine erste Oberfläche 11 und eine zweite Oberfläche 12 des Trägers 100 liegen sich gegenüber. Die erste Oberfläche 11 und die zweite Oberfläche 12 sind mit vier Seitenflächen 110 verbunden
(siehe auch Figur 12B) . Die vier Seitenflächen 110 begrenzen den Träger 100 in lateraler Richtung. Der optoelektronische Halbleiterchip 1000 kann jedoch auch eine von der in Figur 12A dargestellten abweichende Anzahl von Seitenflächen aufweisen. Beispielsweise kann die erste 11 und/oder die zweite Oberfläche 12 des Trägers 100 n-Ecken aufweisen, wobei n>3. Beispielsweise hat dann der Träger 100 des
optoelektronischen Halbleiterchips 1000 eine in einer
Draufsicht hexagonale Form.
Der Träger 100 besteht aus Silizium, wobei die auf der ersten Oberfläche 11 aufgebrachte Zwischenschicht 8 mit einem Lot oder einem Kunststoffklebstoff gebildet ist. Auf einer dem Träger 100 abgewandten Oberfläche der Zwischenschicht 8 ist die Bauelementschichtenfolge 2 aufgeklebt. Die
Bauelementschichtenfolge 2 basiert auf einem nitridbasierten Verbindungshalbleitermaterial. Ferner weist die
Bauelementschichtenfolge 2 eine zur Erzeugung von
elektromagnetischer Strahlung geeignete aktive Zone 21 auf. Zur elektrischen Kontaktierung ist auf die zweite Oberfläche 12 des Trägers 100 eine elektrische Kontaktschicht 10 aufgebracht .
Jede der Seitenflächen 110 ist durch einen ungestörten
Bereich 110A und zwei gestörte Bereiche HOB gebildet. Der gestörte Bereich HOB weist eine Vielzahl von in lateraler Richtung angeordneten Kristallstörungen 4 auf. Die
Kristallstörungen 4 erstrecken sich vorliegend über die gesamte vertikale Ausdehnung des gestörten Bereichs HOB. Zwischen den einzelnen Kristallstörungen 4 kann sich in lateraler Richtung ungestörtes Material befinden. Weiter ist der gestörte Bereich HOB in vertikaler Richtung beidseitig von den ungestörten Bereichen 110A begrenzt.
Ferner ist sind die ungestörten Bereiche frei von den
Kristallstörungen. Mit anderen Worten ist jeder der gestörten Bereiche HOB in vertikaler Richtung durch ungestörtes
Material des ungestörten Bereichs 110A begrenzt.
In der Figur 13 ist in einer schematischen Seitenansicht ein weiteres Ausführungsbeispiel gemäß einem hier beschriebenen optoelektronischen Halbleiterchip 1000 gezeigt. Im
Unterschied zu dem in Figur 12A gezeigten Halbleiterchip 1000 weisen die Seitenflächen 110 zwei in vertikaler Richtung angeordnete gestörte Bereiche HOB auf. Vorliegend sind die gestörten Bereiche HOB in vertikaler Richtung von einem ungestörten Bereich getrennt. Sowohl an die erste 11 als auch an die zweite Oberfläche 12 grenzen die beiden ungestörten Bereiche HOA direkt an. Mit anderen Worten wechselt sich in vertikaler Richtung ausgehend von den beiden Oberflächen 11 und/oder 12 entlang der Seitenflächen HO jeweils ein
ungestörter HOA mit einem gestörten HOB Bereich ab.
Die Erfindung ist nicht durch die Beschreibung anhand der Ausführungsbeispiele beschränkt. Vielmehr umfasst die
Erfindung jedes neue Merkmal sowie jede Kombination von
Merkmalen, was insbesondere jede Kombination von Merkmalen in den Patentansprüchen beinhaltet. Auch wenn dieses Merkmal oder diese Kombination selbst nicht explizit in den
Patentansprüchen und den Ausführungsbeispielen angegeben ist.

Claims

Patentansprüche
1. Verfahren zum Herstellen einer Mehrzahl von
optoelektronischen Halbleiterchips (1000), das zumindest die folgenden Verfahrensschritte umfasst:
a) Bereitstellen einer Trägerscheibe (1), welche eine erste (11) und eine der ersten Oberfläche (11) gegenüberliegende zweite Oberfläche (12) aufweist, wobei auf der ersten
Oberfläche (11) eine Mehrzahl von einzelnen, in einer
lateralen Richtung zueinander beabstandeten
Bauelementschichtenfolgen (2) aufgebracht ist, die jeweils durch Trenngräben (3) voneinander getrennt sind;
b) Einbringen von zumindest einer Kristallstörung (4) in zumindest einem Bereich (41) der Trägerscheibe (1), der in einer vertikalen Richtung zumindest teilweise mit einem
Trenngraben (3) überlappt;
c) Vereinzeln der Trägerscheibe (1) entlang der zumindest einen Kristallstörung (4) in einzelne Halbleiterchips (1000), wobei jeder Halbleiterchip (1000) zumindest eine
Bauelementschichtenfolge (2) umfasst.
2. Verfahren nach Anspruch 1,
bei dem die Kristallstörung (4) durch Einwirkung von
Laserlicht (411) in dem in vertikaler Richtung zumindest teilweise mit einem Trenngraben (3) überlappenden Bereich (41) der Trägerscheibe (1) erzeugt wird.
3. Verfahren nach Anspruch 1 oder 2,
das zusätzlich einen Schritt d) umfasst, wonach ein
Zwischenträger (7) auf die zweite Oberfläche (12) der
Trägerscheibe (1) aufgebracht wird.
4. Verfahren nach Anspruch 3,
das zusätzlich einen Schritt e) umfasst, wonach der
Zwischenträger (7) nach dem Schritt d) expandiert wird.
5. Verfahren nach Anspruch 4,
wonach die Expansion der Trägerscheibe in lateraler (L) und/oder in vertikaler Richtung (V) durchgeführt wird.
6. Verfahren nach einem der vorhergehenden Ansprüche, bei dem zwischen den Bauelementschichtenfolgen (2) und der Trägerscheibe (1) eine Zwischenschicht (8) angeordnet ist, wobei die Zwischenschicht (8) sowohl mit der Trägerscheibe
(I) als auch mit den Bauelementschichtenfolgen (2) in
direktem Kontakt steht.
7. Verfahren nach einem der vorhergehenden Ansprüche, das zusätzlich einen Schritt f) umfasst, wonach zumindest stellenweise die Zwischenschicht (8) im Bereich (31)
zumindest eines Trenngrabens (3) von der ersten Oberfläche
(II) der Trägerscheibe (1) entfernt wird.
8. Verfahren nach einem der vorhergehenden Ansprüche, bei dem die Trägerscheibe (1) mit Silizium gebildet ist.
9. Verfahren nach einem der vorhergehenden Ansprüche, das zusätzlich einen Schritt g) umfasst, wonach zumindest stellenweise auf freie Stellen der ersten Oberfläche (11) der Trägerscheibe (1) und der Bauelementschichtenfolgen (2) eine Verbindungsschicht (5) aufgebracht wird.
10. Verfahren nach dem vorhergehenden Anspruch,
das zusätzlich einen Schritt h) umfasst, wonach ein
Hilfsträger (6) auf die Verbindungsschicht (5) aufgebracht wird, der nach dem Schritt d) von den
Bauelementschichtenfolgen (2) zumindest stellenweise wieder entfernt wird.
11. Optoelektronischer Halbleiterchip (1000), mit
- einem Träger (100), der eine erste Oberfläche (11) und eine der ersten Oberfläche (11) gegenüberliegende zweite
Oberfläche (12) aufweist und durch zumindest eine
Seitenfläche (110) seitlich begrenzt ist;
- zumindest einer Bauelementschichtenfolge (2), die zumindest eine zur Erzeugung von elektromagnetischer Strahlung
geeignete aktive Zone (21) aufweist, wobei
- die Bauelementschichtenfolge (2) auf der ersten Oberfläche (11) angeordnet ist,
- die zumindest eine Seitenfläche (110) zumindest einen ungestörten Bereich (110A) und zumindest einen gestörten Bereich (HOB) aufweist,
- der zumindest eine gestörte Bereich (HOB) eine Vielzahl von in lateraler Richtung angeordneten Kristallstörungen (4) aufweist,
- der zumindest eine gestörte Bereich (HOB) in vertikaler Richtung von dem zumindest einen ungestörten Bereich (110A) beabstandet oder zu dem zumindest einen ungestörten Bereich (110A) benachbart ist, und wobei
- der ungestörte Bereich (110A) frei von den
Kristallstörungen (4) ist.
12. Optoelektronischer Halbleiterchip (1000) nach dem vorhergehenden Anspruch,
bei dem die zumindest eine Seitenfläche (110) zumindest zwei in vertikaler Richtung angeordnete gestörte Bereiche (HOB) aufweist, die in vertikaler Richtung jeweils durch einen ungestörten Bereich (HOA) voneinander getrennt sind.
13. Optoelektronischer Halbleiterchip (1000) nach Anspruch 11,
bei dem die zumindest eine Seitenfläche (110) zwei in
vertikaler Richtung angeordnete gestörte Bereiche (HOB) umfasst, die zumindest stellenweise direkt aneinander angrenzen .
14. Optoelektronischer Halbleiterchip (1000) nach einem der Ansprüche 11 bis 13,
bei dem auf die zweite Oberfläche (12) des Trägers (100) eine Kontaktschicht (10) aufgebracht ist.
15. Optoelektronischer Halbleiterchip (1000) nach einem der Ansprüche 11 bis 14,
der mit einem Verfahren gemäß den Ansprüchen 1 bis 10 hergestellt ist.
PCT/EP2011/051574 2010-02-24 2011-02-03 Verfahren zum herstellen einer mehrzahl von optoelektronischen halbleiterchips Ceased WO2011104097A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US13/580,491 US8916403B2 (en) 2010-02-24 2011-02-03 Method for producing a plurality of optoelectronic semiconductor chips

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102010009015A DE102010009015A1 (de) 2010-02-24 2010-02-24 Verfahren zum Herstellen einer Mehrzahl von optoelektronischen Halbleiterchips
DE102010009015.8 2010-02-24

Publications (1)

Publication Number Publication Date
WO2011104097A1 true WO2011104097A1 (de) 2011-09-01

Family

ID=43928094

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2011/051574 Ceased WO2011104097A1 (de) 2010-02-24 2011-02-03 Verfahren zum herstellen einer mehrzahl von optoelektronischen halbleiterchips

Country Status (4)

Country Link
US (1) US8916403B2 (de)
DE (1) DE102010009015A1 (de)
TW (1) TW201225277A (de)
WO (1) WO2011104097A1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014206995A1 (de) 2014-04-11 2015-10-15 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterelement, optoelektronisches Halbleiterbauteil und Verfahren zur Herstellung einer Mehrzahl von optoelektronischen Halbleiterelementen
DE102017113732A1 (de) * 2017-06-21 2018-12-27 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip, Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronisches Bauelement

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102010009015A1 (de) * 2010-02-24 2011-08-25 OSRAM Opto Semiconductors GmbH, 93055 Verfahren zum Herstellen einer Mehrzahl von optoelektronischen Halbleiterchips
US9847445B2 (en) * 2012-04-05 2017-12-19 Koninklijke Philips N.V. LED thin-film device partial singulation prior to substrate thinning or removal
DE102012111358A1 (de) * 2012-11-23 2014-05-28 Osram Opto Semiconductors Gmbh Verfahren zum Vereinzeln eines Verbundes in Halbleiterchips und Halbleiterchip
DE102015116983B4 (de) * 2015-10-06 2025-09-18 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils und optoelektronisches Halbleiterbauteil
EP3315262B1 (de) 2016-10-31 2019-09-25 Andreas Stihl AG & Co. KG Handgeführtes arbeitsgerät mit einem verbrennungsmotor
KR102498148B1 (ko) * 2018-09-20 2023-02-08 삼성전자주식회사 반도체 장치의 제조 방법
US11282746B2 (en) * 2019-12-27 2022-03-22 Micron Technology, Inc. Method of manufacturing microelectronic devices, related tools and apparatus
CN114148508A (zh) * 2021-12-28 2022-03-08 中国航天空气动力技术研究院 一种用于抑制边界层干扰流动分离的控制装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1498216A1 (de) * 2002-03-12 2005-01-19 Hamamatsu Photonics K.K. Verfahren zum schneiden eines bearbeiteten objekts
US20050227455A1 (en) * 2004-03-29 2005-10-13 Jongkook Park Method of separating layers of material
EP1742253A1 (de) * 2004-03-30 2007-01-10 Hamamatsu Photonics K.K. Laserverarbeitungsverfahren und halbleiterchip

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
HUT73312A (en) * 1992-09-14 1996-07-29 Badehi Method and apparatus for producing integrated circuit devices, and integrated circuit device
JP3449201B2 (ja) * 1997-11-28 2003-09-22 日亜化学工業株式会社 窒化物半導体素子の製造方法
US6465329B1 (en) * 1999-01-20 2002-10-15 Amkor Technology, Inc. Microcircuit die-sawing protector and method
US6425971B1 (en) * 2000-05-10 2002-07-30 Silverbrook Research Pty Ltd Method of fabricating devices incorporating microelectromechanical systems using UV curable tapes
JP4659300B2 (ja) * 2000-09-13 2011-03-30 浜松ホトニクス株式会社 レーザ加工方法及び半導体チップの製造方法
CN101335235B (zh) * 2002-03-12 2010-10-13 浜松光子学株式会社 基板的分割方法
TWI520269B (zh) * 2002-12-03 2016-02-01 濱松赫德尼古斯股份有限公司 Cutting method of semiconductor substrate
FR2852250B1 (fr) * 2003-03-11 2009-07-24 Jean Luc Jouvin Fourreau de protection pour canule, un ensemble d'injection comportant un tel fourreau et aiguille equipee d'un tel fourreau
DE60315515T2 (de) * 2003-03-12 2007-12-13 Hamamatsu Photonics K.K., Hamamatsu Laserstrahlbearbeitungsverfahren
JP4554901B2 (ja) 2003-08-12 2010-09-29 株式会社ディスコ ウエーハの加工方法
JP4563097B2 (ja) * 2003-09-10 2010-10-13 浜松ホトニクス株式会社 半導体基板の切断方法
US7008861B2 (en) * 2003-12-11 2006-03-07 Cree, Inc. Semiconductor substrate assemblies and methods for preparing and dicing the same
JP4509578B2 (ja) * 2004-01-09 2010-07-21 浜松ホトニクス株式会社 レーザ加工方法及びレーザ加工装置
KR101190454B1 (ko) * 2004-08-06 2012-10-11 하마마츠 포토닉스 가부시키가이샤 레이저 가공 장치
US7932111B2 (en) * 2005-02-23 2011-04-26 Cree, Inc. Substrate removal process for high light extraction LEDs
JP4762653B2 (ja) * 2005-09-16 2011-08-31 浜松ホトニクス株式会社 レーザ加工方法及びレーザ加工装置
JP4804911B2 (ja) * 2005-12-22 2011-11-02 浜松ホトニクス株式会社 レーザ加工装置
JP4907984B2 (ja) * 2005-12-27 2012-04-04 浜松ホトニクス株式会社 レーザ加工方法及び半導体チップ
JP5183892B2 (ja) * 2006-07-03 2013-04-17 浜松ホトニクス株式会社 レーザ加工方法
EP1875983B1 (de) * 2006-07-03 2013-09-11 Hamamatsu Photonics K.K. Laserbearbeitungsverfahren und hergestelltes Chip
EP2065120B1 (de) * 2006-09-19 2015-07-01 Hamamatsu Photonics K.K. Laserbearbeitungsverfahren
JP4954653B2 (ja) * 2006-09-19 2012-06-20 浜松ホトニクス株式会社 レーザ加工方法
JP5101073B2 (ja) * 2006-10-02 2012-12-19 浜松ホトニクス株式会社 レーザ加工装置
US8735770B2 (en) * 2006-10-04 2014-05-27 Hamamatsu Photonics K.K. Laser processing method for forming a modified region in an object
DE102007043877A1 (de) * 2007-06-29 2009-01-08 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung von optoelektronischen Bauelementen und optoelektronisches Bauelement
JP5336054B2 (ja) * 2007-07-18 2013-11-06 浜松ホトニクス株式会社 加工情報供給装置を備える加工情報供給システム
JP5449665B2 (ja) * 2007-10-30 2014-03-19 浜松ホトニクス株式会社 レーザ加工方法
JP5134928B2 (ja) * 2007-11-30 2013-01-30 浜松ホトニクス株式会社 加工対象物研削方法
JP5692969B2 (ja) * 2008-09-01 2015-04-01 浜松ホトニクス株式会社 収差補正方法、この収差補正方法を用いたレーザ加工方法、この収差補正方法を用いたレーザ照射方法、収差補正装置、及び、収差補正プログラム
JP5632751B2 (ja) * 2009-02-09 2014-11-26 浜松ホトニクス株式会社 加工対象物切断方法
BR122019015544B1 (pt) * 2009-02-25 2020-12-22 Nichia Corporation método para fabricar um elemento semicondutor, e, elemento semicondutor
DE102010009015A1 (de) * 2010-02-24 2011-08-25 OSRAM Opto Semiconductors GmbH, 93055 Verfahren zum Herstellen einer Mehrzahl von optoelektronischen Halbleiterchips
JP2012000636A (ja) * 2010-06-16 2012-01-05 Showa Denko Kk レーザ加工方法
US8722516B2 (en) * 2010-09-28 2014-05-13 Hamamatsu Photonics K.K. Laser processing method and method for manufacturing light-emitting device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1498216A1 (de) * 2002-03-12 2005-01-19 Hamamatsu Photonics K.K. Verfahren zum schneiden eines bearbeiteten objekts
US20050227455A1 (en) * 2004-03-29 2005-10-13 Jongkook Park Method of separating layers of material
EP1742253A1 (de) * 2004-03-30 2007-01-10 Hamamatsu Photonics K.K. Laserverarbeitungsverfahren und halbleiterchip

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014206995A1 (de) 2014-04-11 2015-10-15 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterelement, optoelektronisches Halbleiterbauteil und Verfahren zur Herstellung einer Mehrzahl von optoelektronischen Halbleiterelementen
DE102017113732A1 (de) * 2017-06-21 2018-12-27 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip, Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronisches Bauelement

Also Published As

Publication number Publication date
TW201225277A (en) 2012-06-16
US8916403B2 (en) 2014-12-23
US20130069086A1 (en) 2013-03-21
DE102010009015A1 (de) 2011-08-25

Similar Documents

Publication Publication Date Title
WO2011104097A1 (de) Verfahren zum herstellen einer mehrzahl von optoelektronischen halbleiterchips
DE102019002761B4 (de) Verfahren zum halbleiter-wafer-dünnen und verwandte verfahren
DE102006052694B4 (de) Waferprodukt und Herstellungsverfahren dafür
DE102014209012B4 (de) Laserbearbeitungsverfahren
EP2509741B1 (de) Verfahren und vorrichtung für ein laserabhebeverfahren mit einem strahlteiler
DE102014013107A1 (de) Neuartiges Waferherstellungsverfahren
DE102013111016A1 (de) Vereinzelungsverfahren
DE112010003083T5 (de) Gekapseltes Keramikelement undVerfahren zum Herstellen desselben
EP2013917A1 (de) Strahlungsemittierender halbleiterkörper mit trägersubstrat und verfahren zur herstellung eines solchen
DE102013104270A1 (de) Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
EP2177302B1 (de) Verfahren zum Abtragen von Schichtmaterial eines Schichtaufbaus mittels Laserstrahlung mit einem Hilfsgrabenschritt und einem Abtragschritt
DE102006007293B4 (de) Verfahren zum Herstellen eines Quasi-Substratwafers und ein unter Verwendung eines solchen Quasi-Substratwafers hergestellter Halbleiterkörper
DE102009035429A1 (de) Leuchtdiodenchip
EP3137657B1 (de) Kombiniertes festkörperherstellungsverfahren mit laserbehandlung und temperaturinduzierten spannungen zur erzeugung dreidimensionaler festkörper
DE112016000371B4 (de) Verfahren zur Herstellung einer Mehrzahl von Halbleiterchips und Halbleiterchip
DE112018003841T5 (de) Schichtelement-herstellungsverfahren
DE102008038342B4 (de) Halbleiterbauelement mit Randbereich, in dem eine Zone aus porösem Material ausgebildet ist und Verfahren zu dessen Herstellung und Halbleiterscheibe
DE112018003840T5 (de) Schichtelement-herstellungsverfahren
WO2012113648A1 (de) Verfahren zur herstellung einer vielzahl optoelektronischer halbleiterchips
DE112018003861T5 (de) Schichtelement-herstellungsverfahren
WO2012152307A1 (de) Bauelementträgerverbund mit einer bauelementträgerbereiche abtrennenden grabenstruktur und verfahren zur herstellung einer mehrzahl von bauelementträgerbereichen
DE102013108583A1 (de) Verfahren zum Vereinzeln eines Verbundes in Halbleiterchips und Halbleiterchip
WO2023280856A1 (de) Herstellungsverfahren und optoelektronischer halbleiterchip
WO2021148282A1 (de) Strahlung emittierendes bauelement mit konverterschicht und verfahren zur herstellung eines strahlung emittierenden bauelements mit konverterschicht
WO2015024786A1 (de) Verfahren zum durchtrennen von substraten und halbleiterchip

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11703195

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 13580491

Country of ref document: US

122 Ep: pct application non-entry in european phase

Ref document number: 11703195

Country of ref document: EP

Kind code of ref document: A1