WO2011039793A1 - 基板処理装置 - Google Patents

基板処理装置 Download PDF

Info

Publication number
WO2011039793A1
WO2011039793A1 PCT/JP2009/004960 JP2009004960W WO2011039793A1 WO 2011039793 A1 WO2011039793 A1 WO 2011039793A1 JP 2009004960 W JP2009004960 W JP 2009004960W WO 2011039793 A1 WO2011039793 A1 WO 2011039793A1
Authority
WO
WIPO (PCT)
Prior art keywords
pulse
voltage pulse
voltage
positive voltage
positive
Prior art date
Application number
PCT/JP2009/004960
Other languages
English (en)
French (fr)
Inventor
宇井明生
林久貴
菊谷圭介
Original Assignee
株式会社 東芝
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社 東芝 filed Critical 株式会社 東芝
Priority to JP2011533942A priority Critical patent/JP5502879B2/ja
Priority to KR1020127005182A priority patent/KR101361217B1/ko
Priority to PCT/JP2009/004960 priority patent/WO2011039793A1/ja
Priority to CN200980161197.4A priority patent/CN102549724B/zh
Publication of WO2011039793A1 publication Critical patent/WO2011039793A1/ja
Priority to US13/424,952 priority patent/US9583360B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32137—Radio frequency generated discharge controlling of the discharge by modulation of energy
    • H01J37/32146—Amplitude modulation, includes pulsing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32174—Circuits specially adapted for controlling the RF discharge

Definitions

  • the present invention relates to a substrate processing apparatus using plasma.
  • a plasma is generated by applying RF (high frequency) to one of a pair of electrodes, and a substrate placed on the electrode to which RF is applied or on the other electrode by this plasma ( Wafer).
  • An object of the present invention is to provide a substrate processing apparatus that enables efficient processing.
  • a substrate processing apparatus includes a chamber, a first electrode disposed in the chamber, a second electrode disposed in the chamber so as to face the first electrode, and holding the substrate.
  • An RF power source for applying an RF voltage having a frequency of 50 MHz or more to the second electrode, and a negative voltage pulse and 50 n from the negative voltage pulse superimposed on the RF voltage on the second electrode.
  • a pulse power supply that repeatedly applies a voltage waveform including a positive voltage pulse with a delay time of less than a second.
  • a substrate processing apparatus capable of efficient processing can be provided.
  • FIG. 6 is a cross-sectional view illustrating a state where a wafer 15 is being processed.
  • 3 is a graph showing an example of a temporal change in voltage on a wafer 15.
  • 4 is a graph showing an example of a temporal change in an electron current flowing through a wafer 15. It is a graph showing an example of a combination pulse waveform.
  • FIG. 3 is a graph showing an example of a temporal change in voltage on a wafer 15. It is the graph which expanded a part of FIG. 4 is a graph showing an example of a temporal change in an electron current flowing through a wafer 15. It is a graph showing an example of the time change of effective electric power Pe (t). 4 is a graph showing an example of a correspondence relationship between an active power amount Ee and a duty ratio D. It is a schematic diagram showing delay time. It is a graph showing an example of the time change of effective electric power Pe (t). It is a graph showing an example of the correspondence of active electric energy Ee and delay time td (delay time). It is a graph showing an example of the time change of effective electric power Pe (t). It is a graph showing an example of the correspondence between the amount of active power Ee and the number N of positive voltage pulses. It is a figure showing an example of a combination pulse waveform.
  • FIG. 1 is a schematic configuration diagram of a substrate processing apparatus 1 according to one aspect of the present invention.
  • the substrate processing apparatus 1 is a parallel plate type RIE (Reactive Ion Etching) apparatus.
  • a wafer 15 is a processing target (substrate) of the substrate processing apparatus 1 according to this embodiment.
  • the etching chamber 11 maintains an environment necessary for processing the wafer 15.
  • the process gas introduction pipe 12 introduces a process gas necessary for processing the wafer 15.
  • a process gas in addition to gases such as Ar, Kr, Xe, N 2 , O 2 , CO, and H 2 , SF 6 , CF 4 , C 2 F 6 , C 4 F 8 , C 5 F 8 , and C 4 are used as appropriate.
  • F 6 , Cl 2 , HBr, SiH 4 , SiF 4 or the like can be used.
  • the lower electrode 16 includes an electrostatic chuck for holding the wafer 15.
  • the upper electrode 13 is provided to face the upper portion of the lower electrode 16, and one end thereof is set to the ground potential (ground potential).
  • the upper electrode 13 and the lower electrode 16 constitute a parallel plate electrode.
  • the plasma 14 is generated by RF applied to the lower electrode 16.
  • the ions forming the plasma 14 enter the direction of the arrow in FIG.
  • the wafer 15 is etched using the plasma 14.
  • the exhaust port 17 is connected to a pressure adjustment valve and an exhaust pump (not shown).
  • the gas in the etching chamber 11 is exhausted from the exhaust port 17, and the pressure in the etching chamber 11 is kept constant.
  • the RF power source 19 generates an RF voltage to be applied to the lower electrode 16.
  • the frequency of the RF voltage is 50 MHz or more. Details of this will be described later.
  • the matching unit 18 matches the impedance between the RF power source 19 and the plasma 14.
  • the pulse power supply 21 outputs, for example, the voltage waveform (combined pulse (Pulse) waveform) shown in FIG.
  • the vertical axis and horizontal axis of the graph of FIG. 2 represent voltage (Voltage) and time ( ⁇ s), respectively.
  • a waveform combining a negative voltage pulse and a positive voltage pulse is periodically repeated.
  • Each of the negative voltage pulse and the positive voltage pulse is a rectangular waveform having a substantially constant voltage (peak voltage) within one pulse. Details of this will be described later.
  • FIG. 3 is a schematic diagram showing an example of the internal configuration of the pulse power supply 21.
  • the pulse power source 21 includes DC power sources 31 and 32, switches 33 to 35, and a gate pulser 36.
  • the DC power supplies 31 and 32 are negative voltage and positive voltage power supplies.
  • the DC power supply 31 functions as a first power supply having a first voltage corresponding to the peak voltage of the negative voltage pulse.
  • the DC power source 32 functions as a second power source having a second voltage corresponding to the peak voltage of the positive voltage pulse.
  • the switches 33 to 35 are controlled by the gate pulser 36 and are used to apply a negative voltage, a positive voltage, and a ground potential, respectively.
  • the switch 33 functions as a first switch that switches the connection state of the first power source to the output terminal.
  • the switch 34 functions as a second switch that switches the connection state of the second power source to the output terminal.
  • the switch 35 functions as a third switch that switches the connection state of the ground potential to the output terminal.
  • the gate pulser 36 controls the opening and closing of the switches 33 to 35, and functions as a control unit that controls the first to third switches.
  • the gate pulser 36 controls the combination of the switches 33 to 35 in the order of (ON, OFF, OFF), (OFF, ON, OFF), (OFF, OFF, ON), so that negative voltage, positive voltage, and ground potential are pulsed. Applied to the output terminal of the power supply 21.
  • FIG. 4 shows a state where the combined pulse waveform shown in FIG. 2 is decomposed into a negative voltage pulse waveform, a positive voltage pulse waveform, and a ground potential.
  • a negative voltage pulse, a positive voltage pulse, and a ground potential are output from the pulse power source 21 at times t1 to t2, t2 to t3, and t3 to t4, respectively.
  • a negative voltage pulse, a positive voltage pulse, and a ground potential are output from the pulse power supply 21 at times t4 to t5, t5 to t6, and t6 to t7.
  • An LPF (Low Pass Filter) 20 prevents a high frequency from the RF power source 19 from entering the pulse power source 21 and outputs only a low frequency component from the voltage waveform input from the pulse power source 21 to the lower electrode 16. As a result, the high frequency from the RF power source 19 and the combined pulse waveform from the pulse power source 21 are superimposed and applied to the lower electrode 16.
  • the wafer 15 is transferred by a transfer mechanism (not shown) into the etching chamber 11 that has been evacuated and reaches a predetermined pressure. Next, the wafer 15 is held on the lower electrode 16 by an electrostatic chuck provided in the lower electrode 16.
  • the process gas introduced into the etching chamber 11 is exhausted from the exhaust port 17 at a predetermined speed by a pressure adjusting valve and an exhaust pump (not shown). As a result, the pressure in the etching chamber 11 is kept constant.
  • RF is applied from the RF power source 19 to the lower electrode 16 through the matching unit 18. Further, the combined pulse waveform shown in FIG. 2 is applied from the pulse power source 21 to the lower electrode 16 so as to be superimposed on the RF.
  • the plasma density is controlled by the RF power from the RF power source 19.
  • the incident energy of ions incident on the wafer 15 is controlled by the voltage of the negative voltage pulse from the pulse power source 21.
  • the wafer 15 is etched by ions having energy equal to or higher than the processing threshold value of the wafer 15.
  • the frequency of the RF voltage As described above, the frequency of the RF power source 19 is 50 MHz or more. Hereinafter, the reason will be described. By setting the frequency of the RF power source 19 to 50 MHz or more, the following advantages (1) and (2) occur.
  • the component Vdc1 decreases.
  • the component Vdc1 is about 50 eV (a threshold value that does not affect the processing of the wafer 15) or less. Even at RF power exceeding 2.2 W / cm 2 , the RF power dependency of the component Vdc1 is extremely small.
  • the average incident energy Vdc does not depend on the RF voltage but depends only on the negative voltage pulse.
  • the incident energy Vdc can be controlled only by the negative voltage pulse.
  • the reason why the RF voltage is applied to the lower electrode 16 is to generate plasma efficiently. Even when an insulating film is deposited on the wafer 15, the plasma can be efficiently generated and the wafer 15 can be processed.
  • the distribution of ion energy in the plasma 14 has a low energy side peak P1 and a high energy side peak P2. This is because the plasma 14 is generated by the RF voltage.
  • the energy width ⁇ E between the peaks P1 and P2 is several tens to several hundreds [eV] depending on the plasma generation conditions. Therefore, even when the average incident energy Vdc is adjusted to an optimum value for processing the wafer 15, ions that are too high in energy (high energy side peak) and ions that are too low (low energy side peak) for ions incident on the wafer 15. ) And exist.
  • the processing accuracy may be insufficient.
  • shoulder cutting shoulder drop
  • the wafer 15 is processed with ions having a low energy peak, it may not contribute to the processing below the surface reaction threshold value, or the processing anisotropy may be deteriorated (the ion incident angle spreads with the heat speed).
  • the energy width ⁇ Ei decreases. Therefore, by increasing the frequency of the RF voltage, particularly 50 MHz or more, the ion incident energy distribution is narrowed. As a result, the wafer 15 can be processed with ions having substantially a single energy peak. That is, RF with a frequency of 50 MHz or more does not substantially generate ions with too high energy.
  • FIG. 5 is a cross-sectional view showing a state in which the wafer 15 is being processed.
  • the wafer 15 is a laminated body of the substrate 41 and the insulator 42, and the groove 44 is formed using the mask 43.
  • Si, SiOC, or Si 3 N 4 silicon nitride
  • Si, SiOC, or Si 3 N 4 can be used for the substrate 41, the insulator 42, and the mask 43, respectively.
  • Electrons e ⁇ and positive ions I + are unevenly distributed on the side wall near the entrance and near the bottom of the groove 44, and are negatively and positively charged.
  • the reason why charge-up is likely to occur on the inner surface of the groove 44 is that the positive ions I + are anisotropic and the electrons e ⁇ are isotropic.
  • the positive ions I + are accelerated in the direction of the substrate 41 by the negative voltage pulse, and the directions are aligned (is anisotropic).
  • the electrons e ⁇ are not accelerated in the direction of the substrate 41, and the directions are scattered (isotropic).
  • the isotropic electron e ⁇ does not easily enter the depth of the narrow groove, and the side wall near the entrance of the groove 44 is negatively charged up.
  • the positive charge-up generated at the bottom of the groove 44 reduces the number of positive ions I + reaching the bottom of the groove 44, and the trajectory of the positive ions I + is bent. For this reason, processing stop (etching stop) and processing shape abnormality (for example, notching: abnormal etching occurring on the bottom side surface of the groove 44) occur, and desired processing becomes difficult.
  • processing stop etching stop
  • processing shape abnormality for example, notching: abnormal etching occurring on the bottom side surface of the groove 44
  • FIG. 6 is a graph showing an example of the temporal change of the voltage on the wafer 15.
  • the voltage is expressed with reference to the potential at the upper electrode 13.
  • FIG. 7 is a graph showing temporal changes in the electron current flowing through the wafer 15. 6 and 7, graphs G ⁇ b> 10 and G ⁇ b> 20 correspond to the case where only the RF voltage and the negative voltage pulse are applied to the lower electrode 16. Graphs G11 and G21 correspond to the case where an RF voltage and a combined pulse waveform (negative voltage pulse and positive voltage pulse) are applied to the lower electrode 16.
  • the positive voltage pulse has a peak voltage of 500V and a pulse width of 1% of the combined pulse period (1% duty ratio).
  • the integrated value of the electron current is the same in the graphs G20 and G21 can be explained as follows.
  • the pulse waveform is repeatedly applied on the surface of the insulating film, the ion current and the electron current on the wafer 15 are balanced and equal in one cycle. That is, in a steady state where the amount of charge (charge up amount) on the wafer 15 is stable, the direct current component in one cycle becomes zero.
  • the graphs G20 and G21 there is no substantial difference in the amount of incident ions (the state of the plasma 14 is virtually dominated by RF and hardly influenced by the positive voltage pulse).
  • the integrated value is also almost the same.
  • the presence or absence of anisotropy between ions and electrons is different when a positive voltage pulse is not applied. For this reason, at the bottom of a high aspect ratio groove or hole, ions are incident, while electrons are difficult to be incident, and therefore charge up to the positive side. In order to relax the balanced charge-up distribution in this state, it is necessary to reduce the ion current to the bottom of the groove (hole) or increase the electron current to the bottom of the groove (hole). The former is not preferable because the process rate decreases, so the latter is adopted.
  • an index for evaluating the contribution to the reduction in charge-up at the bottom of the groove or hole is provided. Necessary. This index is defined as an active power amount Ee.
  • the effective power amount Ee is defined by the following formula (1).
  • the active power amount Ee is an integral value of the active power Pe (product of the voltage V (t) and the electronic current Ie (t)). It is considered that the electron current during the period in which a positive potential is applied to the wafer 15 has anisotropy and contributes to relaxation of charge-up in the groove (positive charge-up of the groove bottom). Hereinafter, the relaxation of charge-up will be evaluated using the active energy Ee.
  • Duty ratio of positive voltage pulse Consider the influence of pulse width (duty ratio) of positive voltage pulse.
  • the positive voltage pulse has a peak voltage of 500 V
  • FIG. 8 is a graph showing the combined pulse waveform at this time.
  • 9 and 10 are graphs showing temporal changes in the voltage (voltage V (t)) on the wafer 15 at this time.
  • FIG. 10 shows an enlarged part of FIG.
  • FIG. 11 is a graph showing a temporal change in the electron current (electron current Ie (t)) flowing through the wafer 15 at this time.
  • the case where the duty ratio is 0.1% is excluded for the sake of easy understanding.
  • FIG. 12 is a graph showing temporal changes in the active power Pe (t) at this time.
  • the active power Pe (t) is calculated by multiplying the voltage V (t) and the electronic current Ie (t) shown in FIGS.
  • FIG. 13 is a graph showing the correspondence between the active power amount Ee and the duty ratio D.
  • the active power amount Ee varies greatly depending on whether or not a positive voltage pulse is applied.
  • the active power Ee is about 0.6 ⁇ 10 ⁇ 2 [J].
  • the active power amount Ee is about 2.0 ⁇ 10 ⁇ 2 [J]. That is, the active power amount Ee increases about three times depending on whether or not a positive voltage pulse is applied.
  • the duty ratio is 5% and 10%
  • the active energy Ee is about 6.0 ⁇ 10 ⁇ 2 [J], which is about 10 times that when no positive voltage pulse is applied (duty ratio 0%). Has increased to.
  • the duty ratio becomes larger than a certain level, the active power amount Ee tends to decrease.
  • a duty ratio of 0.1% to 20% can be employed.
  • a more preferable duty ratio is approximately 1% to 18%, and a further preferable duty ratio is approximately 3% to 13%.
  • FIG. 14 is a schematic diagram showing the delay time. The time from when the application of the negative voltage pulse is completed and the lower electrode 16 becomes the ground potential until the application of the positive voltage pulse is started is a delay time td.
  • the delay time was changed to 0, 50, 150, and 250 ns.
  • the duty ratio was 1%, the period T0 was 1 [ ⁇ sec], and the negative pulse application time was 700 [ns].
  • FIG. 15 is a graph showing a temporal change of the active power Pe (t) at this time.
  • the effective power Pe (t) is calculated by multiplying the voltage V (t) and the electron current Ie (t).
  • FIG. 16 is a graph showing a correspondence relationship between the active power amount Ee and the delay time td (delay time).
  • a delay time of 50 ns or less, particularly immediately after application of a negative voltage pulse is good.
  • the effective electric energy Ee is about twice as large as when the application is greatly delayed (delay time 250 ns).
  • the total amount (integration amount) of the electron current is determined, and immediately after the negative voltage pulse is applied, the peak of the electron current occurs even if the positive voltage pulse is not applied. Electrons that flow when no positive voltage pulse is applied are basically isotropic. Therefore, when application of the positive voltage pulse is delayed, the proportion of the anisotropic electron current in the total amount of electron current decreases.
  • the combination pulse can be a combination of a negative voltage pulse and a plurality of positive voltage pulses.
  • the number N of positive voltage pulses is changed from 0 to 6.
  • FIG. 17 is a graph showing a temporal change in the active power Pe (t) at this time. As described above, the effective power Pe (t) is calculated by multiplying the voltage V (t) and the electron current Ie (t).
  • FIG. 18 is a graph showing a correspondence relationship between the active power amount Ee and the number N of positive voltage pulses.
  • the active electric energy Ee is increased by dividing one positive voltage pulse into a plurality of positive voltage pulses.
  • the total duty ratio Dt was 0.5% and 1%, respectively, the number of positive voltage pulses N was 3 and 2, and the active energy Ee was maximized.
  • the division of the positive voltage pulse is effective because the effect of suppressing the charge-up due to the positive voltage pulse is reduced in time (because the voltage on the wafer 15 is reduced, that is, the anisotropy of electrons is reduced). it is conceivable that.
  • the charge-up suppressing effect can be recovered in a pause period between the plurality of positive voltage pulses.
  • the combined pulse can be a combination of a plurality of negative voltage pulses and a single positive voltage pulse.
  • FIG. 19 shows an example of this. A negative voltage pulse is continuously applied, and a positive voltage pulse is applied during the pause. This figure shows a state in which the RF voltage is also superimposed. It is also possible to repeat a combination of a negative voltage pulse and a positive voltage pulse instead of a continuous negative voltage pulse.

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Abstract

　基板処理装置が、チャンバと、前記チャンバ内に配置される第１の電極と、前記チャンバ内に前記第１の電極と対向して配置され、基板を保持する第２の電極と、前記第２の電極に、５０ＭＨｚ以上の周波数のＲＦ電圧を印加するＲＦ電源と、前記第２の電極に、前記ＲＦ電圧と重畳して、負電圧パルスおよびこの負電圧パルスから５０ｎ秒以下の遅れ時間の正電圧パルスを含む電圧波形を繰り返し印加するパルス電源と、を具備する。

Description

基板処理装置
　本発明は、プラズマを用いた基板処理装置に関する。
　平行平板型の基板処理装置では、一対の電極の一方にＲＦ（高周波）を印加してプラズマを発生させ、このプラズマにより、ＲＦを印加した電極上、あるいは他方の電極上に置かれた基板（Ｗａｆｅｒ）を処理する。
　ここで、チャージアップダメージや局所異常エッチング（ノッチング）を抑制するために、バイアスとして、パルス状の正電圧を印加する技術が開示されている（特許文献１参照）。
特開平０８－２６４５０９号公報
　しかし、パルス状の正電圧を印加しても、必ずしも効率的な処理が可能とは限らないことが判った。
　本発明は、効率的な処理を可能とする基板処理装置を提供することを目的とする。
　本発明の一態様に係る基板処理装置は、チャンバと、前記チャンバ内に配置される第１の電極と、前記チャンバ内に前記第１の電極と対向して配置され、基板を保持する第２の電極と、前記第２の電極に、５０ＭＨｚ以上の周波数のＲＦ電圧を印加するＲＦ電源と、前記第２の電極に、前記ＲＦ電圧と重畳して、負電圧パルスおよびこの負電圧パルスから５０ｎ秒以下の遅れ時間の正電圧パルスを含む電圧波形を繰り返し印加するパルス電源と、を具備する。
　本発明によれば、効率的な処理を可能とする基板処理装置を提供できる。
本発明の１態様に係る基板処理装置１の概略構成図である。 組み合わせパルス波形の一例を表す図である。 パルス電源２１の内部構成の一例を表す模式図である。 組み合わせパルス波形を分解した状態を表す図である。 ウエハ１５を処理している状態を表す断面図である。 ウエハ１５上での電圧の時間的変化の一例を表すグラフである。 ウエハ１５に流れる電子電流の時間的変化の一例を表すグラフである。 組み合わせパルス波形の一例を表すグラフである。 ウエハ１５上での電圧の時間的変化の一例を表すグラフである。 図９の一部を拡大したグラフである。 ウエハ１５に流れる電子電流の時間的変化の一例を表すグラフである。 有効電力Ｐｅ（ｔ）の時間的変化の一例を表すグラフである。 有効電力量Ｅｅとデューティ比Ｄとの対応関係の一例を表すグラフである。 遅れ時間を表す模式図である。 有効電力Ｐｅ（ｔ）の時間的変化の一例を表すグラフである。 有効電力量Ｅｅと遅れ時間ｔｄ（delay time）との対応関係の一例を表すグラフである。 有効電力Ｐｅ（ｔ）の時間的変化の一例を表すグラフである。 有効電力量Ｅｅと正電圧パルスの個数Ｎとの対応関係の一例を表すグラフである。 組み合わせパルス波形の一例を表す図である。
（基板処理装置の構成）
　図１は、本発明の１態様に係る基板処理装置１の概略構成図である。この基板処理装置１は、平行平板型のＲＩＥ（Ｒｅａｃｔｉｖｅ　Ｉｏｎ　Ｅｔｃｈｉｎｇ）装置である。
　ウエハ（Ｗａｆｅｒ）１５は、この実施形態に係る基板処理装置１の処理対象（基板）である。エッチングチャンバ１１は、ウエハ１５の処理に必要な環境を保持する。プロセスガス導入管１２は、ウエハ１５の処理に必要なプロセスガスを導入する。プロセスガスとして、Ａｒ、Ｋｒ、Ｘｅ、Ｎ２、Ｏ２、ＣＯ、Ｈ２などのガスの他、適宜ＳＦ６やＣＦ４、Ｃ２Ｆ６、Ｃ４Ｆ８、Ｃ5Ｆ８、Ｃ４Ｆ６、Ｃｌ２、ＨＢｒ、ＳｉＨ４、ＳｉＦ４などを用いることができる。
　下部電極１６は、ウエハ１５を保持するための静電チャックを具備する。上部電極１３は、下部電極１６の上部に対向して設けられ、その一端がグランド電位（接地電位）とされている。この上部電極１３と下部電極１６は、平行平板電極を構成する。
　プラズマ１４は、下部電極１６に印加されたＲＦにより発生する。このプラズマ１４を形成するイオンは、図１中の矢印の向き、すなわちウエハ１５に入射する。この基板処理装置１では、プラズマ１４を利用して、ウエハ１５をエッチングする。
　排気口１７は、図示しない圧力調整バルブ、排気ポンプに接続されている。エッチングチャンバ１１内の気体は、排気口１７から排気され、エッチングチャンバ１１内の圧力が一定に保たれる。ＲＦ電源１９は、下部電極１６へ印加するＲＦ電圧を発生する。ＲＦ電圧の周波数は５０ＭＨｚ以上である。なお、この詳細は後述する。整合器１８は、ＲＦ電源１９とプラズマ１４とのインピーダンスを整合する。
　パルス電源２１は、例えば、図２に示す電圧波形（組み合わせパルス（Ｐｕｌｓｅ）波形）をＬＰＦ２０に出力する。図２のグラフの縦軸、横軸それぞれが電圧（Ｖｏｌｔａｇｅ）および時間（μｓ）を表わす。
　図２に示すように、この組み合わせパルス波形では、負電圧パルス、正電圧パルスを組み合わせた波形が周期的に繰り返される。負電圧パルス、正電圧パルスはそれぞれ、１パルス内において電圧（ピーク電圧）が略一定の矩形波状の電圧波形である。なお、この詳細は後述する。
　図３は、パルス電源２１の内部構成の一例を表す模式図である。この例において、パルス電源２１はＤＣ電源３１、３２、スイッチ３３～３５、ゲートパルサ３６を有する。
　ＤＣ電源３１、３２は、負電圧および正電圧の電源である。ＤＣ電源３１は、負電圧パルスのピーク電圧に対応する第１の電圧を有する第１の電源として機能する。ＤＣ電源３２は、正電圧パルスのピーク電圧に対応する第２の電圧を有する第２の電源として機能する。
　スイッチ３３～３５は、ゲートパルサ３６によって制御され、それぞれ負電圧、正電圧、グランド電位の印加に用いられる。スイッチ３３は、出力端への前記第１の電源の接続状態を切り替える第１のスイッチとして機能する。スイッチ３４は、出力端への前記第２の電源の接続状態を切り替える第２のスイッチとして機能する。スイッチ３５は、出力端への前記グランド電位の接続状態を切り替える第３のスイッチとして機能する。
　ゲートパルサ３６は、スイッチ３３～３５の開閉を制御するものであり、第１～第３のスイッチを制御する制御部として機能する。ゲートパルサ３６がスイッチ３３～３５の組み合わせを（ＯＮ、ＯＦＦ、ＯＦＦ）、（ＯＦＦ、ＯＮ、ＯＦＦ）、（ＯＦＦ、ＯＦＦ、ＯＮ）と順に制御することで、負電圧、正電圧、グランド電位がパルス電源２１の出力端子に印加される。
　図４は、図２に示す組み合わせパルス波形を負電圧パルス波形、正電圧パルス波形、グランド電位に分解した状態を表す。ゲートパルサ３６がスイッチ３３～３５を制御することで、時刻ｔ１～ｔ２、ｔ２～ｔ３、ｔ３～ｔ４それぞれで、負電圧パルス、正電圧パルス、グランド電位がパルス電源２１から出力される。時刻ｔ４～ｔ５、ｔ５～ｔ６、ｔ６～ｔ７それぞれでも同様に、負電圧パルス、正電圧パルス、グランド電位がパルス電源２１から出力される。
　ＬＰＦ（Ｌｏｗ　Ｐａｓｓ　Ｆｉｌｔｅｒ）２０は、ＲＦ電源１９からの高周波がパルス電源２１へ回り込むのを防止するとともに、パルス電源２１から入力される電圧波形から低周波成分のみを下部電極１６に出力する。この結果、ＲＦ電源１９からの高周波と、パルス電源２１からの組み合わせパルス波形が重畳して下部電極１６に印加される。
（基板処理装置の動作）
　真空引きされ所定の圧力に達したエッチングチャンバ１１内に、図示しない搬送機構によりウエハ１５が搬送される。次に、下部電極１６が具備する静電チャックにより、下部電極１６上にウエハ１５が保持される。
　次に、プロセスガス導入管１２からウエハ１５の処理に必要なプロセスガスが導入される。
　このとき、エッチングチャンバ１１内に導入されたプロセスガスは、図示しない圧力調整バルブと排気ポンプにより排気口１７から所定の速度で排気される。この結果、エッチングチャンバ１１内の圧力は一定に保たれる。
　次に、ＲＦ電源１９からＲＦが整合器１８を介して下部電極１６へ印加される。また、パルス電源２１から図２に示す組み合わせパルス波形がＲＦに重畳して下部電極１６へ印加される。
　ＲＦ電源１９からのＲＦ電力によりプラズマ密度が制御される。パルス電源２１からの負電圧パルスの電圧により、ウエハ１５へ入射するイオンの入射エネルギーが制御される。ウエハ１５の処理のしきい値以上のエネルギーを持ったイオンにより、ウエハ１５がエッチングされる。
　Ａ．ＲＦ電圧の周波数
　既述のように、ＲＦ電源１９の周波数は５０ＭＨｚ以上である。以下、この理由を説明する。ＲＦ電源１９の周波数を５０ＭＨｚ以上とすることで、次の（１）、（２）の利点が生じる。
　（１）負電圧パルスのみによるイオンの平均入射エネルギーＶｄｃの制御
　既述のように、下部電極１６には、ＲＦ電圧と組み合わせ電圧パルスとが重畳して印加される。ＲＦ電圧によって、下部電極１６及び上部電極１３間にプラズマ１４が生成される。このプラズマ１４中の正イオンがウエハ１５に入射し、ウエハ１５が処理される。このとき、入射する正イオンの平均入射エネルギーＶｄｃは、ＲＦ電圧に起因する成分Ｖｄｃ１と負電圧パルスに起因する成分Ｖｄｃ２に区分できる。
　ここで、ＲＦ電圧の周波数が増大するにつれて、成分Ｖｄｃ１は減少する。特にＲＦパワーが２．２Ｗ／ｃｍ２程度以下で、ＲＦ周波数が５０ＭＨｚを超えると、成分Ｖｄｃ１は、約５０ｅＶ（ウエハ１５の処理に影響を与えないようなしきい値）以下となる。また、２．２Ｗ／ｃｍ２を超えるようなＲＦパワーにおいても、成分Ｖｄｃ１のＲＦパワー依存性は極めて小さくなる。
　したがって、ＲＦ周波数を５０ＭＨｚ以上とすることで、平均入射エネルギーＶｄｃが、ＲＦ電圧に依存せず、負電圧パルスのみに依存するようになる。換言すれば、負電圧パルスのみで入射エネルギーＶｄｃを制御可能となる。その結果、後述のように、負パルスで生成された、狭帯域エネルギーのイオンによる高精度の加工が可能となる。
　なお、下部電極１６にＲＦ電圧を印加するのは、プラズマを効率良く生成するためである。ウエハ１５に絶縁性の膜が堆積された場合においても、効率良くプラズマを生成し、ウエハ１５を処理可能となる。
　（２）イオンの入射エネルギー分布の狭帯化
　以下に示すように、ＲＦ電圧の周波数を増大させることで、実質的に単一のエネルギーピークのイオンにより、効率的かつ高精度でウエハ１５を加工できる。
　一般に、プラズマ１４内のイオンエネルギーの分布は、低エネルギー側ピークＰ１と高エネルギー側ピークＰ２を有する。プラズマ１４がＲＦ電圧によって発生するためである。このピークＰ１、Ｐ２間のエネルギー幅ΔＥは、プラズマ発生条件に依存し、数１０～数１００［ｅＶ］である。したがって、平均入射エネルギーＶｄｃをウエハ１５の加工に最適な値に調整した場合においても、ウエハ１５に入射するイオンにはエネルギーの高すぎるイオン（高エネルギー側ピーク）と低すぎるイオン（低エネルギー側ピーク）とが存在する。
　このように2つのエネルギーの分布を有するイオンでウエハ１５を加工すると、加工精度が不十分となる可能性がある。例えば、高エネルギー側ピークのイオンでウエハ１５を加工した場合、加工された溝に肩削り（肩落ち）が発生する可能性がある。一方、低エネルギー側ピークのイオンでウエハ１５を加工した場合、表面反応閾値以下で加工に寄与しないか、加工の異方性が劣化する（イオン入射角度が熱速度で広がる）可能性がある。
　ＲＦ電圧の周波数が増大するにつれて、エネルギー幅ΔＥｉが減少する。したがって、ＲＦ電圧の周波数を増大させ、特に５０ＭＨｚ以上とすることで、イオンの入射エネルギー分布を狭帯化する。この結果、実質的に単一のエネルギーピークのイオンによりウエハ１５を処理できる。即ち、周波数５０ＭＨｚ以上のＲＦは、高すぎるエネルギーのイオンを実質的に生成しない。
　Ｂ．溝の底部等でのチャージアップの発生
　以下、正電圧パルスの印加の効果を説明する。先に、正電圧パルスを印加せず、負電圧パルスのみを印加する場合を説明する。
　ウエハ１５上の絶縁膜に深い形状（深い溝、深い穴）、あるいは複雑な形状（立体的な形状）を形成するとき、ＲＦ電圧および負電圧パルスのみだと（正電圧パルスの印加が無い）、特に、溝の内部でチャージアップが発生する。溝の内部でのチャージアップは、溝の加工精度の低下原因となる。以下、チャージアップの発生理由を説明する。
　図５は、ウエハ１５を処理している状態を表す断面図である。ここでは、ウエハ１５は基板４１、絶縁体４２の積層体であり、マスク４３を用いて、溝４４が形成される。基板４１、絶縁体４２、マスク４３にはそれぞれ、例えば、Ｓｉ、ＳｉＯＣ、Ｓｉ３Ｎ４（窒化シリコン）を用いることができる。
　プラズマには正イオンＩ＋と電子ｅ－が存在し、この双方が基板４１に向かって入射する。溝４４の外部の表面では、負パルスの１周期内に、同数の正イオンＩ＋と電子ｅ－が飛来し、電気的に中和される傾向にある。一方、幅が狭く、アスペクト比の大きな溝４４の内部表面は、チャージアップ（帯電）する傾向にある。溝４４の入口近傍側壁および底部近傍ではそれぞれ、電子ｅ－と正イオンＩ＋が偏在し、負および正に帯電する。
　このように、溝４４の内部表面でチャージアップが発生し易いのは、正イオンＩ＋が異方的で、電子ｅ－が等方的であることによる。正イオンＩ＋は、負電圧パルスにより基板４１の方向に加速され、方向が揃っている（異方性である）。一方、電子ｅ－は基板４１の方向に加速されず、方向がばらばらである（等方性である）。等方的な電子ｅ－は幅の狭い溝の奥には入りづらく、溝４４の入口近傍側壁が負にチャージアップする。負のチャージアップは電子ｅ－を遠ざける方向に作用することから、溝４４の底部に入射する電子ｅ－はより減少し、溝４４の底部は、異方的な正イオンＩ＋の入射により正にチャージアップする。既述のように、ここでは正電圧パルスの印加が無いとしている。
　さらに、溝４４の底部に生じた正のチャージアップによって、溝４４の底部へ到達する正イオンＩ＋の個数は減り、また正イオンＩ＋の軌跡が曲げられる。このため、加工の停止（エッチングストップ）や加工形状の異常（例えば、ノッチング：溝４４の底部側面に生じる異常エッチング）が生じ、所望の加工が困難となる。
　下部電極１６に負電圧パルスを印加し、正イオンＩ＋を基板４１に入射させることが、溝４４の底部でのチャージアップを招いている。このため、下部電極１６に負電圧パルスを印加しない期間（休止期間）を設けることで、チャージアップを低減することができる。しかし、チャージの緩和(電荷の再バランス)の時定数の関係で、長時間の休止が必要となり、プロセスレートが低下するおそれがある。
　Ｃ．正電圧パルス印加によるチャージアップの緩和（異方性電子の発生）
　本実施形態では、負電圧パルスに加えて、正電圧パルスを印加することで、短時間でチャージアップを低減することが可能となる。
　図６は、ウエハ１５上での電圧の時間的変化の一例を表すグラフである。ここでは、上部電極１３での電位を基準として電圧を表している。また、図７は、ウエハ１５に流れる電子電流の時間的変化を表すグラフである。図６、図７において、グラフＧ１０、Ｇ２０はＲＦ電圧と負電圧パルスのみを下部電極１６に印加した場合に対応する。また、グラフＧ１１、Ｇ２１はＲＦ電圧と組み合わせパルス波形（負電圧パルスおよび正電圧パルス）を下部電極１６に印加した場合に対応する。この例において、正電圧パルスは、５００Ｖのピーク電圧、および組み合わせパルス周期の１％のパルス幅（ディーティ比１％）を有する。
　グラフＧ１０、Ｇ１１を比較すると、正電圧パルスの印加に対応して、正電圧パルスの印加直後に正電圧のピークが発生していることが判る。グラフＧ２０、Ｇ２１を比較すると、正電圧パルスの印加に対応して、正電圧パルスの印加直後の電子電流のピークが増加し、そのピークの後の電子電流は減少していることが判る。即ち、グラフＧ２０、Ｇ２１において、電子電流の積分値はほぼ同様である。
　グラフＧ２０、Ｇ２１で電子電流の積分値が同様なのは、次のように説明できる。絶縁膜表面上では、パルス波形を繰り返し印加すると、その１周期において、ウエハ１５上でのイオン電流と電子電流が釣り合い、等しくなる。即ち、ウエハ１５上での電荷量（チャージアップ量）が安定する定常状態では、１周期での直流電流成分は０になる。グラフＧ２０、Ｇ２１では、入射するイオンの量に実質的な相違は無い（プラズマ１４の状態は、ＲＦに事実上支配され、正電圧パルスにほとんど影響されない）ことから、１周期での電子電流の積分値もほぼ同一となる。
　グラフＧ２０、Ｇ２１のいずれでも負電圧パルスの印加終了の直後に電子電流のピークが発生している。これは次のように説明できる。即ち、電子は、質量が小さく、負パルス印加中はウエハに入射し難い。このため、パルス１周期でのイオン電流と電子電流を釣り合わせるため、負電圧パルスの印加直後（電圧が大きくなった瞬間）に集中して、ウエハ１５に電子が入射する。
　既述のように、正電圧パルスを印加しない場合、イオンと電子の異方性の有無が相違する。このため、高アスペクト比の溝や穴の底部では、イオンが入射する一方、電子は入射し難いため、正側にチャージアップする。この状態でバランスしたチャージアップ分布を緩和するためには、溝（穴）の底部へのイオン電流を減少させること、または溝（穴）の底部への電子電流を増大させることが必要となる。前者は、プロセスレートが下がり好ましくないため、後者を採用することとする。
　以上のように、溝（穴）の底部への電子電流を増大するには、ウエハ１５に正電位を印加し、異方性電子を作成することが必要となる。
　ここで、既述のように、正電圧パルスを印加しても、電子電流の積分値自体はさほど変化しないことから、溝や穴の底部でのチャージアップの低減への寄与を評価する指標が必要となる。この指標を有効電力量Ｅｅとする。有効電力量Ｅｅは次の式（１）で定義することとする。
　Ｅｅ＝∫０ ＴＰｅ（ｔ）ｄｔ＝∫０ ＴＩｅ（ｔ）・Ｖｃ（ｔ）ｄｔ　……式（１）
　　　Ｔ：組み合わせパルスの周期
　　　Ｉｅ（ｔ）：電子電流
　　　Ｖ（ｔ）：ウエハ１５に印加される電圧
　　　Ｐｅ（ｔ）：有効電力
　有効電力量Ｅｅは、有効電力Ｐｅ（電圧Ｖ（ｔ）と電子電流Ｉｅ（ｔ）の積）の積分値である。ウエハ１５に正電位が印加されている期間での電子電流が異方性を有し、溝内でのチャージアップ（溝底の正のチャージアップ）の緩和に寄与すると考えられる。以下、有効電力量Ｅｅを用いて、チャージアップの緩和を評価することとする。
　Ｄ．正電圧パルスのデューティ比
　正電圧パルスのパルス幅（デューティ比）の影響を考える。ここでは、正電圧パルスは、５００Ｖのピーク電圧とし、デューティ比Ｄ（組み合わせパルスの周期Ｔに占めるパルス幅ΔＴの割合（Ｄ＝ΔＴ／Ｔ））を０、０．１、１、５、１０、２０％と変化させた（それぞれ、図８～図１２でのグラフＤ０、Ｄ０．１、Ｄ１、Ｄ５、Ｄ１０、Ｄ２０に対応）。ディーティ比Ｄ＝０％は、正電圧パルスを印加しないことを意味する。
　図８は、このときの組み合わせパルス波形を表すグラフである。図９、図１０は、このときのウエハ１５上での電圧（電圧Ｖ（ｔ））の時間的変化を表すグラフである。図１０は、図９の一部を拡大して表している。図１１は、このときのウエハ１５に流れる電子電流（電子電流Ｉｅ（ｔ））の時間的変化を表すグラフである。なお、図８～図１１では、判りやすさのために、ディーティ比０．１％の場合は除外している。
　図１０、図１１に示されるように、ディーティ比の大きい場合と比較して、小さなディーティ比の場合に、ウエハ１５上に加わる正の電圧が大きくなり、電子電流も大きくなる。図１２は、このときの有効電力Ｐｅ（ｔ）の時間的変化を表すグラフである。図９、図１１に示される電圧Ｖ（ｔ）と電子電流Ｉｅ（ｔ）を乗じることで、有効電力Ｐｅ（ｔ）を算出している。図１３は、有効電力量Ｅｅとデューティ比Ｄとの対応関係を表すグラフである。
　図１３に示されるように、正電圧パルスの印加の有無により、有効電力量Ｅｅは大きく変化する。正電圧パルスを印加しない場合（デューティ比Ｄ＝０％）、有効電力量Ｅｅは０．６×１０－２［Ｊ］程度である。これに対して、僅かに正電圧パルスを印加する場合（デューティ比０．１％）、有効電力量Ｅｅは２．０×１０－２［Ｊ］程度である。即ち、正電圧パルスの印加の有無により、有効電力量Ｅｅは３倍程度増加する。そして、デューティ比５％、１０％では、有効電力量Ｅｅは６．０×１０－２［Ｊ］程度と、正電圧パルスを印加しない場合（デューティ比０％）と比較して、１０倍程度まで増加している。
　一方、デューティ比がある程度以上大きくなると、有効電力量Ｅｅが低下する傾向となる。即ち、デューティ比の適正値には上限が存在する。デューティ比として、０．１％～２０％を採用することができる。より好ましいデューティ比として、１％～１８％程度、さらに好ましいデューティ比として、３％～１３％程度を採用できる。
　Ｅ．正電圧パルス印加のタイミング
　次に負電圧パルスを印加してから正電圧パルスを印加するまでの遅れ時間ｔｄ（ｄｅｌａｙ　ｔｉｍｅ）の影響を考える。図１４は、遅れ時間を表す模式図である。負電圧パルスの印加が終了し、下部電極１６がグランド電位となってから、正電圧パルスの印加を開始するまでの時間が遅れ時間（ｄｅｌａｙ　ｔｉｍｅ）ｔｄである。
　ここでは、遅れ時間を０、５０、１５０、２５０ｎｓと変化させた。なお、デューティ比は１％、周期Ｔ０は１［μｓｅｃ］、負パルス印加時間は７００［ｎｓ］とした。
　図１５は、このときの有効電力Ｐｅ（ｔ）の時間的変化を表すグラフである。既述のように、電圧Ｖ（ｔ）と電子電流Ｉｅ（ｔ）を乗じることで、有効電力Ｐｅ（ｔ）を算出している。図１６は、有効電力量Ｅｅと遅れ時間ｔｄ（ｄｅｌａｙ　ｔｉｍｅ）との対応関係を表すグラフである。
　図１６に示されるように、遅れ時間５０ｎｓ以下、特に、負電圧パルスの印加直後（遅れ時間０ｎｓ）が良い。負電圧パルスの印加直後とすると、印加が大きく遅れた場合（遅れ時間２５０ｎｓ）と比較して、有効電力量Ｅｅが２倍程度大きくなる。既述のように電子電流の総量（積分量）は決まっており、かつ負電圧パルスの印加直後には正電圧パルスを印加しなくても、電子電流のピークが生じる。正電圧パルスの無印加時に流入する電子は、基本的に等方性なので、正電圧パルスの印加が遅れると、電子電流の総量に異方性電子電流が占める割合が少なくなる。
　Ｆ．複数の正電圧パルスの印加
　組み合わせパルスを負電圧パルスと、複数の正電圧パルスの組み合わせとすることも可能である。ここでは、正電圧パルスの個数Ｎを０～６まで変化させる。なお、個数Ｎ＝０は、正電圧パルスを印加しないことを意味する。このとき、正電圧パルス全体でのデューティ比（全デューティ比）Ｄｔを一定とした（０．５％、１％）。即ち、正電圧パルス１つ当たりのデューティ比Ｄは、正電圧パルスの個数Ｎに応じて減少する（Ｄ＝Ｄｔ／Ｎ）。
　図１７は、このときの有効電力Ｐｅ（ｔ）の時間的変化を表すグラフである。既述のように、電圧Ｖ（ｔ）と電子電流Ｉｅ（ｔ）を乗じることで、有効電力Ｐｅ（ｔ）を算出している。図１８は、有効電力量Ｅｅと正電圧パルスの個数Ｎとの対応関係を表すグラフである。
　図１８に示すように、１の正電圧パルスを複数の正電圧パルスに分割することで、有効電力量Ｅｅが増大する。全デューティ比Ｄｔがそれぞれ０．５％、１％のとき、正電圧パルスの個数Ｎが３および２で有効電力量Ｅｅが最大となった。
　このように、正電圧パルスの分割が有効なのは、正電圧パルスによるチャージアップの抑制効果が時間的に減少するため（ウエハ１５上での電圧が減少、即ち電子の違方性が減少するため）と考えられる。複数の正電圧パルスを分割して印加することで、複数の正電圧パルス間の休止期間でチャージアップ抑制効果を回復することができる。
　Ｇ．負電圧パルス休止中の正電圧パルス印加
　組み合わせパルスを複数の負電圧パルスと、単一の正電圧パルスの組み合わせとすることも可能である。図１９にこの１例を示す。連続して負電圧パルスが印加され、その休止中に、正電圧パルスが印加されている。この図ではＲＦ電圧も重畳した状態を表している。なお、連続する負電圧パルスに替えて、負電圧パルスと正電圧パルスの組み合わせを繰り返すことも可能である。
（その他の実施形態）
　なお、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。例えば、基板処理装置として、ＲＩＥの他、プラズマＣＶＤ（Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ）装置などにも適用することができる。
　１１…エッチングチャンバ、１２…プロセスガス導入管、１３…上部電極、１４…プラズマ、１５…ウエハ、１６…下部電極、１７…排気口、１８…整合器、１９…電源、２１…パルス電源、３１、３２…電源、３３-３５…スイッチ

Claims (5)

  1. 　チャンバと、
    　前記チャンバ内に配置される第１の電極と、
    　前記チャンバ内に前記第１の電極と対向して配置され、基板を保持する第２の電極と、
    　前記第２の電極に、５０ＭＨｚ以上の周波数のＲＦ電圧を印加するＲＦ電源と、
    　前記第２の電極に、前記ＲＦ電圧と重畳して、負電圧パルスおよびこの負電圧パルスから５０ｎ秒以下の遅れ時間の正電圧パルスを含む電圧波形を繰り返し印加するパルス電源と、
    を具備する基板処理装置。
  2. 　前記正電圧パルスのデューティ比が、０．１％以上、２０％以下である
    請求項１に記載の基板処理装置。
  3. 　前記電圧波形が、複数の正電圧パルスまたは複数の負電圧パルスを含む、
    請求項２に記載の基板処理装置。
  4. 　前記パルス電源が、
    　　前記負電圧パルスのピーク電圧に対応する第１の電圧を有する第１の電源と、
    　　前記正電圧パルスのピーク電圧に対応する第２の電圧を有する第２の電源と、
    　　前記第１、第２の電源、およびグランド電位の何れかが印加される出力端と、
    　　前記出力端への前記第１の電源の接続状態を切り替える第１のスイッチと、
    　　前記出力端への前記第２の電源の接続状態を切り替える第２のスイッチと、
    　　前記出力端への前記グランド電位の接続状態を切り替える第３のスイッチと、
    　　前記第１～第３のスイッチを制御する制御部と、を有する、
    請求項２に記載の基板処理装置。
  5. 　前記制御部が、
    　　前記第１のスイッチを閉状態とし、前記第２、第３のスイッチを開状態として、前記出力端に前記負電圧パルスを出力させる第１の制御部と、
    　　前記第２のスイッチを閉状態とし、前記第１、第３のスイッチを開状態として、前記出力端に前記正電圧パルスを出力させる第２の制御部と、
    　　前記第３のスイッチを閉状態とし、前記第１、第２のスイッチを開状態として、前記出力端に前記グランド電位を出力させる第３の制御部と、を有する、
    請求項４に記載の基板処理装置。
PCT/JP2009/004960 2009-09-29 2009-09-29 基板処理装置 WO2011039793A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2011533942A JP5502879B2 (ja) 2009-09-29 2009-09-29 基板処理装置
KR1020127005182A KR101361217B1 (ko) 2009-09-29 2009-09-29 기판 처리 장치 및 기판 처리 방법
PCT/JP2009/004960 WO2011039793A1 (ja) 2009-09-29 2009-09-29 基板処理装置
CN200980161197.4A CN102549724B (zh) 2009-09-29 2009-09-29 基板处理装置
US13/424,952 US9583360B2 (en) 2009-09-29 2012-03-20 Substrate processing apparatus and substrate processing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2009/004960 WO2011039793A1 (ja) 2009-09-29 2009-09-29 基板処理装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US13/424,952 Continuation US9583360B2 (en) 2009-09-29 2012-03-20 Substrate processing apparatus and substrate processing method

Publications (1)

Publication Number Publication Date
WO2011039793A1 true WO2011039793A1 (ja) 2011-04-07

Family

ID=43825651

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2009/004960 WO2011039793A1 (ja) 2009-09-29 2009-09-29 基板処理装置

Country Status (5)

Country Link
US (1) US9583360B2 (ja)
JP (1) JP5502879B2 (ja)
KR (1) KR101361217B1 (ja)
CN (1) CN102549724B (ja)
WO (1) WO2011039793A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018006664A (ja) * 2016-07-07 2018-01-11 東芝メモリ株式会社 プラズマ処理装置およびプラズマ処理方法
CN109216146A (zh) * 2017-07-07 2019-01-15 Asm Ip控股有限公司 基板处理装置、存储介质和基板处理方法
JP2022103235A (ja) * 2018-11-05 2022-07-07 東京エレクトロン株式会社 プラズマ処理装置及びプラズマ処理方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10892140B2 (en) * 2018-07-27 2021-01-12 Eagle Harbor Technologies, Inc. Nanosecond pulser bias compensation
KR102222902B1 (ko) * 2014-05-12 2021-03-05 삼성전자주식회사 플라즈마 장비 및 이를 이용한 반도체 소자의 제조 방법
JP6542053B2 (ja) * 2015-07-15 2019-07-10 株式会社東芝 プラズマ電極構造、およびプラズマ誘起流発生装置
US10312048B2 (en) * 2016-12-12 2019-06-04 Applied Materials, Inc. Creating ion energy distribution functions (IEDF)
JP7045152B2 (ja) * 2017-08-18 2022-03-31 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
NL2022999B1 (en) * 2019-04-24 2020-11-02 Prodrive Tech Bv Voltage waveform generator for plasma processing apparatuses

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH104085A (ja) * 1996-06-18 1998-01-06 Sony Corp ドライエッチング方法および装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3935451A (en) * 1973-02-02 1976-01-27 Jersey Nuclear-Avco Isotopes, Inc. Method and apparatus for separating laser ionized particles from background ions
US5130003A (en) * 1990-06-14 1992-07-14 Conrad Richard H method of powering corona discharge in ozone generators
US5460684A (en) * 1992-12-04 1995-10-24 Tokyo Electron Limited Stage having electrostatic chuck and plasma processing apparatus using same
JPH08264509A (ja) 1995-03-27 1996-10-11 Hitachi Ltd 表面処理方法および表面処理装置
US6902683B1 (en) * 1996-03-01 2005-06-07 Hitachi, Ltd. Plasma processing apparatus and plasma processing method
JP3319285B2 (ja) * 1996-06-05 2002-08-26 株式会社日立製作所 プラズマ処理装置及びプラズマ処理方法
US5777863A (en) * 1996-06-14 1998-07-07 Photran Corporation Low-frequency modulated current mode power supply for magnetron sputtering cathodes
JP2004076069A (ja) * 2002-08-13 2004-03-11 Mitsubishi Heavy Ind Ltd 表面処理装置
JP4714166B2 (ja) 2006-08-31 2011-06-29 株式会社東芝 基板のプラズマ処理装置及びプラズマ処理方法
US9536711B2 (en) * 2007-03-30 2017-01-03 Lam Research Corporation Method and apparatus for DC voltage control on RF-powered electrode
US8133359B2 (en) * 2007-11-16 2012-03-13 Advanced Energy Industries, Inc. Methods and apparatus for sputtering deposition using direct current
JP5224837B2 (ja) * 2008-02-01 2013-07-03 株式会社東芝 基板のプラズマ処理装置及びプラズマ処理方法
US20090230089A1 (en) * 2008-03-13 2009-09-17 Kallol Bera Electrical control of plasma uniformity using external circuit
JP5172928B2 (ja) * 2010-09-30 2013-03-27 株式会社東芝 基板処理方法および基板処理装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH104085A (ja) * 1996-06-18 1998-01-06 Sony Corp ドライエッチング方法および装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018006664A (ja) * 2016-07-07 2018-01-11 東芝メモリ株式会社 プラズマ処理装置およびプラズマ処理方法
CN109216146A (zh) * 2017-07-07 2019-01-15 Asm Ip控股有限公司 基板处理装置、存储介质和基板处理方法
CN109216146B (zh) * 2017-07-07 2022-10-25 Asm Ip控股有限公司 基板处理装置、存储介质和基板处理方法
JP2022103235A (ja) * 2018-11-05 2022-07-07 東京エレクトロン株式会社 プラズマ処理装置及びプラズマ処理方法
JP7366188B2 (ja) 2018-11-05 2023-10-20 東京エレクトロン株式会社 電源システム

Also Published As

Publication number Publication date
CN102549724A (zh) 2012-07-04
KR101361217B1 (ko) 2014-02-10
US9583360B2 (en) 2017-02-28
US20120228263A1 (en) 2012-09-13
KR20120037506A (ko) 2012-04-19
JP5502879B2 (ja) 2014-05-28
CN102549724B (zh) 2015-01-28
JPWO2011039793A1 (ja) 2013-02-21

Similar Documents

Publication Publication Date Title
JP5502879B2 (ja) 基板処理装置
US8821684B2 (en) Substrate plasma processing apparatus and plasma processing method
JP4660498B2 (ja) 基板のプラズマ処理装置
US20200227237A1 (en) Pulsed plasma chamber in dual chamber configuration
US8821744B2 (en) Substrate processing method and substrate processing apparatus
JP4714166B2 (ja) 基板のプラズマ処理装置及びプラズマ処理方法
JP2008060429A (ja) 基板のプラズマ処理装置及びプラズマ処理方法
JP2023544472A (ja) 電圧パルスの時間領域多重化
KR20240015721A (ko) 플라즈마 프로세싱 챔버에서 피처 대전을 감소시키기 위한 방법 및 장치
US11967483B2 (en) Plasma excitation with ion energy control
JP5542509B2 (ja) プラズマ処理装置およびプラズマ処理方法
JP2007266522A (ja) プラズマ処理装置およびそれを用いた加工方法
US11915910B2 (en) Fast neutral generation for plasma processing
Tong Simulation study of high-frequency pulsed DC discharges in nitrogen

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200980161197.4

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 09849985

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2011533942

Country of ref document: JP

ENP Entry into the national phase

Ref document number: 20127005182

Country of ref document: KR

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 09849985

Country of ref document: EP

Kind code of ref document: A1