WO2011030681A1 - 減衰制御装置、信号減衰装置、自動利得制御装置、減衰制御方法及び自動利得制御方法 - Google Patents

減衰制御装置、信号減衰装置、自動利得制御装置、減衰制御方法及び自動利得制御方法 Download PDF

Info

Publication number
WO2011030681A1
WO2011030681A1 PCT/JP2010/064626 JP2010064626W WO2011030681A1 WO 2011030681 A1 WO2011030681 A1 WO 2011030681A1 JP 2010064626 W JP2010064626 W JP 2010064626W WO 2011030681 A1 WO2011030681 A1 WO 2011030681A1
Authority
WO
WIPO (PCT)
Prior art keywords
current
attenuation
frequency signal
digital data
signal
Prior art date
Application number
PCT/JP2010/064626
Other languages
English (en)
French (fr)
Inventor
公紀 八島
Original Assignee
ミツミ電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ミツミ電機株式会社 filed Critical ミツミ電機株式会社
Priority to CN2010800342846A priority Critical patent/CN102549930A/zh
Priority to EP10815278A priority patent/EP2477337A1/en
Priority to US13/393,672 priority patent/US20120161843A1/en
Publication of WO2011030681A1 publication Critical patent/WO2011030681A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G1/00—Details of arrangements for controlling amplification
    • H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
    • H03G1/0035—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using continuously variable impedance elements
    • H03G1/0052—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using continuously variable impedance elements using diodes
    • H03G1/0058—PIN-diodes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H03G3/3036—Automatic control in amplifiers having semiconductor devices in high-frequency amplifiers or in frequency-changers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/24—Frequency- independent attenuators
    • H03H7/25—Frequency- independent attenuators comprising an element controlled by an electric or magnetic variable
    • H03H7/253—Frequency- independent attenuators comprising an element controlled by an electric or magnetic variable the element being a diode
    • H03H7/255—Frequency- independent attenuators comprising an element controlled by an electric or magnetic variable the element being a diode the element being a PIN diode

Definitions

  • the present invention relates to an attenuation control device, a signal attenuation device, an automatic gain control device, an attenuation control method, and an automatic gain control method used for a high-frequency signal receiving device.
  • intermodulation distortion Intermodulation: IM
  • LNA low noise amplifier
  • a large input unnecessary signal and a small input (weak input) desired signal (received signal) are input simultaneously. Under such conditions, the desired signal becomes smaller as the signal is attenuated, resulting in a trade-off that the reception sensitivity deteriorates.
  • the signal input to a circuit having a non-linear component is limited to the maximum level where the intermodulation distortion can be tolerated.
  • AGC circuit automatic gain control circuit
  • FIG. 2 is an example of a conventional AGC circuit for realizing the gain characteristics shown in FIG.
  • An input signal IN is input via a signal path 1 to a circuit 2 having a nonlinear component such as LNA.
  • the differential amplifier 4 amplifies the difference between the level detected by the signal intensity detection circuit 3 and the predetermined reference value of the output signal OUT of the circuit 2 having a nonlinear component.
  • the difference voltage obtained by amplifying the difference by the differential amplifier 4 is integrated by the integrator 5.
  • the current obtained by equivalently converting the output voltage of the integrator 5 by the voltage / current converter 6 is passed through a PIN (p-type, intrinsic, n-type) diode of the attenuation circuit 7 to attenuate the input signal IN. .
  • PIN p-type, intrinsic, n-type
  • Patent Document 1 discloses a technique relating to a variable attenuator of a type in which the amount of attenuation is changed by changing a current flowing through a PIN diode.
  • an LPF low-pass filter
  • SoC System-on-Chip
  • the input level of the high-frequency signal may always change due to the movement of the receiver. If the increase / decrease width (resolution) of the attenuation amount of the high-frequency signal by the attenuation circuit is not substantially constant, the characteristics of the receiver such as SNR greatly change due to a slight change in the signal input level.
  • the present invention has been made in view of the above-described problems, and provides an attenuation control device and a signal attenuation device capable of making the increase / decrease width of the attenuation amount of the high-frequency signal by the attenuation circuit substantially constant while realizing miniaturization.
  • An object of the present invention is to provide an automatic gain control device, an attenuation control method, and an automatic gain control method.
  • an attenuation control device for attenuating a high-frequency signal used in a high-frequency signal receiving device, and digital data for controlling the attenuation amount of the high-frequency signal.
  • a data output unit for outputting, and a DA converter for DA-converting the digital data into a control current for controlling a current flowing through a PIN diode for attenuating a high-frequency signal, wherein the DA converter has an attenuation amount of the high-frequency signal.
  • An analog current corrected so that a logarithmic value changes substantially linearly with respect to the digital data is output as the control current.
  • an attenuation control method is an attenuation control method for attenuating a high-frequency signal used in a high-frequency signal receiving apparatus, and digital data for controlling the attenuation amount of the high-frequency signal is obtained.
  • a data output step for outputting, a DA conversion step for DA-converting the digital data into a control current for controlling a current flowing in a PIN diode for attenuating the high-frequency signal, and a logarithmic value of the attenuation amount of the high-frequency signal is the digital data
  • an output step of outputting an analog current corrected so as to change substantially linearly as the control current is the digital data.
  • an automatic gain control method for controlling the gain of a high-frequency signal used in a high-frequency signal receiving apparatus, for attenuating the high-frequency signal.
  • An amplification step for amplifying the high-frequency signal attenuated by the PIN diode, an intensity detection step for detecting the intensity of the amplified signal obtained by amplifying the high-frequency signal at the amplification step, and the intensity detected at the intensity detection step and a reference value A data output step for outputting digital data for controlling the attenuation amount of the high-frequency signal by the PIN diode according to the difference, and a DA conversion step for DA-converting the digital data into a control current for controlling a current flowing through the PIN diode.
  • the logarithmic value of the attenuation amount of the high frequency signal by the PIN diode is the digital data.
  • the DC offset and the frequency offset can be compensated at high speed and with high accuracy without increasing the circuit scale.
  • FIG. 5 is a circuit diagram illustrating an example of a signal path illustrated in FIG. 4. It is a figure which shows the structure of a comparator and a calculator. It is a figure which shows the relationship between the forward direction current of one PIN diode, and resistance value.
  • FIG. 6 is a diagram showing a forward current for obtaining an attenuation amount of 0 to 60 dB using two PIN diodes. It is a figure which shows the input / output characteristic of the D / A converter which outputs 16mA linearly by 8 bits (0-255) input. It is a figure which shows the relationship between the signal attenuation amount at the time of supplying the linear output current of the DA converter which has the characteristic of FIG. 10 to a PIN diode, and the input value of a DA converter.
  • FIG. 3 is a diagram showing a configuration of an AGC circuit 100 which is an embodiment of the automatic gain control device according to the present invention.
  • the AGC circuit 100 is a means for supplying a current to a PIN (p-type, intrinsic, n-type) diode included in the attenuation circuit 7 connected to the signal path 1 of the high-frequency signal in accordance with input digital data.
  • a DA converter (DAC) 11 that outputs an analog current is provided.
  • the sample hold circuit 8 that detects the intensity of the output signal of the circuit 2 having a nonlinear component such as an LNA (low noise amplifier), and the intensity level detected by the sample hold circuit 8 are compared with a predetermined reference value.
  • a comparator 9 is provided.
  • an arithmetic unit 10 that operates according to the comparison result of the comparator 9 and outputs digital data input to the DA converter 11 is provided.
  • the conventional analog circuit portion can be replaced with a digital circuit such as a logic circuit (for example, the sample-and-hold circuit 8, the comparator 9, and the arithmetic unit 10). This eliminates the need for an LPF and an integrator that require a capacitor, and allows the AGC circuit 100 to be reduced in size.
  • the AGC circuit 100 includes an attenuation control circuit including an arithmetic unit 10 and a DA converter 11 as main components as an embodiment of the attenuation control device according to the present invention.
  • the AGC circuit 100 includes a signal attenuation circuit including, as main components, an arithmetic unit 10, a DA converter 11, and an attenuation circuit 7 connected to the signal path 1 as an embodiment of the signal attenuation device according to the present invention.
  • the embodiment of the present invention is built in a radio wave receiver such as an FM broadcast band.
  • the computing unit 10 is a data output unit that outputs digital data for controlling the attenuation amount of the high-frequency signal by the attenuation circuit 7.
  • the DA converter 11 DA-converts the digital data output from the computing unit 10 into a control current corrected so that the attenuation characteristic with respect to the digital data of the attenuation circuit 7 is substantially linear, and outputs the control current.
  • the attenuation circuit 7 has a PIN diode for attenuating a high-frequency signal generated by receiving radio waves with an antenna.
  • FIG. 4 is a block diagram showing the configuration of the signal path 1 connected to the attenuation circuit 7.
  • an antenna terminal 12 electrically connected to an antenna that receives radio waves
  • a bandpass filter 13 to which a high-frequency signal is input via the antenna terminal 12, and an output signal of the bandpass filter 13 are input.
  • a tuning circuit 14 The attenuation circuit 7 is connected to the bandpass filter 13 so that the high-frequency signal passing through the bandpass filter 13 is attenuated and output by the attenuation circuit 7.
  • FIG. 5 is a circuit diagram showing an example of the signal path shown in FIG.
  • the bandpass filter 13 is provided between a series circuit that connects the capacitor C1, the inductor L2, the inductor L3, the capacitor C4, and the capacitor C5 in series in this order, and a connection point between the capacitor C1 and the inductor L2 and the ground. And an inductor L1.
  • One end of the capacitor C1 is connected to the antenna terminal 12, and one end of the capacitor C5 is connected to the circuit 2 having a nonlinear component such as LNA.
  • the tuning circuit 14 includes a parallel circuit of a diode D3 and an inductor L4, and a resistor R3 that supplies a tuning voltage to the intermediate terminal of the diode D3.
  • the parallel circuit of the tuning circuit 14 is connected to the path between the capacitors C4 and C5.
  • the diode D3 is an element including a connection point connecting the cathodes of two varicap diodes as an intermediate terminal.
  • the tuning circuit 14 performs a tuning operation for extracting a high-frequency signal in a frequency band (for example, FM broadcast band) to be demodulated from a high-frequency signal generated by receiving radio waves by the antenna.
  • the tuning circuit 14 can change the frequency band of the signal component extracted from the high-frequency signal generated by receiving the radio wave with the antenna by the tuning voltage input from the outside. That is, the tuning circuit 14 can extract the signal component in the frequency band corresponding to the tuning voltage from the high-frequency signal generated by receiving the radio wave by the antenna.
  • the attenuation circuit 7 is provided between the inductor L1, the inductor L2, the inductor L3, the PIN diode D1 whose cathode is connected to the connection point of the inductors L2 and L3, and the anode of the PIN diode D1 and the ground.
  • a cathode is connected to the connection point between the capacitor C2, the resistor R1 connected to the connection point between the PIN diode D1 and the capacitor C2 and the analog current output from the DA converter 11, and the connection point between the inductor L3 and the capacitor C4.
  • the analog current output from the DA converter 11 connected to the connection point between the PIN diode D2 connected, the capacitor C3 provided between the anode of the PIN diode D2 and the ground, and the PIN diode D2 and the capacitor C3. And a resistor R2 provided in the supply path.
  • the PIN diodes D1 and D2 become elements equivalent to resistance elements. Therefore, the high-frequency signal input from the antenna terminal 12 is attenuated by falling to the ground along the paths D1 and C2 and the paths D2 and C3.
  • FIG. 6 is a block diagram showing the configuration of the comparator 9 and the arithmetic unit 10.
  • the sample and hold circuit 8 samples and holds the high-frequency signal output from the circuit 2 having a nonlinear component at a sample and hold period corresponding to the clock period of the clock 15.
  • the frequency of the clock 15 is several tens of MHz, for example, 12 MHz. With such a frequency, the value of the capacitance used for the sample and hold circuit 8 is, for example, 0.1 to 0.2 pF, which is sufficient, and can be realized with a small on-chip area.
  • the sampled and held output signal is input to the comparator 9.
  • the comparator 9 includes a first comparator 9A and a second comparator 9B.
  • the comparator 9A compares the sampled and held output signal with a predetermined reference value REF1.
  • the comparator 9B compares the output signal sampled and held with a predetermined reference value REF2.
  • the reference value REF2 is lower than the reference value REF1, for example, 3 dB lower.
  • the latch circuit 18 (19) latches the output of the comparator 9A (9B) while resetting with the clock 16.
  • the frequency of the clock 16 is, for example, 10 kHz.
  • the output of the latch circuit 18 (19) is input to the counter 20 (21).
  • the counter 20 counts “1” input, and the counter 21 counts “0” input. That is, the counter 20 counts a state where the signal level is larger than the reference value REF1, and the counter 21 counts a state where the signal level is smaller than the reference value REF2.
  • the counter 20 is reset by the clock 17, and outputs “1” when “1” is counted four times in a predetermined period determined by the clock 17, for example. Further, the counter 21 is reset by the clock 17, and outputs “1” when “0” is counted once in a predetermined period determined by the clock 17, for example.
  • the frequency of the clock 17 is, for example, one fifth (5 times the cycle) of the frequency of the clock 16.
  • the outputs of the counter 20 and the counter 21 are input to the logical addition / subtraction circuit 22.
  • the logical addition / subtraction circuit 22 attenuates the high-frequency signal input to the signal path 1, and when the output value of the counter 21 is “1”,
  • the digital data to be input to the DA converter 11 is calculated in a direction that does not attenuate the high-frequency signal input to the path 1, and the digital data is output to the DA converter 11.
  • the DA converter 11 outputs an analog current obtained by DA-converting the input digital data to the attenuation circuit 7.
  • a forward current corresponding to the analog current flows through the PIN diode of the attenuation circuit 7.
  • the PIN diode has a property of a resistance element, and its resistance value changes when a forward current flows.
  • FIG. 7 is a diagram showing the relationship between the forward current of one PIN diode and its resistance value. When the forward current increases, the resistance value decreases, and the logarithmic value of the forward current and the logarithmic value of the resistance value are in an inversely proportional relationship.
  • FIG. 8 is a diagram illustrating the relationship between the resistance value of the damping resistor and the attenuation G between the input and output of the signal path 1 when the signal path 1 with high impedance is damped by the damping resistor.
  • the amount of attenuation G between the input and output of the signal path 1 is an attenuation in which the level E2 of the output signal output from the signal path 1 toward the LNA 2 is attenuated with respect to the level E1 of the input signal input to the signal path 1. Indicates the amount.
  • the attenuation characteristic of the signal path 1 is expressed in decibel [dB] with the ratio (E2 / E1) as an attenuation factor.
  • FIG. 9 is a diagram showing a forward current for obtaining an attenuation of 0 to 60 dB using two PIN diodes.
  • FIG. 9 is obtained based on the data of FIG. 7 and FIG.
  • the horizontal axis of FIG. 9 is indicated by the logarithmic value of the forward current of the PIN diode, and the vertical axis is indicated by the logarithmic value of the attenuation amount of the high frequency signal (that is, the attenuation amount G).
  • Two PIN diodes are used in order to secure an equivalent resistance value necessary for obtaining an attenuation of 60 dB. According to FIG. 9, the amount of attenuation G between the input and output of the signal path 1 can be increased as the forward current flowing through the PIN diode 7 is increased.
  • This forward current is supplied by an analog current (control current) output from the DA converter 11.
  • a general DA converter outputs a linear analog current (or voltage) with respect to input digital data.
  • the DA converter having such a linear output characteristic is turned on / off by turning on / off each of the K current sources arranged in a power-of-two ratio according to the value of each input bit. This can be realized relatively easily by providing a configuration that outputs the total current obtained by summing the currents flowing from.
  • FIG. 11 shows the relationship between the amount of attenuation G between the input and output of the signal path 1 and the input value of the DA converter when the linear output current of the DA converter having the linear characteristics of FIG. 10 is supplied to the PIN diode.
  • FIG. 9 is obtained from the data of FIG.
  • FIG. 12 shows the change of the attenuation G between the input and output of the signal path 1, that is, the resolution of the attenuation G, with respect to the change of the input value of the DA converter having the linear characteristic of FIG. ing.
  • the signal attenuator is desired to have a signal attenuation that changes logarithmically (dB linear) with respect to a change in the input value of the DA converter, that is, the resolution becomes a substantially constant value.
  • the resolution is changed from 2.6 dB to 0.05 dB as shown in FIG. 12, and a substantially constant characteristic as desired is obtained. Absent.
  • the analog current output from the DA converter is nonlinear with respect to the input value of the DA converter.
  • the number of input bits K of the DA converter is increased, and each outputs an optimum current value along the non-linear curve. It is conceivable to provide a configuration in which such 2 K power sources are turned on / off by an input value. However, if such a configuration is adopted, for example, if there is an 8-bit input, 255 uncorrelated current sources are required. In addition, the influence of the variation of each current source appears as it is in the output characteristics of the DA converter.
  • the DA converter 11 realizes an optimum output characteristic of a non-linear current curve while suppressing the number of current sources for supplying an analog current to be output for input digital data.
  • the DA converter 11 DA-converts the digital data D output from the computing unit 10 into a control current I for controlling a current flowing through a PIN diode for attenuating a high-frequency signal.
  • the DA converter 11 outputs, as a control current I, an analog current that is corrected so that the attenuation amount G of the high-frequency signal (logarithmic value of the attenuation amount of the high-frequency signal) changes substantially linearly with respect to the input digital data. .
  • the DA converter 11 includes a plurality of current output blocks, preferably 2 N (N is an integer of 2 or more) current output blocks in parallel.
  • Vdd represents the power supply voltage of each current output block
  • Vout represents the output voltage of the DA converter 11 (terminal voltage of the output terminal of the control current I).
  • the control current I is selected from a plurality of current output blocks according to N (N is an integer of 2 or more) binary digits in the upper bit area (first area) of the digital data D.
  • the total current is the sum of the currents Is [1] to Is [N] output from each of the two or more current output blocks.
  • the control current I is a total of the currents Is [1] to Is [16] output from each of one or more current output blocks selected from the 16 current output blocks. Current.
  • the selection of the current output block to output current is performed by N switches SW that are turned on / off according to N binary digits in the first area.
  • the switch SW is provided for each current output block. When the switch SW is turned on, the current output from the current output block connected to the turned on switch is turned on, and when the switch SW is turned off, the current output from the current output block connected to the turned off switch SW is turned off.
  • the switch SW is a semiconductor switching element such as a MOSFET, for example.
  • Each of the plurality of current output blocks has in parallel a plurality of current sources for outputting a current that is limited to the current allocated to each of the current output blocks.
  • FIG. 14 is a diagram showing a configuration of one current output block having five current output blocks.
  • the currents Is [1] to Is [N] output from each of the plurality of current output blocks are lower than the first region of the digital data D among the plurality of current sources for outputting the currents.
  • Is a total current obtained by adding currents output from each of one or more current sources selected according to M (M is an integer of 2 or more) binary digits in the bit region (second region) of .
  • M is an integer of 2 or more
  • Each of the plurality of current output blocks preferably has (M + 1) current sources.
  • Selection of a current source to output current is performed by M switches sw that are turned on / off according to M binary digits in the second region.
  • the switch sw is provided for each current source. When the switch sw is turned on, the current output from the current source connected to the turned-on switch is turned on, and when the switch sw is turned off, the current output from the current source connected to the turned-off switch sw is turned off. As a result, each current output block can output Is that varies every (1/2 M ).
  • the switch sw is a semiconductor switching element such as a MOSFET, for example. Further, the current source can suppress variation in current value by adopting a current mirror.
  • the current allocated to each of the plurality of current output blocks approximates a curve (see FIG. 9) representing correlation data between the logarithmic value of the current flowing through the PIN diode and the logarithmic value of the attenuation amount of the high-frequency signal by a plurality of straight lines. It is obtained by doing. As shown in FIG. 9, the relationship between the logarithmic value of the forward current of the PIN diode and the signal attenuation (dB) is partially linear, but also has a curved portion. Therefore, a curve representing correlation data between the logarithmic value of the forward current of the PIN diode and the signal attenuation (dB) is approximated by a plurality of straight lines.
  • the attenuation amount G required by the specification or the like is the curve graph. What is necessary is just to approximate the graph part of the range obtained with a plurality of straight lines.
  • FIG. 16 is a table showing the relationship between the current value I and the step change amount Is of the current value I at each division point.
  • the step change amount Is corresponding to the current assigned to each of the plurality of current output blocks matches the current that changes in each divided section.
  • each current source in the current output block shown in FIG. 14 is composed of resistors having the same unit resistance, twice, four times, and eight times the unit resistance.
  • the resistance value R of the unit resistor is determined by the following equation.
  • FIG. 17 shows the relationship between the input digital data D of the DA converter and the signal attenuation G obtained when the control current I is supplied to the PIN diode.
  • FIG. 18 shows the change in the signal attenuation amount G with respect to the change in the input digital data D of the DA converter, that is, the resolution of the signal attenuation amount G.
  • the signal attenuation G (dB) changes substantially linearly with respect to the change in the input digital data D of the DA converter.
  • the resistance value when a forward current is passed through the PIN diode is expressed by the following equation.
  • the relationship between the logarithmic value of the current If and the logarithmic value of the resistance value Rs is a straight line having a slope of “ ⁇ 1” regardless of other parameters.
  • the DA converter according to the present invention is designed such that the current output changes logarithmically, and the resistance value Rs also changes logarithmically. Therefore, the linearity in FIG. 17 does not depend on the parameters of the above equation. This means that the DA converter according to the present invention is effective even for PIN diodes having different parameters in the above formula and is versatile.
  • FIG. 25 is a flowchart showing a signal control method and an automatic gain control method performed in the AGC circuit 100.
  • the sample hold circuit 8 detects the signal strength of the amplified signal obtained by the LNA 2 amplifying the high frequency signal attenuated by the PIN diode in the attenuation circuit 7.
  • the comparator 9 compares the detected intensity with a predetermined reference value.
  • the computing unit 10 outputs digital data for controlling the amount of amplification of the high-frequency signal by the PIN diode according to the difference obtained by the comparison.
  • step 17 the DA converter 11 DA-converts the digital data output from the computing unit 10 into a control current that controls the current flowing through the PIN diode, and the logarithmic value of the attenuation amount of the high-frequency signal by the PIN diode is the digital data.
  • the analog current corrected so as to change substantially linearly is output as the control current.
  • in-vehicle radio basically requires automatic gain control in which the signal attenuation changes linearly.
  • FIG. 19 shows ideal attenuation characteristics in which the logarithmic value of the digital data input to the DA converter and the signal attenuation is linear. If the digital data input to the DA converter and the logarithmic value of the signal attenuation amount are linear, the signal can be attenuated by the amount that the signal input level exceeds the reference value. Therefore, as shown in FIG. 21, even if the (interfering) signal input level increases, the output level of the LNA 2 after the automatic gain control becomes constant (reference value).
  • the demodulated SNR audio SNR
  • the digital value input to the DA converter and the logarithmic value of the signal attenuation amount are linear, it is shown in FIG. As shown, the SNR changes are continuous.
  • FIG. 20 shows the attenuation characteristics when the digital data input to the DA converter and the logarithmic value of the signal attenuation are not linear.
  • the output level of the LNA 2 after the automatic gain control fluctuates while increasing or decreasing due to a slight change in the (interference) signal input level.
  • the demodulated SNR audio SNR
  • FIG. As shown, there are a portion where the SNR does not change and a portion where the SNR changes rapidly. In particular, the change of the interference signal is always generated. If the SNR changes rapidly at this time, the sense of incongruity is great.
  • the SNR when the logarithmic value of the digital data input to the DA converter and the signal attenuation is linear is as shown in FIG. 26 dB.
  • the SNR when the logarithmic value of the digital data input to the DA converter and the signal attenuation is not linear is 21 dB as shown in FIG.
  • This 5 dB difference is a very large difference in terms of performance comparison, and the customer request may not be satisfied by this difference.

Landscapes

  • Control Of Amplification And Gain Control (AREA)
  • Attenuators (AREA)
  • Circuits Of Receivers In General (AREA)

Abstract

　減衰制御装置は、高周波信号の受信装置に使用される、高周波信号を減衰させる減衰制御装置であって、高周波信号の減衰量を制御するデジタルデータを出力する演算器と、前記デジタルデータを、高周波信号を減衰させるためのＰＩＮダイオードに流す電流を制御する制御電流にＤＡ変換するＤＡコンバータとを備え、ＤＡコンバータが、高周波信号の減衰量の対数値が前記デジタルデータに対して略リニアに変化するように補正されたアナログ電流を前記制御電流として出力することを特徴とする。

Description

減衰制御装置、信号減衰装置、自動利得制御装置、減衰制御方法及び自動利得制御方法
　本発明は、高周波信号の受信装置に使用される、減衰制御装置、信号減衰装置、自動利得制御装置、減衰制御方法及び自動利得制御方法に関する。
　受信機に大信号が入力されると、ローノイズアンプ（ＬＮＡ）などの非線形成分を有する回路で相互変調歪み（インターモジュレーション：ＩＭ）が発生するため、ＳＮＲなどの受信機の特性は悪化する。その対策として、非線形成分を有する回路の前段に信号減衰回路を接続し、非線形成分を有する回路に入力される信号を減衰させることによって、相互変調歪みの発生を抑えるという方法がある。
　しかし、信号減衰回路で信号を減衰させればさせるほど相互変調歪みは抑えられるが、受信機においては、しばしば大入力の不要信号と小入力（弱入力）の希望信号（受信信号）が同時に入力されることがあり、このような条件下では、信号を減衰させるほど希望信号も小さくなり、受信感度が悪化してしまうというトレードオフが発生する。
　このようなトレードオフの影響を抑えるためには、例えば図１に示されるように、非線形成分を有する回路への信号入力を、相互変調歪みが許容できる最大レベルまでに制限し、その最大レベルを越える恐れがある大信号が受信機に入力されたときには、その最大レベルにまで信号を減衰させることが有効である。すなわち、非線形成分を有する回路への信号入力を一定に保つように利得を制御する自動利得制御回路（ＡＧＣ回路）を設けることが効果的である。
　図２は、図１に示したゲイン特性を実現するための、従来のＡＧＣ回路の例である。入力信号ＩＮが信号経路１を介してＬＮＡなどの非線形成分を有する回路２に入力される。差動増幅器４は、非線形成分を有する回路２の出力信号ＯＵＴを信号強度検出回路３で検出したレベルと所定の基準値との差分を増幅する。その差分を差動増幅器４で増幅して得られた差電圧は、積分器５で積分される。積分器５の出力電圧を電圧／電流変換器６で等価的に変換した電流を、減衰回路７のＰＩＮ（p-type, intrinsic, n-type）ダイオードに流すことによって、入力信号ＩＮを減衰させる。
　例えば、特許文献１は、ＰＩＮダイオードに流す電流を変化させることにより減衰量を変える形式の可変減衰器に関する技術を開示する。
特開昭６２－６４１１１号公報
　しかしながら、図２に示したアナログの信号強度検出回路３は、包絡線検波により信号の振幅成分を検出するため、ＲＣ回路などのＬＰＦ（ローパスフィルタ）が必要になる。特にＩＣで信号強度検出回路をアナログ回路で実現するためには、ＲＣ回路のキャパシタを配置するための大きなエリアをＩＣ内部に確保したり、ＲＣ回路のキャパシタを外付けにしたりする必要がある。さらに、積分器５についても同様に、ＲＣ回路のキャパシタを配置するための大きなエリアをＩＣ内部に確保したり、ＲＣ回路のキャパシタを外付けにしたりする必要がある。このことは、チップサイズをより小さくし、かつ外付け部品を極力なくしてコストを抑えるという、ＳｏＣ（System-on-Chip）の目的に対しては障害となる。
　一方、移動体向け受信機の場合のように、受信機の移動等によって、高周波信号の入力レベルが常に変化していることがある。減衰回路による高周波信号の減衰量の増減幅（レゾリューション）が略一定でなければ、信号入力レベルのわずかな変化によってＳＮＲなどの受信機の特性が大きく変化してしまう。
　本発明は、上記の課題に鑑みてなされたものであり、小型化を実現しつつ、減衰回路による高周波信号の減衰量の増減幅を略一定にすることができる、減衰制御装置、信号減衰装置、自動利得制御装置、減衰制御方法及び自動利得制御方法を提供することを目的とする。
　上記の課題を解決するため、本発明に係る減衰制御装置は、高周波信号の受信装置に使用される、高周波信号を減衰させる減衰制御装置であって、高周波信号の減衰量を制御するデジタルデータを出力するデータ出力部と、前記デジタルデータを、高周波信号を減衰させるためのＰＩＮダイオードに流す電流を制御する制御電流にＤＡ変換するＤＡコンバータとを備え、前記ＤＡコンバータが、高周波信号の減衰量の対数値が前記デジタルデータに対して略リニアに変化するように補正されたアナログ電流を前記制御電流として出力することを特徴とする。
　上記の課題を解決するため、本発明に係る減衰制御方法は、高周波信号の受信装置に使用される、高周波信号を減衰させる減衰制御方法であって、高周波信号の減衰量を制御するデジタルデータを出力するデータ出力ステップと、前記デジタルデータを、高周波信号を減衰させるためのＰＩＮダイオードに流す電流を制御する制御電流にＤＡ変換するＤＡ変換ステップと、高周波信号の減衰量の対数値が前記デジタルデータに対して略リニアに変化するように補正されたアナログ電流を前記制御電流として出力する電流出力ステップとを有することを特徴とする。
　上記の課題を解決するため、本発明に係る自動利得制御方法は、高周波信号の受信装置に使用される、高周波信号の利得を制御する自動利得制御方法であって、高周波信号を減衰させるためのＰＩＮダイオードによって減衰された高周波信号を増幅する増幅ステップと、前記増幅ステップで高周波信号を増幅した増幅信号の強度を検出する強度検出ステップと、前記強度検出ステップで検出された強度と基準値との差分に応じて、前記ＰＩＮダイオードによる高周波信号の減衰量を制御するデジタルデータを出力するデータ出力ステップと、前記デジタルデータを、前記ＰＩＮダイオードに流す電流を制御する制御電流にＤＡ変換するＤＡ変換ステップと、前記ＰＩＮダイオードによる高周波信号の減衰量の対数値が前記デジタルデータに対して略リニアに変化するように補正されたアナログ電流を前記制御電流として出力する電流出力ステップとを有することを特徴とする。
　本発明に係るオフセット補償回路及びオフセット補償方法によれば、回路規模を増大させることなく、ＤＣオフセット及び周波数オフセットを高速かつ精度良く補償することができる。
信号減衰回路において、ＬＮＡの入力レベルを一定に保つＡＧＣのゲイン特性を示す図である。 図１に示したゲイン特性を実現するための、従来のＡＧＣ回路の構成を示す図である。 本発明に係る自動利得制御装置の実施形態であるＡＧＣ回路の構成を示す図である。 減衰回路に接続される信号経路の構成を示す図である。 図４に示した信号経路の一例を示す回路図である。 コンパレータと演算器の構成を示す図である。 一つのＰＩＮダイオードの順方向電流と抵抗値の関係を示す図である。 インピーダンスの高い信号経路を抵抗でダンピングする場合の抵抗値と信号減衰量の関係を示す図である。 ＰＩＮダイオードを２本使って０～６０ｄＢの減衰量を得るための順方向電流を示す図である。 ８ビット（０～２５５）入力でリニアに１６ｍＡを出力するＤ／Ａコンバータの入出力特性を示す図である。 図１０の特性を有するＤＡコンバータのリニアな出力電流をＰＩＮダイオードに供給した場合の信号減衰量と、ＤＡコンバータの入力値との関係を示す図である。 図１０の特性を有するＤＡコンバータの入力値の変化に対する信号減衰量のレゾリューションを示す図である。 １６個（Ｎ＝４）の電流出力ブロックを備えたＤＡコンバータ１１の構成を示す図である。 ５個の電流出力ブロックを有する一の電流出力ブロックの構成を示す図である。 図９に示した必要な減衰量Ｇが得られる範囲のグラフ部分を、異なる傾きの４本の直線で近似し、各直線ごとに対数的に等間隔に分割し、その分割点の制御電流Ｉに対応するグラフ部分上の計１６個のプロット点を示す図である。 各分割点における電流値Ｉと電流値Ｉのステップ変化量Ｉｓとの関係を示す表である。 本発明に係るＤＡコンバータの入力デジタルデータＤと、制御電流ＩをＰＩＮダイオードに供給した場合に得られる信号減衰量Ｇとの関係を示す図である。 本発明に係るＤＡコンバータの入力デジタルデータＤの変化に対する信号減衰量のレゾリューションを示す図である。 リニアな減衰特性（理想カーブ）を示す図である。 リニアでない減衰特性を示す図である。 リニアな減衰特性の場合の妨害信号入力対ＡＧＣ後の信号出力を示す図である。 リニアでない減衰特性の場合の妨害信号入力対ＡＧＣ後の信号出力を示す図である。 リニアな減衰特性の場合の妨害信号入力対希望信号の復調ＳＮＲを示す図である。 リニアでない減衰特性の場合の妨害信号入力対希望信号の復調ＳＮＲを示す図である。 ＡＧＣ回路で行われる信号制御方法と自動利得制御方法を説明するためのフローチャートである。
　本発明を実施するための形態について、添付図面を参照しながら説明する。
　図３は、本発明に係る自動利得制御装置の実施形態であるＡＧＣ回路１００の構成を示す図である。ＡＧＣ回路１００は、高周波信号の信号経路１に接続された減衰回路７に含まれるＰＩＮ（p-type, intrinsic, n-type）ダイオードに電流を供給する手段として、入力されるデジタルデータに応じてアナログ電流を出力するＤＡコンバータ（ＤＡＣ）１１を備えている。また、ＬＮＡ（低雑音増幅器）などの非線形成分を有する回路２の出力信号の強度を検出するサンプルホールド回路８と、サンプルホールド回路８で検出された強度のレベルと所定の基準値とを比較するコンパレータ９を備えている。また、コンパレータ９の比較結果に応じて動作し、ＤＡコンバータ１１に入力されるデジタルデータを出力する演算器１０を備えている。ＤＡコンバータ１１を構成することによって、従来のアナログ回路の部分を論理回路などのデジタル的な回路（例えば、サンプルホールド回路８、コンパレータ９、演算器１０）に置き換えることができるので、大きな静電容量のキャパシタを必要とするＬＰＦや積分器は不要となり、ＡＧＣ回路１００のサイズを小型化することができる。
　ＡＧＣ回路１００は、本発明に係る減衰制御装置の実施形態として、演算器１０と、ＤＡコンバータ１１とを主な構成として備える減衰制御回路を含んでいる。また、ＡＧＣ回路１００は、本発明に係る信号減衰装置の実施形態として、演算器１０と、ＤＡコンバータ１１と、信号経路１に接続された減衰回路７とを主な構成として備える信号減衰回路を含んでいる。本発明の実施形態は、ＦＭ放送帯等の電波の受信装置に内蔵される。
　演算器１０は、減衰回路７による高周波信号の減衰量を制御するためのデジタルデータを出力するデータ出力部である。ＤＡコンバータ１１は、演算器１０から出力されるデジタルデータを、減衰回路７のデジタルデータに対する減衰特性が略リニアになるように補正された制御電流にＤＡ変換して出力する。減衰回路７は、アンテナで電波を受信することにより生じた高周波信号を減衰させるためのＰＩＮダイオードを有している。
　図４は、減衰回路７に接続される信号経路１の構成を示すブロック図である。信号経路１は、電波を受信するアンテナに電気的に接続されたアンテナ端子１２と、アンテナ端子１２を介して高周波信号が入力されるバンドパスフィルタ１３と、バンドパスフィルタ１３の出力信号が入力される同調回路１４とを備える。バンドパスフィルタ１３を通る高周波信号が減衰回路７によって減衰して出力されるように、減衰回路７がバンドパスフィルタ１３に接続されている。
　図５は、図４に示した信号経路の一例を示す回路図である。
　バンドパスフィルタ１３は、キャパシタＣ１とインダクタＬ２とインダクタＬ３とキャパシタＣ４とキャパシタＣ５とをこの順番で直列に接続する直列回路と、キャパシタＣ１とインダクタＬ２との接続点とグランドとの間に設けられたインダクタＬ１とを有している。キャパシタＣ１の一端がアンテナ端子１２に接続され、キャパシタＣ５の一端がＬＮＡなどの非線形成分を有する回路２に接続される。
　同調回路１４は、ダイオードＤ３とインダクタＬ４との並列回路と、ダイオードＤ３の中間端子に同調電圧を供給する抵抗Ｒ３とを備える。同調回路１４の並列回路は、キャパシタＣ４とＣ５との間の経路に接続される。ダイオードＤ３は、２つのバリキャップダイオードのカソード同士を接続した接続点を中間端子として備える素子である。
　同調回路１４は、アンテナによって電波を受信することにより生じた高周波信号から、復調しようとする周波数帯域（例えば、ＦＭ放送帯）の高周波信号を取り出す同調動作を行う。同調回路１４は、外部から入力される同調電圧によって、アンテナによって電波を受信することにより生じた高周波信号から取り出される信号成分の周波数帯を変化させることができる。すなわち、同調回路１４は、同調電圧に応じた周波数帯域の信号成分を、アンテナによって電波を受信することにより生じた高周波信号から取り出すことができる。
　減衰回路７は、インダクタＬ１と、インダクタＬ２と、インダクタＬ３と、インダクタＬ２とＬ３との接続点にカソードが接続されたＰＩＮダイオードＤ１と、ＰＩＮダイオードＤ１のアノードとグランドとの間に設けられたキャパシタＣ２と、ＰＩＮダイオードＤ１とキャパシタＣ２との接続点に接続され且つＤＡコンバータ１１から出力されるアナログ電流の供給経路に設けられた抵抗Ｒ１と、インダクタＬ３とキャパシタＣ４との接続点にカソードが接続されたＰＩＮダイオードＤ２と、ＰＩＮダイオードＤ２のアノードとグランドとの間に設けられたキャパシタＣ３と、ＰＩＮダイオードＤ２とキャパシタＣ３との接続点に接続され且つＤＡコンバータ１１から出力されるアナログ電流の供給経路に設けられた抵抗Ｒ２とを備える。
　減衰回路７では、Ｒ１，Ｄ１，Ｌ２，Ｌ１の経路及びＲ２，Ｄ２，Ｌ３，Ｌ２，Ｌ１の経路でアナログ電流が流れると、ＰＩＮダイオードＤ１，Ｄ２が抵抗素子と等価な素子になる。そのため、アンテナ端子１２から入力された高周波信号は、Ｄ１，Ｃ２の経路とＤ２，Ｃ３の経路でグランドに落ちることによって、減衰する。
　図６は、コンパレータ９と、演算器１０の構成を示すブロック図である。サンプルホールド回路８は、クロック１５のクロック周期に応じたサンプルホールド周期で、非線形成分を有する回路２から出力された高周波信号をサンプルホールドする。クロック１５の周波数は、十数ＭＨｚ、例えば１２ＭＨｚである。このような周波数であれば、サンプルホールド回路８に使用される容量の値は例えば０．１～０．２ｐＦで十分であり、オンチップの小面積で実現できる。サンプルホールドされた出力信号は、コンパレータ９に入力される。コンパレータ９は、第１のコンパレータ９Ａと第２のコンパレータ９Ｂとを備える。コンパレータ９Ａは、サンプルホールドされた出力信号と所定の基準値ＲＥＦ１とを比較する。コンパレータ９Ｂは、サンプルホールドされた出力信号と所定の基準値ＲＥＦ２とを比較する。基準値ＲＥＦ２は、基準値ＲＥＦ１より低く、例えば３ｄＢ低い値である。
　ラッチ回路１８（１９）は、コンパレータ９Ａ（９Ｂ）の出力を、クロック１６でリセットしながらラッチする。クロック１６の周波数は、例えば１０ｋＨｚである。ラッチ回路１８（１９）の出力がカウンタ２０（２１）に入力される。カウンタ２０では、「１」の入力をカウント、カウンタ２１では「０」の入力をカウントする。すなわち、カウンタ２０では信号レベルが基準値ＲＥＦ１より大きい状態をカウントすることになり、カウンタ２１では信号レベルが基準値ＲＥＦ２より小さい状態をカウントすることになる。
　カウンタ２０はクロック１７でリセットされ、例えばクロック１７によって定められた所定期間に「１」が４回カウントされれば１を出力する。また、カウンタ２１はクロック１７でリセットされ、例えばクロック１７によって定められた所定期間に「０」が１回カウントされれば１を出力する。クロック１７の周波数は例えばクロック１６の周波数の５分の１（５倍の周期）である。
　カウンタ２０とカウンタ２１の出力は、論理加減算回路２２に入力される。論理加減算回路２２は、カウンタ２０の出力値が「１」の場合には、信号経路１に入力された高周波信号を減衰させる方向に、カウンタ２１の出力値が「１」の場合には、信号経路１に入力された高周波信号を減衰させない方向に、ＤＡコンバータ１１に入力すべきデジタルデータを演算し、該デジタルデータをＤＡコンバータ１１に出力する。
　ＤＡコンバータ１１は、入力されたデジタルデータをＤＡ変換したアナログ電流を減衰回路７に出力する。このアナログ電流に応じた順方向電流が、減衰回路７のＰＩＮダイオードに流れる。
　この回路ループによって、基準値ＲＥＦ１を超えるレベルの信号があった場合には、信号レベルが基準値ＲＥＦ１と基準値ＲＥＦ２の間の値となるようにＡＧＣ回路１００による自動利得制御が行われる。
　ところで、上述したように、ＰＩＮダイオードは、抵抗素子の性質を持ち、順方向電流を流すとその抵抗値が変化する。
　図７は、一つのＰＩＮダイオードの順方向電流とその抵抗値の関係を示す図である。順方向電流が大きくなると抵抗値は減少し、順方向電流の対数値と抵抗値の対数値が、反比例の関係にある。
　したがって、信号経路１とグランド（ＡＣ－ＧＮＤ）間に接続したＰＩＮダイオード７に順方向電流を流すことによって、インピーダンスの高い信号経路１を小さな値の抵抗でダンピングすることになるため、入力信号ＩＮを減衰させることができる。
　図８は、インピーダンスの高い信号経路１をダンピング抵抗でダンピングする場合のダンピング抵抗の抵抗値と信号経路１の入出力間の減衰量Ｇの関係を示す図である。信号経路１の入出力間の減衰量Ｇとは、信号経路１に入力された入力信号のレベルＥ１に対して、信号経路１からＬＮＡ２に向けて出力された出力信号のレベルＥ２が減衰した減衰量を示している。信号経路１の減衰特性は、比（Ｅ２／Ｅ１）を減衰率としてデジベル［ｄＢ］で表される。信号経路１の入出力間の減衰量Ｇ［ｄＢ］は、式『Ｇ＝２０log１０（Ｅ２／Ｅ１）』で表される。図８に示されるように、ダンピング抵抗の抵抗値が小さくなるにつれて、減衰量は大きくなる。
　また、図９は、ＰＩＮダイオードを２本使って０～６０ｄＢの減衰量を得るための順方向電流を示す図である。図９は、図７及び図８のデータに基づいて求めたものである。図９の横軸は、ＰＩＮダイオードの順方向電流の対数値で示され、縦軸は、高周波信号の減衰量の対数値（すなわち、減衰量Ｇ）で示されている。２つのＰＩＮダイオードを使用しているのは、６０ｄＢの減衰量を得るために必要な等価抵抗値を確保するためである。図９によれば、ＰＩＮダイオード７に流す順方向電流を増加させるにつれて、信号経路１の入出力間での減衰量Ｇを増加させることができる。
　この順方向電流が、ＤＡコンバータ１１から出力されるアナログ電流（制御電流）によって供給される。しかしながら、一般的なＤＡコンバータは、入力されるデジタルデータに対してリニアなアナログ電流（または電圧）を出力するものである。このようなリニアな出力特性のＤＡコンバータは、Ｋビット入力の場合、２のべき乗比で並んだＫ個の電流源それぞれを、各入力ビットの値によってオン／オフすることにより、オンした電流源から流れる電流を合計した総電流を出力する構成を設けることによって、比較的容易に実現できる。
　図１０は、Ｋ＝８ビット（０～２５５）の入力でリニアに０～１６ｍＡを出力するＤＡコンバータの入出力特性を示す図である。
　図１１は、図１０のリニア特性を有するＤＡコンバータのリニアな出力電流をＰＩＮダイオードに供給した場合における信号経路１の入出力間での減衰量Ｇと、そのＤＡコンバータの入力値との関係を、図９のデータから求めたものである。さらに、図１２は、図１０のリニア特性を有するＤＡコンバータの入力値の変化に対しての、信号経路１の入出力間での減衰量Ｇの変化、すなわち減衰量Ｇのレゾリューションを示している。
　信号減衰器としては、後述するように、ＤＡコンバータの入力値の変化に対して信号減衰量が対数的（ｄＢリニア）に変化すること、すなわちレゾリューションが略一定値になることが望まれる。しかしながら、図１０のリニア特性を有するＤＡコンバータの場合、図１２に示されるように、レゾリューションが２．６ｄＢから０．０５ｄＢまで変わっており、望まれるような略一定の特性が得られていない。
　つまり、ＤＡコンバータの入力値の変化に対して信号減衰量を対数的（ｄＢリニア）に変化させるためには、ＤＡコンバータの入力値に対して、そのＤＡコンバータから出力されるアナログ電流を非線形的に変化させなければならない。ＤＡコンバータから出力されるアナログ電流の変化特性を表す非線形カーブを実現するためには、例えば、ＤＡコンバータの入力ビット数Ｋを大きくし、それぞれがその非線形カーブに沿った最適な電流値を出力するような２のＫ乗個の電流源を、入力値でオン／オフする構成を設けることが考えられる。しかしながら、このような構成を採用すると、例えば８ビット入力であれば、無相関な電流源が２５５個も必要になってしまう。また、それぞれの電流源のばらつきの影響も、ＤＡコンバータの出力特性にそのまま現れてしまう。
　そこで、本発明に係るＤＡコンバータ１１は、入力されたデジタルデータに対して出力するアナログ電流を供給するための電流源の数を抑えたまま最適な非直線電流カーブの出力特性を実現するものであって、且つ、入力されたデジタルデータに対して出力するアナログ電流を適切に調整することによって、信号経路１の入出力間の減衰量Ｇのばらつきの影響を抑えることを実現するものである。
　次に、本発明に係るＤＡコンバータ１１の構成について詳細説明する。ＤＡコンバータ１１には、Ｋ（＝Ｎ＋Ｍ）ビットのデジタルデータＤが入力される（Ｎは２以上の整数、Ｍは２以上の整数）。
　ＤＡコンバータ１１は、演算器１０から出力されたデジタルデータＤを、高周波信号を減衰させるためのＰＩＮダイオードに流す電流を制御するための制御電流ＩにＤＡ変換する。ＤＡコンバータ１１は、高周波信号の減衰量Ｇ（高周波信号の減衰量の対数値）が、入力されたデジタルデータに対して略リニアに変化するように補正されたアナログ電流を制御電流Ｉとして出力する。
　なお、ＰＩＮダイオードに実際に流れる電流の電流値と制御電流Ｉの電流値は、回路上の抵抗分等を無視できるので、説明を簡単にするためにも、等しいと考える。抵抗分等によって両者の差が無視できないほど大きければ、その差を考慮して考えればよい。
　ＤＡコンバータ１１は、複数の電流出力ブロック、好ましくは、２Ｎ個（Ｎは２以上の整数）の電流出力ブロックを並列に備えている。
　図１３は、１６個（Ｎ＝４）の電流出力ブロックを備えたＤＡコンバータ１１の構成を示す図である。Ｖｄｄは、各電流出力ブロックの電源電圧を表し、Ｖｏｕｔは、ＤＡコンバータ１１の出力電圧（制御電流Ｉの出力端子の端子電圧）を表す。
　制御電流Ｉは、複数の電流出力ブロックの中から、デジタルデータＤの上位側のビット領域（第１の領域）のＮ（Ｎは２以上の整数）個のバイナリデジットに応じて選択される一又は二以上の電流出力ブロックのそれぞれから出力される電流Ｉｓ［１］～Ｉｓ［Ｎ］を合わせた総電流である。図１３の場合、制御電流Ｉは、１６個の電流出力ブロックの中から選択された一又は二以上の電流出力ブロックのそれぞれから出力される電流Ｉｓ［１］～Ｉｓ［１６］を合わせた総電流である。
　電流を出力すべき電流出力ブロックの選択は、第１の領域のＮ個のバイナリデジットに応じてオン／オフするＮ個のスイッチＳＷによって行われる。スイッチＳＷは、電流出力ブロック毎に設けられる。スイッチＳＷのオンによって、そのオンしたスイッチに接続された電流出力ブロックからの電流出力がオンし、スイッチＳＷのオフによって、そのオフしたスイッチＳＷに接続された電流出力ブロックからの電流出力がオフする。スイッチＳＷは、例えば、ＭＯＳＦＥＴ等の半導体スイッチング素子である。
　また、複数の電流出力ブロックのそれぞれは、該それぞれに割り当てられた電流分を限度とする電流を出力するための複数の電流源を並列に有している。
　図１４は、５個の電流出力ブロックを有する一の電流出力ブロックの構成を示す図である。
　複数の電流出力ブロックのそれぞれから出力される各電流Ｉｓ［１］～Ｉｓ［Ｎ］は、該各電流を出力するための複数の電流源の中から、デジタルデータＤの第１の領域より下位のビット領域（第２の領域）のＭ（Ｍは２以上の整数）個のバイナリデジットに応じて選択される一又は二以上の電流源のそれぞれから出力される電流を合わせた総電流である。複数の電流出力ブロックのそれぞれは、好ましくは、（Ｍ＋１）個の電流源を有している。図１４は、Ｍ＝４の場合を示している。
　電流を出力すべき電流源の選択は、第２の領域のＭ個のバイナリデジットに応じてオン／オフするＭ個のスイッチｓｗによって行われる。スイッチｓｗは、電流源毎に設けられる。スイッチｓｗのオンによって、そのオンしたスイッチに接続された電流源からの電流出力がオンし、スイッチｓｗのオフによって、そのオフしたスイッチｓｗに接続された電流源からの電流出力がオフする。これにより、各電流出力ブロックは、（１／２Ｍ）毎に可変するＩｓを出力することができる。
　スイッチｓｗは、例えば、ＭＯＳＦＥＴ等の半導体スイッチング素子である。また、電流源は、カレントミラーを採用することによって、電流値のばらつきを抑えることができる。
　複数の電流出力ブロックのそれぞれに割り当てられた電流分は、ＰＩＮダイオードに流す電流の対数値と高周波信号の減衰量の対数値との相関データを表す曲線（図９参照）を複数の直線で近似することによって得られる。図９に示されるように、ＰＩＮダイオードの順方向電流の対数値と信号減衰量（ｄＢ）との関係には、部分的には直線性がある一方で、曲線的な部分も存在する。そこで、ＰＩＮダイオードの順方向電流の対数値と信号減衰量（ｄＢ）との相関データを表す曲線を複数の直線で近似する。
　ＰＩＮダイオードに流す制御電流Ｉの対数値と減衰量Ｇ（ｄＢ）との相関データを表す曲線グラフを複数の直線で近似する場合、当該曲線グラフのうち、仕様等によって要求される減衰量Ｇが得られる範囲のグラフ部分を複数の直線で近似すればよい。
　図１５は、図９に示した必要な減衰量Ｇが得られる範囲のグラフ部分を、異なる傾きの４本の直線で近似し、各直線ごとに対数的に等間隔に分割し、その分割点の制御電流Ｉに対応するグラフ部分上の計１６個のプロット点を示す図である。
　必要な減衰量Ｇが得られる範囲のグラフ部分を複数の直線で近似する場合、複数の直線と当該グラフ部分が交わる交点を求める。そして、各直線が当該グラフ部分に交わる２つの交点の間で変化する制御電流Ｉの変動幅を、各直線ごとに、対数的に等間隔に分割する。当該グラフ部分を等間隔に分割した分割区間の数は、ＤＡコンバータ１１の電流出力ブロックの総数２Ｎ個に一致する。図１５は、Ｎ＝４の場合において、１６個の分割区間が存在する。
　図１６は、各分割点における電流値Ｉと電流値Ｉのステップ変化量Ｉｓとの関係を示した表である。複数の電流出力ブロックのそれぞれに割り当てられた電流分に相当するステップ変化量Ｉｓは、各分割区間で変化する電流分に一致する。
　したがって、例えば、Ｎ＝４且つＭ＝４に設定したときの８ビットのデジタルデータＤ（Ｋ＝８）が入力されるＤＡコンバータ１１の場合、図１３に示されるように、電流Ｉｓを出力する１６個の電流出力ブロックが構成される。各電流出力ブロックは、図１４に示すように、電流値Ｉｓ／１６を出力する回路と、その等倍（１倍），２倍，４倍，８倍の電流出力回路を計５個並べて、デジタルデータの下位側の４ビット（Ｍ＝４）の入力値によって、各回路をオン／オフすることで、全電流Ｉｓの１／１６～１６／１６まで変化するリニアな電流を出力するものである。
　そして、図１３に示すように、１６個並べられた電流出力ブロックのうち、８ビットのデジタルデータＤの上位４ビット（Ｎ＝４）で、電流値の小さいブロックから次々にオンしていく。さらに、オンになっているブロックのうちの最も電流値が大きいブロックの内部の電流源（図１４）の電流出力を、デジタルデータＤの下位４ビット（Ｍ＝４）でコントロールする。
　なお、図１４に示した電流出力ブロック内の各電流源は、単位抵抗の等倍、２倍、４倍及び８倍の抵抗で構成される。単位抵抗の抵抗値Ｒは、下記の式により決定される。
　　　　　　　　Ｒ＝１６（Ｖｄｄ－Ｖｏｕｔ）／Ｉｓ
　図１７は、ＤＡコンバータの入力デジタルデータＤと、制御電流ＩをＰＩＮダイオードに供給した場合に得られる信号減衰量Ｇとの関係を示したものである。図１８は、ＤＡコンバータの入力デジタルデータＤの変化に対する信号減衰量Ｇの変化、すなわち信号減衰量Ｇのレゾリューションを示している。
　図１７に示されるように、ＤＡコンバータの入力デジタルデータＤの変化に対して信号減衰量Ｇ（ｄＢ）は、略直線的に変化している。一方、減衰量Ｇのレゾリューションは、一定の０．２３５ｄＢ（＝６０ｄＢ／２５５）が理想値であるのに対して、図１８に示されるように、０．２以上０．４ｄＢ以下の範囲のため、理想に近い特性が得られている。
　ＰＩＮダイオードに順方向電流を流した時の抵抗値は、下記の式により表される。
Figure JPOXMLDOC01-appb-M000001
 　上記の式より、電流Ｉｆの対数値と抵抗値Ｒｓの対数値の関係は、他のパラメータに関係なく傾き「－１」の直線である。本発明に係るＤＡコンバータは電流出力が対数的に変化するように設計されており、抵抗値Ｒｓも対数的に変化するので、図１７の直線性は上記の式のパラメータに依存しない。このことは、本発明に係るＤＡコンバータが上記の式のパラメータの異なるＰＩＮダイオードに対しても有効で、汎用性があることを意味する。
　図２５は、ＡＧＣ回路１００で行われる信号制御方法と自動利得制御方法を示したフローチャートである。上述のＡＧＣ回路１００の動作は、図２５のようにまとめることができる。ステップ１１において、サンプルホールド回路８は、減衰回路７内のＰＩＮダイオードによって減衰された高周波信号がＬＮＡ２によって増幅されることによって得られた増幅信号の信号強度を検出する。ステップ１３において、コンパレータ９は、検出された強度と所定の基準値との比較を行う。ステップ１５において、演算器１０は、その比較によって得られた差分に応じて、ＰＩＮダイオードによる高周波信号の増幅量を制御するためのデジタルデータを出力する。ステップ１７において、ＤＡコンバータ１１は、演算器１０から出力されたデジタルデータを、ＰＩＮダイオードに流す電流を制御する制御電流にＤＡ変換し、ＰＩＮダイオードによる高周波信号の減衰量の対数値が該デジタルデータに対して略リニアに変化するように補正されたアナログ電流を該制御電流として出力する。
　したがって、本発明によれば、小型化を実現しつつ、減衰回路による高周波信号の減衰量の増減幅を略一定にすることができる。例えば車載用ラジオでは、基本的に、信号減衰量がリニアに変化する自動利得制御が要求されている。
　図１９は、ＤＡコンバータに入力されるデジタルデータと信号減衰量の対数値がリニアな、理想の減衰特性を示している。ＤＡコンバータに入力されるデジタルデータと信号減衰量の対数値がリニアであれば、信号入力レベルが、基準値を越えた分だけ信号を減衰させることができる。よって、図２１に示されるように、（妨害）信号入力レベルが増加しても自動利得制御後のＬＮＡ２の出力レベルは、一定（基準値）になる。
　また、妨害信号入力が増加するにつれて、希望信号の復調ＳＮＲ（オーディオＳＮＲ）は減少していくが、ＤＡコンバータに入力するデジタル値と信号減衰量の対数値がリニアな場合は、図２３に示されるように、ＳＮＲの変化が連続的である。
　一方、図２０は、ＤＡコンバータに入力するデジタルデータと信号減衰量の対数値がリニアでない場合の減衰特性を示している。この場合、図２２に示されるように、（妨害）信号入力レベルのわずかな変化によって自動利得制御後のＬＮＡ２の出力レベルが、増減しながら変動する。
　また、妨害信号入力が増加するにつれて、希望信号の復調ＳＮＲ（オーディオＳＮＲ）は減少していくが、ＤＡコンバータに入力するデジタルデータと信号減衰量の対数値がリニアでない場合は、図２４に示されるように、ＳＮＲが変化しない部分と急激に変化する部分が発生する。特に、妨害信号の変化は常に発生することであり、この時にＳＮＲが急激に変化すると、違和感が大きい。
　また、図２３，２４において、例えば妨害信号入力が８０ｄＢｕＶの時の比較をすると、ＤＡコンバータに入力するデジタルデータと信号減衰量の対数値がリニアな場合のＳＮＲは、図２３に示されるように、２６ｄＢである。しかしながら、ＤＡコンバータに入力するデジタルデータと信号減衰量の対数値がリニアでない場合のＳＮＲは、図２４に示されるように、２１ｄＢである。この５ｄＢの差は、性能比較の上で非常に大きな差であり、この差によって顧客要求を満足させることができない場合がある。
　以上、本発明の好ましい実施例について詳説したが、本発明は、上述した実施例に制限されることはなく、本発明の範囲を逸脱することなく、上述した実施例に種々の変形、改良及び置換を加えることができる。
　本国際出願は、２００９年９月１１日に出願された日本国特許出願２００９－２１０２０９号に基づく優先権を主張するものであり、日本国特許出願２００９－２１０２０９号の全内容を本国際出願に援用する。

Claims (11)

  1. 　高周波信号の受信装置に使用される、高周波信号を減衰させる減衰制御装置であって、
    　高周波信号の減衰量を制御するデジタルデータを出力するデータ出力部と、
    　前記デジタルデータを、高周波信号を減衰させるためのＰＩＮダイオードに流す電流を制御する制御電流にＤＡ変換するＤＡコンバータとを備え、
    　前記ＤＡコンバータが、高周波信号の減衰量の対数値が前記デジタルデータに対して略リニアに変化するように補正されたアナログ電流を前記制御電流として出力することを特徴とする減衰制御装置。
  2. 　前記ＤＡコンバータが、複数の電流出力ブロックを備え、
    　前記制御電流は、前記複数の電流出力ブロックの中から、前記デジタルデータの第１の領域のＮ（Ｎは２以上の整数）個のバイナリデジットに応じて選択される一又は二以上の電流出力ブロックのそれぞれから出力される電流を合わせた総電流であって、
    　前記複数の電流出力ブロックのそれぞれは、それぞれに割り当てられた電流分を限度とする電流を出力するための複数の電流源を有し、
    　前記複数の電流出力ブロックのそれぞれから出力される各電流は、該各電流を出力するための複数の電流源の中から、前記デジタルデータの前記第１の領域より下位の第２の領域のＭ（Ｍは２以上の整数）個のバイナリデジットに応じて選択される一又は二以上の電流源のそれぞれから出力される電流を合わせた総電流であることを特徴とする請求項１記載の減衰制御装置。
  3. 　前記複数の電流出力ブロックのそれぞれに割り当てられた電流分は、前記ＰＩＮダイオードに流す電流の対数値と高周波信号の減衰量の対数値との相関データを表す曲線を複数の直線で近似することによって得られることを特徴とする請求項２記載の減衰制御装置。
  4. 　前記ＤＡコンバータは、前記複数の電流出力ブロックとして、２Ｎ個の電流出力ブロックを備えることを特徴とする請求項２記載の減衰制御装置。
  5. 　請求項１に記載の減衰制御装置と、前記ＰＩＮダイオードを有する減衰回路とを備えることを特徴とする信号減衰装置。
  6. 　請求項５に記載の信号減衰装置を備える自動利得制御装置であって、
    　前記減衰回路によって減衰された高周波信号を増幅する増幅器と、
    　前記増幅器の出力信号の強度を検出する強度検出回路とを備え、
    　前記データ出力部が、前記強度検出回路によって検出された強度と基準値との差分に応じて、前記デジタルデータを出力することを特徴とする自動利得制御装置。
  7. 　高周波信号の受信装置に使用される、高周波信号を減衰させる減衰制御方法であって、
    　高周波信号の減衰量を制御するデジタルデータを出力するデータ出力ステップと、
    　前記デジタルデータを、高周波信号を減衰させるためのＰＩＮダイオードに流す電流を制御する制御電流にＤＡ変換するＤＡ変換ステップと、
    　高周波信号の減衰量の対数値が前記デジタルデータに対して略リニアに変化するように補正されたアナログ電流を前記制御電流として出力する電流出力ステップとを有することを特徴とする減衰制御方法。
  8. 　前記ＤＡ変換ステップは、複数の電流出力ブロックを備えるＤＡコンバータによって、前記デジタルデータを前記制御電流にＤＡ変換するステップであって、
    　前記制御電流は、前記複数の電流出力ブロックの中から、前記デジタルデータの第１の領域のＮ（Ｎは２以上の整数）個のバイナリデジットに応じて選択される一又は二以上の電流出力ブロックのそれぞれから出力される電流を合わせた総電流であって、
    　前記複数の電流出力ブロックのそれぞれは、該それぞれに割り当てられた電流分を限度とする電流を出力するための複数の電流源を有しており、
    　前記複数の電流出力ブロックのそれぞれから出力される各電流は、該各電流を出力するための複数の電流源の中から、前記デジタルデータの前記第１の領域より下位の第２の領域のＭ（Ｍは２以上の整数）個のバイナリデジットに応じて選択される一又は二以上の電流源のそれぞれから出力される電流を合わせた総電流であることを特徴とする請求項７に記載の減衰制御方法。
  9. 　前記複数の電流出力ブロックのそれぞれに割り当てられた電流分は、前記ＰＩＮダイオードに流す電流の対数値と高周波信号の減衰量の対数値との相関データを表す曲線を複数の直線で近似することによって得られることを特徴とする請求項８に記載の減衰制御方法。
  10. 　前記ＤＡコンバータは、前記複数の電流出力ブロックとして、２Ｎ個の電流出力ブロックを備えることを特徴とする請求項８に記載の減衰制御方法。
  11. 　高周波信号の受信装置に使用される、高周波信号の利得を制御する自動利得制御方法であって、
    　高周波信号を減衰させるためのＰＩＮダイオードによって減衰された高周波信号を増幅する増幅ステップと、
    　前記増幅ステップで高周波信号を増幅した増幅信号の強度を検出する強度検出ステップと、
    　前記強度検出ステップで検出された強度と基準値との差分に応じて、前記ＰＩＮダイオードによる高周波信号の減衰量を制御するデジタルデータを出力するデータ出力ステップと、
    　前記デジタルデータを、前記ＰＩＮダイオードに流す電流を制御する制御電流にＤＡ変換するＤＡ変換ステップと、
    　前記ＰＩＮダイオードによる高周波信号の減衰量の対数値が前記デジタルデータに対して略リニアに変化するように補正されたアナログ電流を前記制御電流として出力する電流出力ステップとを有することを特徴とする自動利得制御方法。
PCT/JP2010/064626 2009-09-11 2010-08-27 減衰制御装置、信号減衰装置、自動利得制御装置、減衰制御方法及び自動利得制御方法 WO2011030681A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN2010800342846A CN102549930A (zh) 2009-09-11 2010-08-27 衰减控制装置、信号衰减装置、自动增益控制装置、衰减控制方法以及自动增益控制方法
EP10815278A EP2477337A1 (en) 2009-09-11 2010-08-27 Attenuation control device, signal attenuation device, automatic gain control device, attenuation control method, and automatic gain control method
US13/393,672 US20120161843A1 (en) 2009-09-11 2010-08-27 Attenuation control device, signal attenuation device, automatic gain control device, attenuation control method, and automatic gain control method

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009210209A JP2011061581A (ja) 2009-09-11 2009-09-11 減衰制御装置、信号減衰装置、自動利得制御装置、減衰制御方法及び自動利得制御方法
JP2009-210209 2009-09-11

Publications (1)

Publication Number Publication Date
WO2011030681A1 true WO2011030681A1 (ja) 2011-03-17

Family

ID=43732355

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2010/064626 WO2011030681A1 (ja) 2009-09-11 2010-08-27 減衰制御装置、信号減衰装置、自動利得制御装置、減衰制御方法及び自動利得制御方法

Country Status (5)

Country Link
US (1) US20120161843A1 (ja)
EP (1) EP2477337A1 (ja)
JP (1) JP2011061581A (ja)
CN (1) CN102549930A (ja)
WO (1) WO2011030681A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102063842B1 (ko) * 2014-11-17 2020-01-09 현대자동차주식회사 차량의 전력선 통신 시스템
US10483945B2 (en) * 2016-12-27 2019-11-19 Texas Instruments Incorporated Switched capacitor based digital step attenuator
CN112491378A (zh) * 2020-12-02 2021-03-12 四川九洲电器集团有限责任公司 一种数字化自适应agc控制方法及系统

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6158308A (ja) * 1984-08-30 1986-03-25 Nec Corp プログラマブル可変減衰器
JPH03155210A (ja) * 1989-11-13 1991-07-03 Nec Corp 可変減衰器の制御回路
JP2004304568A (ja) * 2003-03-31 2004-10-28 Sharp Corp 受信回路およびこれを用いた移動無線受信機
WO2008056798A1 (fr) * 2006-11-07 2008-05-15 Nec Corporation Circuit de conversion numérique/analogique de type à émission de courant et dispositif d'affichage vidéo
JP2009210209A (ja) 2008-03-05 2009-09-17 Mayekawa Mfg Co Ltd 冷気もれ防止方法と装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4517526A (en) * 1983-05-25 1985-05-14 Comtech Telecommunications Corp. Digitally controlled AGC amplifier
JPH06261010A (ja) * 1993-03-04 1994-09-16 Fujitsu Ltd フェージングシミュレーション方法およびフェージングシミュレータ
KR100193842B1 (ko) * 1996-09-13 1999-06-15 윤종용 무선통신시스템의 전력조절 회로 및 방법
US6133965A (en) * 1998-02-12 2000-10-17 Zenith Electronics Corporation Digital AGC control for high definition television tuner
US6836184B1 (en) * 1999-07-02 2004-12-28 Adc Telecommunications, Inc. Network amplifier with microprocessor control
US6339356B1 (en) * 1999-07-02 2002-01-15 Adc Telecommunications, Inc. Variable attenuator
US7236756B2 (en) * 2002-12-13 2007-06-26 Freescale Semiconductors, Inc. Tuning signal generator and method thereof
US7528674B2 (en) * 2005-01-31 2009-05-05 Panasonic Corporation Mobile radio apparatus capable of adaptive impedance matching
US8299867B2 (en) * 2006-11-08 2012-10-30 Research In Motion Rf, Inc. Adaptive impedance matching module
US8068800B2 (en) * 2008-12-10 2011-11-29 Ibiquity Digital Corporation Adaptive impedance matching (AIM) for electrically small radio receiver antennas

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6158308A (ja) * 1984-08-30 1986-03-25 Nec Corp プログラマブル可変減衰器
JPH03155210A (ja) * 1989-11-13 1991-07-03 Nec Corp 可変減衰器の制御回路
JP2004304568A (ja) * 2003-03-31 2004-10-28 Sharp Corp 受信回路およびこれを用いた移動無線受信機
WO2008056798A1 (fr) * 2006-11-07 2008-05-15 Nec Corporation Circuit de conversion numérique/analogique de type à émission de courant et dispositif d'affichage vidéo
JP2009210209A (ja) 2008-03-05 2009-09-17 Mayekawa Mfg Co Ltd 冷気もれ防止方法と装置

Also Published As

Publication number Publication date
JP2011061581A (ja) 2011-03-24
CN102549930A (zh) 2012-07-04
US20120161843A1 (en) 2012-06-28
EP2477337A1 (en) 2012-07-18

Similar Documents

Publication Publication Date Title
US6801089B2 (en) Continuous variable-gain low-noise amplifier
US20090124227A1 (en) Automatic gain control circuit
US5999056A (en) Variable gain amplifier using impedance network
US8666350B2 (en) Analog front end circuit for cable and wireless systems
EP0999649B1 (en) Method and arrangement for linearizing a radio receiver
US8140027B2 (en) Automatic frequency tuning system and method for an FM-band transmit power amplifier
US7795979B2 (en) Automatic gain control circuit and low noise amplifying circuit
US10181869B2 (en) Method and system for a configurable low-noise amplifier with programmable band-selection filters
US7353010B1 (en) Techniques for fast automatic gain control
US20130033316A1 (en) Automatic step variable attenuator and radio communication device
JP5355687B2 (ja) 高周波電力検波回路及び無線通信装置
WO2011074193A1 (ja) 自動利得制御装置及び電子機器
WO2011030681A1 (ja) 減衰制御装置、信号減衰装置、自動利得制御装置、減衰制御方法及び自動利得制御方法
US9853752B2 (en) Method and system for generating a received signal strength indicator (RSSI) value that corresponds to a radio frequency (RF) signal
JP2011087034A (ja) 受信回路及び半導体装置
US20080254758A1 (en) Frequency converter circuit and receiver
US10411666B2 (en) Open-loop linear VGA
TWI406512B (zh) 接收器
US7706473B2 (en) Comparative signal strength detection
US20100220820A1 (en) Receiver with Mixed-Mode Automatic Gain Control
US7999599B2 (en) Adaptive bias circuit
JPWO2006098059A1 (ja) アンテナダンピング回路およびこれを用いた高周波受信機
DeVries et al. A 0.18/spl mu/m cmos 900 mhz receiver front-end using RF q-enhanced filters
JP5119965B2 (ja) 受信装置とこれを用いた電子機器
CN116032391A (zh) Rf峰值检测器电路

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201080034284.6

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 10815278

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 13393672

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 2010815278

Country of ref document: EP

NENP Non-entry into the national phase

Ref country code: DE