WO2010125919A1 - エラー要因抽出の表示方法及びその表示システム - Google Patents

エラー要因抽出の表示方法及びその表示システム Download PDF

Info

Publication number
WO2010125919A1
WO2010125919A1 PCT/JP2010/056713 JP2010056713W WO2010125919A1 WO 2010125919 A1 WO2010125919 A1 WO 2010125919A1 JP 2010056713 W JP2010056713 W JP 2010056713W WO 2010125919 A1 WO2010125919 A1 WO 2010125919A1
Authority
WO
WIPO (PCT)
Prior art keywords
error
graph
factor extraction
error factor
measurement
Prior art date
Application number
PCT/JP2010/056713
Other languages
English (en)
French (fr)
Inventor
弘人 小池
達也 八森
朱美 河野
Original Assignee
株式会社日立ハイテクノロジーズ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社日立ハイテクノロジーズ filed Critical 株式会社日立ハイテクノロジーズ
Publication of WO2010125919A1 publication Critical patent/WO2010125919A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T11/00—2D [Two Dimensional] image generation
    • G06T11/20—Drawing from basic elements, e.g. lines or circles
    • G06T11/206—Drawing of charts or graphs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps

Definitions

  • the order of recipes to be corrected and the cause of error are determined when an error occurs with respect to a recipe for setting operating conditions such as a scanning electron microscope with a dimension measuring function (length measuring SEM (Scanning Electron Microscope)).
  • the present invention relates to a display method for extracting error factors to be displayed on a computer and a display system therefor.
  • Scanning electron microscopes used for measurement and inspection of semiconductor devices perform measurement or inspection based on a program in which measurement conditions called recipes are registered. If such a scanning electron microscope recipe is not properly set, it may cause an error and hinder the automation of the apparatus.
  • a method for automatically creating such a recipe a method for automatically generating a recipe based on design data of a semiconductor device is known (for example, see Patent Document 1).
  • semiconductor devices can be classified into two types: mass production and small quantity and variety. In the former, since the same sample is manufactured many times, measurement by the same recipe is continuously performed. However, in the latter case, since there are a large number of samples, there are a plurality of recipes for the samples.
  • a “recipe ranking” for ranking and efficiently correcting the recipe that gives the most load to the operation status of the apparatus is required. Further, by detecting in which sequence of the measurement process of the scanning electron microscope an error has occurred, the efficiency of error factor analysis in the next process is improved.
  • An object of the present invention is a measurement error factor of a length measurement SEM, and an error factor that can easily visually determine the order of recipes to be corrected and the sequence detection of measurement errors, which are the most burdened on the operation status of the apparatus.
  • An object of the present invention is to provide an extraction display method and a display system therefor.
  • the present invention monitors a manufacturing process in a manufacturing process of a semiconductor device, and is a display method for extracting an error factor, which uses a scanning electron microscope with a dimension measuring function.
  • Log information including measured measurement conditions and error information is acquired on a computer and analyzed, and an error factor extraction graph is visualized and displayed from the analysis data of the log information.
  • the error factor extraction graph is an error rate distribution, and is two-dimensionally displayed with the number of processes and the error rate as axes.
  • the error rate distribution is such that the management recipe set on the parameter setting screen is highlighted on the graph.
  • the error rate distribution displays the in-plane distribution of the number of errors by contour lines.
  • the error factor extraction graph is an error breakdown, and is two-dimensionally displayed with the device name and the number of errors as axes.
  • the error breakdown graph is such that an error code and sequence information are additionally displayed on an error in units of measurement processing (alignment points, measurement points).
  • the error factor extraction graph is a correlation graph, and displays the measurement conditions and measurement results before and after the error occurrence location in the measurement sequence as axes.
  • the present invention is a display system for monitoring an evaluation of a manufacturing process in a manufacturing process of a semiconductor device and extracting an error factor, and is a scanning electron microscope with a dimension measuring function.
  • Log information including the measurement conditions and error information measured by the wafer in the computer, input means for specifying the management recipe to be noticed, and log analysis processing for analyzing the log information specified and captured by the input means Means, data management means for storing the analysis data analyzed by the log analysis processing means, visual information control means for visualizing and displaying an error factor extraction graph from the data stored in the data management means, and the visual Display means for displaying visual information output from the information control means is provided.
  • the visual information control means is a graph display processing unit that displays the error rate obtained by the error calculation processing unit in a distributed manner, and a highlight display that highlights the error rate distribution of the management recipe.
  • a processing unit, a contour display processing unit that displays the in-plane distribution of the number of errors in a contour line, an error breakdown display processing unit, and a correlation display processing unit are provided.
  • the present invention due to the measurement error of the length measurement SEM, it is possible to easily visually determine the order of the recipe to be corrected and the sequence detection of the measurement error that give the most load to the operation status of the apparatus. Become.
  • FIG. 1 is a configuration diagram of an error factor extraction display system according to an embodiment of the present invention
  • FIG. 1 is a configuration diagram of a manufacturing process evaluation monitor system using an error factor extraction display system according to an embodiment of the present invention.
  • the plurality of length measurement SEMs 300A, 300B, and 300C are connected to the error factor extraction display system 100 via the network device 200.
  • the display system 100 may be connected to a plurality of length measurement SEMs 300A, 300B, and 300C to exchange log information, or may be connected to one length measurement SEM.
  • the error factor extraction display system 100 includes a visual information management unit 110, an input unit 120, and a display unit 130.
  • the log information specified by the input unit 120 is taken into the visual information management unit 110 from the length measurement SEM 300 via the network device 200.
  • the visual information management unit 110 creates an error factor extraction graph such as an error rate distribution, an error breakdown graph, and a correlation graph based on the log information of the taken length measurement SEM 300 and visualizes it on the display unit 130.
  • the detailed configuration and operation of the error factor extraction display system 100 will be described later with reference to FIG.
  • FIGS. 2 to 4 are flowcharts showing the flow of measurement of the length measuring SEM used in the manufacturing process evaluation monitor system according to the embodiment of the present invention.
  • the basic configuration of a scanning electron microscope (measurement SEM) with a dimension measurement function is, for example, as shown in FIG. 2 of Patent Document 1 and an electron gun, a deflector, an objective lens, a detector, and a sample stage. , And a processing control device.
  • the electron beam generated from the electron gun is focused on the wafer placed on the sample stage by the objective lens.
  • detection signals of secondary electrons and reflected electrons obtained from the detector are taken into the processing control device.
  • a plurality of chip wiring patterns and the like are formed on the wafer.
  • the processing control apparatus obtains a two-dimensional image from the detected secondary electron and reflected electron detection signals, and measures the dimensions of the wiring pattern and the like of each chip. Further, the processing control apparatus controls the deflector and the objective lens sample stage, and stores errors generated when measuring a predetermined wiring pattern or the like as log information.
  • FIG. 2 shows the overall flow of measurement by a scanning electron microscope (length measuring SEM) with a dimension measuring function.
  • step S10 a wafer to be measured is loaded into the sample chamber.
  • step S20 wafer alignment processing for adjusting the position of the wafer is performed using the optical microscope image or the SEM image. Details of the wafer alignment process will be described later with reference to FIG.
  • step S30 using the SEM image, an addressing process for moving the chip formed on the wafer to the wiring pattern dimension measurement position and a dimension measurement process for measuring the dimension of the wiring pattern are executed. Details of the addressing process and the dimension measuring process will be described later with reference to FIG.
  • the wafer is unloaded from the sample chamber in step S40.
  • step S31 the sample stage is driven and moved to the wafer alignment point.
  • a unique alignment pattern for positioning is formed in advance on the wafer.
  • the wiring pattern formed on the chip of the wafer is used as, for example, a linear shape, an L shape, a T shape, or a pad as shown in FIGS. There are circular shapes.
  • the alignment pattern is a pattern having a shape that can be distinguished from the wiring pattern, unlike the shape of these wiring patterns. For example, a pattern such as a cross shape.
  • the alignment pattern can be detected by an optical microscope and has a size that can be detected as a low-magnification SEM image.
  • the position of the alignment pattern relative to the wafer is determined in advance, it can be moved to the position of the alignment pattern by driving the sample stage.
  • step S22 brightness adjustment is executed in step S22.
  • the objective lens current is increased or decreased to make the brightness brightest.
  • step S23 using the Z sensor capable of measuring the height, the sample stage is moved in the Z-axis direction (the direction of the electron beam), and the height of the wafer placed on the sample stage is determined in advance. Set to the height of.
  • step S24 pre-dose is executed.
  • the contrast of the image may change greatly immediately after the electron beam irradiation.
  • the electron beam is irradiated for a predetermined time to stabilize the image contrast. . This is necessary when the alignment process is performed using an SEM image, and is not necessary when the alignment process is performed using an optical microscope image.
  • step S25 autofocus is performed on the wafer surface.
  • step S26 the pattern for alignment is recognized from the field of view using the optical microscope image or SEM image.
  • step S31 in order to measure the dimension of the wiring pattern with respect to the first chip among the plurality of chips formed on the wafer, the sample stage is driven to measure the length of the wiring pattern on the chip. Move to the vicinity.
  • step S32 an addressing process for accurately positioning with the length measurement position is executed.
  • Each chip is formed with first and second addressing patterns.
  • the addressing pattern is a unique pattern that is different from the wiring pattern and the alignment pattern.
  • the second addressing pattern is formed in the vicinity of the measurement position.
  • the first addressing pattern is formed at a position slightly apart from the second addressing pattern. Therefore, after first positioning roughly with the first addressing pattern, positioning is performed in the vicinity of the length measurement position with the second addressing pattern.
  • the addressing process includes steps S32A to S32F.
  • step S32A using the Z sensor capable of measuring the height, the sample stage is moved in the Z-axis direction (the direction of the electron beam), and the height of the wafer placed on the sample stage is set to a predetermined value. Set to the height of.
  • step S32B pre-dose is executed.
  • step S32C autofocus is performed on the periphery of the first addressing pattern on the surface of the chip.
  • step S32D the first addressing pattern is recognized from the field of view using the SEM image.
  • step S32E after moving to the vicinity of the second addressing pattern on the basis of the position of the first addressing pattern, autofocus is performed on the periphery of the second addressing pattern on the surface of the chip. Execute.
  • step S32F the second addressing pattern is recognized from the field of view using the SEM image.
  • step S33 a wiring pattern dimension measurement process is executed.
  • the dimension measurement process includes steps S33A to S33D.
  • step S33A focusing is performed on the wiring pattern near the dimension measurement position.
  • step S33B the wiring pattern at the dimension measurement position is recognized from the field of view using the SEM image.
  • the length measurement process is executed a plurality of times.
  • the cross-sectional shape of the wiring pattern is trapezoidal, and the length of the upper side and the length of the lower side are different. Therefore, the length of the upper side is measured in the first length measurement, the length of the lower side is measured in the second length measurement, and the dimension of the position of the upper side on the right side from the position of the lower side on the left side is measured.
  • a plurality of dimensions are measured, such as measurement or measurement of the position of the upper left side from the position of the lower right side.
  • Dimension measurement is composed of many sequences, so the detection of error occurrence sequences along with the ordering of correction recipes can be expected to improve the efficiency of error factor analysis.
  • One wafer of the measurement sample is set as one lot of the production lot.
  • step S34 the SEM image of the wiring pattern measured by the measurement process is stored.
  • FIG. 5 is a block diagram of an error factor extraction display system according to an embodiment of the present invention.
  • the error factor extraction display system includes a visual information management unit 110, an input unit 120, and a display unit 130.
  • the input means 120 designates log information and visual parameters including measurement conditions, results, and error information measured by the length measurement SEM.
  • the visual information management unit 110 creates an error factor extraction graph such as an error rate distribution, an error breakdown graph, and a correlation graph from log information taken from the length measurement SEM. The created graph is displayed on the display means 130.
  • the visual information management unit 110 includes an input processing unit 112, a log analysis processing unit 114, a data management unit 116, and a visual information control unit 118.
  • the input processing means 112 includes a log information reading processing unit 112A and a parameter reading processing unit 112B.
  • the log analysis processing unit 114 includes an error analysis processing unit 114A, a measurement condition analysis processing unit 114B, and a measurement result analysis processing unit 114C.
  • the data management unit 116 includes an analysis data management processing unit 116A.
  • the visual information control means 118 includes a graph display processing unit 118A, an error rate calculation processing unit 118B, an emphasis display processing unit 118C, a contour line display processing unit 118D, an error breakdown display processing unit 118E, and a correlation display processing unit 118F. It has.
  • FIG. 6 is an explanatory diagram of the setting operation by the input unit in the error factor extraction display system according to the embodiment of the present invention.
  • the input unit 120 shown in FIG. 5 is a GUI (Graphic User Interface) that is input using a screen displayed on the display unit 130, which includes a keyboard and a mouse.
  • GUI Graphic User Interface
  • FIG. 6 shows a parameter setting screen specified by the input means 120.
  • the parameter setting screen includes an apparatus list 601, a class list 602, and a recipe list 603.
  • device names are displayed as Machine001, 001Machine002, and Machine003. These device names correspond to, for example, the length measurement SEMs 300A, 300B, and 300C shown in FIG.
  • class names are displayed as Class001, Class002, and Class003. These class names are set for each apparatus and correspond to, for example, product names.
  • the class name may be a process name or a line name in addition to the product name.
  • the recipe name is displayed in the recipe list 603 as in Rece001, Receipe002, Receipe003.
  • the length measurement SEM since a plurality of wiring patterns are measured, different recipe names are set for each. For example, as shown in FIGS. 7A to 7I of Patent Document 1, the width of the wiring itself (FIG. 7A, the gap length of the adjacent wiring (FIG. 7B), the end of the wiring, and the like. Different recipe names are set for the gap length of the wiring (FIG. 7C) and the like.
  • the background color of the corresponding device name is reversed, and a list of classes of the selected device name is displayed in the class list.
  • Class001 to Class005 are displayed as a list as class names belonging to Machine001.
  • a list of recipes managed by the corresponding class is displayed in the recipe list.
  • Recipe 001 to Recipe 005 are displayed as a list as recipe names belonging to Class 003 by selecting Class 003.
  • an “Add” button 604 When registering a recipe as a management recipe, an “Add” button 604 is pressed. The registered recipe is added to the registration list (ReceipeList field) 605. In the example shown in the figure, when the “Add” button is pressed while Machine001, Class003, and Receipe003 are selected, Machine001 / Class003 / Receipe003 is additionally displayed in the registration list 605.
  • the recipe set in this way can be easily recognized when the error rate distribution of the error factor extraction graph shown in FIG. 7 described later is displayed, so that the error rate of the managed recipe can be easily recognized. it can.
  • the input processing means 104 shown in FIG. 5 will be described.
  • the log information reading processing unit 104A acquires log information including measurement conditions, results, and error information measured by the length measurement SEM.
  • the parameter reading processing unit 104B acquires management recipe setting information to be highlighted when displaying the error rate distribution.
  • the log information read by the log information reading processing unit 104A is analyzed by the log analysis processing means 105.
  • the analysis data analyzed by the log analysis processing unit 105 is centrally managed by the data management unit 106.
  • the analysis data accumulated by the analysis data management processing unit 106A is used for error rate calculation by the error rate calculation processing unit 118B, and is simultaneously controlled by the visual information control means 118 for displaying on the screen of the screen display device.
  • FIG. 7 is a flowchart showing an operation of the error calculation processing unit in the error factor extraction display system according to the embodiment of the present invention.
  • step S1 the error calculation processing unit 118B of the visual information control unit 118 receives the total number of lots, the total number of lot errors, the total number of measurement points, the total measurement points from the analysis data management processing unit 106A for the same recipe executed in the specified period. Get the number of errors.
  • step S2 a lot error rate and a measurement point error rate are obtained from the acquired data.
  • the lot error rate is calculated as (total lot error number / total lot number) ⁇ 100
  • the measurement point error rate is calculated as (total measurement point error number / total measurement point number) ⁇ 100.
  • step S3 the lot error rate, the measurement point error rate, and the number of measurement point errors are stored in a graph table inside the error calculation processing unit 118B.
  • the graph display processing unit 118A creates an error rate distribution on the screen of the display unit 130 from the lot or measurement point error rate in the total number of processes obtained by the error rate calculation processing unit 118B.
  • the highlight display processing unit 118C highlights the management recipe specified by the parameter of the input unit 120 on the graph.
  • the contour line display processing unit 118D displays the in-plane distribution of the number of errors on the graph as contour lines.
  • the error breakdown display processing unit 118E displays an error breakdown graph from the error rate distribution.
  • the correlation display processing unit 118F displays a measurement condition and a correlation graph of the results.
  • FIG. 8 is an explanatory diagram of a display example of the error rate distribution by the visual information control unit in the error factor extraction display system according to the embodiment of the present invention.
  • the lot error rate is a percentage of the ratio of the operator assisting with a measurement error per wafer.
  • the measurement point error rate is the percentage of the operator's assistance per measurement point expressed as a percentage.
  • the example shown in the figure shows a case where a lot error rate (Error Rate by Receipe) is selected and displayed in a graph.
  • the horizontal axis indicates the number of processes (Lot Count), and the vertical axis indicates the error rate (Lot Error Ration).
  • the management recipe specified by the parameter is visualized by the highlighting 804, so that the error rate of the recipe to be noticed can be easily identified.
  • three highlights 804A, 804B, and 804C are displayed.
  • recipe information (class name, recipe name) and plot information (number of processes, error rate) are displayed in a pop-up 809.
  • recipe information and plot information are displayed for each of the highlight displays 804A, 804B, and 804C.
  • the highlight 804A the class name: Class001 and the recipe name: Recipe001 are displayed as the recipe information, and the processing number: 950 lots and the error rate: 95.7% are displayed as the plot information.
  • Each information of the error rate distribution described in FIG. 7 is displayed in a list 805.
  • the error rate distribution displays the error rate on the vertical axis (Lot Error Ration) and the horizontal axis as the processing number (Lot Count). Therefore, even if the error rate is the same value, it is possible to weight the ranking of recipes to be corrected according to the number of processes.
  • the error rate of the plot indicated by the symbol LE1 is 90% or higher, which is a high error rate, similar to the plot indicated by the emphasis display 804A.
  • the number of lots in the plot indicated by the emphasis display 804A is a large lot number close to 1000, whereas the number of lots in the plot indicated by the symbol LE1 is as small as 100 or less. That is, it is possible to easily visually determine that a recipe with a larger number of processes and a higher error rate is plotted in the upper right of the graph, and the order of correction is higher.
  • the contour line display processing unit 118D regards the graph as an in-plane distribution of the number of errors and displays the contour lines 803 (803A, 803B, 803C), so that how many errors are generated in the error rate plotted on the graph. It is possible to judge quantitatively whether it is doing.
  • the measurement conditions of the sequence before and after the error occurrence location can be displayed in a correlation graph.
  • the measurement conditions of the sequence before and after the occurrence of the error will be described later with reference to FIG.
  • FIG. 9 is an explanatory diagram of a display example of the error breakdown of the error rate of each recipe in the error factor extraction display system according to the embodiment of the present invention.
  • FIG. 9 is a graph showing an error breakdown of the error rate of each recipe shown in FIG.
  • the horizontal axis indicates the device name (Machine Name), and the vertical axis indicates the number of errors (Error Count).
  • Each error breakdown graph 901 is classified into an alignment point error 902 and measurement point errors 903 (903A, 903B,..., 903F), and the measurement point errors are displayed in a graph from the order of the number of errors to the fifth.
  • the alignment point error 902 is an error that has occurred in the addressing process (step S32) shown in FIG.
  • the measurement point error 903 is an error that has occurred in the measurement process (step S33) shown in FIG.
  • the error occurrence status of the difference between devices can be monitored by displaying the error breakdown graph of the same recipe for each device with the horizontal axis as the device name. This is effective for determining the cause of an error, and if the error occurrence status differs depending on the difference between devices, the error factor can be narrowed down to other than the cause of the recipe, which is very advantageous for error factor analysis.
  • Machine001 since Machine001 has a larger number of alignment point errors 902 than Machine002, it can be analyzed that there is a problem with the alignment relation (axis misalignment, etc.) of Machine001.
  • Machine002 is a pattern recognition No. 1 and No. of pattern recognition. 2, since Machine001 has many errors, it can be analyzed that there is a problem in pattern recognition.
  • the error code and the sequence in which the error occurred are displayed as a pop-up 906 as error information.
  • the error code can detect the cause of the error, and the sequence can detect the error occurrence location in which sequence of the measurement sequence the error has occurred, and it can be expected to reduce the analysis time of the error cause of the next action.
  • the error occurrence location “9007: Addressing1-Pattern Matching1” in FIG. 9 can be determined to be an error that has occurred in pattern recognition 1 in step S32D in FIG.
  • FIG. 10 is an explanatory diagram of a display example of a correlation graph showing measurement conditions of sequences before and after an error occurrence location in the error factor extraction display system according to the embodiment of the present invention.
  • FIG. 10 shows the measurement conditions of the sequence before and after the error occurrence location of “9007: Addressing1-Pattern Matching1” described in FIG. 9 in a correlation graph.
  • the horizontal axis indicates the objective lens value that is the measurement condition of the autofocus 1 (step S32C in FIG. 4) process of the previous sequence of the error occurrence location (step S32D in FIG. 4).
  • Score matching number
  • the acceptance value in the correlation graph means a score threshold, and a score less than the acceptance value indicates an error.
  • the score is low and an error is likely to occur.
  • the correction parameter of the recipe parameter is related to the focus (for example, the Z sensor relationship in step S32A in FIG. 4 or the autofocus in step 32C). Therefore, the error occurrence pattern can be analyzed by using the correlation graph with the measurement conditions of the sequence before and after the occurrence of the error from the error cause or occurrence location, and the correction point can be analyzed quantitatively.
  • the error rate of a recipe in which a measurement error has occurred is displayed as an error rate distribution by weighting the number of processes. It is possible to rank the recipes to be corrected that give the most load to the situation. Therefore, the operator can easily visually determine the ranking of recipes to be corrected.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Image Generation (AREA)

Abstract

　測長ＳＥＭの測定エラーの要因で、装置の稼動状況に最も負荷を与えている修正すべきレシピの順位付けと測定エラーのシーケンス検知を容易に視覚的に判断できるエラー要因抽出の表示方法及びその表示システムを提供することにある。　ビジュアル情報管理部１１０は、測長ＳＥＭから取り込んだログ情報等から、エラー率分布やエラー内訳グラフ、相関グラフなどのエラー要因抽出グラフを作成する。ビジュアル情報制御手段１１８のグラフ表示処理部１１８Ａは、エラー率算出処理部１１８Ｂによって求めた総処理数におけるロット或いは測定点エラー率からエラー率分布を作成する。強調表示処理部１１８Ｃは、入力手段１２０のパラメータで指定された管理レシピをグラフ上に強調表示する。等高線表示処理部１１８Ｄは、グラフ上でエラー数の面内分布を等高線で表示する。

Description

エラー要因抽出の表示方法及びその表示システム
　本発明は、寸法測定機能付きの走査型電子顕微鏡（測長ＳＥＭ（Scanning Electron Microscope））等の動作条件を設定するレシピに対して、エラー発生時に、修正すべきレシピの順位付けとエラー要因をコンピュータ上に表示するエラー要因抽出の表示方法及びその表示システムに関する。
　半導体デバイスの測定や検査に用いられる走査電子顕微鏡は、レシピと呼ばれる測定条件が登録されたプログラムに基づいて、測定或いは検査を実行する。このような走査電子顕微鏡のレシピが、適正に設定されていないと、エラー発生の原因ともなり、装置の自動化を阻害する要因となる。このようなレシピを自動作成するための手法として、半導体デバイスの設計データに基づいて、レシピを自動生成するものが知られている（例えば、特許文献１参照）。
　ここで、従来、走査型電子顕微鏡の測定中にエラーが発生した場合、オペレータの経験と勘に基づいて修正するレシピの順位付け、エラー要因の診断が試みられていた。
特開２００８－１４７１４３号公報
　ここで、走査型電子顕微鏡の中でも、半導体デバイスは量産と少量多品種の２種類に区別できる。前者は、同じ試料が多数製造されるため同じレシピによる計測が連続的に行われる。しかし、後者の場合、多数の試料が存在するため、試料分のレシピが複数存在することになる。
　計測中のレシピでエラーが発生すると、装置が停止し、その間の計測等ができなくなる。さらに、複数レシピでエラーが発生したとすると、その中でも一番多く使用しているレシピから修正する必要があり、判断するまでに多くの時間を要する。
　したがって、エラー要因の診断の前処理として、装置の稼動状況に最も負荷を与えているレシピを順位付けして、効率よく修正するための「レシピ順位付け」が必要となる。また、走査型電子顕微鏡の計測処理のどのシーケンスでエラーが発生したかを検知することで、次処理でのエラー要因分析の効率向上に繋がる。
　本発明の目的は、測長ＳＥＭの測定エラーの要因で、装置の稼動状況に最も負荷を与えている修正すべきレシピの順位付けと測定エラーのシーケンス検知を容易に視覚的に判断できるエラー要因抽出の表示方法及びその表示システムを提供することにある。
　（１）上記目的を達成するために、本発明は、半導体デバイスの製造工程における製造プロセスの評価をモニタし、エラー要因抽出の表示方法であって、寸法測定機能付きの走査型電子顕微鏡でウェハー計測した測定条件及びエラー情報を含んだログ情報をコンピュータ上に取得して解析し、ログ情報の解析データからエラー要因抽出グラフをビジュアル化して表示するようにしたものである。　
　かかる方法により、修正すべきレシピの順位付けと測定エラーのシーケンス検知を容易に視覚的に判断できるものとなる。
　（２）上記（１）において、好ましくは、前記エラー要因抽出グラフは、エラー率分布であり、処理数及びエラー率を軸として２次元表示するようにしたものである。
　（３）上記（２）において、好ましくは、前記エラー率分布は、パラメータ設定画面で設定した管理レシピをグラフ上に強調表示されるようにしたものである。
　（４）上記（２）において、好ましくは、前記エラー率分布は、エラー数の面内分布を等高線で表示するものである。
　（５）上記（１）において、好ましくは、前記エラー要因抽出グラフは、エラー内訳であり、装置名、エラー数を軸として２次元表示するようにしたものである。
　（６）上記（５）において、好ましくは、前記エラー内訳グラフは、測定処理（アライメント点、測定点）単位のエラーにエラーコード、シーケンス情報を付加表示するようにしたものである。
　（７）上記（１）において、好ましくは、前記エラー要因抽出グラフは、相関グラフであり、測定シーケンスのエラー発生箇所前後の測定条件、測定結果を軸として表示するようにしたものである。
　（８）また、上記目的を達成するために、本発明は、半導体デバイスの製造工程における製造プロセスの評価をモニタし、エラー要因抽出の表示システムであって、寸法測定機能付きの走査型電子顕微鏡でウェハー計測した測定条件及びエラー情報を含んだログ情報をコンピュータ上に取得し、注目する管理レシピを指定する入力手段と、前記入力手段により指定され、取り込まれたログ情報を解析するログ解析処理手段と、該ログ解析処理手段により解析された解析データを蓄積するデータ管理手段と、該データ管理手段に蓄積されたデータからエラー要因抽出グラフをビジュアル化して表示するビジュアル情報制御手段と、該ビジュアル情報制御手段から出力されるビジュアル情報を表示する表示手段を備えるようにしたものである。　
　かかる構成により、修正すべきレシピの順位付けと測定エラーのシーケンス検知を容易に視覚的に判断できるものとなる。
　（９）上記（８）において、好ましくは、前記ビジュアル情報制御手段は、エラー算出処理部により求めたエラー率を分布表示するグラフ表示処理部と、管理レシピのエラー率分布を強調表示する強調表示処理部と、エラー数の面内分布を等高線表示する等高線表示処理部と、エラー内訳表示処理部と、相関表示処理部を備えるようにしたものである。
　本発明によれば、測長ＳＥＭの測定エラーの要因で、装置の稼動状況に最も負荷を与えている修正すべきレシピの順位付けと測定エラーのシーケンス検知を容易に視覚的に判断できるものとなる。
本発明の一実施形態によるエラー要因抽出の表示システムを用いた製造プロセスの評価モニタシステムの構成図である。 本発明の一実施形態による製造プロセスの評価モニタシステムに用いる測長ＳＥＭの測定の流れを示すフローチャートである。 本発明の一実施形態による製造プロセスの評価モニタシステムに用いる測長ＳＥＭの測定の流れを示すフローチャートである。 本発明の一実施形態による製造プロセスの評価モニタシステムに用いる測長ＳＥＭの測定の流れを示すフローチャートである。 本発明の一実施形態によるエラー要因抽出の表示システムの構成図である。 本発明の一実施形態によるエラー要因抽出の表示システムにおける入力手段による設定動作の説明図である。 本発明の一実施形態によるエラー要因抽出の表示システムにおけるエラー算出処理部の動作を示すフローチャートである。 本発明の一実施形態によるエラー要因抽出の表示システムにおけるビジュアル情報制御手段によるエラー率分布の表示例の説明図である。 本発明の一実施形態によるエラー要因抽出の表示システムにおける各レシピのエラー率のエラー内訳の表示例の説明図である。 本発明の一実施形態によるエラー要因抽出の表示システムにおけるエラー発生箇所前後のシーケンスの測定条件を相関グラフの表示例の説明図である。
　以下、図１～図１０を用いて、本発明の一実施形態によるエラー要因抽出の表示システムの構成について説明する。　
　最初に、図１を用いて、本実施形態によるエラー要因抽出の表示システムを用いた製造プロセスの評価モニタシステムの構成について説明する。　
　図１は、本発明の一実施形態によるエラー要因抽出の表示システムを用いた製造プロセスの評価モニタシステムの構成図である。
　複数の測長ＳＥＭ３００Ａ，３００Ｂ，３００Ｃは、ネットワーク装置２００を介してエラー要因抽出の表示システム１００に接続されている。なお、表示システム１００は、複数の測長ＳＥＭ３００Ａ，３００Ｂ，３００Ｃに接続されてログ情報の授受をしてもよいし、１台の測長ＳＥＭに接続されてもよいものである。
　エラー要因抽出の表示システム１００は、ビジュアル情報管理部１１０と、入力手段１２０と、表示手段１３０とから構成される。入力手段１２０により指定されたログ情報は、測長ＳＥＭ３００からネットワーク装置２００を介してビジュアル情報管理部１１０に取り込まれる。ビジュアル情報管理部１１０は、取り込んだ測長ＳＥＭ３００のログ情報に基づいて、エラー率分布やエラー内訳グラフ、相関グラフなどのエラー要因抽出グラフを作成し、表示手段１３０にビジュアル化して表示する。エラー要因抽出の表示システム１００の詳細構成及び動作については、図５以降を用いて後述する。
　次に、図２～図４を用いて、本実施形態による製造プロセスの評価モニタシステムに用いる測長ＳＥＭの測定の流れについて説明する。　
　図２～図４は、本発明の一実施形態による製造プロセスの評価モニタシステムに用いる測長ＳＥＭの測定の流れを示すフローチャートである。
　寸法測定機能付きの走査型電子顕微鏡（測長ＳＥＭ）の基本的な構成は、例えば、特許文献１図２に示されているように、電子銃，偏向器，対物レンズ，検出器，試料ステージ，処理制御装置等から構成される。電子銃から発生した電子ビームを対物レンズにより、試料ステージに載置されたウェハーにフォーカスする。そして、偏向器により電子ビームを走査したとき、検出器から得られる二次電子や反射電子の検出信号を処理制御装置に取り込む。ウェハーには複数のチップの配線パターン等が形成されている。処理制御装置は、取り込まれた二次電子や反射電子の検出信号により、二次元像を得て、各チップの配線パターン等の寸法を測定する。また、処理制御装置は、偏向器，対物レンズ試料ステージを制御して、所定の配線パターン等の測長をする際に生じたエラーをログ情報として記憶している。
　図２は、寸法測定機能付きの走査型電子顕微鏡（測長ＳＥＭ）による測定の全体的な流れを示している。
　最初に、ステップＳ１０において、測定対象となるウェハーを試料室にロードする。次に、ステップＳ２０において、光学顕微鏡像またはＳＥＭ像を用いて、ウェハーの位置を調整するウェハーアライメント処理を実行する。ウェハーアライメント処理の詳細については、図３を用いて後述する。
　次に、ステップＳ３０において、ＳＥＭ像を用いて、配線パターンの寸法測定位置にウェハー上に形成されたチップを移動するアドレッシング処理、および配線パターンの寸法を測定する寸法測定処理を実行する。アドレッシング処理、および寸法測定処理の詳細については、図４を用いて後述する。
　寸法測定終了後、ステップＳ４０において、ウェハーを試料室からアンロードする。
　次に、図３を用いて、ウェハーアライメント処理の詳細について説明する。
　最初に、ステップＳ３１において、試料ステージを駆動して、ウェハーのアライメント点に移動する。ウェハーの上には、位置決めのためのユニークなアライメント用パターンが予め形成されている。ウェハーのチップ上に形成される配線パターンは、例えば、特許文献１の図７や図８に示されるように、直線状のもの、Ｌ字状のもの、Ｔ字状のものや、パッドとして用いられる円形状のものなどがある。それに対して、アライメント用パターンは、これらの配線パターンの形状とは異なり、配線パターンと区別できるような形状のパターンである。例えば、十字形などのパターンである。アライメント用パターンは、光学顕微鏡により検出可能であり、また、低倍率のＳＥＭ像としても検出可能な大きさを有している。
　アライメント用パターンのウェハーに対する位置は、予め決められているため、試料ステージを駆動することで、アライメント用パターンの位置に移動可能である。
　次に、ステップＳ２２において、明るさ調整を実行する。明るさ調整では、対物レンズ電流を増加減少して、最も明るくなるように調整する。
　次に、ステップＳ２３において、高さを計測可能なＺセンサを用いて、試料ステージをＺ軸方向（電子ビームの方向）に移動して、試料ステージ上に載置されたウェハーの高さを所定の高さに設定する。
　次に、ステップＳ２４において、プレドーズ（PreDose）を実行する。ウェハーの材質によっては、電子ビームを照射した直後に、像のコントラストが大きく変化する場合があるので、そのような場合には、所定時間だけ電子ビームを照射して、像のコントラストを安定化する。これは、ＳＥＭ像によりアライメント処理を実行する場合に必要であり、光学顕微鏡像によりアライメント処理を実行する場合には不要である。
　次に、ステップＳ２５において、ウェハーの表面に対してオートフォーカスを実行する。
　次に、ステップＳ２６において、光学顕微鏡像またはＳＥＭ像を用いて、視野の中から、アライメント用パターンをパターン認識する。
　次に、図４を用いて、アドレッシング処理、および寸法測定処理の詳細について説明する。
　最初に、ステップＳ３１において、ウェハーに複数形成されている複数のチップの内、第１のチップに対する配線パターンの寸法を測定するため、試料ステージを駆動して、チップ上の配線パターンの測長位置の近傍に移動する。
　次に、ステップＳ３２において、測長位置により正確に位置決めするためのアドレッシングの処理を実行する。各チップには、第１と第２のアドレッシング用パターンが形成されている。アドレッシング用パターンは、配線パターンやアライメント用パターンとも異なるユニークなパターンである。第２のアドレッシング用パターンは、測長位置の極近傍の形成されている。第１のアドレッシング用パターンは、第２のアドレッシング用パターンよりも少し離れた位置に形成されている。そこで、最初に第１のアドレッシング用パターンにより大まかに位置決めした後、第２のアドレッシング用パターンにより、測長位置の近傍に位置決めする。アドレッシング処理は、ステップＳ３２Ａ～Ｓ３２Ｆからなる。
　次に、ステップＳ３２Ａにおいて、高さを計測可能なＺセンサを用いて、試料ステージをＺ軸方向（電子ビームの方向）に移動して、試料ステージ上に載置されたウェハーの高さを所定の高さに設定する。
　そして、ステップＳ３２Ｂにおいて、プレドーズ（PreDose）を実行する。
　次に、ステップＳ３２Ｃにおいて、チップの表面の第１のアドレッシング用パターンの周辺に対してオートフォーカスを実行する。
　次に、ステップＳ３２Ｄにおいて、ＳＥＭ像を用いて、視野の中から、第１のアドレッシング用パターンをパターン認識する。
　次に、ステップＳ３２Ｅにおいて、第１のアドレッシング用パターンの位置を基準として第２のアドレッシング用パターンの近傍まで移動した上で、チップの表面の第２のアドレッシング用パターンの周辺に対してオートフォーカスを実行する。
　次に、ステップＳ３２Ｆにおいて、ＳＥＭ像を用いて、視野の中から、第２のアドレッシング用パターンをパターン認識する。
　次に、ステップＳ３３において、配線パターンの寸法計測処理を実行する。寸法計測処理は、ステップＳ３３Ａ～Ｓ３３Ｄからなる。
　最初に、ステップＳ３３Ａにおいて、寸法計測位置付近の配線パターンに対してフォーカス合わせを実行する。
　次に、ステップＳ３３Ｂにおいて、ＳＥＭ像を用いて、視野の中から、寸法計測位置における配線パターンをパターン認識する。
　次に、ステップＳ３３Ｃ、３３Ｄにおいて、測長処理を複数回実行する。例えば、直線状の配線パターンの測長を行う場合、配線パターンの断面形状は台形状であり、上辺の長さと下辺の長さは異なっている。そこで、第１回目の測長で、上辺の長さを計測し、第２回目の測長で、下辺の長さを計測し、さらに、左側の下辺の位置から右側の上辺の位置の寸法の計測や、右側の下辺の位置から左側の上辺の位置の寸法の計測のように、複数箇所の寸法を計測する。
　寸法測定は、多くのシーケンスで構成されているため、修正レシピの順位付けと共にエラー発生シーケンスの検知は、エラー要因解析の効率向上が期待できる。なお、測定試料の１ウェハーを製造ロットの１ロットとする。
　最後に、ステップＳ３４において、メジャーメント処理で計測した配線パターンのＳＥＭ像を保存する。
　次に、図５を用いて、本実施形態によるエラー要因抽出の表示システムの構成について説明する。　
　図５は、本発明の一実施形態によるエラー要因抽出の表示システムの構成図である。
　本実施形態によるエラー要因抽出の表示システムは、ビジュアル情報管理部１１０と、入力手段１２０と、表示手段１３０とを備えている。入力手段１２０により、測長ＳＥＭで計測した測定条件、結果及びエラー情報を含んだログ情報やビジュアルパラメータを指定する。ビジュアル情報管理部１１０は、測長ＳＥＭから取り込んだログ情報等から、エラー率分布やエラー内訳グラフ、相関グラフなどのエラー要因抽出グラフを作成する。作成されたグラフは、表示手段１３０に表示される。
　ビジュアル情報管理部１１０は、入力処理手段１１２と、ログ解析処理手段１１４と、データ管理手段１１６と、ビジュアル情報制御手段１１８とを備えている。
　入力処理手段１１２は、ログ情報読込処理部１１２Ａと、パラメータ読込処理部１１２Ｂとを備えている。ログ解析処理手段１１４は、エラー解析処理部１１４Ａと、測定条件解析処理部１１４Ｂと、測定結果解析処理部１１４Ｃとを備えている。データ管理手段１１６は、解析データ管理処理部１１６Ａとを備えている。
　ビジュアル情報制御手段１１８は、グラフ表示処理部１１８Ａと、エラー率算出処理部１１８Ｂと、強調表示処理部１１８Ｃと、等高線表示処理部１１８Ｄと、エラー内訳表示処理部１１８Ｅと、相関表示処理部１１８Ｆとを備えている。
　なお、各手段及び各処理部の動作については、図６以降を用いて後述する。
　次に、図６を用いて、本実施形態によるエラー要因抽出の表示システムにおける入力手段１２０による設定動作について説明する。　
　図６は、本発明の一実施形態によるエラー要因抽出の表示システムにおける入力手段による設定動作の説明図である。
　図５に示した入力手段１２０は、キーボードやマウス等からなり、表示手段１３０に表示される画面を用いて入力するＧＵＩ（グラフィック・ユーザー・インターフェース）である。
　図６は、入力手段１２０で指定するパラメータ設定画面を示している。パラメータ設定画面は、装置リスト６０１と、クラスリスト６０２と、レシピリスト６０３で構成されている。
　装置リスト６０１には、Machine001, Machine002, Machine003にように、装置名が表示される。これらの装置名は、例えば、それぞれ、図１に示した測長ＳＥＭ３００Ａ，３００Ｂ，３００Ｃに対応する。
　クラスリスト３００Ｂには、Class001, Class002, Class003にように、クラス名が表示される。これらのクラス名は、各装置毎に設定されており、例えば、製品名に相当する。なお、クラス名には、製品名の他に、工程名、ライン名が用いられることもある。
　レシピリスト６０３には、Recepe001, Receipe002, Receipe003にように、レシピ名が表示される。測長ＳＥＭにおいては、複数の配線パターンの測長が行われるので、それぞれに異なるレシピ名が設定されている。例えば、特許文献１の図７（ａ）～（ｉ）に示すように、配線自体の幅（図７（ａ）、隣り合う配線のギャップ長（図７（ｂ））、配線端部と他の配線のギャップ長（図７（ｃ））等に対して、それぞれ異なるレシピ名が設定される。
　図６に示したパラメータ設定画面において、装置を入力手段のマウス等を用いて選択すると該当の装置名の背景色は反転され、クラスリストには、選択した装置名のクラスの一覧が表示される。図示の例では、Machine001を選択したことで、Machine001に属するクラス名として、Class001～Class005が一覧として表示される。さらに、クラスを選択すると該当するクラスで管理しているレシピの一覧がレシピリストに表示される。図示の例では、Class003を選択したことで、Class003に属するレシピ名として、Recipe001～Receipe005が一覧として表示される。
　レシピを管理レシピとして登録する場合、「Ａｄｄ」ボタン６０４を押下する。登録されたレシピは、登録リスト(ReceipeListの欄）６０５に追加される。図示の例では、Machine001，Class003, Receipe003が選択されている状態で「Ａｄｄ」ボタンを押下したことで、登録リスト６０５には、Machine001／Class003／Receipe003が追加表示される。
　なお、登録したレシピを削除する場合、登録リスト６０５からレシピを選択して「Ｄｅｌｅｔｅ」ボタン６０６を押下する。
　このように設定されたレシピは、後述する図７に示されるエラー要因抽出グラフのエラー率分布を表示する際に強調表示することで、管理しているレシピのエラー率を容易に認識することができる。
　図５に示した入力処理手段１０４について説明する。ログ情報読込み処理部１０４Ａは、測長ＳＥＭで計測した測定条件、結果及びエラー情報を含んだログ情報を取得する。パラメータ読込み処理部１０４Ｂは、エラー率分布の表示の際に強調表示する管理レシピの設定情報を取得する。
　ログ情報読込み処理部１０４Ａにより読み込まれたログ情報は、ログ解析処理手段１０５によって解析される。ログ解析処理手段１０５によって解析された解析データは、データ管理手段１０６で一元管理される。解析データ管理処理部１０６Ａで蓄積された解析データは、エラー率算出処理部１１８Ｂでエラー率算出に用いられ、同時に画面表示装置の画面上に表示するためにビジュアル情報制御手段１１８によって制御される。
　次に、図７を用いて、本実施形態によるエラー要因抽出の表示システムにおけるエラー算出処理部１１８Ｂによる設定動作について説明する。　
　図７は、本発明の一実施形態によるエラー要因抽出の表示システムにおけるエラー算出処理部の動作を示すフローチャートである。
　ビジュアル情報制御手段１１８のエラー算出処理部１１８Ｂは、ステップＳ１において、指定期間に実行した同一レシピに対して解析データ管理処理部１０６Ａから総ロット数、総ロットエラー数、総測定点数、総測定点エラー数を取得する。
　次に、ステップＳ２において、取得データからロットエラー率、測定点エラー率を求める。ロットエラー率は、（総ロットエラー数／総ロット数）×１００として算出され、測定点エラー率は、（総測定点エラー数／総測定点数）×１００として算出される。
　次に、ステップＳ３において、ロットエラー率、測定点エラー率、測定点エラー数をエラー算出処理部１１８Ｂの内部のグラフ用テーブルに記憶する。
　次に、ビジュアル情報制御手段１１８の他の構成の動作について説明する。グラフ表示処理部１１８Ａは、表示手段１３０の画面に、エラー率算出処理部１１８Ｂによって求めた総処理数におけるロット或いは測定点エラー率からエラー率分布を作成する。強調表示処理部１１８Ｃは、入力手段１２０のパラメータで指定された管理レシピをグラフ上に強調表示する。等高線表示処理部１１８Ｄは、グラフ上でエラー数の面内分布を等高線で表示する。エラー内訳表示処理部１１８Ｅは、エラー率分布からエラー内訳グラフを表示する。相関表示処理部１１８Ｆは、測定条件と結果の相関グラフを表示する。
　ここで、図８を用いて、本実施形態によるエラー要因抽出の表示システムにおけるビジュアル情報制御手段１１８によるエラー率分布の表示例について説明する。　
　図８は、本発明の一実施形態によるエラー要因抽出の表示システムにおけるビジュアル情報制御手段によるエラー率分布の表示例の説明図である。
　エラー率分布は、ロットエラー率、測定点エラー率の２種類があり、切替え表示ボタン８０８を選択することで、切替え表示することができる。ロットエラー率は、ウェハー１枚当りにオペレータが測定エラーによりアシストする割合を百分率で表したものである。測定点エラー率は、１測定点当りのオペレータがアシストする割合を百分率で表したものである。
　図示の例では、ロットエラー率（Error Rate by Receipe）を選択してグラフ表示した場合を示している。図において、横軸は処理数（Lot Count）を示し、縦軸はエラー率（Lot Error Ration）を示している。
　図６にて説明したように、パラメータで指定した管理レシピは、強調表示８０４により、ビジュアル化されるので注目したいレシピのエラー率を容易に識別することができる。図示の例では、強調表示８０４Ａ，８０４Ｂ，８０４Ｃの３つが表示されている。
　グラフ上のプロット（図中の菱形）にカーソルを合わせると、レシピ情報（クラス名、レシピ名）とプロット情報（処理数、エラー率）をポップアップ８０９で表示する。図示の例では、強調表示８０４Ａ，８０４Ｂ，８０４Ｃのそれぞれについて、レシピ情報とプロット情報が表示されている。例えば、強調表示８０４Ａについて見ると、レシピ情報として、クラス名：Class001と、レシピ名：Recipe001が表示され、さらに、プロット情報として、処理数：950ロットと、エラー率：９５．７％が表示される。
　図７で説明したエラー率分布の各情報は、リスト８０５に一覧表示される。
　図８に示したように、エラー率分布は、縦軸のエラー率（Lot Error Ration）を、横軸を処理数（Lot Count）として表示するようにしている。従って、エラー率が同値でも処理数によって修正すべきレシピの順位付けに重み付けをつけることができる。例えば、符号ＬＥ１で示すプロットのエラー率は９０％以上と、強調表示８０４Ａで示されるプロットと同様に、高エラー率である。但し、強調表示８０４Ａで示されるプロットのロット数は１０００に近い大きなロット数であるのに対して、符号ＬＥ１で示すプロットのロット数は１００以下と小さいロット数である。つまり、処理数が多くて、エラー率が高い、グラフ上の右上にプロットされるレシピほど、修正する順位が上位であることを容易に視覚的に判断することができる。
　さらに、等高線表示処理部１１８Ｄは、グラフ上をエラー数の面内分布と見なして等高線表示８０３（８０３Ａ，８０３Ｂ，８０３Ｃ）することで、グラフ上にプロットしたエラー率にどの程度のエラー数が発生しているかを定量的に判断することができる。
　また、一覧表示リスト８０５でレシピを選択して「Ｏｐｅｎ」ボタン８０６を押下ると、各レシピのエラー率のエラー内訳を示すことができる。この詳細については、図９を用いて後述する。
　さらに、一覧表示リスト８０５でレシピを選択して「Ａｎａｌｙｓｉｓ」ボタン８０７を押下ると、エラー発生箇所前後のシーケンスの測定条件を相関グラフで表示することができる。エラー発生箇所前後のシーケンスの測定条件については、図１０を用いて後述する。
　次に、図９を用いて、本実施形態によるエラー要因抽出の表示システムにおける各レシピのエラー率のエラー内訳の表示例について説明する。　
　図９は、本発明の一実施形態によるエラー要因抽出の表示システムにおける各レシピのエラー率のエラー内訳の表示例の説明図である。
　図９は、図７に示した各レシピのエラー率のエラー内訳を示したグラフである。図９において、横軸は装置名（Machine Name）を示し、縦軸はエラー数（Error Count）を示している。
　図９のエラー内訳グラフでは、グラフの基本情報を一覧表９０７に示している。
　各エラー内訳グラフ９０１は、アライメント点エラー９０２および測定点エラー９０３（９０３Ａ，９０３Ｂ，…，９０３Ｆ）に区別され、測定点エラーはエラー数の多い順から５つ目までをグラフに表示する。アライメント点エラー９０２は、図４に示したアドレッシング処理（ステップＳ３２）において発生したエラーである。測定点エラー９０３は、図４に示したメジャーメント処理（ステップＳ３３）において発生したエラーである。
　横軸を装置名として、装置単位で同一レシピのエラー内訳グラフを表示することで、装置間差のエラー発生状況をモニタリングすることができる。これは、エラー要因の切り分け判断に有効であり、装置間差でエラー発生状況が異なると、エラー要因がレシピ起因以外として絞り込むことができ、エラー要因解析に大いに有利となる。図９の例では、Machine001はMachine002に比べてアライメント点エラー９０２が多く見られるため、Machine001のアライメント関連（軸調ずれ等）に問題があると分析できる。また、Machine002は、パターン認識のＮｏ．１や、パターン認識のＮｏ．２において、Machine001によりエラーが多いため、パターン認識に問題があると分析できる。
　また、グラフ領域にカーソルを合わせると、エラー情報としてエラーコードとエラーが発生したシーケンスをポップアップ９０６で表示する。エラーコードはエラー発生原因、シーケンスは測定シーケンスのどのシーケンスでエラーが発生したかのエラー発生箇所を検知することができ、次アクションのエラー要因の解析時間削減が期待できる。例えば、図９の「9007:Addressing1-Pattern Matching1」のエラー発生箇所は、図４のステップＳ３２Ｄのパターン認識１で発生したエラーと判断できる。
　次に、図１０を用いて、本実施形態によるエラー要因抽出の表示システムにおけるエラー発生箇所前後のシーケンスの測定条件を相関グラフの表示例について説明する。　
　図１０は、本発明の一実施形態によるエラー要因抽出の表示システムにおけるエラー発生箇所前後のシーケンスの測定条件を相関グラフの表示例の説明図である。
　図１０は、図９で説明した「9007:Addressing1-Pattern Matching1」のエラー発生箇所前後のシーケンスの測定条件を、相関グラフで表したものである。
　図１０の相関グラフにおいて、横軸は、エラー発生箇所（図４のステップＳ３２Ｄ）の前シーケンスのオートフォーカス１（図４のステップＳ３２Ｃ）処理の測定条件である対物レンズ値を示し、Ｙ軸は、エラー発生箇所（図４のステップＳ３２Ｄ）の測定結果であるＳｃｏｒｅ（マッチング数）を示している。　相関グラフのアクセプタンス値はＳｃｏｒｅのしきい値を意味しており、アクセプタンス値未満のＳｃｏｒｅはエラーであることを示す。
　相関グラフの一例では、Machine001の場合のように、対物レンズ値がジャストフォーカス（対物レンズ値＝０）付近ほどＳｃｏｒｅが高く、エラーとなりづらいことが解析できる。一方、Machine002に場合では、対物レンズ値がジャストフォーカス（対物レンズ値＝０）から離れており、結果的に、Ｓｃｏｒｅが低く、エラーとなりやすいことが解析できる。その結果、レシピパラメータの修正項目がフォーカス関連（例えば、図４のステップＳ３２ＡのＺセンサ関係や、ステップ３２Ｃのオートフォーカス）だと特定することができる。したがって、エラー原因或いは発生箇所から、エラーが発生した前後のシーケンスの測定条件との相関グラフを用いることでエラー発生パターンを分析でき、修正ポイントを定量的に分析することができる。
　以上説明したように、本実施形態によれば、測定エラーが発生したレシピのエラー率を処理数の重み付けでエラー率分布として表示することで、測長ＳＥＭの測定エラーの要因で、装置の稼動状況に最も負荷を与えている修正すべきレシピの順位付けが可能となる。したがって、オペレータは、修正すべきレシピの順位付けを、視覚的に容易に判断することができる。
　また、測定エラーのシーケンス検知により、エラー発生原因、発生箇所を特定し、測定条件の相関グラフを用いることで修正ポイントを定量的に分析することが可能となる。したがって、測定エラーのシーケンス検知によるエラー要因解析の効率が向上する。
１１０…ビジュアル情報管理部
１２０…入力手段
１３０…表示手段
１１２…入力処理手段
１１２Ａ…ログ情報読込処理部
１１２Ｂ…パラメータ読込処理部
１１４…ログ解析処理手段
１１４Ａ…エラー解析処理部
１１４Ｂ…測定条件解析処理部
１１４Ｃ…測定結果解析処理部
１１６…データ管理手段
１１６Ａ…解析データ管理処理部
１１８…ビジュアル情報制御手段
１１８Ａ…グラフ表示処理部
１１８Ｂ…エラー率算出処理部
１１８Ｃ…強調表示処理部
１１８Ｄ…等高線表示処理部
１１８Ｅ…エラー内訳表示処理部
１１８Ｆ…相関表示処理部

Claims (9)

  1. 　半導体デバイスの製造工程における製造プロセスの評価をモニタし、エラー要因抽出の表示方法であって、
    　寸法測定機能付きの走査型電子顕微鏡でウェハー計測した測定条件及びエラー情報を含んだログ情報をコンピュータ上に取得して解析し、ログ情報の解析データからエラー要因抽出グラフをビジュアル化して表示することを特徴とするエラー要因抽出の表示方法。
  2. 　請求項１記載のエラー要因抽出の表示方法において、
    　前記エラー要因抽出グラフは、エラー率分布であり、処理数及びエラー率を軸として２次元表示することを特徴とするエラー要因抽出の表示方法
  3. 　請求項２記載のエラー要因抽出の表示方法において、
    　前記エラー率分布は、パラメータ設定画面で設定した管理レシピをグラフ上に強調表示されることを特徴とするエラー要因抽出の表示方法。
  4. 　請求項２記載のエラー要因抽出の表示方法において、
    　前記エラー率分布は、エラー数の面内分布を等高線で表示することを特徴とするエラー要因抽出の表示方法。
  5. 　請求項１記載のエラー要因抽出の表示方法において、
    　前記エラー要因抽出グラフは、エラー内訳であり、装置名、エラー数を軸として２次元表示することを特徴とするエラー要因抽出の表示方法。
  6. 　請求項５記載のエラー要因抽出の表示方法において、
    　前記エラー内訳グラフは、測定処理（アライメント点、測定点）単位のエラーにエラーコード、シーケンス情報を付加表示することを特徴とするエラー要因抽出の表示方法。
  7. 　請求項１記載のエラー要因抽出の表示方法において、
    　前記エラー要因抽出グラフは、相関グラフであり、測定シーケンスのエラー発生箇所前後の測定条件、測定結果を軸として表示することを特徴とするエラー要因抽出の表示方法。
  8. 　半導体デバイスの製造工程における製造プロセスの評価をモニタし、エラー要因抽出の表示システムであって、
    　寸法測定機能付きの走査型電子顕微鏡でウェハー計測した測定条件及びエラー情報を含んだログ情報をコンピュータ上に取得し、注目する管理レシピを指定する入力手段と、
    　前記入力手段により指定され、取り込まれたログ情報を解析するログ解析処理手段と、
    　該ログ解析処理手段により解析された解析データを蓄積するデータ管理手段と、
    　該データ管理手段に蓄積されたデータからエラー要因抽出グラフをビジュアル化して表示するビジュアル情報制御手段と、
    　該ビジュアル情報制御手段から出力されるビジュアル情報を表示する表示手段を備えることを特徴とするエラー要因抽出の表示システム。
  9. 　請求項８記載のエラー要因抽出の表示システムにおいて、
    　前記ビジュアル情報制御手段は、
    　エラー算出処理部により求めたエラー率を分布表示するグラフ表示処理部と、
    　管理レシピのエラー率分布を強調表示する強調表示処理部と、
    　エラー数の面内分布を等高線表示する等高線表示処理部と、
    　エラー内訳表示処理部と、
    　相関表示処理部を備えることを特徴とするエラー要因抽出の表示システム。
PCT/JP2010/056713 2009-04-30 2010-04-14 エラー要因抽出の表示方法及びその表示システム WO2010125919A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009-111224 2009-04-30
JP2009111224A JP2010263008A (ja) 2009-04-30 2009-04-30 エラー要因抽出の表示方法及びその表示システム

Publications (1)

Publication Number Publication Date
WO2010125919A1 true WO2010125919A1 (ja) 2010-11-04

Family

ID=43032072

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2010/056713 WO2010125919A1 (ja) 2009-04-30 2010-04-14 エラー要因抽出の表示方法及びその表示システム

Country Status (2)

Country Link
JP (1) JP2010263008A (ja)
WO (1) WO2010125919A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110865613A (zh) * 2018-08-28 2020-03-06 横河电机株式会社 装置、计算机可读记录介质和方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000200819A (ja) * 2000-01-25 2000-07-18 Hitachi Ltd 検査デ―タ解析システムおよび検査デ―タ解析方法
JP2007024737A (ja) * 2005-07-20 2007-02-01 Hitachi High-Technologies Corp 半導体の欠陥検査装置及びその方法
JP2009087591A (ja) * 2007-09-28 2009-04-23 Hitachi High-Technologies Corp 荷電粒子線装置の制御装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000200819A (ja) * 2000-01-25 2000-07-18 Hitachi Ltd 検査デ―タ解析システムおよび検査デ―タ解析方法
JP2007024737A (ja) * 2005-07-20 2007-02-01 Hitachi High-Technologies Corp 半導体の欠陥検査装置及びその方法
JP2009087591A (ja) * 2007-09-28 2009-04-23 Hitachi High-Technologies Corp 荷電粒子線装置の制御装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110865613A (zh) * 2018-08-28 2020-03-06 横河电机株式会社 装置、计算机可读记录介质和方法
CN110865613B (zh) * 2018-08-28 2023-10-13 横河电机株式会社 对设备进行校准和调整的装置及其方法、和记录介质

Also Published As

Publication number Publication date
JP2010263008A (ja) 2010-11-18

Similar Documents

Publication Publication Date Title
JP5444092B2 (ja) 検査方法およびその装置
JP4866141B2 (ja) Ｓｅｍ式レビュー装置を用いた欠陥レビュー方法及びｓｅｍ式欠陥レビュー装置
KR101680558B1 (ko) 결함 관찰 방법 및 결함 관찰 장치
US8779360B2 (en) Charged particle beam device, defect observation device, and management server
US9664733B2 (en) Probe device for testing electrical characteristics of semiconductor element
KR101202527B1 (ko) 결함 관찰 장치 및 결함 관찰 방법
US20070047800A1 (en) Method and apparatus for inspecting defects of circuit patterns
US8509516B2 (en) Circuit pattern examining apparatus and circuit pattern examining method
US9165356B2 (en) Defect inspection method and defect inspection device
JP2009123851A (ja) 欠陥観察分類方法及びその装置
US20150146967A1 (en) Pattern evaluation device and pattern evaluation method
US7964844B2 (en) Sample inspection apparatus
WO2013046848A1 (ja) 欠陥観察方法及び欠陥観察装置
JP5390215B2 (ja) 欠陥観察方法および欠陥観察装置
JP4647974B2 (ja) 欠陥レビュー装置、データ管理装置、欠陥観察システム及び欠陥レビュー方法
WO2011132766A1 (ja) レビュー方法、およびレビュー装置
JP6049052B2 (ja) ウエハ外観検査装置及びウエハ外観検査装置における感度しきい値設定方法
WO2010125919A1 (ja) エラー要因抽出の表示方法及びその表示システム
JP4607157B2 (ja) 観察装置、観察装置のレシピ設定方法
JP6207893B2 (ja) 試料観察装置用のテンプレート作成装置
US7137085B1 (en) Wafer level global bitmap characterization in integrated circuit technology development
JP2011185715A (ja) 検査装置及び検査方法
JP5163731B2 (ja) 欠陥候補の画像表示方法
JP2015008059A (ja) 荷電粒子線装置および画像蓄積方法
JP2016072544A (ja) レビュー装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 10769618

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 10769618

Country of ref document: EP

Kind code of ref document: A1