WO2010105520A1 - 一种读数据的方法、装置和系统 - Google Patents

一种读数据的方法、装置和系统 Download PDF

Info

Publication number
WO2010105520A1
WO2010105520A1 PCT/CN2010/070752 CN2010070752W WO2010105520A1 WO 2010105520 A1 WO2010105520 A1 WO 2010105520A1 CN 2010070752 W CN2010070752 W CN 2010070752W WO 2010105520 A1 WO2010105520 A1 WO 2010105520A1
Authority
WO
WIPO (PCT)
Prior art keywords
read command
read
data
reading
flash
Prior art date
Application number
PCT/CN2010/070752
Other languages
English (en)
French (fr)
Inventor
周建华
Original Assignee
成都市华为赛门铁克科技有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 成都市华为赛门铁克科技有限公司 filed Critical 成都市华为赛门铁克科技有限公司
Publication of WO2010105520A1 publication Critical patent/WO2010105520A1/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G06F13/161—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G06F3/0611—Improving I/O performance in relation to response time
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0685—Hybrid storage combining heterogeneous device types, e.g. hierarchical storage, hybrid arrays

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Read Only Memory (AREA)

Description

一种读数据的方法、 装置和系统 本申请要求于 2009 年 3 月 17 日提交中国专利局、 申请号为 200910119499.7、 发明名称为"一种读数据的方法、 装置和系统"的中国专利申 请的优先权， 其全部内容通过引用结合在本申请中。
技术领域
本发明涉及存储技术领域，特别涉及一种读数据的方法、装置和系统。 背景技术
与非门闪存（NAND Flash )是一种非易失性随机访问存储介质， 其特点 是断电后数据不消失， 因此可以作为外部存储器使用。 NAND Flash分为 S单 层式储存单元（ Single Level Cell, SLC )和多层式储存单元（ Multi Level Cell, MLC )。 SLC芯片中， 每个存储单元只存放 1比特（Bit ) 的数据， MLC芯片 中， 每个储存单元可以存放 2Bit或更多 Bit的数据。
对 NAND Flash的操作最主要有读、 写和删除。 NAND Flash的读、 写或 删除， 都需要命令来指示， 这些命令都是以比特（Byte )为单位发布； 命令是 不同于数据的，所以命令要有使能信号；基于 NAND Flash只有一组数据总线， 并且总线的幅度只有 8位或 16位， 地址和数据要共用这一组数据总线， 所以 就会有地址使能信号； 另外， 数据读写要有读写控制信号， 所以会有读使能信 号和写使能信号， NAND Flash的主要引脚及说明如表 1所示：
表 1
Figure imgf000003_0001
由于 NAND Flash地址、 命令和数据的输入输出 ( Input/Output, I/O )通 道是复用的， 从 NAND Flash中读取数据的过程为： 先发送一个时钟周期的读 命令 1， 然后发送五个时钟周期的读地址， 然后发送一个时钟周期的读命令 2， 然后经过一段时间的潜伏期（tR )， 最后读出数据（data )。 如图 1所示， 为单 片 NAND Flash读取过程示意图， 横向为时间轴， 表示了 R/B端口， I/O端口， 口的信息发送状况。
发明人在实现本发明的过程中发现现有技术存在以下问题：读潜伏期占用 了较长的时间， I/O通道传输数据时两次读数据之间， 也会等待潜伏期， 导致 I/O通道利用率较低， 读取速率低。
发明内容
本发明实施例要解决的技术问题是提供一种读数据的方法、 装置和系统， 提高读取速率。
为解决上述技术问题，本发明所提供的读数据方法实施例可以通过以下技 术方案实现：
本发明实施例提供一种读数据方法， 包括：
向第一闪存片发送第一读命令，接收到所述第一读命令的响应后，读所述 第一读命令指向的数据；
在所述向第一闪存片发送第一读命令之后，读所述第一读命令指向的数据 之前， 向第二闪存片发送第二读命令；
接收到所述第二读命令的响应，且对所述第一读命令指向的数据完成读操 作后， 读所述第二读命令指向的数据。
本发明实施例还提供一种读数据装置， 包括：
读命令发送单元， 用于向第一闪存片发送第一读命令，在所述向第一闪存 片发送第一读命令之后，读所述第一读命令指向的数据之前， 向第二闪存片发 送第二读命令；
响应接收单元， 用于接收第一读命令的响应， 接收第二读命令的响应； 数据读取单元， 用于接收到所述第一读命令的响应后，读所述第一读命令 指向的数据；接收到所述第二读命令的响应，且所述读第一读命令指向的数据 完成后， 读所述第二读命令指向的数据。
本发明实施例再提供一种读数据系统， 包括： 所述读取控制器， 用于向第一闪存片发送第一读命令，接收到所述第一读 命令的响应后， 读所述第一读命令指向的数据；
在所述向第一闪存片发送第一读命令之后，所述读第一读命令指向的数据 之前， 向第二闪存片发送第二读命令；
接收到所述第二读命令的响应，且对所述读第一读命令指向的数据完成读 操作后， 读所述第二读命令指向的数据。
上述技术方案具有如下有益效果：通过在向第一闪存片发送第一读命令之 后， 读第一读命令指向的数据之前， 发送第二读命令， 复用了读潜伏期， 两次 读数据之间不再有读潜伏期， 提高了 I/O通道利用率， 从而提高读取速率。 附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施 例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地， 下面描述 中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付 出创造性劳动性的前提下， 还可以根据这些附图获得其他的附图。
图 1为现有技术读一片闪存片流程示意图；
图 2为本发明方法实施例一流程示意图；
图 3为本发明方法实施例二流程示意图；
图 4为本发明方法实施例二读闪存片流程示意图；
图 5为本发明方法实施例二的一个应用场景示意图；
图 6为本发明实施例三装置结构示意图；
图 7为本发明实施例四系统结构示意图。
具体实施方式
本发明实施例要解决的技术问题是提供一种读数据的方法、 装置和系统， 提高读取速率。
实施例一， 如图 2所示， 本发明实施例提供了一种读数据的方法， 包括： 步骤 301 : 向第一闪存片发送第一读命令； 接收上述第一读命令的响应； 第一读命令可以为发送的读取请求消息，该读取请求消息包括读命令和读 地址；
步骤 302: 在上述向第一闪存片发送第一读命令之后， 读上述第一读命令 指向的数据之前， 向第二闪存片发送第二读命令；接收到上述第二读命令的响 应；
上述向第二闪存片发送第二读命令可以是：连续向三片第二闪存片分别发 送第二读命令；
步骤 303: 接收到上述第一读命令的响应后， 读上述第一读命令指向的数 据；
上述接收到上述第一读命令的响应后，读上述第一读命令指向的数据； 的 具体方法可以为： 第一闪存片接收到第一读命令后，发送 R/B *号来响应第一 读命令， R/B#信号为就绪（ready )状态， 则可以发送 RE#信号读出该片 Flash 中的数据；
步骤 304: 接收到上述第二读命令的响应， 且对上述读第一读命令指向的 数据完成读操作后， 读第二读命令指向的数据。
第二闪存片中数据的读取方法与第一闪存片的读取方法是相同的。
上述方法的执行主体可以为控制数据读取的各种设备，或者设备中负责数 据读取控制的模块； 为了表述方便， 称一次读取过程中， 发送的一条读命令为 第一读命令，其指向的闪存片为第一闪存片； 上述第一读命令的下一条读命令 为第二读命令， 第二读命令指向的闪存片为第二闪存片； 可以理解的是， 第二 读命令可以有多条， 第二闪存片可以有与第二读命令一样多的片数；
上述方法，通过在向第一闪存片发送第一读命令之后，读第一读命令指向 的数据之前， 发送第二读命令， 复用了读潜伏期， 两次读数据之间不再有读潜 伏期， 提高了 I/O通道利用率， 从而提高读取速率。
实施例二，作为应用实施例一方法的一个例子，本发明实施例还提供了一 种读数据的方法，本实施例中，将从四片闪存片（第一闪存片 1、第二闪存片 2、 第三闪存片 3、 第四闪存片 4 ) 中依次读数据； 如图 3所示， 包括以下步骤： 步骤 401 : 向闪存片 1发第一读命令和第一读地址， 然后等待闪存片 1的 R/B#— 1信号响应；
步骤 402: 在等待闪存片 1的 R/B#— 1信号响应期间， 依次向闪存片 2、 闪存 令、 第三读命令和第四读命令； 这些读地址可以标记为第二读地址、 第三读地 址和第四读地址），然后等待闪存片 2、闪存片 3、闪存片 4的 R/B#— 2 、 R/ —3 、 R/B#— 4信号响应； 由于 tR的时间远大于发读命令和读地址的时间， 所以 4片闪存片发送读命 令和读地址完成后， tR应该还没有完成（tR—般为 20000ns左右而发送读命令 和读地址 200ns左右，也就是说理论上一般可以连续向 100片闪存片发送读命令 和读地址）当然由于读数据的控制装置的型号不同， tR也可以有很多种， 但是 一般都远大于发送读命令和读地址所需要的时间。一次连续发送多少个读命令 和读地址可以根据本次读取数据需要读取的片数来确定，如果需要读取的闪存 片有非常多个， 一次连续发送读命令和读地址的时间超过了潜伏期的时间， 也 可以分成几次来读取， 每次读取的方法， 与本实施例的方法相同。
步骤 403: 接收到闪存片 1返回的 R/B#—l信号为就绪（ready )状态时， 向 第一闪存片发送 RE#— 1信号读出该片 Flash中的数据；
步骤 404:闪存片 2返回 R/B#— 2信号的时间可能在读闪存片 1的数据的时候， 此时不发 RE#信号， 直到闪存片 1的数据读取完成后， 向闪存片 2发送 1^∑#信号 读出该片 Flash中的数据； 同理， 读取闪存片 3、 闪存片 4的数据；
上述方法实现过程还可以一并参阅图 4， 图 4中显示前三片闪存的读取过 程， 在上述方法实施例中， 一片的 RE#信号发送完成后再发送下一片的 1^∑#信 号； 由于复用了读潜伏期， 这样从总体来看， I/O输出的数据基本可以占满 I/O 带宽， 从而提高了读速率。
如图 5所示，以上述方法的一个应用场景为例： 殳系统的主机 601( HOST ) 通过高级技术附加装置（Advanced Technology Attachment ， ATA )接口和与 非门闪存控制器 602 ( NAND Flash Controler )连接， 来读取与非门闪存 603 ( NAND Flash )的数据， 由于 ATA接口最大的传输速率是 133MB/s， 每片与非 门闪存 603 ( NAND Flash )的最大读写带宽为 40MB/s， 当 NAND Flash采用 30ns 的读周期和写周期读写数据的时候， 带宽就是 33.33MB/s。 为了提高系统的速 率， 采用 4个 NAND Flash通道并行处理，每个通道的 NAND Flash相互独立， 因 此 NAND Flash端的理论最大带宽即 33.33*4=133MB/s。 基于 FPGA的 NAND Flash控制器用于接收 ATA端的指令来控制 NAND Flash。 如果采用现有技术的 方式读 NAND Flash, 才 据前面的介绍， 对于典型的 SLC器件四个通道一起读 数据， 理论读速率为 27.7MB/s*4=110MB/s; 对于典型的 MLC器件四个通道一 起读数据， 理论读速率为 22.5MB/s* 4=90MB/s。 使用上述实施例的方法后： 每 个通道 NAND Flash读速率 =数据量 /(发命令时间 tCMD +发地址时间 tADDR + 读潜伏期 tR +读出数据时间 tDATA) , 对于典型的 SLC器件读速率 =4片 *4224Bytes/(7*30ns + 25 μ s + 4224*30ns*4片）=31.75MB/s， 那么四个通道一起 读数据，理论读速率为 31.75MB/s*4=127MB/s; 对于典型的 MLC器件读速率 =4 片 *4224Bytes/(7*30ns + 60 μ s + 4224*30ns*4片）=29.7MB/s，那么四个通道一起 读数据， 理论读速率为 29.7MB/s*4=118MB/s。 使用本发明实施例的方法， 提 高了数据的读取速度。
实施例三， 如图 6所示， 本发明实施例还提供了一种数据读取装置， 包括： 读命令发送单元 701， 用于向第一闪存片发送第一读命令， 在上述向第一 闪存片发送读命令之后，读上述第一读命令指向的数据之前， 向第二闪存片发 送第二读命令；
响应接收单元 702， 用于接收上述第一读命令的响应， 接收第二读命令的 响应；
数据读取单元 703， 用于接收到上述第一读命令的响应后， 读上述第一读 命令指向的数据；接收到上述第二读命令的响应，且对上述读第一读命令指向 的数据完成读操作后， 读第二读命令指向的数据。
可选地， 上述读命令发送单元 702向第二闪存片发送第二读命令后， 读命 令发送单元 702还可以继续向第三闪存片分别发送第三读命令。
上述装置，通过在向第一闪存片发送第一读命令之后，读第一读命令指向 的数据之前， 发送第二读命令， 复用了读潜伏期， 两次读数据之间不再有读潜 伏期， 提高了 I/O通道利用率， 从而提高读取速率。
实施例四， 如图 7所示， 本发明实施例还提供了一种数据读取系统， 包括： 读取控制器 801、 与非门闪存存储器 802， 上述与非门闪存存储器 802包括第一 闪存片， 第二闪存片；
其中， 读取控制器 801， 用于向第一闪存片发送第一读命令， 接收到上述 第一读命令的响应后， 读上述第一读命令指向的数据；
在上述向第一闪存片发送读命令之后， 上述读第一读命令指向的数据之 前， 向第二闪存片发送第二读命令；
接收到上述第二读命令的响应，且对上述读第一读命令指向的数据完成读 操作后， 读第二读命令指向的数据。
可选地， 上述读取控制器 801向第二闪存片发送第二读命令后， 还包括继 续向第三闪存片分别发送第三读命令。
上述系统，通过在向第一闪存片发送第一读命令之后，读第一读命令指向 的数据之前， 发送第二读命令， 复用了读潜伏期， 两次读数据之间不再有读潜 伏期， 提高了 I/O通道利用率， 从而提高读取速率。
以上几种实施例都是在向第一闪存片发送读命令之后，且在读第一读命令 指向的数据之前， 向第二闪存片发送第二读命令， 复用读潜伏期， 依此类推。 这些实施例还可以扩展， 当闪存片内部含有多个可独立片选的存储单元 (如 第二闪存;等来使用：复用可独立片选的存储单元的^^伏期， 用的方法和 上述实施例相同。
本领域普通技术人员可以理解实现上述实施例方法中的全部或部分步骤 是可以通过程序来指令相关的硬件完成，所述的程序可以存储于一种计算机可 读存储介质中， 上述提到的存储介质可以是存储器（RAM )、 内存、 只读存储 器（ROM )、 电可编程 ROM、 电可擦除可编程 ROM、 寄存器、 硬盘、 可移动 磁盘、 CD-ROM, 或技术领域内所公知的任意其它形式的存储介质中。
以上对本发明实施例所提供的一种读数据的方法、 装置和系统进行了详细介 例的说明只是用于帮助理解本发明的方法及其核心思想； 同时，对于本领域的 一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变 之处， 综上所述， 本说明书内容不应理解为对本发明的限制。

Claims

权 利 要 求
1、 一种读数据方法， 其特征在于， 包括：
向第一闪存片发送第一读命令，接收到所述第一读命令的响应后，读所述 第一读命令指向的数据；
在所述向第一闪存片发送第一读命令之后，读所述第一读命令指向的数据 之前， 向第二闪存片发送第二读命令；
接收到所述第二读命令的响应，且对所述第一读命令指向的数据完成读操 作后， 读所述第二读命令指向的数据。
2、 根据权利要求 1所述方法， 其特征在于， 还包括： 读所述第一读命令指 向的数据之前， 向第三闪存片发送第三读命令。
3、根据权利要求 2所述方法， 其特征在于， 所述第一闪存片和第二闪存片 是与非门闪存 NAND Flash片。
4、 一种数据读取装置， 其特征在于， 包括：
读命令发送单元， 用于向第一闪存片发送第一读命令，在所述向第一闪存 片发送第一读命令之后，读所述第一读命令指向的数据之前， 向第二闪存片发 送第二读命令；
响应接收单元， 用于接收第一读命令的响应， 接收第二读命令的响应； 数据读取单元， 用于接收到所述第一读命令的响应后，读所述第一读命令 指向的数据；接收到所述第二读命令的响应，且所述读第一读命令指向的数据 完成后， 读所述第二读命令指向的数据。
5、根据权利要求 4所述装置， 其特征在于， 读所述第一读命令指向的数据 之前， 所述读命令发送单元还用于向第三闪存片发送第三读命令。
6、根据权利要求 5所述的装置， 其特征在于， 所述第一闪存片和所述第二 闪存片是与非门闪存 NAND Flash片。
7、 一种数据读取系统， 包括： 读取控制器、 与非门闪存存储器， 所述与 非门闪存存储器包括第一闪存片， 第二闪存片； 其特征在于，
所述读取控制器， 用于向第一闪存片发送第一读命令，接收到所述第一读 命令的响应后， 读所述第一读命令指向的数据；
在所述向第一闪存片发送第一读命令之后， 所述读第一读命令指向的数据之 前， 向第二闪存片发送第二读命令； 接收到所述第二读命令的响应，且对所述读第一读命令指向的数据完成读 操作后， 读所述第二读命令指向的数据。
8、根据权利要求 7所述系统， 其特征在于， 读所述第一读命令指向的数据 之前， 所述读取控制器还用于向第三闪存片发送第三读命令。
9、 根据权利要求 8所述系统， 其特征在于， 所述第一闪存片和所述第二 闪存片是与非门闪存 NAND Flash片。
PCT/CN2010/070752 2009-03-17 2010-02-25 一种读数据的方法、装置和系统 WO2010105520A1 (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CNA2009101194997A CN101515221A (zh) 2009-03-17 2009-03-17 一种读数据的方法、装置和系统
CN200910119499.7 2009-03-17

Publications (1)

Publication Number Publication Date
WO2010105520A1 true WO2010105520A1 (zh) 2010-09-23

Family

ID=41039688

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2010/070752 WO2010105520A1 (zh) 2009-03-17 2010-02-25 一种读数据的方法、装置和系统

Country Status (2)

Country Link
CN (1) CN101515221A (zh)
WO (1) WO2010105520A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL2011439A (en) * 2012-09-14 2014-03-18 Samsung Electronics Co Ltd Host for controlling non-volatile memory card, system including the same, and methods operating the host and the system.

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101515221A (zh) * 2009-03-17 2009-08-26 成都市华为赛门铁克科技有限公司 一种读数据的方法、装置和系统
CN106155578A (zh) * 2015-04-27 2016-11-23 四川效率源信息安全技术有限责任公司 手机闪存芯片数据重组的方法
CN105117179A (zh) * 2015-09-22 2015-12-02 天津瑞发科半导体技术有限公司 一种主机与存储设备数据交互的方法及存储控制器
KR20170086345A (ko) * 2016-01-18 2017-07-26 에스케이하이닉스 주식회사 메모리 칩 및 메모리 컨트롤러를 포함하는 메모리 시스템
CN109344093B (zh) * 2018-09-13 2022-03-04 苏州盛科通信股份有限公司 缓存结构、读写数据的方法和装置
CN110007853B (zh) * 2019-01-30 2022-06-28 镕铭微电子(济南)有限公司 一种Nandflash命令处理方法、装置、终端及存储介质
CN116661684B (zh) * 2023-05-10 2024-02-23 珠海妙存科技有限公司 一种闪存数据的读取方法、系统、设备及介质

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020016885A1 (en) * 1997-07-10 2002-02-07 Ryan Kevin J. Method and apparatus for synchronous data transfers in a memory device with selectable data or address paths
US20050127945A1 (en) * 2003-12-13 2005-06-16 Min-Sang Park Data inversion circuits having a bypass mode of operation and methods of operating the same
US20060140043A1 (en) * 2002-12-10 2006-06-29 Roohparvar Frankie F Flash memory architecture for optimizing performance of memory having multi-level memory cells
US7158442B1 (en) * 2005-05-23 2007-01-02 Spansion Llc Flexible latency in flash memory
US7234049B2 (en) * 2002-07-29 2007-06-19 Samsung Electronics Co., Ltd. Computer system with NAND flash memory for booting and storage
CN101515221A (zh) * 2009-03-17 2009-08-26 成都市华为赛门铁克科技有限公司 一种读数据的方法、装置和系统

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020016885A1 (en) * 1997-07-10 2002-02-07 Ryan Kevin J. Method and apparatus for synchronous data transfers in a memory device with selectable data or address paths
US7234049B2 (en) * 2002-07-29 2007-06-19 Samsung Electronics Co., Ltd. Computer system with NAND flash memory for booting and storage
US20060140043A1 (en) * 2002-12-10 2006-06-29 Roohparvar Frankie F Flash memory architecture for optimizing performance of memory having multi-level memory cells
US20050127945A1 (en) * 2003-12-13 2005-06-16 Min-Sang Park Data inversion circuits having a bypass mode of operation and methods of operating the same
US7158442B1 (en) * 2005-05-23 2007-01-02 Spansion Llc Flexible latency in flash memory
CN101515221A (zh) * 2009-03-17 2009-08-26 成都市华为赛门铁克科技有限公司 一种读数据的方法、装置和系统

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL2011439A (en) * 2012-09-14 2014-03-18 Samsung Electronics Co Ltd Host for controlling non-volatile memory card, system including the same, and methods operating the host and the system.
US9389804B2 (en) 2012-09-14 2016-07-12 Samsung Electronics Co., Ltd. Host, system, and methods for transmitting commands to non-volatile memory card
US10108373B2 (en) 2012-09-14 2018-10-23 Samsung Electronics Co., Ltd. Host, system, and methods for transmitting commands to non-volatile memory card

Also Published As

Publication number Publication date
CN101515221A (zh) 2009-08-26

Similar Documents

Publication Publication Date Title
CN108074593B (zh) 用于非易失性存储器的接口
WO2010105520A1 (zh) 一种读数据的方法、装置和系统
KR101702280B1 (ko) 명령어 큐잉
US10528267B2 (en) Command queue for storage operations
US6795899B2 (en) Memory system with burst length shorter than prefetch length
TWI428917B (zh) 快閃記憶裝置、資料儲存系統、以及資料儲存系統之運作方法
US20180349302A1 (en) Apparatuses and methods for variable latency memory operations
CN107025069B (zh) 非易失性存储器的数据路径控制
TWI409815B (zh) 控制接收讀取資料時序之記憶體系統和方法
US20150261446A1 (en) Ddr4-onfi ssd 1-to-n bus adaptation and expansion controller
CN101324869B (zh) 一种基于axi总线的多路复用器
US8521980B2 (en) Simultaneous read and write data transfer
KR102030126B1 (ko) 판독 데이터 스트로브 신호를 포함하는 감소된 핀 카운트(rpc) 메모리 버스 인터페이스를 위한 장치 및 방법
EP1929482A1 (en) Portable data storage using slc and mlc flash memory
US8468281B2 (en) Apparatus to improve bandwidth for circuits having multiple memory controllers
TWI715248B (zh) 主機輸出入命令的執行裝置及方法及電腦程式產品
GB2500082A (en) Delaying the transmission of data from a memory device until the output buffer of the memory device contains the data for the transfer
CN106775477B (zh) Ssd主控数据传输管理装置及方法
KR20220045548A (ko) 호스트 메모리 버퍼를 사용하는 커맨드 배출
TW201610834A (zh) 讀取命令排程方法以及使用該方法的裝置
WO2019141050A1 (zh) 一种刷新处理方法、装置、系统及内存控制器
US11556279B2 (en) System device, and method for memory interface including reconfigurable channel
WO2018039855A1 (zh) 内存装置、内存控制器、数据缓存装置及计算机系统
WO2021035761A1 (zh) 一种固态硬盘混合读写的实现方法以及装置
WO2019000456A1 (zh) 传输数据掩码的方法、内存控制器、内存芯片和计算机系统

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 10753087

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 10753087

Country of ref document: EP

Kind code of ref document: A1