WO2010100982A1 - 画像データ変調装置及び画像表示装置 - Google Patents

画像データ変調装置及び画像表示装置 Download PDF

Info

Publication number
WO2010100982A1
WO2010100982A1 PCT/JP2010/051169 JP2010051169W WO2010100982A1 WO 2010100982 A1 WO2010100982 A1 WO 2010100982A1 JP 2010051169 W JP2010051169 W JP 2010051169W WO 2010100982 A1 WO2010100982 A1 WO 2010100982A1
Authority
WO
WIPO (PCT)
Prior art keywords
data
image data
bit
frequency
remainder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2010/051169
Other languages
English (en)
French (fr)
Inventor
亜矢子 高木
尚 佐々木
治彦 奥村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of WO2010100982A1 publication Critical patent/WO2010100982A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G3/2096—Details of the interface to the display terminal specific for a flat panel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/06—Handling electromagnetic interferences [EMI], covering emitted as well as received electromagnetic radiation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/08—Details of image data interface between the display device controller and the data line driver circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal

Definitions

  • the present invention relates to an image data modulation device and an image display device.
  • An image display device such as a liquid crystal display, an LED display, a plasma display, a field effect display device, or an EL display includes pixels arranged in a matrix, a signal line driving circuit for supplying image signals to these pixels, And a circuit board for transmitting image data to the signal line driver circuit. The digitized image data is transmitted on the circuit board and input to the signal line driving circuit.
  • digital image data input to a signal line driver circuit is 8 bits if the gradation of each pixel corresponding to a color element such as red (R), green (G), and blue (B) is 8 bits.
  • X3 24-bit digital image data is transmitted.
  • differential data transmission methods such as LVDS (Low Voltage Differential Signaling) and RSDS (Reduced Swing Differential Signaling) have been proposed.
  • the conventional “vertical differential transmission method” has a problem that the image quality deteriorates because, for example, the N-bit image data is converted into N ⁇ 1-bit image data and then the data bit difference is taken.
  • a method for solving this problem there is a method of using a remainder function to store difference data in N bits and reversibly convert it (for example, see Patent Document 2).
  • the present invention provides an image data modulation device and an image display device with reduced EMI.
  • a digital image data is input, a differential modulation unit that modulates a difference with respect to the previous image data delayed for a predetermined period as VDdata, and the VDdata is compressed by 1 bit using a remainder function
  • a residual contracting unit that contracts the residual contracted data
  • a differential signal modulating unit that modulates the residual contracted data into a serial signal, wherein the residual contracting unit has a high probability of appearance of the VDdata.
  • the serial signal is converted to correspond to a small transition amount of the remainder contracted data, and the serial signal is obtained by converting the remainder contracted data for one pixel in order from the upper bit side to the lower bit side or from the lower bit side.
  • an image display device comprising: a differential demodulation unit that demodulates the VDdata into digital image data.
  • the “residue function” refers to a function in which N is a natural number and the digital data x corresponds to a remainder (remainder) when x is divided by 2 to the Nth power.
  • the remainder may be 2 to the Nth power and may not be in the range of 0 to 2 N ⁇ 1.
  • the range is not limited to 0 to 255, and may be ⁇ 128 to 127.
  • residue reduction refers to digital data conversion and reduction using a remainder function
  • “residue reduction data” refers to digital data converted and reduced using a residue function.
  • each bit of the digital data is referred to as LSB, 1SB, 2SB, 3SB, 4SB, 5SB, 6SB, and 7SB in order from the least significant bit side, and the most significant bit is referred to as MSB.
  • Invert is used for the sign or polarity of each bit, and “reverse” is used for the arrangement of a plurality of bits.
  • the vertical difference (modulation) is called VD (vertical differential encoding)
  • the remainder reduction is called MVD (modulo vertical differential encoding).
  • an image data modulation device and an image display device with reduced EMI are provided.
  • FIG. 1 is a block diagram illustrating an image data modulation device according to a first embodiment of the present invention.
  • FIG. 2 is a block diagram illustrating the configuration of a vertical differential modulation unit and a residue reduction unit illustrated in FIG. 1.
  • (A)-(e) is a schematic diagram explaining the principle of the remainder reduction part represented to FIG. It is a schematic diagram explaining remainder reduction data. It is a schematic diagram showing a response
  • (A) to (e) are timing charts illustrating the differential signal 54 shown in FIG.
  • (A) to (c) are schematic spectrum diagrams of assumed EMI. It is a schematic diagram showing a sample image and a histogram.
  • (A), (b) is a histogram of DVdata of a sample image.
  • (A), (b) is the histogram of MVDdata of a sample image.
  • (A), (b) is a schematic diagram showing the probability which takes 1 for every bit of the original image of a sample image, and MVDdata.
  • (A) to (e) are other timing charts illustrating differential signals. It is a timing chart explaining the analysis method of a data frequency. It is a schematic diagram showing the number of bits in which 1 or 0 continues in the differential signal out0 and the frequency thereof when the original image of the sample image 1 and MVDdata are sent to the differential wiring pair.
  • (A), (b) is a schematic diagram showing the data with high frequency in the original image of the sample image 1, and the differential signal out0 of MVDdata.
  • FIG. It is the spectrum figure after correction
  • FIG. It is a far-field EMI measurement result of the original image data of the sample image 1 and MVDdata.
  • FIG. 23 is a diagram showing the radiation dependence of EMI, in which the far-field EMI measurement results shown in FIG. 22 are displayed according to the order of the clock frequency. It is the spectrum figure after correction
  • FIG. It is the figure which expanded and displayed the far field EMI measurement result of the original image of sample image 2, and MVDdata according to a clock frequency.
  • (A) to (e) are other timing charts illustrating differential signals.
  • (A)-(g) is a timing chart explaining the frequency dependence of the in-phase and anti-phase components by a differential wiring pair.
  • (A) to (e) are other timing charts illustrating differential signals.
  • FIG. 6 is a block diagram illustrating an image display device according to a third embodiment of the invention.
  • FIG. 6 is a block diagram illustrating an image display device according to a third embodiment of the invention.
  • FIG. 42 is a block diagram of a differential signal demodulator illustrated in FIG. 41. It is a block diagram which illustrates the image display apparatus which concerns on the 4th Embodiment of this invention.
  • FIG. 27 is a schematic diagram illustrating a 10-bit Mini-LVDS data mapping example corresponding to the data mapping of LVDS transmission in FIGS. 26 (a) to (e).
  • FIG. 34 is a schematic diagram illustrating a 10-bit Mini-LVDS data mapping example corresponding to the data mapping of LVDS transmission in FIGS. 33 (a) to 33 (e).
  • FIG. 36 is a schematic diagram illustrating a 10-bit Mini-LVDS data mapping example corresponding to the data mapping of LVDS transmission in FIGS. 35 (a) to 35 (e).
  • FIG. 1 is a block diagram illustrating the configuration of an image data modulation device according to the first embodiment of the invention.
  • the image data modulation device 61 of this embodiment includes a vertical differential modulation unit 12, a remainder reduction unit 13, and a differential signal modulation unit 14.
  • a motion signal 54 is output.
  • Digital image data 50 is modulated to VDdata 52 by the vertical differential modulation unit 12.
  • the VDdata 52 is contracted to residue contract data 53 by the residue contraction unit 13, and the residue contract data 53 is modulated into a serial differential signal 54 by the differential signal modulation unit 14.
  • Digital image data 50 is composed of N-bit gradation data, where N is a natural number. For example, it is sent from a graphic controller (not shown).
  • the serial differential signal 54 output from the image data modulation device 61 has L M bits of serial data, where L and M are natural numbers. For example, it is sent to a display unit (not shown).
  • FIG. 2 is a block diagram illustrating the configuration of the vertical differential modulation unit and the remainder reduction unit illustrated in FIG.
  • the vertical differential modulation unit 12 includes a line memory 12A and a difference calculation unit 12B, inputs the digital image data 50, and outputs VDdata 52a.
  • the remainder reduction unit 13 includes a residue reduction circuit 13A and a sign bit addition unit 13B, and outputs MVD data bits mbb transmitted by inputting the VDdata 52a.
  • the digital image data 50 is input to the line memory 12A and the difference calculation unit 12B.
  • the line memory 12A temporarily holds the image data 50, delays it for a predetermined period, and then outputs the image data (hereinafter referred to as “previous image data”) 50A held in the difference calculation unit 12B.
  • image data is output with a delay of one horizontal period by the line memory 12A.
  • the vertical differential transmission method based on VDdata 52a is a method that utilizes the property that the correlation in the vertical direction of images is generally high.
  • the nth line image data 50 is transmitted as difference data between the nth line and the (n ⁇ 1) th line image data.
  • the correlation between the image data 50 of the nth line and the previous image data 50A of the n ⁇ 1th line is high. That is, since the difference is small, the data transition is greatly reduced, so that EMI is reduced as will be described later.
  • the VDdata 52a is N + 1-bit digital data.
  • the VDdata 52a When the VDdata 52a is expressed by an absolute value and a sign, the data amount of one bit of the sign is increased from the digital image data 50 and becomes a value of ⁇ 255 to 255.
  • the m-th image data of the n-th line is denoted by ma
  • the m-th image data of the (n ⁇ 1) -th line is denoted by mb
  • VDdata 52a is a value in the range of -255 to 255.
  • FIGS. 3A to 3E are schematic views for explaining the principle of the remainder contraction unit shown in FIG.
  • ma and mb are represented on the horizontal axis
  • probability distributions P (ma) and P (mb) having certain values ma and mb are represented on the vertical axis.
  • P (ma) and P (mb) having certain values ma and mb are represented on the vertical axis.
  • P (ma) in which ma takes a certain value is a distribution in which the probability of taking the same value as mb is the highest from the correlation of the images in the vertical direction, and the probability decreases with increasing distance from mb.
  • a remainder function of 52a is taken so that the MVD data bits mbb to be transmitted are in the range of 0 to 255.
  • 53a ma-mb (mod 256)
  • 53a is a residue class modulo 256 of ma-mb.
  • FIG. 4 is a schematic diagram for explaining remainder reduction data.
  • the OX axis is taken on a plane, and the image data ma and mb are represented by a unit length vector having a gradation value as an angle.
  • the gradation values of the image data ma and mb are expressed as an angle by converting the gradation value 0 into an angle 0 and the gradation value 256 into an angle 2 ⁇ .
  • any one of a1, a2 and a3 is in the range of ⁇ 128 to 127.
  • a modulo circle such a display method is referred to as a modulo circle.
  • FIG. 5 is a schematic diagram showing the correspondence between VDdata and MVDdata.
  • the first column displays several examples of VDdata 52a.
  • MVD data 53a (-128 to 127) is displayed in correspondence with VD data 52a.
  • MVDdata reduced in the range of ⁇ 128 to 127 is represented.
  • the third column displays the absolute value of MVDdata
  • the fourth column displays the sign bit of MVDdata.
  • the appearance probabilities of MVDdata in the natural image and the character image are schematically displayed.
  • the seventh column displays the number of transition bits from zero data in MVDdata, that is, the number of 1 in the bit string of MVDdata. The fifth to seventh columns will be described later.
  • data having a high appearance probability in a character image is, for example, VDdata 0, ⁇ 255, and 255. Of these, -255 and 255 have a large number of bits of “1”.
  • the corresponding MVDdata is 1 and ⁇ 1, and the number of bits that are “1” is small. That is, the number of transition bits is small. In this way, the one having a large appearance probability of VDdata is converted and contracted corresponding to the one having a small transition amount of MVDdata, which contributes to the reduction of EMI, as will be described later.
  • VDdata 52a and MVDdata 53a are each expressed by an absolute value and a sign bit
  • 2B is a process of adding a sign bit to the least significant bit to 8 bits with respect to the 7-bit absolute value related to MVDdata 53a that is a result of the remainder reduction.
  • MVDdata 53a is an MVD data value when considered in the decimal system, and when it is considered as a binary transmission signal, it is not determined which part the code bit is attached to. Therefore, when serially transmitting a transmission signal in the time direction, it is better to add code bits so that the transition probability is as small as possible.
  • MVDdata 53a can take a value from -128 to 127, the absolute value of -128 is 8 bits.
  • the MVD data 53a is converted to 7 bits using a method described later.
  • the positive MVD data 53a corresponds to an even number
  • the negative MVD data 53a corresponds to an odd number
  • a sign bit is added to the LSB side of the value of absolute value data-1. This is because the absolute value in the range of ⁇ 128 to ⁇ 1 is changed to the range of ⁇ 127 to 0 and expressed by 7 bits. Even if the above operation is performed, in the MVD data 53a, 0 is (00000000) and -1 is (00000001), and can be distinguished by the sign bit.
  • the relationship between VDdata 52a and MVDdata 53a can be generalized as follows.
  • MVD data represents a data format in which the sign bit of MVDdata is added to the LSB side of the original 7-bit absolute value of MVDdata, that is, the MVD data bit mbb to be transmitted.
  • the differential signal modulation unit 14 modulates the remainder contracted data 53 into a serial differential signal 54.
  • the remaining reduced data 53 for one pixel is modulated into the differential signal 54 of L M-bit serial data (where L and M are natural numbers).
  • 6A to 6E are examples, and the differential signal modulation unit 14 can also output other differential signals as described below.
  • Red (red, R), green (green, G), and blue (blue, B) of the digital image data 50 are red (R7-0), green (G7-0), blue, which are 8-bit MVD data, respectively. It is reduced to (B7-0).
  • red (R7-0), green (G7-0), and blue (B7-0) MVD data are arranged in order from the upper bit side to the lower bit side.
  • LSB and 2SB bits data R1, G1, B1 of the second bit from the LSB side
  • the image data modulation device 61 of the present embodiment is an image data modulation device for digital image data 50 that outputs such a differential signal 54.
  • Arranging the image data 50 into the differential signal 54 as shown in FIGS. 6A to 6E is constructed based on the following consideration regarding EMI.
  • EMI the generation principle of EMI and the reduction method thereof will be considered.
  • in-phase components may occur, and as a result, EMI increases.
  • VCOM occurs at the change point of the transmission signal
  • the frequency of the transmission signal increases and the rate at which the in-phase component is generated increases.
  • the ratio of the in-phase component to the anti-phase component becomes large, and the influence of the anti-phase component becomes relatively large. That is, the radiated electromagnetic field due to the in-phase component is measured as EMI in the high frequency region, and the radiated electromagnetic field due to the reverse phase component is measured as EMI in the low frequency region.
  • V ZI.
  • Z is a real number component that is an absolute value and an imaginary number component that represents a phase, and can be expressed as in equation (2).
  • Z ⁇ ((R + j ⁇ L) / (G + j ⁇ C)) (2)
  • the resistance R of the wiring having a rectangular parallelepiped cross section is defined as follows.
  • the wiring resistivity ⁇ , the wiring width W, the wiring thickness t, and the wiring length are l.
  • R ⁇ ⁇ l / w / t (4) It is expressed.
  • the wiring resistance is proportional to the 1/2 power of the frequency.
  • the thickness of the skin becomes thicker than the thickness of the wiring, and therefore, according to the equation (4) and according to the equation (5) at the high frequency.
  • EMI is proportional to current.
  • the high-frequency current component in the wiring portion is attenuated by the wiring resistance representing the conductor loss at high frequency.
  • a current component passing through the differential wiring is derived from the spectrum component (FFT (Fast Fourier Transform)) of the voltage on the input side.
  • FFT Fast Fourier Transform
  • the radiated electric field is proportional to the FFT component obtained by converting the data waveform into the frequency component multiplied by the square root of the frequency.
  • FIG. 24, FIG. 25, and FIG. 37 which will be described later, are those in which the radiation intensity is predicted by the equation (6).
  • FIG. 8 is a schematic diagram showing a sample image and a histogram. As shown in FIG. 8, the sample images are two typical images, sample image 1 (character image) and sample image 2 (natural image).
  • image information such as the operation screen of a personal computer is patterned, it falls into the classification of character images, and captured images such as live-action images are natural images in which adjacent image information gradually becomes brighter or darker Enter into the classification.
  • FIGS. 9A and 9B are histograms of VDdata of the sample image.
  • the VDdata 52a has an 8-bit notation rounded to 7-bit data obtained by removing the LSB from the absolute value and further added with a sign bit on the LSB side.
  • data expressed as 254 corresponds to original data +255, that is, “11111111” in binary notation, and a positive sign bit “0” is added to the LSB side of the upper 7 bits of the original data.
  • the data denoted as 255 is obtained by adding a sign bit “1” to the LSB side of the upper 7 bits of the absolute value “11111111” of the original data-255. Therefore, even numbers represent positive data and odd numbers represent negative data.
  • VDdata 52a has a high probability of taking 0, and the appearance probabilities concentrate on the low gradation data values.
  • the value of VDdata 52a is almost 0, but the probability of taking 254 or -255 next is high.
  • VDdata 52a changes from 0 to 255 or -255, it can be seen that most data bit values rise or fall at a time.
  • FIGS. 10A and 10B are MVDdata histograms of the sample image. As shown in FIGS. 10A and 10B, in the sample image 2 (natural image), the MVD data 53a has a high probability of taking 0 and is concentrated on the low gradation data value.
  • the values of the MVDdata 53a corresponding to the values 254 and 255 of the VDdata 52a are “00000010” and “00000001” in binary notation, respectively. It can be seen that the number of bit transitions from 0 decreases as in the case of a natural image. Thus, in a high contrast image such as a character image, the value of VDdata 52a and the value of MVDdata 53a are greatly different.
  • the fifth column and the sixth column represent the appearance probabilities of the natural image and the character image of the image signal.
  • the bit values of the corresponding MVDE data 53 are shown in the third and fourth columns.
  • a natural image having a high appearance probability has a high probability that the 6th and 7th bits (that is, LSB and 1SB of the absolute value data) of the absolute value of the MVDE data 53 transition from the MSB side. It can be seen that the number of bits is small. That is, the change in the absolute value of the MVD data bit is small.
  • the value of MVDdata 53a has high appearance probability of “00000010” and “00000001”, and the number of bit transitions from 0 is reduced as in the natural image. That is, also in this case, the change in the absolute value of the MVD data bit is small.
  • FIGS. 11A and 11B are schematic diagrams showing the probability of taking “1” for each bit of the original image of the sample image and the MVDdata.
  • the probability of taking “1” for each bit of data refers to the probability that the nth bit Dn of data D will be “1”, where n is a natural number from 0 to 7, and is expressed as P1 (n) below. .
  • the image data 50 and P1 (n) of the MVDdata 53a are represented with n on the horizontal axis and P1 (n) on the vertical axis.
  • the probability P1 (n) of taking “1” for each bit of the MVDdata 53a in the natural image and the character image is summarized as follows.
  • MVDdata 53a In each bit of the MVD data 53a, the correlation by color is high and the probability is almost the same.
  • C In a character image, MVDdata 53a has a probability of taking "1" to be almost zero when n is 2 or more. In other words, in the MVD data 53a, the bits that take “1” are almost the sign bits and the LSB of the absolute value data, and the other bits remain almost “0”.
  • MVDdata53a is expected to have a high EMI reduction effect.
  • the differential signal 54 is the LSB and 1SB of the MVDdata 53a arranged together in out3. . Therefore, when the MVD data 53a has a configuration in which the 7 bits of the absolute value data and the 1 bit of the sign bit are arranged as described above, the probability that the sign bit of the MVD and the LSB of the absolute value data take “1” is the same. And is expected to transition in the same way. Therefore, by arranging like the out3 of this embodiment, the frequency of the differential signal can be further reduced, and the EMI can be reduced.
  • EMI reduction techniques by converting the data array of MVDdata 53a can be listed as follows. Note that EMI can also be reduced by lowering the voltage of the differential signal, but here, EMI reduction methods mainly by converting the data array are listed.
  • the frequency of (a) above By lowering the frequency of (a) above, the high frequency component of the spectrum V (f) of the differential signal is attenuated. Therefore, the estimated EMI spectrum obtained by multiplying the assumed EMI spectrum shown in FIGS. 7A to 7C by the voltage spectrum V (f) of the differential signal is reduced at a high frequency. In order to reduce the frequency of V (f), it is effective to reduce the frequency of data transition and lengthen the time interval of data to be transitioned.
  • the magnitude of the spectrum V (f) of the differential signal can be reduced. Therefore, the spectrum of EMI is reduced.
  • it is effective to associate the MVD data 53a having a small data transition amount with the VD data 52a having a high appearance frequency.
  • the probability that a certain data bit takes 1 is higher than the probability that it takes 1 of lower order data bits (LSB side). Low. That is, P1 (i) ⁇ P1 (j) where 8> i> j. As a result, the amount of data transition is minimized by arranging the upper bits to the lower bits or from the lower bits to the upper bits.
  • the differential signal 54 shown in FIGS. 6A to 6E also has a configuration in which data is arranged in order from the MSB to the LSB side. For example, each bit data of R7-R2, G7-G3, B7-B4 is arranged in the differential signals out0-3. Thereby, the amount of data transition is suppressed to the minimum, and the reduction of EMI is reduced.
  • the spectrum V (f) of the differential signal can be changed by changing the duty ratio of (c). Thereby, for example, EMI can be reduced by reducing the spectrum V (f) of the differential signal at a specific frequency. This will be described later.
  • FIGS. 12A to 12E are other timing charts illustrating differential signals.
  • the differential signal modulation unit 14 modulates the residual contraction data 53 into the differential signal 54 shown in FIGS. 12A to 12E, which is the image data modulation shown in FIG. Different from the device 61. The rest is the same as that of the image data modulation device 61 shown in FIG.
  • the red (red, R), green (green, G), and blue (blue, B) of the digital image data 50 are the absolute values of the MVD data bits, red (R6-0), green (G6-0), blue, respectively. (B6-0) and the sign bit, red (RS), green (GS), and blue (BS).
  • the absolute values of the respective colors are arranged in order from the upper bit side to the lower bit side. Thereby, the data transition amount is suppressed to the minimum.
  • the sign bits RS, GS, BS are arranged next to the control signals DE, VS, HS, CT.
  • ⁇ represents bit inversion
  • ⁇ RS, ⁇ GS, and ⁇ BS represent inversion of the sign bits RS, GS, and BS, respectively.
  • the data values that are almost zero on the high bit side are painted in gray.
  • the probability that the sign bit of the character image and the natural image is “1” is less than 0.5. Therefore, by inverting the sign bit, the probability of taking 1 becomes greater than 0.5, and the amount of data transition is reduced at the boundary between the first half control signal part and the second half sign bit part in FIG. Because it can.
  • FIG. 13 is a timing chart illustrating a data frequency analysis method.
  • a continuous bit period of “1” and “0” is obtained.
  • a bit period P (1) in which “1” of MVDdata continues and a bit period P (0) in which “0” continues are calculated for image data.
  • the data frequency can be roughly grasped.
  • FIG. 14 is a schematic diagram showing the number of consecutive 1 or 0 bits in the differential signal out0 and its frequency when the original image of the sample image 1 and the MVDdata are sent to the differential wiring pair.
  • FIG. 14 shows the original image data in the character image and P (0) and P (1) of the differential signal out0 of MVDdata subjected to the rearrangement of FIGS. 12 (a) to 12 (e).
  • FIG. 16 is a schematic diagram showing the number of consecutive 1 or 0 bits in the differential signal out2 and its frequency when the original image of the sample image 1 and the MVDdata are sent to the differential wiring pair.
  • FIG. 18 is a schematic diagram showing the number of consecutive 1 or 0 bits in the differential signal out0 and its frequency when the original image of the sample image 2 and the MVDdata are sent to the differential wiring pair. That is, in FIG. 18, the original image data in the natural image and the P () of the differential signal out0 of the MVDdata (FIGS. 12A to 12E) subjected to the rearrangement of FIGS. 12A to 12E. 0) and P (1).
  • FIGS. 19A and 19B are schematic diagrams showing data with high frequency in the differential signal out0 between the original image of the sample image 2 and the MVDdata. That is, a representative example of the MVDdata (FIGS. 12A to 12E) at out2 of the character image and the waveform of the original image data, which are apparent from FIG.
  • the waveform can be divided into frequency components by performing FFT (Fast ⁇ Fourier ⁇ ⁇ ⁇ Transform) processing.
  • the waveform can be used to estimate at which frequency the radiation increases or decreases. That is, V (f) can be calculated by performing FFT processing on the waveform data string.
  • the FFT processing of the MVD data 53a as it is as described above has a large influence on the sample image, and the tendency is difficult to grasp. Therefore, the data having the highest frequency representing the characteristics of the MVD data 53a is subjected to FFT processing.
  • the motif device was a liquid crystal display having a resolution of 1920 ⁇ 1080.
  • EMI measurement by the 3m method is performed, and optimal rearrangement of LVDS data mapping is verified based on the actual measurement data.
  • the clock frequency is 148.5 MHz, since the odd-numbered pixels and even-numbered pixels are divided, the clock frequency is 74.25 MHz.
  • FIG. 20 is a spectrum diagram by FFT of MVDdata that is frequently used in the sample image 1.
  • the horizontal axis represents the order N times the clock frequency, and the vertical axis represents the voltage component. Since the clock frequency is 74.25 MHz, the 13th harmonic is 965.25 MHz.
  • the regulated frequency of the CISPR (International Special Committee on Radio Interference, International Radio Interference Special Committee) 22 in which the EMI limit is set is 30 MHz to 1000 MHz, so the 13th harmonic is considered.
  • FIG. 21 is a spectrum diagram after correction of MVDdata that is frequently performed in the sample image 1.
  • FIG. 21 shows an estimated value of the frequency dependency V (f) of the driving point voltage for comparing the MVDdata (FIGS. 12A to 12E) in the character image with the radiation intensity of the original image data.
  • V (f) the frequency dependency of the driving point voltage
  • FIG. 22 shows far-field EMI measurement results of the original image data of the sample image 1 and MVDdata.
  • an actual LCD with a resolution of 1920 ⁇ 1080 is used, and the display image is an EMI obtained by comparing the original image with the one converted into an MVD image (FIGS. 12A to 12E) by software.
  • FIG. 23 is a diagram showing the radiation dependence of EMI, which shows the far-field EMI measurement results shown in FIG. 22 according to the order of the clock frequency.
  • FIG. 23 shows an EMI measurement result in which only the vicinity of the Nth harmonic component of the clock frequency is extracted in order to clarify the frequency dependence due to the waveform.
  • FIG. 24 is a spectrum diagram after correction of MVDdata having a high frequency in the sample image 2.
  • P (0): P (1) 1: 1 (data, which is frequently used in the original image.
  • FIG. 25 is an enlarged view of the far field EMI measurement result of the original image of the sample image 2 and the MVDdata according to the clock frequency.
  • ⁇ Represents the result of radiation intensity by 3m method in natural images. As expected, it is confirmed that the radiation is greatly reduced in the fourth harmonic component and that the radiation is also reduced in the sixth harmonic component.
  • the EMI reduction effect in the case of MVDdata is summarized as follows.
  • the image data modulation device 61 of the image data shown in FIG. 1 has an EMI reduction effect in most frequency bands. Also, it can be seen from FIGS. 21 and 24 that the differential signal arrangement shown in FIGS. 6A to 6E and FIGS. 12A to 12E is effective in reducing EMI.
  • the radiation intensity may increase at the 10th and 11th harmonics of the clock frequency.
  • a wire cable that transmits an LVDS signal or an FPC board has a common mode mode conversion and a large change in common mode impedance with the transmission / reception board, so that radiation increases at the resonance frequency due to the cable length. There is.
  • FIGS. 26A to 26E are other timing charts illustrating differential signals. As shown in FIGS. 26A to 26E, the data arrangement order is changed between two clocks.
  • the differential signal modulation unit 14 modulates the residual contraction data 53 into the differential signal 54 shown in FIGS. 26A to 26E, which is the image data modulation shown in FIG. Different from the device 61. The rest is the same as that of the image data modulation device 61 shown in FIG.
  • the first clock is arranged from the lower bit to the upper bit in MVDdata, and the second clock is arranged from the upper bit to the lower bit.
  • FIG. 27 is a schematic diagram showing the number of consecutive 1 or 0 bits in the differential signal out0 and the frequency thereof when the MVDdata of the sample image 2 is sent to the differential wiring section.
  • P (0) and P (1) when MVDdata of a natural image is modulated into differential signals shown in FIGS. 12 (a) to (e) and FIGS. 26 (a) to (e), respectively. Represents the histogram.
  • the EMI reduction effect by the adjacent data bit inversion of the differential wiring in the EMI reduction method (d) will be described.
  • the differential transmission is less affected by the power supply surface and the ground surface, it may unintentionally include common mode transmission due to the waveform rising, falling imbalance, and impedance discontinuity. It will be explained that this common mode current causes a large radiation intensity when flowing into the power supply and ground plane.
  • FIG. 28 is a schematic diagram showing a current distribution of adjacent differential wiring pairs in the same phase.
  • FIG. 28 schematically illustrates a case where the differential wiring has two adjacent differential wirings and differential transmission paths 1 and 2 and an in-phase component is generated.
  • the differential transmission path 1 includes a plus transmission line 1-1 and a minus transmission line 1-2
  • the differential transmission path 2 includes a plus transmission line 2-1 and a minus transmission line. It has a line 2-2.
  • each differential transmission path since the currents flowing through the pair of transmission lines are almost equal and opposite to each other, as described above, the electromagnetic field created by each transmission line cancels out with the far field and EMI is reduced.
  • an imbalance may occur between the current values of the plus-side transmission lines 1-1 and 2-1 and the minus-side transmission lines 1-2 and 2-2. For example, when the data bit value is (0 ⁇ 1), the transmission lines 1-1 and 2-1 rise and the 1-2 and 2-2 fall.
  • the differential transmission lines 1 and 2 both represent a state in which a high-frequency current larger than that on the minus side 1-2, 2-2 flows through the plus side transmission lines 1-1, 2-1. Yes.
  • the electromagnetic field distribution at this time is as schematically shown in FIG.
  • FIG. 29 the direction and magnitude of the high-frequency current of each transmission line 1-1 to 2-2 of the adjacent differential wiring pair and the direction of the electromagnetic field radiated by the high-frequency current are shown. As shown in FIG. 29, since the common mode electromagnetic field components generated by unbalance are in the same direction, they are strengthened.
  • FIG. 30 is a schematic diagram illustrating a current distribution in which the adjacent differential wiring pair has a reverse phase.
  • the differential wiring is different from the differential wiring shown in FIG. 28 in that a negative phase component is generated in two adjacent differential wirings and differential transmission paths 1 and 2. Other than this, the description is omitted because it is the same as FIG.
  • FIG. 31 shows the direction and magnitude of the high-frequency current of each transmission line 1-1 to 2-2 of the adjacent differential wiring pair and the direction of the electromagnetic field radiated by the high-frequency current.
  • the common mode electromagnetic field component generated by imbalance is in the reverse direction, it is canceled and electromagnetic waves are not transmitted to the far field.
  • FIGS. 32A to 32G are timing charts for explaining the frequency dependence of the in-phase and anti-phase components due to the differential wiring pair. It represents the effect of canceling the common mode component by dephasing by the data frequency.
  • 33A to 33E are other timing charts illustrating differential signals.
  • 33A to 33E illustrate data mapping by rearrangement using reverse phase.
  • the arrangement of signal lines shown in FIGS. 33A to 33E is effective when the data frequency is a low frequency and when it is desired to reduce a specific frequency component.
  • 34A to 34E are other timing charts illustrating differential signals. 34 (a) to (e), FIGS. 26 (a) to (e) (reversing order between two clocks) and FIGS. It is a combination.
  • FIGS. 35A to 35E are other timing charts illustrating differential signals.
  • the sign bit (0) and the lower bit (1) are arranged in the same data string.
  • the differential signal modulating unit 14 modulates the remainder contracted data 53 into the differential signal 54 shown in any one of FIGS. 33 (a) to 35 (e). Different from the image data modulation device 61 shown in FIG. The rest is the same as that of the image data modulation device 61 shown in FIG.
  • the least significant bit and the sign bit have almost the same probability that the data value is 1.
  • the sign bit is arranged with the least significant bit of the image bits of the differential signals out0, out1, and out3.
  • the control signal of the differential signal out2 is adjacent to the upper bit, so that the transition probability can be made almost zero for both the character image and the natural image.
  • FIG. 36 is a spectrum diagram after correction of MVDdata having a high frequency in the sample image 2. The result of comparing the frequency dependence after performing FFT processing on the MVD data 53a and further correcting the MVD data 53a is shown.
  • FIG. 37 is an enlarged view of the far-field EMI measurement result of the original image data of the sample image 2 and the MVDdata according to the clock frequency.
  • FIG. 37 the absolute values of the vertical components of the far-field radiation intensity of MVD (FIGS. 12A to 12E) and MVD (FIGS. 35A to 35E) are shown.
  • radiation is reduced by the 10th harmonic component, but radiation is increased by the 6th harmonic component.
  • the vertical differential modulation unit 12 modulates the image data 50 to VDdata 52 and the remainder contracting unit 13 contracts the remainder contracted data 53.
  • the remainder contracting unit 13 can collectively convert the image data 50 to the remainder contracting data 53.
  • FIG. 38 is a schematic diagram illustrating a processing method of the remainder contraction unit. As shown in FIG. 38, the image data mb and 128 can be compared, and the remainder contracted data mbb can be calculated according to the size.
  • FIG. 39 is a schematic diagram illustrating a method for restoring MVDdata. As shown in FIG. 39, the image data mb and 128 can be compared, and the image data ma can be restored according to the size.
  • FIG. 40 is a block diagram illustrating an image data modulation device according to the second embodiment of the invention. As shown in FIG. 40, in the image data modulation device 62, the digital image data 50 is collectively converted into the residual contracted data 53 by the residual contracting unit 13a. Since other than this is the same as that of the image data modulation device 61, description thereof is omitted.
  • FIG. 40 illustrates a configuration in which the differential signal modulation unit 14 is used and the differential signal 54 is output in FIG. 40, but other than the differential signal 54 shown in FIGS. 6 (a) to 6 (e). 12 (a) to (e), FIGS. 26 (a) to (e), and FIGS. 33 (a) to 35 (e) may be used.
  • the maximum value of EMI is reduced. Therefore, it is possible to reduce the maximum value of the desired frequency by changing the rearrangement method of the LVDS data mapping at the frequency where the radiation intensity is increased by the mounting conditions, for example, the cable length, the board frequency, and the like.
  • FIG. 41 is a block diagram illustrating an image display apparatus according to the third embodiment of the invention.
  • the image display device 71 includes a graphic controller 10, an image data modulation device 61 (portion surrounded by a wavy line), a differential signal demodulation unit 16, a remainder restoration unit 17, a vertical difference demodulation unit 18, and a signal.
  • a line driving circuit 20 is included. This is an image display device that converts and transmits digital image data 50 output from the graphic controller 10 and inputs the demodulated digital image data 58 to the signal line drive circuit 20 for display.
  • FIG. 41 illustrates the overall configuration of an image display apparatus that employs LVDS.
  • the image data modulation device 61 is the same as the image data modulation device shown in FIG.
  • the digital image data 50 output from the graphic controller 10 is modulated into a serial differential signal 54 by an image data modulator 61.
  • the differential signal 54 is input to the differential signal demodulator 16 by LVDS, for example, via four pairs of differential signal transmission paths. At this time, the clock signal is also transmitted to the differential signal demodulator 16 through a pair of differential signal transmission paths provided separately.
  • the differential signal demodulating unit 16 demodulates the MVDdata 56 from the input serial differential signal 54 and generates timing from the clock and the control signal.
  • the MVD data 56 is input to the remainder restoration unit 17 and restored to VD data 57. Restoration from MVDdata 56 to VDdata 57 is performed by taking a remainder function as described above.
  • the vertical differential demodulator 18 receives the VDdata 57 and demodulates it into digital image data 58.
  • the demodulated digital image data 58 is input to the signal line driving circuit 20 of the liquid crystal display unit, and an image is displayed on the liquid crystal display unit.
  • the residue restoration unit 17 includes a code bit removal unit 17A and a residue restoration circuit 17B.
  • the vertical differential demodulator 18 includes a line memory 18A and an adder circuit 18B, and inputs VDdata 57 and outputs digital image data 58.
  • VDdata 57 is input to the line memory 18A and the addition circuit 18B.
  • the line memory 18A temporarily holds the digital image data 58, delays it for a predetermined period, and then outputs the image data (hereinafter referred to as “previous image data”) 58A held in the adding circuit 18B.
  • image data is output with a delay of one horizontal period by the line memory 18A.
  • the remainder restoration unit 17 can collectively calculate the digital image data 58 from the MVDdata 56 based on the above-described MVDdata restoration method.
  • the configuration in which the digital image data 50 is modulated into the differential signal 54 by using the image data modulation device 61 is exemplified, but the image data modulation device 62 can also be used.
  • FIG. 43 is a block diagram illustrating an image display apparatus according to the fourth embodiment of the invention.
  • FIG. 43 shows an image display device 72 using the image data modulation device 62 and the remainder restoration unit 18a.
  • the remainder restoration unit 18a collectively converts the remainder reduction data 56 to the digital image data 58 as described above.
  • the differential signal 54 in addition to using the arrangement of the remainder contracted data 53 shown in FIGS. 6A to 6E, FIGS. 12A to 12E and FIGS.
  • the image data modulation apparatus using the arrangement of the remainder contraction data 53 shown in e) can also be used.
  • Mini-LVDS is small-amplitude differential signal transmission used for wiring from the timing controller to the liquid crystal driver in the LCD drive board.
  • 6 bits in many cases, 6 data bits are arranged in a time direction in one clock and transmitted in 3 pairs, 4 pairs, 5 pairs, or 6 pairs.
  • 8 bits 8 data bits are often arranged in a time direction during one clock and transmitted in 3 pairs, 4 pairs, 5 pairs, or 6 pairs.
  • 8 bits in many cases, 8 data bits are arranged in the time direction during one clock and transmitted in 6 pairs, 7 pairs, or 8 pairs.
  • FIG. 44 shows a 10-bit Mini-LVDS data mapping example corresponding to the data mapping of LVDS transmission in FIGS. 26 (a) to (e).
  • the code bits are arranged in the time direction and combined with a control signal with a low transition probability, but in Mini-LVDS transmission, it is combined with the most significant bit with a low transition probability.
  • the code bit is serialized and combined with a data bit with a low transition probability.
  • FIG. 45 shows an example of 10-bit Mini-LVDS data mapping corresponding to the data mapping of LVDS transmission in FIGS.
  • the bit order of adjacent differential wirings is matched, highly related colors are arranged in adjacent differential wirings, and one of them is reversed phase.
  • FIG. 46 shows a 10-bit Mini-LVDS data mapping example corresponding to the data mapping of LVDS transmission in FIGS. 35 (a) to 35 (e).
  • the sign bit and the least significant bit are arranged in the time direction on the same wiring.
  • the difference from FIGS. 35A to 35E is that it is not necessary to include a control signal in the data mapping, so that all the sign bits and the least significant bits of Red, Green, and Blue can be arranged on the same signal line. .
  • the transition probability of the bits from the most significant bit to the lower 2 bits is low, so 6 of the 8 differential signal line pairs can be lowered in frequency, and EMI reduction can be expected.
  • the wiring combining the least significant bit and the sign bit may increase the frequency, but the transition probability is not as high as that of a character image.
  • the image display devices 71 and 72 of the present embodiment it is possible to reduce the EMI in the section from the image data 50 to the display unit.
  • image data modulation devices and image display devices that can be implemented by those skilled in the art based on the image data modulation device and image display device described above as embodiments of the present invention are also included in the gist of the present invention. As long as they are included.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

　ＥＭＩを低減した画像データ変調装置及び画像表示装置を提供する。 　デジタル画像データ(50)を入力し、保持している所定の期間遅延させた前画像データに対する差分をＶＤｄａｔａ(52)として変調する差分変調部(12)と、前記ＶＤｄａｔａを剰余関数により１ビット圧縮した剰余縮約データ(53)に縮約する剰余縮約部(13)と、前記剰余縮約データをシリアル信号に変調する差動信号変調部(14)と、を備え、前記剰余縮約部は、前記ＶＤｄａｔａの出現確率の大きなものを前記剰余縮約データの遷移量の小さいものに対応させて変換し、前記シリアル信号は、１画素分の前記剰余縮約データを上位ビット側から下位ビット側の順番にまたは下位ビット側から上位ビット側の順番に配列したものを有することを特徴とする画像データ変調装置が提供される。

Description

画像データ変調装置及び画像表示装置
　本発明は、画像データ変調装置及び画像表示装置に関する。
　液晶ディスプレイやＬＥＤディスプレイ、プラズマディスプレイ、電界効果型表示装置、ＥＬディスプレイなどの画像表示装置は、マトリックス状に配置された画素と、これら画素に画像信号を供給するための信号線駆動回路と、この信号線駆動回路に画像データを伝送するための回路基板とを備えている。デジタル化された画像データはこの回路基板上を伝送されて、信号線駆動回路に入力される。
　一般に、信号線駆動回路に入力されるデジタル画像データは、赤（Ｒ）、緑（Ｇ）、青（Ｂ）などの色要素に対応する各画素の階調が８ビットであれば、８ビット×３＝２４ビットのデジタル画像データが伝送される。
　近年、画像表示装置の大画面化、高精細化が進められ、それに伴って、上述のような画像表示装置の回路基板上の伝送路を伝送される画像データの周波数も非常に高くなってきている。このように周波数の高いデジタルデータが伝送される場合、ＥＭＩと呼ばれる電磁ノイズが生じる場合があり、ＥＭＩを低減する必要が高まってきている。
　ＥＭＩを低減する方法としては、例えば、ＬＶＤＳ（Low Voltage Differential Signaling）やＲＳＤＳ（Reduced Swing Differential Signaling）といった差分データ伝送方式が提案されている。
　しかし、近年、液晶ディスプレイなどの画像表示装置の高精細化が進み、ＬＶＤＳのように小振幅差動信号に変換しても、その伝送路から発生するＥＭＩが問題となりつつある。この問題を解決する方法の一つとして、比較的低規模な回路構成でＥＭＩを低減する伝送方式である「垂直差分伝送方式」があり、そのデータマッピングについて提案されている（例えば、特許文献１参照）。
　また、従来の「垂直差分伝送方式」では、例えば、Ｎビット画像データをＮ－１ビット画像データに変換後、データビットの差分をとるため、画質が劣化するという問題があった。この問題を解決する方法の一つとして、剰余関数を使用することにより、差分データをＮビットに収め、可逆に変換する方式がある（例えば、特許文献２参照）。
特開２００８－２８７１５４号公報 特開２００６－２６１８３５号公報
　本発明は、ＥＭＩを低減した画像データ変調装置及び画像表示装置を提供する。
　本発明の一態様によれば、デジタル画像データを入力し、保持している所定の期間遅延させた前画像データに対する差分をＶＤｄａｔａとして変調する差分変調部と、前記ＶＤｄａｔａを剰余関数により１ビット圧縮した剰余縮約データに縮約する剰余縮約部と、前記剰余縮約データをシリアル信号に変調する差動信号変調部と、を備え、前記剰余縮約部は、前記ＶＤｄａｔａの出現確率の大きなものを前記剰余縮約データの遷移量の小さいものに対応させて変換し、前記シリアル信号は、１画素分の前記剰余縮約データを上位ビット側から下位ビット側の順番にまたは下位ビット側から上位ビット側の順番に配列したものを有することを特徴とする画像データ変調装置が提供される。
　本発明の他の一態様によれば、上記の画像データ変調装置と、前記差動信号を剰余縮約データに復調する差動信号復調部と、前記剰余縮約データをＶＤｄａｔａに復元する剰余復元部と、前記ＶＤｄａｔａをデジタル画像データに復調する差分復調部と、を備えたことを特徴とする画像表示装置が提供される。
　なお、本願明細書において、「剰余関数」とは、Ｎを自然数として、デジタルデータｘに、ｘを２のＮ乗で割ったときの剰余（余り）を対応させる関数をいう。例えば、９ビットの垂直差分データを２８（＝２５６）で割ったときの剰余（余り）に対応させる関数をいう。ただし、剰余は２のＮ乗個あればよく、０～２Ｎ－１の範囲でなくてもよい。例えば、０～２５５の範囲に限らず、－１２８～１２７でもよい。
　また、「剰余縮約」とは、剰余関数によりデジタルデータを変換して縮約することをいい、「剰余縮約データ」とは、剰余関数により変換して縮約したデジタルデータをいう。
　また、デジタルデータの各ビットを最下位ビット側から順番にＬＳＢ、１ＳＢ、２ＳＢ、３ＳＢ、４ＳＢ、５ＳＢ、６ＳＢ、７ＳＢといい、最上位ビットをＭＳＢという。
　また、「反転」とは各ビットの符号または極性に関して用い、「逆転」とは複数のビットの配列に関して用いる。
　また、垂直差分（変調）は、ＶＤ（vertical differential encoding）といい、剰余縮約は、ＭＶＤ（modulo vertical differential encoding）という。
　本発明によれば、ＥＭＩを低減した画像データ変調装置及び画像表示装置が提供される。
本発明の第１の実施形態に係る画像データ変調装置を例示するブロック図である。 図１に表した垂直差分変調部及び剰余縮約部の構成を例示するブロック図である。 （ａ）～（ｅ）は、図１に表した剰余縮約部の原理を説明する模式図である。 剰余縮約データを説明する模式図である。 ＶＤｄａｔａと伝送されるＭＶＤｄａｔａとの対応を表す模式図である。 （ａ）～（ｅ）は、図１に表した差動信号５４を例示するタイミングチャートである。 （ａ）～（ｃ）は、想定されるＥＭＩの概略スペクトラム図である。 サンプル画像とヒストグラムを表す模式図である。 （ａ）、（ｂ）は、サンプル画像のＤＶｄａｔａのヒストグラムである。 （ａ）、（ｂ）は、サンプル画像のＭＶＤｄａｔａのヒストグラムである。 （ａ）、（ｂ）は、サンプル画像の元画像及びＭＶＤｄａｔａのビットごとの１をとる確率を表す模式図である。 （ａ）～（ｅ）は、差動信号を例示する他のタイミングチャートである。 データ周波数の分析方法を説明するタイミングチャートである。 サンプル画像１の元画像及びＭＶＤｄａｔａを差動配線対に送った場合の差動信号ｏｕｔ０における１または０が連続するビット数とその頻度を表す模式図である。 （ａ）、（ｂ）は、サンプル画像１の元画像及びＭＶＤｄａｔａの差動信号ｏｕｔ０における頻度の多いデータを表す模式図である。 サンプル画像１の元画像及びＭＶＤｄａｔａを差動配線対に送った場合の差動データ対ｏｕｔ２における１または０が連続するビット数とその頻度を表す模式図である。 サンプル画像１の元画像及びＭＶＤｄａｔａの差動信号ｏｕｔ２における頻度の多いデータを表す模式図である。 サンプル画像２の元画像及びＭＶＤｄａｔａを差動配線対に送った場合の差動信号ｏｕｔ０における１または０が連続するビット数とその頻度を表す模式図である。 （ａ）、（ｂ）は、サンプル画像２の元画像及びＭＶＤｄａｔａの差動信号ｏｕｔ０における頻度の多いデータを表す模式図である。 サンプル画像１で頻度の高いＭＶＤｄａｔａのＦＦＴによるスペクトル図である。 サンプル画像１で頻度の高いＭＶＤｄａｔａの補正後のスペクトル図である。 サンプル画像１の元画像データとＭＶＤｄａｔａとの遠方界ＥＭＩ測定結果である。 図２２に表した遠方界ＥＭＩ測定結果をクロック周波数の次数に従って表示したＥＭＩの放射依存性の図である。 サンプル画像２で頻度の高いＭＶＤｄａｔａの補正後のスペクトル図である。 サンプル画像２の元画像及びＭＶＤｄａｔａの遠方界ＥＭＩ測定結果をクロック周波数に従って拡大表示した図である。 （ａ）～（ｅ）は、差動信号を例示する他のタイミングチャートである。 サンプル画像２のＭＶＤｄａｔａを差動配線部に送った場合の差動信号ｏｕｔ０における１または０が連続するビット数とその頻度を表す模式図である。 隣接差動配線対が同相の電流分布を表す模式図である。 隣接差動配線対が同相の電磁界分布を表す模式図である。 隣接差動配線対が逆相の電流分布を表す模式図である。 隣接差動配線対が逆相の電磁界分布を表す模式図である。 （ａ）～（ｇ）は、差動配線対による同相及び逆相成分の周波数依存性を説明するタイミングチャートである。 （ａ）～（ｅ）は、差動信号を例示する他のタイミングチャートである。 （ａ）～（ｅ）は、差動信号を例示する他のタイミングチャートである。 （ａ）～（ｅ）は、差動信号を例示する他のタイミングチャートである。 サンプル画像２で頻度の高いＭＶＤｄａｔａの補正後のスペクトル図である。 サンプル画像２の元画像データとＭＶＤｄａｔａとの遠方界ＥＭＩ測定結果をクロック周波数に従って拡大表示した図である。 剰余縮約部の処理方法を表す模式図である。 ＭＶＤｄａｔａの復元方法を表す模式図である。 本発明の第２の実施形態に係る画像データ変調装置を例示するブロック図である。 本発明の第３の実施形態に係る画像表示装置を例示するブロック図である。 図４１に表した差動信号復調部のブロック図である。 本発明の第４の実施形態に係る画像表示装置を例示するブロック図である。 図２６（ａ）～（ｅ）におけるＬＶＤＳ伝送のデータマッピングに対応した、１０ｂｉｔのＭｉｎｉ－ＬＶＤＳデータマッピング例を表す模式図である。 図３３（ａ）～（ｅ）におけるＬＶＤＳ伝送のデータマッピングに対応した、１０ｂｉｔのＭｉｎｉ－ＬＶＤＳデータマッピング例を表す模式図である。 図３５（ａ）～（ｅ）におけるＬＶＤＳ伝送のデータマッピングに対応した、１０ｂｉｔのＭｉｎｉ－ＬＶＤＳデータマッピング例を表す模式図である。
　（第１の実施の形態）
　図１は、本発明の第１の実施形態に係る画像データ変調装置の構成を例示するブロック図である。
　図１に表したように、本実施例の画像データ変調装置６１は、垂直差分変調部１２、剰余縮約部１３及び差動信号変調部１４を有し、デジタル画像データ５０を入力して差動信号５４を出力する。
　デジタル画像データ５０は、垂直差分変調部１２によりＶＤｄａｔａ５２に変調される。ＶＤｄａｔａ５２は、剰余縮約部１３により剰余縮約データ５３に縮約され、剰余縮約データ５３は、差動信号変調部１４によりシリアルの差動信号５４に変調される。
　デジタル画像データ５０は、Ｎを自然数として、Ｎビットの階調データからなる。例えば、図示しないグラフィックコントローラなどから送られてくる。また、画像データ変調装置６１から出力されるシリアルの差動信号５４は、Ｌ、Ｍを自然数として、Ｌ本のＭビットシリアルデータを有する。例えば、図示しない表示部に送られる。
　次に、各部の動作を説明する。
　図２は、図１に表した垂直差分変調部及び剰余縮約部の構成を例示するブロック図である。
　図２に表したように、垂直差分変調部１２は、ラインメモリ１２Ａ及び差分演算部１２Ｂを有し、デジタル画像データ５０を入力してＶＤｄａｔａ５２ａを出力する。また、剰余縮約部１３は、剰余縮約回路１３Ａ及び符号ビット付加部１３Ｂを有し、ＶＤｄａｔａ５２ａを入力して伝送されるＭＶＤデータビットｍｂｂを出力する。
　デジタル画像データ５０は、ラインメモリ１２Ａと差分演算部１２Ｂとに入力される。
　ラインメモリ１２Ａは、画像データ５０を一旦保持し、所定の期間遅延させた後、差分演算部１２Ｂに保持した画像データ（以下、「前画像データ」）５０Ａを出力する。本実施例においては、ラインメモリ１２Ａにより１水平期間遅延させて画像データを出力する。
　差分回路１２Ｂは、デジタル画像データ５０から前画像データ５０Ａを減算してＶＤｄａｔａ５２ａを出力する。
　すなわち、
　　　ｎライン目のＶＤｄａｔａ５２ａ
　　　　　　　　＝ｎライン目のデジタル画像データ５０
　　　　　　　　－（ｎ－１）ライン目の前画像データ５０Ａ
により、ＶＤｄａｔａ５２ａを出力する。１ライン目に関しては、（ｎ－１）ライン目の前画像データ５０Ａが存在しないため、データ値をすべて０とする。そのため、１ライン目は元の画像データそのままが伝送される。
　ＶＤｄａｔａ５２ａによる垂直差分伝送方式は、一般的に画像の垂直方向の相関が高いという性質を利用した方式である。ｎライン目の画像データ５０は、ｎライン目とｎ－１ライン目の画像データの差分データとして伝送される。ｎライン目の画像データ５０とｎ－１ライン目の前画像データ５０Ａは相関が高い。すなわち差分が小さいため、データの遷移が大幅に減少し、そのため後述するようにＥＭＩが低減する。
　デジタル画像データ５０がＮビットのデジタルデータの場合、ＶＤｄａｔａ５２ａは、Ｎ＋１ビットのデジタルデータとなる。
　以下、Ｎ＝８の場合を例にして説明する。デジタル画像データ５０は、０～２５５の値となる。
　ＶＤｄａｔａ５２ａは、絶対値と符号とで表した場合、デジタル画像データ５０よりも符号の１ビット分データ量が増え、－２５５から２５５の値となる。例えば、ｎライン目のｍ画素目の画像データをｍａ、また、ｎ－１ライン目のｍ画素目の画像データをｍｂとする。ｎライン目のｍ画素目のＶＤｄａｔａ５２ａは、５２ａ＝ｍａ－ｍｂとなる。
　ここで、ｍａ、ｍｂがそれぞれ０～２５５の値を取り得るため、ＶＤｄａｔａ５２ａは－２５５～２５５の範囲の値となる。しかし、１つのｍｂを固定して考えると、ｍａは０～２５５の８ビット値をとるため、ＶＤｄａｔａ５２ａ（１ライン前の画像データ）は－ｍｂに対して５２ａ＝（０－ｍｂ）～（２５５－ｍｂ）の範囲の値となる。従って、ＶＤｄａｔａ５２ａも同様に８ビットで表せるはずである。
　図３（ａ）～（ｅ）は、図１に表した剰余縮約部の原理を説明する模式図である。
　図３（ａ）～（ｅ）においては、ｍａ、ｍｂを横軸に、またｍａ、ｍｂがある値をとる確率分布Ｐ（ｍａ）、Ｐ（ｍｂ）を縦軸に表している。
　図３（ａ）に表したように、ｍｂを０～２５５の範囲のある１つの値に固定して考えるとＰ（ｍｂ）は、縦軸に平行な直線となる。ｍａがある値をとる確率分布Ｐ（ｍａ）は、垂直方向の画像の相関から、ｍｂと同じ値をとる確率が最も高く、ｍｂから離れるに従い確率が減っていく分布となる。
　図３（ｂ）に表したように、５２ａ＝ｍａ－ｍｂがとる確率分布Ｐ（５２ａ）は、図３（ａ）のＰ（ｍｂ）を縦軸と一致するように並行移動した曲線となる。
　ここで、図３（ｃ）に表すように、伝送されるＭＶＤデータビットｍｂｂを０～２５５の範囲となるように、５２ａの剰余関数をとる。つまり、剰余縮約により、
　　　５３ａ＝ｍａ－ｍｂ　　（ｍｏｄ　２５６）
とする。ここで、５３ａは、ｍａ－ｍｂの２５６を法とする剰余類である。
　このように、５３ａを０～２５５の範囲の値に制限しても、ｍｂの値から５３ａの元の値を算出することができる。
　５３ａとｍｂとから、ｍａを算出する復号は、図３（ｄ）に表したように、ｍａ＝５３ａ＋ｍｂを算出し、さらに０～２５５の範囲内となるように剰余関数をとる。すなわち、
　　　ｍａ＝５３ａ＋ｍｂ　　（ｍｏｄ　２５６）
とする（図３（ｅ））。５３ａ＋ｍｂを２５６で割った剰余をとればよい。
　なお、上記の剰余縮約データの算出法においては、ｍｂｂが、０～２５５の範囲となるように剰余縮約する場合について説明した。しかし、ｍｂｂは、任意の範囲にすることができ、例えば、－１２８～１２７の範囲にすることもできる。
　その場合、剰余縮約の演算は、次のように、考えることもできる。
　図４は、剰余縮約データを説明する模式図である。
　図４に表したように、平面上にＯＸ軸をとり、画像データｍａ、ｍｂを階調値を角度とする単位長さのベクトルで表す。すなわち、画像データｍａ、ｍｂの階調値を、階調値０を角度０に、階調値２５６を角度２πに換算して、階調値を角度で表す。
　ａ１＝ｍａ－ｍｂ、ａ２＝ｍａ－ｍｂ＋２５６、ａ３＝ｍａ－ｍｂ－２５６とおくと、ａ１、ａ２、ａ３のいずれかが－１２８～１２７の範囲の値となる。これを剰余縮約データｍｂｂとする。すなわち、図４において、ｍａ－ｍｂを表す時計回り、反時計回りの２つの角度のうち小さい方をｍｂｂとする。なお、このような表示法を、以下、モデュロサークルという。
　図５は、ＶＤｄａｔａとＭＶＤｄａｔａとの対応を表す模式図である。
　図５において、第１列目は、ＶＤｄａｔａ５２ａを数例表示している。第２列目は、ＭＶＤｄａｔａ５３ａ（－１２８～１２７）をＶＤｄａｔａ５２ａに対応させて表示している。なお、ここでは、－１２８～１２７の範囲に剰余縮約したＭＶＤｄａｔａを表している。
　第３列目はＭＶＤｄａｔａの絶対値を、また、第４列目は、ＭＶＤｄａｔａの符号ビットを表示している。また、第５列目及び６列目は、ＭＶＤｄａｔａの自然画像及び文字画像における出現確率をそれぞれ模式的に表示している。さらに、第７列目は、ＭＶＤｄａｔａにおけるゼロデータからの遷移ビット数、つまりＭＶＤｄａｔａのビット列の１の数を表示している。なお、第５～７列目については、後述する。
　図５に表したように、文字画像における出現確率の高いデータは、例えば、ＶＤｄａｔａの０、－２５５、２５５である。このうち、－２５５と２５５とは、”１”となっているビット数が多い。これに対して、対応するＭＶＤｄａｔａは、１と－１で、”１”となっているビット数が少ない。すなわち、遷移ビット数が少ない。
　このように、ＶＤｄａｔａの出現確率の大きなものを、ＭＶＤｄａｔａの遷移量の小さいものに対応させて変換して縮約する、これは、後述するように、ＥＭＩの低減に寄与する。
　なお、ＶＤｄａｔａ５２ａ及びＭＶＤｄａｔａ５３ａを、それぞれ絶対値と符号ビットとで表す場合は、絶対値データのＬＳＢ側に符号ビットを追加した表記を用いる。図２の１３Ｂは、剰余縮約した結果であるＭＶＤｄａｔａ５３ａに関する７ｂｉｔの絶対値に対して、符号ビットをさらに最下位ビットに付加して８ｂｉｔとするプロセスである。すなわち、ＭＶＤｄａｔａ５３ａは１０進法で考えた場合のＭＶＤデータ値であり、２進法の伝送信号で考えた場合、符号ビットをどの部分につけるかは決まっていない。そこで、伝送信号を時間方向にシリアル伝送する場合に、なるべく遷移確率が少なくなるように符号ビットを付加する方がよい。また、ＭＶＤｄａｔａ５３ａは－１２８から１２７の値をとりうるため、－１２８に関してはその絶対値が８ｂｉｔとなっている。ＭＶＤｄａｔａ５３ａは後述の方法を用いて７ビット化する。
　従って、プラスのＭＶＤｄａｔａ５３ａは偶数に対応し、マイナスのＭＶＤｄａｔａ５３ａは奇数に対応することになる。ただし、マイナスデータに対しては、絶対値データ－１の値のＬＳＢ側に符号ビットを追加した表記とする。－１２８～－１の範囲の絶対値を－１２７～０の範囲へ変更し、７ビットで表すためである。上記の操作を行っても、ＭＶＤｄａｔａ５３ａにおいて、０は(００００００００)、－１は(０００００００１)で符号ビットにより区別ができる。
　例えば、ＭＶＤｄａｔａ５３ａの１は、２進表記の絶対値＝”００００００１”のＬＳＢ側に符号ビット”０”を追加して”００００００１０”となる。また、ＭＶＤｄａｔａ５３ａの－１は、２進表記の絶対値－１＝”０００００００”のＬＳＢ側に符号ビット”１”を追加して”０００００００１”となる。なお、ＶＤｄａｔａ５２ａとＭＶＤｄａｔａ５３ａとの関係を以下のように一般化することができる。
　ｉｆ　ａ＜＝－２＾（Ｎ－１）－１
　　　ｂ＝ａ＋２＾Ｎ
　ｅｌｓｅ　ｉｆ　ａ＞＝２＾（Ｎ－１）
　　　ｂ＝ａ－２＾Ｎ
　ｅｌｓｅ
　　　ｂ＝ａ
　１０ｂｉｔの場合
　ｉｆ　ａ＜＝－５１３
　　　ｂ＝ａ＋１０２４
　ｅｌｓｅ　ｉｆ　ａ＞＝５１２
　　　ｂ＝ａ－１０２４
　ｅｌｓｅ
　　ｂ＝ａ
　８ｂｉｔの場合
　ｉｆ　ａ＜＝　－１２９
　　　ｂ＝ａ＋２５６
　ｅｌｓｅ　ｉｆ　ａ＞＝１２８
　　　ｂ＝ａ－２５６
　ｅｌｓｅ
　　　ｂ＝ａ
　また、ＭＶＤｄａｔａ５３ａとｍｂｂとの関係を以下のように一般化することができる。
　ｉｆ　５３ａ＜０
　　　ｍｂｂ＝－（５３ａ＋１）×２＋１
　ｉｆ　５３ａ＞＝０
　　　ｍｂｂ＝５３ａ×２
　以下、単にＭＶＤデータという場合は、もとのＭＶＤｄａｔａの絶対値７ビットのＬＳＢ側に、ＭＶＤｄａｔａの符号ビットを追加したデータ形式、すなわち伝送されるＭＶＤデータビットｍｂｂを表すものとする。
　ここで、図１に戻り、差動信号変調部１４について説明する。
　差動信号変調部１４は、剰余縮約データ５３をシリアル信号の差動信号５４に変調する。上記のとおり、１画素分の剰余縮約データ５３を、Ｌ本のＭビットシリアルデータの差動信号５４に変調する（ただし、Ｌ、Ｍは自然数）。
　図６（ａ）～（ｅ）は、図１に表した差動信号５４を例示するタイミングチャートである。
　図６（ａ）～（ｅ）に表したように、本実施例においては、Ｌ＝４、Ｍ＝７の場合を例示している。
　図６（ａ）は、クロックｃｌｏｃｋを表す。また１クロック周期に、図６（ｂ）ｏｕｔ０、（ｃ）ｏｕｔ１、（ｄ）ｏｕｔ２、（ｅ）ｏｕｔ３に表したように、Ｌ×Ｍ＝４×７＝２８ビットの１画素分のデータおよび制御データを伝送する。なお、図６（ａ）～（ｅ）は例示であり、以下に説明するように、差動信号変調部１４は、他の差動信号を出力することもできる。
　デジタル画像データ５０は、本実施例においては、Ｎ＝８ビット階調である。デジタル画像データ５０の赤（ｒｅｄ、Ｒ）、緑（ｇｒｅｅｎ、Ｇ）、青（ｂｌｕｅ、Ｂ）は、それぞれ８ビットのＭＶＤデータである赤（Ｒ７～０）、緑（Ｇ７～０）、青（Ｂ７～０）に縮約されている。
　また、赤（Ｒ７～０）、緑（Ｇ７～０）、青（Ｂ７～０）のＭＶＤデータは、それぞれ上位ビット側から下位ビット側の順番に配列されている。なお、ＬＳＢ及び２ＳＢ（ＬＳＢ側から２ビット目のビットデータＲ１、Ｇ１、Ｂ１）は、まとめて差動信号ｏｕｔ３に配列されている。これについては、後述する。
　本実施例の画像データ変調装置６１は、このような差動信号５４を出力するデジタル画像データ５０の画像データ変調装置である。
　図６（ａ）～（ｅ）に表したように画像データ５０を差動信号５４に配列することは、ＥＭＩに関する以下の考察に基づいて構築されたものである。
　ここで、ＥＭＩの発生原理及びその低減方法について考察する。
　差動配線においても、同相成分が発生する場合があり、その結果、ＥＭＩが大きくなる。同相成分ＶＣＯＭが伝送信号の変化点で生じる場合、伝送信号の周波数が高くなるとともに、同相成分の発生する割合が増加する。同相成分の逆相成分に対する比が大きくなり、相対的に逆相成分の影響が大きくなる。つまり、高周波数の領域においては、同相成分による放射電磁界が、また低周波数の領域においては、逆相成分による放射電磁界がＥＭＩとし測定されると考えられる。
　従って、差動配線に周波数ｆの電流Ｉを流した場合の、遠方における放射電磁界ＥＭＩは、（１）式で与えられる。すなわち、十分遠方では、同相の微小電流による電界Ｅは、透磁率をμ、アンテナと差動配線の中央部との距離をｄとすると、電流の周波数ｆ、電流の長さｓ、電流の大きさＩに比例する。
　　Ｅ（ｆ）＝μｆｓＩ／ｄ　　　　　　　　　　　・・・（１）
　差動配線の電圧と電流の関係式はＶ＝ＺＩで表わされる。
　ここで、Ｚは絶対値である実数成分と位相を表わす虚数成分で（２）式のように表わすことができる。
　　Ｚ＝√（（Ｒ＋ｊωＬ）／（Ｇ＋ｊωＣ））　　・・・（２）
　表皮の厚さδと周波数ｆの関係は、（３）式で与えられる。
　　δ＝√（２ρ／（ωμ））＝√（ρ／（πｆμ））　・・・（３）
　断面形状が直方体の配線の抵抗Ｒは、配線の抵抗率ρ、配線幅Ｗ、配線の厚みｔ、配線の長さをｌとすると、
　　Ｒ=ρ×ｌ／ｗ／ｔ　　　　　　　　　　　　　　・・・（４）
と表される。ここで、表皮の厚さδが薄くなると、配線の中を流れる電流の厚みｔが薄くなる。そのため、配線抵抗が周波数の１／２乗に比例することを示す。数十ＭＨｚでの配線部の厚みｔと、表皮の厚さが同程度の厚さになった時の抵抗値をＲo とすると
　　ｔ（ｆ）＝Ｒo ／√ｆ
　　Ｒ（ｆ）＝ρ×ｌ／ｗ／（Ｒo ／√ｆ）
　　　　　　＝ρ×ｌ／ｗ／Ｒo＊√ｆ　　　　　・・・（５）
　ここで、周波数が十分低い時には、表皮の厚みが配線の厚みより厚くなるため、（４）式に従い、高周波では、（５）式に従う。
　ＥＭＩは、電流に比例する。また、高周波での導体損を表す配線抵抗により、配線部の高周波電流成分は減衰する。
　入力側の電圧のスペクトル成分（ＦＦＴ（Fast Fourier Transform））より、差動配線を通過する電流成分を導出する。
　上記の配線抵抗Ｒ（ｆ）を持つ配線に電圧Ｖをかけると、電流Ｉは以下のようになる。
　　Ｉ＝Ｖ（ｆ）／Ｒ（ｆ）＝Ｖ／（ρ×ｌ／ｗ／（Ｒo ／√ｆ））
　　　＝Ｖ（ｆ）×ｗ×Ｒo／ρ／ｌ／√ｆ
となる。
　ここで、ＥＭＩが、高周波の同相成分で、（１）式に従うとすると、
　　Ｅ（ｆ）＝μｆｓＩ／ｄ
　　　　　　∝ｆｓＶ（ｆ）／ｄ／√ｆ
　　　　　　∝√ｆｓＶ（ｆ）／ｄ　　　　　　　　・・・（６）
となる。
　このように、放射電界は、データ波形を周波数成分に変換したＦＦＴ成分に周波数の平方根をかけたものに比例する。後に述べる図２３、図２４、図２５、図３７のＥＭＩは（６）式により放射強度を予測したものである。
　デジタル画像データ５０の統計的性質を把握するために、画像全画面で、データ値が連続するビット数を集計する。
　図８は、サンプル画像とヒストグラムを表す模式図である。
　図８に表したように、サンプル画像は、典型的な２種類の画像、サンプル画像１（文字画像）とサンプル画像２（自然画像）である。
　これらの画像を例として、図１に表したような画像データ５０から差動信号５４へのデータ処理を行う。パソコンの操作画面のような画像情報は、パターン化されているため、文字画像の分類に入り、実写等の撮影画像は、隣接画像情報が徐々に明るくなったり、暗くなったりするような自然画像の分類に入る。　
　図９（ａ）、（ｂ）は、サンプル画像のＶＤｄａｔａのヒストグラムである。
　ここで、ＶＤｄａｔａ５２ａは、その絶対値からＬＳＢを除いた７ビットのデータに丸め、さらにＬＳＢ側に符号ビットを追加した８ビット表記となっている。
　例えば、２５４と表記されたデータは、元データ＋２５５、つまり２進表記で”１１１１１１１１”に対応し、元データの上位７ビットのＬＳＢ側に、正の符号ビット”０”を追加したものである。同様に、２５５と表記されたデータは、元データ－２５５の絶対値”１１１１１１１１”の上位７ビットのＬＳＢ側に符号ビット”１”を追加したものである。従って、偶数は正データを、奇数は負データを表す。
　図９（ａ）、（ｂ）に表したように、サンプル画像２（自然画像）において、ＶＤｄａｔａ５２ａは０をとる確率が高く、出現確率が低階調データ値に集中することがわかる。
　また、サンプル画像１（文字画像）においては、ＶＤｄａｔａ５２ａの値は、ほとんどが０をとるが、その次に、２５４、あるいは－２５５をとる確率が高い。
　すなわち、ＶＤｄａｔａ５２ａの値は、０から２５５または－２５５に変化する場合、ほとんどのデータビット値が一度に立ち上がる、あるいは立ち下がることがわかる。
　図１０（ａ）、（ｂ）は、サンプル画像のＭＶＤｄａｔａのヒストグラムである。
　図１０（ａ）、（ｂ）に表したようにサンプル画像２（自然画像）において、ＭＶＤｄａｔａ５３ａは０をとる確率が高く、低階調データ値に集中することがわかる。
　また、サンプル画像１（文字画像）においては、ＶＤｄａｔａ５２ａの値２５４、２５５に対応するＭＶＤｄａｔａ５３ａの値は、それぞれ２進表記で”００００００１０”、”０００００００１”となる。０からのビット遷移の数が自然画像と同様少なくなることがわかる。このように、文字画像のようなコントラストの高い画像において、ＶＤｄａｔａ５２ａの値とＭＶＤｄａｔａ５３ａの値が大きく異なる。
　ここで、図５に戻り、ＶＤｄａｔａ５２ａとＭＶＤｄａｔａ５３ａとの対応関係をみる。
　第５列目及び第６列目に、画像信号の自然画像、文字画像の出現確率を表している。また、対応するＭＶＤＥデータ５３のビット値を第３列目、第４列目に表している。
　自然画像で出現確率が高いものは、ＭＶＤＥデータ５３の絶対値のうち、ＭＳＢ側から数えて６ビット目、７ビット目（つまり絶対値データのＬＳＢ及び１ＳＢ）が遷移する確率が高く、遷移するビットの数が少ないことがわかる。つまり、ＭＶＤデータビットの絶対値の変化は小さい。
　また、上記のとおり、文字画像においては、ＭＶＤｄａｔａ５３ａの値が、”００００００１０”、”０００００００１”の出現確率が高く、０からのビット遷移の数が自然画像と同様少なくなることがわかる。つまり、この場合もＭＶＤデータビットの絶対値の変化が小さい。
　図１１（ａ）、（ｂ）は、サンプル画像の元画像及びＭＶＤｄａｔａのビットごとの”１”をとる確率を表す模式図である。ここで、データのビットごとの”１”をとる確率とは、ｎを０～７の自然数として、データＤのｎビット目Ｄｎが”１”になる確率をいい、以下Ｐ１（ｎ）と表す。
　図１１（ａ）、（ｂ）においては、ｎを横軸に、Ｐ１（ｎ）を縦軸にとって、画像データ５０及びＭＶＤｄａｔａ５３ａのＰ１（ｎ）を表している。
　図１１（ａ）、（ｂ）から、自然画像、文字画像におけるＭＶＤｄａｔａ５３ａのビットごとの”１”をとる確率Ｐ１（ｎ）について、以下のようにまとめられる。
　（ア）自然画像のＭＶＤｄａｔａ５３ａの値においては、ビット値ｎが０から７に増大するに従い、”１”をとる確率Ｐ１（ｎ）が減り、ｎが４以上で０．１以下となる。符号ビットとＭＶＤデータビットの絶対値データのＬＳＢとは、”１”をとる確率がほぼ同程度となる。
　（イ）ＭＶＤｄａｔａ５３ａの各ビットにおいて、色による相関が高く、ほぼ同一の確率となる。
　（ウ）文字画像においては、ＭＶＤｄａｔａ５３ａは、ｎが２以上のとき、”１”をとる確率がほぼ０となる。つまり、ＭＶＤｄａｔａ５３ａにおいては、”１”をとるビットは、ほぼ符号ビットと絶対値データのＬＳＢとであり、他のビットはほぼ”０”のままである。
　このように、ＭＶＤｄａｔａ５３ａにおいては、デジタル画像データ５０及びＶＤｄａｔａ５２ａと比較して、データビットの遷移が少ない。そのため、ＭＶＤｄａｔａ５３ａは、ＥＭＩ低減効果が高いことが予想される。
　ここで、図６（ａ）～（ｅ）に戻ると、本実施例の画像データ変調装置６１においては、差動信号５４を、ＭＶＤｄａｔａ５３ａのＬＳＢと１ＳＢとを、まとめてｏｕｔ３に配列している。そこで、ＭＶＤｄａｔａ５３ａが、絶対値データの７ビットと符号ビット１ビットとを上記のように配置した構成の場合は、ＭＶＤの符号ビットと絶対値データのＬＳＢとは、”１”をとる確率が同程度であり、同じように遷移すると予想される。従って、本実施例のｏｕｔ３のように配列することにより、差動信号の周波数をさらに低減することができ、ＥＭＩを低減することができる。
　文字画像、自然画像におけるＭＶＤｄａｔａ５３ａの特徴は、上記のとおりである。
　これらのデータビットの傾向をもとに、ＭＶＤｄａｔａ５３ａのデータ配列を変換することによるＥＭＩ低減手法が以下のように列挙できる。なお、差動信号の電圧を低電圧化することによっても、ＥＭＩを低減できるが、ここでは、主にデータ配列を変換ことによるＥＭＩの低減手法を列挙する。
　（ａ）低周波化する。
　（ｂ）データ遷移量を減少する。
　（ｃ）デューティ比を変化させて放射周波数を変化する。
　（ｄ）隣接差動配線の逆相化をする。
　上記（ａ）の低周波化することにより、差動信号のスペクトルＶ（ｆ）の高周波成分が減衰する。そのため、図７（ａ）～（ｃ）に表した想定されるＥＭＩのスペクトルに差動信号の電圧スペクトルＶ（ｆ）を乗算した推定ＥＭＩのスペクトルが高周波数で低減される。
　Ｖ（ｆ）を低周波数化するには、データ遷移の頻度を減少すること、及び遷移するデータの時間間隔を長くすることが有効である。
　（ｂ）のデータ遷移量を減少することにより、差動信号のスペクトルＶ（ｆ）の大きさを減少することができる。そのため、ＥＭＩのスペクトルが低減される。
　データ遷移量を減少するためには、出現頻度の高いＶＤｄａｔａ５２ａにデータ遷移量の少ないＭＶＤｄａｔａ５３ａを対応させるのが有効である。
　また、基本的な手法として、図１１（ａ）、（ｂ）に表したように、あるデータビットが１をとる確率は、それより低い次数（ＬＳＢ側）のデータビットの１をとる確率より低い。つまり、８＞ｉ＞ｊとして、Ｐ１（ｉ）＜Ｐ１（ｊ）である。これより、上位ビットから下位ビット、あるいは下位ビットから上位ビットへ並べることにより、データ遷移量が最小限に抑制される。
　図６（ａ）～（ｅ）に表した差動信号５４においても、ＭＳＢからＬＳＢ側の順番にデータを配列した構成となっている。例えば、Ｒ７－Ｒ２、Ｇ７－Ｇ３、Ｂ７－Ｂ４の各ビットデータを差動信号ｏｕｔ０～３に配列している。これにより、データ遷移量が最小限に抑制され、ＥＭＩを低減が低減される。
　（ｃ）のデューティ比を変化させて差動信号のスペクトルＶ（ｆ）を変化させることができる。これにより、例えば、特定の周波数における差動信号のスペクトルＶ（ｆ）を低減することにより、ＥＭＩを減少させることができる。なお、これについては、後述する。
　（ｄ）の隣接差動配線の逆相化をすることにより、同相成分をキャンセルして、ＥＭＩを低減することができる。差動信号が逆相成分の場合は、推定されるＥＭＩのスペクトルは周波数ｆの２乗で減少するため、ＥＭＩを大きく低減することができる。なお、これについては後述する。
　次に、上記（ｃ）のデューティ比を変化させて差動信号のスペクトルＶ（ｆ）を変化させることについて説明する。
　図１２（ａ）～（ｅ）は、差動信号を例示する他のタイミングチャートである。
　本実施例においては、差動信号変調部１４は、剰余縮約データ５３を図１２（ａ）～（ｅ）に表した差動信号５４に変調する点が、図１に表した画像データ変調装置６１と異なる。これ以外は、図１に表した画像データ変調装置６１と同様であるので説明を省略する。
　デジタル画像データ５０は、本実施例においては、Ｎ＝８ビット階調である。デジタル画像データ５０の赤（ｒｅｄ、Ｒ）、緑（ｇｒｅｅｎ、Ｇ）、青（ｂｌｕｅ、Ｂ）は、それぞれＭＶＤデータビットの絶対値、赤（Ｒ６～０）、緑（Ｇ６～０）、青（Ｂ６～０）及び符号ビット、赤（ＲＳ）、緑（ＧＳ）、青（ＢＳ）に縮約されている。
　また、図１２（ａ）～（ｅ）に表したように、差動信号ｏｕｔ０、１、３においては、各色の絶対値を上位ビット側から下位ビット側の順番に配列している。これにより、データ遷移量が最小限に抑制される。
　さらに、差動信号ｏｕｔ２において、制御信号ＤＥ、ＶＳ、ＨＳ、ＣＴ、の次に符号ビットＲＳ、ＧＳ、ＢＳを配列している。なお、Δは、ビット反転を表し、ΔＲＳ、ΔＧＳ、ΔＢＳは、それぞれ、符号ビットＲＳ、ＧＳ、ＢＳの反転を表している。なお、図１２（ａ）～（ｅ）においては、高ビット側でデータ値がほとんど０となるものを灰色で塗りつぶしている。
　図１２（ａ）～（ｅ）に表したように、符号ビットを他の画像ビットのデータ列と分離し、制御信号と同一線路におくことにより、データ遷移確率の高いビットが並ばないため、高周波成分を除去することができる。さらに、制御信号と符号ビットを同一線路におくことにより、制御信号がほぼ一定の値をとるため、データ周波数の高周波成分を低減することができる。
　また、図１１（ａ）、（ｂ）に表したように文字画像、自然画像の符号ビットが”１”をとる確率は、０．５より小さい。そのため、符号ビットを反転させることにより、１をとる確率が０．５より大きくなり、図１２（ｄ）ｏｕｔ２の前半の制御信号部、後半の符合ビット部の境界部でデータ遷移量を少なくすることができるからである。
　ところで、時間データのＭＶＤｄａｔａ５３ａからそのままＦＦＴなどによりスペクトル成分を算出することは、サンプル画像の影響が大きく、傾向がつかみにくい。そこで、まずＭＶＤｄａｔａ５３ａの特徴を表す最高頻度を持つデータを抽出することにする。
　図１３は、データ周波数の分析方法を説明するタイミングチャートである。
　画像データのデータ波形の周波数、すなわち、差動配線を駆動する電圧Ｖ（ｆ）を把握するために、”１”及び”０”の連続するビット期間を求める。
　図１３に表したように、ＭＶＤｄａｔａの”１”が連続するビット期間Ｐ（１）、及び”０”が連続するビット期間Ｐ（０）を画像データについて算出する。図１３においては、Ｐ（１）＝１、Ｐ（０）＝６の場合を例示している。
　Ｐ（１）とＰ（０）の多いビット期間を組み合わせることにより、データ周波数をおよそ把握することができる。例えば、上記の場合、データ周期は、Ｐ（１）＋Ｐ（０）＝７ｂｉｔであり、デューティ比＝（パルス幅）／（データ周期）＝１／７となる。
　図１４は、サンプル画像１の元画像及びＭＶＤｄａｔａを差動配線対に送った場合の差動信号ｏｕｔ０における１または０が連続するビット数とその頻度を表す模式図である。
　図１４においては、文字画像における元画像データと、図１２（ａ）～（ｅ）の並び替えを施したＭＶＤｄａｔａの差動信号ｏｕｔ０のＰ（０）とＰ（１）とを表している。
　ＭＶＤｄａｔａ(図１２（ａ）～（ｅ）)はクロック周波数と同一の７ｂｉｔ区間の周期で、Ｐ（０）：Ｐ（１）＝６：１の頻度が多い。一方、元画像データは、周期はクロック周波数の８倍の５６ｂｉｔ区間の周期で、Ｐ（０）：Ｐ（１）＝７：４９の頻度が多い。そのため、差動信号ｏｕｔ２では、並び替えにより、データ周波数は高周波化している。
　ここで、文字画像において、高精細な文字が多い場合は１画素ごとに、白と黒が切り替わるため、文字画像の元画像としては、１４ビット区間の周期で、Ｐ（０）：Ｐ（１）＝７：７の頻度も多くなる可能性が大きい。
　図１５（ａ）、（ｂ）は、サンプル画像１の元画像及びＭＶＤｄａｔａとの差動信号ｏｕｔ０における頻度の多いデータを表す模式図である。
　頻度を比較すると、ＭＶＤｄａｔａ(図１２（ａ）～（ｅ）)における７ビット区間の周期の頻度：元画像における５６ビット区間の周期の頻度＝２５０００：８００００＝５：１６と、元画像データに比較してデータ遷移量は減少している。
　上記より、ＭＶＤにより、データ遷移量は減少しているが、文字画像の場合、ひとつの配線のみを注目するとデータ周波数が高周波化していることがある。
　図１６は、サンプル画像１の元画像及びＭＶＤｄａｔａを差動配線対に送った場合の差動信号ｏｕｔ２における１または０が連続するビット数とその頻度を表す模式図である。
　ＭＶＤｄａｔａ(図１２（ａ）～（ｅ）)はクロック周波数と同一の７ビット区間の周期で、Ｐ（０）：Ｐ（１）＝３：４の頻度が多い。一方、元画像データはクロック周波数の８倍の７ビット区間の周期で、Ｐ（０）：Ｐ（１）＝４：３の頻度が多い。そのため、差動信号ｏｕｔ２では、並び替えにより、データ周波数は変化していない。
　図１７は、サンプル画像１の元画像及びＭＶＤｄａｔａとの差動信号ｏｕｔ２における頻度の多いデータを表す模式図である。
　頻度を比較すると、ＭＶＤｄａｔａ(図１２（ａ）～（ｅ）)における７ビット区間の周期の頻度：元画像データにおける５６ビット区間の周期の頻度＝２４０００：４８０００＝１：２と、元画像データに比較してＭＶＤｄａｔａ(図１２（ａ）～（ｅ）)は、データ遷移量は減少している。
　図１８は、サンプル画像２の元画像及びＭＶＤｄａｔａを差動配線対に送った場合の差動信号ｏｕｔ０における１または０が連続するビット数とその頻度を表す模式図である。
　すなわち、図１８においては、自然画像における元画像データと、図１２（ａ）～（ｅ）の並び替えを施したＭＶＤｄａｔａ（図１２（ａ）～（ｅ））の差動信号ｏｕｔ０のＰ（０）とＰ（１）とを表している。
　ＭＶＤｄａｔａ(図１２（ａ）～（ｅ）)はクロック周波数と同一の７ビット区間の周期で、Ｐ（０）：Ｐ（１）＝６：１の頻度が多い。一方、元画像データは１ビット周期で変動するため、クロック周波数の周期より短く、周波数としては、３．５倍、１．７５倍とクロック周波数よりも高い周波数成分を持つ。すなわち、高い周波数の方で、１：１、１：２、２：２、１：３、３：２・・・というデューティ比を持つ。しかし、最高頻度をもつものとしては、Ｐ（０）：Ｐ（１）＝１：１となる。
　図１９（ａ）、（ｂ）は、サンプル画像２の元画像及びＭＶＤｄａｔａとの差動信号ｏｕｔ０における頻度の多いデータを表す模式図である。
　すなわち、図１８から明らかになった文字画像のｏｕｔ２におけるＭＶＤｄａｔａ(図１２（ａ）～（ｅ）)と元画像データの波形の代表例を表している。
　頻度を比較すると、ＭＶＤｄａｔａ(図１２（ａ）～（ｅ）)における７ビット区間の周期の頻度：元画像データにおける２ビット区間の周期の頻度＝２０００００：９０００００＝２：９と、元画像データに比較して、自然画像においてもＭＶＤｄａｔａ(図１２（ａ）～（ｅ）)はデータ遷移量が大きく減少している。
　上記より、ＭＶＤｄａｔａ５３ａにより、自然画像はデータ遷移量も低減し、データ周波数も低周波化するため、ＥＭＩの放射低減が成される要因が（ａ）、（ｂ）の２項目存在する。
　画像分析により、ＭＶＤｄａｔａ５３ａと元画像データ５０の文字画像における頻度の高いデューティ比が異なることがわかった。波形にＦＦＴ（Fast Fourier Transform）処理することにより、周波数成分に分けることができる。波形により、どの周波数で放射が増大、あるいは低減するかを見積もることができる。すなわち、波形のデータ列をＦＦＴ処理することにより、Ｖ（ｆ）を算出することができる。
　なお、上記のとおりＭＶＤｄａｔａ５３ａをそのままＦＦＴ処理することは、サンプル画像の影響が大きく、傾向がつかみにくい。そこで、ＭＶＤｄａｔａ５３ａの特徴を表す最高頻度を持つデータをＦＦＴ処理することにする。
　モチーフデバイスは、１９２０×１０８０の解像度をもつ液晶ディスプレイとした。３ｍ法によるＥＭＩ測定を行い、実測データに基づき、最適なＬＶＤＳデータマッピングの並び替えについて検証する。クロック周波数は１４８．５ＭＨｚとなるが、奇数画素と偶数画素を分割して行っているため、クロック周波数は７４．２５ＭＨｚとなる。
　波形のＦＦＴは、クロック周波数７４．２５ＭＨｚ、データ波形の振幅２００ｍＶ、立ち上がり時間５００ｐｓ、立下り時間２００ｐｓとして、図１５（ａ）、（ｂ）、図１７に表した波形に関して行った。
　図２０は、サンプル画像１で頻度の高いＭＶＤｄａｔａのＦＦＴによるスペクトル図である。
　図２０においては、横軸はクロック周波数のＮ倍の次数を表し、縦軸は電圧成分を表している。クロック周波数を７４．２５ＭＨｚとしているため、１３次高調波は９６５．２５ＭＨｚとなる。ＥＭＩ限度が設定されているＣＩＳＰＲ（International Special Committee on Radio Interference、国際無線障害特別委員会）２２の規制周波数は、３０ＭＨｚ～１０００ＭＨｚであるため、１３次高調波まで考慮することとする。
　図２０に表したように、デューティ比Ｐ（０）：Ｐ（１）＝４：３に比較し、Ｐ（０）：Ｐ（１）＝６：１の場合は、６倍、８倍高調波成分が、１／３程度低減していることがわかる。しかし、５倍、９倍の高調波成分が、１．５倍程度増大している。
　次に、これらの波形が放射強度としては、どのような影響を及ぼすか、見積もる。
　駆動点の電圧Ｖ（ｆ）が、図２０に表したスペクトルになっていると考えられるため、同相成分の場合は、図２０に表したスペクトルに√ｆをかけることにより補正すればよい。
　図２１は、サンプル画像１で頻度の高いＭＶＤｄａｔａの補正後のスペクトル図である。
　図２１に表した、各周波数のＦＦＴ成分に（８）式の補正をする（√ｆをかける）ことにより、放射強度の予測値に変換した補正後の周波数依存性を求めることができる。
　図２１は、文字画像におけるＭＶＤｄａｔａ(図１２（ａ）～（ｅ）)と元画像データの放射強度を比較するための駆動点電圧の周波数依存性Ｖ（ｆ）の推定値であり、絶対的な正確さは欠けるが、ＭＶＤ処理前後における相対的な比較はできる。
　ＭＶＤｄａｔａで頻度の高いＰ（０）：Ｐ（１）＝６：１の波形の場合、元画像データで頻度の高いＰ（０）：Ｐ（１）＝４：３の波形の場合より、６～８次の周波数で放射強度が低減していることがわかる。この周波数帯は、波形のＦＦＴ成分、表皮の厚さδ、周波数ｆに１次比例する放射強度の３項目を考慮した場合に、放射強度が増大すると予測される周波数帯であるため、ＭＶＤｄａｔａによる低減効果は有効である。
　一方、元画像データでは、クロック周波数の２倍の周期をもち、Ｐ（０）：Ｐ（１）＝１：１の波形が多く出現する。この場合、クロック周波数の０．５倍、１．５倍、２．５倍の周波数である低い周波数帯で、クロック周波数の１倍のものより放射が増大する。データ周波数が、クロック周波数より低いため、放射効率の高い高周波成分を持たないため、他の２種類の波形に比較して、放射強度は低減していることがわかる。
　なお、図２１においては、頻度の高い波形のみを考慮したが、遷移データ量の頻度の低い他の波形についても考慮することがある。データ周波数が１／２と低い場合でも頻度が多いと大きな放射強度となる場合もある。
　図２２は、サンプル画像１の元画像データとＭＶＤｄａｔａとの遠方界ＥＭＩ測定結果である。
　図２２においては、解像度１９２０×１０８０の実際のＬＣＤを用い、表示画像は、ソフトウェアでＭＶＤ画像（図１２（ａ）～（ｅ））に変換して表示したものと、元画像を比較したＥＭＩ測定結果を示す。１９９～３００ＭＨｚでＭＶＤｄａｔａにより放射強度が大きく低減していることがわかる。これらは、図１６の元画像データで頻度の高い、４：３(データ周波数=クロック周波数)と、１：１(データ周波数＝クロック周波数の１／２)が、ＭＶＤｄａｔａより頻度が高く発生しているためであろう。
　図２３は、図２２に表した遠方界ＥＭＩ測定結果をクロック周波数に次数に従って表示したＥＭＩの放射依存性の図である。
　図２３においては、波形起因の周波数依存性をより明確にするために、クロック周波数のＮ次高調波成分近傍のみを抽出したＥＭＩ測定結果を表している。
　図２１に表した補正後のスペクトルの結果から６次の高調波成分が低減する結果が、予測される。このことは、図２３に表した放射強度の測定結果においても見られることがわかる。これらより、ＭＶＤデータ波形の分析により、放射低減の大きな周波数帯を予測することができることがわかる。
　次に、自然画像におけるＭＶＤ処理による放射低減効果を実測と比較して検証する。
　図２４は、サンプル画像２で頻度の高いＭＶＤｄａｔａの補正後のスペクトル図である。
　ＭＶＤｄａｔａで頻度の高いＰ（９）：Ｐ（１）＝６：１（データ周波数＝クロック周波数）の波形と、元画像で頻度の高いＰ（０）：Ｐ（１）＝１：１（データ周波数＝クロック周波数の３．５倍）の波形をＦＦＴ処理し、さらに補正した結果を表している。
　ＭＶＤｄａｔａの場合、元画像データと比較し、３次、４次高調波成分が低減し、かつ、６次、８次高調波成分が低減することが予測できる。
　図２５は、サンプル画像２の元画像及びＭＶＤｄａｔａとの遠方界ＥＭＩ測定結果をクロック周波数に従って拡大表示した図である。
　自然画像における３ｍ法による放射強度の結果を表している。予測どおり、４次高調波成分で大きく放射が低減しており、かつ、６次高調波成分でも放射が低減していることが確認される。
　以上、ＭＶＤｄａｔａの場合のＥＭＩ低減効果についてまとめると、次のようになる。
　（ａ）データ周波数が低減する（自然画像の場合）。
　（ｂ）データ遷移量が減少する。
　（ｃ）データのデューティ比が変化する（文字画像の場合）。
　これらより、図１に表した画像データの画像データ変調装置６１は、ほとんどの周波数帯でＥＭＩ低減効果を有する。また、図６（ａ）～（ｅ）及び図１２（ａ）～（ｅ）に表した差動信号の配列は、ＥＭＩ低減に有効であることが、図２１及び図２４からわかる。
　しかし、上記のデータ遷移量の減少（ｂ）の低減効果を考えないと、クロック周波数の１０次、１１次の高調波では放射強度が増大する恐れもある。
　例えば、ＬＶＤＳ信号を伝送する電線ケーブル、あるいは、ＦＰＣ基板は送受信基板との間でコモンモードのモード変換や、コモンモードインピーダンスが大きく変化するため、ケーブル長に起因する共振周波数で放射が増大することがある。
　図２６（ａ）～（ｅ）は、差動信号を例示する他のタイミングチャートである。
　図２６（ａ）～（ｅ）に表したように、２クロック間で、データの並び順を変えるものである。
　本実施例においては、差動信号変調部１４は、剰余縮約データ５３を図２６（ａ）～（ｅ）に表した差動信号５４に変調する点が、図１に表した画像データ変調装置６１と異なる。これ以外は、図１に表した画像データ変調装置６１と同様であるので説明を省略する。
　1クロック目はＭＶＤｄａｔａにおいて、下位ビットから上位ビットへ並べ、２クロック目は上位ビットから下位ビットへ並べるようにする。この操作により、上位ビットが１クロック程度続く、すなわち、Ｐ（０）が１クロック程度連続し、データ周波数が低減することが予想される。これ以外については、図１２（ａ）～（ｅ）に表した差動信号と同様なので説明を省略する。
　図２７は、サンプル画像２のＭＶＤｄａｔａを差動配線部に送った場合の差動信号ｏｕｔ０における１または０が連続するビット数とその頻度を表す模式図である。
　図２７においては、自然画像のＭＶＤｄａｔａをそれぞれ図１２（ａ）～（ｅ）及び図２６（ａ）～（ｅ）に表した差動信号に変調した時のＰ（０）、Ｐ（１）のヒストグラムを表している。
　図２７に表したように、図２６（ａ）～（ｅ）の差動信号のようなデータ配列では、Ｐ（０）：Ｐ（１）＝６：１の頻度が低下し、Ｐ（０）：Ｐ（１）＝１３：１の頻度が高くなることがわかる。一方、図２６（ａ）～（ｅ）の差動信号のデータ配列では、図１２（ａ）～（ｅ）に比較し、Ｐ（０）＝１ビットの頻度及びＰ（１）＝１ビットの頻度も高いため、図１９（ａ）、（ｂ）に表したクロック周波数の３．５倍の高調波成分が高くなっていることが予測される。このため、通常は図１２（ａ）～（ｅ）の差動信号の配列の方が広範囲の周波数にわたって、図２６（ａ）～（ｅ）より放射強度が低減する。しかし、１０次高調波成分のみの放射低減に注目すると図２６（ａ）～（ｅ）の配列の方が望ましい場合もある。
　次に、ＥＭＩ低減手法（ｄ）の差動配線の隣接データビット反転によるＥＭＩ低減効果について述べる。
　差動伝送は、電源面、グラウンド面の影響が小さいが、波形の立ち上がり、立下りのアンバランス、インピーダンス不連続部によりコモンモード伝送を意図せず含む場合がある。このコモンモード電流が、電源、グラウンド面に流れこんだ時に大きな放射強度を引き起こすことを説明する。
　図２８は、隣接差動配線対が同相の電流分布を表す模式図である。
　図２８においては、差動配線が、２つの隣接する差動配線、差動伝送路１、２を有し、同相成分が発生している場合を模式的に表している。差動伝送路１は、プラス側の伝送線路１－１と、マイナス側の伝送線路１－２を有し、差動伝送路２は、プラス側の伝送線路２－１と、マイナス側の伝送線路２－２を有する。
　各差動伝送路においては、１対の伝送線路に流れる電流がほぼ等しく逆向きであるため、上記のように、それぞれの伝送線路が作る電磁界が遠方界と打ち消しあい、ＥＭＩが低減する。しかし、プラス側の伝送線路１－１、２－１と、マイナス側の伝送線路１－２、２－２との電流値のアンバランスが生じることがある。例えば、データビット値が(０→１)の時に伝送線路１－１、２－１側は立ち上がりで、１－２、２－２側は立ち下がりとなる。
　ここで、例えば、データビット値が(０→１)の時に伝送線路１－１、２－１側に１－２、２－２側より大きな高周波電流が流れ、(１→０)の時に伝送線路１－２、２－２側に１－１、２－１側より大きな高周波電流が流れるとする。すなわち、データの立ち上がり時に伝送線路を流れる高周波電流の方が、データの立ち下がり時に流れる高周波電流より大きいとする。
　図２８においては、差動伝送路１及び２は、ともにプラス側の伝送線路１－１、２－１に、マイナス側１－２、２－２より大きな高周波電流が流れている状態を表している。このときの電磁界分布は、図２９に模式的に表したようになる。
　図２９においては、隣接差動配線対のそれぞれの伝送線路１－１～２－２の高周波電流のそれぞれの向きと大きさ、及び高周波電流により放射される電磁界の方向を表している。
　図２９に表したように、アンバランスにより生じたコモンモード電磁界成分が同方向なので強めあう。
　図３０は、隣接差動配線対が逆相の電流分布を表す模式図である。
　図３０においては、差動配線が、２つの隣接する差動配線、差動伝送路１、２に逆相成分が発生している点が、図２８に表した差動配線と異なる。これ以外については、図２８と同様なので説明を省略する。
　このときの電磁界分布は図３１に模式的に表したようになる。
　図３１においては、隣接差動配線対のそれぞれの伝送線路１－１～２－２の高周波電流のそれぞれの向きと大きさ、及び高周波電流により放射される電磁界の方向を表している。
　図３１に表したように、アンバランスにより生じたコモンモード電磁界成分が逆方向なのでキャンセルし、遠方界まで電磁波は伝わらない。
　逆相化の効果がどのような時に特に有効であるかを述べる。
　図３２（ａ）～（ｇ）は、差動配線対による同相及び逆相成分の周波数依存性を説明するタイミングチャートである。
　データ周波数による逆相化によるコモンモード成分打消し効果について表している。
　図３２（ａ）～（ｇ）に表したように、クロック周波数よりも低い周波数では、波形の立ち上がりと立下りが十分時間的に離れているため、隣接差動データ配線でのキャンセル効果が得られる。しかし、クロック周波数よりも高い周波数では、立ち上がりと立下りによるコモンモード成分が重なり、それぞれのコモンモード成分の位相が１８０度反転していない。そのため、その周波数でのキャンセル効果は、データ周波数が低い場合と同程度に効果的であるとは限らない。
　近傍磁界ノイズ測定により確認したところ、クロック周波数の１／２以下であると逆相化によるコモンモード成分のキャンセル効果は、高調波成分も含めて有効であると確認できた。しかし、クロック周波数程度になると、高調波成分の次数によって、増大したり、低減したりすることが確認された。
　図３３（ａ）～（ｅ）は、差動信号を例示する他のタイミングチャートである。
　図３３（ａ）～（ｅ）においては、逆相化を用いた並び替えによるデータマッピングを例示している。図３３（ａ）～（ｅ）に表した信号線の配列は、データ周波数が低周波である場合、また、ある特定の周波数成分を低減したい場合に有効である。
　図３４（ａ）～（ｅ）は、差動信号を例示する他のタイミングチャートである。
　図３４（ａ）～（ｅ）においては、図２６（ａ）～（ｅ）（２クロック間での順序逆転）、図３３（ａ）～（ｅ）（隣接差動配線逆相化）を組み合わせたものである。
　図３５（ａ）～（ｅ）は、差動信号を例示する他のタイミングチャートである。
　図３５（ａ）～（ｅ）においては、符号ビット（０）と下位ビット（１）とを同じデータ列に配列している。
　なお、上記実施例においては、差動信号変調部１４は、剰余縮約データ５３を図３３（ａ）～３５（ｅ）のいずれか１つに表した差動信号５４に変調する点が、図１に表した画像データ変調装置６１と異なる。これ以外は、図１に表した画像データ変調装置６１と同様であるので説明を省略する。
　図１１（ａ）、（ｂ）に表したように、最下位ビットと符号ビットはデータ値が１をとる確率がほぼ同一である。図３５（ａ）～（ｅ）に表したように、符号ビットを差動信号ｏｕｔ０、ｏｕｔ１、ｏｕｔ３の画像ビットの最下位ビットと並べ。また、差動信号ｏｕｔ２の制御信号は、上位ビットと隣接することにより、文字画像、自然画像ともほぼ遷移確率を０に近くすることができる。
　一方、差動信号ｏｕｔ０、ｏｕｔ１、ｏｕｔ２についてみると、図１２（ａ）～（ｅ）に表した配列ではＰ（０）：Ｐ（１）＝６：１（データ周波数＝クロック周波数）であったが、Ｐ（０）：Ｐ（１）＝５：２（データ周波数＝クロック周波数）が増大することが予測される。
　図３６は、サンプル画像２で頻度の高いＭＶＤｄａｔａの補正後のスペクトル図である。
　上記ＭＶＤｄａｔａ５３ａにＦＦＴ処理し、さらに補正した後の周波数依存性を比較した結果を表している。
　図３６に表したように、Ｐ（０）：Ｐ（１）＝５：２の場合は、ｐ（０）：Ｐ（１）＝６：１と比較し、図２５に表した測定結果の遠方界放射強度で最大値を示す１０次高調波のＦＦＴ成分が小さい。そのかわりに、６次、８次のＦＦＴ成分が増大している。
　図３７は、サンプル画像２の元画像データとＭＶＤｄａｔａとの遠方界ＥＭＩ測定結果をクロック周波数に従って拡大表示した図である。
　図３７おいては、ＭＶＤ（図１２（ａ）～（ｅ））、ＭＶＤ（図３５（ａ）～（ｅ））の遠方界の放射強度の垂直成分の絶対値を表している。図３６で予測したとおり、１０次高調波成分で放射が低減しているが、６次高調波成分で放射が増大している。
　ところで、本実施例においては、垂直差分変調部１２により、画像データ５０からＶＤｄａｔａ５２に変調し、さらに剰余縮約部１３により、剰余縮約データ５３に縮約する構成を例示している。しかし、本発明は、これに限定されない。剰余縮約部１３により、画像データ５０から一括して剰余縮約データ５３に変換することもできる。
　例えば、画像データ５０から剰余縮約データ５３への変換は、画像データｍｂの値により、場合分けした次の方法により行うことができる。
　図３８は、剰余縮約部の処理方法を表す模式図である。
　図３８に表したように、画像データｍｂと１２８とを比較して、その大小により場合分けして剰余縮約データｍｂｂを算出することができる。
　図３８に表したｍｂｂの算出式を、ｍａについて解くことにより、剰余縮約データｍｂｂから画像データｍａを復号する算出式が導ける。
　図３９は、ＭＶＤｄａｔａの復元方法を表す模式図である。
　図３９に表したように、画像データｍｂと１２８とを比較して、その大小により場合分けして画像データｍａを復元することができる。
　図４０は、本発明の第２の実施形態に係る画像データ変調装置を例示するブロック図である。
　図４０に表したように、画像データ変調装置６２においては、剰余縮約部１３ａによりデジタル画像データ５０を剰余縮約データ５３に一括して変換している。これ以外については、画像データ変調装置６１と同様なので説明を省略する。
　なお、図４０においては、差動信号変調部に１４を用い、差動信号５４を出力する構成を例示しているが、図６（ａ）～（ｅ）に表した差動信号５４の他、図１２（ａ）～（ｅ）、図２６（ａ）～（ｅ）、図３３（ａ）～３５（ｅ）の差動信号を出力する差動信号変調部を用いることもできる。
　今まで述べたとおり、ＥＭＩは放射強度の最大値が低減することが望まれる。そのため、実装条件、例えば、ケーブル長、基板周波数などにより放射強度が増大した周波数において、ＬＶＤＳデータマッピングの並び替え方を変更することにより、所望の周波数の最大値を低減することが可能である。
　図４１は、本発明の第３の実施形態に係る画像表示装置を例示するブロック図である。
　図４１に表したように、画像表示装置７１は、グラフィックコントローラ１０、画像データ変調装置６１（波線で囲んだ部分）、差動信号復調部１６、剰余復元部１７、垂直差分復調部１８、信号線駆動回路２０を有する。グラフィックコントローラ１０が出力するデジタル画像データ５０を変換・伝送し、復調したデジタル画像データ５８を信号線駆動回路２０に入力して表示する画像表示装置である。
　図４１においては、ＬＶＤＳを採用した画像表示装置の全体構成を例示している。
　画像データ変調装置６１については、図１に表した画像データ変調装置と同様なので説明を省略する。
　グラフィックコントローラ１０より出力されたデジタル画像データ５０は、画像データ変調装置６１により、シリアルの差動信号５４に変調される。
　差動信号５４は、ＬＶＤＳにより、例えば、４対の差動信号伝送路によって、差動信号復調部１６に入力される。この時に、別途設けられた１対の差動信号伝送路によってクロック信号も差動信号復調部１６に伝送される。
　差動信号復調部１６は、入力されたシリアルの差動信号５４からＭＶＤｄａｔａ５６を復調し、またクロック及び制御信号からタイミングを生成する。ＭＶＤｄａｔａ５６は、剰余復元部１７に入力され、ＶＤｄａｔａ５７に復元される。ＭＶＤｄａｔａ５６からＶＤｄａｔａ５７への復元は、上記のとおり、剰余関数をとることにより行う。
　垂直差分復調部１８は、ＶＤｄａｔａ５７を入力し、デジタル画像データ５８に復調する。復調されたデジタル画像データ５８は、液晶表示部の信号線駆動回路２０に入力され、液晶表示部に画像が表示される。
　図４２は、図４１に表した差動信号復調部のブロック図である。
　図４２に表したように、剰余復元部１７は、符号ビット除去部１７Ａ及び剰余復元回路１７Ｂを有する。また、垂直差分復調部１８は、ラインメモリ１８Ａ及び加算回路１８Ｂを有し、また、ＶＤｄａｔａ５７を入力してデジタル画像データ５８を出力する。
　ＶＤｄａｔａ５７は、ラインメモリ１８Ａと加算回路１８Ｂとに入力される。
　ラインメモリ１８Ａは、デジタル画像データ５８を一旦保持し、所定の期間遅延させた後、加算回路１８Ｂに保持した画像データ（以下、「前画像データ」）５８Ａを出力する。本実施例においては、ラインメモリ１８Ａにより１水平期間遅延させて画像データを出力する。
　加算回路１８Ｂは、ＶＤｄａｔａ５７と前画像データ５８Ａとを加算してデジタル画像データ５８を出力する。
　すなわち、
　　　ｎライン目の画像データ５８
　　　　　　　　＝ｎライン目のＶＤｄａｔａ５７
　　　　　　　　＋（ｎ－１）ライン目の前画像データ５８Ａ
により、デジタル画像データ５８を出力する。
　なお、本実施例においては、剰余復元部１７及び垂直差分復調部１８を有し、ＭＶＤｄａｔａ５６からＶＤｄａｔａに復元し、さらにデジタル画像データに復調する構成を例示している。しかし、剰余復元部１７は、上記したＭＶＤｄａｔａの復元方法に基づき、ＭＶＤｄａｔａ５６からデジタル画像データ５８を一括して算出することもできる。
　また、本実施例においては、画像データ変調装置６１を用いてデジタル画像データ５０を差動信号５４に変調する構成を例示したが、画像データ変調装置６２を用いることもできる。
　図４３は、本発明の第４の実施形態に係る画像表示装置を例示するブロック図である。
　図４３においては、画像データ変調装置６２及び剰余復元部１８ａを用いた画像表示装置７２を表している。ここで、剰余復元部１８ａは、上記のように、剰余縮約データ５６からデジタル画像データ５８に一括して変換する。
　また、差動信号５４として、図６（ａ）～（ｅ）に表した剰余縮約データ５３の配列を用いる他に、図１２（ａ）～（ｅ）、図３３（ａ）～３５（ｅ）に表した剰余縮約データ５３の配列を用いる画像データ変調装置により構成することもできる。
　Ｍｉｎｉ－ＬＶＤＳと呼ばれる他の実施形態に応用した場合のデータマッピング例について示す。Ｍｉｎｉ－ＬＶＤＳとはＬＣＤ駆動基板内でタイミングコントローラから液晶ドライバまでの配線に使用される小振幅差動信号伝送である。６ｂｉｔの場合は１クロック間に６個のデータビットを時間方向に並べ、３対、あるいは４対、あるいは５対、あるいは６対で伝送する場合が多い。８ｂｉｔの場合は１クロックの間に８個のデータビットを時間方向に並べ、３対、あるいは４対、あるいは５対、あるいは６対で伝送する場合が多い。８ｂｉｔの場合は１クロックの間に８個のデータビットを時間方向に並べ、６対、あるいは７対、あるいは８対で伝送する場合が多い。
　図２６（ａ）～（ｅ）におけるＬＶＤＳ伝送のデータマッピングに対応した、１０ｂｉｔのＭｉｎｉ－ＬＶＤＳデータマッピング例を図４４に示す。図２６（ａ）～（ｅ）では、符号ビットを時間方向に並べ、遷移確率の少ない制御信号と組み合わせていたが、Ｍｉｎｉ－ＬＶＤＳ伝送では、遷移確率の少ない最上位ビットと組み合わせる。
（１）符号ビットと最下位ビットの分離
（２）符号ビットをシリアル化し、遷移確率の少ないデータビットと組み合わせる。
　図３３（ａ）～（ｅ）におけるＬＶＤＳ伝送のデータマッピングに対応した、１０ｂｉｔのＭｉｎｉ－ＬＶＤＳデータマッピング例を図４５に示す。図４５では、隣接差動配線のビット順位を合わせ、かつ、関連性の高い色どうしを隣接差動配線に配置し、それらのいずれか一方を逆相化したものである。
（３）隣接差動配線の逆相化
　図３５（ａ）～（ｅ）におけるＬＶＤＳ伝送のデータマッピングに対応した、１０ｂｉｔのＭｉｎｉ－ＬＶＤＳデータマッピング例を図４６に示す。図４６では、符号ビットと最下位ビットを同じ配線上に時間方向に並べたものである。図３５（ａ）～（ｅ）と異なるのは、データマッピングに制御信号を含めなくてよいため、Ｒｅｄ、Ｇｒｅｅｎ、Ｂｌｕｅのすべての符号ビットと最下位ビットを同じ信号線に配列することができる。文字画像においては、最上位ビットから、下位２ビットまでのビットは遷移確率が低いため、８本の差動信号線対のうち、６本は低周波化することができ、ＥＭＩ低減が見込める。自然画像においては、最下位ビットと符号ビットを組み合わせた配線では高周波化する場合があるが、文字画像ほどは遷移確率が多くない。Ｐ（１）：Ｐ（０）＝６：１で放射が増大する１０次高調波成分での放射を低減するために有効である。
　本実施例の画像表示装置７１、７２によれば、画像データ５０から表示部までの区間のＥＭＩを低減することが可能となる。また、比較的小規模の回路付加によって、信号線駆動回路に入力される伝送路におけるＥＭＩを低減することが可能である。
　以上、具体例を参照しつつ、本発明の実施形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、画像データ変調装置、画像表示装置を構成する各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。　
　また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
　その他、本発明の実施形態として上述した画像データ変調装置、画像表示装置を基にして、当業者が適宜設計変更して実施し得る全ての画像データ変調装置、画像表示装置も、本発明の要旨を包含する限り、本発明の範囲に属する。
　その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
　１０　グラフィックコントローラ
　１２　垂直差分変調部
　１２Ａ、１８Ａ　ラインメモリ
　１２Ｂ　差分演算部
　１３、１３ａ　剰余縮約部
　１３Ａ　剰余縮約回路
　１３Ｂ　符号ビット付加部
　１４　差動信号変調部
　１６　差動信号復調部
　１７、１８ａ　剰余復元部
　１７Ａ　符号ビット除去部
　１７Ｂ　剰余復元回路
　１８　垂直差分復調部
　１８Ｂ　加算回路
　２０　信号線駆動回路
　５０、５８　デジタル画像データ
　５０Ａ、５８Ａ　前画像データ
　５２、５２ａ、５７　ＶＤｄａｔａ
　５３ａ　ＭＶＤｄａｔａ
　５３、５６　剰余縮約（ＭＶＤ）データ
　５４　差動信号
　６１、６２　画像データ変調装置
　７１、７２　画像表示装置

Claims (7)

  1. 　デジタル画像データを入力し、保持している所定の期間遅延させた前画像データに対する差分をＶＤｄａｔａとして変調する差分変調部と、
    　前記ＶＤｄａｔａを剰余関数により１ビット圧縮した剰余縮約データに縮約する剰余縮約部と、
    　前記剰余縮約データをシリアル信号に変調する差動信号変調部と、
    　を備え、
    　前記剰余縮約部は、前記ＶＤｄａｔａの出現確率の大きなものを前記剰余縮約データの遷移量の小さいものに対応させて変換し、
    　前記シリアル信号は、１画素分の前記剰余縮約データを上位ビット側から下位ビット側の順番にまたは下位ビット側から上位ビット側の順番に配列したものを有することを特徴とする画像データ変調装置。
  2. 　前記剰余縮約データは、絶対値を表す絶対値データと、符号を表す符号ビットと、を有することを特徴とする請求項１記載の画像データ変調装置。
  3. 　前記シリアル信号は、同一線路上に制御データと前記符号ビットとを配列したものを有することを特徴とする請求項２記載の画像データ変調装置。
  4. 　前記シリアル信号は、同一線路上に前記絶対値データの最下位ビットと前記符号ビットとを配列したものを有することを特徴とする請求項２記載の画像データ変調装置。
  5. 　互いに隣接する線路のいずれか一方における前記シリアル信号は、全ビットを反転して配列されてなることを特徴とする請求項１記載の画像データ変調装置。
  6. 　前記差動信号変調部は、１画素毎に前記シリアル信号のビットの順列を逆転することを特徴とする請求項１記載の画像データ変調装置。
  7. 　請求項１記載の画像データ変調装置と、
    　前記差動信号を剰余縮約データに復調する差動信号復調部と、
    　前記剰余縮約データをＶＤｄａｔａに復元する剰余復元部と、
    　前記ＶＤｄａｔａをデジタル画像データに復調する差分復調部と、
    　を備えたことを特徴とする画像表示装置。
PCT/JP2010/051169 2009-03-06 2010-01-28 画像データ変調装置及び画像表示装置 Ceased WO2010100982A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009-053967 2009-03-06
JP2009053967A JP2010210693A (ja) 2009-03-06 2009-03-06 画像データ変調装置及び画像表示装置

Publications (1)

Publication Number Publication Date
WO2010100982A1 true WO2010100982A1 (ja) 2010-09-10

Family

ID=42709545

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2010/051169 Ceased WO2010100982A1 (ja) 2009-03-06 2010-01-28 画像データ変調装置及び画像表示装置

Country Status (2)

Country Link
JP (1) JP2010210693A (ja)
WO (1) WO2010100982A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11197357B1 (en) * 2020-08-25 2021-12-07 Toshiba Global Commerce Solutions Holdings Corporation Methods of serially transmitting data to a string of LEDs using random delay times and related computer program products

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014215486A (ja) 2013-04-26 2014-11-17 三菱電機株式会社 データ伝送装置およびデータ伝送方法
KR20150090634A (ko) 2014-01-29 2015-08-06 삼성전자주식회사 디스플레이 구동 집적회로, 디스플레이 장치 및 디스플레이 구동 집적회로의 동작 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006157443A (ja) * 2004-11-29 2006-06-15 Toshiba Corp 画像送信装置、画像受信装置および画像伝送システム
JP2008287154A (ja) * 2007-05-21 2008-11-27 Toshiba Corp 変調装置及び画像表示装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006157443A (ja) * 2004-11-29 2006-06-15 Toshiba Corp 画像送信装置、画像受信装置および画像伝送システム
JP2008287154A (ja) * 2007-05-21 2008-11-27 Toshiba Corp 変調装置及び画像表示装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11197357B1 (en) * 2020-08-25 2021-12-07 Toshiba Global Commerce Solutions Holdings Corporation Methods of serially transmitting data to a string of LEDs using random delay times and related computer program products

Also Published As

Publication number Publication date
JP2010210693A (ja) 2010-09-24

Similar Documents

Publication Publication Date Title
US9088746B2 (en) Video data transmitter apparatus and video data receiver apparatus for transmission system using multi-value amplitude modulation
KR101035579B1 (ko) 디더링 방법 및 장치
EP2099014B1 (en) A method and device to enhance image quality in digital video processing systems using dithering
US20100027706A1 (en) Signal transmission system
US8150198B2 (en) Image processing apparatus and method and image display apparatus
KR20090122433A (ko) 변조 장치 및 화상 표시 장치
TWI495353B (zh) 影像處理中所使用的抖色系統及方法
JP5923815B2 (ja) 映像信号処理回路、該処理回路に用いられる映像信号処理方法、及び画像表示装置
CN110036634B (zh) 信息处理装置、图像显示装置及信息处理记录介质
JP2010210693A (ja) 画像データ変調装置及び画像表示装置
US20080224976A1 (en) Method and apparatus for temporally/spatially randomly dithering and liquid crystal display using the same
CN104570428A (zh) 显示装置
US20170092179A1 (en) Data driver and display apparatus including the same
CN105096851A (zh) 显示面板的驱动装置以及显示面板驱动方法
JP2006086965A (ja) 画像処理装置、画像伝送装置、表示装置、画像処理方法及び画像伝送方法
KR102562343B1 (ko) 표시 장치의 구동 방법 및 이를 수행하기 위한 표시 장치
US7580157B2 (en) High-pass dither generator and method
US20150009409A1 (en) Video data transmitter apparatus and video data receiver apparatus for transmission system using multi-value amplitude modulation
US20120072799A1 (en) Data transmission device, data recepton device, and transmission method
JP6874562B2 (ja) 電磁的情報漏洩防止方法、装置、およびプログラム
JP3840176B2 (ja) 画像表示装置
US9412293B2 (en) Digital data transmission apparatus and digital data transmission method
JP2006157443A (ja) 画像送信装置、画像受信装置および画像伝送システム
JP2006352374A (ja) 高速信号伝送のための信号出力回路と高速信号伝送のための方法
WO2007063730A1 (ja) 画像処理装置、画像伝送装置及び方法並びにそのプログラム及び表示装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 10748579

Country of ref document: EP

Kind code of ref document: A1

WA Withdrawal of international application
NENP Non-entry into the national phase

Ref country code: DE